KR100193405B1 - 전압/전류 변환회로 - Google Patents

전압/전류 변환회로 Download PDF

Info

Publication number
KR100193405B1
KR100193405B1 KR1019950024858A KR19950024858A KR100193405B1 KR 100193405 B1 KR100193405 B1 KR 100193405B1 KR 1019950024858 A KR1019950024858 A KR 1019950024858A KR 19950024858 A KR19950024858 A KR 19950024858A KR 100193405 B1 KR100193405 B1 KR 100193405B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
collector
base
current
Prior art date
Application number
KR1019950024858A
Other languages
English (en)
Other versions
KR960009360A (ko
Inventor
히로시 아사자와
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR960009360A publication Critical patent/KR960009360A/ko
Application granted granted Critical
Publication of KR100193405B1 publication Critical patent/KR100193405B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1408—Balanced arrangements with diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0033—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0084—Lowering the supply voltage and saving power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45098—Two current mirrors coupled in a subtracting configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45476—Indexing scheme relating to differential amplifiers the CSC comprising a mirror circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)
  • Logic Circuits (AREA)

Abstract

입력 전압신호를 커렌트 미러를 사용함으로써, 정상(正相) 및 역상(逆相)의 상보형인 전류 신호로 변환하는 회로를 제공한다. 정전류원(21)과 직렬로 접속된 다이오드 접속의 트랜지스터(4), 트랜지스터(4)와 콜렉터가 공통접속된 트랜지스터(3)와, 트랜지스터(3)와 베이스가 공통으로 접속되어 커렌트 미러를 이룬 동시에 베이스에 입력신호(Vin)가 인가되는 트랜지스터(2)와 트랜지스터(3)와 트랜지스터(2)의 베이스바이어스를 주는 바이어스 회로(5)와 트랜지스터(4)와 베이스가 공통 접속되어 커렌트 미러를 이룬 트랜지스터(1)를 갖추어 입력전압 신호(Vin)가 입력되어서 트랜지스터(1)와 트랜지스터(2)의 콜렉터로부터 출력 전류(I1및 I2)를 꺼낸다. 전압/전류 변환회로를 NPN 트랜지스터만으로 구성할 수 있으며, 제조공정에 간소화되는 동시에, 에미터 플로워 갖지 않으므로 저전압 작동이 가능하다.
곱셈산기, 체배회로, 주파수, 믹서 등에 이용할 수 있다.

Description

전압/전류 변환회로
제1도 본 발명의 실시예 1의 전압/전류 변환회로의 회로도.
제2도 본 발명의 실시예 2의 전압/전류 변환회로의 회로도.
제3도 본 발명의 실시예 3의 전압/전류 변환회로의 회로도.
제4도 본 발명의 실시예 4의 전압/전류 변환회로의 회로도.
제5도 본 발명의 실시예 5의 전압/전류 변환회로를 구성하는 곱셈회로의 회로도.
제6도 본 발명의 실시예 6의 전압/전류 변환회로를 구성하는 곱셈회로의 회로도.
제7도 본 발명의 실시예 7의 전압/전류 변환회로를 구성하는 주파수 체배기(frequency multiplier) 회로의 회로도.
제8도 제1도 및 제2도의 회로에 있어서 입출력 특성을 도시한 그래프.
제9도 제5도의 회로에 있어서 입출력 특성의 제1의 예를 도시한 그래프.
제10도 제5도의 회로에 있어서 입출력 특성의 제2의 예를 도시한 그래프.
제11도 제7도의 회로에 있어서 동작 특성의 제1의 예를 도시한 그래프.
제12도 제7도의 회로에 있어서 동작 특성의 제2의 예를 도시한 그래프.
제13도는 종래의 전압/전류 변환회로의 제1의 예의 회로도.
제14도는 종래의 전압/전류 변환회로의 제1의 예의 회로도.
* 도면의 주요부분에 대한 부호의 설명
1~9 : 트랜지스터 11~15 : 저항
21, 22 : 정전류원(저항) 31~37 : 트랜지스터
40 : 정전류원
본 발명은 전압/전류 변환회로에 관한 것으로, 특히 저전압으로 동작하는 아날로그 곱셈회로의 전류 구동부를 구성하는 전압/전류 변환회로 및 평형/비평형 변환기능을 갖는 전압/전류 변환회로에 관한 것이다.
종래의 전압/전류 변환회로를 갖는 아날로그 곱셈기를 제13도에 도시하였다.(일본국 특개평 3-33989호). 전압/전류 변환회로는, 정전류원(40)에 의해 구동되고 트랜지스터(33, 34 및 38)를 포함하는 커런트 미로 회로로 이루어진 정전류부 및 트랜지스터(31, 32)로 이루어지며 입력신호(V1)를 트랜지스터(31, 32)의 콜렉터 전류로 변환하여 PNP 트랜지스터 이루어진 정전류원 트랜지스터(36, 37)의 콜렉터 전류와의 차이를 상보형(complemen Tary) 출력전류 (I1, I2)로 출력하는 차동증폭부를 구비한다. 전압/전류 변환회로의 출력전류 (I1, 및 I2)는 길버트셀에 입력한다. 길버트셀은, 트랜지스터(3)와 트랜지스터(1) 및 트랜지스터(4)와 트랜지스터(2)로 각각 구성된 2개의 커런트 미러 회로의 각 한쪽의 트랜지스터(1, 2), 이 커런트 미러 회로의 각 전류의 각각 트랜지스터(1) 및 트랜지스터(2)의 콜렉터 전류로 변환하여 입력전압(V2) 이 차동입력으로 각각 입력되는 제1의 차동쌍을 이루는 트랜지스터(6, 7), 및 제2의 차동쌍을 이루는 트랜지스터(8, 9)로 구성된다.
상기 아날로그 곱셈기에서, 전압/전류 변환회로에 에미터 팔로워를 사용하고 있지 않는 점과, 길버트셀에 정전류원을 필요로 하지 않고 상보형인 전류원으로 트랜지스터(1, 2)를 구동시키기 때문에, 저전압에서의 동작을 실현할 수 있다. 입력(V1과 V2)의 곱셈 결과 (I1, I2)가 출력 전류로서 얻어진다.
중래의 전압/전류 변환회로의 다른 예로서 ISSCC 94 WP2.6 A·2V2GHZ SiBi polar Direct-Conversion Quadrature Modulator. pp40~41를 들 수 있는데, 이 회로도를 제14도에 도시하였다. 트랜지스터(31, 32)를 차동쌍으로 하는 차동 증폭회로의 출력전압을, 트랜지스터(36, 37) 로 이루어진 에미터 팔로워, 다이오드 접속된 트랜지스터(3, 4) 및 에미터 저항(13, 14)에 의해 전압/전류 변환하여 출력 전류(I1, I2)를 출력하고, 트랜지스터(1)와 저항(11) 및 트랜지스터(2)와 저항(12)으로 이루어진 커런트 미러 회로 및 트랜지스터(6, 7, 8, 9)로 이루어진 길버트셀에 의하여 아날로그 곱셈기를 구성하고 있다. 입력(V1, V2)의 곱셈 결과가 I3, I4의 출력전류로서 얻어진다.
제13도에 도시한 종래의 전압/전류 변환회로에서는 전류의 차이를 취하기 위해 차동 증폭회로의 부하 및 커런트 미러의 귀로(terurn) 부분에 PNT 트랜지스터(36, 37)를 사용하고 있다. 따라서, 본 전압/전류 변환회로를 실현하기 위해서는, PNP 트랜지스터를 형성하기 위한 디바이스 프로세스를 사용할 필요가 있다. 통상, PNP 트랜지스터를 포함하는 LSI 프로세서는, NPN 트랜지스터 만을 갖는 프로세스에 비하여 제조공정이 복잡하다. 이 때문에, 동도면의 전압/전류 변환회로를 채용하게 되면, LSI의 가격이 비싸진다는 결점이 있다.
또한, 제14도에 도시한 종래의 전압/전류 변환회로에서는, 트랜지스터(36, 37)로 이루어진 에미터 팔로워를 채용하기 위해서는, 에미터 팔로워를 채용하지 않는 회로에 비하여 트랜지스터 베이스·에미터간 순방향 전압으로 약 0.8V만큼 높은 전원전압을 필요로 하는 결점이 있다. ISSCC WP 2.6의 논문에서는 이 회로의 동작 전원은 2V라고 기술되어 있다.
상기한 문제점을 고려하여, 본 발명의 목적은 낮은 전원전압에서 작동 가능한 동시에, 복잡하지 않은 공정으로 제조할 수 있는 전압/전류 변환회로를 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명의 전압/전류 변환회로는 일단이 전원에 접속된 정전류원(21), 베이스가 제1 입력단에 접속되고 에미터가 접지되며 콜렉터부터 출력전류(I2)를 취하는 제1 트랜지스터(2), 베이스가 상기 제1 입력단에 접속되고 에미터가 접지되며 콜렉터가 상기 정전류(21)의 타단에 접속된 제2 트랜지스터(3), 에미터기 잡지되고 베이스와 콜렉터가 공통으로 상기 정전류원(21)의 타단에 접속된 제3 트랜지스터(4), 베이스가 상기 제3 트랜지스터(4)의 베이스와 콜렉터에 접속되고 에미터가 접지되며 콜렉터로부터 출력전류(I1)를 취하는 제4 트랜지스터(1)를 구비하고, 상기 제1 입력단에 인가된 전압(Vin)을 상기 제4 트랜지스터(1) 및 제1 트랜지스터(2)의 출력전류(I1, I2)로 변환하는 것을 특징으로 한다.
그래서, 본 발명의 전압/전류 변환회로는 제1 내지 제4 트랜지스터의 각 에미터가 각각의 저항을 통하여 접지되는 것이 바람직다. 이와 같은 구성을 채용함으로써, 입출력 특성의 선형성이 향상된다. 또한, 정전류원(21)은 저항에 의하여 실현되는 것이 바람직하고, 이 경우, 회로가 간소화된다.
더욱이, 본 발명의 전압/전류 변환회로는 베이스와 콜렉터가 상기 제1 입력단에 접속되어 에미터가 접지된 제5 트랜지스터(5), 상기 제1 입력단과 전원사이에 접속된 제2 정전류원(22), 및 상기 제1 입력단에 일단이 접속된 커패시터(41)를 더 갖추고, 입력신호가 상기 커패시터(41)의 타단으로부터 외부에서 인가되는 전압/전류 변환회로로 구성하는 것이 바람직한데, 이 경우, 회로내에 베이스바이어스회로를 내장할 수 있다.
또한, 상기 제2 정전류(22)은 저항에 의하여 실현되는 것이 바람직하며, 이 경우 회로를 간소화 할 수 있다.
또한, 본 발명의 전압/전류 변환회로를 에미터가 각각 상기 트랜지스터(1)의 콜렉터에 접속된 제6 트랜지스터(6) 및 제7 트랜지스터(7), 에미터가 각각 상기 트랜지스터(2)의 콜렉터에 접속된 제8 트랜지스터(8), 및 제9 트랜지스터를 갖추고, 상기 제6 트랜지스터(6)의 베이스와 상기 제9 트랜지스터(9)의 베이스가 각각 제2 입력단에 접속되고, 상기 제7 트랜지스터(7)의 베이스와 상기 제8 트랜지스터(8)의 베이스가 제3 입력단에 접속되며, 상기 제1 입력단 제1 입력신호(Vin1)가 입력되고, 상기 제2 입력단 및 상기 제3 입력단에 차동신호를 이루는 제2 신호(Vin2)가 입력되고, 상기 제6 트랜지스터(6)의 콜렉터와 상기 제8 트랜지스터(8)의 콜렉터와 상기 제9 트랜지스터(9)의 콜렉터가 서로 접속되어 출력전류(L4)가 취해지며, 상기 제7 트랜지스터(7)의 콜렉터와 상기 제9트랜지스터(9)의 콜렉터가 서로 접속되어 출력전류 (I4)취해지도록 구성하는 것으로, 이 전압/전류 변환회로를 곱셈회로로 구성할 수 있다.
본 발명의 전압/전류 변환회로에서는, 제1 입력단에 인가된 전압(Vin)이 제4 트랜지스터(1) 및 제1 트랜지스터(2)의 출력전류(I1, 및 I2)로 변환되고, 이 경우 전류원을 저항 등으로 구성하면, 전체를 NPN 트랜지스터로 이루어진 IC로 구성할 수 있으며, NPN 트랜지스터의 형성 프로세스만으로 회로 전체를 제조할 수 있는 동시에, 에미터 팔로워를 채용하지 않고 완성함으로써, 낮은 전원전압으로 동작가능하다.
[실시예]
이하, 본 발명에 대하여 도면을 참조하여 설명한다. 제1도는, 본 발명의 실시예 1의 전압/전류 변환회로의 회로도를 도시한다. 동도면의 전압/전류 변환회로는, 일단이 전원에 접속된 정전류원(21), 베이스가 입력단에 접속되고 에미터가 접지되며 콜렉터로부터 출력전류(I2)를 취하는 트랜지스터(2), 베이스가 입력단에 접속되고 에미터가 접지되며 콜렉터가 정전류원(21)의 타단에 접속된 트랜지스터(3), 에미터가 접지되고 다이오드 접속된 베이스와 콜렉터가 공통으로 정전류원(21)의 타단에 접속된 트랜지스터(4), 및 베이스가 트랜지스터(4)의 베이스와 콜렉터에 접속되고 에미터가 접지되며 콜렉터로부터 출력전류(I1)를 취하는 트랜지스터(1)를 구비하고, 입력(Vin)이 입력단에 인가되어 트랜지스터(1, 2)에서 출력전류(I1, I2)가 얻어진다. 정전류원(21)은, PNP 트랜지스터도 실현할 수 있으나, 보다 간단하게 저항에 의하여 구성할 수 있다. 정전류원(21)에 흐르는 전류를 IO로 하면, 트랜지스터(2) 및 트랜지스터(3)의 전류는 모두 I2이므로, 트랜지스터(4) 및 트랜지스터(1)의 전류는(I1)는
로 된다. 즉 I1≒IO/2인 근방에서 전류I1, 및 I2는, 전류 IO/2를 중심으로 상보형인 출력전류로 된다. 정전류원(21)으로 저항을 사용하여, 입력(Vin)을 횡축으로, 출력(I1, I2)를 종축으로 취한 파형을 제8도에 도시하였다. Vin=0.81V 근방에서 I1, 와 I2는 상보적인 특성을 나타내고 있으며, 따라서 제1도의 회로가, 전압(Vin)을 입력으로 하고, 전류(I1, 및 I2)를 출력으로 하는 전압/전류 변환회로를 구성하고 있다는 것을 알 수 있다.
제2도 본 발명의 전압/전류 변환회로의 실시예 2의 회로도를 도시한다. 동도면의 회로는, 제1도의 전압/전류 변환회로에서, 트랜지스터(1, 2, 3, 4)의 각 에미터와 접지 사이에 각각 저항(11, 12, 13, 14)이 삽입된 회로구성을 갖는다. 제2도의 입력전압(Vin)과 출력전류(I1, I2)의 특성을 제8도에 도시하고 있다. 에미터 저항을 삽입함으로써, 제1도의 회로에 비하여 직선성이 향성되고, Vin이 0.9V를 중심으로 0.1V 가까이까지 변동하는 큰 범위에서도 상보형인 출력전류(I1, 및 I2)를 얻을 수 있으며, 양호한 전압/전류 변환특성을 얻을 수 있다는 것을 알 수 있다. 또한 제1도 및 제2도 쌍방의 회로는 어느 것이나, 단상(單相) 입력(Vin)에 대하여 정상 및 역상의 출력전류(I1, I2)를 얻는다는 예시이다.
제3도는 본 발명의 전압/전류 변환회로의 실시예 3의 회로도이며, 트랜지스터(2)를 위한 베이스 바이어스 회로를 내장한 예이다. 트랜지스터(2)의 베이스에 다이오드 접속된 트랜지스터(5)의 베이스 및 콜렉터를 접속하고, 정전류원(22)에 의해 콜렉터 전류를 규정하고 있다. 여기서 정전류원(21, 22)을 각각 저항으로 구성하여, 이들 저항(21, 22)의 저항값을 각각 R21및 R22로 하여,
이라는 관계가 되게 함으로써, I1=I2의 바이어스로 설정할 수가 있다.
즉, 트랜지스터(2)와 트랜지스터(5)는 커런트 미러를 이루고 있으므로, I2=(VCC-VBE)/R22관계가 성립된다. 여기서, VBE는 트랜지스터의 베이스와 에미터간 전압이다. 한편 저항(21)에 흐르는 전류는 (VCC-VBE)/R21이며, 트랜지스터(3)도 또한 트랜지스터(5)와 커런트 미러를 이루고 있으므로 트랜지스터(4)에 흐르는 전류는,
이 된다. 이것은 또, 트랜지스터(1)에 흐르는 전류(I1)와 같게 된다.
(3) 식에서 (2)식을 대입하면, I1=2(VCC-VBE)/R22- (VCC-VBE)/R22로 되며, 따라서,
로되어 I1=I2로 되는 것을 알 수 있다. 따라서, 제3도의 회로는, 커패시터(41)를 통하여 입력신호(Vin)을 인간 함으로써, 상보형인 전류(I1, I2)를 얻는다.
제4도는 본 발명의 전압/전류 변환회로의 실시예 4의 회로도를 도시하는 것으로, 제3도의 전압/전류 변환회로 트랜지스터(1, 2, 3, 4, 5)에 각각 에미터 저항(11, 12, 13, 14, 15)을 삽입하여, 선형성을 향상시킨 것이다.
제5도는 본 발명의 전압/전류 변환회로의 실시예 5의 회로도이며, 곱셈기로 구성된 전압/전류 변환회로를 도시하고 있다. 이 회로는, 제1 입력(Vin1)의 인가에 의해 제2도의 전압/전류 변환회로에서 얻어진 전류(I1및 I2)를 얻는 동시에 이들 전류(I1및 I2)를 트랜지스터(1, 2, 6, 7, 8, 9)로 이루어진 길버트셀의 정전류원을 제외한 회로 구성을 갖는다. 제1차동쌍을 이루는 트랜지스터(6, 7)의 베이스 사이 및 제2 차동쌍을 이루는 트랜지스터(8, 9)의 베이스 사이에는 각각 제2입력(Vin2)이 인가되어, 길버트셀의 출력전류(I3및 I4)로서 Vin1과 Vin2를 곱셈한 결과를 얻는다.
제9도는 제5도에서의 제1 입력(Vin1)에 대한 전류(I3,및 I4) 특성을, 제2 입력(Vi2)을 파라미터로 하여 도시한 것이다. 제1 입력(Vin1)이 0.09V±0.1V 정도인 범위에서 상보형인 출력전류(I3,I4)가 얻어지며, 제1입력 전압(Vin1)과 제1 입력전압(Vin2)의 곱셈 결과가 얻어진다.
제10도는 제9도와 반대로 제5도에 있어서, 제2 입력(Vin2)에 대한 전류(I3, I4) 특성을, 제1 입력(Vin1)을 파라미터로 하여 도시하고 있다. 제2 입력(Vin2)이 OV±50㎷ 정도인 범위에서, 제1 입력 전압(Vin1)과 제2 입력전압(Vin2)의 곱셈의 결과가 얻어진다.
제6도는, 본 발명의 실시예 6의 전압/전류 변환회로를 이는 곱셈기의 회로도를 도시한다. 이 회로는 제5도의 제1 입력(Vin1)의 입력부에 다이오드 접속된 트랜지스터(5)를 바이어스 회로로서 추가한 것이다. 커패시터(41)를 통사여 제1 입력(Vin1)이 인가되어, 제1 입력 전압(Vin1)과 제2 입력 전압(Vin2)과의 곱셈 출력으로서 I3및 I4를 얻는다.
제7도는 본 발명의 실시예 7의 전압/전류 변환회로를 도시한 것으로, 제6도의 곱셈 회로를 사용하여 2체배회로를 구성한 회로를 도시한 도면이다. 입력(Vin)은 커패시터(41)를 통하여 전압/전류 변환부에 인가되며, 상보형인 전류(I1, I2)가 얻어진다. 트랜지스터(1 및 2)의 콜렉터와 전원(VCC) 사이에 저항(23 및 24)을 접속하고, 전류(I1및 I2)의 차신호를, 전압신호로 변환하는 동시에, 제1차동쌍을 구성하는 트랜지스터(6 및 7)의 베이스 사이 및 제2차동 쌍을 이루는 트랜지스터(8 및 9)의 베이스 사이에 인가하여, 트랜지스터(31 및 32)에 흐르는 전류(I1및 I2) 사이에서 곱셈함으로써, Vin의 2 곱의 출력전류(I3및 I4)를 얻는다. 따라서, 입력신호(Vin)의 2배의 주파수 성분을 포함하는 출력(Vout)이 얻어진다. 제7도의 회로의 출력(Vout)을 포함하는 각부의 신호 파형을 제11도에 도시하였다. 제11도는 VCC=1.5V로 입력신호가 100㎒, 40㎷pp의 경우의 파형을 도시한다.
입력(Vin)이 커패시터(41)를 통하여 인가되고 트랜지스터(1 및 2)의 콜렉터 전압이 상보형인 출력이 된다. 이 출력과 전류(I1및 I2)를 곱셈한 결과의 출력으로서, 전압출력(V1및 V2)을 얻어야 한다. 여기에서 Vout=V1-V2라는 것을 고려하면, 입력 신호 주파수(100㎒)의 2배 주파수(200㎒)의 출력이 얻어져서, 2체배가 수행되는 것을 알 수 있다.
제12도는, 제7도의 회로에 있어서의 전원 전압(VCC)을 1V 내린 경우의 선호 파형을 도시한다. 동도면에서 도시한 바와 같이 제7도의 회로가 1V의 저전압에서도 동작하는 것을 확인 할 수 있다.
제7도, 제11도 및 제12도에서는, 본 발명의 실시예의 전압/전류 변환회로를 이루는 2체배회로의 회로도 및 그 동작을 도시하였으나, 제6도에서 도시된 회로는 곱셈회로이며, 이 도면에서 본 발명의 전압/전류 변환회로를 아날로그 곱셈기, 주파수믹서, 멀티플레서, 플립플롭 등의 회로로 구성할 수 있는 요지(要旨)를 이해할 수 있다.
상기 각 실시예의 전압/전류 변환회로에서는 다이오드 접속된 트랜지스터(4)와 저항(21) 등으로 이루어진 정전류 회로에 대하여 입력(Vin) 이 베이스에 인가되는 트랜지스터(3)를 병렬로 접속함으로써, 저항(21)에 흐르는 전류로부터 트랜지스터(3)의 전류를 유도하여 트랜지스터(4)에 흐르게 하고, 트랜지스터(3)와 커런트 미러를 구성하는 트랜지스터(2)의 콜렉터로부터 전류(I2)를 취하는 한편, 트랜지스터(4)와 커런트 미러를 구성하는 트랜지스터(1)의 콜렉터로부터 전류(I1)를 취함으로써, 입력전압(Vin)을 출력전류(I1및 I2)로 변환하고 있다.
상기 구성을 채용함으로써, 전압/전류 변환회로를 모무 NPN 트랜지스터에 의하여 구성할 수 있기 때문에, PNP 트랜지스터를 위한 형성 프로세스를 필요로 하지 않으므로 공정수를 삭감할 수 있다. 이 때문에, LSI를 값싸게 제조할 수 있는 동시에, 에미터 팔로워를 필요로 하지 않으므로, 전원전압 1.5V(특정 조건하에서는 1V)에서의 저전압 동작이 가능해 진다.
또한, 본 발명을 그 적합한 실시예의 의거하여 설명하였으나, 본 발명의 전압/전류 변환회로는 상기 각 실시예의 구성에만 한정되는 것은 아니고 여러가지의 수정 및 변경이 가능하다. 본 발명의 전압/전류 변환회로에 의하면, NPN 트랜지스터 만으로 전압/전류 변환회로를 구성할 수 있고 또한 에미터 팔로워를 사용하지 않으므로 본 발명은, LSI 제조공정을 간소화하는 동시에, 낮은 전원전압에서도 전압/전류 변환회로를 동작 가능케하는 현저한 효과를 나타낸다.

Claims (6)

  1. 일단이 전원에 접속된 정전류원(21), 베이스가 제1입력단에 접속되고 에미터가 접지되며 콜렉터로부터 출력전류(I2)를 취하는 제1트랜지스터(2), 베이스가 상기 제1입력단에 접속되고 에미터가 접지되며 콜렉터가 상기 정전류원(21)의 타단에 접속된 제2트랜지스터(3), 에미터가 접지되고 베이스와 콜렉터가 공통으로 상기 정전류원(21)의 타단에 접속된 제3트랜지스터(4), 및 베이스가 상기 제3트랜지스터(4)의 베이스와 콜렉터에 접속되고 에미터가 접지되며 콜렉터로부터 출력전류(I1)를 취하는 제4트랜지스터(1)를 구비하며, 상기 제1입력단에 인가된 전압(Vin)을 상기 제4트랜지스터(1)를 구비하며, 상기 제1입력단에 인가된 전압(Vin)을 상기 제4트랜지스터(1) 및 제1트랜지스터(2)의 출력전류(I1및 I2)로 변환하는 것을 특징으로 하는 전압/전류 변환회로.
  2. 제1항에 있어서, 상기 제1 내지 제4트랜지스터(2, 3, 4, 1)의 각 에미터는 각각 저항을 통하여 접지되는 것을 특징으로 하는 전압/전류 변환회로.
  3. 제2항에 있어서, 상기 정전류원(21)은 일단이 상기 전원에 접속되고 타단이 상기 제2 및 제3트랜지스터의 상기 콜렉터에 접속된 저항으로 이루어지는 것을 특징으로 하는 전압/전류 변환회로.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 베이스 및 콜렉터가 상기 제1입력단에 접속되고 에미터가 접지된 제5트랜지스터(5), 상기 제1입력단과 전원 사이에 접속된 제2정전류원(22), 및 상기 제1입력단에 일단이 접속된 커패시터(41)를 더 구비하며, 입력신호가 상기 커패시터(41)의 타단으로부터 외부에서 인가되는 것을 특징으로 하는 전압/전류 변환회로.
  5. 제4항에 있어서, 상기 제2정전류원(22)은 일단이 상기 전원에 접속되고 타단이 상기 제1입력단에 접속된 저항으로 이루어지는 것을 특징으로 하는 전압/전원 변환회로.
  6. 제1항에 있어서, 에미터가 각각 상기 제4트랜지스터(1)의 콜렉터에 접속된 제6트랜지스터(6)와 제7트랜지스터(7), 및 에미터가 각각 상기 제1트랜지스터(2)의 콜렉터에 접속된 제8트랜지스터(8)와 제9트랜지스터(9)를 더 구비하며, 상기 제6트랜지스터(6)의 베이스와 상기 제9트랜지스터(9)의 베이스가 각각 제2입력단에 접속되고, 상기 제7트랜지스터(7)의 베이스와 상기 제8트랜지스터(8)의 베이스가 제3입력단에 접속되고, 상기 제1입력단에 제1신호(Vin1)가 입력되고, 상기 제2입력단 및 상기 제3입력단에 차동신호를 이루는 제2신호(Vin2)가 입력되며, 상기 제6트랜지스터(6)의 콜렉터와 상기 제8트랜지스터(8)의 콜렉터가 서로 접속되어 출력전류(I3)가 취해지고 상기 제7트랜지스터(7)의 콜렉터와 상기 제9트랜지스터(9)의 콜렉터가 서로 접속되어 출력 전류(I4)가 취해지는 것을 특징으로 하는 전압/전류 변환회로.
KR1019950024858A 1994-08-12 1995-08-11 전압/전류 변환회로 KR100193405B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-190270 1994-08-12
JP6190270A JP2638494B2 (ja) 1994-08-12 1994-08-12 電圧／電流変換回路

Publications (2)

Publication Number Publication Date
KR960009360A KR960009360A (ko) 1996-03-22
KR100193405B1 true KR100193405B1 (ko) 1999-06-15

Family

ID=16255363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950024858A KR100193405B1 (ko) 1994-08-12 1995-08-11 전압/전류 변환회로

Country Status (5)

Country Link
US (1) US5594633A (ko)
EP (1) EP0696847B1 (ko)
JP (1) JP2638494B2 (ko)
KR (1) KR100193405B1 (ko)
DE (1) DE69516341T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19523329C2 (de) * 1995-06-27 1997-10-16 Siemens Ag Schaltungsanordnung zur Stromtransformation
KR19980020803A (ko) * 1996-09-11 1998-06-25 김광호 전압제어 양방향 전류원 장치
JPH1093362A (ja) * 1996-09-13 1998-04-10 Nec Corp Ｏｔａおよびそれに用いる可変電流分配出力回路
DE19645508A1 (de) * 1996-11-05 1998-05-07 Philips Patentverwaltung Schaltungsanordnung zur Hochfrequenzpegelregelung
EP0893880B8 (de) * 1997-07-22 2004-03-03 Infineon Technologies AG Verstärkerstufe mit konstanter Eingangsimpedanz
FR2798235B1 (fr) * 1999-09-03 2002-05-17 St Microelectronics Sa Dispositif amplificateur de puissance a gain controle, en particulier pour des circuits radiofrequence appliques a la telephonie mobile cellulaire
US6300845B1 (en) * 2000-04-06 2001-10-09 Linear Technology Corporation Low-voltage, current-folded signal modulators and methods
US6480065B1 (en) * 2001-06-04 2002-11-12 Texas Instruments Incorporated CMOS folding amplifier having high resolution and low power consumption
US6683489B1 (en) 2001-09-27 2004-01-27 Applied Micro Circuits Corporation Methods and apparatus for generating a supply-independent and temperature-stable bias current
JP2008072768A (ja) * 2007-11-30 2008-03-27 Mitsubishi Electric Corp 可変抵抗回路
US9292396B2 (en) 2013-07-30 2016-03-22 Dell Products, Lp System and method for secure remote diagnostics

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5659321A (en) * 1979-08-09 1981-05-22 Toshiba Corp Constant-current regulated power circuit
JPS589409A (ja) * 1981-07-08 1983-01-19 Toshiba Corp 電圧・電流変換回路
JPS58172721A (ja) * 1982-04-05 1983-10-11 Toshiba Corp トランジスタ回路
US4647841A (en) * 1985-10-21 1987-03-03 Motorola, Inc. Low voltage, high precision current source
US4675594A (en) * 1986-07-31 1987-06-23 Honeywell Inc. Voltage-to-current converter
US4896333A (en) * 1987-08-04 1990-01-23 Signetics Corporation Circuit for generating a trapezoidal current waveform with matched rise and fall times
JP2797470B2 (ja) 1989-06-29 1998-09-17 日本電気株式会社 アナログ乗算器
FR2678399B1 (fr) * 1991-06-27 1993-09-03 Thomson Composants Militaires Miroir de courant fonctionnant sous faible tension.
US5451859A (en) * 1991-09-30 1995-09-19 Sgs-Thomson Microelectronics, Inc. Linear transconductors
KR930010834A (ko) * 1991-11-25 1993-06-23 프레데릭 얀 스미트 기준 전류 루프
US5498953A (en) * 1992-09-23 1996-03-12 Sgs-Thomson Microelectronics, Inc. HCM based transconductor circuits
US5367248A (en) * 1992-10-13 1994-11-22 Winbond Electronics North America Corporation Method and apparatus for precise modulation of a reference current
JPH0865074A (ja) * 1994-08-24 1996-03-08 Mitsubishi Denki Eng Kk 電流電圧変換回路、電流圧縮伸張回路、自動露出制御システム及びセンサ内蔵自動露出制御システム

Also Published As

Publication number Publication date
EP0696847B1 (en) 2000-04-19
JP2638494B2 (ja) 1997-08-06
US5594633A (en) 1997-01-14
DE69516341T2 (de) 2000-12-07
DE69516341D1 (de) 2000-05-25
EP0696847A2 (en) 1996-02-14
JPH0856129A (ja) 1996-02-27
EP0696847A3 (en) 1996-08-21
KR960009360A (ko) 1996-03-22

Similar Documents

Publication Publication Date Title
KR100193405B1 (ko) 전압/전류 변환회로
US4647839A (en) High precision voltage-to-current converter, particularly for low supply voltages
JPH0227806A (ja) 相互コンダクタンス回路
JP2669389B2 (ja) 電圧電流変換回路
KR100211471B1 (ko) 반파 정류 전류를 전파 정류 전류와 결합하기 위한 기능을 갖는 하나의 차동쌍 회로만을 갖고 있는 전파 정류 회로
US7024448B2 (en) Multiplier
KR890004771B1 (ko) 차동 증폭기
JPH0770935B2 (ja) 差動電流増幅回路
JPH0521445B2 (ko)
JP2753422B2 (ja) 全波整流回路
JP3189710B2 (ja) アナログ乗算器
US6184728B1 (en) Output circuit
JPS6315766B2 (ko)
JP2665840B2 (ja) 電圧電流変換回路
KR100307834B1 (ko) 전압전류변환회로
JP3548127B2 (ja) 低供給電圧アナログ乗算器
KR0167597B1 (ko) 대수 변환 회로
JPH07105662B2 (ja) 多機能差動増幅器
JPH084748Y2 (ja) 基準電圧回路及び発振回路
JPS6031283B2 (ja) 電子楽器のゲ−ト回路
JPS6260845B2 (ko)
EP0447559A1 (en) Vertical deflection circuit
KR900008521B1 (ko) 이득제어회로
JPH0738546B2 (ja) 補償回路
JPH07131252A (ja) 周波数混合回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030123

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee