JP2008072768A - 可変抵抗回路 - Google Patents
可変抵抗回路 Download PDFInfo
- Publication number
- JP2008072768A JP2008072768A JP2007311227A JP2007311227A JP2008072768A JP 2008072768 A JP2008072768 A JP 2008072768A JP 2007311227 A JP2007311227 A JP 2007311227A JP 2007311227 A JP2007311227 A JP 2007311227A JP 2008072768 A JP2008072768 A JP 2008072768A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- input
- npn transistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
【課題】物理的な接触を伴うことなく、純電子的に出力抵抗値を決定することおよび集積回路内での製造を可能にすること。
【解決手段】入力端子23と入力端子24との間に電圧信号が入力され、入力端子23に入力される電圧信号を電流に変換する電圧−電流変換器50と、入力端子24に入力される電圧信号を電流に変換する電圧−電流変換器60と、制御端子25に入力される制御信号に応じた減衰率で電圧−電流変換器50の出力電流を減衰させ、その減衰させた電流を入力端子23に出力する電流減衰器70と、制御端子25に入力される制御信号に応じた減衰率で電圧−電流変換器60の出力電流を減衰させ、その減衰させた電流を入力端子24に出力する電流減衰器80と、を備える。
【選択図】 図3
【解決手段】入力端子23と入力端子24との間に電圧信号が入力され、入力端子23に入力される電圧信号を電流に変換する電圧−電流変換器50と、入力端子24に入力される電圧信号を電流に変換する電圧−電流変換器60と、制御端子25に入力される制御信号に応じた減衰率で電圧−電流変換器50の出力電流を減衰させ、その減衰させた電流を入力端子23に出力する電流減衰器70と、制御端子25に入力される制御信号に応じた減衰率で電圧−電流変換器60の出力電流を減衰させ、その減衰させた電流を入力端子24に出力する電流減衰器80と、を備える。
【選択図】 図3
Description
この発明は、集積回路上に製造可能な可変抵抗回路に関するものである。
図12は、従来の可変抵抗器の構成例を、また図13は、この可変抵抗器の等価回路をそれぞれ示している。なお、このような可変抵抗器は、例えば村田製作所「POZ2シリーズ」のカタログに示されている。
この従来の可変抵抗器は、第1端子1、第2端子2、第3端子3、抵抗体4、摺動子5、ドライバプレート6および樹脂基板7を備えている。
この可変抵抗器では、樹脂基板7上に抵抗体4が形成され、抵抗体4の両端が第1端子1および第3端子3に接続されている。第2端子2は、電気的導体で形成された摺動子5に接続されている。ドライバプレート6は電気的導体で形成され、摺動子5および抵抗体4上の1点と接触するように構成されている。
ドライバプレート6は、ドライバー等による回転操作によって抵抗体4との接触点を変えることができる。従って、この可変抵抗器は、ドライバプレート6を回転させることによって、第1端子1と第2端子2間の抵抗値および第3端子3と第2端子2間の抵抗値が変化する。
従来の可変抵抗器は、以上のように、抵抗体4とドライバプレート6との物理的な接触位置によって出力抵抗値が決定されるように構成されているので、集積回路内に製造することができない。また、この従来の可変抵抗器は、ドライバプレート6に寄生する容量値が大きく、このため、例えばGHzオーダーの信号電圧を発生する負荷抵抗として使用することができない。
この発明は、このような状況に鑑みてなされたものであり、物理的な接触を伴うことなく純電子的に出力抵抗値を決定することが可能で、集積回路内等にも容易に製造することができる可変抵抗回路を得ることを目的とする。
上記目的を達成するため、この発明にかかる可変抵抗回路は、第1の入力端子と第2の入力端子間に電圧信号が入力され、前記第1、第2の入力端子の内の一方の入力端子に入力される電圧信号を電流に変換する第1の電圧−電流変換器と、前記第1,第2の入力端子の内の他方の入力端子に入力される電圧信号を電流に変換する第2の電圧−電流変換器と、制御端子に入力される制御信号に応じた減衰率で前記第1の電圧−電流変換器の出力電流を減衰させ、その減衰させた電流を前記第1の入力端子に出力する第1の電流減衰器と、制御端子に入力される制御信号に応じた減衰率で前記第2の電圧−電流変換器の出力電流を減衰させ、その減衰させた電流を前記第2の入力端子に出力する第2の電流減衰器と、を備えている。
この発明によれば、第1、第2の入力端子の内の一方の入力端子に入力される電圧信号が第1の電圧−電流変換器によって対応する電流に変換され、第1,第2の入力端子の内の他方の入力端子に入力される電圧信号が第2の電圧−電流変換器によって対応する電流に変換される。第1の電流減衰器は、制御端子に入力される制御信号に応じた減衰率で第1の電圧−電流変換器の出力電流を減衰させ、第2の電流減衰器は、制御端子に入力される制御信号に応じた減衰率で第2の電圧−電流変換器の出力電流を減衰させる。
つぎの発明にかかる可変抵抗回路は、上記の発明において、上記第1の電圧−電流変換器が、ベースが前記第1、第2の入力端子の内の一方の入力端子に接続され、コレクタが高位電源に接続された第1のNPNトランジスタと、前記第1のNPNトランジスタのエミッタが一端に接続された第1の抵抗と、前記第1の抵抗の他端がコレクタとベースに接続され、エミッタが第2の抵抗を介して低位電源に接続された第2のNPNトランジスタと、ベースが前記第1の抵抗の他端に接続されるとともに、コレクタが前記第1の電流減衰器に接続され、エミッタが第3の抵抗を介して前記低位電源に接続された第3のNPNトランジスタと、を備え、前記第2の電圧−電流変換器が、ベースが前記第1,第2の入力端子の内の他方の入力端子に接続され、コレクタが前記高位電源に接続された第4のNPNトランジスタと、前記第4のNPNトランジスタのエミッタが一端に接続された第4の抵抗と、前記第4の抵抗の他端がコレクタとベースに接続され、エミッタが第5の抵抗を介して前記低位電源に接続された第5のNPNトランジスタと、ベースが前記第4の抵抗の他端に接続されるとともに、コレクタが前記第2の電流減衰器に接続され、エミッタが第6の抵抗を介して前記低位電源に接続された第6のNPNトランジスタと備えている。
この発明によれば、第1、第2および第3のNPNトランジスタを備える第1の電圧−電流変換器によって第1、第2の入力端子の内の一方の入力端子に入力される電圧信号が対応する電流に変換され、第4、第5および第6のNPNトランジスタを備える第2の電圧−電流変換器によって第1、第2の入力端子の内の他方の入力端子に入力される電圧信号が対応する電流に変換される。
つぎの発明にかかる可変抵抗回路は、上記の発明において、上記第1の電流減衰器が、コレクタが前記第1の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第1の電圧−電流変換器の出力に接続された第7のNPNトランジスタと、コレクタが高位電源に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第7のNPNトランジスタのエミッタに接続された第8のNPNトランジスタとを備え、前記第2の電流減衰器が、コレクタが前記第2の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第2の電圧−電流変換器の出力に接続された第9のNPNトランジスタと、コレクタが前記高位電源に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第9のNPNトランジスタのエミッタに接続された第10のNPNトランジスタと、を備えている。
この発明によれば、第7、第8のNPNトランジスタを備える第1の電流減衰器によって、制御端子に入力される制御信号に応じた減衰率で第1の電圧−電流変換器の出力電流が減衰され、第9、第10のNPNトランジスタを備える第2の電流減衰器によって、制御端子に入力される制御信号に応じた減衰率で第2の電圧−電流変換器の出力電流が減衰される。
つぎの発明にかかる可変抵抗回路は、上記の発明において、上記第1の電流減衰器が、コレクタが前記第1の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第1の電圧−電流変換器の出力に接続された第7のNPNトランジスタと、コレクタが第2の入力端子に接続されるとともに、ベースに基準電圧が入力され、エミッタが第7のNPNトランジスタのエミッタに接続された第8のNPNトランジスタとを備え、前記第2の電流減衰器が、コレクタが前記第2の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第2の電圧−電流変換器の出力に接続された第9のNPNトランジスタと、コレクタが前記第1の入力端子に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第9のNPNトランジスタのエミッタに接続された第10のNPNトランジスタとを備えている。
この発明によれば、第1の電流減衰器における第8のNPNトランジスタのコレクタに第2の入力端子の信号電圧が加えられ、第2の電流減衰器における第10のNPNトランジスタのコレクタに第1の入力端子の信号電圧が加えられる。
つぎの発明にかかる可変抵抗回路は、第1の入力端子と第2の入力端子間に電圧信号が入力され、前記第1、第2の入力端子の内の一方の入力端子に入力される電圧信号を第1の電流に変換して出力するとともに、前記第1、第2の入力端子の内の他方の入力端子に入力される電圧信号を第2の電流に変換して出力する差動電圧−電流変換器と、前記差動電圧−電流変換器から出力される前記第1の電流を、制御端子に入力される制御信号に応じた減衰率で減衰させて前記第1の入力端子に出力する第1の電流減衰器と、前記差動電圧−電流変換器から出力される前記第2の電流を、制御端子に入力される制御信号に応じた減衰率で減衰させて前記第2の入力端子に出力する第2の電流減衰器と、を備えている。
この発明によれば、第1、第2の入力端子の内の一方および他方に入力される電圧信号が差動動作する差動電圧−電流変換器によって第1および第2の電流に変換される。そして、差動的に動作する第1および第2の電流減衰器が制御端子に入力される制御信号に応じた減衰率で上記第1および第2の電流を減衰させる。
つぎの発明にかかる可変抵抗回路は、上記の発明において、上記差動電圧−電流変換器が、ベースが前記第1、第2の入力端子の内の一方の入力端子に接続され、コレクタが前記第1の電流減衰器に接続される第1のNPNトランジスタと、ベースが前記第1、第2の入力端子の内の他方の入力端子に接続され、コレクタが前記第2の電流減衰器に接続される第2のNPNトランジスタと、前記第1のNPNトランジスタのエミッタと前記第2のNPNトランジスタのエミッタ間に接続された抵抗と、前記第1、第2のNPNトランジスタのエミッタに直接もしくは前記抵抗を介して接続された電流源と、を備えている。
この発明によれば、上記差動電圧−電流変換器を構成する第1、第2のNPNトランジスタが差動動作する。第1のNPNトランジスタからは、第1、第2の入力端子の内の一方の入力端子に入力される電圧信号に対応した第1の電流が第1の電流減衰器に出力され、第2のNPNトランジスタからは、第1、第2の入力端子の内の他方の入力端子に入力される電圧信号に対応した第2の電流が第1の電流減衰器に出力される。
つぎの発明にかかる可変抵抗回路は、上記の発明において、前記第1の電流減衰器が、コレクタが前記第1の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記差動電圧−電流変換器の第1の電流出力に接続された第3のNPNトランジスタと、コレクタが高位電源に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第3のNPNトランジスタのエミッタに接続された第4のNPNトランジスタとを備え、前記第2の電流減衰器は、コレクタが前記第2の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第2の電圧−電流変換器の出力に接続された第5のNPNトランジスタと、コレクタが前記高位電源に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第5のNPNトランジスタのエミッタに接続された第6のNPNトランジスタとを備えている。
この発明によれば、第3、第4のNPNトランジスタを備える第1の電流減衰器によって、制御端子に入力される制御信号に応じた減衰率で上記第1の電流が減衰され、第4、第6のNPNトランジスタを備える第2の電流減衰器によって、制御端子に入力される制御信号に応じた減衰率で上記第2の電流が減衰される。
つぎの発明にかかる可変抵抗回路は、上記の発明において、第1の電流減衰器が、コレクタが前記第1の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第1の電圧−電流変換器の第1の電流出力に接続された第3のNPNトランジスタと、コレクタが前記第2の入力端子に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第3のNPNトランジスタのエミッタに接続された第4のNPNトランジスタとを備え、前記第2の電流減衰器は、コレクタが前記第2の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第2の電圧−電流変換器の出力に接続された第5のNPNトランジスタと、コレクタが前記第1の入力端子に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第5のNPNトランジスタのエミッタに接続された第6のNPNトランジスタとを備えている。
この発明によれば、第1の電流減衰器における第4のNPNトランジスタのコレクタに第2の入力端子の出力が加えられ、第2の電流減衰器における第8のNPNトランジスタのコレクタに第1の入力端子の出力が加えられる。
本発明にかかる可変抵抗回路によれば、第1、第2の入力端子の内の一方の入力端子に入力される電圧信号が第1の電圧−電流変換器によって対応する電流に変換され、第1,第2の入力端子の内の他方の入力端子に入力される電圧信号が第2の電圧−電流変換器によって対応する電流に変換される。そして、第1の電流減衰器が制御端子に入力される制御信号に応じた減衰率で第1の電圧−電流変換器の出力電流を減衰させ、第2の電流減衰器が制御端子に入力される制御信号に応じた減衰率で第2の電圧−電流変換器の出力電流を減衰させる。従って、差動的な動作によって精度の高い抵抗値が得られる。
以下に添付図面参照して、本発明にかかるサーボアンプおよびその診断装置の実施の形態を詳細に説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。
実施の形態1.
図1は、この発明の実施の形態1にかかる可変抵抗回路20−1のブロック構成を示している。この可変抵抗回路20−1は、電圧信号源11、低位電源12、高位電源15、電圧信号源11が接続された入力端子21、低位電源12が接続された低位電源端子22、制御端子25、電圧−電流変換器30、および電流減衰器40を備えている。
図1は、この発明の実施の形態1にかかる可変抵抗回路20−1のブロック構成を示している。この可変抵抗回路20−1は、電圧信号源11、低位電源12、高位電源15、電圧信号源11が接続された入力端子21、低位電源12が接続された低位電源端子22、制御端子25、電圧−電流変換器30、および電流減衰器40を備えている。
図2に示すように、上記電圧−電流変換器30は、NPNトランジスタQ31〜Q33を含み、また、電流減衰器40は、NPNトランジスタQ41,Q42を備えている。トランジスタQ31は、ベースが上記入力端子21に接続されるとともに、コレクタが高位電源15に接続され、エミッタが第1の抵抗R31の一端に接続されている。トランジスタQ32は、コレクタおよびベースが上記第1の抵抗R31の他端に接続され、エミッタが第2の抵抗R32を介して低位電源端子22に接続されている。トランジスタQ33は、ベースが上記第1の抵抗R31の他端に接続されるとともに、コレクタが電流減衰器40の入力に接続され、エミッタが抵抗R33を介して低位電源端子22に接続されている。
トランジスタQ41は、ベースが上記制御端子25に接続されるとともに、コレクタが上記入力端子21に接続され、エミッタが第3のNPNトランジスタQ33のコレクタに接続されている。また、トランジスタQ42は、ベースに基準電圧Vrefが入力され、コレクタが上記高位電源15に接続されるとともに、エミッタがトランジスタQ41のエミッタに接続されている。
つぎに、この可変抵抗回路20−1の動作について説明する。図1において、電圧信号源11の出力Vinに含まれた信号電圧ΔVinは、電圧−電流変換器30の入力端子21に入力される。この結果、電圧−電流変換器30は、上記信号電圧ΔVinをこれに比例する信号電流ΔIcsに変換して、この電流ΔIcsを電流減衰器40に出力する。この電圧−電流変換器30の変換係数をkとすると次式が成立する。
ΔIcs = k・ΔVin (1)
ここで、電圧−電流変換器30は、高入力インピーダンスのためにその入力電流が無視できるものとする。
ΔIcs = k・ΔVin (1)
ここで、電圧−電流変換器30は、高入力インピーダンスのためにその入力電流が無視できるものとする。
電流減衰器40は、制御端子25に入力される制御電圧Vcに依って定められる減衰率α(0≦α≦1)で信号電流ΔIcsを減衰させ、その減衰させた電流を可変抵抗回路20−1の入力端子21に出力する。入力端子21には、電圧信号源11から信号電圧ΔVinが入力されているので、この入力端子21の出力電流をΔIinとすると、次式が成立する。
ΔIin = α・ΔIcs
= α・k・ΔVin
=Vin / Reff (2)
ただし、
Reff=1/(α・k) (3)
ΔIin = α・ΔIcs
= α・k・ΔVin
=Vin / Reff (2)
ただし、
Reff=1/(α・k) (3)
(2)式から明らかなように、この実施の形態に係る可変抵抗回路20−1は、入力端子21と低位電源端子22間に接続された等価抵抗値Reffを有する抵抗としての機能を持つ。そして、(3)式から明らかなように、この等価抵抗値Reffは減衰率αに反比例するので、前記制御電圧Vcに依って定められる可変抵抗値である。
以下、図2を参照して、この可変抵抗回路20−1の動作をさらに詳細に説明する。なお、説明を簡略化するために、上記トランジスタQ31〜Q33,Q41、Q42は、全て同じ構造をもち、かつ、それらのベース・エミッタ間電圧Vbeが全て等しものとする。また、抵抗R32,R33は、同じ抵抗値を有するものであるとする。
電圧−電流変換器30は、トランジスタQ31〜Q33および抵抗R31〜R33から成るカレントミラー電流源を構成している。そして、上記したように、トランジスタQ32、Q33は同じ構造をもち、また、抵抗R32,R33は同じ値を有する。したがって、電圧−電流変換器30の出力電流Icsは、高位電源15からトランジスタQ31,抵抗R31,トランジスタQ32および抵抗R32を介して低位電源12に流れる電流I1と等しい。電流Icsおよび電流I1は、電圧信号源11の電圧をVin、低位電源12の電圧をVeeとして次式で与えられる。
Ics = I1
=(Vin−Vee−2・Vbe)/ (R31+R32) (4)
Ics = I1
=(Vin−Vee−2・Vbe)/ (R31+R32) (4)
電流減衰器40は、NPNトランジスタQ41,Q42から成る差動対で構成されている。したがって、電流減衰器40は、電流Icsを制御端子25に入力される制御電圧Vcと基準電圧Vrefとの差分に従って分配し、その分配した電流を可変抵抗回路20−1の入力端子21に出力する。このとき、トランジスタQ41側の電流分配比は、電流減衰器40の減衰率α(0≦α≦1)となる。また、入力端子21には、電圧信号源11からの信号電圧が入力されるので、この入力端子21の出力電流をIinとすると次式が成立する。
Iin = α・Ics
= α・(Vin−Vee−2・Vbe) / (R31+R32) (5)
Iin = α・Ics
= α・(Vin−Vee−2・Vbe) / (R31+R32) (5)
従って、電圧信号源11の信号電圧ΔVinに対する入力端子21の出力電流ΔIinは、各トランジスタのベース・エミッタ間電圧が一定値Vbeであるとすると、次式で与えられる。
ΔIin = α・ΔVin / (R31+R32)
= ΔVin / Reff (6)
ただし
Reff = (R31+R32) /α (7)
ΔIin = α・ΔVin / (R31+R32)
= ΔVin / Reff (6)
ただし
Reff = (R31+R32) /α (7)
(6)式から明らかなように、この可変抵抗回路20−1は、入力端子21と低位電源端子22間に接続された等価抵抗値Reffを有する抵抗としての機能を持つ。また(7)式から明らかなように、等価抵抗値Reffは、減衰率αに反比例するので、制御端子25に入力される制御電圧に依って定められる可変抵抗値である。
実施の形態2.
図3は、この発明の実施の形態2にかかる可変抵抗回路20−2のブロック構成を示している。この可変抵抗回路20−2は、第1の入力端子23、第2の入力端子24、第1の電圧−電流変換器50、第2の電圧−電流変換器60、第1の電流減衰器70、第2の電流減衰器80を備えている。
図3は、この発明の実施の形態2にかかる可変抵抗回路20−2のブロック構成を示している。この可変抵抗回路20−2は、第1の入力端子23、第2の入力端子24、第1の電圧−電流変換器50、第2の電圧−電流変換器60、第1の電流減衰器70、第2の電流減衰器80を備えている。
この可変抵抗回路20−2は、図1に示す可変抵抗回路20−1を差動型に展開した構成を有する。即ち、第1の入力端子23に対する第1の電圧−電流変換器50と第1の電流減衰器70は、それぞれ図2の可変抵抗回路における電圧−電流変換器30と電流減衰器40と同じ構成を有し、また、第2の入力端子24に対する第2の電圧−電流変換器60と第2の電流減衰器80も、それぞれ図2の可変抵抗回路における電圧−電流変換器30と電流減衰器40と同じ構成を有している。
図4に示すように、第1の電圧−電流変換器50は、図2に示すトランジスタQ31〜Q33および抵抗R31〜43にそれぞれ対応するトランジスタQ51〜Q53および抵抗R51〜R53を備え、また、第2の電圧−電流変換器60は、上記トランジスタQ31〜Q33および抵抗R31〜43にそれぞれ対応するトランジスタQ61〜Q63および抵抗R61〜R63を備えている。一方、第1の電流減衰器70は、図2に示すトランジスタQ41,Q42に対応するトランジスタQ71,Q72を備え、また、第2の電流減衰器80は、上記トランジスタQ41,Q42に対応するトランジスタQ81,Q82を備えている。そして、この実施の形態では、電圧信号源11が第1の入力端子23と第2の入力端子24の間に接続されている。
以下、図3に示す可変抵抗回路20−2の動作について説明する。電圧信号源11の電圧Vinを、バイアス電圧 Vbiasと単相信号電圧Δvinを組み合わせたものとして次式のように定義する。
Vin = Vbias±ΔVin (8)
ここで、第1の電圧−電流変換器50および第2の電圧−電流変換器60の変換係数をkとすると、電圧信号源11の信号電圧ΔVinに基づいて第1の電圧−電流変換器50から出力される信号電流ΔIcs1および第2の電圧−電流変換器60から出力される信号電流ΔIcs2は、それぞれ次式で与えられる。
ΔIcs1 = k・ΔVin (9)
ΔIcs2 =− k・ΔVin (10)
Vin = Vbias±ΔVin (8)
ここで、第1の電圧−電流変換器50および第2の電圧−電流変換器60の変換係数をkとすると、電圧信号源11の信号電圧ΔVinに基づいて第1の電圧−電流変換器50から出力される信号電流ΔIcs1および第2の電圧−電流変換器60から出力される信号電流ΔIcs2は、それぞれ次式で与えられる。
ΔIcs1 = k・ΔVin (9)
ΔIcs2 =− k・ΔVin (10)
第1の電流減衰器70および第2の電流減衰器80の減衰率α(0≦α≦1)が制御端子25に入力される制御電圧に依って定められるとすると、第1の入力端子23および第2の入力端子24からの信号電流ΔIin1、ΔIin2、および該電流ΔIin1、ΔIin2の差ΔIinは次式によって与えられる。
ΔIin1 = α・k・ΔVin = ΔVin / Reff (11)
ΔIin2 =−α・k・ΔVin =−ΔVin / Reff (12)
ΔIin = ΔIin1 −ΔIin2 = 2・ΔVin / Reff (13)
ただし
Reff = 1 /(α・k) (14)
ΔIin1 = α・k・ΔVin = ΔVin / Reff (11)
ΔIin2 =−α・k・ΔVin =−ΔVin / Reff (12)
ΔIin = ΔIin1 −ΔIin2 = 2・ΔVin / Reff (13)
ただし
Reff = 1 /(α・k) (14)
(13)式から明らかなように、この実施の形態2に係る可変抵抗回路20−2は、第1の入力端子23および第2の入力端子24間の信号電圧差2・ΔVinに対して等価抵抗値Reffを有する抵抗としての機能を持つ。そして、(14)式から明らかなように、等価抵抗値Reffは、減衰率αに反比例しかつ制御端子25に入力される制御電圧に依って定められる可変抵抗値である。
以下、図4を参照して、この可変抵抗回路20−2の動作をさらに詳細に説明する。なお、説明を簡略化するために、上記トランジスタQ51〜Q53,Q61〜Q63,Q71,Q72,Q81およびQ82は全て同じ構造をもち、かつ、それらのベース・エミッタ間電圧Vbeが全て等しいとする。また、抵抗R51とR61は同じ値をもち、抵抗R52,R53,R62およびR63は同じ値をもつものとする。
電圧信号源11の電圧Vinに基づいて第1の電圧−電流変換器50および第2の電圧−電流変換器60からそれぞれ出力される電流Ics1およびIcs2は、低位電源12の電圧をVeeとして次式で与えられる。
Ics1 = Ics2 = (Vin−Vee−2・Vbe) / (R51+R52) (15)
また、電圧信号源11の信号電圧ΔVinに基づいて第1の電圧−電流変換器50および第2の電圧−電流変換器60からそれぞれ出力される信号電流ΔIcs1およびΔIcs2は、第1の入力端子23と第2の入力端子24に加わる信号電圧の極性が反転していることから、次式によってそれぞれ与えられる。
ΔIcs1 = ΔVin/ (R51+R52) (16)
ΔIcs2 =−ΔVin/ (R51+R52) (17)
Ics1 = Ics2 = (Vin−Vee−2・Vbe) / (R51+R52) (15)
また、電圧信号源11の信号電圧ΔVinに基づいて第1の電圧−電流変換器50および第2の電圧−電流変換器60からそれぞれ出力される信号電流ΔIcs1およびΔIcs2は、第1の入力端子23と第2の入力端子24に加わる信号電圧の極性が反転していることから、次式によってそれぞれ与えられる。
ΔIcs1 = ΔVin/ (R51+R52) (16)
ΔIcs2 =−ΔVin/ (R51+R52) (17)
第1の電流減衰器70および第2の電流減衰器80は、制御端子25に入力される制御電圧Vcと基準電圧Vrefとの差分に従って定まる減衰率α(0≦α≦1)で信号電流ΔIcs1,ΔIcs2をトランジスタQ71,Q81に分配して、第1の入力端子23と第2の入力端子24にそれぞれ出力する。第1の入力端子23に出力される信号電流をΔIin1、第2の入力端子24に出力される信号電流をΔIin2とすると、これらの電流の差ΔIinは次式で与えられる。
ΔIin = ΔIin1 −ΔIin2
= 2・α・ΔVin / (R51+R52) = 2・ΔVin / Reff (18)
ただし
Reff = (R51+R52) /α (19)
ΔIin = ΔIin1 −ΔIin2
= 2・α・ΔVin / (R51+R52) = 2・ΔVin / Reff (18)
ただし
Reff = (R51+R52) /α (19)
(18)式から明らかなように、この実施の形態2に係る可変抵抗回路20−2は、第1の入力端子23と第2の入力端子24間の信号電圧差2・ΔVinに対して等価抵抗値Reffを有する抵抗としての機能を持つ。また(19)式から明らかなように、等価抵抗値Reffは減衰率αに反比例し、かつ制御端子25に入力される制御電圧に依って定められる可変抵抗値である。
実施の形態3.
図5は、この発明の実施の形態3にかかる可変抵抗回路20−3のブロック構成を示している。この可変抵抗回路20−3は、第1の入力端子23が第2の電圧−電流変換器60に接続され、第2の入力端子24が第1の電圧−電流変換器50に接続されている点において図3に示した可変抵抗回路20−2と構成が異なる。
図5は、この発明の実施の形態3にかかる可変抵抗回路20−3のブロック構成を示している。この可変抵抗回路20−3は、第1の入力端子23が第2の電圧−電流変換器60に接続され、第2の入力端子24が第1の電圧−電流変換器50に接続されている点において図3に示した可変抵抗回路20−2と構成が異なる。
この可変抵抗回路20−3の動作について説明する。電圧信号源11の電圧Vinを、バイアス電圧 Vbiasと単相信号電圧ΔVinを組み合わせたものとして次式のように定義する。
Vin = Vbias±ΔVin (20)
ここで、第1の電圧−電流変換器50および第2の電圧−電流変換器60の変換係数をkとすると、電圧信号源11の信号電圧ΔVinに基づいて第1の電圧−電流変換器50から出力される信号電流ΔIcs1および第2の電圧−電流変換器60から出力される信号電流ΔIcs2は、前記(9)式,(10)式の符号を反転した次式によってそれぞれ与えられる。
ΔIcs1 =− k・ΔVin (21)
ΔIcs2 = k・Δvin (22)
Vin = Vbias±ΔVin (20)
ここで、第1の電圧−電流変換器50および第2の電圧−電流変換器60の変換係数をkとすると、電圧信号源11の信号電圧ΔVinに基づいて第1の電圧−電流変換器50から出力される信号電流ΔIcs1および第2の電圧−電流変換器60から出力される信号電流ΔIcs2は、前記(9)式,(10)式の符号を反転した次式によってそれぞれ与えられる。
ΔIcs1 =− k・ΔVin (21)
ΔIcs2 = k・Δvin (22)
第1の電流減衰器70および第2の電流減衰器80の動作は、図3に示した実施の形態2における各電流減衰器70および80のそれと同様である。したがって、第1の電流減衰器70および第2の電流減衰器80の減衰率をα(0≦α≦1)とすると、第1の入力端子23および第2の入力端子24を流れる信号電流ΔIin1,ΔIin2の差ΔIinは次式で与えられる。
ΔIin = ΔIin1 −ΔIin2
=−α・k・Δvin− α・k・ΔVin = 2・ΔVin / Reff (23)
ただし
Reff =−1 /(α・k) (24)
ΔIin = ΔIin1 −ΔIin2
=−α・k・Δvin− α・k・ΔVin = 2・ΔVin / Reff (23)
ただし
Reff =−1 /(α・k) (24)
(23)式は前記(13)式と同一である。(23)式から明らかなように、この可変抵抗回路20−3は、第1の入力端子23および第2の入力端子24間の信号電圧差2・ΔVinに対して等価抵抗値Reffを有する抵抗としての機能を持つ。また、(24)式が(14)式と符号のみが異なることから明らかなように、等価抵抗値Reffは負性抵抗であり、制御端子25に入力される制御電圧に依って定められる可変抵抗値である。
つぎに、図6を参照して、この実施の形態にかかる可変抵抗回路20−3の動作を更に詳細に説明する。この可変抵抗回路20−3は、第1の入力端子23がトランジスタQ61のベースに接続され、第2の入力端子24がトランジスタQ51のベースに接続されされている点において図4に示した可変抵抗回路20−2と構成が異なる。従って、電圧信号源11の信号電圧ΔVinに基づいて第1の電圧−電流変換器50および第2の電圧−電流変換器60から出力される信号電流ΔIcs1およびΔIcs2は、前記式(16),(17)の符号を反転した次式でそれぞれ与えられる。
ΔIcs1 =−ΔVin/ (R51+R52) (25)
ΔIcs2 = ΔVin/ (R51+R52) (26)
ΔIcs1 =−ΔVin/ (R51+R52) (25)
ΔIcs2 = ΔVin/ (R51+R52) (26)
第1の電流減衰器70および第2の電流減衰器80の動作は、図4の可変抵抗回路20−2の各電流減衰器70および80の動作と同様である。この第1の電流減衰器70および第2の電流減衰器80の減衰率をα(0≦α≦1)とすると、第1の入力端子23および第2の入力端子24に出力される信号電流ΔIin1,ΔIin2とこれらの信号の差ΔIinとには次式の関係がある。
ΔIin = ΔIin1 −ΔIin2
= − 2・α・ΔVin / (R51+R52) = 2・ΔVin / Reff (27)
ただし
Reff = − (R51+R52) /α (28)
ΔIin = ΔIin1 −ΔIin2
= − 2・α・ΔVin / (R51+R52) = 2・ΔVin / Reff (27)
ただし
Reff = − (R51+R52) /α (28)
(27)式と(18)式は符号の極性のみが異なる。したがって、この実施の形態に係る可変抵抗回路20−3は、入力端子23および第2の入力端子24間の信号電圧差2・ΔVinに対して等価抵抗値Reffを有する抵抗としての機能を持つ。また(28)式が(19)式と符号の極性のみが異なる。したがって、等価抵抗値Reffは負性抵抗値であり、制御端子25に入力される制御電圧に依って定められる可変抵抗値である。
実施の形態4.
図7は、この発明の実施の形態4にかかる可変抵抗回路20−4のブロック構成を示している。この可変抵抗回路20−4は、図3に示す可変抵抗回路20−2の第1の電圧−電流変換器50および第2の電圧−電流変換器60を差動電圧−電流変換器90に置き代えた構成を有する。
図7は、この発明の実施の形態4にかかる可変抵抗回路20−4のブロック構成を示している。この可変抵抗回路20−4は、図3に示す可変抵抗回路20−2の第1の電圧−電流変換器50および第2の電圧−電流変換器60を差動電圧−電流変換器90に置き代えた構成を有する。
図8に示すように、上記差動電圧−電流変換器90は、図4に示すトランジスタQ51,Q61に対応するトランジスタQ91,Q92を備え、これらのトランジスタQ91,Q92のエミッタをそれぞれ電流源I1,I2に接続してある。また、差動電圧−電流変換器90は、NPNトランジスタQ93,Q94を備えている。トランジスタQ93は、ベースがトランジスタQ91のエミッタに、コレクタが電流減衰器70に、エミッタが電流源I3にそれぞれ接続されている。また、トランジスタQ94は、ベースがトランジスタQ92のエミッタに、コレクタが電流減衰器80に、エミッタが電流源I4にそれぞれ接続されている。
以下、この実施の形態4にかかる可変抵抗回路20−4の動作について説明する。なお、説明を簡略化するために、全てのトランジスタが同じ構造をもち、かつ、それらのトランジスタのベース・エミッタ間電圧Vbeが互いに等しいものとする。また、電流源I1とI2の電流値が等しく、電流源I3とI4の電流値が等しいものとする。トランジスタQ91と電流源I3およびトランジスタQ61と電流源I4はそれぞれエミッタホロアを構成している。これらのエミッタホロアは、第1の入力端子23および第2の入力端子24の入力電圧をそれぞれレベルシフトして、トランジスタQ93,Q94の動作バイアスを確保するためにそれぞれ挿入されているが、本回路の動作の本質には関わらない。
全てのトランジスタのVbeは等しいので、第1の入力端子23と第2の入力端子24の信号電圧差2・ΔVinは、下式に示すように、トランジスタQ93,Q94の各エミッタ電圧の差ΔVeに等しい。
ΔVe = 2・ΔVin (29)
ここで、トランジスタQ93のエミッタとトランジスタQ94のエミッタは、抵抗R93,R94を介して接続されているので、差動電圧−電流変換器90の出力信号電流差ΔIcsは次式で与えられる。
ΔIcs = ΔVe / (R93+R94) = 2・ΔVin / (R93+R94) (30)
ΔVe = 2・ΔVin (29)
ここで、トランジスタQ93のエミッタとトランジスタQ94のエミッタは、抵抗R93,R94を介して接続されているので、差動電圧−電流変換器90の出力信号電流差ΔIcsは次式で与えられる。
ΔIcs = ΔVe / (R93+R94) = 2・ΔVin / (R93+R94) (30)
第1の電流減衰器70および第2の電流減衰器80の構成および動作は、図4に示す各電流減衰器70,80のそれと同様である。したがって、この第1の電流減衰器70および第2の電流減衰器80は、制御電圧Vcと基準電圧Vrefとの差分に従って定まる減衰率α(0≦α≦1)で上記信号電流ΔIcsを減衰させて第1の入力端子23と第2の入力端子24に出力する。そこで、第1の入力端子23と第2の入力端子24に出力される信号電流の差をΔIinとすると、これは次式によって与えられる。
ΔIin =α・ΔIcs
= 2・α・ΔVin / (R93+R94) = 2・ΔVin / Reff (31)
ただし
Reff = (R93+R94) /α (32)
ΔIin =α・ΔIcs
= 2・α・ΔVin / (R93+R94) = 2・ΔVin / Reff (31)
ただし
Reff = (R93+R94) /α (32)
(31)式から明らかなように、本構成による可変抵抗回路は、第1の入力端子23および第2の入力端子24間の信号電圧差2・ΔVinに対して等価抵抗値Reffを有する抵抗としての機能をもつ。また(32)式より明らかなように、等価抵抗値Reffは減衰率αに反比例し、かつ、制御端子25に入力される制御電圧に依って定められる可変抵抗値である。
なお、上記差動電圧−電流変換器90は、電流源I3,I4を削除して、この電流源I3による電流値と電流源I4による電流値を合算した電流値の電流を流す電流源を抵抗R93,R94の接続点に配置するように構成しても上記と同様の動作をする。
実施の形態5.
図9は、この発明の実施の形態5にかかる可変抵抗回路20−5のブロック構成を示している。この可変抵抗回路20−5と図7に示した可変抵抗回路20−4とを対比すると、両者は、差動電圧−電流変換器90に対する第1の入力端子23および第2の入力端子24の接続個所が入れ替わっている点で異なっている。すなわち、図10に示すように、この可変抵抗回路20−5は、第1の入力端子23がトランジスタQ92のベースに接続され、第2の入力端子24がトランジスタQ91のベースに接続されている。
図9は、この発明の実施の形態5にかかる可変抵抗回路20−5のブロック構成を示している。この可変抵抗回路20−5と図7に示した可変抵抗回路20−4とを対比すると、両者は、差動電圧−電流変換器90に対する第1の入力端子23および第2の入力端子24の接続個所が入れ替わっている点で異なっている。すなわち、図10に示すように、この可変抵抗回路20−5は、第1の入力端子23がトランジスタQ92のベースに接続され、第2の入力端子24がトランジスタQ91のベースに接続されている。
このような構成を有するこの可変抵抗回路20−5は、電圧信号源11から差動電圧−電流変換器90に入力される信号の極性が前記可変抵抗回路20−4における同信号の極性を反転したものとなる。この場合、電圧信号源11の信号電圧ΔVinに基づいて第1の電圧−電流変換器50および第2の電圧−電流変換器60から出力される信号電流ΔIcs1、ΔIcs2の符号が反転することになるが、これは実施の形態3の説明から明らかである。
したがって、この可変抵抗回路20−5は、等価抵抗値Reffが負性抵抗となることのみにおいて実施の形態4にかかる可変抵抗回路20−4と異なることになる。つまり、この可変抵抗回路20−5が、第1の入力端子23および第2の入力端子24間の信号電圧差2・ΔVinに対して等価抵抗値Reffを有する抵抗としての機能を持つこと、およびその等価抵抗値Reffが制御端子25に入力される制御電圧に依って定められる可変抵抗値であることは明白である。
実施の形態6.
図11は、この発明の実施の形態6にかかる可変抵抗回路20−6のブロック構成を示している。この可変抵抗回路20−6と図4に示した実施の形態2にかかる可変抵抗回路20−2とを対比すると、前者は、電流減衰器70のトランジスタQ72のコレクタを電流減衰器80のトランジスタQ81のコレクタに接続し、該電流減衰器80のトランジスタQ82のコレクタを上記電流減衰器70のトランジスタQ71のコレクタに接続してあり、この点で後者と構成が相違する。
図11は、この発明の実施の形態6にかかる可変抵抗回路20−6のブロック構成を示している。この可変抵抗回路20−6と図4に示した実施の形態2にかかる可変抵抗回路20−2とを対比すると、前者は、電流減衰器70のトランジスタQ72のコレクタを電流減衰器80のトランジスタQ81のコレクタに接続し、該電流減衰器80のトランジスタQ82のコレクタを上記電流減衰器70のトランジスタQ71のコレクタに接続してあり、この点で後者と構成が相違する。
以下、この可変抵抗回路20−6の動作について説明する。電圧信号源11の信号電圧ΔVinに基づいて第1の電圧−電流変換器50および第2の電圧−電流変換器60から出力される信号電流ΔIcs1およびΔIcs2は、図4に示した可変抵抗回路20−2と同様に次式によって与えられる。
ΔIcs1 = ΔVin/ (R51+R52) (33)
ΔIcs2 =−ΔVin/ (R51+R52) (34)
ΔIcs1 = ΔVin/ (R51+R52) (33)
ΔIcs2 =−ΔVin/ (R51+R52) (34)
第1の電流減衰器70および第2の電流減衰器80は、上記可変抵抗回路20−2の場合と同様に、制御端子25に入力される制御電圧Vcと基準電圧Vrefとの差分に従って定まる減衰率α(0≦α≦1)で信号電流ΔIcs1、ΔIcs2をトランジスタQ71、Q81に分配して第1の入力端子23と第2の入力端子24に出力する。ただし、この可変抵抗回路20−6では、上記したように、トランジスタQ72のコレクタがトランジスタQ81のコレクタに接続され、トランジスタQ82のコレクタがトランジスタQ71のコレクタに接続されているので、第1の入力端子23と第2の入力端子24に出力される信号電流ΔIin1,ΔIin2およびそれらの差ΔIinが次式によって与えられる。
ΔIin1 = α・ΔIcs1 + (1−α)・ΔIcs2 (35)
ΔIin2 = (1−α)・ΔIcs1 + α・ΔIcs2 (36)
ΔIin = ΔIin1 −ΔIin2
= 2・α・(ΔIcs1 −ΔIcs2)
= 4・α・ΔVin / (R51+R52) = 2・ΔVin / Reff (37)
ただし
Reff = (R51+R52) /(2・α) (38)
ΔIin1 = α・ΔIcs1 + (1−α)・ΔIcs2 (35)
ΔIin2 = (1−α)・ΔIcs1 + α・ΔIcs2 (36)
ΔIin = ΔIin1 −ΔIin2
= 2・α・(ΔIcs1 −ΔIcs2)
= 4・α・ΔVin / (R51+R52) = 2・ΔVin / Reff (37)
ただし
Reff = (R51+R52) /(2・α) (38)
(19)式と(38)式との対比から明らかなように、この可変抵抗回路20−6は、図4の可変抵抗回路20−2に比べて等価抵抗値Reffが半減される。しかし、この可変抵抗回路20−6が、第1の入力端子23および第2の入力端子24間の信号電圧差2・ΔVinに対して等価抵抗値Reffを有する抵抗としての機能を有すること、および該等価抵抗値Reffが制御端子25に入力される制御電圧に依って定められる可変抵抗値であることは明白である。
なお、電流減衰器70のトランジスタQ72のコレクタを電流減衰器80のトランジスタQ81のコレクタに接続し、該電流減衰器80のトランジスタQ82のコレクタを電流減衰器70のトランジスタQ71のコレクタに接続するという構成は、図6に示した可変抵抗回路20−3、図8に示した可変抵抗回路20−4、および図10に示した可変抵抗回路20−5に対しても当然採用することができる。
(発明の効果)
以上説明したように、本実施の形態にかかる可変抵抗回路によれば、第1、第2の入力端子の内の一方の入力端子に入力される電圧信号が第1の電圧−電流変換器によって対応する電流に変換され、第1,第2の入力端子の内の他方の入力端子に入力される電圧信号が第2の電圧−電流変換器によって対応する電流に変換される。そして、第1の電流減衰器が制御端子に入力される制御信号に応じた減衰率で第1の電圧−電流変換器の出力電流を減衰させ、第2の電流減衰器が制御端子に入力される制御信号に応じた減衰率で第2の電圧−電流変換器の出力電流を減衰させる。従って、差動的な動作によって精度の抵抗値が得られる。
以上説明したように、本実施の形態にかかる可変抵抗回路によれば、第1、第2の入力端子の内の一方の入力端子に入力される電圧信号が第1の電圧−電流変換器によって対応する電流に変換され、第1,第2の入力端子の内の他方の入力端子に入力される電圧信号が第2の電圧−電流変換器によって対応する電流に変換される。そして、第1の電流減衰器が制御端子に入力される制御信号に応じた減衰率で第1の電圧−電流変換器の出力電流を減衰させ、第2の電流減衰器が制御端子に入力される制御信号に応じた減衰率で第2の電圧−電流変換器の出力電流を減衰させる。従って、差動的な動作によって精度の抵抗値が得られる。
また、本実施の形態にかかる可変抵抗回路によれば、第1の電圧−電流変換器のカレントミラー電流源によって第1、第2の入力端子の内の一方の入力端子に入力される電圧信号が対応する電流に精度よく変換され、第2の電圧−電流変換器のカレントミラー電流源によって第1、第2の入力端子の内の他方の入力端子に入力される電圧信号が対応する電流に精度よく変換される。従って、この変換された各電流に基づいて高い精度の出力抵抗値が得られる。
また、本実施の形態にかかる可変抵抗回路によれば、NPNトランジスタの差動対からなる第1の電流減衰器が、制御端子に入力される制御信号に応じた減衰率で第1の電圧−電流変換器の出力電流を減衰させ、同じくNPNトランジスタの差動対からなる第2の電流減衰器が、制御端子に入力される制御信号に応じた減衰率で第2の電圧−電流変換器の出力電流が減衰される。従って、上記各減衰された電流に基づいてきわめて高い精度の出力抵抗値が得られる。
また、本実施の形態にかかる可変抵抗回路によれば、第1の電流減衰器を構成するNPNトランジスタ対の一方および他方にそれぞれ第1および第2の入力端子の信号電圧が加えられ、第2の電流減衰器を構成するNPNトランジスタ対の一方および他方にそれぞれ第1および第2の入力端子の信号電圧が加えらるので、構成の簡単化を図ることができる。
また、本実施の形態にかかる可変抵抗回路発明によれば、第1、第2の入力端子の内の一方および他方に入力される電圧信号が差動動作する差動電圧−電流変換器によって第1および第2の電流に変換される。そして、差動的に動作する第1および第2の電流減衰器が制御端子に入力される制御信号に応じた減衰率で上記第1および第2の電流を減衰させる。従って、きわめて高い精度の出力抵抗値を安定に得ることができる。
また、本実施の形態にかかる可変抵抗回路によれば、上記差動電圧−電流変換器を構成する第1、第2のNPNトランジスタが差動動作する。第1のNPNトランジスタからは、第1、第2の入力端子の内の一方の入力端子に入力される電圧信号に対応した第1の電流が第1の電流減衰器に出力され、第2のNPNトランジスタからは、第1、第2の入力端子の内の他方の入力端子に入力される電圧信号に対応した第2の電流が第1の電流減衰器に出力されるので、高い精度の出力抵抗値を安定に得ることができる。
また、本実施の形態にかかる可変抵抗回路によれば、上記第1の電流減衰器が制御端子に入力される制御信号に応じた減衰率で上記第1の電流を減衰させ、上記第2の電流減衰器が制御端子に入力される制御信号に応じた減衰率で上記第2の電流を減衰させるので、高精度の出力抵抗値を得ることができる。
また、本実施の形態にかかる可変抵抗回路によれば、第1の電流減衰器を構成するNPNトランジスタ対の一方および他方にそれぞれ第1および第2の入力端子の信号電圧が加えられ、第2の電流減衰器を構成するNPNトランジスタ対の一方および他方にそれぞれ第1および第2の入力端子の信号電圧が加えらるので、構成の簡単化を図ることができる。
11 電圧信号源
12 低位電源
15 高位電源
20−1,20−2,20−3,20−4,20−5,20−6 可変抵抗回路
21 入力端子
22 低位電源端子
23,24 入力端子
25 制御端子
30 電圧−電流変換器
40 電流減衰器
50,60 電圧−電流変換器
70,80 電流減衰器
90 差動電圧−電流変換器
12 低位電源
15 高位電源
20−1,20−2,20−3,20−4,20−5,20−6 可変抵抗回路
21 入力端子
22 低位電源端子
23,24 入力端子
25 制御端子
30 電圧−電流変換器
40 電流減衰器
50,60 電圧−電流変換器
70,80 電流減衰器
90 差動電圧−電流変換器
Claims (8)
- 第1の入力端子と第2の入力端子間に電圧信号が入力され、
前記第1、第2の入力端子の内の一方の入力端子に入力される電圧信号を電流に変換する第1の電圧−電流変換器と、
前記第1,第2の入力端子の内の他方の入力端子に入力される電圧信号を電流に変換する第2の電圧−電流変換器と、
制御端子に入力される制御信号に応じた減衰率で前記第1の電圧−電流変換器の出力電流を減衰させ、その減衰させた電流を前記第1の入力端子に出力する第1の電流減衰器と、
制御端子に入力される制御信号に応じた減衰率で前記第2の電圧−電流変換器の出力電流を減衰させ、その減衰させた電流を前記第2の入力端子に出力する第2の電流減衰器と、
を備えたことを特徴とする可変抵抗回路。 - 前記第1の電圧−電流変換器は、
ベースが前記第1、第2の入力端子の内の一方の入力端子に接続され、コレクタが高位電源に接続された第1のNPNトランジスタと、
前記第1のNPNトランジスタのエミッタが一端に接続された第1の抵抗と、
前記第1の抵抗の他端がコレクタとベースに接続され、エミッタが第2の抵抗を介して低位電源に接続された第2のNPNトランジスタと、
ベースが前記第1の抵抗の他端に接続されるとともに、コレクタが前記第1の電流減衰器に接続され、エミッタが第3の抵抗を介して前記低位電源に接続された第3のNPNトランジスタとを備え、
前記第2の電圧−電流変換器は、
ベースが前記第1,第2の入力端子の内の他方の入力端子に接続され、コレクタが前記高位電源に接続された第4のNPNトランジスタと、
前記第4のNPNトランジスタのエミッタが一端に接続された第4の抵抗と、
前記第4の抵抗の他端がコレクタとベースに接続され、エミッタが第5の抵抗を介して前記低位電源に接続された第5のNPNトランジスタと、
ベースが前記第4の抵抗の他端に接続されるとともに、コレクタが前記第2の電流減衰器に接続され、エミッタが第6の抵抗を介して前記低位電源に接続された第6のNPNトランジスタと、
を備えたことを特徴とする請求項1に記載の可変抵抗回路。 - 前記第1の電流減衰器は、
コレクタが前記第1の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第1の電圧−電流変換器の出力に接続された第7のNPNトランジスタと、
コレクタが高位電源に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第7のNPNトランジスタのエミッタに接続された第8のNPNトランジスタとを備え、
前記第2の電流減衰器は、
コレクタが前記第2の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第2の電圧−電流変換器の出力に接続された第9のNPNトランジスタと、
コレクタが前記高位電源に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第9のNPNトランジスタのエミッタに接続された第10のNPNトランジスタと、
を備えたことを特徴とする請求項1または2に記載の可変抵抗回路。 - 前記第1の電流減衰器は、
コレクタが前記第1の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第1の電圧−電流変換器の出力に接続された第7のNPNトランジスタと、
コレクタが第2の入力端子に接続されるとともに、ベースに基準電圧が入力され、エミッタが第7のNPNトランジスタのエミッタに接続された第8のNPNトランジスタとを備え、
前記第2の電流減衰器は、
コレクタが前記第2の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第2の電圧−電流変換器の出力に接続された第9のNPNトランジスタと、
コレクタが前記第1の入力端子に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第9のNPNトランジスタのエミッタに接続された第10のNPNトランジスタと、
を備えたことを特徴とする請求項1または2に記載の可変抵抗回路。 - 第1の入力端子と第2の入力端子間に電圧信号が入力され、
前記第1、第2の入力端子の内の一方の入力端子に入力される電圧信号を第1の電流に変換して出力するとともに、前記第1、第2の入力端子の内の他方の入力端子に入力される電圧信号を第2の電流に変換して出力する差動電圧−電流変換器と、
前記差動電圧−電流変換器から出力される前記第1の電流を、制御端子に入力される制御信号に応じた減衰率で減衰させて前記第1の入力端子に出力する第1の電流減衰器と、
前記差動電圧−電流変換器から出力される前記第2の電流を、制御端子に入力される制御信号に応じた減衰率で減衰させて前記第2の入力端子に出力する第2の電流減衰器と、
を備えたことを特徴とする可変抵抗回路。 - 前記差動電圧−電流変換器は、
ベースが前記第1、第2の入力端子の内の一方の入力端子に接続され、コレクタが前記第1の電流減衰器に接続される第1のNPNトランジスタと、
ベースが前記第1、第2の入力端子の内の他方の入力端子に接続され、コレクタが前記第2の電流減衰器に接続される第2のNPNトランジスタと、
前記第1のNPNトランジスタのエミッタと前記第2のNPNトランジスタのエミッタ間に接続された抵抗と、
前記第1、第2のNPNトランジスタのエミッタに直接もしくは前記抵抗を介して接続された電流源と、
を備えたことを特徴とする請求項5に記載の可変抵抗回路。 - 前記第1の電流減衰器は、
コレクタが前記第1の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記差動電圧−電流変換器の第1の電流出力に接続された第3のNPNトランジスタと、
コレクタが高位電源に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第3のNPNトランジスタのエミッタに接続された第4のNPNトランジスタとを備え、
前記第2の電流減衰器は、
コレクタが前記第2の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第2の電圧−電流変換器の出力に接続された第5のNPNトランジスタと、
コレクタが前記高位電源に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第7のNPNトランジスタのエミッタに接続された第6のNPNトランジスタとを備えたことを特徴とする請求項5または6に記載の可変抵抗回路。 - 前記第1の電流減衰器は、
コレクタが前記第1の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第1の電圧−電流変換器の第1の電流出力に接続された第3のNPNトランジスタと、
コレクタが前記第2の入力端子に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第3のNPNトランジスタのエミッタに接続された第4のNPNトランジスタとを備え、
前記第2の電流減衰器は、
コレクタが前記第2の入力端子に接続されるとともに、ベースが前記制御端子に接続され、エミッタが前記第2の電圧−電流変換器の出力に接続された第5のNPNトランジスタと、
コレクタが前記第1の入力端子に接続されるとともに、ベースに基準電圧が入力され、エミッタが前記第5のNPNトランジスタのエミッタに接続された第6のNPNトランジスタとを備えたことを特徴とする請求項5または6に記載の可変抵抗回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007311227A JP2008072768A (ja) | 2007-11-30 | 2007-11-30 | 可変抵抗回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007311227A JP2008072768A (ja) | 2007-11-30 | 2007-11-30 | 可変抵抗回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001142177A Division JP4064074B2 (ja) | 2001-05-11 | 2001-05-11 | 可変抵抗回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008072768A true JP2008072768A (ja) | 2008-03-27 |
Family
ID=39293873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007311227A Pending JP2008072768A (ja) | 2007-11-30 | 2007-11-30 | 可変抵抗回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008072768A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5564421A (en) * | 1978-11-09 | 1980-05-15 | Toshiba Corp | Variable impedance circuit |
JPH04277917A (ja) * | 1991-03-06 | 1992-10-02 | Nec Corp | 可変インピーダンス回路 |
JPH0856129A (ja) * | 1994-08-12 | 1996-02-27 | Nec Corp | 電圧/電流変換回路 |
JPH10313232A (ja) * | 1997-05-13 | 1998-11-24 | Canon Inc | インダクタ回路、抵抗回路及びフィルタ |
JP2000114929A (ja) * | 1998-10-07 | 2000-04-21 | Sony Corp | インピーダンス回路及び移相器 |
-
2007
- 2007-11-30 JP JP2007311227A patent/JP2008072768A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5564421A (en) * | 1978-11-09 | 1980-05-15 | Toshiba Corp | Variable impedance circuit |
JPH04277917A (ja) * | 1991-03-06 | 1992-10-02 | Nec Corp | 可変インピーダンス回路 |
JPH0856129A (ja) * | 1994-08-12 | 1996-02-27 | Nec Corp | 電圧/電流変換回路 |
JPH10313232A (ja) * | 1997-05-13 | 1998-11-24 | Canon Inc | インダクタ回路、抵抗回路及びフィルタ |
JP2000114929A (ja) * | 1998-10-07 | 2000-04-21 | Sony Corp | インピーダンス回路及び移相器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7170330B2 (en) | Hysteresis comparator circuit | |
US7528637B2 (en) | Driver circuit | |
US9618571B2 (en) | Detection circuit for relative error voltage | |
US7518452B2 (en) | Voltage-controlled current source and variable-gain amplifier | |
WO1993017492A1 (en) | Current detecting circuit | |
US20130049729A1 (en) | Semiconductor circuit for outputting reference voltages | |
US20210050860A1 (en) | Track and Hold Circuit | |
JP4064074B2 (ja) | 可変抵抗回路 | |
JP2008072768A (ja) | 可変抵抗回路 | |
JP6359928B2 (ja) | ドライバ回路 | |
CN110299895B (zh) | 具有非线性传导和低静态电流的跨导放大器 | |
US6891437B2 (en) | Current amplifier structure | |
JP2002098718A (ja) | 電流/電圧変換回路 | |
JP2013187755A (ja) | レベル制限回路 | |
JP4492003B2 (ja) | 電流検出回路 | |
KR20170097121A (ko) | 차동 비교기 | |
RU2446554C1 (ru) | Дифференциальный операционный усилитель с парафазным выходом | |
JP2021141443A (ja) | 半導体集積回路装置および電流検出回路 | |
JP2007219901A (ja) | 基準電流源回路 | |
US20130141152A1 (en) | Voltage controlled variable resistor suitable for large scale signal application | |
JPH02101812A (ja) | 加速切換入力回路 | |
US7492225B2 (en) | Gain-controlled amplifier | |
JP2009213007A (ja) | 任意波形発生装置 | |
CN210536610U (zh) | 电平转换电路 | |
KR101790288B1 (ko) | 차동 입력 레벨 쉬프터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A02 | Decision of refusal |
Effective date: 20110104 Free format text: JAPANESE INTERMEDIATE CODE: A02 |