JP2013187755A - レベル制限回路 - Google Patents
レベル制限回路 Download PDFInfo
- Publication number
- JP2013187755A JP2013187755A JP2012051749A JP2012051749A JP2013187755A JP 2013187755 A JP2013187755 A JP 2013187755A JP 2012051749 A JP2012051749 A JP 2012051749A JP 2012051749 A JP2012051749 A JP 2012051749A JP 2013187755 A JP2013187755 A JP 2013187755A
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- voltage
- input signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【課題】回路構成を簡単にすると共に製造コストを低減できるレベル制限回路を提供する。
【解決手段】コンパレータ21には上限値と、入力電圧の電圧値とが入力され、両者をレベル比較した結果の信号がアナログスイッチSWの端子Aに入力される。他方、コンパレータ21には下限値と、入力電圧の電圧値とが入力され、両者をレベル比較した結果の信号がアナログスイッチSWの端子Bに入力される。これにより、端子A及びBに印加された信号の組み合わせにより、アナログスイッチSWの端子X0〜X3に印加されている電圧の内の1つが選択され出力される。端子X0には上限値、端子X1には入力電圧の電圧値、端子X2には電圧値0V、端子X3には下限値の、各電圧が印加される。
【選択図】図1
【解決手段】コンパレータ21には上限値と、入力電圧の電圧値とが入力され、両者をレベル比較した結果の信号がアナログスイッチSWの端子Aに入力される。他方、コンパレータ21には下限値と、入力電圧の電圧値とが入力され、両者をレベル比較した結果の信号がアナログスイッチSWの端子Bに入力される。これにより、端子A及びBに印加された信号の組み合わせにより、アナログスイッチSWの端子X0〜X3に印加されている電圧の内の1つが選択され出力される。端子X0には上限値、端子X1には入力電圧の電圧値、端子X2には電圧値0V、端子X3には下限値の、各電圧が印加される。
【選択図】図1
Description
本発明は信号の振幅を制限するレベル制限回路に関し、特に、簡易な構成で精確にレベル制限された信号を出力するレベル制限回路に関する。
レベル制限回路は、信号の振幅値が規定の範囲内から逸脱しないように信号の振幅を制限する機能を有する。このような特性を持つことからレベル制限回路は、例えば、過大な信号振幅を制限すべき信号伝送路に設けられて伝送信号の振幅値制限に使用される。例えば、ビルの空調(温度、湿度など)制御などではセンサと空調のコントローラ相互間が信号線で接続され、センサからコントローラにレベル信号でセンサ情報が伝送される。
例えば、屋内に配置された相対湿度センサは湿度0〜100%RHに対して1〜5ボルトの電圧をリニアに出力し、この出力に対応してコントローラが加湿器を制御する。このときに相対湿度センサの特性上、湿度が100%RHに値が近づくと、その計測誤差により100%RH以上の値を電気的に出力してしまうことがある。本来相対湿度には100%RH以上の値はないのでコントローラは相対湿度センサの故障と判断する。また、1〜5ボルトの入力機器に対して5ボルト以上の電圧が印加されると、コントローラなどの受信側の機器を破壊する虞れが発生する。そこで、レベル制限回路により、センサの出力電圧を規定の範囲内に制限する。
例えば、特許文献1は、リミッタ電圧の精度の改良と、電圧設定値を任意かつ精確とすることを意図した電圧リミッタ回路が開示されている。具体的には、入力抵抗と帰還抵抗を備えたOPアンプで構成された反転増幅器の出力端と、上記OPアンプとの間に抵抗を挿入接続すると共に、上記OPアンプの、反転入力端と出力端との間にツェナーダイオードD1を接続した増幅器と、可変の逆極性電圧源と上記増幅器の出力端に接続される他のツェナーダイオードVzを有する電圧リミッタ回路を開示している。
レベル制限回路に関する周知技術では、一般に、目標とする制限電圧値を精確に出力するために回路構成が複雑となり、回路部品にも精度の高い高価なものを使用したり、ボリュームを用いて調整しなければならないといった問題点がある。
この点に関して、例えば、特許文献1に記載の技術の場合、ツェナーダイオードを接続したスイッチ手段を使用するので回路構成が簡単となる利点があるが、ツェナーダイオード自体の特性のばらつきなどの影響によって目標とする制限電圧値を精確に出力し難いという問題点がある。
この点に関して、例えば、特許文献1に記載の技術の場合、ツェナーダイオードを接続したスイッチ手段を使用するので回路構成が簡単となる利点があるが、ツェナーダイオード自体の特性のばらつきなどの影響によって目標とする制限電圧値を精確に出力し難いという問題点がある。
よって、本発明は上記周知技術の問題点に鑑みてなされたものであって、比較的に簡単な回路構成で精確なレベル制限電圧を出力することができるレベル制限回路を提供することを目的としている。
本発明の実施形態の一態様であるレベル制限回路は、入力信号の振幅レベルが第1及び第2基準レベルによって分割されてなるレベル判別基準としての第1乃至第3レベル領域のいずれのレベル領域に該当するかを判別する信号レベル判別手段と、上記入力信号の振幅レベルが上記第1レベル領域に該当するときに上記入力信号に代えて第1レベル信号を選択して出力し、上記入力信号の振幅レベルが上記第2レベル領域に該当するときに上記入力信号を出力し、上記入力信号の振幅レベルが上記第3レベル領域に該当するときに上記入力信号に代えて上記入力信号の振幅レベルよりも高く上記第1レベル信号よりも低いレベルの第2レベル信号を出力する信号選択手段と、を備える。
かかる構成とすることによって、簡単な回路構成で、精度の高い出力電圧のレベル制限を行うことができるレベル制限回路を得ることが可能となる。
上記信号レベル判別手段は、上記第1基準レベルの信号(Va)を発生する第1基準電圧源と、上記第1基準レベルより低い上記第2基準レベルの信号(Vb)を発生する第2基準電圧源と、上記入力信号(VIN)のレベルと上記第1基準レベルの信号(Va)とをレベル比較すると共に該比較結果を表す第1切替制御信号を出力する第1レベル比較手段と、上記入力信号(VIN)のレベルと上記第2基準レベルの信号(Vb)とをレベル比較すると共に該比較結果を表す第2切替制御信号を出力する第2レベル比較手段と、を含み、上記信号選択手段は、被選択信号として、上記第1基準レベルの信号(Va)、上記第2基準レベルの信号(Vb)、及び上記入力信号(VIN)が供給され、上記第1及び第2切替制御信号に基づいて上記被選択信号のいずれか1つを選択するスイッチ手段を含む、ことが望ましい。
それにより、回路構成要素として、安価で、精度の高いアナログスイッチを採用することができる効果が生じる。
また、上記第1レベル信号として上記第1基準レベルの信号(Va)を利用し、上記第2レベル信号として上記第2基準レベルの信号(Vb)を利用する、ことが望ましい。それにより、回路構成を簡素化できると共に、例えば、電圧制限の上限値と下限値とを容易に設定できるという利点が得られる。
また、上記第1レベル信号として第3基準レベルの信号(Vc)を使用し、上記第2レベル信号として第4基準レベルの信号(Vd)を使用する、ことが望ましい。それにより、回路構成を簡素化できると共に、例えば、エラー情報などを担うレベル信号を容易に設定できるという利点が得られる。
さらに、レベル制限回路の第1及び第2基準電圧源は定電圧源と抵抗分圧回路とを含み、当該抵抗分圧回路は基準電圧を設定する可変抵抗を含む、ことが望ましい。それにより、回路構成を簡素化できると共に、安定した動作が得られるという利点が得られる。
本発明の出力電圧のレベル制限回路は、簡単な回路構成で、精度の高い出力電圧のレベル制限を行うことができる効果を有する。
以下、本発明の実施の形態について図面を参照しつつ説明する。
まず、レベル制限回路の構成について図1を参照して説明する。同図に示すようにレベル制限回路は、上限値Vaを出力する第1電圧源(抵抗R11,R12)、下限値Vbを出力する第2電圧源(抵抗R31,R32)、第1レベル比較手段(抵抗R21〜R23、コンパレータ21、トランジスタQ2)、第2レベル比較手段(抵抗R41〜R43、コンパレータ41、トランジスタQ4)、複数の入力信号から出力する信号を選択するスイッチ手段(アナログスイッチSW)を備える。
まず、レベル制限回路の構成について図1を参照して説明する。同図に示すようにレベル制限回路は、上限値Vaを出力する第1電圧源(抵抗R11,R12)、下限値Vbを出力する第2電圧源(抵抗R31,R32)、第1レベル比較手段(抵抗R21〜R23、コンパレータ21、トランジスタQ2)、第2レベル比較手段(抵抗R41〜R43、コンパレータ41、トランジスタQ4)、複数の入力信号から出力する信号を選択するスイッチ手段(アナログスイッチSW)を備える。
より具体的には、第1電圧源は回路電源Vccと接地電位(実施例では0ボルト)間に直列接続された抵抗R11及びR12による抵抗分圧回路で構成され、分圧電圧を上限値Va(第1の基準電圧)として出力する。上限値Va=(R12/(R11+R12))×回路電源電圧Vccとなる。なお、抵抗を可変抵抗で構成することによって電圧値調整が容易になる。また、FETなどの電圧制御可能な素子を可変抵抗として用いても良い。
同様に、第2電圧源は回路電源Vccと接地電位間に直列接続された抵抗R31及びR32による抵抗分圧回路で構成され、分圧電圧を下限値Vb(第2の基準電圧)として出力する。下限値Vb=(R32/(R31+R32))×回路電源電圧Vccとなる。上限値Va>下限値Vbである。
第1レベル比較手段のコンパレータ(電圧比較器)21は、比較基準入力端に供給される上限値Vaと比較入力端に抵抗R21を介して供給される入力信号VINの電圧レベルとを比較する。コンパレータ21は差動増幅器型のトランジスタ回路(IC)によって構成されている。コンパレータ21の論理レベルの出力電圧は後段のトランジスタ駆動回路によって反転増幅されてアナログスイッチSWの制御入力端Aに供給される。トランジスタ駆動回路は、コレクタが抵抗R23を介して回路電源Vccに接続され、エミッタが接地電位に接続され、ベースが電流制限抵抗R22を介してコンパレータ21の出力端に接続されるNPNトランジスタQ2によって構成され、インバータ(反転器)として機能する。
第2レベル比較手段のコンパレータ(電圧比較器)41は、比較基準入力端に供給される下限値Vbと比較入力端に抵抗R41を介して供給される入力信号VINの電圧レベルとを比較する。コンパレータ41は差動増幅器型のトランジスタ回路(IC)によって構成されている。コンパレータ41の論理レベルの出力電圧は後段のトランジスタ駆動回路によって反転増幅されてアナログスイッチSWの制御入力端Bに供給される。トランジスタ駆動回路は、コレクタが抵抗R43を介して回路電源Vccに接続され、エミッタが接地電位に接続され、ベースが電流制限抵抗R42を介してコンパレータ41の出力端に接続されるNPNトランジスタQ4によって構成され、インバータ(反転器)として機能する。
アナログスイッチSWは信号入力端X0〜X3と信号出力端Xとを備え、制御入力端A及びBに供給される各制御信号(切換信号)に応じて信号入力端X0〜X3のいずれかに供給される信号を選択し信号出力端Xに導出する。信号入力端X0には既述の第1電圧源(R11,R12)から上限値Vaレベルの電圧信号が供給される。信号入力端X1には入力信号VINが供給される。信号入力端X2には基準電位(0ボルト)が供給される。信号入力端X3には既述の第2電圧源(R31,R32)から下限値Vbレベルの電圧信号が供給される。制御入力端Aにはコンパレータ21の出力信号を反転した出力が供給される。制御入力端Aにはコンパレータ21の出力信号を反転した出力(論理レベルに対応した電圧信号)が供給される。制御入力端Bにはコンパレータ41の出力信号を反転した出力(論理レベルに対応した電圧信号)が供給される。
アナログスイッチSWは、制御入力端A及びBに供給される制御信号の論理レベルの組み合わせに応じて信号入力端X0〜X3のいずれに供給される信号を選択するかを判断する論理回路(図示せず)を備えている。また、論理回路の出力によって。信号入力端X0〜X3のいずれか1つを出力端Xに導出する図示しないスイッチ回路(マルチプレクサ)を備えている。このような機能のアナログスイッチSWは市販されているICを活用することで安価に構成することができる。例えば、東芝(会社名)のTC4051B〜TC4053B(商品名)を使用することができる。
次に、上述したレベル制限回路の動作について説明する。
まず、入力信号VINがレベル制限回路に供給されると、入力信号VINの電圧値(振幅値)はコンパレータ21及び41によって上限値Va及び下限値Vbと比較される。
入力信号VINの電圧値が電圧値VIN<上限値Vaであるときは、コンパレータ21の出力はL(低)レベルになり、トランジスタ回路(Q2)によって反転されてアナログスイッチSWの端子AにH(高)レベル信号(電圧Vcc)として供給される。入力信号VINの電圧値が電圧値VIN>上限値Vaであるときは、コンパレータ41の出力はH(高)レベルになり、トランジスタ回路によって反転されてアナログスイッチSWの端子AにL(低)レベル信号として供給される。
まず、入力信号VINがレベル制限回路に供給されると、入力信号VINの電圧値(振幅値)はコンパレータ21及び41によって上限値Va及び下限値Vbと比較される。
入力信号VINの電圧値が電圧値VIN<上限値Vaであるときは、コンパレータ21の出力はL(低)レベルになり、トランジスタ回路(Q2)によって反転されてアナログスイッチSWの端子AにH(高)レベル信号(電圧Vcc)として供給される。入力信号VINの電圧値が電圧値VIN>上限値Vaであるときは、コンパレータ41の出力はH(高)レベルになり、トランジスタ回路によって反転されてアナログスイッチSWの端子AにL(低)レベル信号として供給される。
入力信号VINの電圧値が電圧値VIN<下限値Vbであるときは、コンパレータ41の出力はL(低)レベルになり、トランジスタ回路(Q4)によって反転されてアナログスイッチSWの端子BにHレベル信号(電圧Vcc)として供給される。入力信号VINの電圧値が電圧値VIN>下限値Vbであるときは、コンパレータ41の出力はHレベルになり、トランジスタ回路によって反転されてアナログスイッチSWの端子BにLレベル信号として供給される。
次に、アナログスイッチSWの動作について説明する。表1は、アナログスイッチSWの動作例を示している。
表1に示すように、(1)アナログスイッチSWは、切換信号が供給される端子Aの電位がLレベルで端子Bの電位もLレベルであるとき(VIN>Va>Vb)は端子X0を選択する。アナログスイッチSWの出力端子Xは端子X0に供給されている上限値Vaを出力する。
(2)アナログスイッチSWは、端子Aの電位がHレベルで端子Bの電位がLレベルであるとき(Va>VIN>Vb)は、端子X1を選択する。アナログスイッチSWの出力端子Xは端子X1に供給されている入力信号VINを出力する。
(3)アナログスイッチSWは、端子Aの電位がLレベルで端子Bの電位がHレベルであるとき(VIN>Va,Vb>VIN)は、端子X2を選択する。アナログスイッチSWの出力端子Xは端子X2に供給されている電圧値0Vを出力する。ただし、この組み合わせは論理的にはあり得ないので出力端Xから電圧値0Vが出力されたときは「故障」等を意味することになる。
(4)アナログスイッチSWは、端子Aの電位がHレベルで、端子Bの電位もHレベルであるとき(VIN<Vb<Va)は、端子X3を選択する。アナログスイッチSWの出力端子Xは端子X3に供給される下限値Vbを出力する。
(2)アナログスイッチSWは、端子Aの電位がHレベルで端子Bの電位がLレベルであるとき(Va>VIN>Vb)は、端子X1を選択する。アナログスイッチSWの出力端子Xは端子X1に供給されている入力信号VINを出力する。
(3)アナログスイッチSWは、端子Aの電位がLレベルで端子Bの電位がHレベルであるとき(VIN>Va,Vb>VIN)は、端子X2を選択する。アナログスイッチSWの出力端子Xは端子X2に供給されている電圧値0Vを出力する。ただし、この組み合わせは論理的にはあり得ないので出力端Xから電圧値0Vが出力されたときは「故障」等を意味することになる。
(4)アナログスイッチSWは、端子Aの電位がHレベルで、端子Bの電位もHレベルであるとき(VIN<Vb<Va)は、端子X3を選択する。アナログスイッチSWの出力端子Xは端子X3に供給される下限値Vbを出力する。
図2は、レベル制限回路に供給された入力信号VINが上限値Vaと下限値Vbでレベル制限されて出力信号として出力された例を示している。このように、例えば、入力信号VINを供給するセンサなどの出力レンジが広い場合に、信号変化範囲を規定の出力範囲内(Va〜Vb)に収めることができる。
なお、後述のように、規定出力範囲外の電圧値(例えば、図示の電圧値Vc,Vd)でエラーなどの特定の情報を伝送するようにしても良い。
なお、後述のように、規定出力範囲外の電圧値(例えば、図示の電圧値Vc,Vd)でエラーなどの特定の情報を伝送するようにしても良い。
(他の構成例)
他の実施例を図3に示す。同図において図1と対応する部分には同一符号を付し、かかる部分の説明は省略する。
図1に示した実施例の回路では、第1電圧源(R11,R12)から上限値Vaがコンパレータ21及びアナログスイッチSWの端子X0に供給される構成としているが、図3に示すように、アナログスイッチSWの端子X0には第3の電圧源から電圧Vcを別途供給するようにしても良い。すなわち、入力信号VINが上限値Vaを超えたときに出力信号の電圧値がVaではなく、電圧Vc(任意レベル、例えば5.5ボルト)となるようにしても良い。それにより、例えば、入力信号VINを供給するセンサの異常状態によって上限値エラーが発生することをコントローラー(図示せず)に知らせるようにすることができる。第3の電圧源は、例えば第1の電圧源と同様に抵抗分圧回路で構成することができるがこれに限定されない。
他の実施例を図3に示す。同図において図1と対応する部分には同一符号を付し、かかる部分の説明は省略する。
図1に示した実施例の回路では、第1電圧源(R11,R12)から上限値Vaがコンパレータ21及びアナログスイッチSWの端子X0に供給される構成としているが、図3に示すように、アナログスイッチSWの端子X0には第3の電圧源から電圧Vcを別途供給するようにしても良い。すなわち、入力信号VINが上限値Vaを超えたときに出力信号の電圧値がVaではなく、電圧Vc(任意レベル、例えば5.5ボルト)となるようにしても良い。それにより、例えば、入力信号VINを供給するセンサの異常状態によって上限値エラーが発生することをコントローラー(図示せず)に知らせるようにすることができる。第3の電圧源は、例えば第1の電圧源と同様に抵抗分圧回路で構成することができるがこれに限定されない。
また、先の実施例では第2電圧源(R31,R32)から下限値Vbがコンパレータ21及びアナログスイッチSWの端子X3に供給される構成としているが、図3に示すように、アナログスイッチSWの端子X0には第4の電圧源から電圧Vd(任意レベル、例えば0.5ボルト)をエラー信号として別途供給するようにしても良い。それにより、例えば、入力信号VINを供給するセンサの異常状態により下限値エラーが発生することを積極的にコントローラーに知らせるようにすることもできる。第4の電圧源も、例えば第1の電圧源と同様に抵抗分圧回路で構成することができるがこれに限定されない。
以上説明したように、本発明の実施の形態によればアナログ回路用のスイッチ部品である複数入力のアナログスイッチIC(マルチプレクサ)を回路の最終段に配置する。そして、アナログスイッチに供給される複数のレベル信号と入力信号の中から、入力信号の信号レベルに対応して1つの信号を選択する構成としているので、従来の定電圧ダイオードを用いる電圧リミッタ回路等に比べて精度良いレベル制限回路を比較的簡単に構成することが可能となる。また、製造コストも安価である。
なお、上述した実施例ではレベル制限回路の信号は電圧信号であるが、これを電流信号としても同様の考え方で(電流)レベル制限回路を構成することが可能である。
また、本発明は上述した実施形態の記載に限定されるものではない。上記発明の実施の形態を通じて説明された実施例は、用途に応じて適宜に組み合わせて、または変更若しくは改良を加えて用いることが可能である。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
本発明に係るレベル制限回路は、ツェナーダイオードなどを用いる電圧リミッタ回路のように素子特性のばらつきが制限電圧の設定に直接影響するような構成ではないので集積回路に好適である。また、センサの出力段(インタフェース)等に用いて好適であり、湿度センサなどの各種装置に容易に組み込むことができる。
1,2 コンパレータ、Q2,Q4 トランジスタ(スイッチング用)、U7 アナログスイッチ
Claims (5)
- 入力信号の振幅レベルが第1及び第2基準レベルによって分割されてなるレベル判別基準としての第1乃至第3レベル領域のいずれのレベル領域に該当するかを判別する信号レベル判別手段と、
前記入力信号の振幅レベルが前記第1レベル領域に該当するときに前記入力信号に代えて第1レベル信号を選択して出力し、
前記入力信号の振幅レベルが前記第2レベル領域に該当するときに前記入力信号を出力し、前記入力信号の振幅レベルが前記第3レベル領域に該当するときに前記入力信号に代えて前記入力信号の振幅レベルよりも高く前記第1レベル信号よりも低いレベルの第2レベル信号を出力する信号選択手段と、
を備えたことを特徴とするレベル制限回路。 - 前記信号レベル判別手段は、
前記第1基準レベルの信号を発生する第1基準電圧源と、
前記第1基準レベルより低い前記第2基準レベルの信号を発生する第2基準電圧源と、
前記入力信号のレベルと前記第1基準レベルの信号とをレベル比較すると共に該比較結果を表す第1切替制御信号を出力する第1レベル比較手段と、
前記入力信号のレベルと前記第2基準レベルの信号とをレベル比較すると共に該比較結果を表す第2切替制御信号を出力する第2レベル比較手段と、を含み、
前記信号選択手段は、
被選択信号として、前記第1基準レベルの信号、前記第2基準レベルの信号、及び前記入力信号が供給され、前記第1及び第2切替制御信号に基づいて前記被選択信号のいずれか1つを選択するスイッチ手段を含む、請求項1記載のレベル制限回路。 - 前記第1レベル信号として前記第1基準レベルの信号を利用し、前記第2レベル信号として前記第2基準レベルの信号を利用する、請求項1又は2に記載のレベル制限回路。
- 前記第1レベル信号として第3基準レベルの信号を使用し、前記第2レベル信号として第4基準レベルの信号を使用する、請求項1又は2に記載のレベル制限回路。
- 前記第1及び第2基準電圧源は定電圧源と抵抗分圧回路とを含み、当該抵抗分圧回路は基準電圧を設定する可変抵抗を含む、請求項2又は3に記載のレベル制限回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012051749A JP2013187755A (ja) | 2012-03-08 | 2012-03-08 | レベル制限回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012051749A JP2013187755A (ja) | 2012-03-08 | 2012-03-08 | レベル制限回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013187755A true JP2013187755A (ja) | 2013-09-19 |
Family
ID=49388824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012051749A Pending JP2013187755A (ja) | 2012-03-08 | 2012-03-08 | レベル制限回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013187755A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020501474A (ja) * | 2016-12-05 | 2020-01-16 | 日本テキサス・インスツルメンツ合同会社 | 電圧クランプ回路 |
CN113131908A (zh) * | 2021-04-16 | 2021-07-16 | 希姆通信息技术(上海)有限公司 | 硬件和软件接口控制电源开关的电路 |
CN113556107A (zh) * | 2021-07-28 | 2021-10-26 | 东莞铭普光磁股份有限公司 | 迟滞可调的比较器电路、数字振荡器电路及电子设备 |
-
2012
- 2012-03-08 JP JP2012051749A patent/JP2013187755A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020501474A (ja) * | 2016-12-05 | 2020-01-16 | 日本テキサス・インスツルメンツ合同会社 | 電圧クランプ回路 |
CN113131908A (zh) * | 2021-04-16 | 2021-07-16 | 希姆通信息技术(上海)有限公司 | 硬件和软件接口控制电源开关的电路 |
CN113556107A (zh) * | 2021-07-28 | 2021-10-26 | 东莞铭普光磁股份有限公司 | 迟滞可调的比较器电路、数字振荡器电路及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5482221B2 (ja) | アナログ回路 | |
KR101243473B1 (ko) | 분압 회로 및 자기 센서 회로 | |
CN101105414A (zh) | 用以产生一感测信号的温度感测装置及其方法 | |
JP2007133533A (ja) | 基準電圧生成回路 | |
TWI517573B (zh) | 電源電壓監視電路及具備該電源電壓監視電路之電子電路 | |
JP2004146576A (ja) | 半導体温度測定回路 | |
JPWO2014203525A1 (ja) | 増幅回路及び増幅回路icチップ | |
JP2013187755A (ja) | レベル制限回路 | |
JP4653857B1 (ja) | 負荷装置 | |
US9816883B2 (en) | Current source circuit and detection circuit | |
JP2016031719A (ja) | シリーズレギュレータ | |
US7986169B2 (en) | Comparator circuit for comparing three inputs | |
JP4492003B2 (ja) | 電流検出回路 | |
JP2012247217A (ja) | 熱電対用増幅回路及び温度監視システム | |
JP6791710B2 (ja) | イネーブル信号生成回路 | |
KR20110035992A (ko) | 온도 감지 원리를 이용하는 스위치 장치 | |
JP4029757B2 (ja) | ヒステリシス付コンパレータ | |
WO2023139678A1 (ja) | 基準電圧発生回路及び半導体集積回路 | |
US20240097632A1 (en) | Integrated circuit and semiconductor device | |
JP4064074B2 (ja) | 可変抵抗回路 | |
JP5190103B2 (ja) | 電圧発生装置、電流発生装置 | |
KR100999068B1 (ko) | 온도 감지 원리를 이용하는 스위치 장치 | |
JP2007281769A (ja) | コンパレータ | |
JP2008205828A (ja) | コンパレータ回路 | |
JP2008072768A (ja) | 可変抵抗回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150907 |