JPH02101812A - 加速切換入力回路 - Google Patents
加速切換入力回路Info
- Publication number
- JPH02101812A JPH02101812A JP1211533A JP21153389A JPH02101812A JP H02101812 A JPH02101812 A JP H02101812A JP 1211533 A JP1211533 A JP 1211533A JP 21153389 A JP21153389 A JP 21153389A JP H02101812 A JPH02101812 A JP H02101812A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- resistor
- base
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001133 acceleration Effects 0.000 claims description 8
- 230000001052 transient effect Effects 0.000 abstract description 2
- 101150109657 ureF gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 102220520871 Dynein light chain Tctex-type protein 2_T10R_mutation Human genes 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 102220029346 rs34541442 Human genes 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は２つのトランジスタ、即ち、ベースニ入力信号
を受ける第１トランジスタと、この第１トランジスタの
コレクタからの信号により制御回路によって発生し前記
入力信号よりも迅速に切換わる出力信号をコレクタに得
るようにした制御信号をベースに受ける第２トランジス
タとを有するエミッタ結合論理型（ＥＣＬ）の段を具え
る切換入力回路に関するものである。
を受ける第１トランジスタと、この第１トランジスタの
コレクタからの信号により制御回路によって発生し前記
入力信号よりも迅速に切換わる出力信号をコレクタに得
るようにした制御信号をベースに受ける第２トランジス
タとを有するエミッタ結合論理型（ＥＣＬ）の段を具え
る切換入力回路に関するものである。
（従来の技術）
この種加速切換入力回路は一般に高い容量性ラインのた
めに生じるスイッチングのスローダウンを補償するため
に用いられ、モトローラ社の刊行物“マイクロエレクト
ロニック セルデータ ブック”から既知であり、その
制御信号は第１トランジスタのコレクタ、第２トランジ
スタのベースおよび接地点間の簡単な抵抗性分圧ブリッ
ジから取出すようにしている。
めに生じるスイッチングのスローダウンを補償するため
に用いられ、モトローラ社の刊行物“マイクロエレクト
ロニック セルデータ ブック”から既知であり、その
制御信号は第１トランジスタのコレクタ、第２トランジ
スタのベースおよび接地点間の簡単な抵抗性分圧ブリッ
ジから取出すようにしている。
（発明が解決しようとする課題）
この際、例えば電圧信号Ｅが低い状態から高い状態に変
化すると、第１トランジスタが導通し、これにより第２
トランジスタのベースの電圧を低下させ、これによって
スイッチングを加速するようになる。この現象は信号電
圧Ｅを高い状態から低い状態に変位する逆の場合にも同
様となる。制御電圧と第１トランジスタのコレクタから
の信号とが直接依存することは、作動パラメータの全部
を選択し得ないことを意味する。
化すると、第１トランジスタが導通し、これにより第２
トランジスタのベースの電圧を低下させ、これによって
スイッチングを加速するようになる。この現象は信号電
圧Ｅを高い状態から低い状態に変位する逆の場合にも同
様となる。制御電圧と第１トランジスタのコレクタから
の信号とが直接依存することは、作動パラメータの全部
を選択し得ないことを意味する。
本発明は制御電圧の値および振幅を選択し得るようにし
た上述した種類の加速切換入力回路を提供することをそ
の目的とする。
た上述した種類の加速切換入力回路を提供することをそ
の目的とする。
（課題を解決するための手段）
本発明は２つのトランジスタ、即ち、ベースに入力信号
を受ける第１トランジスタと、この第１トランジスタの
コレクタからの信号により制御回路によって発生し前記
入力信号よりも迅速に切換わる出力信号をコレクタに得
るようにした制御信号をベースに受ける第２トランジス
タとを有するエミッタ結合論理型（ＥＣＬ）の段を具え
る切換入力回路において、前記制御回路は第３トランジ
スタを具え、そのコレクタを電圧供給源に接続し、その
ベースを第１トランジスタのコレクタに接続し、この第
１トランジスタには前記第３トランジスタのエミッタお
よび基準点間に直列に接続された第１抵抗、第２抵抗お
よび第３抵抗を順次具え、この基準点に基準電圧源およ
び第１基準電流源を接続し、前記第１抵抗および第２抵
抗の共通接続点を第２基準電流源に接続し、前記第２抵
抗および前記制御信号を供給する第３抵抗の共通接続点
を前記第２トランジスタのベースに接続するようにした
ことを特徴とする。
を受ける第１トランジスタと、この第１トランジスタの
コレクタからの信号により制御回路によって発生し前記
入力信号よりも迅速に切換わる出力信号をコレクタに得
るようにした制御信号をベースに受ける第２トランジス
タとを有するエミッタ結合論理型（ＥＣＬ）の段を具え
る切換入力回路において、前記制御回路は第３トランジ
スタを具え、そのコレクタを電圧供給源に接続し、その
ベースを第１トランジスタのコレクタに接続し、この第
１トランジスタには前記第３トランジスタのエミッタお
よび基準点間に直列に接続された第１抵抗、第２抵抗お
よび第３抵抗を順次具え、この基準点に基準電圧源およ
び第１基準電流源を接続し、前記第１抵抗および第２抵
抗の共通接続点を第２基準電流源に接続し、前記第２抵
抗および前記制御信号を供給する第３抵抗の共通接続点
を前記第２トランジスタのベースに接続するようにした
ことを特徴とする。
（実施例）
図面につき本発明の詳細な説明する。
図面に示す本発明加速切換入力回路は入力フォロワ段を
具え、この入力フォロワ段はそのベースに入力信号ｅを
受けてエミッタ信号Ｅを発生するトランジスタＴ、を有
し、このエミッタを通常のように電流源（Ｔ１０Ｒ，）
に接続する。このバッファ段は通常のものとすると共に
任意の減結合機能のみを有するようにする。実際の入力
回路は２つのトランジスタＴ３およびＴ４を有するエミ
ッタ結合論理（ＥＣＬ）型のゲートを具え、その相互接
続エミッタを値Ｉ、の電流源（Ｒ５、ＴＳ）に接続する
。トランジスタＴ３およびＴ４のコレクタを、それぞれ
抵抗Ｒ３およびＲ４を経て電圧供給源ｖｃに接続する。
具え、この入力フォロワ段はそのベースに入力信号ｅを
受けてエミッタ信号Ｅを発生するトランジスタＴ、を有
し、このエミッタを通常のように電流源（Ｔ１０Ｒ，）
に接続する。このバッファ段は通常のものとすると共に
任意の減結合機能のみを有するようにする。実際の入力
回路は２つのトランジスタＴ３およびＴ４を有するエミ
ッタ結合論理（ＥＣＬ）型のゲートを具え、その相互接
続エミッタを値Ｉ、の電流源（Ｒ５、ＴＳ）に接続する
。トランジスタＴ３およびＴ４のコレクタを、それぞれ
抵抗Ｒ３およびＲ４を経て電圧供給源ｖｃに接続する。
トランジスタＴ３のベースは第１トランジスタＴ、のエ
ミッタから信号Ｅを受ける。その出力信号Ｓはトランジ
スタＴ４のコレクタにより供給される信号であり、従っ
て、トランジスタＴ、のコレクタから相補信号Ｓを供給
する。
ミッタから信号Ｅを受ける。その出力信号Ｓはトランジ
スタＴ４のコレクタにより供給される信号であり、従っ
て、トランジスタＴ、のコレクタから相補信号Ｓを供給
する。
トランジスタＴ４のベース電圧は トランジスタＴ３の
コレクタ電圧によって決まる。従来技術によれば、これ
をトランジスタＴ３のコレクタ電圧の分圧によって決め
るようにしている。この場合の欠点はかくして発生した
効果の制御が著しく制限されることである。これがため
、トランジスタＴ４のベース電圧の中央値を選択するこ
とができるが、この時点では、その変動の振幅を選択す
ることができない。また、このベース電圧の変動の振幅
を選択する必要がある場合には前記中央値を選択するこ
とができず、いずれにしても、この振幅の値は前記ＰＣ
Ｉ、ゲートのスイッチング振幅Δ■の一部の値に制限さ
れるようになる。
コレクタ電圧によって決まる。従来技術によれば、これ
をトランジスタＴ３のコレクタ電圧の分圧によって決め
るようにしている。この場合の欠点はかくして発生した
効果の制御が著しく制限されることである。これがため
、トランジスタＴ４のベース電圧の中央値を選択するこ
とができるが、この時点では、その変動の振幅を選択す
ることができない。また、このベース電圧の変動の振幅
を選択する必要がある場合には前記中央値を選択するこ
とができず、いずれにしても、この振幅の値は前記ＰＣ
Ｉ、ゲートのスイッチング振幅Δ■の一部の値に制限さ
れるようになる。
以下に説明する加速切換入力回路によれば、両パラメー
タを選択することができ、かつ更に必要な広い値の範囲
内で選択することができる。
タを選択することができ、かつ更に必要な広い値の範囲
内で選択することができる。
本発明によれば、トランジスタＴ８のベースをトランジ
スタＴ３のコレクタに接続する。このトランジスタＴ８
のコレクタを供給電圧ｖｃに接続し、そのエミッタを直
列接続の３つの抵抗Ｒ１０％ ＲＩ １およびＲｌｔを
それぞれ経て接続点Ｃに接続し、この場合順方向にバイ
アスされたダイオードＴ、。をトランジスタＴ、のエミ
ッタ及び抵抗Ｒ１゜間に介挿してレベル補償を行い得る
ようにする。抵抗Ｒ１０及びＲｏの共通接続点Ａを値１
ｃの電流源（Ｒｅ、Ｔｓ）に接続する。抵抗Ｒ１１及び
Ｒ１，の共通接続点Ｂを抵抗Ｒ，を経てトランジスタＴ
４のベースに接続スる。抵抗Ｒ，ｔの他端の上記点Ｃを
基準電圧源Ｕ Ｊｌ、。
スタＴ３のコレクタに接続する。このトランジスタＴ８
のコレクタを供給電圧ｖｃに接続し、そのエミッタを直
列接続の３つの抵抗Ｒ１０％ ＲＩ １およびＲｌｔを
それぞれ経て接続点Ｃに接続し、この場合順方向にバイ
アスされたダイオードＴ、。をトランジスタＴ、のエミ
ッタ及び抵抗Ｒ１゜間に介挿してレベル補償を行い得る
ようにする。抵抗Ｒ１０及びＲｏの共通接続点Ａを値１
ｃの電流源（Ｒｅ、Ｔｓ）に接続する。抵抗Ｒ１１及び
Ｒ１，の共通接続点Ｂを抵抗Ｒ，を経てトランジスタＴ
４のベースに接続スる。抵抗Ｒ，ｔの他端の上記点Ｃを
基準電圧源Ｕ Ｊｌ、。
に接続する。この基準電圧源はトランジスタＴ７を具え
、そのコレクタを供給電圧源Ｖｃに接続し、そのベース
に基準電圧（Ｖｃ ＶＲＩＥＦ）を受け、そのエミッ
タを前記点Ｃに接続すると共に、値ＩＤの電流源（Ｒｅ
、’ｒ ｓ）に接続する。この電流１．によって特に電
流１．が常時このエミッタに流れ、次式が成立し得るよ
うにする。
、そのコレクタを供給電圧源Ｖｃに接続し、そのベース
に基準電圧（Ｖｃ ＶＲＩＥＦ）を受け、そのエミッ
タを前記点Ｃに接続すると共に、値ＩＤの電流源（Ｒｅ
、’ｒ ｓ）に接続する。この電流１．によって特に電
流１．が常時このエミッタに流れ、次式が成立し得るよ
うにする。
Ｕ ＊ｕｖ＝ Ｖ ｃ Ｖ Ｒｇｒ Ｖ Ｂｍここ
にｖＢＥはトランジスタのベース−エミッタ電圧、即ち
、はぼ０．７ｖとする。
にｖＢＥはトランジスタのベース−エミッタ電圧、即ち
、はぼ０．７ｖとする。
この場合には、３つの原理的な状態を識別することがで
きる。入力信号Ｅが低レベル（第１状態）にある場合に
は、トランジスタＴ３がカットオフ状態となり、このト
ランジスタＴ３のコレクタが電圧Ｖｃとなる。信号Ｅが
高レベル（第２状態）にある場合には、トランジスタＴ
３が導通状態となり、このトランジスタＴ３のコレクタ
は電圧■。−ΔＶとなり、ここに八Ｖ＝Ｒ３１、である
。
きる。入力信号Ｅが低レベル（第１状態）にある場合に
は、トランジスタＴ３がカットオフ状態となり、このト
ランジスタＴ３のコレクタが電圧Ｖｃとなる。信号Ｅが
高レベル（第２状態）にある場合には、トランジスタＴ
３が導通状態となり、このトランジスタＴ３のコレクタ
は電圧■。−ΔＶとなり、ここに八Ｖ＝Ｒ３１、である
。
スイッチング振幅のこの値Δ■は回路を構成する基準（
ＩＥｃＬに対し８００ａ＋Ｖ）によって一定となる。
ＩＥｃＬに対し８００ａ＋Ｖ）によって一定となる。
第３の状態は過渡平衡の状態である。
第１の状態（低レベルＥ）では、トランジスタＴ、。
のエミッタ（点Ｏ）の電圧は点Ｃの電圧よりも高い高レ
ベルにあり、従って抵抗Ｒ１０を全電流Ｉ。が通過する
ようになる。第２の状態（高レベルＥ）では、点りの電
圧は点Ｃの電圧よりも低い低レベルにあり、従って点へ
の電圧は点Ｃの電圧よりも低（、電流Ｉｃは２つの支路
Ｒ８゜および（Ｒ＋＋、Ｒ１ｔ）間で分流されるように
なる。これがためトランジスタＴ４のベースの電圧変動
の振幅を調整することができ、従って、Δ■の種々の値
に対し入力回路を用いることができる。第３の状態では
、点Ａおよび点Ｃの電圧が等しく、支路（Ｒ１０ＳＲ、
りに電流が流れなくなり、従って、点Ｂの電圧は値Ｖ
ＲｌＩＦとなる。この値Ｕ ＲＫＦは、対称作動に対し
て中間スロープにおける入力信号Ｅの値Ｅ。に等しくす
る必要がある。
ベルにあり、従って抵抗Ｒ１０を全電流Ｉ。が通過する
ようになる。第２の状態（高レベルＥ）では、点りの電
圧は点Ｃの電圧よりも低い低レベルにあり、従って点へ
の電圧は点Ｃの電圧よりも低（、電流Ｉｃは２つの支路
Ｒ８゜および（Ｒ＋＋、Ｒ１ｔ）間で分流されるように
なる。これがためトランジスタＴ４のベースの電圧変動
の振幅を調整することができ、従って、Δ■の種々の値
に対し入力回路を用いることができる。第３の状態では
、点Ａおよび点Ｃの電圧が等しく、支路（Ｒ１０ＳＲ、
りに電流が流れなくなり、従って、点Ｂの電圧は値Ｖ
ＲｌＩＦとなる。この値Ｕ ＲＫＦは、対称作動に対し
て中間スロープにおける入力信号Ｅの値Ｅ。に等しくす
る必要がある。
この場合には、次式が成立する。
Ｅ ｏ” Ｕ ＲＫＦ＝ Ｖ ｃ Ｖ ＲＩＥＦ
Ｖ 。
Ｖ 。
この式から次式で示す■■。の値を導出することができ
る。
る。
ＶＲＥＦ＝ＶＣＶｏ Ｅ。
対称作動が得られるようにする回路の構成素子を計算す
る方法を以下に説明する。
る方法を以下に説明する。
対称作動に対しては、次式で示すスイッチング半振幅に
対し第３状態に回路を選択する。
対し第３状態に回路を選択する。
これがため、平衡の式は次のように表すことができる。
ΔＶ
Ｖｃ−４Ｄ ＷＢｇｓ−Ｒ＋ｏｌｃ；ＵＲｇｙ＝Ｖｃ−
Ｖａｇｐ４ｅｇｔここにＶＤはダイオードの電圧降下、 Ｖ ａｇｓはトランジスタＴ８のベース−エミッタ電圧 ＶＢＨ７はトランジスタＴ７のベース−エミッタ電圧で
ある。
Ｖａｇｐ４ｅｇｔここにＶＤはダイオードの電圧降下、 Ｖ ａｇｓはトランジスタＴ８のベース−エミッタ電圧 ＶＢＨ７はトランジスタＴ７のベース−エミッタ電圧で
ある。
トランジスタＴ６およびＴ７を流れる電流をそれぞれ■
。およびＩ。（Ｉ、−■Ｄ）とすると、前記第１の条件
は次式で表すことができる。
。およびＩ。（Ｉ、−■Ｄ）とすると、前記第１の条件
は次式で表すことができる。
ＩＣ＝ＩＤと選択すると、次式が有利に得られる。
従って、次式が得られる。
第１の状態では、（点Ａの電圧の式を書き込み、）次式
を得ることができる。
を得ることができる。
Ｗｅ （Ｙａｇｓ＋Ｖｏ”１１０Ｒ＋。）□ｃ−ＭＲＫ
Ｆ−Ｌｎｇｔ＋ＩＩＩ（Ｒ１Ｉ＋Ｒ１り ここに！、は、抵抗Ｒ１１およびｌＬｔを流れる電流を
示す。
Ｆ−Ｌｎｇｔ＋ＩＩＩ（Ｒ１Ｉ＋Ｒ１り ここに！、は、抵抗Ｒ１１およびｌＬｔを流れる電流を
示す。
ＶＢＥ１１＋ＶＤ＋ｌｌ０ＲＩＯ＋Ｉ＋ ＋（Ｒ＋ ＋
”Ｒ＋ｔ）ＶＢＩ！Ｆ＋ＶＢ！！？ および １１０二［ｃ”ｌｌｌ； ＩＩ！”ＩＲ”ｌＤとする
と、これから次式が得られる。
”Ｒ＋ｔ）ＶＢＩ！Ｆ＋ＶＢ！！？ および １１０二［ｃ”ｌｌｌ； ＩＩ！”ＩＲ”ｌＤとする
と、これから次式が得られる。
Ｖａｍｓ＋Ｖｏ”（Ｉｃ＋Ｉｎ Ｉｎ）Ｒｌｏ”（Ｉｎ
−Ｉｎ）（Ｒ＋＋＋Ｒ＋ｔ）Ｖｉｇｒ＋Ｖａｇｔ トランジスタＲ６およびＲ７に流れる電流がそれぞれＩ
Ｃ＋ＩＤ＋ＩＲおよび１８に等しいため、次式で示す第
２の条件が得られるようになる。
−Ｉｎ）（Ｒ＋＋＋Ｒ＋ｔ）Ｖｉｇｒ＋Ｖａｇｔ トランジスタＲ６およびＲ７に流れる電流がそれぞれＩ
Ｃ＋ＩＤ＋ＩＲおよび１８に等しいため、次式で示す第
２の条件が得られるようになる。
ＩＣ＋ＩＯ＋ＩＲ
Ｖａｇｒ”Ｖ７１０ｇ ＋ＶＤ＋（ＩＣ＋
ｌ０−ＩＲ）ＲＩＧＲ ＋（ｌＤ−１Ｒ）（ＲＩＩ＋Ｒ１ｔ） 比ｎは■。およびＩＲの間で選択することができ、例え
ば２とすることができる。
ｌ０−ＩＲ）ＲＩＧＲ ＋（ｌＤ−１Ｒ）（ＲＩＩ＋Ｒ１ｔ） 比ｎは■。およびＩＲの間で選択することができ、例え
ば２とすることができる。
従ってｎ＝２および■。” Ｉ ｎとすると、次式を得
ることができる。
ることができる。
第２の状態では、電流Ｉ１１は他の方向に流れ、かつ電
流■。は抵抗ＲＩ０と、抵抗Ｒ１１およびＲＩ！との間
で分流されるようになる。従って次式が得られるように
なる。
流■。は抵抗ＲＩ０と、抵抗Ｒ１１およびＲＩ！との間
で分流されるようになる。従って次式が得られるように
なる。
ｖｃ−ΔＶ−（Ｖｓｇｓ ＋Ｖｎ”ｒ＋ｏＲ＋ｏ）”Ｖ
ｃＶｓｉｇｒ−Ｖａｓｔ−１１１（Ｒ＋１＋Ｒ１ｚ）ま
たは ΔＶ＋Ｖａｇｓ＋Ｖｏ＋Ｉ＋ｏＲｔ。
ｃＶｓｉｇｒ−Ｖａｓｔ−１１１（Ｒ＋１＋Ｒ１ｚ）ま
たは ΔＶ＋Ｖａｇｓ＋Ｖｏ＋Ｉ＋ｏＲｔ。
＝Ｖｍｇｙ”ＹＢｇｔ”ｌｌｌ（Ｒ＋＋＋Ｒ＋ｔ）＋１
０”ｌｌｌ”ｒｅ ＩＲ＝ＩＯ＋ＩＩ＋ 上式を相互に代入して次式で示す基準電圧を得ることが
できる。
０”ｌｌｌ”ｒｅ ＩＲ＝ＩＯ＋ＩＩ＋ 上式を相互に代入して次式で示す基準電圧を得ることが
できる。
＋（Ｌｓ−１ｏＸＲ＋ ＋”Ｒ＋ｔ）
（５）ここに■８は第１状態におけるＩＲとは異な
る値とする。
（５）ここに■８は第１状態におけるＩＲとは異な
る値とする。
弐Ｌｔ＝（Ｉｃ）／２を選定して、次式で示す第３状態
を得る。
を得る。
Ｒ１ＩＦ
または、ＩＣ＝ＩＤとすると、次式が得られる。
式（４）および（６′）から次式を得ることができる。
（Ｒｌｏ”Ｒｔ＋＋Ｒ＋ｔ）Ｉｃ・ΔＶ−２ＶＴｌｏｇ
３ （７）また、式（２′）を用いて次式
を得ることができる。
３ （７）また、式（２′）を用いて次式
を得ることができる。
（Ｒ＋ ＋ ”Ｒ＋ ｔ）Ｉｃ＝−ΔＶ−２Ｖｔｌｏｇ
３−Ｖｃ＋２Ｖｏ＋Ｅｏ （６）式（２′）およ
び（６）を用いて、エミッタ結合論理段のスイッチング
振幅ΔＶおよびトランジスタＴ３のベースの中央スイッ
チング値Ｅ。の関数として入力回路の構成素子の値を選
択することができる。
３−Ｖｃ＋２Ｖｏ＋Ｅｏ （６）式（２′）およ
び（６）を用いて、エミッタ結合論理段のスイッチング
振幅ΔＶおよびトランジスタＴ３のベースの中央スイッ
チング値Ｅ。の関数として入力回路の構成素子の値を選
択することができる。
更に、前記第１および第２状態の偏差Ｉ Ｍ、−Ｅ、
ｌの値を選択することもできる。この偏差はこれら両状
態において対称機能が選択された場合（上記参照）と同
様である。
ｌの値を選択することもできる。この偏差はこれら両状
態において対称機能が選択された場合（上記参照）と同
様である。
また、第１状態において次式を得ることができる。
Ｖｏ−Ｑ、 ７５Ｖ
Ｒ３゜・ｌｋΩ
Ｒ１２＝Ｒ，！＝５００Ω
１Ｖａ−Ｅｏ １４１２．５ｍＶ
Ｒ１゜Ｉｃに式（２′）から得た値を代入すると共にＶ
ｃ−ＥｏにＶ□Ｆ”ＶＤを代入すると、次式を得ること
ができる。
ｃ−ＥｏにＶ□Ｆ”ＶＤを代入すると、次式を得ること
ができる。
ＲＩＩＩＣの値を選択することによって、１ＶＢ−Ｅ、
ｌの値を選択することでき、従って、制御信号の値を選
択することができる。
ｌの値を選択することでき、従って、制御信号の値を選
択することができる。
例えば、ＷＲｇＦ・１．３Ｖ
ΔＶ＝６００ｍＶ
！。”１０＝２５０μＡ
第１図は本発明加速切換入力回路の構成を示す接続回路
図である。 Ｔ、〜Ｔ８ ・・・ トランジスタ Ｒ１〜Ｒ５、Ｒ８〜ＲＩ２ ・・・ 抵抗■ｏ ・・・
供給電圧 ＶＲＩＥＦ ・・・ 基準電圧 Ｕ ＲＥＦ ・・・ 基準電圧 １１、Ｔ１０ＩＤ −・・ 電流 第１図
図である。 Ｔ、〜Ｔ８ ・・・ トランジスタ Ｒ１〜Ｒ５、Ｒ８〜ＲＩ２ ・・・ 抵抗■ｏ ・・・
供給電圧 ＶＲＩＥＦ ・・・ 基準電圧 Ｕ ＲＥＦ ・・・ 基準電圧 １１、Ｔ１０ＩＤ −・・ 電流 第１図
Claims (1)
- 【特許請求の範囲】 １、２つのトランジスタ、即ち、ベースに入力信号を受
ける第１トランジスタと、この第１トランジスタのコレ
クタからの信号により制御回路によって発生し前記入力
信号よりも迅速に切換わる出力信号をコレクタに得るよ
うにした制御信号をベースに受ける第２トランジスタと
を有するエミッタ結合論理型（ＥＣＬ）の段を具える切
換入力回路において、前記制御回路は第３トランジスタ
（Ｔ＿６）を具え、そのコレクタを電圧供給源（Ｖ＿ｃ
）に接続し、そのベースを第１トランジスタ（Ｔ＿３）
のコレクタに接続し、この第１トランジスタには前記第
３トランジスタ（Ｔ＿６）のエミッタおよび基準点（Ｃ
）間に直列に接続された第１抵抗（Ｒ＿１＿０）、第２
抵抗（Ｒ＿１＿１）および第３抵抗（Ｒ＿１＿２）を順
次具え、この基準点（Ｃ）に基準電圧（Ｕ＿Ｒ＿Ｅ＿Ｆ
）源および第１基準電流（Ｉ＿Ｄ）源を接続し、前記第
１抵抗（Ｒ＿１＿０）及び第２抵抗（Ｒ＿１＿１）の共
通接続点（Ａ）を第２基準電流（Ｉ＿ｃ）源に接続し、
前記第２抵抗（Ｒ＿１＿１）および前記制御信号を供給
する第３抵抗（Ｒ＿１＿２）の共通接続点（Ｂ）を前記
第２トランジスタ（Ｔ＿４）のベースに接続するように
したことを特徴とする加速切換入力回路。 ２、前記基準電圧（Ｕ＿Ｒ＿Ｅ＿Ｆ）源は第４トランジ
スタ（Ｔ＿７）を具え、そのコレクタを電圧供給源（Ｖ
＿ｃ）に接続し、ベースを基準電圧（Ｖ＿ｃ−Ｖ＿Ｒ＿
Ｅ＿Ｆ）点に接続するようにしたことを特徴とする請求
項１に記載の加速切換入力回路。 ３、前記制御回路は前記第３トランジスタ（Ｔ＿６）の
エミッタおよび前記第１抵抗（Ｒ＿１＿０）間に接続さ
れた少なくとも１つの順方向にバイアスされたダイオー
ド（Ｔ＿１＿０）を具えることを特徴とする請求項１ま
たは２に記載の加速切換入力回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8811033 | 1988-08-19 | ||
| FR8811033A FR2635620B1 (fr) | 1988-08-19 | 1988-08-19 | Circuit d'entree a commutation acceleree |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02101812A true JPH02101812A (ja) | 1990-04-13 |
| JP2911494B2 JP2911494B2 (ja) | 1999-06-23 |
Family
ID=9369416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1211533A Expired - Lifetime JP2911494B2 (ja) | 1988-08-19 | 1989-08-18 | 加速切換入力回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4972103A (ja) |
| EP (1) | EP0355922B1 (ja) |
| JP (1) | JP2911494B2 (ja) |
| KR (1) | KR900004107A (ja) |
| DE (1) | DE68907151T2 (ja) |
| FR (1) | FR2635620B1 (ja) |
| HK (1) | HK20495A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE34771E (en) * | 1989-09-11 | 1994-11-01 | Kabushiki Kaisha Toshiba | Voltage follower circuit having improved dynamic range |
| US5068552A (en) * | 1990-09-10 | 1991-11-26 | Kabushiki Kaisha Toshiba | Voltage follower circuit having improved dynamic range |
| KR930008554A (ko) * | 1991-10-25 | 1993-05-21 | 김광호 | 콤페레이터 |
| JPH0637626A (ja) * | 1992-03-27 | 1994-02-10 | Toshiba Corp | バイアス電流供給回路 |
| US5945848A (en) * | 1996-11-19 | 1999-08-31 | Rockwell Semiconductor Systems, Inc. | Effectively differential, multiple input OR/NOR gate architecture |
| CN102683773B (zh) | 2012-04-28 | 2014-07-09 | 华为技术有限公司 | 一种可调滤波器及包括该滤波器的双工器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1594389A (ja) * | 1967-12-20 | 1970-06-01 | ||
| US3646361A (en) * | 1970-10-16 | 1972-02-29 | Hughes Aircraft Co | High-speed sample and hold signal level comparator |
| US3694198A (en) * | 1971-02-19 | 1972-09-26 | Mallory & Co Inc P R | Silver-cadmium oxide alloys having periodic precipitation |
| DE3217512A1 (de) * | 1982-05-10 | 1983-11-10 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur pegelumsetzung |
| JPH0656876B2 (ja) * | 1984-12-28 | 1994-07-27 | 富士通株式会社 | 半導体装置 |
| JPS61264909A (ja) * | 1985-05-20 | 1986-11-22 | Fujitsu Ltd | シユミツトトリガ回路 |
| JPS62264909A (ja) * | 1986-05-14 | 1987-11-17 | 松下電工株式会社 | 電動ろくろ |
| US4835455A (en) * | 1988-09-15 | 1989-05-30 | Honeywell Inc. | Reference voltage generator |
-
1988
- 1988-08-19 FR FR8811033A patent/FR2635620B1/fr not_active Expired - Fee Related
-
1989
- 1989-07-28 US US07/387,454 patent/US4972103A/en not_active Expired - Fee Related
- 1989-08-16 KR KR1019890011630A patent/KR900004107A/ko not_active Application Discontinuation
- 1989-08-17 EP EP89202109A patent/EP0355922B1/fr not_active Expired - Lifetime
- 1989-08-17 DE DE89202109T patent/DE68907151T2/de not_active Expired - Fee Related
- 1989-08-18 JP JP1211533A patent/JP2911494B2/ja not_active Expired - Lifetime
-
1995
- 1995-02-16 HK HK20495A patent/HK20495A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| FR2635620B1 (fr) | 1991-08-02 |
| JP2911494B2 (ja) | 1999-06-23 |
| DE68907151D1 (de) | 1993-07-22 |
| HK20495A (en) | 1995-02-24 |
| EP0355922A1 (fr) | 1990-02-28 |
| EP0355922B1 (fr) | 1993-06-16 |
| DE68907151T2 (de) | 1994-01-05 |
| FR2635620A1 (fr) | 1990-02-23 |
| US4972103A (en) | 1990-11-20 |
| KR900004107A (ko) | 1990-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4475077A (en) | Current control circuit | |
| US4264873A (en) | Differential amplification circuit | |
| US5563534A (en) | Hysteresis comparator circuit for operation with a low voltage power supply | |
| US5719578A (en) | Folding amplifier for the construction of an A/D converter | |
| JPS635923B2 (ja) | ||
| JP2852971B2 (ja) | Ｔｔｌからｅｃｌ／ｃｍｌへの変換回路 | |
| US6965267B2 (en) | Bipolar differential input stage with input bias current cancellation circuit | |
| JPH02101812A (ja) | 加速切換入力回路 | |
| US4654602A (en) | Current mirror circuit | |
| US20060238235A1 (en) | Switchable current mirror with feedback | |
| US5170079A (en) | Collector dot and circuit with latched comparator | |
| JP2581492B2 (ja) | 入力バッファ回路 | |
| US5113146A (en) | Amplifier arrangement | |
| JP2546004B2 (ja) | レベル変換回路 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| US6441645B2 (en) | Low voltage bipolar drive circuits | |
| JPH0320085B2 (ja) | ||
| US6175226B1 (en) | Differential amplifier with common-mode regulating circuit | |
| US6559706B2 (en) | Mixer circuitry | |
| KR20010074941A (ko) | 전자 회로 | |
| US5498952A (en) | Precise current generator | |
| JPS6331214A (ja) | 可変遅延回路 | |
| US5656927A (en) | Circuit arrangement for generating a bias potential | |
| JPS6252486B2 (ja) | ||
| JP2847149B2 (ja) | スイッチング回路 |