KR100192958B1 - 고내압 모스 트랜지스터의 제조방법 - Google Patents
고내압 모스 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR100192958B1 KR100192958B1 KR1019960025317A KR19960025317A KR100192958B1 KR 100192958 B1 KR100192958 B1 KR 100192958B1 KR 1019960025317 A KR1019960025317 A KR 1019960025317A KR 19960025317 A KR19960025317 A KR 19960025317A KR 100192958 B1 KR100192958 B1 KR 100192958B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- forming
- region
- impurity region
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 230000015556 catabolic process Effects 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
디플리션 트랜지스터를 갖는 고내압 모스 트랜지스터 제조방법에 관해 개시한다. 본 발명은 제1 도전형의 반도체 기판 상에 활성영역을 한정하는 필드산화막과 상기 필드 산화막의 하부에 상기 제1 도전형과 반대의 제2 도전형의 제1불순물 영역을 형성하는 단계와, 상기 기판의 활성영역에 고내압 트랜지스터용 제1 게이트 산화막 및 저압 트랜지스터용 제2 게이트 산화막을 형성하는 단계와, 상기 제1 게이트 산화막 및 제2 게이트 산화막 상에 각각 제1 게이트 전극 및 제2 게이트 전극을 형성하는 단계와, 상기 제2 게이트 전극과 고내압 트랜지스터의 소오스 및 드레인 영역을 오픈하는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 상기 제2 도전형의 불순물을 이온주입하여 상기 제2 게이트 전극의 하부에 디플리션 영역과 상기 제1 불순물 영역과 인접한 기판의 표면 근방에 제2 불순물 영역을 형성하는 단계와, 상기 디플리션 영역 및 제2 불순물 영역과 인접한 기판 표면 근방에 제3 불순물 영역을 형성하는 단계를 포함한다. 본 발명은 사진공정 및 이온주입 공정 수를 줄임으로써 ROM 데이터를 변경한 후 결과를 기다리는 제조시간이 짧아 사용자의 요구에 신속한 대응이 가능하다.
Description
제1도 내지 제6도는 종래 기술에 의한 고내압 모스 트랜지스터의 제조방법을 설명하기 위하여 나타낸 단면도들이다.
제7도 내지 제11도는 본 발명에 의한 고내압 트랜지스터 제조방밥을 나타낸 단면도들이다.
본 발명은 고내압 모스 트랜지스터의 제조방법에 관한 것으로, 특히 디플리션 트랜지스터를 갖는 고내압 모스 트랜지스터의 제조방법에 관한 것이다.
고내압 모스(MOS) 트랜지스터는 액정 표시장치(LCD) 등에 광범위하게 쓰이는데, 반도체 IC와 주변기기를 접속하여 동작시켜야 하므로, 고내압(High Breakdown Voltage), 고 구동전류(Hight Driver Current) 및 낮은 동작저항(Low On State Resistance)을 필요로 한다. 여기서, 종래 기술에 의한 고내압 트랜지스터의 제조공정의 일예를 첨부도면을 참조하여 설명한다.
제1도 내지 제6도는 종래 기술에 의한 고내압 모스 트랜지스터의 제조방법을 설명하기 위하여 나타낸 단면도들이다.
제1도에서, p웰(3)이 형성된 반도체 기판(1) 상에 패드산화막(5)을 형성한다. 이어서, 상기 패드 산화막(5)상에 실리콘 질화막을 형성한 후 패터닝하여 활성영역을 한정하는 실리콘 질화막 패턴(7)을 형성한다.
제2도에서, 상기 패드 산화막(5) 및 실리콘 질화막 패턴(7)이 형성된 기판(1)의 전면에 소정의 제1 마스크층(도시 안됨)을 형성한 후 이를 마스크로하여 기판과 반대 도전형의 n형 불순물을 이온주입하여 n-불순물영역(9)을 형성한다. 이어서, 상기 제1 마스크층을 제거한 후 기판의 전면에 소정의 제2 마스크층(도시 안됨)을 형성한 후 이를 마스크로하여 기판과 동일 도전형의 p형 불순물을 이온주입하여 p-불순물영역(11)을 형성한다. 다음에, 상기 이온주입된 반도체 기판을 산화시켜 필드산화막(13)을 형성한다.
제3도에서, 먼저, 실리콘 질화막 패턴(7)을 제거한다. 필드산화막(13)이 형성된 기판(1)의 디플리션 트랜지스터가 형성될 부분을 오픈하는 포토레지스트 패턴(15)을 형성한다. 이어서, 상기 포토레지스트 패턴(15)을 마스크로 기판의 전면에 n형 불순물(17)을 이온주입하여 n형 디플리션 영역(19)을 형성한다.
제4도에서, 먼저 포토레지스트 패턴(15) 및 패드 산화막(5)을 제거한다. 이어서, 기판의 고내압 트랜지스터가 형성될 부분에 제1 게이트 산화막(21)을 형성한 후 저압 트랜지스터가 형성될 부분의 제2 게이트 산화막(23)을 형성한다. 이어서, 상기 제1 게이트 산화막 및 제1 게이트 산화막상에 게이트 전극 (25a, 25b)을 형성한다.
제5도에서, 고내압 모스 트랜지스터의 작동 전압 향상을 위해 고내압 트랜지스터의 소오스 및 드레인 영역만을 오픈하는 포토레지스트 패턴(27)을 형성한 후 이를 마스크로하여 n형 불순물(28)을 100∼500Kev의 에너지와 1.0E12 (이온/㎝2) 이상의 도즈량으로 이온주입하여 n0불순물 영역(29)을 형성한다.
제6도에서, 먼저 상기 포토레지스트 패턴(27)을 제거한 후, 사진식각공정을 이용하여 고농도의 n+소오스 및 드레인 영역(31) 및 p+채널스톱영역(33)을 형성한다. 이어서, 콘택공정과 금속배선 공정(도시안됨)을 실시하여 고내압 모스 트랜지스터를 완성한다.
상술한 바와 같은 종래의 디플리션 트랜지스터를 갖는 고내압 모스 트랜지스터 제조방법은 n형 디플리션 영역(19)의 형성이 초기공정에 있기 때문에 ROM 데이터를 변경한 후 결과를 기다리는 제조시간이 너무 길어 사용자의 요구에 신속한 대응이 어렵고, 사진공정이 많은 단점이 있다. 따라서, 본 발명의 목적은 상기 문제점을 해결하여 사진 공정수의 감속 및 사용자 요구에 신속하게 대응할 수 있는 고내압 모스 트랜지스터의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 제1 도전형의 반도체 기판상에 활성영역을 한정하는 필드산화막과 상기 필도 산화막의 하부에 상기 제1도전형과 반대의 제2 도전형의 제1불순물 영역을 형성하는 단계와, 상기 기판의 활성영역에 고내압 트랜지스터용 제1 게이트 산화막 및 저압 트랜지스터용 제2 게이트 산화막을 형성하는 단계와, 상기 제1 게이트 산화막 및 제2 게이트 산화막 상에 각각 제1 게이트전극 및 제2 게이트전극을 형성하는 단계와, 상기 제2 게이트전극과 고내압 트랜지스터의 소오스 및 드레인 영역을 오픈하는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 상기 제2 도전형의 불순물을 이온주입하여 상기 제2 게이트 전극의 하부에 디플리션 영역과 상기 제1불순물 영역과 인접한 기판의 표면 근방에 제2 불순물 영역을 형성하는 단계와, 상기 디플리션 영역 및 제2 불순물 영역과 인접한 기판 표면 근방에 제3 불순물 영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 고내압 모스 트랜지스터의 제조방법을 제공한다.
상기 디플리션 영역 및 제2 불순물 영역은 100∼500Kev의 에너지와 1.0 E12 (이온/㎝2) 이상의 도즈량으로 이온주입하여 형성한다. 상기 제1불순물영역은 기판농도보다 높고 제3 불순물 영역보다 낮은 농도로 형성된다.
본 발명의 디플리션 트랜지스터를 갖는 고내압 모스 트랜지스터의 제조방법은 사진공정 및 이온주입 공정 수를 줄임으로써 ROM 데이터를 변경한 후 결과를 기다리는 제조시간이 짧아 사용자의 요구에 신속한 대응이 가능하다.
이하, 본 발명의 실시예에 의한 고내압 트랜지스터 제조방법을 첨부된 도면과 함께 상세히 설명한다.
제7도 내지 제11도는 본 발명에 의한 고내압 모스 트랜지스터의 제조방법을 설명하기 위하여 나타낸 단면도들이다.
제7도에서, p웰(33)이 형성된 반도체 기판(31) 상에 패드산화막(35)을 형성한다. 이어서, 상기 패드 산화막(35) 상에 실리콘 질화막을 형성한 후 패터닝하여 활성영역을 한정하는 실리콘 질화막패턴(37)을 형성한다.
제 8도에서, 상기 패드 산화막(35) 및 실리콘 질화막 패턴(37)이 형성된 기판(31)의 전면에 소정의 제1 마스크층(도시 안됨)을 형성한 후 이를 마스크로하여 기판과 반대 도전형의 n형 불순물을 저농도로 이온주입하여 n-불순물 영역(39)을 형성한다. 이어서, 상기 제1 마스크층을 제거한 후 기판의 전면에 소정의 제2 마스크층 (도시 안됨)을 형성한 후 이를 마스크로하여 기판과 동일 도전형의 p형 불순물을 이온주입하여 p-불순물영역(41)을 형성한다. 다음에, 상기 이온주입된 반도체 기판을 산화시켜 필드산화막(43)을 형성한다.
제9도에서, 먼저 실리콘 질화막 패턴(37) 및 패드 산화막(35)을 제거한다. 이어서, 기판의 고내압 트랜지스터가 형성될 부분에 제1 게이트 산화막(45)을 형성한 후 저압 트랜지스터가 형성될 부분의 제2 게이트 산화막(47)을 형성한다. 이어서, 상기 제1 게이트 산화막(45) 및 제2 게이트 산화막(47) 상에 제1 및 제2 게이트 전극(49a, 49b)을 형성한다.
제10도에서, 고내압 모스 트랜지스터의 작동 전압 향상을 위해 고내압 트랜지스터의 소오스 및 드레인 영역과 저압 트랜지스터의 게이트전극을 오픈하는 포토레지스트 패턴(51)을 형성한 후 이를 마스크로하여 n형 불순물(53)을 100∼500Kev의 에너지와 1.0 E12 (이온/㎝2)이상의 도즈량으로 이온주입하여 n0불순물 영역(29)을 형성한다. 이때, 저압트랜지스터의 디플리션 영역(57)도 형성된다.
제11도에서, 먼저 상기 포토레지스트 패턴(51)을 제거한 후, 사진식각공정을 이용하여 고농도의 n+소오스 및 드레인 영역(59) 및 p+채널스톱영역(61)을 형성한다. 이어서, 콘택공정과 금속배선 공정(도시안됨)을 실시하여 고내압 모스 트랜지스터를 완성한다.
본 실시예에서는 n0불순물 영역 및 디플리션 영역을 형성한 후 n+소오스 및 드레인 영역과 p+채널스톱영역을 먼저 형성하였으나, n+소오스 및 드레인 영역과 p+채널스톱 영역을 먼저 형성한 후 n0불순물 영역 및 디플리션 영역을 형성할 수도 있다.
상술한 바와 같은 본 발명의 디플리션 트랜지스터를 갖는 고내압모스 트랜지스터의 제조방법은 디플리션 영역과 고내압 트랜지스터의 n0불순물 영역을 한 번의 사진공정 및 이온주입 공정으로 실시함으로써 ROM데이터를 변경한 후 결과를 기다리는 제조시간이 짧아 사용자의 요구에 신속한 대응이 가능하고 사진공정을 줄일 수 있다.
본 발명은 상기 실시예에 한정되지않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서의 통상의 지식을 가진자에 의하여 실시가능함은 명백하다.
Claims (3)
- 제1 도전형의 반도체 기판 상에 활성영역을 한정하는 필드산화막과 상기 필드 산화막의 하부에 상기 제1 도전형과 반대의 제2 도전형의 제1 불순물 영역을 형성하는 단계; 상기 기판의 활성영역에 고내압 트랜지스터용 제1 게이트 산화막 및 저압 트랜지스터용 제2 게이트 산화막을 형성하는 단계; 상기 제2 게이트 전극의 하부기판에 디플리션영역과 고내압트랜지스터의 소오스 및 드레인 영역에 제2 불순물 영역들을 형성하는 단계; 상기 저압 및 고내압 트랜지스터의 각각의 소오스 및 드레인 영역인 제3 불순물 영역들을 상기 디플리션 영역 및 상기 제 2불순물 영역들의 인접한 기판내에 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 고내압 모스 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 디플리션 영역 및 제2 불순물 영역은 100∼500kev의 에너지와 1.0 E12 (이온/㎠) 이상의 도즈량으로 이온주입하여 형성하는 것을 특징으로 하는 고내압 모스 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 제1 불순물영역은 기판농도보다 높고 제3 불순물영역보다 낮은 농도로 형성되는 것을 특징으로 하는 고내압 모스 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960025317A KR100192958B1 (ko) | 1996-06-28 | 1996-06-28 | 고내압 모스 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960025317A KR100192958B1 (ko) | 1996-06-28 | 1996-06-28 | 고내압 모스 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006564A KR980006564A (ko) | 1998-03-30 |
| KR100192958B1 true KR100192958B1 (ko) | 1999-07-01 |
Family
ID=19464433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960025317A KR100192958B1 (ko) | 1996-06-28 | 1996-06-28 | 고내압 모스 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100192958B1 (ko) |
-
1996
- 1996-06-28 KR KR1019960025317A patent/KR100192958B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980006564A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6503801B1 (en) | Non-uniform channel profile via enhanced diffusion | |
| US5013678A (en) | Method of making an integrated circuit comprising load resistors arranged on the field oxide zones which separate the active transistor zones | |
| JPH08264787A (ja) | パワーｍｏｓｆｅｔのエッジターミネーション方法および構造 | |
| US20020182810A1 (en) | High power semiconductor device and fabrication method thereof | |
| US5879995A (en) | High-voltage transistor and manufacturing method therefor | |
| JP3380117B2 (ja) | 半導体装置とその製造方法 | |
| US4547959A (en) | Uses for buried contacts in integrated circuits | |
| KR100192958B1 (ko) | 고내압 모스 트랜지스터의 제조방법 | |
| US4673965A (en) | Uses for buried contacts in integrated circuits | |
| KR100375600B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| JPS6325977A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06268162A (ja) | 半導体装置及びその製造方法 | |
| KR0172763B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| KR100304910B1 (ko) | 박막트랜지스터제조방법 | |
| JPH07326753A (ja) | 半導体素子の製造方法 | |
| KR0165381B1 (ko) | 고전압용 모스 트랜지스터를 갖는 반도체장치의 제조방법 | |
| KR960015268B1 (ko) | 반도체 박막트랜지스터 제조방법 | |
| KR930001290B1 (ko) | 고 접합파괴전압을 갖는 모오스 트랜지스터 및 그 제조방법 | |
| KR100216321B1 (ko) | 트랜지스터 및 그 제조방법 | |
| JP3848604B2 (ja) | 半導体装置とその製造方法 | |
| KR0170320B1 (ko) | 고내압 트랜지스터 및 그 제조방법 | |
| KR0161392B1 (ko) | 고압 반도체 소자 및 그 제조방법 | |
| KR0176148B1 (ko) | 고전압 반도체장치의 제조방법 및 그 구조 | |
| JPH0878698A (ja) | 半導体装置の製造方法 | |
| KR100474543B1 (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070125 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |