KR980006564A - 고내압 모스 트랜지스터의 제조방법 - Google Patents
고내압 모스 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR980006564A KR980006564A KR1019960025317A KR19960025317A KR980006564A KR 980006564 A KR980006564 A KR 980006564A KR 1019960025317 A KR1019960025317 A KR 1019960025317A KR 19960025317 A KR19960025317 A KR 19960025317A KR 980006564 A KR980006564 A KR 980006564A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- forming
- region
- conductivity type
- impurity region
- Prior art date
Links
- 230000015556 catabolic process Effects 0.000 title claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 239000012535 impurity Substances 0.000 claims abstract 13
- 239000000758 substrate Substances 0.000 claims abstract 8
- 238000000034 method Methods 0.000 claims abstract 4
- 238000005468 ion implantation Methods 0.000 claims abstract 2
- 239000004065 semiconductor Substances 0.000 claims abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract 2
- 230000008021 deposition Effects 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
디플리션 트랜지스터를 갖는 고내압 모스 트랜지스터 제조방법에 관해 개시한다. 본 발명은 제1 도전형의 반도체 기판 상에 활성영역을 한정하는 필드산화막과 상기 필드 산하막의 하부에 상기 제1도전형과 반대의 제2도전형의 제1불순물 영역을 형성하는 단계와 상기 기판의 활성영역에 고내압 트랜지터용 제1 게이트 산화막 및 저압 트랜지스터용 제2 게이트 산화막을 형성하는 단계와 , 상기 제1 게이트 산화막 및 제2 게이트 산하막 상에 각각 제1 게이트 전극 및 제2 게이트 전극을 형성하는 단계와, 상기 제2 게이트 전극과 고내압 트랜지스터의 소오스 및 드레인 영역을 오픈하는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 상기 제2도전형의 불순물을 이온주입하여 상기 제2게이트 전극의 하부에 디폴리션 영역과 상기 제1불순물 영역과 인접한 기판의 표면 근방에 제2 불순물 영역을 형성하는 단계와, 상기 디폴리션 영역 및 제2불순물 영역과 인접한 기판 표면 근방에 제3 불순물 영역을 형성하는 단계를 포함한다. 본 발명은 사진공정 및 이온주입 공정 수를 줄임으로써 ROM 데이터를 변경한 후 결과를 기다리는 제조시간이 짧아 사용자의 요구에 신속한 대응이 가능하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도 내지 제8도는 본 발명에 의한 고내압 트랜지스터 제조방법을 나타낸 단면도.
Claims (3)
- 제1도전형의 반도체 기판 상에 활성영역을 한정하는 필드산화막과 상기 필드 산하막의 하부에 상기 제1도전형과 반대의 제2도전형의 제1불순물 영역을 형성하는 단계; 상기 기판의 할성영역에 고내압 트랜지스터용 제1게이트 산화막 및 저압 트랜지스터용 제2 게이트 산화막을 형성하는 단계; 상기 제1게이트 산화막 및 제2 게이트 산하막 상에 각각 제1 게이트 전극 및 제2 게이트 전극을 형성하는 단계; 상기 제2 게이트 전극의 하부기판에 디플리션영역과 고내압 트랜지스터의 소오스 및 드레인 영역에 제2불순물 영역들을 형성하는 단계; 상기 저압 및 고내압 트랜지스터의 각각의 소오스 및 드레인영역인 제3불순물 영역들을 상기 디플리션 영역 및 상기 제2불순물 영역들의 인접한 기판내에 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 고내압 모스 트래지스터의 제조방법.
- 제1항에 있어서, 상기 디플리션 영역 및 제2 불순물 영역은 100∼500Kev의 에너지와 1.0 E12(이온㎠)이상의 도즈량으로 이온주입하여 형성하는 것을 특징으로 하는 고내압 모스 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 제1불순물영역은 기판농도보다 높고 제3 불순물영역보다 낮은 농도로 형성되는 것을 특징으로 하는 고내압 모스 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960025317A KR100192958B1 (ko) | 1996-06-28 | 1996-06-28 | 고내압 모스 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960025317A KR100192958B1 (ko) | 1996-06-28 | 1996-06-28 | 고내압 모스 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006564A true KR980006564A (ko) | 1998-03-30 |
| KR100192958B1 KR100192958B1 (ko) | 1999-07-01 |
Family
ID=19464433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960025317A KR100192958B1 (ko) | 1996-06-28 | 1996-06-28 | 고내압 모스 트랜지스터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100192958B1 (ko) |
-
1996
- 1996-06-28 KR KR1019960025317A patent/KR100192958B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100192958B1 (ko) | 1999-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870001665A (ko) | Rom 제조방법 | |
| JP2000196079A (ja) | Ｍｏｓ半導体の製造方法 | |
| KR970077166A (ko) | 반도체 기판에 삼중웰을 형성하는 방법 | |
| KR890005891A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| KR970018223A (ko) | 반도체 집적 회로의 제조 방법 | |
| KR980006564A (ko) | 고내압 모스 트랜지스터의 제조방법 | |
| KR980006533A (ko) | 반도체 장치 및 그 제조방법 | |
| US5946564A (en) | Methods of forming integrated circuitry and integrated circuitry | |
| KR980006490A (ko) | 반도체 소자 및 그의 제조방법 | |
| KR970067841A (ko) | 반도체 소자 및 그의 제조방법 | |
| KR0167611B1 (ko) | 트랜지스터 제조 방법 | |
| KR970067890A (ko) | 반도체 소자의 제조방법 | |
| JPH02142189A (ja) | 電界効果トランジスタ | |
| JPS634668A (ja) | Ｍｏｓ型半導体装置 | |
| KR970053886A (ko) | 씨모오스(cmos) 소자 제조방법 | |
| KR900001063B1 (ko) | 반도체 장치의 소자분리방법 | |
| KR930024161A (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| KR970067715A (ko) | 모스 트랜지스터의 제조방법 | |
| KR940004854A (ko) | Ldd mosfet 제조방법 | |
| KR960026554A (ko) | 반도체소자 제조방법 | |
| KR970054250A (ko) | 마스크 롬의 제조방법 | |
| KR20050088687A (ko) | 비대칭적인 소오스/드레인을 갖는 반도체 메모리 소자의제조방법 | |
| KR980005801A (ko) | 고저항과 저저항의 저항층을 갖는 반도체 소자의 제조방법 | |
| KR980006252A (ko) | 반도체 장치 제조방법 | |
| KR910015072A (ko) | Mos 전계효과 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070125 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |