KR0155564B1 - 전송질 평가 장치 - Google Patents
전송질 평가 장치Info
- Publication number
- KR0155564B1 KR0155564B1 KR1019910007846A KR910007846A KR0155564B1 KR 0155564 B1 KR0155564 B1 KR 0155564B1 KR 1019910007846 A KR1019910007846 A KR 1019910007846A KR 910007846 A KR910007846 A KR 910007846A KR 0155564 B1 KR0155564 B1 KR 0155564B1
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- output
- circuit
- input
- test cell
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
전송질 평가 장치
본 발명은 정보셀의 스트림이 동시 통신 통로를 따라 입력(Ⅰ)에서 출력(0)까지 전송된 통신 교환시스템용 전송질 평가장치를 제공한다. 이는 입력에서 합성 셀 스트림내의 그의 위치를 지시하는 택을 각각 가진 셀 스트림 시험셀내에 삽입되고, 출력에서 셀 스트림내의 각 실험셀의 위치를 계수하는 데 적합하다. 계수된 위치와 시험셀의 레그에 저장된 위치로 부터 전송질을 지시하는 가산 또는 손실셀의 수의 지시부가 유도된다.
Description
도면은 각 블록이 복수의 와이어로 구성된 상태에서, 그 블록들간의 접속부가 단일 와이어로 도시된 블록도.
* 도면의 주요부분에 대한 부호의 설명
1 : 교환 시스템 2 : 입력 및 멀티플렉서 회로
3 : 셀 입력 계수기 4 : 시험 셀 발생기
6 : 출력 및 디멀티플렉서 회로 7 : 시험 셀 분석기
8 : 비교기 9, 11 : 누산기
10, 12 : 임계 회로
본 발명은 정보 셀 스트림이 동일 통신 경로를 통해 입력부에서 출력부까지 전송되는 통신 교환 시스템용 전송질 평가 장치에 관한 것이다.
이러한 통신 교환시스템은 유럽 특허 출원 제88900074.1호(M. DEPRYCKER 2-2)에 이미 공지 되어 있다. 이 출원에 있어서, 동일 통신에 속하는 정보 셀의 스트림은 경로 셋업 셀에 의해 통신 개시시 설정되는 동일 가상 통신 경로를 통해 전송된다.
이러한 통신의 전송질을 평가하기 위해서, 통신에 관한 모든 셀을 포함할 수 있지만 셀의 길이가 증가하면 너무 많은 대역폭을 필요로 한다. 대신에, 소정 수의 셀에 대하여 제공되는 스트림 내 소정 수의 시험 셀에 각각 번호를 병기하여, 모든 시험 셀이 출력부에서 수신되었는지의 여부를 확인함으로써 전송질을 평가할 수 있다. 이러한 해결책은 제한된 양의 부가적인 대역만을 사용한다는 이점이 있지만, 전송 에러 때문에 시험 셀이 손실되었는지의 여부만을 확인할 수 있을 뿐, 다른 셀이 손실되거나 또는 다른 셀이 통신에 부가되었는지의 여부는 확인할 수가 없다. 따라서 장치의 정확도가 비교적 낮다.
본 발명의 목적은 제한된 양의 부가적인 대역을 사용하면서도 비교적 보다 높은 정확도로 전송질을 평가할 수 있는 효과적인 전송질 평가 장치를 제공하는데 있다.
이 목적을 달성하기 위해서, 본 발명은: 입력부에 접속되고 얻어진 합성 셀 스트림 내에서 위치를 표시하는 관련 태그를 갖는 적어도 하나의 시험 셀을 셀 스트림 내에 삽입하는 입력 회로와, 출력부에 접속되고 합성 셀 스트림내의 상기 시험 셀의 위치를 계수하는 출력 회로와, 계수된 시험 셀 위치를 태그에 의해 표시된 위치와 비교하는 비교기와, 상기 비교기에 결합되어 그 비교 결과로부터 셀 전송질의 표시를 발생하는 계산 회로를 포함하는 질 평가 회로를 구비함으로써 달성된다.
계수 셀 위치와 태그에 의해 표시된 위치의 차는 손실 또는 가산되는 셀의 수를 나타내므로, 이는 셀의 전송질을 나타내는데 적당하다.
상기에서 언급되는 본 발명의 목적, 다른 목적 및 특징은 본 발명에 따른 전송질 평가 장치(TQA)가 접속되어 있는 통신 교환 시스템(1)의 도면과 관련하여 실시예의 다음 기술을 참조하면 잘 이해될 것이다. 도면에서 블록 간의 접속이 단일 와이어로 모두 표시되어 있지만 그들 와이어 각각은 다수의 와이어로 구성되어 있다.
통신 교환 시스템(1)은 예컨대 상기 언급한 유럽 특허 출원 제88900074.1호에 기재된 유형의 다지탈 교환 시스템이다. 이러한 교환 시스템에서 동일 통신에 속하는 셀 또는 패킷 정보는 경로 셋업 셀에 의해 미리 정해진 동일 가상 전송 경로를 따라 복수의 입력부중 임의의 입력부에서 복수의 출력부중 임의의 출력부로 전송된다. 다음 설명에 있어서, 동일 경로 상의 단일 통신만이 고려되기 때문에, 제1도는 교환 시스템(1)의 이런 통로에 관하여 하나의 입력 단자(I)와 하나의 출력 단자(O)만을 도시하고 있다.
전송질 평가 장치(TQA)는 입력 단자(I)에 결합된 셀 입력 회로(CIC)와, 출력단자(O)에 결합된 셀 출력 회로(COC)와, 셀 출력 회로(COC)에 결합된 전송질 평가 회로(QAC)를 구비한다.
셀 입력 회로(CIC)는 셀 입력 및 멀티플렉서 회로(2), 셀 입력 계수기(3) 및 시험 발생기(4)를 구비한다. 이러한 입력 및 멀티플렉서 회로(2)는 정상 셀 입력(IN), 시험 셀 입력(TI), 시험 셀 발생기(4)에 접속된 인에이블 출력(F) 및 계수기(3)를 지나 교환 시스템(1)의 입력 단자(I)에 접속되는 출력부를 구비하는데, 여기서 계수기(3)는 시험 셀 발생기(4)의 동일 명의 각각의 입력부(G, N)에 접속되는 인에이블 출력(G)과 계수 출력(N)을 가진다. 시험 발생기 출력은 입력 및 멀티플렉서 회로(2)의 시험 셀 입력(TI)에 접속된다. 어떠한 정상 셀도 수신되지 않기 때문에 회로(2)가 프리(free) 셀 위치를 검출할 때 인에이블 출력(F)이 작동되고, 계수기(3)가 소정 수, 즉 M개의 셀을 계수할 때 인에이블 출력(G)이 작동된다.
셀 출력 회로(COC)는 셀 출력 계수기(5), 셀 출력 및 디멀티플렉서 회로(6), 및 시험 셀 분석기(7)를 구비한다. 교환 시스템(1)의 출력 단자(O)는 셀 출력 계수기(5)를 지나, 정상 셀 출력(OUT) 및 시험 셀 출력(TO)을 가진 출력 및 디멀티플렉서 회로(6)의 입력부에 접속되는데, 이런 시험 셀 출력(TO)은 트리거 출력(T) 및 출력(E)을 가진 시험 셀 분석기(7)의 입력부에 접속된다. 이런 셀 출력(E)은 계수기(5) 및 시험 질 평가 회로(QAC)의 동일 명의 입력(E)에 각각 결합되며, 질 평가 회로(QAC)에는 계수기의 계수 출력(R)도 접속된다.
질 평가 회로(QAC)는 비교기(8), 부가된 셀 누산기(9), 부가된 셀 임계 회로(10), 손실 셀 누산기(11), 손실 셀 임계 회로(12) 및 모듈로 셀 계수기(13)를 구비한다. 이러한 회로(9,10,11,12,13)들은 계산 회로이다. 계수기(5)의 각 출력(R, E)과 시험 셀 분석기(7)는 비교기(8)의 입력(R, E)에 결합된다. 이 비교기(8)는 각 누산기(9,11)의 증가 입력(A)에 결합되는데, 이들 두 누산기는 분석기(7)의 인에이블 출력(T)이 접속되는 인에이블 입력(T)을 갖는다. 누산기(9,11)는 TQA의 출력 단자 QA 및 QL을 각각 구성하고, 임계 회로(10,12)의 동일 명의 입력 Z+A, K+L에 또한 결합되는 가산 출력 Z+A와 K+L을 가진다. 회로는 계수기(13)의 출력에 접속되는 리셋 입력(S)을 또한 가지며 계수기(13)의 입력(R)이 계수기(5)의 계수 출력(R)에 접속된다. 임계 회로(10,12)의 출력(AA,AL)은 TQA의 알람 출력 단자를 구성한다.
상기 기술된 전송질 평가 장치(TQA)는 동일 통신에 속하는 정상 셀이 입력단자(IN)에 가해질 때 다음과 같이 작동한다. 이들 각 셀은 헤더 및 데이타 필드를 갖는데, 이런 헤드는 셀이 속하는 통신 인지의 여부를 확인하는 정보와 정상 셀 임을 표시하는 태그를 포함하고, 데이타 필드에는 데이타가 포함된다.
이러한 정상 셀이 입력 단자(IN)에 인가될 때 셀 입력 및 멀티플렉서 회로(2)는 정상 셀과 관련된 것을 얻어 셀을 계수하는 계수기(3)에 정상 셀을 공급하고 교환 시스템(1)의 입력 단자에 이를 인가한다. 계수기(3)는 정상 셀에 1을 더한 것과 같은 수를 그의 계수 출력(N)에 제공하여 이를 발생기(4)에 인가한다. 그러나, 이런 신호는 발생기의 인에이블 입력 G와 F가 동시에 작동하지 않는 한 발생기(4)에 어떠한 영향도 미치지 않는다.
교환 시스템(1)에서 셀은 계수기(5)에 의해 계수되는 출력 단자(O)에 전송되며, 출력 및 디멀티플렉서(6)가 정상 셀과 관련되는 셀 헤더를 검출한 후, 셀 출력 및 디멀티플렉서 회로(6)를 지나 출력 단자(OUT)에 인가된다.
계수기(5)의 출력(R)에 제공되는 셀 계수가 비교기(8)와 이후에 설명되는 질평가 회로(QAC)의 모듈로 계수기(13)에 인가되는 것에 유념해야 한다.
셀 입력 회로(CIC)를 재 참조하면, 입력 및 멀티플렉서 회로(2)가 정상 입력 셀의 부재 및 그로 인한 프리 셀 위치를 검출할 경우, 회로(2)의 인에이블 출력(F)을 작동시킨다. 그러나, 상기는 계수기3)가 셀 계수 M에 도달되어야 영향을 미치게 된다. M에 도달되었을 때 상기 계수기(3)는 셀 계수 M+1을 발생기(4)에 제공하고, 이어서 발생기(4)는 정상 통신 셀과 유사한 시험 셀을 발생한다. 여기서, 시험 셀은 시험 셀이 속한 통신과 관련된 정보와 시험 셀을 표시하는 식별 태그를 포함하는 헤더와, 상기 셀 계수 또는 셀 위치 M+1로 구성된 태그에 의해 표시되는 위치를 기억하는 데이타 필드를 포함한다. 따라서, 발생된 시험 셀은 입력 및 멀티플렉서 회로(2)의 시험 셀 입력(TI)에 인가되고, 이어서 계수기(3) 및 교환 시스템(1)을 지나 계수기(5)에 그 통신의 M+1번째 셀, 즉 정상 및 시험 셀의 합성 셀 스트림중 M+1번째 셀로서 계수기(5)에 전송된다. 계수기(5)에서, 나머지 시험 셀중 특정 시험 셀이 계수되고 계수 값 M+1은 비교기(8) 및 계수기(13)의 입력(R)에 인가되고, 그 시험 셀은 출력 및 디멀티플렉서(6)에 인가된다. 출력 및 디멀티플렉서(6)가 시험 셀과 관련된 것을 찾았을 경우, 시험 셀을 그의 출력(TO)을 지나 시험 셀 분석기(7)에 인가한다. 따라서, 분석기(7)는 위치 표시 태그 M+1을 시험셀의 데이타 필드로부터 추출하여 추출 결과를 셀 계수기(5)와 비교기(8)의 계수 입력(E)에 인가한다. 계수기(5)는 트리거 출력(T)을 작동시켜 시험 셀이 수신되었음을 나타낸다. 계수기(5)의 입력(E)에 인가되는 M+1의 결과로서, 계수기 내 기억되어 있는 계수 값은 이전의 그 상태가 아닌 경우 M+1로 변경되고, 비교기(8)에서는 입력(E)의 값 M+1을 입력(R)의 값과 비교한다. 정상적인 상황하에서 두 값이 출력(A)상에 나타나는 값과 동등하기 때문에, 비교기(8)의 출력(A, L)상에 나타나는 값은 둘다 0이다. 실제로, 셀계수(R)가 출력(E)상에 제공되는 수 M+1로 표시된 기대 셀 계수와 같거나 또는 클 경우, 비교기(8)는 0 또는 +인 차분 값 R-E를 출력(A)에 제공한다. 이러한 것은 모든 것이 정상일 때 또는 셀이 각 통신에 부가될 때 발생하는데, 이때 부가되는 셀의 수는 R-E와 동등하다. 유사한 방식으로, 셀 계수(R)가 출력(E)에서 제공되는 기대 셀 계수 M+1과 같거나 또는 작을 경우, 비교기(8)는 0 또는 +인 차분 값 E-R을 출력(L)에 제공한다. 이러한 것은 모든 것이 정상일 때 또는 각 통신으로부터 셀이 손실될 때 발생하고, 그 손실된 셀의 수는 E-R과 동등하다.
모든 것이 정상 상태라고 가정한 경우, A=O 및 L=O은 각각 누산기(9,11)에 이미 기억되어 있는 누산기 값(Z, L)에 가산된다. 합성 값(Z+A, K+L)은 인에이블 신호(T)가 작동될 경우 각 출력(QA, QL)에 제공된다.
이런 값들은 시험 셀 도착 시에 각각 부가되며 손실된 셀의 수를 나타내기 때문에 이 값들은 전송질을 나타낸다.
또한, Z+A 또는 K+L 값이 각 임계 값을 초과할 경우, 그의 각 알람 출력 AA 또는 AL의 신호를 각각 작동시키는 임계 회로(10,12)에 Z+A, K+L 값을 인가한다. 그러나, 가산되거나 손실된 셀의 수와 소정의 셀의 총 수와의 비율이 소정의 제한 값을 초과할 경우에, 알람 신호만이 제공되도록 하기 위해, 각 회로는 모듈로 계수기(13)가 상기 소정의 총수를 계수하고 그에 따라 출력(S)을 동작시킬 경우 리셋된다.
전송 에러 때문에, 하나 이상의 셀이 예를 들면 다른 통신으로부터의 셀 변형에 의해 가산될 경우, M+1 수를 갖는 시험 셀이 수신될 경우 계수기(5)에 의해 제공되는 셀 계수(R)가 M+1, 즉 M+n보다 크기 때문에, (M+n)-(M+1)=n-1값, 즉 A가 비교기(8)의 출력(A)에 나타날 것이고, 누산기(9)에서는 비교기 내에 기억되어 있는 이전에 부가된 셀의 값(Z)에 A가 부가될 것이라는 것은 명백하다. 합성 값(Z+A)이 회로(10)의 임계치를 초과하여 회로(10)의 출력(S)을 지나 계수기(13)에 의해 리셋될 때 알람 출력(AA)이 작동될 것이다. 이런 에러를 제거하기 위해 측정을 실행할 필요가 있다.
동일한 방법으로, 전송 에러로 이해 통신의 하나 이상의 셀이 손실될 때, 셀 계수(R)는 수신된 M+1수를 갖는 시험 셀이 수신될 때 계수기(5)에 의해 제공되는 셀 계수(R)가 M+1, 즉 M-m보다 작기 때문에, (M+1)-(M-m)=m+1, 즉 L이 비교기(8)의 출력(L)에 나타나고, 누산기(12)에서는 출력 L이 기억되어 있는 이전의 손실 셀의 값(K)에 가산된다는 것은 명백하다. 합성 값(K+L)이 회로(12)의 임계치를 초과하여 회로(12)의 출력(S)을 지나 계수기(13)에 의해 리셋될 때 알람 출력(AL)이 작동된다.
시험 셀 발생기 회로(4)는 입력(G, F)의 상태와는 무관하게 소정의 시간 간격이 경과될 때마다 시험 셀을 발생하고, 이를 다른 입력보다 우선 순위로 멀티플렉서 입력(TI)에 인가하며, 바람직하게는 타이머(도시 생략)를 포함한다. 이런 방법에서, 최소한의 시험 셀이 전송된다.
본 발명의 원리가 특정 장치와 관려하여 전술되는데 있어서, 본 발명의 범위를 한정하지 않고, 단지 실시예로서만 기술되었음을 명확히 알 수 있을 것이다.
Claims (12)
- 정보 셀의 스트림이 동일 통신 경로를 통해 입력(I)에서 출력(O)까지 전송되는 통신 교환 시스템용 전송질 평가 장치에 있어서, 상기 입력(I)에 접속되고, 얻어진 합성 셀 스트림 내의 위치를 표시하는 관련 태그를 가진 적어도 하나의 시험 셀을 상기 셀 스트림에 삽입하는 입력 회로(CIC)와; 상기 출력(0)에 접속되고, 상기 합성 셀 스트림 내의 시험 셀의 위치를 계수하는 출력 회로(COC)와; 계수된 시험 셀 위치를 태그에 의해 표시된 위치와 비교하는 비교기(8) 및 이 비교기에 결합되어 그 비교 결과로부터 셀 전송질의 표시를 발생하는 계산 회로(9,10,11,12,13)를 포함하는 질 평가 회로(QAC)를 구비하는 것을 특징으로 하는 전송질 평가 장치.
- 제1항에 있어서, 상기 입력 회로(CIC)는, 적어도 하나의 시험 셀이 상기 셀 스트림 내에 삽입될 때 상기 합성 셀 스트림의 셀을 계수하고 시험 셀 발생기(4)에 위치 표시 정보를 제공하는 제1셀 계수기(3), 및 시험 셀 발생기(4)를 구비하며, 상기 위치 표시 정보는 상기 시험 셀의 위치 표시 태그로 구성되는 것을 특징으로 하는 전송질 평가 장치.
- 제2항에 있어서, 상기 입력 회로(CIC)는, 입력으로서 상기 셀 스트림(IN) 및 상기 시험 셀(TI)이 인가되고, 출력이 상기 제1셀 계수기(3)를 지나 상기 교환 시스템의 입력(I)에 결합되는 입력 및 멀티플렉서 회로(2)를 추가로 구비하는 것을 특징으로 하는 전송질 평가 장치.
- 제3항에 있어서, 상기 시험 셀 발생기(4)는, 상기 입력 및 멀티플렉서(2)의 작동 출력 신호(F)에 의해 표시되는 프리 셀 위치가 스트림 내에서 이용 가능할 때, 시험 셀이 상기 셀 스트림 내에 삽입되게 하는 것을 특징으로 하는 전송질 평가 장치.
- 제2항에 있어서, 상기 시험 셀 발생기(4)는 타이머에 의해 계수되는 소정의 시간 간격이 경과할 때 상기 셀 스트림 내에 시험 셀이 삽입되게 하는 것을 특징으로 하는 전송질 평가 장치.
- 제2항에 있어서, 상기 제1셀 계수기(3)는, 상기 시험 셀 발생기(4)에 결합되고, 상기 제1셀 계수기(3)의 계수 값에 1을 더한 값과 동일한 상기 위치 표시 정보를 나타내는 계수 출력(N)을 갖는 것을 특징으로 하는 전송질 평가 장치.
- 제1항에 있어서, 상기 시험 셀은 시험 셀임을 나타내는 표시부를 포함하는 것을 특징으로 하는 전송질 평가 장치.
- 제1항에 있어서, 상기 출력 회로(COC)는, 상기 합성 셀 스트림에 대응하는 출력 셀 스트림의 셀을 계수하고, 그 계수된 값을 상기 비교기(8)의 제1입력(R)에 결합된 계수 출력(R)상에 제공하는 제2셀 계수기(5)와; 상기 합성 셀 스트림으로부터 상기 시험 셀을 분석하고, 제1출력(E)상에 위치 표시 태그를 제공하는 셀 분석기 회로(7)를 구비하며, 상기 분석 회로(7)의 제1출력(E)은 상기 위치 표시 태그 값과 상기 제2셀 계수기를 통해 제공되는 계수 값(R)의 차분을 제공하는 상기 비교기(8)의 제2입력(E)에 결합되는 것을 특징으로 하는 전송질 평가 장치.
- 제8항에 있어서, 상기 출력 회로(COC)는 상기 교환 시스템 출력(O)이 상기 제2셀 카운터(5)를 통해 입력으로서 공급되고, 상기 셀 스트림에 대응하는 셀 스트림을 제공하는 제1출력(OUT)과, 상기 시험 셀 분석기(7)에 결합되어 상기 시험 셀을 제공하는 제2출력(TO)을 가진 출력 및 디멀티플렉서 회로(6)를 추가로 포함한 특징으로 하는 전송질 평가 장치.
- 제8항에 있어서, 상기 시험 셀 분석기(7)의 제1출력(E)은 상기 제2셀 계수기(5)의 계수 입력(E)에 결합되고 상기 시험 셀 분석기(7)의 제1출력(E)에 제공되는 값과 계수 값을 동일하게 하는 것을 특징으로 하는 전송질 평가 장치.
- 제8항 또는 제9항에 있어서, 상기 비교기(8)는, 상기 차분이 (+)일 때 상기 차분을 제공하는 제1출력(A)과 상기 차분이 (-)일 때 상기 차분의 역수를 제공하는 제2출력(L)을 가지며, 상기 비교기의 제1 및 제2출력(A, L)은 시험 셀이 제공되어 상기 분석기 회로(7)의 다른 출력(T)이 작동할 때 작동되는 제1 및 제2누산기(9,11)에 각각 결합되는 것을 특징으로 하는 전송질 평가 장치.
- 제11항에 있어서, 상기 누산기 출력(QA, QL) 각각은 상기 제2셀 계수기(5)의 계수 출력(R)으로부터 제어되는 모듈로 계수기(3)에 의해 리셋되기 전에 소정의 셀 계수값에 도달할 때 작동되는 임계 회로(10,12)에 연결되는 것을 특징으로 하는 전송질 평가 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP90201219.4 | 1990-05-15 | ||
EP90201219A EP0456914B1 (en) | 1990-05-15 | 1990-05-15 | Transmission quality assessment arrangement |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910021066A KR910021066A (ko) | 1991-12-20 |
KR0155564B1 true KR0155564B1 (ko) | 1998-11-16 |
Family
ID=8205018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910007846A KR0155564B1 (ko) | 1990-05-15 | 1991-05-15 | 전송질 평가 장치 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5369634A (ko) |
EP (1) | EP0456914B1 (ko) |
JP (1) | JPH04230143A (ko) |
KR (1) | KR0155564B1 (ko) |
AU (1) | AU631066B2 (ko) |
CA (1) | CA2042516C (ko) |
DE (1) | DE69015165T2 (ko) |
ES (1) | ES2068324T3 (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7137048B2 (en) * | 2001-02-02 | 2006-11-14 | Rambus Inc. | Method and apparatus for evaluating and optimizing a signaling system |
JP3073534B2 (ja) * | 1991-01-08 | 2000-08-07 | 株式会社東芝 | セルスイッチ結合網およびその試験方法 |
JP3025068B2 (ja) * | 1991-09-12 | 2000-03-27 | 富士通株式会社 | Atmスイッチのパス試験方式 |
CA2097350C (en) * | 1992-08-17 | 1998-12-22 | Shahrukh S. Merchant | Asynchronous transfer mode (atm) transmission test cell generator |
FR2701618B1 (fr) * | 1993-02-16 | 1995-06-23 | Tremel Jean Yves | Procede de mesure de parametres de performance d'un reseau atm et dispositif de mise en oeuvre. |
US6147998A (en) * | 1997-08-26 | 2000-11-14 | Visual Networks Technologies, Inc. | Method and apparatus for performing in-service quality of service testing |
US5883665A (en) * | 1997-09-26 | 1999-03-16 | Lucent Technologies Inc. | Testing system for simulating human faculties in the operation of video equipment |
JP3234573B2 (ja) * | 1998-08-31 | 2001-12-04 | 松下電器産業株式会社 | パケットフィルタリング装置 |
DE19934622A1 (de) * | 1999-07-23 | 2001-01-25 | Deutsche Telekom Ag | Verfahren zur Prüfung und Fehlerdiagnose einer Standardfestverbindung in einem Telekommunikationsnetz sowie hierfür einsetzbare Vorrichtung |
US7490275B2 (en) | 2001-02-02 | 2009-02-10 | Rambus Inc. | Method and apparatus for evaluating and optimizing a signaling system |
US7194661B1 (en) * | 2002-12-23 | 2007-03-20 | Intel Corporation | Keep alive buffers (KABs) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4494230A (en) * | 1982-06-25 | 1985-01-15 | At&T Bell Laboratories | Fast packet switching system |
US4561090A (en) * | 1983-05-18 | 1985-12-24 | At&T Bell Laboratories | Integrated self-checking packet switch node |
ATE53261T1 (de) * | 1985-03-26 | 1990-06-15 | Siemens Ag | Verfahren zum betreiben eines halbleiterspeichers mit integrierter paralleltestmoeglichkeit und auswerteschaltung zur durchfuehrung des verfahrens. |
BE905982A (fr) * | 1986-12-19 | 1987-06-19 | Electronique Et Telecomm Bell | Reseau de commutation de paquets. |
CA2008352C (en) * | 1989-01-24 | 1993-12-14 | Yoshiro Osaki | Call restricting method in packet switching network and network controller having call restricting function |
DE3912660C1 (ko) * | 1989-04-18 | 1990-08-30 | Wandel & Goltermann Gmbh & Co, 7412 Eningen, De | |
CA1335832C (en) * | 1989-04-21 | 1995-06-06 | Wing-Man Chan | Remote test access system for isdn testing |
US5042032A (en) * | 1989-06-23 | 1991-08-20 | At&T Bell Laboratories | Packet route scheduling in a packet cross connect switch system for periodic and statistical packets |
US5020055A (en) * | 1989-06-23 | 1991-05-28 | May Jr Carl J | Multi-length packet format including fixed length information words |
US5231598A (en) * | 1991-09-30 | 1993-07-27 | National Semiconductor Corporation | Direct digital synthesis measurement signal skew tester |
-
1990
- 1990-05-15 EP EP90201219A patent/EP0456914B1/en not_active Expired - Lifetime
- 1990-05-15 ES ES90201219T patent/ES2068324T3/es not_active Expired - Lifetime
- 1990-05-15 DE DE69015165T patent/DE69015165T2/de not_active Expired - Fee Related
-
1991
- 1991-05-10 AU AU76455/91A patent/AU631066B2/en not_active Ceased
- 1991-05-14 CA CA002042516A patent/CA2042516C/en not_active Expired - Fee Related
- 1991-05-14 US US07/699,968 patent/US5369634A/en not_active Expired - Fee Related
- 1991-05-15 KR KR1019910007846A patent/KR0155564B1/ko not_active IP Right Cessation
- 1991-05-15 JP JP3110630A patent/JPH04230143A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
KR910021066A (ko) | 1991-12-20 |
EP0456914A1 (en) | 1991-11-21 |
ES2068324T3 (es) | 1995-04-16 |
US5369634A (en) | 1994-11-29 |
AU7645591A (en) | 1991-11-21 |
CA2042516C (en) | 1996-05-21 |
JPH04230143A (ja) | 1992-08-19 |
AU631066B2 (en) | 1992-11-12 |
CA2042516A1 (en) | 1991-11-16 |
DE69015165D1 (de) | 1995-01-26 |
EP0456914B1 (en) | 1994-12-14 |
DE69015165T2 (de) | 1995-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6023455A (en) | Loopback cell control system | |
KR0155564B1 (ko) | 전송질 평가 장치 | |
US5485453A (en) | Method for handling redundant switching planes in packet switches and a packet switch for carrying out the method | |
EP1109360B1 (en) | ATM test equipment operable as source and responder for conducting multiple tests | |
US5408461A (en) | Path route test apparatus for use in an ATM transmission system | |
US5661722A (en) | Usage parameter control and performance monitoring apparatus used for cell stream in ATM network | |
JP3545437B2 (ja) | パケット交換試験方法及びその装置 | |
US5278849A (en) | Method and apparatus for identifying valid data cells in a redundant pair combining unit of an asynchronous transfer mode switch | |
JPH10150445A (ja) | セルロス検出方法 | |
US6477141B1 (en) | Communication path quality monitoring method and quality monitoring apparatus | |
US5602826A (en) | Test system in an ATM system | |
US5926461A (en) | Process for measuring switching delays | |
JP2824483B2 (ja) | Atm交換機におけるスイッチ診断方式 | |
EP1109366B1 (en) | Arrangement and method for checking the transfer of data cells in an asynchronous switching arrangement | |
JPH05110585A (ja) | ポリシング機能モニタ方式 | |
JPH05292082A (ja) | 課金装置 | |
JPH04157842A (ja) | Atmスイッチのパス試験方式 | |
JP2002118556A (ja) | トラヒック計測方法および装置 | |
JP2860347B2 (ja) | セルトラヒック監視装置 | |
JP2738639B2 (ja) | セル数計数方法およびその回路 | |
JP2002118557A (ja) | リンクの使用帯域管理方法および装置ならびに帯域増設時期推定方法および装置 | |
JPH088576B2 (ja) | 通話路特性監視方式 | |
JP2860348B2 (ja) | セルトラヒック監視装置 | |
JP3376272B2 (ja) | 信号処理装置の接続試験方式 | |
JP3106756B2 (ja) | 警報状態制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |