KR0144894B1 - 에스 렘 셀 및 그 제조방법 - Google Patents

에스 렘 셀 및 그 제조방법

Info

Publication number
KR0144894B1
KR0144894B1 KR1019950011618A KR19950011618A KR0144894B1 KR 0144894 B1 KR0144894 B1 KR 0144894B1 KR 1019950011618 A KR1019950011618 A KR 1019950011618A KR 19950011618 A KR19950011618 A KR 19950011618A KR 0144894 B1 KR0144894 B1 KR 0144894B1
Authority
KR
South Korea
Prior art keywords
gate electrode
electrode pattern
spacer
field oxide
sram
Prior art date
Application number
KR1019950011618A
Other languages
English (en)
Other versions
KR960043233A (ko
Inventor
김규철
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950011618A priority Critical patent/KR0144894B1/ko
Publication of KR960043233A publication Critical patent/KR960043233A/ko
Application granted granted Critical
Publication of KR0144894B1 publication Critical patent/KR0144894B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 자기정합적 방법과 식각선택비를 양호하게 하여 마스크패턴의 가장자리와 식각된 부분의 가장자리가 일치하는 에스 렘(SRAM) 및 그 제조방법에 관해 개시한다. 본 발명의 에스 렘(SRAM)은 반도체기판상에 형성된 활성영역을 한정하는 필드산화막, 상기 반도체가판전면에 형성된 상기 할성영역 및 그와 인접한 필드산화막의 일부분에 형성된 제1 게이트전극 패턴, 상기 게이트의 끝부분에 형성되어 그 스페이서(제2 스페이서)가 제1 게이트전극 패턴의 가장자리와 일치하는 제2 게이트전극 패턴을 구비한다.
본 발명에 의하면 식각패턴의 전사가 변형없이 이루어지므로, 셀면적의 축소에따라 나타나는 3 차원 효과(3-dimension effect)를 제거할 수 있으며 따라서 드레인과 소오스간의 누설전류를 감소시킬수 있고 게이트 확장에 따른 마아진 부족을 해결할 수 있다.

Description

에스 렘(SRAM) 셀 및 그 제조방법
제1a도는 종래의 레티클상의 에스 렘(SRAM) 패턴을 나타내는 도면이다.
제1b는 제1a도의 패턴을 웨이퍼상에 전사한 도면을 나타낸다.
제2a도 내지 제2g도는 본 발명을 이용한 에스 렘(SRAM) 셀 및 그 제조방법을 단계별로 나타낸 평면도 및 그에 해당하는 수직단면도이다.
*도면의 주요부분에 대한 부호와 설명
1:반도체기판5:필드산화막
3:활성영역9:제1 도전층
17:제2 도전층
본 발명은 에스 렘(SRAM) 셀 및 그 제조방법에 관한 것으로서, 특히 마스크패턴을 웨이퍼상으로 전사할 때 그 변형을 최소화하여 벌크(bulk) 트랜지스터의 게이트전극 패턴의 필드확장(field extension)을 개선함으로써 소오스 및 드레인간의 누설전류를 감소시키는 에스 렘(SRAM) 셀 및 그 제조방법에 관한 것이다.
반도체장치의 메모리 소자가 점차 고집적화 되어감에 따라서 에스 렘(SRAM) 셀의 전용면적도 감소되는 추세이다. 특히 SRAM셀의 경우 DRAM보다 상대적으로 많은 트랜지스터 소자와 콘택으로 구성된다. 따라서 고접적화시 더욱 섬세하고 정교한 공정이 요구된다.
제1a도는 종래의 레티클상의 에스 렘 패턴을 나타내는 도면이다.
제1b도는 제1a도의 패턴을 웨이퍼상에 전사한 도면을 나타낸다.
종래기술에서는 에스 렘(SRAM) 셀의 면적이 감소함에 따라 불가피하게 벌크(bulk) 트랜지스터의게이트의 필드확장이 감소하고 더우기 포토공정을 실시할 때 3 차원 효과(3-Dimension effect:포토공정시 해상력(resolution)부족 등으로 인해 레티클(reticle)상의 패턴(예를 들어 제1도의 2, 4)을 웨이퍼상에 전사할 때 전사된 패턴(제1b도의 2a, 4a)의 코너부분이 라운딩(rounding)되는 현상)로 인해 게이트전극 패턴의 확장(gate extention)이 취약해진다. 따라서 셀사이즈의 축소에 따라 게이트 간격은 더욱 좁아지게 되고 원하지 않는 드레인과 소오스간의 누설전류가 발생하여 셀에 나쁜 영향을 준다.
본 발명의 목적은 상술한 종래의 문제점을 해결하기 위한 것으로서, 제2 게이트전극 패턴의 측벽에 형성된 제2 스페이서를 마스크로 하여 자기정합(self aligned)적인 방법으로 형성된 제1 게이트전극 패턴을 갖는 에스 렘(SRAM) 셀을 제공하는 것이다.
본 발명의 다른 목적은 상기 목적에 적합한 에스 렘(SRAM) 셀을 제조하는데 적합한 제조방법을제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 에스 렘(SRAM) 셀은
반도체기판, 상기 반도체기판상에 형성된 활성영역과 필드영역을 한정하는 필드산화막, 상기 필드산화막상의 일부분에서 시작해서 인접한 필드산화막사이의 활성영역을 가로지르고 그 인접한 필드영역의 일부분에서 끝나는 제1 게이트전극 패턴, 상기 제1 게이트전극 패턴의 어느 한쪽 측면에 형성된 제1 스페이서 및 상기 제1 스페이서가 형성되지 않은 끝부분상에 형성되고 제1 게이트전극 패턴의 가장자리와 일치하는 제2 스페이서를 그 측벽에 갖는 제2 게이트전극 패턴을 구비한다.
상기 제1 게이트전극 패턴은 에스 렘(SRAM)의 드라이브(drive) 트랜지스터의 게이트전극 패턴이된다. 상기 제2 게이트전극 패턴이 게이트 절연막 및 제2 스페이서는 제1 게이트전극 패턴의 게이트 절연막이나 도전층보다 식각선택비가 양호한 것이 바람직하다.
상기 다른 목적을 달성하기 위하여 본 발명의 에스 렘(SRAM) 셀 제조방법은
반도체기판에 활성영역 및 필드영역을 한정하는 단계, 상기 반도체기판상에 적어도 하나 이상의필드영역에 형성된 필드산화막과 둘이상의 활성영역을 포함하는 기판상에 제1 게이트전극 패턴 게이트를 형성하는 단계, 상기 제1 게이트전극 패턴의 측벽에 제1 스페이서를 형성하는 단계, 상기 필드산화막을 덮고 있는 상기 제1 게이트전극 패턴상에서 필드산화막을 벗어나지 않고 서로 직접 연결되지 않으며 그측벽에 제2 스페이서를 갖는 제2 게이트전극 패턴을 형성하는 단계 및 상기 제2 게이트전극 패턴의 측벽과 도전층의 일부분을 노출시키고 이것을 마스크로 하여 상기 제1 게이트전극 패턴을 셀 별로 분리시키는 단계를 포함한다.
상기 제2 게이트전극 패턴의 게이트 절연막 및 제2 스페이서는 상기 제1 게이트전극 패턴의 게이트 절연막과 도전층보다 식각선택비가 양호한 물질을 사용하여 형성한다.
본 발명은 자기정합(self aligned)적인 방법을 이용하여 마스크패턴의 전사가 변형없이 이루어지므로 제1 게이트전극 패턴을 패터닝할 때 셀 면적을 감소시키는 3차원 효과를 제거할 수 있다. 또한 게이트전극 패턴의 확장 마아진 부족분제를 해결할 수 있고 그 결과 드레인과 소오스간의 누설전류를 감소시킬 수 있다.
이하, 본 발명의 실시예를 첨부된 도면과 함께 보다 상세하게 설명한다.
제2a도 내지 제2g도는 본 발명을 이용한 에스 렘(SRAM) 셀 및 그 제조방법을 단계별로 나타낸 평면도 및 그에 해당하는 수직단면도이다. 수직단면도는 해당 평면도를 A-A′방향으로 지면과 수직하게 자른 단면을 나타낸 것이다.
제2a도는 반도체기판(1) 상에 필드산화막(5)을 형성하여 활성영역(3)을 한정하는 단계를 나타낸다. 상기 필드산화막으로는 로코스형 필드산화막이 바람직하다.
제2b도는 제1 게이트전극 패턴을 한정하는 단계를 나타낸다. 구체적으로, 상기 활성영역상에 제1 게이트전극 패턴의 게이트산화막(7)을 형성한 다음, 상기 결과물 전면에 제1 도전층(9) 및 제1 절연막(11)을 순차적으로 형성한다. 이위에 포토레지스트(PR)를 도포하여 제1 게이트전극 패턴(13)을 한정하도록 포토레지스트 패턴을 형성한다. 이 포토레지스트 패턴을 사용하여 상기 제1 절연막(11) 및 제1 도전층(9)을 이방성식각하면 제1 게이트전극 패턴이 형성된다. 상기 제1 도전층(9)은 도핑된 폴리실리콘을 사용하여 형성한다. 이때, 상기 제1 게이트전극 패턴은 인접 셀의 제1 게이트전극 패턴과 연결된 상태로 형성된다. 이어서 상기 포토레지스트 패턴을 제거한다.
제2c도는 상기 결과물전면에 절연막(15)을 형성하는 단계를 나타낸다. 상기 절연막으로는 통상적인 산화막을 사용하여 형성한다.
제2d도는 상기 절연막(15)을 에치백(etch-back)하여 상기 제1 게이트전극 패턴(13)의 측벽에 제1 스페이서(15a)를 형성하는 단계를 나타낸다. 이후 상기공정을 진행하는 동안 상기 반도체기판의 손상받은 표면을 평탄화하기 위해 희생산화막(도시되지 않음)을 형성한 후 습식식각으로 제거한다.
제2e도는 제2 게이트전극 패턴을 형성하는 단계를 나타낸다. 구체적으로, 상기 결과물전면에 제2 게이트 산화막(16)을 성장시킨다. 계속해서 그전면에 제2 도전층(17) 및 제3 절연막(19)을 순차적으로 형성한다. 이 위에 포토레지스트를 도포하고 패터닝한다. 이 포토레지스트 패턴(도시되지 않음)을 식각마스크로 하여 상기 제3 절연막(19) 및 제2 도전층(17)을 패터닝하여 제2 게이트전극 패턴(21)을 형성한다. 이때 제2 게이트전극 패턴은 워드라인(word-line)의 기능을 동시에 수행하고 상기 제1 게이트전극 패턴(13)과 서로 수직하게 교차하도록 형성한다. 상기 제2 도전층(17)은 상기 제1 도전층(9)과같은 재료를 사용하여 형성한다. 그리고 상기 제3 절연막(19)은 질화막(Si3N4)을 사용하여 형성한다. 계속해서 상기 결과물전면에 제4 절연막을 형성한 다음, 에치백을 실시하여 상기 제2 게이트전극 패턴의 측면에 제2 스페이서(23)를 형성한다.
제2f도는 상기 결과물전면에 포토레지스트(PR2)를 도포라고 패터닝하여 상기 인접 셀과 연결된 제1 게이트전극 패턴을 셀 별로 분리해야 할 부분을 노출시키는 단계를 나타낸다. 이때 노출부분과 인접하는 양쪽 제2 게이트전극 패턴(21) 및 제2 스페이서(2)의 일부분도 함게 포함하도록 노출시킨다.
제2g도는 제 1 게이트전극 패턴을 셀 별로 분리하는 단계를 나타낸다. 구체적으로, 상기 결과물에서 노출된 부분의 제1 도전층(9)과 제1 절연막(11)을 별도의 식각마스크를 사용하지 않고 상기 형성된 제2 게이트전극 패턴의 스페이서(23)를 마스크로 하는 자기정합(self aligned)적인 방법으로 제거한다. 이때, 질화막으로 형성된 상기 제2 스페이서(23) 대비 상기 제1 절연막 및 제1 도전층의 식각선택비를 우수하게 유지하여 식각을 실시한다.
이렇게 함으로써, 상기 제2 스페이서(23)의 가장자리와 셀 별로 분리되는 제1 게이트전극 패턴의 가장자리가 일치하게 된다.
이상, 본 발명은 자기정합(self aligned)적인 방법을 사용하고 또한 식각선택비를 우수하게 유지함으로써 마스크 패턴의 전사가 변형없이 이루어지므로 식각된 가장자리가 선명하게 구분되어 셀 면적의 축소에 따라 나타나는 3차원 효과(3-Dimension effect)를 제거할 수 있으며 따라서 드레인과 소오스간의 누설전류를 감소시킬 수 있고 게이트 확장에 따른 마아진(margine) 부족을 해결할 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진자에 의하여 실시가능함은 명백하다.

Claims (4)

  1. 반도체기판; 상기 반도체기판상에 형성된 활성영역과 필드영역을 한정하는 필드산화막; 상기 필드산화막상의 일부분에서 시작해서 인접한 필드산화막사이의 활성영역을 가로지르고 그 인접한 필드영역의 일부분에서 끝나는 제1 게이트전극 패턴; 상기 제1 게이트전극 패턴의 어느 한쪽 측면에 형성된 제1 스페이서; 및 스페이서가 형성되지 않은 끝부분상에 형성되고 제1 게이트전극 패턴의 가장자리와 일치하는 제2 스페이서를 그 측벽에 갖는 제2 게이트전극 패턴을 구비하는 것을 특징으로 하는 에스 렘(SRAM) 셀.
  2. 제1항에 있어서, 상기 제1 게이트전극 패턴과 제2 게이트전극 패턴은 수직하게 교차하도록 형성된 것을 특징으로 하는 에스 렘(SRAM) 셀.
  3. 반도체기판에 활성영역 및 필드영역을 한정하는 단계; 상기 반도체기판상에 적어도 하나 이상의 필드영역에 형성된 필드산화막과 둘 이상의 활성영역을 포함하는 기판상에 제1 게이트전극 패턴 게이트를 형성하는 단계; 상기 제1 게이트전극 패턴의 측벽에 제1 스페이서를 형성하는 단계; 상기 필드산화막을 덮고 있는 상기 제1 게이트전극 패턴상에서 필드산화막을 벗어나지 않고 서로 직접 연결되지 않으며 그측벽에 제2 스페이서를 갖는 제2 게이트전극 패턴을 형성하는 단계; 및 상기 제2 게이트전극 패턴의 측벽과 도전층의 일부분을 노출시키고 이것을 마스크로 하여 상기 제1 게이트전극 패턴을 셀 별로 분리시키는 단계를 포함하는 것을 특징으로 하는 에스 렘(SRAM) 셀 제조방법.
  4. 제3항에 있어서, 제1 게이트전극 패턴의 제1 절연막 및 제1 도전층 대비 상기 제2 게이트전극 패턴의 절연막과 제2 스페이서의 식각선택비가 양호하도록 형성하는 것을 특징으로 하는 에스 렘(SRAM) 셀 제조방법.
KR1019950011618A 1995-05-11 1995-05-11 에스 렘 셀 및 그 제조방법 KR0144894B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950011618A KR0144894B1 (ko) 1995-05-11 1995-05-11 에스 렘 셀 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950011618A KR0144894B1 (ko) 1995-05-11 1995-05-11 에스 렘 셀 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960043233A KR960043233A (ko) 1996-12-23
KR0144894B1 true KR0144894B1 (ko) 1998-07-01

Family

ID=66523469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011618A KR0144894B1 (ko) 1995-05-11 1995-05-11 에스 렘 셀 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0144894B1 (ko)

Also Published As

Publication number Publication date
KR960043233A (ko) 1996-12-23

Similar Documents

Publication Publication Date Title
KR100259078B1 (ko) 박막트랜지스터 및 이의 제조방법
KR100298581B1 (ko) 반도체 소자 및 그 제조방법
JP2780162B2 (ja) 半導体デバイスの製造方法
JPH11312792A (ja) Ｄｒａｍセルのキャパシタの製造方法
KR100192521B1 (ko) 반도체장치의 제조방법
KR100597619B1 (ko) 반도체 소자 제조방법
KR0144894B1 (ko) 에스 렘 셀 및 그 제조방법
KR100367501B1 (ko) 반도체소자의자기정렬적인콘택형성방법
KR0131728B1 (ko) 반도체소자의 콘택 제조방법
KR0135690B1 (ko) 반도체소자의 콘택 제조방법
KR100558540B1 (ko) 반도체 소자 제조방법
JP3361377B2 (ja) 半導体装置及びその製造方法
KR0151376B1 (ko) 반도체 소자의 커패시터 제조방법
KR970010773B1 (ko) 디램(dram) 제조 방법
KR100486231B1 (ko) 반도체장치의실린더형하부전극구조를가지는커패시터형성방법
KR100339418B1 (ko) 반도체 소자의 제조 방법
KR100314800B1 (ko) 반도체소자의박막트랜지스터제조방법
KR100309816B1 (ko) 플래쉬메모리소자의제조방법
KR100209234B1 (ko) 스태틱 램 제조 방법
KR100218727B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100321759B1 (ko) 반도체소자제조방법
KR100196504B1 (ko) 스태틱 램 제조 방법
KR0171736B1 (ko) 전계효과트랜지스터 제조 방법
KR100525118B1 (ko) 반도체 메모리셀 형성방법
KR930008884B1 (ko) 스택커패시터 셀 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100413

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee