JPWO2021144648A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2021144648A5
JPWO2021144648A5 JP2021571060A JP2021571060A JPWO2021144648A5 JP WO2021144648 A5 JPWO2021144648 A5 JP WO2021144648A5 JP 2021571060 A JP2021571060 A JP 2021571060A JP 2021571060 A JP2021571060 A JP 2021571060A JP WO2021144648 A5 JPWO2021144648 A5 JP WO2021144648A5
Authority
JP
Japan
Prior art keywords
conductor
semiconductor
insulator
storage device
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021571060A
Other languages
English (en)
Other versions
JPWO2021144648A1 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/IB2020/062472 external-priority patent/WO2021144648A1/ja
Publication of JPWO2021144648A1 publication Critical patent/JPWO2021144648A1/ja
Publication of JPWO2021144648A5 publication Critical patent/JPWO2021144648A5/ja
Pending legal-status Critical Current

Links

Claims (13)

  1. 第1導電体と、
    前記第1導電体上方の第2導電体と、
    前記第2導電体上方の第3導電体と、
    前記第3導電体上方の第4導電体と、
    前記第4導電体上方の第5導電体と、
    前記第5導電体上方の第6導電体と、
    第7導電体と、
    第1絶縁体と、
    第2絶縁体と、
    第1半導体と、
    第2半導体と、
    を有し、
    少なくとも前記第3導電体および前記第4導電体は、それぞれが開口を有し、
    前記開口それぞれにおいて、内側側面から順に前記第1絶縁体、前記第1半導体、前記第2絶縁体、および前記第2半導体が設けられ、
    前記第3導電体と前記第2絶縁体の間の領域において、前記第1半導体と前記第2絶縁体の間に前記第7導電体が設けられ、
    前記第1半導体は、前記第2導電体の上面、および前記第5導電体の側面接し、
    前記第2半導体は、前記第1導電体の上面、および前記第6導電体の側面接する記憶装置。
  2. 前記第3導電体が有する前記開口の内側において、前記第1絶縁体、前記第1半導体、前記第7導電体、前記第2絶縁体、および前記第2半導体がそれぞれ同心円状の層として設けられる、
    請求項1に記載の記憶装置。
  3. 前記第4導電体が有する前記開口の内側において、前記第1絶縁体、前記第1半導体、前記第2絶縁体、および前記第2半導体がそれぞれ同心円状の層として設けられる、
    請求項1または請求項2に記載の記憶装置。
  4. 前記第1半導体が第1の酸化物半導体である、
    請求項1乃至請求項3のいずれか1項に記載の記憶装置。
  5. 前記第1の酸化物半導体は、インジウム、元素M(元素Mは、アルミニウム、ガリウム、イットリウム、スズ、およびチタンから選ばれた一、または複数)、および亜鉛を含む請求項4に記載の記憶装置。
  6. 前記第2半導体が第2の酸化物半導体である、
    請求項1乃至請求項5のいずれか1項に記載の記憶装置。
  7. 前記第1の酸化物半導体は、インジウム、元素M(元素Mは、アルミニウム、ガリウム、イットリウム、スズ、およびチタンから選ばれた一、または複数)、および亜鉛を含む請求項6に記載の記憶装置。
  8. 前記開口は、前記第2導電体、および前記第5導電体にも設けられ、
    前記第2導電体と、前記第2半導体の間に、前記第2絶縁体が設けられ、
    前記第5導電体と、前記第2半導体の間に、前記第2絶縁体が設けられる、
    請求項1乃至請求項7のいずれか1項に記載の記憶装置。
  9. 第1導電体を形成し、
    前記第1導電体上方に第2導電体を形成し、
    前記第2導電体と電気的に接続する第1半導体を形成し、
    前記第1半導体、および前記第2導電体に開口を形成し、
    前記開口内において、前記第1半導体の側面、および前記第2導電体の側面を覆う絶縁体を形成し、
    前記第1導電体と電気的に接続する第2半導体を形成する工程を有し、
    前記第1半導体と前記第2半導体の間に前記絶縁体が設けられ、
    前記第2導電体と前記第2半導体の間に前記絶縁体が設けられる、記憶装置の作製方法。
  10. 前記第1半導体が第1の酸化物半導体である、
    請求項9に記載の記憶装置の作製方法。
  11. 前記第1の酸化物半導体は、インジウム、元素M(元素Mは、アルミニウム、ガリウム、イットリウム、スズ、およびチタンから選ばれた一、または複数)、および亜鉛を含む請求項10に記載の記憶装置の作製方法。
  12. 前記第2半導体が第2の酸化物半導体である、
    請求項9乃至請求項11のいずれか1項に記載の記憶装置の作製方法。
  13. 前記第2の酸化物半導体は、インジウム、元素M(元素Mは、アルミニウム、ガリウム、イットリウム、スズ、およびチタンから選ばれた一、または複数)、および亜鉛を含む請求項12に記載の記憶装置の作製方法。
JP2021571060A 2020-01-16 2020-12-28 Pending JPWO2021144648A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020005330 2020-01-16
PCT/IB2020/062472 WO2021144648A1 (ja) 2020-01-16 2020-12-28 記憶装置およびその作製方法

Publications (2)

Publication Number Publication Date
JPWO2021144648A1 JPWO2021144648A1 (ja) 2021-07-22
JPWO2021144648A5 true JPWO2021144648A5 (ja) 2023-12-21

Family

ID=76864017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021571060A Pending JPWO2021144648A1 (ja) 2020-01-16 2020-12-28

Country Status (3)

Country Link
US (1) US20230352090A1 (ja)
JP (1) JPWO2021144648A1 (ja)
WO (1) WO2021144648A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI648825B (zh) * 2017-03-16 2019-01-21 日商東芝記憶體股份有限公司 半導體記憶體
JP7195068B2 (ja) * 2017-06-26 2022-12-23 株式会社半導体エネルギー研究所 半導体装置、電子機器
WO2019003042A1 (ja) * 2017-06-27 2019-01-03 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US10665604B2 (en) * 2017-07-21 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device

Similar Documents

Publication Publication Date Title
US11024802B2 (en) Method of fabricating resistive memory
CN102456665B (zh) 用于金属-氧化物-金属电容器的保护结构
US10153432B2 (en) Resistive random access memory structure and manufacturing method thereof
CN109560194B (zh) 半导体装置及其制造方法
JPWO2021140407A5 (ja)
TWI464831B (zh) 半導體元件的製造方法
JP2008504679A5 (ja)
JP2022103223A5 (ja) 半導体装置
US8723250B2 (en) Integrated circuit devices including complex dielectric layers and related fabrication methods
SG10201804464UA (en) Three-dimensional semiconductor memory device and method of fabricating the same
TWI553780B (zh) 接觸結構以及採用該接觸結構的半導體記憶元件
TW201507111A (zh) 顯示裝置及其製造方法
JP2005531919A5 (ja)
JP2020053680A5 (ja) 半導体装置
JP2004165559A5 (ja)
JP2004014714A (ja) キャパシタの製造方法
CN105336667B (zh) 一种半导体器件的制造方法
CN106356450A (zh) 存储元件及其制造方法
TW201521255A (zh) 有機電激發光二極體儲存電容結構及其製備方法
CN107507833A (zh) 一种三维存储器及其制备方法
TWI709248B (zh) 電容及其製作方法
JPWO2020021383A5 (ja)
JPWO2021144648A5 (ja)
CN105990394A (zh) 存储元件及其制作方法
JPWO2021038361A5 (ja)