JPWO2020121469A1 - 電力変換装置 - Google Patents

Abstract

交流電源からの入力電流の制御と、直流コンデンサの電圧制御との干渉を抑制して双方の制御を高精度に行え、直流コンデンサの容量低減および小型化が可能な電力変換装置を提供する。電力変換回路（１）は、整流ブリッジ回路（３）と、上下レグ（４ａ，４ｂ）が直列接続されたレグ回路（４）と、直流コンデンサ（Ｃｆ）と、平滑コンデンサ（Ｃｄｃ）と、リアクトル（Ｌ）とを備える。制御回路（７）は、制御周期内で、交流電源（２）からの入力電流を制御しつつ直流コンデンサ（Ｃｆ）の電圧を制御するように、レグ回路（４）をデューティ比を生成してＰＷＭ制御する。そして、デューティ比を生成する際、各レグ（４ａ，４ｂ）に対し、デューティ比の合計を１周期内で一定にする。

Description

本願は、スイッチング制御により交流電力を直流電力に変換する電力変換装置に関するものである。

複数の半導体スイッチング素子を直列に接続した回路と、エネルギ移行用の直流コンデンサと、リアクトルとを備えて、直流コンデンサの充放電を利用してマルチレベルの直流電力を出力する電力変換装置が知られている。
特許文献１に記載される従来の電力変換装置では、複数の半導体スイッチング素子と直流コンデンサとを有するインバータ回路と、複数の半導体スイッチング素子から成るコンバータ回路とを備える。制御部は、インバータ回路の直流コンデンサの電圧を直流電圧目標に追従させると共に、交流電源からの入力電流の力率が１になるように、インバータ回路およびコンバータ回路を制御する。また制御部は、予め設定した電圧条件に応じてコンバータ回路をＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御に切り替える期間を設けて前記入力電流の力率が１になるように制御し、前記電圧条件に対して電圧補正値を加えて前記コンバータ回路のＰＷＭ制御への切り替えを判定する。

また、特許文献２に記載される従来の電力変換装置では、整流回路に接続されるリアクトルと、レグ部と、直流コンデンサとを備える。レグ部は、２つのダイオード、第１、第２スイッチング素子が直列に平滑コンデンサの正負端子間に接続されて成る。制御回路は、第１、第２スイッチング素子を等しい駆動周期で基準位相を半周期ずらせて高周波ＰＷＭ制御し、１周期内の第１、第２スイッチング素子の各オン期間の合計と比率とを制御して、入力交流の高力率制御と直流コンデンサの電圧制御との双方を可能にする。

特開２０１７−８５６９１号公報 国際特許公開ＷＯ２０１５／０４５４８５号

上記特許文献１に記載される従来の電力変換装置では、交流電源の周期で制御の切り替えを行うため、直流コンデンサの充放電時定数が交流電源周期の１／４以上になる。このため、直流コンデンサの容量低減および小型化が困難であった。
また上記特許文献２に記載される従来の電力変換装置では、直流コンデンサの充電期間と放電期間との調整をスイッチング周期内で行っているが、入力電流の高力率制御に干渉して直流コンデンサが電圧制御される。このため、入力電流の制御精度を維持して直流コンデンサの容量低減を図ることは困難であった。

本願は、上記のような課題を解決するための技術を開示するものであり、交流電源からの入力電流の制御と、直流コンデンサの電圧制御との干渉を抑制して双方の制御を高精度に行え、直流コンデンサの容量低減および小型化が可能な電力変換装置を提供することを目的とする。

本願に開示される電力変換装置は、交流電源に接続される整流ブリッジ回路と、それぞれ接続点を介して直列接続された複数の半導体素子から成り直列接続される上レグおよび下レグを有し、少なくとも前記下レグの前記複数の半導体素子がスイッチング素子であって、直流母線間に接続されると共に前記ダイオードブリッジ回路を介して前記交流電源に接続されるレグ回路と、前記上レグ内の前記接続点と前記下レグ内の前記接続点との間に接続される少なくとも１つの直流コンデンサと、前記交流電源と前記レグ回路との間の電流経路内に挿入されるリアクトルと、前記直流母線間に接続される平滑コンデンサと、を備え、前記交流電源からの交流電力を直流電力に変換して出力する電力変換回路と、前記電力変換回路を出力制御する制御回路とを備える。前記制御回路は、前記交流電源からの入力電流を制御しつつ前記直流コンデンサの電圧を指令値に追従させるように前記レグ回路をデューティ比を生成してＰＷＭ制御し、前記上下レグの内、前記スイッチング素子を有する各レグに対し、当該レグに対応するデューティ比の合計を１周期内で一定にする。

本願に開示される電力変換装置によれば、交流電源からの入力電流の制御と、直流コンデンサの電圧制御との干渉を抑制して双方の制御を高精度に行え、直流コンデンサの容量低減および小型化が図れる。これにより、電力変換装置の小型化を促進できる。

実施の形態１による電力変換装置の概略構成を示す図である。 実施の形態１による電力変換装置の制御回路の制御ブロック図である。 実施の形態１による電力変換装置の電圧電流波形と動作範囲を示す図である。 実施の形態１による１動作範囲におけるスイッチング状態の種類を示す図である。 実施の形態１による１動作範囲におけるスイッチング状態の種類を示す図である。 実施の形態１による１動作範囲におけるスイッチング状態の種類を示す図である。 実施の形態１による１動作範囲におけるスイッチング状態の種類を示す図である。 実施の形態１による１動作範囲のスイッチングパターンと制御を説明する波形図である。 図８の制御を説明する電流経路図である。 実施の形態１による１動作範囲のスイッチングパターンと制御を説明する波形図である。 図１０の制御を説明する電流経路図である。 実施の形態１による１動作範囲のスイッチングパターンと制御を説明する波形図である。 図１２の制御を説明する電流経路図である。 実施の形態１による１動作範囲のスイッチングパターンと制御を説明する波形図である。 図１４の制御を説明する電流経路図である。 実施の形態１による高力率制御演算器の制御ブロックである。 実施の形態１によるコンデンサ電圧制御演算器の制御ブロックである。 実施の形態１による直流コンデンサの電圧調整における制御を説明する波形図である。 図１８の制御を説明する制御ブロック図である。 実施の形態１による直流コンデンサの電圧調整における制御を説明する波形図である。 図２０の制御を説明する制御ブロック図である。 実施の形態１による効果を説明する為の電力変換装置の電圧電流波形である。 実施の形態１の別例による電力変換装置の概略構成を示す図である。 実施の形態２による電力変換装置の概略構成を示す図である。 実施の形態２による電力変換装置の制御回路の制御ブロック図である。 実施の形態２による電力変換装置の電圧電流波形と動作範囲を示す図である。 実施の形態２による１動作範囲におけるスイッチング状態の種類を示す図である。 実施の形態２による１動作範囲におけるスイッチング状態の種類を示す図である。 実施の形態２による１動作範囲におけるスイッチング状態の種類を示す図である。 実施の形態２による１動作範囲のスイッチングパターンと制御を説明する波形図である。 図３０の制御を説明する電流経路図である。 実施の形態２による１動作範囲のスイッチングパターンと制御を説明する波形図である。 図３２の制御を説明する電流経路図である。 実施の形態２による１動作範囲のスイッチングパターンと制御を説明する波形図である。 図３４の制御を説明する電流経路図である。 実施の形態２によるコンデンサ電圧制御演算器の制御ブロックである。 実施の形態２による直流コンデンサの電圧調整における制御を説明する波形図である。 図３７の制御を説明する制御ブロック図である。 図３７の制御を説明する制御ブロック図である。 実施の形態２による直流コンデンサの電圧調整における制御を説明する波形図である。 図４０の制御を説明する制御ブロック図である。 図４０の制御を説明する制御ブロック図である。 実施の形態３による電力変換装置の概略構成を示す図である。 実施の形態３の別例による電力変換装置の概略構成を示す図である。 実施の形態４による電力変換装置の概略構成を示す図である。 実施の形態４の別例による電力変換装置の概略構成を示す図である。

実施の形態１．
図１は、実施の形態１による電力変換装置の概略構成を示す図である。
図１に示すように、電力変換装置１００は、電力変換回路１と、電力変換回路１を出力制御する制御回路７とを備えて、交流電源２からの交流電力を電力変換して負荷５に直流電力を供給する。
電力変換回路１は、トーテムポール方式のＡＣ／ＤＣコンバータ回路で構成され、交流電源２に接続される整流ブリッジ回路３と、レグ回路４と、直流コンデンサＣｆと、平滑コンデンサＣｄｃと、交流電源２からの入力電流ｉａｃを限流するリアクトルＬとを備える。

整流ブリッジ回路３と、レグ回路４と、平滑コンデンサＣｄｃとは、それぞれ直流母線間に接続される。整流ブリッジ回路３は、２つのダイオードＤ１、Ｄ２が直列接続されて成るハーフブリッジ回路である。２つのダイオードＤ１、Ｄ２の接続点である整流ブリッジ回路３の中点は交流電源２の第１端にリアクトルＬを介して接続され、レグ回路４は、整流ブリッジ回路３を介して交流電源２に接続される。
レグ回路４は、直列接続される上レグ４ａおよび下レグ４ｂを有し、上レグ４ａと下レグ４ｂとの接続点である中点は交流電源２の第２端に接続される。上レグ４ａは半導体素子であるスイッチング素子Ｑ１、Ｑ２が接続点を介して直列接続されて成り、下レグ４ｂは半導体素子であるスイッチング素子Ｑ３、Ｑ４が接続点を介して直列接続されて成る。
以下、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４は、単にＱ１、Ｑ２、Ｑ３、Ｑ４と記載する。

直流コンデンサＣｆは、上レグ４ａ内のＱ１、Ｑ２の接続点と、下レグ４ｂ内のＱ３、Ｑ４の接続点との間に接続される。
平滑コンデンサＣｄｃは、レグ回路４の負荷５側に、負荷５と並列に接続される。
直流コンデンサＣｆおよび平滑コンデンサＣｄｃは、アルミ電解コンデンサ、フィルムコンデンサなどで構成することができる。

レグ回路４に用いられるＱ１、Ｑ２、Ｑ３、Ｑ４は、ダイオードが逆並列に接続されたＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、あるいはソース・ドレイン間にダイオードが接続されたＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、あるいはカスコード型のＧａＮ−ＨＥＭＴ（Ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ−Ｈｉｇｈ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）などが用いられる。また、ダイオードはスイッチング素子に内蔵されたダイオードを用いても良く、外付けに別途接続して用いても良い。
なお、整流ブリッジ回路３は、ダイオードＤ１、Ｄ２ではなくスイッチング素子を用いて構成してもよく、レグ回路４に用いた同様のスイッチング素子が用いられる。

また、交流電源２の交流電圧ｖａｃ、直流コンデンサＣｆの電圧Ｖｃｆ、平滑コンデンサＣｄｃの電圧Ｖｄｃが、それぞれ電圧センサにより検出されて制御回路７に入力される。なお、交流電源２の交流電圧Ｖａｃにおいて、交流電圧ｖａｃは、特に瞬時電圧を示す。
さらに、交流電源２からの入力電流ｉａｃが、電流センサにより検出されて制御回路７に入力される。制御回路７は、入力される電圧、電流の情報に基づいて、レグ回路４内のＱ１、Ｑ２、Ｑ３、Ｑ４へのゲート信号ＧＱ（ＧＱ１、ＧＱ２、ＧＱ３、ＧＱ４）を生成して、Ｑ１、Ｑ２、Ｑ３、Ｑ４をＰＷＭ制御により高周波スイッチングし、電力変換回路１を制御する。

図２は、制御回路７の制御ブロック図である。
図２に示すように、制御回路７は、スイッチングパターンＳＰを生成するパターン生成器１０と、入力電流ｉａｃを制御する高力率制御演算器１１（以下、第１制御器１１）と、直流コンデンサＣｆの電圧Ｖｃｆを制御するコンデンサ電圧制御演算器１２（以下、第２制御器１２）と、加減算判定器１３と、加算器１４と、ゲート信号生成器１５とを備える。

パターン生成器１０は、制御周期の１周期内で変化するレグ回路４の複数のスイッチング状態の組み合わせから成るスイッチングパターンＳＰを生成する。第１制御器１１は、生成されたスイッチングパターンＳＰを用いて、入力電流ｉａｃの力率が改善するように制御して交流電力を直流電力に変換して出力させるための第１デューティ比Ｄ−ＰＦＣを生成する。第２制御器１２は、直流コンデンサＣｆの電圧Ｖｃｆが指令値Ｖｃｆ＊に追従するように第２デューティ比Ｄ−Ｖｃｆを生成する。

加減算判定器１３および加算器１４により、第１デューティ比Ｄ−ＰＦＣに第２デューティ比Ｄ−Ｖｃｆが加算あるいは減算されて、レグ回路４のデューティ比Ｄが演算される。この場合、デューティ比Ｄとして、上レグ４ａ内のＱ１、Ｑ２に対するデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２が演算される。加減算判定器１３は、スイッチングパターンＳＰに応じて第２デューティ比Ｄ−Ｖｃｆの加算あるいは減算を判定し、減算の場合は、第２デューティ比Ｄ−Ｖｃｆの極性を反転させて加算器１４に入力する。そして、Ｑ１、Ｑ２に対するデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２の合計が１周期内で一定になるように、デューティ比Ｄ−Ｑ１、Ｄ−Ｑ２が生成される。

ゲート信号生成器１５は、デューティ比Ｄ−Ｑ１、Ｄ−Ｑ２に基づいて下レグ４ｂ内のＱ３、Ｑ４に対するデューティ比Ｄ−Ｑ３、Ｄ−Ｑ４を求める。そして、スイッチングパターンＳＰに基づいて、各デューティ比Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３、Ｄ−Ｑ４とキャリア波とを比較するＰＷＭ制御を行うと共に、スイッチングパターンＳＰに基づいて、レグ回路４内のＱ１、Ｑ２、Ｑ３、Ｑ４へのゲート信号ＧＱ（ＧＱ１、ＧＱ２、ＧＱ３、ＧＱ４）を生成する。キャリア波には、三角波または鋸波等が用いられる。
なお、Ｑ３、Ｑ４に対するデューティ比Ｄ−Ｑ３、Ｄ−Ｑ４は、Ｄ−Ｑ３＝１−（Ｄ−Ｑ２）、Ｄ−Ｑ４＝１−（Ｄ−Ｑ１）、により求められる。ゲート信号ＧＱ２、ＧＱ３は、互いにオンオフが反転する信号であり、ゲート信号ＧＱ１、ＧＱ４は、互いにオンオフが反転する信号である。

次に、制御回路７の制御の詳細、および電力変換回路１の動作について詳述する。
電力変換回路１は、レグ回路４内のＱ１、Ｑ２、Ｑ３、Ｑ４が高周波スイッチングすることでリアクトルＬに流れる入力電流ｉａｃを高力率に制御しながら電圧を昇圧し、平滑コンデンサＶｄｃにて電力を平滑して、負荷５に直流電力を供給する。
図３は、電力変換装置１００の電圧電流波形と動作範囲を示す図である。系統電源等の交流電源２の１周期における電圧Ｖａｃ、直流コンデンサＣｆの電圧Ｖｃｆ、電力変換回路１の出力電圧となる平滑コンデンサＣｄｃの電圧Ｖｄｃ、および入力電流ｉａｃの波形が図３に示される。

制御回路７は、入力される交流電圧ｖａｃ、電圧Ｖｃｆおよび電圧Ｖｄｃの各電圧の大小関係に基づいて複数の動作範囲α１〜α４を決定する。この場合、交流電源２の半周期で２つ、１周期では４つの動作範囲が存在する。
この場合、電圧条件は、Ｖｃｆ＝Ｖｄｃ／２、Ｖｄｃ＞ｖａｃである。なお、電圧Ｖｃｆについては、電圧Ｖｄｃ以下であればＶｄｃ／２に限るものではない。

パターン生成器１０は、各動作範囲α１〜α４に応じてスイッチングパターンＳＰを生成する。
上述したように、スイッチングパターンＳＰは、制御周期の１周期内で変化するレグ回路４の複数のスイッチング状態の組み合わせから成る。なお、この場合、ＰＷＭ制御のスイッチング周期が制御周期に一致する。
ゲート信号ＧＱ（ＧＱ１、ＧＱ２、ＧＱ３、ＧＱ４）の１周期分は、後述するように、レグ回路４内の各Ｑ１、Ｑ２、Ｑ３、Ｑ４のオンオフによるスイッチング状態を４つ組み合わせたものとなる。この４つのスイッチング状態の組み合わせをスイッチングパターンＳＰとする。このとき、入力電流ｉａｃを制御するために、リアクトルＬに正電圧を印加して励磁するスイッチング状態と、負電圧を印加してリセットするスイッチング状態とが交互になるように組み合わされる。

電力変換回路１において、リアクトルＬを励磁する動作およびリセットする動作は、各動作範囲α１〜α４毎に異なる。
図４〜図７は、各動作範囲α１〜α４におけるスイッチング状態の種類を示す図である。ゲート信号ＧＱ（ＧＱ１、ＧＱ２、ＧＱ３、ＧＱ４）が１の時、Ｑ１、Ｑ２、Ｑ３、Ｑ４はオン、ゲート信号ＧＱ（ＧＱ１、ＧＱ２、ＧＱ３、ＧＱ４）が０の時、Ｑ１、Ｑ２、Ｑ３、Ｑ４はオフとなる。各スイッチング状態における直流コンデンサＣｆの充電、放電あるいはスルーの状態、リアクトルＬの印加電圧も併せて示す。

図４に示すように、ｖａｃが正極性でＶｃｆ以下である動作範囲α１において、スイッチング状態Ａ１ではリアクトルＬが励磁され、スイッチング状態Ｄ１、Ｅ１、Ｆ１ではリアクトルＬがリセットされる。この場合、直流コンデンサＣｆがスルーとなるスイッチング状態Ａ１でのみリアクトルＬが励磁される。
図５に示すように、ｖａｃが正極性でＶｃｆを超える動作範囲α２において、スイッチング状態Ａ２、Ｂ２、Ｃ２ではリアクトルＬが励磁され、スイッチング状態Ｄ２ではリアクトルＬがリセットされる。この場合、直流コンデンサＣｆがスルーとなるスイッチング状態Ｄ２でのみリアクトルＬがリセットされる。

図６に示すように、ｖａｃが負極性で、その絶対値がＶｃｆ以下である動作範囲α３において、スイッチング状態Ａ３、Ｂ３、Ｃ３ではリアクトルＬが励磁され、スイッチング状態Ｄ３ではリアクトルＬがリセットされる。この場合、直流コンデンサＣｆがスルーとなるスイッチング状態Ｄ３でのみリアクトルＬがリセットされる。
図７に示すように、ｖａｃが負極性で、その絶対値がＶｃｆを超える動作範囲α４において、スイッチング状態Ａ４ではリアクトルＬが励磁され、スイッチング状態Ｄ４、Ｅ４、Ｆ４ではリアクトルＬがリセットされる。この場合、直流コンデンサＣｆがスルーとなるスイッチング状態Ａ４でのみリアクトルＬが励磁される。

上述したように、パターン生成器１０は、各動作範囲α１〜α４に応じてスイッチングパターンＳＰを生成する。
パターン生成器１０は、１周期内でリアクトルＬの励磁とリセットを交互に繰り返し、かつ、直流コンデンサＣｆの充電と放電とを１回ずつ行うように、各動作範囲α１〜α４で使用可能なスイッチング状態から重複を許して４つのスイッチング状態を選択して組み合わせることでスイッチングパターンＳＰを生成する。１周期内はスイッチング状態により４つの区間で構成され、１周期内に直流コンデンサＣｆの充電する区間と放電する区間とを同数で１回ずつ有する。

動作範囲α１における制御を、図８および図９に基づいて以下に説明する。
図８は、動作範囲α１におけるスイッチングパターンＳＰ（Ａ１−Ｅ１−Ａ１−Ｆ１）と、入力電流ｉａｃと、ゲート信号ＧＱ（ＧＱ１、ＧＱ２、ＧＱ３、ＧＱ４）と、直流コンデンサＣｆの充放電状態とを示す。
図９は、スイッチングパターンＳＰ（Ａ１−Ｅ１−Ａ１−Ｆ１）を用いた時の、電力変換回路１内の電流経路を示す図である。
図８および図９に示すように、制御周期（スイッチング周期）の１周期で、Ａ１（励磁）−Ｅ１（リセットおよび放電）−Ａ１（励磁）−Ｆ１（リセットおよび充電）と変化する。即ち、リアクトルＬの励磁とリセットを交互に繰り返し、かつ直流コンデンサＣｆの充電と放電とが１回ずつ行われる。

動作範囲α２における制御を、図１０および図１１に基づいて以下に説明する。
図１０は、動作範囲α２におけるスイッチングパターンＳＰ（Ｂ２−Ｄ２−Ｃ２−Ｄ２）と、入力電流ｉａｃと、ゲート信号ＧＱ（ＧＱ１、ＧＱ２、ＧＱ３、ＧＱ４）と、直流コンデンサＣｆの充放電状態とを示す。
図１１は、スイッチングパターンＳＰ（Ｂ２−Ｄ２−Ｃ２−Ｄ２）を用いた時の、電力変換回路１内の電流経路を示す図である。
図１０および図１１に示すように、制御周期（スイッチング周期）の１周期で、Ｂ２（励磁および放電）−Ｄ２（リセット）−Ｃ２（励磁および充電）−Ｄ２（リセット）と変化する。即ち、リアクトルＬの励磁とリセットを交互に繰り返し、かつ直流コンデンサＣｆの充電と放電とが１回ずつ行われる。

動作範囲α３における制御を、図１２および図１３に基づいて以下に説明する。
図１２は、動作範囲α３におけるスイッチングパターンＳＰ（Ｂ３−Ｄ３−Ｃ３−Ｄ３）と、入力電流ｉａｃと、ゲート信号ＧＱ（ＧＱ１、ＧＱ２、ＧＱ３、ＧＱ４）と、直流コンデンサＣｆの充放電状態とを示す。
図１３は、スイッチングパターンＳＰ（Ｂ３−Ｄ３−Ｃ３−Ｄ３）を用いた時の、電力変換回路１内の電流経路を示す図である。
図１２および図１３に示すように、制御周期（スイッチング周期）の１周期で、Ｂ３（励磁および放電）−Ｄ３（リセット）−Ｃ３（励磁および充電）−Ｄ３（リセット）と変化する。即ち、リアクトルＬの励磁とリセットを交互に繰り返し、かつ直流コンデンサＣｆの充電と放電とが１回ずつ行われる。

動作範囲α４における制御を、図１４および図１５に基づいて以下に説明する。
図１４は、動作範囲α４におけるスイッチングパターンＳＰ（Ａ４−Ｅ４−Ａ４−Ｆ４）と、入力電流ｉａｃと、ゲート信号ＧＱ（ＧＱ１、ＧＱ２、ＧＱ３、ＧＱ４）と、直流コンデンサＣｆの充放電状態とを示す。
図１５は、スイッチングパターンＳＰ（Ａ４−Ｅ４−Ａ４−Ｆ４）を用いた時の、電力変換回路１内の電流経路を示す図である。
図１４および図１５に示すように、制御周期（スイッチング周期）の１周期で、Ａ４（励磁）−Ｅ４（リセットおよび放電）−Ａ４（励磁）−Ｆ４（リセットおよび充電）と変化する。即ち、リアクトルＬの励磁とリセットを交互に繰り返し、かつ直流コンデンサＣｆの充電と放電とが１回ずつ行われる。

以上のように、各動作範囲α１〜α４に応じて、１周期内でリアクトルＬの励磁とリセットを交互に繰り返し、かつ、直流コンデンサＣｆの充電と放電とを１回ずつ行うように、スイッチングパターンＳＰが生成される。このようなスイッチングパターンＳＰを用いて入力電流ｉａｃの力率を改善する制御と、直流コンデンサＣｆの電圧制御を行うことにより、高精度の制御応答性を得る事が可能になる。
制御回路７は、例えば、図４〜図７で示したような、動作範囲α１〜α４毎のスイッチング状態を示す情報をテーブルにて保持し、該テーブルを参照して複数のスイッチング状態を選択してスイッチングパターンＳＰを生成する。なお、外部指令に基づいてスイッチングパターンＳＰを決定しても良い。

そして、スイッチングパターンＳＰに応じたゲート信号ＧＱ（ＧＱ１、ＧＱ２、ＧＱ３、ＧＱ４）が生成される。
図８、図１０、図１２および図１４に示すように、ゲート信号ＧＱ１とゲート信号ＧＱ２とは、半周期分ずれた信号である。このように半周期分ずれたゲート信号ＧＱ１とゲート信号ＧＱ２とを基準としてレグ回路４をスイッチング制御することで、１周期内でリアクトルが励磁とリセットとを交互に２回ずつ行う動作となる。これにより、入力電流ｉａｃの力率が制御できる。また、直流コンデンサＣｆの充電と放電とが等しい回数で行えるようにスイッチングパターンＳＰを生成することで、直流コンデンサＣｆの電圧変動を抑制し、外部電源を必要としない回路構成とできる。

なお、図８、図１０、図１２および図１４において、１周期（ｔ０−ｔ４）内の中央のタイミングｔ２を固定とし、タイミングｔ１、ｔ３を可変とする。即ち、半周期分ずれたゲート信号ＧＱ１とゲート信号ＧＱ２とは、半周期ずれてＨｉ（ＯＮ）になるが、Ｌｏｗ（ＯＦＦ）になるタイミングはデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２により変化する。
入力電流ｉａｃの制御と、平滑コンデンサＣｄｃの電圧制御と、直流コンデンサＣｆの電圧制御は、すべてレグ回路４のＰＷＭ制御で行い、即ち、その指令となるデューティ比Ｄを用いて行う。制御回路７は、各動作範囲α１〜α４において、デューティ比Ｄ（Ｄ−Ｑ１、Ｄ−Ｑ２）によりタイミングｔ１、ｔ３を調整し、入力電流ｉａｃの高力率制御を行いながら、出力電圧（Ｖｄｃ）と直流コンデンサＣｆの電圧Ｖｃｆを制御する。

図１６は、第１制御器１１の制御ブロックである。第１制御器１１は、入力電流ｉａｃを、交流電源２の電圧ｖａｃに対して力率１になるように制御し、さらに平滑コンデンサＣｄｃの電圧制御を行うように、第１デューティ比Ｄ−ＰＦＣを生成する。
図１６に示すように、直流電圧指令値Ｖｄｃ＊と検出された平滑コンデンサＣｄｃの電圧Ｖｄｃとの偏差が、減算器１６にて演算される。この偏差が０に近づくように、ＰＩ（比例積分）制御器１７はＰＩ制御して振幅Ｉａｃ＊を演算する。ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）制御器１８は、交流電源２の電圧ｖａｃと同位相の正弦波信号ｓｉｎ（ωｔ）を生成する。そして、振幅Ｉａｃ＊と正弦波信号ｓｉｎ（ωｔ）とが乗算器１９により乗算されて電流指令ｉａｃ＊が演算される。
なお、平滑コンデンサＣｄｃの電圧制御を行わず、電流ｉａｃの高力率制御のみ行う場合は、電流指令Ｉａｃ＊を外部指令に基づいて設定しても良い。

次いで、電流指令ｉａｃ＊と検出された入力電流ｉａｃとの偏差が、減算器２０にて演算される。この偏差が０に近づくように、ＰＩ制御器２１はＰＩ制御した後、除算器２２にて、直流コンデンサＣｆの電圧Ｖｃｆで割ることによりデューティ比２２ａを演算する。
また、ＦＦ演算器２３では、パターン生成器１０にて生成したスイッチングパターンＳＰに基づいてフィードフォワード項２３ａを演算する。そして、フィードフォワード項２３ａとデューティ比２２ａとが加算器２４にて加算され、第１デューティ比Ｄ−ＰＦＣが生成される。

ＦＦ演算器２３は、動作範囲α１〜α４に応じた制御の切り替え時に、入力電流ｉａｃの高力率制御の応答性が良くなるように、フィードフォワード項２３ａを演算する。このように、フィードフォワード項２３ａを加算して第１デューティ比Ｄ−ＰＦＣが生成されるため、動作範囲α１〜α４に応じた制御の切り替え時における急峻な変化を抑制できる。

フィードフォワード項２３ａは、リアクトルＬの励磁とリセットに伴う電流の増減量が等しくなるような理論デューティ比の演算により求められ、１周期内で２つの理論式を導出する。例えば、動作範囲α１では以下の式（１）、式（２）により演算される。
（Ｖｄｃ−ｖａｃ−Ｖｃｆ）／（Ｖｄｃ−Ｖｃｆ） ・・・（１）
（Ｖｃｆ−ｖａｃ）／Ｖｃｆ ・・・（２）
式（１）は、動作範囲α１でのスイッチングパターンＳＰ（Ａ１−Ｅ１−Ａ１−Ｆ１）において、２つのスイッチング状態Ａ１、Ｅ１による電流の増減量をバランスさせる演算であり、式（２）は、２つのスイッチング状態Ａ１、Ｆ１による電流の増減量をバランスさせる演算である。

また例えば、動作範囲α２では、以下の式（３）、式（４）により演算される。
（Ｖｄｃ−ｖａｃ）／（Ｖｄｃ−Ｖｃｆ） ・・・（３）
（Ｖｄｃ−ｖａｃ）／Ｖｃｆ ・・・（４）
式（３）は、動作範囲α２でのスイッチングパターンＳＰ（Ｂ２−Ｄ２−Ｃ２−Ｄ２）において、２つのスイッチング状態Ｂ２、Ｄ２による電流の増減量をバランスさせる演算であり、式（４）は、２つのスイッチング状態Ｃ２、Ｄ２による電流の増減量をバランスさせる演算である。

図１７は、第２制御器１２の制御ブロックである。第２制御器１２は、直流コンデンサＣｆの電圧Ｖｃｆが指令値Ｖｃｆ＊に追従するように第２デューティ比Ｄ−Ｖｃｆを生成する。
図１７に示すように、指令値Ｖｃｆ＊と検出された直流コンデンサＣｆの電圧Ｖｃｆとの偏差が、減算器２５にて演算される。この偏差が０に近づくように、Ｐ（比例）制御器２６はＰ制御した後、除算器２７にて、直流コンデンサＣｆの電圧Ｖｃｆで割ることによりデューティ比２７ａを演算する。Ｓａｍｐｌｅ＆Ｈｏｌｄ器２８は、１周期毎でデューティ比２７ａの値を更新し、第２デューティ比Ｄ−Ｖｃｆとして出力する。

次に、加減算判定器１３の制御の詳細を説明する。
上述したように、第１デューティ比Ｄ−ＰＦＣに第２デューティ比Ｄ−Ｖｃｆが加算あるいは減算されて、レグ回路４のデューティ比Ｄ（Ｄ−Ｑ１、Ｄ−Ｑ２）が演算される。加減算判定器１３は、スイッチングパターンＳＰに応じて第２デューティ比Ｄ−Ｖｃｆの加算あるいは減算を判定する。その際、デューティ比Ｄ−Ｑ１、Ｄ−Ｑ２の合計が１周期内で一定になるように、加算あるいは減算を判定する。即ち、デューティ比Ｄ−Ｑ１、Ｄ−Ｑ２の合計は、直流コンデンサＣｆの電圧変動に拘わらず一定で、第１デューティ比Ｄ−ＰＦＣ（Ｑ１、Ｑ２の対応成分）の合計と等しくなる。

動作範囲α１における加減算判定器１３の動作例を以下に示す。
図１８は、動作範囲α１において、直流コンデンサＣｆの電圧Ｖｃｆが指令値Ｖｃｆ＊より高くなり、電圧Ｖｃｆを低下させる場合の制御を説明する波形図である。図１９は、図１８の制御を示す制御ブロック図である。
図１８に示すように、Ｑ１がオフするタイミングｔ１を図中左に移動させて放電区間を長くし、Ｑ２がオフするタイミングｔ３を図中右に移動させて充電区間を短くする。図１９に示すように、デューティ比Ｄ−Ｑ１の生成において、加減算判定器１３は、第１デューティ比Ｄ−ＰＦＣから第２デューティ比Ｄ−Ｖｃｆを減算させるように判定してデューティ比Ｄ−Ｑ１を低下させる。また、デューティ比Ｄ−Ｑ２の生成において、第１デューティ比Ｄ−ＰＦＣに第２デューティ比Ｄ−Ｖｃｆを加算させるように判定してデューティ比Ｄ−Ｑ２を増大させる。

図２０は、動作範囲α１において、直流コンデンサＣｆの電圧Ｖｃｆが指令値Ｖｃｆ＊より低くなり、電圧Ｖｃｆを増加させる場合の制御を説明する波形図である。図２１は、図２０の制御を示す制御ブロック図である。
図２０に示すように、Ｑ１がオフするタイミングｔ１を図中右に移動させて放電区間を短くし、Ｑ２がオフするタイミングｔ３を図中左に移動させて充電区間を長くする。図２１に示すように、デューティ比Ｄ−Ｑ１の生成において、加減算判定器１３は、第１デューティ比Ｄ−ＰＦＣに第２デューティ比Ｄ−Ｖｃｆを加算させるように判定してデューティ比Ｄ−Ｑ１を増加させる。また、デューティ比Ｄ−Ｑ２の生成において、第１デューティ比Ｄ−ＰＦＣから第２デューティ比Ｄ−Ｖｃｆを減算させるように判定してデューティ比Ｄ−Ｑ２を低下させる。

図１８および図１９で示した電圧Ｖｃｆを低下させる場合も、図２０および図２１で示した電圧Ｖｃｆを増加させる場合も、２つのデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２は、一方は第２デューティ比Ｄ−Ｖｃｆが加算され、他方は第２デューティ比Ｄ−Ｖｃｆが減算されているため、合計は変化せず一定となる。また、第２制御器１２内のＳａｍｐｌｅ＆Ｈｏｌｄ器２８が、１周期の間、第２デューティ比Ｄ−Ｖｃｆの値を保持して出力させるため、２つのデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２を、合計を確実に一定にして演算できる。
なお、上レグ４ａ内のＱ１、Ｑ２のデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２の合計が一定であれば、下レグ４ｂ内のＱ３、Ｑ４のデューティ比Ｄ−Ｑ３、Ｄ−Ｑ４の合計も一定となる。

このように、１制御周期（１スイッチング周期）毎に直流コンデンサＣｆの電圧制御を行うことができる。また、２つのデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２の合計が一定で、第１デューティ比Ｄ−ＰＦＣの合計と等しくなる。このため、入力電流ｉａｃの高力率制御への干渉も格段と抑制される。

以上のように、この実施の形態では、制御回路７は、スイッチングパターンＳＰを用いて、第１デューティ比Ｄ−ＰＦＣにより入力電流ｉａｃの制御と、直流コンデンサＣｆの充放電制御とを行う。さらに、加減算判定器１３により第１デューティ比Ｄ−ＰＦＣに第２デューティ比Ｄ−Ｖｃｆを加減算することにより、直流コンデンサＣｆの電圧変動を抑制する。２つのデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２は、直流コンデンサＣｆの電圧変動を抑制するために、それぞれ調整されるが、その合計は変化せず一定である。

このように、１制御周期（１スイッチング周期）毎に直流コンデンサＣｆの電圧制御を行うことができるため、直流コンデンサＣｆの充放電時定数を制御周期と同じにできる。このため、良好な制御応答性を維持して直流コンデンサＣｆの容量低減が可能になる。また、直流コンデンサＣｆの電圧変動に拘わらず、２つのデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２の合計が一定で、第１デューティ比Ｄ−ＰＦＣの合計と等しくなるため、入力電流ｉａｃの高力率制御への干渉も格段と抑制される。

例えば特許文献１による技術において、直流コンデンサＣｆの容量は数百μＦ以上必要であったが、この実施の形態の制御動作により、直流コンデンサＣｆの容量を数十μＦに低減しても回路動作を安定して行うことが可能となる。図２２は、この実施の形態により構成される数ｋＷ級の電力変換装置における電圧電流波形である。この場合、直流コンデンサＣｆの容量は２０μＦである。図に示すように、直流コンデンサＣｆは２０μＦの低容量で、入力電流ｉａｃの高力率制御と、直流コンデンサＣｆの電圧Ｖｃｆの一定制御を達成している。

以上のように、この実施の形態の制御動作により、入力電流ｉａｃの高力率制御と、直流コンデンサＣｆの電圧制御との干渉を抑制して双方の制御を高精度に行え、直流コンデンサＣｆの容量低減および小型化が図れる。これにより、電力変換装置１００の小型化を促進できる。

なお、上記実施の形態１では、フィードフォワード項２３ａを加算して第１デューティ比Ｄ−ＰＦＣを生成するものを示したが、このようなフィードフォワード制御を用いずに第１デューティ比Ｄ−ＰＦＣを生成しても良い。この場合、制御の切り替え時における急峻な変化に対する制御応答が劣るものではあるが、上述した効果が同様に得られる。

なお、上記実施の形態１では、整流ブリッジ回路３の中点と交流電源２の第１端との間にリアクトルＬを接続したが、リアクトルＬは、交流電源２とレグ回路４との間の電流経路内に挿入されれば良い。
図２３に示すように、整流ブリッジ回路３の中点と交流電源２の第１端との間にリアクトルＬｐを接続し、レグ回路４の中点と交流電源２の第２端との間にリアクトルＬｎを接続しても良い。この場合、交流電圧Ｖａｃの極性による電流経路に偏りがなくなるため、電力変換回路１内のコモンモードノイズの発生を抑制することができる。

実施の形態２．
図２４は、実施の形態２による電力変換装置の概略構成を示す図である。
図２４に示すように、電力変換装置２００は、電力変換回路１Ａと、電力変換回路１Ａを出力制御する制御回路７Ａとを備えて、交流電源２からの交流電力を電力変換して負荷５に直流電力を供給する。
電力変換回路１Ａは、トーテムポール方式のＡＣ／ＤＣコンバータ回路で構成され、交流電源２に接続される整流ブリッジ回路３と、レグ回路６と、２個の直流コンデンサである第１、第２直流コンデンサＣｆ１、Ｃｆ２と、平滑コンデンサＣｄｃと、交流電源２からの入力電流ｉａｃを限流するリアクトルＬとを備える。
この場合、レグ回路６と、第１、第２直流コンデンサＣｆ１、Ｃｆ２と、制御回路７Ａとが上記実施の形態１と異なり、その他の構成は同じであるため、適宜説明を省略する。

整流ブリッジ回路３と、レグ回路６と、平滑コンデンサＣｄｃとは、それぞれ直流母線間に接続される。
レグ回路６は、直列接続される上レグ６ａおよび下レグ６ｂを有し、上レグ６ａと下レグ６ｂとの接続点である中点は交流電源２の第２端に接続される。上レグ６ａは半導体素子であるスイッチング素子Ｑ１、Ｑ２、Ｑ３がそれぞれ接続点を介して直列接続されて成り、下レグ６ｂは半導体素子であるスイッチング素子Ｑ４、Ｑ５、Ｑ６がそれぞれ接続点を介して直列接続されて成る。
以下、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６は、単にＱ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６と記載する。

第１直流コンデンサＣｆ１は、上レグ６ａ内のＱ２、Ｑ３の接続点と、下レグ６ｂ内のＱ４、Ｑ５の接続点との間に接続される。第２直流コンデンサＣｆ２は、上レグ６ａ内のＱ１、Ｑ２の接続点と、下レグ６ｂ内のＱ５、Ｑ６の接続点との間に接続される。このように、第２直流コンデンサＣｆ２が第１直流コンデンサＣｆ１よりレグ回路６の中央から外側に配置される。
第１、第２直流コンデンサＣｆ１、Ｃｆ２および平滑コンデンサＣｄｃは、アルミ電解コンデンサ、フィルムコンデンサなどで構成することができる。

レグ回路６に用いられるＱ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６は、上記実施の形態１と同様に、ダイオードが逆並列に接続されたＩＧＢＴ、あるいはソース・ドレイン間にダイオードが接続されたＭＯＳＦＥＴ、あるいはカスコード型のＧａＮ−ＨＥＭＴなどが用いられる。ダイオードはスイッチング素子に内蔵されたダイオードを用いても良く、外付けに別途接続して用いても良い。また、整流ブリッジ回路３は、ダイオードＤ１、Ｄ２ではなくスイッチング素子を用いて構成してもよい。

また、交流電源２の交流電圧ｖａｃ、第１、第２直流コンデンサＣｆ１、Ｃｆ２の電圧Ｖｃｆ１、Ｖｃｆ２、平滑コンデンサＣｄｃの電圧Ｖｄｃが、それぞれ電圧センサにより検出されて制御回路７Ａに入力される。
さらに、交流電源２からの入力電流ｉａｃが、電流センサにより検出されて制御回路７Ａに入力される。制御回路７Ａでは、入力される電圧、電流の情報に基づいて、レグ回路６内のＱ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６へのゲート信号ＧＱＡ（ＧＱ１、ＧＱ２、ＧＱ３、ＧＱ４、ＧＱ５、ＧＱ６）を生成して、Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６をＰＷＭ制御により高周波スイッチングし、電力変換回路１Ａを制御する。
この場合、制御回路７Ａは、スイッチング周期の２周期分を制御周期としてＱ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６を駆動制御する。なお、制御周期は、電力変換回路１Ａ内の直流コンデンサ（Ｃｆ１、Ｃｆ２）の個数分のスイッチング周期で決定される。

図２５は、制御回路７Ａの制御ブロック図である。
図２５に示すように、制御回路７Ａは、スイッチングパターンＳＰＡを生成するパターン生成器１０Ａと、入力電流ｉａｃを制御する高力率制御演算器１１Ａ（以下、第１制御器１１Ａ）と、第１、第２直流コンデンサＣｆ１、Ｃｆ１の電圧Ｖｃｆ１、Ｖｃｆ２をそれぞれ制御するコンデンサ電圧制御演算器１２Ａ（以下、第２制御器１２Ａ）と、加減算判定器１３Ａと、加算器１４と、ゲート信号生成器１５Ａとを備える。

パターン生成器１０Ａは、２スイッチング周期である制御周期の１周期内で変化するレグ回路６の複数のスイッチング状態の組み合わせから成るスイッチングパターンＳＰＡを生成する。第１制御器１１Ａは、生成されたスイッチングパターンＳＰＡを用いて、入力電流ｉａｃの力率が改善するように制御して交流電力を直流電力に変換して出力させるための第１デューティ比Ｄ−ＰＦＣを生成する。第２制御器１２Ａは、第１、第２直流コンデンサＣｆ１、Ｃｆ２の電圧Ｖｃｆ１、Ｖｃｆ２が指令値Ｖｃｆ１＊、Ｖｃｆ２＊にそれぞれ追従するように第２デューティ比Ｄ−Ｖｃｆ１、Ｄ−Ｖｃｆ２を生成する。

加減算判定器１３Ａおよび加算器１４により、第１デューティ比Ｄ−ＰＦＣに第２デューティ比Ｄ−Ｖｃｆ１、Ｄ−Ｖｃｆ２が加算あるいは減算されて、レグ回路６のデューティ比Ｄが演算される。この場合、デューティ比Ｄとして、上レグ６ａ内のＱ１、Ｑ２、Ｑ３に対するデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３が演算される。加減算判定器１３Ａは、スイッチングパターンＳＰＡに応じて第２デューティ比Ｄ−Ｖｃｆ１、Ｄ−Ｖｃｆ２の加算あるいは減算を判定し、減算の場合は、第２デューティ比Ｄ−Ｖｃｆ１、Ｄ−Ｖｃｆ２の極性を反転させて加算器１４に入力する。そして、Ｑ１、Ｑ２、Ｑ３に対するデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３の合計が制御周期の１周期内で一定になるように、デューティ比Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３が生成される。

ゲート信号生成器１５Ａは、デューティ比Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３に基づいて下レグ６ｂ内のＱ４、Ｑ５、Ｑ６に対するデューティ比Ｄ−Ｑ４、Ｄ−Ｑ５、Ｄ−Ｑ６を求める。そして、スイッチングパターンＳＰＡに基づいて、各デューティ比Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３、Ｄ−Ｑ４、Ｄ−Ｑ５、Ｄ−Ｑ６とキャリア波とを比較するＰＷＭ制御によりレグ回路６内のＱ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６へのゲート信号ＧＱＡ（ＧＱ１、ＧＱ２、ＧＱ３、ＧＱ４、ＧＱ５、ＧＱ６）を生成する。キャリア波には、三角波または鋸波等が用いられる。
なお、Ｑ４、Ｑ５、Ｑ６に対するデューティ比Ｄ−Ｑ４、Ｄ−Ｑ５、Ｄ−Ｑ６は、Ｄ−Ｑ４＝１−（Ｄ−Ｑ３）、Ｄ−Ｑ５＝１−（Ｄ−Ｑ２）、Ｄ−Ｑ６＝１−（Ｄ−Ｑ１）、により求められる。ゲート信号ＧＱ３、ＧＱ４は互いにオンオフが反転する信号であり、ゲート信号ＧＱ２、ＧＱ５は互いにオンオフが反転する信号であり、ゲート信号ＧＱ１、ＧＱ６は互いにオンオフが反転する信号である。

次に、制御回路７Ａの制御の詳細、および電力変換回路１Ａの動作について詳述する。
電力変換回路１Ａは、レグ回路４内のＱ１〜Ｑ６が高周波スイッチングすることでリアクトルＬに流れる入力電流ｉａｃを高力率に制御しながら電圧を昇圧し、平滑コンデンサＣｄｃにて電力を平滑して、負荷５に直流電力を供給する。
図２６は、電力変換装置２００の電圧電流波形と動作範囲を示す図である。系統電源等の交流電源２の１周期における電圧Ｖａｃ、第１、第２直流コンデンサＣｆ１、Ｃｆ２の電圧Ｖｃｆ１、Ｖｃｆ２、電力変換回路１Ａの出力電圧となる平滑コンデンサＣｄｃの電圧Ｖｄｃ、および入力電流ｉａｃの波形が図２６に示される。

制御回路７Ａは、入力される交流電圧ｖａｃ、電圧Ｖｃｆ１、電圧Ｖｃｆ２および電圧Ｖｄｃの各電圧の大小関係に基づいて複数の動作範囲β１〜β６を決定する。この場合、交流電源２の半周期で３つ、１周期では６つの動作範囲が存在する。
この場合、電圧条件は、Ｖｃｆ１＝Ｖｄｃ／３、Ｖｃｆ２＝２Ｖｄｃ／３、Ｖｄｃ＞ｖａｃである。なお、電圧Ｖｃｆ２については、電圧Ｖｄｃ以下であれば上記電圧条件に限るものではない。電圧Ｖｃｆ１については、電圧Ｖｃｆ２以下であれば上記電圧条件に限るものではない。

パターン生成器１０Ａは、各動作範囲β１〜β６に応じてスイッチングパターンＳＰＡを生成する。
上述したように、スイッチングパターンＳＰＡは、ＰＷＭ制御におけるスイッチング周期の２周期分である制御周期の１周期内で変化するレグ回路６の複数のスイッチング状態の組み合わせから成る。
ゲート信号ＧＱＡ（ＧＱ１〜ＧＱ６）の制御周期の１周期分は、後述するように、レグ回路６内の各Ｑ１〜Ｑ６のオンオフによるスイッチング状態を８個組み合わせたものとなる。この８個のスイッチング状態の組み合わせをスイッチングパターンＳＰＡとする。このとき、入力電流ｉａｃを制御するために、リアクトルＬに正電圧を印加して励磁するスイッチング状態と、負電圧を印加してリセットするスイッチング状態とが交互になるように組み合わされる。

電力変換回路１Ａにおいて、リアクトルＬを励磁する動作およびリセットする動作は、各動作範囲β１〜β６毎に異なる。以下、交流電圧Ｖａｃが正極性の半周期における各動作範囲β１、β２、β３について詳細に説明する。交流電圧Ｖａｃが負極性の半周期における各動作範囲β４、β５、β６については、電流極性が逆転するが正極性の場合に準じるため説明を適宜省略する。
図２７〜図２９は、各動作範囲β１、β２、β３におけるスイッチング状態の種類を示す図である。各ゲート信号ＧＱＡ（ＧＱ１〜ＧＱ６）が１の時、各Ｑ１〜Ｑ６はオン、各ゲート信号ＧＱＡ（ＧＱ１〜ＧＱ６）が０の時、各Ｑ１〜Ｑ６はオフとなる。各スイッチング状態における第１、第２直流コンデンサＣｆ１、Ｃｆ２の充電、放電あるいはスルーの状態、リアクトルＬの印加電圧も併せて示す。

図２７に示すように、ｖａｃが正極性でＶｃｆ１以下である動作範囲β１において、スイッチング状態Ａ１ではリアクトルＬが励磁され、スイッチング状態Ｆ１、Ｇ１、Ｈ１、Ｉ１、Ｊ１、Ｋ１ではリアクトルＬがリセットされる。この場合、第１、第２直流コンデンサＣｆ１、Ｃｆ２の双方がスルーとなるスイッチング状態Ａ１でのみリアクトルＬが励磁され、リアクトルＬのリセットに対し６種の異なるスイッチング状態がある。
図２８に示すように、ｖａｃが正極性でＶｃｆ１を超えＶｃｆ２以下である動作範囲β２において、スイッチング状態Ａ２、Ｂ２、Ｃ２、Ｄ２ではリアクトルＬが励磁され、スイッチング状態Ｆ２、Ｇ２、Ｉ２、Ｊ２ではリアクトルＬがリセットされる。この場合、リアクトルＬの励磁、リセットに対し、それぞれ４種の異なるスイッチング状態がある。
図２９に示すように、ｖａｃが正極性でＶｃｆ２を超える動作範囲β３において、スイッチング状態Ａ３、Ｂ３、Ｃ３、Ｄ３、Ｅ３、Ｆ３ではリアクトルＬが励磁され、スイッチング状態がＧ３ではリアクトルＬがリセットされる。この場合、第１、第２直流コンデンサＣｆ１、Ｃｆ２の双方がスルーとなるスイッチング状態Ｇ３でのみリアクトルＬがリセットされ、リアクトルＬの励磁に対し６種の異なるスイッチング状態がある。

上述したように、パターン生成器１０Ａは、各動作範囲β１〜β６に応じてスイッチングパターンＳＰＡを生成する。
パターン生成器１０Ａは、制御周期の１周期内でリアクトルＬの励磁とリセットを交互に繰り返し、かつ、各第１、第２直流コンデンサＣｆ１、Ｃｆ２の充電と放電との回数がそれぞれ同じ回数となるようにスイッチングパターンＳＰＡを生成する。このスイッチングパターンＳＰＡは、各動作範囲β１〜β６で使用可能なスイッチング状態から重複を許して８つのスイッチング状態を選択して組み合わせることで生成される。１スイッチング周期はスイッチング状態により４つの区間で構成され、即ち、１制御周期はスイッチング状態により８つの区間で構成される。制御周期の１周期内に、第１直流コンデンサＣｆ１の充電区間と放電区間とが同数で、かつ第２直流コンデンサＣｆ２の充電区間と放電区間とが同数である。

動作範囲β１における制御を、図３０および図３１に基づいて以下に説明する。
図３０は、動作範囲β１におけるスイッチングパターンＳＰＡ（Ａ１−Ｇ１−Ａ１−Ｉ１−Ａ１−Ｈ１−Ａ１−Ｊ１）と、入力電流ｉａｃと、ゲート信号ＧＱＡ（ＧＱ１〜ＧＱ６）と、第１、第２直流コンデンサＣｆ１、Ｃｆ２の充放電状態とを示す。
図３１は、スイッチングパターンＳＰＡ（Ａ１−Ｇ１−Ａ１−Ｉ１−Ａ１−Ｈ１−Ａ１−Ｊ１）を用いた時の、電力変換回路１Ａ内の電流経路を示す図である。
図３０および図３１に示すように、２つのスイッチング周期Ｓ１、Ｓ２で構成される制御周期Ｔの１周期で、Ａ１（励磁）−Ｇ１（リセットおよびＣｆ１放電）−Ａ１（励磁）−Ｉ１（リセットおよびＣｆ１充電）−Ａ１（励磁）−Ｈ１（リセットおよびＣｆ２放電）−Ａ１（励磁）−Ｊ１（リセットおよびＣｆ２充電）と変化する。即ち、リアクトルＬの励磁とリセットを交互に繰り返し、かつ第１直流コンデンサＣｆ１の充電と放電とが１回ずつ、第２直流コンデンサＣｆ２の充電と放電とが１回ずつ行われる。

動作範囲β２における制御を、図３２および図３３に基づいて以下に説明する。
図３２は、動作範囲β２におけるスイッチングパターンＳＰＡ（Ｄ２−Ｆ２−Ｅ２−Ｆ２−Ｂ２−Ｉ２−Ｂ２−Ｆ２）と、入力電流ｉａｃと、ゲート信号ＧＱＡ（ＧＱ１〜ＧＱ６）と、第１、第２直流コンデンサＣｆ１、Ｃｆ２の充放電状態とを示す。
図３３は、スイッチングパターンＳＰＡ（Ａ１−Ｇ１−Ａ１−Ｉ１−Ａ１−Ｈ１−Ａ１−Ｊ１）を用いた時の、電力変換回路１Ａ内の電流経路を示す図である。
図３２および図３３に示すように、２つのスイッチング周期Ｓ１、Ｓ２で構成される制御周期Ｔの１周期で、Ｄ２（励磁およびＣｆ１充電）−Ｆ２（リセット）−Ｅ２（励磁およびＣｆ２放電）−Ｆ２（リセット）−Ｂ２（励磁およびＣｆ１放電、Ｃｆ２充電）−Ｉ２（リセットおよびＣｆ１充電、Ｃｆ２放電）−Ｂ２（励磁およびＣｆ１放電、Ｃｆ２充電）−Ｆ２（リセット）と変化する。即ち、リアクトルＬの励磁とリセットを交互に繰り返し、かつ第１直流コンデンサＣｆ１の充電と放電とが２回ずつ、第２直流コンデンサＣｆ２の充電と放電とが２回ずつ行われる。

動作範囲β３における制御を、図３４および図３５に基づいて以下に説明する。
図３４は、動作範囲β３におけるスイッチングパターンＳＰＡ（Ｂ３−Ｇ３−Ｄ３−Ｇ３−Ｃ３−Ｇ３−Ｅ３−Ｇ３）と、入力電流ｉａｃと、ゲート信号ＧＱＡ（ＧＱ１〜ＧＱ６）と、第１、第２直流コンデンサＣｆ１、Ｃｆ２の充放電状態とを示す。
図３５は、スイッチングパターンＳＰＡ（Ｂ３−Ｇ３−Ｄ３−Ｇ３−Ｃ３−Ｇ３−Ｅ３−Ｇ３）を用いた時の、電力変換回路１Ａ内の電流経路を示す図である。
図３４および図３５に示すように、２つのスイッチング周期Ｓ１、Ｓ２で構成される制御周期Ｔの１周期で、Ｂ３（励磁およびＣｆ１放電）−Ｇ３（リセット）−Ｄ３（励磁およびＣｆ１充電）−Ｇ３（リセット）−Ｃ３（励磁およびＣｆ２放電）−Ｇ３（リセット）−Ｅ３（励磁およびＣｆ２充電）−Ｇ３（リセット）と変化する。即ち、リアクトルＬの励磁とリセットを交互に繰り返し、かつ第１直流コンデンサＣｆ１の充電と放電とが１回ずつ、第２直流コンデンサＣｆ２の充電と放電とが１回ずつ行われる。

以上のように、各動作範囲β１〜β６に応じて、１制御周期内でリアクトルＬの励磁とリセットを交互に繰り返し、かつ、各第１、第２直流コンデンサＣｆ１、Ｃｆ２の充電と放電との回数がそれぞれ同じになるように、スイッチングパターンＳＰＡが生成される。このようなスイッチングパターンＳＰＡを用いて入力電流ｉａｃの力率を改善する制御と、第１、第２直流コンデンサＣｆ１、Ｃｆ２の電圧制御を行うことにより、高精度の制御応答性を得る事が可能になる。
制御回路７Ａは、例えば、図２７〜図２９で示したような、動作範囲β１〜β６毎のスイッチング状態を示す情報をテーブルにて保持し、該テーブルを参照して複数のスイッチング状態を選択してスイッチングパターンＳＰＡを生成する。なお、外部指令に基づいてスイッチングパターンＳＰＡを決定しても良い。

そして、スイッチングパターンＳＰＡに応じたゲート信号ＧＱＡ（ＧＱ１〜ＧＱ６）が生成される。
図３０、図３２および図３４に示すように、ゲート信号ＧＱ１とゲート信号ＧＱ３とは、スイッチング周期の半周期分ずれた信号である。また、ゲート信号ＧＱ２は、制御周期Ｔ内の一方のスイッチング周期Ｓ１でゲート信号ＧＱ１と同期し、他方のスイッチング周期Ｓ２でゲート信号ＧＱ３と同期する信号である。このようなゲート信号ＧＱ１〜ＧＱ３を基準としてレグ回路６をスイッチング制御することで、１制御周期内でリアクトルが励磁とリセットとを交互に４回ずつ行う動作となる。これにより、入力電流ｉａｃの力率が制御できる。また、各第１、第２直流コンデンサＣｆ１、Ｃｆ２の充電と放電とが等しい回数で行えるようにスイッチングパターンＳＰＡを生成することで、各第１、第２直流コンデンサＣｆ１、Ｃｆ２の電圧変動を抑制し、外部電源を必要としない回路構成とできる。

なお、図３０、図３２および図３４において、１周期（ｔ０−ｔ８）内のタイミングｔ０、ｔ２、ｔ４、ｔ６、ｔ８はスイッチング周期Ｓ１、Ｓ２の半周期で決まる固定のタイミングとし、タイミングｔ１、ｔ３、ｔ５を可変とする。即ち、スイッチング周期の半周期分ずれたゲート信号ＧＱ１とゲート信号ＧＱ３とは、半周期ずれてＨｉ（ＯＮ）になるが、Ｌｏｗ（ＯＦＦ）になるタイミングはデューティ比Ｄ−Ｑ１、Ｄ−Ｑ３により変化する。そして、ゲート信号ＧＱ２は、スイッチング周期Ｓ１ではゲート信号ＧＱ１と同様に変化し、スイッチング周期Ｓ２ではゲート信号ＧＱ３と同様に変化する。

入力電流ｉａｃの制御と、平滑コンデンサＣｄｃの電圧制御と、第１、第２直流コンデンサＣｆ１、Ｃｆ２の電圧制御は、すべてレグ回路６のＰＷＭ制御で行い、即ち、その指令となるデューティ比Ｄを用いて行う。制御回路７Ａは、各動作範囲β１〜β６において、デューティ比Ｄ（Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３）によりタイミングｔ１、ｔ３、ｔ５を調整し、入力電流ｉａｃの高力率制御を行いながら、出力電圧（Ｖｄｃ）と各第１、第２直流コンデンサＣｆ１、Ｃｆ２の電圧Ｖｃｆ１、Ｖｃｆ２とを制御する。

第１制御器１１Ａは、入力電流ｉａｃを、交流電源２の電圧ｖａｃに対して力率１になるように制御し、さらに平滑コンデンサＣｄｃの電圧制御を行うように、第１デューティ比Ｄ−ＰＦＣを生成する。第１制御器１１Ａの構成は、図１６で示した上記実施の形態１の第１制御器１１と同様であり、第１制御器１１と同様に動作する。
この場合も、ＦＦ演算器２３がフィードフォワード項２３ａを演算して、フィードフォワード項２３ａが加算された第１デューティ比Ｄ−ＰＦＣが生成される。

この実施の形態２においても、動作範囲β１〜β６に応じた制御の切り替え時に、入力電流ｉａｃの高力率制御の応答性が良くなるようにフィードフォワード項２３ａが演算され、制御の切り替え時における急峻な変化を抑制できる。
フィードフォワード項２３ａは、リアクトルＬの励磁とリセットに伴う電流の増減量が等しくなるような理論デューティ比の演算により求められ、この場合、１制御周期内で最大４つの理論式を導出する。例えば、動作範囲β１では以下の式（５）〜式（８）により演算される。

（Ｖｄｃ−ｖａｃ−Ｖｃｆ１）／（Ｖｄｃ−Ｖｃｆ１） ・・・（５）
（Ｖｃｆ１−ｖａｃ）／Ｖｃｆ１ ・・・（６）
（Ｖｄｃ−ｖａｃ−Ｖｃｆ２）／（Ｖｄｃ−Ｖｃｆ２） ・・・（７）
（Ｖｃｆ２−ｖａｃ）／Ｖｃｆ２ ・・・（８）
式（５）は、動作範囲β１でのスイッチングパターンＳＰＡ（Ａ１−Ｇ１−Ａ１−Ｉ１−Ａ１−Ｈ１−Ａ１−Ｊ１）において、２つのスイッチング状態Ａ１、Ｇ１による電流の増減量をバランスさせる演算である。式（６）は、２つのスイッチング状態Ａ１、Ｉ１による電流の増減量をバランスさせる演算である。式（７）は、２つのスイッチング状態Ａ１、Ｈ１による電流の増減量をバランスさせる演算である。式（８）は、２つのスイッチング状態Ａ１、Ｊ１による電流の増減量をバランスさせる演算である。

また、動作範囲β２では、以下の式（９）〜式（１２）により演算される。
（Ｖｄｃ−ｖａｃ）／（Ｖｄｃ−Ｖｃｆ１） ・・・（９）
（Ｖｄｃ−ｖａｃ）／Ｖｃｆ２ ・・・（１０）
（Ｖｄｃ−ｖａｃ−Ｖｃｆ２＋Ｖｃｆ１）
／（Ｖｄｃ−２Ｖｃｆ２＋２Ｖｃｆ１） ・・・（１１）
（Ｖｃｆ−ｖａｃ）／（Ｖｄｃ−Ｖｃｆ２＋Ｖｃｆ１） ・・・（１２）
式（９）は、動作範囲β２でのスイッチングパターンＳＰＡ（Ｄ２−Ｆ２−Ｅ２−Ｆ２−Ｂ２−Ｉ２−Ｂ２−Ｆ２）において、２つのスイッチング状態Ｄ２、Ｆ２による電流の増減量をバランスさせる演算である。式（１０）は、２つのスイッチング状態Ｅ２、Ｆ２による電流の増減量をバランスさせる演算である。式（１１）は、２つのスイッチング状態Ｂ２、Ｉ２による電流の増減量をバランスさせる演算である。式（１２）は、２つのスイッチング状態Ｂ２、Ｆ２による電流の増減量をバランスさせる演算である。

また、動作範囲β３では、以下の式（１３）〜式（１６）により演算される。
（Ｖｄｃ−ｖａｃ）／Ｖｃｆ１ ・・・（１３）
（Ｖｄｃ−ｖａｃ）／（Ｖｄｃ−Ｖｃｆ１） ・・・（１４）
（Ｖｄｃ−ｖａｃ）／Ｖｃｆ２ ・・・（１５）
（Ｖｄｃ−ｖａｃ）／（Ｖｄｃ−Ｖｃｆ２） ・・・（１６）
式（１３）は、動作範囲β３でのスイッチングパターンＳＰＡ（Ｂ３−Ｇ３−Ｄ３−Ｇ３−Ｃ３−Ｇ３−Ｅ３−Ｇ３）において、２つのスイッチング状態Ｂ３、Ｇ３による電流の増減量をバランスさせる演算である。式（１４）は、２つのスイッチング状態Ｄ３、Ｇ３による電流の増減量をバランスさせる演算である。式（１５）は、２つのスイッチング状態Ｃ３、Ｇ３による電流の増減量をバランスさせる演算である。式（１６）は、２つのスイッチング状態Ｅ３、Ｇ３による電流の増減量をバランスさせる演算である。

図３６は、第２制御器１２Ａの制御ブロックである。第２制御器１２Ａは、第１、第２直流コンデンサＣｆ１、Ｃｆ２の電圧Ｖｃｆ１、Ｖｃｆ２が指令値Ｖｃｆ１＊、Ｖｃｆ２＊にそれぞれ追従するように第２デューティ比Ｄ−Ｖｃｆ１、Ｄ−Ｖｃｆ２を生成する。
図３６に示すように、指令値Ｖｃｆ１＊と検出された第１直流コンデンサＣｆ１の電圧Ｖｃｆ１との偏差が、減算器２５にて演算される。この偏差が０に近づくように、Ｐ制御器２６はＰ制御した後、除算器２７にて電圧Ｖｃｆ１で割ることによりデューティ比２７ｂを演算する。Ｓａｍｐｌｅ＆Ｈｏｌｄ器２８は、１制御周期毎でデューティ比２７ｂの値を更新し、第２デューティ比Ｄ−Ｖｃｆ１として出力する。第２直流コンデンサＣｆ２についても同様に、指令値Ｖｃｆ１＊と検出された電圧Ｖｃｆ２との偏差が、減算器２５にて演算される。この偏差が０に近づくように、Ｐ制御器２６はＰ制御した後、除算器２７にて電圧Ｖｃｆ２で割ることによりデューティ比２７ｃを演算する。Ｓａｍｐｌｅ＆Ｈｏｌｄ器２８は、１制御周期毎でデューティ比２７ｃの値を更新し、第２デューティ比Ｄ−Ｖｃｆ２として出力する。

次に、加減算判定器１３Ａの制御の詳細を説明する。
上述したように、第１デューティ比Ｄ−ＰＦＣに第２デューティ比Ｄ−Ｖｃｆ１、Ｄ−Ｖｃｆ２が加算あるいは減算されて、レグ回路６のデューティ比Ｄ（Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３）が演算される。加減算判定器１３Ａは、スイッチングパターンＳＰに応じて第２デューティ比Ｄ−Ｖｃｆ１、Ｄ−Ｖｃｆ２の加算あるいは減算を判定する。その際、上レグ６ａ内のＱ１、Ｑ２、Ｑ３に対するデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３の合計が制御周期の１周期内で一定になるように、加算あるいは減算を判定する。即ち、デューティ比Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３の合計は、第１、第２直流コンデンサＣｆ１、Ｃｆ２の電圧変動に拘わらず一定で、第１デューティ比Ｄ−ＰＦＣ（Ｑ１、Ｑ２、Ｑ３の対応成分）の合計と等しくなる。

動作範囲β１における加減算判定器１３Ａの動作例を以下に示す。
図３７は、動作範囲β１において、第１直流コンデンサＣｆ１の電圧Ｖｃｆ１が指令値Ｖｃｆ１＊より高く、第２直流コンデンサＣｆ２の電圧Ｖｃｆ２が指令値Ｖｃｆ２＊より高くなり、電圧Ｖｃｆ１、電圧Ｖｃｆ２の双方を低下させる場合の制御を説明する波形図である。図３８、図３９は、図３７の制御を示す制御ブロック図であり、図３８はスイッチング周期Ｓ１に対応し、図３９はスイッチング周期Ｓ２に対応する。
図３７に示すように、制御周期Ｔ内のスイッチング周期Ｓ１では、Ｑ１、Ｑ２がオフするタイミングｔ１を図中左に移動させて第１直流コンデンサＣｆ１の放電区間を長くし、Ｑ３がオフするタイミングｔ３を図中右に移動させて第１直流コンデンサＣｆ１の充電区間を短くする。また、制御周期Ｔ内のスイッチング周期Ｓ２では、Ｑ１がオフするタイミングｔ５を図中左に移動させて第２直流コンデンサＣｆ２の放電区間を長くし、Ｑ２、Ｑ３がオフするタイミングｔ７を図中右に移動させて第２直流コンデンサＣｆ２の充電区間を短くする。

制御周期Ｔ内の２つのスイッチング周期Ｓ１、Ｓ２では、デューティ比Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３が、それぞれスイッチング周期Ｓ１、Ｓ２毎に調整される。即ち、各デューティ比Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３は、２スイッチング周期分の値であり、スイッチング周期Ｓ１、Ｓ２毎に異なる値とすることができる。
動作範囲β１の場合、スイッチング周期Ｓ１では第１直流コンデンサＣｆ１の電圧変動によりデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３が調整され、スイッチング周期Ｓ２では第２直流コンデンサＣｆ２の電圧変動によりデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３が調整される。

図３８に示すように、スイッチング周期Ｓ１におけるデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２の生成では、加減算判定器１３Ａは、第１デューティ比Ｄ−ＰＦＣから第２デューティ比Ｄ−Ｖｃｆ１を減算させるように判定してデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２を低下させる。また、デューティ比Ｄ−Ｑ３の生成では、加減算判定器１３Ａは、第１デューティ比Ｄ−ＰＦＣに第２デューティ比Ｄ−Ｖｃｆ１を加算させるように判定してデューティ比Ｄ−Ｑ３を増大させる。このスイッチング周期Ｓ１では、第２直流コンデンサＣｆ２に係わる第２デューティ比Ｄ−Ｖｃｆ２を用いず、対応する値を０とする。

図３９に示すように、スイッチング周期Ｓ２におけるデューティ比Ｄ−Ｑ１の生成では、加減算判定器１３Ａは、第１デューティ比Ｄ−ＰＦＣから第２デューティ比Ｄ−Ｖｃｆ２を減算させるように判定してデューティ比Ｄ−Ｑ１を低下させる。また、デューティ比Ｄ−Ｑ２、Ｄ−Ｑ３の生成では、加減算判定器１３Ａは、第１デューティ比Ｄ−ＰＦＣに第２デューティ比Ｄ−Ｖｃｆ２を加算させるように判定してデューティ比Ｄ−Ｑ２、Ｄ−Ｑ３を増大させる。このスイッチング周期Ｓ２では、第１直流コンデンサＣｆ１に係わる第２デューティ比Ｄ−Ｖｃｆ１を用いず、対応する値を０とする。

図４０は、動作範囲β１において、第１直流コンデンサＣｆ１の電圧Ｖｃｆ１が指令値Ｖｃｆ１＊より低く、第２直流コンデンサＣｆ２の電圧Ｖｃｆ２が指令値Ｖｃｆ２＊より低くなり、電圧Ｖｃｆ１、電圧Ｖｃｆ２の双方を増加させる場合の制御を説明する波形図である。図４１、図４２は、図４０の制御を示す制御ブロック図であり、図４１はスイッチング周期Ｓ１に対応し、図４２はスイッチング周期Ｓ２に対応する。
図４０に示すように、制御周期Ｔ内のスイッチング周期Ｓ１では、Ｑ１、Ｑ２がオフするタイミングｔ１を図中右に移動させて第１直流コンデンサＣｆ１の放電区間を短くし、Ｑ３がオフするタイミングｔ３を図中左に移動させて第１直流コンデンサＣｆ１の充電区間を長くする。また、制御周期Ｔ内のスイッチング周期Ｓ２では、Ｑ１がオフするタイミングｔ５を図中右に移動させて第２直流コンデンサＣｆ２の放電区間を短くし、Ｑ２、Ｑ３がオフするタイミングｔ７を図中左に移動させて第２直流コンデンサＣｆ２の充電区間を長くする。

図４１に示すように、スイッチング周期Ｓ１におけるデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２の生成では、加減算判定器１３Ａは、第１デューティ比Ｄ−ＰＦＣから第２デューティ比Ｄ−Ｖｃｆ１を加算させるように判定してデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２を増加させる。また、デューティ比Ｄ−Ｑ３の生成では、加減算判定器１３Ａは、第１デューティ比Ｄ−ＰＦＣに第２デューティ比Ｄ−Ｖｃｆ１を減算させるように判定してデューティ比Ｄ−Ｑ３を低下させる。このスイッチング周期Ｓ１では、第２直流コンデンサＣｆ２の係わる第２デューティ比Ｄ−Ｖｃｆ２を用いず、対応する値を０とする。

図４２に示すように、スイッチング周期Ｓ２におけるデューティ比Ｄ−Ｑ１の生成では、加減算判定器１３Ａは、第１デューティ比Ｄ−ＰＦＣから第２デューティ比Ｄ−Ｖｃｆ２を加算させるように判定してデューティ比Ｄ−Ｑ１を増加させる。また、デューティ比Ｄ−Ｑ２、Ｄ−Ｑ３の生成では、加減算判定器１３Ａは、第１デューティ比Ｄ−ＰＦＣに第２デューティ比Ｄ−Ｖｃｆ２を減算させるように判定してデューティ比Ｄ−Ｑ２、Ｄ−Ｑ３を低下させる。このスイッチング周期Ｓ２では、第１直流コンデンサＣｆ１の係わる第２デューティ比Ｄ−Ｖｃｆ１を用いず、対応する値を０とする。

図３７〜図３９で示した場合も、図４０〜図４２で示した場合も、３つのデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３の制御周期内の合計に対して、第２デューティ比Ｄ−Ｖｃｆ１および第２デューティ比Ｄ−Ｖｃｆ２が、それぞれ１回ずつ加算および減算されているため、合計は変化せず一定となる。また、第２制御器１２Ａ内のＳａｍｐｌｅ＆Ｈｏｌｄ器２８が、１制御周期の間、第２デューティ比Ｄ−Ｖｃｆ１、Ｄ−Ｖｃｆ２の値を保持して出力させるため、３つのデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３を、合計を確実に一定にして演算できる。
なお、上レグ６ａ内のＱ１、Ｑ２、Ｑ３のデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３の合計が一定であれば、下レグ６ｂ内のＱ４、Ｑ５、Ｑ６のデューティ比Ｄ−Ｑ４、Ｄ−Ｑ５、Ｄ−Ｑ６の合計も一定となる。

このように、１制御周期（２スイッチング周期）毎に各第１、第２直流コンデンサＣｆ１、Ｃｆ２の電圧制御を行うことができる。また、第１、第２直流コンデンサＣｆ１、Ｃｆ２の電圧変動に拘わらず３つのデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３の合計が一定で、第１デューティ比Ｄ−ＰＦＣの合計と等しくなる。このため、入力電流ｉａｃの高力率制御への干渉も格段と抑制される。

なお、上述した説明では、第１、第２直流コンデンサＣｆ１、Ｃｆ２の電圧Ｖｃｆ１、Ｖｃｆ２を共に低下させる、あるいは共に増加させる場合を示したが、いずれか一方のみを低下あるいは増加させても良く、また双方を逆方向に制御しても良い。
また、例えば図３２で示した動作範囲β２のように、１つのスイッチング状態で第１、第２直流コンデンサＣｆ１、Ｃｆ２の双方が充放電される区間がある場合、各電圧Ｖｃｆ１、Ｖｃｆ２とその指令値Ｖｃｆ１＊、Ｖｃｆ２＊との偏差が大きい方を優先して制御するのが良い。これにより、より安定した制御が継続できる。

以上のように、この実施の形態では、電力変換回路１Ａが２個の直流コンデンサ（第１、第２直流コンデンサＣｆ１、Ｃｆ２）を備える。制御回路７Ａは、スイッチング周期の２周期分を制御周期としてレグ回路６を駆動制御する。そして、スイッチングパターンＳＰＡを用いて、第１デューティ比Ｄ−ＰＦＣにより入力電流ｉａｃの制御と、直流コンデンサＣｆの充放電制御を行う。さらに、加減算判定器１３Ａにより第１デューティ比Ｄ−ＰＦＣに第２デューティ比Ｄ−Ｖｃｆを加減算することにより、第１、第２直流コンデンサＣｆ１、Ｃｆ２の電圧変動を抑制する。３つのデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３は、第１、第２直流コンデンサＣｆ１、Ｃｆ２の電圧変動を抑制するために、それぞれ調整されるが、１制御周期内の合計は変化せず一定である。

１制御周期（２スイッチング周期）毎に第１、第２直流コンデンサＣｆ１、Ｃｆ２の電圧制御を行うことができるため、第１、第２直流コンデンサＣｆ１、Ｃｆ２の充放電時定数を制御周期と同じにできる。このため、良好な制御応答性を維持して第１、第２直流コンデンサＣｆ１、Ｃｆ２の容量低減が可能になる。また、第１、第２直流コンデンサＣｆ１、Ｃｆ２の電圧変動に拘わらず、３つのデューティ比Ｄ−Ｑ１、Ｄ−Ｑ２、Ｄ−Ｑ３の合計が一定で、第１デューティ比Ｄ−ＰＦＣの合計と等しくなる。このため、入力電流ｉａｃの高力率制御への干渉も格段と抑制される。
このため、入力電流ｉａｃの高力率制御と、第１、第２直流コンデンサＣｆ１、Ｃｆ２の電圧制御との干渉を抑制して双方の制御を高精度に行え、第１、第２直流コンデンサＣｆ１、Ｃｆ２の容量低減および小型化が図れる。これにより、電力変換装置２００の小型化を促進できる。

なお、上記実施の形態２では、電力変換回路１Ａが２個の直流コンデンサ（第１、第２直流コンデンサＣｆ１、Ｃｆ２）を備えるものを示したが、３個以上の直流コンデンサを備えても良い。
電力変換回路１Ａ内の直流コンデンサの個数をＮとすると、制御周期はスイッチング周期のＮ個分となる。そして、同様に、１制御周期毎に各直流コンデンサの電圧制御を行うことができる。なお、Ｎ個の直流コンデンサは、レグ回路６の中央から外側方向に順に配置され、外側方向に配置されるにつれて電圧が高くなる。

また、上記実施の形態１、２では、制御回路７、７Ａは、上レグ４ａ、６ａ内のスイッチング素子のデューティ比Ｄの合計を１制御周期内で一定とするように演算したが、下レグ４ｂ、６ｂ内のスイッチング素子のデューティ比Ｄの合計を１制御周期内で一定とするように演算してもよい。その場合、下レグ４ｂ、６ｂ内のスイッチング素子のデューティ比Ｄを上レグ４ａ、６ａに優先して演算して用いる。いずれの場合も、上下レグの双方において、デューティ比Ｄの合計は制御周期内で一定となる。

また、この実施の形態２においても、上記実施の形態１と同様に、フィードフォワード制御を用いずに第１デューティ比Ｄ−ＰＦＣを生成しても良い。
また、この実施の形態２においても、リアクトルＬの配置は、交流電源２とレグ回路４との間の電流経路内に挿入されれば良く、図２３に示すように、２つのリアクトルＬｐ、Ｌｎを接続しても良い。

実施の形態３．
図４３は、実施の形態３による電力変換装置の概略構成を示す図である。
図４３に示すように、電力変換装置３００は、電力変換回路１Ｂと、電力変換回路１Ｂを出力制御する制御回路７Ｂとを備えて、交流電源２からの交流電力を電力変換して負荷５に直流電力を供給する。電力変換回路１Ｂは、ＡＣ／ＤＣコンバータ回路で構成され、交流電源２に接続される整流ブリッジ回路３０と、レグ回路４と、直流コンデンサＣｆと、平滑コンデンサＣｄｃと、入力電流ｉａｃを限流するリアクトルＬとを備える。
この場合、整流ブリッジ回路３０と制御回路７Ｂとが上記実施の形態１と異なり、その他の構成は上記実施の形態１と同じであるため、適宜説明を省略する。

整流ブリッジ回路３０は、４つのダイオードＤａ、Ｄｂ、Ｄｃ、Ｄｄから成るフルブリッジ回路であり、２つの交流端子が前記交流電源の第１端、第２端にそれぞれ接続される。整流ブリッジ回路３０の正極は、リアクトルＬを介してレグ回路４の中点に接続される。整流ブリッジ回路３０の負極は、負の直流母線に接続され、即ち、レグ回路４の負極および平滑コンデンサＣｄｃの負極に接続される。
整流ブリッジ回路３０は、交流電源２から入力される電流を全波整流して、正の半波のみとして出力する。この場合、整流された後にリアクトルＬを流れる電流を入力電流ｉａｃとする。
なお、整流ブリッジ回路３０は、ダイオードＤａ、Ｄｂ、Ｄｃ、Ｄｄではなくスイッチング素子を用いて構成してもよく、レグ回路４に用いた同様のスイッチング素子が用いられる。

制御回路７Ｂは、上記実施の形態１と同様の構成である。この場合、全波整流された入力電流ｉａｃがレグ回路４の中点に入力されるため、動作範囲は２種となり電力変換回路１Ｂ内の電流経路も異なるものであるが、制御回路７Ｂの制御動作は上記実施の形態１と同様である。このため、上記実施の形態１と同様の効果が得られる。

なお、レグ回路４は、全波整流された入力電流ｉａｃのみ扱い、負の半波電流を扱わないため、上レグ４ａのスイッチングを不要としても良い。

図４４は、実施の形態３の別例による電力変換装置の概略構成を示す図である。
図４４に示すように、電力変換装置３００Ａは、電力変換回路１Ｃと、電力変換回路１Ｃを出力制御する制御回路７Ｂａとを備え、電力変換回路１Ｃは、整流ブリッジ回路３０と、レグ回路４０と、直流コンデンサＣｆと、平滑コンデンサＣｄｃと、リアクトルＬとを備える。この電力変換装置３００Ａは、上記実施の形態３の電力変換装置３００で用いたレグ回路４をレグ回路４０に置き換えたものである。レグ回路４０は、上レグ４０ａ内の半導体素子をダイオードＤｅ、Ｄｆにて構成し、下レグ４０ｂ内の半導体素子のみスイッチング素子Ｑ３、Ｑ４にて構成したものである。

この場合、制御回路７Ｂａは、下レグ４０ｂ内のＱ３、Ｑ４に対するゲート信号ＧＱＢ（ＧＱ３、ＧＱ４）のみ生成し、その際、Ｑ３、Ｑ４のデューティ比Ｄ−Ｑ３、Ｄ−Ｑ４の合計を１制御周期内で一定とする。これにより、上記実施の形態１と同様の効果が得られる。
また、レグ回路４０内のスイッチング素子の数を低減してレグ回路４０を安価に構成することができ、電力変換装置３００Ａの低コスト化が図れる。

実施の形態４．
図４５は、実施の形態４による電力変換装置の概略構成を示す図である。
図４５に示すように、電力変換装置４００は、電力変換回路１Ｄと、電力変換回路１Ｄを出力制御する制御回路７Ｃとを備えて、交流電源２からの交流電力を電力変換して負荷５に直流電力を供給する。電力変換回路１Ｄは、ＡＣ／ＤＣコンバータ回路で構成され、交流電源２に接続される整流ブリッジ回路３０と、レグ回路６と、第１、第２直流コンデンサＣｆ１、Ｃｆ２と、平滑コンデンサＣｄｃと、入力電流ｉａｃを限流するリアクトルＬとを備える。
この場合、整流ブリッジ回路３０と制御回路７Ｃとが上記実施の形態２と異なり、その他の構成は上記実施の形態２と同じであるため、適宜説明を省略する。

整流ブリッジ回路３０は、上記実施の形態３と同様であり、即ち、４つのダイオードＤａ、Ｄｂ、Ｄｃ、Ｄｄから成るフルブリッジ回路であり、２つの交流端子が前記交流電源の第１端、第２端にそれぞれ接続される。整流ブリッジ回路３０の正極は、リアクトルＬを介してレグ回路６の中点に接続される。整流ブリッジ回路３０の負極は、負の直流母線に接続され、即ち、レグ回路６の負極および平滑コンデンサＣｄｃの負極に接続される。
整流ブリッジ回路３０は、交流電源２から入力される電流を全波整流して、正の半波のみとして出力する。この場合、整流された後にリアクトルＬを流れる電流を入力電流ｉａｃとする。

制御回路７Ｃは、上記実施の形態２と同様の構成である。この場合、全波整流された入力電流ｉａｃがレグ回路６の中点に入力されるため、動作範囲は３種となり電力変換回路１Ｄ内の電流経路も異なるものであるが、制御回路７Ｃの制御動作は上記実施の形態２と同様である。このため、上記実施の形態２と同様の効果が得られる。

なお、レグ回路６は、全波整流された入力電流ｉａｃのみ扱い、負の半波電流を扱わないため、上レグ６ａのスイッチングを不要としても良い。

図４６は、実施の形態４の別例による電力変換装置の概略構成を示す図である。
図４６に示すように、電力変換装置４００Ａは、電力変換回路１Ｅと、電力変換回路１Ｅを出力制御する制御回路７Ｃａとを備え、電力変換回路１Ｅは、整流ブリッジ回路３０と、レグ回路６０と、第１、第２直流コンデンサＣｆ１、Ｃｆ２と、平滑コンデンサＣｄｃと、リアクトルＬとを備える。この電力変換装置４００Ａは、上記実施の形態４の電力変換装置４００で用いたレグ回路６をレグ回路６０に置き換えたものである。レグ回路６０は、上レグ６０ａ内の半導体素子をダイオードＤｅ、Ｄｆ、Ｄｇにて構成し、下レグ６０ｂ内の半導体素子のみスイッチング素子Ｑ４、Ｑ５、Ｑ６にて構成したものである。

この場合、制御回路７Ｃａは、下レグ６０ｂ内のＱ４、Ｑ５、Ｑ６に対するゲート信号ＧＱＣ（ＧＱ４、ＧＱ５、ＧＱ６）のみ生成し、その際、Ｑ４、Ｑ５、Ｑ６のデューティ比Ｄ−Ｑ４、Ｄ−Ｑ５、Ｄ−Ｑ６の合計を１制御周期内で一定とする。これにより、上記実施の形態２と同様の効果が得られる。
また、レグ回路６０内のスイッチング素子の数を低減してレグ回路６０を安価に構成することができ、電力変換装置４００Ａの低コスト化が図れる。

本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

１，１Ａ，１Ｂ，１Ｃ，１Ｄ 電力変換回路、 ２ 交流電源、 ３ 整流ブリッジ回路、 ４ レグ回路、 ４ａ 上レグ、 ４ｂ 下レグ、 ６ レグ回路、 ６ａ 上レグ、 ６ｂ 下レグ、 ７，７Ａ，７Ｂ，７Ｂａ，７Ｃ，７Ｃａ 制御回路、 １０，１０Ａ パターン生成器、 １１，１１Ａ 第１制御器（高力率制御演算器）、 １２，１２Ａ 第２制御器（コンデンサ電圧制御演算器）、 １３，１３Ａ 加減算判定器、 ２３ａ フィードフォワード項、 ３０ 整流ブリッジ回路、 ４０ レグ回路、 ４０ａ
上レグ、 ４０ｂ 下レグ、 ６０ レグ回路、 ６０ａ 上レグ、 ６０ｂ 下レグ、 １００，２００，３００，３００Ａ，４００，４００Ａ 電力変換装置、 α１〜α４，β１〜β６ 動作範囲、 Ａ１〜Ｋ１，Ａ２〜Ｊ２，Ａ３〜Ｋ３ スイッチング状態、 Ｃｄｃ 平滑コンデンサ、 Ｃｆ 直流コンデンサ、 Ｃｆ１ 第１直流コンデンサ、 Ｃｆ２ 第２直流コンデンサ、 Ｄｅ，Ｄｆ，Ｄｇ ダイオード（半導体素子）、 Ｄ−ＰＦＣ 第１デューティ比、 Ｄ−Ｖｃｆ，Ｄ−Ｖｃｆ１，Ｄ−Ｖｃｆ２ 第２デューティ比、 Ｄ−Ｑ１〜Ｄ−Ｑ６ デューティ比、 ｉａｃ 入力電流、 Ｌ，Ｌｐ，Ｌｎ リアクトル、 Ｑ１〜Ｑ６ スイッチング素子、 Ｓ１，Ｓ２ スイッチング周期、
ＳＰ，ＳＰＡ スイッチングパターン、 Ｔ 制御周期、 Ｖｃｆ 直流コンデンサの電圧、 Ｖｃｆ１ 第１直流コンデンサの電圧、 Ｖｃｆ２ 第２直流コンデンサの電圧、 Ｖｄｃ 平滑コンデンサの電圧、 ｖａｃ 交流電圧。

Claims (13)

1. 交流電源に接続される整流ブリッジ回路と、
   それぞれ接続点を介して直列接続された複数の半導体素子から成り直列接続される上レグおよび下レグを有し、少なくとも前記下レグの前記複数の半導体素子がスイッチング素子であって、直流母線間に接続されると共に前記整流ブリッジ回路を介して前記交流電源に接続されるレグ回路と、
   前記上レグ内の前記接続点と前記下レグ内の前記接続点との間に接続される少なくとも１つの直流コンデンサと、
   前記交流電源と前記レグ回路との間の電流経路内に挿入されるリアクトルと、
   前記直流母線間に接続される平滑コンデンサと、
   を備え、前記交流電源からの交流電力を直流電力に変換して出力する電力変換回路と、
   前記電力変換回路を出力制御する制御回路とを備え、
   前記制御回路は、前記交流電源からの入力電流を制御しつつ前記直流コンデンサの電圧を指令値に追従させるように前記レグ回路をデューティ比を生成してＰＷＭ制御し、前記上下レグの内、前記スイッチング素子を有する各レグに対し、当該レグに対応するデューティ比の合計を１周期内で一定にする、
   電力変換装置。
2. 前記少なくとも１つの直流コンデンサは、Ｎ個の第１〜第Ｎ直流コンデンサが、前記レグ回路の中央から外側方向に順に配置されたものであり、
   前記制御回路は、スイッチング周期のＮ個分を制御周期として前記レグ回路をＰＷＭ制御し、前記デューティ比の合計を前記制御周期の１周期内で一定にする、
   請求項１に記載の電力変換装置。
3. 前記制御回路は、
   前記入力電流を制御して前記電力変換回路から直流電力を出力させる第１制御器と、前記直流コンデンサの電圧を前記指令値に追従させる第２制御器と、前記制御周期の１周期内で変化する前記レグ回路のスイッチング状態の組み合わせから成るスイッチングパターンを生成するパターン生成器と、加算あるいは減算を判定する加減算判定器とを備え、
   前記パターン生成器からの前記スイッチングパターンに応じて前記第１制御器にて第１デューティ比を生成し、前記第２制御器が生成する第２デューティ比を前記第１デューティ比に加減算して前記レグ回路の前記デューティ比を演算し、
   前記加減算判定器は、前記第２デューティ比を前記第１デューティ比に加減算する際、前記スイッチングパターンに応じて加算あるいは減算を判定する、
   請求項２に記載の電力変換装置。
4. 前記制御回路は、前記直流コンデンサの電圧と、前記交流電源の電圧と、前記平滑コンデンサの電圧との電圧関係に基づいて複数の動作範囲を決定し、
   前記パターン生成器は、前記各動作範囲に応じて前記スイッチングパターンを生成する、
   請求項３に記載の電力変換装置。
5. 前記各レグに対応する前記デューティ比の合計は、前記第１デューティ比の合計と等しい、請求項３または請求項４に記載の電力変換装置。
6. 前記スイッチングパターンを構成する前記複数のスイッチング状態に対応する複数の区間は、前記リアクトルを励磁する区間と該励磁をリセットする区間とを交互に組み合わせたものである、
   請求項３から請求項５のいずれか１項に記載の電力変換装置。
7. 前記制御回路は、前記直流コンデンサ毎に電圧を前記各指令値に追従させるように制御し、前記スイッチングパターンを構成する前記複数のスイッチング状態に対応する複数の区間において、前記直流コンデンサ毎に、充電する区間数と放電する区間数とが等しい、請求項３から請求項６のいずれか１項に記載の電力変換装置。
8. 前記制御回路は、前記直流コンデンサ毎に電圧を前記各指令値に追従させる制御を、前記各直流コンデンサの電圧と前記各指令値との偏差が大きい方を優先して行う、
   請求項７に記載の電力変換装置。
9. 前記第１制御器は、前記スイッチングパターンに応じてフィードフォワード項を演算して用いる、
   請求項３から請求項８のいずれか１項に記載の電力変換装置。
10. 前記第２制御器が生成する前記第２デューティ比は、前記制御周期の１周期内で固定である、
    請求項３から請求項９のいずれか１項に記載の電力変換装置。
11. 前記第１〜第Ｎ直流コンデンサは、前記レグ回路の中央から外側方向に配置されるにつれて電圧が高くなる、
    請求項２から請求項１０のいずれか１項に記載の電力変換装置。
12. 前記整流ブリッジ回路は、前記直流母線間に接続されるハーフブリッジ回路であり、前記ハーフブリッジ回路の中点は前記交流電源の第１端に接続され、前記レグ回路の中点は前記交流電源の第２端に接続され、前記上レグの前記複数の半導体素子はスイッチング素子である、
    請求項１から請求項１１のいずれか１項に記載の電力変換装置。
13. 前記整流ブリッジ回路は、２つの交流端子が前記交流電源の第１端、第２端にそれぞれ接続されるフルブリッジ回路であり、前記フルブリッジ回路の正極は前記レグ回路の中点に接続される、
    請求項１から請求項１１のいずれか１項に記載の電力変換装置。

Images