JP4386160B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP4386160B2 JP4386160B2 JP2002272211A JP2002272211A JP4386160B2 JP 4386160 B2 JP4386160 B2 JP 4386160B2 JP 2002272211 A JP2002272211 A JP 2002272211A JP 2002272211 A JP2002272211 A JP 2002272211A JP 4386160 B2 JP4386160 B2 JP 4386160B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- voltage
- switches
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、交流入力電圧を複数の形態で電圧変換することができる単相又は多相の電力変換装置に関する。
【０００２】
【従来の技術】
ＡＣ−ＤＣ−ＡＣ変換可能な電力変換装置をハーフブリッジ型ＡＣ−ＤＣコンバータとハーフブリッジ型ＤＣ−ＡＣインバータとの組み合せによって構成することは公知である。また、ＡＣ−ＤＣ−ＡＣ変換装置の効率を向上させるために、ハーフブリッジ型ＡＣ−ＤＣコンバータのスイッチとハーフブリッジ型ＤＣ−ＡＣインバータのスイッチの全てを高い繰返し周波数でオン・オフ制御しないで、ＡＣ−ＤＣ−ＡＣ変換装置に含まれているスイッチの一部のみを高い繰返し周波数でオン・オフし、残りのスイッチを整流器として動作させるために交流電源電圧の周期でオン・オフする方式が本件出願人に係る特開平８−１２６３５２号公報及び特開２００１−２５８２７０号公報で提案されている。
上記公報で提案されているＡＣ−ＤＣ−ＡＣ変換装置は、入力電圧と出力電圧とがほぼ同一になるようにコンバータ及びインバータのスイッチを制御する第１のモードと、入力電圧よりも出力電圧を下げるようにスイッチを制御する第２のモードと、入力電圧よりも出力電圧を上げるようにスイッチを制御する第３のモードとを取ることができる。ＡＣ−ＤＣ−ＡＣ変換装置が複数のモードで動作できるように構成されていると、同一の交流入力電圧に基づいて複数の異なるレベルの交流出力電圧を得ること、又は異なる複数の交流入力電圧に基づいて同一レベルの交流出力電圧を得ることができる。
【０００３】
【発明が解決しようとする課題】
ところで、上記電力変換装置の６個のスイッチの駆動回路即ちドライブ回路の電源の構成を簡単にするために、この電源を図１３に示すように構成することが考えられる。図１３において電力変換用の第１、第２、第３、第４、第５及び第６のスイッチＱ１、Ｑ2、Ｑ3、Ｑ4、Ｑ5、Ｑ6の第１、第２、第３、第４、第５及び第６のドライブ回路８１、８２、８３、８４、８５、８６のために１つの制御用電源８７が設けられている。第２、第４及び第６のドライブ回路８２、８４、８６は制御用電源８７に直接に並列接続されている。第１、第３及び第５のドライブ回路８１、８３、８５に対して第１、第２及び第３の電源用コンデンサＣａ、Ｃｂ、Ｃｃが接続されている。第１、第２及び第３の電源用コンデンサＣａ、Ｃｂ、Ｃｃの一端はダイオ−ドＤａ、Ｄｂ、Ｄｃを介して電源８７の一端に接続され、他端は第２、第４及び第６のスイッチＱ2、Ｑ4、Ｑ6を介して電源８７の他端に接続されている。第１〜第６のドライブ回路８１〜８６は、ライン１２〜１７の信号に応答して第１〜第６のスイッチＱ1〜Ｑ6の制御端子即ちゲ−トとソ−スとの間に制御信号を供給する。
図１３の回路では、第２、第４及び第６のスイッチＱ2、Ｑ4、Ｑ6のオン期間に、電源８７、ダイオ−ドＤａ、コンデンサＣａ、及び第２のスイッチＱ2の経路、電源８７、ダイオ−ドＤｂ、コンデンサＣｂ、及び第４のスイッチＱ4の経路、電源８７、ダイオ−ドＤｃ、コンデンサＣｃ、及び第６のスイッチＱの経路によって第１、第２及び第３の電源用コンデンサＣａ、Ｃｂ、Ｃｃの充電が可能になる。
上記公報に記載されている電力変換装置には、上側の第１、第３及び第５のスイッチＱ1、Ｑ3、Ｑ5を例えば５０Ｈｚの交流電源電圧の正の半サイクル期間に連続的にオンに制御し、負の半サイクル期間に下側の第２、第４及び第６のスイッチＱ2、Ｑ4、Ｑ6を連続的にオン制御するモ−ドがある。このため、もし、図１３のドライブ回路８１〜８６の電源回路を上記公報の回路にそのまま適用すると、第１、第２及び第３の電源用コンデンサＣａ、Ｃｂ、Ｃｃの充電が第２、第４及び第６のスイッチＱ2、Ｑ4、Ｑ6がオンするまで開始せず、これ等の充電を迅速に完了させることができず、電力変換装置の起動を迅速且つ円滑に行うことができず、且つ起動期間の入力電流及び出力電圧に歪みが生じる。
【０００４】
そこで、本発明の目的は、ドライブ回路の電源回路が簡単にであるにも拘らず、迅速且つ円滑に起動することができる電力変換装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明を、実施形態を示す図面の符号を参照して説明する。なお、特許請求の範囲及び以下の記載の参照符号を本発明の理解を助けるためのものであって、本本発明を限定するものではない。
本発明は、交流電源（3）から供給された第１の周期を有する正弦波交流入力電圧（Ｖｉｎ）を異なるレベルの交流出力電圧（Ｖ０）に変換する機能を有し、前記交流出力電圧（Ｖ０）を負荷（11）に供給する電力変換装置であって、
前記交流電源（3）の一端を接続するための交流入力端子（４）と、
前記負荷（11）の一端を接続するための交流出力端子（６）と、
前記交流電源（3）の他端及び前記負荷（11）の他端を接続するための共通端子（５）と、
制御可能な第1及び第2のスイッチ（Ｑ１，Ｑ２）が直列に接続された第1の直列回路と、
制御可能な第3及び第4のスイッチ（Ｑ３，Ｑ４）が直列に接続された回路であり且つ前記第1の直列回路に対して並列に接続された第2の直列回路と、
制御可能な第5及び第6のスイッチ（Ｑ５，Ｑ６）が直列に接続された回路であり且つ前記第1及び第2の直列回路に対して並列に接続された第3の直列回路と、
前記第1、第2及び第3の直列回路に対して並列に接続されたコンデンサ（Ｃ）と、
インダクタンス手段と、
前記第1、第2、第3、第４、第５及び第６のスイッチ（Ｑ１，Ｑ２、Ｑ３，Ｑ４，Ｑ５，Ｑ６）を制御するための制御手段（２）と、
前記制御手段（２）と前記第１、第２、第３、第４、第５及び第６のスイッチとの間に接続された第１、第２、第３、第４、第５及び第６のドライブ回路（８１、８２、８３、８４、８５、８６）と、
前記第１、第２、第３、第４、第５及び第６のドライブ回路に電力を供給する電源手段とから成り、
前記第1及び第2のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）が前記交流入力端子（４）に接続され、
前記第3及び第4のスイッチ（Ｑ３，Ｑ４）の相互接続点（９）が前記共通端子（５）に接続され、
前記第5及び第6のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）が前記交流出力端子（６）に接続され、
前記インダクタンス手段は、前記交流入力端子（４）と前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）との間に接続された第１のインダクタ（Ｌ１）と前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）と前記交流出力端子（６）との間に接続された第２のインダクタ（Ｌ２）と前記第３及び第４のスイッチ（Ｑ３、Ｑ４）の相互接続点（９）と前記共通端子（５）との間に接続された第３のインダクタ（Ｌ３）とからなる３つのインダクタから任意に選択された少なくとも２つから成り、
前記制御手段（２）は、
前記交流入力端子（４）又は前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）と前記共通端子（５）との間の第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）と前記交流出力端子（６）又は前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）と前記共通端子（５）との間の第２の電圧（Ｖｏ又はＶｉｎｖ）とをほぼ等しくする第１のモードの時に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）と前記第５及び第６のスイッチ（Ｑ５，Ｑ６）とを前記第１の周期でオン・オフ制御し、且つ前記第３及び第４のスイッチ（Ｑ３，Ｑ４）を前記第１の周期よりも短い第２の周期でオン・オフ制御する第１の機能と、
前記第２の電圧（Ｖｏ又はＶｉｎｖ）を前記第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）よりも低くする第２のモードの時に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）を前記第１の周期でオン・オフ制御し、且つ前記第３及び第４のスイッチ（Ｑ３，Ｑ４）と前記第５及び第６のスイッチ（Ｑ５，Ｑ６）とを前記第２の周期でオン・オフ制御する第２の機能と、
前記第２の電圧（Ｖｏ又はＶｉｎｖ）を前記第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）よりも高くする第３のモードの時に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）と前記第３及び第４のスイッチ（Ｑ３，Ｑ４）とを前記第２の周期でオン・オフ制御し、且つ前記第５及び第６のスイッチ（Ｑ５，Ｑ６）を前記第１の周期でオン・オフ制御する第３の機能と
からなる３つの機能の内の少なくとも２つの機能を得るために、
前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）と前記共通端子（５）との間の第１の電圧（Ｖｃｏｎｖ）を所望値にするための第１の指令値Ｖｒｃを前記交流入力電圧（Ｖｉｎ）に同期して発生する第１の指令値発生手段（44）と、
前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）と前記共通端子（５）との間の第２の電圧（Ｖｉｎｖ）を所望値にするための第２の指令値Ｖｒｉを前記交流入力電圧（Ｖｉｎ）に同期して発生する第２の指令値発生手段（45）と、
前記交流入力電圧（Ｖｉｎ）と同一の前記第１の周期を有する方形波状のバイアス電圧Ｖｓを発生するバイアス電圧発生器（46）と、
前記第１の指令値発生手段（44）と前記第２の指令値発生手段（45）と前記
バイアス電圧発生器（46）とに接続され、
Ｖｒｃ−Ｖｒｉ＋Ｖｓを示す第１の値（Ｖｒ１）と、
Ｖｒｉ−Ｖｒｃ＋Ｖｓを示す第２の値（Ｖｒ３）と、
Ｖｒ３−Ｖｒｉ又はＶｓ−Ｖｒｃ又はＶｓ−Ｖｒｉを示す第３の値（Ｖｒ２）と
を出力する演算手段（47,48,49）と、
前記演算手段（47,48,49）と前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）とに接続され、前記演算手段（４７，４８，４９）から得られた前記第１、第２及び第３の値（Ｖｒ１，Ｖｒ３，Ｖｒ２）に基づいて前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）をオン・オフ制御するための第１、第２、第３、第４、第５及び第６の制御信号（ＶQ1，ＶQ2，ＶQ3，ＶQ4，ＶQ5，ＶQ6）を形成する制御信号形成手段（５２，５３，５４，５５，５６，５７，５８又は５２，５３，５４，５５、５６'、５７’、５８’）とを有し、
前記電源手段は、直流電源（８７）と、第１、第２及び第３の電源用コンデンサ（Ｃａ、Ｃｂ、Ｃｃ）とから成り、
前記直流電源（８７）は前記第２、第４及び第６のドライブ回路に接続され、
前記第１、第２及び第３の電源用コンデンサ（Ｃａ、Ｃｂ、Ｃｃ）は前記第１、第３及び第５のドライブ回路（８１、８３、８５）に接続され且つ前記第２、第４及び第６のスイッチ（Ｑ２、Ｑ４、Ｑ６）を介して前記直流電源（８７）に接続され、
前記バイアス電圧発生器（４６又は４６ａ）は、前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ1〜Ｑ6）による電力変換動作の開始時点から所定時間後に最大バイアス電圧値（＋Ｖｓ）と最小バイアス電圧値（−Ｖｓ）とを前記第１の周期で繰返して発生する機能と、前記開始時点後の前記所定期間において前記最大バイアス電圧値（＋Ｖｓ）及び最小バイアス電圧値（−Ｖｓ）の絶対値よりも小さい絶対値を有する起動時バイアス電圧値を発生する機能とを有し、
前記所定期間は前記第２の周期よりも長く且つ第１の周期よりも短く設定され、
前記最大バイアス電圧値（＋Ｖｓ）及び前記最小バイアス電圧値（−Ｖｓ）は、前記第１のモ−ドの時に前記第１及び第２の値（Ｖｒ1、Ｖｒ3）が前記第１、第２、第５及び第６のスイッチ（Ｑ1、Ｑ2、Ｑ5、Ｑ6）を前記第１の周期でオン・オフ制御する値になるように設定されていることを特徴とする電力変換装置に係わるものである。
【０００６】
なお、請求項２に示すように、前記バイアス電圧発生器（４６）は、
前記交流入力電圧（Ｖｉｎ）を検出する入力電圧検出手段（４１、６９）と、
所定の係数（Ｋ）を発生する係数発生器（９１）と、
前記入力電圧検出手段（４１、６９）で検出した信号に前記係数を乗算する乗算手段（９０）と、
積分用電圧を供給する電圧源（９３）と、
前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ1〜Ｑ6）の起動指令に応答して前記積分用電圧を積分して前記所定期間に傾斜電圧を発生し、前記所定期間後に一定の電圧を発生するリミット付き積分器（９５）と、
前記リミット付き積分器（９５）の出力（Ｖhigh）と反対の極性の信号（Ｖlow）を形成する手段（９６）と、
前記リミット付き積分器（９５）の出力（Ｖhigh）を一方の側のリミッタ値とし、前記反対の極性の信号(Ｖlow)を他方の側のリミッタ値とし、前記乗算器（９０）の出力（Ｖ90）を前記一方の側のリミッタ値と前記他方の側のリミッタ値との間に制限して前記バイアス電圧（Ｖｓ）を形成するリミッタ（９２）とから成ることが望ましい。
また、請求項３に示すように、前記バイアス電圧発生器（４６ａ）は、
前記交流入力電圧（Ｖｉｎ）を検出する入力電圧検出手段（４１、６９）と、
積分用電圧を供給する電圧源（９３）と、
前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ1〜Ｑ6）の起動指令に応答して前記積分用電圧を積分して前記所定期間に傾斜電圧を発生し、前記所定期間後に一定の電圧を発生するリミット付き積分器（９５）と、
前記入力電圧検出手段で検出した信号（Ｖ69）と前記リミット付き積分器（９５）の出力とを乗算する乗算器（９０）と、
前記乗算器（９０）の出力（Ｖ90）を、前記最大リミッタ値（＋ＶＬ）又はこの近傍の値を有する上限値と前記最小リミット値（−ＶＬ）又はこの近傍の値を有する下限値との間に制限して前記バイアス電圧を形成するリミッタ（９２）とから成ることが望ましい。
また、請求項４に示すように、前記制御信号形成手段は、
鋸波電圧又は三角波電圧から成る比較波（Ｖｔ）を前記交流入力電圧（Ｖｉｎ）の周期よりも短い周期で発生する比較波発生器（52）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第１のスイッチ（Ｑ1）とに接続され、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを比較して前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも高い時には第1の電圧レベルとなり、前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる第１の制御信号（ＶQ1）を形成し、この第１の制御信号（ＶQ1）を前記第１のスイッチ（Ｑ1）に供給するための第1のコンパレータ（53）と、
前記第1のコンパレータ（53）と前記第２のスイッチ（Ｑ2）とに接続され、前記第１の制御信号（ＶQ1）と逆位相の第2の制御信号（ＶQ2）を形成し、この第２の制御信号（ＶQ2）を前記第２のスイッチ（Ｑ2）に供給する第１のＮＯＴ回路（56）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第3のスイッチ（Ｑ3）とに接続され、前記第3の値（Ｖｒ２）と前記比較波（Ｖｔ）とを比較して前記第3の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第1の電圧レベルとなり、前記第3の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる第３の制御信号（ＶQ3）を形成し、この第３の制御信号（ＶQ3）を前記第３のスイッチ（Ｑ3）に供給するための第２のコンパレータ（54）と、
前記第2のコンパレータ（54）と前記第4のスイッチ（Ｑ4）とに接続され、前記第３の制御信号（ＶQ3）と逆位相の第4の制御信号（ＶQ4）を形成し、この第４の制御信号（ＶQ4）を前記第４のスイッチ（Ｑ4）に供給する第２のＮＯＴ回路（57）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第５のスイッチ（Ｑ5）とに接続され、前記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には第1の電圧レベルとなり、前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる第５の制御信号（ＶQ5）を形成し、この第５の制御信号（ＶQ5）を前記第５のスイッチ（Ｑ5）に供給するための第３のコンパレータ（55）と、
前記第３のコンパレータ（55）と前記第６のスイッチ（Ｑ6）とに接続され、前記第５の制御信号（ＶQ5）と逆位相の第６の制御信号（ＶQ6）を形成し、この第６の制御信号（ＶQ6）を前記第６のスイッチ（Ｑ6）に供給する第３のＮＯＴ回路（5８）とから成ることが望ましい。
また、請求項５に示すように、前記制御信号形成手段は、
鋸波電圧又は三角波電圧から成る比較波（Ｖｔ）を前記交流入力電圧（Ｖｉｎ）の周期よりも短い周期で発生する比較波発生器（52）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第１のスイッチ（Ｑ1）とに接続され、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを比較して前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも高い時には第1の電圧レベルとなり、前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる第１の制御信号（ＶQ1）を形成し、この第１の制御信号（ＶQ1）を前記第１のスイッチ（Ｑ1）に供給するための第1のコンパレータ（53）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第２のスイッチ（Ｑ２）とに接続され、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを比較して前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第1の電圧レベルとなり、前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも高い時には第2の電圧レベルとなる第２の制御信号（ＶQ2）を形成し、この第２の制御信号（ＶQ2）を前記第２のスイッチ（Ｑ2）に供給する第２のコンパレータ（56´）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第3のスイッチ（Ｑ3）とに接続され、前記第３の値（Ｖｒ２）と前記比較波（Ｖｔ）とを比較して前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第1の電圧レベルとなり、前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる第３の制御信号（ＶQ3）を形成し、この第３の制御信号（ＶQ3）を前記第３のスイッチ（Ｑ3）に供給するための第３のコンパレータ（54）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第４のスイッチ（Ｑ４）とに接続され、前記第３の値（Ｖｒ２）と前記比較波（Ｖｔ）とを比較して前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも低い時には第1の電圧レベルとなり、前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第2の電圧レベルとなる第４の制御信号（ＶQ4）を形成し、この第４の制御信号（ＶQ4）を前記第４のスイッチ（Ｑ4）に供給する第４のコンパレータ（57´）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第５のスイッチ（Ｑ5）とに接続され、前記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には第1の電圧レベルとなり、前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる第５の制御信号（ＶQ5）を形成し、この第５の制御信号（ＶQ5）を前記第５のスイッチ（Ｑ5）に供給するための第５のコンパレータ（55）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第６のスイッチ（Ｑ６）とに接続され、前記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時には第1の電圧レベルとなり、前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には第2の電圧レベルとなる第６の制御信号（ＶQ6）を形成し、この第６の制御信号（ＶQ6）を前記第６のスイッチ（Ｑ6）に供給する第６のコンパレ−タ（5８´）とから成ることが望ましい。
また、請求項６に示すように、前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記バイアス電圧発生器（４６）とに接続され、Ｖｒｃ−Ｖｒｉ＋Ｖｓを演算して前記第１の値（Ｖｒ１）を出力する第１の演算回路（４７）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記バイアス電圧発生器（４６）とに接続され、Ｖｒｉ−Ｖｒｃ＋Ｖｓを演算して、前記第２の値（Ｖｒ３）を出力する第２の演算回路（４８）と、
前記第２の指令値発生手段（４５）と前記第２の演算回路（４８）とに接続され、Ｖｒ３−Ｖｒｉを演算して前記第３の値（Ｖｒ２）を出力する第３の演算回路（４９）とから成ることが望ましい。
また、請求項７に示すように、更に、前記第１の演算回路（４７）に接続され，前記第１の演算回路（４７）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された最大リミッタ値と前記最小バイアス電圧値（−Ｖｓ）に設定された最小リミッタ値との間に制限する第１のリミッタ（５０）と、
前記第２の演算回路（４８）に接続され，前記第２の演算回路（４８）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された最大リミッタ値と前記最小バイアス電圧値（−Ｖｓ）に設定された最小リミッタ値との間に制限する第２のリミッタ（５１）とを有していることが望ましい。
また、請求項８に示すように、前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、前記第２の指令値Ｖｒｉから前記第１の指令値Ｖｒｃを減算して△Ｖ＝Ｖｒｉ−Ｖｒｃを演算する第１の演算回路（４７ａ）と、
前記第１の演算回路（４７ａ）と前記バイアス電圧発生器（４６）とに接続され、
もし、△Ｖ＞０の時は、
Ｖｒ１＝Ｖｓ−△Ｖ
Ｖｒ３＝Ｖｓ
もし、△Ｖ＝０の時は、
Ｖｒ１＝Ｖｓ
Ｖｒ３＝Ｖｓ
もし、△Ｖ＜０の時は、
Ｖｒ１＝Ｖｓ
Ｖｒ３＝Ｖｓ＋△Ｖ
を出力する第２の演算回路（４８ａ）と、
前記第１の指令値発生手段（４４）と前記第２の演算回路（４８ａ）とに接続され、Ｖｒ２＝Ｖｒ１−Ｖｒｃを演算する第３の演算回路（４９ａ）と
から成ることが望ましい。
また、請求項９に示すように、前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、ΔＶ１＝Ｖｒｃ−Ｖｒｉを演算する第１の演算回路（４７ｂ）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、Ｖｒｉ−Ｖｒｃを演算する第２の演算回路（４８ｂ）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、第１の演算回路（４７ｂ）から得られた前記ΔＶ１が0の時及び前記ΔＶ１が0より大きい時にＶｒｃを出力し、前記ΔＶ１が0より小さい時にＶｒｉを出力する選択回路（４９ｂ）と、
前記第１の演算回路（４７ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ＋（Ｖｒｃ−Ｖｒｉ）から成る第１の値（Ｖｒ１）を出力する第１の加算器（７１）と、
前記第２の演算回路（４８ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ＋（Ｖｒｉ−Ｖｒｃ）から成る第２の値（Ｖｒ３）を出力する第２の加算器（７３）と、
前記選択回路（４９ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ−Ｖｒｃ又はＶｓ−Ｖｒｉから成る第３の値（Ｖｒ２）を出力する減算器（７２）とを有していることが望ましい。
また、請求項１０に示すように、更に、前記第１の加算器（７１）に接続され，前記第１の加算器（７１）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された上限値と前記最小バイアス電圧値（−Ｖｓ）に設定された下限値の間に制限する第１のリミッタ（５０）と、
前記第２の加算器（７３）に接続され，前記第２の加算器（７３）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された上限値と前記最小バイアス電圧値（−Ｖｓ）に設定された下限値の間に制限する第２のリミッタ（５１）と
前記減算器（７２）に接続され，前記減算器（７２）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された上限値と前記最小バイアス電圧値（−Ｖｓ）に設定された下限値の間に制限する第３のリミッタ（７４）とを有していることが望ましい。
また、請求項１１に示すように、前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、ΔＶ１＝Ｖｒｃ−Ｖｒｉを演算する演算回路（４７ｂ）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記演算回路（４７ｂ）とに接続され、前記演算回路（４７ｂ）から得られた前記ΔＶ１が0の時及び前記ΔＶ１が0より大きい時にＶｒｃを出力し、前記ΔＶ１が0より小さい時にＶｒｉを出力する選択回路（４９ｂ）と、
前記演算回路（４７ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ＋（Ｖｒｃ−Ｖｒｉ）から成る第１の値（Ｖｒ１）を出力する加算器（７１）と、
前記演算回路（４７ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ−（Ｖｒｃ−Ｖｒｉ）から成る第２の値（Ｖｒ３）を出力する第１の減算器（７３´）と、
前記選択回路（４９ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ−Ｖｒｃ又はＶｓ−Ｖｒｉから成る第３の値（Ｖｒ２）を出力する第２の減算器（７２）とを有していることが望ましい。
また、請求項１２に示すように、更に、前記加算器（７１）に接続され，前記加算器（７１）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された上限値と前記最小バイアス電圧値（−Ｖｓ）に設定された下限値の間に制限する第１のリミッタ（５０）と、
前記第１の減算器（７３´）に接続され，前記第１の減算器（７３’）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された上限値と前記最小バイアス電圧値（−Ｖｓ）に設定された下限値の間に制限する第２のリミッタ（５１）と
前記第２の減算器（７２）に接続され，前記第２の減算器（７２）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された上限値と前記最小バイアス電圧値（−Ｖｓ）に設定された下限値の間に制限する第３のリミッタ（７４）とを有していることが望ましい。
また、請求項１３に示すように、前記第１の指令値発生手段は、
前記交流入力端子（４）と前記共通端子（５）との間の交流入力電圧（Ｖｉｎ）を検出し、交流入力電圧検出信号を出力する入力電圧検出回路（４１）と、
前記コンデンサ（Ｃ）の直流電圧を検出して直流電圧検出信号を出力する直流電圧検出回路（４２）と、
前記交流入力端子（４）を流れる電流を検出し、前記電流に比例した電圧値を有する電流検出信号を出力する電流検出器（２３）と、
基準直流電圧を発生する基準直流電圧源（５９）と、
前記基準直流電圧源（５９）と前記直流電圧検出回路（４２）とに接続され、前記基準直流電圧と前記直流電圧検出信号との差を示す信号を出力する第１の減算器（６０）と、
前記入力電圧検出回路（４１）と前記第１の減算器（６０）とに接続され、前記交流入力電圧検出信号に前記第１の減算器（６０）の出力を乗算する乗算器（６２）と、
前記乗算器（６２）と前記電流検出器（２３）とに接続され、前記乗算器（６２）の出力から前記電流検出信号を減算して前記第１の指令値（Ｖｒｃ）を出力する第２の減算器（６３）とから成ることが望ましい。
また、請求項１４に示すように、前記第２の指令値発生手段は、
基準出力電圧指令値を発生する基準出力電圧指令値発生器（６６）と、
前記交流出力端子（６）と前記共通端子（５）との間の出力電圧（Ｖ０）を検出し、出力電圧検出信号を出力する出力電圧検出回路（４３）と、
前記基準出力電圧指令値発生器（６６）と前記出力電圧検出回路（４３）とに接続され、前記基準出力電圧指令値と前記出力電圧検出信号との差に相当する信号を前記第２の指令値（Ｖｒｉ）として出力する第３の減算器（６７）と
から成ることが望ましい。
また、請求項１５に示すように、前記基準出力電圧指令値発生器（６６）は、レベルの異なる複数の基準出力電圧指令値を選択的に発生することができるものであることが望ましい。
【０００７】
【発明の効果】
本発明によれば、第1〜第6のスイッチ（Ｑ1〜Ｑ6）の起動直後のバイアス電圧発生器（４６又は４６ａ）の出力の絶対値が定常時の最大バイアス電圧値＋Ｖｓ及び最小バイアス電圧値−Ｖｓの絶対値よりも小さくなる。この結果、第１及び第２のスイッチ（Ｑ1、Ｑ2）又は第５及び第６のスイッチ（Ｑ5、Ｑ6）又はこれ等の両方が、起動期間に第２の周期でオン・オフ動作し、第１、第２及び第３の電源用コンデンサ（Ｃａ、Ｃｂ、Ｃｃ）を第２、第４及び第６のスイッチ（Ｑ2、Ｑ4、Ｑ6）を介して迅速に充電することができる。このため、ドライブ回路（８１〜８６）の簡略化された電源回路を有する電力変換装置であっても、迅速且つ円滑に起動することができる。
また、歪みの少ない出力電圧を迅速に得ることができる。
なお、本発明は、従来装置と同様に、複数のスイッチの内の一部を、高周波でオン・オフ動作させないで、交流入力電圧と同一の低い周波数でオン・オフするので、スイッチング回数が低減し、スイッチング損失が少なくなる。
【０００８】
【実施形態】
次に、図面を参照して本発明の実施形態を説明する。
【０００９】
【第１の実施形態】
図１は本発明の第１の実施形態に従う複数の電圧変換形態をとり得るスイッチング方式のＡＣ−ＤＣ−ＡＣ変換装置即ち電力変換装置を示す。この電力変換装置は、力率改善機能を有する電圧調整装置と呼ぶこともできるものであって、大別して変換回路１とこの制御回路２とから成る。
【００１０】
変換回路１は、例えば５０Ｈｚの商用交流電源３の一端に接続された交流入力端子４、交流電源３の他端に接続された入力側共通端子５と、第１、第２、第３、第４、第５及び第６のスイッチＱ1 、Ｑ2 、Ｑ3 、Ｑ4 、Ｑ5 、Ｑ6 と、第１、第２、第３、第４、第５及び第６のドライブ回路８１、８２、８３、８４、８５，８６と、有極の電解コンデンサからなる直流リンク（ｌｉｎｋ）コンデンサ又は直流コンデンサとも呼ぶことができる平滑コンデンサＣと、入力段のリアクトル即ちインダクタＬ1 、出力段のフィルタ用リアクトル即ちインダクタＬ2 と、入力段フィルタ用コンデンサＣ1 と、出力段フィルタ用コンデンサＣ2 と、交流出力端子６と、出力側共通端子７とから成る。なお、入力側共通端子５と出力側共通端子７は互いに共通に接続されている。
【００１１】
第１〜第６のスイッチＱ1 〜Ｑ6 はソースをバルク（サブストレート）に接続した構造の絶縁ゲート型電界効果トランジスタであって、第１、第２、第３、第４、第５及び第６のＦＥＴスイッチＳ1 、Ｓ2 、Ｓ3 、Ｓ4 、Ｓ5 、Ｓ6 とこれに逆並列に接続された第１、第２、第３、第４、第５及び第６のダイオードＤ1 、Ｄ2 、Ｄ3 、Ｄ4 、Ｄ5 、Ｄ6 とを有する。なお、ダイオードＤ1 〜Ｄ6 をスイッチＱ1 〜Ｑ6 に内蔵させないで個別部品とすることができる。また、ＦＥＴスイッチＳ1 〜Ｓ6 をバイポーラトランジスタ、ＩＧＢＴ(絶縁・ゲート・バイポーラ・トランジスタ)等の半導体スイッチとすることができる。
【００１２】
第１及び第２のスイッチＱ1 、Ｑ2 の直列接続から成る第１の直列回路と、第３及び第４のスイッチＱ3 、Ｑ4 の直列接続から成る第２の直列回路と、第５及び第６のスイッチＱ5 、Ｑ6 の直列接続から成る第３の直列回路と、直流コンデンサＣとは、互いに並列に接続されている。
【００１３】
第１の直列回路を構成している第１及び第２のスイッチＱ1 、Ｑ2 の相互接続点８は第１のインダクタＬ1 を介して交流入力端子４に接続されている。第２の直列回路を構成している第３及び第４のスイッチＱ3 、Ｑ4 の相互接続点９は共通端子５に接続されている。第３の直列回路を構成している第５及び第６のスイッチＱ5 、Ｑ6 の相互接続点１０は出力段の第２のインダクタＬ2 を介して交流出力端子６に接続されている。負荷１１の一端は交流出力端子６に接続され、負荷１１の他端は共通端子７に接続されている。
【００１４】
第１のフィルタ用コンデンサＣ1 は入力電流の高周波成分を除去するために交流入力端子４と共通端子５間に接続されている。第２のフィルタ用コンデンサＣ2 は出力電圧の高周波成分を除去するために交流出力端子６と共通端子７間に接続されている。
なお、入力側の第１のインダクタＬ1は出力端子６に交流電源端子３の電圧Ｖｉｎよりも高い出力電圧Ｖ0を得るため、及び交流入力端子４における力率改善及び電流の波形改善を行うために必要なものである。図１では、交流入力端子４と第１及び第２のスイッチＱ1、Ｑ2の相互接続点８との間に第１のインダクタＬ1が接続されている。しかし、交流電源３と第３及び第４のスイッチＱ3、Ｑ4の相互接続点９との間の電流通路の中の任意の場所に１つ又は複数のインダクタを接続すると、第１のインダクタＬ1と同一の効果を得ることができる。例えば、インダクタＬ１の代りに、破線で示インダクタＬ3を第３及び第４のスイッチＱ3、Ｑ4の相互接続点９と共通端子５との間に接続することができる。本発明に従うインダクタンス手段は、第１、第２及び第３のインダクタＬ１、Ｌ２、Ｌ３から選択された２つ又は全部で構成することができる。
【００１５】
制御回路２によって第１〜第６のスイッチＱ1 〜Ｑ6 を制御するために、制御回路２と第１〜第６のスイッチＱ1 〜Ｑ6 のゲート（制御端子）との間がライン１２、１３、１４、１５、１６、１７及び第１〜第６のドライブ回路８１〜８６を介して接続されている。なお、周知のようにスイッチＱ１〜Ｑ６の制御はゲート・ソース間に制御信号を供給して行われる。しかし、図１では図示を簡単化するために各スイッチＱ１〜Ｑ６のソ−スとドライブ回路８１〜８６との間の接続が省略されている。また、各ドライブ回路８１〜８６には電源回路が接続されているが、図１では電源回路が省略されている。この電源回路の詳細は図１３に示されている。
制御回路２によってスイッチＱ1 〜Ｑ6 の制御信号を形成するために、交流入力端子４及び共通端子５がライン１８、１９によって、また交流出力端子６がライン２０によって、また平滑コンデンサＣの両端がライン２１、２２によって、また交流入力端子４ に流れる電流を検出する電流検出器２３がライン２４によって制御回路２にそれぞれ接続されている。
【００１６】
図１の制御回路２の詳細を図２によって説明する前に、図１の変換回路１の動作を説明する。変換回路１は、前述した特開平８−１２６３５２号公報と同様に第１、第２及び第３のモードから選択された１つのモ−ドで動作する。
第１のモードは、電源３の電圧即ち交流入力電圧Ｖin（例えば１００Ｖ）とほぼ同一の出力電圧Ｖ0 が交流出力端子６と共通端子７との間に得られる時に発生し、電圧非変換モードと呼ぶことができるものである。
第２のモードは、交流入力電圧Ｖin（１００Ｖ）よりも低い出力電圧Ｖ0 が交流出力端子６と共通端子７との間に得られる時に発生し、降圧モードと呼ぶことができるものである。
第３のモードは、交流入力電圧Ｖinよりも高い出力電圧Ｖ0 が交流出力端子６と共通端子７との間に得られる時に発生し、昇圧モードと呼ぶことができるものである。
なお、本実施形態では、後述から明らかなように、図２の示す第１の指令値Ｖｒｃと第２の指令値Ｖｒｉとの大小関係によって、第１、第２及び第３のモ−ドが決定されている。第１の指令値Ｖｒｃは、図１の交流入力端子４と共通端子５との間の電圧Ｖｉｎ又は第１及び第２のスイッチＱ1、Ｑ2の相互接続点８と共通端子５との間の第１の電圧Ｖconvと比例関係を有する。第２の指令値Ｖriは、図１の交流出力端子６と共通端子５又は７との間の電圧Ｖｏ又は第５及び第６のスイッチＱ5、Ｑ6の相互接続点１０と共通端子５又は７との間の第２の電圧Ｖinvと比例関係を有する。従って、第１の電圧Ｖconvと第２の電圧Ｖinvとがほぼ等しい時を第１のモ−ド、第２の電圧Ｖinvが第１の電圧Ｖconvよりも低い時を第２のモ−ド、第２の電圧Ｖinvが第１の電圧Ｖconvよりも高い時を第３のモ−ドと呼ぶこともできる。
いずれのモードにおいても、第１及び第２のスイッチＱ1 、Ｑ2 から成る入力段スイッチ回路と第５及び第６のスイッチＱ5 、Ｑ6から成る出力段スイッチ回路のいずれか一方又は両方の高周波（例えば２０ｋＨｚ）のオン・オフが禁止される。このため入力段スイッチ回路及び／又は出力段スイッチ回路の損失低減効果が生じる。
【００１７】
【非変換モード】
交流入力電圧Ｖinと同一の出力電圧Ｖ0 を得る時に生じる非変換モード即ち第１のモードの場合には、第１〜第６のスイッチＱ1 〜Ｑ6 に図３（Ｂ）〜（Ｇ）の第１〜第６の制御信号ＶQ1〜ＶQ6が供給される。即ち、第１及び第５のスイッチＱ1 、Ｑ5 は電源３の５０Ｈｚの正弦波電圧と同一の周波数の５０Ｈｚ方形波パルスによって１８０度間隔で断続的にオンになり、第２及び第６のスイッチＱ2 、Ｑ6 は第１及び第５のスイッチＱ1 、Ｑ5 と反対に動作する。また、力率改善及び入力電流の波形改善のために第３及び第４のスイッチＱ3 、Ｑ4 は図３（Ａ）の交流入力電圧Ｖinの周波数の２倍よりも高い周波数（例えば２０ｋＨｚ）でオン・オフ制御される。
図３に示すように各スイッチＱ1 〜Ｑ6 を制御すると、交流入力電圧Ｖinが正の半波の期間（ｔ0 〜ｔ1 ）では、交流電源３、第１のインダクタＬ1 、第１のスイッチＱ1 、第５のスイッチＱ5 、第２のインダクタＬ2 、及び負荷１１の経路で正方向電流が流れる。また、交流入力電圧Ｖinが負の半波の期間（ｔ1 〜ｔ2 ）では、交流電源３、負荷１１、第２のインダクタＬ2 、第６のスイッチＱ6 、第２のスイッチＱ2 、及び第１のインダクタＬ1 の経路で負方向電流が流れる。この非変換モードの場合、第１、第２、第５及び第６のスイッチＱ1 、Ｑ2 、Ｑ5 、Ｑ6 は高周波（例えば２０ｋＨｚ）でオン・オフされないので、単位時間当りのスイッチング回数が少なくなり、スイッチング損失による効率低下が少なくなる。
第３及び第４のスイッチＱ3、Ｑ4のオン・オフによる力率改善及び波形改善は次のように行われる。交流入力電圧Ｖｉｎの正の半波の期間であって、且つ第３のスイッチＱ3がオンの期間には、電源３、第１のインダクタＬ1、第１のスイッチＱ1、及び第３のスイッチＱ3の経路に電流が流れる。第３のスイッチＱ３のオン・オフ時間の調整即ち制御によって、交流入力電流を操作即ち調整することが可能になり、力率改善及び波形改善即ち高調波成分の除去が可能になる。交流入力電圧Ｖｉｎの負の半波期間であり、且つ第４のスイッチＱ4がオンの期間には、電源３、第４のスイッチＱ4、第２のスイッチＱ2、及び第１のインダクタＬ1の経路に電流が流れる。第４のスイッチＱ４のオン・オフ時間の調整即ち制御によって、交流入力電流を操作即ち調整することが可能になり、力率改善及び波形改善即ち高調波成分の除去が可能になる。この結果、交流入力電流が近似正弦波になる。
【００１８】
【降圧モード】
電源電圧即ち交流入力電圧Ｖinよりも低い出力電圧Ｖ0が得られる時に生じる降圧モード即ち第２のモードの場合には、第１〜第６の主スイッチＱ1 〜Ｑ6 に図４（Ｂ）〜（Ｇ）に示す第１〜第６の制御信号ＶQ1〜ＶQ6が供給される。即ち、第１及び第２のスイッチＱ1 、Ｑ2 は図４（Ａ）の交流入力電圧Ｖinと同一の低周波（５０Ｈｚ）でオン・オフし、第３〜第６のスイッチＱ3 〜Ｑ6 は高周波（例えば２０ｋＨｚ）のＰＷＭ（パルス幅変調）パルスでオン・オフする。図４の交流入力電圧Ｖinの正の半波の期間ｔ0 〜ｔ1 であり且つ第１及び第５のスイッチＱ1、Ｑ5 がオンの期間には、交流電源３、第１のインダクタＬ1 、第１のスイッチＱ1 、第５のスイッチＱ5 、第２のインダクタＬ2 及び負荷１１の経路で正方向電流が流れる。この時の第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖは、入力交流電圧Ｖｉｎにほぼ等しくなる。また、入力交流電圧Ｖinの正の半波の期間ｔ0 〜ｔ1 であり且つ第１及び第６のスイッチＱ1 、Ｑ6 がオンの期間には、交流電源３、第１のインダクタＬ1 、第１のスイッチＱ1 、コンデンサＣ、第６のスイッチＱ6 、第２のインダクタＬ2 及び負荷１１の経路で正方向電流が流れる。この時の第５及び第６のスイッチＱ５、Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖは入力交流電圧ＶｉｎからコンデンサＣの電圧Ｖｃを減算した値にほぼ等しくなる。
【００１９】
降圧モードにおける交流入力電圧Ｖinの負の半波の期間ｔ1 〜ｔ2 であり且つ第２及び第６のスイッチＱ２，Ｑ6 がオンの期間には、交流電源３、負荷１１、第２のインダクタＬ2 、第６のスイッチＱ6 、第２のスイッチＱ2 及び第１のインダクタＬ1 の経路で負方向の電流が流れる。この時の第５及び第６のスイッチＱ５、Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖの値は交流入力電圧Ｖｉｎにほぼ等しくなる。また、交流入力電圧Ｖinの負の半波の期間ｔ1 〜ｔ2 であり且つ第２及び第５のスイッチＱ２，Ｑ5 のオンの期間には、交流電源３、負荷１１、第２のインダクタＬ2 、第５のスイッチＱ5 、コンデンサＣ、第２のスイッチＱ2 及び第１のインダクタＬ1 の経路で負方向電流が流れる。この時の第５及び第６のスイッチＱ５、Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖの値はＶｉｎ−Ｖｃにほぼ等しくなる。
上述から明らかなように、降圧モード時には、第５及び第６のスイッチＱ5 、Ｑ6 の高周波でのオン・オフ動作によって、第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖが交流入力電圧Ｖｉｎとほぼ同一になる期間と、第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖが交流入力電圧ＶｉｎからコンデンサＣの電圧Ｖｃを差し引いた値になる期間とが交互に生じる。この結果、交流入力電圧Ｖinよりも低い出力電圧Ｖ0 が得られる。
【００２０】
降圧モード時の第３及び第４のスイッチＱ３，Ｑ４のオン・オフによっても、非変換モード時と同様に、力率改善及び電流の波形改善即ち高周波成分の除去の動作が生じる。
第３及び第４のスイッチＱ３，Ｑ４のオン・オフによって次に示すようにコンデンサＣの電圧Ｖｃの制御も達成される。降圧モードにおいてコンデンサＣは第１、第２、第５及び第６のスイッチＱ1、 Ｑ2 、Ｑ5 、Ｑ6 を通る回路で充電される。このため、もしコンデンサＣの電圧Ｖc を制御しないと、この電圧Ｖc は徐々に高くなる。そこで、第３及び第４のスイッチＱ3 、Ｑ4 を高い周波数（例えば２０ｋＨｚ）でオン・オフしてコンデンサＣの電荷を放出し、この電圧Ｖc を制御する。コンデンサＣの放電回路は次のようにして形成される。まず、交流入力電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第４のスイッチＱ4 のオンの期間には、コンデンサＣ、第１のスイッチＱ1 、第１のインダクタＬ1 、電源３及び第４のスイッチＱ4 から成る閉回路でコンデンサＣの放電電流が流れる。この時、第１のインダクタＬ1 にエネルギーが蓄積される。次に、入力交流電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第３のスイッチＱ3 のオン期間には、第１のインダクタＬ1 、電源３、第３のスイッチＱ3 、第１のスイッチＱ1 から成る閉回路で第１のインダクタＬ1 のエネルギーの放出が行われ、第１のインダクタＬ1 のエネルギーは電源３に帰還される。第３及び第４のスイッチＱ3 、Ｑ4 が図４（Ｄ）（Ｆ）に示すように交流入力電圧Ｖinよりも十分に高い周波数でＰＷＭパルスで断続され、このＰＷＭパルスの幅の制御によってコンデンサＣの放電期間が制御され、コンデンサＣの電圧Ｖc はほぼ一定値に保たれる。なお、交流入力電圧Ｖinが負の期間ｔ1 〜ｔ2 であり且つ第３のスイッチＱ3 がオンの期間には、コンデンサＣ、第３のスイッチＱ3 ，電源３、第１のインダクタＬ1 及び第２のスイッチＱ2 から成る閉回路でコンデンサＣの電荷が放出される。また、交流入力電圧Ｖinが負の期間ｔ1 〜ｔ2 であり且つ第４のスイッチＱ4 のオン期間には、第１のインダクタＬ1 、第２のスイッチＱ2 、第４のスイッチＱ4 及び電源３から成る閉回路で第１のインダクタＬ1 のエネルギーが放出される。
【００２１】
【昇圧モード】
交流入力電圧Ｖinよりも高い出力電圧Ｖ0 が得られる時に生じる昇圧モード即ち第３のモードの場合には、図５（Ｂ）〜（Ｇ）に示す制御信号ＶQ1〜ＶQ6で第１〜第６のスイッチＱ1 〜Ｑ6 がオン・オフ制御される。即ち、第１〜第４のスイッチＱ1 〜Ｑ4 は高周波でオン・オフされ、第５及び第６のスイッチＱ5 、Ｑ6 は電源周波数（５０Ｈｚ）でオン・オフされる。図６の入力交流電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第１及び第５のスイッチＱ1 、Ｑ５のオン期間には、電源３、第１のインダクタＬ1 、第１のスイッチＱ1 、第５のスイッチＱ5 、第２のインダクタＬ2 、負荷１１から成る経路で第１の方向の電流が流れる。この時の第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖは、交流入力電圧Ｖｉｎとほぼ同一になる。昇圧モードにおいて、交流入力電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第２及び第５のスイッチＱ2 、Ｑ５のオン期間には、電源３、第１のインダクタＬ1 、第２のスイッチＱ2 、コンデンサＣ、第５のスイッチＱ5 、第２のインダクタＬ2 及び負荷１１から成る経路で第１の方向の電流が流れる。この時には、交流入力電圧ＶinにコンデンサＣの電圧Ｖc が加算された値の出力電圧Ｖ0が得られる。
【００２２】
昇圧モードにおいて、入力交流電圧Ｖinが負の半波の期間ｔ1 〜ｔ2 であり且つ第２及び第６のスイッチＱ2 、Ｑ６がオンの期間には、電源３、負荷１１、第２のインダクタＬ2 、第６のスイッチＱ6 、第２のスイッチＱ2 及び第１のインダクタＬ1 から成る経路で第２の方向の電流が流れる。この時は入力交流電圧Ｖinに第１のインダクタＬ1 の電圧が加算されて出力電圧Ｖ0 となる。また、入力交流電圧Ｖinが負の半波の期間ｔ1 〜ｔ2 であり且つ第１及び第６のスイッチＱ1 、Ｑ６がオンの期間には、電源３、負荷１１、第２のインダクタＬ2 、第６のスイッチＱ6 、コンデンサＣ、第１のスイッチＱ1 及び第１のインダクタＬ1 から成る経路で第２の方向の電流が流れる。この時の第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖは入力交流電圧Ｖｉｎとほぼ同一になる。
【００２３】
この昇圧モ−ドにおいても、第３及び第４のスイッチＱ3、Ｑ４のオン・オフによって非変換モード時と同様に力率の改善及び波形改善が行われる。
第３及び第４のスイッチＱ３，Ｑ４のオン・オフによって次に示すようなコンデンサＣの電圧Ｖｃ制御も達成される。昇圧モードにおいてコンデンサＣの放電が生じ、この電圧が低下する。そこで、第３及び第４のスイッチＱ3 、Ｑ4 を第５及び第６のスイッチＱ5 、Ｑ6 よりも高い周波数（例えば２０ｋＨｚ）で断続することによってコンデンサＣの電圧Ｖc をほぼ一定に制御する。この詳しい動作を次に述べる。入力交流電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第４のスイッチＱ4 のオン期間には、電源３、第１のインダクタＬ1 、第１のスイッチＱ1 、コンデンサＣ、第４のスイッチＱ4 から成る閉回路でコンデンサＣを充電する。この時、第１のインダクタＬ1 の蓄積エネルギーの放出があるので、コンデンサＣは、電源３の電圧Ｖinと第１のインダクタＬ1 の電圧との和で充電される。即ち、出力電圧Ｖ0 よりも高い電圧でコンデンサＣが充電される。入力交流電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第３のスイッチＱ3 のオン期間には、電源３、第１のインダクタＬ1 、第１のスイッチＱ1 、第３のスイッチＱ3 の経路に電流が流れ、第１のインダクタＬ1 にエネルギーが蓄積される。
入力交流電圧Ｖinが負の半波の期間ｔ1 〜ｔ2 であり且つ第３のスイッチＱ3 がオンの期間には、電源３、第３のスイッチＱ3 、コンデンサＣ、第２のスイッチＱ2 及び第１のインダクタＬ1 から成る経路に電流が流れ、電源３の電圧Ｖinと第１のインダクタＬ1 の電圧の和でコンデンサＣが充電される。
入力交流電圧Ｖinが負の半波の期間ｔ1 〜ｔ2 であり且つ第４のスイッチＱ4 のオンの期間には、電源３、第４のスイッチＱ４ 、第２のスイッチＱ2 及び第１のインダクタＬ1 から成る経路に電流が流れ、第１のインダクタＬ1 にエネルギーが蓄積される。
【００２４】
上述から明らかなように、第１及び第２のスイッチＱ１，Ｑ２は主として昇圧のために使用されている。第３及び第４のスイッチＱ３，Ｑ４は、主として力率改善及び波形改善のために使用されている。第５及び第６のスイッチＱ５，Ｑ６は主として降圧のために使用されている。
【００２５】
次に、制御回路２の詳細を図２によって説明する。制御回路２は、入力電圧検出回路４１、直流電圧検出回路４２、出力電圧検出回路４３、第１の指令値発生手段４４、第２の指令値発生手段４５、バイアス電圧発生器４６、第１、第２及び第３の演算回路４７、４８、４９、第１及び第２のリミッタ５０、５１、比較波発生手段又はキャリア波発生手段としての三角波発生器５２、第１、第２及び第３のコンパレータ５３、５４、５５、第１、第２及び第３のＮＯＴ回路５６、５７、５８を有する。
【００２６】
入力電圧検出回路４１は、ライン１８、１９によって交流入力端子４と共通端子５とに接続されており、電源３の電圧Ｖinを検出し、基準正弦波を発生する。直流電圧検出回路４２はライン２１、２２によって直流リンクコンデンサＣの両端に接続され、直流リンクコンデンサＣの電圧Ｖc を示す検出信号を出力する。出力電圧検出回路４３はライン２０、１９によって交流出力端子６と共通端子７に接続され、出力電圧Ｖ0 を示す検出信号を出力する。各検出回路４１、４２、４３は、電源電圧Ｖin、コンデンサ電圧Ｖc 、出力電圧Ｖ0 の実際の値よりも低い電圧を出力するが、理解を容易にするためにここでは実際の電圧と同一の値が出力されるものとする。
【００２７】
第１の指令値発生手段４４は、入力段電圧指令値発生手段又はコンバータ電圧指令値発生手段とも呼ぶことができるものであり、直流基準電圧源５９と、２つの減算器６０、６３と、２つの比例積分（ＰＩ）回路６１、６４と、乗算器６２とから成る。減算器６０は基準電圧源５９の基準電圧と直流電圧検出回路４２の検出出力の差を示す誤差信号を出力する。この誤差信号は比例積分回路６１を介して乗算器６２に入力し、入力電圧検出回路４１から得られた基準正弦波（例えば実効値１００Ｖの正弦波）に乗算される。乗算器６２の出力は直流リンクコンデンサＣの電圧Ｖc を一定に保つための入力電流指令値である。減算器６３は乗算器６２の出力（入力電流指令値）と電流検出器２３に接続されたライン２４の検出値（検出電流値）との差を示す信号を出力する。減算器６３の出力は比例積分回路６４を介して出力される。比例積分回路６４の出力は第１の指令値Ｖrcとなる。第１の指令値Ｖｒｃは、第１及び第２のスイッチＱ１，Ｑ２の相互接続点８と第３及び第４のスイッチＱ３、Ｑ４の相互接続点９との間の基本波の電圧Ｖｃｏｎｖを所望値にするための指令値である。ここで、基本波とは電源電圧Ｖｉｎと同一の周波数の信号である。なお、この第１の指令値Ｖrcは電源電圧Ｖinに同期した正弦波又は正弦波に近似した波形であり、直流リンクコンデンサＣの電圧を所定値に制御するための情報と入力の力率を改善するための情報とを含む。
【００２８】
第２の指令値発生手段４５は、出力段電圧指令値発生手段又はインバータ電圧指令値発生手段とも呼ぶことができるものであって、基準出力電圧指令値発生器６６と、減算器６７と、比例積分微分（ＰＩＤ）回路６８とから成る。
この具体例では、交流入力電圧Ｖｉｎが一定の状態において交流出力電圧Ｖｏを変えることができるように第２の指令値発生手段４５が構成されている。このために、基準出力電圧指令値発生器６６は可変構成であって、第１、第２及び第３のモードに応じて異なる値の基準出力電圧指令値を発生させることができる。基準出力電圧指令値発生器６６は、非変換モード時には入出力電圧が等しいこと即ちＶｏ＝Ｖinであることを示す第１の基準出力電圧指令値Ｖｏ１を発生し、降圧モード時には、出力電圧Ｖｏが交流入力電圧Ｖinよりもａボルト低いこと即ちＶｏ＝Ｖin−ａを示す第２の基準出力電圧指令値Ｖｏ２を発生し、昇圧モード時には、出力電圧Ｖｏが交流入力電圧Ｖinよりもｂボルト高いこと即ちＶｏ＝Ｖin＋ｂを示す第３の基準出力電圧指令値Ｖｏ３を発生する。基準出力電圧指令値発生器６６の出力は、交流入力電圧Ｖｉｎに同期して正弦波又は正弦波に近似した波形を有する。
なお、非変換モードと降圧モードと昇圧モードとの全てが要求されず、３つのモ−ドの内の任意の２つのモードのみが要求される場合には、３つのモードから選択された２つのモードのための２つの基準出力電圧指令値を出力するように基準出力電圧指令値発生器６６を構成する。
減算器６７は基準電圧指令値発生器６６の出力と出力電圧検出回路４３の出力との差を示す信号を出力する。この減算器６７の出力は比例積分微分（ＰＩＤ）回路６８を介して出力され、第２の指令値Ｖriとなる。第２の指令値Ｖｒｉは第３及び第４のスイッチＱ３，Ｑ４の相互接続点９と第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０との間の基本波の電圧Ｖｉｎｖを所望値にするための指令値であり、交流入力電圧Ｖinに同期した正弦波又は正弦波に近似した波形から成る。
第２の指令値発生手段４５から発生する第２の指令値Ｖｒｉは、交流入力電圧Ｖinが一定の場合には、非変換モード時に第１の指令値Ｖｒｃに等しい値、降圧モード時に第１の指令値Ｖｒｃよりも低い値、昇圧モード時に第１の指令値Ｖｒｃよりも高い値になる。
交流出力電圧Ｖｏを常に一定に保つ時には、基準電圧指令値発生器６６の出力が一定に保たれる。即ち、交流入力電圧Ｖｉｎが例えば１００Ｖの場合と例えば２００Ｖの場合とのいずれであっても、一定の交流出力電圧Ｖｏ（例えば１００Ｖ）を得る時には、基準電圧指令値発生器６６の出力が一定に保たれる。このように基準電圧指令値発生器６６の出力が一定あっても、交流入力電圧Ｖｉｎが変化すると、入力電圧検出回路４１の出力が変化し、第１の指令値発生手段４４から得られる第１の指令値Ｖｒｃが変化し、交流出力電圧Ｖｏを一定に保つ制御が生じる。なお、出力電圧指令値発生器６６の出力を変えるか否かは、使用者によって決定される。
交流出力電圧Ｖｏまたは交流入力電圧Ｖｉｎの変化に基づく第１〜第６のスイッチＱ１〜Ｑ６の制御モードの切り換えは後述する演算手段によって自動的に行われる。
【００２９】
本実施形態の制御回路２は、降圧モード、昇圧モ−ド、及び非変換モ−ドを選択的に設定するためのバイアス電圧発生器４６と第１、第２及び第3の演算回路47、48、49とを有する。
【００３０】
バイアス電圧発生器４６は、方形波発生器とも呼ぶことができるものであって、入力電圧検出回路４１から得られる図６（Ａ）の５０Ｈｚの基準正弦波Ｖf を三角波発生器５２から出力される三角波電圧Ｖｔの振幅よりも十分に大きな振幅となるように増幅し、これをリミッタで制限することによって三角波電圧Ｖｔの最大値又はこれよりも大きい最大バイアス電圧値＋Ｖs （例えば＋２００Ｖ）と三角波電圧Ｖｔの最小値又はこれよりも小さい最小バイアス電圧値−Ｖs（例えば−２００Ｖ）との間に制限して図６（Ｂ）に示す方形波バイアス電圧Ｖs を発生する。なお、図６（Ｂ）は、電力変換装置の起動後の定常状態のバイアス電圧Ｖｓを示す。定常状態のバイアス電圧Ｖｓは、電源電圧Ｖｉｎと同一の第１の周期を有して＋Ｖｓと−Ｖｓとを交互に繰返して発生する方形波は近似方形波である。起動期間のバイアス電圧Ｖｓは図１５（Ｄ）又は図１７（Ｄ）に示されている。本発明に従って改良されたバイアス電圧発生器４６の詳細は追って説明する。
【００３１】
第１の演算回路４７は、コンバータ電圧指令値発生手段即ち第１の指令値発生手段４４、インバータ電圧指令値発生手段即ち第２の指令値発生手段４５、及びバイアス電圧発生器４６に接続されており、Ｖrc＋Ｖs −Ｖriの演算を実行する。即ち、第１の演算回路４７は加算器と減算器とを含み、コンバータ電圧指令値即ち第１の指令値Ｖrcに方形波電圧Ｖsを加算した値からインバータ電圧指令値即ち第２の指令値Ｖriを減算する。なお、加算と減算の順序を逆にしてＶrc−Ｖri＋Ｖs とすることもできる。
【００３２】
第２の演算回路４８はコンバータ電圧指令値発生手段即ち第１の指令値発生手段４４とインバータ電圧指令値発生手段即ち第２の指令値４５とバイアス電圧発生器４６とに接続されており、Ｖri＋Ｖs −Ｖrcの演算を実行する。即ち、第２の演算回路４８は加算器と減算器とを含み、インバータ電圧指令値即ち第２の指令値Ｖriにバイアス電圧Ｖs を加算した値からコンバータ電圧指令値即ち第１の指令値Ｖrcを減算する。なお、加算と減算の順序を逆にしてＶri−Ｖrc＋Ｖs とすることもできる。
【００３３】
第１のリミッタ５０は、第１の演算回路４７の出力をバイアス電圧Ｖs の最大バイアス電圧値＋Ｖs と同一又は＋Ｖsよりも少し低い値に設定された最大リミッタ値＋ＶLと最小バイアス電圧値−Ｖs と同一又は−Ｖsよりも少し高い値に設定された最小リミッタ値−ＶLとの間に制限して第１のスイッチ制御指令値Ｖr1を出力する。この具体例では最大リミッタ値＋ＶLが＋Ｖs、最小リミッタ値−ＶLが−Ｖsである。なお、第１のスイッチ制御指令値Ｖr１は入力段スイツチＱ1、Ｑ2に基づいて発生させるべき電圧を指令する第1の値と呼ぶこともできる。
第１の値Ｖｒ１は、第１及び第２のモード時に図７（Ａ）及び図８（Ａ）に示すように方形波電圧Ｖｓと同じ値となる。第３のモードの時に図９（Ａ）に示すように＋Ｖｓと−Ｖｓとの間の第２の値となる。
【００３４】
第２のリミッタ５１は第２の演算回路４８の出力を第１のリミッタ５０と同様に最大リミッタ値＋ＶLと最小リミッタ値−ＶLとの間に制限して第２のスイッチ制御指令値Ｖr3を出力する。なお、第２のスイッチ制御指令値Ｖr3を出力段スイッチＱ5、Ｑ6に基づいて発生させるべき電圧を指令する第２の値と呼ぶこともできる。
請求項で第２の値と呼ばれているＶｒ３の最大値及び最小値は、第１及び第３のモードの時に図７（Ｃ）及び図９（Ｃ）に示すように最大リミッタ値＋ＶLと最小リミッタ値―ＶLと同一になり、第２のモ−ド時に図８（Ｃ）に示すように最大リミッタ値＋ＶLと最小リミッタ値―ＶLとの間の値となる。
【００３５】
第３の演算回路４９はインバータ電圧指令値発生手段４５と第２のリミッタ５１とに接続され、Ｖr3−Ｖriの演算を実行する。即ち、第３の演算回路４９は減算器であって、第２のスイッチ制御指令値Ｖr3からインバータ電圧指令値Ｖriを減算して指令値Ｖr2を発生する。この指令値Ｖr2は、請求項で第３の値と呼ばれているものであって、コンデンサＣの電圧の指令値、又は力率改善指令値と呼ぶこともできる。コンデンサＣの電圧Ｖｃの１／２の電位を基準にして、第１及び第２のスイッチＱ１，Ｑ２の相互接続点８の基本波の電圧をＶ１，第３及び第４のスイッチＱ３，Ｑ４の相互接続点９の基本波の電圧をＶ２、第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０の基本波の電圧をＶ３とした時に、このＶ１，Ｖ２，Ｖ３とスイッチ制御指令値Ｖｒ１，Ｖｒ２，Ｖｒ３との関係は、
Ｖ１＝（Ｖｃ／２）Ｖｒ１，
Ｖ２＝（Ｖｃ／２）Ｖｒ２，
Ｖ３＝（Ｖｃ／２）Ｖｒ３，
Ｖｉｎｖ＝Ｖ３−Ｖ２，
Ｖｃｏｎｖ＝Ｖ１−Ｖ２となる。
Ｖｒ２は、第１、第２及び第３のモードのいずれにおいても図７（Ｂ）、図８（Ｂ）及び図９（Ｂ）に示すように＋ＶLと−ＶLとの間の値になる。
【００３６】
第１、第２及び第３の演算回路４７，４８，４９と第１及び第２のリミッタ５０，５１とから成る演算手段から得られる出力Ｖｒ１，Ｖｒ２，Ｖｒ３に基づいて、第１〜第６のスイッチＱ１〜Ｑ６の第１〜第６の制御信号ＶQ1〜ＶQ6を形成する制御信号形成手段として、三角波発生器５２と第１、第２及び第３のコンパレータ５３，５４，５５と第１、第２及び第３のＮＯＴ回路５６、５７、５８とが設けられている。
比較波発生器又はキャリア波発生器としての三角波発生器５２は電源３の電圧Ｖinの周波数（５０Ｈｚ）の２倍よりも高い周波数（例えば２０ｋＨｚ）の三角波電圧Ｖtを図７〜図９に示すように発生する。三角波電圧Ｖｔの最大値は第１及び第２のリミッタ５０，５１の最大リミッタ値＋ＶLと同一又はこれよりも少し低い値に設定される。三角波電圧Ｖｔの最低値は、第１及び第２のリミッタ５０，５１の最小リミッタ値−ＶLと同一又はこれよりも少し高く設定される。図２では１つの三角波発生器５２が第１、第２及び第３のコンパレータ５３、５４、５５に接続されているが、第１、第２及び第３のコンパレータ５３、５４、５５のための専用の３つの三角波発生器を設けることもできる。また、三角波発生器５２を周知の鋸波発生回路にすることができる。
【００３７】
第１のコンパレータ５３は第１のリミッタ５０と三角波発生器５２とに接続され、図７（Ａ）、図８（Ａ）及び図９（Ａ）に示すように第１の値Ｖr1と三角波電圧Ｖt とを比較して図３（Ｂ）、図４（Ｂ）及び図５（Ｂ）に示す第１のスイッチＱ1 のオン・オフ制御信号ＶQ1をライン１２に出力する。
【００３８】
第２のコンパレータ５４は第３の演算回路４９と三角波発生器５２とに接続され、図７（Ｂ）、図８（Ｂ）及び図９（Ｂ）に示すように第２の値Ｖr2と三角波電圧Ｖt とを比較して図３（Ｄ）、図４（Ｄ）及び図５（Ｄ）に示す第３のスイッチＱ3 のオン・オフ制御信号ＶQ3をライン１４に出力する。
【００３９】
第３のコンパレータ５５は第２のリミッタ５１と三角波発生器５２とに接続され、図７（Ｃ）、図８（Ｃ）及び図９（Ｃ）に示すように第２の値Ｖr3と三角波電圧Ｖt とを比較して図３（Ｆ）、図４（Ｆ）及び図５（Ｆ）に示す第５のスイッチＱ5 のオン・オフ制御信号ＶQ5をライン１６に出力する。
【００４０】
第１の逆相信号形成手段としてのＮＯＴ回路５６は第１のコンパレータ５３に接続され、第１のスイッチＱ1 のオン・オフ制御信号ＶQ1の逆相信号から成る図３（Ｃ）、図４（Ｃ）及び図５（Ｃ）に示す第２のスイッチＱ2 のオン・オフ制御信号ＶQ2をライン１３に出力する。
【００４１】
第２の逆相信号形成手段としてのＮＯＴ回路５７は、第２のコンパレータ５４に接続され、第３のスイッチＱ3 のオン・オフ制御信号ＶQ3の逆相信号から成る図３（Ｅ）、図４（Ｅ）及び図５（Ｅ）に示す第４のスイッチＱ4 のオン・オフ制御信号ＶQ4をライン１５に出力する。
【００４２】
第３の逆相信号形成手段としてのＮＯＴ回路は、第３のコンパレータ５５に接続され、第５のスイッチＱ5 のオン・オフ制御信号ＶQ5の逆相信号から成る図３（Ｇ）、図４（Ｇ）及び図５（Ｇ）に示す第６のスイッチＱ6 のオン・オフ制御信号ＶQ6を出力する。
なお、第１、第２及び第３のコンパレータ５３、５４、５５に第１、第２及び第３のＮＯＴ回路５６、５７、５８をそれぞれ内蔵させることができる。
【００４３】
【モード切換制御】
基準出力電圧指令値発生器６６の出力が常に一定の場合には、電源３の電圧Ｖｉｎの変化によって、非変換モ−ド（第１のモ−ド）、降圧モ−ド（第２のモ−ド）、及び昇圧モ−ド（第３のモ−ド）の自動切換えが実行される。即ち、第１及び第２の指令値Ｖｒｃ、Ｖｒｉの大小関係によって自動的にモ−ドが決定される。
また、この実施形態では、使用者が基準出力電圧指令値発生器６６の出力の切換えによって出力電圧Ｖｏの切換え及びモード切換を行うことができる。以下これを図１０〜図１２を参照して説明する。ここで、各モードの電源電圧Ｖinを１００Ｖ、非変換モードの出力電圧Ｖｏ を１００Ｖ、降圧モードの出力電圧Ｖｏ を８０Ｖ、昇圧モードの出力電圧Ｖｏを１２０Ｖとする。また、理解を容易にするために、コンバータ電圧指令値即ち第１の指令値Ｖrcは各モードにおいて１００Ｖとし、またインバータ電圧指令値即ち第２の指令値Ｖriは非変換モードで１００Ｖ、降圧モードで８０Ｖ、昇圧モードで１２０Ｖとする。また、最大バイアス電圧値＋Ｖｓ及び最大リミッタ値＋ＶLを２００Ｖ、最小バイアス電圧値−Ｖｓ及び最小リミッタ値−ＶLをー２００Ｖとする。
【００４４】
【非変換モード】
上記条件において、電源電圧Ｖinの正の半波期間の非変換モードの第１の演算回路４７の出力は、Ｖrc＋Ｖs −Ｖri＝１００＋２００−１００＝２００Ｖとなる。この値は第１のリミッタ５０の上限に一致するので、第１のリミッタ５０から出力される第１の値Ｖr1も２００Ｖとなる。このＶr1＝２００Ｖは図１０に示すように三角波電圧Ｖt の最大値２００Ｖに一致し、三角波電圧Ｖt を横切らない。この結果、電源電圧Ｖinの正の半波の期間の第１のコンパレータ５３の出力は連続して高レベルになる。また、非変換モードにおける電源電圧Ｖinの負の半波期間の第１のコンパレータ５３の出力は連続して低レベルになる。これにより、非変換モード時には図３（Ｂ）（Ｃ）に示すように第１及び第２のスイッチＱ1 、Ｑ2 は５０Hzの低周波でオン・オフ制御され、整流素子として動作する。
【００４５】
非変換モード時の電源電圧Ｖinの正の半波期間の第２の演算回路４８の出力は、Ｖri＋Ｖs −Ｖrc＝１００＋２００−１００＝２００Ｖとなる。この値は第２のリミッタ５１の上限に一致しているので、第２の値Ｖr3も２００Ｖになる。また、電源電圧Ｖinの負の半波期間のＶr3は−２００Ｖになる。この結果、第３のコンパレータ５５の出力は第１のコンパレータ５３の出力と同一になり、第５及び第６のスイッチＱ5 、Ｑ6 は図３（Ｆ）（Ｇ）に示すように低周波（５０Ｈｚ）でオン・オフ制御され、整流素子として動作する。
【００４６】
非変換モード時の電源電圧Ｖinの正の半波期間の第３の演算回路４９の出力Ｖr2はＶr3−Ｖri＝２００−１００＝１００Ｖとなる。また、電源電圧Ｖinの負の半波の期間の第３の演算回路４９の出力Ｖr2は−１００Ｖになる。従って、図１０に示すように第２のコンパレータ５４において第３の値Ｖr2が三角波電圧Ｖt を横切り、図３（Ｄ）（Ｅ）に示すように第３及び第４のスイッチＱ3 、Ｑ4 に例えば２０ｋＨｚの高周波のオン・オフ制御信号（ＰＷＭパルス）が供給される。
【００４７】
【降圧モード】
降圧モード時の電源電圧Ｖinの正の半波期間の第１の演算回路４７の出力は、Ｖrc＋Ｖs −Ｖri＝１００＋２００−８０＝２２０Ｖとなる。これは第１のリミッタ５０で制限されるので、第１の値Ｖr1は２００Ｖとなり、図１１に示すように第１のコンパレータ５３において三角波電圧Ｖt を横切らない。このため、第１のコンパレータ５３の出力は高レベルになる。電源電圧Ｖinの負の半波ではＶr1が−２００Ｖとなり、第１のコンパレータ５３の出力は低レベルになる。従って、降圧モード時には第１及び第２のスイッチＱ1 、Ｑ2 が図４（Ｂ）（Ｃ）に示すように低周波でオン・オフ制御され、整流素子として動作する。
降圧モード時の電源電圧Ｖinの正の半波期間の第２の演算回路４８の出力は、Ｖri＋Ｖs −Ｖrc＝８０＋２００−１００＝１８０Ｖとなる。この値は第２のリミッタ５１で制限されないので、第２の値Ｖr3も１８０Ｖとなり、第３のコンパレータ５５において図１１に示すように三角波電圧Ｖt を横切る。電源電圧Ｖinの負の半波期間にはＶr3が−１８０Ｖとなり、三角波電圧Ｖt を横切る。従って、降圧モード時には、第５及び第６のスイッチＱ5 、Ｑ6 が図４（Ｆ）（Ｇ）に示すように高周波のオン・オフ制御信号即ちＰＷＭパルスで制御される。
降圧モード時の正の半波期間の第３の演算回路４９の出力即ち第３の値Ｖr2はＶr3−Ｖri＝１８０−８０＝１００Ｖになり、第２のコンパレータ５４において図１１に示すように三角波電圧Ｖt を横切る。また、負の半波期間にはＶr2が−１００Ｖとなり、三角波電圧Ｖt を横切る。この結果、第３及び第４のスイッチＱ3 、Ｑ4 には図４（Ｄ）（Ｅ）に示すように高周波のオン・オフ制御信号が供給される。
【００４８】
【昇圧モード】
昇圧モード時の電源電圧Ｖinの正の半波期間の第１の演算回路４７の出力は、Ｖrc＋Ｖs −Ｖri＝１００＋２００−１２０＝１８０Ｖとなる。これは第１のリミッタ５０の制限を受けないので、第１の値Ｖr1も１８０Ｖとなり、第１のコンパレータ５３を図１２に示すように三角波電圧Ｖt を横切る。また、負の半波期間にはＶr1が−１８０Ｖとなり、三角波電圧Ｖt を横切る。この結果、第１及び第２のスイッチＱ1 、Ｑ2 は図５（Ｂ）（Ｃ）に示すように高周波のオン・オフ制御信号即ちＰＷＭパルスで制御される。
昇圧モードにおける第２の演算回路４８の出力はＶri＋Ｖs −Ｖrc＝１２０＋２００−１００＝２２０Ｖとなり、第２のリミッタ５１で２００Ｖに制限される。これにより、第３のコンパレータ５５の入力即ち第２の値Ｖr3は２００Ｖとなり、図１２に示すように三角波電圧Ｖt を横切らない。また負の半波期間にはＶr3が−２００Ｖとなり、三角波電圧Ｖt を横切らない。この結果、第５及び第６のスイッチＱ5 、Ｑ6 は図５（Ｆ）（Ｇ）に示すように低周波でオン・オフ制御され、整流素子として動作する。
昇圧モード時の正の半波期間における第３の演算回路４９の出力即ち第３の値Ｖr2はＶr3−Ｖri＝２００−１２０＝８０Ｖとなり、図１２に示すように三角波電圧Ｖt を横切る。また負の半波期間の第３の値Ｖr2は−８０Ｖとなり、三角波電圧Ｖt を横切る。この結果、第３及び第４のスイッチＱ3 、Ｑ4 は図５（Ｄ）（Ｆ）に示すように高周波でオン・オフ制御される。
【００４９】
図１の第１〜第６のドライブ回路８１〜８６及びその電源回路は、既に説明した図１３に示すように構成されている。図１３には図１の第１〜第６のスイッチＱ1〜Ｑ6、第１〜第６のドライブ回路８１〜８６、コンデンサＣの他にドライブ回路８１〜８６の電源回路が示されている。図１３における第１〜第６のスイッチＱ1〜Ｑ6、第１〜第６のドライブ回路８１〜８６、３つの接続点８、９、１０及びコンデンサＣは図１で同一符号で示すものと同一である。第１〜第６のドライブ回路８１〜８６は図２の制御回路２の出力ライン１２〜１７の制御信号ＶQ1〜ＶQ6に応答して第１〜第６の主スイッチＱ1〜Ｑ６をオン・オフ制御する周知の回路である。
図１３のドライブ回路８１〜８６の電源８７、コンデンサＣａ〜Ｃｂは、比較的簡単な回路構成によって全てのドライブ回路８１〜８６に電源８７の電圧Ｖｃｃを与えることができるという特徴を有する反面、既に説明したように第２、第４及び第６のスイッチＱ2、Ｑ4、Ｑ6がオン状態にならないと第１〜第３の電源用コンデンサＣａ〜Ｃｃが充電されないという欠点を有する。
【００５０】
上記欠点を解決するための本発明に従うバイアス電圧発生器４６は、図１４に示すように乗算器９０と係数発生器９１とリミッタ９２と電圧源９３とスイッチ９４とリミット付き積分器９５と反転信号形成回路９６から成る。
【００５１】
乗算器９０の一方の入力端子はライン６９によって図２の入力電圧検出回路４１に接続され、他方の入力端子は係数Ｋを発生する係数発生器９１に接続されている。係数発生器９１は１よりも十分に大きい値の係数に相当する電圧を発生する。従って、乗算器９０はライン６９の電源電圧Ｖｉｎに相当する正弦波電圧に係数Ｋを乗算して振幅が十分に増幅された正弦波電圧Ｖ９０を出力する。
【００５２】
リミッタ９２は、乗算器９０の出力を起動時の過度期間には時間と共に絶対値が増大する傾斜上限値と傾斜下限値との間を制限し、所定の過渡期間後の定常時には一定値から成る上限値と下限値との間に制限して方形波バイアス電圧Ｖｓを発生するものである。定常時の上限値は既に説明した最大バイアス電圧値＋Ｖｓに相当し、下限値は最小バイアス電圧値−Ｖｓに相当する。
【００５３】
リミット付き積分器９５は、オペアンプ９７と積分コンデンサ９８と抵抗９９とツェナ−ダイオ−ド１００とから成り、電源９３の電圧を積分して図１５（Ｂ）の出力を得るものである。
なお、オペアンプ９７の正入力端子はグランドに接続され、負入力端子は抵抗９９とスイッチ９４を介して負極性の積分用電圧９３に接続されている。コンデンサ９８とツェナ−ダイオ−ド１００はオペアンプ９７の負入力端子を出力端子との間に接続されている。スイッチ９４はライン101に与えられる図１５（Ａ）に起動指令に応答して図１５のｔｏ時点でオンになる。この起動スイッチ９４は、図１の電源３を図示が省略されている電源スイッチを介して入力端子４、５間に接続する時の電源スイッチのオン操作に同期させてオン操作される。なお、起動スイッチ９４を制御回路２からの制御信号の送出に同期させてオン操作することもできる。
【００５４】
図１５（Ａ）に示すように起動指令がｔｏで停止から運転指令に変換すると、スイッチ９４がオンになり、リミット付き積分器９５が積分を開始し、この出力電圧Ｖhighは図１５（Ｂ）に示すように傾斜を有して増大する。積分器９５はリミット機能を有しているのでｔ3時点で出力電圧Ｖhighが上限値＋Vsに達すると、一定値になる。傾斜期間ｔｏ〜ｔ3は、電源電圧Ｖinの１／２周期即ち半サイクル以下且つ図２の三角波発生器５の三角波電圧Ｖｔの１周期以上に設定することが望ましい。積分器９５の出力はリミッタ９２に入力し、図１５（Ｃ）のリミッタ９２の上限値Ｖhighとして使用される。積分器９５とリミッタ９２との間に接続された反転信号形成回路９６は、積分器９５の出力を位相反転して図１５（Ｃ）に示すリミッタ９２の下限値Ｖlowを形成し、リミッタ９２に送る。
なお、反転信号形成回路９６はオペアンプを使用した周知の位相反転回路から成る。
【００５５】
なお、反転信号形成回路９６をオペアンプの反転回路で形成する代りに、電源９３の極性を反転した正電源と、スイッチ９４に相当するものと、リミット付き積分器９５に相当するものを設け、図１５（Ｃ）に示す下限値Ｖlowを独立した回路で形成することができる。
【００５６】
リミッタ９２は、乗算器９０から得られた図１５（Ｃ）で点線で示す出力信号Ｖ90を上限値Ｖhighと下限値Ｖlowとの間に制限して図１５（Ｄ）に示す出力Ｖｓをバイアス電圧としてライン７０に送出する。図１５の例では、ｔｏ〜ｔ1区間、ｔ2〜ｔ4区間、ｔ5〜ｔ6区間、及びｔ7以後において、乗算器出力Ｖ90の絶対値が上限値Ｖhigh及び下限値Ｖlowの絶対値よりも大きくなるので、これ等の区間のリミッタ出力は上限値Ｖhigh及び下限値Ｖlowと同一である。ｔ1〜ｔ2区間、ｔ4〜ｔ5区間、ｔ0〜ｔ7区間では乗算器出力Ｖ90の絶対値が上限値Ｖhigh及び下限値Ｖlowの絶対値よりも小さいので、乗算器出力Ｖ90がそのままリミッタ出力となっている。
【００５７】
バイアス電圧発生器４６で重要なことは、起動直後のｔｏ〜ｔ3区間においてリミッタ９２の出力の絶対値が最大バイアス電圧値＋Ｖｓ及び最小バイアス電圧値−Ｖｓの絶対値よりも小さくなることである。
図１５（Ｃ）で点線で示すように、もし、スイッチ９４のオン開始時点ｔｏが乗算器９０の出力電圧Ｖ90が交流電源電圧Ｖｉｎの正の半波の期間内にあっても、リミッタ９２の出力即ちバイアス電圧Ｖｓの絶対値はｔ0〜ｔ3期間に最大バイアス電圧値＋Ｖｓ及び最小バイアス電圧値−Ｖｓの絶対値よりも低い値であるため、図２の第１及び第２の演算回路４７、４８の出力が第１及び第２のリミッタ５０、５１の最大リミッタ値＋ＶLと最小リミッタ値−ＶLとの間の値となり、第１及び第２のリミッタ５０、５１の出力Ｖｒ1、Ｖｒ2が図７〜図９に示す三角波電圧Ｖｔを横切る。この結果、第１及び第２のスイッチＱ1、Ｑ2、又は第５及び第６のスイッチＱ5、Ｑ6、又は第１、第２、第５及び第６のスイッチＱ1、Ｑ2、Ｑ5、Ｑ6の高周波即ち第２の周波数でのオン・オフ動作が生じ、図１及び図１３の下側の第２、第４及び第６のスイッチＱ2、Ｑ4、Ｑ6が交流電源電圧Ｖｉｎの負の半波期間に至る前の正の半波期間にオン状態になる。下側の第２、第４及び第６のスイッチＱ2、Ｑ4、Ｑ6がオンになると、既に説明したように図１３の第１、第２及び第３の電源用コンデンサＣａ、Ｃｂ、Ｃｃが充電され、第１、第３及び第５のドライブ回路８１、８３、８５によって上側の第１、第３及び第５のスイッチＱ1、Ｑ3、Ｑ5をオン駆動することが可能になる。
この結果、図１３に示すように上側のドライブ回路８１、８３、８５と、下側のドライブ回路８２、８４、８６との両方に１つの電源８７から電力を供給する簡単な構成の電源回路を設ける場合であっても、コンデンサＣａ、Ｃｂ、Ｃｃを起動時に迅速に充電することができ、第１、第２、第３及び第５のスイッチＱ1、Ｑ3、Ｑ5のオン制御を迅速に開始することができる。また、第１〜第６のスイッチＱ1〜Ｑ6の正常動作が迅速に開始するため、歪みの少ない出力電圧Ｖｏ得御迅速に送出することが出きる。
【００５８】
本実施形態によれば、バイアス波発生器４６による上記効果の他に次の効果も得られる。
（１） 非変換モードには第１、第２、第５及び第６のスイッチＱ１，Ｑ２，Ｑ５，Ｑ６、また降圧モードには第１及び第２のスイッチＱ1 、Ｑ2 、また、昇圧モードにおいては第５及び第６のスイッチＱ5 、Ｑ6 をそれぞれ５０Ｈｚの低周波でオン・オフ制御するので、単位時間当りのスイッチング回数及びスイッチング損失が少なくなり、電圧変換装置の効率を高めることができる。
（２） 第１、第２及び第３のモードのいずれにおいても、第３及び第4のスイッチＱ3、Ｑ4が高周波でオン．オフ制御されるので、力率改善及び交流入力電流の波形改善即ち高調波成分の低減を図ることができる。
（３） 基準出力電圧指令値発生器６６の出力を変えることによって第１、第２及び第３のモードの切換えが実行され、所望の交流出力電圧Ｖｏが得られる。従って、モード切換え回路の構成が簡単になり、電力変換装置のコストの低減、及び小型化が達成される。
（４）基準出力電圧指令値発生器６６の出力を一定に保つことによって、入力交流電圧Ｖｉｎの変化に拘らず一定の交流出力電圧Ｖｏを得ることができる。また、入力交流電圧Ｖｉｎの変化に応じて第１〜第６のスイッチＱ１〜Ｑ６を第１、第２及び第３のモードから選択された最適なモードで制御することができる。
【００５９】
【第２の実施形態】
図１６は第２の実施形態のバイアス電圧発生器４６ａを示す。このバイアス電圧発生器４６ａは図１４のバイアス電圧発生器４６の一部を変形したものである。従って、図１６において図１４と共通する部分には同一の符号を付してその説明を省略する。
【００６０】
図１６の回路波リミット付き積分器９５の出力を乗算器９０に供給し、これとライン６９の入力電圧検出信号とを乗算している点で図１４と相違し、この他は図１４と実質的に同一に構成されている。なお、図１６の回路は、乗算器９０からリミッタ９２の上限値＋Ｖｓと下限値−Ｖｓとを十分に越える振幅の出力Ｖ90が得られるものとして示されている。もし、乗算器９０の出力Ｖ90の振幅が十分に大きくない時には、乗算器９０とリミッタ９２との間に増幅器を接続する。
【００６１】
図１７は図１６の各部の状態を概略的に示す。図１７（Ａ）に示すように起動スイッチ９４がｔｏでオンになると、リミット付き積分器９５の出力は図１７（Ｂ）に示すようにｔｏ〜ｔ2区間で傾斜を有して増大し、ｔ2以後は一定レベルの出力を発生する。乗算器９０においては図１７（Ｃ）に示すライン６９の正弦波信号Ｖ69に図１７（Ｂ）の積分器９５の出力が乗算され、図１７（Ｃ）に示す乗算器出力Ｖ90が得られる。ｔｏ〜ｔ1は正弦波信号Ｖ69の正の半サイクルに属しているが、乗算器出力Ｖ90はリミッタ９２の上限値＋Ｖｓよりも低い値になる。この結果、図１５のｔｏ〜ｔ1区間と同様に図１の第１及び第２のスイッチＱ1、Ｑ2と第５及び第６のスイッチＱ5、Ｑ6の一方又は両方が高周波即ち第２の周波数でオン・オフ動作する。図１７ではｔ1〜ｔ2期間においても乗算器出力Ｖ90の絶対値がリミッタ９２の上限値＋ｖｓ及び下限値−Ｖｓの絶対値以下であるので、第１及び第２のスイッチＱ1、Ｑ2と第５及び第６のスイッチＱ5、Ｑ6との一方又は両方も高周波でオン・オフする。この結果、図１６のバイアス電圧発生器４６ａによっても図１４のバイアス電圧発生器４６と同一の効果が得られる。
【００６２】
【第３の実施形態】
次に、図１８を参照して第３の実施形態の電力変換装置を説明する。但し、図１８において図２と実質的に同一の部分には、同一の符号を付してその説明を省略する。また、第３の実施形態においても必要に応じて図１〜図１１を参照する。
第３の実施形態の電力変換装置は、図１の制御回路２を図１８に示す制御回路２ａに変形し、この他は図１と同一に構成したものである。図１８の制御回路２ａは、図２の制御回路２の第１、第２及び第３の演算回路４７，４８，４９を変形した第１、第２及び第３の演算回路４７ａ，４８ａ，４９ａを設け、この他は図２と同一に形成したものである。
図１８の第１の演算回路４７ａは、第１及び第２の指令値発生手段４４，４５に接続され、次式の演算を行い、差信号△Ｖを出力する。
△Ｖ＝Ｖｒｉ−Ｖｒｃ
第２の演算回路４８ａは第１の演算回路４７ａと方形波発生器４６とに接続され、次の演算を行う。
もし△Ｖ＞０なら
Ｖｒ１＝Ｖｓ−△Ｖ
Ｖｒ３＝Ｖｓ
もし△Ｖ＝０なら
Ｖｒ１＝Ｖｓ
Ｖｒ３＝Ｖｓ
もし△Ｖ＜０なら
Ｖｒ１＝Ｖｓ
Ｖｒ３＝Ｖｓ＋△Ｖ
第３の演算回路４９ａは第１の指令値発生手段４４と第２の演算回路４８ａとに接続され、次の演算を行う。
Ｖｒ２＝Ｖｒ１−Ｖｒｃ
図１８の第１、第２及び第３のモードで第２及び第３の演算回路４８ａ，４９ａから得られるＶｒ１，Ｖｒ２，Ｖｒ３は、図２で同一符号で示すものと同一である。従って、第３の実施形態によっても、第１の実施形態と同一の効果を得ることができる。
【００６３】
【第４の実施形態】
次に、図１９を参照して第４の実施形態の電力変換装置の制御回路２ｂを説明する。但し、図１９において図２と実質的に同一の部分には、同一の符号を付してその説明を省略する。図１９の制御回路２ｂは、図２の制御回路２の第１、第２及び第３の演算回路４７，４８，４９を変形した第１及び第２の演算回路４７ｂ，４８ｂと選択回路４９ｂとを設け、更に、２つの加算器７１、７３と１つの減算器７２と、第３のリミッタ７４を設け、この他は図２と同一に形成したものである。
図１９の第１の演算回路４７ｂは、第１及び第２の指令値発生手段４４，４５に接続され、Ｖｒｃ−Ｖｒｉの減算を行い、差信号△Ｖ１を出力する。
第２の演算回路４８ｂは、第１及び第２の指令値発生手段４４，４５に接続され、Ｖｒｉ−Ｖｒｃの減算を行い、差信号△Ｖ２を出力する。
選択回路４９ｂは、第１及び第２の指令値発生手段４４，４５と第１の演算回路４７ｂとに接続され、第１の演算回路４７ｂの出力△Ｖ１に基づいて次の演算を行う。
もし△Ｖ１＝０ならＶｒｃを選択する。
もし△Ｖ１＞０ならＶｒｃを選択する。
もし△Ｖ１＜０ならＶｒｉを選択する。
加算器７１は、第１の演算回路４７ｂとバイアス電圧発生器４６とに接続され、これらの出力を加算する。従って，図１９の第１の演算回路４７ｂと加算器７１との組み合せは図２の第１の演算回路４７と等価である。
減算器７２は、選択回路４９ｂとバイアス電圧発生器４６とに接続され、方形波電圧Ｖｓから選択回路４９ｂの出力を減算し、図２の第３の演算回路４９の出力と実質的に同じ信号を出力する。従って，図１４の選択回路４９ｂと減算器７２との組み合せは図２の第３の演算回路４９と等価である。
加算器７３は、第２の演算回路４８ｂとバイアス電圧発生器４６とに接続され、これらの出力を加算する。従って，図１９の第２の演算回路４８ｂと加算器７２との組み合せは図２の第２の演算回路４８と等価であり、Ｖｒｉ―Ｖｒｃ＋Ｖｓを出力する。
第３のリミッタ７４は減算器７２と第２のコンパレータ５４との間に接続され、減算器７２の出力を最大リミッタ値＋ＶLと最小リミッタ値―ＶLとの間に制限する。
第１、第２及び第３のモードにおいて、図１９の第１、第２及び第３のリミッタ５０，５１，７４から得られるＶｒ１，Ｖｒ２，Ｖｒ３は、図２で同一符号で示すものと同一である。従って、第４の実施形態によっても、第１の実施形態と同一の効果を得ることができる。
【００６４】
【第５の実施形態】
次に、図２０を参照して第５の実施形態の電力変換装置の制御回路２ｃを説明する。但し、図２０において図２及び図１９と実質的に同一の部分には、同一の符号を付してその説明を省略する。
図２０の制御回路２ｃは、図１９の制御回路２ｂの第２の演算回路４８ｂを省き、図１９の加算器７３を減算器７３´に変形し、この他は図１９と同一に形成したものである。
図２０の減算器７３´は、第１の演算回路４７ｂとバイアス電圧発生器４６とに接続され、方形波バイアス電圧Ｖｓから第１の演算回路４７ｂの出力を減算し、Ｖｓ―（Ｖｒｃ―Ｖｒｉ）＝Ｖｓ―Ｖｒｃ＋Ｖｒｉを出力する。従って，図２０の減算器７３´から図１９の加算器７３と同じ出力を得ることができる。
第１、第２及び第３のモードにおいて、図２０の第１、第２及び第３のリミッタ５０，５１，７４から得られるＶｒ１，Ｖｒ２，Ｖｒ３は、図２及び図１９で同一符号で示すものと同一である。従って、第５の実施形態によっても、第１及び第４の実施形態と同一の効果を得ることができる。
【００６５】
【第６の実施形態】
図２１に示す第６の実施形態の制御回路２ｄは、図２の制御回路２の第１、第２及び第３のＮＯＴ回路５６，５７，５８の代りに、第４、第５及び第６のコンパレータ５６’、５７’、５８’を設け、この他は図２と同一に形成したものである。第４、第５及び第６のコンパレータ５６'、５７’、５８’の負入力端子は、第１のリミッタ５０と、第３の演算回路４９と、第２のリミッタ５１とにそれぞれ接続され、Ｖｒ１，Ｖｒ２，Ｖｒ３の供給を受ける。第４、第５及び第６のコンパレータ５６'、５７’、５８’の正入力端子は三角波発生器５２に接続されている。第４、第５及び第６のコンパレータ５６'、５７’、５８’は、第１、第２及び第３のコンパレータ５３，５４，５５から出力される第１、第３及び第５の制御信号ＶQ1，ＶQ3，ＶQ5に対して逆位相の第２、第４及び第６の制御信号ＶQ2，ＶQ4，ＶQ6を形成してライン１３，１５，１７に送出する。この図２１の制御回路２ｄによっても図２の制御回路２と同一の効果を得ることができる。
なお、図１８，図１９及び図２０の第１、第２及び第３のＮＯＴ回路５６，５７，５８を図２１の第４、第５及び第６のコンパレータ５６’、５７’５８’と同様なものに置き換えることができる。
【００６６】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
（１） 制御回路２、２ａ、２ｂを、第１のモード即ち非変換モードと第２のモード即ち降圧モードとの２つのみ、又は第１のモード即ち非変換モードと第３のモード即ち昇圧モードとの２つのみ、又は第２のモード即ち降圧モードと第３のモード即ち昇圧モードとの２つのみで動作させることができる。
（２） 制御回路２、２ａ、２ｂの多くの部分をディジタル回路で構成することことができる。
（３） 第１及び第２のスイッチＱ1 、Ｑ2 のオン期間の相互間、第３及び第４のスイッチＱ3 、Ｑ4 のオン期間の相互間、第５及び第６のスイッチＱ5 、Ｑ6 のオン期間の相互間に周知のデッドタイム（休止期間）を設けて各スイッチのストレージによって対のスイッチが同時にオンになることを防止し、対の直流ライン間の短絡を防止してもよい。
（４） 第１、第２及び第３のインダクタＬ１，Ｌ２，Ｌ３の全て、又はＬ１とＬ３のみ、又はＬ２とＬ３のみを設けることができる。
（５） 図１８〜図２１のバイアス電圧発生器４６を図１６のバイアス電圧発生器４６ａに置き変えることができる。
（６） バイアス電圧発生器４６、４６ａのリミッタ９２´及び第１、第２及び第３のリミッタ５０、５１、７４の上側制限電圧を２００Ｖよりも高くし、下側制限電圧を−２００Ｖよりも低くすることができる。
（７） バイアス電圧発器４６，４６ａの最大バイアス値＋Ｖs及び最小バイアス値−Ｖｓの絶対値を第１及び第２のリミッタ５０、５１の最大リミッタ値＋ＶＬ及び最小リミッタ値−ＶＬの絶対値よりも少し高く設定することができる。
（８） 変換回路１に対して同一回路構成のものを並列的に接続して多相の電圧変換装置を構成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の電圧変換装置を示す回路図である。
【図２】図１の制御回路を示す回路図である。
【図３】図１の電圧変換装置を非変換モードで動作させた時の電源電圧と第１〜第６のスイッチの制御信号とを示す波形図である。
【図４】図１の電圧変換装置を降圧モードで動作させた時の電源電圧と第１〜第６のスイッチの制御信号とを示す波形図である。
【図５】図１の電圧変換装置を昇圧モードで動作させた時の電源電圧と第１〜第６のスイッチの制御信号とを示す波形図である。
【図６】図２の方形波発生器の入力及び出力を示す波形図である。
【図７】非変換モード時の図２の第１、第２及び第３のコンパレータの入力を示す波形図である。
【図８】降圧モード時の図２の第１、第２及び第３のコンパレータの入力を示す波形図である。
【図９】昇圧モード時の図２の第１、第２及び第３のコンパレータの入力を示す波形図である。
【図１０】非変換モード時の三角波電圧と各コンパレータの入力との関係を詳しく示す波形図である。
【図１１】降圧モード時の三角波電圧と各コンパレータの入力との関係を詳しく示す波形図である。
【図１２】昇圧モード時の三角波電圧と各コンパレータの入力との関係を詳しく示す波形図である。
【図１３】図１の第１〜第６のスイッチに対するドライブ回路の接続及びドライブ電源回路を詳しく示す回路図である。
【図１４】図２のバイアス電圧発生器を詳しく示す回路図である。
【図１５】図１４の各部の状態を示す波形図である。
【図１６】第２の実施形態のバイアス電圧発生器を示す回路図である。
【図１７】図１６の各部の状態を示す波形図である。
【図１８】第３の実施形態の制御回路を示す回路図である。
【図１９】第４の実施形態の制御回路を示す回路図である。
【図２０】第５の実施形態の制御回路を示す回路図である。
【図２１】第６の実施形態の制御回路を示す回路図である。
【符号の説明】
１ 変換回路
２，２ａ、２ｂ、２ｃ、２ｄ 制御回路
３ 電源
４４ 第１の指令値発生手段
４５ 第２の指令値発生手段
４６ バイアス電圧発生器
４７、４８、４９ 第１、第２及び第３の演算回路
５０、５１ 第１及び第２のリミッタ
５２ 三角波発生器
５３、５４、５５ 第１、第２及び第３のコンパレータ
５６、５７、５８ 第１、第２及び第３のＮＯＴ回路
Ｑ1 〜Ｑ6 第１〜第６のスイッチ
Ｃ コンデンサ
Ｌ1 、Ｌ2 第１及び第２のインダクタ
【発明の属する技術分野】
本発明は、交流入力電圧を複数の形態で電圧変換することができる単相又は多相の電力変換装置に関する。
【０００２】
【従来の技術】
ＡＣ−ＤＣ−ＡＣ変換可能な電力変換装置をハーフブリッジ型ＡＣ−ＤＣコンバータとハーフブリッジ型ＤＣ−ＡＣインバータとの組み合せによって構成することは公知である。また、ＡＣ−ＤＣ−ＡＣ変換装置の効率を向上させるために、ハーフブリッジ型ＡＣ−ＤＣコンバータのスイッチとハーフブリッジ型ＤＣ−ＡＣインバータのスイッチの全てを高い繰返し周波数でオン・オフ制御しないで、ＡＣ−ＤＣ−ＡＣ変換装置に含まれているスイッチの一部のみを高い繰返し周波数でオン・オフし、残りのスイッチを整流器として動作させるために交流電源電圧の周期でオン・オフする方式が本件出願人に係る特開平８−１２６３５２号公報及び特開２００１−２５８２７０号公報で提案されている。
上記公報で提案されているＡＣ−ＤＣ−ＡＣ変換装置は、入力電圧と出力電圧とがほぼ同一になるようにコンバータ及びインバータのスイッチを制御する第１のモードと、入力電圧よりも出力電圧を下げるようにスイッチを制御する第２のモードと、入力電圧よりも出力電圧を上げるようにスイッチを制御する第３のモードとを取ることができる。ＡＣ−ＤＣ−ＡＣ変換装置が複数のモードで動作できるように構成されていると、同一の交流入力電圧に基づいて複数の異なるレベルの交流出力電圧を得ること、又は異なる複数の交流入力電圧に基づいて同一レベルの交流出力電圧を得ることができる。
【０００３】
【発明が解決しようとする課題】
ところで、上記電力変換装置の６個のスイッチの駆動回路即ちドライブ回路の電源の構成を簡単にするために、この電源を図１３に示すように構成することが考えられる。図１３において電力変換用の第１、第２、第３、第４、第５及び第６のスイッチＱ１、Ｑ2、Ｑ3、Ｑ4、Ｑ5、Ｑ6の第１、第２、第３、第４、第５及び第６のドライブ回路８１、８２、８３、８４、８５、８６のために１つの制御用電源８７が設けられている。第２、第４及び第６のドライブ回路８２、８４、８６は制御用電源８７に直接に並列接続されている。第１、第３及び第５のドライブ回路８１、８３、８５に対して第１、第２及び第３の電源用コンデンサＣａ、Ｃｂ、Ｃｃが接続されている。第１、第２及び第３の電源用コンデンサＣａ、Ｃｂ、Ｃｃの一端はダイオ−ドＤａ、Ｄｂ、Ｄｃを介して電源８７の一端に接続され、他端は第２、第４及び第６のスイッチＱ2、Ｑ4、Ｑ6を介して電源８７の他端に接続されている。第１〜第６のドライブ回路８１〜８６は、ライン１２〜１７の信号に応答して第１〜第６のスイッチＱ1〜Ｑ6の制御端子即ちゲ−トとソ−スとの間に制御信号を供給する。
図１３の回路では、第２、第４及び第６のスイッチＱ2、Ｑ4、Ｑ6のオン期間に、電源８７、ダイオ−ドＤａ、コンデンサＣａ、及び第２のスイッチＱ2の経路、電源８７、ダイオ−ドＤｂ、コンデンサＣｂ、及び第４のスイッチＱ4の経路、電源８７、ダイオ−ドＤｃ、コンデンサＣｃ、及び第６のスイッチＱの経路によって第１、第２及び第３の電源用コンデンサＣａ、Ｃｂ、Ｃｃの充電が可能になる。
上記公報に記載されている電力変換装置には、上側の第１、第３及び第５のスイッチＱ1、Ｑ3、Ｑ5を例えば５０Ｈｚの交流電源電圧の正の半サイクル期間に連続的にオンに制御し、負の半サイクル期間に下側の第２、第４及び第６のスイッチＱ2、Ｑ4、Ｑ6を連続的にオン制御するモ−ドがある。このため、もし、図１３のドライブ回路８１〜８６の電源回路を上記公報の回路にそのまま適用すると、第１、第２及び第３の電源用コンデンサＣａ、Ｃｂ、Ｃｃの充電が第２、第４及び第６のスイッチＱ2、Ｑ4、Ｑ6がオンするまで開始せず、これ等の充電を迅速に完了させることができず、電力変換装置の起動を迅速且つ円滑に行うことができず、且つ起動期間の入力電流及び出力電圧に歪みが生じる。
【０００４】
そこで、本発明の目的は、ドライブ回路の電源回路が簡単にであるにも拘らず、迅速且つ円滑に起動することができる電力変換装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明を、実施形態を示す図面の符号を参照して説明する。なお、特許請求の範囲及び以下の記載の参照符号を本発明の理解を助けるためのものであって、本本発明を限定するものではない。
本発明は、交流電源（3）から供給された第１の周期を有する正弦波交流入力電圧（Ｖｉｎ）を異なるレベルの交流出力電圧（Ｖ０）に変換する機能を有し、前記交流出力電圧（Ｖ０）を負荷（11）に供給する電力変換装置であって、
前記交流電源（3）の一端を接続するための交流入力端子（４）と、
前記負荷（11）の一端を接続するための交流出力端子（６）と、
前記交流電源（3）の他端及び前記負荷（11）の他端を接続するための共通端子（５）と、
制御可能な第1及び第2のスイッチ（Ｑ１，Ｑ２）が直列に接続された第1の直列回路と、
制御可能な第3及び第4のスイッチ（Ｑ３，Ｑ４）が直列に接続された回路であり且つ前記第1の直列回路に対して並列に接続された第2の直列回路と、
制御可能な第5及び第6のスイッチ（Ｑ５，Ｑ６）が直列に接続された回路であり且つ前記第1及び第2の直列回路に対して並列に接続された第3の直列回路と、
前記第1、第2及び第3の直列回路に対して並列に接続されたコンデンサ（Ｃ）と、
インダクタンス手段と、
前記第1、第2、第3、第４、第５及び第６のスイッチ（Ｑ１，Ｑ２、Ｑ３，Ｑ４，Ｑ５，Ｑ６）を制御するための制御手段（２）と、
前記制御手段（２）と前記第１、第２、第３、第４、第５及び第６のスイッチとの間に接続された第１、第２、第３、第４、第５及び第６のドライブ回路（８１、８２、８３、８４、８５、８６）と、
前記第１、第２、第３、第４、第５及び第６のドライブ回路に電力を供給する電源手段とから成り、
前記第1及び第2のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）が前記交流入力端子（４）に接続され、
前記第3及び第4のスイッチ（Ｑ３，Ｑ４）の相互接続点（９）が前記共通端子（５）に接続され、
前記第5及び第6のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）が前記交流出力端子（６）に接続され、
前記インダクタンス手段は、前記交流入力端子（４）と前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）との間に接続された第１のインダクタ（Ｌ１）と前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）と前記交流出力端子（６）との間に接続された第２のインダクタ（Ｌ２）と前記第３及び第４のスイッチ（Ｑ３、Ｑ４）の相互接続点（９）と前記共通端子（５）との間に接続された第３のインダクタ（Ｌ３）とからなる３つのインダクタから任意に選択された少なくとも２つから成り、
前記制御手段（２）は、
前記交流入力端子（４）又は前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）と前記共通端子（５）との間の第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）と前記交流出力端子（６）又は前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）と前記共通端子（５）との間の第２の電圧（Ｖｏ又はＶｉｎｖ）とをほぼ等しくする第１のモードの時に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）と前記第５及び第６のスイッチ（Ｑ５，Ｑ６）とを前記第１の周期でオン・オフ制御し、且つ前記第３及び第４のスイッチ（Ｑ３，Ｑ４）を前記第１の周期よりも短い第２の周期でオン・オフ制御する第１の機能と、
前記第２の電圧（Ｖｏ又はＶｉｎｖ）を前記第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）よりも低くする第２のモードの時に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）を前記第１の周期でオン・オフ制御し、且つ前記第３及び第４のスイッチ（Ｑ３，Ｑ４）と前記第５及び第６のスイッチ（Ｑ５，Ｑ６）とを前記第２の周期でオン・オフ制御する第２の機能と、
前記第２の電圧（Ｖｏ又はＶｉｎｖ）を前記第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）よりも高くする第３のモードの時に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）と前記第３及び第４のスイッチ（Ｑ３，Ｑ４）とを前記第２の周期でオン・オフ制御し、且つ前記第５及び第６のスイッチ（Ｑ５，Ｑ６）を前記第１の周期でオン・オフ制御する第３の機能と
からなる３つの機能の内の少なくとも２つの機能を得るために、
前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）と前記共通端子（５）との間の第１の電圧（Ｖｃｏｎｖ）を所望値にするための第１の指令値Ｖｒｃを前記交流入力電圧（Ｖｉｎ）に同期して発生する第１の指令値発生手段（44）と、
前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）と前記共通端子（５）との間の第２の電圧（Ｖｉｎｖ）を所望値にするための第２の指令値Ｖｒｉを前記交流入力電圧（Ｖｉｎ）に同期して発生する第２の指令値発生手段（45）と、
前記交流入力電圧（Ｖｉｎ）と同一の前記第１の周期を有する方形波状のバイアス電圧Ｖｓを発生するバイアス電圧発生器（46）と、
前記第１の指令値発生手段（44）と前記第２の指令値発生手段（45）と前記
バイアス電圧発生器（46）とに接続され、
Ｖｒｃ−Ｖｒｉ＋Ｖｓを示す第１の値（Ｖｒ１）と、
Ｖｒｉ−Ｖｒｃ＋Ｖｓを示す第２の値（Ｖｒ３）と、
Ｖｒ３−Ｖｒｉ又はＶｓ−Ｖｒｃ又はＶｓ−Ｖｒｉを示す第３の値（Ｖｒ２）と
を出力する演算手段（47,48,49）と、
前記演算手段（47,48,49）と前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）とに接続され、前記演算手段（４７，４８，４９）から得られた前記第１、第２及び第３の値（Ｖｒ１，Ｖｒ３，Ｖｒ２）に基づいて前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）をオン・オフ制御するための第１、第２、第３、第４、第５及び第６の制御信号（ＶQ1，ＶQ2，ＶQ3，ＶQ4，ＶQ5，ＶQ6）を形成する制御信号形成手段（５２，５３，５４，５５，５６，５７，５８又は５２，５３，５４，５５、５６'、５７’、５８’）とを有し、
前記電源手段は、直流電源（８７）と、第１、第２及び第３の電源用コンデンサ（Ｃａ、Ｃｂ、Ｃｃ）とから成り、
前記直流電源（８７）は前記第２、第４及び第６のドライブ回路に接続され、
前記第１、第２及び第３の電源用コンデンサ（Ｃａ、Ｃｂ、Ｃｃ）は前記第１、第３及び第５のドライブ回路（８１、８３、８５）に接続され且つ前記第２、第４及び第６のスイッチ（Ｑ２、Ｑ４、Ｑ６）を介して前記直流電源（８７）に接続され、
前記バイアス電圧発生器（４６又は４６ａ）は、前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ1〜Ｑ6）による電力変換動作の開始時点から所定時間後に最大バイアス電圧値（＋Ｖｓ）と最小バイアス電圧値（−Ｖｓ）とを前記第１の周期で繰返して発生する機能と、前記開始時点後の前記所定期間において前記最大バイアス電圧値（＋Ｖｓ）及び最小バイアス電圧値（−Ｖｓ）の絶対値よりも小さい絶対値を有する起動時バイアス電圧値を発生する機能とを有し、
前記所定期間は前記第２の周期よりも長く且つ第１の周期よりも短く設定され、
前記最大バイアス電圧値（＋Ｖｓ）及び前記最小バイアス電圧値（−Ｖｓ）は、前記第１のモ−ドの時に前記第１及び第２の値（Ｖｒ1、Ｖｒ3）が前記第１、第２、第５及び第６のスイッチ（Ｑ1、Ｑ2、Ｑ5、Ｑ6）を前記第１の周期でオン・オフ制御する値になるように設定されていることを特徴とする電力変換装置に係わるものである。
【０００６】
なお、請求項２に示すように、前記バイアス電圧発生器（４６）は、
前記交流入力電圧（Ｖｉｎ）を検出する入力電圧検出手段（４１、６９）と、
所定の係数（Ｋ）を発生する係数発生器（９１）と、
前記入力電圧検出手段（４１、６９）で検出した信号に前記係数を乗算する乗算手段（９０）と、
積分用電圧を供給する電圧源（９３）と、
前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ1〜Ｑ6）の起動指令に応答して前記積分用電圧を積分して前記所定期間に傾斜電圧を発生し、前記所定期間後に一定の電圧を発生するリミット付き積分器（９５）と、
前記リミット付き積分器（９５）の出力（Ｖhigh）と反対の極性の信号（Ｖlow）を形成する手段（９６）と、
前記リミット付き積分器（９５）の出力（Ｖhigh）を一方の側のリミッタ値とし、前記反対の極性の信号(Ｖlow)を他方の側のリミッタ値とし、前記乗算器（９０）の出力（Ｖ90）を前記一方の側のリミッタ値と前記他方の側のリミッタ値との間に制限して前記バイアス電圧（Ｖｓ）を形成するリミッタ（９２）とから成ることが望ましい。
また、請求項３に示すように、前記バイアス電圧発生器（４６ａ）は、
前記交流入力電圧（Ｖｉｎ）を検出する入力電圧検出手段（４１、６９）と、
積分用電圧を供給する電圧源（９３）と、
前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ1〜Ｑ6）の起動指令に応答して前記積分用電圧を積分して前記所定期間に傾斜電圧を発生し、前記所定期間後に一定の電圧を発生するリミット付き積分器（９５）と、
前記入力電圧検出手段で検出した信号（Ｖ69）と前記リミット付き積分器（９５）の出力とを乗算する乗算器（９０）と、
前記乗算器（９０）の出力（Ｖ90）を、前記最大リミッタ値（＋ＶＬ）又はこの近傍の値を有する上限値と前記最小リミット値（−ＶＬ）又はこの近傍の値を有する下限値との間に制限して前記バイアス電圧を形成するリミッタ（９２）とから成ることが望ましい。
また、請求項４に示すように、前記制御信号形成手段は、
鋸波電圧又は三角波電圧から成る比較波（Ｖｔ）を前記交流入力電圧（Ｖｉｎ）の周期よりも短い周期で発生する比較波発生器（52）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第１のスイッチ（Ｑ1）とに接続され、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを比較して前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも高い時には第1の電圧レベルとなり、前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる第１の制御信号（ＶQ1）を形成し、この第１の制御信号（ＶQ1）を前記第１のスイッチ（Ｑ1）に供給するための第1のコンパレータ（53）と、
前記第1のコンパレータ（53）と前記第２のスイッチ（Ｑ2）とに接続され、前記第１の制御信号（ＶQ1）と逆位相の第2の制御信号（ＶQ2）を形成し、この第２の制御信号（ＶQ2）を前記第２のスイッチ（Ｑ2）に供給する第１のＮＯＴ回路（56）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第3のスイッチ（Ｑ3）とに接続され、前記第3の値（Ｖｒ２）と前記比較波（Ｖｔ）とを比較して前記第3の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第1の電圧レベルとなり、前記第3の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる第３の制御信号（ＶQ3）を形成し、この第３の制御信号（ＶQ3）を前記第３のスイッチ（Ｑ3）に供給するための第２のコンパレータ（54）と、
前記第2のコンパレータ（54）と前記第4のスイッチ（Ｑ4）とに接続され、前記第３の制御信号（ＶQ3）と逆位相の第4の制御信号（ＶQ4）を形成し、この第４の制御信号（ＶQ4）を前記第４のスイッチ（Ｑ4）に供給する第２のＮＯＴ回路（57）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第５のスイッチ（Ｑ5）とに接続され、前記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には第1の電圧レベルとなり、前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる第５の制御信号（ＶQ5）を形成し、この第５の制御信号（ＶQ5）を前記第５のスイッチ（Ｑ5）に供給するための第３のコンパレータ（55）と、
前記第３のコンパレータ（55）と前記第６のスイッチ（Ｑ6）とに接続され、前記第５の制御信号（ＶQ5）と逆位相の第６の制御信号（ＶQ6）を形成し、この第６の制御信号（ＶQ6）を前記第６のスイッチ（Ｑ6）に供給する第３のＮＯＴ回路（5８）とから成ることが望ましい。
また、請求項５に示すように、前記制御信号形成手段は、
鋸波電圧又は三角波電圧から成る比較波（Ｖｔ）を前記交流入力電圧（Ｖｉｎ）の周期よりも短い周期で発生する比較波発生器（52）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第１のスイッチ（Ｑ1）とに接続され、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを比較して前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも高い時には第1の電圧レベルとなり、前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる第１の制御信号（ＶQ1）を形成し、この第１の制御信号（ＶQ1）を前記第１のスイッチ（Ｑ1）に供給するための第1のコンパレータ（53）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第２のスイッチ（Ｑ２）とに接続され、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを比較して前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第1の電圧レベルとなり、前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも高い時には第2の電圧レベルとなる第２の制御信号（ＶQ2）を形成し、この第２の制御信号（ＶQ2）を前記第２のスイッチ（Ｑ2）に供給する第２のコンパレータ（56´）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第3のスイッチ（Ｑ3）とに接続され、前記第３の値（Ｖｒ２）と前記比較波（Ｖｔ）とを比較して前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第1の電圧レベルとなり、前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる第３の制御信号（ＶQ3）を形成し、この第３の制御信号（ＶQ3）を前記第３のスイッチ（Ｑ3）に供給するための第３のコンパレータ（54）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第４のスイッチ（Ｑ４）とに接続され、前記第３の値（Ｖｒ２）と前記比較波（Ｖｔ）とを比較して前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも低い時には第1の電圧レベルとなり、前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第2の電圧レベルとなる第４の制御信号（ＶQ4）を形成し、この第４の制御信号（ＶQ4）を前記第４のスイッチ（Ｑ4）に供給する第４のコンパレータ（57´）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第５のスイッチ（Ｑ5）とに接続され、前記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には第1の電圧レベルとなり、前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる第５の制御信号（ＶQ5）を形成し、この第５の制御信号（ＶQ5）を前記第５のスイッチ（Ｑ5）に供給するための第５のコンパレータ（55）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第６のスイッチ（Ｑ６）とに接続され、前記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時には第1の電圧レベルとなり、前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には第2の電圧レベルとなる第６の制御信号（ＶQ6）を形成し、この第６の制御信号（ＶQ6）を前記第６のスイッチ（Ｑ6）に供給する第６のコンパレ−タ（5８´）とから成ることが望ましい。
また、請求項６に示すように、前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記バイアス電圧発生器（４６）とに接続され、Ｖｒｃ−Ｖｒｉ＋Ｖｓを演算して前記第１の値（Ｖｒ１）を出力する第１の演算回路（４７）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記バイアス電圧発生器（４６）とに接続され、Ｖｒｉ−Ｖｒｃ＋Ｖｓを演算して、前記第２の値（Ｖｒ３）を出力する第２の演算回路（４８）と、
前記第２の指令値発生手段（４５）と前記第２の演算回路（４８）とに接続され、Ｖｒ３−Ｖｒｉを演算して前記第３の値（Ｖｒ２）を出力する第３の演算回路（４９）とから成ることが望ましい。
また、請求項７に示すように、更に、前記第１の演算回路（４７）に接続され，前記第１の演算回路（４７）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された最大リミッタ値と前記最小バイアス電圧値（−Ｖｓ）に設定された最小リミッタ値との間に制限する第１のリミッタ（５０）と、
前記第２の演算回路（４８）に接続され，前記第２の演算回路（４８）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された最大リミッタ値と前記最小バイアス電圧値（−Ｖｓ）に設定された最小リミッタ値との間に制限する第２のリミッタ（５１）とを有していることが望ましい。
また、請求項８に示すように、前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、前記第２の指令値Ｖｒｉから前記第１の指令値Ｖｒｃを減算して△Ｖ＝Ｖｒｉ−Ｖｒｃを演算する第１の演算回路（４７ａ）と、
前記第１の演算回路（４７ａ）と前記バイアス電圧発生器（４６）とに接続され、
もし、△Ｖ＞０の時は、
Ｖｒ１＝Ｖｓ−△Ｖ
Ｖｒ３＝Ｖｓ
もし、△Ｖ＝０の時は、
Ｖｒ１＝Ｖｓ
Ｖｒ３＝Ｖｓ
もし、△Ｖ＜０の時は、
Ｖｒ１＝Ｖｓ
Ｖｒ３＝Ｖｓ＋△Ｖ
を出力する第２の演算回路（４８ａ）と、
前記第１の指令値発生手段（４４）と前記第２の演算回路（４８ａ）とに接続され、Ｖｒ２＝Ｖｒ１−Ｖｒｃを演算する第３の演算回路（４９ａ）と
から成ることが望ましい。
また、請求項９に示すように、前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、ΔＶ１＝Ｖｒｃ−Ｖｒｉを演算する第１の演算回路（４７ｂ）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、Ｖｒｉ−Ｖｒｃを演算する第２の演算回路（４８ｂ）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、第１の演算回路（４７ｂ）から得られた前記ΔＶ１が0の時及び前記ΔＶ１が0より大きい時にＶｒｃを出力し、前記ΔＶ１が0より小さい時にＶｒｉを出力する選択回路（４９ｂ）と、
前記第１の演算回路（４７ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ＋（Ｖｒｃ−Ｖｒｉ）から成る第１の値（Ｖｒ１）を出力する第１の加算器（７１）と、
前記第２の演算回路（４８ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ＋（Ｖｒｉ−Ｖｒｃ）から成る第２の値（Ｖｒ３）を出力する第２の加算器（７３）と、
前記選択回路（４９ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ−Ｖｒｃ又はＶｓ−Ｖｒｉから成る第３の値（Ｖｒ２）を出力する減算器（７２）とを有していることが望ましい。
また、請求項１０に示すように、更に、前記第１の加算器（７１）に接続され，前記第１の加算器（７１）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された上限値と前記最小バイアス電圧値（−Ｖｓ）に設定された下限値の間に制限する第１のリミッタ（５０）と、
前記第２の加算器（７３）に接続され，前記第２の加算器（７３）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された上限値と前記最小バイアス電圧値（−Ｖｓ）に設定された下限値の間に制限する第２のリミッタ（５１）と
前記減算器（７２）に接続され，前記減算器（７２）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された上限値と前記最小バイアス電圧値（−Ｖｓ）に設定された下限値の間に制限する第３のリミッタ（７４）とを有していることが望ましい。
また、請求項１１に示すように、前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、ΔＶ１＝Ｖｒｃ−Ｖｒｉを演算する演算回路（４７ｂ）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記演算回路（４７ｂ）とに接続され、前記演算回路（４７ｂ）から得られた前記ΔＶ１が0の時及び前記ΔＶ１が0より大きい時にＶｒｃを出力し、前記ΔＶ１が0より小さい時にＶｒｉを出力する選択回路（４９ｂ）と、
前記演算回路（４７ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ＋（Ｖｒｃ−Ｖｒｉ）から成る第１の値（Ｖｒ１）を出力する加算器（７１）と、
前記演算回路（４７ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ−（Ｖｒｃ−Ｖｒｉ）から成る第２の値（Ｖｒ３）を出力する第１の減算器（７３´）と、
前記選択回路（４９ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ−Ｖｒｃ又はＶｓ−Ｖｒｉから成る第３の値（Ｖｒ２）を出力する第２の減算器（７２）とを有していることが望ましい。
また、請求項１２に示すように、更に、前記加算器（７１）に接続され，前記加算器（７１）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された上限値と前記最小バイアス電圧値（−Ｖｓ）に設定された下限値の間に制限する第１のリミッタ（５０）と、
前記第１の減算器（７３´）に接続され，前記第１の減算器（７３’）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された上限値と前記最小バイアス電圧値（−Ｖｓ）に設定された下限値の間に制限する第２のリミッタ（５１）と
前記第２の減算器（７２）に接続され，前記第２の減算器（７２）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された上限値と前記最小バイアス電圧値（−Ｖｓ）に設定された下限値の間に制限する第３のリミッタ（７４）とを有していることが望ましい。
また、請求項１３に示すように、前記第１の指令値発生手段は、
前記交流入力端子（４）と前記共通端子（５）との間の交流入力電圧（Ｖｉｎ）を検出し、交流入力電圧検出信号を出力する入力電圧検出回路（４１）と、
前記コンデンサ（Ｃ）の直流電圧を検出して直流電圧検出信号を出力する直流電圧検出回路（４２）と、
前記交流入力端子（４）を流れる電流を検出し、前記電流に比例した電圧値を有する電流検出信号を出力する電流検出器（２３）と、
基準直流電圧を発生する基準直流電圧源（５９）と、
前記基準直流電圧源（５９）と前記直流電圧検出回路（４２）とに接続され、前記基準直流電圧と前記直流電圧検出信号との差を示す信号を出力する第１の減算器（６０）と、
前記入力電圧検出回路（４１）と前記第１の減算器（６０）とに接続され、前記交流入力電圧検出信号に前記第１の減算器（６０）の出力を乗算する乗算器（６２）と、
前記乗算器（６２）と前記電流検出器（２３）とに接続され、前記乗算器（６２）の出力から前記電流検出信号を減算して前記第１の指令値（Ｖｒｃ）を出力する第２の減算器（６３）とから成ることが望ましい。
また、請求項１４に示すように、前記第２の指令値発生手段は、
基準出力電圧指令値を発生する基準出力電圧指令値発生器（６６）と、
前記交流出力端子（６）と前記共通端子（５）との間の出力電圧（Ｖ０）を検出し、出力電圧検出信号を出力する出力電圧検出回路（４３）と、
前記基準出力電圧指令値発生器（６６）と前記出力電圧検出回路（４３）とに接続され、前記基準出力電圧指令値と前記出力電圧検出信号との差に相当する信号を前記第２の指令値（Ｖｒｉ）として出力する第３の減算器（６７）と
から成ることが望ましい。
また、請求項１５に示すように、前記基準出力電圧指令値発生器（６６）は、レベルの異なる複数の基準出力電圧指令値を選択的に発生することができるものであることが望ましい。
【０００７】
【発明の効果】
本発明によれば、第1〜第6のスイッチ（Ｑ1〜Ｑ6）の起動直後のバイアス電圧発生器（４６又は４６ａ）の出力の絶対値が定常時の最大バイアス電圧値＋Ｖｓ及び最小バイアス電圧値−Ｖｓの絶対値よりも小さくなる。この結果、第１及び第２のスイッチ（Ｑ1、Ｑ2）又は第５及び第６のスイッチ（Ｑ5、Ｑ6）又はこれ等の両方が、起動期間に第２の周期でオン・オフ動作し、第１、第２及び第３の電源用コンデンサ（Ｃａ、Ｃｂ、Ｃｃ）を第２、第４及び第６のスイッチ（Ｑ2、Ｑ4、Ｑ6）を介して迅速に充電することができる。このため、ドライブ回路（８１〜８６）の簡略化された電源回路を有する電力変換装置であっても、迅速且つ円滑に起動することができる。
また、歪みの少ない出力電圧を迅速に得ることができる。
なお、本発明は、従来装置と同様に、複数のスイッチの内の一部を、高周波でオン・オフ動作させないで、交流入力電圧と同一の低い周波数でオン・オフするので、スイッチング回数が低減し、スイッチング損失が少なくなる。
【０００８】
【実施形態】
次に、図面を参照して本発明の実施形態を説明する。
【０００９】
【第１の実施形態】
図１は本発明の第１の実施形態に従う複数の電圧変換形態をとり得るスイッチング方式のＡＣ−ＤＣ−ＡＣ変換装置即ち電力変換装置を示す。この電力変換装置は、力率改善機能を有する電圧調整装置と呼ぶこともできるものであって、大別して変換回路１とこの制御回路２とから成る。
【００１０】
変換回路１は、例えば５０Ｈｚの商用交流電源３の一端に接続された交流入力端子４、交流電源３の他端に接続された入力側共通端子５と、第１、第２、第３、第４、第５及び第６のスイッチＱ1 、Ｑ2 、Ｑ3 、Ｑ4 、Ｑ5 、Ｑ6 と、第１、第２、第３、第４、第５及び第６のドライブ回路８１、８２、８３、８４、８５，８６と、有極の電解コンデンサからなる直流リンク（ｌｉｎｋ）コンデンサ又は直流コンデンサとも呼ぶことができる平滑コンデンサＣと、入力段のリアクトル即ちインダクタＬ1 、出力段のフィルタ用リアクトル即ちインダクタＬ2 と、入力段フィルタ用コンデンサＣ1 と、出力段フィルタ用コンデンサＣ2 と、交流出力端子６と、出力側共通端子７とから成る。なお、入力側共通端子５と出力側共通端子７は互いに共通に接続されている。
【００１１】
第１〜第６のスイッチＱ1 〜Ｑ6 はソースをバルク（サブストレート）に接続した構造の絶縁ゲート型電界効果トランジスタであって、第１、第２、第３、第４、第５及び第６のＦＥＴスイッチＳ1 、Ｓ2 、Ｓ3 、Ｓ4 、Ｓ5 、Ｓ6 とこれに逆並列に接続された第１、第２、第３、第４、第５及び第６のダイオードＤ1 、Ｄ2 、Ｄ3 、Ｄ4 、Ｄ5 、Ｄ6 とを有する。なお、ダイオードＤ1 〜Ｄ6 をスイッチＱ1 〜Ｑ6 に内蔵させないで個別部品とすることができる。また、ＦＥＴスイッチＳ1 〜Ｓ6 をバイポーラトランジスタ、ＩＧＢＴ(絶縁・ゲート・バイポーラ・トランジスタ)等の半導体スイッチとすることができる。
【００１２】
第１及び第２のスイッチＱ1 、Ｑ2 の直列接続から成る第１の直列回路と、第３及び第４のスイッチＱ3 、Ｑ4 の直列接続から成る第２の直列回路と、第５及び第６のスイッチＱ5 、Ｑ6 の直列接続から成る第３の直列回路と、直流コンデンサＣとは、互いに並列に接続されている。
【００１３】
第１の直列回路を構成している第１及び第２のスイッチＱ1 、Ｑ2 の相互接続点８は第１のインダクタＬ1 を介して交流入力端子４に接続されている。第２の直列回路を構成している第３及び第４のスイッチＱ3 、Ｑ4 の相互接続点９は共通端子５に接続されている。第３の直列回路を構成している第５及び第６のスイッチＱ5 、Ｑ6 の相互接続点１０は出力段の第２のインダクタＬ2 を介して交流出力端子６に接続されている。負荷１１の一端は交流出力端子６に接続され、負荷１１の他端は共通端子７に接続されている。
【００１４】
第１のフィルタ用コンデンサＣ1 は入力電流の高周波成分を除去するために交流入力端子４と共通端子５間に接続されている。第２のフィルタ用コンデンサＣ2 は出力電圧の高周波成分を除去するために交流出力端子６と共通端子７間に接続されている。
なお、入力側の第１のインダクタＬ1は出力端子６に交流電源端子３の電圧Ｖｉｎよりも高い出力電圧Ｖ0を得るため、及び交流入力端子４における力率改善及び電流の波形改善を行うために必要なものである。図１では、交流入力端子４と第１及び第２のスイッチＱ1、Ｑ2の相互接続点８との間に第１のインダクタＬ1が接続されている。しかし、交流電源３と第３及び第４のスイッチＱ3、Ｑ4の相互接続点９との間の電流通路の中の任意の場所に１つ又は複数のインダクタを接続すると、第１のインダクタＬ1と同一の効果を得ることができる。例えば、インダクタＬ１の代りに、破線で示インダクタＬ3を第３及び第４のスイッチＱ3、Ｑ4の相互接続点９と共通端子５との間に接続することができる。本発明に従うインダクタンス手段は、第１、第２及び第３のインダクタＬ１、Ｌ２、Ｌ３から選択された２つ又は全部で構成することができる。
【００１５】
制御回路２によって第１〜第６のスイッチＱ1 〜Ｑ6 を制御するために、制御回路２と第１〜第６のスイッチＱ1 〜Ｑ6 のゲート（制御端子）との間がライン１２、１３、１４、１５、１６、１７及び第１〜第６のドライブ回路８１〜８６を介して接続されている。なお、周知のようにスイッチＱ１〜Ｑ６の制御はゲート・ソース間に制御信号を供給して行われる。しかし、図１では図示を簡単化するために各スイッチＱ１〜Ｑ６のソ−スとドライブ回路８１〜８６との間の接続が省略されている。また、各ドライブ回路８１〜８６には電源回路が接続されているが、図１では電源回路が省略されている。この電源回路の詳細は図１３に示されている。
制御回路２によってスイッチＱ1 〜Ｑ6 の制御信号を形成するために、交流入力端子４及び共通端子５がライン１８、１９によって、また交流出力端子６がライン２０によって、また平滑コンデンサＣの両端がライン２１、２２によって、また交流入力端子４ に流れる電流を検出する電流検出器２３がライン２４によって制御回路２にそれぞれ接続されている。
【００１６】
図１の制御回路２の詳細を図２によって説明する前に、図１の変換回路１の動作を説明する。変換回路１は、前述した特開平８−１２６３５２号公報と同様に第１、第２及び第３のモードから選択された１つのモ−ドで動作する。
第１のモードは、電源３の電圧即ち交流入力電圧Ｖin（例えば１００Ｖ）とほぼ同一の出力電圧Ｖ0 が交流出力端子６と共通端子７との間に得られる時に発生し、電圧非変換モードと呼ぶことができるものである。
第２のモードは、交流入力電圧Ｖin（１００Ｖ）よりも低い出力電圧Ｖ0 が交流出力端子６と共通端子７との間に得られる時に発生し、降圧モードと呼ぶことができるものである。
第３のモードは、交流入力電圧Ｖinよりも高い出力電圧Ｖ0 が交流出力端子６と共通端子７との間に得られる時に発生し、昇圧モードと呼ぶことができるものである。
なお、本実施形態では、後述から明らかなように、図２の示す第１の指令値Ｖｒｃと第２の指令値Ｖｒｉとの大小関係によって、第１、第２及び第３のモ−ドが決定されている。第１の指令値Ｖｒｃは、図１の交流入力端子４と共通端子５との間の電圧Ｖｉｎ又は第１及び第２のスイッチＱ1、Ｑ2の相互接続点８と共通端子５との間の第１の電圧Ｖconvと比例関係を有する。第２の指令値Ｖriは、図１の交流出力端子６と共通端子５又は７との間の電圧Ｖｏ又は第５及び第６のスイッチＱ5、Ｑ6の相互接続点１０と共通端子５又は７との間の第２の電圧Ｖinvと比例関係を有する。従って、第１の電圧Ｖconvと第２の電圧Ｖinvとがほぼ等しい時を第１のモ−ド、第２の電圧Ｖinvが第１の電圧Ｖconvよりも低い時を第２のモ−ド、第２の電圧Ｖinvが第１の電圧Ｖconvよりも高い時を第３のモ−ドと呼ぶこともできる。
いずれのモードにおいても、第１及び第２のスイッチＱ1 、Ｑ2 から成る入力段スイッチ回路と第５及び第６のスイッチＱ5 、Ｑ6から成る出力段スイッチ回路のいずれか一方又は両方の高周波（例えば２０ｋＨｚ）のオン・オフが禁止される。このため入力段スイッチ回路及び／又は出力段スイッチ回路の損失低減効果が生じる。
【００１７】
【非変換モード】
交流入力電圧Ｖinと同一の出力電圧Ｖ0 を得る時に生じる非変換モード即ち第１のモードの場合には、第１〜第６のスイッチＱ1 〜Ｑ6 に図３（Ｂ）〜（Ｇ）の第１〜第６の制御信号ＶQ1〜ＶQ6が供給される。即ち、第１及び第５のスイッチＱ1 、Ｑ5 は電源３の５０Ｈｚの正弦波電圧と同一の周波数の５０Ｈｚ方形波パルスによって１８０度間隔で断続的にオンになり、第２及び第６のスイッチＱ2 、Ｑ6 は第１及び第５のスイッチＱ1 、Ｑ5 と反対に動作する。また、力率改善及び入力電流の波形改善のために第３及び第４のスイッチＱ3 、Ｑ4 は図３（Ａ）の交流入力電圧Ｖinの周波数の２倍よりも高い周波数（例えば２０ｋＨｚ）でオン・オフ制御される。
図３に示すように各スイッチＱ1 〜Ｑ6 を制御すると、交流入力電圧Ｖinが正の半波の期間（ｔ0 〜ｔ1 ）では、交流電源３、第１のインダクタＬ1 、第１のスイッチＱ1 、第５のスイッチＱ5 、第２のインダクタＬ2 、及び負荷１１の経路で正方向電流が流れる。また、交流入力電圧Ｖinが負の半波の期間（ｔ1 〜ｔ2 ）では、交流電源３、負荷１１、第２のインダクタＬ2 、第６のスイッチＱ6 、第２のスイッチＱ2 、及び第１のインダクタＬ1 の経路で負方向電流が流れる。この非変換モードの場合、第１、第２、第５及び第６のスイッチＱ1 、Ｑ2 、Ｑ5 、Ｑ6 は高周波（例えば２０ｋＨｚ）でオン・オフされないので、単位時間当りのスイッチング回数が少なくなり、スイッチング損失による効率低下が少なくなる。
第３及び第４のスイッチＱ3、Ｑ4のオン・オフによる力率改善及び波形改善は次のように行われる。交流入力電圧Ｖｉｎの正の半波の期間であって、且つ第３のスイッチＱ3がオンの期間には、電源３、第１のインダクタＬ1、第１のスイッチＱ1、及び第３のスイッチＱ3の経路に電流が流れる。第３のスイッチＱ３のオン・オフ時間の調整即ち制御によって、交流入力電流を操作即ち調整することが可能になり、力率改善及び波形改善即ち高調波成分の除去が可能になる。交流入力電圧Ｖｉｎの負の半波期間であり、且つ第４のスイッチＱ4がオンの期間には、電源３、第４のスイッチＱ4、第２のスイッチＱ2、及び第１のインダクタＬ1の経路に電流が流れる。第４のスイッチＱ４のオン・オフ時間の調整即ち制御によって、交流入力電流を操作即ち調整することが可能になり、力率改善及び波形改善即ち高調波成分の除去が可能になる。この結果、交流入力電流が近似正弦波になる。
【００１８】
【降圧モード】
電源電圧即ち交流入力電圧Ｖinよりも低い出力電圧Ｖ0が得られる時に生じる降圧モード即ち第２のモードの場合には、第１〜第６の主スイッチＱ1 〜Ｑ6 に図４（Ｂ）〜（Ｇ）に示す第１〜第６の制御信号ＶQ1〜ＶQ6が供給される。即ち、第１及び第２のスイッチＱ1 、Ｑ2 は図４（Ａ）の交流入力電圧Ｖinと同一の低周波（５０Ｈｚ）でオン・オフし、第３〜第６のスイッチＱ3 〜Ｑ6 は高周波（例えば２０ｋＨｚ）のＰＷＭ（パルス幅変調）パルスでオン・オフする。図４の交流入力電圧Ｖinの正の半波の期間ｔ0 〜ｔ1 であり且つ第１及び第５のスイッチＱ1、Ｑ5 がオンの期間には、交流電源３、第１のインダクタＬ1 、第１のスイッチＱ1 、第５のスイッチＱ5 、第２のインダクタＬ2 及び負荷１１の経路で正方向電流が流れる。この時の第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖは、入力交流電圧Ｖｉｎにほぼ等しくなる。また、入力交流電圧Ｖinの正の半波の期間ｔ0 〜ｔ1 であり且つ第１及び第６のスイッチＱ1 、Ｑ6 がオンの期間には、交流電源３、第１のインダクタＬ1 、第１のスイッチＱ1 、コンデンサＣ、第６のスイッチＱ6 、第２のインダクタＬ2 及び負荷１１の経路で正方向電流が流れる。この時の第５及び第６のスイッチＱ５、Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖは入力交流電圧ＶｉｎからコンデンサＣの電圧Ｖｃを減算した値にほぼ等しくなる。
【００１９】
降圧モードにおける交流入力電圧Ｖinの負の半波の期間ｔ1 〜ｔ2 であり且つ第２及び第６のスイッチＱ２，Ｑ6 がオンの期間には、交流電源３、負荷１１、第２のインダクタＬ2 、第６のスイッチＱ6 、第２のスイッチＱ2 及び第１のインダクタＬ1 の経路で負方向の電流が流れる。この時の第５及び第６のスイッチＱ５、Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖの値は交流入力電圧Ｖｉｎにほぼ等しくなる。また、交流入力電圧Ｖinの負の半波の期間ｔ1 〜ｔ2 であり且つ第２及び第５のスイッチＱ２，Ｑ5 のオンの期間には、交流電源３、負荷１１、第２のインダクタＬ2 、第５のスイッチＱ5 、コンデンサＣ、第２のスイッチＱ2 及び第１のインダクタＬ1 の経路で負方向電流が流れる。この時の第５及び第６のスイッチＱ５、Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖの値はＶｉｎ−Ｖｃにほぼ等しくなる。
上述から明らかなように、降圧モード時には、第５及び第６のスイッチＱ5 、Ｑ6 の高周波でのオン・オフ動作によって、第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖが交流入力電圧Ｖｉｎとほぼ同一になる期間と、第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖが交流入力電圧ＶｉｎからコンデンサＣの電圧Ｖｃを差し引いた値になる期間とが交互に生じる。この結果、交流入力電圧Ｖinよりも低い出力電圧Ｖ0 が得られる。
【００２０】
降圧モード時の第３及び第４のスイッチＱ３，Ｑ４のオン・オフによっても、非変換モード時と同様に、力率改善及び電流の波形改善即ち高周波成分の除去の動作が生じる。
第３及び第４のスイッチＱ３，Ｑ４のオン・オフによって次に示すようにコンデンサＣの電圧Ｖｃの制御も達成される。降圧モードにおいてコンデンサＣは第１、第２、第５及び第６のスイッチＱ1、 Ｑ2 、Ｑ5 、Ｑ6 を通る回路で充電される。このため、もしコンデンサＣの電圧Ｖc を制御しないと、この電圧Ｖc は徐々に高くなる。そこで、第３及び第４のスイッチＱ3 、Ｑ4 を高い周波数（例えば２０ｋＨｚ）でオン・オフしてコンデンサＣの電荷を放出し、この電圧Ｖc を制御する。コンデンサＣの放電回路は次のようにして形成される。まず、交流入力電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第４のスイッチＱ4 のオンの期間には、コンデンサＣ、第１のスイッチＱ1 、第１のインダクタＬ1 、電源３及び第４のスイッチＱ4 から成る閉回路でコンデンサＣの放電電流が流れる。この時、第１のインダクタＬ1 にエネルギーが蓄積される。次に、入力交流電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第３のスイッチＱ3 のオン期間には、第１のインダクタＬ1 、電源３、第３のスイッチＱ3 、第１のスイッチＱ1 から成る閉回路で第１のインダクタＬ1 のエネルギーの放出が行われ、第１のインダクタＬ1 のエネルギーは電源３に帰還される。第３及び第４のスイッチＱ3 、Ｑ4 が図４（Ｄ）（Ｆ）に示すように交流入力電圧Ｖinよりも十分に高い周波数でＰＷＭパルスで断続され、このＰＷＭパルスの幅の制御によってコンデンサＣの放電期間が制御され、コンデンサＣの電圧Ｖc はほぼ一定値に保たれる。なお、交流入力電圧Ｖinが負の期間ｔ1 〜ｔ2 であり且つ第３のスイッチＱ3 がオンの期間には、コンデンサＣ、第３のスイッチＱ3 ，電源３、第１のインダクタＬ1 及び第２のスイッチＱ2 から成る閉回路でコンデンサＣの電荷が放出される。また、交流入力電圧Ｖinが負の期間ｔ1 〜ｔ2 であり且つ第４のスイッチＱ4 のオン期間には、第１のインダクタＬ1 、第２のスイッチＱ2 、第４のスイッチＱ4 及び電源３から成る閉回路で第１のインダクタＬ1 のエネルギーが放出される。
【００２１】
【昇圧モード】
交流入力電圧Ｖinよりも高い出力電圧Ｖ0 が得られる時に生じる昇圧モード即ち第３のモードの場合には、図５（Ｂ）〜（Ｇ）に示す制御信号ＶQ1〜ＶQ6で第１〜第６のスイッチＱ1 〜Ｑ6 がオン・オフ制御される。即ち、第１〜第４のスイッチＱ1 〜Ｑ4 は高周波でオン・オフされ、第５及び第６のスイッチＱ5 、Ｑ6 は電源周波数（５０Ｈｚ）でオン・オフされる。図６の入力交流電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第１及び第５のスイッチＱ1 、Ｑ５のオン期間には、電源３、第１のインダクタＬ1 、第１のスイッチＱ1 、第５のスイッチＱ5 、第２のインダクタＬ2 、負荷１１から成る経路で第１の方向の電流が流れる。この時の第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖは、交流入力電圧Ｖｉｎとほぼ同一になる。昇圧モードにおいて、交流入力電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第２及び第５のスイッチＱ2 、Ｑ５のオン期間には、電源３、第１のインダクタＬ1 、第２のスイッチＱ2 、コンデンサＣ、第５のスイッチＱ5 、第２のインダクタＬ2 及び負荷１１から成る経路で第１の方向の電流が流れる。この時には、交流入力電圧ＶinにコンデンサＣの電圧Ｖc が加算された値の出力電圧Ｖ0が得られる。
【００２２】
昇圧モードにおいて、入力交流電圧Ｖinが負の半波の期間ｔ1 〜ｔ2 であり且つ第２及び第６のスイッチＱ2 、Ｑ６がオンの期間には、電源３、負荷１１、第２のインダクタＬ2 、第６のスイッチＱ6 、第２のスイッチＱ2 及び第１のインダクタＬ1 から成る経路で第２の方向の電流が流れる。この時は入力交流電圧Ｖinに第１のインダクタＬ1 の電圧が加算されて出力電圧Ｖ0 となる。また、入力交流電圧Ｖinが負の半波の期間ｔ1 〜ｔ2 であり且つ第１及び第６のスイッチＱ1 、Ｑ６がオンの期間には、電源３、負荷１１、第２のインダクタＬ2 、第６のスイッチＱ6 、コンデンサＣ、第１のスイッチＱ1 及び第１のインダクタＬ1 から成る経路で第２の方向の電流が流れる。この時の第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖは入力交流電圧Ｖｉｎとほぼ同一になる。
【００２３】
この昇圧モ−ドにおいても、第３及び第４のスイッチＱ3、Ｑ４のオン・オフによって非変換モード時と同様に力率の改善及び波形改善が行われる。
第３及び第４のスイッチＱ３，Ｑ４のオン・オフによって次に示すようなコンデンサＣの電圧Ｖｃ制御も達成される。昇圧モードにおいてコンデンサＣの放電が生じ、この電圧が低下する。そこで、第３及び第４のスイッチＱ3 、Ｑ4 を第５及び第６のスイッチＱ5 、Ｑ6 よりも高い周波数（例えば２０ｋＨｚ）で断続することによってコンデンサＣの電圧Ｖc をほぼ一定に制御する。この詳しい動作を次に述べる。入力交流電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第４のスイッチＱ4 のオン期間には、電源３、第１のインダクタＬ1 、第１のスイッチＱ1 、コンデンサＣ、第４のスイッチＱ4 から成る閉回路でコンデンサＣを充電する。この時、第１のインダクタＬ1 の蓄積エネルギーの放出があるので、コンデンサＣは、電源３の電圧Ｖinと第１のインダクタＬ1 の電圧との和で充電される。即ち、出力電圧Ｖ0 よりも高い電圧でコンデンサＣが充電される。入力交流電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第３のスイッチＱ3 のオン期間には、電源３、第１のインダクタＬ1 、第１のスイッチＱ1 、第３のスイッチＱ3 の経路に電流が流れ、第１のインダクタＬ1 にエネルギーが蓄積される。
入力交流電圧Ｖinが負の半波の期間ｔ1 〜ｔ2 であり且つ第３のスイッチＱ3 がオンの期間には、電源３、第３のスイッチＱ3 、コンデンサＣ、第２のスイッチＱ2 及び第１のインダクタＬ1 から成る経路に電流が流れ、電源３の電圧Ｖinと第１のインダクタＬ1 の電圧の和でコンデンサＣが充電される。
入力交流電圧Ｖinが負の半波の期間ｔ1 〜ｔ2 であり且つ第４のスイッチＱ4 のオンの期間には、電源３、第４のスイッチＱ４ 、第２のスイッチＱ2 及び第１のインダクタＬ1 から成る経路に電流が流れ、第１のインダクタＬ1 にエネルギーが蓄積される。
【００２４】
上述から明らかなように、第１及び第２のスイッチＱ１，Ｑ２は主として昇圧のために使用されている。第３及び第４のスイッチＱ３，Ｑ４は、主として力率改善及び波形改善のために使用されている。第５及び第６のスイッチＱ５，Ｑ６は主として降圧のために使用されている。
【００２５】
次に、制御回路２の詳細を図２によって説明する。制御回路２は、入力電圧検出回路４１、直流電圧検出回路４２、出力電圧検出回路４３、第１の指令値発生手段４４、第２の指令値発生手段４５、バイアス電圧発生器４６、第１、第２及び第３の演算回路４７、４８、４９、第１及び第２のリミッタ５０、５１、比較波発生手段又はキャリア波発生手段としての三角波発生器５２、第１、第２及び第３のコンパレータ５３、５４、５５、第１、第２及び第３のＮＯＴ回路５６、５７、５８を有する。
【００２６】
入力電圧検出回路４１は、ライン１８、１９によって交流入力端子４と共通端子５とに接続されており、電源３の電圧Ｖinを検出し、基準正弦波を発生する。直流電圧検出回路４２はライン２１、２２によって直流リンクコンデンサＣの両端に接続され、直流リンクコンデンサＣの電圧Ｖc を示す検出信号を出力する。出力電圧検出回路４３はライン２０、１９によって交流出力端子６と共通端子７に接続され、出力電圧Ｖ0 を示す検出信号を出力する。各検出回路４１、４２、４３は、電源電圧Ｖin、コンデンサ電圧Ｖc 、出力電圧Ｖ0 の実際の値よりも低い電圧を出力するが、理解を容易にするためにここでは実際の電圧と同一の値が出力されるものとする。
【００２７】
第１の指令値発生手段４４は、入力段電圧指令値発生手段又はコンバータ電圧指令値発生手段とも呼ぶことができるものであり、直流基準電圧源５９と、２つの減算器６０、６３と、２つの比例積分（ＰＩ）回路６１、６４と、乗算器６２とから成る。減算器６０は基準電圧源５９の基準電圧と直流電圧検出回路４２の検出出力の差を示す誤差信号を出力する。この誤差信号は比例積分回路６１を介して乗算器６２に入力し、入力電圧検出回路４１から得られた基準正弦波（例えば実効値１００Ｖの正弦波）に乗算される。乗算器６２の出力は直流リンクコンデンサＣの電圧Ｖc を一定に保つための入力電流指令値である。減算器６３は乗算器６２の出力（入力電流指令値）と電流検出器２３に接続されたライン２４の検出値（検出電流値）との差を示す信号を出力する。減算器６３の出力は比例積分回路６４を介して出力される。比例積分回路６４の出力は第１の指令値Ｖrcとなる。第１の指令値Ｖｒｃは、第１及び第２のスイッチＱ１，Ｑ２の相互接続点８と第３及び第４のスイッチＱ３、Ｑ４の相互接続点９との間の基本波の電圧Ｖｃｏｎｖを所望値にするための指令値である。ここで、基本波とは電源電圧Ｖｉｎと同一の周波数の信号である。なお、この第１の指令値Ｖrcは電源電圧Ｖinに同期した正弦波又は正弦波に近似した波形であり、直流リンクコンデンサＣの電圧を所定値に制御するための情報と入力の力率を改善するための情報とを含む。
【００２８】
第２の指令値発生手段４５は、出力段電圧指令値発生手段又はインバータ電圧指令値発生手段とも呼ぶことができるものであって、基準出力電圧指令値発生器６６と、減算器６７と、比例積分微分（ＰＩＤ）回路６８とから成る。
この具体例では、交流入力電圧Ｖｉｎが一定の状態において交流出力電圧Ｖｏを変えることができるように第２の指令値発生手段４５が構成されている。このために、基準出力電圧指令値発生器６６は可変構成であって、第１、第２及び第３のモードに応じて異なる値の基準出力電圧指令値を発生させることができる。基準出力電圧指令値発生器６６は、非変換モード時には入出力電圧が等しいこと即ちＶｏ＝Ｖinであることを示す第１の基準出力電圧指令値Ｖｏ１を発生し、降圧モード時には、出力電圧Ｖｏが交流入力電圧Ｖinよりもａボルト低いこと即ちＶｏ＝Ｖin−ａを示す第２の基準出力電圧指令値Ｖｏ２を発生し、昇圧モード時には、出力電圧Ｖｏが交流入力電圧Ｖinよりもｂボルト高いこと即ちＶｏ＝Ｖin＋ｂを示す第３の基準出力電圧指令値Ｖｏ３を発生する。基準出力電圧指令値発生器６６の出力は、交流入力電圧Ｖｉｎに同期して正弦波又は正弦波に近似した波形を有する。
なお、非変換モードと降圧モードと昇圧モードとの全てが要求されず、３つのモ−ドの内の任意の２つのモードのみが要求される場合には、３つのモードから選択された２つのモードのための２つの基準出力電圧指令値を出力するように基準出力電圧指令値発生器６６を構成する。
減算器６７は基準電圧指令値発生器６６の出力と出力電圧検出回路４３の出力との差を示す信号を出力する。この減算器６７の出力は比例積分微分（ＰＩＤ）回路６８を介して出力され、第２の指令値Ｖriとなる。第２の指令値Ｖｒｉは第３及び第４のスイッチＱ３，Ｑ４の相互接続点９と第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０との間の基本波の電圧Ｖｉｎｖを所望値にするための指令値であり、交流入力電圧Ｖinに同期した正弦波又は正弦波に近似した波形から成る。
第２の指令値発生手段４５から発生する第２の指令値Ｖｒｉは、交流入力電圧Ｖinが一定の場合には、非変換モード時に第１の指令値Ｖｒｃに等しい値、降圧モード時に第１の指令値Ｖｒｃよりも低い値、昇圧モード時に第１の指令値Ｖｒｃよりも高い値になる。
交流出力電圧Ｖｏを常に一定に保つ時には、基準電圧指令値発生器６６の出力が一定に保たれる。即ち、交流入力電圧Ｖｉｎが例えば１００Ｖの場合と例えば２００Ｖの場合とのいずれであっても、一定の交流出力電圧Ｖｏ（例えば１００Ｖ）を得る時には、基準電圧指令値発生器６６の出力が一定に保たれる。このように基準電圧指令値発生器６６の出力が一定あっても、交流入力電圧Ｖｉｎが変化すると、入力電圧検出回路４１の出力が変化し、第１の指令値発生手段４４から得られる第１の指令値Ｖｒｃが変化し、交流出力電圧Ｖｏを一定に保つ制御が生じる。なお、出力電圧指令値発生器６６の出力を変えるか否かは、使用者によって決定される。
交流出力電圧Ｖｏまたは交流入力電圧Ｖｉｎの変化に基づく第１〜第６のスイッチＱ１〜Ｑ６の制御モードの切り換えは後述する演算手段によって自動的に行われる。
【００２９】
本実施形態の制御回路２は、降圧モード、昇圧モ−ド、及び非変換モ−ドを選択的に設定するためのバイアス電圧発生器４６と第１、第２及び第3の演算回路47、48、49とを有する。
【００３０】
バイアス電圧発生器４６は、方形波発生器とも呼ぶことができるものであって、入力電圧検出回路４１から得られる図６（Ａ）の５０Ｈｚの基準正弦波Ｖf を三角波発生器５２から出力される三角波電圧Ｖｔの振幅よりも十分に大きな振幅となるように増幅し、これをリミッタで制限することによって三角波電圧Ｖｔの最大値又はこれよりも大きい最大バイアス電圧値＋Ｖs （例えば＋２００Ｖ）と三角波電圧Ｖｔの最小値又はこれよりも小さい最小バイアス電圧値−Ｖs（例えば−２００Ｖ）との間に制限して図６（Ｂ）に示す方形波バイアス電圧Ｖs を発生する。なお、図６（Ｂ）は、電力変換装置の起動後の定常状態のバイアス電圧Ｖｓを示す。定常状態のバイアス電圧Ｖｓは、電源電圧Ｖｉｎと同一の第１の周期を有して＋Ｖｓと−Ｖｓとを交互に繰返して発生する方形波は近似方形波である。起動期間のバイアス電圧Ｖｓは図１５（Ｄ）又は図１７（Ｄ）に示されている。本発明に従って改良されたバイアス電圧発生器４６の詳細は追って説明する。
【００３１】
第１の演算回路４７は、コンバータ電圧指令値発生手段即ち第１の指令値発生手段４４、インバータ電圧指令値発生手段即ち第２の指令値発生手段４５、及びバイアス電圧発生器４６に接続されており、Ｖrc＋Ｖs −Ｖriの演算を実行する。即ち、第１の演算回路４７は加算器と減算器とを含み、コンバータ電圧指令値即ち第１の指令値Ｖrcに方形波電圧Ｖsを加算した値からインバータ電圧指令値即ち第２の指令値Ｖriを減算する。なお、加算と減算の順序を逆にしてＶrc−Ｖri＋Ｖs とすることもできる。
【００３２】
第２の演算回路４８はコンバータ電圧指令値発生手段即ち第１の指令値発生手段４４とインバータ電圧指令値発生手段即ち第２の指令値４５とバイアス電圧発生器４６とに接続されており、Ｖri＋Ｖs −Ｖrcの演算を実行する。即ち、第２の演算回路４８は加算器と減算器とを含み、インバータ電圧指令値即ち第２の指令値Ｖriにバイアス電圧Ｖs を加算した値からコンバータ電圧指令値即ち第１の指令値Ｖrcを減算する。なお、加算と減算の順序を逆にしてＶri−Ｖrc＋Ｖs とすることもできる。
【００３３】
第１のリミッタ５０は、第１の演算回路４７の出力をバイアス電圧Ｖs の最大バイアス電圧値＋Ｖs と同一又は＋Ｖsよりも少し低い値に設定された最大リミッタ値＋ＶLと最小バイアス電圧値−Ｖs と同一又は−Ｖsよりも少し高い値に設定された最小リミッタ値−ＶLとの間に制限して第１のスイッチ制御指令値Ｖr1を出力する。この具体例では最大リミッタ値＋ＶLが＋Ｖs、最小リミッタ値−ＶLが−Ｖsである。なお、第１のスイッチ制御指令値Ｖr１は入力段スイツチＱ1、Ｑ2に基づいて発生させるべき電圧を指令する第1の値と呼ぶこともできる。
第１の値Ｖｒ１は、第１及び第２のモード時に図７（Ａ）及び図８（Ａ）に示すように方形波電圧Ｖｓと同じ値となる。第３のモードの時に図９（Ａ）に示すように＋Ｖｓと−Ｖｓとの間の第２の値となる。
【００３４】
第２のリミッタ５１は第２の演算回路４８の出力を第１のリミッタ５０と同様に最大リミッタ値＋ＶLと最小リミッタ値−ＶLとの間に制限して第２のスイッチ制御指令値Ｖr3を出力する。なお、第２のスイッチ制御指令値Ｖr3を出力段スイッチＱ5、Ｑ6に基づいて発生させるべき電圧を指令する第２の値と呼ぶこともできる。
請求項で第２の値と呼ばれているＶｒ３の最大値及び最小値は、第１及び第３のモードの時に図７（Ｃ）及び図９（Ｃ）に示すように最大リミッタ値＋ＶLと最小リミッタ値―ＶLと同一になり、第２のモ−ド時に図８（Ｃ）に示すように最大リミッタ値＋ＶLと最小リミッタ値―ＶLとの間の値となる。
【００３５】
第３の演算回路４９はインバータ電圧指令値発生手段４５と第２のリミッタ５１とに接続され、Ｖr3−Ｖriの演算を実行する。即ち、第３の演算回路４９は減算器であって、第２のスイッチ制御指令値Ｖr3からインバータ電圧指令値Ｖriを減算して指令値Ｖr2を発生する。この指令値Ｖr2は、請求項で第３の値と呼ばれているものであって、コンデンサＣの電圧の指令値、又は力率改善指令値と呼ぶこともできる。コンデンサＣの電圧Ｖｃの１／２の電位を基準にして、第１及び第２のスイッチＱ１，Ｑ２の相互接続点８の基本波の電圧をＶ１，第３及び第４のスイッチＱ３，Ｑ４の相互接続点９の基本波の電圧をＶ２、第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０の基本波の電圧をＶ３とした時に、このＶ１，Ｖ２，Ｖ３とスイッチ制御指令値Ｖｒ１，Ｖｒ２，Ｖｒ３との関係は、
Ｖ１＝（Ｖｃ／２）Ｖｒ１，
Ｖ２＝（Ｖｃ／２）Ｖｒ２，
Ｖ３＝（Ｖｃ／２）Ｖｒ３，
Ｖｉｎｖ＝Ｖ３−Ｖ２，
Ｖｃｏｎｖ＝Ｖ１−Ｖ２となる。
Ｖｒ２は、第１、第２及び第３のモードのいずれにおいても図７（Ｂ）、図８（Ｂ）及び図９（Ｂ）に示すように＋ＶLと−ＶLとの間の値になる。
【００３６】
第１、第２及び第３の演算回路４７，４８，４９と第１及び第２のリミッタ５０，５１とから成る演算手段から得られる出力Ｖｒ１，Ｖｒ２，Ｖｒ３に基づいて、第１〜第６のスイッチＱ１〜Ｑ６の第１〜第６の制御信号ＶQ1〜ＶQ6を形成する制御信号形成手段として、三角波発生器５２と第１、第２及び第３のコンパレータ５３，５４，５５と第１、第２及び第３のＮＯＴ回路５６、５７、５８とが設けられている。
比較波発生器又はキャリア波発生器としての三角波発生器５２は電源３の電圧Ｖinの周波数（５０Ｈｚ）の２倍よりも高い周波数（例えば２０ｋＨｚ）の三角波電圧Ｖtを図７〜図９に示すように発生する。三角波電圧Ｖｔの最大値は第１及び第２のリミッタ５０，５１の最大リミッタ値＋ＶLと同一又はこれよりも少し低い値に設定される。三角波電圧Ｖｔの最低値は、第１及び第２のリミッタ５０，５１の最小リミッタ値−ＶLと同一又はこれよりも少し高く設定される。図２では１つの三角波発生器５２が第１、第２及び第３のコンパレータ５３、５４、５５に接続されているが、第１、第２及び第３のコンパレータ５３、５４、５５のための専用の３つの三角波発生器を設けることもできる。また、三角波発生器５２を周知の鋸波発生回路にすることができる。
【００３７】
第１のコンパレータ５３は第１のリミッタ５０と三角波発生器５２とに接続され、図７（Ａ）、図８（Ａ）及び図９（Ａ）に示すように第１の値Ｖr1と三角波電圧Ｖt とを比較して図３（Ｂ）、図４（Ｂ）及び図５（Ｂ）に示す第１のスイッチＱ1 のオン・オフ制御信号ＶQ1をライン１２に出力する。
【００３８】
第２のコンパレータ５４は第３の演算回路４９と三角波発生器５２とに接続され、図７（Ｂ）、図８（Ｂ）及び図９（Ｂ）に示すように第２の値Ｖr2と三角波電圧Ｖt とを比較して図３（Ｄ）、図４（Ｄ）及び図５（Ｄ）に示す第３のスイッチＱ3 のオン・オフ制御信号ＶQ3をライン１４に出力する。
【００３９】
第３のコンパレータ５５は第２のリミッタ５１と三角波発生器５２とに接続され、図７（Ｃ）、図８（Ｃ）及び図９（Ｃ）に示すように第２の値Ｖr3と三角波電圧Ｖt とを比較して図３（Ｆ）、図４（Ｆ）及び図５（Ｆ）に示す第５のスイッチＱ5 のオン・オフ制御信号ＶQ5をライン１６に出力する。
【００４０】
第１の逆相信号形成手段としてのＮＯＴ回路５６は第１のコンパレータ５３に接続され、第１のスイッチＱ1 のオン・オフ制御信号ＶQ1の逆相信号から成る図３（Ｃ）、図４（Ｃ）及び図５（Ｃ）に示す第２のスイッチＱ2 のオン・オフ制御信号ＶQ2をライン１３に出力する。
【００４１】
第２の逆相信号形成手段としてのＮＯＴ回路５７は、第２のコンパレータ５４に接続され、第３のスイッチＱ3 のオン・オフ制御信号ＶQ3の逆相信号から成る図３（Ｅ）、図４（Ｅ）及び図５（Ｅ）に示す第４のスイッチＱ4 のオン・オフ制御信号ＶQ4をライン１５に出力する。
【００４２】
第３の逆相信号形成手段としてのＮＯＴ回路は、第３のコンパレータ５５に接続され、第５のスイッチＱ5 のオン・オフ制御信号ＶQ5の逆相信号から成る図３（Ｇ）、図４（Ｇ）及び図５（Ｇ）に示す第６のスイッチＱ6 のオン・オフ制御信号ＶQ6を出力する。
なお、第１、第２及び第３のコンパレータ５３、５４、５５に第１、第２及び第３のＮＯＴ回路５６、５７、５８をそれぞれ内蔵させることができる。
【００４３】
【モード切換制御】
基準出力電圧指令値発生器６６の出力が常に一定の場合には、電源３の電圧Ｖｉｎの変化によって、非変換モ−ド（第１のモ−ド）、降圧モ−ド（第２のモ−ド）、及び昇圧モ−ド（第３のモ−ド）の自動切換えが実行される。即ち、第１及び第２の指令値Ｖｒｃ、Ｖｒｉの大小関係によって自動的にモ−ドが決定される。
また、この実施形態では、使用者が基準出力電圧指令値発生器６６の出力の切換えによって出力電圧Ｖｏの切換え及びモード切換を行うことができる。以下これを図１０〜図１２を参照して説明する。ここで、各モードの電源電圧Ｖinを１００Ｖ、非変換モードの出力電圧Ｖｏ を１００Ｖ、降圧モードの出力電圧Ｖｏ を８０Ｖ、昇圧モードの出力電圧Ｖｏを１２０Ｖとする。また、理解を容易にするために、コンバータ電圧指令値即ち第１の指令値Ｖrcは各モードにおいて１００Ｖとし、またインバータ電圧指令値即ち第２の指令値Ｖriは非変換モードで１００Ｖ、降圧モードで８０Ｖ、昇圧モードで１２０Ｖとする。また、最大バイアス電圧値＋Ｖｓ及び最大リミッタ値＋ＶLを２００Ｖ、最小バイアス電圧値−Ｖｓ及び最小リミッタ値−ＶLをー２００Ｖとする。
【００４４】
【非変換モード】
上記条件において、電源電圧Ｖinの正の半波期間の非変換モードの第１の演算回路４７の出力は、Ｖrc＋Ｖs −Ｖri＝１００＋２００−１００＝２００Ｖとなる。この値は第１のリミッタ５０の上限に一致するので、第１のリミッタ５０から出力される第１の値Ｖr1も２００Ｖとなる。このＶr1＝２００Ｖは図１０に示すように三角波電圧Ｖt の最大値２００Ｖに一致し、三角波電圧Ｖt を横切らない。この結果、電源電圧Ｖinの正の半波の期間の第１のコンパレータ５３の出力は連続して高レベルになる。また、非変換モードにおける電源電圧Ｖinの負の半波期間の第１のコンパレータ５３の出力は連続して低レベルになる。これにより、非変換モード時には図３（Ｂ）（Ｃ）に示すように第１及び第２のスイッチＱ1 、Ｑ2 は５０Hzの低周波でオン・オフ制御され、整流素子として動作する。
【００４５】
非変換モード時の電源電圧Ｖinの正の半波期間の第２の演算回路４８の出力は、Ｖri＋Ｖs −Ｖrc＝１００＋２００−１００＝２００Ｖとなる。この値は第２のリミッタ５１の上限に一致しているので、第２の値Ｖr3も２００Ｖになる。また、電源電圧Ｖinの負の半波期間のＶr3は−２００Ｖになる。この結果、第３のコンパレータ５５の出力は第１のコンパレータ５３の出力と同一になり、第５及び第６のスイッチＱ5 、Ｑ6 は図３（Ｆ）（Ｇ）に示すように低周波（５０Ｈｚ）でオン・オフ制御され、整流素子として動作する。
【００４６】
非変換モード時の電源電圧Ｖinの正の半波期間の第３の演算回路４９の出力Ｖr2はＶr3−Ｖri＝２００−１００＝１００Ｖとなる。また、電源電圧Ｖinの負の半波の期間の第３の演算回路４９の出力Ｖr2は−１００Ｖになる。従って、図１０に示すように第２のコンパレータ５４において第３の値Ｖr2が三角波電圧Ｖt を横切り、図３（Ｄ）（Ｅ）に示すように第３及び第４のスイッチＱ3 、Ｑ4 に例えば２０ｋＨｚの高周波のオン・オフ制御信号（ＰＷＭパルス）が供給される。
【００４７】
【降圧モード】
降圧モード時の電源電圧Ｖinの正の半波期間の第１の演算回路４７の出力は、Ｖrc＋Ｖs −Ｖri＝１００＋２００−８０＝２２０Ｖとなる。これは第１のリミッタ５０で制限されるので、第１の値Ｖr1は２００Ｖとなり、図１１に示すように第１のコンパレータ５３において三角波電圧Ｖt を横切らない。このため、第１のコンパレータ５３の出力は高レベルになる。電源電圧Ｖinの負の半波ではＶr1が−２００Ｖとなり、第１のコンパレータ５３の出力は低レベルになる。従って、降圧モード時には第１及び第２のスイッチＱ1 、Ｑ2 が図４（Ｂ）（Ｃ）に示すように低周波でオン・オフ制御され、整流素子として動作する。
降圧モード時の電源電圧Ｖinの正の半波期間の第２の演算回路４８の出力は、Ｖri＋Ｖs −Ｖrc＝８０＋２００−１００＝１８０Ｖとなる。この値は第２のリミッタ５１で制限されないので、第２の値Ｖr3も１８０Ｖとなり、第３のコンパレータ５５において図１１に示すように三角波電圧Ｖt を横切る。電源電圧Ｖinの負の半波期間にはＶr3が−１８０Ｖとなり、三角波電圧Ｖt を横切る。従って、降圧モード時には、第５及び第６のスイッチＱ5 、Ｑ6 が図４（Ｆ）（Ｇ）に示すように高周波のオン・オフ制御信号即ちＰＷＭパルスで制御される。
降圧モード時の正の半波期間の第３の演算回路４９の出力即ち第３の値Ｖr2はＶr3−Ｖri＝１８０−８０＝１００Ｖになり、第２のコンパレータ５４において図１１に示すように三角波電圧Ｖt を横切る。また、負の半波期間にはＶr2が−１００Ｖとなり、三角波電圧Ｖt を横切る。この結果、第３及び第４のスイッチＱ3 、Ｑ4 には図４（Ｄ）（Ｅ）に示すように高周波のオン・オフ制御信号が供給される。
【００４８】
【昇圧モード】
昇圧モード時の電源電圧Ｖinの正の半波期間の第１の演算回路４７の出力は、Ｖrc＋Ｖs −Ｖri＝１００＋２００−１２０＝１８０Ｖとなる。これは第１のリミッタ５０の制限を受けないので、第１の値Ｖr1も１８０Ｖとなり、第１のコンパレータ５３を図１２に示すように三角波電圧Ｖt を横切る。また、負の半波期間にはＶr1が−１８０Ｖとなり、三角波電圧Ｖt を横切る。この結果、第１及び第２のスイッチＱ1 、Ｑ2 は図５（Ｂ）（Ｃ）に示すように高周波のオン・オフ制御信号即ちＰＷＭパルスで制御される。
昇圧モードにおける第２の演算回路４８の出力はＶri＋Ｖs −Ｖrc＝１２０＋２００−１００＝２２０Ｖとなり、第２のリミッタ５１で２００Ｖに制限される。これにより、第３のコンパレータ５５の入力即ち第２の値Ｖr3は２００Ｖとなり、図１２に示すように三角波電圧Ｖt を横切らない。また負の半波期間にはＶr3が−２００Ｖとなり、三角波電圧Ｖt を横切らない。この結果、第５及び第６のスイッチＱ5 、Ｑ6 は図５（Ｆ）（Ｇ）に示すように低周波でオン・オフ制御され、整流素子として動作する。
昇圧モード時の正の半波期間における第３の演算回路４９の出力即ち第３の値Ｖr2はＶr3−Ｖri＝２００−１２０＝８０Ｖとなり、図１２に示すように三角波電圧Ｖt を横切る。また負の半波期間の第３の値Ｖr2は−８０Ｖとなり、三角波電圧Ｖt を横切る。この結果、第３及び第４のスイッチＱ3 、Ｑ4 は図５（Ｄ）（Ｆ）に示すように高周波でオン・オフ制御される。
【００４９】
図１の第１〜第６のドライブ回路８１〜８６及びその電源回路は、既に説明した図１３に示すように構成されている。図１３には図１の第１〜第６のスイッチＱ1〜Ｑ6、第１〜第６のドライブ回路８１〜８６、コンデンサＣの他にドライブ回路８１〜８６の電源回路が示されている。図１３における第１〜第６のスイッチＱ1〜Ｑ6、第１〜第６のドライブ回路８１〜８６、３つの接続点８、９、１０及びコンデンサＣは図１で同一符号で示すものと同一である。第１〜第６のドライブ回路８１〜８６は図２の制御回路２の出力ライン１２〜１７の制御信号ＶQ1〜ＶQ6に応答して第１〜第６の主スイッチＱ1〜Ｑ６をオン・オフ制御する周知の回路である。
図１３のドライブ回路８１〜８６の電源８７、コンデンサＣａ〜Ｃｂは、比較的簡単な回路構成によって全てのドライブ回路８１〜８６に電源８７の電圧Ｖｃｃを与えることができるという特徴を有する反面、既に説明したように第２、第４及び第６のスイッチＱ2、Ｑ4、Ｑ6がオン状態にならないと第１〜第３の電源用コンデンサＣａ〜Ｃｃが充電されないという欠点を有する。
【００５０】
上記欠点を解決するための本発明に従うバイアス電圧発生器４６は、図１４に示すように乗算器９０と係数発生器９１とリミッタ９２と電圧源９３とスイッチ９４とリミット付き積分器９５と反転信号形成回路９６から成る。
【００５１】
乗算器９０の一方の入力端子はライン６９によって図２の入力電圧検出回路４１に接続され、他方の入力端子は係数Ｋを発生する係数発生器９１に接続されている。係数発生器９１は１よりも十分に大きい値の係数に相当する電圧を発生する。従って、乗算器９０はライン６９の電源電圧Ｖｉｎに相当する正弦波電圧に係数Ｋを乗算して振幅が十分に増幅された正弦波電圧Ｖ９０を出力する。
【００５２】
リミッタ９２は、乗算器９０の出力を起動時の過度期間には時間と共に絶対値が増大する傾斜上限値と傾斜下限値との間を制限し、所定の過渡期間後の定常時には一定値から成る上限値と下限値との間に制限して方形波バイアス電圧Ｖｓを発生するものである。定常時の上限値は既に説明した最大バイアス電圧値＋Ｖｓに相当し、下限値は最小バイアス電圧値−Ｖｓに相当する。
【００５３】
リミット付き積分器９５は、オペアンプ９７と積分コンデンサ９８と抵抗９９とツェナ−ダイオ−ド１００とから成り、電源９３の電圧を積分して図１５（Ｂ）の出力を得るものである。
なお、オペアンプ９７の正入力端子はグランドに接続され、負入力端子は抵抗９９とスイッチ９４を介して負極性の積分用電圧９３に接続されている。コンデンサ９８とツェナ−ダイオ−ド１００はオペアンプ９７の負入力端子を出力端子との間に接続されている。スイッチ９４はライン101に与えられる図１５（Ａ）に起動指令に応答して図１５のｔｏ時点でオンになる。この起動スイッチ９４は、図１の電源３を図示が省略されている電源スイッチを介して入力端子４、５間に接続する時の電源スイッチのオン操作に同期させてオン操作される。なお、起動スイッチ９４を制御回路２からの制御信号の送出に同期させてオン操作することもできる。
【００５４】
図１５（Ａ）に示すように起動指令がｔｏで停止から運転指令に変換すると、スイッチ９４がオンになり、リミット付き積分器９５が積分を開始し、この出力電圧Ｖhighは図１５（Ｂ）に示すように傾斜を有して増大する。積分器９５はリミット機能を有しているのでｔ3時点で出力電圧Ｖhighが上限値＋Vsに達すると、一定値になる。傾斜期間ｔｏ〜ｔ3は、電源電圧Ｖinの１／２周期即ち半サイクル以下且つ図２の三角波発生器５の三角波電圧Ｖｔの１周期以上に設定することが望ましい。積分器９５の出力はリミッタ９２に入力し、図１５（Ｃ）のリミッタ９２の上限値Ｖhighとして使用される。積分器９５とリミッタ９２との間に接続された反転信号形成回路９６は、積分器９５の出力を位相反転して図１５（Ｃ）に示すリミッタ９２の下限値Ｖlowを形成し、リミッタ９２に送る。
なお、反転信号形成回路９６はオペアンプを使用した周知の位相反転回路から成る。
【００５５】
なお、反転信号形成回路９６をオペアンプの反転回路で形成する代りに、電源９３の極性を反転した正電源と、スイッチ９４に相当するものと、リミット付き積分器９５に相当するものを設け、図１５（Ｃ）に示す下限値Ｖlowを独立した回路で形成することができる。
【００５６】
リミッタ９２は、乗算器９０から得られた図１５（Ｃ）で点線で示す出力信号Ｖ90を上限値Ｖhighと下限値Ｖlowとの間に制限して図１５（Ｄ）に示す出力Ｖｓをバイアス電圧としてライン７０に送出する。図１５の例では、ｔｏ〜ｔ1区間、ｔ2〜ｔ4区間、ｔ5〜ｔ6区間、及びｔ7以後において、乗算器出力Ｖ90の絶対値が上限値Ｖhigh及び下限値Ｖlowの絶対値よりも大きくなるので、これ等の区間のリミッタ出力は上限値Ｖhigh及び下限値Ｖlowと同一である。ｔ1〜ｔ2区間、ｔ4〜ｔ5区間、ｔ0〜ｔ7区間では乗算器出力Ｖ90の絶対値が上限値Ｖhigh及び下限値Ｖlowの絶対値よりも小さいので、乗算器出力Ｖ90がそのままリミッタ出力となっている。
【００５７】
バイアス電圧発生器４６で重要なことは、起動直後のｔｏ〜ｔ3区間においてリミッタ９２の出力の絶対値が最大バイアス電圧値＋Ｖｓ及び最小バイアス電圧値−Ｖｓの絶対値よりも小さくなることである。
図１５（Ｃ）で点線で示すように、もし、スイッチ９４のオン開始時点ｔｏが乗算器９０の出力電圧Ｖ90が交流電源電圧Ｖｉｎの正の半波の期間内にあっても、リミッタ９２の出力即ちバイアス電圧Ｖｓの絶対値はｔ0〜ｔ3期間に最大バイアス電圧値＋Ｖｓ及び最小バイアス電圧値−Ｖｓの絶対値よりも低い値であるため、図２の第１及び第２の演算回路４７、４８の出力が第１及び第２のリミッタ５０、５１の最大リミッタ値＋ＶLと最小リミッタ値−ＶLとの間の値となり、第１及び第２のリミッタ５０、５１の出力Ｖｒ1、Ｖｒ2が図７〜図９に示す三角波電圧Ｖｔを横切る。この結果、第１及び第２のスイッチＱ1、Ｑ2、又は第５及び第６のスイッチＱ5、Ｑ6、又は第１、第２、第５及び第６のスイッチＱ1、Ｑ2、Ｑ5、Ｑ6の高周波即ち第２の周波数でのオン・オフ動作が生じ、図１及び図１３の下側の第２、第４及び第６のスイッチＱ2、Ｑ4、Ｑ6が交流電源電圧Ｖｉｎの負の半波期間に至る前の正の半波期間にオン状態になる。下側の第２、第４及び第６のスイッチＱ2、Ｑ4、Ｑ6がオンになると、既に説明したように図１３の第１、第２及び第３の電源用コンデンサＣａ、Ｃｂ、Ｃｃが充電され、第１、第３及び第５のドライブ回路８１、８３、８５によって上側の第１、第３及び第５のスイッチＱ1、Ｑ3、Ｑ5をオン駆動することが可能になる。
この結果、図１３に示すように上側のドライブ回路８１、８３、８５と、下側のドライブ回路８２、８４、８６との両方に１つの電源８７から電力を供給する簡単な構成の電源回路を設ける場合であっても、コンデンサＣａ、Ｃｂ、Ｃｃを起動時に迅速に充電することができ、第１、第２、第３及び第５のスイッチＱ1、Ｑ3、Ｑ5のオン制御を迅速に開始することができる。また、第１〜第６のスイッチＱ1〜Ｑ6の正常動作が迅速に開始するため、歪みの少ない出力電圧Ｖｏ得御迅速に送出することが出きる。
【００５８】
本実施形態によれば、バイアス波発生器４６による上記効果の他に次の効果も得られる。
（１） 非変換モードには第１、第２、第５及び第６のスイッチＱ１，Ｑ２，Ｑ５，Ｑ６、また降圧モードには第１及び第２のスイッチＱ1 、Ｑ2 、また、昇圧モードにおいては第５及び第６のスイッチＱ5 、Ｑ6 をそれぞれ５０Ｈｚの低周波でオン・オフ制御するので、単位時間当りのスイッチング回数及びスイッチング損失が少なくなり、電圧変換装置の効率を高めることができる。
（２） 第１、第２及び第３のモードのいずれにおいても、第３及び第4のスイッチＱ3、Ｑ4が高周波でオン．オフ制御されるので、力率改善及び交流入力電流の波形改善即ち高調波成分の低減を図ることができる。
（３） 基準出力電圧指令値発生器６６の出力を変えることによって第１、第２及び第３のモードの切換えが実行され、所望の交流出力電圧Ｖｏが得られる。従って、モード切換え回路の構成が簡単になり、電力変換装置のコストの低減、及び小型化が達成される。
（４）基準出力電圧指令値発生器６６の出力を一定に保つことによって、入力交流電圧Ｖｉｎの変化に拘らず一定の交流出力電圧Ｖｏを得ることができる。また、入力交流電圧Ｖｉｎの変化に応じて第１〜第６のスイッチＱ１〜Ｑ６を第１、第２及び第３のモードから選択された最適なモードで制御することができる。
【００５９】
【第２の実施形態】
図１６は第２の実施形態のバイアス電圧発生器４６ａを示す。このバイアス電圧発生器４６ａは図１４のバイアス電圧発生器４６の一部を変形したものである。従って、図１６において図１４と共通する部分には同一の符号を付してその説明を省略する。
【００６０】
図１６の回路波リミット付き積分器９５の出力を乗算器９０に供給し、これとライン６９の入力電圧検出信号とを乗算している点で図１４と相違し、この他は図１４と実質的に同一に構成されている。なお、図１６の回路は、乗算器９０からリミッタ９２の上限値＋Ｖｓと下限値−Ｖｓとを十分に越える振幅の出力Ｖ90が得られるものとして示されている。もし、乗算器９０の出力Ｖ90の振幅が十分に大きくない時には、乗算器９０とリミッタ９２との間に増幅器を接続する。
【００６１】
図１７は図１６の各部の状態を概略的に示す。図１７（Ａ）に示すように起動スイッチ９４がｔｏでオンになると、リミット付き積分器９５の出力は図１７（Ｂ）に示すようにｔｏ〜ｔ2区間で傾斜を有して増大し、ｔ2以後は一定レベルの出力を発生する。乗算器９０においては図１７（Ｃ）に示すライン６９の正弦波信号Ｖ69に図１７（Ｂ）の積分器９５の出力が乗算され、図１７（Ｃ）に示す乗算器出力Ｖ90が得られる。ｔｏ〜ｔ1は正弦波信号Ｖ69の正の半サイクルに属しているが、乗算器出力Ｖ90はリミッタ９２の上限値＋Ｖｓよりも低い値になる。この結果、図１５のｔｏ〜ｔ1区間と同様に図１の第１及び第２のスイッチＱ1、Ｑ2と第５及び第６のスイッチＱ5、Ｑ6の一方又は両方が高周波即ち第２の周波数でオン・オフ動作する。図１７ではｔ1〜ｔ2期間においても乗算器出力Ｖ90の絶対値がリミッタ９２の上限値＋ｖｓ及び下限値−Ｖｓの絶対値以下であるので、第１及び第２のスイッチＱ1、Ｑ2と第５及び第６のスイッチＱ5、Ｑ6との一方又は両方も高周波でオン・オフする。この結果、図１６のバイアス電圧発生器４６ａによっても図１４のバイアス電圧発生器４６と同一の効果が得られる。
【００６２】
【第３の実施形態】
次に、図１８を参照して第３の実施形態の電力変換装置を説明する。但し、図１８において図２と実質的に同一の部分には、同一の符号を付してその説明を省略する。また、第３の実施形態においても必要に応じて図１〜図１１を参照する。
第３の実施形態の電力変換装置は、図１の制御回路２を図１８に示す制御回路２ａに変形し、この他は図１と同一に構成したものである。図１８の制御回路２ａは、図２の制御回路２の第１、第２及び第３の演算回路４７，４８，４９を変形した第１、第２及び第３の演算回路４７ａ，４８ａ，４９ａを設け、この他は図２と同一に形成したものである。
図１８の第１の演算回路４７ａは、第１及び第２の指令値発生手段４４，４５に接続され、次式の演算を行い、差信号△Ｖを出力する。
△Ｖ＝Ｖｒｉ−Ｖｒｃ
第２の演算回路４８ａは第１の演算回路４７ａと方形波発生器４６とに接続され、次の演算を行う。
もし△Ｖ＞０なら
Ｖｒ１＝Ｖｓ−△Ｖ
Ｖｒ３＝Ｖｓ
もし△Ｖ＝０なら
Ｖｒ１＝Ｖｓ
Ｖｒ３＝Ｖｓ
もし△Ｖ＜０なら
Ｖｒ１＝Ｖｓ
Ｖｒ３＝Ｖｓ＋△Ｖ
第３の演算回路４９ａは第１の指令値発生手段４４と第２の演算回路４８ａとに接続され、次の演算を行う。
Ｖｒ２＝Ｖｒ１−Ｖｒｃ
図１８の第１、第２及び第３のモードで第２及び第３の演算回路４８ａ，４９ａから得られるＶｒ１，Ｖｒ２，Ｖｒ３は、図２で同一符号で示すものと同一である。従って、第３の実施形態によっても、第１の実施形態と同一の効果を得ることができる。
【００６３】
【第４の実施形態】
次に、図１９を参照して第４の実施形態の電力変換装置の制御回路２ｂを説明する。但し、図１９において図２と実質的に同一の部分には、同一の符号を付してその説明を省略する。図１９の制御回路２ｂは、図２の制御回路２の第１、第２及び第３の演算回路４７，４８，４９を変形した第１及び第２の演算回路４７ｂ，４８ｂと選択回路４９ｂとを設け、更に、２つの加算器７１、７３と１つの減算器７２と、第３のリミッタ７４を設け、この他は図２と同一に形成したものである。
図１９の第１の演算回路４７ｂは、第１及び第２の指令値発生手段４４，４５に接続され、Ｖｒｃ−Ｖｒｉの減算を行い、差信号△Ｖ１を出力する。
第２の演算回路４８ｂは、第１及び第２の指令値発生手段４４，４５に接続され、Ｖｒｉ−Ｖｒｃの減算を行い、差信号△Ｖ２を出力する。
選択回路４９ｂは、第１及び第２の指令値発生手段４４，４５と第１の演算回路４７ｂとに接続され、第１の演算回路４７ｂの出力△Ｖ１に基づいて次の演算を行う。
もし△Ｖ１＝０ならＶｒｃを選択する。
もし△Ｖ１＞０ならＶｒｃを選択する。
もし△Ｖ１＜０ならＶｒｉを選択する。
加算器７１は、第１の演算回路４７ｂとバイアス電圧発生器４６とに接続され、これらの出力を加算する。従って，図１９の第１の演算回路４７ｂと加算器７１との組み合せは図２の第１の演算回路４７と等価である。
減算器７２は、選択回路４９ｂとバイアス電圧発生器４６とに接続され、方形波電圧Ｖｓから選択回路４９ｂの出力を減算し、図２の第３の演算回路４９の出力と実質的に同じ信号を出力する。従って，図１４の選択回路４９ｂと減算器７２との組み合せは図２の第３の演算回路４９と等価である。
加算器７３は、第２の演算回路４８ｂとバイアス電圧発生器４６とに接続され、これらの出力を加算する。従って，図１９の第２の演算回路４８ｂと加算器７２との組み合せは図２の第２の演算回路４８と等価であり、Ｖｒｉ―Ｖｒｃ＋Ｖｓを出力する。
第３のリミッタ７４は減算器７２と第２のコンパレータ５４との間に接続され、減算器７２の出力を最大リミッタ値＋ＶLと最小リミッタ値―ＶLとの間に制限する。
第１、第２及び第３のモードにおいて、図１９の第１、第２及び第３のリミッタ５０，５１，７４から得られるＶｒ１，Ｖｒ２，Ｖｒ３は、図２で同一符号で示すものと同一である。従って、第４の実施形態によっても、第１の実施形態と同一の効果を得ることができる。
【００６４】
【第５の実施形態】
次に、図２０を参照して第５の実施形態の電力変換装置の制御回路２ｃを説明する。但し、図２０において図２及び図１９と実質的に同一の部分には、同一の符号を付してその説明を省略する。
図２０の制御回路２ｃは、図１９の制御回路２ｂの第２の演算回路４８ｂを省き、図１９の加算器７３を減算器７３´に変形し、この他は図１９と同一に形成したものである。
図２０の減算器７３´は、第１の演算回路４７ｂとバイアス電圧発生器４６とに接続され、方形波バイアス電圧Ｖｓから第１の演算回路４７ｂの出力を減算し、Ｖｓ―（Ｖｒｃ―Ｖｒｉ）＝Ｖｓ―Ｖｒｃ＋Ｖｒｉを出力する。従って，図２０の減算器７３´から図１９の加算器７３と同じ出力を得ることができる。
第１、第２及び第３のモードにおいて、図２０の第１、第２及び第３のリミッタ５０，５１，７４から得られるＶｒ１，Ｖｒ２，Ｖｒ３は、図２及び図１９で同一符号で示すものと同一である。従って、第５の実施形態によっても、第１及び第４の実施形態と同一の効果を得ることができる。
【００６５】
【第６の実施形態】
図２１に示す第６の実施形態の制御回路２ｄは、図２の制御回路２の第１、第２及び第３のＮＯＴ回路５６，５７，５８の代りに、第４、第５及び第６のコンパレータ５６’、５７’、５８’を設け、この他は図２と同一に形成したものである。第４、第５及び第６のコンパレータ５６'、５７’、５８’の負入力端子は、第１のリミッタ５０と、第３の演算回路４９と、第２のリミッタ５１とにそれぞれ接続され、Ｖｒ１，Ｖｒ２，Ｖｒ３の供給を受ける。第４、第５及び第６のコンパレータ５６'、５７’、５８’の正入力端子は三角波発生器５２に接続されている。第４、第５及び第６のコンパレータ５６'、５７’、５８’は、第１、第２及び第３のコンパレータ５３，５４，５５から出力される第１、第３及び第５の制御信号ＶQ1，ＶQ3，ＶQ5に対して逆位相の第２、第４及び第６の制御信号ＶQ2，ＶQ4，ＶQ6を形成してライン１３，１５，１７に送出する。この図２１の制御回路２ｄによっても図２の制御回路２と同一の効果を得ることができる。
なお、図１８，図１９及び図２０の第１、第２及び第３のＮＯＴ回路５６，５７，５８を図２１の第４、第５及び第６のコンパレータ５６’、５７’５８’と同様なものに置き換えることができる。
【００６６】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
（１） 制御回路２、２ａ、２ｂを、第１のモード即ち非変換モードと第２のモード即ち降圧モードとの２つのみ、又は第１のモード即ち非変換モードと第３のモード即ち昇圧モードとの２つのみ、又は第２のモード即ち降圧モードと第３のモード即ち昇圧モードとの２つのみで動作させることができる。
（２） 制御回路２、２ａ、２ｂの多くの部分をディジタル回路で構成することことができる。
（３） 第１及び第２のスイッチＱ1 、Ｑ2 のオン期間の相互間、第３及び第４のスイッチＱ3 、Ｑ4 のオン期間の相互間、第５及び第６のスイッチＱ5 、Ｑ6 のオン期間の相互間に周知のデッドタイム（休止期間）を設けて各スイッチのストレージによって対のスイッチが同時にオンになることを防止し、対の直流ライン間の短絡を防止してもよい。
（４） 第１、第２及び第３のインダクタＬ１，Ｌ２，Ｌ３の全て、又はＬ１とＬ３のみ、又はＬ２とＬ３のみを設けることができる。
（５） 図１８〜図２１のバイアス電圧発生器４６を図１６のバイアス電圧発生器４６ａに置き変えることができる。
（６） バイアス電圧発生器４６、４６ａのリミッタ９２´及び第１、第２及び第３のリミッタ５０、５１、７４の上側制限電圧を２００Ｖよりも高くし、下側制限電圧を−２００Ｖよりも低くすることができる。
（７） バイアス電圧発器４６，４６ａの最大バイアス値＋Ｖs及び最小バイアス値−Ｖｓの絶対値を第１及び第２のリミッタ５０、５１の最大リミッタ値＋ＶＬ及び最小リミッタ値−ＶＬの絶対値よりも少し高く設定することができる。
（８） 変換回路１に対して同一回路構成のものを並列的に接続して多相の電圧変換装置を構成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の電圧変換装置を示す回路図である。
【図２】図１の制御回路を示す回路図である。
【図３】図１の電圧変換装置を非変換モードで動作させた時の電源電圧と第１〜第６のスイッチの制御信号とを示す波形図である。
【図４】図１の電圧変換装置を降圧モードで動作させた時の電源電圧と第１〜第６のスイッチの制御信号とを示す波形図である。
【図５】図１の電圧変換装置を昇圧モードで動作させた時の電源電圧と第１〜第６のスイッチの制御信号とを示す波形図である。
【図６】図２の方形波発生器の入力及び出力を示す波形図である。
【図７】非変換モード時の図２の第１、第２及び第３のコンパレータの入力を示す波形図である。
【図８】降圧モード時の図２の第１、第２及び第３のコンパレータの入力を示す波形図である。
【図９】昇圧モード時の図２の第１、第２及び第３のコンパレータの入力を示す波形図である。
【図１０】非変換モード時の三角波電圧と各コンパレータの入力との関係を詳しく示す波形図である。
【図１１】降圧モード時の三角波電圧と各コンパレータの入力との関係を詳しく示す波形図である。
【図１２】昇圧モード時の三角波電圧と各コンパレータの入力との関係を詳しく示す波形図である。
【図１３】図１の第１〜第６のスイッチに対するドライブ回路の接続及びドライブ電源回路を詳しく示す回路図である。
【図１４】図２のバイアス電圧発生器を詳しく示す回路図である。
【図１５】図１４の各部の状態を示す波形図である。
【図１６】第２の実施形態のバイアス電圧発生器を示す回路図である。
【図１７】図１６の各部の状態を示す波形図である。
【図１８】第３の実施形態の制御回路を示す回路図である。
【図１９】第４の実施形態の制御回路を示す回路図である。
【図２０】第５の実施形態の制御回路を示す回路図である。
【図２１】第６の実施形態の制御回路を示す回路図である。
【符号の説明】
１ 変換回路
２，２ａ、２ｂ、２ｃ、２ｄ 制御回路
３ 電源
４４ 第１の指令値発生手段
４５ 第２の指令値発生手段
４６ バイアス電圧発生器
４７、４８、４９ 第１、第２及び第３の演算回路
５０、５１ 第１及び第２のリミッタ
５２ 三角波発生器
５３、５４、５５ 第１、第２及び第３のコンパレータ
５６、５７、５８ 第１、第２及び第３のＮＯＴ回路
Ｑ1 〜Ｑ6 第１〜第６のスイッチ
Ｃ コンデンサ
Ｌ1 、Ｌ2 第１及び第２のインダクタ
Claims (15)
- 交流電源（3）から供給された第１の周期を有する正弦波交流入力電圧（Ｖｉｎ）を異なるレベルの交流出力電圧（Ｖ０）に変換する機能を有し、前記交流出力電圧（Ｖ０）を負荷（11）に供給する電力変換装置であって、
前記交流電源（3）の一端を接続するための交流入力端子（４）と、
前記負荷（11）の一端を接続するための交流出力端子（６）と、
前記交流電源（3）の他端及び前記負荷（11）の他端を接続するための共通端子（５）と、
制御可能な第1及び第2のスイッチ（Ｑ１，Ｑ２）が直列に接続された第1の直列回路と、
制御可能な第3及び第4のスイッチ（Ｑ３，Ｑ４）が直列に接続された回路であり且つ前記第1の直列回路に対して並列に接続された第2の直列回路と、
制御可能な第5及び第6のスイッチ（Ｑ５，Ｑ６）が直列に接続された回路であり且つ前記第1及び第2の直列回路に対して並列に接続された第3の直列回路と、
前記第1、第2及び第3の直列回路に対して並列に接続されたコンデンサ（Ｃ）と、
インダクタンス手段と、
前記第1、第2、第3、第４、第５及び第６のスイッチ（Ｑ１，Ｑ２、Ｑ３，Ｑ４，Ｑ５，Ｑ６）を制御するための制御手段（２）と、
前記制御手段（２）と前記第１、第２、第３、第４、第５及び第６のスイッチとの間に接続された第１、第２、第３、第４、第５及び第６のドライブ回路（８１、８２、８３、８４、８５、８６）と、
前記第１、第２、第３、第４、第５及び第６のドライブ回路に電力を供給する電源手段と、
から成り、
前記第1及び第2のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）が前記交流入力端子（４）に接続され、
前記第3及び第4のスイッチ（Ｑ３，Ｑ４）の相互接続点（９）が前記共通端子（５）に接続され、
前記第5及び第6のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）が前記交流出力端子（６）に接続され、
前記インダクタンス手段は、前記交流入力端子（４）と前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）との間に接続された第１のインダクタ（Ｌ１）と前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）と前記交流出力端子（６）との間に接続された第２のインダクタ（Ｌ２）と前記第３及び第４のスイッチ（Ｑ３、Ｑ４）の相互接続点（９）と前記共通端子（５）との間に接続された第３のインダクタ（Ｌ３）とからなる３つのインダクタから任意に選択された少なくとも２つから成り、
前記制御手段（２）は、
前記交流入力端子（４）又は前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）と前記共通端子（５）との間の第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）と前記交流出力端子（６）又は前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）と前記共通端子（５）との間の第２の電圧（Ｖｏ又はＶｉｎｖ）とをほぼ等しくする第１のモードの時に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）と前記第５及び第６のスイッチ（Ｑ５，Ｑ６）とを前記第１の周期でオン・オフ制御し、且つ前記第３及び第４のスイッチ（Ｑ３，Ｑ４）を前記第１の周期よりも短い第２の周期でオン・オフ制御する第１の機能と、
前記第２の電圧（Ｖｏ又はＶｉｎｖ）を前記第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）よりも低くする第２のモードの時に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）を前記第１の周期でオン・オフ制御し、且つ前記第３及び第４のスイッチ（Ｑ３，Ｑ４）と前記第５及び第６のスイッチ（Ｑ５，Ｑ６）とを前記第２の周期でオン・オフ制御する第２の機能と、
前記第２の電圧（Ｖｏ又はＶｉｎｖ）を前記第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）よりも高くする第３のモードの時に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）と前記第３及び第４のスイッチ（Ｑ３，Ｑ４）とを前記第２の周期でオン・オフ制御し、且つ前記第５及び第６のスイッチ（Ｑ５，Ｑ６）を前記第１の周期でオン・オフ制御する第３の機能と
からなる３つの機能の内の少なくとも２つの機能を得るために、
前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）と前記共通端子（５）との間の第１の電圧（Ｖｃｏｎｖ）を所望値にするための第１の指令値Ｖｒｃを前記交流入力電圧（Ｖｉｎ）に同期して発生する第１の指令値発生手段（44）と、
前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）と前記共通端子（５）との間の第２の電圧（Ｖｉｎｖ）を所望値にするための第２の指令値Ｖｒｉを前記交流入力電圧（Ｖｉｎ）に同期して発生する第２の指令値発生手段（45）と、
前記交流入力電圧（Ｖｉｎ）と同一の前記第１の周期を有する方形波状のバイアス電圧Ｖｓを発生するバイアス電圧発生器（46）と、
前記第１の指令値発生手段（44）と前記第２の指令値発生手段（45）と前記
バイアス電圧発生器（46）とに接続され、
Ｖｒｃ−Ｖｒｉ＋Ｖｓを示す第１の値（Ｖｒ１）と、
Ｖｒｉ−Ｖｒｃ＋Ｖｓを示す第２の値（Ｖｒ３）と、
Ｖｒ３−Ｖｒｉ又はＶｓ−Ｖｒｃ又はＶｓ−Ｖｒｉを示す第３の値（Ｖｒ２）と、
を出力する演算手段（47,48,49）と、
前記演算手段（47,48,49）と前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）とに接続され、前記演算手段（４７，４８，４９）から得られた前記第１、第２及び第３の値（Ｖｒ１，Ｖｒ３，Ｖｒ２）に基づいて前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）をオン・オフ制御するための第１、第２、第３、第４、第５及び第６の制御信号（ＶQ1，ＶQ2，ＶQ3，ＶQ4，ＶQ5，ＶQ6）を形成する制御信号形成手段（５２，５３，５４，５５，５６，５７，５８又は５２，５３，５４，５５、５６'、５７’、５８’）とを有し、
前記電源手段は、直流電源（８７）と、第１、第２及び第３の電源用コンデンサ（Ｃａ、Ｃｂ、Ｃｃ）とから成り、
前記直流電源（８７）は前記第２、第４及び第６のドライブ回路に接続され、
前記第１、第２及び第３の電源用コンデンサ（Ｃａ、Ｃｂ、Ｃｃ）は前記第１、第３及び第５のドライブ回路（８１、８３、８５）に接続され且つ前記第２、第４及び第６のスイッチ（Ｑ２、Ｑ４、Ｑ６）を介して前記直流電源（８７）に接続され、
前記バイアス電圧発生器（４６又は４６ａ）は、前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ1〜Ｑ6）による電力変換動作の開始時点から所定時間後に最大バイアス電圧値（＋Ｖｓ）と最小バイアス電圧値（−Ｖｓ）とを前記第１の周期で繰返して発生する機能と、前記開始時点後の前記所定期間において前記最大バイアス電圧値（＋Ｖｓ）及び最小バイアス電圧値（−Ｖｓ）の絶対値よりも小さい絶対値を有する起動時バイアス電圧値を発生する機能とを有し、
前記所定期間は前記第２の周期よりも長く且つ第１の周期よりも短く設定され、
前記最大バイアス電圧値（＋Ｖｓ）及び前記最小バイアス電圧値（−Ｖｓ）は、前記第１のモ−ドの時に前記第１及び第２の値（Ｖｒ1、Ｖｒ3）が前記第１、第２、第５及び第６のスイッチ（Ｑ1、Ｑ2、Ｑ5、Ｑ6）を前記第１の周期でオン・オフ制御する値になるように設定されていることを特徴とする電力変換装置。 - 前記バイアス電圧発生器（４６）は、
前記交流入力電圧（Ｖｉｎ）を検出する入力電圧検出手段（４１、６９）と、
所定の係数（Ｋ）を発生する係数発生器（９１）と、
前記入力電圧検出手段（４１、６９）で検出した信号に前記係数を乗算する乗算手段（９０）と、
積分用電圧を供給する電圧源（９３）と、
前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ1〜Ｑ6）の起動指令に応答して前記積分用電圧を積分して前記所定期間に傾斜電圧を発生し、前記所定期間後に一定の電圧を発生するリミット付き積分器（９５）と、
前記リミット付き積分器（９５）の出力（Ｖhigh）と反対の極性の信号（Ｖlow）を形成する手段（９６）と、
前記リミット付き積分器（９５）の出力（Ｖhigh）を一方の側のリミッタ値とし、前記反対の極性の信号(Ｖlow)を他方の側のリミッタ値とし、前記乗算器（９０）の出力（Ｖ90）を前記一方の側のリミッタ値と前記他方の側のリミッタ値との間に制限して前記バイアス電圧（Ｖｓ）を形成するリミッタ（９２）と
から成ることを特徴とする請求項１記載の電力変換装置。 - 前記バイアス電圧発生器（４６ａ）は、
前記交流入力電圧（Ｖｉｎ）を検出する入力電圧検出手段（４１、６９）と、
積分用電圧を供給する電圧源（９３）と、
前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ1〜Ｑ6）の起動指令に応答して前記積分用電圧を積分して前記所定期間に傾斜電圧を発生し、前記所定期間後に一定の電圧を発生するリミット付き積分器（９５）と、
前記入力電圧検出手段で検出した信号（Ｖ69）と前記リミット付き積分器（９５）の出力とを乗算する乗算器（９０）と、
前記乗算器（９０）の出力（Ｖ90）を、前記最大リミッタ値（＋ＶＬ）又はこの近傍の値を有する上限値と前記最小リミッタ値（−ＶＬ）又はこの近傍の値を有する下限値との間に制限して前記バイアス電圧を形成するリミッタ（９２）とから成ることを特徴とする請求項１記載の電力装置。 - 前記制御信号形成手段は、
鋸波電圧又は三角波電圧から成る比較波（Ｖｔ）を前記交流入力電圧（Ｖｉｎ）の周期よりも短い周期で発生する比較波発生器（52）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第１のスイッチ（Ｑ1）とに接続され、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを比較して前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも高い時には第1の電圧レベルとなり、前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる第１の制御信号（ＶQ1）を形成し、この第１の制御信号（ＶQ1）を前記第１のスイッチ（Ｑ1）に供給するための第1のコンパレータ（53）と
前記第1のコンパレータ（53）と前記第２のスイッチ（Ｑ2）とに接続され、前記第１の制御信号（ＶQ1）と逆位相の第2の制御信号（ＶQ2）を形成し、この第２の制御信号（ＶQ2）を前記第２のスイッチ（Ｑ2）に供給する第１のＮＯＴ回路（56）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第3のスイッチ（Ｑ3）とに接続され、前記第3の値（Ｖｒ２）と前記比較波（Ｖｔ）とを比較して前記第3の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第1の電圧レベルとなり、前記第3の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる第３の制御信号（ＶQ3）を形成し、この第３の制御信号（ＶQ3）を前記第３のスイッチ（Ｑ3）に供給するための第２のコンパレータ（54）と
前記第2のコンパレータ（54）と前記第4のスイッチ（Ｑ4）とに接続され、前記第３の制御信号（ＶQ3）と逆位相の第4の制御信号（ＶQ4）を形成し、この第４の制御信号（ＶQ4）を前記第４のスイッチ（Ｑ4）に供給する第２のＮＯＴ回路（57）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第５のスイッチ（Ｑ5）とに接続され、前記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には第1の電圧レベルとなり、前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる第５の制御信号（ＶQ5）を形成し、この第５の制御信号（ＶQ5）を前記第５のスイッチ（Ｑ5）に供給するための第３のコンパレータ（55）と
前記第３のコンパレータ（55）と前記第６のスイッチ（Ｑ6）とに接続され、前記第５の制御信号（ＶQ5）と逆位相の第６の制御信号（ＶQ6）を形成し、この第６の制御信号（ＶQ6）を前記第６のスイッチ（Ｑ6）に供給する第３のＮＯＴ回路（5８）と
から成る請求項１記載の電力変換装置。 - 前記制御信号形成手段は、
鋸波電圧又は三角波電圧から成る比較波（Ｖｔ）を前記交流入力電圧（Ｖｉｎ）の周期よりも短い周期で発生する比較波発生器（52）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第１のスイッチ（Ｑ1）とに接続され、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを比較して前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも高い時には第1の電圧レベルとなり、前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる第１の制御信号（ＶQ1）を形成し、この第１の制御信号（ＶQ1）を前記第１のスイッチ（Ｑ1）に供給するための第1のコンパレータ（53）と
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第２のスイッチ（Ｑ２）とに接続され、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを比較して前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第1の電圧レベルとなり、前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも高い時には第2の電圧レベルとなる第２の制御信号（ＶQ2）を形成し、この第２の制御信号（ＶQ2）を前記第２のスイッチ（Ｑ2）に供給する第２のコンパレータ（56´）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第3のスイッチ（Ｑ3）とに接続され、前記第３の値（Ｖｒ２）と前記比較波（Ｖｔ）とを比較して前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第1の電圧レベルとなり、前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる第３の制御信号（ＶQ3）を形成し、この第３の制御信号（ＶQ3）を前記第３のスイッチ（Ｑ3）に供給するための第３のコンパレータ（54）と前記演算手段（47,48,49）と前記比較波発生器（52）と前記第４のスイッチ（Ｑ４）とに接続され、前記第３の値（Ｖｒ２）と前記比較波（Ｖｔ）とを比較して前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも低い時には第1の電圧レベルとなり、前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第2の電圧レベルとなる第４の制御信号（ＶQ4）を形成し、この第４の制御信号（ＶQ4）を前記第４のスイッチ（Ｑ4）に供給する第４のコンパレータ（57´）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第５のスイッチ（Ｑ5）とに接続され、前記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には第1の電圧レベルとなり、前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる第５の制御信号（ＶQ5）を形成し、この第５の制御信号（ＶQ5）を前記第５のスイッチ（Ｑ5）に供給するための第５のコンパレータ（55）と、
前記演算手段（47,48,49）と前記比較波発生器（52）と前記第６のスイッチ（Ｑ６）とに接続され、前記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時には第1の電圧レベルとなり、前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には第2の電圧レベルとなる第６の制御信号（ＶQ6）を形成し、この第６の制御信号（ＶQ6）を前記第６のスイッチ（Ｑ6）に供給する第６のコンパレ−タ（5８´）とから成る請求項１記載の電力変換装置。 - 前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記バイアス電圧発生器（４６）とに接続され、Ｖｒｃ−Ｖｒｉ＋Ｖｓを演算して前記第１の値（Ｖｒ１）を出力する第１の演算回路（４７）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記バイアス電圧発生器（４６）とに接続され、Ｖｒｉ−Ｖｒｃ＋Ｖｓを演算して、前記第２の値（Ｖｒ３）を出力する第２の演算回路（４８）と、
前記第２の指令値発生手段（４５）と前記第２の演算回路（４８）とに接続され、Ｖｒ３−Ｖｒｉを演算して前記第３の値（Ｖｒ２）を出力する第３の演算回路（４９）と、
から成ることを特徴とする請求項１記載の電力変換装置。 - 更に、前記第１の演算回路（４７）に接続され，前記第１の演算回路（４７）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された最大リミッタ値と前記最小バイアス電圧値（−Ｖｓ）に設定された最小リミッタ値との間に制限する第１のリミッタ（５０）と、
前記第２の演算回路（４８）に接続され，前記第２の演算回路（４８）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された最大リミッタ値と前記最小バイアス電圧値（−Ｖｓ）に設定された最小リミッタ値との間に制限する第２のリミッタ（５１）と
を有していることを特徴とする請求項１記載の電力変換装置。 - 前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、前記第２の指令値Ｖｒｉから前記第１の指令値Ｖｒｃを減算して△Ｖ＝Ｖｒｉ−Ｖｒｃを演算する第１の演算回路（４７ａ）と、
前記第１の演算回路（４７ａ）と前記バイアス電圧発生器（４６）とに接続され、
もし、△Ｖ＞０の時は、
Ｖｒ１＝Ｖｓ−△Ｖ
Ｖｒ３＝Ｖｓ
もし、△Ｖ＝０の時は、
Ｖｒ１＝Ｖｓ
Ｖｒ３＝Ｖｓ
もし、△Ｖ＜０の時は、
Ｖｒ１＝Ｖｓ
Ｖｒ３＝Ｖｓ＋△Ｖ
を出力する第２の演算回路（４８ａ）と、
前記第１の指令値発生手段（４４）と前記第２の演算回路（４８ａ）とに接続され、Ｖｒ２＝Ｖｒ１−Ｖｒｃを演算する第３の演算回路（４９ａ）と
から成ることを特徴とする請求項１記載の電力変換装置。 - 前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、ΔＶ１＝Ｖｒｃ−Ｖｒｉを演算する第１の演算回路（４７ｂ）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、Ｖｒｉ−Ｖｒｃを演算する第２の演算回路（４８ｂ）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、第１の演算回路（４７ｂ）から得られた前記ΔＶ１が0の時及び前記ΔＶ１が0より大きい時にＶｒｃを出力し、前記ΔＶ１が0より小さい時にＶｒｉを出力する選択回路（４９ｂ）と、
前記第１の演算回路（４７ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ＋（Ｖｒｃ−Ｖｒｉ）から成る第１の値（Ｖｒ１）を出力する第１の加算器（７１）と、
前記第２の演算回路（４８ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ＋（Ｖｒｉ−Ｖｒｃ）から成る第２の値（Ｖｒ３）を出力する第２の加算器（７３）と、
前記選択回路（４９ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ−Ｖｒｃ又はＶｓ−Ｖｒｉから成る第３の値（Ｖｒ２）を出力する減算器（７２）と、
を有していることを特徴とする請求項１記載の電力変換装置。 - 更に、前記第１の加算器（７１）に接続され，前記第１の加算器（７１）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された上限値と前記最小バイアス電圧値（−Ｖｓ）に設定された下限値の間に制限する第１のリミッタ（５０）と、
前記第２の加算器（７３）に接続され、前記第２の加算器（７３）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された上限値と前記最小バイアス電圧値（−Ｖｓ）に設定された下限値の間に制限する第２のリミッタ（５１）と
前記減算器（７２）に接続され，前記減算器（７２）の出力を、前記バイアス電圧値（＋Ｖｓ）に設定された上限値と前記最小バイアス電圧値（−Ｖｓ）に設定された下限値の間に制限する第３のリミッタ（７４）と
を有していることを特徴とする請求項９記載の電力変換装置。 - 前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、ΔＶ１＝Ｖｒｃ−Ｖｒｉを演算する演算回路（４７ｂ）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記演算回路（４７ｂ）とに接続され、前記演算回路（４７ｂ）から得られた前記ΔＶ１が0の時及び前記ΔＶ１が0より大きい時にＶｒｃを出力し、前記ΔＶ１が0より小さい時にＶｒｉを出力する選択回路（４９ｂ）と、
前記演算回路（４７ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ＋（Ｖｒｃ−Ｖｒｉ）から成る第１の値（Ｖｒ１）を出力する加算器（７１）と、
前記演算回路（４７ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ−（Ｖｒｃ−Ｖｒｉ）から成る第２の値（Ｖｒ３）を出力する第１の減算器（７３´）と、
前記選択回路（４９ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ−Ｖｒｃ又はＶｓ−Ｖｒｉから成る第３の値（Ｖｒ２）を出力する第２の減算器（７２）と、
を有していることを特徴とする請求項１記載の電力変換装置。 - 更に、前記加算器（７１）に接続され，前記加算器（７１）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された上限値と前記最小バイアス電圧値（−Ｖｓ）に設定された下限値の間に制限する第１のリミッタ（５０）と、
前記第１の減算器（７３´）に接続され，前記第１の減算器（７３’）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された上限値と前記最小バイアス電圧値（−Ｖｓ）に設定された下限値の間に制限する第２のリミッタ（５１）と
前記第２の減算器（７２）に接続され，前記第２の減算器（７２）の出力を、前記最大バイアス電圧値（＋Ｖｓ）に設定された上限値と前記最小バイアス電圧値（−Ｖｓ）に設定された下限値の間に制限する第３のリミッタ（７４）と
を有していることを特徴とする請求項１１記載の電力変換装置。 - 前記第１の指令値発生手段は、
前記交流入力端子（４）と前記共通端子（５）との間の交流入力電圧（Ｖｉｎ）を検出し、交流入力電圧検出信号を出力する入力電圧検出回路（４１）と、
前記コンデンサ（Ｃ）の直流電圧を検出して直流電圧検出信号を出力する直流電圧検出回路（４２）と、
前記交流入力端子（４）を流れる電流を検出し、前記電流に比例した電圧値を有する電流検出信号を出力する電流検出器（２３）と、
基準直流電圧を発生する基準直流電圧源（５９）と、
前記基準直流電圧源（５９）と前記直流電圧検出回路（４２）とに接続され、前記基準直流電圧と前記直流電圧検出信号との差を示す信号を出力する第１の減算器（６０）と、
前記入力電圧検出回路（４１）と前記第１の減算器（６０）とに接続され、前記交流入力電圧検出信号に前記第１の減算器（６０）の出力を乗算する乗算器（６２）と、
前記乗算器（６２）と前記電流検出器（２３）とに接続され、前記乗算器（６２）の出力から前記電流検出信号を減算して前記第１の指令値（Ｖｒｃ）を出力する第２の減算器（６３）と、
から成ることを特徴とする請求項１記載の電力変換装置。 - 前記第２の指令値発生手段は、
基準出力電圧指令値を発生する基準出力電圧指令値発生器（６６）と、
前記交流出力端子（６）と前記共通端子（５）との間の出力電圧（Ｖ０）を検出し、出力電圧検出信号を出力する出力電圧検出回路（４３）と、
前記基準出力電圧指令値発生器（６６）と前記出力電圧検出回路（４３）とに接続され、前記基準出力電圧指令値と前記出力電圧検出信号との差に相当する信号を前記第２の指令値（Ｖｒｉ）として出力する第３の減算器（６７）と
から成ることを特徴とする請求項１記載の電力変換装置。 - 前記基準出力電圧指令値発生器（６６）は、レベルの異なる複数の基準出力電圧指令値を選択的に発生することができるものであることを特徴とする請求項１４記載の電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002272211A JP4386160B2 (ja) | 2002-09-18 | 2002-09-18 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002272211A JP4386160B2 (ja) | 2002-09-18 | 2002-09-18 | 電力変換装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004112915A JP2004112915A (ja) | 2004-04-08 |
| JP2004112915A5 JP2004112915A5 (ja) | 2005-10-06 |
| JP4386160B2 true JP4386160B2 (ja) | 2009-12-16 |
Family
ID=32269298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002272211A Expired - Fee Related JP4386160B2 (ja) | 2002-09-18 | 2002-09-18 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4386160B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3050314B1 (ja) * | 1999-03-10 | 2000-06-12 | サンケン電気株式会社 | 電力変換装置 |
| JP3070606B1 (ja) * | 1999-11-24 | 2000-07-31 | サンケン電気株式会社 | 電力変換装置 |
| JP3541887B2 (ja) * | 2000-04-03 | 2004-07-14 | サンケン電気株式会社 | 電力変換装置 |
-
2002
- 2002-09-18 JP JP2002272211A patent/JP4386160B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004112915A (ja) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004056997A (ja) | 高力率変換器システム及び方法 | |
| Young et al. | A Cockcroft–Walton voltage multiplier fed by a three-phase-to-single-phase matrix converter with PFC | |
| CN107710588B (zh) | 转换设备以及对其进行控制的方法 | |
| JP5323426B2 (ja) | 電力変換装置 | |
| Chavan et al. | Performance analysis of SEPIC and zeta converter for power quality improvement | |
| JP2004135372A (ja) | 力率改善コンバータ | |
| JP2006238621A (ja) | 無停電電源装置 | |
| Song et al. | A current-fed HF link direct DC/AC converter with active harmonic filter for fuel cell power systems | |
| JP3203464B2 (ja) | 交流電力変換装置 | |
| JP2006238616A (ja) | 電力変換装置 | |
| US6960901B2 (en) | Bi-directional DC/DC power converter having a neutral terminal | |
| JP3541887B2 (ja) | 電力変換装置 | |
| JP3070606B1 (ja) | 電力変換装置 | |
| JP3050314B1 (ja) | 電力変換装置 | |
| JP2000262070A (ja) | 電力変換装置 | |
| JP4386160B2 (ja) | 電力変換装置 | |
| Kanaan et al. | Switching-function-based modeling and control of a SEPIC power factor correction circuit operating in continuous and discontinuous current modes | |
| JP5190683B2 (ja) | 交流電源装置 | |
| Salmon et al. | A carrier-based unipolar PWM current controller that minimizes the PWM-cycle average current-error using internal feedback of the PWM signals | |
| JP5950970B2 (ja) | 電力変換装置 | |
| JP2023523866A (ja) | 電力変換器 | |
| JP4292367B2 (ja) | 電力変換装置 | |
| JP2003134842A (ja) | 昇降圧コンバータ及びこれを用いた系統連系インバータ | |
| JP4449286B2 (ja) | 電力変換装置 | |
| JP3580089B2 (ja) | ダイオード整流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050513 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090909 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090922 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4386160 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |