JP2001352763A - 電力変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 電圧レベル非変換モ−ド、降圧モ−ド、昇圧
モ−ドを選択的に得ることができる電圧変換装置の低コ
スト化及び力率改善が要求されている。 【解決手段】 第１及び第２のスイッチＱ1 、Ｑ2 の直
列回路、第３及び第４のスイッチＱ3 、Ｑ4 の直列回
路、第５及び第６のスイッチＱ5 、Ｑ6 の直列回路、及
びコンデンサＣを互いに並列に接続する。交流入力端子
４を第１のインダクタＬ1 を介して第１及び第２のスイ
ッチＱ1 、Ｑ2 の相互接続点４に接続する。第５及び第
６のスイッチＱ5 、Ｑ6 の相互接続点１０と交流出力端
子６との間に第２のインダクタＬ2 を接続する。第３及
び第４のスイッチＱ3 、Ｑ4 の相互接続点９を共通端子
５に接続する。出力電圧Ｖ0 を入力交流電圧Ｖinと同じ
くする非変換モード、Ｖ0 をＶinよりも低くする降圧モ
ード、Ｖ0 をＶinよりも高くする昇圧モードを得るため
に第１〜第６のスイッチＱ1 〜Ｑ6 の制御を切換える。
第３及び第４のスイッチＱ３，Ｑ４を高い周波数でオン
・オフして力率を改善する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、交流入力電圧を複
数の形態で電圧変換すること及び力率改善を行うことが
できる単相又は多相の電力変換装置に関する。

【０００２】

【従来の技術】ＡＣ−ＤＣ−ＡＣ変換可能な電力変換装
置をハーフブリッジ型ＡＣ−ＤＣコンバータとハーフブ
リッジ型ＤＣ−ＡＣインバータとの組み合せによって構
成することは公知である。また、ＡＣ−ＤＣ−ＡＣ変換
装置の効率を向上させるために、ハーフブリッジ型ＡＣ
−ＤＣコンバータのスイッチとハーフブリッジ型ＤＣ−
ＡＣインバータのスイッチの全てを高い繰返し周波数で
オン・オフ制御しないで、ＡＣ−ＤＣ−ＡＣ変換装置に
含まれているスイッチの一部のみを高い繰返し周波数で
オン・オフし、残りのスイッチを整流器として動作させ
るために交流電源電圧の周期でオン・オフする方式が本
件出願人に係る特開平８−１２６３５２号公報で提案さ
れている。

【０００３】

【発明が解決しようとする課題】上記公報で提案されて
いるＡＣ−ＤＣ−ＡＣ変換装置は、入力電圧と出力電圧
とがほぼ同一になるようにコンバータ及びインバータの
スイッチを制御する第１のモードと、入力電圧よりも出
力電圧を下げるようにスイッチを制御する第２のモード
と、入力電圧よりも出力電圧を上げるようにスイッチを
制御する第３のモードとを取ることができる。ＡＣ−Ｄ
Ｃ−ＡＣ変換装置が複数のモードで動作できるように構
成されていると、同一の交流入力電圧に基づいて複数の
異なるレベルの交流出力電圧を得ること、又は異なる複
数の交流入力電圧に基づいて同一レベルの交流出力電圧
を得ることができる。ところで、上記公報には、ＡＣ−
ＤＣ−ＡＣ変換装置に含まれているスイッチのスイッチ
ング回数を少なくする技術が開示されているが、交流入
力端子における力率改善及び電流の波形改善を行うこと
は開示されていない。また、上記公報に開示されている
ＡＣ−ＤＣ−ＡＣ変換装置は、第１、第２及び第３のモ
−ドを選択的に得るために多数の切換スイッチを有し、
比較的複雑な回路構成を有している。

【０００４】そこで、本発明の第１の目的は、複数の電
圧変換形態をとることができると共に力率改善を行うこ
とができる電力変換装置を提供することにある。本発明
の第２の目的は制御回路の構成を簡単にすることができ
る電力変換装置を提供することにある。

【０００５】

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、実施形態を示す図面の
符号を参照して説明すると、交流電源（3）から供給さ
れた正弦波交流入力電圧（Ｖｉｎ）を異なるレベルの交
流出力電圧（Ｖ０）に変換する機能及び力率改善機能を
有し、前記交流出力電圧（Ｖ０）を負荷（11）に供給す
る電力変換装置であって、前記交流電源（3）の一端を
接続するための交流入力端子（４）と、前記負荷（11）
の一端を接続するための交流出力端子（６）と、前記交
流電源（3）の他端及び前記負荷（11）の他端を接続す
るための共通端子（５）と、制御可能な第1及び第2のス
イッチ（Ｑ１，Ｑ２）が直列に接続された第1の直列回
路と、制御可能な第3及び第4のスイッチ（Ｑ３，Ｑ４）
が直列に接続された回路であり且つ前記第1の直列回路
に対して並列に接続された第2の直列回路と、制御可能
な第5及び第6のスイッチ（Ｑ５，Ｑ６）が直列に接続さ
れた回路であり且つ前記第1及び第2の直列回路に対して
並列に接続された第3の直列回路と、前記第1、第2及び
第3の直列回路に対して並列に接続されたコンデンサ
（Ｃ）と、インダクタンス手段と前記第1、第2、第3、
第４、第５及び第６のスイッチ（Ｑ１，Ｑ２、Ｑ３，Ｑ
４Ｑ５，Ｑ６）を制御するための制御手段（２）とから
成り、前記第1及び第2のスイッチ（Ｑ１，Ｑ２）の相互
接続点（８）が前記交流入力端子（４）に接続され、前
記第3及び第4のスイッチ（Ｑ３，Ｑ４）の相互接続点
（９）が前記共通端子（５）に接続され、前記第5及び
第6のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）が
前記交流出力端子（６）に接続され、前記インダクタン
ス手段は、前記交流入力端子（４）と前記第１及び第２
のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）との間に
接続された第１のインダクタ（Ｌ１）と前記第５及び第
６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）と前
記交流出力端子（６）との間に接続された第２のインダ
クタ（Ｌ２）と前記第３及び第４のスイッチ（Ｑ３、Ｑ
４）の相互接続点（９）と前記共通端子（５）との間に
接続された第３のインダクタ（Ｌ３）とからなる３つの
インダクタから任意に選択された少なくとも２つから成
り、前記制御手段（２）は、前記交流入力端子（４）又
は前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接
続点（８）と前記共通端子（５）との間の第１の電圧
（Ｖｉｎ又はＶｃｏｎｖ）と前記交流出力端子（６）又
は前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接
続点（１０）と前記共通端子（５）との間の第２の電圧
（Ｖｏ又はＶｉｎｖ）とをほぼ等しくする第１のモード
の時に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）と
前記第５及び第６のスイッチ（Ｑ５，Ｑ６）とを前記交
流入力電圧（Ｖｉｎ）の周期でオン・オフ制御し、且つ
前記第３及び第４のスイッチ（Ｑ３，Ｑ４）を前記交流
入力電圧（Ｖｉｎ）の周期よりも短い周期でオン・オフ
制御する第１の機能と、前記第２の電圧（Ｖｏ又はＶｉ
ｎｖ）を前記第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）より
も低くする第２のモードの時に、前記第１及び第２のス
イッチ（Ｑ１，Ｑ２）を前記交流入力電圧（Ｖｉｎ）の
周期でオン・オフ制御し、且つ前記第３及び第４のスイ
ッチ（Ｑ３，Ｑ４）と前記第５及び第６のスイッチ（Ｑ
５，Ｑ６）とを前記交流入力電圧（Ｖｉｎ）の周期より
も短い周期でオン・オフ制御する第２の機能と、前記第
２の電圧（Ｖｏ又はＶｉｎｖ）を前記第１の電圧（Ｖｉ
ｎ又はＶｃｏｎｖ）よりも高くする第３のモードの時
に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）と前記
第３及び第４のスイッチ（Ｑ３，Ｑ４）とを前記交流入
力電圧（Ｖｉｎ）の周期よりも短い周期でオン・オフ制
御し、且つ前記第５及び第６のスイッチ（Ｑ５，Ｑ６）
を前記交流入力電圧（Ｖｉｎ）の周期でオン・オフ制御
する第３の機能とからなるの３つの機能の内の少なくと
も２つの機能を有していることを特徴とする電力変換装
置に係わるものである。

【０００６】なお、請求項２に示すように、前記インダ
クタンス手段を、前記第１及び第２のインダクタ（Ｌ
１、Ｌ２）とすることができる。また，請求項３に示す
ように，前記インダクタンス手段を、前記第１及び第３
のインダクタ（Ｌ１、Ｌ３）とすることができる。ま
た、請求項４に示すように、前記インダクタンス手段
を、前記第２及び第３のインダクタ（Ｌ２、Ｌ３）とす
ることができる。また、請求項５に示すように、前記イ
ンダクタンス手段を、前記第１、第２及び第３のインダ
クタ（Ｌ１、Ｌ２、Ｌ３）とすることができる。また、
請求項６に示すように、前記制御手段（２）は、前記第
１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点
（８）と前記共通端子（５）との間の第１の電圧（Ｖｃ
ｏｎｖ）を所望値にするための第１の指令値Ｖｒｃを前
記交流入力電圧（Ｖｉｎ）に同期して発生する第１の指
令値発生手段（44）と、前記第５及び第６のスイッチ
（Ｑ５，Ｑ６）の相互接続点（１０）と前記共通端子
（５）との間の第２の電圧（Ｖｉｎｖ）を所望値にする
ための第２の指令値Ｖｒｉを前記交流入力電圧（Ｖｉ
ｎ）に同期して発生する第２の指令値発生手段（45）
と、前記交流入力電圧（Ｖｉｎ）と同一の周期を有する
方形波電圧Ｖｓを発生する方形波発生器（46）と、前記
第１の指令値発生手段（44）と前記第２の指令値発生手
段（45）と前記方形波発生器（46）とに接続され、Ｖｒ
ｃ−Ｖｒｉ＋Ｖｓを示す第１の値（Ｖｒ１）と、Ｖｒｉ
−Ｖｒｃ＋Ｖｓを示す第２の値（Ｖｒ３）と、Ｖｒ３−
Ｖｒｉ又はＶｓ−Ｖｒｃ又はＶｓ−Ｖｒｉを示す第３の
値（Ｖｒ２）とを出力する演算手段（47,48,49）と、前
記演算手段（47,48,49）と前記第１、第２、第３、第
４、第５及び第６のスイッチ（Ｑ１，Ｑ２，Ｑ３，Ｑ
４，Ｑ５，Ｑ６）とに接続され、前記演算手段（４７，
４８，４９）から得られた前記第１、第２及び第３の値
（Ｖｒ１，Ｖｒ３，Ｖｒ２）に基づいて前記第１、第
２、第３、第４、第５及び第６のスイッチ（Ｑ１，Ｑ
２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）をオン・オフ制御するた
めの第１、第２、第３、第４、第５及び第６の制御信号
（Ｖ_Q1，Ｖ_Q2，Ｖ_Q3，Ｖ_Q4，Ｖ_Q5，Ｖ_Q6）を形成する制
御信号形成手段（５２，５３，５４，５５，５６，５
７，５８又は５２，５３，５４，５５、５６'、５
７’、５８’）とから成ることが望ましい。また、請求
項７に示すように、 前記制御信号形成手段は、鋸波電
圧又は三角波電圧から成る比較波（Ｖｔ）を前記交流入
力電圧（Ｖｉｎ）の周期よりも短い周期で発生する比較
波発生器（52）と、前記演算手段（47,48,49）と前記比
較波発生器（52）と前記第１のスイッチ（Ｑ1）とに接
続され、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）
とを比較して前記第1の値（Ｖｒ１）が前記比較波（Ｖ
ｔ）よりも高い時には第1の電圧レベルとなり、前記第1
の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には
第2の電圧レベルとなる第１の制御信号（Ｖ_Q1）を形成
し、この第１の制御信号（Ｖ_Q1）を前記第１のスイッチ
（Ｑ1）に供給するための第1のコンパレータ（53）と前
記第1のコンパレータ（53）と前記第２のスイッチ（Ｑ
2）とに接続され、前記第１の制御信号（Ｖ_Q1）と逆位
相の第2の制御信号（Ｖ_Q2）を形成し、この第２の制御
信号（Ｖ_Q2）を前記第２のスイッチ（Ｑ2）に供給する
第１のＮＯＴ回路（56）と、前記演算手段（47,48,49）
と前記比較波発生器（52）と前記第3のスイッチ（Ｑ3）
とに接続され、前記第3の値（Ｖｒ２）と前記比較波
（Ｖｔ）とを比較して前記第3の値（Ｖｒ２）が前記比
較波（Ｖｔ）よりも高い時には第1の電圧レベルとな
り、前記第3の値（Ｖｒ２）が前記比較波（Ｖｔ）より
も低い時には第2の電圧レベルとなる第３の制御信号
（Ｖ_Q3）を形成し、この第３の制御信号（Ｖ_Q3）を前記
第３のスイッチ（Ｑ3）に供給するための第２のコンパ
レータ（54）と前記第2のコンパレータ（54）と前記第4
のスイッチ（Ｑ4）とに接続され、前記第３の制御信号
（Ｖ_Q3）と逆位相の第4の制御信号（Ｖ_Q4）を形成し、
この第４の制御信号（Ｖ_Q4）を前記第４のスイッチ（Ｑ
4）に供給する第２のＮＯＴ回路（57）と、前記演算手
段（47,48,49）と前記比較波発生器（52）と前記第５の
スイッチ（Ｑ5）とに接続され、前記第２の値（Ｖｒ
３）と前記比較波（Ｖｔ）とを比較して前記第２の値
（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には第1
の電圧レベルとなり、前記第２の値（Ｖｒ３）が前記比
較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる
第５の制御信号（Ｖ_Q5）を形成し、この第５の制御信号
（Ｖ _Q5）を前記第５のスイッチ（Ｑ5）に供給するため
の第３のコンパレータ（55）と前記第３のコンパレータ
（55）と前記第６のスイッチ（Ｑ6）とに接続され、前
記第５の制御信号（Ｖ_Q5）と逆位相の第６の制御信号
（Ｖ_Q6）を形成し、この第６の制御信号（Ｖ_Q6）を前記
第６のスイッチ（Ｑ6）に供給する第３のＮＯＴ回路（5
８）とによって構成することができる。また，請求項８
に示すように、前記制御信号形成手段は、鋸波電圧又は
三角波電圧から成る比較波（Ｖｔ）を前記交流入力電圧
（Ｖｉｎ）の周期よりも短い周期で発生する比較波発生
器（52）と、前記演算手段（47,48,49）と前記比較波発
生器（52）と前記第１のスイッチ（Ｑ1）とに接続さ
れ、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを
比較して前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）
よりも高い時には第1の電圧レベルとなり、前記第1の値
（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第2
の電圧レベルとなる第１の制御信号（Ｖ_Q1）を形成し、
この第１の制御信号（Ｖ_Q1）を前記第１のスイッチ（Ｑ
1）に供給するための第1のコンパレータ（53）と前記演
算手段（47,48,49）と前記比較波発生器（52）と前記第
２のスイッチ（Ｑ２）とに接続され、前記第１の値（Ｖ
ｒ１）と前記比較波（Ｖｔ）とを比較して前記第1の値
（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第1
の電圧レベルとなり、前記第1の値（Ｖｒ１）が前記比
較波（Ｖｔ）よりも高い時には第2の電圧レベルとなる
第２の制御信号（Ｖ_Q2）を形成し、この第２の制御信号
（Ｖ_Q2）を前記第２のスイッチ（Ｑ2）に供給する第２
のコンパレータ（56´）と、前記演算手段（47,48,49）
と前記比較波発生器（52）と前記第3のスイッチ（Ｑ3）
とに接続され、前記第３の値（Ｖｒ２）と前記比較波
（Ｖｔ）とを比較して前記第３の値（Ｖｒ２）が前記比
較波（Ｖｔ）よりも高い時には第1の電圧レベルとな
り、前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）より
も低い時には第2の電圧レベルとなる第３の制御信号
（Ｖ_Q3）を形成し、この第３の制御信号（Ｖ_Q3）を前記
第３のスイッチ（Ｑ3）に供給するための第３のコンパ
レータ（54）と前記演算手段（47,48,49）と前記比較波
発生器（52）と前記第４のスイッチ（Ｑ４）とに接続さ
れ、前記第３の値（Ｖｒ２）と前記比較波（Ｖｔ）とを
比較して前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）
よりも低い時には第1の電圧レベルとなり、前記第３の
値（Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第
2の電圧レベルとなる第４の制御信号（Ｖ_Q4）を形成
し、この第４の制御信号（Ｖ_Q4）を前記第４のスイッチ
（Ｑ4）に供給する第４のコンパレータ（57´）と、前
記演算手段（47,48,49）と前記比較波発生器（52）と前
記第５のスイッチ（Ｑ5）とに接続され、前記第２の値
（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第２
の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には
第1の電圧レベルとなり、前記第２の値（Ｖｒ３）が前
記比較波（Ｖｔ）よりも低い時には第2の電圧レベルと
なる第５の制御信号（Ｖ_Q5）を形成し、この第５の制御
信号（Ｖ _Q5）を前記第５のスイッチ（Ｑ5）に供給する
ための第５のコンパレータ（55）と前記演算手段（47,4
8,49）と前記比較波発生器（52）と前記第６のスイッチ
（Ｑ６）とに接続され、前記第２の値（Ｖｒ３）と前記
比較波（Ｖｔ）とを比較して前記第２の値（Ｖｒ３）が
前記比較波（Ｖｔ）よりも低い時には第1の電圧レベル
となり、前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）
よりも高い時には第2の電圧レベルとなる第６の制御信
号（Ｖ_Q6）を形成し、この第６の制御信号（Ｖ_Q6）を前
記第６のスイッチ（Ｑ6）に供給する第６のコンパレ−
タ（5８´）と、によって構成することができる。ま
た，請求項９に示すように、前記前記演算手段は、第１
の指令値発生手段（４４）と前記第２の指令値発生手段
（４５）と前記方形波発生器（４６）とに接続され、Ｖ
ｒｃ−Ｖｒｉ＋Ｖｓを演算して前記第１の値（Ｖｒ１）
を出力する第１の演算回路（４７）と、前記第１の指令
値発性手段（４４）と前記第２の指令値発生手段（４
５）と前記方形波発生器（４６）とに接続され、Ｖｒｉ
−Ｖｒｃ＋Ｖｓを演算して、前記第２の値（Ｖｒ３）を
出力する第２の演算回路（４８）と、前記第２の指令値
発生手段（４５）と前記第２の演算回路（４８）とに接
続され、Ｖｒ３−Ｖｒｉを演算して前記第３の値（Ｖｒ
２）を出力する第３の演算回路（４９）とから成ること
が望ましい。また、請求項１０に示すように、請求項９
の演算手段は、更に、前記第１の演算回路（４７）に接
続され，前記第１の演算回路（４７）の出力を、前記方
形波電圧（Ｖｓ）の最大値以上に設定された上限値で制
限し且つ前記方形波電圧（Ｖｓ）の最小値以下に設定さ
れた下限値で制限する第１のリミッタ（５０）と、前記
第２の演算回路（４８）に接続され，前記第２の演算回
路（４８）の出力を、前記方形波電圧（Ｖｓ）の最大値
以上に設定された上限値で制限し且つ前記方形波電圧
（Ｖｓ）の最小値以下に設定された下限値で制限する第
２のリミッタ（５１）とを有していることが望ましい。
また，請求項１１に示すように、前記演算手段は、前記
第１の指令値発生手段（４４）と前記第２の指令値発生
手段（４５）とに接続され、前記第２の指令値Ｖｒｉか
ら前記第１の指令値Ｖｒｃを減算して△Ｖ＝Ｖｒｉ−Ｖ
ｒｃを演算する第１の演算回路（４７ａ）と、前記第１
の演算回路（４７ａ）と前記方形波発生器（４６）とに
接続され、もし、△Ｖ＞０の時は、 Ｖｒ１＝Ｖｓ−△Ｖ Ｖｒ３＝Ｖｓ もし、△Ｖ＝０の時は、 Ｖｒ１＝Ｖｓ Ｖｒ３＝Ｖｓ もし、△Ｖ＜０の時は、 Ｖｒ１＝Ｖｓ Ｖｒ３＝Ｖｓ＋△Ｖ を出力する第２の演算回路（４８ａ）と、前記第１の指
令値発生手段（４４）と前記第２の演算回路（４８ａ）
とに接続され、Ｖｒ２＝Ｖｒ１−Ｖｒｃを演算する第３
の演算回路（４９ａ）とによって構成することができ
る。また、請求項１２に示すように、前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値
発生手段（４５）とに接続され、ΔＶ１＝Ｖｒｃ−Ｖｒ
ｉを演算する第１の演算回路（４７ｂ）と、前記第１の
指令値発生手段（４４）と前記第２の指令値発生手段
（４５）とに接続され、Ｖｒｉ−Ｖｒｃを演算する第２
の演算回路（４８ｂ）と、前記第１の指令値発生手段
（４４）と前記第２の指令値発生手段（４５）とに接続
され、第１の演算回路（４７ｂ）から得られた前記ΔＶ
１が0の時及び前記ΔＶ１が0より大きい時にＶｒｃを出
力し、前記ΔＶ１が0より小さい時にＶｒｉを出力する
選択回路（４９ｂ）と、前記第１の演算回路（４７ｂ）
と前記方形波発生器（４６）とに接続され、Ｖｓ＋（Ｖ
ｒｃ−Ｖｒｉ）から成る第１の値（Ｖｒ１）を出力する
第１の加算器（７１）と、前記第２の演算回路（４８
ｂ）と前記方形波発生器（４６）とに接続され、Ｖｓ＋
（Ｖｒｉ−Ｖｒｃ）から成る第２の値（Ｖｒ３）を出力
する第１の加算器（７３）と、前記選択回路（４９ｂ）
と前記方形波発生器（４６）とに接続され、Ｖｓ−Ｖｒ
ｃ又はＶｓ−Ｖｒｉから成る第３の値（Ｖｒ２）を出力
する第１の加算器（７２）と、によって構成することが
できる。また、請求項１３に示すように，請求項１２の
演算手段に、更に、前記第１の加算器（７１）に接続さ
れ，前記第１の加算器（７１）の出力を、前記方形波電
圧（Ｖｓ）の最大値以上に設定された上限値で制限し且
つ前記方形波電圧（Ｖｓ）の最小値以下に設定された下
限値で制限する第１のリミッタ（５０）と、前記第２の
加算器（７３）に接続され，前記第２の加算器（７３）
の出力を、前記方形波電圧（Ｖｓ）の最大値以上に設定
された上限値で制限し且つ前記方形波電圧（Ｖｓ）の最
小値以下に設定された下限値で制限する第２のリミッタ
（５１）と前記減算器（７２）に接続され，前記減算器
（７２）の出力を、前記方形波電圧（Ｖｓ）の最大値以
上に設定された上限値で制限し且つ前記方形波電圧（Ｖ
ｓ）の最小値以下に設定された下限値で制限する第３の
リミッタ（７４）とを設けることが望ましい。また、請
求項１４に示すように、前記演算手段は、前記第１の指
令値発生手段（４４）と前記第２の指令値発生手段（４
５）とに接続され、ΔＶ１＝Ｖｒｃ−Ｖｒｉを演算する
演算回路（４７ｂ）と、前記第１の指令値発生手段（４
４）と前記第２の指令値発生手段（４５）と前記演算回
路（４７ｂ）とに接続され、前記演算回路（４７ｂ）か
ら得られた前記ΔＶ１が0の時及び前記ΔＶ１が0より大
きい時にＶｒｃを出力し、前記ΔＶ１が0より小さい時
にＶｒｉを出力する選択回路（４９ｂ）と、前記演算回
路（４７ｂ）と前記方形波発生器（４６）とに接続さ
れ、Ｖｓ＋（Ｖｒｃ−Ｖｒｉ）から成る第１の値（Ｖｒ
１）を出力する加算器（７１）と、前記演算回路（４７
ｂ）と前記方形波発生器（４６）とに接続され、Ｖｓ−
（Ｖｒｃ−Ｖｒｉ）から成る第２の値（Ｖｒ３）を出力
する第１の減算器（７３´）と、前記選択回路（４９
ｂ）と前記方形波発生器（４６）とに接続され、Ｖｓ−
Ｖｒｃ又はＶｓ−Ｖｒｉから成る第３の値（Ｖｒ２）を
出力する第２の減算器（７２）と、によってん構成でき
る。また、請求項１５に示すように、請求項１４の演算
手段に、更に、前記加算器（７１）に接続され，前記加
算器（７１）の出力を、前記方形波電圧（Ｖｓ）の最大
値以上に設定された上限値で制限し且つ前記方形波電圧
（Ｖｓ）の最小値以下に設定された下限値で制限する第
１のリミッタ（５０）と、前記第１の減算器（７３´）
に接続され，前記第１の減算器（７３´）の出力を、前
記方形波電圧（Ｖｓ）の最大値以上に設定された上限値
で制限し且つ前記方形波電圧（Ｖｓ）の最小値以下に設
定された下限値で制限する第２のリミッタ（５１）と前
記第２の減算器（７２）に接続され，前記第２の減算器
（７２）の出力を、前記方形波電圧（Ｖｓ）の最大値以
上に設定された上限値で制限し且つ前記方形波電圧（Ｖ
ｓ）の最小値以下に設定された下限値で制限する第３の
リミッタ（７４）とを設けることが望ましい。また、請
求項１６に示すように、前記第１の指令値発生手段は、
前記交流入力端子（４）と前記共通端子（５）との間の
交流入力電圧（Ｖｉｎ）を検出し、交流入力電圧検出信
号を出力する入力電圧検出回路（４１）と、前記コンデ
ンサ（Ｃ）の直流電圧を検出して直流電圧検出信号を出
力する直流電圧検出回路（４２）と、前記交流入力端子
（４）を流れる電流を検出し、前記電流に比例した電圧
値を有する電流検出信号を出力する電流検出器（２３）
と、基準直流電圧を発生する基準直流電圧源（５９）
と、前記基準直流電圧源（５９）と前記直流電圧検出回
路（４２）とに接続され、前記基準直流電圧と前記直流
電圧検出信号との差を示す信号を出力する第１の減算器
（６０）と、前記入力電圧検出回路（４１）と前記第１
の減算器（６０）とに接続され、前記交流入力電圧検出
信号に前記第１の減算器（６０）の出力を乗算する乗算
器（６２）と、前記乗算器（６２）と前記電流検出器
（２３）とに接続され、前記乗算器（６２）の出力から
前記電流検出信号を減算して前記第１の指令値（Ｖｒ
ｃ）を出力する第２の減算器（６３）と、から成ること
が望ましい。また、請求項１７に示すように，前記第２
の指令値発生手段は、基準出力電圧指令値を発生する基
準出力電圧指令値発生器（６６）と、前記交流出力端子
（６）と前記共通端子（５）との間の出力電圧（Ｖ０）
を検出し、出力電圧検出信号を出力する出力電圧検出回
路（４３）と、前記基準出力電圧指令値発生器（６６）
と前記出力電圧検出回路（４３）とに接続され、前記基
準出力電圧指令値と前記出力電圧検出信号との差に相当
する前記第２の指令値（Ｖｒｉ）を出力する第３の減算
器（６７）とから成ることが望ましい。また、請求項１
８に示すように，前記基準出力電圧指令値発生器（６
６）をレベルの異なる複数の基準出力電圧指令値を選択
的に発生するように構成することができる。

【０００７】

【発明の効果】各請求項の発明によれば、複数のスイッ
チの内の一部を、高周波でオン・オフ動作させないで、
交流入力電圧と同一の低い周波数でオン・オフするの
で、スイッチング回数が低減し、スイッチング損失が少
なくなる。更に、第１、第２及び第３のモ−ドのいずれ
においても、第３及び第４のスイッチが高周波でオン・
オフするので、全てのモ−ドで力率改善を行うことがで
きる。また、請求項６〜１８の発明によれば、交流入力
電圧Ｖｉｎと同一の周期の方形波を使用してスイッチの
高周波のオン・オフ動作を選択的に禁止している。従っ
て、スイッチの高周波のオン・オフ動作の禁止を簡単な
回路で容易に達成することができる。更に、本発明によ
れば、交流入力電圧の変化に拘らず一定の交流出力電圧
を容易に得ることができる。また、同一の交流入力電圧
に基づいて複数の異なるレベルの交流出力電圧を得るこ
とができる。

【０００８】

【実施形態】次に、図面を参照して本発明の実施形態を
説明する。

【０００９】

【第１の実施形態】図１は本発明の第１の実施形態に従
う複数の電圧変換形態をとり得るスイッチング方式のＡ
Ｃ−ＤＣ−ＡＣ装置即ち電力変換装置を示す。この電力
変換装置は、力率改善機能を有する電圧調整装置と呼ぶ
こともできるものであって、大別して変換回路１とこの
制御回路２とから成る。

【００１０】変換回路１は、例えば５０Ｈｚの商用交流
電源３の一端に接続された交流入力端子４、交流電源３
の他端に接続された入力側共通端子５と、第１、第２、
第３、第４、第５及び第６のスイッチＱ1 、Ｑ2 、Ｑ3
、Ｑ4 、Ｑ5 、Ｑ6 と、有極の電解コンデンサからな
る直流リンク（ｌｉｎｋ）コンデンサ又は直流コンデン
サとも呼ぶことができる平滑コンデンサＣと、入力段の
リアクトル即ちインダクタＬ1 、出力段のフィルタ用リ
アクトル即ちインダクタＬ2 と、入力段フィルタ用コン
デンサＣ1 と、出力段フィルタ用コンデンサＣ2 と、交
流出力端子６、出力側共通端子７とから成る。なお、入
力側共通端子５と出力側共通端子７は互いに共通に接続
されている。

【００１１】第１〜第６のスイッチＱ1 〜Ｑ6 はソース
をバルク（サブストレート）に接続した構造の絶縁ゲー
ト型（ＭＯＳ型）電界効果トランジスタであって、第
１、第２、第３、第４、第５及び第６のＦＥＴスイッチ
Ｓ1 、Ｓ2 、Ｓ3 、Ｓ4 、Ｓ5、Ｓ6 とこれに逆並列に
接続された第１、第２、第３、第４、第５及び第６のダ
イオードＤ1 、Ｄ2 、Ｄ3 、Ｄ4 、Ｄ5 、Ｄ6 とを有す
る。なお、ダイオードＤ1 〜Ｄ6 をスイッチＱ1 〜Ｑ6
に内蔵させないで個別部品とすることができる。また、
ＦＥＴスイッチＳ1 〜Ｓ6 をバイポーラトランジスタ、
ＩＧＢＴ(絶縁・ゲート・バイポーラ・トランジスタ)等
の半導体スイッチとすることができる。

【００１２】第１及び第２のスイッチＱ1 、Ｑ2 の直列
接続から成る第１の直列回路と、第３及び第４のスイッ
チＱ3 、Ｑ4 の直列接続から成る第２の直列回路と、第
５及び第６のスイッチＱ5 、Ｑ6 の直列接続から成る第
３の直列回路と、直流コンデンサＣとは、互いに並列に
接続されている。

【００１３】第１の直列回路を構成している第１及び第
２のスイッチＱ1 、Ｑ2 の相互接続点８は第１のインダ
クタＬ1 を介して交流入力端子４に接続されている。第
２の直列回路を構成している第３及び第４のスイッチＱ
3 、Ｑ4 の相互接続点９は共通端子５に接続されてい
る。第３の直列回路を構成している第５及び第６のスイ
ッチＱ5 、Ｑ6 の相互接続点１０は出力段の第２のイン
ダクタＬ2 を介して交流出力端子６に接続されている。
負荷１１の一端は交流出力端子６に接続され、負荷１１
の他端は共通端子７に接続されている。

【００１４】第１のフィルタ用コンデンサＣ1 は入力電
流の高周波成分を除去するために交流入力端子４と共通
端子５間に接続されている。第２のフィルタ用コンデン
サＣ2 は出力電圧の高周波成分を除去するために交流出
力端子６と共通端子７間に接続されている。なお、入力
側の第１のインダクタＬ1は出力端子６に交流電源端子
３の電圧Ｖｉｎよりも高い出力電圧Ｖ0を得るため、及
び交流入力端子４における力率改善及び電流の波形改善
を行うために必要なものである。図１では、交流入力端
子４と第１及び第２のスイッチＱ1、Ｑ2の相互接続点８
との間に第１のインダクタＬ1が接続されている。しか
し、交流電源３と第３及び第４のスイッチＱ3、Ｑ4の相
互接続点９との間の電流通路の中の任意の場所に１つ又
は複数のインダクタを接続すると、第１のインダクタＬ
1と同一の効果を得ることができる。例えば、インダク
タＬ１の代りに、破線で示インダクタＬ3を第３及び第
４のスイッチＱ3、Ｑ4の相互接続点９と共通端子５との
間に接続することができる。また、インダクタＬ1の代
りに、第１及び第２のスイッチＱ1、Ｑ2の相互接続点８
と第３及び第４のスイッチＱ3、Ｑ4の相互接続点９との
間において、第１及び第３のスイッチＱ1、Ｑ3に直列に
なるように接続された図１で破線で示す第１のインダク
タＬ1ａと、第２及び第４のスイッチＱ2、Ｑ4に直列に
なるように接続された第２のインダクタＬ1ｂとを設け
ることができる。また、インダクタンスＬ1に付加して
インダクタＬ3、又はインダクタＬ1ａ、Ｌ１ｂを設ける
こともできる。

【００１５】制御回路２によって第１〜第６のスイッチ
Ｑ1 〜Ｑ6 を制御するために、制御回路２と第１〜第６
のスイッチＱ1 〜Ｑ6 のゲート（制御端子）との間がラ
イン１２、１３、１４、１５、１６、１７で接続されて
いる。なお、周知のようにスイッチＱ１〜Ｑ６の制御は
ゲート・ソース間に制御信号を供給して行われる。しか
し、図１では図示を簡単化するために各スイッチＱ１〜
Ｑ６の駆動回路の詳細は省略されている。制御回路２に
よってスイッチＱ1 〜Ｑ6 の制御信号を形成するため
に、交流入力端子４及び共通端子５がライン１８、１９
によって、また交流出力端子６がライン２０によって、
また平滑コンデンサＣの両端がライン２１、２２によっ
て、また交流入力端子４ に流れる電流を検出する電流
検出器２３がライン２４によって制御回路２にそれぞれ
接続されている。

【００１６】図１の制御回路２の詳細を図２によって説
明する前に、図１の変換回路１の動作を説明する。変換
回路１は、前述した特開平８−１２６３５２号公報と同
様に第１、第２及び第３のモードから選択された１つの
モ−ドで動作する。第１のモードは、電源３の電圧即ち
交流入力電圧Ｖin（例えば１００Ｖ）とほぼ同一の出力
電圧Ｖ0 が交流出力端子６と共通端子７との間に得られ
る時に発生し、電圧非変換モードと呼ぶことができるも
のである。第２のモードは、交流入力電圧Ｖin（１００
Ｖ）よりも低い出力電圧Ｖ0 が交流出力端子６と共通端
子７との間に得られる時に発生し、降圧モードと呼ぶこ
とができるものである。第３のモードは、交流入力電圧
Ｖinよりも高い出力電圧Ｖ0 が交流出力端子６と共通端
子７との間に得られる時に発生し、昇圧モードと呼ぶこ
とができるものである。なお、本実施形態では、後述か
ら明らかなように、図２の示す第１の指令値Ｖｒｃと第
２の指令値Ｖｒｉとの大小関係によって、第１、第２及
び第３のモ−ドが決定されている。第１の指令値Ｖｒｃ
は、図１の交流入力端子４と共通端子５との間の電圧Ｖ
ｉｎ又は第１及び第２のスイッチＱ1、Ｑ2の相互接続点
８と共通端子５との間の第１の電圧Ｖconvと比例関係を
有する。第２の指令値Ｖriは、図１の交流出力端子６と
共通端子５又は７との間の電圧Ｖｏ又は第５及び第６の
スイッチＱ5、Ｑ6の相互接続点１０と共通端子５又は７
との間の第２の電圧Ｖinvと比例関係を有する。従っ
て、第１の電圧Ｖconvと第２の電圧Ｖinvとがほぼ等し
い時を第１のモ−ド、第２の電圧Ｖinvが第１の電圧Ｖc
onvよりも低い時を第２のモ−ド、第２の電圧Ｖinvが第
１の電圧Ｖconvよりも高い時を第３のモ−ドと呼ぶこと
もできる。いずれのモードにおいても、第１及び第２の
スイッチＱ1 、Ｑ2 から成る入力段スイッチ回路と第５
及び第６のスイッチＱ5 、Ｑ6から成る出力段スイッチ
回路のいずれか一方又は両方の高周波（例えば２０ｋＨ
ｚ）のオン・オフが禁止される。このため入力段スイッ
チ回路及び／又は出力段スイッチ回路の損失低減効果が
生じる。

【００１７】

【非変換モード】交流入力電圧Ｖinと同一の出力電圧Ｖ
0 を得る時に生じる非変換モード即ち第１のモードの場
合には、第１〜第６のスイッチＱ1 〜Ｑ6 に図３（Ｂ）
〜（Ｇ）の第１〜第６の制御信号Ｖ_Q1〜Ｖ_Q6が供給され
る。即ち、第１及び第５のスイッチＱ1 、Ｑ5 は電源３
の５０Ｈｚの正弦波電圧と同一の周波数の５０Ｈｚ方形
波パルスによって１８０度間隔で断続的にオンになり、
第２及び第６のスイッチＱ2 、Ｑ6 は第１及び第５のス
イッチＱ1 、Ｑ5 と反対に動作する。また、第３及び第
４のスイッチＱ3 、Ｑ4 は図３（Ａ）の交流入力電圧Ｖ
inの周波数の２倍よりも高い周波数（例えば２０ｋＨ
ｚ）でオン・オフ制御される。なお、前述した特開平８
‐１１２６３５２号公報の従来のＡＣ−ＤＣ−ＡＣ変換
装置では、非変換モード時に第３及び第４のスイッチＱ
3 、Ｑ4 がオフに保たれている。これに対し、本発明に
従う実施形態では力率改善及び入力電流の波形改善のた
めに第３及び第４のスイッチＱ3、Ｑ4が高い周波数でオ
ン・オフされている。図３に示すように各スイッチＱ1
〜Ｑ6 を制御すると、交流入力電圧Ｖinが正の半波の期
間（ｔ0 〜ｔ1 ）では、交流電源３、第１のインダクタ
Ｌ1 、第１のスイッチＱ1 、第５のスイッチＱ5 、第２
のインダクタＬ2 、及び負荷１１の経路で正方向電流が
流れる。また、交流入力電圧Ｖinが負の半波の期間（ｔ
1 〜ｔ2 ）では、交流電源３、負荷１１、第２のインダ
クタＬ2 、第６のスイッチＱ6、第２のスイッチＱ2 、
及び第１のインダクタＬ1 の経路で負方向電流が流れ
る。この非変換モードの場合、第１、第２、第５及び第
６のスイッチＱ1 、Ｑ2 、Ｑ5 、Ｑ6 は高周波（例えば
２０ｋＨｚ）でオン・オフされないので、単位時間当り
のスイッチング回数が少なくなり、スイッチング損失に
よる効率低下が少なくなる。第３及び第４のスイッチＱ
3、Ｑ4のオン・オフによる力率改善及び波形改善は次の
ように行われる。交流入力電圧Ｖｉｎの正の半波の期間
であって、且つ第３のスイッチＱ3がオンの期間には、
電源３、第１のインダクタＬ1、第１のスイッチＱ1、及
び第３のスイッチＱ3の経路に電流が流れる。第３のス
イッチＱ３のオン・オフ時間の調整即ち制御によって、
交流入力電流を操作即ち調整することが可能になり、力
率改善及び波形改善即ち高調波成分の除去が可能にな
る。交流入力電圧Ｖｉｎの負の半波期間であり、且つ第
４のスイッチＱ4がオンの期間には、電源３、第４のス
イッチＱ4、第２のスイッチＱ2、及び第１のインダクタ
Ｌ1の経路に電流が流れる。第４のスイッチＱ４のオン
・オフ時間の調整即ち制御によって、交流入力電流を操
作即ち調整することが可能になり、力率改善及び波形改
善即ち高調波成分の除去が可能になる。この結果、交流
入力電流が近似正弦波になる。

【００１８】

【降圧モード】電源電圧即ち交流入力電圧Ｖinよりも低
い出力電圧Ｖ0が得られる時に生じる降圧モード即ち第
２のモードの場合には、第１〜第６の主スイッチＱ1 〜
Ｑ6 に図４（Ｂ）〜（Ｇ）に示す第１〜第６の制御信号
Ｖ_Q1〜Ｖ_Q6が供給される。即ち、第１及び第２のスイッ
チＱ1 、Ｑ2 は図４（Ａ）の交流入力電圧Ｖinと同一の
低周波（５０Ｈｚ）でオン・オフし、第３〜第６のスイ
ッチＱ3 〜Ｑ6 は高周波（例えば２０ｋＨｚ）のＰＷＭ
（パルス幅変調）パルスでオン・オフする。図４の交流
入力電圧Ｖinの正の半波の期間ｔ0 〜ｔ1 であり且つ第
１及び第５のスイッチＱ1、Ｑ5 がオンの期間には、交
流電源３、第１のインダクタＬ1 、第１のスイッチＱ1
、第５のスイッチＱ5 、第２のインダクタＬ2 及び負
荷１１の経路で正方向電流が流れる。この時の第５及び
第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子
５又は７との間の電圧Ｖｉｎｖは、入力交流電圧Ｖｉｎ
にほぼ等しくなる。また、入力交流電圧Ｖinの正の半波
の期間ｔ0 〜ｔ1 であり且つ第１及び第６のスイッチＱ
1 、Ｑ6 がオンの期間には、交流電源３、第１のインダ
クタＬ1 、第１のスイッチＱ1 、コンデンサＣ、第６の
スイッチＱ6 、第２のインダクタＬ2 及び負荷１１の経
路で正方向電流が流れる。この時の第５及び第６のスイ
ッチＱ５、Ｑ６の相互接続点１０と共通端子５又は７と
の間の電圧Ｖｉｎｖは入力交流電圧Ｖｉｎからコンデン
サＣの電圧Ｖｃを減算した値にほぼ等しくなる。

【００１９】降圧モードにおける交流入力電圧Ｖinの負
の半波の期間ｔ1 〜ｔ2 であり且つ第２及び第６のスイ
ッチＱ２，Ｑ6 がオンの期間には、交流電源３、負荷１
１、第２のインダクタＬ2 、第６のスイッチＱ6 、第２
のスイッチＱ2 及び第１のインダクタＬ1 の経路で負方
向の電流が流れる。この時の第５及び第６のスイッチＱ
５、Ｑ６の相互接続点１０と共通端子５又は７との間の
電圧Ｖｉｎｖの値は交流入力電圧Ｖｉｎにほぼ等しくな
る。また、交流入力電圧Ｖinの負の半波の期間ｔ1 〜ｔ
2 であり且つ第２及び第５のスイッチＱ２，Ｑ5 のオン
の期間には、交流電源３、負荷１１、第２のインダクタ
Ｌ2 、第５のスイッチＱ5 、コンデンサＣ、第２のスイ
ッチＱ2 及び第１のインダクタＬ1 の経路で負方向電流
が流れる。この時の第５及び第６のスイッチＱ５、Ｑ６
の相互接続点１０と共通端子５又は７との間の電圧Ｖｉ
ｎｖの値はＶｉｎ−Ｖｃにほぼ等しくなる。上述から明
らかなように、降圧モード時には、第５及び第６のスイ
ッチＱ5 、Ｑ6 の高周波でのオン・オフ動作によって、
第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と
共通端子５又は７との間の電圧Ｖｉｎｖが交流入力電圧
Ｖｉｎとほぼ同一になる期間と、第５及び第６のスイッ
チＱ５，Ｑ６の相互接続点１０と共通端子５又は７との
間の電圧Ｖｉｎｖが交流入力電圧Ｖｉｎからコンデンサ
Ｃの電圧Ｖｃを差し引いた値になる期間とが交互に生じ
る。この結果、交流入力電圧Ｖinよりも低い出力電圧Ｖ
0 が得られる。

【００２０】降圧モード時の第３及び第４のスイッチＱ
３，Ｑ４のオン・オフによっても、非変換モード時と同
様に、力率改善及び電流の波形改善即ち高周波成分の除
去の動作が生じる。第３及び第４のスイッチＱ３，Ｑ４
のオン・オフによって次に示すようにコンデンサＣの電
圧Ｖｃの制御も達成される。降圧モードにおいてコンデ
ンサＣは第１、第２、第５及び第６のスイッチＱ1 Ｑ2
、Ｑ5 、Ｑ6 を通る回路で充電される。このため、も
しコンデンサＣの電圧Ｖc を制御しないと、この電圧Ｖ
c は徐々に高くなる。そこで、第３及び第４のスイッチ
Ｑ3 、Ｑ4 を高い周波数（例えば２０ｋＨｚ）でオン・
オフしてコンデンサＣの電荷を放出し、この電圧Ｖc を
制御する。コンデンサＣの放電回路は次のようにして形
成される。まず、交流入力電圧Ｖinが正の半波の期間ｔ
0 〜ｔ1 であり且つ第４のスイッチＱ4 のオンの期間に
は、コンデンサＣ、第１のスイッチＱ1 、第１のインダ
クタＬ1 、電源３及び第４のスイッチＱ4 から成る閉回
路でコンデンサＣの放電電流が流れる。この時、第１の
インダクタＬ1 にエネルギーが蓄積される。次に、入力
交流電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ第
３のスイッチＱ3 のオン期間には、第１のインダクタＬ
1 、電源３、第３のスイッチＱ3 、第１のスイッチＱ1
から成る閉回路で第１のインダクタＬ1 のエネルギーの
放出が行われ、第１のインダクタＬ1 のエネルギーは電
源３に帰還される。第３及び第４のスイッチＱ3 、Ｑ4
が図４（Ｄ）（Ｆ）に示すように交流入力電圧Ｖinより
も十分に高い周波数でＰＷＭパルスで断続され、このＰ
ＷＭパルスの幅の制御によってコンデンサＣの放電期間
が制御され、コンデンサＣの電圧Ｖc はほぼ一定値に保
たれる。なお、交流入力電圧Ｖinが負の期間ｔ1 〜ｔ2
であり且つ第３のスイッチＱ3 がオンの期間には、コン
デンサＣ、第３のスイッチＱ3 ，電源３、第１のインダ
クタＬ1及び第２のスイッチＱ2 から成る閉回路でコン
デンサＣの電荷が放出される。また、交流入力電圧Ｖin
が負の期間ｔ1 〜ｔ2 であり且つ第４のスイッチＱ4 の
オン期間には、第１のインダクタＬ1 、第２のスイッチ
Ｑ2 、第４のスイッチＱ4及び電源３から成る閉回路で
第１のインダクタＬ1 のエネルギーが放出される。

【００２１】

【昇圧モード】交流入力電圧Ｖinよりも高い出力電圧Ｖ
0 が得られる時に生じる昇圧モード即ち第３のモードの
場合には、図５（Ｂ）〜（Ｇ）に示す制御信号Ｖ_Q1〜Ｖ
_Q6で第１〜第６のスイッチＱ1 〜Ｑ6 がオン・オフ制御
される。即ち、第１〜第４のスイッチＱ1 〜Ｑ4 は高周
波でオン・オフされ、第５及び第６のスイッチＱ5 、Ｑ
6 は電源周波数（５０Ｈｚ）でオン・オフされる。図６
の入力交流電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり
且つ第１及び第５のスイッチＱ1 、Ｑ５のオン期間に
は、電源３、第１のインダクタＬ1 、第１のスイッチＱ
1 、第５のスイッチＱ5 、第２のインダクタＬ2 、負荷
１１から成る経路で第１の方向の電流が流れる。この時
の第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０
と共通端子５又は７との間の電圧Ｖｉｎｖは、交流入力
電圧Ｖｉｎとほぼ同一になる。昇圧モードにおいて、交
流入力電圧Ｖinが正の半波の期間ｔ0 〜ｔ1 であり且つ
第２及び第５のスイッチＱ2 、Ｑ５のオン期間には、電
源３、第１のインダクタＬ1 、第２のスイッチＱ2 、コ
ンデンサＣ、第５のスイッチＱ5 、第２のインダクタＬ
2 及び負荷１１から成る経路で第１の方向の電流が流れ
る。この時には、交流入力電圧ＶinにコンデンサＣの電
圧Ｖc が加算された値の出力電圧Ｖ0が得られる。

【００２２】昇圧モードにおいて、入力交流電圧Ｖinが
負の半波の期間ｔ1 〜ｔ2 であり且つ第２及び第６のス
イッチＱ2 、Ｑ６がオンの期間には、電源３、負荷１
１、第２のインダクタＬ2 、第６のスイッチＱ6 、第２
のスイッチＱ2 及び第１のインダクタＬ1 から成る経路
で第２の方向の電流が流れる。この時は入力交流電圧Ｖ
inに第１のインダクタＬ1 の電圧が加算されて出力電圧
Ｖ0 となる。また、入力交流電圧Ｖinが負の半波の期間
ｔ1 〜ｔ2 であり且つ第１及び第６のスイッチＱ1 、Ｑ
６がオンの期間には、電源３、負荷１１、第２のインダ
クタＬ2 、第６のスイッチＱ6 、コンデンサＣ、第１の
スイッチＱ1 及び第１のインダクタＬ1 から成る経路で
第２の方向の電流が流れる。この時の第５及び第６のス
イッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７
との間の電圧Ｖｉｎｖは入力交流電圧Ｖｉｎとほぼ同一
になる。

【００２３】この昇圧モ−ドにおいても、第３及び第４
のスイッチＱ3、Ｑ４のオン・オフによって非変換モー
ド時と同様に力率の改善及び波形改善が行われる。第３
及び第４のスイッチＱ３，Ｑ４のオン・オフによって次
に示すようなコンデンサＣの電圧Ｖｃ制御も達成され
る。昇圧モードにおいてコンデンサＣの放電が生じ、こ
の電圧が低下する。そこで、第３及び第４のスイッチＱ
3 、Ｑ4 を第５及び第６のスイッチＱ5 、Ｑ6 よりも高
い周波数（例えば２０ｋＨｚ）で断続することによって
コンデンサＣの電圧Ｖc をほぼ一定に制御する。この詳
しい動作を次に述べる。入力交流電圧Ｖinが正の半波の
期間ｔ0 〜ｔ1 であり且つ第４のスイッチＱ4 のオン期
間には、電源３、第１のインダクタＬ1 、第１のスイッ
チＱ1 、コンデンサＣ、第４のスイッチＱ4 から成る閉
回路でコンデンサＣを充電する。この時、第１のインダ
クタＬ1 の蓄積エネルギーの放出があるので、コンデン
サＣは、電源３の電圧Ｖinと第１のインダクタＬ1 の電
圧との和で充電される。即ち、出力電圧Ｖ0 よりも高い
電圧でコンデンサＣが充電される。入力交流電圧Ｖinが
正の半波の期間ｔ0 〜ｔ1 であり且つ第３のスイッチＱ
3 のオン期間には、電源３、第１のインダクタＬ1 、第
１のスイッチＱ1 、第３のスイッチＱ3 の経路に電流が
流れ、第１のインダクタＬ1 にエネルギーが蓄積され
る。入力交流電圧Ｖinが負の半波の期間ｔ1 〜ｔ2 であ
り且つ第３のスイッチＱ3がオンの期間には、電源３、
第３のスイッチＱ3 、コンデンサＣ、第２のスイッチＱ
2 及び第１のインダクタＬ1 から成る経路に電流が流
れ、電源３の電圧Ｖinと第１のインダクタＬ1 の電圧の
和でコンデンサＣが充電される。入力交流電圧Ｖinが負
の半波の期間ｔ1 〜ｔ2 であり且つ第４のスイッチＱ4
のオンの期間には、電源３、第４のスイッチＱ４ 、第
２のスイッチＱ2 及び第１のインダクタＬ1 から成る経
路に電流が流れ、第１のインダクタＬ1 にエネルギーが
蓄積される。

【００２４】上述から明らかなように、第１及び第２の
スイッチＱ１，Ｑ２は主として昇圧のために使用されて
いる。第３及び第４のスイッチＱ３，Ｑ４は、主として
力率改善及び波形改善のために使用されている。第５及
び第６のスイッチＱ５，Ｑ６は主として降圧のために使
用されている。

【００２５】次に、制御回路２の詳細を図２によって説
明する。制御回路２は、入力電圧検出回路４１、直流電
圧検出回路４２、出力電圧検出回路４３、第１の指令値
発生手段４４、第２の指令値発生手段４５、方形波発生
器４６、第１、第２及び第３の演算回路４７、４８、４
９、第１及び第２のリミッタ５０、５１、比較波発生手
段又はキャリア波発生手段としての三角波発生器５２、
第１、第２及び第３のコンパレータ５３、５４、５５、
第１、第２及び第３のＮＯＴ回路５６、５７、５８を有
する。

【００２６】入力電圧検出回路４１は、ライン１８、１
９によって交流入力端子４と共通端子５とに接続されて
おり、電源３の電圧Ｖinを検出し、基準正弦波を発生す
る。直流電圧検出回路４２はライン２１、２２によって
直流リンクコンデンサＣの両端に接続され、直流リンク
コンデンサＣの電圧Ｖc を示す検出信号を出力する。出
力電圧検出回路４３はライン２０、１９によって交流出
力端子６と共通端子７に接続され、出力電圧Ｖ0 を示す
検出信号を出力する。各検出回路４１、４２、４３は、
電源電圧Ｖin、コンデンサ電圧Ｖc 、出力電圧Ｖ0 の実
際の値よりも低い電圧を出力するが、理解を容易にする
ためにここでは実際の電圧と同一の値が出力されるもの
とする。

【００２７】第１の指令値発生手段４４は、入力段電圧
指令値発生手段又はコンバータ電圧指令値発生手段とも
呼ぶことができるものであり、直流基準電圧源５９と、
２つの減算器６０、６３と、２つの比例積分（ＰＩ）回
路６１、６４と、乗算器６２とから成る。減算器６０は
基準電圧源５９の基準電圧と直流電圧検出回路４２の検
出出力の差を示す誤差信号を出力する。この誤差信号は
比例積分回路６１を介して乗算器６２に入力し、入力電
圧検出回路４１から得られた基準正弦波（例えば実効値
１００Ｖの正弦波）に乗算される。乗算器６２の出力は
直流リンクコンデンサＣの電圧Ｖc を一定に保つための
入力電流指令値である。減算器６３は乗算器６２の出力
（入力電流指令値）と電流検出器２３に接続されたライ
ン２４の検出値（検出電流値）との差を示す信号を出力
する。減算器６３の出力は比例積分回路６４を介して出
力される。比例積分回路６４の出力は第１の指令値Ｖrc
となる。第１の指令値Ｖｒｃは、第１及び第２のスイッ
チＱ１，Ｑ２の相互接続点８と第３及び第４のスイッチ
Ｑ３、Ｑ４の相互接続点９との間の基本波の電圧Ｖｃｏ
ｎｖを所望値にするための指令値である。ここで、基本
波とは電源電圧Ｖｉｎと同一の周波数の信号である。な
お、この第１の指令値Ｖrcは電源電圧Ｖinに同期した正
弦波又は正弦波に近似した波形であり、直流リンクコン
デンサＣの電圧を所定値に制御するための情報と入力の
力率を改善するための情報とを含む。

【００２８】第２の指令値発生手段４５は、出力段電圧
指令値発生手段又はインバータ電圧指令値発生手段とも
呼ぶことができるものであって、基準出力電圧指令値発
生器６６と、減算器６７と、比例積分微分（ＰＩＤ）回
路６８とから成る。この具体例では、交流入力電圧Ｖｉ
ｎが一定の状態において交流出力電圧Ｖｏを変えること
ができるように第２の指令値発生手段４５が構成されて
いる。このために、基準出力電圧指令値発生器６６は可
変構成であって、第１、第２及び第３のモードに応じて
異なる値の基準出力電圧指令値を発生させることができ
る。基準出力電圧指令値発生器６６は、非変換モード時
には入出力電圧が等しいこと即ちＶｏ＝Ｖinであること
を示す第１の基準出力電圧指令値Ｖｏ１を発生し、降圧
モード時には、出力電圧Ｖｏが交流入力電圧Ｖinよりも
ａボルト低いこと即ちＶｏ＝Ｖin−ａを示す第２の基準
出力電圧指令値Ｖｏ２を発生し、昇圧モード時には、出
力電圧Ｖｏが交流入力電圧Ｖinよりもｂボルト高いこと
即ちＶｏ＝Ｖin＋ｂを示す第３の基準出力電圧指令値Ｖ
ｏ３を発生する。基準出力電圧指令値発生器６６の出力
は、交流入力電圧Ｖｉｎに同期して正弦波又は正弦波に
近似した波形を有する。なお、非変換モードと降圧モー
ドと昇圧モードとの全てが要求されず、３つのモ−ドの
内の任意の２つのモードのみが要求される場合には、３
つのモードから選択された２つのモードのための２つの
基準出力電圧指令値を出力するように基準出力電圧指令
値発生器６６を構成する。減算器６７は基準電圧指令値
発生器６６の出力と出力電圧検出回路４３の出力との差
を示す信号を出力する。この減算器６７の出力は比例積
分微分（ＰＩＤ）回路６８を介して出力され、第２の指
令値Ｖriとなる。第２の指令値Ｖｒｉは第３及び第４の
スイッチＱ３，Ｑ４の相互接続点９と第５及び第６のス
イッチＱ５，Ｑ６の相互接続点１０との間の基本波の電
圧Ｖｉｎｖを所望値にするための指令値であり、交流入
力電圧Ｖinに同期した正弦波又は正弦波に近似した波形
から成る。第２の指令値発生手段４５から発生する第２
の指令値Ｖｒｉは、交流入力電圧Ｖinが一定の場合に
は、非変換モード時に第１の指令値Ｖｒｃに等しい値、
降圧モード時に第１の指令値Ｖｒｃよりも低い値、昇圧
モード時に第１の指令値Ｖｒｃよりも高い値になる。交
流出力電圧Ｖｏを常に一定に保つ時には、基準電圧指令
値発生器６６の出力が一定に保たれる。即ち、交流入力
電圧Ｖｉｎが例えば１００Ｖの場合と例えば２００Ｖの
場合とのいずれであっても、一定の交流出力電圧Ｖｏ
（例えば１００Ｖ）を得る時には、基準電圧指令値発生
器６６の出力が一定に保たれる。このように基準電圧指
令値発生器６６の出力が一定あっても、交流入力電圧Ｖ
ｉｎが変化すると、入力電圧検出回路４１の出力が変化
し、第１の指令値発生手段４４から得られる第１の指令
値Ｖｒｃが変化し、交流出力電圧Ｖｏを一定に保つ制御
が生じる。交流出力電圧Ｖｏまたは交流入力電圧Ｖｉｎ
の変化に基づく第１〜第６のスイッチＱ１〜Ｑ６の制御
モードの切り換えは後述する演算手段によって自動的に
行われる。

【００２９】本実施形態の制御回路２は、降圧モード、
昇圧モ−ド、及び非変換モ−ドを選択的に設定するため
の方形波発生器46と第１、第２及び第3の演算回路47、4
8、49とを有する。

【００３０】方形波発生器４６は、増幅器６９とリミッ
タ７０とから成る。増幅器６９は入力電圧検出回路４１
から得られる図６（Ａ）の５０Ｈｚの基準正弦波Ｖf を
ピークが２００Ｖよりも十分に高い電圧に増幅するもの
である。リミッタ７０は、三角波発生器５２の出力三角
波の最大値以上の第１の電圧＋Ｖs （＋２００Ｖ）と三
角波の最小値以下の第２の電圧−Ｖs （−２００Ｖ）と
の間に増幅器出力６９を制限し、図７（Ｂ）に示す＋Ｖ
s の高レベルと−Ｖs の低レベルとを交互に有する方形
波電圧Ｖs を発生する。

【００３１】第１の演算回路４７は、コンバータ電圧指
令値発生手段即ち第１の指令値発生手段４４、インバー
タ電圧指令値発生手段即ち第２の指令値発生手段４５、
及び方形波発生器４６に接続されており、Ｖrc＋Ｖs −
Ｖriの演算を実行する。即ち、第１の演算回路４７は加
算器と減算器とを含み、コンバータ電圧指令値即ち第１
の指令値Ｖrcに方形波電圧Ｖs を加算した値からインバ
ータ電圧指令値即ち第２の指令値Ｖriを減算する。な
お、加算と減算の順序を逆にしてＶrc−Ｖri＋Ｖs とす
ることもできる。

【００３２】第２の演算回路４８はコンバータ電圧指令
値発生手段即ち第１の指令値発生手段４４とインバータ
電圧指令値発生手段即ち第２の指令値４５と方形波発生
器４６とに接続されており、Ｖri＋Ｖs −Ｖrcの演算を
実行する。即ち、第２の演算回路４８は加算器と減算器
とを含み、インバータ電圧指令値即ち第２の指令値Ｖri
に方形波電圧Ｖs を加算した値からコンバータ電圧指令
値即ち第１の指令値Ｖrcを減算する。なお、加算と減算
の順序を逆にしてＶri−Ｖrc＋Ｖs とすることもでき
る。

【００３３】第１のリミッタ５０は、第１の演算回路４
７の出力を方形波電圧Ｖs の最大値＋Ｖs と同一又は＋
Ｖsよりも少し高い値に設定された上限値と方形波電圧
Ｖsの最小値−Ｖs と同一又は−Ｖsよりも少し低い値に
設定された下限値との間に制限して第１のスイッチ制御
指令値Ｖr1を出力する。この具体例では上限値が＋Ｖ
s、下限値が−Ｖsである。なお、第１のスイッチ制御指
令値Ｖr１は入力段スイツチＱ1、Ｑ2に基づいて発生さ
せるべき電圧を指令する第1の値と呼ぶこともできる。
第１の値Ｖｒ１は、第１及び第２のモード時に図７
（Ａ）及び図８（Ａ）に示すように方形波電圧Ｖｓと同
じ値となる。第３のモードの時に図９（Ａ）に示すよう
に＋Ｖｓと−Ｖｓとの間の第２の値となる。

【００３４】第２のリミッタ５１は第２の演算回路４８
の出力を方形波電圧Ｖs の最大値＋Ｖs と同一又は＋Ｖ
sよりも少し高い値に設定された上限値と方形波電圧Ｖs
の最小値−Ｖs と同一又は−Ｖsよりも少し低い値に設
定された下限値との間に制限して第２のスイッチ制御指
令値Ｖr3を出力する。この具体例では上限値が＋Ｖs、
下限値が−Ｖsである。なお、第２のスイッチ制御指令
値Ｖr3を出力段スイッチＱ5、Ｑ6に基づいて発生させる
べき電圧を指令する第２の値と呼ぶこともできる。請求
項で第２の値と呼ばれているＶｒ３は、第１及び第３の
モードの時に図７（Ｃ）及び図９（Ｃ）に示すように方
形波電圧Ｖｓと同一になり、第２のモ−ド時に図８
（Ｃ）に示すように＋Ｖｓと−Ｖｓとの間の値となる。

【００３５】第３の演算回路４９はインバータ電圧指令
値発生手段４５と第２のリミッタ５１とに接続され、Ｖ
r3−Ｖriの演算を実行する。即ち、第３の演算回路４９
は減算器であって、第２のスイッチ制御指令値Ｖr3から
インバータ電圧指令値Ｖriを減算して指令値Ｖr2を発生
する。この指令値Ｖr2は、請求項で第３の値と呼ばれて
いるものであって、コンデンサＣの電圧の指令値、又は
力率改善指令値と呼ぶこともできる。コンデンサＣの電
圧Ｖｃの１／２の電位を基準にして、第１及び第２のス
イッチＱ１，Ｑ２の相互接続点８の基本波の電圧をＶ
１，第３及び第４のスイッチＱ３，Ｑ４の相互接続点９
の基本波の電圧をＶ２、第５及び第６のスイッチＱ５，
Ｑ６の相互接続点１０の基本波の電圧をＶ３とした時
に、このＶ１，Ｖ２，Ｖ３とスイッチ制御指令値Ｖｒ
１，Ｖｒ２，Ｖｒ３との関係は、 Ｖ１＝（Ｖｃ／２）Ｖｒ１， Ｖ２＝（Ｖｃ／２）Ｖｒ２， Ｖ３＝（Ｖｃ／２）Ｖｒ３， Ｖｉｎｖ＝Ｖ３−Ｖ２， Ｖｃｏｎｖ＝Ｖ１−Ｖ２となる。 Ｖｒ２は、第１、第２及び第３のモードのいずれにおい
ても図７（Ｂ）、図８（Ｂ）及び図９（Ｂ）に示すよう
に＋Ｖｓ−Ｖｓとの間の値になる。

【００３６】第１、第２及び第３の演算回路４７，４
８，４９と第１及び第２のリミッタ５０，５１とから成
る演算手段から得られる出力Ｖｒ１，Ｖｒ２，Ｖｒ３に
基づいて、第１〜第６のスイッチＱ１〜Ｑ６の第１〜第
６の制御信号Ｖ_Q1〜Ｖ_Q6を形成する制御信号形成手段と
して、三角波発生器５２と第１、第２及び第３のコンパ
レータ５３，５４，５５と第１、第２及び第３のＮＯＴ
回路５６、５７、５８とが設けられている。比較波発生
器又はキャリア波発生器としての三角波発生器５２は電
源３の電圧Ｖinの周波数（５０Ｈｚ）の２倍よりも高い
周波数（例えば２０ｋＨｚ）の三角波電圧Ｖtを図７〜
図９に示すように発生する。三角波電圧Ｖｔの最大値は
方形波電圧Ｖｓの最大値及び第１及び第２のリミッタ５
０，５１の上限値＋Ｖｓと同一又はこれよりも少し低い
値に設定される。三角波電圧Ｖｔの最低値は、方形波電
圧Ｖｓの最低値及び第１及び第２のリミッタ５０，５１
の下限値−Ｖｓと同一又はこれよりも少し高く設定され
る。図２では１つの三角波発生器５２が第１、第２及び
第３のコンパレータ５３、５４、５５に接続されている
が、第１、第２及び第３のコンパレータ５３、５４、５
５のための専用の３つの三角波発生器を設けることもで
きる。また、三角波発生器５２を周知の鋸波発生回路に
することができる。

【００３７】第１のコンパレータ５３は第１のリミッタ
５０と三角波発生器５２とに接続され、図７（Ａ）、図
８（Ａ）及び図９（Ａ）に示すように第１の値Ｖr1と三
角波電圧Ｖt とを比較して図３（Ｂ）、図４（Ｂ）及び
図５（Ｂ）に示す第１のスイッチＱ1 のオン・オフ制御
信号Ｖ_Q1をライン１２に出力する。

【００３８】第２のコンパレータ５４は第３の演算回路
４９と三角波発生器５２とに接続され、図７（Ｂ）、図
８（Ｂ）及び図９（Ｂ）に示すように第２の値Ｖr2と三
角波電圧Ｖt とを比較して図３（Ｄ）、図４（Ｄ）及び
図５（Ｄ）に示す第３のスイッチＱ3 のオン・オフ制御
信号Ｖ_Q3をライン１４に出力する。

【００３９】第３のコンパレータ５５は第２のリミッタ
５１と三角波発生器５２とに接続され、図７（Ｃ）、図
８（Ｃ）及び図９（Ｃ）に示すように第２の値Ｖr3と三
角波電圧Ｖt とを比較して図３（Ｆ）、図４（Ｆ）及び
図５（Ｆ）に示す第５のスイッチＱ5 のオン・オフ制御
信号Ｖ_Q5をライン１６に出力する。

【００４０】第１の逆相信号形成手段としてのＮＯＴ回
路５６は第１のコンパレータ５３に接続され、第１のス
イッチＱ1 のオン・オフ制御信号Ｖ_Q1の逆相信号から成
る図３（Ｃ）、図４（Ｃ）及び図５（Ｃ）に示す第２の
スイッチＱ2 のオン・オフ制御信号Ｖ_Q2をライン１３に
出力する。

【００４１】第２の逆相信号形成手段としてのＮＯＴ回
路５７は、第２のコンパレータ５４に接続され、第３の
スイッチＱ3 のオン・オフ制御信号Ｖ_Q3の逆相信号から
成る図３（Ｅ）、図４（Ｅ）及び図５（Ｅ）に示す第４
のスイッチＱ4 のオン・オフ制御信号Ｖ_Q4をライン１５
に出力する。

【００４２】第３の逆相信号形成手段としてのＮＯＴ回
路は、第３のコンパレータ５５に接続され、第５のスイ
ッチＱ5 のオン・オフ制御信号Ｖ_Q5の逆相信号から成る
図３（Ｇ）、図４（Ｇ）及び図５（Ｇ）に示す第６のス
イッチＱ6 のオン・オフ制御信号Ｖ_Q6を出力する。な
お、第１、第２及び第３のコンパレータ５３、５４、５
５に第１、第２及び第３のＮＯＴ回路５６、５７、５８
をそれぞれ内蔵させることができる。

【００４３】

【モード切換制御】次に、基準出力電圧指令値発生器６
６の出力の切換えによって出力電圧Ｖｏの切換え及びモ
ード切換を行うことができることを図１０〜図１２を参
照して説明する。ここで、各モードの電源電圧Ｖinを１
００Ｖ、非変換モードの出力電圧Ｖｏを１００Ｖ、降圧
モードの出力電圧Ｖｏ を８０Ｖ、昇圧モードの出力電
圧Ｖｏを１２０Ｖとする。また、理解を容易にするため
に、コンバータ電圧指令値即ち第１の指令値Ｖrcは各モ
ードにおいて１００Ｖとし、またインバータ電圧指令値
即ち第２の指令値Ｖriは非変換モードで１００Ｖ、降圧
モードで８０Ｖ、昇圧モードで１２０Ｖとする。

【００４４】

【非変換モード】上記条件において、電源電圧Ｖinの正
の半波期間の非変換モードの第１の演算回路４７の出力
は、Ｖrc＋Ｖs −Ｖri＝１００＋２００−１００＝２０
０Ｖとなる。この値は第１のリミッタ５０の上限に一致
するので、第１のリミッタ５０から出力される第１の値
Ｖr1も２００Ｖとなる。このＶr1＝２００Ｖは図１０に
示すように三角波電圧Ｖt の最大値２００Ｖに一致し、
三角波電圧Ｖt を横切らない。この結果、電源電圧Ｖin
の正の半波の期間の第１のコンパレータ５３の出力は連
続して高レベルになる。また、非変換モードにおける電
源電圧Ｖinの負の半波期間の第１のコンパレータ５３の
出力は連続して低レベルになる。これにより、非変換モ
ード時には図３（Ｂ）（Ｃ）に示すように第１及び第２
のスイッチＱ1 、Ｑ2 は５０Hzの低周波でオン・オフ制
御され、整流素子として動作する。

【００４５】非変換モード時の電源電圧Ｖinの正の半波
期間の第２の演算回路４８の出力は、Ｖri＋Ｖs −Ｖrc
＝１００＋２００−１００＝２００Ｖとなる。この値は
第２のリミッタ５１の上限に一致しているので、第２の
値Ｖr3も２００Ｖになる。また、電源電圧Ｖinの負の半
波期間のＶr3は−２００Ｖになる。この結果、第３のコ
ンパレータ５５の出力は第１のコンパレータ５３の出力
と同一になり、第５及び第６のスイッチＱ5 、Ｑ6 は図
３（Ｆ）（Ｇ）に示すように低周波（５０Ｈｚ）でオン
・オフ制御され、整流素子として動作する。

【００４６】非変換モード時の電源電圧Ｖinの正の半波
期間の第３の演算回路４９の出力Ｖr2はＶr3−Ｖri＝２
００−１００＝１００Ｖとなる。また、電源電圧Ｖinの
負の半波の期間の第３の演算回路４９の出力Ｖr2は−１
００Ｖになる。従って、図１０に示すように第２のコン
パレータ５４において第３の値Ｖr2が三角波電圧Ｖtを
横切り、図３（Ｄ）（Ｅ）に示すように第３及び第４の
スイッチＱ3 、Ｑ4 に例えば２０ｋＨｚの高周波のオン
・オフ制御信号（ＰＷＭパルス）が供給される。

【００４７】

【降圧モード】降圧モード時の電源電圧Ｖinの正の半波
期間の第１の演算回路４７の出力は、Ｖrc＋Ｖs −Ｖri
＝１００＋２００−８０＝２２０Ｖとなる。これは第１
のリミッタ５０で制限されるので、第１の値Ｖr1は２０
０Ｖとなり、図１１に示すように第１のコンパレータ５
３において三角波電圧Ｖt を横切らない。このため、第
１のコンパレータ５３の出力は高レベルになる。電源電
圧Ｖinの負の半波ではＶr1が−２００Ｖとなり、第１の
コンパレータ５３の出力は低レベルになる。従って、降
圧モード時には第１及び第２のスイッチＱ1 、Ｑ2 が図
４（Ｂ）（Ｃ）に示すように低周波でオン・オフ制御さ
れ、整流素子として動作する。降圧モード時の電源電圧
Ｖinの正の半波期間の第２の演算回路４８の出力は、Ｖ
ri＋Ｖs −Ｖrc＝８０＋２００−１００＝１８０Ｖとな
る。この値は第２のリミッタ５１で制限されないので、
第２の値Ｖr3も１８０Ｖとなり、第３のコンパレータ５
５において図１１に示すように三角波電圧Ｖt を横切
る。電源電圧Ｖinの負の半波期間にはＶr3が−１８０Ｖ
となり、三角波電圧Ｖt を横切る。従って、降圧モード
時には、第５及び第６のスイッチＱ5 、Ｑ6 が図４
（Ｆ）（Ｇ）に示すように高周波のオン・オフ制御信号
即ちＰＷＭパルスで制御される。降圧モード時の正の半
波期間の第３の演算回路４９の出力即ち第３の値Ｖr2は
Ｖr3−Ｖri＝１８０−８０＝１００Ｖになり、第２のコ
ンパレータ５４において図１１に示すように三角波電圧
Ｖt を横切る。また、負の半波期間にはＶr2が−１００
Ｖとなり、三角波電圧Ｖt を横切る。この結果、第３及
び第４のスイッチＱ3 、Ｑ4 には図４（Ｄ）（Ｅ）に示
すように高周波のオン・オフ制御信号が供給される。

【００４８】

【昇圧モード】昇圧モード時の電源電圧Ｖinの正の半波
期間の第１の演算回路４７の出力は、Ｖrc＋Ｖs −Ｖri
＝１００＋２００−１２０＝１８０Ｖとなる。これは第
１のリミッタ５０の制限を受けないので、第１の値Ｖr1
も１８０Ｖとなり、第１のコンパレータ５３を図１２に
示すように三角波電圧Ｖt を横切る。また、負の半波期
間にはＶr1が−１８０Ｖとなり、三角波電圧Ｖt を横切
る。この結果、第１及び第２のスイッチＱ1 、Ｑ2 は図
５（Ｂ）（Ｃ）に示すように高周波のオン・オフ制御信
号即ちＰＷＭパルスで制御される。昇圧モードにおける
第２の演算回路４８の出力はＶri＋Ｖs −Ｖrc＝１２０
＋２００−１００＝２２０Ｖとなり、第２のリミッタ５
１で２００Ｖに制限される。これにより、第３のコンパ
レータ５５の入力即ち第２の値Ｖr3は２００Ｖとなり、
図１２に示すように三角波電圧Ｖt を横切らない。また
負の半波期間にはＶr3が−２００Ｖとなり、三角波電圧
Ｖt を横切らない。この結果、第５及び第６のスイッチ
Ｑ5 、Ｑ6 は図５（Ｆ）（Ｇ）に示すように低周波でオ
ン・オフ制御され、整流素子として動作する。昇圧モー
ド時の正の半波期間における第３の演算回路４９の出力
即ち第３の値Ｖr2はＶr3−Ｖri＝２００−１２０＝８０
Ｖとなり、図１２に示すように三角波電圧Ｖt を横切
る。また負の半波期間の第３の値Ｖr2は−８０Ｖとな
り、三角波電圧Ｖt を横切る。この結果、第３及び第４
のスイッチＱ3 、Ｑ4 は図５（Ｄ）（Ｆ）に示すように
高周波でオン・オフ制御される。なお、電源電圧即ち交
流入力電圧Ｖｉｎの変化に拘らず交流出力電圧Ｖｏを一
定に保つ時にも図１０〜図１２と同様な動作が生じる。

【００４９】上述から明らかなように本実施例は次の効
果を有する。 （１） 非変換モードには第１、第２、第５及び第６の
スイッチＱ１，Ｑ２，Ｑ５，Ｑ６、また降圧モードには
第１及び第２のスイッチＱ1 、Ｑ2 、また、昇圧モード
においては第５及び第６のスイッチＱ5 、Ｑ6 をそれぞ
れ５０Ｈｚの低周波でオン・オフ制御するので、単位時
間当りのスイッチング回数及びスイッチング損失が少な
くなり、電圧変換装置の効率を高めることができる。 （２） 第１、第２及び第３のモードのいずれにおいて
も、第３及び第4のスイッチＱ3、Ｑ4が高周波でオン．
オフ制御されるので、力率改善及び交流入力電流の波形
改善即ち高調波成分の低減を図ることができる。 （３） 基準出力電圧指令値発生器６６の出力を変える
ことによって第１、第２及び第３のモードの切換えが実
行され、所望の交流出力電圧Ｖｏが得られる。従って、
モード切換え回路の構成が簡単になり、電力変換装置の
コストの低減、及び小型化が達成される。 （４）基準出力電圧指令値発生器６６の出力を一定に保
つことによって、入力交流電圧Ｖｉｎの変化に拘らず一
定の交流出力電圧Ｖｏを得ることができる。また、入力
交流電圧Ｖｉｎの変化に応じて第１〜第６のスイッチＱ
１〜Ｑ６を第１、第２及び第３のモードから選択された
最適なモードで制御することができる。

【００５０】

【第２の実施形態】次に、図１３を参照して第２の実施
形態の電圧変換装置を説明する。但し、図１３において
図２と実質的に同一の部分には、同一の符号を付してそ
の説明を省略する。また、第２の実施形態においても必
要に応じて図１〜図１１を参照する。第２の実施形態の
電圧変換装置は、図１の制御回路２を図１３に示す制御
回路２ａに変形し、この他は図１と同一に構成したもの
である。図１３の制御回路２ａは、図２の制御回路２の
第１、第２及び第３の演算回路４７，４８，４９を変形
した第１、第２及び第３の演算回路４７ａ，４８ａ，４
９ａを設け、この他は図２と同一に形成したものであ
る。図１３の第１の演算回路４７ａは、第１及び第２の
指令値発生手段４４，４５に接続され、次式の演算を行
い、差信号△Ｖを出力する。 △Ｖ＝Ｖｒｉ−Ｖｒｃ 第２の演算回路４８ａは第１の演算回路４７ａと方形波
発生器４６とに接続され、次の演算を行う。もし△Ｖ＞
０なら Ｖｒ１＝Ｖｓ−△Ｖ Ｖｒ３＝Ｖｓ もし△Ｖ＝０なら Ｖｒ１＝Ｖｓ Ｖｒ３＝Ｖｓ もし△Ｖ＜０なら Ｖｒ１＝Ｖｓ Ｖｒ３＝Ｖｓ＋△Ｖ 第３の演算回路４９ａは第１の指令値発生手段４４と第
２の演算回路４８ａとに接続され、次の演算を行う。 Ｖｒ２＝Ｖｒｃ−Ｖｒ１ 図１３の第１、第２及び第３のモードで第２及び第３の
演算回路４８ａ，４９ａから得られるＶｒ１，Ｖｒ２，
Ｖｒ３は、図２で同一符号で示すものと同一である。従
って、第２の実施形態によっても、第１の実施形態と同
一の効果を得ることができる。

【００５１】

【第３の実施形態】次に、図１４を参照して第３の実施
形態の電圧変換装置の制御回路２ｂを説明する。但し、
図１４において図２と実質的に同一の部分には、同一の
符号を付してその説明を省略する。図１４の制御回路２
ｂは、図２の制御回路２の第１、第２及び第３の演算回
路４７，４８，４９を変形した第１及び第２の演算回路
４７ｂ，４８ｂと選択回路４９ｂとを設け、更に、２つ
の加算器７１、７３と１つの減算器７２と、第３のリミ
ッタ７４を設け、この他は図２と同一に形成したもので
ある。図１４の第１の演算回路４７ｂは、第１及び第２
の指令値発生手段４４，４５に接続され、Ｖｒｃ−Ｖｒ
ｉの減算を行い、差信号△Ｖ１を出力する。第２の演算
回路４８ｂは、第１及び第２の指令値発生手段４４，４
５に接続され、Ｖｒｉ−Ｖｒｃの減算を行い、差信号△
Ｖ２を出力する。選択回路４９ｂは、第１及び第２の指
令値発生手段４４，４５と第１の演算回路４７ｂとに接
続され、第１の演算回路４７ｂの出力△Ｖ１に基づいて
次の演算を行う。もし△Ｖ１＝０ならＶｒｃを選択す
る。もし△Ｖ１＞０ならＶｒｃを選択する。もし△Ｖ１
＜０ならＶｒｉを選択する。加算器７１は、第１の演算
回路４７ｂと方形波発生器４６とに接続され、これらの
出力を加算する。従って，図１４の第１の演算回路４７
ｂと加算器７１との組み合せは図２の第１の演算回路４
７と等価である。減算器７２は、選択回路４９ｂと方形
波発生器７６とに接続され、方形波電圧Ｖｓから選択回
路４９ｂの出力を減算し、図２の第３の演算回路４９の
出力と実質的に同じ信号を出力する。従って，図１４の
選択回路４９ｂと減算器７２との組み合せは図２の第３
の演算回路４９と等価である。加算器７３は、第２の演
算回路４８ｂと方形波発生器７６とに接続され、これら
の出力を加算する。従って，図１４の第２の演算回路４
８ｂと加算器７２との組み合せは図２の第２の演算回路
４８と等価であり、Ｖｒｉ―Ｖｒｃ＋Ｖｓを出力する。
第３のリミッタ７４は減算器７２と第２のコンパレータ
５４との間に接続され、減算器７２の出力を上限値＋Ｖ
ｓと下限値―Ｖｓとの間に制限する。第１、第２及び第
３のモードにおいて、図１４の第１、第２及び第３のリ
ミッタ５０，５１，７４から得られるＶｒ１，Ｖｒ２，
Ｖｒ３は、図２で同一符号で示すものと同一である。従
って、第３の実施形態によっても、第１の実施形態と同
一の効果を得ることができる。

【００５２】

【第４の実施形態】次に、図１５を参照して第４の実施
形態の電圧変換装置の制御回路２ｃを説明する。但し、
図１５において図２及び図１４と実質的に同一の部分に
は、同一の符号を付してその説明を省略する。図１５の
制御回路２ｃは、図１４の制御回路２ｂの第２の演算回
路４８ｂを省き、図１４の加算器７３を減算器７３´に
変形し、この他は図１４と同一に形成したものである。
図１５の減算器７３´は、第１の演算回路４７ｂと方形
波発生器４６とに接続され、方形波電圧Ｖｓから第１の
演算回路４７ｂの出力を減算し、Ｖｓ―（Ｖｒｃ―Ｖｒ
ｉ）＝Ｖｓ―Ｖｒｃ＋Ｖｒｉを出力する。従って，図１
５の減算器７３´から図１４の加算器７３と同じ出力を
得ることができる。第１、第２及び第３のモードにおい
て、図１５の第１、第２及び第３のリミッタ５０，５
１，７４から得られるＶｒ１，Ｖｒ２，Ｖｒ３は、図２
及び図１４で同一符号で示すものと同一である。従っ
て、第４の実施形態によっても、第１及び第３の実施形
態と同一の効果を得ることができる。

【００５３】

【第５の実施形態】図１６に示す第５の実施形態の制御
回路２ｄは、図２の制御回路２の第１、第２及び第３の
ＮＯＴ回路５６，５７，５８の代りに、第４、第５及び
第６のコンパレータ５６’、５７’、５８’を設け、こ
の他は図２と同一に形成したものである。第４、第５及
び第６のコンパレータ５６'、５７’、５８’の負入力
端子は、第１のリミッタ５０と、第３の演算回路４９
と、第２のリミッタ５１とにそれぞれ接続され、Ｖｒ
１，Ｖｒ２，Ｖｒ３の供給を受ける。第４、第５及び第
６のコンパレータ５６'、５７’、５８’の正入力端子
は三角波発生器５２に接続されている。第４、第５及び
第５のコンパレータ５６'、５７’、５８’は、第１、
第２及び第３のコンパレータ５３，５４，５５から出力
される第１、第３及び第５の制御信号Ｖ_Q1，Ｖ_Q3，Ｖ_Q5
に対して逆位相の第２、第４及び第６の制御信号Ｖ_Q2，
Ｖ_Q4，Ｖ_Q6を形成してライン１３，１５，１７に送出す
る。この図１６の制御回路２ｄによっても図２の制御回
路２と同一の効果を得ることができる。なお、図１３，
図１４及び図１５の第１、第２及び第３のＮＯＴ回路５
６，５７，５８を図１６の第４、第５及び第６のコンパ
レータ５６’、５７’５８’と同様なものに置き換える
ことができる。

【００５４】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 制御回路２、２ａ、２ｂを、第１のモード即ち
非変換モードと第２のモード即ち降圧モードとの２つの
み、又は第１のモード即ち非変換モードと第３のモード
即ち昇圧モードとの２つのみ、又は第２のモード即ち降
圧モードと第３のモード即ち昇圧モードとの２つのみで
動作させることができる。 （２） 制御回路２、２ａ、２ｂの多くの部分をディジ
タル回路で構成することことができる。 （３） 第１及び第２のスイッチＱ1 、Ｑ2 のオン期間
の相互間、第３及び第４のスイッチＱ3 、Ｑ4 のオン期
間の相互間、第５及び第６のスイッチＱ5 、Ｑ6 のオン
期間の相互間に周知のデッドタイム（休止期間）を設け
て各スイッチのストレージによって対のスイッチが同時
にオンになることを防止し、対の直流ライン間の短絡を
防止してもよい。 （４） 第１、第２及び第３のインダクタＬ１，Ｌ２，
Ｌ３の全て、又はＬ１とＬ３のみ、又はＬ２とＬ３のみ
を設けることができる。 （５） 第１、第２及び第３のリミッタ５０、５１、７
４を省いた構成にすることができる。 （６） 方形波発生器４６のリミッタ７０及び第１、第
２及び第３のリミッタ５０、５１、７４の上側制限電圧
を２００Ｖよりも高くし、下側制限電圧を−２００Ｖよ
りも低くすることができる。 （７） 変換回路１に対して同一回路構成のものを並列
的に接続して多相の電圧変換装置を構成することができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の電圧変換装置を示す
回路図である。

【図２】図１の制御回路を示す回路図である。

【図３】図１の電圧変換装置を非変換モードで動作させ
た時の電源電圧と第１〜第６のスイッチの制御信号とを
示す波形図である。

【図４】図１の電圧変換装置を降圧モードで動作させた
時の電源電圧と第１〜第６のスイッチの制御信号とを示
す波形図である。

【図５】図１の電圧変換装置を昇圧モードで動作させた
時の電源電圧と第１〜第６のスイッチの制御信号とを示
す波形図である。

【図６】図２の方形波発生器の入力及び出力を示す波形
図である。

【図７】非変換モード時の図２の第１、第２及び第３の
コンパレータの入力を示す波形図である。

【図８】降圧モード時の図２の第１、第２及び第３のコ
ンパレータの入力を示す波形図である。

【図９】昇圧モード時の図２の第１、第２及び第３のコ
ンパレータの入力を示す波形図である。

【図１０】非変換モード時の三角波電圧と各コンパレー
タの入力との関係を詳しく示す波形図である。

【図１１】降圧モード時の三角波電圧と各コンパレータ
の入力との関係を詳しく示す波形図である。

【図１２】昇圧モード時の三角波電圧と各コンパレータ
の入力との関係を詳しく示す波形図である。

【図１３】第２の実施形態の制御回路を示す回路図であ
る。

【図１４】第３の実施形態の制御回路を示す回路図であ
る。

【図１５】第４の実施形態の制御回路を示す回路図であ
る。

【図１６】第５の実施形態の制御回路を示す回路図であ
る。

【符号の説明】

１ 変換回路 ２，２ａ、２ｂ、２ｃ、２ｄ 制御回路 ３ 電源 ４４ 第１の指令値発生手段 ４５ 第２の指令値発生手段 ４６ 方形波発生器 ４７、４８、４９ 第１、第２及び第３の演算回路 ５０、５１ 第１及び第２のリミッタ ５２ 三角波発生器 ５３、５４、５５ 第１、第２及び第３のコンパレータ ５６、５７、５８ 第１、第２及び第３のＮＯＴ回路 Ｑ1 〜Ｑ6 第１〜第６のスイッチ Ｃ コンデンサ Ｌ1 、Ｌ2 第１及び第２のインダクタ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１３年３月２８日（２００１．３．２
８）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項１２

【補正方法】変更

【補正内容】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】請求項１７

【補正方法】変更

【補正内容】

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００５０

【補正方法】変更

【補正内容】

【００５０】

【第２の実施形態】次に、図１３を参照して第２の実施
形態の電圧変換装置を説明する。但し、図１３において
図２と実質的に同一の部分には、同一の符号を付してそ
の説明を省略する。また、第２の実施形態においても必
要に応じて図１〜図１１を参照する。第２の実施形態の
電圧変換装置は、図１の制御回路２を図１３に示す制御
回路２ａに変形し、この他は図１と同一に構成したもの
である。図１３の制御回路２ａは、図２の制御回路２の
第１、第２及び第３の演算回路４７，４８，４９を変形
した第１、第２及び第３の演算回路４７ａ，４８ａ，４
９ａを設け、この他は図２と同一に形成したものであ
る。図１３の第１の演算回路４７ａは、第１及び第２の
指令値発生手段４４，４５に接続され、次式の演算を行
い、差信号△Ｖを出力する。 △Ｖ＝Ｖｒｉ−Ｖｒｃ 第２の演算回路４８ａは第１の演算回路４７ａと方形波
発生器４６とに接続され、次の演算を行う。もし△Ｖ＞
０なら Ｖｒ１＝Ｖｓ−△Ｖ Ｖｒ３＝Ｖｓ もし△Ｖ＝０なら Ｖｒ１＝Ｖｓ Ｖｒ３＝Ｖｓ もし△Ｖ＜０なら Ｖｒ１＝Ｖｓ Ｖｒ３＝Ｖｓ＋△Ｖ 第３の演算回路４９ａは第１の指令値発生手段４４と第
２の演算回路４８ａとに接続され、次の演算を行う。 Ｖｒ２＝Ｖｒ1−Ｖｒｃ 図１３の第１、第２及び第３のモードで第２及び第３の
演算回路４８ａ，４９ａから得られるＶｒ１，Ｖｒ２，
Ｖｒ３は、図２で同一符号で示すものと同一である。従
って、第２の実施形態によっても、第１の実施形態と同
一の効果を得ることができる。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 康博 埼玉県新座市北野三丁目６番３号 サンケ ン電気株式会社内 (72)発明者 渡辺 敏彦 埼玉県新座市北野三丁目６番３号 サンケ ン電気株式会社内 Ｆターム(参考） 5H007 AA02 CA02 CB17 CC12 DA06 DB02 DC02 DC05 EA09 EA13

Claims (18)

【特許請求の範囲】
1. 【請求項１】 交流電源（3）から供給された正弦波交
   流入力電圧（Ｖｉｎ）を異なるレベルの交流出力電圧
   （Ｖ０）に変換する機能及び力率改善機能を有し、前記
   交流出力電圧（Ｖ０）を負荷（11）に供給する電力変換
   装置であって、前記交流電源（3）の一端を接続するた
   めの交流入力端子（４）と、前記負荷（11）の一端を接
   続するための交流出力端子（６）と、前記交流電源
   （3）の他端及び前記負荷（11）の他端を接続するため
   の共通端子（５）と、制御可能な第1及び第2のスイッチ
   （Ｑ１，Ｑ２）が直列に接続された第1の直列回路と、
   制御可能な第3及び第4のスイッチ（Ｑ３，Ｑ４）が直列
   に接続された回路であり且つ前記第1の直列回路に対し
   て並列に接続された第2の直列回路と、制御可能な第5及
   び第6のスイッチ（Ｑ５，Ｑ６）が直列に接続された回
   路であり且つ前記第1及び第2の直列回路に対して並列に
   接続された第3の直列回路と、前記第1、第2及び第3の直
   列回路に対して並列に接続されたコンデンサ（Ｃ）と、
   インダクタンス手段と前記第1、第2、第3、第４、第５
   及び第６のスイッチ（Ｑ１，Ｑ２、Ｑ３，Ｑ４Ｑ５，Ｑ
   ６）を制御するための制御手段（２）とから成り、 前記第1及び第2のスイッチ（Ｑ１，Ｑ２）の相互接続点
   （８）が前記交流入力端子（４）に接続され、 前記第3及び第4のスイッチ（Ｑ３，Ｑ４）の相互接続点
   （９）が前記共通端子（５）に接続され、 前記第5及び第6のスイッチ（Ｑ５，Ｑ６）の相互接続点
   （１０）が前記交流出力端子（６）に接続され、 前記インダクタンス手段は、前記交流入力端子（４）と
   前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続
   点（８）との間に接続された第１のインダクタ（Ｌ１）
   と前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接
   続点（１０）と前記交流出力端子（６）との間に接続さ
   れた第２のインダクタ（Ｌ２）と前記第３及び第４のス
   イッチ（Ｑ３、Ｑ４）の相互接続点（９）と前記共通端
   子（５）との間に接続された第３のインダクタ（Ｌ３）
   とからなる３つのインダクタから任意に選択された少な
   くとも２つから成り、前記制御手段（２）は、前記交流
   入力端子（４）又は前記第１及び第２のスイッチ（Ｑ
   １，Ｑ２）の相互接続点（８）と前記共通端子（５）と
   の間の第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）と前記交流
   出力端子（６）又は前記第５及び第６のスイッチ（Ｑ
   ５，Ｑ６）の相互接続点（１０）と前記共通端子（５）
   との間の第２の電圧（Ｖｏ又はＶｉｎｖ）とをほぼ等し
   くする第１のモードの時に、前記第１及び第２のスイッ
   チ（Ｑ１，Ｑ２）と前記第５及び第６のスイッチ（Ｑ
   ５，Ｑ６）とを前記交流入力電圧（Ｖｉｎ）の周期でオ
   ン・オフ制御し、且つ前記第３及び第４のスイッチ（Ｑ
   ３，Ｑ４）を前記交流入力電圧（Ｖｉｎ）の周期よりも
   短い周期でオン・オフ制御する第１の機能と、前記第２
   の電圧（Ｖｏ又はＶｉｎｖ）を前記第１の電圧（Ｖｉｎ
   又はＶｃｏｎｖ）よりも低くする第２のモードの時に、
   前記第１及び第２のスイッチ（Ｑ１，Ｑ２）を前記交流
   入力電圧（Ｖｉｎ）の周期でオン・オフ制御し、且つ前
   記第３及び第４のスイッチ（Ｑ３，Ｑ４）と前記第５及
   び第６のスイッチ（Ｑ５，Ｑ６）とを前記交流入力電圧
   （Ｖｉｎ）の周期よりも短い周期でオン・オフ制御する
   第２の機能と、前記第２の電圧（Ｖｏ又はＶｉｎｖ）を
   前記第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）よりも高くす
   る第３のモードの時に、前記第１及び第２のスイッチ
   （Ｑ１，Ｑ２）と前記第３及び第４のスイッチ（Ｑ３，
   Ｑ４）とを前記交流入力電圧（Ｖｉｎ）の周期よりも短
   い周期でオン・オフ制御し、且つ前記第５及び第６のス
   イッチ（Ｑ５，Ｑ６）を前記交流入力電圧（Ｖｉｎ）の
   周期でオン・オフ制御する第３の機能とからなるの３つ
   の機能の内の少なくとも２つの機能を有していることを
   特徴とする電力変換装置。
2. 【請求項２】 前記インダクタンス手段は、前記第１及
   び第２のインダクタ（Ｌ１，Ｌ２）であることを特徴と
   する請求項１記載の電力変換装置。
3. 【請求項３】 前記インダクタンス手段は、前記第１及
   び第３インダクタ（Ｌ１，Ｌ３）であることを特徴とす
   る請求項１記載の電力変換装置。
4. 【請求項４】 前記インダクタンス手段は、前記第２及
   び第３のインダクタ（Ｌ２，Ｌ３）であることを特徴と
   する請求項１記載の電力変換装置。
5. 【請求項５】 前記インダクタンス手段は、前記第１、
   第２及び第３のインダクタ（Ｌ１，Ｌ２，Ｌ３）である
   ことを特徴とする請求項１記載の電力変換装置。
6. 【請求項６】 前記制御手段（２）は、前記第１及び第
   ２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）と前記
   共通端子（５）との間の第１の電圧（Ｖｃｏｎｖ）を所
   望値にするための第１の指令値Ｖｒｃを前記交流入力電
   圧（Ｖｉｎ）に同期して発生する第１の指令値発生手段
   （44）と、前記第５及び第６のスイッチ（Ｑ５，Ｑ６）
   の相互接続点（１０）と前記共通端子（５）との間の第
   ２の電圧（Ｖｉｎｖ）を所望値にするための第２の指令
   値Ｖｒｉを前記交流入力電圧（Ｖｉｎ）に同期して発生
   する第２の指令値発生手段（45）と、前記交流入力電圧
   （Ｖｉｎ）と同一の周期を有する方形波電圧Ｖｓを発生
   する方形波発生器（46）と、前記第１の指令値発生手段
   （44）と前記第２の指令値発生手段（45）と前記方形波
   発生器（46）とに接続され、Ｖｒｃ−Ｖｒｉ＋Ｖｓを示
   す第１の値（Ｖｒ１）と、Ｖｒｉ−Ｖｒｃ＋Ｖｓを示す
   第２の値（Ｖｒ３）と、Ｖｒ３−Ｖｒｉ又はＶｓ−Ｖｒ
   ｃ又はＶｓ−Ｖｒｉを示す第３の値（Ｖｒ２）とを出力
   する演算手段（47,48,49）と、前記演算手段（47,48,4
   9）と前記第１、第２、第３、第４、第５及び第６のス
   イッチ（Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）とに接
   続され、前記演算手段（４７，４８，４９）から得られ
   た前記第１、第２及び第３の値（Ｖｒ１，Ｖｒ３，Ｖｒ
   ２）に基づいて前記第１、第２、第３、第４、第５及び
   第６のスイッチ（Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ
   ６）をオン・オフ制御するための第１、第２、第３、第
   ４、第５及び第６の制御信号（Ｖ_Q1，Ｖ_Q2，Ｖ_Q3，
   Ｖ_Q4，Ｖ_Q5，Ｖ_Q6）を形成する制御信号形成手段（５
   ２，５３，５４，５５，５６，５７，５８又は５２，５
   ３，５４，５５、５６'、５７’、５８’）とから成る
   請求項１記載の電力変換装置。
7. 【請求項７】 前記制御信号形成手段は、 鋸波電圧又は三角波電圧から成る比較波（Ｖｔ）を前記
   交流入力電圧（Ｖｉｎ）の周期よりも短い周期で発生す
   る比較波発生器（52）と、前記演算手段（47,48,49）と
   前記比較波発生器（52）と前記第１のスイッチ（Ｑ1）
   とに接続され、前記第１の値（Ｖｒ１）と前記比較波
   （Ｖｔ）とを比較して前記第1の値（Ｖｒ１）が前記比
   較波（Ｖｔ）よりも高い時には第1の電圧レベルとな
   り、前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）より
   も低い時には第2の電圧レベルとなる第１の制御信号
   （Ｖ_Q1）を形成し、この第１の制御信号（Ｖ_Q1）を前記
   第１のスイッチ（Ｑ1）に供給するための第1のコンパレ
   ータ（53）と前記第1のコンパレータ（53）と前記第２
   のスイッチ（Ｑ2）とに接続され、前記第１の制御信号
   （Ｖ_Q1）と逆位相の第2の制御信号（Ｖ_Q2）を形成し、
   この第２の制御信号（Ｖ_Q2）を前記第２のスイッチ（Ｑ
   2）に供給する第１のＮＯＴ回路（56）と、前記演算手
   段（47,48,49）と前記比較波発生器（52）と前記第3の
   スイッチ（Ｑ3）とに接続され、前記第3の値（Ｖｒ２）
   と前記比較波（Ｖｔ）とを比較して前記第3の値（Ｖｒ
   ２）が前記比較波（Ｖｔ）よりも高い時には第1の電圧
   レベルとなり、前記第3の値（Ｖｒ２）が前記比較波
   （Ｖｔ）よりも低い時には第2の電圧レベルとなる第３
   の制御信号（Ｖ_Q3）を形成し、この第３の制御信号（Ｖ
   _Q3）を前記第３のスイッチ（Ｑ3）に供給するための第
   ２のコンパレータ（54）と前記第2のコンパレータ（5
   4）と前記第4のスイッチ（Ｑ4）とに接続され、前記第
   ３の制御信号（Ｖ_Q3）と逆位相の第4の制御信号
   （Ｖ_Q4）を形成し、この第４の制御信号（Ｖ_Q4）を前記
   第４のスイッチ（Ｑ4）に供給する第２のＮＯＴ回路（5
   7）と、前記演算手段（47,48,49）と前記比較波発生器
   （52）と前記第５のスイッチ（Ｑ5）とに接続され、前
   記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較し
   て前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも
   高い時には第1の電圧レベルとなり、前記第２の値（Ｖ
   ｒ３）が前記比較波（Ｖｔ）よりも低い時には第2の電
   圧レベルとなる第５の制御信号（Ｖ_Q5）を形成し、この
   第５の制御信号（Ｖ _Q5）を前記第５のスイッチ（Ｑ5）
   に供給するための第３のコンパレータ（55）と前記第３
   のコンパレータ（55）と前記第６のスイッチ（Ｑ6）と
   に接続され、前記第５の制御信号（Ｖ_Q5）と逆位相の第
   ６の制御信号（Ｖ_Q6）を形成し、この第６の制御信号
   （Ｖ_Q6）を前記第６のスイッチ（Ｑ6）に供給する第３
   のＮＯＴ回路（5８）と、から成る請求項６記載の電力
   変換装置。
8. 【請求項８】 前記制御信号形成手段は、 鋸波電圧又は三角波電圧から成る比較波（Ｖｔ）を前記
   交流入力電圧（Ｖｉｎ）の周期よりも短い周期で発生す
   る比較波発生器（52）と、前記演算手段（47,48,49）と
   前記比較波発生器（52）と前記第１のスイッチ（Ｑ1）
   とに接続され、前記第１の値（Ｖｒ１）と前記比較波
   （Ｖｔ）とを比較して前記第1の値（Ｖｒ１）が前記比
   較波（Ｖｔ）よりも高い時には第1の電圧レベルとな
   り、前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）より
   も低い時には第2の電圧レベルとなる第１の制御信号
   （Ｖ_Q1）を形成し、この第１の制御信号（Ｖ_Q1）を前記
   第１のスイッチ（Ｑ1）に供給するための第1のコンパレ
   ータ（53）と前記演算手段（47,48,49）と前記比較波発
   生器（52）と前記第２のスイッチ（Ｑ２）とに接続さ
   れ、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを
   比較して前記第1の値（Ｖｒ１）が前記比較波（Ｖｔ）
   よりも低い時には第1の電圧レベルとなり、前記第1の値
   （Ｖｒ１）が前記比較波（Ｖｔ）よりも高い時には第2
   の電圧レベルとなる第２の制御信号（Ｖ_Q2）を形成し、
   この第２の制御信号（Ｖ_Q2）を前記第２のスイッチ（Ｑ
   2）に供給する第２のコンパレータ（56´）と、前記演
   算手段（47,48,49）と前記比較波発生器（52）と前記第
   3のスイッチ（Ｑ3）とに接続され、前記第３の値（Ｖｒ
   ２）と前記比較波（Ｖｔ）とを比較して前記第３の値
   （Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第1
   の電圧レベルとなり、前記第３の値（Ｖｒ２）が前記比
   較波（Ｖｔ）よりも低い時には第2の電圧レベルとなる
   第３の制御信号（Ｖ_Q3）を形成し、この第３の制御信号
   （Ｖ_Q3）を前記第３のスイッチ（Ｑ3）に供給するため
   の第３のコンパレータ（54）と前記演算手段（47,48,4
   9）と前記比較波発生器（52）と前記第４のスイッチ
   （Ｑ４）とに接続され、前記第３の値（Ｖｒ２）と前記
   比較波（Ｖｔ）とを比較して前記第３の値（Ｖｒ２）が
   前記比較波（Ｖｔ）よりも低い時には第1の電圧レベル
   となり、前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）
   よりも高い時には第2の電圧レベルとなる第４の制御信
   号（Ｖ_Q4）を形成し、この第４の制御信号（Ｖ_Q4）を前
   記第４のスイッチ（Ｑ4）に供給する第４のコンパレー
   タ（57´）と、前記演算手段（47,48,49）と前記比較波
   発生器（52）と前記第５のスイッチ（Ｑ5）とに接続さ
   れ、前記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを
   比較して前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）
   よりも高い時には第1の電圧レベルとなり、前記第２の
   値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時には第
   2の電圧レベルとなる第５の制御信号（Ｖ_Q5）を形成
   し、この第５の制御信号（Ｖ _Q5）を前記第５のスイッチ
   （Ｑ5）に供給するための第５のコンパレータ（55）と
   前記演算手段（47,48,49）と前記比較波発生器（52）と
   前記第６のスイッチ（Ｑ６）とに接続され、前記第２の
   値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第
   ２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時に
   は第1の電圧レベルとなり、前記第２の値（Ｖｒ３）が
   前記比較波（Ｖｔ）よりも高い時には第2の電圧レベル
   となる第６の制御信号（Ｖ_Q6）を形成し、この第６の制
   御信号（Ｖ_Q6）を前記第６のスイッチ（Ｑ6）に供給す
   る第６のコンパレ−タ（5８´）と、から成る請求項６
   記載の電力変換装置。
9. 【請求項９】 前記演算手段は、前記第１の指令値発生
   手段（４４）と前記第２の指令値発生手段（４５）と前
   記方形波発生器（４６）とに接続され、Ｖｒｃ−Ｖｒｉ
   ＋Ｖｓを演算して前記第１の値（Ｖｒ１）を出力する第
   １の演算回路（４７）と、前記第１の指令値発生手段
   （４４）と前記第２の指令値発生手段（４５）と前記方
   形波発生器（４６）とに接続され、Ｖｒｉ−Ｖｒｃ＋Ｖ
   ｓを演算して、前記第２の値（Ｖｒ３）を出力する第２
   の演算回路（４８）と、 前記第２の指令値発生手段（４５）と前記第２の演算回
   路（４８）とに接続され、Ｖｒ３−Ｖｒｉを演算して前
   記第３の値（Ｖｒ２）を出力する第３の演算回路（４
   ９）と、 から成ることを特徴とする請求項６記載の電力変換装
   置。
10. 【請求項１０】 更に、前記第１の演算回路（４７）に
    接続され，前記第１の演算回路（４７）の出力を、前記
    方形波電圧（Ｖｓ）の最大値以上に設定された上限値で
    制限し且つ前記方形波電圧（Ｖｓ）の最小値以下に設定
    された下限値で制限する第１のリミッタ（５０）と、前
    記第２の演算回路（４８）に接続され，前記第２の演算
    回路（４８）の出力を、前記方形波電圧（Ｖｓ）の最大
    値以上に設定された上限値で制限し且つ前記方形波電圧
    （Ｖｓ）の最小値以下に設定された下限値で制限する第
    ２のリミッタ（５１）とを有していることを特徴とする
    請求項９記載の電力変換装置。
11. 【請求項１１】 前記演算手段は、 前記第１の指令値発生手段（４４）と前記第２の指令値
    発生手段（４５）とに接続され、前記第２の指令値Ｖｒ
    ｉから前記第１の指令値Ｖｒｃを減算して△Ｖ＝Ｖｒｉ
    −Ｖｒｃを演算する第１の演算回路（４７ａ）と、 前記第１の演算回路（４７ａ）と前記方形波発生器（４
    ６）とに接続され、もし、△Ｖ＞０の時は、 Ｖｒ１＝Ｖｓ−△Ｖ Ｖｒ３＝Ｖｓ もし、△Ｖ＝０の時は、 Ｖｒ１＝Ｖｓ Ｖｒ３＝Ｖｓ もし、△Ｖ＜０の時は、 Ｖｒ１＝Ｖｓ Ｖｒ３＝Ｖｓ＋△Ｖ を出力する第２の演算回路（４８ａ）と、 前記第１の指令値発生手段（４４）と前記第２の演算回
    路（４８ａ）とに接続され、Ｖｒ２＝Ｖｒ１−Ｖｒｃを
    演算する第３の演算回路（４９ａ）とから成ることを特
    徴とする請求項６記載の電力変換装置。
12. 【請求項１２】 前記演算手段は、前記第１の指令値発
    生手段（４４）と前記第２の指令値発生手段（４５）と
    に接続され、ΔＶ１＝Ｖｒｃ−Ｖｒｉを演算する第１の
    演算回路（４７ｂ）と、前記第１の指令値発生手段（４
    ４）と前記第２の指令値発生手段（４５）とに接続さ
    れ、Ｖｒｉ−Ｖｒｃを演算する第２の演算回路（４８
    ｂ）と、 前記第１の指令値発生手段（４４）と前記第２の指令値
    発生手段（４５）とに接続され、第１の演算回路（４７
    ｂ）から得られた前記ΔＶ１が0の時及び前記ΔＶ１が0
    より大きい時にＶｒｃを出力し、前記ΔＶ１が0より小
    さい時にＶｒｉを出力する選択回路（４９ｂ）と、前記
    第１の演算回路（４７ｂ）と前記方形波発生器（４６）
    とに接続され、Ｖｓ＋（Ｖｒｃ−Ｖｒｉ）から成る第１
    の値（Ｖｒ１）を出力する第１の加算器（７１）と、前
    記第２の演算回路（４８ｂ）と前記方形波発生器（４
    ６）とに接続され、Ｖｓ＋（Ｖｒｉ−Ｖｒｃ）から成る
    第２の値（Ｖｒ３）を出力する第１の加算器（７３）
    と、前記選択回路（４９ｂ）と前記方形波発生器（４
    ６）とに接続され、Ｖｓ−Ｖｒｃ又はＶｓ−Ｖｒｉから
    成る第３の値（Ｖｒ２）を出力する第１の加算器（７
    ２）と、を有していることを特徴とする請求項６記載の
    電力変換装置。
13. 【請求項１３】 更に、前記第１の加算器（７１）に接
    続され，前記第１の加算器（７１）の出力を、前記方形
    波電圧（Ｖｓ）の最大値以上に設定された上限値で制限
    し且つ前記方形波電圧（Ｖｓ）の最小値以下に設定され
    た下限値で制限する第１のリミッタ（５０）と、前記第
    ２の加算器（７３）に接続され，前記第２の加算器（７
    ３）の出力を、前記方形波電圧（Ｖｓ）の最大値以上に
    設定された上限値で制限し且つ前記方形波電圧（Ｖｓ）
    の最小値以下に設定された下限値で制限する第２のリミ
    ッタ（５１）と前記減算器（７２）に接続され，前記減
    算器（７２）の出力を、前記方形波電圧（Ｖｓ）の最大
    値以上に設定された上限値で制限し且つ前記方形波電圧
    （Ｖｓ）の最小値以下に設定された下限値で制限する第
    ３のリミッタ（７４）とを有していることを特徴とする
    請求項１２記載の電力変換装置。
14. 【請求項１４】 前記演算手段は、前記第１の指令値発
    生手段（４４）と前記第２の指令値発生手段（４５）と
    に接続され、ΔＶ１＝Ｖｒｃ−Ｖｒｉを演算する演算回
    路（４７ｂ）と、前記第１の指令値発生手段（４４）と
    前記第２の指令値発生手段（４５）と前記演算回路（４
    ７ｂ）とに接続され、前記演算回路（４７ｂ）から得ら
    れた前記ΔＶ１が0の時及び前記ΔＶ１が0より大きい時
    にＶｒｃを出力し、前記ΔＶ１が0より小さい時にＶｒ
    ｉを出力する選択回路（４９ｂ）と、前記演算回路（４
    ７ｂ）と前記方形波発生器（４６）とに接続され、Ｖｓ
    ＋（Ｖｒｃ−Ｖｒｉ）から成る第１の値（Ｖｒ１）を出
    力する加算器（７１）と、前記演算回路（４７ｂ）と前
    記方形波発生器（４６）とに接続され、Ｖｓ−（Ｖｒｃ
    −Ｖｒｉ）から成る第２の値（Ｖｒ３）を出力する第１
    の減算器（７３´）と、前記選択回路（４９ｂ）と前記
    方形波発生器（４６）とに接続され、Ｖｓ−Ｖｒｃ又は
    Ｖｓ−Ｖｒｉから成る第３の値（Ｖｒ２）を出力する第
    ２の減算器（７２）と、を有していることを特徴とする
    請求項６記載の電力変換装置。
15. 【請求項１５】 更に、前記加算器（７１）に接続さ
    れ，前記加算器（７１）の出力を、前記方形波電圧（Ｖ
    ｓ）の最大値以上に設定された上限値で制限し且つ前記
    方形波電圧（Ｖｓ）の最小値以下に設定された下限値で
    制限する第１のリミッタ（５０）と、前記第１の減算器
    （７３´）に接続され，前記第１の減算器（７３’）の
    出力を、前記方形波電圧（Ｖｓ）の最大値以上に設定さ
    れた上限値で制限し且つ前記方形波電圧（Ｖｓ）の最小
    値以下に設定された下限値で制限する第２のリミッタ
    （５１）と前記第２の減算器（７２）に接続され，前記
    第２の減算器（７２）の出力を、前記方形波電圧（Ｖ
    ｓ）の最大値以上に設定された上限値で制限し且つ前記
    方形波電圧（Ｖｓ）の最小値以下に設定された下限値で
    制限する第３のリミッタ（７４）とを有していることを
    特徴とする請求項１４記載の電力変換装置。
16. 【請求項１６】 前記第１の指令値発生手段は、 前記交流入力端子（４）と前記共通端子（５）との間の
    交流入力電圧（Ｖｉｎ）を検出し、交流入力電圧検出信
    号を出力する入力電圧検出回路（４１）と、 前記コンデンサ（Ｃ）の直流電圧を検出して直流電圧検
    出信号を出力する直流電圧検出回路（４２）と、 前記交流入力端子（４）を流れる電流を検出し、前記電
    流に比例した電圧値を有する電流検出信号を出力する電
    流検出器（２３）と、 基準直流電圧を発生する基準直流電圧源（５９）と、 前記基準直流電圧源（５９）と前記直流電圧検出回路
    （４２）とに接続され、前記基準直流電圧と前記直流電
    圧検出信号との差を示す信号を出力する第１の減算器
    （６０）と、 前記入力電圧検出回路（４１）と前記第１の減算器（６
    ０）とに接続され、前記交流入力電圧検出信号に前記第
    １の減算器（６０）の出力を乗算する乗算器（６２）
    と、 前記乗算器（６２）と前記電流検出器（２３）とに接続
    され、前記乗算器（６２）の出力から前記電流検出信号
    を減算して前記第１の指令値（Ｖｒｃ）を出力する第２
    の減算器（６３）と、 から成ることを特徴とする請求項６記載の電力変換装
    置。
17. 【請求項１７】 前記第２の指令値発生手段は、基準出
    力電圧指令値を発生する基準出力電圧指令値発生器（６
    ６）と、 前記交流出力端子（６）と前記共通端子（５）との間の
    出力電圧（Ｖ０）を検出し、出力電圧検出信号を出力す
    る出力電圧検出回路（４３）と、前記基準出力電圧指令
    値発生器（６６）と前記出力電圧検出回路（４３）とに
    接続され、前記基準出力電圧指令値と前記出力電圧検出
    信号との差に相当する信号を前記第２の指令値（Ｖｒ
    ｉ）として出力する第３の減算器（６７）とから成るこ
    とを特徴とする請求項６記載の電力変換装置。
18. 【請求項１８】 前記基準出力電圧指令値発生器（６
    ６）は、レベルの異なる複数の基準出力電圧指令値を選
    択的に発生することができるものであることを特徴とす
    る請求項１７記載の電力変換装置。