JPWO2020059810A1 - デバイス作製用ウエハの製造方法 - Google Patents

デバイス作製用ウエハの製造方法 Download PDF

Info

Publication number
JPWO2020059810A1
JPWO2020059810A1 JP2020548608A JP2020548608A JPWO2020059810A1 JP WO2020059810 A1 JPWO2020059810 A1 JP WO2020059810A1 JP 2020548608 A JP2020548608 A JP 2020548608A JP 2020548608 A JP2020548608 A JP 2020548608A JP WO2020059810 A1 JPWO2020059810 A1 JP WO2020059810A1
Authority
JP
Japan
Prior art keywords
wafer
manufacturing
dislocation density
basal
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020548608A
Other languages
English (en)
Inventor
紀人 矢吹
紀人 矢吹
卓也 坂口
卓也 坂口
明香 神野
明香 神野
暁 野上
暁 野上
北畠　真
真 北畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Tanso Co Ltd
Original Assignee
Toyo Tanso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Tanso Co Ltd filed Critical Toyo Tanso Co Ltd
Publication of JPWO2020059810A1 publication Critical patent/JPWO2020059810A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

デバイス作製用ウエハ４３の製造方法では、ＳｉＣウエハ４０に単結晶ＳｉＣのエピタキシャル層４１が形成されたＳｉＣエピタキシャルウエハ４２に対して、当該ＳｉＣエピタキシャルウエハ４２のエピタキシャル層中に存在する基底面転位密度を低減させる基底面転位密度低減工程を行って、半導体デバイスを作製するために用いられるデバイス作製用ウエハ４３を製造する。基底面転位密度低減工程では、基底面転位密度を低減させるために必要な所定時間にわたって、ＳｉＣエピタキシャルウエハ４２にキャップ層を形成することなく、Ｓｉ蒸気圧下でＳｉＣエピタキシャルウエハ４２を加熱することで、表面荒れを抑制しつつ基底面転位密度を低減する。

Description

本発明は、主として、ＳｉＣエピタキシャルウエハに基底面転位密度低減工程を行って、エピタキシャル層中の基底面転位密度を低減する方法に関する。
従来から、ＳｉＣエピタキシャルウエハ中に基底面転位が存在する場合、ＳｉＣウエハを用いて作製される半導体デバイスの通電性能が劣化し易くなることが知られている。特許文献１は、この基底面転位密度を低減するための方法を開示する。
特許文献１には、ＳｉＣエピタキシャルウエハにカーボンキャップを形成し、例えば１７５０℃より高く１８７５℃より低い温度で加熱することで、エピタキシャル層に含まれる基底面転位密度を低減することが記載されている。
また、特許文献２には、エピタキシャル層にイオンが注入されたＳｉＣエピタキシャルウエハをＳｉ蒸気圧下で加熱することで、イオンの活性化及び表面の平坦化を行う方法が記載されている。
非特許文献１には、カーボンキャップを形成しない場合と、カーボンキャップを形成した場合とで、表面粗さを比較した結果が記載されている。非特許文献１には、カーボンキャップを形成することで、ウエハの表面粗さが低くなることが記載されている。
特表２０１７−５１７１３８号公報 特開２０１４−１０１２３８号公報
Ｔ． Ｋｉｍｏｔｏ ｅｔ ａｌ、 "Ｆｕｎｄａｍｅｎｔａｌｓ ｏｆ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｔｅｃｈｎｏｌｏｇｙ"、 ２０１４年、 Ｗｉｌｅｙ−ＩＥＥＥ Ｐｒｅｓｓ、 ｐｐ．２０１−２０３
キャップ層を形成せずにＳｉＣエピタキシャルウエハを加熱して基底面転位密度を低減する場合、表面荒れが発生する。しかし、特許文献１又は非特許文献１のようにキャップ層を形成する場合、キャップ層を形成する工程、及び、キャップ層を除去する工程が必要となるため、処理に掛かる時間が長くなる。また、条件によっては、キャップ層を形成しても表面荒れを防止できなかったり、キャップ層とエピタキシャル層とが反応したりする可能性がある。なお、特許文献２には、基底面転位密度を低減する処理については記載も示唆もされていない。
本発明は以上の事情に鑑みてされたものであり、その主要な目的は、キャップ層を形成せずに、かつ、表面荒れを抑制しつつ、ＳｉＣエピタキシャルウエハの基底面転位密度を低減する方法を提供することにある。
 課題を解決するための手段及び効果
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
本発明の観点によれば、以下のデバイス作製用ウエハの製造方法が提供される。即ち、この製造方法では、ＳｉＣウエハに単結晶ＳｉＣのエピタキシャル層が形成されたＳｉＣエピタキシャルウエハに対して、当該ＳｉＣエピタキシャルウエハのエピタキシャル層中に存在する基底面転位密度を低減させる基底面転位密度低減工程を行って、半導体デバイスを作製するために用いられるデバイス作製用ウエハを製造する。前記基底面転位密度低減工程では、基底面転位密度を低減させるために必要な所定時間にわたって、前記ＳｉＣエピタキシャルウエハにキャップ層を形成することなく、Ｓｉ蒸気圧下で前記ＳｉＣエピタキシャルウエハを加熱することで、表面荒れを抑制しつつ基底面転位密度を低減する。
これにより、Ｓｉ蒸気圧下でＳｉＣエピタキシャルウエハを加熱することで、表面荒れが発生しにくいので、基底面転位密度低減工程時においてキャップ層が不要となる。そのため、キャップ層の形成及び除去に関する工程を無くしつつ、ＳｉＣエピタキシャルウエハの表面荒れを抑制できる。
前記のデバイス作製用ウエハの製造方法においては、以下のようにすることが好ましい。即ち、このデバイス作製用ウエハの製造方法は、イオン注入工程と、活性平坦化工程と、を含む。前記イオン注入工程では、前記ＳｉＣエピタキシャルウエハにイオンを注入する。前記活性平坦化工程では、前記イオン注入工程で前記イオンが注入された前記ＳｉＣエピタキシャルウエハをＳｉ蒸気圧下で加熱することで、当該イオンを活性化するとともに、前記ＳｉＣエピタキシャルウエハの表面を平坦化する。前記基底面転位密度低減工程は、前記活性平坦化工程とは別工程である。
これにより、基底面転位の除去に特に適した条件で、基底面転位密度低減工程を行うことができる。また、イオン注入後にＳｉ蒸気圧下で加熱を行って活性化を行うことで、仮にイオン注入量が多かったり、活性化時の加熱温度が高かったりしても、表面粗さの上昇を抑えつつ、電気特性を向上させることができる。
前記のデバイス作製用ウエハの製造方法においては、前記基底面転位密度低減工程は、前記イオン注入工程の前に行われることが好ましい。
これにより、イオン注入によりエピタキシャル層の性質が変化する前に基底面転位密度低減工程が行われるので、基底面転位を一層確実に除去することができる。
前記のデバイス作製用ウエハの製造方法においては、前記基底面転位密度低減工程での温度が、前記活性平坦化工程での温度よりも高いことが好ましい。
これにより、基底面転位密度を十分に低減するための比較的高い温度で、基底面転位密度低減工程を行うことができる。
前記のデバイス作製用ウエハの製造方法においては、前記基底面転位密度低減工程中のエッチング速度が、前記活性平坦化工程中のエッチング速度よりも遅いことが好ましい。
これにより、基底面転位密度低減工程において、ＳｉＣエピタキシャルウエハのエピタキシャル層が過剰に除去されることを防止できる。
前記のデバイス作製用ウエハの製造方法においては、以下のようにすることが好ましい。即ち、前記ＳｉＣエピタキシャルウエハにイオンを注入するイオン注入工程を含む。前記基底面転位密度低減工程は、前記イオン注入工程の後に行われる。前記基底面転位密度低減工程では、更に、前記イオン注入工程で注入された前記イオンを活性化するとともに、前記ＳｉＣエピタキシャルウエハの表面を平坦化する。
これにより、工程数を減らすことができる。また、イオン注入後にＳｉ蒸気圧下で加熱を行って活性化を行うことで、仮にイオン注入量が多かったり、活性化時の加熱温度が高かったりしても、表面粗さの上昇を抑えつつ、電気特性を向上させることができる。
前記のデバイス作製用ウエハの製造方法においては、前記ＳｉＣエピタキシャルウエハは、＜１１−２０＞方向又は＜１−１００＞方向に対して４度以下のオフ角を有していていることが好ましい。
これにより、イオンの活性化時における表面粗さの上昇をより確実に抑えることができる。
前記のデバイス作製用ウエハの製造方法においては、前記基底面転位密度低減工程での温度が１９５０℃以上２２００℃以下であることが好ましい。
これにより、基底面転位密度を十分に低減することができる。
前記のデバイス作製用ウエハの製造方法においては、前記基底面転位密度低減工程を行った後の前記デバイス作製用ウエハの表面粗さ（Ｒａ）が０．４ｎｍ以下となる処理環境及び処理時間で当該基底面転位密度低減工程を行うことが好ましい。
これにより、デバイス作製用ウエハにステップバンチングが生じていない可能性が高いので、品質が高いデバイス作製用ウエハを製造できる。
前記のデバイス作製用ウエハの製造方法においては、前記基底面転位密度低減工程により、前記ＳｉＣエピタキシャルウエハのエピタキシャル層中の基底面転位密度が９７％以上低減することが好ましい。
これにより、基底面転位が非常に少ないデバイス作製用ウエハを製造できる。
本発明の基底面転位密度低減工程等で用いる高温真空炉の概要を説明する図。 本実施形態のウエハに行われる処理を模式的に示す図。 ＴＥＤ及びＢＰＤの転位の方向を示す図。 １８００℃で基底面転位密度低減工程が行われた場合のＰＬイメージング法での計測結果の拡大図。 １９００℃で基底面転位密度低減工程が行われた場合のＰＬイメージング法での計測結果の拡大図。 ２０００℃で基底面転位密度低減工程が行われた場合のＰＬイメージング法での計測結果の拡大図。 複数の温度でそれぞれ基底面転位密度低減工程を行った後のウエハをＰＬイメージング法で計測することで得られたＢＰＤの個数の変化を示す図。 基底面転位密度低減工程の温度とＢＰＤの低減率との関係を示すグラフ。 表面粗さが０．４ｎｍを超えることでウエハにステップバンチングが発生することを示す第１の図。 表面粗さが０．４ｎｍを超えることでウエハにステップバンチングが発生することを示す第２の図。 イオン注入工程の後に基底面転位密度低減工程を行う処理を模式的に示す図。 キャップ層を形成してイオンを活性化させた場合において、イオン注入量と加熱温度に応じた表面粗さの値を示すグラフ。 Ｓｉ蒸気圧下での加熱によりイオンを活性化させた場合において、イオン注入量と加熱温度に応じた表面粗さの値を示すグラフ。 図１２及び図１３にＡ，Ｂ，Ｃで示す条件下でウエハの表面を走査型白色干渉顕微鏡で観察した結果を示す図。
次に、図面を参照して本発明の実施形態を説明する。初めに、図１を参照して、本実施形態の単結晶ＳｉＣの製造方法等で用いる高温真空炉１０について説明する。
図１に示すように、高温真空炉１０は、本加熱室２１と、予備加熱室２２と、を備えている。本加熱室２１は、処理対象を１０００℃以上２３００℃以下の温度で加熱することができる。処理対象であるウエハは、少なくとも表面が単結晶ＳｉＣ（例えば、４Ｈ−ＳｉＣ又は６Ｈ−ＳｉＣ）で構成されるＳｉＣウエハ４０、又は、ＳｉＣウエハ４０に単結晶ＳｉＣのエピタキシャル層４１が形成されたＳｉＣエピタキシャルウエハ４２である。予備加熱室２２は、ＳｉＣウエハ４０等を本加熱室２１で加熱する前に予備加熱を行うための空間である。
本加熱室２１には、真空形成用バルブ２３と、不活性ガス注入用バルブ２４と、真空計２５と、が接続されている。真空形成用バルブ２３は、本加熱室２１の真空度を調整することができる。不活性ガス注入用バルブ２４は、本加熱室２１内の不活性ガスの圧力を調整することができる。本実施形態において、不活性ガスとは、例えばＡｒ等の第１８族元素（希ガス元素）のガス、即ち、固体のＳｉＣに対して反応性が乏しいガスであり、窒素ガスを除くガスである。真空計２５は、本加熱室２１内の真空度を測定することができる。
本加熱室２１の内部には、ヒータ２６が備えられている。また、本加熱室２１の側壁及び天井には図略の熱反射金属板が固定されており、この熱反射金属板は、ヒータ２６の熱を本加熱室２１の中央部に向けて反射させるように構成されている。これにより、ＳｉＣウエハ４０等を強力かつ均等に加熱し、１０００℃以上２３００℃以下の温度まで昇温させることができる。なお、ヒータ２６としては、例えば、抵抗加熱式のヒータ又は高周波誘導加熱式のヒータを用いることができる。
高温真空炉１０は、坩堝（収容容器）３０に収容されたＳｉＣウエハ４０等に対して加熱を行う。収容容器３０は、適宜の支持台等に載せられており、この支持台が動くことで、少なくとも予備加熱室から本加熱室まで移動可能に構成されている。収容容器３０は、互いに嵌合可能な上容器３１と下容器３２とを備えている。収容容器３０の下容器３２に設けられた支持部３３は、ＳｉＣウエハ４０等の主面及び裏面の両方を露出させるように、当該ＳｉＣウエハ４０等を支持可能である。ＳｉＣウエハ４０等の主面はＳｉ面であり、結晶面で表現すると（０００１）面である。ＳｉＣウエハ４０等の裏面はＣ面であり、結晶面で表現すると（０００−１）面である。また、ＳｉＣウエハ４０等は上記のＳｉ面、Ｃ面に対してオフ角を有していてもよい。詳細には、＜１１−２０＞方向又は＜１−１００＞方向に対して例えば４度以下のオフ角を有していてもよい。また、Ｃ面を主面としてもよい。ここで、主面とは、ＳｉＣウエハ４０等の面のうち面積が最も大きい２面（図１の上面及び下面）のうちの一方であり、後工程でエピタキシャル層が形成される面のことである。裏面とは、主面の裏側の面である。
収容容器３０は、ＳｉＣウエハ４０等が収容される内部空間の壁面（上面、側面、底面）を構成する部分において、外部側から内部空間側の順に、タンタル層（Ｔａ）、タンタルカーバイド層（ＴａＣ及びＴａ2Ｃ）、及びタンタルシリサイド層（ＴａＳｉ2又はＴａ5Ｓｉ3等）から構成されている。
このタンタルシリサイド層は、加熱を行うことで、収容容器３０の内部空間にＳｉを供給する。また、収容容器３０にはタンタル層及びタンタルカーバイド層が含まれるため、周囲のＣ蒸気を取り込むことができる。これにより、加熱時に内部空間内を高純度のＳｉ雰囲気とすることができる。なお、タンタルシリサイド層を設けることに代えて、固体のＳｉ等のＳｉ源を内部空間に配置してもよい。この場合、加熱時に固体のＳｉが昇華することで、内部空間内を高純度のＳｉ蒸気圧下とすることができる。
ＳｉＣウエハ４０等を加熱する際には、初めに、図１の鎖線で示すように収容容器３０を高温真空炉１０の予備加熱室２２に配置して、適宜の温度（例えば約８００℃）で予備加熱する。次に、予め設定温度（例えば、約１８００℃）まで昇温させておいた本加熱室２１へ収容容器３０を移動させる。その後、圧力等を調整しつつＳｉＣウエハ４０等を加熱する。なお、予備加熱を省略してもよい。
次に、図２を参照してＳｉＣウエハ４０に行われる処理を説明する。図２は、本実施形態のＳｉＣウエハ４０に行われる処理を模式的に示す図である。
ＳｉＣウエハ４０はインゴットから作製される。インゴットは、公知の昇華法又は溶液成長法等によって作製される単結晶ＳｉＣの塊である。ダイヤモンドワイヤ等の切断手段によってＳｉＣのインゴットを所定の間隔で切断することで、インゴットから複数のＳｉＣウエハ４０が作製される（ウエハ作製工程）。ＳｉＣウエハ４０は、例えば円板状である。図２では、ＳｉＣウエハ４０を厚み方向に沿って切断した断面図が模式的に示されている。
なお、ＳｉＣウエハ４０を別の方法で作製してもよい。例えば、インゴットにレーザー照射等でダメージ層を設けた後に、ウエハ形状にして取り出すことができる。また、インゴット等から得られた単結晶ＳｉＣ基板と多結晶ＳｉＣ基板とを貼り合わせた後に、必要に応じて剥離等の処理を行うことで、少なくとも表面が単結晶ＳｉＣのＳｉＣウエハを作製できる。
次に、ＳｉＣウエハ４０に対して、研削工程及び研磨工程が行われる。研削工程では、例えば、ＳｉＣウエハ４０の少なくとも主面を、ダイヤモンドホイール等により機械的に削る処理（研削）を行う。研磨工程では、例えば化学機械研磨等により、ＳｉＣウエハ４０の少なくとも主面が研磨される。なお、研削工程及び研磨工程は、例えば後述のＳｉ蒸気圧エッチング等の化学エッチングによって行うこともできる。
次に、ＳｉＣウエハ４０に対して、エピタキシャル層形成工程が行われる。エピタキシャル層形成工程では、例えば、ＭＳＥ法（準安定溶媒エピタキシー法）等の溶液成長法又はＣＶＤ（化学気相蒸着法）等により、ＳｉＣウエハ４０の主面にエピタキシャル層４１が形成される。なお、ＭＳＥ法では、多結晶ＳｉＣ等からなるシード基板と、シード基板より自由エネルギーの高い単結晶ＳｉＣ等からなるフィード基板と、Ｓｉ融液と、を用いる。シード基板とフィード基板を対向するように配置し、その間にＳｉ融液を介在させた状態で真空下で加熱することにより、シード基板の表面に単結晶ＳｉＣのエピタキシャル層４１を成長させる。また、ＣＶＤとは、サセプタ等の処理装置にＳｉＣウエハ４０を配置し、高温環境下で原料ガスを導入することで、ＳｉＣウエハ４０に短結晶ＳｉＣのエピタキシャル層４１を成長させる。また、上述したように、エピタキシャル層４１が形成されたＳｉＣウエハ４０がＳｉＣエピタキシャルウエハ４２である。
次に、ＳｉＣエピタキシャルウエハ４２に対して、基底面転位密度低減工程が行われる。基底面転位密度低減工程では、ＳｉＣエピタキシャルウエハ４２をＳｉ蒸気圧下で加熱することで、ＳｉＣエピタキシャルウエハ４２のエピタキシャル層中の基底面転位密度が低減される。
基底面転位密度低減工程について詳細に説明する前に、基底面転位について図３を参照して説明する。また、以下の説明では、基底面転位のことをＢＰＤと称する。ＢＰＤは、Ｂａｓａｌ Ｐｌａｎｅ Ｄｉｓｌｏｃａｔｉｏｎの略称である。
ここで、ＢＰＤには、広義のＢＰＤと狭義のＢＰＤが存在する、本明細書において単にＢＰＤと称したときは、広義のＢＰＤを示すものとする。広義のＢＰＤには、以下の４つの転位が含まれる。
広義のＢＰＤの１つ目は、バーガースベクトルがｂ＝＜１１−２０＞／３の転位であり、完全転位としてのＢＰＤである。また、１つ目の転位が狭義のＢＰＤに相当する。なお、転位の方向は、図３に示すように、ＳｉＣの（０００１）面内に平行な転位である。この（０００１）面が基底面に相当する。また、１つ目の転位の安定方向は、＜１１−２０＞である。即ち、１つ目の転位の安定方向は、［１１−２０］，［−１−１２０］，［−２１１０］，［２−１−１０］，［−１２−１０］，［１−２１０］の６つである。従って、１つ目の転位は６種類（１番目と２番目、３番目と４番目、５番目と６番目はそれぞれ実質的に同じであるため、それらを１つと捉えると３種類）存在する。
広義のＢＰＤの２つ目は、１つ目の転位がバーガースベクトルｂ＝＜１−１００＞／３タイプの２本のショックレー部分転位に分解して基底面に存在する転位（ショックレー型欠陥）である。広義のＢＰＤの３つ目は、上記のバーガースベクトルのｂにｃ成分を含むフランク欠陥の部分転位である。広義のＢＰＤの４つ目は、積層欠陥と完全結晶の境界に存在する部分転位である。
ＢＰＤ密度が高い場合、半導体デバイスの通電性能が劣化し易くなる。ＴＥＤ（ｔｈｒｅａｄｉｎｇ ｅｄｇｅ ｄｉｓｌｏｃａｔｉｏｎ、貫通刃状転位）は、図３に示すように、ＳｉＣの＜０００１＞方向に平行な転位の１種である。従って、ＴＥＤは基底面を垂直に貫通するように形成されている。ＴＥＤは、半導体デバイスの性能に影響がないとされている。
ＳｉＣエピタキシャルウエハ４２を加熱することで、その表面に存在しているＢＰＤの先端がＴＥＤに変化する。また、このＴＥＤが基底面内で滑ることでＢＰＤが短くなっていき、ＳｉＣエピタキシャルウエハ４２の表面からＢＰＤが除去される。また、基底面内でのＴＥＤの滑りを十分に生じさせるためには、高いエネルギーが必要になる。そのため、基底面転位密度低減工程での温度を高くすることが好ましい。
ここで、ＳｉＣエピタキシャルウエハ４２を高温で加熱する場合、表面からＳｉが脱離することにより、表面が荒れてしまう。しかし、Ｓｉの脱離を防ぐために表面にキャップ層を形成する場合、キャップ層を形成する工程、及び、キャップ層を除去する工程が必要となるため、処理に掛かる時間が長くなる。また、条件によっては、キャップ層を形成しても表面荒れを防止できなかったり、キャップ層とエピタキシャル層とが反応したりする可能性がある。以上を考慮し、本実施形態では、キャップ層を形成する工程を行わずに、Ｓｉ蒸気圧下でＳｉＣエピタキシャルウエハ４２を加熱することにより、基底面転位密度低減工程を行う。
本実施形態では、基底面転位密度低減工程は、ＳｉＣエピタキシャルウエハ４２をＳｉ蒸気圧下で加熱するＳｉ蒸気圧エッチングによって行われる。具体的には、ＳｉＣエピタキシャルウエハ４２を収容容器３０に収容し、Ｓｉ蒸気圧下で高温真空炉１０を用いて高温（具体的な温度は後述）で加熱を行う。なお、この加熱時において、Ｓｉ蒸気以外にも不活性ガスを供給してもよい。不活性ガスを供給することでＳｉＣエピタキシャルウエハ４２のエッチング速度を低下させることができる。なお、Ｓｉ蒸気及び不活性ガス以外には、他の蒸気の発生源は使用されない。この条件でＳｉＣエピタキシャルウエハ４２が加熱されることで、表面が平坦化されつつエッチングされる。具体的には、以下に示す反応が行われる。簡単に説明すると、ＳｉＣエピタキシャルウエハ４２がＳｉ蒸気圧下で加熱されることで、ＳｉＣエピタキシャルウエハ４２のＳｉＣが熱分解ならびにＳｉとの化学反応によってＳｉ2Ｃ又はＳｉＣ2等になって昇華するとともに、Ｓｉ雰囲気下のＳｉがＳｉＣエピタキシャルウエハ４２の表面でＣと結合して自己組織化が起こり平坦化される。
（１） ＳｉＣ（ｓ） → Ｓｉ（ｖ） ＋ Ｃ（ｓ）
（２） ２ＳｉＣ（ｓ） → Ｓｉ（ｖ） ＋ ＳｉＣ2（ｖ）
（３） ＳｉＣ（ｓ） ＋ Ｓｉ（ｖ） → Ｓｉ2Ｃ（ｖ）
従って、Ｓｉ蒸気圧エッチングを行うことで、仮にＳｉの脱離が生じた場合であっても、自己組織化が起こることで、ＳｉＣエピタキシャルウエハ４２の表面の平坦さが維持されるか平坦さが向上する。そのため、基底面転位密度低減工程においては、キャップ層の形成が不要となる。以上のようにして、ＳｉＣエピタキシャルウエハ４２のエピタキシャル層中のＢＰＤが低減される。また、基底面転位密度低減工程を行う時間長さは、実験及び処理条件等を考慮して予め定められている。なお、以下の説明では、基底面転位密度低減工程が行われた後のＳｉＣエピタキシャルウエハ４２をデバイス作製用ウエハ４３と称することがある。
次に、デバイス作製用ウエハ４３に対して、イオン注入工程が行われる。イオン注入工程では、対象物にイオンを注入する機能を有するイオン注入装置を用いて、デバイス作製用ウエハ４３にイオンが注入される。これにより、デバイス作製用ウエハ４３（詳細にはエピタキシャル層４１）の表面の全面又は一部に選択的に不純物としてのイオン（アルミニウムイオン等）が注入される。
デバイス作製用ウエハ４３には、イオンが注入されることでイオン注入領域４４が形成される。また、注入されるイオンのエネルギー等にも依存するが、一般的にはイオン注入領域４４の表面近傍には、イオン濃度が不十分な領域が存在する。
次に、デバイス作製用ウエハ４３に対して、活性平坦化工程が行われる。活性平坦化工程では、上述したＳｉ蒸気圧エッチングが行われる。Ｓｉ蒸気圧エッチングは高温で行われるため、デバイス作製用ウエハ４３に注入されたイオンが活性化する。また、活性平坦化工程でエッチングが行われることにより、デバイス作製用ウエハ４３の表面のイオン濃度が不十分な領域が除去される。なお、デバイス作製用ウエハ４３にステップバンチング（複数のＳｉＣ層が束になるようにして形成された段差、例えば高さが１ｎｍ以上の段差）が発生していた場合であっても、それを分解して除去することができる。その後、デバイス作製用ウエハ４３をデバイス単位に分割したり、作製するデバイスに応じた処理を行ったりするデバイス作製工程が行われることで、半導体デバイスが作製される。
基底面転位密度低減工程と活性平坦化工程は、Ｓｉ蒸気圧下でウエハを加熱する点で共通するが、目的が異なるため処理条件も異なる。具体的には、高温で加熱する方がＢＰＤ密度が低減され易いので、基底面転位密度低減工程での温度は、活性平坦化工程での温度よりも高い。また、基底面転位密度低減工程では、エッチングは不要であり、むしろ高速のエッチングが行われるとエピタキシャル層が無駄に除去されるため、エッチング速度が遅いことが好ましい。これに対し、活性平坦化工程では、表面から数十から１００ｎｍ程度の深さのイオン濃度が不十分な領域を除去するため、基底面転位密度低減工程と比較して速いエッチング速度が許容される。従って、基底面転位密度低減工程中のエッチング速度は、活性平坦化工程のエッチング速度よりも遅い。ここで、一般的には、温度が高くなるに連れて、エッチング速度は速くなる。従って、基底面転位密度低減工程での温度を高くした場合、エッチング速度が速くなってしまう。ここで、Ｓｉ蒸気圧エッチングは、不活性ガス圧が高くなるに連れて、エッチング速度が遅くなるという性質を有している。そのため、本実施形態では、基底面転位密度低減工程中の不活性ガス圧を、活性平坦化工程中の不活性ガス圧より高くすることで、温度の高さとエッチング速度の遅さを両立している。
また、基底面転位密度低減工程での温度、エッチング速度、又は不活性ガス圧とは、例えば基底面転位密度低減工程中に計測された値の平均値であってもよいし、目標値（設定値）であってもよい。
次に、図４から図８を参照して、本実施形態の基底面転位密度低減工程を各種条件を変えて行った実験の結果について説明する。この実験では、準備したＳｉＣエピタキシャルウエハ４２に対して、基底面転位密度低減工程の前及び後にＰＬ（フォトルミネッセンス）イメージング法を行うことで、ＢＰＤがどの程度低減したかを評価した。
また、本実験で用いたＳｉＣエピタキシャルウエハ４２は、オフ角が４度で結晶多形が４Ｈ−ＳｉＣであり、（０００１）Ｓｉ面に１０μｍのエピタキシャル層４１が形成されている。また、ＳｉＣエピタキシャルウエハ４２には、窒素イオンがドーピングされており、キャリア濃度は１×１０16ａｔｏｍｓ／ｃｍ3である。また、ＰＬイメージング法では、レーザテック社製のＳＩＣＡ８８を用いてランプ波長３１３ｎｍ及びバンドパスフィルタを４００ｎｍ−６７８ｎｍにしてＢＰＤを観察した。また、基底面転位密度低減工程では、不活性ガス圧が１３ｋＰａであり、処理時間は３分である。また、基底面転位密度低減工程の温度とＢＰＤ密度の低減率との関係を調べるため、温度を１７００℃、１８００℃、１９００℃、１９５０℃、２０００℃、及び２０５０℃と変えてこの実験を行った。
図４、図５、及び図６には、それぞれ、１８００℃、１９００℃、及び２０００℃で基底面転位密度低減工程が行われた場合のＰＬイメージング法での計測結果の拡大図が示されている。これらの図に示すように、ＰＬイメージング法を行うことにより、ＢＰＤが消滅したか否か、ＢＰＤが短くなったか否か等を判定することができる。
図７には、温度が１８００℃、１９００℃、１９５０℃、及び２０００℃の４つについてＰＬイメージング法により得られたウエハ全体の計測結果が示されている。図７に示すように、温度が高くなるに連れて、ＢＰＤの個数が大幅に低減する。特に、温度が１９００℃の場合は、１０７３個あったＢＰＤが２１３個に低減しているため、ＢＰＤの低減率は８０．１％である。また、温度が１９５０℃の場合は、１６４個あったＢＰＤが４個に低減したため、ＢＰＤの低減率は９７．６％である。また、温度が２０００℃の場合は、８３６個あったＢＰＤが１０個に低減しているため、ＢＰＤの低減率は９８．８％である。また、図８には、今回実験を行った全ての温度でのＢＰＤの低減率が示されている。
図７及び図８に示すように、１９５０℃を境界として、ウエハの略全てのＢＰＤが消滅している。従って、基底面転位密度低減工程は、１９５０℃以上で行うことが好ましく、２０００℃以上で行うことが更に好ましい。
上述したように、狭義のＢＰＤは６種類（３種類）存在する。狭義の６種類のＢＰＤは、大きな偏りなくある程度均等に存在していると考えられる。ここで、本実施形態の方法により９８．８％という高いＢＰＤの低減率が実現されているため、狭義の６種類のＢＰＤのそれぞれが、本実施形態の基底面転位密度低減工程によって除去されていることは明らかである。また、広義のＢＰＤは４種類存在する。これらの存在比率は均等ではないが、本実施形態の方法により９８．８％という高いＢＰＤの低減率が実現されているため、広義の４種類のＢＰＤのそれぞれが、本実施形態の基底面転位密度低減工程によって除去されていると推測できる。
また、基底面転位密度低減工程の処理環境及び処理時間によっては、ウエハ表面にステップバンチングが発生することがある。例えば、エッチング速度が低過ぎる条件で過剰なエッチングを行った場合（即ち、例えば温度が高い条件で長時間の処理を行ったり、不活性ガスの圧力が低い条件で長時間の処理を行ったりする場合）、ステップバンチングが発生し易くなる。また、従って、ステップバンチングが発生しない処理環境及び処理時間で基底面転位密度低減工程が行われることが好ましい。
図９には、上記の実験と同じ条件で、処理時間が３分のウエハと処理時間が１５分のウエハの表面を観察した結果が示されている。処理時間が３分のウエハには直線状の部分が殆ど確認できないのでステップバンチングが全く又は殆ど存在していない。これに対し、処理時間が１５分のウエハには図の上下に沿う直線状の部分が存在しており、これらはステップバンチングを示している。また、ステップバンチングが発生することで表面粗さ（算術平均粗さＲａ）が上昇する傾向にある。図９では、ステップバンチングが存在していないウエハの表面粗さが０．１３ｎｍであり、ステップバンチングが存在しているウエハの表面粗さが０．４３ｎｍである。また、図１０には、更に条件を変えて基底面転位密度低減工程を行った後における、ウエハの表面の観察結果及びその表面粗さの計測結果が示されている。図１０に示すように、表面粗さが０．５１ｎｍ及び０．４７ｎｍではステップバンチングが発生しており、表面粗さが０．４４ｎｍでは局所的に（矢印で示した箇所に）ステップバンチングが発生しており、表面粗さが０．３８ｎｍではステップバンチングが発生していない。以上により、ステップバンチングが発生することで表面粗さが０．４ｎｍを超えると考えられる。従って、「基底面転位密度低減工程後にステップバンチングが発生しない処理環境及び処理時間」は、「基底面転位密度低減工程後に表面粗さが０．４ｎｍ以下となる処理環境及び処理時間」とおおよそ同じである。
なお、エピタキシャル層の厚みが大きくなるに連れて、ウエハの表面が荒れ易くなる可能性がある。しかし、現在一般的に用いられている厚み（１０μｍ、３０μｍ）では表面荒れの発生し易さが大きく変化しないことが出願人によって確かめられている。また、これら以外の厚みのエピタキシャル層を形成する場合であっても、基底面転位密度低減工程後に表面粗さが０．４ｎｍ以下となる処理環境及び処理時間を設定すれば、ステップバンチング等の表面荒れを抑制つつ、ＢＰＤを十分に低減できる。なお、要求されるウエハの品質等によっては、基底面転位密度低減工程後に表面粗さが０．１ｎｍ以下、０．２ｎｍ以下、又は０．３ｎｍ以下となる処理環境及び処理時間を設定することが好ましい。
次に、図１１を参照して、基底面転位密度低減工程と活性平坦化工程とを同時に行う変形例について説明する。本実施形態では、イオン注入工程の前に基底面転位密度低減工程を行うが、本変形例では、イオン注入工程の後に基底面転位密度低減工程を行う。なお、本実施形態において、基底面転位密度低減工程と活性平坦化工程は、目的及び条件は異なるが、何れもＳｉ蒸気圧下での加熱である。従って、本変形例では、基底面転位密度低減工程と活性平坦化工程を同時に行う。これにより、工程数を減らすことができるので、製造時間及び製造コストを低減することができる。
基底面転位密度低減工程を行うタイミングが異なっても、好ましい処理条件及び達成される表面粗さは本実施形態と同じである。従って、本変形例においても、基底面転位密度低減工程は、１９５０℃以上で行うことが好ましく、２０００℃以上で行うことが更に好ましい。また、本変形例においても、０．４ｎｍ以下の表面粗さを実現できる。
次に、イオン注入工程でのイオン注入量及び活性化時の加熱温度が、ウエハの表面粗さに与える影響について説明する。ここで、非特許文献１には、イオン注入量が多くなるに連れて、活性化後の表面粗さが高くなることが記載されている。また、非特許文献１には、カーボンキャップを形成することで、活性化後の表面粗さを低くすることが記載されているが、例えばイオン注入量が多い場合においては表面粗さ（Ｒｍｓ）が０．４ｎｍを超えるデータも記載されている。従って、活性化後の表面粗さを向上させることが望まれている。
本願発明者は、本実施形態及び変形例の方法で作成したウエハの表面粗さが低いことに着目し、イオン注入量及び活性化時の加熱温度が表面粗さに与える影響について検証する実験を行った。具体的には、イオン注入量を異ならせたり、加熱温度を異ならせたりして活性化を行い、活性化後の表面粗さを計測した。また、この実験を、従来のカーボンキャップ法、本実施形態及び変形例の方法（Ｓｉ蒸気圧下での加熱）の何れに対しても行い、結果を比較した。なお、カーボンキャップ法を用いる場合、カーボンキャップを除去した後の表面粗さを計測した。
また、活性化時の加熱温度とは、本実施形態では活性平坦化工程での加熱温度であり、上記変形例では基底面転位密度低減工程での加熱温度である。また、イオン注入量とは、単位面積あたりに注入するイオン数を意味する。従って、イオン注入量をイオン注入密度と称することもできる。
この実験の加熱条件は、活性化時の加熱温度が１７００℃〜２０００℃の４点であり、加熱時間が２分であり、圧力が１３ｋＰａ（Ａｒ雰囲気）である。また、実験に用いるウエハは、結晶多型が４Ｈ−ＳｉＣであり、オフ角が４度で主面がＳｉ面であり、ＣＭＰによる研摩後であり、１０μｍのエピタキシャル層（ｎ−ｔｙｐｅ １×１０16／ｃｍ3）が形成されている。また、イオン注入はウエハの温度が５００℃の状況下でＡｌイオンを多段注入し、イオン注入量は、１×１０14ａｔｏｍｓ／ｃｍ2〜１×１０16ａｔｏｍｓ／ｃｍ2の４点である。また、表面粗さの評価には、走査型白色干渉顕微鏡（ＣＳＩ）を用いた。
図１２は、カーボンキャップ法で活性化を行った場合の実験結果を示すグラフである。図１２のグラフは横軸がイオン注入量であり、縦軸が表面粗さ（Ｒａ）である。また、グラフの各プロットに記載されている温度は、活性化時の加熱温度である。また、下側のグラフは、上側のグラフの縦軸のスケールを変更したグラフである。図１２に示すように、基本的には加熱温度が高くなるに連れて表面粗さが高くなっており、特に加熱温度が２０００℃の場合は表面粗さが特に高くなっている。また、イオン注入量に関しては、例えば加熱温度が２０００℃の場合はイオン注入量が多くなるに連れて表面粗さが高くなっており、特にイオン注入量が５×１０15ａｔｏｍｓの場合は、表面粗さが非常に高くなっている。また、加熱温度が１９００℃の場合でも、１×１０15ａｔｏｍｓの条件において表面粗さが上述の０．４ｎｍを超えており、ステップバンチングが発生している（図１４のＡを参照）。以上の結果及び非特許文献１のデータを考慮すると、加熱温度が高温（例えば１９００℃以上）かつイオン注入量が多い場合（例えば１×１０15ａｔｏｍｓより多い場合）に、表面粗さが高くなる可能性があることが分かる。更に言えば、このような処理条件では半導体デバイスを作製するために要求される仕様を満たさない可能性があるため、このような処理条件を実際に採用することはできず、加熱温度又はイオン注入量を低減せざるを得ない。
なお、特許文献２の実施例１には、イオン注入量について「１×１０19ａｔｏｍｓ／ｃｍ3、ウエハ表面から５００ｎｍの条件」と記載されている。イオン注入量の単位は、厳密には面積あたりの注入原子量を示す「ａｔｏｍｓ／ｃｍ2」であるが、体積あたりの注入原子量を示す「ａｔｏｍｓ／ｃｍ3」が用いられることもある。特許文献２の１×１０19ａｔｏｍｓ／ｃｍ3をウエハ表面から５００ｎｍにイオンが注入されている条件で単位を変換すると、５×１０14ａｔｏｍｓ／ｃｍ2となる。従って、特許文献２に記載されているイオン注入量では、イオン注入量に起因する表面荒れがあまり生じていない可能性がある。また、特許文献２の図６では、表面粗さが０．４ｎｍ以下のウエハも記載されているが、図６はオフ角が０°のウエハを用いた場合の実験結果であり、オフ角が０°のウエハとオフ角を有するウエハとでは表面粗さを低減させるための条件が異なるため、特許文献２と同じ処理を行ったとしても、オフ角が０°のウエハで同程度の表面粗さが実現できない可能性がある。
図１３は、本実施形態及び変形例の方法で活性化を行った場合の実験結果を示すグラフである。このグラフに示すように、加熱温度及びイオン注入量に関係なく、十分に低い（０．４ｎｍ以下）の表面粗さが実現できていることがわかる。また、何れの場合においてもステップバンチングが発生していない（例えば図１３及び図１４のＢ及びＣを参照）。従って、従来は表面粗さが高くなって採用できない処理条件においても、本実施形態及び変形例の方法で活性化を行うことで、十分に低い表面粗さが実現できる。その結果、高い加熱温度又は多いイオン注入量で処理を行うことができる。ここで、高い加熱温度で活性化を行うことで、電気特性に優れたウエハを作製することができる。具体的には、低いシート抵抗、高い電子移動度、高いチャネル移動度を実現できる。
また、イオン注入量は、製造メーカ及びデバイスの特性等に応じて異なる。本実施形態及び変形例の方法は、多いイオン注入量だけでなく、もちろん少ないイオン注入量にも対応可能であるため、汎用性が高い。
上述したように、基底面転位密度低減工程は１９５０℃以上で行うことが好ましい。仮に、カーボンキャップ法を用いて基底面転位密度低減工程と同時に活性化を行う場合、加熱温度を１９５０℃以上にすると、表面粗さが非常に高くなる可能性がある。この点、図１１の変形例では、１９５０℃以上にしても表面粗さが高くならない。従って、この変形例では、工程数の低減、低い基底面転位密度、低い表面粗さ、及び電気特性の向上の全てを同時に達成することができる。
また、本実施形態及び変形例の方法で製造されたウエハは、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）タイプのデバイス又はショットキーダイオードの製造に特に有用である。具体的には、ＭＯＳタイプのデバイスにおいては求められるイオン注入量が領域毎に異なる。そのため、様々なイオン注入量に対応可能な方法を有効に活用できる。また、この方法で作製されたウエハは表面粗さが低い、言い換えればステップバンチングが少ない。ここで、ステップバンチングは酸化膜形成の際に酸化膜の厚みムラの原因となる。具体的には、ステップバンチングの発生箇所近傍の膜厚の薄い部分と厚い部分の境界において、ＭＯＳデバイス又はショットキーダイオードの不良に繋がる電界集中が発生し易くなる。従って、ステップバンチングが少ない本実施形態及び変形例のウエハ（又はウエハを分割して作製されるチップ）は、信頼性が高いＭＯＳデバイス又はショットキーダイオードの製造に特に適している。また、上述したように、このウエハは電気特性も優れているため、この観点においても、信頼性が高いＭＯＳデバイス又はショットキーダイオードの製造に適している。具体的には、このウエハを用いることで、低いシート抵抗、高い電子移動度、高いチャネル移動度を有するＭＯＳデバイス又はショットキーダイオードを製造できる。
以上に説明したように、本実施形態又は変形例のデバイス作製用ウエハ４３の製造方法では、ＳｉＣウエハ４０に単結晶ＳｉＣのエピタキシャル層４１が形成されたＳｉＣエピタキシャルウエハ４２に対して、当該ＳｉＣエピタキシャルウエハ４２のエピタキシャル層中に存在する基底面転位密度を低減させる基底面転位密度低減工程を行って、半導体デバイスを作製するために用いられるデバイス作製用ウエハ４３を製造する。基底面転位密度低減工程では、ＳｉＣエピタキシャルウエハ４２にキャップ層を形成することなく、基底面転位密度を低減させるために必要な所定時間にわたって、Ｓｉ蒸気圧下でＳｉＣエピタキシャルウエハ４２を加熱することで、表面荒れを抑制しつつ基底面転位密度を低減する。
これにより、Ｓｉ蒸気圧下でＳｉＣエピタキシャルウエハ４２を加熱することで、表面荒れが発生しにくいので、基底面転位密度低減工程時においてキャップ層が不要となる。そのため、キャップ層の形成及び除去に関する工程を無くしつつ、表面荒れを抑制できる。
また、本実施形態のデバイス作製用ウエハ４３の製造方法は、イオン注入工程と、活性平坦化工程と、を含む。イオン注入工程では、ＳｉＣエピタキシャルウエハ４２にイオンを注入する。活性平坦化工程では、イオン注入工程でイオンが注入されたＳｉＣエピタキシャルウエハ４２をＳｉ蒸気圧下で加熱することで、当該イオンを活性化するとともに、ＳｉＣエピタキシャルウエハ４２の表面荒れを抑制する。基底面転位密度低減工程は、活性平坦化工程とは別工程である。
これにより、基底面転位の除去に特に適した条件で、基底面転位密度低減工程を行うことができる。また、イオン注入後にＳｉ蒸気圧下で加熱を行って活性化を行うことで、仮にイオン注入量が多かったり、活性化時の加熱温度が高かったりしても、表面粗さの上昇を抑えつつ、電気特性を向上させることができる。
また、本実施形態のデバイス作製用ウエハ４３の製造方法において、基底面転位密度低減工程は、イオン注入工程の前に行われる。
これにより、イオン注入によりエピタキシャル層４１の性質が変化する前に基底面転位密度低減工程が行われるので、基底面転位を一層確実に除去することができる。
また、本実施形態のデバイス作製用ウエハ４３の製造方法において、基底面転位密度低減工程での温度が、活性平坦化工程での温度よりも高い。
これにより、基底面転位密度を十分に低減するための比較的高い温度で、基底面転位密度低減工程を行うことができる。
また、本実施形態のデバイス作製用ウエハ４３の製造方法において、基底面転位密度低減工程中のエッチング速度が、活性平坦化工程中のエッチング速度よりも遅い。
これにより、基底面転位密度低減工程において、ＳｉＣエピタキシャルウエハ４２のエピタキシャル層４１が過剰に除去されることを防止できる。
また、変形例のデバイス作製用ウエハ４３の製造方法において、基底面転位密度低減工程では、イオン注入工程で注入されたイオンを活性化するとともに、ＳｉＣエピタキシャルウエハ４２の表面を平坦化する。
これにより、工程数を減らすことができる。また、イオン注入後にＳｉ蒸気圧下で加熱を行って活性化を行うことで、仮にイオン注入量が多かったり、活性化時の加熱温度が高かったりしても、表面粗さの上昇を抑えつつ、電気特性を向上させることができる。
また、本実施形態又は変形例のデバイス作製用ウエハ４３の製造方法において、ＳｉＣエピタキシャルウエハ４２は、＜１１−２０＞方向又は＜１−１００＞方向に対して４度以下のオフ角を有していていることが好ましい。
これにより、イオンの活性化時における表面粗さの上昇をより確実に抑えることができる。
また、本実施形態又は変形例のデバイス作製用ウエハ４３の製造方法において、基底面転位密度低減工程での温度が１９５０℃以上２２００℃以下である。
これにより、基底面転位密度を十分に低減することができる。
また、本実施形態又は変形例のデバイス作製用ウエハ４３の製造方法では、基底面転位密度低減工程を行った後のデバイス作製用ウエハの表面粗さ（Ｒａ）が０．４ｎｍ以下となる処理環境及び処理時間で当該基底面転位密度低減工程を行う。
これにより、デバイス作製用ウエハ４３にステップバンチングが生じていない可能性が高いので、品質が高いデバイス作製用ウエハ４３を製造できる。
また、本実施形態又は変形例のデバイス作製用ウエハ４３の製造方法において、前記基底面転位密度低減工程により、前記ＳｉＣエピタキシャルウエハ４２のエピタキシャル層中の基底面転位密度が９７％以上低減する。
これにより、基底面転位が非常に少ないデバイス作製用ウエハ４３を製造できる。
以上に本発明の好適な実施の形態を説明したが、上記の構成は例えば以下のように変更することができる。
上記実施形態で説明した製造工程は一例であり、工程の順序を入れ替えたり、一部の工程を省略したり、他の工程を追加したりすることができる。例えば、図１１を用いて説明したように、基底面転位密度低減工程は、イオン注入工程よりも後に行ってもよい。この場合、例えば、活性平坦化工程と基底面転位密度低減工程とを同時に行うこともできる。
上記で説明した温度条件及び圧力条件等は一例であり、適宜変更することができる。また、上述した高温真空炉１０以外の加熱装置を用いたり、多結晶のＳｉＣウエハ４０を用いたり、収容容器３０と異なる形状又は素材の容器を用いたりしても良い。例えば、収容容器の外形は円柱状に限られず、立方体状又は直方体状であっても良い。
１０ 高温真空炉
４０ ＳｉＣウエハ
４１ エピタキシャル層
４２ ＳｉＣエピタキシャルウエハ
４３ デバイス作製用ウエハ

Claims (10)

  1. ＳｉＣウエハに単結晶ＳｉＣのエピタキシャル層が形成されたＳｉＣエピタキシャルウエハに対して、当該ＳｉＣエピタキシャルウエハのエピタキシャル層中に存在する基底面転位密度を低減させる基底面転位密度低減工程を行って、半導体デバイスを作製するために用いられるデバイス作製用ウエハを製造する方法において、
    前記基底面転位密度低減工程では、基底面転位密度を低減させるために必要な所定時間にわたって、前記ＳｉＣエピタキシャルウエハにキャップ層を形成することなく、Ｓｉ蒸気圧下で前記ＳｉＣエピタキシャルウエハを加熱することで、表面荒れを抑制しつつ基底面転位密度を低減することを特徴とするデバイス作製用ウエハの製造方法。
  2. 請求項１に記載のデバイス作製用ウエハの製造方法であって、
    前記ＳｉＣエピタキシャルウエハにイオンを注入するイオン注入工程と、
    前記イオン注入工程で前記イオンが注入された前記ＳｉＣエピタキシャルウエハをＳｉ蒸気圧下で加熱することで、当該イオンを活性化するとともに、前記ＳｉＣエピタキシャルウエハの表面を平坦化する活性平坦化工程と、
    を含み、
    前記基底面転位密度低減工程は、前記活性平坦化工程とは別工程であることを特徴とするデバイス作製用ウエハの製造方法。
  3. 請求項２に記載のデバイス作製用ウエハの製造方法であって、
    前記基底面転位密度低減工程は、前記イオン注入工程の前に行われることを特徴とするデバイス作製用ウエハの製造方法。
  4. 請求項２に記載のデバイス作製用ウエハの製造方法であって、
    前記基底面転位密度低減工程での温度が、前記活性平坦化工程での温度よりも高いことを特徴とするデバイス作製用ウエハの製造方法。
  5. 請求項２に記載のデバイス作製用ウエハの製造方法であって、
    前記基底面転位密度低減工程中のエッチング速度が、前記活性平坦化工程中のエッチング速度よりも遅いことを特徴とするデバイス作製用ウエハの製造方法。
  6. 請求項１に記載のデバイス作製用ウエハの製造方法であって、
    前記ＳｉＣエピタキシャルウエハにイオンを注入するイオン注入工程を含み、
    前記基底面転位密度低減工程は、前記イオン注入工程の後に行われ、
    前記基底面転位密度低減工程では、更に、前記イオン注入工程で注入された前記イオンを活性化するとともに、前記ＳｉＣエピタキシャルウエハの表面を平坦化することを特徴とするデバイス作製用ウエハの製造方法。
  7. 請求項２に記載のデバイス作製用ウエハの製造方法であって、
    前記ＳｉＣエピタキシャルウエハは、＜１１−２０＞方向又は＜１−１００＞方向に対して４度以下のオフ角を有していていることを特徴とするデバイス作製用ウエハの製造方法。
  8. 請求項１に記載のデバイス作製用ウエハの製造方法であって、
    前記基底面転位密度低減工程での温度が１９５０℃以上２２００℃以下であることを特徴とするデバイス作製用ウエハの製造方法。
  9. 請求項１に記載のデバイス作製用ウエハの製造方法であって、
    前記基底面転位密度低減工程を行った後の前記デバイス作製用ウエハの表面粗さ（Ｒａ）が０．４ｎｍ以下となる処理環境及び処理時間で当該基底面転位密度低減工程を行うことを特徴とするデバイス作製用ウエハの製造方法。
  10. 請求項１に記載のデバイス作製用ウエハの製造方法であって、
    前記基底面転位密度低減工程により、前記ＳｉＣエピタキシャルウエハのエピタキシャル層中の基底面転位密度が９７％以上低減することを特徴とするデバイス作製用ウエハの製造方法。
JP2020548608A 2018-09-21 2019-09-19 デバイス作製用ウエハの製造方法 Withdrawn JPWO2020059810A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018178074 2018-09-21
JP2018178074 2018-09-21
JP2018209202 2018-11-06
JP2018209202 2018-11-06
PCT/JP2019/036803 WO2020059810A1 (ja) 2018-09-21 2019-09-19 デバイス作製用ウエハの製造方法

Publications (1)

Publication Number Publication Date
JPWO2020059810A1 true JPWO2020059810A1 (ja) 2021-08-30

Family

ID=69888483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020548608A Withdrawn JPWO2020059810A1 (ja) 2018-09-21 2019-09-19 デバイス作製用ウエハの製造方法

Country Status (6)

Country Link
US (1) US20220002905A1 (ja)
EP (1) EP3854916A4 (ja)
JP (1) JPWO2020059810A1 (ja)
CN (1) CN112930422A (ja)
TW (1) TW202033849A (ja)
WO (1) WO2020059810A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11987902B2 (en) * 2020-07-27 2024-05-21 Globalwafers Co., Ltd. Manufacturing method of silicon carbide wafer and semiconductor structure
CN115058765B (zh) * 2022-05-18 2024-06-28 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5561676B2 (ja) * 2010-07-21 2014-07-30 学校法人関西学院 ＳｉＣ半導体ウエーハ熱処理装置
JP5958949B2 (ja) * 2011-05-26 2016-08-02 一般財団法人電力中央研究所 炭化珪素基板、炭化珪素ウェハ、炭化珪素ウェハの製造方法及び炭化珪素半導体素子
TWI600081B (zh) * 2012-11-16 2017-09-21 Toyo Tanso Co Ltd Surface treatment method of single crystal silicon carbide substrate and single crystal silicon carbide substrate
JP6093154B2 (ja) * 2012-11-16 2017-03-08 東洋炭素株式会社 収容容器の製造方法
JP5934633B2 (ja) 2012-11-16 2016-06-15 東洋炭素株式会社 単結晶ＳｉＣ基板の表面処理方法及び単結晶ＳｉＣ基板の製造方法
JP6080075B2 (ja) * 2013-06-13 2017-02-15 学校法人関西学院 ＳｉＣ基板の表面処理方法
JP6247566B2 (ja) * 2014-02-28 2017-12-13 東洋炭素株式会社 加熱処理容器、加熱処理容器集合体、及び、半導体素子製造装置
JP6232329B2 (ja) * 2014-03-31 2017-11-15 東洋炭素株式会社 ＳｉＣ種結晶の加工変質層の除去方法、ＳｉＣ種結晶及びＳｉＣ基板の製造方法
US10665465B2 (en) * 2014-11-18 2020-05-26 Kwansei Gakuin Educational Foundation Surface treatment method for SiC substrate
CN105244255B (zh) * 2015-08-27 2019-03-05 中国电子科技集团公司第十三研究所 一种碳化硅外延材料及其生产方法

Also Published As

Publication number Publication date
EP3854916A1 (en) 2021-07-28
CN112930422A (zh) 2021-06-08
EP3854916A4 (en) 2022-06-22
WO2020059810A1 (ja) 2020-03-26
TW202033849A (zh) 2020-09-16
US20220002905A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
JP4964672B2 (ja) 低抵抗率炭化珪素単結晶基板
TWI313892B (en) Low 1c screw dislocation 3 inch silicon carbide wafer
EP1807558B1 (en) Method for producing 100 mm silicon carbide wafer with low micropipe density
JP5607781B2 (ja) 大面積で均一な低転位密度ＧａＮ基板およびその製造プロセス
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP6232329B2 (ja) ＳｉＣ種結晶の加工変質層の除去方法、ＳｉＣ種結晶及びＳｉＣ基板の製造方法
JP7008063B2 (ja) 改質ＳｉＣウエハの製造方法及びエピタキシャル層付きＳｉＣウエハの製造方法
CN107002288B (zh) 碳化硅基板的表面处理方法
WO2011122368A1 (ja) 単結晶３Ｃ－ＳｉＣ基板の製造方法およびそれによって得られた単結晶３Ｃ－ＳｉＣ基板
JP6757955B2 (ja) ｎ型ＳｉＣ単結晶基板及びその製造方法、並びにＳｉＣエピタキシャルウェハ
US11081347B2 (en) Method for manufacturing silicon-carbide semiconductor element
TWI659463B (zh) 碳化矽基板之蝕刻方法及收容容器
JP2024038313A (ja) ＳｉＣウエハの製造方法
JPWO2020059810A1 (ja) デバイス作製用ウエハの製造方法
JP5786759B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
TW202113172A (zh) 碳化矽種晶及其製造方法、已使碳化矽種晶成長的碳化矽鑄錠及其製造方法、由碳化矽鑄錠所製造的碳化矽晶圓及其製造方法以及附磊晶膜的碳化矽晶圓及其製造方法
WO2018232080A1 (en) Two-stage seeded growth of large aluminum nitride single crystals
JP2005314167A (ja) 炭化珪素単結晶成長用種結晶とその製造方法及びそれを用いた結晶成長方法
JP7194407B2 (ja) 単結晶の製造方法
JP6628673B2 (ja) エピタキシャル炭化珪素単結晶ウェハの製造方法
TW202129093A (zh) 半導體基板的製造方法以及半導體基板的製造裝置
JP6820785B2 (ja) 炭化珪素単結晶の製造方法
KR20240088776A (ko) 헤테로에피택셜막의 제작방법
JP2011184226A (ja) エピタキシャル成長用基板、窒化物系化合物半導体基板及び窒化物系化合物半導体自立基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220920

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20230906