JPWO2018116814A1 - 表示装置および製造方法 - Google Patents

表示装置および製造方法 Download PDF

Info

Publication number
JPWO2018116814A1
JPWO2018116814A1 JP2018557651A JP2018557651A JPWO2018116814A1 JP WO2018116814 A1 JPWO2018116814 A1 JP WO2018116814A1 JP 2018557651 A JP2018557651 A JP 2018557651A JP 2018557651 A JP2018557651 A JP 2018557651A JP WO2018116814 A1 JPWO2018116814 A1 JP WO2018116814A1
Authority
JP
Japan
Prior art keywords
light emitting
electrode
unit
drive
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018557651A
Other languages
English (en)
Other versions
JP6740374B2 (ja
Inventor
勝次 井口
剛史 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2018116814A1 publication Critical patent/JPWO2018116814A1/ja
Application granted granted Critical
Publication of JP6740374B2 publication Critical patent/JP6740374B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)
  • Control Of El Displays (AREA)

Abstract

低欠陥かつ後部止まりで表示装置を製造可能にする。集積回路チップは、発光ユニット（３１）を駆動する駆動回路（７０）を含み、駆動回路（７０）は、発光ユニット（３１）の陽極電極に接続されるＰ側電極（４６）と、Ｐ側電極（４６）への電流供給を制御する不揮発性メモリトランジスタ（７８）と、を備える。

Description

本発明は、複数の発光ユニットを備える表示装置およびその製造方法に関する。
プロジェクタ、ヘッドアップディスプレイ（ＨＵＤ）等は、光学スイッチを用いて光源から出射した光の光強度を画素毎に変調または遮断して、デジタル画像を投影する。さらに、カラー画像を投影するプロジェクタ、ヘッドアップディスプレイ（ＨＵＤ）等は、光源から出射された光を赤、緑、及び青の三原色に分離するか、各原色の光を出射する光源を用いて、各原色の画像を合成および投影することによって、カラー画像を投影する。
このように用いられる光学スイッチには、液晶装置、デジタルミラーユニット（ＤＭＤ）がある。液晶装置には、たとえば、透過型の液晶パネル、及び、シリコンＬＳＩ（large scale integrated circuit，大規模集積回路）に構成された液晶駆動回路装置上に液晶層を設けた反射型液晶装置（たとえば、ＬＣＯＳ：Liquid Crystal On Silicon）を用いたものがある。ＤＭＤは、画素毎に配置した微小なミラーをその駆動回路上に構成し、該ミラーの角度を調整することで光をスイッチングする。
上述のような光スイッチを用いてデジタル画像を表示する方式では、暗い画素に関しては、光源からの光を液晶で遮断又は吸収するのか、上記ミラーで光路外に光を出射するのかという違いがあるが、何れの場合も光を無駄にしてしまう。画像の明暗にかかわらず、光源が消費するエネルギー量は変わらず、大きなエネルギー損失を生じている。さらに、光スイッチに液晶装置を用いる場合、完全な光遮断が難しいため、画像のコントラストが低下するという課題がある。光スイッチにＤＭＤを用いる場合、光路外に向けられた光による迷光がコントラストを低下させる場合がある。このように、液晶装置及びＤＭＤの様な光スイッチ素子を用いた表示装置では、光源が無駄に消費したエネルギーが、表示される画像に悪影響を及ぼしている。
光源の消費電力低減のために、画素毎に自発光素子を設けた表示装置が提案されている。たとえば、特許文献１，２および非特許文献１，２，３には、基板上に駆動回路をマトリックス状に形成し、別の基板上に発光ダイオード（light emitting diode，ＬＥＤ）がマトリックス状に形成し、フリップ・チップ・ボンディングで駆動回路とＬＥＤとを接続した構成が開示されている。また、具体的な構成としては、ＬＥＤの一方の電極（通常は負極側）にＬＥＤのエピタキシャル層（通常はＮ型エピタキシャル層）を用いたり（非特許文献１）、ＬＥＤの一方の電極を保持する層としてＬＥＤのエピタキシャル層でなく透明導電層を用いたり（特許文献２）、２つの電極が同じ向きの面に設けられたＬＥＤを用いたり（非特許文献１，２）、２つの電極が反対向きの面に設けられたＬＥＤを用いたり（特許文献１，非特許文献３）、ＬＥＤアレイを形成した基板をフリップ・チップ・ボンディング後に選択的に除去したり（特許文献１，特許文献２）、など様々な構成が開示されている。
このような構成においては、画素毎の輝度情報に従って、各画素の駆動回路からＬＥＤに電流が供給される。そのため、暗状態のＬＥＤは電流を消費せず、明状態のＬＥＤも輝度に応じた電流しか消費しない。従って、消費電流は従来の光スイッチ方式に比べ、大幅に低減可能である。
これらのほかに、本発明に関連する従来技術の一例として、特許文献３では、駆動回路が形成されたシリコン基板上の導通層の上にＬＥＤを貼り付けられ、導通層が下側の共通電極となり、上側に個別電極を設けた構造が開示されている。また、特許文献４では、ＬＥＤが出射した光の波長変換に量子ドットを用いた構造が開示されている。
日本国公開特許公報「特開平１０−１２９３２号公報」 日本国公開特許公報「特開２００２−１４１４９２号公報」 日本国特許公報「特許第３８１３１２３号公報」 米国特許第９１１１４６４号公報
Ｌｉｕ,Ｚ.Ｊ. ｅｔ ａｌ．， "Ｍｏｎｏｌｉｔｈｉｃ ＬＥＤ Ｍｉｃｒｏｄｉｓｐｌａｙ ｏｎ Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｓｕｂｓｔｒａｔｅ Ｕｓｉｎｇ Ｆｌｉｐ-Ｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ"，ＩＥＥＥ ｊｏｕｒｎａｌ ｏｆ ｓｅｌｅｃｔｅｄ ｔｏｐｉｃｓ ｉｎ ｑｕａｎｔｕｍ ｅｌｅｃｔｒｏｎｉｃｓ， Ｖｏｌ.１５, Ｎｏ.４, ｐ.１２９８−１３０２， （２００９） Ｌｉｕ,Ｚ.Ｊ. ｅｔ ａｌ．， "３６０ ＰＰＩ Ｆｌｉｐ−Ｃｈｉｐ Ｍｏｕｎｔｅｄ Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ａｄｄｒｅｓｓａｂｌｅ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ ｏｎ Ｓｉｌｉｃｏｎ （ＬＥＤｏＳ） Ｍｉｃｏｒ−Ｄｉｓｐｌａｙｓ"，Ｊｏｕｒｎａｌ ｏｆ Ｄｉｓｐｌａｙ Ｔｃｈｏｎｏｌｏｇｙ ９（８），６７８−６８２（Ａｐｒｉｌ ２０１３） Ｊ Ｄａｙ ｅｔ ａｌ．， "ＩＩＩ-Ｎｉｔｒｉｄｅ ｆｕｌｌ-ｓｃａｌｅ ｈｉｇｈ-ｒｅｓｏｌｕｔｉｏｎ ｍｉｃｒｏｄｉｓｐｌａｙｓ"，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ９９（３）, ０３１１１６, （２０１１）
しかしながら、上述のような従来技術には下記のような課題が存在する。
第１に、特許文献１〜３，特許文献４の一部，および非特許文献３に記載の構造で用いられているＬＥＤは、いわゆる上下電極型である。上下電極型のＬＥＤでは、陰極電極，Ｎ型エピタキシャル層、発光層、Ｐ型エピタキシャル層、および陽極電極がこの順に設けられており、２つの電極（陰極電極，陽極電極）が設けられている面は互いにの反対向きである。このため、駆動回路に向かい合う側の面に設けられた一方の電極（陰極電極と陽極電極との何れか一方）は、フリップ・チップ・ボンディングで駆動回路に接続できるが、その反対側の面に設けられた他方の電極は、その後に別工程で、駆動回路に接続されなければならない。
第２に、ＬＥＤのテストは、両方の電極を接続した後に行うので、不点灯または階調不良等の不良ＬＥＤがテストにより発見されても、不良ＬＥＤを良品のＬＥＤに交換することは極めて困難である。交換する場合、（ｉ）駆動回路と反対側の面に設けられたＬＥＤの電極を、駆動回路に接続する配線を除去し、（ｉｉ）不良品のＬＥＤを良品のＬＥＤに交換し、（ｉｉｉ）駆動回路と反対側の面に設けられたＬＥＤの電極を、駆動回路に再び接続しなければならない。このような工程は、コストが高い上に、周辺の画素にダメージを与えることがあり、かえって歩留りを低下させることがある。交換しない場合、不良ＬＥＤの存在が画素欠陥に直結する。このため、何れにしても、低欠陥かつ高歩留りで、表示装置を製造することが困難である。
第３に、特許文献１〜２および非特許文献１〜３に記載の構造によれば、ＬＥＤ間に光を遮断する障害がない。そして、例えば、非特許文献３において、１２μｍの画素を１５μｍのピッチで配置しているように、画素数を増やすために、ＬＥＤは可能な限り緻密に配置される。このため、（ｉ）ＬＥＤの透明成長基板が最終構造として残されている場合、（ｉｉ）ＬＥＤを構成するエピタキシャル層が、最終構造において画素毎に完全に分断されていない場合、および（ｉｉｉ）ＬＥＤを構成するエピタキシャル層が、ＬＥＤ間で近接している場合には、発光しているＬＥＤの発光層で生じた光の一部は、（ｉ）連続している透明成長基板またはエピタキシャル層を介して、または、近接しているＬＥＤ間の微細な空間を通って、隣接する別のＬＥＤのエピタキシャル層に漏洩し、（ｉｉ）隣接する別のＬＥＤから外部へ出射される。このため、隣接する別のＬＥＤが、自発光していなくても、発光しているかのように見える現象が生じる。この現象によって、明画素に隣接する暗画素の輝度が高くなり、逆に、暗画素に隣接する明画素の輝度が低くなるので、画像のコントラストが低下する。
以上のように、上述のような従来技術には、（ｉ）ＬＥＤと駆動回路とを接続するための工程数が多いという第１の課題と、（ｉｉ）低欠陥かつ高歩留りに表示装置を製造することが困難であるという第２の課題と、（ｉｉｉ）表示装置が表示する画像のコントラストが低下するという第３の課題とがある。
本発明の第１の態様は、表示装置の製造工程における接続するための工程数を減らすことを、目的とする。
本発明の第２の態様は、低欠陥かつ高歩留まりで表示装置を製造可能にすることを、目的とする。
本発明の第３の態様は、画像をより高いコントラストで表示可能な表示装置を実現することを、目的とする。
上記の課題を解決するために、本発明の第１の態様に係る表示装置は、少なくとも１個の発光素子を含むと共に、第１面と、前記第１面の反対側の第２面とを有する複数の発光ユニットと、前記複数の発光ユニットを各々駆動するように構成された複数の駆動回路を含むと共に、前記複数の発光ユニットが搭載されている搭載面を有する集積回路装置と、を備え、前記第１面は、前記搭載面と向かい合い、各発光素子は、第１電極を前記第１面に備え、各駆動回路は、対応する発光ユニットに含まれる発光素子の第１電極に接続されている第１駆動電極を前記搭載面に備え、前記第１駆動電極への電流供給を制御するように構成されている不揮発性メモリを含む構成である。
上記の課題を解決するために、本発明の第１の態様に係る表示装置の製造方法は、少なくとも１個の発光素子を含むと共に、第１面と、前記第１面の反対側の第２面とを有する複数の発光ユニットを、前記第２面が第１異種基板と向かい合うように、前記第１異種基板の上に形成する発光ユニット形成工程と、前記複数の発光ユニットを各々駆動するように構成されている複数の駆動回路を含むと共に、搭載面を有する集積回路装置を形成する集積回路装置形成工程と、前記集積回路装置の前記搭載面に前記複数の発光ユニットを、前記第１面が前記搭載面と向かい合うように搭載する発光ユニット搭載工程と、前記複数の発光ユニットから、前記第１異種基板を選択的に分離する第１異種基板分離工程と、を含み、各発光素子は、第１電極を前記第１面に備え、各駆動回路は、第１駆動電極を前記搭載面に備え、前記第１駆動電極への電流供給を制御するように構成されている不揮発性メモリを含み、前記発光ユニット搭載工程において、各駆動回路の第１駆動電極を対応する発光ユニットに含まれる発光素子の第１電極に接続する方法である。
上記の課題を解決するために、本発明の第２の態様に係る表示装置は、少なくとも１個の発光素子を含むと共に、第１面と、前記第１面の反対側の第２面とを有する複数の発光ユニットと、第３面と、前記第３面の反対側の第４面とを有する接続ユニットと、前記複数の発光ユニットを各々駆動するように構成された複数の駆動回路を含むと共に、前記複数の発光ユニットが搭載されている搭載面を有する集積回路装置と、を備え、前記第１面および前記第３面は、前記搭載面と向かい合い、各発光素子は、第１電極を前記第１面に備え、第２電極を第２面に備え、前記接続ユニットは、第３電極を前記第３面に備え、前記接続ユニット内部を通って前記第３電極に接続されている第４電極を前記第４面に備え、各駆動回路は、対応する発光ユニットに含まれる発光素子の第１電極に接続されている第１駆動電極を前記搭載面に備え、前記集積回路装置は、前記集積回路装置内部を通って各駆動回路に接続されている第２駆動電極を前記搭載面に備え、前記第２電極は、前記第４電極に接続され、前記第３電極は、前記第２駆動電極に接続されている構成である。
上記の課題を解決するために、本発明の第２の態様に係る表示装置の製造方法は少なくとも１個の発光素子を含むと共に、第１面と、前記第１面の反対側の第２面とを有する複数の発光ユニットを、前記第２面が第１異種基板と向かい合うように、前記第１異種基板の上に形成する発光ユニット形成工程と、第３面と、前記第３面の反対側の第４面とを有する少なくとも１個の接続ユニットを、前記第４面が第２異種基板と向かい合うように、前記第２異種基板の上に形成する接続ユニット形成工程と前記複数の発光ユニットを各々駆動するように構成されている複数の駆動回路を含むと共に、搭載面を有する集積回路装置を形成する集積回路装置形成工程と、前記集積回路装置の前記搭載面に前記複数の発光ユニットを、前記第１面が前記搭載面と向かい合うように搭載する発光ユニット搭載工程と、前記集積回路装置の前記搭載面に前記接続ユニットを、前記第３面が前記搭載面と向かい合うように搭載する接続ユニット搭載工程と、前記複数の発光ユニットから、前記第１異種基板を選択的に分離する第１異種基板分離工程と、前記接続ユニットから、前記第２異種基板を選択的に分離する第２異種基板分離工程と、各発光素子は、第１電極を前記第１面に備え、第２電極を第２面に備え、前記接続ユニットは、第３電極を前記第３面に備え、前記接続ユニット内部を通って前記第３電極に接続されている第４電極を前記第４面に備え、各駆動回路は、第１駆動電極を前記搭載面に備え、前記集積回路装置は、前記集積回路装置内部を通って各駆動回路に接続されている第２駆動電極を前記搭載面に備え、前記接続ユニット搭載工程において、前記第３電極を、前記第２駆動電極に接続し、前記発光ユニット搭載工程において、各駆動回路の第１駆動電極を対応する発光ユニットに含まれる発光素子の第１電極に接続し、前記第２電極を前記第４電極に接続するユニット間接続工程を、さらに備える方法である。
上記の課題を解決するために、本発明に係る表示装置の第３の態様は、複数の発光ユニットを備え、前記複数の発光ユニットは、前記発光ユニットが発光した光を反射可能な反射材によって、互いから分離されている構成である。
上記の課題を解決するために、本発明の第３の態様に係る表示装置の製造方法は複数の発光ユニットを形成する発光ユニット形成工程と、前記複数の発光ユニットの間に、前記発光ユニットが発光する光を反射可能な反射材を充填する反射材充填工程、を含む方法である。
本発明の第１の態様によれば、駆動回路は、対応する発光ユニットに含まれる発光素子の第１電極に接続されている第１駆動電極を前記搭載面に備え、前記第１駆動電極への電流供給を制御するように構成されている不揮発性メモリを含む。このため、不揮発性メモリは、発光素子の第１電極への電流供給を制御することができるので、発光素子の発光強度を調整したり、発光素子を非発光にしたりすることができる。
発光素子の発光強度の調整によって、各発光ユニットの発光強度は、当該表示装置に求められる発光強度の範囲に調整されることができるので、発光ユニットの製造歩留りを向上することができ、表示装置を低欠陥かつ高歩留りで製造可能にするという効果を奏する。
本発明の第２の態様によれば、各発光素子の第２電極は、第１面の反対側の第２面にあり、かつ、接続ユニットの第４電極に接続されている。さらに、接続ユニットの第３電極は、接続ユニット内部で第４電極に接続されている。このため、各発光素子の第２電極は、接続ユニットを介して、集積回路装置の第２駆動電極に接続される。
さらに、上記構成によれば、発光ユニットの第１面と接続ユニットの第３面とは、共に、集積回路装置の搭載面に向かい合う。このため、第１面にある第１電極を第１駆動電極に接続する工程と、第３面にある第３電極を第２駆動電極に接続する工程は、同一工程に纏めることができる。また、発光ユニットの第２面と接続ユニットの第４面とは、共に、集積回路装置の反対側を向くので、各発光素子の第２電極を接続ユニットの第４電極に、容易に接続可能であり、第２電極と第４電極とを一体に形成することが可能である。
したがって、２つの電極が反対向きの面に設けられている発光素子で、両方の電極を実質的にフリップ・チップ・ボンディングのみで、集積回路装置に接続することができる。このため、表示装置の製造工程における接続するための工程数を減らすことができる。
本発明の第３の態様によれば、発光ユニットは、反射材によって互いから分離されている。このため、発光ユニット内部で発生した光が、発光ユニット同士の間へ漏洩し、別の発光ユニット内部に入って、別の発光ユニットから外部へ出射されることがない。これによって、表示する画像のコントラストを向上させることができる。
本発明の幾つかの実施形態に係るＬＥＤ表示チップの概略構成を説明するための平面図である。 図１のＡＡ矢視断面図に相当し、本発明の一実施形態に係るＬＥＤ表示チップの断面図である。 本発明の幾つかの実施形態に係るＬＥＤ表示チップが備える発光アレイにおける発光ユニットおよび配線ユニットの配置例を示す平面図である。 図３の破線囲みＢの拡大図に相当し、本発明の前記一実施形態に係る発光アレイの概略構成を示す平面図である。 本発明の幾つかの実施形態に係るＬＥＤ表示チップが備える集積回路チップにおける各回路部の概略配置を示す平面図である。 図５の破線囲みＣの拡大図に相当し、本発明の前記一実施形態に係る集積回路チップの概略構成を示す平面図である。 本発明の前記一実施形態に係る集積回路チップに設けられる駆動回路の一例を示す回路図である。 本発明の幾つかの一実施形態に係るＬＥＤ表示チップの製造工程例を説明するための図である。 本発明の前記一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明の前記一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明の前記一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明の前記一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明の前記一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明の前記一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明の前記一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明の前記一実施形態に係るＬＥＤ表示チップの組立工程例の部分を説明するための断面図である。 本発明の前記一実施形態に係るＬＥＤ表示チップの組立工程例の部分を説明するための断面図である。 本発明の前記一実施形態に係るＬＥＤ表示チップの組立工程例の部分を説明するための断面図である。 本発明の前記一実施形態に係るＬＥＤ表示チップの組立工程例の部分を説明するための断面図である。 本発明の前記一実施形態に係るＬＥＤ表示チップの組立工程例の部分を説明するための断面図である。 本発明の前記一実施形態に係るＬＥＤ表示チップの組立工程の一変形例の部分を説明するための断面図である。 本発明の前記一実施形態に係るＬＥＤ表示チップの組立工程の前記一変形例の部分を説明するための断面図である。 本発明の前記一実施形態に係るＬＥＤ表示チップの組立工程の前記一変形例の部分を説明するための断面図である。 本発明の前記一実施形態に係るＬＥＤ表示チップの組立工程の別の変形例の部分を説明するための断面図である。 本発明の幾つかの実施形態に係るＬＥＤ表示チップを用いた表示システムの概略構成を示す図である。 図１のＡＡ矢視断面図に相当し、本発明の別の一実施形態に係るＬＥＤ表示チップの断面図である。 図３の破線囲みＢの拡大図に相当し、本発明の前記別の一実施形態に係る発光アレイの概略構成を示す平面図である。 図５の破線囲みＣの拡大図に相当し、本発明の前記別の一実施形態に係る集積回路チップの概略構成を示す平面図である。 本発明の前記別の一実施形態に係る集積回路チップに設けられる駆動回路の一例を示す回路図である。 本発明の前記別の一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明の前記別の一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明の前記別の一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明の前記別の一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明の前記別の一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明の前記別の一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明の前記別の一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明のさらに別の一実施形態に係る発光アレイの概略構成を示す部分平面図である。 本発明の前記さらに別の一実施形態に係る発光アレイの概略構成を示す平面図である。 図３７のＥＥ矢視断面図に相当し、実施形態３に係る本発明の前記さらに別の一実施形態に係るＬＥＤ表示チップの断面図である。 ＬＥＤの発光効率の特性を示す図である。 本発明のさらに別の一実施形態に係る集積回路チップに設けられる駆動回路の一例を示す回路図である。 本発明の前記さらに別の一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明の前記さらに別の一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明の前記さらに別の一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明の前記さらに別の一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明の前記さらに別の一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明の前記さらに別の一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明の前記さらに別の一実施形態に係る発光アレイの製造工程例の部分を説明するための断面図である。 本発明のさらに別の一実施形態に係るＬＥＤ表示チップの組立工程例の部分を説明するための断面図である。 本発明の前記さらに別の一実施形態に係るＬＥＤ表示チップの組立工程例の部分を説明するための断面図である。 本発明のさらに別の一実施形態に係るＬＥＤ表示チップの組立工程例の部分を説明するための断面図である。 本発明のさらに別の一実施形態に係るＬＥＤ表示チップの組立工程例の部分を説明するための断面図である。 本発明のさらに別の一実施形態に係るＬＥＤ表示チップの組立工程例の部分を説明するための断面図である。 本発明のさらに別の一実施形態に係るＬＥＤ表示チップの組立工程例の部分を説明するための断面図である。 本発明のさらに別の一実施形態に係るＬＥＤ表示チップの組立工程例の部分を説明するための断面図である。 本発明のさらに別の一実施形態に係る集積回路チップの概略構成の一例を示す模式図である。 本発明の前記実施形態に係る集積回路チップの駆動回路と電流調整回路との一例を示す回路図である。 本発明のさらに別の実施形態に係る集積回路チップの駆動回路と電流調整回路の一例を示す回路図である。 本発明のさらに別の一実施形態に係るＬＥＤ表示チップの概略構成を示す断面図である。 本発明の前記一実施形態に係る集積回路チップに設けられる駆動回路の一例を示す回路図である。 図５９に示したＬＥＤ表示チップの製造工程例の部分を説明するための断面図である。 図５９に示したＬＥＤ表示チップの製造工程例の部分を説明するための断面図である。 図５９に示したＬＥＤ表示チップの製造工程例の部分を説明するための断面図である。
以下、図面に基づいて本発明の幾つかの実施形態について詳しく説明する。ただし、この実施形態に記載されている構成部品の寸法、材質、形状、その相対配置などはあくまで実施形態の例に過ぎず、これらによってこの発明の範囲が限定解釈されるべきではない。
「ＬＥＤ（Light Emitting Diode）」という用語は、本明細書において、各画素の光源部を意味する。具体的には、ＬＥＤは、発光層と、該発光層に正孔または電子を供給するエピタキシャル層と、該エピタキシャル層を配線に接続するための電極と、を含む。ＬＥＤは、該発光層からの出射光の波長を変換する波長変換層を、設けられていたとしても、含まない。
「発光ユニット」という用語は、本明細書において、１個以上のＬＥＤを設けられたユニットを意味する。１個のみＬＥＤを備える発光ユニットは、それ自体がＬＥＤである。
「ユニット分離」という用語は、本明細書において、（ｉ）単数の回路素子または一体として纏まった複数の回路素子が、ユニットとして、隣接する回路素子から分離されている状態、例えば、発光ユニット同士がまたは発光ユニットと配線ユニットとが互いに分離されている状態、および（ｉｉ）該状態になるように、単数の回路素子または一体として纏まった複数の回路素子を、ユニットとして、隣接する回路素子から分離する作業と、を意味する。１個のみＬＥＤを備える発光ユニットのユニット分離は、いわゆる「素子分離」と同等である。
〔実施形態１〕
以下、本発明の一実施形態について、図１〜図２５を参照して、詳細に説明する。
（ＬＥＤ表示チップの構成）
以下に、ＬＥＤ表示チップ１の概略構成を説明する。
図１は、本発明の実施形態１に係るＬＥＤ表示チップ１の概略構成を説明するための模式図である。図１は、ＬＥＤ表示チップ１の上面図である。
図１に示すように、ＬＥＤ表示チップ１は、集積回路チップ２０と、集積回路チップ２０（集積回路装置）の搭載面に搭載された発光アレイ３０とを備える。またＬＥＤ表示チップ１は、任意に、集積回路チップ２０と発光アレイ３０との間を接着する樹脂層または金属粒子等を含む接着層（図示せず）、および発光アレイ３０から出射された光の波長を変換する波長変換層（図示せず）などを備えてもよい。集積回路チップ２０と発光アレイ３０とは、協同して、複数の画素４０を形成することができ、ＬＥＤ表示チップ１は、複数の画素４０を備える。
画素４０は、Ｎ行かつＭ列に二次元配置されており、総計Ｎ×Ｍ個である（Ｎ，Ｍは自然数。）。例えばフルハイビジョン規格のディスプレイであれば、Ｎ＝１０８０かつＭ＝１９２０であり、画素４０の数は約２百万個となる。
図２は、図１に示したＬＥＤ表示チップ１のＡＡ矢視断面図に相当し、実施形態１に係るＬＥＤ表示チップ１の断面図である。
図２に示すように、発光アレイ３０は、Ｎ側エピタキシャル層５２と発光層５３とＰ側エピタキシャル層５４とがこの順に積層された化合物半導体層５１と、Ｐ側エピタキシャル層５４に接する透明導電膜５５と、化合物半導体層５１と透明導電膜５５とを保護するための保護膜５７と、保護膜５７に設けられたＰ側コンタクトホール５８を通じて透明導電膜５５に接触しているＰ側個別電極４２と、保護膜５７に設けられたＮ側コンタクトホール５９を通じてＮ側エピタキシャル層５２に接触しているＮ側配線電極４３（第３電極）と、ユニット（発光ユニット３１および配線ユニット３２）毎に分離されている化合物半導体層５１の間に充填されている反射材６２と、Ｎ側エピタキシャル層５２に接するＮ側共通電極３３（第２電極，第４電極）とを備える。
発光アレイ３０は、複数の発光ユニット３１（少なくとも１個の発光素子を含む発光ユニット）と複数の配線ユニット３２（接続ユニット）とから構成されている。なお、本実施形態では、ＬＥＤ表示チップ１は単色表示であるため、１つの画素４０が１個のみの発光ユニット３１を含み、かつ、１個の発光ユニット３１が１個のみのＬＥＤ（発光素子）であることができる。これに限らず、１つの画素４０が複数個の発光ユニット３１を含んでもよく、１個の発光ユニット３１が複数個のＬＥＤ（発光素子）を含んでもよい。また、ＬＥＤ表示チップ１が複色表示であってもよい。
発光ユニット３１は、陽極電極であるＰ側個別電極４２（第１電極）を、図２下向きの面（第１面）に備え、陰極電極であるＮ側共通電極３３（第２電極）を、図２上向きの面（第２面）に備え、図２下向きの面と図２上向きの面とは、互いに反対向きである。発光ユニット３１は、反対側の面に陰極電極と陽極電極とを備える、いわゆる上下電極型のＬＥＤである。配線ユニット３２は、Ｎ側電極領域３４と、Ｎ側エピタキシャル層露出領域３５と、を含む。Ｎ側配線電極４３は、Ｎ側電極領域３４で、Ｐ側個別電極４２と同じ高さ（発光アレイ３０の厚さ方向の位置）にあり、Ｎ側エピタキシャル層露出領域３５で、Ｎ側エピタキシャル層５２に接触している。
配線ユニット３２は、発光ユニット３１と類似の積層構造を有するが、発光する機能を有さない。このような類似の積層構造によって、発光ユニット３１を製造するための工程で同時に、新たな工程を追加することなく、配線ユニット３２を製造することが可能である。配線ユニット３２は、Ｎ側配線電極４３（第３電極）を、図２下向きの面（第３面）に備え、発光ユニット３１と共通しているＮ側共通電極３３（第４電極）を、図２上向きの面（第４面）に備える。配線ユニット３２は、発光アレイ３０のＮ側共通電極３３を集積回路チップ２０のＮ側電極４７に接続するための、配線専用ユニットである。
図２に示すように、集積回路チップ２０は、多層配線（図示せず）および回路素子（図示せず）などが形成されたシリコン基板４５と、シリコン基板４５の最上面に形成されたＰ側電極４６（第１駆動電極）およびＮ側電極４７（第２駆動電極）と、Ｐ側電極４６およびＮ側電極４７の上に形成されたマイクロバンプ６６と、シリコン基板４５の最上面とＰ側電極４６とＮ側電極４７とマイクロバンプ６６とを覆う樹脂層６５とを備える。シリコン基板４５には、発光アレイ３０の発光ユニット３１を駆動するための駆動回路７０が形成されており、各駆動回路７０は、Ｐ側電極４６を備える。
集積回路チップ２０と発光アレイ３０とは、樹脂層６５による接着によって、機械的に接合されている。集積回路チップ２０と発光アレイ３０とは、Ｐ側個別電極４２とＰ側電極４６との間、およびＮ側配線電極４３とＮ側電極４７と間のマイクロバンプ６６を通じた接続によって電気的に接続されている。また、配線ユニット３２内部（接続ユニット内部）では、Ｎ側共通電極３３とＮ側配線電極４３とがＮ側エピタキシャル層露出領域３５のＮ側エピタキシャル層５２を介して接続されている。したがって、発光アレイ３０のＮ側共通電極３３は、Ｎ側エピタキシャル層５２およびＮ側配線電極４３およびマイクロバンプ６６を通じて、集積回路チップ２０のＮ側電極４７に接続されている。
このように、配線ユニット３２によって、フリップ・チップ・ダイボンディングのみで集積回路チップ２０に発光アレイ３０を接続できるので、発光アレイ３０を集積回路チップ２０に搭載する組立工程を簡略にすることができる。
（発光アレイ）
以下、発光アレイ３０について、図２から図４を参照して、詳細に説明する。
図３は、実施形態１に係るＬＥＤ表示チップ１が備える発光アレイ３０における発光ユニット３１および配線ユニット３２の配置例を示す平面図である。
図３に示す実施例においては、発光ユニット３１は、一群に配置されており、具体的には、発光アレイ３０の内部と端部の３辺とに配置されている。発光ユニット３１は、Ｎ行かつＭ列にマトリックス状に配置されており、図１に示したＬＥＤ表示チップ１の画素４０に対応する。発光アレイ３０の内、発光ユニット３１が占める部分が、発光アレイ３０の有効部分である。例えば、各発光ユニット３１の面積が１０μｍ×１０μｍのとき、ＶＧＡ規格の有効画素数４８０×６４０になるように発光ユニット３１を配列すると、発光アレイ３０の有効部分の面積は４．８ｍｍ×６．４ｍｍとなる。発光ユニット３１は、非特許文献２のように、ピッチ１４０μｍで３０行かつ３０列、またはピッチ７０μｍで６０行かつ６０列に集積されてもよく、非特許文献３のように、１６０列かつ１２０行に集積されてもよく、その他どのように配置されてもよい。
また、配線ユニット３２は、一群に配置された発光ユニット３１の外周部、具体的には、発光アレイ３０の端部の残り１辺に配置されている。配線ユニット３２が配置される数が多いほど、発光アレイ３０のＮ側共通電極３３と集積回路チップ２０のＮ側電極４７との間の配線抵抗が低減される。このため、配線ユニット３２は、多数であることが好ましく、例えば、発光アレイ３０の端部の４辺全てに配置されることが好ましい。また、配線ユニット３２が多いほど、発光アレイ３０の有効部分の面積が同一の場合、発光アレイ３０が占める面積が広くなるので、配線ユニット３２の数は、適度に多いことも好ましく、例えば、発光アレイ３０の端部の対向する２辺に配置されることが好ましい。
図３においては、配線ユニット３２は、発光アレイ３０の最外端に、１列のみ、発光ユニット３１に隣接して配置されているが、これは図示を簡略化するために、模式的に図示したに過ぎない。これに限らず、例えば、製造工程における発光アレイ３０端部での膜厚や線幅変動による発光特性の変動を回避する為に、ダミーユニットを配置してもよい。配置する場合、発光ユニット３１と同形であるダミーユニットを、発光ユニット３１と配線ユニット３２との間に配置してもよいし、発光ユニット３１と異形であるダミーユニットを、配線ユニット３２よりも外側に配置してもよいし、両方配置してもよいし、その他の配置をしてもよい。また、配線抵抗を低減するために、画素４０のピッチが僅かに変わるが、配線ユニット３２を発光アレイ３０の内部、すなわち発光ユニット３１同士の間に配置してもよい。また、配線ユニット３２をダミーユニットと兼ねて配置してもよい。また、配線抵抗を低減するために、配線ユニット３２を２列および／または２行配置してもよい。
（発光アレイにおけるユニット構成）
以下、発光アレイ３０における発光ユニット３１および配線ユニット３２の概略構成について、図２および図４を参照して、詳細に説明する。
図４は、図３の破線囲みＢの拡大図に相当し、図２に示したＰ側個別電極４２およびＮ側配線電極４３がある側から、本実施形態１に係る発光アレイ３０を見た平面図である。図示の便宜上、途中を省略して、図４左側に発光アレイ３０の内部を示し、図４右側に発光アレイ３０の端部を示す。
図４に示すように、発光アレイ３０は、複数の発光ユニット３１と複数の配線ユニット３２とから構成されており、化合物半導体層５１はユニット間でユニット分離溝６０によって互いから分離されている。反射材６２は、発光ユニット３１が発光した光を少なくとも反射可能である。このユニット分離溝６０に、図２に示した反射材６２が充填されることによって、光の漏洩が抑制され、各発光ユニットは光学的に分離される。ユニット分離溝６０は、光学的な分離に加えて、歪みおよび応力の緩和にも寄与するので、発光ユニット３１と配線ユニット３２との間および配線ユニット３２同士の間にも、ユニット分離溝６０が設けられることは好ましい。なお、発光ユニット３１は光学的に分離されていることが好ましいが、配線ユニット３２は分離されなくてもよい。このため、発光ユニット３１と配線ユニット３２との間および配線ユニット３２同士の間には、ユニット分離溝６０が設けられなくてもよく、隣接する発光ユニット３１と配線ユニット３２とを一体にしても、配線ユニット３２同士を一体にしてもよい。
発光ユニット３１において、Ｐ側個別電極４２は、破線で示されたＰ側コンタクトホール５８を通って透明導電膜５５に接触している。配線ユニット３２において、Ｎ側配線電極４３は、Ｎ側エピタキシャル層露出領域３５にあるＮ側コンタクトホール５９を通って、化合物半導体層５１のＮ側エピタキシャル層に接触しているので、Ｎ側電極領域３４にある透明導電膜５５には接触していない。なお、透明導電膜５５は、化合物半導体層５１に接して界面反射率が高い金属薄膜、例えばアルミニュウムまたは銀などの薄膜を含む金属多層膜に置き換えられてもよい。また、発光ユニット３１の大きさが数μｍサイズ（直径が１０μｍの真円に収まるサイズ）などのように小さい場合には、透明導電膜５５を省略することもできる。
（集積回路チップの構成）
以下、集積回路チップ２０の概略構成を、図５を参照して、詳細に説明する。
図５は、実施形態１に係る集積回路チップ２０における各回路部の概略配置を示す平面図である。
図５に示すように、集積回路チップ２０は、画像処理回路部２１と、行選択回路部２２と、列信号出力回路部２３と、複数の駆動回路７０を含む画素駆動回路アレイ部２４とを備える。集積回路チップ２０は、発光アレイ３０に電力を供給し、発光アレイ３０の発光を制御する。
集積回路チップ２０に含まれる画像処理回路部２１と行選択回路部２２と列信号出力回路部２３と画素駆動回路アレイ部２４とは、シリコンウェハＷ１（図８参照）にモノシリックに形成された大規模集積回路（large scaled integrated circuit, ＬＳＩ）である。集積回路チップ２０に含まれる上述の回路部（画像処理回路部２１，行選択回路部２２，列信号出力回路部２３，画素駆動回路アレイ部２４）は、通常のＣＭＯＳ（complementary metal oxide semiconductor）プロセスおよびその他のプロセスで形成可能である。当業者にとって、集積回路チップ２０を形成可能なプロセス（集積回路装置形成工程）は自明であるので、詳細な説明を省略する。なお、本実施形態１において、集積回路チップ２０は、シリコンウェハＷ１に形成されるが、これは例示であって、本発明の範囲を限定することを意図しない。集積回路チップ２０が形成されるウェハは、半導体集積回路を形成可能な半導体基板であればよく、例えば、ＳＯＩ（silicon on insulator）基板、砒化ガリウム基板、窒化ガリウム基板などであってもよい。
画像処理回路部２１は、入力された画像データを処理し、処理結果を行選択回路部２２と列信号出力回路部２３とに出力する。また、行選択回路部２２は、画素駆動回路アレイ部２４の行方向の端部に配置されており、画像処理回路部２１からの処理結果に基づいて、列信号出力回路部２３からの列信号を書き込む駆動回路７０が並ぶ行を選択する。列信号出力回路部２３は、画素駆動回路アレイ部２４の列方向の端部に配置されており、画像処理回路部２１からの処理結果に基づいて、行選択回路部２２が選択した行に並ぶ駆動回路７０に書き込む列信号を出力し、これによって発光ユニット３１の発光を制御する。画像処理回路部２１と行選択回路部２２と列信号出力回路部２３との、可能な構成および機能は、当業者にとって周知であるので、詳細な説明を省略する。
図６は、図５の破線囲みＣの拡大図に相当し、図２に示したＰ側電極４６およびＮ側電極４７がある側から見た，樹脂層６５およびマイクロバンプ６６を省略した平面図である。図示の便宜上、途中を省略して、図６左側に画素駆動回路アレイ部２４の内部を示し、図６右側に画素駆動回路アレイ部２４の端部を示す。
図６に示すように、画素駆動回路アレイ部２４は、発光アレイ３０の発光ユニット３１を駆動するための駆動回路７０を含み、発光アレイ３０の配線ユニット３２のＮ側配線電極４３に接続されるＮ側電極４７も備える。図６に示す構成例において、Ｎ側電極４７は互いに分離されているが、Ｎ側配線電極４３を介して同じＮ側共通電極３３に接続されるので、一体であってもよい。
駆動回路７０は、発光ユニット３１を駆動させるための回路であり、発光ユニット３１のＰ側個別電極４２に接続されるＰ側電極４６を備える。駆動回路７０は、発光ユニット３１に対応して、Ｎ行かつＭ列にマトリックス状に配置されており、発光ユニット３１と共に、画素４０を構成することができる。このため、画素駆動回路アレイ部２４で駆動回路７０が占める面積は、発光アレイ３０で発光ユニット３１が占める面積と同等であり、画素駆動回路アレイ部２４と発光アレイ３０との面積は、略同等になる。この結果、例えば、発光アレイ３０の有効部分の面積が４．８ｍｍ×６．４ｍｍに対して、画素駆動回路アレイ部２４に、画像処理回路部２１と行選択回路部２２と列信号出力回路部２３とを合わせた集積回路チップ２０の面積は、８ｍｍ×１０ｍｍになる。
（駆動回路）
以下に、駆動回路７０を、図７を参照して詳細に説明する。
図７は、実施形態１に係る駆動回路７０の一例を示す回路図である。なお、駆動回路７０は、図７に示す例に限らず、種々の公知の画素駆動回路の回路構成を、不揮発性メモリとして機能する種々の回路素子を組み合わせて用いることが可能である。
図７に示すように、駆動回路７０は、行選択回路部２２が出力する行選択信号Ｒｏｌを伝達する行選択信号線７１と、列信号出力回路部２３が出力する列信号ＣＳを伝達する列信号線７２と、電源電圧Ｖｃｃを供給する電源線７３と、Ｎ側電極４７と、接地ＧＮＤを提供するＧＮＤ線７４と、制御ゲート電圧を供給するゲート制御信号線７９とに接続されている。また、駆動回路７０は、行選択トランジスタ７５と、電圧保持キャパシタ７６と、駆動トランジスタ７７と、不揮発性メモリトランジスタ７８と、テストトランジスタ８０と、テスト端子８１と、Ｐ側電極４６とを備える。加えて、集積回路チップ２０に発光アレイ３０が搭載されたとき、駆動回路７０は、発光ユニット３１に接続される。
ゲート制御信号線７９は、不揮発性メモリトランジスタ７８に書き込まないとき、非通電状態を保持するように書き込まれていない不揮発性メモリトランジスタ７８を通電状態にできる動作用の制御ゲート電圧（例えば、５Ｖ〜１２Ｖ）を供給する。ゲート制御信号線７９は、不揮発性メモリトランジスタ７８が非通電状態を保持するように書き込むとき、浮遊ゲートに電子を注入可能な書込用の制御ゲート電圧を適宜供給する。浮遊ゲートに電子を注入することによって、不揮発性メモリトランジスタ７８が非通電状態から通電状態になる閾値が高くなる。このため、動作用の制御ゲート電圧を供給されたときに、不揮発性メモリトランジスタ７８は、非通電状態を保持するようになる。この書込用の制御電圧は、不揮発性メモリトランジスタ７８の大きさおよび構造に依存して、調整されるが、例えば、３Ｖ〜６Ｖの電源電圧Ｖｃｃをドレイン端子に印加し、０Ｖの接地電圧ＧＮＤをソース電圧に印加している状態で、４Ｖ〜１２Ｖの電圧を制御ゲート端子に印加する。なお、不揮発性メモリトランジスタ７８の書き込みには、不揮発性メモリトランジスタ７８のドレイン‐ソース間に電流が流れている必要があり、不揮発性メモリトランジスタ７８の書き込みは、紫外線照射などで消去される。
行選択トランジスタ７５は、例えばＮ型ＭＯＳトランジスタである。行選択トランジスタ７５において、ゲート端子は行選択信号線７１に接続されており、ドレイン端子は列信号線７２に接続されており、ソース端子は、電圧保持キャパシタ７６の電極の一方側および駆動トランジスタ７７のゲート端子に接続されている。これにより、駆動トランジスタ７７のゲート端子は、行選択トランジスタ７５を介して列信号線７２に接続されている。
電圧保持キャパシタ７６において、電極の他方側は、電源線７３および駆動トランジスタ７７のソース端子に接続されている。これにより、駆動トランジスタ７７のゲート端子は、電圧保持キャパシタ７６を介して、電源線７３に接続されている。
駆動トランジスタ７７は、例えばＰ型ＭＯＳトランジスタである。駆動トランジスタ７７のドレイン端子は、不揮発性メモリトランジスタ７８のドレイン端子に接続されている。これにより、不揮発性メモリトランジスタ７８のドレイン端子は、駆動トランジスタ７７を介して電源線７３に接続されている。
不揮発性メモリトランジスタ７８は、例えば浮遊ゲートを有するスタックゲートトランジスタである。これに限らず、不揮発性メモリトランジスタ７８は、不揮発性メモリとして機能すれば、チャージトラップ型などの他の種類のトランジスタであってもよい。あるいは、不揮発性メモリトランジスタ７８の代わりに、不揮発性メモリとして働くトランジスタ以外の回路素子と、不揮発性メモリとして機能しないトランジスタとを組み合わせて用いてもよい。不揮発性メモリトランジスタ７８において、制御ゲート端子はゲート制御信号線７９に接続されており、ソース端子は、Ｐ側電極４６およびテストトランジスタ８０のドレイン端子に接続されている。これにより、テストトランジスタ８０のドレイン端子は、駆動トランジスタ７７および不揮発性メモリトランジスタ７８を介して電源線７３に接続されている。また、発光ユニット３１のＰ側個別電極４２が駆動回路７０のＰ側電極４６に接続されたとき、発光ユニット３１は、Ｐ側電極４６と不揮発性メモリトランジスタ７８と駆動トランジスタ７７とを介して電源線７３に接続される。
テストトランジスタ８０において、ゲート端子はテスト端子８１に接続されており、ソース端子はＮ側電極４７およびＧＮＤ線７４に接続されている。これにより、各駆動回路７０のＰ側電極４６は、テストトランジスタ８０を介して、Ｎ側電極４７に短絡することができる。
図７に示すような回路構成により、行選択回路部２２がＩ行の行選択信号線７１を選択している選択期間（Ｉは、Ｎ以下の自然数）の間、Ｉ行に属する駆動回路７０において、（ｉ）Ｉ行の駆動回路７０に伝達される行選択信号Ｒｏｌはオン電圧になり、（ｉｉ）行選択トランジスタ７５のソース−ドレイン間は、通電状態になり、（ｉｉｉ）駆動トランジスタ７７のゲート端子には、列信号ＣＳが印加され、（ｉｖ）電圧保持キャパシタ７６の電極間の電圧差が、列信号ＣＳの信号電圧と電源電圧Ｖｃｃとの電圧差に等しくなるように、電圧保持キャパシタ７６は、電荷を蓄積または放出する。このとき、列信号ＣＳがオン電圧ならば、駆動トランジスタ７７のソース−ドレイン間は、通電状態になり、駆動電流Ｉが流れる。そうではなく、列信号ＣＳがオフ電圧ならば、駆動トランジスタ７７のソース−ドレイン間は、非通電状態になる。
そして、Ｉ行の行選択信号線７１が選択されている選択期間が終了すると、次の選択期間まで（非選択期間）、Ｉ行に属する駆動回路７０において、（ｉ）Ｉ行の駆動回路７０に伝達される行選択信号Ｒｏｌはオフになって、（ｉｉ）行選択トランジスタ７５のソース−ドレイン間は、非通電状態になり、（ｉｉｉ）駆動トランジスタ７７のゲート端子は、電圧保持キャパシタ７６によって、列信号ＣＳが印加されていたときの電圧を保持することができる。このため、駆動トランジスタ７７のソース−ドレイン間は、直前の選択期間における通電状態または非通電状態を保持することができる。
なお、図７の電源線７３またはＧＮＤ線７４にスイッチを追加してもよい。追加したスイッチを、選択期間の終了後、非選択期間の一部の期間のみ通電状態にし、その他の期間は非通電状態にすることによって、発光ユニット３１の発光時間を、選択期間と非選択期間との合計の時間長さよりも短くすることができる。このように、発光ユニット３１の発光時間を短くすることによって、ＬＥＤ表示チップ１の全体の見た目の輝度を下げることができる。
また、図７に示すような回路構成により、不揮発性メモリトランジスタ７８を用いて、搭載された発光ユニット３１に駆動電流を流すか否かを設定することができる。具体的には、不揮発性メモリトランジスタ７８のソース−ドレイン間を非通電状態にすることによって、テストトランジスタ８０および発光ユニット３１に、駆動電流Ｉを流さないことができる。また、ゲート制御信号線７９から書込用の制御ゲート電圧を供給することによって、不揮発性メモリトランジスタ７８の閾値電圧が高くなるように浮遊ゲートに電子を注入し、不揮発性メモリトランジスタ７８が非通電状態を保持するように書き込むことができる。非通電状態を保持するように書き込まれた不揮発性メモリトランジスタ７８は、閾値電圧が高いので、ゲート制御信号線７９から動作用の制御ゲート電圧を供給されても、不揮発性メモリトランジスタ７８のソース−ドレイン間が非通電状態を保持する。
また、図７に示すような回路構成により、テストトランジスタ８０およびテスト端子８１を用いて、発光ユニット３１を備える発光アレイ３０が集積回路チップ２０に搭載されていない状態で、駆動回路７０の動作をテストすることができる。通常、製造された集積回路チップ２０には、不良品が混じっているので、発光アレイ３０を搭載する前にテストをし、良品のみを組立工程に送る。このテストで、駆動回路７０と無関係な動作は、通常の回路テスト技術によってテストできる。しかし、駆動回路７０と関係する動作は、仮にテストトランジスタ８０およびテスト端子８１が設けられていない場合、Ｐ側電極４６が不揮発性メモリトランジスタ７８のソース端子のみに接続されているので、通常の回路テスト技術によってテストできない。Ｐ側電極４６がテストトランジスタ８０を介してＧＮＤ線に接続されることによって、駆動回路７０と関係する動作を、通常の回路テスト技術によってテストできる。
具体的には、不揮発性メモリトランジスタ７８とテストトランジスタ８０とを通電状態にし、行選択信号Ｒｏｌおよび列信号ＣＳのオンオフを切り替えながら、電源線７３からＧＮＤ線７４へ流れる駆動電流Ｉを測定する。これによって、駆動回路７０と関係する動作の不良の大部分を検出することができる。
加えて、不揮発性メモリトランジスタ７８の書き込みテストも行うことが好ましい。具体的には、ゲート制御信号線７９を用いて、不揮発性メモリトランジスタ７８が非通電状態を保持するように書き込む。続いて、（ｉ）ゲート制御信号線７９から動作用の制御ゲート電圧（非通電状態であるように書き込まれていない不揮発性メモリトランジスタ７８を通電状態にできる制御ゲート電圧）を供給し、（ｉｉ）行選択トランジスタ７５と駆動トランジスタ７７とテストトランジスタ８０とを通電状態にする。この状態で、電源線７３からＧＮＤ線７４へ流れる駆動電流Ｉを測定することによって、不揮発性メモリトランジスタ７８の書き込みをテストすることができる。書き込みテストも行った場合、書き込みテスト終了段階に、書き込みを紫外線照射などで消去する必要があり、そのための追加の設備が必要になると共に、テスト時間が伸びる。このため、書き込みテストは、省略されてもよい。
さらに、図７に示すような回路構成により、集積回路チップ２０に発光アレイ３０を搭載後に、発光ユニット３１の発光テストを行い、不良の発光ユニット３１への電力供給を遮断可能である。具体的にはテストトランジスタ８０が非通電状態かつ不揮発性メモリトランジスタ７８が通電状態で、各発光ユニット３１について順次、行選択トランジスタ７５と駆動トランジスタ７７とを通電状態にし、各発光ユニット３１の発光特性を順次評価する。この段階で、全ての不揮発性メモリトランジスタ７８は、書き込まれておらず、非通電状態から通電状態になる閾値電圧が低い。このため、全ての不揮発性メモリトランジスタ７８は、ＬＥＤ表示チップ１が通常動作するときに、ゲート制御信号線７９から供給される動作用の制御ゲート電圧で、通電状態になることができる。
全発光ユニット３１の発光特性を評価した後、不良の発光ユニット３１を含む画素４０においては、動作用の制御ゲート電圧では非通電状態のままであるように、不揮発性メモリトランジスタ７８に書き込む。これによって、不良の発光ユニット３１への電流供給は停止され、不良である発光ユニット３１を含む画素４０は、完全な黒画素（発光しない画素，電流を消費しない画素）になる。このように複数の画素４０に黒画素が混在しているＬＥＤ表示チップ１は、黒画素が許容される用途に活用可能であるので、歩留りを向上させることができる。
本実施形態１のような発光ユニット３１が１個のＬＥＤを含む構成は、画素の小型化に適しており、画素数の多い表示装置に適している。また、表示装置の画素数が多いほど、１画素の重要性は低下するので、黒画素に対する許容度が大きくなり、本実施形態１のような複数の画素４０に黒画素が混在している構成に適している。
（製造工程）
以下に、ＬＥＤ表示チップ１の製造工程を、図８〜図２４を参照して、詳細に説明する。
図８は、実施形態１に係るＬＥＤ表示チップ１の組立例を説明するための図である。
図８の（ａ）に示すように、サファイアウェハＷ２（第１異種基板，第２異種基板）に複数の発光アレイ３０をモノシリックに形成する。なお、発光アレイ３０を形成するウェハは、サファイア基板に限らず、砒化ガリウム基板、シリコン基板、炭化珪素基板、窒化アルミニュウム基板、およびスピネル基板などでも良く、その表面に発光アレイ３０を構成する化合物半導体層５１を成長でき、発光アレイ３０から選択的に剥離可能（分離可能）であるいわゆる異種基板であればよい。また、化合物半導体層５１の材料によって、選択可能な異種基板は異なる。
次に、図８の（ｂ）に示すように、サファイアウェハＷ２をダイシングし、発光アレイ３０毎に切断分離する。
それとは別に、図８の（ｃ）に示すように、シリコンウェハＷ１に複数の集積回路チップ２０をモノシリックに形成し、そして、図８の（ｄ）に示すように、各集積回路チップ２０の上に、発光アレイ３０を搭載する。なお、図８の（ｄ）では、全ての集積回路チップ２０の上に発光アレイ３０を搭載しているが、実際には、搭載前に各集積回路チップ２０が良品か不良品かをテストし、不良品の集積回路チップ２０の上には発光アレイ３０を搭載しなくてもよい。搭載しない場合、シリコンウェハＷ１の表面の平坦性を保つために、不良品の集積回路チップ２０の上に発光アレイ３０のダミーを搭載する事が好ましい。
続いて、シリコンウェハＷ１をダイシングし、ＬＥＤ表示チップ１毎に切断分離する。そして、ＬＥＤ表示チップ１を各々リードフレームに搭載したり、樹脂封止したり、などする。なお、サファイアウェハＷ２は、非効率ではあるが、ダイシングされていない状態でシリコンウェハＷ１に接合され、シリコンウェハＷ１と共にダイシングされてもよい。非効率である理由は、通常、集積回路チップ２０は発光アレイ３０よりも大きいからである。複数の発光アレイ３０を、繋がっている状態で、対応する複数の集積回路チップ２０に接合するためには、発光アレイ３０同士の間に使わない無駄な領域を配置して、間隔を開けざるを得ない。このため、サファイアウェハＷ２およびその上に成長させた各種層が無駄になり、非効率的になる。無駄な領域を配置しないためには、集積回路チップ２０が発光アレイ３０と同じ大きさであれば良い。しかし、画素駆動回路アレイ部２４で駆動回路７０が占める面積は、発光アレイ３０で発光ユニット３１が占める面積と同等であり、かつ、集積回路チップ２０は、画像処理回路部２１と行選択回路部２２と列信号出力回路部２３とも備える必要があるので、同じ大きさにすることは極めて難しい。
（発光アレイの製造）
以下に、発光アレイ３０を製造する製造工程を、図９〜図１５を参照して、詳細に説明する。図９〜図１５は、一連の工程例を順に示すので、簡便のために、先の工程を示す図に記載した符号は、後の工程を示す図での記載を適宜省略する。
図９〜図１５は、本実施形態１に係る発光アレイ３０を製造する製造工程例を順に示す図である。
まず、図９に示すように、サファイア基板５０の上面に凹凸パターンを形成する。この凹凸パターンによって、Ｎ側エピタキシャル層５２と後工程で形成するＮ側共通電極３３との接触面積が増えるので、その間の電気抵抗を低減することができる。この凹凸パターンは、形成されることが好ましいが、形成されなくてもよい。
そして、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置を用いて、サファイア基板５０の上面の上にＮ側エピタキシャル層５２をエピタキシャル成長し、Ｎ側エピタキシャル層５２の上面の上に発光層５３をエピタキシャル成長し、発光層５３の上面の上にＰ側エピタキシャル層５４をエピタキシャル成長する。これにより、Ｎ側エピタキシャル層５２と発光層５３とＰ側エピタキシャル層５４とがこの順に積層された化合物半導体層５１が、凹凸パターンが形成されたサファイア基板５０の上に形成される。Ｎ側エピタキシャル層５２は層厚方向に導通する必要が有るため、内部に高抵抗層を含まない事が好ましく、層厚方向全体を通してＮ型の良導体である事が好ましい。
化合物半導体層５１には、任意の化合物半導体層を用いてよく、例えば、赤色発光の場合、特許文献１のようにＡｌＩｎＧａＰ系を用い、緑色発光または青色発光または青紫色発光の場合、特許文献２のようにＩｎＧａＮ系を用いてもよい。本実施形態１では、１種類の化合物半導体層５１を、サファイア基板５０上に面一に形成しているが、これに限らず、複数種類の化合物半導体層を形成してもよい。
化合物半導体層５１が青色発光のＩｎＧａＮ系の場合、例えば、Ｎ側エピタキシャル層５２は、サファイア基板５０側から順に、バッファ層、アンドープＧａＮ層、Ｎ型コンタクト層（ｎ−ＧａＮ層）、および、超格子層などの多層膜で構成されたＮ側バッファ層などが積層された複雑な多層構造（不図示）に形成されている。また、例えば、発光層５３は、ＩｎＧａＮからなる量子井戸層（不図示）とＧａＮからなる障壁層（不図示）とが繰り返し積層された多重量子井戸層に形成されている。また、例えば、Ｐ側エピタキシャル層５４は、サファイア基板５０側から順に、ＧａＮ層、Ｐ型ＡｌＧａＮ層、Ｐ型ＧａＮ層、およびＰ型コンタクト層（ｐ−ＧａＮ）などが積層された複雑な多層構造（不図示）に形成されている。
そして、化合物半導体層５１の上面の上に、酸化インジウム錫（ＩＴＯ）など透明導電材料を堆積して、透明導電膜５５を形成する。光取出し効率を向上のために、Ｐ側エピタキシャル層５４とＰ側個別電極４２との間に透明導電膜５５及び後述の保護膜５７（図１１参照）を形成し、両者間を離して両者間の最短距離を長くすることが好ましい。なお、透明導電膜５５は、化合物半導体層５１に接して界面反射率が高い金属薄膜、例えばアルミニュウムまたは銀などの薄膜を含む金属多層膜で置き換えられてもよい。また、発光ユニット３１の大きさが数μｍサイズなどのように小さい場合には、透明導電膜５５を省略することもできる。このため、例えば、透明導電膜５５の加工がウエットエッチングでしか出来ず、微細なパターニングが難しい場合には、透明導電膜５５を省略することもある。
続いて、図１０に示すように、例えばフォトリソグラフィによって、透明導電膜５５を部分的に除去してパターンニングし、Ｎ側エピタキシャル層５２と発光層５３とＰ側エピタキシャル層５４とを部分的にエッチングで除去する。これによって、化合物半導体層５１に、メサ５６をユニット（発光ユニット３１，配線ユニット３２）毎に形成することができる。配線ユニット３２では、メサ５６をＮ側電極領域３４にのみ形成し、Ｎ側エピタキシャル層露出領域３５では、発光層５３とＰ側エピタキシャル層５４とを完全に除去して、Ｎ側エピタキシャル層５２を露出させる。発光ユニット３１と配線ユニット３２とで、メサ５６の積層構造は同一であるが、大きさおよび形状は異なっていてもよい。なお、メサ５６の傾斜側面は、ＬＥＤ表示チップ１の表示面側、すなわち図１０上側を向いていることが好ましい。この向きにより、ＬＥＤ表示チップ１の表示面と略平行に発光層５３から出射された光を、Ｎ側エピタキシャル層５２方向に反射し、光の取出し効率を向上できる。さらに、メサ５６の傾斜側面はＬＥＤ表示チップ１の表示面に対して、３５度以上５５度以下傾斜していることが好ましく、約４５度傾斜していることが特に好ましい。この傾斜角度により、ＬＥＤ表示チップ１の表示面と略平行に発光層５３から出射された光を、ＬＥＤ表示チップ１の表示面と略直交に反射し、取出し効率をより向上できる。
続いて、図１１に示すように、保護膜５７を、例えば二酸化珪素等の絶縁体を用いて、化合物半導体層５１および透明導電膜５５の露出面を全て覆うように、形成する。保護膜５７は、メサ５６各々の側壁部を覆うので、側壁部に露出しているＰＮ接合（Ｎ側エピタキシャル層５２とＰ側エピタキシャル層５４とのＰＮ接合）間のリークを防止することができる。
続いて、図１２に示すように、例えばフォトリソグラフィによって、保護膜５７を部分的に除去して、Ｐ側コンタクトホール５８およびＮ側コンタクトホール５９を保護膜５７に開口する。これにより、透明導電膜５５は、発光ユニット３１で、Ｐ側コンタクトホール５８から部分的に露出される。Ｎ側エピタキシャル層５２は、配線ユニット３２のＮ側エピタキシャル層露出領域３５で、Ｎ側コンタクトホール５９から部分的に露出される。
透明導電膜５５を形成しなかった場合、Ｐ側エピタキシャル層５４が発光ユニット３１で、Ｐ側コンタクトホール５８から部分的に露出する。この場合、Ｐ側個別電極４２がＰ側エピタキシャル層５４と直接接触する面積を大きくするために、Ｎ側コンタクトホール５９を大きく開口することが好ましい。
続いて、図１３に示すように、例えば金属蒸着法などによって、電極膜を、（ｉ）保護膜５７と（ｉｉ）保護膜５７から露出している透明導電膜５５またはＰ側エピタキシャル層５４と（ｉｉｉ）保護膜５７から露出しているＮ側エピタキシャル層５２との上に形成する。電極膜は、例えば、Ａｌ／Ｎｉ／Ｐｔ／Ｎｉ／Ａｕ等の多層構造を有するように形成される。発光ユニット３１を含む画素４０の輝度を高めるために、この電極膜は、発光ユニット３１が発光する光を反射することが好ましい。
そして、例えばフォトリソグラフィによって、電極膜を部分的に除去して、Ｐ側個別電極４２とＮ側配線電極４３とを形成する。Ｐ側個別電極４２は、発光ユニット３１毎に形成されており、Ｐ側コンタクトホール５８を通ってＰ側エピタキシャル層５４と接触している。Ｎ側配線電極４３は、配線ユニット３２毎に形成されており、Ｎ側コンタクトホール５９を通ってＮ側エピタキシャル層５２と接触している。
続いて、図１４に示すように、メサ５６間の凹部の底部に、サファイア基板５０の上面に到達するユニット分離溝６０を形成する（発光ユニット分離工程および接続ユニット分離工程）。これによって、各ユニット（発光ユニット３１，配線ユニット３２）の化合物半導体層５１は、完全に分離されるので、各ユニットはユニット分離される。同時に、発光アレイ３０の外周よりも外側の化合物半導体層５１を除去し、発光アレイ３０の外周を明確にする。
続いて、図１５に示すように、少なくともメサ５６間の凹部とユニット分離溝６０との中に反射材６２を埋め込む（反射材充填工程）。好ましくは、Ｐ側個別電極４２とＮ側配線電極４３のメサ５６の頭頂の上にある部分とが露出するように、反射材６２を埋め込むことが好ましい。露出させるために、全面的に反射材６２を塗布した後に、Ｐ側個別電極４２を覆う反射材６２をエッチバックなどによって除去してもよい。あるいは、光硬化性を有する樹脂材によって反射材６２を構成し、液状の反射材６２を少なくともメサ５６間の凹部とユニット分離溝６０との中に充填し、光露光技術によって所望のパターンに反射材６２を硬化させてもよい。
また、反射材６２は、集積回路チップ２０の上に反転して搭載した時に隙間が開かないように、少なくともＮ側エピタキシャル層露出領域３５を覆うように形成されることが好ましい。また、反射材６２は、発光アレイ３０の外周よりも外側にはみ出さないように形成されることが好ましい。はみ出した場合、図８の（ａ）から（ｂ）に示すサファイアウェハＷ２のダイシングのときに、反射材６２が破断し、発光アレイ３０の端部形状が乱れたり、ダストが発生して付着したりする可能性が有るからである。
反射材６２は、発光ユニット３１が発光する光を反射する材料であり、例えば、シリコーン樹脂に白色顔料を混合した複合材料である。
以上のように、図９〜図１５に示される工程を経て、図８の（ａ）に示されるような発光アレイ３０がモノシリックに形成されたサファイアウェハＷ２が完成する。なお、図８〜図１５に示す工程例では、発光ユニット３１と配線ユニット３２とを同じサファイア基板５０の上に形成したが、これに限らない。例えば、発光ユニット３１と配線ユニット３２とを別個の基板に形成して組み合わせてもよい。この場合、発光アレイ３０のサイズを、具体的には、発光アレイ３０が含む発光ユニット３１の数を、変更可能であるという利点があるが、集積回路チップ２０に搭載するため工程が複雑になる。また、発光アレイ３０に含まれる複数の発光ユニット３１を複数の異なる基板上に形成してもよい。この場合、異なる種類の発光ユニット３１を同一の集積回路チップ２０に搭載可能であるという利点があるが、発光ユニット３１の発光特性の分散が大きくなりやすく、搭載する組立工程がさらに複雑になる。したがって、画像を均一に表示可能なＬＥＤ表示チップ１を、経済的に提供するために、Ｎ行かつＭ列の発光ユニット３１と配線ユニットとが配置された発光アレイ３０をモノシリックに形成することが好ましい。
（発光アレイの搭載）
以下に、発光アレイ３０を集積回路チップ２０に搭載する組立工程を、図８および図１６〜図２０を参照して、詳細に説明する。図１６〜図２３は、一連の製造工程例を順に示すので、簡便のために、先の工程を示す図に記載した符号は、後の工程を示す図での記載を適宜省略する。
図１６〜図２０は、本実施形態１に係る発光アレイ３０を集積回路チップ２０に搭載する組立工程例を順に示す図である。図１６〜図２３における発光アレイ３０は、図９〜図１５のように製造した発光アレイ３０であるが、これに限らず、別の工程または構造で製造した発光アレイであってもよい。
まず、図１６に示すように、発光アレイ３０のサファイア基板５０を研磨して、薄くする。研磨後のサファイア基板５０の厚さは、用途などによるが、一般的に３０μｍ以上２００μｍ以下である。
続いて、図８の（ａ）から（ｂ）のように、例えばレーザステルスダイシング装置を用いて、サファイアウェハＷ２を発光アレイ３０毎にダイシングする。なお、発光アレイ３０単位のダイシングは、通常のＬＥＤ単位のダイシングと同様に実施可能である。
続いて、図１７に示すように、発光アレイ３０を上下反転し、集積回路チップ２０の上に配置する。これによって、発光アレイ３０のサファイア基板５０の反対側の面は、集積回路チップ２０の搭載面に向かい合う。また、各発光ユニット３１のＰ側個別電極が各駆動回路７０のＰ側電極４６と相対し、かつ、配線ユニット３２のＮ側配線電極４３のメサ５６の頭頂の上にある部分がＮ側電極４７と相対するように、発光アレイ３０を、集積回路チップ２０の上で正確に位置合わせする。
図１７に示す例において、集積回路チップ２０の搭載面側には、樹脂層６５が設けられており、Ｐ側電極４６およびＮ側電極４７の上には、マイクロバンプ６６が設けられているが、これに限らない。樹脂層６５とマイクロバンプ６６との組み合わせは、異方性導電樹脂または異方性導電テープで置き換えられてもよい。異方性導電膜は導電粒子を分散させた樹脂材であり、加圧接着された部分では各導電粒子の近接及び相互の接触によって導電経路を形成できるが、加圧接着されない部分では導電経路が形成されずに電気的な絶縁性が維持される。また、異方性導電テープは、テープ状に加工された異方性導電膜である。
そして、発光アレイ３０を集積回路チップ２０に接着する。このとき、樹脂層６５が接着剤として機能し、発光アレイ３０が集積回路チップ２０に接着されて、固定される。このとき、発光アレイ３０は、サファイア基板５０を備えた状態なので、接着に耐える十分な機械的強度を備える。仮に、サファイア基板５０が無い場合、発光アレイ３０の取り扱いが困難になるので、サファイア基板５０の剥離は、発光アレイ３０の集積回路チップ２０への接合後が好ましい。
図１７の工程において、発光アレイ３０と集積回路チップ２０とを貼り合せる際の温度は、出来る限り室温（約２０℃）に近付けることが好ましく、例えば、１２５℃以下が好ましい。集積回路チップ２０を構成するシリコン基板４５に対して、サファイア基板５０（異種基板）は、熱膨張係数が大きく異なる。温度変化によって、相対的な位置ずれが起きる為、高温で接着すると、（ｉ）接合すべき電極同士がずれてしまうという問題、ならびに（ｉｉ）接合後にサファイア基板５０を室温に戻した際に、発光アレイ３０の内部に大きな歪みが生じるといった問題が発生する。例えば、発光アレイ３０のサイズが１０ｍｍ程度であり、該発光アレイ３０の各電極（Ｐ側個別電極４２，Ｎ側配線電極４３のうちＮ側電極４７と向かい合う部分）のサイズが３μｍ程度であるとする。この場合、各電極の位置ずれを１．５μｍまで許容するとすれば、許容できる温度上昇は最大１００℃程度となる。（シリコン、サファイアの熱膨張係数を、それぞれ、２．６ｐｐｍ／Ｋ、７．５ｐｐｍ／Ｋとした。）従って、大凡、１２５℃以下に抑えることが好ましい。
図１６に示すように、Ｐ側個別電極４２およびＮ側配線電極４３が、発光アレイ３０の表面から少し突出するように、反射材６２は形成されることができる。このため、各発光ユニット３１のＰ側個別電極と各駆動回路７０のＰ側電極４６との間、および配線ユニット３２のＮ側配線電極４３の部分とＮ側電極４７との間の異方性導電膜のみを加圧することができる。
樹脂層６５の厚さは、（ｉ）集積回路チップ２０に発光アレイ３０を接合可能な接着力を備えるように、（ｉｉ）後の工程の熱圧着で、マイクロバンプ６６がＰ側個別電極４２およびＮ側配線電極４３の部分に接触、すなわち、接触しない不良が発生しないように、（ｉｉｉ）該熱圧着で、集積回路チップ２０と発光アレイ３０との間に大きなボイドが形成されないように、調整されることが好ましい。なお、集積回路チップ２０と発光アレイ３０との間の小さなボイドは、発光ユニット３１の発光特性および信頼性に悪影響を及ぼさないので、許容可能である。
マイクロバンプ６６は、例えば金で形成されており、例えば直径または一辺が０．５μｍ以上５μｍ以下の底面と０．３μｍ以上３μｍ以下の高さとを有する円錐台または角錐台である。所望の底面および高さを有するマイクロバンプ６６は、例えば、（ｉ）所望の底面に相当する開口が、Ｐ側電極４６およびＮ側電極４７の上に設けられたレジストパターンを、シリコン基板４５の上に形成し、（ｉｉ）このレジストパターンの上から、蒸着法、電界メッキ法、または無電解メッキ法などで、金などの材料を、所望の高さに相当する厚さの薄膜に形成し、（ｉｉｉ）レジストパターンをリフトオフすることによって形成されることができる。あるいは、例えば、ブロックコポリマーの自己組織化を利用することによって、形成されることができる。
ブロックコポリマーの自己組織化を利用する方法の１つは、例えば、（ｉ）ブロックコポリマーの一種であるポリスチレンブロックポリ２ビニルピリジン（polystyrene-block-poly（2-vinylpyridine））をシリコン基板４５上にスピンコートし、（ｉｉ）テトラクロロパラジウム酸ナトリウム（Ｎａ２ＰｄＣｌ４）水溶液にスピンコート膜を浸漬し、ポリスチレンブロックポリ２ビニルピリジン内の２ビニルピリジン（2-vinylpyridine）コアにパラジウムイオンを選択的に析出させ、（ｉｉｉ）プラズマ処理によってポリスチレンブロックポリ２ビニルピリジンを除去する。この方法では、数十ｎｍサイズのパラジウムナノ粒子を、１００ｎｍから３００ｎｍ程度の間隔で析出させる事で、マイクロバンプ６６とすることができる。この方法では、パラジウムナノ粒子がファンデルワールス力による接着力を有するため、樹脂層６５を省略する事もできる。また、高価な装置が不要であり、かつ、室温で集積回路チップ２０のＰ側電極４６およびＮ側電極４７を、発光アレイ３０のＰ側個別電極４２およびＮ側配線電極４３に接続できると言う利点があり、大変、好ましい。
続いて、図１８に示すように、レーザリフトオフ法などによって、サファイア基板５０を化合物半導体層５１から選択的に剥離する（第１異種基板分離工程および第２異種基板分離工程）。この剥離は、シリコンウェハＷ１のダイシングよりも前に行うことが好ましい。なぜならば、発光アレイ３０は、画素駆動回路アレイ部２４の上に位置合わせされているので、剥離のためにレーザを照射する位置がシリコンウェハＷ１において特定されており、レーザ照射をシリコンウェハＷ１単位で容易かつ高効率に位置合わせできるからである。逆に、シリコンウェハＷ１のダイシングよりも後に行うと、レーザ照射を集積回路チップ２０単位でおこなうこととなり、作業効率が低下する。なお、レーザリフトオフ法以外には、例えば、発光アレイ３０を形成する基板がシリコン基板の場合には、ウエットエッチングおよびプラズマエッチングが使用できる。また、砒化ガリウム基板の場合には、フッ化水素ＨＦ等により溶解可能なエピタキシャル層を、Ｎ側エピタキシャル層５２と該基板との間の犠牲層に使うことによって、化合物半導体層５１をケミカルリフトオフする事が出来る。
続いて、図１９に示すように、加熱および加圧（熱圧着）によって、Ｐ側電極４６の上のマイクロバンプ６６をＰ側個別電極４２に密着させ、Ｎ側電極４７の上のマイクロバンプ６６をＮ側配線電極４３に密着させて、金属・金属接合を形成する。これによって、発光ユニット３１のＰ側個別電極４２は、集積回路チップ２０のＰ側電極４６に接続され、配線ユニット３２のＮ側配線電極４３は、集積回路チップ２０のＮ側電極４７に接続される。発光ユニット３１のＰ側個別電極４２と、配線ユニット３２のＮ側配線電極４３のメサ５６の上にある部分とは、同じ高さ（発光アレイ３０の厚さ方向の位置）にあるので、容易に同時に接続することができる。本工程の温度は、図１７の貼り合せ工程と異なり、３００℃程度の高温であってもよい。サファイア基板５０が既に発光アレイ３０から剥離されており、かつ、ユニット分離にともない、本構成では化合物半導体層５１は発光ユニット３１毎に分割されているため、材料間の熱膨張係数差の影響は限定的である。各発光ユニット３１の間を埋める反射材６２は、サファイア基板５０および化合物半導体層５１に比べれば、柔らかく、大きな問題は生じない。
上述の図１７から図１９に示したフリップ・チップ・ダイボンディングは、フリップ・チップ・ダイボンディング装置によって、行われることができる。あるいは、発光アレイ３０へのダイシング後、サファイア基板５０が上を向いた状態より、通常のダイボンディング装置によって、集積回路チップ２０上に搭載することもできる。レーザステルスダイシングでは、サファイア基板５０が上を向いて、シート上に貼り付けられている。このため、発光アレイ３０同士を分離した後、発光アレイ３０を別シートに貼り換え、発光アレイ３０を検査し、洗浄した後、図１７の搭載工程を行う上では、フリップ・チップ・ダイボンディング装置の方が、発光アレイ３０の接続面へのゴミの付着の恐れが少なく、工程も簡略である。しかし、フリップ・チップ・ダイボンディング装置は高価であり、スピードも遅い。このため、一旦、発光アレイ３０を別シートに貼り換えた後、通常のダイボンディング装置によって、搭載工程を行うこともできる。
続いて、図２０に示すように、発光アレイ３０のＮ側エピタキシャル層５２の上にＮ側共通電極３３を形成する（ユニット間接続工程）。Ｎ側共通電極３３は、発光層５３からの光が透過可能なように、ＩＴＯ等の透明電導材料の膜であることが好ましい。あるいは、発光ユニット３１の外周部のみを覆う井桁状の金属電極の網であることも好ましく、透明電導材料の膜と金属電極の網とを組み合わせることも好ましい。これによって、発光ユニット３１のＮ側エピタキシャル層５２が、Ｎ側共通電極３３と、配線ユニット３２のＮ側エピタキシャル層５２と、Ｎ側配線電極４３と、マイクロバンプ６６とをこの順で通って、集積回路チップ２０のＮ側電極４７に接続される。したがって、発光ユニット３１は、実質的にフリップ・チップ・ボンディングのみで、図７のように駆動回路７０に接続される。そして、発光アレイ３０と集積回路チップ２０との間の電流経路が完成するので、発光アレイ３０の発光テストが可能になる。
以上のように、図９〜図１４および図２２に示される工程によって、発光ユニット３１および配線ユニット３２は、モノリシックに形成される（発光ユニット形成工程および接続ユニット形成工程）。また、図１７および図１９に示される工程によって、発光ユニット３１および配線ユニット３２は集積回路チップ２０に搭載される（発光ユニット搭載工程および接続ユニット搭載工程）
（変形例１）
以下に、ＬＥＤ表示チップ１に波長変換層６８を設ける場合の、ＬＥＤ表示チップ１を製造する製造工程の変形例を図２１〜図２２を参照して、詳細に説明する。図２１〜図２３は、図１６〜図１９に示した工程の後に続く一連の製造工程例を順に示すので、簡便のために、先の工程を示す図に記載した符号は、後の工程を示す図での記載を適宜省略する。
図２１〜図２３は、波長変換層６８を設ける場合に、図１６〜図１９に示した工程の後に続いて行う工程例を示す図である。
図１９に示した工程に続いて、図２１に示すように、集積回路チップ２０と発光アレイ３０との間の段差を、平坦化層６７で埋める。平坦化層６７は、図８の（ｄ）を参照して、シリコンウェハＷ１の、発光アレイ３０が搭載されていないスペースに形成する。平坦化層６７を形成しない場合、発光アレイ３０の厚さ２μｍから１０μｍ程度の段差が、シリコンウェハＷ１上にある。このため、波長変換層６８を塗布するときに、ストリエーションと呼ばれるウェハの中心から動径方向に筋状に走るパターンが生じ、膜厚分布に大きな差が生じる。発光アレイ３０とほぼ同じ厚さの平坦化層６７を発光アレイ３０間のスペースに形成すると、段差が無くなるので、この膜厚分布の差を回避することができる。なお、発光アレイ３０と平坦化層６７との厚さの差は、±０．３μｍ以内が好ましく、更に±０．１μｍ以内が好ましい。
平坦化層６７は、感光性樹脂を用いて、発光アレイ３０間のスペースのみに残され、焼き固められることが好ましい。例えば、光硬化性樹脂を用いて、発光アレイ３０が搭載されていないスペース部分に光を照射して、樹脂を硬化させても良い。或いは、光分解性樹脂を用いて、発光アレイ３０部分に光を照射し、発光アレイ部の樹脂を除去しても良い。また、平坦化層６７は、発光ユニット３１が発光する光を少なくとも遮断できる遮光樹脂であることが好ましい。遮光樹脂を用いた場合、ＬＥＤ表示チップ１の完成後に、平坦化層６７は、ＬＥＤ表示チップ１への外光の入射を防止する遮光層として機能することができる。この様な遮光層が無い場合には、シリコン基板４５内で吸収された光によって、集積回路チップ２０が誤動作する場合があるので、平坦化層６７は遮光性を持つことが好ましい。なお、集積回路チップ２０の外部接続端子（電極パッドなど）を集積回路チップ２０の搭載面側に設ける場合には、平坦化層６７に外部接続端子のための開口を設ける必要がある。
続いて、図２２に示すように、発光アレイ３０のＮ側エピタキシャル層５２の上にＮ側共通電極３３を形成する。
続いて、図２３に示すように、波長変換層６８を、各発光ユニット３１の上に形成する。波長変換層６８には、各種の蛍光体層、量子ドット波長変換層、および量子井戸層薄膜による波長変換層などを用いることができる。蛍光体は比較的コストが低く、その性能が長期間安定しているという利点がある。量子ドット波長変換層は発光スペクトルの半値幅が狭く、その色域を拡大できるという利点がある。また、波長変換層６８を単体材料で構成する必要は無い。たとえば、白色発光する蛍光体によって蛍光体層を形成し、所望の色のカラーフィルターを蛍光体層の上に配置して、各画素４０が所望の色の光を出射するようにしてもよい。この場合、波長変換層６８は、白色発光蛍光体層とカラーフィルター層との２層構成となる。
そして、さらに、波長変換層６８の間を遮光層６９で埋めることが好ましく、遮光層６９を配線ユニット３２の上にも形成することが好ましい。また、反射材６２は、波長変換層６８が波長変換した光も反射可能であることが好ましい。
このように波長変換層６８を設ける構成は、例えば、青紫色ＬＥＤを用いることができるので、好ましい。青紫色ＬＥＤは、例えば波長４０５付近の近紫外光を発光するが、発光効率が高く、かつ、波長変換層６８の励起光率も高い。このため、青紫色ＬＥＤを用いることによって、ＬＥＤ表示チップ１の電力消費量を低減することができる。さらに、近紫外光に対する人間の視感度は低く、波長変換層６８を透過して外部に出射される近紫外光成分が多少あっても、画素４０の色純度を低下させる作用が少ないという利点がある。
また、波長変換層６８を設ける構成は、特に、赤色単色表示のＬＥＤ表示チップ１に好ましい。波長変換層６８が設けられない構成では、発光ユニット３１自体が赤色単色発光する必要があり、発光ユニット３１は、ＡｌＩｎＧａＰ系の赤色ＬＥＤである。ＡｌＩｎＧａＰ系の赤色ＬＥＤは、ＩｎＧａＮ系のＬＥＤよりも、発光波長および発光強度の温度依存性が大きく、温度上昇による色味および輝度の変動を抑制する必要がある。一方、波長変換層６８が設けられる構成では、他の色を発光するＬＥＤ例えば、ＩｎＧａＮ系の青紫色ＬＥＤを用いることができる。ＩｎＧａＮ系の青紫ＬＥＤは、発光ピーク波長が４０５ｎｍ付近にあり、発光波長および発光強度の温度依存性が小さいので、取り扱いが容易である。このため、青紫色ＬＥＤと波長変換層６８とを組み合わせた構成によって、青紫色ＬＥＤを用いたＬＥＤ表示チップ１と同様に取り扱いが容易な、赤色単色表示のＬＥＤ表示チップ１を実現することができる。
なお、ＩｎＧａＮ系の青紫色ＬＥＤは、ＩｎＧａＮ系の青色ＬＥＤと同等の構成であり、発光層５３である多重量子井戸層を構成するＩｎＧａＮ層のＩｎ濃度が低いことによって、発光波長が短波長化している点が、青色ＬＥＤとの主な相違である。したがって、青紫色ＬＥＤを用いた発光アレイ３０は、青色ＬＥＤを用いた発光アレイ３０と同様に、図９〜図１９に示した工程例で製造可能である。
（変形例２）
以下に、発光アレイ３０を剥離用基板６３と転写用基板６４とに移し替える場合の、ＬＥＤ表示チップ１を製造する製造工程の変形例を図２４を参照して、詳細に説明する。図２４の（ａ）〜（ｅ）は、図９〜図１５に示した工程の後に続く一連の製造工程例を順に示すので、簡便のために、先の工程を示す図に記載した符号は、後の工程を示す図での記載を適宜省略する。
図２４は、発光アレイ３０を剥離用基板６３と転写用基板６４とに移し替える場合に、図９〜図１５に示した工程の後に続いて行う工程例を示す図である。
発光アレイ３０を集積回路チップ２０に搭載する方法は、図１７のように、サファイア基板５０を発光アレイが備えた状態で集積回路チップ２０の上に配置する方法のほかに、図２４のように、発光アレイ３０を剥離用基板６３と転写用基板６４に移し替える方法がある。
図１５に示す工程に続いて、図２４の（ａ）のように、剥離用基板６３に発光アレイ３０を接着した後、図２４の（ｂ）のように、サファイア基板５０を発光アレイ３０から選択的に剥離する。そして、図２４の（ｃ）のように、転写用基板６４に発光アレイ３０を接着した後、図２４の（ｄ）のように、剥離用基板６３を発光アレイ３０から剥離する。そして、図２４の（ｅ）のように、転写用基板６４を含む発光アレイ３０を、上下反転し、集積回路チップ２０の上に配置し、位置合わせをしてから、集積回路チップ２０に接着する。
図２４に示すような工程を経る場合、接着されるとき、発光アレイ３０は、転写用基板６４を備えた状態なので、図１６〜図１７に示すような工程を経る場合と同様に、十分な機械的強度を備える。また、樹脂層６５とマイクロバンプ６６との組み合わせは、異方性導電樹脂または異方性導電テープで置き換えられてもよい。
続いて、転写用基板６４を発光アレイ３０から選択的に剥離すると、図１８に示したような構成を得ることができる。
（表示システム）
以下に、図２５を参照して、表示システム７を詳細に説明する。
図２５は、本実施形態１に係るＬＥＤ表示チップ１（１Ｂ，１Ｇ，ＡＲ）を用いた表示システム７の概略構成を示す図である。
図２５に示すように、表示システム７は、青色ＬＥＤ表示チップ１Ｂ、緑色ＬＥＤ表示チップ１Ｇ、赤色ＬＥＤ表示チップ１Ｒ、中央制御装置５、およびプリズム６を備え、任意で、図示しない光学系などを備える。また、表示システム７は、投影面８に画像（図２５では“Ｐ”）を投影する。
青色ＬＥＤ表示チップ１Ｂと緑色ＬＥＤ表示チップ１Ｇと赤色ＬＥＤ表示チップ１Ｒとは、各々、図１〜図２４を参照して上記で説明したＬＥＤ表示チップ１である。
青色ＬＥＤ表示チップ１Ｂは、画素４０から出射される光の色が青色であり、青色の単色画像を投影できる。画素４０は、波長変換層６８なしで発光ユニット３１が直接青色で発光する構成であっても、発光ユニット３１が発光した光を波長変換層６８が青色の光に変換する構成であってもよい。
緑色ＬＥＤ表示チップ１Ｇも同様に、画素４０から出射される光の色が緑色であり、緑色の単色画像を投影できる。赤色ＬＥＤ表示チップ１Ｒも、同様に、画素４０から出射される光の色が赤色であり、赤色の単色画像を投影できる。
中央制御装置５は、カラー画像の画像データを、青色と緑色と赤色との単色画像の画像データに分解し、各単色画像の画像データを青色ＬＥＤ表示チップ１Ｂと緑色ＬＥＤ表示チップ１Ｇと赤色ＬＥＤ表示チップ１Ｒとに供給する。
プリズム６は、青色ＬＥＤ表示チップ１Ｂと緑色ＬＥＤ表示チップ１Ｇと赤色ＬＥＤ表示チップ１Ｒとが投影する単色画像を合成する。これによって、投影面に、赤色と緑色と青色との単色画像が合成されたカラー画像を、表示システム７は投影することができる。また、青色ＬＥＤ表示チップ１Ｂと緑色ＬＥＤ表示チップ１Ｇと赤色ＬＥＤ表示チップ１Ｒと各々の発光ユニット３１は、投影表示されるカラー画像を構成する画素に１対１対応する。
表示システム７は、従来の光学スイッチを用いる表示システムと比べて、より明るく画像を投影できるので、より大画面の投影表示に適する。
〔実施形態２〕
本発明の他の実施形態２について、図２６〜図３６に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
図２６は、図１に示したＬＥＤ表示チップ１のＡＡ矢視断面図に相当し、本実施形態２に係るＬＥＤ表示チップ１の断面図である。
図２６に示すように、本実施形態２に係る発光アレイ３０は、前記実施形態１に係る発光アレイ３０と同様に、Ｎ側エピタキシャル層５２と発光層５３とＰ側エピタキシャル層５４とがこの順に積層された化合物半導体層５１と、化合物半導体層５１と透明導電膜５５とを保護するための保護膜５７と、保護膜５７に設けられたＮ側コンタクトホール５９を通じてＮ側エピタキシャル層５２に接触しているＮ側配線電極４３と、ユニット（発光ユニット３１および配線ユニット３２）毎に分離されている化合物半導体層５１の間に充填されている反射材６２と、Ｎ側エピタキシャル層５２に接するＮ側共通電極３３とを備える。
また、本実施形態２に係る発光アレイ３０は、前記実施形態１に係る発光アレイ３０と異なり、Ｐ側エピタキシャル層５４に接する第１透明導電膜パターン５５ａおよび第２透明導電膜パターン５５ｂと、保護膜５７に設けられた第１Ｐ側コンタクトホール５８ａを通じて第１透明導電膜パターン５５ａに接触している第１Ｐ側個別電極４２ａと、保護膜５７に設けられた第２Ｐ側コンタクトホール５８ｂを通じて第２透明導電膜パターン５５ｂに接触している第２Ｐ側個別電極４２ｂと、を備える。
本実施形態２に係る発光アレイ３０は、前記実施形態１に係る発光アレイ３０と同様に、複数の発光ユニット３１と複数の配線ユニット３２とから構成されている。本実施形態２に係る発光ユニット３１は、前記実施形態１に係る発光ユニット３１と異なり、第１ＬＥＤ４１ａと第２ＬＥＤ４１ｂと（２個の発光素子）を含む。
図２６に示すように、本実施形態２に係る集積回路チップ２０は、前記実施形態１に係る集積回路チップ２０と同様に、シリコン基板４５とマイクロバンプ６６と樹脂層６５とを備える。本実施形態２に係る集積回路チップ２０は、前記実施形態１に係る集積回路チップ２０と異なり、シリコン基板４５の最上面に形成された第１Ｐ側電極４６ａおよび第２Ｐ側電極４６ｂと２分割されたＮ側電極４７とを備える。シリコン基板４５には、発光アレイ３０の発光ユニット３１を駆動するための駆動回路７０が形成されており、各駆動回路７０は、Ｐ側電極４６を備える。
シリコン基板４５には、発光アレイ３０の発光ユニット３１を駆動するための駆動回路７０が形成されており、各駆動回路７０は、前記実施形態１と異なり、第１Ｐ側電極４６ａと第２Ｐ側電極４６ｂとを備える。
したがって、本実施形態１に係るＬＥＤ表示チップ１は、前記実施形態１に係るＬＥＤ表示チップ１から、下記二点で異なるが、その他の構成は同等である。
・発光ユニット３１は、１個のＬＥＤを含む構成から、２個のＬＥＤ（第１ＬＥＤ４１ａ，第２ＬＥＤ４１ｂ）を含む構成に変更されている。
・駆動回路７０は、１個のＬＥＤを駆動するための回路構成から、２個のＬＥＤを駆動するための回路構成に変更されている。
（発光アレイ）
以下、本実施形態２に係る発光アレイ３０を、図２７を参照して、詳細に説明する。
図２７は、図３の破線囲みＢの拡大図に相当し、図２６に示した第１Ｐ側個別電極４２ａおよび第２Ｐ側個別電極４２ｂおよびＮ側配線電極４３がある側から、本実施形態２に係る発光アレイ３０を見た平面図である。図示の便宜上、途中を省略して、図２７左側に発光アレイ３０の内部を示し、図２７右側に発光アレイ３０の端部を示す。
図２７に示すように、発光ユニット３１において、第１Ｐ側個別電極４２ａは、破線で示された第１Ｐ側コンタクトホール５８ａを通って第１透明導電膜パターン５５ａに接触している。また、第２Ｐ側個別電極４２ｂは、破線で示された第２Ｐ側コンタクトホール５８ｂを通って第２透明導電膜パターン５５ｂに接触している。このように、図２７に示す本実施形態１に係る発光ユニット３１の構成は、２個のＬＥＤ（第１ＬＥＤ４１ａ，第２ＬＥＤ４１ｂ）に対応して、図４に示した前記第１実施形態に係る構成から２分割されている。
化合物半導体層５１は２分割されておらず、発光ユニット３１毎に一体である。青色ＬＥＤを構成するＩｎＧａＮ系化合物半導体では、Ｐ側エピタキシャル層５４の比抵抗が非常に高く、Ｐ側エピタキシャル層５４を横方向（発光アレイ３０の面内方向）に流れる電流が無視できる為、このように一体であってもよい。なお、Ｐ側エピタキシャル層５４の横方向の電流が無視できない程大きな場合は、Ｐ側エピタキシャル層５４も２分割する必要が有る。例えば、２個のＬＥＤ（第１ＬＥＤ４１ａ，第２ＬＥＤ４１ｂ）各々を、独立したメサに構成してもよい。この場合でも、Ｎ側エピタキシャル層５２は、一体で、共有されてもよい。
なお、配線ユニット３２においても、透明導電膜５５が第１透明導電膜パターン５５ａと第２透明導電膜パターン５５ｂとに分割されている。これは、配線ユニット３２の構造を発光ユニット３１の構造と類似させた結果に過ぎず、配線ユニット３２では、図４のように一体であってもよい。
（集積回路チップ）
以下、本実施形態２に係る集積回路チップ２０を、図２８を参照して、詳細に説明する。
図２８は、図５の破線囲みＣの拡大図に相当し、図２６に示した第１Ｐ側電極４６ａおよび第２Ｐ側電極４６ｂおよびＮ側電極４７がある側から、本実施形態２に係る集積回路チップ２０を見た平面図である。図示の便宜上、途中を省略して、図２８左側に集積回路チップ２０の内部を示し、図２８右側に集積回路チップ２０の端部を示す。
図２８に示すように、駆動回路７０は、発光アレイ３０の第１Ｐ側個別電極４２ａに対応して、第１Ｐ側電極４６ａを備え、発光アレイ３０の第２Ｐ側個別電極４２ｂに対応して、第２Ｐ側電極４６ｂを備える。
なお、配線ユニット３２のＮ側配線電極４３に対応する集積回路チップ２０のＮ側電極４７も、図６と比べて２分割されている。これは、Ｎ側電極４７の構造を第１Ｐ側電極４６ａおよび第２Ｐ側電極４６の構造と類似させた結果に過ぎず、図６のように１体であってもよい。
（駆動回路）
以下に、本実施形態２に係る駆動回路７０を、図２９を参照して詳細に説明する。
図２９は、実施形態２に係る駆動回路７０の一例を示す回路図である。
図２９に示す本実施形態２に係る駆動回路７０は、図７に示す前記実施形態１に係る駆動回路７０と同様に、行選択信号線７１と、列信号線７２と、電源線７３と、Ｎ側電極４７と、ＧＮＤ線７４とに接続されており、行選択トランジスタ７５と、電圧保持キャパシタ７６と、駆動トランジスタ７７とを備える。
図２９に示す駆動回路７０は、図７に示す駆動回路７０と異なり、第１制御ゲート電圧を供給する第１ゲート制御信号線７９ａおよび第２制御ゲート電圧を供給する第２ゲート制御信号線７９ｂ、に接続されており、第１不揮発性メモリトランジスタ７８ａおよび第２不揮発性メモリトランジスタ７８ｂと、第１テストトランジスタ８０ａおよび第２テストトランジスタ８０ｂと、第１テスト端子８１ａおよび第２テスト端子８１ｂと、第１Ｐ側電極４６ａおよび第２Ｐ側電極４６ｂとを備える。加えて、集積回路チップ２０に発光アレイ３０が搭載されたとき、駆動回路７０は、発光ユニット３１の第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂに接続される。なお、第１テスト端子８１ａおよび第２テスト端子８１ｂは互いに接続されていてもよい。
図２９に示される第１不揮発性メモリトランジスタ７８ａと第１テストトランジスタ８０ａと第１テスト端子８１ａと第１Ｐ側電極４６ａとから構成される部分と、第２不揮発性メモリトランジスタ７８ｂと第２テストトランジスタ８０ｂと第２テスト端子８１ｂと第２Ｐ側電極４６ｂから構成される部分とは、図７に示される不揮発性メモリトランジスタ７８とテストトランジスタ８０とテスト端子８１とＰ側電極４６とから構成される部分と同一構成であり、駆動トランジスタ７７のソース端子とＧＮＤ線７４との間に並列接続されている。したがって、図２９に示す駆動回路７０は、発光ユニット３１の第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂへの電流供給を独立に制御することができ、図７に示す駆動回路７０と同様にテストすることができる。なお、不揮発性メモリトランジスタとテストトランジスタとテスト端子とＰ側電極とから構成される部分回路の数は、これに限らず、発光ユニット３１が含むＬＥＤの数に対応すればよい。
図２９に示すような回路構成によって、集積回路チップ２０に発光アレイ３０を搭載後に、発光ユニット３１の第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂ各々の発光テストを行い、不良の第１ＬＥＤ４１ａまたは第２ＬＥＤ４１ｂ発光ユニット３１への電力供給を遮断して、非発光にすることができる。
まず、第１ＬＥＤ４１ａの発光テストを行う。具体的には、第１テストトランジスタ８０ａおよび第２不揮発性メモリトランジスタ７８ｂが非通電状態、かつ、第１不揮発性メモリトランジスタ７８ａが通電状態で、各発光ユニット３１について順次、行選択トランジスタ７５と駆動トランジスタ７７とを通電状態にし、各発光ユニット３１の第１ＬＥＤ４１ａの発光特性を順次評価する。
全発光ユニット３１の第１ＬＥＤ４１ａの発光特性を評価した後、不良品の第１ＬＥＤ４１ａを含む画素４０においては、動作用の第１制御ゲート電圧では非通電状態のままであるように、第１不揮発性メモリトランジスタ７８ａに書き込む。また良品の第１ＬＥＤ４１ａを含む画素４０においては、動作用の第２制御ゲート電圧では非通電状態のままであるように、第２不揮発性メモリトランジスタ７８ｂに書き込む。
次に、第１ＬＥＤ４１ａが不良であった発光ユニット３１について、第２ＬＥＤ４１ｂの発光テストを行う。具体的には、第２テストトランジスタ８０ｂおよび第１不揮発性メモリトランジスタ７８ａが非通電状態、かつ、第２不揮発性メモリトランジスタ７８ｂが通電状態で、第１ＬＥＤ４１ａが不良であった各発光ユニット３１について順次、行選択トランジスタ７５と駆動トランジスタ７７とを通電状態にし、第２ＬＥＤ４１ｂの発光特性を順次評価する。
第２ＬＥＤ４１ｂの発光特性を評価した後、不良の第２ＬＥＤ４１ｂを含む画素４０においては、動作用の第２制御ゲート電圧では非通電状態のままであるように、第２不揮発性メモリトランジスタ７８ｂに書き込む。
ＬＥＤの不良は局所的に生じる場合が大半であり、１個の発光ユニット３１に含まれる２個のＬＥＤ（第１ＬＥＤ４１ａ，第２ＬＥＤ４１ｂ）が共に不良である確率は非常に低い。このため、２個以上のＬＥＤを含む発光ユニット３１においては、含まれるＬＥＤの一部が不良であったとしても、不良でないＬＥＤを用いることによって、発光ユニット３１が不良になることを回避可能である。このように、発光ユニット３１が不良になる確率を非常に低くすることによって、発光アレイ３０の製造歩留りを向上させることができる。
また、第１ＬＥＤ４１ａと第２ＬＥＤ４１ｂとが共に不良であった場合、発光ユニット３１自体が不良になり、ＬＥＤ表示チップ１が備える複数の画素４０に黒画素が混在する。この場合、前記実施形態１に係るＬＥＤ表示チップ１の場合と同様に、黒画素が許容される用途に活用可能である。
実施例としては、例えば、ＶＧＡ規格の有効画素数４８０×６４０になるように発光ユニット３１を配置した発光アレイ３０を製造したところ、発光アレイ３０あたり平均して、第１ＬＥＤ４１ａが不良である発光ユニット３１の数は３１であった。第１ＬＥＤ４１ａが不良である発光ユニット３１の内、３０個は第２ＬＥＤ４１ｂを用いることによって、問題無く良品となった。また、ＬＥＤ表示チップ１を動作させた結果では、最大輝度が２０００［ｌｍ］となった。また、コントラストは測定限界以上であり、消費電力も最大５０［Ｗ］であった。ＮＴＳＣ比は１０３％であり、色域も良好な結果となった。
（発光アレイの製造）
以下に、本実施形態２に係る発光アレイ３０を製造する製造工程を、図３０〜図３６を参照して、詳細に説明する。図３０〜図３６は、一連の工程例を順に示すので、簡便のために、先の工程を示す図に記載した符号は、後の工程を示す図での記載を適宜省略する。
図３０〜図３６は、本実施形態２に係る発光アレイ３０を製造する製造工程例を順に示す図である。
図３０〜図３６に示す工程例は、図９〜図１５に示す工程例と、第１Ｐ側個別電極４２ａおよび第２Ｐ側個別電極４２ｂと、第１透明導電膜パターン５５ａおよび第２透明導電膜パターン５５ｂに関連する工程を除き、同等である。このため、説明の便宜上、前記実施形態１にて図９〜図１５を参照して説明した内容と同じ内容は、その説明を省略する。
まず、図３０のように、サファイア基板５０の上面に凹凸パターンを形成し、Ｎ側エピタキシャル層５２と発光層５３とＰ側エピタキシャル層５４とがこの順に積層された化合物半導体層５１を、サファイア基板５０の上に形成し、化合物半導体層５１の上面の上に透明導電膜５５を形成する。
続いて、図３１のように、例えばフォトリソグラフィによって、透明導電膜５５を部分的に除去して、第１透明導電膜パターン５５ａおよび第２透明導電膜パターン５５ｂにパターンニングする。そして、Ｎ側エピタキシャル層５２と発光層５３とＰ側エピタキシャル層５４とを部分的にエッチングで除去する。これによって、メサ５６をユニット毎に形成し、配線ユニット３２のＮ側エピタキシャル層露出領域３５で、Ｎ側エピタキシャル層５２を露出させる。
続いて、図３２のように、保護膜５７を形成する。本実施形態２では、保護膜５７は、第１透明導電膜パターン５５ａと第２透明導電膜パターン５５ｂとの間に埋まっており、両者の間のリークを防止することができる。
続いて、図３３に示すように、第１Ｐ側コンタクトホール５８ａおよび第２Ｐ側コンタクトホール５８ｂとＮ側コンタクトホール５９とを保護膜５７に開口する。
続いて、図３４に示すように、電極膜を形成し、部分的に除去して、第１Ｐ側個別電極４２ａおよび第２Ｐ側個別電極４２ｂとＮ側配線電極４３とを形成する。
続いて、図３５に示すように、メサ５６間の凹部底面にユニット分離溝６０を形成し、同時に、発光アレイ３０の外周よりも外側の化合物半導体層５１を除去する。
続いて、図３６に示すように、少なくともメサ５６間の凹部とユニット分離溝６０との中に反射材６２を埋め込む。
以上のように、図３０〜図３６に示される工程を経て、図８の（ａ）に示されるような発光アレイ３０がモノシリックに形成されたサファイアウェハＷ２が完成する。
本実施形態２に係る発光アレイ３０を集積回路チップ２０に搭載する組立工程は、前記実施形態１と同様なので、説明を省略する。なお、前記実施形態１において、図２１〜図２３を参照して説明したように、波長変換層６８を設けることも、図２４を参照して説明したように、発光アレイ３０を剥離用基板６３と転写用基板６４とに移し替えることも、同様に可能である。
〔実施形態３〕
本発明の他の実施形態３について、図３７〜図３９に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
図３７は、実施形態３に係るＬＥＤ表示チップ１の部分平面図である。
本実施形態３に係るＬＥＤ表示チップ１は、前記実施形態２に係るＬＥＤ表示チップ１に、青色波長変換層６８Ｂと緑色波長変換層６８Ｇと赤色波長変換層６８Ｒと遮光層６９と図示されていない平坦化層６７が設けられた構成である。このため、本実施形態３に係るＬＥＤ表示チップ１は、単独で、カラー画像を投影表示することができる。
図３８は、本実施形態３に係る発光アレイ３０を、図２に示したＰ側個別電極４２およびＮ側配線電極４３がある側から、見た平面図である。図３８の発光ユニット３１と、図２７の発光ユニット３１とは、同一構成であるので、説明を省略する。
図３９は、図３７に示したＬＥＤ表示チップ１のＥＥ矢視断面図に相当し、実施形態３に係るＬＥＤ表示チップ１の断面図である。
図３９に示す本実施形態３に係る各色の波長変換層６８Ｂ，６８Ｇ，６８Ｒと遮光層６９と平坦化層６７とは、図２１〜図２３に示す波長変換層６８と遮光層６９と平坦化層６７と同様である。
本実施形態３においては、発光ユニット３１が発光する光は、その上の青色波長変換層６８Ｂまたは緑色波長変換層６８Ｇまたは赤色波長変換層６８Ｒによって波長変換される。このため、発光ユニット３１の第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂは、より短波長の光を発光するように、例えば、青紫ＬＥＤである。
本実施形態３に係るＬＥＤ表示チップ１においては、赤色サブ画素４０Ｒが占める面積は、発光アレイ３０の有効部分の面積の３分の１である。青色サブ画素４０Ｂおよび緑色サブ画素４０Ｇが占める面積も、発光アレイ３０の有効部分の面積の３分の１である。このため、各色の波長変換層６８Ｂ，６８Ｇ，６８Ｒを高精度に対応する発光ユニット３１の上に形成する必要があるので、単色画像を投影表示する前記実施形態１，２に比べて、製造歩留りが低下することがある。一方、本実施形態３に係るＬＥＤ表示チップ１は、単独で、カラー画像を投影表示することができるので、図２６に示される複数の単色画像を合成するための光学系（プリズム６）が不要になり、表示システム７が備える光学系を簡素にすることができるという、大きな利点を有する。
なお、青色サブ画素４０Ｂと緑色サブ画素４０Ｇと赤色サブ画素４０Ｒとの各々の面積および輝度は、全体の発光が白色になるように調整されている。通常、各色の波長変換層６８Ｂ，６８Ｇ，６８Ｒは効率が異なるため、その下にある発光ユニット３１の第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂの面積および供給される駆動電流Ｉの大きさが調整されている。
１個の青色サブ画素４０Ｂと１個の緑色サブ画素４０Ｇと１個の赤色サブ画素４０Ｒとから構成される画素（図示せず）の面積は、例えば、１９μｍ×５．６７μｍの大きさの発光ユニット３１を約１μｍのピッチで配置すると、２０μｍ×２０μｍである。このとき、ＶＧＡ規格の有効画素数４８０×６４０になるように画素４０を配列すると、発光アレイ３０の有効部分の面積は９．６ｍｍ×１２．８ｍｍとなる。また、画素駆動回路アレイ部２４に、画像処理回路部２１と行選択回路部２２と列信号出力回路部２３とを合わせた集積回路チップ２０の面積は、例えば、１５ｍｍ×１８ｍｍになる。
なお、本実施形態３に係るＬＥＤ表示チップ１は、図３７〜図３９に示す構成に限らない。例えば、発光ユニット３１が１つのＬＥＤである前記実施形態１に係るＬＥＤ表示チップ１に、青色波長変換層６８Ｂと緑色波長変換層６８Ｇと赤色波長変換層６８Ｒと遮光層６９と平坦化層６７とを、が設けてもよい。
〔実施形態４〕
本発明の他の実施形態４について、図２９を参照して説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
本実施形態４に係るＬＥＤ表示チップ１は、前記実施形態２に係るＬＥＤ表示チップ１の駆動回路７０における駆動トランジスタ７７を、Ｐ型のＭＯＳトランジスタからＮ型のＭＯＳトランジスタに変更したものであり、その他は、前記実施形態２に係るＬＥＤ表示チップ１と同様である。
したがって、本実施形態４に係るＬＥＤ表示チップ１は、前記実施形態２に係るＬＥＤ表示チップ１と同様に、発光ユニット３１の第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂ各々の発光テストを行い、不良の第１ＬＥＤ４１ａまたは第２ＬＥＤ４１ｂ発光ユニット３１への電力供給を遮断することができる。
それ加えて、本実施形態４に係るＬＥＤ表示チップ１は、発光ユニット３１の第１ＬＥＤ４１ａまたは第２ＬＥＤ４１ｂに供給する駆動電流Ｉの電流量を変化させることが可能である。これによって、各発光ユニット３１の発光させる第１ＬＥＤ４１ａまたは第２ＬＥＤ４１ｂの発光特性に分散がある場合に、発光強度を揃えることが可能になる。このため、良品と評価される第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂの発光特性の許容範囲を広げることができ、不良の発光ユニット３１の数を低減することができる。また、発光アレイ３０において、発光ユニット３１の発光強度を均一にすることができる。
まず、前記実施形態２と同様に、第１ＬＥＤ４１ａの発光テストを行う。そして、第１ＬＥＤ４１ａの発光強度がＬＥＤ表示チップ１に求められる範囲を超えている発光ユニット３１を特定する。それから、特定した各発光ユニット３１について、第１ＬＥＤ４１ａの発光強度を低減して、ＬＥＤ表示チップ１に求められる範囲内に収める。この発光強度の低減は、駆動トランジスタ７７を流れる駆動電流Ｉの電流量を低減する（減らす方向に変化させる）ことで実現される。
そして、第１ＬＥＤ４１ａの発光強度を低減して、ＬＥＤ表示チップ１に求められる範囲内に収めることができない場合、その第１ＬＥＤ４１ａを含む発光ユニット３１については、第２ＬＥＤ４１ｂの発光テストを行い、第２ＬＥＤ４１ｂの発光強度の調整を同様に行う。なお、前記実施形態１のようなＬＥＤを１個含む発光ユニット３１にも、この発光強度の調整は適用可能である。
駆動トランジスタ７７を流れる駆動電流Ｉの電流量を低減は、第１不揮発性メモリトランジスタ７８ａ（第２ＬＥＤ４１ｂの発光強度を低減する場合は、第２不揮発性メモリトランジスタ７８ｂ）の閾値を上げることで実現される。この第１不揮発性メモリトランジスタ７８ａの閾値を、動作用の第１制御ゲート電圧で通電状態になることが可能な範囲で、上げることによって、第１不揮発性メモリトランジスタ７８ａのソース−ドレイン間のコンダクタンスを下げて、第１不揮発性メモリトランジスタ７８ａのソース−ドレイン間の電圧差を大きくすることができる。これによって、駆動トランジスタ７７と第１不揮発性メモリトランジスタ７８ａとが通電状態かつ、第２不揮発性メモリトランジスタ７８ｂが非通電状態のときに、駆動トランジスタ７７のソース−ドレイン間の電圧差を小さくすることができる。駆動トランジスタ７７のゲート端子は、電圧保持キャパシタ７６を介して、駆動トランジスタ７７のドレイン端子および電源線７３に接続されているので、駆動トランジスタ７７のゲート電圧は、自身のドレイン電圧（すなわち、電源電圧Ｖｃｃ）を基準に書き込まれている。このため、駆動トランジスタ７７のソース−ドレイン間の電圧差を小さくすることによって、ソース−ゲート間の電圧差も小さくなる。駆動トランジスタ７７のソース−ドレイン電流である駆動電流Ｉの電流量は、ソース−ゲート間の電圧差によって主に決定されるので、したがって、第１不揮発性メモリトランジスタ７８ａの閾値を上げることで、駆動電流Ｉの電流量を低減可能（減らす方向に変化可能）である。
第１不揮発性メモリトランジスタ７８ａ（第２ＬＥＤ４１ｂの発光強度を低減する場合は、第２不揮発性メモリトランジスタ７８ｂ）の閾値の調整は、次のように行う。まず、第１テストトランジスタ８０ａと、第１不揮発性メモリトランジスタ７８ａと、駆動トランジスタ７７と、を通電状態にして、第１不揮発性メモリトランジスタ７８ａに電流を流すことが可能な状態にする。次に、この状態で、第１不揮発性メモリトランジスタ７８ａの制御ゲートに、第１ゲート制御信号線７９ａを用いて書込用の第１ゲート制御電圧を印加して、浮遊ゲートへ電子を注入する。
そして、第１ＬＥＤ４１ａを発光させるときには、閾値よりも十分に高い駆動用の第１制御電圧を第１不揮発性メモリトランジスタ７８ａの制御ゲートに印加し、第１不揮発性メモリトランジスタ７８ａを線形動作領域で動作させる。これによって、第１不揮発性メモリトランジスタ７８ａが抵抗体として機能し、第１ＬＥＤ４１ａに流れる電流量に略比例する電圧差がソース−ドレイン間に生じる。第１不揮発性メモリトランジスタ７８ａの閾値が高いほど、ソース−ドレイン間の電気抵抗も大きくなり、ソース−ドレイン間の電圧差も大きくなる。このため、駆動トランジスタ７７のソース電圧が高くなり、駆動電流Ｉの電流量が減少する。
第１不揮発性メモリトランジスタ７８ａおよび第２不揮発性メモリトランジスタ７８ｂがスタックゲートトランジスタの場合、スタックゲートトランジスタのサイズおよび構造等に依存するが、ソース−ドレイン間電圧が３Ｖ以上、ソース−制御ゲート間電圧は４Ｖ以上が一般的である。また、スタックゲートトランジスタの場合、書き込み用の第１ゲート制御電圧および第２ゲート制御電圧の印加電圧を調整することによって、高精度かつ連続的に、第１不揮発性メモリトランジスタ７８ａおよび第２不揮発性メモリトランジスタ７８ｂの閾値を調整することができる。このため、発光ユニット３１間の発光強度の分散を低減でき、発光強度の均一性が高いＬＥＤ表示チップ１を高い歩留りで製造することができる。
第１ゲート制御電圧および第２ゲート制御電圧は、パルス電圧が好ましい。印加電圧に加えて、または代わりに、印加パルス数を調整することによって、第１不揮発性メモリトランジスタ７８ａの閾値を連続的に調整することができる。
また、第１ＬＥＤ４１ａと第２ＬＥＤ４１ｂとが共に不良であった場合、発光ユニット３１自体が不良になり、ＬＥＤ表示チップ１が備える複数の画素４０に黒画素が混在する。この場合、前記実施形態１に係るＬＥＤ表示チップ１の場合と同様に、黒画素が許容される用途に活用可能である。
また、本実施形態４に係るＬＥＤの発光強度を低減する構成は、前記実施形態１〜３に係る発光ユニット３１が１個のＬＥＤである構成、ＬＥＤ表示チップ１に波長変換層６８を設ける構成、ＬＥＤ表示チップ１が複数の色のサブ画素４０Ｒ，４０Ｇ，４０Ｇを備える構成などにも適用可能である。
（変形例）
本実施形態４の変形例について、図４０を参照して説明すれば、以下のとおりである。
上述では、発光ユニット３１が備える２個のＬＥＤ（第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂ）のうちの１個を用いて、発光強度の分散を低減した。本変形例１においては、２個のＬＥＤを用いて、発光強度の分散を低減する。なお、発光ユニット３１が備えるＬＥＤの数が３以上の場合、発光強度の分散を低減するために用いるＬＥＤの数は、２以上であればよい。
発光アレイ３０が備える複数の発光ユニット３１の少数は、第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂの両方または一方が不良品であるが、多数は、両方が良品である。そして、両方が良品である発光ユニット３１については、第１ＬＥＤ４１ａと第２ＬＥＤ４１ｂとの両方の発光強度を調整し、両方を発光させることが可能である。
図４０は、第１ＬＥＤ４１ａの発光効率の特性を示す図である。図４０の縦軸は、第１ＬＥＤ４１ａの発光効率を示し、横軸は、第１ＬＥＤ４１ａに供給される電流密度を示す。なお、第２ＬＥＤ４１ｂの発光効率は、第１ＬＥＤ４１ａと同様の特性を示すので、図示を省略する。
図４０に示すように、第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂの発光効率は、個体差があるが、電流密度が高くなり過ぎると低下する傾向にある。通常、発光ユニット３１は、発光効率が低下する高電流密度で使用されることが多い。したがって、第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂの両方に電流を供給した場合、一方のみに電流を供給した場合と比べて、各々の電流密度が約半分に低減されるので、発光効率が高くなる。このため、対応する駆動回路７０の駆動トランジスタ７７のドレイン‐ソース間を流れる駆動電流Ｉの電流量が同じ条件下で、第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂの両方を発光させたときの合計の発光強度は、一方のみを発光させたときの発光強度よりも大きくなる。
例えば、図４０においては、電流密度１Ａ／ｃｍ２〜１０Ａ／ｃｍ２に発光効率のピークがあり、電流密度３０Ａ／ｃｍ２での発光効率は約５８％であり、電流密度１５Ａ／ｃｍ２での発光効率は約６２％である。したがって、第１ＬＥＤ４１ａのみに、電流密度３０Ａ／ｃｍ２で電流供給している状態から、第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂの両方に、電流密度１５Ａ／ｃｍ２で電流供給している状態に変更すると、発光効率が約７％向上し、発光強度も７％高くなる。
したがって、本変形例は、（ｉ）対応する駆動回路７０の第１不揮発性メモリトランジスタ７８ａまたは第２不揮発性メモリトランジスタ７８ｂが抵抗体として機能することによって、駆動電流を低減し、第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂの発光強度を下げることに加えて、（ｉｉ）第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂの両方を発光させることによって、発光効率を向上して、発光ユニット３１の発光強度を上げることが、可能である。このため、本変形例によれば、良品となる発光ユニット３１の許容範囲がより広くなり、発光ユニット３１の製造歩留りを向上させることができる。また、発光ユニット３１の発光効率を向上させることができるので、ＬＥＤ表示チップ１の電力効率を向上させることができる。
なお、第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂの両方を発光させることによって、合計の発光強度がＬＥＤ表示チップ１が求める規定範囲の上限を超える場合には、対応する駆動回路７０の第１不揮発性メモリトランジスタ７８ａおよび第２不揮発性メモリトランジスタ７８ｂの閾値を調整して、合計の発光強度を抑制すればよい。
以下に、本変形例における発光強度の調整例について、順に説明する。
まず、各発光ユニット３１について、第１ＬＥＤ４１ａの発光テストを行う。全発光ユニット３１の評価後に、下記三通りの操作を行う。
・第１ＬＥＤ４１ａの発光強度が、ＬＥＤ表示チップ１が求める規定範囲内に収まる発光ユニット３１については、第２ＬＥＤ４１ｂを用いる必要が無いので、対応する駆動回路７０の第２不揮発性メモリトランジスタ７８ｂが非通電状態を保持するように書き込む。・第１ＬＥＤ４１ａの発光強度が、ＬＥＤ表示チップ１が求める規定範囲の上限より大きい発光ユニット３１については、第２ＬＥＤ４１ｂを用いる必要が無いので、対応する駆動回路７０の第２不揮発性メモリトランジスタ７８ｂが非通電状態を保持するように書き込む。加えて、第１ＬＥＤ４１ａの発光強度が、ＬＥＤ表示チップ１が求める規定範囲内に納まるように、対応する駆動回路７０の第１不揮発性メモリトランジスタ７８ａの閾値を調整する。
・第１ＬＥＤ４１ａの発光強度が、ＬＥＤ表示チップ１が求める規定範囲の下限より小さい発光ユニット３１については、第２ＬＥＤ４１ｂを用いる必要があるので、対応する駆動回路７０の第２不揮発性メモリトランジスタ７８ｂに書き込みを行わない。
次に、第１ＬＥＤ４１ａの発光強度が、ＬＥＤ表示チップ１が求める規定範囲より小さい発光ユニット３１については、第２ＬＥＤ４１ｂの発光テストを行う。該当する全発光ユニット３１の評価後に、三通りの操作を行う。
・第２ＬＥＤ４１ｂの発光強度が、ＬＥＤ表示チップ１が求める規定範囲内に収まる発光ユニット３１については、第１ＬＥＤ４１ａを用いる必要が無いので、対応する駆動回路７０の第１不揮発性メモリトランジスタ７８ａが非通電状態を保持するように書き込む。・第２ＬＥＤ４１ｂの発光強度が、ＬＥＤ表示チップ１が求める規定範囲の上限より大きい発光ユニット３１については、第１ＬＥＤ４１ａを用いる必要が無いので、対応する駆動回路７０の第１不揮発性メモリトランジスタ７８ａが非通電状態を保持するように書き込む。加えて、第２ＬＥＤ４１ｂの発光強度が、ＬＥＤ表示チップ１が求める規定範囲内に納まるように、対応する駆動回路７０の第２不揮発性メモリトランジスタ７８ｂの閾値を調整する。
・第２ＬＥＤ４１ｂの発光強度が、ＬＥＤ表示チップ１が求める規定範囲の下限より小さい発光ユニット３１については、第１ＬＥＤ４１ａを用いる必要があるので、対応する駆動回路７０の第１不揮発性メモリトランジスタ７８ａに書き込みを行わない。
次に、第１ＬＥＤ４１ａと第２ＬＥＤ４１ｂとの各々の発光強度が、ＬＥＤ表示チップ１が求める規定範囲より小さい発光ユニット３１については、両方を発光させる発光テストを行う。該当する全発光ユニット３１の評価後に、下記三通りの操作を行う。
・両方を合計した発光強度が、ＬＥＤ表示チップ１が求める規定範囲内に収まる発光ユニット３１については、調整不要なので、対応する駆動回路７０の第１不揮発性メモリトランジスタ７８ａと第２不揮発性メモリトランジスタ７８ｂと何れにも書き込みしない。
・両方を合計した発光強度が、ＬＥＤ表示チップ１が求める規定範囲の上限より大きい発光ユニット３１については、合計した発光強度が、ＬＥＤ表示チップ１が求める規定範囲内に納まるように、対応する駆動回路７０の第１不揮発性メモリトランジスタ７８ａと第２不揮発性メモリトランジスタ７８ｂとの一方または両方の閾値を調整する。
・両方を合計した発光強度が、ＬＥＤ表示チップ１が求める規定範囲の下限より小さい発光ユニット３１については、不良品であるので、対応する駆動回路７０の第１不揮発性メモリトランジスタ７８ａと第２不揮発性メモリトランジスタ７８ｂとの両方が非通電状態を保持するように書き込む。
以上のような３段階の操作によって、ＬＥＤ表示チップ１には、（ｉ）第１ＬＥＤ４１ａのみが発光する画素４０と、（ｉｉ）第２ＬＥＤ４１ｂのみが発光する画素４０と、（ｉｉｉ）第１ＬＥＤ４１ａと第２ＬＥＤ４１ｂとが発光する画素４０と、（ｉｖ）発光しない黒画素と、が存在し得る。なお、発光しない黒画素が混在するＬＥＤ表示チップ１は、黒画素を許容できる用途に、活用することができ、発光しない黒画素がないＬＥＤ表示チップ１は、黒画素を許容できない用途にも、活用することができる。
〔実施形態５〕
本発明の他の実施形態５について、図４１に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
前記実施形態４に係る構成においては、発光ユニット３１の発光強度の分散を低減するために、発光ユニット３１の第１ＬＥＤ４１ａまたは第２ＬＥＤ４１ｂを流れる駆動電流Ｉの電流量を低減することによって、発光ユニット３１の発光強度を低減した。さらに、前記実施形態４の変形例に係る構成においては、第１ＬＥＤ４１ａと第２ＬＥＤ４１ｂとの両方を発光させることによって、発光ユニット３１の発光強度を増大した。
しかしながら、複数の発光ユニット３１の中には、発光強度が、他の発光ユニット３１に比べて著しく低い発光ユニット３１が存在することがある。そのような発光強度が著しく低い発光ユニット３１については、ＬＥＤ表示チップ１が求める規定範囲の下限よりも、発光強度を高めるために、発光ユニット３１を流れる駆動電流Ｉの電流量を大幅に増やす必要がある。
本実施形態５に係るＬＥＤ表示チップ１は、発光ユニット３１の第１ＬＥＤ４１ａおよび／または第２ＬＥＤ４１ｂを流れる駆動電流Ｉの電流量が増えることも可能な駆動回路７０を備える。本実施形態５に係るＬＥＤ表示チップ１は、駆動回路７０の回路構成を除き、前記実施形態４に係るＬＥＤ表示チップ１と同様である。また、本実施形態５に係る駆動電流Ｉの電流量を増やすことが可能な駆動回路７０は、前記実施形態１〜３の発光ユニット３１が１個のＬＥＤである構成、ＬＥＤ表示チップ１に波長変換層６８を設ける構成、ＬＥＤ表示チップ１が複数の色のサブ画素４０Ｒ，４０Ｇ，４０Ｇを備える構成などにも適用可能である。
（駆動回路）
図４１は、本実施形態５に係るＬＥＤ表示チップ１が備える駆動回路７０の回路構成例を示す回路図である。
図４１に示す本実施形態５に係る駆動回路７０は、図２９に示す前記実施形態２または３に係る駆動回路７０と同様に、行選択信号線７１と、列信号線７２と、電源線７３と、Ｎ側電極４７と、ＧＮＤ線７４と、第１制御ゲート電圧を供給する第１ゲート制御信号線７９ａおよび第２制御ゲート電圧を供給する第２ゲート制御信号線７９ｂと、に接続されている。また、同様に、行選択トランジスタ７５と、電圧保持キャパシタ７６と、第１不揮発性メモリトランジスタ７８ａおよび第２不揮発性メモリトランジスタ７８ｂと、第１テストトランジスタ８０ａおよび第２テストトランジスタ８０ｂと、第１テスト端子８１ａおよび第２テスト端子８１ｂと、第１Ｐ側電極４６ａおよび第２Ｐ側電極４６ｂとを備える。加えて、同様に、集積回路チップ２０に発光アレイ３０が搭載されたとき、駆動回路７０は、発光ユニット３１の第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂに接続される。
図４１に示す本実施形態５に係る駆動回路７０は、図７に示す前記実施形態２または３に係る駆動回路７０と異なり、第１駆動トランジスタ７７ａおよび第２駆動トランジスタ７７ｂと、第３不揮発性メモリトランジスタ７８ｃおよび第４不揮発性メモリトランジスタ７８ｄを備え、第３ゲート制御信号線７９ｃおよび第４ゲート制御信号線７９ｄに接続されている。
行選択トランジスタ７５において、ゲート端子は行選択信号線７１に接続されており、ドレイン端子は列信号線７２に接続されている。また、ソース端子は、電圧保持キャパシタ７６の電極の一方側と、第１駆動トランジスタ７７ａおよび第２駆動トランジスタ７７ｂのゲート端子に接続されている。これにより、第１駆動トランジスタ７７ａおよび第２駆動トランジスタ７７ｂのゲート端子は、行選択トランジスタ７５を介して列信号線７２に接続されている。
電圧保持キャパシタ７６において、電極の他方側は、電源線７３と第１駆動トランジスタ７７ａおよび第２駆動トランジスタ７７ｂのドレイン端子とに接続されている。これにより、第１駆動トランジスタ７７ａおよび第２駆動トランジスタ７７ｂのゲート端子は、電圧保持キャパシタ７６を介して、電源線７３に接続されている。
第１駆動トランジスタ７７ａは、例えばＮ型ＭＯＳトランジスタである。第１駆動トランジスタ７７ａのソース端子は、第３不揮発性メモリトランジスタ７８ｃのドレイン端子に接続されている。これにより、第３不揮発性メモリトランジスタ７８ｃのドレイン端子は、第１駆動トランジスタ７７ａを介して電源線７３に接続されている。
第２駆動トランジスタ７７ｂは、例えばＮ型ＭＯＳトランジスタである。第２駆動トランジスタ７７ｂのソース端子は、第４不揮発性メモリトランジスタ７８ｄのドレイン端子に接続されている。これにより、第４不揮発性メモリトランジスタ７８ｄのドレイン端子は、第２駆動トランジスタ７７ｂを介して電源線７３に接続されている。
第１〜第４不揮発性メモリトランジスタ７８ａ〜７８ｃは、例えば浮遊ゲートを有するスタックゲートトランジスタであるが、これに限らない。
第３不揮発性メモリトランジスタ７８ｃにおいて、制御ゲート端子は第３ゲート制御信号線７９ｃに接続されており、ソース端子は、第１不揮発性メモリトランジスタ７８ａおよび第２不揮発性メモリトランジスタ７８ｂのドレイン端子と、第４不揮発性メモリトランジスタ７８ｄのソース端子と、に接続されている。これにより、第３不揮発性メモリトランジスタ７８ｃおよび第４不揮発性メモリトランジスタ７８ｄのドレイン−ソース電流は、合流することができる。図４１に示す駆動回路７０においては、電源線７３からＧＮＤ線７４に流れる駆動電流Ｉの電流量は、第３不揮発性メモリトランジスタ７８ｃのドレイン−ソース電流と、第４不揮発性メモリトランジスタ７８ｄのドレイン−ソース電流との電流量の合計である。
第４不揮発性メモリトランジスタ７８ｄにおいて、制御ゲート端子は第４ゲート制御信号線７９ｄに接続されている。
第１不揮発性メモリトランジスタ７８ａにおいて、制御ゲート端子は第１ゲート制御信号線７９ａに接続されており、ソース端子は、第１Ｐ側電極４６ａおよび第１テストトランジスタ８０ａのドレイン端子に接続されている。
第２不揮発性メモリトランジスタ７８ｂにおいて、制御ゲート端子は第２ゲート制御信号線７９ｂに接続されており、ソース端子は、第２Ｐ側電極４６ａおよび第２テストトランジスタ８０ｂのドレイン端子に接続されている。
このような回路構成によって、光強度が著しく低い発光ユニット３１については、第３不揮発性メモリトランジスタ７８ｃと第４不揮発性メモリトランジスタ７８ｄとの両方を通電状態にすることによって、第１駆動トランジスタ７７ａと第２駆動トランジスタ７７ｂとの両方を用いることができる。また、その他の発光ユニット３１については、第３不揮発性メモリトランジスタ７８ｃと第４不揮発性メモリトランジスタ７８ｄとの一方を通電状態にし、他方を非通電状態にすることによって、第１駆動トランジスタ７７ａと第２駆動トランジスタ７７ｂとの一方のみを用いることができる。
したがって、図４１に示す駆動回路７０は、複数の駆動トランジスタ（第１駆動トランジスタ７７ａ，第２駆動トランジスタ７７ｂ）が並列に配置されている点と、各駆動トランジスタに直列に不揮発性メモリトランジスタ（第３不揮発性メモリトランジスタ７８ｃ，第４不揮発性メモリトランジスタ７８ｄ）が接続されている点において、図２９に示す駆動回路７０から異なるが、その他の構成は同様である。
なお、並列に配置する駆動トランジスタは、３個以上であってもよく、ゲート幅またはゲート長が異なっていてもよい。例えば、発光強度が著しく低い発光ユニット３１のほぼ全てについて、駆動電流Ｉの電流量を１．５倍に増やすことによって、該発光ユニット３１の発光強度を、ＬＥＤ表示チップ１が求める規定範囲の下限よりも高めることができる場合、第２駆動トランジスタ７７ｂのドレイン-ソース電流は、第１駆動トランジスタ７７ａのドレイン-ソース電流の約半分にすることができる。この場合、発光強度が著しく低い発光ユニット３１については、第１駆動トランジスタ７７ａと第２駆動トランジスタ７７ｂとの両方を用い、その他の発光ユニット３１については、第１駆動トランジスタ７７ａのみを用いる。この結果、第２駆動トランジスタ７７ｂは、第１駆動トランジスタ７７ａよりも、ドレイン-ソース電流が少ないので、ゲート幅を狭くすることができ、小さいトランジスタを用いることができる。第２駆動トランジスタ７７ｂが小さいことは、駆動回路７０の小面積化を可能にするので、好ましい。
また、複数の駆動トランジスタに直列に接続される不揮発性トランジスタの一部は、不揮発性メモリでない通常のトランジスタに代替可能であり、あるいは、設けられなくてもよい。例えば、発光強度が著しく低い発光ユニット３１については、第１駆動トランジスタ７７ａと第２駆動トランジスタ７７ｂとの両方を用い、その他の発光ユニット３１については、第１駆動トランジスタ７７ａのみを用いる場合、第３不揮発性メモリトランジスタ７８ｃは、通常のトランジスタであっても、設けられなくてもよい。
（駆動回路のテスト）
本実施形態５に係る駆動回路７０は、集積回路チップ２０の製造段階で、発光アレイ３０が集積回路チップ２０に搭載される前に、第３不揮発性メモリトランジスタ７８ｃおよび第４不揮発性メモリトランジスタ７８ｄの特性もテストされる。例えば、まず、第１テストトランジスタ８０ａおよび第２テストトランジスタ８０ｂを通電状態にし、かつ、第１不揮発性メモリトランジスタ７８ａおよび第２不揮発性メモリトランジスタ７８ｂの少なくとも一方を通電状態にする。それから、第３不揮発性メモリトランジスタ７８ｃおよび第４不揮発性メモリトランジスタ７８ｄの一方のみが通電状態のときの駆動電流Ｉを、両方が通電状態のときの駆動電流Ｉと比較する。第１駆動トランジスタ７７ａと第２駆動トランジスタ７７ｂとが同じゲート幅および同じゲート長の場合、駆動電流Ｉは、約２倍に増大する。
（発光強度の調整）
以下に、本実施形態５における発光強度の調整例について、順に説明する。
まず、第３不揮発性メモリトランジスタ７８ｃを通電状態にし、第４不揮発性メモリトランジスタ７８ｄを非通電状態にする。この状態で、各発光ユニット３１について、前記実施形態４と同様に、（ｉ）第１ＬＥＤ４１ａの発光テストおよび評価後の３通りの操作と、（ｉｉ）第２ＬＥＤ４１ｂの発光テストおよび評価後の３通りの操作と、を行う。そして、第１ＬＥＤ４１ａと第２ＬＥＤ４１ｂとの各々の発光強度が、ＬＥＤ表示チップ１が求める規定範囲の下限より小さい発光ユニット３１については、両方を発光させる発光テストを行う。該当する全発光ユニット３１の評価後に、両方を合計した発光強度が、ＬＥＤ表示チップ１が求める規定範囲内に収まるか、または、規定範囲の上限よりも大きい発光ユニット３１については、前記実施形態４と同じ操作を行う。
次に、第３不揮発性メモリトランジスタ７８ｃのみが通電状態のときに、第１ＬＥＤ４１ａと第２ＬＥＤ４１ｂとの両方を合計した発光強度が、ＬＥＤ表示チップ１が求める規定範囲の下限より小さい発光ユニット３１については、対応する駆動回路７０の第３不揮発性メモリトランジスタ７８ｃと第４不揮発性メモリトランジスタ７８ｄとの両方を通電状態にする。また、残りの発光ユニット３１については、第４不揮発性メモリトランジスタ７８ｄが非通電状態を保持するように、書き込む。
続いて、この状態で、第３不揮発性メモリトランジスタ７８ｃのみが通電状態のときに、第１ＬＥＤ４１ａと第２ＬＥＤ４１ｂとの両方を合計した発光強度が、ＬＥＤ表示チップ１が求める規定範囲の下限より小さい発光ユニット３１について、前記実施形態４と同様に、（ｉ）第１ＬＥＤ４１ａの発光テストおよび評価後の３通りの操作と、（ｉｉ）第２ＬＥＤ４１ｂの発光テストおよび評価後の３通りの操作と、（ｉｉｉ）第１ＬＥＤ４１ａと第２ＬＥＤ４１ｂとの両方を発光させる発光テストおよび評価後の３通りの操作と、を行う。
以上のような調整によって、本実施形態５に係るＬＥＤ表示チップ１に黒画素が混在する確率および数を、前記実施形態４よりも低減することができる。
〔実施形態６〕
本発明の他の実施形態６について、図４２〜図４８に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
本実施形態６に係る発光アレイ３０は、前記実施形態２に係る発光アレイ３０と、異なる製造工程によって、製造されている。製造工程の相違に起因する構造の相違を除き、本実施形態６に係る発光アレイ３０は、前記実施形態２に係る発光アレイ３０と同一構成であり、前記実施形態３〜５に係るＬＥＤ表示チップ１に適用可能である。また、本実施形態６に係る発光アレイ３０の製造工程は、前記実施形態１に係る発光アレイ３０にも適用可能である。
本実施形態６に係る発光アレイ３０の製造工程は、ＬＥＤ（第１ＬＥＤ４１ａ，第２ＬＥＤ４１ｂ）の発光効率を向上でき、発光アレイ３０からサファイア基板５０を剥離するときに生じうる反射材６２のダメージを低減できる。これによって、ＬＥＤ表示チップ１の消費電力の低減と製造歩留りの向上とが可能になる。
（発光アレイの製造）
以下に、本実施形態６に係る発光アレイ３０を製造する製造工程を、図４２〜図４８を参照して、詳細に説明する。図４２〜図４８は、一連の工程例を順に示すので、簡便のために、先の工程を示す図に記載した符号は、後の工程を示す図での記載を適宜省略する。
本実施形態６に係る発光アレイ３０の製造工程は、工程の順序が部分的に異なるのと、キャップ層６１を設ける工程を含むのと、を除き、前記実施形態２に係る発光アレイ３０の製造工程と同等である。このため、説明の便宜上、前記実施形態１，２にて説明した内容と同じ内容は、その説明を省略する。
図４２〜図４８は、本実施形態６に係る発光アレイ３０を製造する製造工程例を順に示す図である。
まず、図４２のように、サファイア基板５０の上面に凹凸パターンを形成し、Ｎ側エピタキシャル層５２と発光層５３とＰ側エピタキシャル層５４とがこの順に積層された化合物半導体層５１を、サファイア基板５０の上に形成する。そして、前記実施形態１，２と異なり、透明導電膜５５を形成せずに、先に、化合物半導体層５１をエッチングすることによって、メサ５６およびユニット分離溝６０を形成し、配線ユニット３２のＮ側エピタキシャル層露出領域３５で、Ｎ側エピタキシャル層５２を露出させる。
次に、図４３のように、キャップ層６１を、少なくともメサ５６の側壁部とメサ５６間の凹部の底面とユニット分離溝６０の側壁部および底部に、エピタキシャル成長する。例えば、キャップ層６１を、全面的に成長させる。発光ユニット３１のメサ５６の頭頂と、配線ユニット３２のＮ側電極領域３４およびＮ側エピタキシャル層露出領域３５とに、キャップ層６１を残す事は好ましくないので、この場合、キャップ層６１の形成後、フォトリソグラフィなどによって、キャップ層６１を部分的に除去する。これによって、メサ５６の側壁部とメサ５６間の凹部の底面とユニット分離溝６０の側壁部および底部とのみを覆うキャップ層６１を形成できる。
あるいは、例えば、キャップ層６１のエピタキシー条件を、平面部では殆ど膜が成長せず、傾斜面や溝部で成長するように、選ぶ。この場合、キャップ層６１を成長させるだけで、メサ５６の側壁部とメサ５６間の凹部の底面とユニット分離溝６０の側壁部および底部とのみを覆うキャップ層６１を形成できる。
キャップ層６１のエピタキシャル温度の最高温度は、７００℃以上１１００℃以下が好ましい。なぜならば、化合物半導体層５１のエッチング後に、このような高温でキャップ層６１をエピタキシャル成長せることによって、エッチングに起因する発光層５３のエッチングダメージが修復され、発光層５３の発光効率が向上するからである。
例えば、化合物半導体層５１のエッチングには、通常、ＩＣＰ（誘導結合プラズマ）エッチング装置を用いるが、プラズマから照射されるイオンによって、発光層５３を構成する結晶構造に種々の点欠陥が発生する。この点欠陥が、非発光再結合中心となり、発光層５３の発光効率を低下させる。照明や液晶バックライトに使用される大きなＬＥＤまたは発光ユニットでは、非発光再結合中心はあまり大きな問題とはならないが、本実施形態に係る発光ユニット３１のように微小な場合、エッチングに曝される発光ユニット３１の外周部が、発光ユニット３１全体に対して占める面積割合が大きいので、非発光再結合中心がる発光ユニット３１の発光効率に顕著な影響を及ぼす。
本実施形態６に係る発光ユニット３１を、前記施形態２に係る発光ユニット３１と比較すると、外部量子効率が、前者が２０％、後者が２５％であり、２５％の改善があった。なお、発光効率の改善には、必ずしもキャップ層６１のエピタキシャル成長は、必要無く、アンモニア、水素等を含む雰囲気下でのアニールによっても、ほぼ同等の改善を実現できる。
キャップ層６１は、高抵抗膜である。キャップ層６１は、発光ユニット３１のメサ５６の側壁部を覆うが、高抵抗膜なので、壁面に露出しているＰＮ接合（Ｎ側エピタキシャル層５２とＰ側エピタキシャル層５４とのＰＮ接合）間のリークを、問題となるほど引き起こすことはない。
キャップ層６１は、例えば、ノンドープまたは若干のＭｇ（Ｐ型不純部）がドープされた半絶縁の薄いＧａＮ層である。キャップ層６１の組成は、ＧａＮに限らず、ＩｎＧａＮまたはＡｌＧａＮなどでもよい。
例えば、キャップ層６１がＧａＮ層であり、サファイア基板５０を剥離するレーザリフトオフに用いる紫外レーザ光の波長が２４８ｎｍの場合、キャップ層６１の厚さはユニット分離溝６０の底部において、６０ｎｍから１５０ｎｍの厚さを有する事が好ましい。なぜならば、キャップ層６１は、反射材６２への紫外レーザ光の入射を低減するために、レーザリフトオフに用いる紫外レーザ光の大部分を吸収することが好ましいからである。従って、キャップ層６１の厚さは、光吸収係数が大きいＩｎＧａＮ層ではより薄くすることが可能であり、光吸収係数が小さいＡｌＧａＮ層では、より厚くすることが好ましい。
次に、図４４のように、第１透明導電膜パターン５５ａおよび第２透明導電膜パターン５５ｂを形成する。
次に、図４５のように、保護膜５７を形成する。なお、図４５では、保護膜５７がユニット分離溝６０を完全に埋めているが、これに限らず、ユニット分離溝６０内部に、保護膜５７がない空間があってもよい。
次に、図４６のように、第１Ｐ側コンタクトホール５８ａおよび第２Ｐ側コンタクトホール５８ｂとＮ側コンタクトホール５９とを、保護膜５７に開口する。
次に、図４７のように、第１Ｐ側個別電極４２ａよび第２Ｐ側個別電極４２ｂとＮ側配線電極４３とを形成する。
次に、図４８のように、メサ５６間の凹部の中に反射材６２を埋め込む。また、ユニット分離溝６０内部に、保護膜５７がない空間がある場合、その空間内にも、反射材６２を埋め込む。図４８に示すように、反射材６２とサファイア基板５０との間に、キャップ層６１が存在する。このキャップ層６１が、レーザリフトオフに用いる紫外レーザ光の大部分を吸収するので、反射材６２への紫外レーザ光の入射は低減される。このため、紫外レーザ光に起因する反射材６２のダメージが低減され、反射材６２のサファイア基板５０側で発生する反射材６２の変質または変形などの異常の発生を抑制でき、発光アレイ３０の良品率を向上できる。
〔実施形態７〕
本発明の他の実施形態７について、図４９〜図５５に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
本実施形態７に係るＬＥＤ表示チップ１において、発光アレイ３０は、前記実施形態１，２と異なる組立工程によって、集積回路チップ２０に搭載される。製造工程の相違に起因する構造の相違を除き、本実施形態７に係るＬＥＤ表示チップ１は、前記実施形態２に係るＬＥＤ表示チップ１と同一構成であり、前記実施形態３〜５に係るＬＥＤ表示チップ１に適用可能である。また、本実施形態７に係る発光アレイ３０の組立工程は、前記実施形態１に係る発光アレイ３０にも適用可能である。
本実施形態７に係る発光アレイ３０の組立工程は、発光アレイ３０からサファイア基板５０を剥離するときに生じうる反射材６２のダメージを低減でき、発光アレイ３０と集積回路チップ２０との間および発光アレイ３０内部（発光ユニット３１同士の間、発光ユニット３１と配線ユニット３２との間、配線ユニット３２同士の間）におけるボイド発生を抑制できる。これによって、ＬＥＤ表示チップ１の製造歩留りの向上が可能になる。
（発光アレイの製造）
本実施形態７に係る発光アレイ３０は、反射材６２が埋め込まれていない状態で、集積回路チップ２０に接合される。このため、本実施形態７に係る発光アレイ３０は、図３０〜図３４に示されるような工程を経た後、図３５および図３６に示されるような工程を経ない。
（発光アレイの搭載）
以下に、本実施形態７に係る発光アレイ３０を集積回路チップ２０に搭載する組立工程を、図４９〜図５５を参照して、詳細に説明する。図４９〜図５５は、一連の工程例を順に示すので、簡便のために、先の工程を示す図に記載した符号は、後の工程を示す図での記載を適宜省略する。
本実施形態７に係る発光アレイ３０の製造工程は、工程の順序が部分的に異なる点を除き、前記実施形態２に係る発光アレイ３０の製造工程と同等である。このため、説明の便宜上、前記実施形態１，２にて説明した内容と同じ内容は、その説明を省略する。
図４９〜図５５は、本実施形態７に係る発光アレイ３０を搭載する組立工程例を順に示す図である。
図４９に示すように、図３０〜図３４に示されるような工程を経た発光アレイ３０について、サファイア基板５０を研磨して、薄くする。なお、図２４のように、発光アレイ３０を剥離用基板６３と転写用基板６４とに移し替える場合、サファイア基板５０を研磨しなくてよい。
次に、図５０に示すように、発光アレイ３０を上下反転し、位置合わせして、集積回路チップ２０の上に配置する。そして、樹脂層６５によって、発光アレイ３０を集積回路チップ２０に接着する。本工程は図１７の工程と同様である。
次に、図５１に示すように、発光アレイ３０からサファイア基板５０を剥離する。なお、図２４のように、発光アレイ３０を剥離用基板６３と転写用基板６４とに移し替える場合は、発光アレイ３０から転写用基板６４を剥離する。
次に、図５２に示すように、集積回路チップ２０の上で、ユニット分離溝６０を形成して、発光ユニット３１および配線ユニット３２を互いから分離する。発光アレイ３０を集積回路チップ２０に接着する前に、ユニット分離溝が形成される場合、（ｉ）主にＧａＮから構成される発光アレイ３０と（ｉｉ）集積回路チップ２０と（ｉｉｉ）発光ユニット３１間を埋める反射材６２との熱膨張係数の差によって、熱圧着時の温度変化による位置ずれが起きる可能性があった。本実施形態７に係る組立工程によれば、発光アレイ３０を集積回路チップ２０に接着した後に、ユニット分離溝が形成され、反射材６２がユニット分離溝内に配置されるので、熱圧着時の温度変化による位置ずれが起きる可能性を低減できる。
次に、図５３に示すように、加熱および加圧（熱圧着）によって、Ｐ側電極４６の上のマイクロバンプ６６をＰ側個別電極４２に密着させ、Ｎ側電極４７の上のマイクロバンプ６６をＮ側配線電極４３に密着させる。本実施形態では、熱圧着時には各発光ユニット３１及び配線ユニット３２は互いにユニット分離されている。このため、主にＧａＮから構成される発光アレイ３０と、主にＳｉからなる集積回路チップ２０との熱膨張係数の差による位置ずれは、全く問題とならない。
次に、図５４に示すように、発光アレイ３０の外側の集積回路チップ２０の上に、平坦化層６７を形成する。このとき、配線ユニット３２と集積回路チップ２０との間にも、平坦化層６７を充填することが好ましい。なお、平坦化層６７は反射材６２と同種の材料を使用しても良く、工程の統一も可能である。
次に、図５５に示すように、発光ユニット３１同士の間、および発光ユニット３１と配線ユニット３２との間に、反射材６２を充填する。熱圧着完了後に、反射材６２を充填するので、反射材６２にボイドが発生しにくい。反射材６２にボイドが存在すると、ボイドによって、反射材６２の反射が変化するので、発光ユニット３１の発光強度が変動することがある。本実施形態７に係る組立工程によれば、反射材６２にボイドが発生しにくいので、発光ユニット３１の発光強度の分散を低減することができる。
なお、本実施形態では、図５０のように、発光アレイ３０と集積回路チップ２０の貼り合せ、図５１のようにサファイア基板５０を除去した後に、図５２のようにユニット分離溝６０を形成したが、本発明の範囲はこれに限らない。例えば、実施形態２における図３５のようにユニット分離溝６０形成した後に、反射材６２を形成する事無く（図３６の工程を経ずに）、図１７のように集積回路チップ２０上に発光アレイ３０を搭載した後、図５２の工程抜きで、図５１、図５３〜図５５の工程を行っても良い。（ユニット分離溝６０は既に発光アレイ３０に形成されているため、図５２の工程は不要である。）この場合には、ユニット分離溝６０の形成と言う、発光アレイ３０の加工を、シリコンウェハＷ１（シリコン基板４５）上で行う必要が無い為、シリコンウェハＷ１工程が、化合物半導体材料によって汚染される事が無く、専用装置等への投資等が不要となる。
〔実施形態８〕
本発明の他の実施形態８について、図５６、図５７に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態は、実施形態１に対して、不揮発性メモリを有する電流調整回路を、各画素の駆動回路とは別に設けた点において異なる。
本実施形態では図５６に示す様に、集積回路チップ２０が画素駆動回路アレイ部２４とは別に、各画素の発光ユニット３１に流す電流を調整する為の、電流調整回路アレイ部９２を設けている。なお、画素駆動回路アレイ部２４、電流調整回路アレイ部９２共に、同じＭ行Ｎ列で構成である。アレイは複数に分割されていてもよく、電気的に、Ｍ行Ｎ列の構成となっていればよい。また、画素駆動回路アレイ部２４はアレイ内部の不具合セルを冗長可能なように、余剰の（Ｍ×Ｎ個よりも多い）画素駆動回路アレイ部を含んでおくことも可能である。また、電流調整回路アレイ部９２も、冗長可能なように、画素駆動回路アレイ部２４と同数もしくは、電流調整回路アレイ部９２が画素駆動回路アレイ部２４より多いことが望ましい。
電流調整回路アレイ部９２に付随して、画素駆動回路アレイ部２４の行選択信号線７１（Ｍ本）を選択するための行選択回路部９５に加えて、電流調整回路アレイ部９２の第２行選択信号線９７（Ｍ本）を選択する為の、第２行選択回路部９４が設けられている。また、第２列信号線９６を制御するための第２列信号線制御回路部９３が設けられている。駆動回路９０は、列信号線７２でなく、第２列信号線９６に従って、発光ユニット３１を駆動する。明確に区別するために「第１」を付して、本実施形態の以降および次の実施形態９では、行選択回路部２２、列信号出力回路部２３、行選択信号線７１、列信号線７２、行選択信号Ｒｏｌ、および列信号ＣＳを各々、第１行選択回路部２２、第１列信号出力回路部２３、第１行選択信号線７１、第１列信号線７２、第１行選択信号Ｒｏｌ、および第１列信号ＣＳと称する。
また、第１列信号出力回路部２３の出力は各第１列信号線７２（Ｎ本）を介して、電流調整回路アレイ部９２の構成要素である電流調整回路９１に伝達される。電流調整回路９１は不揮発性メモリを有し、画素毎に駆動電流の電流量を調整する事が出来る。調整された駆動電流は第２列信号線９６（Ｎ本）を介して、駆動回路９０へ伝えられる。第２列信号線９６を個別に制御するのが、第２列信号線制御回路部９３である。
本実施形態に係る駆動回路９０と電流調整回路９１の例を図５７に示す。駆動回路９０は、第１行選択回路部９５が出力する第１行選択信号Ｒｏｌを伝達する第１行選択信号線７１と、電流調整回路アレイ部９２が出力する電流信号を伝達する第２列信号線９６と、電源を供給する電源線７３と、接地ＧＮＤを提供するＧＮＤ線７４とに接続されている。また、駆動回路９０は、行選択トランジスタ７５と、電圧保持キャパシタ７６と、駆動トランジスタ７７と、Ｐ側電極４６とを備える。加えて、集積回路チップ２０に発光アレイ３０が搭載されたとき、駆動回路９０は、発光ユニット３１に接続される。駆動回路９０は駆動回路７０に比べて、テストトランジスタ８０、不揮発性メモリトランジスタ７８、テスト端子８１、ゲート制御信号線７９が無くなり、単純化され、単純化されたシンプル回路構成となる。この構成は、素子数、配線数を減らせる事が出来る為に、画素サイズを縮小し、ＬＥＤ表示チップを小さくする場合には、非常に有利である。なお、後述する電流調整回路９１の構成要素と明確に区別するために、本実施形態の以降および次の実施形態９では、行選択トランジスタ７５および駆動トランジスタ７７を各々、第１行選択トランジスタ７５および第１駆動トランジスタ７７と称する。
一方、電流調整回路９１は、電源線９９とＧＮＤ線９８との間に、第２駆動トランジスタ１００、不揮発性メモリトランジスタ１０２、および第２行選択トランジスタ１０１が直列に配置されて、直列回路を形成している。第２駆動トランジスタ１００のゲート電極は第２列信号線９６と第２駆動トランジスタ１００のソース電極と不揮発性メモリトランジスタ１０２のドレイン電極とに接続されている。不揮発性メモリトランジスタ１０２のゲート電極は、列信号線７２に接続されている。第２行選択トランジスタのゲート電極は、第２行選択信号線９７に繋がっている。第２駆動トランジスタ１００は第１駆動トランジスタ７７と同サイズ、同性能である事が好ましく、電流調整回路９１に接続される電源線９９の電圧は駆動回路９０に接続される電源線７３の電圧と同じである事が好ましい。図５７では第２行選択トランジスタ１０１が不揮発性メモリトランジスタ１０２に対してＧＮＤ側に配置されているが、不揮発性メモリトランジスタ１０２が第２行選択トランジスタ１０１に対してＧＮＤ側に配置されても構わない。第２行選択信号線９７が活性化されると、第１列信号線７２を介して、第１列信号出力回路部２３から出力される第１列信号ＣＳが不揮発性メモリトランジスタ１０２のゲート電極に入力され、この直列回路を流れる参照電流Ｉｒｅｆを、第１列信号ＣＳの電圧の大小に応じて制御する。
参照電流Ｉｒｅｆの電流量に応じて、第２駆動トランジスタ１００のゲート電位が定まり、第２列信号線９６の電位は、第２駆動トランジスタ１００のゲート電位と同レベルになる。この第２列信号線９６の電位を、第２列信号ＣＳ２とする。なお、第２行選択信号線９７が活性化される時点では、第２列信号線９６の電位は電源線７３と同じ電位レベルにある事が好ましい。第２駆動トランジスタ１００のゲート電位が定まった後、対応する駆動回路９０に接続されている第１行選択信号線７１が活性化し、第１行選択トランジスタ７５をオンし、第２列信号ＣＳ２は第２列信号線９６を介して、第１駆動トランジスタ７７のゲート電極に入力される。以降、第２行選択信号線９７の活性化から第１駆動トランジスタ７７のゲート電極の入力までを、纏めて「書き込み」と言う。
従って、第２列信号ＣＳ２の電位の大きさに従って、発光ユニット３１に流れる駆動電流Ｉの電流量が決定される。第１駆動トランジスタ７７のゲート電位が定まると、第１行選択トランジスタ７５はオフされるが、電圧保持キャパシタ７６によって、駆動トランジスタのゲート電位は、入力された第２列信号ＣＳ２の電位に保たれ、次に第１行選択トランジスタ７５がオンするまで、入力された第２列信号ＣＳ２の電圧の大きさに従って定まる駆動電流Ｉが流れ続ける。なお、電圧保持キャパシタ７６は特別に素子として組み込むほかに、配線間の容量や駆動トランジスタ７７のゲート容量でも代用が可能である。
電流調整回路９１と駆動回路９０は、所謂カレントミラー回路を構成しており、電流調整回路９１に流れる参照電流Ｉｒｅｆと、駆動回路９０に流れる駆動電流Ｉが等しくなる。従って、次の様な種々の調整が可能となる。
（調整１） 或る大きさの電流を流しても、発光ユニット３１が全く発光しない場合、該発光ユニット３１は短絡不良と考えられる。そのため、不揮発性メモリトランジスタ１０２の閾値を上げ、通常の第１列信号ＣＳの範囲では、参照電流Ｉｒｅｆが流れない様に設定する。これにより、第２列信号ＣＳ２が極めて高い電圧となり、第１駆動トランジスタ７７がオフとなり、駆動電流Ｉが流れない。
（調整２） 或る大きさの電流を流したとき、発光ユニット３１の発光量が不足する場合、不揮発性メモリトランジスタ１０２の閾値を下げ、参照電流Ｉｒｅｆを増やす。これにより、第２列信号ＣＳ２は低い電圧になり、第１駆動トランジスタ７７を流れる駆動電流Ｉは増加し、発光量が増える。
（調整３） 或る大きさの電流を流したとき、発光ユニット３１の発光量が過剰な場合、不揮発性メモリトランジスタ１０２の閾値を上げ、参照電流Ｉｒｅｆを減らす。これにより、第２列信号ＣＳ２は高い電圧になり、第１駆動トランジスタ７７を流れる駆動電流Ｉが減少し、発光量が低下する。
即ち、本実施形態に係る構成によれば、駆動電流Ｉの電流量を増減させる事も、遮断する事も可能であり、不良画素を黒画素に変える事も、諧調バラツキを低減する事も可能である。
本構成では、駆動回路９０（ｉ，ｊ）（ｉ行ｊ列の駆動回路、以下同様）の駆動電流Ｉの電流制御は、行毎に次の様に行われる。
・第２行選択回路部９４（ｉ）によって、行ｉの第２行選択信号線９７（ｉ）が活性化され、第１列信号出力回路部２３がＮ本の第１列信号線７２（ｊ）に画素（ｉ，ｊ）の第１列信号ＣＳ（ｉ，ｊ）を出力する。上述の様に、各画素の電流調整回路９１（ｉ，ｊ）が、第２列信号線９６（ｊ）に調整された第２列信号ＣＳ２（ｉ，ｊ）を出力する。
・次に行選択回路部９５が行ｉの第１行選択信号線７１（ｉ）を活性化し、第２列信号ＣＳ２（ｉ，ｊ）が各駆動回路９０（ｉ，ｊ）に書き込まれる。
・その後に、第１行選択信号線７１（ｉ）は不活性化される。
従って、第２列信号線制御回路部９３は、第２行選択信号線９７（ｉ）が活性化される前には、第２列信号線９６（ｊ）を電源線７３と同電源線９９と同じ電圧レベルに設定する。また、第２列信号線制御回路部９３は、第２行選択信号線９７（ｉ）が活性化されてから、第１行選択信号線７１（ｉ）が活性化され、各駆動回路９０（ｉ，ｊ）に第２列信号ＣＳ２（ｉ，ｊ）が書き込まれるまでの期間では、第２列信号線９６（ｊ）を第２列信号線制御回路部９３から浮いたフローティング状態とする。また、第２列信号線制御回路部９３は、第１行選択信号線７１（ｉ）が不活性化される時には、第２列信号線９６（ｊ）を電源線７３と同じレベルに戻す機能を有する。なお、以上の様に、一行毎に順次、駆動回路９０（ｉ，ｊ）への書き込みを行うが、列方向に関しては通常、複数行毎または全行纏めて並列に実施される。
不揮発性メモリトランジスタ１０２の閾値制御手順は、例えば、以下の通りである。不揮発性メモリトランジスタ１０２の閾値を調整する前の段階において、一旦、全発光ユニットの発光量を記録する。所定の発光量との比較から、調整１〜調整３の各場合に応じて閾値の調整を行う。調整１、３の場合の様に、閾値を上げる場合には、第２行選択信号線９７を活性化し、第２列信号線９６に書き込み用の電圧を第２列信号線制御回路部９３から出力する。この状態で、第１列信号線７２に書き込みゲートパルスを第１列信号出力回路部２３より印加する。これにより閾値を上げる事が可能で有る。
一般に、印加する書き込みゲートパルス数によって、閾値の上げ幅を調整する事が出来る。調整２の場合のように閾値を下げる必要が有る場合には、第２列信号線９６に消去用の電圧を第２列信号線制御回路部９３より印加し、第１列信号線７２に消去ゲートパルス（負電圧）を第１列信号出力回路部２３より印加する。同様に、印加する消去ゲートパルス数によって、閾値の下げ幅を調整する事が出来る。以上の様に、個々の電流調整回路９１の不揮発性メモリトランジスタ１０２の閾値を調整し、再度、全発光ユニットの発光量を評価し、必要なら、閾値調整を繰り返せば良い。この様に一回または複数回の閾値調整によって、短絡画素は黒画素に変え、発光量のバラツキを低減する事が出来る。これにより、高い歩留りで、均一性の優れた、ＬＥＤ表示チップを生産する事が出来る。
なお、図５７の駆動回路９０では、図７のテストトランジスタ８０が無い為、発光アレイ３０の貼付け前に、画素の駆動回路９０をテストする事が出来ないが、駆動回路９０にテストトランジスタ８０を加えて、発光アレイ３０の貼付け前に集積回路チップ２０の駆動回路９０をテストする構成としても良い。
本構成では、発光ユニット３１として、実施形態１と同じとしていた。即ち、発光アレイ３０は、第１面と第２面にそれぞれ電極を有していた。しかしながら、本発明の範囲はこれに限らない。たとえば、発光ユニット３１が第１面にＰ側個別電極４２とＮ側電極を有し、集積回路チップ２０の各画素がＰ側電極４６と共にＮ側電極４７を有している構造であって良い。
本構成では、第１行選択トランジスタ７５をｎＭＯＳで構成しているが、第１行選択信号線７１の極性を反転させることで、ｐＭＯＳを第１行選択トランジスタとして使用することも可能である。望ましくは、ｐＭＯＳ・ｎＭＯＳを両方使用するトランスファーゲートを用い、これにより、第２列信号線９６の電圧を第１行選択トランジスタ７５の閾値の影響をうけずに第１駆動トランジスタ７７に伝えることができる。また、第１駆動トランジスタ７７はｎＭＯＳでの構成が可能であり、ｐＭＯＳに限るものではない。
〔実施形態９〕
本発明の他の実施形態９について、図５８に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。本実施形態は、実施形態８に対して、電流調整回路の構成が異なる。
本実施形態に係る駆動回路９０と電流調整回路９１Ａとの例を図５８に示す。駆動回路９０は前述の実施形態８と同じである。電流調整回路９１Ａは、電源線９９ＡとＧＮＤ線９８との間に、第２駆動トランジスタ１００、不揮発性メモリトランジスタ１０２、および第２行選択トランジスタ１０１が直列に配置されて、直列回路を形成している。第２駆動トランジスタ１００のゲート電極は列信号線７２に接続されている。不揮発性メモリトランジスタ１０２のゲート電極は、ゲート制御信号線７９に接続されている。第２行選択トランジスタのゲート電極は、第２行選択信号線９７に繋がっている。第２駆動トランジスタ１００は第１駆動トランジスタ７７と同サイズ、同性能である事が好ましく、電流調整回路９１Ａに接続される電源線９９Ａの電圧は駆動回路９０に接続される電源線７３の電圧と同じである事が好ましい。図５８では第２行選択トランジスタ１０１が不揮発性メモリトランジスタ１０２に対してＧＮＤ側に配置されているが、不揮発性メモリトランジスタ１０２が第２行選択トランジスタ１０１に対してＧＮＤ側に配置されても構わない。第２行選択信号線９７が活性化されると、第１列信号線７２を介して、第１列信号出力回路部２３から出力される第１列信号ＣＳが第２駆動トランジスタ１００のゲート電極に入力され、この直列回路を流れる参照電流Ｉｒｅｆを、第１列信号ＣＳの電圧の大小に応じて制御する。このとき、参照電流の大きさは、不揮発性メモリトランジスタ１０２の閾値によっても影響を受ける。
この参照電流Ｉｒｅｆの電流量に応じて、第２列信号線９６の電位、すなわち第２列信号ＣＳ２が定まる。なお、第２行選択信号線９７が活性化される時点では、第２列信号線９６の電位は電源線７３と同じ電位レベルにある事が好ましい。第２列信号ＣＳ２が定まると、対応する駆動回路９０に接続されている第１行選択信号線７１を活性化し、第１行選択トランジスタ７５をオンし、第２列信号ＣＳ２は第２列信号線９６を介して、第１駆動トランジスタ７７のゲート電極に入力される。
従って、第２列信号ＣＳ２の電圧の大きさに従って、発光ユニット３１に流れる駆動電流Ｉの電流量が決定される。第１駆動トランジスタ７７のゲート電位が定まると、第１行選択トランジスタ７５はオフされるが、電圧保持キャパシタ７６によって、駆動トランジスタのゲート電位は、入力された第２列信号ＣＳ２の電位に保たれ、次に第１行選択トランジスタ７５がオンするまで、入力された第２列信号ＣＳ２の電圧の大きさに従って定まる駆動電流Ｉが流れ続ける。ゲート制御信号線７９は、全ての電流調整回路９１Ａの、不揮発性メモリトランジスタ１０２に同一の電圧を印加し、各不揮発性メモリトランジスタ１０２の閾値によって参照電流が調整される。
本実施形態では、列信号線７２が第２駆動トランジスタ１００のゲート電極に接続され、不揮発性メモリトランジスタ１０２のゲート電極が、専用のゲート制御信号線７９に接続されている。実施形態８では、第１列信号出力回路部２３の出力が不揮発性メモリトランジスタ１０２のゲート電極に入力される為、一般的に、第２列信号ＣＳ２に比べて第１列信号ＣＳは大きな値であった。本実施形態では、第１列信号出力回路部２３が出力する第１列信号ＣＳが、第１駆動トランジスタ７７と類似の第２駆動トランジスタ１００のゲート電極に入力される為、第１列信号ＣＳと第２列信号ＣＳ２は大きくは違わない構成に出来る。従って、第１列信号出力回路部２３が出力する第１列信号ＣＳの電圧が下がり、消費電力を低減する事が出来る。又、第１列信号出力回路部２３を低電圧のトランジスタで構成できる為、回路面積を縮小する事が出来る。
発光ユニット３１の発光量に応じて、不揮発性メモリトランジスタ１０２の閾値制御は、ゲート制御信号線７９へ印加されるパルスによって行われる以外は、基本的に実施形態８と同じである。本構成では、書き込みや消去用に必要となる高い電圧を列信号線７２から印加する必要が無い為、第１列信号出力回路部２３は、低電圧トランジスタによって構成できる。従って、第１列信号出力回路部２３の回路面積を縮小できると言う利点が有る。
本構成では、実施形態８と同様に、短絡画素は黒画素に変え、発光量のバラツキを低減する事が出来る。これにより、高い歩留りで、均一性の優れた、ＬＥＤ表示チップを生産する事が出来る。更に、第１列信号出力回路部２３の面積を縮小し、消費電力を低減できると言う効果が有る。
〔実施形態１０〕
本発明の他の実施形態１０について、図５９〜図６３に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
図５９は、実施形態１０に係るＬＥＤ表示チップ１ａの概略構成を示す断面図である。
図５９に示すように、本実施形態１０に係るＬＥＤ表示チップ１ａは、実施形態１に係るＬＥＤ表示チップ１に対して、極性が反転している点で異なる。なお、本実施形態１０に係るＬＥＤ表示チップ１ａも、他の実施形態に係るＬＥＤ表示チップ１と同様に、波長変換層を備えるなどの種々の変形も可能である。
図５９に示すように、発光ユニット３１ａは、Ｎ側エピタキシャル層５２ａと発光層５３とＰ側エピタキシャル層５４とがこの順に積層された化合物半導体層５１ａと、化合物半導体層５１ａを保護するための保護膜５７と、Ｐ側エピタキシャル層５４に接するＰ側共通電極３８（第２電極）と、Ｎ側エピタキシャル層５２ａと接続するＮ側個別電極４４ａ（第１電極）とを含む。図２に示す実施形態１に係る発光ユニット３１とは異なり、図５９に示す実施形態１０に係る発光ユニット３１ａでは、Ｎ側エピタキシャル層５２ａが集積回路チップ２０ａ側（第１面側）に、Ｐ側エピタキシャル層５４が表示面側（第２面側）に配置されている。このため、本実施形態１０の発光ユニット３１ａでは、Ｎ側個別電極４４ａが、発光ユニット３１ａ毎に別個に設けられ、Ｐ側共通電極３８が複数の発光ユニット３１ａにわたって一体に設けられている。
一方、配線ユニット３２ａ（接続ユニット）は、化合物半導体層５１ａと、保護膜５７とＰ側共通電極３８（第４電極）と、Ｎ側エピタキシャル層５２ａと接続するＰ側配線電極４４ｂ（第３電極）と、を含む。Ｐ側配線電極４４ｂは、集積回路チップ２０ａ側の面（第３面）に設けられている。配線ユニット３２ａは、Ｎ側エピタキシャル層露出領域３５ａとＰ側電極領域３９とを有しており、集積回路チップ２０ａ側とは反対の面（第４面）のＮ側エピタキシャル層露出領域３５ａでは、Ｎ側エピタキシャル層５２ａが露出しており、露出しているＮ側エピタキシャル層５２ａをＰ側共通電極３８が覆っている。Ｐ側共通電極は、発光ユニット３１ａおよび配線ユニット３２ａにわたって一続きに延設されている。
また、本実施形態１０に係る集積回路チップ２０ａも、実施形態１に係る集積回路チップ２０とは極性が反転している。集積回路チップ２０ａは、各画素４０に対応して、各Ｎ側個別電極４４ａと個別に接続するＮ側電極４７ａ（第１駆動電極）を有する。集積回路チップ２０ａは、配線ユニット３２ａのＰ側配線電極４４ｂと接続するＰ側電極４６ｃ（第２駆動電極）を有する。
配線ユニット３２ａの内部では、Ｐ側共通電極３８とＰ側配線電極４４ｂとがＮ側エピタキシャル層露出領域３５ａのＮ側エピタキシャル層５２ａを介して接続されている。したがって、発光アレイ３０ａのＰ側共通電極３８は、Ｎ側エピタキシャル層５２ａおよびＰ側配線電極４４ｂおよびマイクロバンプ６６を通じて、集積回路チップ２０ａのＰ側電極４６ｃに接続されている。
以上のように、実施形態１と比較して、本実施形態１０は、発光アレイ３０ａの極性が反転しているが、一方、発光ユニット３１ａと配線ユニット３２ａと集積回路チップ２０ａとの接続関係は同様である。
（駆動回路）
図６０は、実施形態１０に係る駆動回路７０ａの一例を示す回路図である。なお、駆動回路７０ａは、図７に示す例に限らず、種々の公知の画素駆動回路の回路構成を、不揮発性メモリとして機能する種々の回路素子を組み合わせて用いることが可能である。
上述のように極性が反転するため、本実施形態１０に係る駆動回路７０ａも、実施形態１に係る駆動回路７０に対して、極性が反転している。一方、上述のように接続関係は変わらないので、動作自体は変わらない。
図６０に示す駆動回路７０ａは、発光ユニット３１ａが電源電圧Ｖｃｃ側に配置される点と、駆動トランジスタ７７ｃがＮＭＯＳトランジスタで構成されている点との２点以外は、図７に示す駆動回路７０と類似の構成である。なお、不揮発性メモリトランジスタ７８のＧＮＤ側に駆動トランジスタ７７ｃを配置しているが、駆動トランジスタ７７ｃのＧＮＤ側に不揮発性メモリトランジスタ７８を配置しても良い。
ＬＥＤ表示チップ１ａは、発光ユニット３１ａと配線ユニット３２ａ以外に、ダミーユニット３６を含んでも良い。ダミーユニット３６は、ダミー電極４４ｃを有してよく、集積回路チップ２０ａは、対応するダミー電極４８を有してよい。対応するダミー電極４４ｃとダミー電極４８とが接続されることにより、ダミーユニット３６が集積回路チップ２０ａ上に固定されることができる。ダミーユニット３６は、例えば、駆動回路７０ａが無い部分の集積回路チップ２０ａ上に配置され、ＬＥＤ表示チップ１ａ表面の平坦性を高め、波長変化層を形成し易くする事を目的としている。また、ＬＥＤ表示チップ１ａを配線基板等に接続する為の、ボンディングパッド４９や、基板貫通配線（ＴＳＶ）を有していても良く、その為の外部接続のためのボンディング領域３７を有していても良い。
（製造工程）
図６１〜６３は、本実施形態１０に係るＬＥＤ表示チップ１ａを製造する製造工程例を順に示す図である。なお、図６１〜６２は、一連の工程例を順に示すので、簡便のために、先の工程を示す図に記載した符号は、後の工程を示す図での記載を適宜省略する。
以下に、ＬＥＤ表示チップ１ａを製造する製造工程例を、図６１〜図６２を参照して、詳細に説明する。
まず、図６１の（ａ）に示すように、化合物半導体層５１を成長させる成長基板５０ａを用意し、成長基板５０ａの上に、バッファ層等を含めてＮ側エピタキシャル層５２ａを成長し、発光層５３、Ｐ側エピタキシャル層５４をこの順で成長させる。成長基板５０ａは、例えば、シリコン基板であり、（１１１）面を成長面として用いることが好ましい。尚、Ｎ側エピタキシャル層５２ａは、膜厚方向に導通する様に、全体をｎ型ドーピングして置く事が好ましい。Ｐ側エピタキシャル層５４上に透明導電膜を積層しても良い。そして、剥離用基板６３に接着層２９を介して、Ｐ側エピタキシャル層５４側で化合物半導体層５１ａを貼り付ける。
次いで、図６１の（ｂ）に示すように、成長基板５０ａを除去する。成長基板５０ａがシリコン基板の場合、研削、研磨、プラズマエッチング、ウエットエッチング等を組み合わせて、除去する事ができる。次に、図６１の（ｃ）に示すように、露出したＮ側エピタキシャル層５２ａ面にＮ側電極層４４を形成する。Ｎ側電極層４４は、化合物半導体層５１ａに接して界面反射率が高い金属薄膜、例えばアルミニュウムまたは銀などの薄膜を含む金属多層膜である。
続いて、図６２の（ａ）に示す様に、剥離用基板６３に接着されている化合物半導体層５１ａおよびＮ側電極層４４を、集積回路チップ２０ａに貼り合せ、化合物半導体層５１ａから剥離用基板６３を剥離する。この時、Ｎ側電極層４４が集積回路チップ２０ａ上のＰ側電極４６ｃ、Ｎ側電極４７ａ、ダミー電極４８と接続される。ここで注目すべきは、この工程が精密な位置合わせが必要無い点である。ウェハ同士を、すなわち集積回路チップ２０ａが形成されているウェハと、化合物半導体層５１ａが接着されている剥離用基板６３とを、を接合出来れば良く、電極同士を精密にアライメントする必要が無い。電極接続方法は実施形態１と同様でも良いし、それぞれの電極の直接接続でも良い。又、図６２の（ａ）では、集積回路チップ２０ａ上のＰ側電極４６ｃ、Ｎ側電極４７ａ、ダミー電極４８が、基板表面上に突出して描かれているが、ダマシン配線の様に、基板内部に形成され、表面だけが露出していても構わない。
次いで、図６２の（ｂ）に示す様に、メサ５６ａを形成する。メサ５６ａの領域では、Ｎ側エピタキシャル層５２ａの一部と発光層５３とＰ側エピタキシャル層５４とを、部分的にエッチングで除去する。メサ５６ａは発光ユニット３１ａと配線ユニット３２ａのＰ側電極領域３９、及びダミーユニット３６ａの外周に形成される。配線ユニット３２ａのＮ側エピタキシャル層露出領域３５および、ボンディングパッド４９が形成される領域では、発光層５３とＰ側エピタキシャル層５４とを完全に除去して、Ｎ側エピタキシャル層５２ａを露出させる。なお、メサ５６ａの傾斜側面は、ＬＥＤ表示チップ１ａの表示面に対して、３５度以上５５度以下傾斜していることが好ましく、約４５度傾斜していることが特に好ましい。この傾斜角度により、ＬＥＤ表示チップ１ａの表示面と略平行に発光層５３から出射された光を、ＬＥＤ表示チップ１ａの表示面と略直交に反射し、Ｎ側個別電極４４ａとＮ側エピタキシャル層５２ａの界面において、再度反射して、ＬＥＤ表示チップ１ａの表示面方向に取り出す事ができ、取出し効率をより向上できる。
次いで、図６２の（ｃ）に示すように、化合物半導体層５１ａの上面全体を保護膜５７で覆い、図６２の（ｄ）に示すように、ユニット分離溝６０ａを形成する。このとき、Ｎ側電極層４４も、各ユニット後に分割され、発光ユニット３１ａではＮ側個別電極４４ａとなり、配線ユニット３２ａではＰ側配線電極４４ｂ、ダミーユニット３６ａではダミー電極４４ｃとなる。ボンディングパッド４９上の、化合物半導体層５１ａを除去する。
次いで、図６３の（ａ）に示す様に、反射材６２によって、ユニット分離溝を埋める。この時、Ｎ側エピタキシャル層露出領域３５およびボンディング領域３７は、反射材６２で覆わないか、あるいは、一旦覆った後に反射材６２を取り除く。続いて、図６３の（ｂ）に示す様に、（ｉ）発光ユニット３１ａ上の保護膜５７にＰ側コンタクトホール５８ａを形成し、（ｉｉ）配線ユニット３２ａの上の保護膜５７に、Ｎ側エピタキシャル層露出領域３５ａおよびＰ側電極領域３９にわたってＮ側コンタクトホール５９ａを形成する。なお、Ｎ側コンタクトホール５９ａは、Ｐ側電極領域３９に形成されずに、Ｎ側エピタキシャル層露出領域３５ａにのみ形成されても良い。
次いで、図６３の（ｃ）に示す様に、Ｐ側共通電極３８を形成する。図６２および図６３に示す以上の工程は、全て、集積回路チップ２０ａが形成されているウェハ上で実施する事ができる。この様にして、集積回路チップ２０ａが形成されているウェハ上でＬＥＤ表示チップ１ａを完成させた後に、チップ分割をする事ができる。
本構造及び本製造方法では、上述の様に、集積回路チップ２０ａを形成したウェハ上で、ＬＥＤ表示チップ１ａを完成する事ができる為、製造途中のＬＥＤ表示チップ１ａおよびＬＥＤ表示チップ１ａの製造工程のクリーン度の維持が容易であり、高歩留りを実現し、コストを低減できる。更に、集積回路チップ２０ａに対して、発光ユニット３１ａを精密にアライメントする必要が無く、短時間の内に、集積回路チップ２０ａに発光アレイ３０ａを貼り合せる事ができる。従って、生産性を高める事で、製造コストを低減できると言う利点が有る。以上の様に、本実施形態では、実施形態１の利点に加えて、チップ間の精密アライメントが不要なウェハ同士の接合によって形成できる為、生産性が非常に高い点、更にクリーン度の高い製造工程を使って、高歩留りで生産できると言う利点が有る。
〔まとめ〕
本発明の態様１に係る表示装置（ＬＥＤ表示チップ１，青色ＬＥＤ表示チップ１Ｂ，緑色ＬＥＤ表示チップ１Ｇ，赤色ＬＥＤ表示チップ１Ｒ，表示システム７，ＬＥＤ表示チップ１ａ）は、少なくとも１個の発光素子（実施形態１，８〜９における発光ユニット３１自身，実施形態２〜７における第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂ，実施形態１０における発光ユニット３１ａ自身）を含むと共に、第１面と、前記第１面の反対側の第２面とを有する複数の発光ユニット（３１，３１ａ）と、前記複数の発光ユニットを各々駆動するように構成された複数の駆動回路（７０，７０ａ，９０）を含むと共に、前記複数の発光ユニットが搭載されている搭載面を有する集積回路装置（集積回路チップ２０，２０ａ）と、を備え、前記第１面は、前記搭載面と向かい合い、各発光素子は、第１電極（Ｐ側個別電極４２，４２ａ，４２ｂ、Ｎ側個別電極４４ａ）を前記第１面に備え、各駆動回路は、対応する発光ユニットに含まれる発光素子の第１電極に接続されている第１駆動電極（Ｐ側電極４６，４６ａ，４６ｂ、Ｎ側電極４７ａ）を前記搭載面に備え、前記第１駆動電極への電流供給を制御するように構成されている不揮発性メモリ（７８，７８ａ，７８ｂ，７８ｃ，７８ｄ，１０２）を含む構成である。
上記構成によれば、駆動回路は、対応する発光ユニットに含まれる発光素子の第１電極に接続されている第１駆動電極を前記搭載面に備え、前記第１駆動電極への電流供給を制御するように構成されている不揮発性メモリを含む。このため、不揮発性メモリは、発光素子の第１電極への電流供給を制御することができるので、発光素子の発光強度を調整したり、発光素子を非発光にしたりすることができる。
発光素子の発光強度の調整によって、各発光ユニットの発光強度は、当該表示装置に求められる発光強度の範囲に調整されることができるので、発光ユニットの製造歩留りを向上することができ、表示装置を低欠陥かつ高歩留りで製造可能にする。
本発明の態様２に係る表示装置（ＬＥＤ表示チップ１，青色ＬＥＤ表示チップ１Ｂ，緑色ＬＥＤ表示チップ１Ｇ，赤色ＬＥＤ表示チップ１Ｒ，表示システム７，ＬＥＤ表示チップ１ａ）は、上記の態様１において、前記不揮発性メモリ（７８，７８ａ，７８ｂ，７８ｃ，７８ｄ，１０２）は、前記第１駆動電極（Ｐ側電極４６，４６ａ，４６ｂ、Ｎ側電極４７ａ）への電流供給を、各駆動回路（７０，７０ａ，９０）毎に独立に制御するように構成されている構成としてもよい。
上記構成によれば、前記第１駆動電極への電流供給は、各駆動回路毎に独立に制御される。このため、各駆動回路は、対応する発光ユニットを独立に制御することができる。
本発明の態様３に係る表示装置（ＬＥＤ表示チップ１，青色ＬＥＤ表示チップ１Ｂ，緑色ＬＥＤ表示チップ１Ｇ，赤色ＬＥＤ表示チップ１Ｒ，表示システム７，ＬＥＤ表示チップ１ａ）は、上記の態様１または２において、前記不揮発性メモリ（７８，７８ａ，７８ｂ，７８ｃ，７８ｄ，１０２）は、前記第１駆動電極への電流供給を遮断可能であるように構成されている構成としてもよい。
上記構成によれば、不揮発性メモリは、発光素子への電流供給を遮断可能である。このため、不良の発光素子がある場合に、不良の発光素子への電流供給を遮断することができる。不良の発光素子は、異常に発光したり、隣接する別の発光素子に電流を漏洩したり、するので、不良の発光素子への電流供給は遮断することが望ましい。
本発明の態様４に係る表示装置（ＬＥＤ表示チップ１，青色ＬＥＤ表示チップ１Ｂ，緑色ＬＥＤ表示チップ１Ｇ，赤色ＬＥＤ表示チップ１Ｒ，表示システム７，ＬＥＤ表示チップ１ａ）は、上記の態様１から３の何れか１項において、前記不揮発性メモリ（７８ａ，７８ｂ，７８ｃ，７８ｄ，１０２）は、前記第１駆動電極への電流供給の電流量の低減および増大の少なくとも一方が可能なように構成されている構成としてもよい。
上記構成によれば、不揮発性メモリは、発光素子への電流量を増減可能である。このため、各発光ユニットに含まれる発光素子への電流供給の電流量を増減することによって、各発光ユニットの発光強度を大きくしたり小さくしたりすることができる。例えば、前記複数の発光ユニットの間での各発光ユニットの発光強度が分散している場合、各発光ユニットの発光強度の差が低減するように、電流供給を調整することによって、表示装置が表示する画像のむらを低減することができる。
本発明の態様５に係る表示装置（ＬＥＤ表示チップ１，青色ＬＥＤ表示チップ１Ｂ，緑色ＬＥＤ表示チップ１Ｇ，赤色ＬＥＤ表示チップ１Ｒ，表示システム７）は、上記の態様１〜４の何れか１項において、各発光ユニット（３１）は、複数個の発光素子（第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂ）を含む構成としてもよい。
上記構成によれば、各発光ユニットは、複数個の発光素子を含み、不揮発性メモリは、各発光素子への電流供給を制御することができる。このため、不揮発性メモリは、１個の発光ユニットに含まれる複数個の発光素子の中の一部の発光素子には、電流供給し、その他の発光素子には電流供給を遮断することができる。
発光素子の不良は、局所的に生じるものであり、隣り合う発光素子が共に不良である確率は、非常に低い。そして、１個の発光ユニットに含まれる複数個の発光素子の全てが不良である確率は、さらに低い。このため、良品の発光素子が１個含まれていれば、発光ユニットとしては良品であるので、発光ユニットが良品である確率を極めて高くすることができる。したがって、発光ユニット、および複数の発光ユニットが集積されている発光アレイの製造歩留りを向上させることができる。
また、ＬＥＤなどの発光素子の発光効率は、通常、電流密度が高すぎると低下する。このため、発光ユニットが、発光効率が低下する高電流密度で使用されている場合、より多くの発光素子を用いたほうが、各発光素子の電流密度が低くなり、各発光素子の発光効率が高くなる。したがって、同時に用いる発光素子の数を調整することによって、発光ユニットとしての発光強度を調整することができる。
本発明の態様６に係る表示装置（ＬＥＤ表示チップ１，青色ＬＥＤ表示チップ１Ｂ，緑色ＬＥＤ表示チップ１Ｇ，赤色ＬＥＤ表示チップ１Ｒ，表示システム７）は、上記の態様１〜５の何れか１項において、各発光ユニット（３１）に含まれる発光素子（第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂ）は２個以上であり、各発光ユニットにおいて、２個以上の発光素子の第１電極は、別個であり、２個以上の発光素子の第２電極は、一体であり、各駆動回路（７０）において、前記第１駆動電極（Ｐ側電極４６，４６ａ，４６ｂ）は、２個以上であり、前記不揮発性メモリ（７８ａ，７８ｂ）は、前記第１駆動電極の各々への電流供給を、独立に制御するように構成されている構成としてもよい。
本発明の態様７に係る表示装置（ＬＥＤ表示チップ１，青色ＬＥＤ表示チップ１Ｂ，緑色ＬＥＤ表示チップ１Ｇ，赤色ＬＥＤ表示チップ１Ｒ，表示システム７，ＬＥＤ表示チップ１ａ）は、上記の態様１〜６の何れか１項において、さらに、第３面と、前記第３面の反対側の第４面とを有する少なくとも１個の接続ユニット（配線ユニット３２，３２ａ）を備え、前記第３面は、前記搭載面と向かい合い、各発光素子は、第２電極（Ｎ側共通電極３３、Ｐ側共通電極３８）を第２面に備え、前記接続ユニットは、第３電極（Ｎ側配線電極４３、Ｐ側配線電極４４ｂ）を前記第３面に備え、前記接続ユニット内部（Ｎ側エピタキシャル層５２，５２ｂ）を通って前記第３電極に接続されている第４電極（Ｎ側共通電極３３、Ｐ側共通電極３８）を前記第４面に備え、前記集積回路装置（集積回路チップ２０，２０ａ）は、前記集積回路装置内部を通って各駆動回路（７０，７０ａ，９０）に接続されている第２駆動電極（Ｎ側電極４７，Ｐ側電極４６ｃ）を前記搭載面に備え、前記第２電極は、前記第４電極に接続され前記第３電極は、前記第２駆動電極に接続されている構成としてもよい。
本発明の態様８に係る表示装置（ＬＥＤ表示チップ１，青色ＬＥＤ表示チップ１Ｂ，緑色ＬＥＤ表示チップ１Ｇ，赤色ＬＥＤ表示チップ１Ｒ，表示システム７，ＬＥＤ表示チップ１ａ）は、少なくとも１個の発光素子（実施形態１，８〜９における発光ユニット３１自身，実施形態２〜７における第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂ，実施形態１０における発光ユニット３１ａ自身）を含むと共に、第１面と、前記第１面の反対側の第２面とを有する複数の発光ユニット（３１，３１ａ）と、第３面と、前記第３面の反対側の第４面とを有する接続ユニット（配線ユニット３２，３２ａ）と、前記複数の発光ユニットを各々駆動するように構成された複数の駆動回路（７０，７０ａ，９０）を含むと共に、前記複数の発光ユニットが搭載されている搭載面を有する前記集積回路装置と、を備え、前記第１面および前記第３面は、前記搭載面と向かい合い、各発光素子は、第１電極（Ｐ側個別電極４２，４２ａ，４２ｂ、Ｎ側個別電極４４ａ）を前記第１面に備え、第２電極（Ｎ側共通電極３３、Ｐ側共通電極３８）を第２面に備え、前記接続ユニットは、第３電極（Ｎ側配線電極４３、Ｐ側配線電極４４ｂ）を前記第３面に備え、前記接続ユニット内部を通って前記第３電極に接続されている第４電極（Ｎ側共通電極３３、Ｐ側共通電極３８）を前記第４面に備え、各駆動回路は、対応する発光ユニットに含まれる発光素子の第１電極に接続されている第１駆動電極（Ｐ側電極４６，４６ａ，４６ｂ、Ｎ側電極４７ａ）を前記搭載面に備え、前記集積回路装置は、前記集積回路装置内部を通って各駆動回路に接続されている第２駆動電極（Ｎ側電極４７、Ｐ側電極４６ｃ）を前記搭載面に備え、前記第２電極は、前記第４電極に接続され前記第３電極は、前記第２駆動電極に接続されている構成である。
上記構成によれば、各発光素子の第２電極は、第１面の反対側の第２面にあり、かつ、接続ユニットの第４電極に接続されている。さらに、接続ユニットの第３電極は、接続ユニット内部で第４電極に接続されている。このため、各発光素子の第２電極は、接続ユニットを介して、集積回路装置の第２駆動電極に接続される。
さらに、上記構成によれば、発光ユニットの第１面と接続ユニットの第３面とは、共に、集積回路装置の搭載面に向かい合う。このため、第１面にある第１電極を第１駆動電極に接続する工程と、第３面にある第３電極を第２駆動電極に接続する工程は、同一工程に纏めることができる。また、発光ユニットの第２面と接続ユニットの第４面とは、共に、集積回路装置の反対側を向くので、各発光素子の第２電極を接続ユニットの第４電極に、容易に接続可能であり、第２電極と第４電極とを一体に形成することが可能である。第２電極と第４電極とを一体に形成することは、表示装置を製造するための工程数を減らすことができるため、好ましい。
したがって、２つの電極が反対向きの面に設けられている発光素子で、両方の電極を実質的にフリップ・チップ・ボンディングのみで、集積回路装置に接続することができる。このため、表示装置の製造工程における接続するための工程数を減らすことができる。
本発明の態様９に係る表示装置（ＬＥＤ表示チップ１，青色ＬＥＤ表示チップ１Ｂ，緑色ＬＥＤ表示チップ１Ｇ，赤色ＬＥＤ表示チップ１Ｒ，表示システム７，ＬＥＤ表示チップ１ａ）は、上記の態様７または８において、前記発光ユニット（３１，３１ａ）は、一群に配置されており、前記接続ユニット（配線ユニット３２，３２ａ）は、前記発光ユニットの一群の外周部に配置されている構成としてもよい。
上記構成によれば、接続ユニットは、前記発光ユニットの一群の外周部に配置されている。このため、発光ユニットの配置の間隔（ピッチ）を変更せずに、接続ユニットを配置することができる。
本発明の態様１０に係る表示装置（ＬＥＤ表示チップ１，青色ＬＥＤ表示チップ１Ｂ，緑色ＬＥＤ表示チップ１Ｇ，赤色ＬＥＤ表示チップ１Ｒ，表示システム７）は、上記の態様１〜９の何れか１項において、さらに、前記発光ユニット（３１）の前記第２面と、前記集積回路装置（集積回路チップ２０）の前記搭載面との間の段差を緩和するための平坦化層（６７）を備える構成としてもよい。
上記構成によれば、積回路装置と発光ユニットとの間の段差が緩和される。このため、波長変換層などの他の層の形成が容易になる。
本発明の態様１１に係る表示装置（ＬＥＤ表示チップ１，青色ＬＥＤ表示チップ１Ｂ，緑色ＬＥＤ表示チップ１Ｇ，赤色ＬＥＤ表示チップ１Ｒ，表示システム７）は、上記の態様１０において、前記平坦化層（６７）は、前記搭載面の前記発光ユニット（３１）が搭載されている領域の外側に設けられている構成としてもよい。
本発明の態様１２に係る表示装置（ＬＥＤ表示チップ１，青色ＬＥＤ表示チップ１Ｂ，緑色ＬＥＤ表示チップ１Ｇ，赤色ＬＥＤ表示チップ１Ｒ，表示システム７，ＬＥＤ表示チップ１ａ）は、上記の態様１〜１１の何れか１項において、前記複数の発光ユニット（３１，３１ａ）は、前記発光ユニットが発光した光を反射可能な反射材（６２）によって、互いから分離されている構成としてもよい。
本発明の態様１３に係る表示装置（ＬＥＤ表示チップ１，青色ＬＥＤ表示チップ１Ｂ，緑色ＬＥＤ表示チップ１Ｇ，赤色ＬＥＤ表示チップ１Ｒ，表示システム７，ＬＥＤ表示チップ１ａ）は、複数の発光ユニット（３１，３１ａ）を備え、前記複数の発光ユニットは、前記発光ユニットが発光した光を反射可能な反射材（６２）によって、互いから分離されている構成である。
上記構成によれば、発光ユニットは、反射材によって互いから分離されている。このため、発光ユニット内部で発生した光が、発光ユニット同士の間へ漏洩し、別の発光ユニット内部に入って、別の発光ユニットから外部へ出射されることがない。これによって、表示する画像のコントラストを向上させることができる。
本発明の態様１４に係る表示装置（ＬＥＤ表示チップ１，青色ＬＥＤ表示チップ１Ｂ，緑色ＬＥＤ表示チップ１Ｇ，赤色ＬＥＤ表示チップ１Ｒ，表示システム７）は、上記の態様１〜１３の何れか１項において、さらに、前記発光ユニット（３１）が発光した光の波長を変換可能な波長変換層（６８，６８Ｒ，６８Ｂ，６８Ｇ）を、前記発光ユニットの少なくとも一部に対して、備える構成としてもよい。
本発明の態様１５に係る表示装置（ＬＥＤ表示チップ１，青色ＬＥＤ表示チップ１Ｂ，緑色ＬＥＤ表示チップ１Ｇ，赤色ＬＥＤ表示チップ１Ｒ，表示システム７，ＬＥＤ表示チップ１ａ）は、上記の態様１〜１４の何れか１項において、前記複数の発光ユニット（３１，３１ａ）は、表示される画像を構成する複数の画素またはサブ画素に１対１対応する構成としてもよい。
本発明の態様１６に係る表示装置の製造方法は、少なくとも１個の発光素子（実施形態１，８〜９における発光ユニット３１自身，実施形態２〜７における第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂ）を含むと共に、第１面と、前記第１面の反対側の第２面とを有する複数の発光ユニット（３１）を、前記第２面が第１異種基板（サファイアウェハＷ２，サファイア基板５０）と向かい合うように、前記第１異種基板の上に形成する発光ユニット形成工程と、前記複数の発光ユニットを各々駆動するように構成されている複数の駆動回路（７０，７０ａ）を含むと共に、搭載面を有する集積回路装置（集積回路チップ２０）を形成する集積回路装置形成工程と、前記集積回路装置の前記搭載面に前記複数の発光ユニットを、前記第１面が前記搭載面と向かい合うように搭載する発光ユニット搭載工程と、前記複数の発光ユニットから、前記第１異種基板を選択的に分離する第１異種基板分離工程と、を含み、各発光素子は、第１電極（Ｐ側個別電極４２，４２ａ，４２ｂ）を前記第１面に備え、各駆動回路は、第１駆動電極（Ｐ側電極４６，４６ａ，４６ｂ）を前記搭載面に備え、前記第１駆動電極への電流供給を制御するように構成されている不揮発性メモリ（７８，７８ａ，７８ｂ，７８ｃ，７８ｄ、１０２）を含み、前記発光ユニット搭載工程において、各駆動回路の第１駆動電極を対応する発光ユニットに含まれる発光素子の第１電極に接続する製造方法である。
本発明の態様１７に係る表示装置の製造方法は、上記の態様１６において、前記発光ユニット形成工程において、前記複数の発光ユニット（３１）が１個の発光アレイ（３０）に含まれるように、前記複数の発光ユニットを同一の前記第１異種基板（サファイアウェハＷ２，サファイア基板５０）の上にモノリシックに形成し、１個の発光アレイに含まれる前記複数の発光ユニットを互いから分離する発光ユニット分離工程を、さらに含む製造方法としてもよい。
上記製造方法によれば、複数の発光ユニットを、発光アレイ単位で、モノリシックに同一基板上に形成することができる。このため、複数の発光ユニットを、発光アレイ単位で形成および搭載することができ、製造工程における様々な位置合わせが容易になる。
上記製造方法によれば、上記態様１に係る表示装置を製造可能である。
本発明の態様１８に係る表示装置の製造方法は、上記の態様１７において、発光ユニット形成工程において、前記発光アレイ（３０）を、同一の前記第１異種基板（サファイアウェハＷ２，サファイア基板５０）の上に複数形成し、１個ずつに切断分離する製造方法としてもよい。
本発明の態様１９に係る表示装置の製造方法は、上記の態様１８において、前記発光ユニット搭載工程において、前記複数の発光ユニットを前記集積回路装置に固定した後に、前記発光ユニット分離工程は、行われる製造方法としてもよい。
上記製造方法によれば、記発光ユニット分離工程は、複数の発光ユニットを集積回路装置に固定した後に行われる。このため、発光ユニット搭載工程における固定のときに、複数の発光ユニットは互いから分離されていないので、発光ユニットと集積回路装置との熱膨張係数の差、および発光ユニット搭載工程における温度変化に起因する位置ずれが起きにくい。
本発明の態様２０に係る表示装置の製造方法は、上記の態様１６〜１９において、前記発光ユニット搭載工程によって、前記複数の発光ユニットを前記集積回路装置に固定した後に、第１異種基板分離工程を行い、更に、その後に熱圧着工程を行う製造方法としてもよい。
上記製造方法によれば、前記第１異種基板分離工程は、複数の発光ユニットを集積回路装置に固定した後に行われる。このため、発光ユニット搭載工程における固定のときに、複数の発光ユニットは互いから分離されていないので、固定工程を容易に遂行できる。また高温を要する熱圧着工程が、前記第１異種基板分離工程後に行われる為、発光ユニットと集積回路装置との熱膨張係数の差に起因する位置ずれが起きにくい。
本発明の態様２１に係る表示装置の製造方法は、上記の態様１６〜２０の何れか１項において、前記集積回路装置形成工程において、前記集積回路装置（集積回路チップ２０）を、前記異種基板（サファイアウェハＷ２，サファイア基板５０）と別の基板（シリコンウェハＷ１，シリコン基板４５）の上にモノリシックに複数形成する製造方法としてもよい。
本発明の態様２２に係る表示装置の製造方法は、上記の態様１６〜２１の何れか１項において、第３面と、前記第３面の反対側の第４面とを有する少なくとも１個の接続ユニット（配線ユニット３２）を、前記第４面が第２異種基板（サファイアウェハＷ２，サファイア基板５０）と向かい合うように、前記第２異種基板の上に形成する接続ユニット形成工程と、前記集積回路装置の前記搭載面に前記接続ユニットを、前記第３面が前記搭載面と向かい合うように搭載する接続ユニット搭載工程と、前記発光ユニットから、前記第２異種基板を選択的に分離する第２異種基板分離工程と、をさらに含み、各発光素子は、第２電極を第２面に備え、前記接続ユニットは、第３電極（Ｎ側配線電極４３）を前記第３面に備え、前記接続ユニット内部（Ｎ側エピタキシャル層５２）を通って前記第３電極に接続されている第４電極（Ｎ側共通電極３３）を前記第４面に備え、各駆動回路は、第１駆動電極（Ｐ側電極４６，４６ａ，４６ｂ）を前記搭載面に備え、前記集積回路装置は、前記集積回路装置内部を通って各駆動回路に接続されている第２駆動電極（Ｎ側電極４７）を前記搭載面に備え、前記接続ユニット搭載工程において、前記第３電極を、前記第２駆動電極に接続し、前記第２電極を前記第４電極に接続するユニット間接続工程を、さらに備える製造方法としてもよい。
本発明の態様２３に係る表示装置の製造方法は、少なくとも１個の発光素子（実施形態１，８〜９における発光ユニット３１自身，実施形態２〜７における第１ＬＥＤ４１ａおよび第２ＬＥＤ４１ｂ）を含むと共に、第１面と、前記第１面の反対側の第２面とを有する複数の発光ユニット（３１）を、前記第２面が第１異種基板（サファイアウェハＷ２，サファイア基板５０）と向かい合うように、前記第１異種基板の上に形成する発光ユニット形成工程と、第３面と、前記第３面の反対側の第４面とを有する少なくとも１個の接続ユニット（配線ユニット３２）を、前記第４面が第２異種基板（サファイアウェハＷ２，サファイア基板５０）と向かい合うように、前記第２異種基板の上に形成する接続ユニット形成工程と前記複数の発光ユニットを各々駆動するように構成されている複数の駆動回路（７０，７０ａ）を含むと共に、搭載面を有する集積回路装置（集積回路チップ２０）を形成する集積回路装置形成工程と、前記集積回路装置の前記搭載面に前記複数の発光ユニットを、前記第１面が前記搭載面と向かい合うように搭載する発光ユニット搭載工程と、前記集積回路装置の前記搭載面に前記接続ユニットを、前記第３面が前記搭載面と向かい合うように搭載する接続ユニット搭載工程と、前記複数の発光ユニットから、前記第１異種基板を選択的に分離する第１異種基板分離工程と、前記発光ユニットから、前記第２異種基板を選択的に分離する第２異種基板分離工程と、各発光素子は、第１電極（Ｐ側個別電極４２，４２ａ，４２ｂ）を前記第１面に備え、第２電極（Ｎ側共通電極３３）を第２面に備え、
前記接続ユニットは、第３電極（Ｎ側配線電極４３）を前記第３面に備え、前記接続ユニット内部（Ｎ側エピタキシャル層５２）を通って前記第３電極に接続されている第４電極（Ｎ側共通電極３３）を前記第４面に備え、各駆動回路は、第１駆動電極（Ｐ側電極４６，４６ａ，４６ｂ）を前記搭載面に備え、前記集積回路装置は、前記集積回路装置内部を通って各駆動回路に接続されている第２駆動電極（Ｎ側電極４７）を前記搭載面に備え、前記接続ユニット搭載工程において、前記第３電極を、前記第２駆動電極に接続し、前記発光ユニット搭載工程において、各駆動回路の第１駆動電極を対応する発光ユニットに含まれる発光素子の第１電極に接続し、前記第２電極を前記第４電極に接続するユニット間接続工程を、さらに備える製造方法である。
本発明の態様２４に係る表示装置の製造方法は、上記の態様２２または２３において、前記第２異種基板（サファイアウェハＷ２，サファイア基板５０）は、前記第１異種基板（サファイアウェハＷ２，サファイア基板５０）と同一の基板であり、前記接続ユニット形成工程において、前記接続ユニット（配線ユニット３２）が前記複数の発光ユニット（３１）と共に１個の発光アレイ（３０）に含まれるように、前記接続ユニットを前記第１異種基板の上にモノリシックに形成し、前記接続ユニットを複数の発光ユニットから分離する接続ユニット分離工程を、さらに含む製造方法としてもよい。
本発明の態様２５に係る表示装置の製造方法は、上記の態様１６〜２４の何れか１項において、前記複数の発光ユニット（３１）の間に、前記発光ユニットが発光する光を反射可能な反射材（６２）を充填する反射材充填工程、をさらに含む製造方法としてもよい。
本発明の態様２６に係る表示装置の製造方法は、複数の発光ユニット（３１）を形成する発光ユニット形成工程と、前記複数の発光ユニットの間に、前記発光ユニットが発光する光を反射可能な反射材（６２）を充填する反射材充填工程、を含む製造方法である。
本発明の態様２７に係る表示装置の製造方法は、上記の態様２６において、前記集積回路装置（集積回路チップ２０）に前記複数の発光ユニット（３１）を搭載する発光ユニット搭載工程をさらに含み、前記発光ユニット搭載工程の後に、前記反射材充填工程を行う製造方法としてもよい。
上記製造方法によれば、発光ユニット搭載工程の後に、前記反射材充填工程を行う。このため、反射材充填工程は、発光ユニット搭載工程の影響を受けないので、反射材にボイドが発生しにくい。
本発明の態様２８に係る表示装置の製造方法は、少なくとも１個の発光素子（実施形態１０における発光ユニット３１ａ自身）を含むと共に、第１面と、前記第１面の反対側の第２面とを有する複数の発光ユニット（３１ａ）を、前記第１面が搭載面と向かい合うように前記搭載面を有する集積回路装置の上に形成する別の発光ユニット形成工程と、前記複数の発光ユニットを各々駆動するように構成されている複数の駆動回路（７０ａ）を含む前記集積回路装置を形成する集積回路装置形成工程と、を含み、各発光素子は、第１電極（Ｎ側個別電極４４ａ）を前記第１面に備え、各駆動回路は、第１駆動電極（Ｎ側電極４７ａ）を前記搭載面に備え、前記第１駆動電極への電流供給を制御するように構成されている不揮発性メモリ（７８）を含み、前記別の発光ユニット形成工程において、各第１電極を、対応する第１駆動電極に接続されているように形成する製造方法である。
上記態様２８に係る製造方法によれば、上記態様１６に係る製造方法と同様の効果を奏し、さらに、製造工程のクリーン度を向上できる効果も奏する。
本発明の態様２９に係る表示装置の製造方法は、上記の態様２８において、上記別の発光ユニット形成工程が、第１異種基板（成長基板５０ａ）の上に発光層（５３）を含む機能層（化合物半導体層５１ａ）を形成する第１サブ工程と；前記機能層の上に剥離用基板（６３）を接着する第２サブ工程と；前記機能層から前記第１異種基板を剥離する第３サブ工程と；前記機能層の前記第１異種基板が剥離された表面に、電極層（Ｎ側電極層４４）を形成する第４サブ工程と；前記機能層および前記電極層を、前記電極層側で、前記集積回路装置（２０ａ）に搭載する第５サブ工程と；前記機能層から前記剥離用基板を剥離する第６サブ工程と；前記機能層の前記剥離基板が剥離された表面に、第２電極（Ｐ側共通電極３８）を形成する第７サブ工程とを含み、前記複数の発光素子を、前記機能層と前記電極層と前記第２電極とから形成し、前記第１電極を前記電極層から形成する製造方法であってもよい。
本発明の態様２９に係る表示装置（ＬＥＤ表示チップ１ａ）の製造方法は、発光層（５３）を含む化合物半導体層（５１ａ）を成長基板（５０ａ）上に成長する工程と、前記成長基板を前記加工物半導体層から剥離する工程と、前記剥離する工程により露出した前記化合物半導体層の面に第１電極層（Ｎ側電極層４４）を形成する工程と、複数の発光ユニット（３１ａ）を各々駆動するように構成されている複数の駆動回路（７０ａ）を含む集積回路装置（集積回路チップ２０ａ）を形成する集積回路装置形成工程であって、各駆動回路は、第１駆動電極（Ｎ側電極４７ａ）を搭載面に備え、前記第１駆動電極への電流供給を制御するように構成されている不揮発性メモリ（不揮発性メモリトランジスタ７８）を含む集積回路装置形成工程と、前記集積回路装置の前記搭載面に、前記第１電極層が対向するように、前記化合物半導体層および前記第１電極層を前記集積回路装置に貼り合せる工程と、前記化合物半導体層を、少なくとも１個の発光素子を各々含む前記複数の発光ユニットへ加工する工程と、前記第１電極層を各発光素子の第１電極（Ｎ側個別電極４４ａ）へ、各第１電極が各第１駆動電極と対向するように、加工する工程と、を含む製造方法である。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
たとえば、上述した各実施形態において、画素４０を構成する発光ユニット３１および駆動回路７０は、Ｎ行かつＭ列に配列されているが、これに限らず、蜂の巣状に配列されてもよい。
本発明は、表示装置に利用することができ、例えば、プロジェクタ、ヘッドアップディスプレイ、ヘッドマウントディスプレイ、ウエアブル端末などに有用である。
１，１ａ ＬＥＤ表示チップ
１Ｂ 青色ＬＥＤ表示チップ
１Ｇ 緑色ＬＥＤ表示チップ
１Ｒ 赤色ＬＥＤ表示チップ
５ 中央制御装置
６ プリズム
７ 表示システム
８ 投影面
２０，２０ａ 集積回路チップ
２１ 画像処理回路部
２２ 行選択回路部，第１行選択回路部
２３ 列信号出力回路部，第１列信号出力回路部
２４ 画素駆動回路アレイ部
２９ 接着層
３０ 発光アレイ
３１，３１ａ 発光ユニット
３２，３２ａ 配線ユニット（接続ユニット）
３３ Ｎ側共通電極（第２電極，第４電極）
３４ Ｎ側電極領域
３５，３５ａ Ｎ側エピタキシャル層露出領域
３６ ダミーユニット
３７ ボンディング領域
３８ Ｐ側共通電極（第２電極，第４電極）
３９ Ｐ側電極領域
４０ 画素
４０Ｂ 青色サブ画素
４０Ｇ 緑色サブ画素
４０Ｒ 赤色サブ画素
４１ａ 第１ＬＥＤ（発光素子）
４１ｂ 第２ＬＥＤ（発光素子）
４２ Ｐ側個別電極（第１電極）
４３ Ｎ側配線電極（第３電極）
４４ Ｎ側電極層（第１電極層）
４４ａ Ｎ側個別電極（第１電極）
４４ｂ Ｐ側配線電極（第３電極）
４４ｃ ダミー電極
４５ シリコン基板
４６ Ｐ側電極（第１駆動電極）
４６ａ Ｐ側電極（第２駆動電極）
４７ Ｎ側電極（第２駆動電極）
４７ａ Ｎ側電極（第１駆動電極）
４８ ダミー電極
４９ ボンディングパッド
５０ サファイア基板
５１ 化合物半導体層
５２，５２ａ Ｎ側エピタキシャル層
５３ 発光層
５４ Ｐ側エピタキシャル層
５５ 透明導電膜
５５ａ 第１透明導電膜パターン
５５ｂ 第２透明導電膜パターン
５６，５６ａ メサ
５７ 保護膜
５８，５８ａ Ｐ側コンタクトホール
５９，５９ａ Ｎ側コンタクトホール
６０，６０ａ ユニット分離溝
６１ キャップ層
６２ 反射材
６３ 剥離用基板
６４ 転写用基板
６５ 樹脂層
６６ マイクロバンプ
６７ 平坦化層
６８、６８Ｂ，６８Ｇ，６８Ｒ 波長変換層
６８Ｂ 青色波長変換層
６８Ｇ 緑色波長変換層
６８Ｒ 赤色波長変換層
６９ 遮光層
７０，７０ａ，９０ 駆動回路
７１ 行選択信号線，第１行選択信号線
７２ 列信号線，第１列信号線
７３ 電源線
７４ ＧＮＤ線
７５ 行選択トランジスタ，第１行選択トランジスタ
７６ 電圧保持キャパシタ
７７ 駆動トランジスタ，第１駆動トランジスタ
７７ａ 第１駆動トランジスタ
７７ｂ 第２駆動トランジスタ
７７ｃ 駆動トランジスタ
７８ 不揮発性メモリトランジスタ
７８ａ 第１不揮発性メモリトランジスタ
７８ｂ 第２不揮発性メモリトランジスタ
７８ｃ 第３不揮発性メモリトランジスタ
７８ｄ 第４不揮発性メモリトランジスタ
７９ ゲート制御信号線
７９ａ 第１ゲート制御信号線
７９ｂ 第２ゲート制御信号線
７９ｃ 第３ゲート制御信号線
７９ｄ 第４ゲート制御信号線
８０ テストトランジスタ
８０ａ 第１テストトランジスタ
８０ｂ 第２テストトランジスタ
８１ テスト端子
８１ａ 第１テスト端子
８１ｂ 第２テスト端子
９１、９１Ａ 電流調整回路
９２ 電流調整回路アレイ部
９３ 第２列信号線制御回路部
９４ 第２行選択回路部
９５ 行選択回路部，第１行選択回路部
９６ 第２列信号線
９７ 第２行選択信号線
９８ ＧＮＤ線
９９、９９Ａ 電源線
１００ 第２駆動トランジスタ
１０１ 第２行選択トランジスタ
１０２ 不揮発性メモリトランジスタ
ＣＳ 列信号，第１列信号
ＣＳ２ 第２列信号
Ｉ 駆動電流
Ｉｒｅｆ 参照電流
Ｒｏｌ 行選択信号，第１行選択信号
Ｖｃｃ 電源電圧
Ｗ１ シリコンウェハ
Ｗ２ サファイアウェハ

Claims (27)

  1. 少なくとも１個の発光素子を含むと共に、第１面と、前記第１面の反対側の第２面とを有する複数の発光ユニットと、
    前記複数の発光ユニットを各々駆動するように構成された複数の駆動回路を含むと共に、前記複数の発光ユニットが搭載されている搭載面を有する集積回路装置と、を備え、
    前記第１面は、前記搭載面と向かい合い、
    各発光素子は、少なくとも１個の第１電極を前記第１面に備え、
    各駆動回路は、対応する発光ユニットに含まれる発光素子の第１電極に接続されている第１駆動電極を前記搭載面に備え、前記第１駆動電極への電流供給を制御するように構成されている不揮発性メモリを含むことを特徴とする表示装置。
  2. 前記不揮発性メモリは、前記第１駆動電極への電流供給を、各駆動回路毎に独立に制御するように構成されていることを特徴とする請求項１に記載の表示装置。
  3. 前記不揮発性メモリは、前記第１駆動電極への電流供給を遮断可能であるように構成されていることを特徴とする請求項１または２に記載の表示装置。
  4. 前記不揮発性メモリは、前記第１駆動電極への電流供給の電流量の低減および増大の少なくとも一方が可能なように構成されていることを特徴とする請求項１から３の何れか１項に記載の表示装置。
  5. 各発光ユニットは、複数個の発光素子を含むことを特徴とする請求項１から４の何れか１項に記載の表示装置。
  6. 各発光ユニットに含まれる発光素子は、２個以上であり、
    各発光ユニットにおいて、
    ２個以上の発光素子の第１電極は、別個であり、
    ２個以上の発光素子の第２電極は、一体であり、
    各駆動回路において、
    前記第１駆動電極は、２個以上であり、
    前記不揮発性メモリは、前記第１駆動電極の各々への電流供給を、独立に制御するように構成されていることを特徴とする請求項１〜５の何れか１項に記載の表示装置。
  7. さらに、第３面と、前記第３面の反対側の第４面とを有する少なくとも１個の接続ユニットを備え、
    前記第３面は、前記搭載面と向かい合い、
    各発光素子は、第２電極を第２面に備え、
    前記接続ユニットは、第３電極を前記第３面に備え、前記接続ユニット内部を通って前記第３電極に接続されている第４電極を前記第４面に備え、
    前記集積回路装置は、前記集積回路装置内部を通って各駆動回路に接続されている第２駆動電極を前記搭載面に備え、
    前記第２電極は、前記第４電極に接続され
    前記第３電極は、前記第２駆動電極に接続されていることを特徴とする請求項１〜６の何れか１項に記載の表示装置。
  8. 少なくとも１個の発光素子を含むと共に、第１面と、前記第１面の反対側の第２面とを有する複数の発光ユニットと、
    第３面と、前記第３面の反対側の第４面とを有する接続ユニットと、
    前記複数の発光ユニットを各々駆動する駆動するように構成された複数の駆動回路を含むと共に、前記複数の発光ユニットが搭載されている搭載面を有する集積回路装置と、を備え、
    前記第１面および前記第３面は、前記搭載面と向かい合い、
    各発光素子は、第１電極を前記第１面に備え、第２電極を第２面に備え、
    前記接続ユニットは、第３電極を前記第３面に備え、前記接続ユニット内部を通って前記第３電極に接続されている第４電極を前記第４面に備え、
    各駆動回路は、対応する発光ユニットに含まれる発光素子の第１電極に接続されている第１駆動電極を前記搭載面に備え、
    前記集積回路装置は、前記集積回路装置内部を通って各駆動回路に接続されている第２駆動電極を前記搭載面に備え、
    前記第２電極は、前記第４電極に接続され
    前記第３電極は、前記第２駆動電極に接続されていることを特徴とする表示装置。
  9. 前記発光ユニットは、一群に配置されており、
    前記接続ユニットは、前記発光ユニットの一群の外周部に配置されていることを特徴とする請求項７または８に記載の表示装置。
  10. さらに、前記発光ユニットの前記第２面と、前記集積回路装置の前記搭載面との間の段差を緩和するための平坦化層を備えることを特徴とする請求項１〜９の何れか１項に記載の表示装置。
  11. 前記平坦化層は、前記搭載面の前記発光ユニットが搭載されている領域の外側に設けられていることを特徴とする請求項１０に記載の表示装置。
  12. 前記複数の発光ユニットは、前記発光ユニットが発光した光を反射可能な反射材によって、互いから分離されていることを特徴とする請求項１〜１１の何れか１項に記載の表示装置。
  13. 複数の発光ユニットを備え、
    前記複数の発光ユニットは、前記発光ユニットが発光した光を反射可能な反射材によって、互いから分離されていることを特徴とする表示装置。
  14. さらに、前記発光ユニットが発光した光の波長を変換可能な波長変換層を、前記発光ユニットの少なくとも一部に対して、備えることを特徴とする請求項１〜１３の何れか１項に記載の表示装置。
  15. 前記複数の発光ユニットは、表示される画像を構成する複数の画素またはサブ画素に１対１対応することを特徴とする請求項１〜１４の何れか１項に記載の表示装置。
  16. 少なくとも１個の発光素子を含むと共に、第１面と、前記第１面の反対側の第２面とを有する複数の発光ユニットを、前記第２面が第１異種基板と向かい合うように、前記第１異種基板の上に形成する発光ユニット形成工程と、
    前記複数の発光ユニットを各々駆動するように構成されている複数の駆動回路を含むと共に、搭載面を有する集積回路装置を形成する集積回路装置形成工程と、
    前記集積回路装置の前記搭載面に前記複数の発光ユニットを、前記第１面が前記搭載面と向かい合うように搭載する発光ユニット搭載工程と、
    前記複数の発光ユニットから、前記第１異種基板を選択的に分離する第１異種基板分離工程と、を含み、
    各発光素子は、第１電極を前記第１面に備え、
    各駆動回路は、第１駆動電極を前記搭載面に備え、前記第１駆動電極への電流供給を制御するように構成されている不揮発性メモリを含み、
    前記発光ユニット搭載工程において、各駆動回路の第１駆動電極を対応する発光ユニットに含まれる発光素子の第１電極に接続することを特徴とする表示装置の製造方法。
  17. 前記発光ユニット形成工程において、前記複数の発光ユニットが１個の発光アレイに含まれるように、前記複数の発光ユニットを同一の前記第１異種基板の上にモノリシックに形成し、
    １個の発光アレイに含まれる前記複数の発光ユニットを互いから分離する発光ユニット分離工程を、さらに含むことを特徴とする請求項１６に記載の表示装置の製造方法。
  18. 発光ユニット形成工程において、前記発光アレイを、同一の前記第１異種基板の上に複数形成し、１個ずつに切断分離することを特徴とする請求項１７に記載の表示装置の製造方法。
  19. 前記発光ユニット搭載工程によって、前記複数の発光ユニットを前記集積回路装置に固定した後に、前記第１異種基板分離工程が行われ、更にその後、熱圧着工程が加えられることを特徴とする請求項１６から１８の何れか１項に記載の表示装置の製造方法。
  20. 前記集積回路装置形成工程において、前記集積回路装置を、前記異種基板と別の基板の上にモノリシックに複数形成することを特徴とする請求項１６〜１９の何れか１項に記載の表示装置の製造方法。
  21. 第３面と、前記第３面の反対側の第４面とを有する少なくとも１個の接続ユニットを、前記第４面が第２異種基板と向かい合うように、前記第２異種基板の上に形成する接続ユニット形成工程と、
    前記集積回路装置の前記搭載面に前記接続ユニットを、前記第３面が前記搭載面と向かい合うように搭載する接続ユニット搭載工程と、
    前記発光ユニットから、前記第２異種基板を選択的に分離する第２異種基板分離工程と、をさらに含み、
    各発光素子は、第２電極を第２面に備え、
    前記接続ユニットは、第３電極を前記第３面に備え、前記接続ユニット内部を通って前記第３電極に接続されている第４電極を前記第４面に備え、
    各駆動回路は、第１駆動電極を前記搭載面に備え、
    前記集積回路装置は、前記集積回路装置内部を通って各駆動回路に接続されている第２駆動電極を前記搭載面に備え、
    前記接続ユニット搭載工程において、前記第３電極を、前記第２駆動電極に接続し、
    前記第２電極を前記第４電極に接続するユニット間接続工程を、さらに備えることを特徴とする請求項１６〜２０の何れか１項に記載の表示装置の製造方法。
  22. 少なくとも１個の発光素子を含むと共に、第１面と、前記第１面の反対側の第２面とを有する複数の発光ユニットを、前記第２面が第１異種基板と向かい合うように、前記第１異種基板の上に形成する発光ユニット形成工程と、
    第３面と、前記第３面の反対側の第４面とを有する少なくとも１個の接続ユニットを、前記第４面が第２異種基板と向かい合うように、前記第２異種基板の上に形成する接続ユニット形成工程と
    前記複数の発光ユニットを各々駆動するように構成されている複数の駆動回路を含むと共に、搭載面を有する集積回路装置を形成する集積回路装置形成工程と、
    前記集積回路装置の前記搭載面に前記複数の発光ユニットを、前記第１面が前記搭載面と向かい合うように搭載する発光ユニット搭載工程と、
    前記集積回路装置の前記搭載面に前記接続ユニットを、前記第３面が前記搭載面と向かい合うように搭載する接続ユニット搭載工程と、
    前記複数の発光ユニットから、前記第１異種基板を選択的に分離する第１異種基板分離工程と、
    前記接続ユニットから、前記第２異種基板を選択的に分離する第２異種基板分離工程と、
    各発光素子は、第１電極を前記第１面に備え、第２電極を第２面に備え、
    前記接続ユニットは、第３電極を前記第３面に備え、前記接続ユニット内部を通って前記第３電極に接続されている第４電極を前記第４面に備え、
    各駆動回路は、第１駆動電極を前記搭載面に備え、
    前記集積回路装置は、前記集積回路装置内部を通って各駆動回路に接続されている第２駆動電極を前記搭載面に備え、
    前記接続ユニット搭載工程において、前記第３電極を、前記第２駆動電極に接続し、
    前記発光ユニット搭載工程において、各駆動回路の第１駆動電極を対応する発光ユニットに含まれる発光素子の第１電極に接続し、
    前記第２電極を前記第４電極に接続するユニット間接続工程を、さらに備えることを特徴とする表示装置の製造方法。
  23. 前記第２異種基板は、前記第１異種基板と同一の基板であり、
    前記接続ユニット形成工程において、前記接続ユニットが前記複数の発光ユニットと共に１個の発光アレイに含まれるように、前記接続ユニットを前記第１異種基板の上にモノリシックに形成し
    前記接続ユニットを複数の発光ユニットから分離する接続ユニット分離工程を、さらに含むことを特徴とする請求項２１または２２に記載の表示装置の製造方法。
  24. 前記複数の発光ユニットの間に、前記発光ユニットが発光する光を反射可能な反射材を充填する反射材充填工程、をさらに含むことを特徴とする請求項１６から２３の何れか１項に記載の表示装置の製造方法。
  25. 複数の発光ユニットを形成する発光ユニット形成工程と、
    前記複数の発光ユニットの間に、前記発光ユニットが発光する光を反射可能な反射材を充填する反射材充填工程、を含むことを特徴とする表示装置の製造方法。
  26. 集積回路装置に前記複数の発光ユニットを搭載する発光ユニット搭載工程をさらに含み、
    前記発光ユニット搭載工程の後に、前記反射材充填工程を行うことを特徴とする請求項２５に記載の表示装置の製造方法。
  27. 発光層を含む化合物半導体層を成長基板上に成長する工程と、
    前記成長基板を前記化合物半導体層から剥離する工程と、
    前記剥離する工程により露出した前記化合物半導体層の面に第１電極層を形成する工程と、
    複数の発光ユニットを各々駆動するように構成されている複数の駆動回路を含む集積回路装置を形成する集積回路装置形成工程であって、各駆動回路は、第１駆動電極を搭載面に備え、前記第１駆動電極への電流供給を制御するように構成されている不揮発性メモリを含む集積回路装置形成工程と、
    前記集積回路装置の前記搭載面に、前記第１電極層が対向するように、前記化合物半導体層および前記第１電極層を前記集積回路装置に貼り合せる工程と、
    前記化合物半導体層を、少なくとも１個の発光素子を各々含む前記複数の発光ユニットへ加工する工程と、
    前記第１電極層を各発光素子の第１電極へ、各第１電極が各第１駆動電極と対向するように、加工する工程と、を含むことを特徴とする表示装置の製造方法。
JP2018557651A 2016-12-22 2017-12-05 表示装置および製造方法 Active JP6740374B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016249777 2016-12-22
JP2016249777 2016-12-22
PCT/JP2017/043614 WO2018116814A1 (ja) 2016-12-22 2017-12-05 表示装置および製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020124118A Division JP7033172B2 (ja) 2016-12-22 2020-07-21 表示装置および製造方法

Publications (2)

Publication Number Publication Date
JPWO2018116814A1 true JPWO2018116814A1 (ja) 2019-10-24
JP6740374B2 JP6740374B2 (ja) 2020-08-12

Family

ID=62626288

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018557651A Active JP6740374B2 (ja) 2016-12-22 2017-12-05 表示装置および製造方法
JP2020124118A Active JP7033172B2 (ja) 2016-12-22 2020-07-21 表示装置および製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020124118A Active JP7033172B2 (ja) 2016-12-22 2020-07-21 表示装置および製造方法

Country Status (4)

Country Link
US (2) US10902770B2 (ja)
JP (2) JP6740374B2 (ja)
CN (2) CN110100318B (ja)
WO (1) WO2018116814A1 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106941108B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
TWI633681B (zh) * 2017-06-09 2018-08-21 美商晶典有限公司 微發光二極體顯示模組的製造方法
TWI611573B (zh) * 2017-06-09 2018-01-11 晶典有限公司 微發光二極體顯示模組的製造方法
TWI707491B (zh) 2019-12-04 2020-10-11 錼創顯示科技股份有限公司 微型發光二極體顯示面板
JP7267683B2 (ja) * 2018-04-25 2023-05-02 シャープ株式会社 発光素子モジュール
US10854129B2 (en) * 2018-06-18 2020-12-01 Apple Inc. Hybrid architecture for zero border display
US11552228B2 (en) 2018-08-17 2023-01-10 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component
KR102364569B1 (ko) * 2018-08-24 2022-02-17 주식회사 엘지화학 투명 발광소자 디스플레이용 전극 기판 및 이를 포함하는 투명 발광소자 디스플레이
CN112639937B (zh) * 2018-09-05 2023-06-23 株式会社半导体能源研究所 显示装置、显示模块、电子设备及显示装置的制造方法
KR102650659B1 (ko) * 2018-09-13 2024-03-25 삼성전자주식회사 디스플레이 장치
JP7159014B2 (ja) * 2018-11-15 2022-10-24 株式会社ジャパンディスプレイ 表示装置
JP7146595B2 (ja) * 2018-11-27 2022-10-04 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
KR20200062863A (ko) * 2018-11-27 2020-06-04 삼성전자주식회사 디스플레이 장치 및 제조 방법
JP7348520B2 (ja) * 2018-12-25 2023-09-21 日亜化学工業株式会社 発光装置及び表示装置
JP7138286B2 (ja) 2018-12-28 2022-09-16 日亜化学工業株式会社 画像表示装置および画像表示装置の製造方法
KR20200093737A (ko) * 2019-01-28 2020-08-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11239399B2 (en) 2019-02-05 2022-02-01 Facebook Technologies, Llc Architecture for hybrid TFT-based micro display projector
US11355665B2 (en) * 2019-06-19 2022-06-07 Facebook Technologies, Llc Process flow for hybrid TFT-based micro display projector
US11088121B2 (en) * 2019-02-13 2021-08-10 X Display Company Technology Limited Printed LED arrays with large-scale uniformity
US11515456B2 (en) * 2019-02-21 2022-11-29 Innolux Corporation LED with light adjusting layer extending past the LED
JP7119201B2 (ja) * 2019-02-26 2022-08-16 京セラ株式会社 発光素子基板、表示装置および表示装置のリペア方法
US11341878B2 (en) * 2019-03-21 2022-05-24 Samsung Display Co., Ltd. Display panel and method of testing display panel
US11626448B2 (en) 2019-03-29 2023-04-11 Lumileds Llc Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture
CN110111712B (zh) * 2019-05-30 2021-12-17 合肥鑫晟光电科技有限公司 阈值电压漂移检测方法和阈值电压漂移检测装置
JP6964725B2 (ja) * 2019-08-07 2021-11-10 シャープ福山セミコンダクター株式会社 画像表示素子
FR3099966B1 (fr) * 2019-08-16 2021-09-24 Commissariat Energie Atomique Procédé de fabrication de dispositifs optoélectroniques
CN115605995A (zh) * 2019-11-19 2023-01-13 亮锐有限责任公司（Us） 发光二极管（led）器件的扇出结构及照明系统
US11156346B2 (en) 2019-11-19 2021-10-26 Lumileds Llc Fan out structure for light-emitting diode (LED) device and lighting system
US11777066B2 (en) 2019-12-27 2023-10-03 Lumileds Llc Flipchip interconnected light-emitting diode package assembly
US11664347B2 (en) 2020-01-07 2023-05-30 Lumileds Llc Ceramic carrier and build up carrier for light-emitting diode (LED) array
DE102020200621A1 (de) * 2020-01-21 2021-07-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
KR20210097413A (ko) * 2020-01-30 2021-08-09 삼성전자주식회사 발광 소자 패키지
US11476217B2 (en) 2020-03-10 2022-10-18 Lumileds Llc Method of manufacturing an augmented LED array assembly
US11688355B2 (en) * 2020-03-17 2023-06-27 Nippon Seiki Co., Ltd. Lighting control data generation method and lighting control data generation device
JP7091598B2 (ja) 2020-05-20 2022-06-28 日亜化学工業株式会社 発光装置の製造方法
US20230215904A1 (en) * 2020-06-16 2023-07-06 Sony Semiconductor Solutions Corporation Light-emitting device and display device
TWI782474B (zh) * 2020-06-29 2022-11-01 台灣積體電路製造股份有限公司 使用半導體偵測器的偵測方法與半導體結構
GB2596533B (en) * 2020-06-29 2023-02-15 Plessey Semiconductors Ltd Hybrid microdisplay
US11353742B2 (en) * 2020-07-10 2022-06-07 Wuhan China Star Optoelectronics Technology Co., Ltd. Backlight module and display device
KR20230153393A (ko) * 2021-03-05 2023-11-06 소니 세미컨덕터 솔루션즈 가부시키가이샤 발광 장치 및 발광 장치의 제조 방법
KR20230016925A (ko) * 2021-07-27 2023-02-03 삼성전자주식회사 표시 패널 및 전자 장치
CN113675324A (zh) * 2021-08-20 2021-11-19 錼创显示科技股份有限公司 微型发光二极管显示装置
CN114122225A (zh) * 2021-11-09 2022-03-01 Tcl华星光电技术有限公司 一种Micro LED显示面板的制备方法
US20230246147A1 (en) * 2022-01-28 2023-08-03 Samsung Display Co., Ltd. Display device and tiled display device
US11729915B1 (en) * 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure
DE102022123582A1 (de) 2022-09-15 2024-03-21 Ams-Osram International Gmbh Optoelektronisches bauelement, verfahren zum betreiben eines optoelektronischen bauelements und verfahren zum herstellen eines optoelektronischen bauelements
CN116434705B (zh) * 2023-06-12 2023-10-24 惠科股份有限公司 驱动电路、显示面板以及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102551A (ja) * 1994-09-30 1996-04-16 Kyocera Corp 半導体発光装置およびその製造方法
JP2006120860A (ja) * 2004-10-21 2006-05-11 Sanyo Electric Co Ltd Ｌｅｄ装置
JP2006171693A (ja) * 2004-11-19 2006-06-29 Sony Corp バックライト装置、バックライト駆動方法及び液晶表示装置
JP2007207834A (ja) * 2006-01-31 2007-08-16 Sanyo Electric Co Ltd 発光ダイオード光源
US20070211492A1 (en) * 2006-03-09 2007-09-13 Gigno Technology Co., Ltd. Backlight module and driving circuit board of light emitting diodes
JP2014039035A (ja) * 2012-08-17 2014-02-27 Macroblock Inc Ｌｅｄディスプレイパネルおよびｌｅｄディスプレイ装置
JP2015170666A (ja) * 2014-03-05 2015-09-28 シチズン電子株式会社 半導体発光装置の製造方法及び半導体発光装置
JP2016038935A (ja) * 2014-08-05 2016-03-22 キヤノン株式会社 Ｌｅｄ駆動装置、駆動方法及びプログラム

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5571081A (en) * 1978-11-24 1980-05-28 Oki Electric Ind Co Ltd Light emitting indication device
US5621225A (en) * 1996-01-18 1997-04-15 Motorola Light emitting diode display package
JPH11251634A (ja) * 1998-02-27 1999-09-17 Matsushita Electric Works Ltd Ｌｅｄ素子
US20080042554A1 (en) * 1998-05-18 2008-02-21 Kabushiki Kaisha Toshiba Image display device and light emission device
US6885035B2 (en) * 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
JP2002072219A (ja) * 2000-08-30 2002-03-12 Sharp Corp 液晶表示装置
JP2002141492A (ja) 2000-10-31 2002-05-17 Canon Inc 発光ダイオードディスプレイパネル及びその製造方法
JP3813123B2 (ja) 2002-12-25 2006-08-23 株式会社沖データ 半導体装置及びｌｅｄヘッド
WO2005022654A2 (en) 2003-08-28 2005-03-10 Matsushita Electric Industrial Co.,Ltd. Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
JP5346909B2 (ja) 2004-02-03 2013-11-20 パナソニック株式会社 半導体発光装置、照明モジュール、照明装置、および表示素子
JP2005292272A (ja) * 2004-03-31 2005-10-20 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法
JP5152448B2 (ja) * 2004-09-21 2013-02-27 カシオ計算機株式会社 画素駆動回路及び画像表示装置
JP2006147679A (ja) 2004-11-17 2006-06-08 Sony Corp 集積型発光ダイオード、集積型発光ダイオードの製造方法、発光ダイオードディスプレイおよび発光ダイオード照明装置
KR20070045735A (ko) * 2005-10-28 2007-05-02 삼성전자주식회사 Ｌｅｄ를 광원으로 하는 백라이트를 구비한 디스플레이장치및 이의 휘도조절방법
CN101154656B (zh) * 2006-09-30 2010-05-12 香港微晶先进封装技术有限公司 多芯片发光二极管模组结构及其制造方法
JP2008262993A (ja) 2007-04-10 2008-10-30 Nikon Corp 表示装置
JP5779097B2 (ja) 2008-09-25 2015-09-16 コーニンクレッカ フィリップス エヌ ヴェ コーティングされた発光デバイス及び発光デバイスをコーティングする方法
JP5689225B2 (ja) 2009-03-31 2015-03-25 日亜化学工業株式会社 発光装置
JP5612298B2 (ja) 2009-11-20 2014-10-22 株式会社小糸製作所 発光モジュールおよび車両用灯具
JP5840377B2 (ja) 2011-04-14 2016-01-06 日東電工株式会社 反射樹脂シートおよび発光ダイオード装置の製造方法
TWI477190B (zh) * 2012-08-10 2015-03-11 Macroblock Inc 發光二極體驅動裝置
US9111464B2 (en) 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
JP6459354B2 (ja) 2014-09-30 2019-01-30 日亜化学工業株式会社 透光部材及びその製造方法ならびに発光装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102551A (ja) * 1994-09-30 1996-04-16 Kyocera Corp 半導体発光装置およびその製造方法
JP2006120860A (ja) * 2004-10-21 2006-05-11 Sanyo Electric Co Ltd Ｌｅｄ装置
JP2006171693A (ja) * 2004-11-19 2006-06-29 Sony Corp バックライト装置、バックライト駆動方法及び液晶表示装置
JP2007207834A (ja) * 2006-01-31 2007-08-16 Sanyo Electric Co Ltd 発光ダイオード光源
US20070211492A1 (en) * 2006-03-09 2007-09-13 Gigno Technology Co., Ltd. Backlight module and driving circuit board of light emitting diodes
JP2014039035A (ja) * 2012-08-17 2014-02-27 Macroblock Inc Ｌｅｄディスプレイパネルおよびｌｅｄディスプレイ装置
JP2015170666A (ja) * 2014-03-05 2015-09-28 シチズン電子株式会社 半導体発光装置の製造方法及び半導体発光装置
JP2016038935A (ja) * 2014-08-05 2016-03-22 キヤノン株式会社 Ｌｅｄ駆動装置、駆動方法及びプログラム

Also Published As

Publication number Publication date
US20190385513A1 (en) 2019-12-19
CN110100318B (zh) 2022-04-15
US20210150978A1 (en) 2021-05-20
US11289015B2 (en) 2022-03-29
JP7033172B2 (ja) 2022-03-09
US10902770B2 (en) 2021-01-26
JP2020191460A (ja) 2020-11-26
WO2018116814A1 (ja) 2018-06-28
CN110100318A (zh) 2019-08-06
CN114695425A (zh) 2022-07-01
JP6740374B2 (ja) 2020-08-12

Similar Documents

Publication Publication Date Title
JP7033172B2 (ja) 表示装置および製造方法
JP7104822B2 (ja) 画像形成素子、及び製造方法
US11935912B2 (en) Light emitting device having commonly connected LED sub-units
US11804512B2 (en) Light emitting stacked structure and display device having the same
US11705479B2 (en) Display apparatus and method of manufacturing the same
US11610936B2 (en) Micro light-emitting diode displays having color conversion devices and assembly approaches
US20220352249A1 (en) Display device and manufacturing method thereof
US20230023304A1 (en) Light emitting diode display device
KR102665039B1 (ko) 칼라필터가 불필요한 수직 적층형 마이크로디스플레이 패널 및 그 제조 방법
KR102668094B1 (ko) 칼라필터가 불필요한 수직 적층형 마이크로디스플레이 패널 및 그 제조 방법
KR102669051B1 (ko) 수직 적층형 마이크로디스플레이 패널 제조 방법
KR102669057B1 (ko) 반사체가 적용된 마이크로디스플레이 패널 제조 방법
KR102607680B1 (ko) 마이크로디스플레이 패널 제조 방법
US20240154057A1 (en) Light emitting device and display device including the same
TW202247483A (zh) 顯示裝置及其製造方法
KR20240026413A (ko) 발광 소자, 그의 제조 방법, 및 이를 포함한 표시 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190614

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200722

R150 Certificate of patent or registration of utility model

Ref document number: 6740374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150