CN110100318A - 显示装置及制造方法 - Google Patents

显示装置及制造方法 Download PDF

Info

Publication number
CN110100318A
CN110100318A CN201780079924.7A CN201780079924A CN110100318A CN 110100318 A CN110100318 A CN 110100318A CN 201780079924 A CN201780079924 A CN 201780079924A CN 110100318 A CN110100318 A CN 110100318A
Authority
CN
China
Prior art keywords
electrode
luminescence unit
face
light
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780079924.7A
Other languages
English (en)
Other versions
CN110100318B (zh
Inventor
井口胜次
小野刚史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to CN202210346786.7A priority Critical patent/CN114695425A/zh
Publication of CN110100318A publication Critical patent/CN110100318A/zh
Application granted granted Critical
Publication of CN110100318B publication Critical patent/CN110100318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)
  • Control Of El Displays (AREA)

Abstract

能够以低缺陷且高成品率的方式制造显示装置。集成电路芯片包含驱动发光单元(31)的驱动电路(70)，驱动电路(70)具备连接到发光单元(31)的阳极电极的P侧电极(46)、和控制向P侧电极(46)的电流供给的非易失性存储晶体管(78)。

Description

显示装置及制造方法
技术领域
本发明涉及一种具备多个发光单元的显示装置及其制造方法。
背景技术
投影仪、平视显示器(HUD)等使用光学开关针对每个像素对从光源射出的光的光强度进行调制或者遮断，来投影数字图像。而且，投影彩色图像的投影仪、平视显示器(HUD)等将从光源射出的光分离成红、绿以及蓝三原色，或者使用射出各原色的光的光源，对各原色的图像进行合成以及投影，由此投影彩色图像。
在像这样使用的光学开关中存在液晶装置、数字反射镜单元(DMD)。在液晶装置中，例如，使用在投射型的液晶面板、以及硅LSI(large scale integrated circuit，大规模集成电路)中构成的液晶驱动电路装置上设置了液晶层的反射型液晶装置(例如，LCOS：Liquid Crystal On Silicon单硅片液晶)。DMD将针对每个像素配置的微小的反射镜构成在该驱动电路上，并通过调整该反射镜的角度来对光进行开关。
在使用上述那样的光开关来显示数字图像的方式中，关于较暗的像素，存在通过液晶将来自光源的光遮断或者吸收，或通过上述反射镜将光向光路外射出这样的区别，但无论哪种情况均浪费光。无论图像的明暗如何，光源消耗的能量不变，且会产生较大的能量损失。而且，在对光开关使用液晶装置的情况下，由于完全的光遮断较困难，因此存在图像的对比度降低这一问题。当对光开关使用DMD的情况下，存在基于朝向光路外的光产生的杂散光使对比度降低的情况。像这样，在使用液晶装置以及DMD那样的光开关元件的显示装置中，光源浪费地消耗的能量会对所显示的图像带来不利影响。
为了光源的功耗降低，而提出了一种针对每个像素设置有自发光元件的显示装置。例如，在专利文献1、2以及非专利文献1、2、3中，公开了如下结构：在基板上将驱动电路形成为矩阵状，在另一基板上将发光二极管(light emitting diode，LED)形成为矩阵状，通过倒装芯片接合将驱动电路与LED连接。另外，作为具体的结构，公开了如下各种结构：针对LED的一个电极(通常为负极侧)使用LED的外延层(通常为N型外延层)(非专利文献1)，或者作为保持LED的一个电极的层使用透明导电层而不使用LED的外延层(专利文献2)，或者使用两个电极设置于相同朝向的面的LED(非专利文献1、2)，或者使用两个电极出设置于相反朝向的面的LED(专利文献1、非专利文献3)，或者在倒装芯片接合后选择性地去除形成LED阵列的基板(专利文献1、专利文献2)。
在这样的结构中，根据根据每个像素的亮度信息，从各像素的驱动电路向LED供给电流。因此，暗状态的LED不消耗电流，明状态的LED也仅消耗与亮度相应的电流。因此，与以往的光开关方式相比，消耗电流能够大幅降低。
除这些以外，作为与本发明相关联的现有技术的一个例子，在专利文献3中，公开了如下结构，在形成有驱动电路的硅基板上的导通层之上粘贴LED，导通层成为下侧的共用电极，在上侧设置有独立电极。另外，在专利文献4中，公开了如下结构，针对LED射出的光的波长转换使用量子点。
现有技术文献
专利文献1：日本公开专利公报“特开平10-12932号公报”
专利文献2：日本公开专利公报“特开2002-141492号公报”
专利文献3：日本专利公报“专利第3813123号公报”
专利文献4：美国专利第9111464号公报
非专利文献
非专利文献1:
Liu,Z.J.etal.,“MonolithicLEDMicrodisplayonActiveMatrixSubstrateUsingFlip-ChipTechnology”,IEEEjournalofselectedtopicsinquantumelectronics,Vol.15,No.4,p.1298-1302,(2009)
非专利文献2:
Liu,Z.J.etal.,“360PPIFlip-ChipMountedActiveMatrixAddressableLightEmittingDiodeonSilicon(LEDoS)Micor-Displays”,JournalofDisplayTchonolog y9(8),678-682(April2013)
非专利文献3:
JDayetal.,“III-Nitridefull-scalehigh-resolutionmicrodisplays”,AppliedPhysicsLetters99(3),031116,(2011)
发明内容
本发明所要解决的技术问题
然而，在像上述那样的现有技术中存在下述那样的问题。
第一，在专利文献1～3、专利文献4的一部分、以及非专利文献3所记载的结构中使用的LED是所谓的上下电极型。在上下电极型的LED中，依次设置有阴极电极、N型外延层、发光层、P型外延层、以及阳极电极，设置有两个电极(阴极电极、阳极电极)的面为相互的相反朝向。因此，设置于与驱动电路相对的一侧的面的一个电极(阴极电极和阳极电极中的任一个)能够通过倒装芯片接合与驱动电路连接，但设置于其相反侧的面的另一电极必须在之后通过其他工序与驱动电路连接。
第二，LED的测试在将双方的电极连接之后进行，因此即使通过测试发现不亮灯或者灰度不良等的不良LED，将不良LED更换为合格品的LED也是极其困难的。在进行更换的情况下，必须(i)去除将设置于与驱动电路相反一侧的面的LED的电极连接于驱动电路的布线，(ii)将不合格品的LED更换为合格品的LED，(iii)将设置于与驱动电路相反一侧的面的LED的电极再次连接到驱动电路。这样的工序除成本高以外，有时会对周边的像素造成损伤，反而有时会使成品率降低。在不更换的情况下，不良LED的存在与像素缺陷直接有关。因此，无论哪种情况下，以低缺陷且高成品率制造显示装置都是困难的。
第三，根据专利文献1～2以及非专利文献1～3所记载的结构，在LED间没有遮断光的障碍。而且，例如，在非专利文献3中，为了增加像素数，而以15μm的间距配置12μm的像素，从而尽可能地致密地配置LED。因此，(i)在LED的透明生长基板作为最终结构被残留下来的情况下，(ii)在构成LED的外延层在最终结构中没有针对每个像素被完全分割的情况下，以及(iii)构成LED的外延层在LED间接近的情况下，通过发光的LED的发光层产生的光的一部分(i)经由连续的透明生长基板或者外延层，或者通过接近的LED间的微小的空间，向相邻的另一LED的外延层泄漏，(ii)从相邻的另一LED向外部射出。因此，产生相邻的另一LED即使未自发光，也会产生看起来像发光那样的现象。因该现象，与明像素相邻的暗像素的亮度变高，相反地，与暗像素相邻的明像素的亮度变低，因此图像的对比度降低。
以上，在上述那样的现有技术中，存在(i)用于将LED与驱动电路连接的工序数较多这一第一问题、(ii)低缺陷且高成品率地制造显示装置较为困难这一第二问题、(iii)显示装置显示的图像的对比度降低这一第三问题。
本发明的第一方式的目的在于，减少用于显示装置的制造工序中的连接的工序数。
本发明的第二方式的目的在于，能够以低缺陷且高成品率制造显示装置。
本发明的第三方式的目的在于，实现能够以更高的对比度显示图像的显示装置。
解决问题的方法
为了解决上述的问题，本发明的第一方式所涉及的显示装置具备：多个发光单元，其包含至少一个发光元件，并且具有第一面和上述第一面的相反侧的第二面；和集成电路装置，其包含构成为分别驱动上述多个发光单元的多个驱动电路，并且具有搭载有上述多个发光单元的搭载面，上述第一面与上述搭载面相对，各发光元件在上述第一面具备第一电极，各驱动电路包含非易失性存储器，上述非易失性存储器构成为在上述搭载面具备与对应的发光单元所包含的发光元件的第一电极连接的第一驱动电极，并控制向上述第一驱动电极的电流供给。
为了解决上述的问题，本发明的第一方式所涉及的显示装置的制造方法包括：发光单元形成工序，将包含至少一个发光元件，并且具有第一面和上述第一面的相反侧的第二面的多个发光单元以上述第二面与第一异质基板相对的方式形成在上述第一异质基板之上；集成电路装置形成工序，形成包含构成为分别驱动上述多个发光单元的多个驱动电路，并且具有搭载面的集成电路装置；发光单元搭载工序，将上述多个发光单元以上述第一面与上述搭载面相对的方式搭载于上述集成电路装置的上述搭载面；以及第一异质基板分离工序，选择性地将上述第一异质基板从上述多个发光单元分离，各发光元件在上述第一面具备第一电极，各驱动电路包含非易失性存储器，上述非易失性存储器构成为在上述搭载面具备第一驱动电极，并控制向上述第一驱动电极的电流供给，在上述发光单元搭载工序中，将各驱动电路的第一驱动电极与对应的发光单元所包含的发光元件的第一电极连接。
为了解决上述的问题，本发明的第二方式所涉及的显示装置具备：多个发光单元，其包含至少一个发光元件，并且具有第一面和上述第一面的相反侧的第二面；连接单元，其具有第三面和上述第三面的相反侧的第四面；以及集成电路装置，其包含构成为分别驱动上述多个发光单元的多个驱动电路，并且具有搭载有上述多个发光单元的搭载面，上述第一面以及上述第三面与上述搭载面相对，各发光元件在上述第一面具备第一电极，在第二面具备第二电极，上述连接单元在上述第三面具备第三电极，在上述第四面具备通过上述连接单元内部而与上述第三电极连接的第四电极，各驱动电路在上述搭载面具备与对应的发光单元所包含的发光元件的第一电极连接的第一驱动电极，上述集成电路装置在上述搭载面具备通过上述集成电路装置内部而与各驱动电路连接的第二驱动电极，上述第二电极与上述第四电极连接，上述第三电极与上述第二驱动电极连接。
为了解决上述的问题，本发明的第二方式所涉及的显示装置的制造方法还具备：发光单元形成工序，将包含至少一个发光元件，并且具有第一面和上述第一面的相反侧的第二面的多个发光单元以上述第二面与第一异质基板相对的方式形成在上述第一异质基板之上；连接单元形成工序，将具有第三面和上述第三面的相反侧的第四面中的至少一个连接单元以上述第四面与第二异质基板相对的方式形成在上述第二异质基板之上；集成电路装置形成工序，形成集成电路装置，上述集成电路装置包含构成为分别驱动上述多个发光单元的多个驱动电路，并且具有搭载面；发光单元搭载工序，将上述多个发光单元以上述第一面与上述搭载面相对的方式搭载于上述集成电路装置的上述搭载面；连接单元搭载工序，将上述连接单元以上述第三面与上述搭载面相对的方式搭载于上述集成电路装置的上述搭载面；第一异质基板分离工序，选择性地将上述第一异质基板从上述多个发光单元分离；以及第二异质基板分离工序，选择性地将上述第二异质基板从上述连接单元分离，各发光元件在上述第一面具备第一电极，在第二面具备第二电极，上述连接单元在上述第三面具备第三电极，在上述第四面具备通过上述连接单元内部而与上述第三电极连接的第四电极，各驱动电路在上述搭载面具备第一驱动电极，上述集成电路装置在上述搭载面具备通过上述集成电路装置内部而与各驱动电路连接的第二驱动电极，在上述连接单元搭载工序中，将上述第三电极与上述第二驱动电极连接，在上述发光单元搭载工序中，将各驱动电路的第一驱动电极与对应的发光单元所包含的发光元件的第一电极连接，上述显示装置的制造方法还具备单元间连接工序，将上述第二电极与上述第四电极连接。
为了解决上述的问题，本发明所涉及的显示装置的第三方式具备多个发光单元，上述多个发光单元通过能够反射上述发光单元发出的光的反射材料而相互分离。
为了解决上述的问题，本发明的第三方式所涉及的显示装置的制造方法包括：发光单元形成工序，形成多个发光单元；和反射材料填充工序，在上述多个发光单元之间填充能够反射上述发光单元发出的光的反射材料。
发明效果
根据本发明的第一方式，驱动电路包含非易失性存储器，非易失性存储器构成为在上述搭载面具备与对应的发光单元所包含的发光元件的第一电极连接的第一驱动电极，并控制向上述第一驱动电极的电流供给。因此，非易失性存储器能够控制向发光元件的第一电极的电流供给，因此能够调整发光元件的发光强度，或者使发光元件不发光。
通过发光元件的发光强度的调整，各发光单元的发光强度能够被调整为该显示装置所要求的发光强度的范围，因此可起到能够提高发光单元的制造成品率，能够以低缺陷且高成品率制造显示装置这样的效果。
根据本发明的第二方式，各发光元件的第二电极处于第一面的相反侧的第二面，且与连接单元的第四电极连接。而且，连接单元的第三电极在连接单元内部与第四电极连接。因此，各发光元件的第二电极经由连接单元而与集成电路装置的第二驱动电极连接。
而且，根据上述结构，发光单元的第一面与连接单元的第三面一起同集成电路装置的搭载面相对。因此，将处于第一面的第一电极连接到第一驱动电极的工序与将处于第三面的第三电极连接到第二驱动电极的工序能够归纳为同一工序。另外，发光单元的第二面与连接单元的第四面均朝向集成电路装置的相反侧，因此能够容易地将各发光元件的第二电极连接到连接单元的第四电极，并将第二电极与第四电极形成为一体。
因此，通过两个电极设置于相反朝向的面的发光元件，将双方电极实质上仅进行倒装芯片接合，而能够连接到集成电路装置。因此，能够减少显示装置的制造工序中的用于连接的工序数。
根据本发明的第三方式，发光单元通过反射材料而相互分离。因此，在发光单元内部产生的光不会向发光单元彼此之间泄漏，从而不会进入其他发光单元内部并从其他发光单元向外部射出。由此，能够提高显示的图像的对比度。
附图说明
图1是用于说明本发明的若干实施方式所涉及的LED显示芯片的简要结构的俯视图。
图2相当于图1的AA向视剖视图，且是本发明的一个实施方式所涉及的LED显示芯片的剖视图。
图3是表示本发明的若干实施方式所涉及的LED显示芯片所具备的发光阵列中的发光单元以及布线单元的配置例的俯视图。
图4相当于图3的虚线方框B的放大图，是表示本发明的上述一个实施方式所涉及的发光阵列的简要结构的俯视图。
图5是表示本发明的若干实施方式所涉及的LED显示芯片所具备的集成电路芯片中的各电路部的简要配置的俯视图。
图6相当于图5的虚线方框C的放大图，是表示本发明的上述一个实施方式所涉及的集成电路芯片的简要结构的俯视图。
图7是表示设置于本发明的上述一个实施方式所涉及的集成电路芯片的驱动电路的一个例子的电路图。
图8是用于说明本发明的若干实施方式所涉及的LED显示芯片的制造工序例的图。
图9是用于说明本发明的上述一个实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图10是用于说明本发明的上述一个实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图11是用于说明本发明的上述一个实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图12是用于说明本发明的上述一个实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图13是用于说明本发明的上述一个实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图14是用于说明本发明的上述一个实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图15是用于说明本发明的上述一个实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图16是用于说明本发明的上述一个实施方式所涉及的LED显示芯片的组装工序例的部分的剖视图。
图17是用于说明本发明的上述一个实施方式所涉及的LED显示芯片的组装工序例的部分的剖视图。
图18是用于说明本发明的上述一个实施方式所涉及的LED显示芯片的组装工序例的部分的剖视图。
图19是用于说明本发明的上述一个实施方式所涉及的LED显示芯片的组装工序例的部分的剖视图。
图20是用于说明本发明的上述一个实施方式所涉及的LED显示芯片的组装工序例的部分的剖视图。
图21是用于说明本发明的上述一个实施方式所涉及的LED显示芯片的组装工序的一变形例的部分的剖视图。
图22是用于说明本发明的上述一实施方式所涉及的LED显示芯片的组装工序的上述一变形例的部分的剖视图。
图23是用于说明本发明的上述一个实施方式所涉及的LED显示芯片的组装工序的上述一变形例的部分的剖视图。
图24是用于说明本发明的上述一个实施方式所涉及的LED显示芯片的组装工序的另一变形例的部分的剖视图。
图25是表示使用了本发明的若干实施方式所涉及的LED显示芯片的显示系统的简要结构的图。
图26相当于图1的AA向视剖视图，且是本发明的另一实施方式所涉及的LED显示芯片的剖视图。
图27相当于图3的虚线方框B的放大图，且是表示本发明的上述另一实施方式所涉及的发光阵列的简要结构的俯视图。
图28相当于图5的虚线方框C的放大图，且是表示本发明的上述另一实施方式所涉及的集成电路芯片的简要结构的俯视图。
图29是表示设置于本发明的上述另一实施方式所涉及的集成电路芯片的驱动电路的一个例子的电路图。
图30是用于说明本发明的上述另一实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图31是用于说明本发明的上述另一实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图32是用于说明本发明的上述另一实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图33是用于说明本发明的上述另一实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图34是用于说明本发明的上述另一实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图35是用于说明本发明的上述另一实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图36是用于说明本发明的上述另一实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图37是表示本发明的又一实施方式所涉及的发光阵列的简要结构的局部俯视图。
图38是表示本发明的上述又一实施方式所涉及的发光阵列的简要结构的俯视图。
图39相当于图37的EE向视剖视图，是第三实施方式所涉及的本发明的上述又一实施方式所涉及的LED显示芯片的剖视图。
图40是表示LED的发光效率的特性的图。
图41是表示设置于本发明的又一实施方式所涉及的集成电路芯片的驱动电路的一个例子的电路图。
图42是用于说明本发明的上述另一实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图43是用于说明本发明的上述另一实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图44是用于说明本发明的上述另一实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图45是用于说明本发明的上述另一实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图46是用于说明本发明的上述另一实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图47是用于说明本发明的上述另一实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图48是用于说明本发明的上述另一实施方式所涉及的发光阵列的制造工序例的部分的剖视图。
图49是用于说明本发明的又一实施方式所涉及的LED显示芯片的组装工序例的部分的剖视图。
图50是用于说明本发明的上述又一实施方式所涉及的LED显示芯片的组装工序例的部分的剖视图。
图51是用于说明本发明的又一实施方式所涉及的LED显示芯片的组装工序例的部分的剖视图。
图52是用于说明本发明的又一实施方式所涉及的LED显示芯片的组装工序例的部分的剖视图。
图53是用于说明本发明的又一实施方式所涉及的LED显示芯片的组装工序例的部分的剖视图。
图54是用于说明本发明的又一实施方式所涉及的LED显示芯片的组装工序例的部分的剖视图。
图55是用于说明本发明的又一实施方式所涉及的LED显示芯片的组装工序例的部分的剖视图。
图56是表示本发明的另一实施方式所涉及的集成电路芯片的简要结构的一个例子的示意图。
图57是表示本发明的上述实施方式所涉及的集成电路芯片的驱动电路与电流调整电路的一个例子的电路图。
图58是表示本发明的又一实施方式所涉及的集成电路芯片的驱动电路与电流调整电路的一个例子的电路图。
图59是表示本发明的另一实施方式所涉及的LED显示芯片的简要结构的剖视图。
图60是表示设置于本发明的上述一实施方式所涉及的集成电路芯片的驱动电路的一个例子的电路图。
图61是用于说明图59所示的LED显示芯片的制造工序例的部分的剖视图。
图62是用于说明图59所示的LED显示芯片的制造工序例的部分的剖视图。
图63是用于说明图59所示的LED显示芯片的制造工序例的部分的剖视图。
具体实施方式
以下，基于附图详细地对本发明的若干实施方式进行说明。不过，该实施方式所记载的构成部件的尺寸、材质、形状、其相对配置等只不过是实施方式的例子，并不通过它们对本发明的范围进行限定解释。
“LED(Light Emitting Diode)”这一用语在本说明书中意味着各像素的光源部。具体地，LED包括发光层、向该发光层供给空穴或者电子的外延层、以及用于将该外延层与布线连接的电极。即使设置了转换来自该发光层的射出光的波长的波长转换层，该波长转换层也不包含于LED中。
“发光单元”这一用语在本说明书中意味着设置了一个以上LED的单元。仅具备一个LED的发光单元其本身为LED。
“单元分离”这一用语在本说明书中意味着(i)单个的电路元件或者作为一体归纳起来的多个电路元件，作为单元而与相邻的电路元件分离的状态，例如发光单元彼此或者发光单元与布线单元相互分离的状态、以及(ii)以成为该状态的方式，将单个的电路元件或者作为一体归纳起来的多个电路元件作为单元，与相邻的电路元件分离的作业。仅具备一个LED的发光单元的单元分离与所谓的“元件分离”相同。
〔第一实施方式〕
以下，参照图1～图25详细地对本发明的一个实施方式进行说明。
(LED显示芯片的结构)
以下，对LED显示芯片1的简要结构进行说明。
图1是用于说明本发明的第一实施方式所涉及的LED显示芯片1的简要结构的示意图。图1是LED显示芯片1的俯视图。
如图1所示，LED显示芯片1具备集成电路芯片20、和搭载于集成电路芯片20(集成电路装置)的搭载面的发光阵列30。另外，LED显示芯片1也可以具备任意地包含将集成电路芯片20与发光阵列30之间粘接起来的树脂层或者金属粒子等的粘接层(未图示)、以及对从发光阵列30射出的光的波长进行转换的波长转换层(未图示)等。集成电路芯片20与发光阵列30能够协同地形成多个像素40，LED显示芯片1具备多个像素40。
像素40被二维配置成N行且M列，总计N×M个(N、M为自然数。)。例如，若为全高清标准的显示器，则N＝1080且M＝1920，像素40的数量约两百万个。
图2相当于图1所示的LED显示芯片1的AA向视剖视图，且是第一实施方式所涉及的LED显示芯片1的剖视图。
如图2所示，发光阵列30具备：化合物半导体层51，其通过依次层叠N侧外延层52、发光层53以及P侧外延层54而成；透明导电膜55，其与P侧外延层54接触；保护膜57，其用于保护化合物半导体层51和透明导电膜55；P侧独立电极42，其通过设置于保护膜57的P侧接触孔58而与透明导电膜55接触；N侧布线电极43(第三电极)，其通过设置于保护膜57的N侧接触孔59而与N侧外延层52接触；反射材料62，其被填充在针对每个单元(发光单元31以及布线单元32)分离的化合物半导体层51之间；以及N侧共用电极33(第二电极、第四电极)，其与N侧外延层52接触。
发光阵列30由多个发光单元31(包含至少一个发光元件的发光单元)和多个布线单元32(连接单元)构成。此外，在本实施方式中，LED显示芯片1为单色显示，因此一个像素40能够仅包含一个发光单元31，且一个发光单元31仅为一个LED(发光元件)。并不限于此，一个像素40也可以包含多个发光单元31，一个发光单元31也可以包含多个LED(发光元件)。另外，LED显示芯片1也可以是多色显示。
发光单元31在图2向下的面(第一面)具备作为阳极电极的P侧独立电极42(第一电极)，在图2向上的面(第二面)具备作为阴极电极的N侧共用电极33(第二电极)，图2向下的面与图2向上的面彼此为相反朝向。发光单元31是在相反侧的面具备阴极电极与阳极电极的所谓的上下电极型LED。布线单元32包含N侧电极区域34、和N侧外延层露出区域35。N侧布线电极43在N侧电极区域34位于与P侧独立电极42相同高度(发光阵列30的厚度方向的位置)，并在N侧外延层露出区域35与N侧外延层52接触。
布线单元32具有与发光单元31类似的层叠结构，但不具有发光的功能。根据这样的类似的层叠结构，在用于制造发光单元311工序的同时能够制造布线单元32，而不用增加新的工序。布线单元32在图2向下的面(第三面)具备N侧布线电极43(第三电极)，在图2向上的面(第四面)具备与发光单元31共用的N侧共用电极33(第四电极)。布线单元32是用于将发光阵列30的N侧共用电极33与集成电路芯片20的N侧电极47连接的布线专用单元。
如图2所示，集成电路芯片20具备形成有多层布线(未图示)以及电路元件(未图示)等的硅基板45、形成在硅基板45的最上表面的P侧电极46(第一驱动电极)及N侧电极47(第二驱动电极)、形成在P侧电极46及N侧电极47之上的微凸起66、以及覆盖硅基板45的最上表面、P侧电极46、N侧电极47以及微凸起66的树脂层65。在硅基板45形成有用于驱动发光阵列30的发光单元31的驱动电路70，各驱动电路70具备P侧电极46。
集成电路芯片20与发光阵列30通过树脂层65的粘接而机械地接合。集成电路芯片20与发光阵列30利用通过P侧独立电极42与P侧电极46之间、以及N侧布线电极43与N侧电极47之间的微凸起66的连接而电连接。另外，在布线单元32内部(连接单元内部)，N侧共用电极33与N侧布线电极43经由N侧外延层露出区域35的N侧外延层52而连接。因此，发光阵列30的N侧共用电极33通过N侧外延层52、N侧布线电极43以及微凸起66而与集成电路芯片20的N侧电极47连接。
像这样，通过布线单元32，仅利用倒装芯片接合便能够将发光阵列30与集成电路芯片20连接，因此能够简化将发光阵列30搭载于集成电路芯片20的组装工序。
(发光阵列)
以下，参照图2至图4详细地对发光阵列30进行说明。
图3是表示第一实施方式所涉及的LED显示芯片1所具备的发光阵列30中的发光单元31以及布线单元32的配置例的俯视图。
在图3所示的实施例中，发光单元31配置成一组，具体地，配置于发光阵列30的内部与端部的三边。发光单元31呈矩阵状配置成N行且M列，并与图1所示的LED显示芯片1的像素40对应。发光阵列30内的、发光单元31所占的部分为发光阵列30的有效部分。例如，在各发光单元31的面积为10μm×10μm时，若以成为VGA标准的有效像素数480×640的方式排列发光单元31，则发光阵列30的有效部分的面积变成4.8mm×6.4mm。也可以如非专利文献2那样，以间距140μm集成为30行且30列，或者以间距70μm集成为60行且60列，也可以如非专利文献3那样，集成为160列且120行，也可以以其他方式配置。
另外，布线单元32配置在配置成一组的发光单元31的外周部、具体地，配置在发光阵列30的端部的余下一边。配置有布线单元32的数量越多，越会使发光阵列30的N侧共用电极33与集成电路芯片20的N侧电极47之间的布线电阻降低。因此，布线单元32优选为多个，例如，优选配置在发光阵列30的端部的所有四边。另外，布线单元32越多，在发光阵列30的有效部分的面积相同的情况下，发光阵列30所占的面积越大，因此布线单元32的数量也优选适度地较多，例如，优选配置在发光阵列30的端部对置的两边。
在图3中，布线单元32在发光阵列30的最外端，仅以一列与发光单元31相邻地配置，但其为了简化图示，只不过示意性地进行图示。并不限于此，例如，为了避免由制造工序中的在发光阵列30端部的膜厚、线宽变动引起的发光特性的变动，也可以配置虚设单元。在进行配置的情况下，可以将与发光单元31相同形状的虚设单元配置在发光单元31与布线单元32之间，也可以将与发光单元31不同形状的虚设单元配置在比布线单元32靠外侧，也可以配置双方，也可以进行其他配置。另外，为了降低布线电阻，像素40的间距稍稍变化，但也可以将布线单元32配置在发光阵列30的内部、即发光单元31彼此之间。另外，也可以将布线单元32与虚设单元一并配置。另外，为了降低布线电阻，也可以将布线单元32配置成2列和/或2行。
(发光阵列中的单元结构)
以下，参照图2及图4详细地对发光阵列30中的发光单元31以及布线单元32的简要结构进行说明。
图4相当于图3的虚线方框B的放大图，且是从具有图2所示的P侧独立电极42以及N侧布线电极43的一侧观察本第一实施方式所涉及的发光阵列30的俯视图。为了便于图示，对中间进行省略，在图4左侧表示发光阵列30的内部，在图4右侧表示发光阵列30的端部。
如图4所示，发光阵列30由多个发光单元31和多个布线单元32构成，化合物半导体层51在单元间通过单元分离槽60相互分离。反射材料62至少能够反射发光单元31发出的光。通过对该单元分离槽60填充图2所示的反射材料62，抑制了光的泄漏，各发光单元被光学分离。单元分离槽60除光学分离以外，也有助于变形以及应力的缓和，因此优选在发光单元31与布线单元32之间以及布线单元32彼此之间也设置单元分离槽60。此外，优选发光单元31被光学分离，但布线单元32也可以不被分离。因此，也可以在发光单元31与布线单元32之间以及布线单元32彼此之间不设置单元分离槽60，可以将相邻的发光单元31与布线单元32设为一体，也可以将布线单元32彼此设为一体。
在发光单元31中，P侧独立电极42通过用虚线表示的P侧接触孔58而与透明导电膜55接触。在布线单元32中，N侧布线电极43通过处于N侧外延层露出区域35的N侧接触孔59而与化合物半导体层51的N侧外延层接触，因此不与处于N侧电极区域34的透明导电膜55接触。此外，透明导电膜55也可以替换为与化合物半导体层51接触而界面反射率高的金属薄膜，例如包含铝或者银等的薄膜的金属多层膜。另外，在发光单元31的大小为像几μm尺寸(直径位于10μm的正圆中的尺寸)等那样较小的情况下，也能够省略透明导电膜55。
(集成电路芯片的结构)
以下，参照图5详细地对集成电路芯片20的简要结构进行说明。
图5是表示第一实施方式所涉及的集成电路芯片20中的各电路部的简要配置的俯视图。
如图5所示，集成电路芯片20具备图像处理电路部21、行选择电路部22、列信号输出电路部23、以及包含多个驱动电路70的像素驱动电路阵列部24。集成电路芯片20向发光阵列30供给电力，并控制发光阵列30的发光。
集成电路芯片20所包含的图像处理电路部21、行选择电路部22、列信号输出电路部23以及像素驱动电路阵列部24为，在硅晶圆W1(参照图8)单片形成的大规模集成电路(large scaled integrated circuit,LSI)。集成电路芯片20所包含的上述的电路部(图像处理电路部21、行选择电路部22、列信号输出电路部23、以及像素驱动电路阵列部24)能够通过通常的CMOS(complementary metal oxide semiconductor：互补金属氧化物半导体)工艺以及其他工艺形成。对于本领域技术人员而言，能够形成集成电路芯片20的工艺(集成电路装置形成工序)是不言而喻的，因此省略详细的说明。此外，在本第一实施方式中，集成电路芯片20形成于硅晶圆W1，但这是例示，并不意图限定本发明的范围。形成有集成电路芯片20的晶圆只要为能够形成半导体集成电路的半导体基板即可，例如可以是SOI(siliconon insulator：绝缘基板上的硅)基板、砷化镓基板、氮化镓基板等。
图像处理电路部21对输入的图像数据进行处理，并将处理结果输出至行选择电路部22与列信号输出电路部23。另外，行选择电路部22配置于像素驱动电路阵列部24的行方向的端部，并基于来自图像处理电路部21的处理结果选择写入来自列信号输出电路部23的列信号的驱动电路70排列的行。列信号输出电路部23配置于像素驱动电路阵列部24的列方向的端部，并基于来自图像处理电路部21的处理结果，输出写入沿行选择电路部22选择出的行排列的驱动电路70中的列信号，由此控制发光单元31的发光。图像处理电路部21、行选择电路部22以及列信号输出电路部23的可能的结构以及功能对于本领域技术人员而言是众所周知的，因此省略详细的说明。
图6相当于图5的虚线方框C的放大图，且是从具有图2所示的P侧电极46以及N侧电极47的一侧观察的、省略了树脂层65以及微凸起66的俯视图。为了便于图示，对中间进行省略，而在图6左侧表示像素驱动电路阵列部24的内部，在图6右侧表示像素驱动电路阵列部24的端部。
如图6所示，像素驱动电路阵列部24包含用于驱动发光阵列30的发光单元31的驱动电路70，也具备与发光阵列30的布线单元32的N侧布线电极43连接的N侧电极47。在图6所示的结构例中，N侧电极47相互分离，但由于经由N侧布线电极43而与相同的N侧共用电极33连接，因此也可以为一体。
驱动电路70是用于驱动发光单元31的电路，并具备与发光单元31的P侧独立电极42连接的P侧电极46。驱动电路70对应于发光单元31，呈矩阵状配置成N行且M列，并能够与发光单元31一起构成像素40。因此，驱动电路70中像素驱动电路阵列部24所占的面积与发光单元31中发光阵列30所占的面积相等，像素驱动电路阵列部24与发光阵列30的面积大致相等。其结果为，例如，发光阵列30的有效部分的面积为4.8mm×6.4mm，与此相对，在像素驱动电路阵列部24中，将图像处理电路部21、行选择电路部22以及列信号输出电路部23合并而成的集成电路芯片20的面积为8mm×10mm。
(驱动电路)
以下，参照图7详细地对驱动电路70进行说明。
图7是表示第一实施方式所涉及的驱动电路70的一个例子的电路图。此外，驱动电路70并不限于图7所示的例子，也能够组合使用将各种公知的像素驱动电路的电路结构作为非易失性存储器发挥功能的各种电路元件。
如图7所示，在驱动电路70中连接有：传递行选择电路部22输出的行选择信号Rol的行选择信号线71、传递列信号输出电路部23输出的列信号CS的列信号线72、供给电源电压Vcc的电源线73、N侧电极47、提供接地GND的GND线74、以及供给控制栅极电压的栅极控制信号线79。另外，驱动电路70具备行选择晶体管75、电压保持电容器76、驱动晶体管77、非易失性存储晶体管78、测试晶体管80、测试端子81、以及P侧电极46。而且，当在集成电路芯片20搭载了发光阵列30时，驱动电路70与发光单元31连接。
栅极控制信号线79在未向非易失性存储晶体管78进行写入时，供给能够使以保持非通电状态的方式未实施写入的非易失性存储晶体管78成为通电状态的工作用的控制栅极电压(例如，5V～12V)。栅极控制信号线79在非易失性存储晶体管78以保持非通电状态的方式进行写入时，适当供给能够对浮置栅极注入电子的写入用的控制栅极电压。通过对浮置栅极注入电子，非易失性存储晶体管78从非通电状态变成通电状态的阈值变高。因此，当被供给工作用的控制栅极电压时，非易失性存储晶体管78保持非通电状态。该写入用的控制电压依赖于非易失性存储晶体管78的大小以及结构来实施调整，但例如在对漏极端子施加3V～6V的电源电压Vcc，对源极电压施加0V的接地电压GND的状态下，对控制栅极端子施加4V～12V的电压。此外，对于非易失性存储晶体管78的写入，需要电流在非易失性存储晶体管78的漏极-源极间流通，非易失性存储晶体管78的写入通过紫外线照射等被消除。
行选择晶体管75例如为N型MOS晶体管。在行选择晶体管75中，栅极端子与行选择信号线71连接，漏极端子与列信号线72连接，源极端子与电压保持电容器76的电极的一侧以及驱动晶体管77的栅极端子连接。由此，驱动晶体管77的栅极端子经由行选择晶体管75而与列信号线72连接。
在电压保持电容器76中，电极的另一侧与电源线73以及驱动晶体管77的源极端子连接。由此，驱动晶体管77的栅极端子经由电压保持电容器76而与电源线73连接。
驱动晶体管77例如为P型MOS晶体管。驱动晶体管77的漏极端子与非易失性存储晶体管78的漏极端子连接。由此，非易失性存储晶体管78的漏极端子经由驱动晶体管77而与电源线73连接。
非易失性存储晶体管78例如为具有浮置栅极的叠层栅晶体管。并不限于此，如果非易失性存储晶体管78作为非易失性存储器发挥功能，则也可以是电荷捕获型等其他种类的晶体管。或者，也可以代替非易失性存储晶体管78，将作为非易失性存储器发挥作用的晶体管以外的电路元件、和不作为非易失性存储器发挥功能的晶体管组合起来使用。在非易失性存储晶体管78中，控制栅极端子与栅极控制信号线79连接，源极端子与P侧电极46以及测试晶体管80的漏极端子连接。由此，测试晶体管80的漏极端子经由驱动晶体管77以及非易失性存储晶体管78而与电源线73连接。另外，当发光单元31的P侧独立电极42与驱动电路70的P侧电极46连接时，发光单元31经由P侧电极46、非易失性存储晶体管78以及驱动晶体管77而与电源线73连接。
在测试晶体管80中，栅极端子与测试端子81连接，源极端子与N侧电极47以及GND线74连接。由此，各驱动电路70的P侧电极46能够经由测试晶体管80而与N侧电极47短路。
通过图7所示的电路结构，在行选择电路部22选择I行的行选择信号线71的选择期间(I为N以下的自然数)之间，在属于I行的驱动电路70中，(i)传递至I行的驱动电路70的行选择信号Rol为导通电压，(ii)行选择晶体管75的源极-漏极间变成通电状态，(iii)对驱动晶体管77的栅极端子施加列信号CS，(iv)电压保持电容器76蓄积或者释放电荷，以使电压保持电容器76的电极间的电压差变得和列信号CS的信号电压与电源电压Vcc的电压差相等。此时，若列信号CS为导通电压，则驱动晶体管77的源极-漏极间变成通电状态，流通有驱动电流I。如果列信号CS不是导通电压，则列信号CS为截止电压，驱动晶体管77的源极-漏极间变成非通电状态。
进而，若选择了I行的行选择信号线71的选择期间结束，则直至下一选择期间为止(非选择期间)，在属于I行的驱动电路70中，(i)传递至I行的驱动电路70的行选择信号Rol变成断开，(ii)行选择晶体管75的源极-漏极间变成非通电状态，(iii)驱动晶体管77的栅极端子能够通过电压保持电容器76，保持施加有列信号CS时的电压。因此，驱动晶体管77的源极-漏极间能够保持紧前的选择期间中的通电状态或者非通电状态。
此外，也可以对图7的电源线73或者GND线74增加开关。在选择期间结束之后，仅在非选择期间的一部分的期间将增加的开关设为通电状态，其他期间为非通电状态，由此能够使发光单元31的发光时间比选择期间与非选择期间的合计的时间长度短。像这样，通过缩短发光单元31的发光时间，能够降低LED显示芯片1的整体的外观的亮度。
另外，根据图7所示那样的电路结构，能够使用非易失性存储晶体管78，来设定是否在搭载的发光单元31中流通驱动电流。具体地，通过将非易失性存储晶体管78的源极-漏极间设为非通电状态，能够在测试晶体管80以及发光单元31中不流通驱动电流I。另外，通过从栅极控制信号线79供给写入用的控制栅极电压，而能够以非易失性存储晶体管78的阈值电压变高的方式向浮置栅极注入电子，并以非易失性存储晶体管78保持非通电状态的方式写入。以保持非通电状态的方式实施写入的非易失性存储晶体管78的阈值电压较高，因此即使从栅极控制信号线79供给工作用的控制栅极电压，非易失性存储晶体管78的源极-漏极间也可保持非通电状态。
另外，根据图7所示的电路结构，能够使用测试晶体管80以及测试端子81，在具备发光单元31的发光阵列30未搭载于集成电路芯片20的状态下，对驱动电路70的动作进行测试。通常，由于在制造出的集成电路芯片20中混有不合格品，因此在搭载发光阵列30之前进行测试，并仅将合格品输送至组装工序。在该测试中，与驱动电路70无关的动作能够通过通常的电路测试技术进行测试。但是，与驱动电路70有关的动作在假设未设置有测试晶体管80以及测试端子81的情况下，由于P侧电极46仅与非易失性存储晶体管78的源极端子连接，因此无法利用通常的电路测试技术进行测试。通过P侧电极46经由测试晶体管80而与GND线连接，从而能够利用通常的电路测试技术对与测试驱动电路70相关的动作进行测试。
具体地，将非易失性存储晶体管78与测试晶体管80设为通电状态，对行选择信号Rol以及列信号CS的开关进行切换，并且测定从电源线73向GND线74流通的驱动电流I。由此，能够检测出与驱动电路70相关的动作的不良的大部分。
而且，优选也进行非易失性存储晶体管78的写入测试。具体地，使用栅极控制信号线79，以非易失性存储晶体管78保持非通电状态的方式进行写入。接着，(i)从栅极控制信号线79供给工作用的控制栅极电压(能够将以非通电状态的方式未实施写入的非易失性存储晶体管78设为通电状态的控制栅极电压)，(ii)将行选择晶体管75、驱动晶体管77以及测试晶体管80设为通电状态。在该状态下，测定从电源线73向GND线74流通的驱动电流I，由此能够对非易失性存储晶体管78的写入进行测试。在进行了写入测试的情况下，在写入测试结束阶段，也需要通过紫外线照射等消除写入，需要为此增加的设备，从而测试时间延长。因此，也可以省略写入测试。
而且，根据图7所示的电路结构，在将发光阵列30搭载于集成电路芯片20之后，进行发光单元31的发光测试，能够遮断向不良的发光单元31的电力供给。具体地，在测试晶体管80为非通电状态且非易失性存储晶体管78为通电状态下，对于各发光单元31，依次将行选择晶体管75与驱动晶体管77设为通电状态，并依次对各发光单元31的发光特性进行评价。在该阶段，所有的非易失性存储晶体管78未实施写入，从非通电状态变成通电状态的阈值电压较低。因此，所有的非易失性存储晶体管78在LED显示芯片1通常动作时，能够通过从栅极控制信号线79供给的工作用的控制栅极电压而成为通电状态。
在对全部发光单元31的发光特性进行评价之后，在包含不良的发光单元31的像素40中，以通过工作用的控制栅极电压保持非通电状态的方式向非易失性存储晶体管78写入。由此，向不良的发光单元31的电流供给被停止，包含不良的发光单元31的像素40成为完全的黑色像素(不发光的像素、不消耗电流的像素)。像这样，在多个像素40中混合有黑色像素的LED显示芯片1，由于能够有效利用在允许黑色像素的用途中，因此能够使成品率提高。
本第一实施方式那样的发光单元31包含一个LED的结构适于像素的小型化，适于像素数较多的显示装置。另外，显示装置的像素数越多，1像素的重要性越降低，因此相对于黑色像素的允许度变大且适于本第一实施方式那样的在多个像素40中混合有黑色像素的结构。
(制造工序)
以下，参照图8～图24详细地对LED显示芯片1的制造工序进行说明。
图8是用于说明第一实施方式所涉及的LED显示芯片1的组装例的图。
如图8的(a)所示，在蓝宝石晶圆W2(第一异质基板、第二异质基板)单片形成多个发光阵列30。此外，形成发光阵列30的晶圆并不限于蓝宝石基板，也可以是砷化镓基板、硅基板、碳化硅基板、氮化铝基板、以及尖晶石基板等，只要是在其表面能够生长构成发光阵列30的化合物半导体层51，并能够选择性地从发光阵列30剥离(可分离)的所谓的异质基板即可。另外，根据化合物半导体层51的材料不同，可选择的异质基板也不同。
接下来，如图8的(b)所示，对蓝宝石晶圆W2进行切割，针对每个发光阵列30切断分离。
除此之外，如图8的(c)所示，在硅晶圆W1单片形成多个集成电路芯片20，然后，如图8的(d)所示，在各集成电路芯片20之上搭载发光阵列30。此外，在图8的(d)中，虽然在所有的集成电路芯片20之上搭载有发光阵列30，但实际上，也可以在搭载前，对各集成电路芯片20是合格品还是不合格品进行测试，并在不合格品的集成电路芯片20之上不搭载发光阵列30。在不搭载发光阵列30的情况下，为了保持硅晶圆W1的表面的平坦性，优选在不合格品的集成电路芯片20之上搭载发光阵列30的虚设物。
接着，对硅晶圆W1进行切割，针对每个LED显示芯片1进行切断分离。然后，将LED显示芯片1分别搭载于引线框架，或者进行树脂密封等。此外，虽然蓝宝石晶圆W2是低效的，但也可以在未被切割的状态下接合于硅晶圆W1，并与硅晶圆W1一起被切割。低效的理由是因为，通常集成电路芯片20比发光阵列30大。在将多个发光阵列30相连的状态下，为了与对应的多个集成电路芯片20接合，而不得不在发光阵列30彼此之间配置不使用的无用的区域，而隔开间隔。因此，蓝宝石晶圆W2以及在其上生长的各种层被浪费，变成低效。为了不配置无用的区域，集成电路芯片20为与发光阵列30相同大小即可。但是，像素驱动电路阵列部24中驱动电路70所占的面积与发光阵列30中发光单元31所占的面积相同，且集成电路芯片20还需要具备图像处理电路部21、行选择电路部22以及列信号输出电路部23，因此形成为相同大小是极其困难的。
(发光阵列的制造)
以下，参照图9～图15详细地对制造发光阵列30的制造工序进行说明。图9～图15依次表示一系列的工序例，因此为了简便，对于在表示之前的工序的图中记载的附图标记，适当省略表示之后的工序的图中的记载。
图9～图15是依次表示制造本第一实施方式所涉及的发光阵列30的制造工序例的图。
首先，如图9所示，在蓝宝石基板50的上表面形成凹凸图案。通过该凹凸图案，使N侧外延层52与后工序中形成的N侧共用电极33的接触面积增加，因此能够降低它们之间的电阻。优选形成该凹凸图案，但也可以不形成。
然后，例如使用MOCVD(Metal Organic Chemical Vapor Deposition：有机金属化学气相沉积法)装置，在蓝宝石基板50的上表面之上外延生长N侧外延层52，在N侧外延层52的上表面之上外延生长发光层53，在发光层53的上表面之上外延生长P侧外延层54。由此，依次层叠有N侧外延层52、发光层53以及P侧外延层54而成的化合物半导体层51形成在形成有凹凸图案的蓝宝石基板50之上。N侧外延层52由于需要沿层厚方向导通，因此优选在内部不包含高电阻层，优选层厚方向整体是N型的良导体。
对化合物半导体层51也可以使用任意的化合物半导体层，例如，在红色发光的情况下，如专利文献1那样，可以使用AlInGaP系，在绿色发光、或者蓝色发光、或者蓝紫色发光的情况下，如专利文献2那样，可以使用InGaN系。在本第一实施方式中，将一种化合物半导体层51在蓝宝石基板50上形成于一个面上，但并不限于此，也可以形成多种化合物半导体层。
在化合物半导体层51为蓝色发光的InGaN系的情况下，例如，N侧外延层52形成为，从蓝宝石基板50侧依次层叠有由缓冲层、无掺杂GaN层、N型接触层(n-GaN层)、以及超晶格层等多层膜构成的N侧缓冲层等而成的复杂的多层结构(未图示)。另外，例如，发光层53形成为将由InGaN构成的量子阱层(未图示)与由GaN构成的障壁层(未图示)反复层叠而成的多重量子阱层。另外，例如，P侧外延层54形成为从蓝宝石基板50侧依次层叠有GaN层、P型AlGaN层、P型GaN层、以及P型接触层(p-GaN)等而成的复杂的多层结构(未图示)。
然后，在化合物半导体层51的上表面之上沉积氧化铟锡(ITO)等透明导电材料，来形成透明导电膜55。为了提高光提取效率，优选在P侧外延层54与P侧独立电极42之间形成透明导电膜55以及后述的保护膜57(参照图11)，将两者间分开并延长两者间的最短距离。此外，透明导电膜55也可以由与化合物半导体层51接触而界面反射率较高的金属薄膜，例如包含铝或者银等的薄膜的金属多层膜进行置换。另外，在发光单元31的大小为几μm尺寸等那样较小的情况下，也能够省略透明导电膜55。因此，例如，在只能通过湿式蚀刻进行透明导电膜55的加工而精细的图案化较难的情况下，有时也会省略透明导电膜55。
接着，如图10所示，例如通过光刻，将透明导电膜55局部地去除并进行图案化，并通过蚀刻将N侧外延层52、发光层53以及P侧外延层54局部地去除。由此，在化合物半导体层51，能够针对每个单元(发光单元31、布线单元32)形成台面56。在布线单元32中，将台面56仅形成在N侧电极区域34，在N侧外延层露出区域35中，将发光层53与P侧外延层54完全去除，来使N侧外延层52露出。虽然在发光单元31与布线单元32中，台面56的层叠结构相同，但大小以及形状也可以不同。此外，台面56的倾斜侧面优选朝向LED显示芯片1的显示面侧、及图10上侧。通过该朝向，能够将与LED显示芯片1的显示面大致平行地从发光层53射出的光向N侧外延层52方向反射，从而能够提高光的提取效率。而且，优选台面56的倾斜侧面相对于LED显示芯片1的显示面倾斜35度以上且55度以下，特别优选倾斜约45度。根据该倾斜角度，将与LED显示芯片1的显示面大致平行地从发光层53射出的光与LED显示芯片1的显示面大致正交地进行反射，从而能够更加提高提取效率。
接着，如图11所示，例如使用二氧化硅等绝缘体以覆盖化合物半导体层51以及透明导电膜55的整个露出面的方式形成保护膜57。保护膜57由于覆盖台面56的各个侧壁部，因此能够防止在侧壁部露出的PN结(N侧外延层52与P侧外延层54的PN结)间的泄漏。
接着，如图12所示，例如通过光刻将保护膜57局部地去除，从而使P侧接触孔58以及N侧接触孔59在保护膜57上开口。由此，透明导电膜55在发光单元31中从P侧接触孔58局部地露出。N侧外延层52在布线单元32的N侧外延层露出区域35中从N侧接触孔59局部地露出。
在未形成有透明导电膜55的情况下，P侧外延层54在发光单元31中从P侧接触孔58局部地露出。在该情况下，为了增大P侧独立电极42与P侧外延层54直接接触的面积，优选较大地开设N侧接触孔59。
接着，如图13所示，例如通过金属蒸镀法等，将电极膜形成在(i)保护膜57、(ii)从保护膜57露出的透明导电膜55或者P侧外延层54、以及(iii)从保护膜57露出的N侧外延层52之上。电极膜例如形成为具有Al/Ni/Pt/Ni/Au等多层结构。为了提高包含发光单元31的像素40的亮度，优选该电极膜对发光单元31发出的光进行反射。
然后，例如通过光刻，将电极膜局部地去除，形成P侧独立电极42和N侧布线电极43。P侧独立电极42针对每个发光单元31而形成，并通过P侧接触孔58而与P侧外延层54接触。N侧布线电极43针对每个布线单元32而形成，并通过N侧接触孔59而与N侧外延层52接触。
接着，如图14所示，在台面56间的凹部的底部形成到达蓝宝石基板50的上表面的单元分离槽60(发光单元分离工序以及连接单元分离工序)。由此，各单元(发光单元31、布线单元32)的化合物半导体层51被完全分离，因此各单元被单元分离。同时，将发光阵列30的外周的外侧的化合物半导体层51去除，而使发光阵列30的外周明确。
接着，如图15所示，至少在台面56间的凹部与单元分离槽60之中埋入反射材料62(反射材料填充工序)。优选的是，以P侧独立电极42与处于N侧布线电极43的台面56的顶部之上的部分露出的方式埋入反射材料62。为了使它们露出，也可以在整个面地涂布了反射材料62之后，通过蚀刻等将覆盖P侧独立电极42的反射材料62去除。或者，也可以通过具有光固化性的树脂材料构成反射材料62，至少将液状的反射材料62填充在台面56间的凹部与单元分离槽60之中，利用曝光技术使反射材料62固化成期望的图案。
另外，优选反射材料62形成为至少覆盖N侧外延层露出区域35，以使反射材料62翻转搭载在集成电路芯片20之上时不开设间隙。另外，优选反射材料62形成为不向发光阵列30的外周的外侧伸出。这是由于，在伸出的情况下，在图8的(a)到图8的(b)所示的蓝宝石晶圆W2的切割时，存在有反射材料62断裂，发光阵列30的端部形状紊乱，或者产生并附着灰尘的可能性。
反射材料62为对发光单元31发出的光进行反射的材料，例如是在硅树脂中混合有白色颜料的复合材料。
如以上那样，经过图9～图15所示的工序，完成图8的(a)所示那样的单片形成有发光阵列30的蓝宝石晶圆W2。此外，在图8～图15所示的工序例中，虽然将发光单元31与布线单元32形成在相同的蓝宝石基板50之上，但并不限于此。例如，也可以将发光单元31与布线单元32以形成于单独的基板的方式进行组合。该情况下，具有能够变更发光阵列30的尺寸，具体而言能够变更发光阵列30所包含的发光单元31的数量这样的优点，但由于向集成电路芯片20搭载，因此工序变得复杂。另外，也可以将发光阵列30所包含的多个发光单元31形成在多个不同的基板上。该情况下，具有能够将不同种类的发光单元31搭载于同一集成电路芯片20这样的优点，但发光单元31的发光特性的分散易于变大且搭载的组装工序进一步变得复杂。因此，为了经济地提供能够均匀地显示图像的LED显示芯片1，优选单片形成配置有N行且M列的发光单元31与布线单元的发光阵列30。
(发光阵列的搭载)
以下，参照图8及图16～图20详细地对将发光阵列30搭载于集成电路芯片20的组装工序进行说明。图16～图23由于依次表示一系列的制造工序例，因此为了简便，对于在表示之前的工序的图中记载的附图标记，适当省略表示之后的工序的图中的记载。
图16～图20是依次表示将本第一实施方式所涉及的发光阵列30搭载于集成电路芯片20的组装工序例的图。图16～图23中的发光阵列30为如图9～图15那样制造的发光阵列30，但并不限于此，也可以是通过其他工序或者结构制造出的发光阵列。
首先，如图16所示，对发光阵列30的蓝宝石基板50进行研磨而使其较薄。研磨后的蓝宝石基板50的厚度虽然取决于用途等，但通常为30μm以上且200μm以下。
接着，如图8的(a)到图8的(b)那样，使用例如激光隐形切割装置，针对每个发光阵列30对蓝宝石晶圆W2进行切割。此外，发光阵列30单位的切割能够与通常的LED单位的切割同样地实施。
接着，如图17所示，将发光阵列30上下翻转，并配置在集成电路芯片20之上。由此，发光阵列30的与蓝宝石基板50相反一侧的面和集成电路芯片20的搭载面相对。另外，以各发光单元31的P侧独立电极与各驱动电路70的P侧电极46相对且布线单元32的处于N侧布线电极43的台面56的顶部之上的部分与N侧电极47相对的方式，在集成电路芯片20之上对发光阵列30准确地进行对位。
在图17所示的例子中，在集成电路芯片20的搭载面侧设置有树脂层65，在P侧电极46以及N侧电极47之上设置有微凸起66，但并不限于此。树脂层65与微凸起66的组合也可以由各向异性导电树脂或者各向异性导电胶带置换。各向异性导电膜为使导电粒子分散的树脂材料，能够在被加压粘合的部分中，通过各导电粒子的接近以及相互的接触而形成导电路径，但在未被加压粘合的部分中，不形成导电路径且维持电绝缘性。另外，各向异性导电胶带为被加工成胶带状的各向异性导电膜。
然后，将发光阵列30粘合于集成电路芯片20。此时，树脂层65作为粘合剂发挥功能，发光阵列30粘合并固定于集成电路芯片20。此时，发光阵列30为具备蓝宝石基板50的状态，因此具备可经受粘合的足够的机械强度。假设，在没有蓝宝石基板50的情况下，由于发光阵列30的处理变得困难，因此优选蓝宝石基板50的剥离在发光阵列30向集成电路芯片20的接合后实施。
在图17的工序中，使发光阵列30与集成电路芯片20贴合时的温度优选为，尽可能接近室温(约20℃)，例如优选为125℃以下。相对于构成集成电路芯片20的硅基板45，蓝宝石基板50(异质基板)的热膨胀系数大不相同。由于会因温度变化而引起相对的位置偏移，因此若在高温下粘合，则会产生如下问题：(i)应接合的电极彼此偏移的问题、以及(ii)当接合后使蓝宝石基板50返回到室温时，会在发光阵列30的内部产生较大的变形。例如，发光阵列30的尺寸为10mm左右，该发光阵列30的各电极(P侧独立电极42、N侧布线电极43中的与N侧电极47相对的部分)的尺寸为3μm左右。该情况下，若将各电极的位置偏移允许至1.5μm，则能够允许的温度上升为最大100℃左右。(将硅、蓝宝石的热膨胀系数分别设为2.6ppm/K、7.5ppm/K。)因此，优选抑制为约125℃以下。
如图16所示，能够以P侧独立电极42以及N侧布线电极43从发光阵列30的表面稍微突出的方式形成反射材料62。因此，能够仅对各发光单元31的P侧独立电极与各驱动电路70的P侧电极46之间、以及布线单元32的N侧布线电极43的部分与N侧电极47之间的各向异性导电膜进行加压。
树脂层65的厚度优选以如下方式进行调整，(i)具备能够将发光阵列30接合于集成电路芯片20的粘合力，(ii)在之后的工序的热压接中，微凸起66与P侧独立电极42以及N侧布线电极43的部分接触，即不会产生不接触的不良，(iii)通过该热压接，在集成电路芯片20与发光阵列30之间不形成较大的空隙。此外，对于集成电路芯片20与发光阵列30之间的较小的空隙，由于不会对发光单元31的发光特性以及可靠性带来不利影响，因此是可以允许的。
微凸起66例如由金形成，例如为具有直径或者一边为0.5μm以上且5μm以下的底面与0.3μm以上且3μm以下的高度的圆锥台或者角锥台。具有所希望的底面以及高度的微凸起66例如通过如下方式形成：(i)相当于期望的底面的开口以设置在P侧电极46以及N侧电极47之上的抗蚀图案形成在硅基板45之上，(ii)从该抗蚀图案之上通过蒸镀法、电场电镀法、或者化学沉积法等，将金等材料形成为与期望的高度相当的厚度的薄膜，(iii)将抗蚀图案剥离。或者，例如，能够通过利用嵌段共聚物的自组织化而形成。
利用嵌段共聚物的自组织的方法之一例如为，(i)将作为嵌段共聚物的一种的聚苯乙烯嵌段聚2-乙烯基吡啶(polystyrene-block-poly(2-vinylpyridine))旋涂在硅基板45上，(ii)将旋涂膜浸透在四氯钯酸钠(Na2PdCl4)水溶液中，在聚苯乙烯嵌段聚二乙烯基吡啶中的二乙烯基吡啶(2-vinylpyridine)核使钯离子选择性地析出，(iii)通过等离子体处理去除聚苯乙烯嵌段聚2-乙烯基吡啶。在该方法中，通过使几十nm尺寸的钯纳米颗粒以100nm到300nm左右的间隔析出，能够制成微凸起66。在该方法中，钯纳米颗粒具有基于范德华力的粘合力，因此也能够省略树脂层65。另外，具有不需要价格昂贵的装置，且在室温下能够将集成电路芯片20的P侧电极46以及N侧电极47连接到发光阵列30的P侧独立电极42以及N侧布线电极43这样的优点，因此十分优选。
接着，如图18所示，利用激光剥离法等，将蓝宝石基板50从化合物半导体层51选择性地剥离(第一异质基板分离工序以及第二异质基板分离工序)。优选该剥离在硅晶圆W1的切割之前进行。这是因为，发光阵列30在像素驱动电路阵列部24之上进行对位，因此为了剥离而在硅晶圆W1中确定照射激光的位置，能够容易且高效地以硅晶圆W1单位对激光照射进行对位。相反，若在硅晶圆W1的切割之后进行，则以集成电路芯片20单位进行激光照射，且作业效率降低。此外，除激光剥离法以外，例如，在形成发光阵列30的基板为硅基板的情况下，能够使用湿式蚀刻以及等离子蚀刻。另外，在砷化镓基板的情况下，通过对N侧外延层52与该基板之间的牺牲层使用能够由氟化氢HF等溶解的外延层，而能够对化合物半导体层51进行化学剥离。
接着，如图19所示，通过加热以及加压(热压接)，使P侧电极46之上的微凸起66紧贴于P侧独立电极42，使N侧电极47之上的微凸起66紧贴于N侧布线电极43，来形成金属/金属接合。由此，发光单元31的P侧独立电极42与集成电路芯片20的P侧电极46连接，布线单元32的N侧布线电极43与集成电路芯片20的N侧电极47连接。由于发光单元31的P侧独立电极42与布线单元32的处于N侧布线电极43的台面56之上的部分为相同高度(发光阵列30的厚度方向的位置)，因此能够容易地同时进行连接。本工序的温度与图17的贴合工序不同，也可以是300℃左右的高温。蓝宝石基板50已经被从发光阵列30剥离，且伴随着单元分离，在本结构中，化合物半导体层51针对每个发光单元31被分割，因此材料间的热膨胀系数差的影响是有限的。填埋在各发光单元31之间的反射材料62与蓝宝石基板50以及化合物半导体层51相比柔软且不会产生较大的问题。
上述的图17到图19所示的倒装芯片接合能够通过倒装芯片接合装置来进行。或者，在对发光阵列30的切割后，也能够使蓝宝石基板50以朝上的状态利用通常的接合装置而搭载在集成电路芯片20上。在激光隐形切割中，蓝宝石基板50朝上并粘贴在薄片上。因此，在将发光阵列30相互分离之后，将发光阵列30贴换于其他薄片，检查发光阵列30，并在清洗之后，在进行图17的搭载工序时，倒装芯片接合装置使灰尘向发光阵列30的连接面的附着的担忧变少，工序也简化。但是，倒装芯片接合装置价格昂贵，速度也慢。因此，在暂时将发光阵列30贴换于其他薄片之后，也能够通过通常的接合装置进行搭载工序。
接着，如图20所示，在发光阵列30的N侧外延层52之上形成N侧共用电极33(单元间连接工序)。N侧共用电极33优选为ITO等透明导电材料的膜，以透射来自发光层53的光。或者，也优选为仅覆盖发光单元31的外周部的井字形状的金属电极的网，也优选将透明导电材料的膜与金属电极的网进行组合。由此，发光单元31的N侧外延层52依次通过N侧共用电极33、布线单元32的N侧外延层52、N侧布线电极43、以及微凸起66而与集成电路芯片20的N侧电极47连接。因此，发光单元31实质上仅通过倒装芯片接合便如图7那样与驱动电路70连接。进而，由于完成发光阵列30与集成电路芯片20之间的电流路径，因此能够进行发光阵列30的发光测试。
如以上那样，经由图9～图14以及图22所示的工序，单片形成发光单元31以及布线单元32(发光单元形成工序以及连接单元形成工序)。另外，经由图17以及图19所示的工序，发光单元31以及布线单元32搭载于集成电路芯片20(发光单元搭载工序以及连接单元搭载工序)。
(变形例1)
以下，参照图21～图22详细地对在LED显示芯片1设置波长转换层68的情况下的、制造LED显示芯片1的制造工序的变形例进行说明。图21～图23依次表示继图16～图19所示的工序之后的一系列的制造工序例，因此，为了简便，对于表示之前的工序的图所记载的附图标记，适当省略表示之后的工序的图中的记载。
图21～图23是表示在设置波长转换层68的情况下，继图16～图19所示的工序之后进行的工序例的图。
接着图19所示的工序，如图21所示，通过平坦化层67填埋集成电路芯片20与发光阵列30之间的高低差。参照图8的(d)，平坦化层67形成于硅晶圆W1的、未搭载有发光阵列30的空间。在不形成平坦化层67的情况下，发光阵列30的厚度2μm到10μm左右的高低差处于硅晶圆W1上。因此，在涂布波长转换层68时，会产生从被称为条纹的晶圆的中心沿径向呈条状延伸的图案，膜厚分布存在较大的差异。若将与发光阵列30大致相同厚度的平坦化层67形成在发光阵列30间的空间，则高低差消失，因此能够避免该膜厚分布的差异。此外，优选发光阵列30与平坦化层67的厚度之差为±0.3μm以内，进一步优选为±0.1μm以内。
优选平坦化层67使用感光性树脂，仅残留在发光阵列30间的空间，并被烧结固化。例如，也可以使用光固化性树脂，对未搭载有发光阵列30的空间部分照射光而使树脂固化。或者，也可以使用光分解性树脂，对发光阵列30部分照射光来去除发光阵列部的树脂。另外，平坦化层67优选为，至少能够遮断发光单元31发出的光的遮光树脂。在使用遮光树脂的情况下，在LED显示芯片1完成后，平坦化层67能够作为防止外部光向LED显示芯片1的入射的遮光层发挥功能。在没有这样的遮光层的情况下，存在由于在硅基板45内因被吸收的光而使集成电路芯片20误动作的情况，因此优选平坦化层67具有遮光性。此外，在将集成电路芯片20的外部连接端子(电极垫)等设置在集成电路芯片20的搭载面侧的情况下，需要在平坦化层67设置用于外部连接端子的开口。
接着，如图22所示，在发光阵列30的N侧外延层52之上形成N侧共用电极33。
接着，如图23所示，将波长转换层68形成在各发光单元31之上。在波长转换层68能够使用基于各种荧光体层、量子点波长转换层、以及量子阱层薄膜的波长转换层等。荧光体具有成本比较低，其性能长期间稳定这样的优点。量子点波长转换层具有发射光谱的半值宽度较窄且能够扩大其色域这样的优点。另外，不需要由单体材料构成波长转换层68。例如，也可以由白色发光的荧光体形成荧光体层，将所希望的颜色的彩色滤光片配置在荧光体层之上，各像素40射出所希望的颜色的光。该情况下，波长转换层68成为白色发光荧光体层与彩色滤光片层的双层结构。
进而，而且，优选由遮光层69填埋波长转换层68之间，将遮光层69也形成在布线单元32之上。另外，优选反射材料62也能够反射波长转换层68进行了波长转换的光。
像这样设置波长转换层68的结构例如能够使用蓝紫色LED，因此是优选的。蓝紫色LED例如发出波长405附近的近紫外光，但发光效率较高且波长转换层68的激励光率也较高。因此，通过使用蓝紫色LED，能够降低LED显示芯片1的电力消耗量。而且，人类对近紫外光的可见度较低，即使多少存在透射波长转换层68而向外部射出的近紫外光成分，也具有使像素40的颜色纯度降低的作用较少的优点。
另外，设置波长转换层68的结构特别优选用于红色单色显示的LED显示芯片1。在不设置波长转换层68的结构中，需要发光单元31本身为红色单色发光，发光单元31为AlInGaP系的红色LED。AlInGaP系的红色LED与InGaN系的LED相比，发光波长以及发光强度的温度依存性较大，需要抑制由温度上升引起的色感以及亮度的变动。另一方面，在设置波长转换层68的结构中，能够使用发出其他颜色的LED例如InGaN系的蓝紫色LED。InGaN系的蓝紫LED的发光峰值波长处于405nm附近，发光波长以及发光强度的温度依存性较小，因此易于处理。因此，通过将蓝紫色LED与波长转换层68组合的结构，能够实现与使用蓝紫色LED的LED显示芯片1同样地处理容易的红色单色显示的LED显示芯片1。
此外，InGaN系的蓝紫色LED为与InGaN系的蓝色LED相同的结构，由于构成发光层53亦即多重量子阱层的InGaN层的In浓度较低，因此在发光波长短波长化的方面为与蓝色LED的主要差异。因此，使用蓝紫色LED的发光阵列30与使用蓝色LED的发光阵列30同样地，能够通过图9～图19所示的工序例进行制造。
(变形例2)
以下，参照图24详细地对将发光阵列30转换为剥离用基板63与转印用基板64的情况下的、制造LED显示芯片1的制造工序的变形例进行说明。图24的(a)～(e)依次表示继图9～图15所示的工序之后的一系列的制造工序例，因此，为了简便，对于记载在表示之前的工序的图中的附图标记，适当省略表示之后的工序的图中的记载。
图24是表示在将发光阵列30转换为剥离用基板63与转印用基板64的情况下，接着图9～图15所示的工序之后进行的工序例的图。
将发光阵列30搭载于集成电路芯片20的方法如图17所示，在发光阵列具备蓝宝石基板50的状态下配置在集成电路芯片20之上的方法以外，如图24所示，具有将发光阵列30转换为剥离用基板63与转印用基板64的方法。
接着图15所示的工序，如图24的(a)所示，在对剥离用基板63粘合发光阵列30之后，如图24的(b)所示，将蓝宝石基板50从发光阵列30选择性地剥离。进而，如图24的(c)所示，在对转印用基板64粘合发光阵列30之后，如图24的(d)所示，将剥离用基板63从发光阵列30剥离。进而，如图24的(e)所示，将包含转印用基板64的发光阵列30上下翻转并配置在集成电路芯片20之上，并且在进行对位之后粘合于集成电路芯片20。
在经过图24所示那样的工序的情况下，在被粘接时，发光阵列30为具备转印用基板64的状态，因此与经过图16～图17所示那样的工序的情况同样地，具备足够的机械强度。另外，树脂层65与微凸起66的组合也可以由各向异性导电树脂或者各向异性导电胶带进行置换。
接着，若将转印用基板64从发光阵列30选择性地剥离，则能够得到图18所示那样的结构。
(显示系统)
以下，参照图25详细地对显示系统7进行说明。
图25是表示使用了本第一实施方式所涉及的LED显示芯片1(1B、1G、AR)的显示系统7的简要结构的图。
如图25所示，显示系统7具备蓝色LED显示芯片1B、绿色LED显示芯片1G、红色LED显示芯片1R、中央控制装置5、以及棱镜6，且任意地具备未图示的光学系统等。另外，显示系统7向投影面8投影图像(在图25中为“P”)。
蓝色LED显示芯片1B、绿色LED显示芯片1G以及红色LED显示芯片1R分别为参照图1～图24上述进行说明的LED显示芯片1。
蓝色LED显示芯片1B从像素40射出的光的颜色为蓝色，并能够投影蓝色的单色图像。虽然像素40为没有波长转换层68而发光单元31直接以蓝色进行发光的结构，但也可以为波长转换层68将发光单元31发出的光转换为蓝色的光的结构。
绿色LED显示芯片1G也同样地，从像素40射出的光的颜色为绿色，并能够投影绿色的单色图像。红色LED显示芯片1R也同样地，从像素40射出的光的颜色为红色，并能够投影红色的单色图像。
中央控制装置5将彩色图像的图像数据分解为蓝色、绿色以及红色的单色图像的图像数据，并将各单色图像的图像数据供给至蓝色LED显示芯片1B、绿色LED显示芯片1G、以及红色LED显示芯片1R。
棱镜6对蓝色LED显示芯片1B、绿色LED显示芯片1G以及红色LED显示芯片1R投影的单色图像进行合成。由此，显示系统7能够在投影面对由红色、绿色、以及蓝色的单色图像合成的彩色图像进行投影。另外，蓝色LED显示芯片1B、绿色LED显示芯片1G、红色LED显示芯片1R以及各个发光单元31与构成投影显示的彩色图像的像素一一对应。
显示系统7与使用以往的光学开关的显示系统相比，能够更加明亮地对图像进行投影，因此适于更大画面的投影显示。
〔第二实施方式〕
若基于图26～图36对本发明的另一第二实施方式进行说明，则如以下那样。此外，为了便于说明，对于与在上述实施方式中说明的部件具有相同的功能的部件，标注相同的附图标记，并省略其说明。
图26相当于图1所示的LED显示芯片1的AA向视剖视图，且是本第二实施方式所涉及的LED显示芯片1的剖视图。
如图26所示，本第二实施方式所涉及的发光阵列30与上述第一实施方式所涉及的发光阵列30同样地，具备：化合物半导体层51，其通过依次层叠N侧外延层52、发光层53以及P侧外延层54而成；保护膜57，其用于保护化合物半导体层51和透明导电膜55；N侧布线电极43，其通过设置于保护膜57的N侧接触孔59而与N侧外延层52接触；反射材料62，其被填充在针对每个单元(发光单元31以及布线单元32)分离的化合物半导体层51之间；以及N侧共用电极33，其与N侧外延层52接触。
另外，本第二实施方式所涉及的发光阵列30与上述第一实施方式所涉及的发光阵列30不同，具备：第一透明导电膜图案55a以及第二透明导电膜图案55b，它们与P侧外延层54接触；第一P侧独立电极42a，其通过设置于保护膜57的第一P侧接触孔58a而与第一透明导电膜图案55a接触；以及第二P侧独立电极42b，其通过设置于保护膜57的第二P侧接触孔58b而与第二透明导电膜图案55b接触。
本第二实施方式所涉及的发光阵列30与上述第一实施方式所涉及的发光阵列30同样地，由多个发光单元31和多个布线单元32构成。本第二实施方式所涉及的发光单元31与上述第一实施方式所涉及的发光单元31不同，包含第一LED41a和第二LED41b(两个发光元件)。
如图26所示，本第二实施方式所涉及的集成电路芯片20与上述第一实施方式所涉及的集成电路芯片20同样地，具备硅基板45、微凸起66以及树脂层65。本第二实施方式所涉及的集成电路芯片20与上述第一实施方式所涉及的集成电路芯片20不同，具备形成在硅基板45的最上面的第一P侧电极46a及第二P侧电极46b和被分割成两部分的N侧电极47。在硅基板45形成有用于驱动发光阵列30的发光单元31的驱动电路70，各驱动电路70具备P侧电极46。
在硅基板45形成有用于驱动发光阵列30的发光单元31的驱动电路70，各驱动电路70与上述第一实施方式不同，具备第一P侧电极46a和第二P侧电极46b。
因此，本第一实施方式所涉及的LED显示芯片1与上述第一实施方式所涉及的LED显示芯片1，在下述两方面不同，但其他结构相同。
·发光单元31从包含一个LED的结构变更为包含两个LED(第一LED41a、第二LED41b)的结构。
·驱动电路70从用于驱动一个LED的电路结构变更为用于驱动两个LED的电路结构。
(发光阵列)
以下，参照图27详细地对第二实施方式所涉及的发光阵列30进行说明。
图27相当于图3的虚线方框B的放大图，且是从具有图26所示的第一P侧独立电极42a、第二P侧独立电极42b以及N侧布线电极43的一侧观察本第二实施方式所涉及的发光阵列30的俯视图。为了便于图示，对中间进行省略，并在图27左侧表示发光阵列30的内部，在图27右侧表示发光阵列30的端部。
如图27所示，在发光单元31中，第一P侧独立电极42a通过用虚线表示的第一P侧接触孔58a而与第一透明导电膜图案55a接触。另外，第二P侧独立电极42b通过用虚线表示的第二P侧接触孔58b而与第二透明导电膜图案55b接触。像这样，图27所示的本第一实施方式所涉及的发光单元31的结构对应于两个LED(第一LED41a、第二LED41b)，而由图4所示的上述第一实施方式所涉及的结构分割成两部分。
化合物半导体层51未被分割成两部分，而针对每个发光单元31为一体。在构成蓝色LED的InGaN系化合物半导体中，由于P侧外延层54的电阻率非常高，能够忽略沿横向(发光阵列30的面内方向)流通P侧外延层54的电流，因此也可以像这样成为一体。此外，当无法忽略P侧外延层54的横向的电流那样电流较大的情况下，需要将P侧外延层54也分割成两部分。例如，可以将两个LED(第一LED41a、第二LED41b)分别构成为独立的台面。该情况下，N侧外延层52也可以以一体被共有。
此外，在布线单元32中，透明导电膜55也被分割成第一透明导电膜图案55a与第二透明导电膜图案55b。这不过是使布线单元32的结构与发光单元31的结构类似的结果，在布线单元32中，也可以像图4那样成为一体。
(集成电路芯片)
以下，参照图28详细地对本第二实施方式所涉及的集成电路芯片20进行说明。
图28相当于图5的虚线方框C的放大图，且是从具有图26所示的第一P侧电极46a、第二P侧电极46b以及N侧电极47的一侧观察本第二实施方式所涉及的集成电路芯片20的俯视图。为了便于图示，对中间进行省略，并在图28左侧表示集成电路芯片20的内部，在图28右侧表示集成电路芯片20的端部。
如图28所示，驱动电路70对应于发光阵列30的第一P侧独立电极42a而具备第一P侧电极46a，对应于发光阵列30的第二P侧独立电极42b而具备第二P侧电极46b。
此外，与布线单元32的N侧布线电极43对应的集成电路芯片20的N侧电极47也与图6相比被分割成两部分。这不过是使N侧电极47的结构与第一P侧电极46a以及第二P侧电极46的结构类似的结果，也可以像图6那样成为一体。
(驱动电路)
以下，参照图29详细地对本第二实施方式所涉及的驱动电路70进行说明。
图29是表示第二实施方式所涉及的驱动电路70的一个例子的电路图。
图29所示的本第二实施方式所涉及的驱动电路70与图7所示的上述第一实施方式所涉及的驱动电路70同样地，连接到行选择信号线71、列信号线72、电源线73、N侧电极47、以及GND线74，并具备行选择晶体管75、电压保持电容器76、以及驱动晶体管77。
图29所示的驱动电路70与图7所示的驱动电路70不同，连接到供给第一控制栅极电压的第一栅极控制信号线79a以及供给第二控制栅极电压的第二栅极控制信号线79b，并具备第一非易失性存储晶体管78a及第二非易失性存储晶体管78b、第一测试晶体管80a及第二测试晶体管80b、第一测试端子81a及第二测试端子81b、以及第一P侧电极46a及第二P侧电极46b。而且，当在集成电路芯片20搭载了发光阵列30时，驱动电路70与发光单元31的第一LED41a以及第二LED41b连接。此外，第一测试端子81a以及第二测试端子81b也可以相互连接。
由图29所示的第一非易失性存储晶体管78a、第一测试晶体管80a、第一测试端子81a以及第一P侧电极46a构成的部分、和由第二非易失性存储晶体管78b、第二测试晶体管80b、第二测试端子81b以及第二P侧电极46b构成的部分、与由图7所示的非易失性存储晶体管78、测试晶体管80、测试端子81、以及P侧电极46构成的部分为相同结构，且并联连接在驱动晶体管77的源极端子与GND线74之间。因此，图29所示的驱动电路70能够单独地控制向发光单元31的第一LED41a以及第二LED41b的电流供给，从而能够与图7所示的驱动电路70同样地进行测试。此外，由非易失性存储晶体管、测试晶体管、测试端子以及P侧电极构成的部分电路的数量并不限于此，与发光单元31包含的LED的数量对应即可。
通过图29所示那样的电路结构，能够在集成电路芯片20搭载发光阵列30之后，进行发光单元31的第一LED41a以及第二LED41b各自的发光测试，遮断向不良的第一LED41a或者第二LED41b发光单元31的电力供给，使其成为不发光。
首先，进行第一LED41a的发光测试。具体地，在第一测试晶体管80a以及第二非易失性存储晶体管78b为非通电状态，且第一非易失性存储晶体管78a为通电状态下，对于各发光单元31，依次使行选择晶体管75与驱动晶体管77为通电状态，并依次对各发光单元31的第一LED41a的发光特性进行评价。
在对全部发光单元31的第一LED41a的发光特性进行评价之后，在包含不合格品的第一LED41a的像素40中，以在工作用的第一控制栅极电压下保持非通电状态的方式，向第一非易失性存储晶体管78a写入。另外，在包含合格品的第一LED41a的像素40中，以在工作用的第二控制栅极电压下保持非通电状态的方式向第二非易失性存储晶体管78b进行写入。
接下来，对于第一LED41a为不良的发光单元31，进行第二LED41b的发光测试。具体地，在第二测试晶体管80b及第一非易失性存储晶体管78a为非通电状态且第二非易失性存储晶体管78b为通电状态下，对于第一LED41a为不良的各发光单元31，依次使行选择晶体管75与驱动晶体管77为通电状态，并依次对第二LED41b的发光特性进行评价。
在对第二LED41b的发光特性进行评价之后，在包含不良的第二LED41b的像素40中，以在工作用的第二控制栅极电压下保持非通电状态的方式向第二非易失性存储晶体管78b进行写入。
大多是局部产生LED的不良的情况，一个发光单元31所包含的两个LED(第一LED41a、第二LED41b)均为不良的概率非常低。因此，在包含两个以上的LED的发光单元31中，即使包含的LED的一部分为不良，但通过使用非不良的LED而能够避免发光单元31成为不良。像这样，由于使发光单元31成为不良的概率非常低，从而能够提高发光阵列30的制造成品率。
另外，在第一LED41a与第二LED41b均为不良的情况下，发光单元31本身成为不良，在LED显示芯片1所具备的多个像素40中混合黑色像素。该情况下，与上述第一实施方式所涉及的LED显示芯片1的情况同样地，能够有效利用于允许黑色像素的用途。
作为实施例，例如，在制造以成为VGA标准的有效像素数480×640的方式配置了发光单元31的发光阵列30时，使每个发光阵列30平均，而使第一LED41a为不良的发光单元31的数量成为31。通过使用第一LED41a为不良的发光单元31内的30个作为第二LED41b，由此没有问题地成为合格品。另外，在使LED显示芯片1进行了动作的结果中，最大亮度成为2000[lm]。另外，对比度为测定边界以上，功耗也成为最大50[W]。NTSC比为103％，色域也成为良好的结果。
(发光阵列的制造)
以下，参照图30～图36来详细地对制造本第二实施方式所涉及的发光阵列30的制造工序进行说明。图30～图36依次表示一系列的工序例，因此为了简便，对于在表示之前的工序的图中记载的附图标记，能够适当省略表示之后的工序的图中的记载。
图30～图36是依次表示制造本第二实施方式所涉及的发光阵列30的制造工序例的图。
图30～图36所示的工序例除图9～图15所示的工序例、与第一P侧独立电极42a以及第二P侧独立电极42b、第一透明导电膜图案55a以及第二透明导电膜图案55b相关的工序以外，是相同的。因此，为了便于说明，对于与在上述第一实施方式中参照图9～图15来说明的内容相同的内容，省略其说明。
首先，如图30所示，在蓝宝石基板50的上表面形成凹凸图案，将依次层叠有N侧外延层52、发光层53以及P侧外延层54而成的化合物半导体层51形成在蓝宝石基板50之上，并在化合物半导体层51的上表面之上形成透明导电膜55。
接着，如图31所示，例如通过光刻将透明导电膜55局部地去除，并图案化成第一透明导电膜图案55a以及第二透明导电膜图案55b。然后，通过蚀刻将N侧外延层52、发光层53以及P侧外延层54局部地去除。由此，针对每个单元形成台面56，使N侧外延层52在布线单元32的N侧外延层露出区域35中露出。
接着，如图32所示，形成保护膜57。在本第二实施方式中，保护膜57填埋在第一透明导电膜图案55a与第二透明导电膜图案55b之间，能够防止两者之间的泄漏。
接着，如图33所示，在保护膜57中开设第一P侧接触孔58a及第二P侧接触孔58b和N侧接触孔59。
接着，如图34所示，形成电极膜，并通过局部地去除电极膜而形成第一P侧独立电极42a及第二P侧独立电极42b和N侧布线电极43。
接着，如图35所示，在台面56间的凹部底面形成单元分离槽60，同时，去除发光阵列30的外周的外侧的化合物半导体层51。
接着，如图36所示，至少在台面56间的凹部与单元分离槽60之中埋入反射材料62。
如以上那样，经过图30～图36所示的工序，完成图8的(a)所示那样的单片形成有发光阵列30的蓝宝石晶圆W2。
由于将本第二实施方式所涉及的发光阵列30搭载于集成电路芯片20的组装工序与上述第一实施方式相同，因此省略说明。此外，在上述第一实施方式中，如参照图21～图23来进行说明的那样，设置波长转换层68也是同样的，如参照图24说明的那样，将发光阵列30转移到剥离用基板63与转印用基板64也是同样的。
〔第三实施方式〕
若基于图37～图39对本发明的另一第三实施方式进行说明，则如以下那样。此外，为了便于说明，对与在上述实施方式中说明的部件具有相同的功能的部件，标注相同的附图标记，并省略其说明。
图37是第三实施方式所涉及的LED显示芯片1的局部俯视图。
本第三实施方式所涉及的LED显示芯片1为在上述第二实施方式所涉及的LED显示芯片1设置有蓝色波长转换层68B、绿色波长转换层68G、红色波长转换层68R、遮光层69以及未图示的平坦化层67的结构。因此，本第三实施方式所涉及的LED显示芯片1能够单独对彩色图像进行投影显示。
图38是从具有图2所示的P侧独立电极42以及N侧布线电极43的一侧观察本第三实施方式所涉及的发光阵列30的俯视图。由于图38的发光单元31与图27的发光单元31为相同结构，因此省略说明。
图39相当于图37所示的LED显示芯片1的EE向视剖视图，且是第三实施方式所涉及的LED显示芯片1的剖视图。
图39所示的本第三实施方式所涉及的各色的波长转换层68B、68G、68R、遮光层69以及平坦化层67与图21～图23所示的波长转换层68、遮光层69以及平坦化层67相同。
在本第三实施方式中，发光单元31发出的光通过在其之上的蓝色波长转换层68B或绿色波长转换层68G或红色波长转换层68R进行波长转换。因此，发光单元31的第一LED41a以及第二LED41b例如为蓝紫LED，以发出更短波长的光。
在本第三实施方式所涉及的LED显示芯片1中，红色子像素40R所占的面积为发光阵列30的有效部分的面积的三分之一。蓝色子像素40B以及绿色子像素40G所占的面积也为发光阵列30的有效部分的面积的三分之一。因此，需要将各色的波长转换层68B、68G、68R高精度地形成在对应的发光单元31之上，因此与对单色图像进行投影显示的上述第一、二实施方式相比，制造成品率降低。另一方面，本第三实施方式所涉及的LED显示芯片1能够单独对彩色图像进行投影显示，因此不需要用于合成图26所示的多个单色图像的光学系统(棱镜6)，从而具有能够将显示系统7所具备的光学系统简化这一较大的优点。
此外，蓝色子像素40B、绿色子像素40G以及红色子像素40R各自的面积以及亮度被调整为，整体的发光为白色。通常，由于各色的波长转换层68B、68G、68R效率不同，因此对处于其下方的发光单元31的第一LED41a及第二LED41b的面积以及供给的驱动电流I的大小实施调整。
对于由一个蓝色子像素40B、一个绿色子像素40G以及一个红色子像素40R构成的像素(未图示)的面积，例如若以约1μm的间距配置19μm×5.67μm大小的发光单元31，则成为20μm×20μm。此时，若以成为VGA标准的有效像素数480×640的方式排列像素40，则发光阵列30的有效部分的面积成为9.6mm×12.8mm。另外，在像素驱动电路阵列部24中，将图像处理电路部21、行选择电路部22以及列信号输出电路部23合并而成的集成电路芯片20的面积例如为15mm×18mm。
此外，本第三实施方式所涉及的LED显示芯片1并不限于图37～图39所示的结构。例如，也可以在发光单元31为一个LED的上述第一实施方式所涉及的LED显示芯片1中，设置蓝色波长转换层68B、绿色波长转换层68G、红色波长转换层68R、遮光层69以及平坦化层67。
〔第四实施方式〕
若参照图29对本发明的另一第四实施方式进行说明，则如以下那样。此外，为了便于说明，对与在上述实施方式中说明的部件具有相同的功能的部件，标注相同的附图标记，并省略其说明。
在本第四实施方式所涉及的LED显示芯片1中，将上述第二实施方式所涉及的LED显示芯片1的驱动电路70中的驱动晶体管77从P型MOS晶体管变更为N型MOS晶体管，除此之外，与上述第二实施方式所涉及的LED显示芯片1相同。
因此，本第四实施方式所涉及的LED显示芯片1与上述第二实施方式所涉及的LED显示芯片1同样地，能够进行发光单元31的第一LED41a以及第二LED41b各自的发光测试，并遮断向不良的第一LED41a或者第二LED41b发光单元31的电力供给。
除此之外，本第四实施方式所涉及的LED显示芯片1能够使向发光单元31的第一LED41a或者第二LED41b供给的驱动电流I的电流量发生变化。由此，在使各发光单元31发光的第一LED41a或者第二LED41b的发光特性中存在分散的情况下，能够使发光强度一致。因此，能够扩大评价为合格品的第一LED41a以及第二LED41b的发光特性的允许范围，并能够减少不良的发光单元31的数量。另外，在发光阵列30中，能够使发光单元31的发光强度均匀。
首先，与上述第二实施方式同样地，进行第一LED41a的发光测试。而且，确定第一LED41a的发光强度超过LED显示芯片1所要求的范围的发光单元31。然后，对于确定出的各发光单元31，降低第一LED41a的发光强度，并处于LED显示芯片1所要求的范围内。对于该发光强度的降低，能够通过降低在驱动晶体管77中流通的驱动电流I的电流量(向减小的方向变化)来实现。
而且，在降低第一LED41a的发光强度而无法处于LED显示芯片1所要求的范围内的情况下，对包含该第一LED41a的发光单元31进行第二LED41b的发光测试，并同样地进行第二LED41b的发光强度的调整。此外，对包含一个上述第一实施方式那样的LED的发光单元31也能够应用该发光强度的调整。
对于降低驱动晶体管77中流通的驱动电流I的电流量，通过提高第一非易失性存储晶体管78a(在降低第二LED41b的发光强度的情况下为第二非易失性存储晶体管78b)的阈值来实现。通过在以工作用的第一控制栅极电压成为通电状态的范围内提高该第一非易失性存储晶体管78a的阈值，由此能够降低第一非易失性存储晶体管78a的源极-漏极间的电导，从而能够增大第一非易失性存储晶体管78a的源极-漏极间的电压差。由此，在驱动晶体管77与第一非易失性存储晶体管78a为通电状态，且第二非易失性存储晶体管78b为非通电状态时，能够减小驱动晶体管77的源极-漏极间的电压差。驱动晶体管77的栅极端子经由电压保持电容器76与驱动晶体管77的漏极端子以及电源线73连接，因此驱动晶体管77的栅极电压以自身的漏极电压(即，电源电压Vcc)为基准被写入。因此，能够减小驱动晶体管77的源极-漏极间的电压差，源极-栅极间的电压差也变小。驱动晶体管77的源极-漏极电流亦即驱动电流I的电流量主要由源极-栅极间的电压差决定，因此，通过提高第一非易失性存储晶体管78a的阈值，能够降低驱动电流I的电流量(能够向减小的方向变化)。
第一非易失性存储晶体管78a(在降低第二LED41b的发光强度的情况下为第二非易失性存储晶体管78b)的阈值的调整如以下那样进行。首先，使第一测试晶体管80a、第一非易失性存储晶体管78a、以及驱动晶体管77成为通电状态，从而成为能够在第一非易失性存储晶体管78a中流通电流的状态。接着，在该状态下，使用第一栅极控制信号线79a对第一非易失性存储晶体管78a的控制栅极施加写入用的第一栅极控制电压，并向浮置栅极注入电子。
然后，在使第一LED41a发光时，将比阈值充分高的驱动用的第一控制电压施加给第一非易失性存储晶体管78a的控制栅极，并使第一非易失性存储晶体管78a在线形动作区域动作。由此，第一非易失性存储晶体管78a作为电阻体发挥功能，在第一LED41a中流通的电流量大致成比例的电压差产生在源极-漏极间。第一非易失性存储晶体管78a的阈值越高，源极-漏极间的电阻也越大，源极-漏极间的电压差也越大。因此，驱动晶体管77的源极电压变高，驱动电流I的电流量减少。
在第一非易失性存储晶体管78a以及第二非易失性存储晶体管78b为叠层栅晶体管的情况下，取决于叠层栅晶体管的尺寸以及结构等，但通常源极-漏极间电压为3V以上，源极-控制栅极间电压为4V以上。另外，在叠层栅晶体管的情况下，通过对写入用的第一栅极控制电压以及第二栅极控制电压的施加电压进行调整，由此能够高精度且连续地对第一非易失性存储晶体管78a以及第二非易失性存储晶体管78b的阈值进行调整。因此，能够降低发光单元31间的发光强度的分散，从而能够以较高的成品率制造发光强度的均匀性高的LED显示芯片1。
第一栅极控制电压以及第二栅极控制电压优选为脉冲电压。在施加电压的基础上或者代替施加电压，也能够通过对印加脉冲数进行调整，由此能够连续地对第一非易失性存储晶体管78a的阈值进行调整。
另外，在第一LED41a与第二LED41b均为不良的情况下，发光单元31本身成为不良，在LED显示芯片1所具备的多个像素40中混合黑色像素。该情况下，与上述第一实施方式所涉及的LED显示芯片1的情况同样地，能够有效利用在允许黑色像素的用途。
另外，对于降低本第四实施方式所涉及的LED的发光强度的结构，也能够应用于上述第一至三实施方式所涉及的发光单元31为一个LED的结构、在LED显示芯片1设置波长转换层68的结构、LED显示芯片1具备多个颜色的子像素40R、40G、40G的结构等。
(变形例)
若参照图40对本第四实施方式的变形例进行说明，则如以下那样。
在上述中，使用发光单元31所具备的两个LED(第一LED41a以及第二LED41b)中的一个，降低了发光强度的分散。在本变形例1中，使用两个LED，来降低发光强度的分散。此外，在发光单元31所具备的LED的数量为三个以上的情况下，为了降低发光强度的分散而使用的LED的数量为两个以上即可。
发光阵列30所具备的多个发光单元31的少数为，第一LED41a及第二LED41b这双方或者一方是不合格品，但多数为双方是合格品。而且，对于双方为合格品的发光单元31，调整第一LED41a和第二LED41b这双方的发光强度，从而能够使双方发光。
图40是表示第一LED41a的发光效率的特性的图。图40的纵轴表示第一LED41a的发光效率，横轴表示向第一LED41a供给的电流密度。此外，第二LED41b的发光效率表示与第一LED41a同样的特性，因此省略图示。
如图40所示，第一LED41a以及第二LED41b的发光效率存在个体差，但若电流密度过高，则存在下降的趋势。通常，发光单元31大多在发光效率下降的高电流密度中使用。因此，在向第一LED41a以及第二LED41b的双方供给电流的情况下，与仅向一方供给电流的情况相比，各自的电流密度降低至大约一半，因此发光效率变高。因此，在对应的驱动电路70的驱动晶体管77的漏极-源极间流通的驱动电流I的电流量相同的条件下，使第一LED41a以及第二LED41b双方发光时的合计的发光强度比仅使一方发光时的发光强度大。
例如，在图40中，在电流密度1A/cm2～10A/cm2中存在发光效率的峰值，电流密度为30A/cm2下的发光效率约为58％，电流密度为15A/cm2下的发光效率约为62％。因此，若从仅对第一LED41a以电流密度为30A/cm2进行电流供给的状态变更为向第一LED41a以及第二LED41b双方以电流密度为15A/cm2进行电流供给的状态，则发光效率提高约7％，发光强度也提高7％。
因此，本变形例可实现：(i)通过对应的驱动电路70的第一非易失性存储晶体管78a或者第二非易失性存储晶体管78b作为电阻体发挥功能，由此降低驱动电流，并使第一LED41a以及第二LED41b的发光强度下降，除此以外，(ii)通过使第一LED41a以及第二LED41b双方发光，由此能够提高发光效率，来提高发光单元31的发光强度。因此，根据本变形例，成为合格品的发光单元31的允许范围变得更宽，从而能够提高发光单元31的制造成品率。另外，由于能够提高发光单元31的发光效率，因此能够使LED显示芯片1的电力效率提高。
此外，在通过使第一LED41a以及第二LED41b双方发光而使合计的发光强度超过LED显示芯片1所要求的规定范围的上限的情况下，调整对应的驱动电路70的第一非易失性存储晶体管78a以及第二非易失性存储晶体管78b的阈值，来抑制合计的发光强度即可。
以下，依次对本变形例中的发光强度的调整例进行说明。
首先，对各发光单元31进行第一LED41a的发光测试。在全部发光单元31的评价后，进行下述三个操作。
·对于第一LED41a的发光强度处于LED显示芯片1所要求的规定范围内的发光单元31，由于不需要使用第二LED41b，因此对应的驱动电路70的第二非易失性存储晶体管78b以保持非通电状态的方式实施写入。·对于第一LED41a的发光强度比LED显示芯片1所要求的规定范围的上限大的发光单元31，由于不需要使用第二LED41b，因此对应的驱动电路70的第二非易失性存储晶体管78b以保持非通电状态的方式实施写入。而且，以第一LED41a的发光强度处于LED显示芯片1所要求的规定范围内的方式，调整对应的驱动电路70的第一非易失性存储晶体管78a的阈值。
·对于第一LED41a的发光强度比LED显示芯片1所要求的规定范围的下限小的发光单元31，由于不需要使用第二LED41b，因此针对对应的驱动电路70的第二非易失性存储晶体管78b不实施写入。
接下来，对第一LED41a的发光强度比LED显示芯片1所要求的规定范围小的发光单元31进行第二LED41b的发光测试。在该全部发光单元31的评价后，进行如下三个操作。
·对于第二LED41b的发光强度处于LED显示芯片1所要求的规定范围内的发光单元31，由于不需要使用第一LED41a，因此对应的驱动电路70的第一非易失性存储晶体管78a以保持非通电状态的方式实施写入。·对于第二LED41b的发光强度比LED显示芯片1所要求的规定范围的上限大的发光单元31，由于不需要使用第一LED41a，因此对应的驱动电路70的第一非易失性存储晶体管78a以保持非通电状态的方式实施写入。而且，调整对应的驱动电路70的第二非易失性存储晶体管78b的阈值，以使第二LED41b的发光强度处于LED显示芯片1所要求的规定范围内。
·对于第二LED41b的发光强度比LED显示芯片1所要求的规定范围的下限小的发光单元31，由于需要使用第一LED41a，因此针对对应的驱动电路70的第一非易失性存储晶体管78a不实施写入。
接下来，对第一LED41a与第二LED41b各自的发光强度比LED显示芯片1所要求的规定范围小的发光单元31进行使双方发光的发光测试。在该全部发光单元31的评价后，进行下述三个操作。
·对于将双方合计之后的发光强度处于LED显示芯片1所要求的规定范围内的发光单元31，由于不需要调整，因此针对对应的驱动电路70的第一非易失性存储晶体管78a与第二非易失性存储晶体管78b均不实施写入。
·对于将双方合计之后的发光强度比LED显示芯片1所要求的规定范围的上限大的发光单元31，调整对应的驱动电路70的第一非易失性存储晶体管78a和第二非易失性存储晶体管78b中的一方或者双方的阈值，以使合计之后的发光强度处于LED显示芯片1所要求的规定范围内。
·对于将双方合计之后的发光强度比LED显示芯片1所要求的规定范围的下限小的发光单元31，由于成为不合格品，因此对应的驱动电路70的第一非易失性存储晶体管78a和第二非易失性存储晶体管78b双方以保持非通电状态的方式实施写入。
通过以上那样的三个阶段的操作，在LED显示芯片1中可存在有：(i)仅第一LED41a发光的像素40、(ii)仅第二LED41b发光的像素40、(iii)第一LED41a与第二LED41b发光的像素40、以及(iv)不发光的黑色像素。此外，混合有不发光的黑色像素的LED显示芯片1能够有效利用于可以允许黑色像素的用途，没有不发光的黑色像素的LED显示芯片1也能够有效利用于不能允许黑色像素的用途。
〔第五实施方式〕
若基于图41对本发明的另一第五实施方式进行说明，则如以下那样。此外，为了便于说明，对与在上述实施方式中说明的部件具有相同的功能的部件，标注相同的附图标记，并省略其说明。
在上述第四实施方式所涉及的结构中，为了降低发光单元31的发光强度的分散，通过降低发光单元31的第一LED41a或者第二LED41b中流通的驱动电流I的电流量，从而降低了发光单元31的发光强度。而且，在上述第四实施方式的变形例所涉及的结构中，通过使第一LED41a与第二LED41b双方发光，从而增大了发光单元31的发光强度。
然而，在多个发光单元31之中，有时存在发光强度与其他发光单元31相比显著较低的发光单元31。对于这样的发光强度显著较低的发光单元31，为了与LED显示芯片1所要求的规定范围的下限相比而提高发光强度，需要大幅增加发光单元31中流通的驱动电流I的电流量。
本第五实施方式所涉及的LED显示芯片1具备还能够增加发光单元31的第一LED41a和/或第二LED41b中流通的驱动电流I的电流量的驱动电路70。本第五实施方式所涉及的LED显示芯片1除驱动电路70的电路结构以外，与上述第四实施方式所涉及的LED显示芯片1相同。另外，能够增加本第五实施方式所涉及的驱动电流I的电流量的驱动电路70也能够应用于上述第一实施方式～第三实施方式的发光单元31为一个LED的结构、在LED显示芯片1设置波长转换层68的结构、LED显示芯片1具备多个颜色的子像素40R、40G、40G的结构等。
(驱动电路)
图41是表示本第五实施方式所涉及的LED显示芯片1所具备的驱动电路70的电路结构例的电路图。
图41所示的本第五实施方式所涉及的驱动电路70与图29所示的上述第二实施方式或者第三实施方式所涉及的驱动电路70同样地，与行选择信号线71、列信号线72、电源线73、N侧电极47、GND线74、供给第一控制栅极电压的第一栅极控制信号线79a以及供给第二控制栅极电压的第二栅极控制信号线79b连接。另外，同样地，具备行选择晶体管75、电压保持电容器76、第一非易失性存储晶体管78a及第二非易失性存储晶体管78b、第一测试晶体管80a及第二测试晶体管80b、第一测试端子81a及第二测试端子81b、以及第一P侧电极46a及第二P侧电极46b。而且，同样地，当在集成电路芯片20搭载有发光阵列30时，驱动电路70与发光单元31的第一LED41a以及第二LED41b连接。
图41所示的本第五实施方式所涉及的驱动电路70与图7所示的上述第二实施方式或第三实施方式所涉及的驱动电路70不同，具备第一驱动晶体管77a及第二驱动晶体管77b、和第三非易失性存储晶体管78c及第四非易失性存储晶体管78d，并与第三栅极控制信号线79c及第四栅极控制信号线79d连接。
在行选择晶体管75中，栅极端子与行选择信号线71连接，漏极端子与列信号线72连接。另外，源极端子与电压保持电容器76的电极的一侧、和第一驱动晶体管77a及第二驱动晶体管77b的栅极端子连接。由此，第一驱动晶体管77a以及第二驱动晶体管77b的栅极端子经由行选择晶体管75与列信号线72连接。
在电压保持电容器76中，电极的另一侧与电源线73、第一驱动晶体管77a以及第二驱动晶体管77b的漏极端子连接。由此，第一驱动晶体管77a以及第二驱动晶体管77b的栅极端子经由电压保持电容器76而与电源线73连接。
第一驱动晶体管77a例如为N型MOS晶体管。第一驱动晶体管77a的源极端子与第三非易失性存储晶体管78c的漏极端子连接。由此，第三非易失性存储晶体管78c的漏极端子经由第一驱动晶体管77a而与电源线73连接。
第二驱动晶体管77b例如为N型MOS晶体管。第二驱动晶体管77b的源极端子与第四非易失性存储晶体管78d的漏极端子连接。由此，第四非易失性存储晶体管78d的漏极端子经由第二驱动晶体管77b而与电源线73连接。
第一～第四非易失性存储晶体管78a～78c例如为具有浮置栅极的叠层栅晶体管，但并不限于此。
在第三非易失性存储晶体管78c中，控制栅极端子与第三栅极控制信号线79c连接，源极端子与第一非易失性存储晶体管78a及第二非易失性存储晶体管78b的漏极端子、以及第四非易失性存储晶体管78d的源极端子连接。由此，第三非易失性存储晶体管78c以及第四非易失性存储晶体管78d的漏极-源极电流能够合流。在图41所示的驱动电路70中，从电源线73向GND线74流通的驱动电流I的电流量为第三非易失性存储晶体管78c的漏极-源极电流与第四非易失性存储晶体管78d的漏极-源极电流的电流量的合计。
在第四非易失性存储晶体管78d中，控制栅极端子与第四栅极控制信号线79d连接。
在第一非易失性存储晶体管78a中，控制栅极端子与第一栅极控制信号线79a连接，源极端子与第一P侧电极46a以及第一测试晶体管80a的漏极端子连接。
在第二非易失性存储晶体管78b中，控制栅极端子与第二栅极控制信号线79b连接，源极端子与第二P侧电极46a以及第二测试晶体管80b的漏极端子连接。
通过这样的电路结构，对于光强度显著较低的发光单元31，通过将第三非易失性存储晶体管78c与第四非易失性存储晶体管78d双方设为通电状态，从而能够使用第一驱动晶体管77a与第二驱动晶体管77b双方。另外，对于其他发光单元31，通过将第三非易失性存储晶体管78c和第四非易失性存储晶体管78d中的一方设为通电状态，将另一方设为非通电状态，能够仅使用第一驱动晶体管77a和第二驱动晶体管77b中的一方。
因此，图41所示的驱动电路70在排列配置多个驱动晶体管(第一驱动晶体管77a、第二驱动晶体管77b)的方面、和在各驱动晶体管中串联非易失性存储晶体管(第三非易失性存储晶体管78c、第四非易失性存储晶体管78d)的方面上，与图29所示的驱动电路70不同，但其他结构相同。
此外，排列配置的驱动晶体管可以为三个以上，栅极宽度或者栅极长度可以不同。例如，对于大致全部发光强度显著较低的发光单元31，在通过将驱动电流I的电流量增加至1.5倍，而使该发光单元31的发光强度比LED显示芯片1所要求的规定范围的下限高的情况下，第二驱动晶体管77b的漏极-源极电流能够成为第一驱动晶体管77a的漏极-源极电流的大约一半。该情况下，对于发光强度显著较低的发光单元31，使用第一驱动晶体管77a与第二驱动晶体管77b双方，对于其他发光单元31，仅使用第一驱动晶体管77a。其结果为，与第一驱动晶体管77a相比，第二驱动晶体管77b的漏极-源极电流较小，因此能够减小栅极宽度，从而能够使用较小的晶体管。由于第二驱动晶体管77b较小能够实现驱动电路70小面积化，因此是优选的。
另外，与多个驱动晶体管串联的非易失性晶体管的一部分能够被不是非易失性存储器的通常的晶体管代替，或者也可以不进行设置。例如，在对于发光强度显著较低的发光单元31使用第一驱动晶体管77a和第二驱动晶体管77b双方，并对于其他发光单元31仅使用第一驱动晶体管77a的情况下，第三非易失性存储晶体管78c可以是通常的晶体管，也可以不进行设置。
(驱动电路的测试)
对于本第五实施方式所涉及的驱动电路70，在集成电路芯片20的制造阶段且在发光阵列30搭载于集成电路芯片20之前，也对第三非易失性存储晶体管78c以及第四非易失性存储晶体管78d的特性进行测试。例如，首先，使第一测试晶体管80a以及第二测试晶体管80b成为通电状态，且使第一非易失性存储晶体管78a以及第二非易失性存储晶体管78b中的至少一方成为通电状态。之后，将仅第三非易失性存储晶体管78c以及第四非易失性存储晶体管78d中的一方为通电状态时的驱动电流I与双方为通电状态时的驱动电流I相比较。在第一驱动晶体管77a与第二驱动晶体管77b为相同栅极宽度及相同栅极长度的情况下，驱动电流I增大至约2倍。
(发光强度的调整)
以下，依次对本第五实施方式中的发光强度的调整例进行说明。
首先，使第三非易失性存储晶体管78c成为通电状态，并使第四非易失性存储晶体管78d成为非通电状态。在该状态下，对于各发光单元31，与上述第四实施方式同样地，进行(i)第一LED41a的发光测试以及评价后的如下三个操作、和(ii)第二LED41b的发光测试以及评价后的如下三个操作。而且，对第一LED41a与第二LED41b各自的发光强度比LED显示芯片1所要求的规定范围的下限小的发光单元31进行使双方发光的发光测试。在该全部发光单元31的评价后，针对双方合计之后的发光强度是处于LED显示芯片1所要求的规定范围内或者还是比规定范围的上限大的发光单元31，进行与上述第四实施方式相同的操作。
接下来，在仅第三非易失性存储晶体管78c成为通电状态时，对于第一LED41a与第二LED41b双方合计之后的发光强度比LED显示芯片1所要求的规定范围的下限小的发光单元31，使对应的驱动电路70的第三非易失性存储晶体管78c与第四非易失性存储晶体管78d双方成为通电状态。另外，对于剩下的发光单元31，第四非易失性存储晶体管78d以保持非通电状态的方式实施写入。
接着，在该状态下，在仅第三非易失性存储晶体管78c为通电状态时，对于第一LED41a与第二LED41b双方合计之后的发光强度比LED显示芯片1所要求的规定范围的下限小的发光单元31，与上述第四实施方式同样地，进行(i)第一LED41a的发光测试以及评价后的三个操作、(ii)第二LED41b的发光测试以及评价后的三个操作、以及(iii)使第一LED41a与第二LED41b双方发光的发光测试以及评价后的三个操作。
通过以上那样的调整，能够与上述第四实施方式相比，降低在本第五实施方式所涉及的LED显示芯片1中混合有黑色像素的概率以及数量。
〔第六实施方式〕
若基于图42～图48对本发明的另一第六实施方式进行说明，则如以下那样。此外，为了便于说明，对与在上述实施方式中说明的部件具有相同的功能的部件，标注相同的附图标记，并省略其说明。
本第六实施方式所涉及的发光阵列30经由与上述第二实施方式所涉及的发光阵列30不同的制造工序来制造。除由制造工序的不同引起的结构的不同以外，本第六实施方式所涉及的发光阵列30与上述第二实施方式所涉及的发光阵列30为相同结构，并能够应用于上述第三至五实施方式所涉及的LED显示芯片1。另外，本第六实施方式所涉及的发光阵列30的制造工序也能够应用于上述第一实施方式所涉及的发光阵列30。
本第六实施方式所涉及的发光阵列30的制造工序能够提高LED(第一LED41a、第二LED41b)的发光效率，从而能够降低在将蓝宝石基板50从发光阵列30剥离时可能产生的反射材料62的损伤。由此，能够降低LED显示芯片1的功耗和提高制造成品率。
(发光阵列的制造)
以下，参照图42～图48详细地对制造本第六实施方式所涉及的发光阵列30的制造工序进行说明。图42～图48依次表示一系列的工序例，因此为了简便，对于表示之前的工序的图中记载的附图标记，适当省略表示之后的工序的图中的记载。
本第六实施方式所涉及的发光阵列30的制造工序除工序的顺序部分不同和包含设置罩盖层61的工序以外，与上述第二实施方式所涉及的发光阵列30的制造工序相同。因此，为了便于说明，对于与在上述第一、二实施方式中说明的内容相同的内容，省略其说明。
图42～图48是依次表示制造本第六实施方式所涉及的发光阵列30的制造工序例的图。
首先，如图42所示，在蓝宝石基板50的上表面形成凹凸图案，并将N侧外延层52、发光层53以及P侧外延层54依次层叠的而成的化合物半导体层51形成在蓝宝石基板50之上。然后，与上述第一、二实施方式不同，未形成有透明导电膜55，而先对化合物半导体层51进行蚀刻，由此形成台面56以及单元分离槽60，并使N侧外延层52在布线单元32的N侧外延层露出区域35露出。
接下来，如图43所示，至少在台面56的侧壁部、台面56间的凹部的底面、单元分离槽60的侧壁部及底部使罩盖层61外延生长。例如，使罩盖层61整面地生长。由于并不优选在发光单元31的台面56的顶部、与布线单元32的N侧电极区域34以及N侧外延层露出区域35残留罩盖层61，因此该情况下，在罩盖层61形成后，通过光刻等将罩盖层61部分去除。由此，能够形成仅覆盖台面56的侧壁部、台面56间的凹部的底面、单元分离槽60的侧壁部及底部的罩盖层61。
或者，例如，以膜几乎不在平面部上生长而在倾斜面、槽部中生长的方式选择罩盖层61的外延条件。该情况下，仅使罩盖层61生长，便能够形成仅覆盖台面56的侧壁部、台面56间的凹部的底面、单元分离槽60的侧壁部以及底部的罩盖层61。
罩盖层61的外延温度的最高温度优选为，700℃以上且1100℃以下。这是因为，在化合物半导体层51蚀刻后，通过以这样的高温使罩盖层61外延生长，从而修复由蚀刻引起的发光层53的蚀刻损伤，提高发光层53的发光效率。
例如，在化合物半导体层51的蚀刻中，通常使用ICP(电感耦合等离子体)蚀刻装置，但由于从等离子体照射的离子，因此会在构成发光层53的结晶结构中产生各种点缺陷。该点缺陷成为非发光再结合中心，而使发光层53的发光效率降低。在照明、液晶背光所使用的较大的LED或者发光单元中，非发光再结合中心几乎不会成为大的问题，但像本实施方式所涉及的发光单元31那样微小的情况下，蚀刻中暴露的发光单元31的外周部相对于发光单元31整体所占的面积比例较大，因此非发光再结合中心会对发光单元31的发光效率带来显著的影响。
若将本第六实施方式所涉及的发光单元31与上述第二实施方式所涉及的发光单元31进行比较，则对于外部量子效率而言，前者为20％，后者为25％，存在有25％的改善。此外，对于发光效率的改善，未必需要罩盖层61的外延生长，即使通过包含氨、氢等气氛下的退火，也能够实现几乎同等的改善。
罩盖层61为高电阻膜。罩盖层61覆盖发光单元31的台面56的侧壁部，但由于为高电阻膜，因此不会以成为问题的程度引起在壁面露出的PN结(N侧外延层52与P侧外延层54的PN结)间的泄漏。
罩盖层61例如为非掺杂或者掺杂了若干的Mg(P型杂质部)的半绝缘的较薄的GaN层。罩盖层61的组成并不限于GaN，也可以是InGaN或者AlGaN等。
例如，在罩盖层61为GaN层且用于剥离蓝宝石基板50的激光剥离的紫外激光的波长为248nm的情况下，优选罩盖层61的厚度在单元分离槽60的底部具有从60nm到150nm的厚度。这是因为，为了降低紫外激光向反射材料62的入射，而优选罩盖层61吸收用于激光剥离的紫外激光的大部分。因此，罩盖层61的厚度优选为，能够在光吸收系数较大的InGaN层中更薄，在光吸收系数较小的AlGaN层更厚。
接下来，如图44那样，形成第一透明导电膜图案55a以及第二透明导电膜图案55b。
接下来，如图45那样，形成保护膜57。此外，在图45中，保护膜57完全埋入单元分离槽60，但并不限于此，在单元分离槽60内部也可以存在没有保护膜57的空间。
接下来，如图46所示，在保护膜57中开设第一P侧接触孔58a及第二P侧接触孔58b和N侧接触孔59。
接下来，如图47所示，形成第一P侧独立电极42a及第二P侧独立电极42b和N侧布线电极43。
接下来，如图48所示，在台面56间的凹部之中埋入反射材料62。另外，当在单元分离槽60内部存在没有保护膜57的空间的情况下，在该空间内也埋入反射材料62。如图48所示，在反射材料62与蓝宝石基板50之间存在罩盖层61。由于该罩盖层61吸收用于激光剥离的紫外激光的大部分，因此降低了紫外激光向反射材料62的入射。因此，降低由紫外激光引起的反射材料62的损伤，从而能够抑制反射材料62的蓝宝石基板50侧产生的反射材料62的变质或者变形等的异常的产生，从而能够提高发光阵列30的合格品率。
〔第七实施方式〕
若基于图49～图55对本发明的另一第七实施方式进行说明，则如以下那样。此外，为了便于说明，对与在上述实施方式中说明的部件具有相同的功能的部件标注相同的附图标记，并省略其说明。
在本第七实施方式所涉及的LED显示芯片1中，发光阵列30经由与上述第一、二实施方式不同的组装工序而搭载于集成电路芯片20。除由制造工序的不同引起的结构的不同之外，本第七实施方式所涉及的LED显示芯片1与上述第二实施方式所涉及的LED显示芯片1为相同结构，并能够应用于上述第三至五实施方式所涉及的LED显示芯片1。另外，本第七实施方式所涉及的发光阵列30的组装工序也能够应用于上述第一实施方式所涉及的发光阵列30。
在本第七实施方式所涉及的发光阵列30的组装工序中，能够降低将蓝宝石基板50从发光阵列30剥离时可能产生的反射材料62的损伤，从而能够抑制发光阵列30与集成电路芯片20之间以及发光阵列30内部(发光单元31彼此之间、发光单元31与布线单元32之间、布线单元32彼此之间)的空隙产生。由此，能够提高LED显示芯片1的制造成品率。
(发光阵列的制造)
本第七实施方式所涉及的发光阵列30在未埋入有反射材料62的状态下与集成电路芯片20接合。因此，本第七实施方式所涉及的发光阵列30在经过图30～图34所示那样的工序之后，不经过图35及图36所示那样的工序。
(发光阵列的搭载)
以下，参照图49～图55详细地对将本第七实施方式所涉及的发光阵列30搭载于集成电路芯片20的组装工序进行说明。图49～图55依次表示一系列的工序例，因此为了简便，对于表示之前的工序的图中记载的附图标记，适当省略表示之后的工序的图中的记载。
本第七实施方式所涉及的发光阵列30的制造工序除工序的顺序部分不同的方面以外，与上述第二实施方式所涉及的发光阵列30的制造工序相同。因此，为了便于说明，对于与在上述第一、二实施方式中说明的内容相同的内容，省略其说明。
图49～图55是依次表示搭载本第七实施方式所涉及的发光阵列30的组装工序例的图。
如图49所示，针对经过图30～图34所示那样的工序之后的发光阵列30，对蓝宝石基板50进行研磨而使其变薄。此外，如图24所示，在将发光阵列30转换到剥离用基板63与转印用基板64的情况下，也可以不对蓝宝石基板50进行研磨。
接下来，如图50所示，使发光阵列30上下翻转并进行对位，从而配置在集成电路芯片20之上。而且，通过树脂层65将发光阵列30粘合于集成电路芯片20。本工序与图17的工序相同。
接下来，如图51所示，将蓝宝石基板50从发光阵列30剥离。此外，如图24所示，在将发光阵列30转移到剥离用基板63与转印用基板64的情况下，将转印用基板64从发光阵列30剥离。
接下来，如图52所示，在集成电路芯片20之上形成单元分离槽60，并将发光单元31以及布线单元32相互分离。在将发光阵列30粘合于集成电路芯片20之前形成单元分离槽的情况下，有可能会因(i)主要由GaN构成的发光阵列30、(ii)集成电路芯片20、(iii)埋入发光单元31间的反射材料62的热膨胀系数之差而引起基于热压接时的温度变化的位置偏移。根据本第七实施方式所涉及的组装工序，在将发光阵列30粘合于集成电路芯片20之后，形成单元分离槽，反射材料62配置在单元分离槽内，因此能够降低引起基于热压接时的温度变化的位置偏移的可能性。
接下来，如图53所示，通过加热以及加压(热压接)，使P侧电极46之上的微凸起66紧贴于P侧独立电极42，使N侧电极47之上的微凸起66紧贴于N侧布线电极43。在本实施方式中，在热压接时，各发光单元31以及布线单元32被相互单元分离。因此，基于主要由GaN构成的发光阵列30与主要由Si构成的集成电路芯片20的热膨胀系数之差引起的位置偏移完全不会成为问题。
接下来，如图54所示，在发光阵列30的外侧的集成电路芯片20之上形成平坦化层67。此时，优选在布线单元32与集成电路芯片20之间也填充平坦化层67。此外，平坦化层67也可以使用与反射材料62同种的材料，也能够进行工序的统一。
接下来，如图55所示，在发光单元31彼此之间、以及发光单元31与布线单元32之间填充反射材料62。由于在热压接完成后填充反射材料62，因此不易在反射材料62中产生空隙。若在反射材料62中存在空隙，则会因空隙使反射材料62的反射发生变化，因此有时发光单元31的发光强度会发生变动。根据本第七实施方式所涉及的组装工序，由于在反射材料62中不易产生空隙，因此能够降低发光单元31的发光强度的分散。
此外，在本实施方式中，在如图50所示发光阵列30与集成电路芯片20贴合且如图51所示去除蓝宝石基板50之后，如图52所示形成了单元分离槽60，但本发明的范围并不限于此。例如，也可以如第二实施方式中的图35那样，在单元分离槽60形成之后，未形成反射材料62(未经过图36的工序)，而如图17所示将发光阵列30搭载在集成电路芯片20上之后，去掉图52的工序，再进行图51、图53～图55的工序。(由于单元分离槽60已经形成于发光阵列30，因此不需要图52的工序。)在该情况下，由于不需要在硅晶圆W1(硅基板45)上进行单元分离槽60的形成这样的发光阵列30的加工，因此硅晶圆W1工序不会被化合物半导体材料污染，从而不需要向专用装置等的投资等。
〔第八实施方式〕
若基于图56、图57对本发明的另一第八实施方式进行说明，则如以下那样。此外，为了便于说明，对于与在上述实施方式中说明的部件具有相同的功能的部件，标注相同的附图标记，并省略其说明。本实施方式与第一实施方式相比，在将具有非易失性存储器的电流调整电路与各像素的驱动电路分开设置的方面不同。
在本实施方式中，如图56所示，设置用于针对集成电路芯片20与像素驱动电路阵列部24分开地调整在各像素的发光单元31中流通的电流的电流调整电路阵列部92。此外，像素驱动电路阵列部24、电流调整电路阵列部92均由相同的M行N列构成。阵列可以被分割为多个，只要以电气的方式成为M行N列的结构即可。另外，像素驱动电路阵列部24也可以预先包含多余的(比M×N个多)像素驱动电路阵列部，以便能够替换阵列内部的不良单元。另外，电流调整电路阵列部92也多余地成为与像素驱动电路阵列部24相同数量、或者理想得是电流调整电路阵列部92比像素驱动电路阵列部24多。
除附带于电流调整电路阵列部92而用于选择像素驱动电路阵列部24的行选择信号线71(M根)的行选择电路部95以外，设置有用于选择电流调整电路阵列部92的第二行选择信号线97(M根)的第二行选择电路部94。另外，设置有用于控制第二列信号线96的第二列信号线控制电路部93。驱动电路90根据第二列信号线96而不根据列信号线72驱动发光单元31。为了明确地进行区分，标注“第一”，在本实施方式以后以及下面的第九实施方式中，将行选择电路部22、列信号输出电路部23、行选择信号线71、列信号线72、行选择信号Rol、以及列信号CS分别称为第一行选择电路部22、第一列信号输出电路部23、第一行选择信号线71、第一列信号线72、第一行选择信号Rol、以及第一列信号CS。
另外，第一列信号输出电路部23的输出经由各第一列信号线72(N根)而传递至电流调整电路阵列部92的构成要素亦即电流调整电路91。电流调整电路91具有非易失性存储器，能够针对每个像素调整驱动电流的电流量。调整后的驱动电流经由第二列信号线96(N根)而向驱动电路90传递。第二列信号线控制电路部93对第二列信号线96单独进行控制。
在图57中表示本实施方式所涉及的驱动电路90与电流调整电路91的例子。驱动电路90连接到传递第一行选择电路部95输出的第一行选择信号Rol的第一行选择信号线71、传递电流调整电路阵列部92输出的电流信号的第二列信号线96、供给电源的电源线73、以及提供接地GND的GND线74。另外，驱动电路90具备行选择晶体管75、电压保持电容器76、驱动晶体管77、以及P侧电极46。而且，当在集成电路芯片20搭载有发光阵列30时，驱动电路90与发光单元31连接。与驱动电路70相比，驱动电路90不具有测试晶体管80、非易失性存储晶体管78、测试端子81、以及栅极控制信号线79，从而被简化而成为被简化的简单的电路结构。该结构能够减少元件数量、布线数量，因此在将像素尺寸缩小并减少LED显示芯片的情况下，是非常有利的。此外，为了与后述的电流调整电路91的构成要素明确地进行区分，在本实施方式以后以及下面的第九实施方式中，将行选择晶体管75以及驱动晶体管77分别称为第一行选择晶体管75以及第一驱动晶体管77。
另一方面，在电流调整电路91中，在电源线99与GND线98之间，通过串联配置第二驱动晶体管100、非易失性存储晶体管102、以及第二行选择晶体管101而形成串联电路。第二驱动晶体管100的栅极电极与第二列信号线96、第二驱动晶体管100的源极电极以及非易失性存储晶体管102的漏极电极连接。非易失性存储晶体管102的栅极电极与列信号线72连接。第二行选择晶体管的栅极电极与第二行选择信号线97相连。优选第二驱动晶体管100与第一驱动晶体管77为相同尺寸、相同性能，优选连接到电流调整电路91的电源线99的电压与连接到驱动电路90的电源线73的电压相同。在图57中，第二行选择晶体管101相对于非易失性存储晶体管102配置在GND侧，但非易失性存储晶体管102也可以相对于第二行选择晶体管101配置在GND侧。若将第二行选择信号线97激活，则从第一列信号输出电路部23经由第一列信号线72输出的第一列信号CS输入至非易失性存储晶体管102的栅极电极，并根据第一列信号CS的电压的大小控制该串联电路中流通的参考电流Iref。
根据参考电流Iref的电流量，确定第二驱动晶体管100的栅极电位，第二列信号线96的电位与第二驱动晶体管100的栅极电位为同级。将该第二列信号线96的电位设为第二列信号CS2。此外，优选在第二行选择信号线97被激活的时间点，第二列信号线96的电位处于与电源线73相同的电位电平。在确定第二驱动晶体管100的栅极电位之后，连接到对应的驱动电路90的第一行选择信号线71被激活，将第一行选择晶体管75接通，第二列信号CS2经由第二列信号线96被输入至第一驱动晶体管77的栅极电极。之后，将从第二行选择信号线97的激活至第一驱动晶体管77的栅极电极的输入归纳称为“写入”。
因此，根据第二列信号CS2的电位的大小，决定发光单元31中流通的驱动电流I的电流量。若确定第一驱动晶体管77的栅极电位，则第一行选择晶体管75被断开，但通过电压保持电容器76将驱动晶体管的栅极电位保持为输入的第二列信号CS2的电位，接着，持续流通有根据输入的第二列信号CS2的电压的大小确定的驱动电流I，直至第一行选择晶体管75接通为止。此外，电压保持电容器76除特别作为元件装入以外，也能够通过布线间的容量、驱动晶体管77的栅极容量进行替代。
电流调整电路91与驱动电路90构成所谓电流反射镜电路，电流调整电路91中流通的参考电流Iref、与驱动电路90中流通的驱动电流I相等。因此，能够进行以下那样的各种调整。
(调整1)想到了即使流通一定大小的电流，在发光单元31完全不发光的情况下，该发光单元31成为短路不良。因此，提高非易失性存储晶体管102的阈值，在通常的第一列信号CS的范围，设定为不流通参考电流Iref。由此，第二列信号CS2成为极高的电压，第一驱动晶体管77断开，不流通驱动电流I。
(调整2)当流通一定大小的电流时，在发光单元31的发光量不足的情况下，降低非易失性存储晶体管102的阈值，并增加参考电流Iref。由此，第二列信号CS2成为较低的电压，第一驱动晶体管77中流通的驱动电流I增加，发光量增加。
(调整3)当流通一定大小的电流时，在发光单元31的发光量过剩的情况下，提高非易失性存储晶体管102的阈值，并减少参考电流Iref。由此，第二列信号CS2变成较高的电压，第一驱动晶体管77中流通的驱动电流I减少，发光量降低。
即，根据本实施方式所涉及的结构，既能够使驱动电流I的电流量增减、也能够进行遮断、能够将不良像素变为黑色像素、也能够降低灰度偏差。
在本结构中，针对驱动电路90(i，j)(i行j列的驱动电路，以下是同样的)的驱动电流I的电流控制，针对每行如以下那样来进行。
·通过第二行选择电路部94(i)，将行i的第二行选择信号线97(i)激活，第一列信号输出电路部23将像素(i，j)的第一列信号CS(i，j)输出至N根第一列信号线72(j)。如上述那样，各像素的电流调整电路91(i，j)输出调整为第二列信号线96(j)的第二列信号CS2(i，j)。
·接下来，行选择电路部95将行i的第一行选择信号线71(i)激活，第二列信号CS2(i，j)被写入各驱动电路90(i，j)中。
·之后，第一行选择信号线71(i)不被激活。
因此，第二列信号线控制电路部93在第二行选择信号线97(i)被激活之前，将第二列信号线96(j)设定为与电源线73和该电源线99相同的电压电平。另外，第二列信号线控制电路部93第二行选择信号线97(i)被激活之后，直至第一行选择信号线71(i)被激活、向各驱动电路90(i，j)写入第二列信号CS2(i，j)为止的期间，使第二列信号线96(j)成为从第二列信号线控制电路部93浮动的浮动状态。另外，第二列信号线控制电路部93在第一行选择信号线71(i)不被激活时，具有将第二列信号线96(j)返回到与电源线73相同的电平的功能。此外，如以上那样，针对每一行依次进行向驱动电路90(i，j)的写入，但关于列方向，通常针对多行或者所有行归纳排列起来实施所述写入。
非易失性存储晶体管102的阈值控制顺序例如如下那样。在调整非易失性存储晶体管102的阈值之前的阶段，临时记录全部发光单元的发光量。根据与规定的发光量的比较，与调整1～调整3的各情况相应地进行阈值的调整。如调整1、3的情况那样，在提高阈值的情况下，将第二行选择信号线97激活，将写入用的电压从第二列信号线控制电路部93输出至第二列信号线96。在该状态下，由第一列信号输出电路部23对第一列信号线72施加写入栅极脉冲。由此，能够提高阈值。
通常，根据施加的写入栅极脉冲数，能够调整阈值的提高幅度。在像调整2那样需要降低阈值的情况下，由第二列信号线控制电路部93对第二列信号线96施加消除用的电压，由第一列信号输出电路部23对第一列信号线72施加消除栅极脉冲(负电压)。同样地，能够根据施加的消除栅极脉冲数，调整阈值的下降幅度。如以上那样，调整各个电流调整电路91的非易失性存储晶体管102的阈值，再次对全部发光单元的发光量进行评价，如果有需要，则反复调整阈值即可。像这样通过一次或者多次的阈值调整，短路像素变为黑色像素，能够降低发光量的偏差。由此，能够以较高的成品率生产均匀性优异的LED显示芯片。
此外，在图57的驱动电路90中，由于没有图7的测试晶体管80，因此在发光阵列30粘贴前，无法对像素的驱动电路90进行测试，但也可以构成为对驱动电路90添加测试晶体管80，在发光阵列30粘贴前对集成电路芯片20的驱动电路90进行测试。
在本结构中，发光单元31与第一实施方式相同。即，发光阵列30分别在第一面与第二面具有电极。但是，本发明的范围并不限于此。例如，也可以为发光单元31在第一面具有P侧独立电极42和N侧电极，集成电路芯片20的各像素与P侧电极46一起具有N侧电极47的结构。
在本结构中，由nMOS构成第一行选择晶体管75，但通过使第一行选择信号线71的极性翻转，也能够将pMOS用作第一行选择晶体管。理想的是，利用使用pMOS/nMOS双方的传输栅极，由此使第二列信号线96的电压不会受到第一行选择晶体管75的阈值的影响而能够传递至第一驱动晶体管77。另外，第一驱动晶体管77能够为nMOS的结构，并不限于pMOS。
〔第九实施方式〕
若基于图58对本发明的另一第九实施方式进行说明，则如以下那样。此外，为了便于说明，对与在上述实施方式中说明的部件具有相同的功能的部件，标注相同的附图标记，并省略其说明。本实施方式与第八实施方式相比，电流调整电路的结构不同。
在图58中示出本实施方式所涉及的驱动电路90与电流调整电路91A的例子。驱动电路90与前述的第八实施方式相同。在电流调整电路91A中，通过在电源线99A与GND线98之间串联配置第二驱动晶体管100、非易失性存储晶体管102、以及第二行选择晶体管101而形成串联电路。第二驱动晶体管100的栅极电极与列信号线72连接。非易失性存储晶体管102的栅极电极与栅极控制信号线79连接。第二行选择晶体管的栅极电极与第二行选择信号线97相连。优选第二驱动晶体管100与第一驱动晶体管77为相同尺寸、相同性能，优选连接到电流调整电路91A的电源线99A的电压与连接到驱动电路90的电源线73的电压相同。在图58中，第二行选择晶体管101相对于非易失性存储晶体管102配置在GND侧，但也可以非易失性存储晶体管102相对于第二行选择晶体管101配置在GND侧。若第二行选择信号线97被激活，则从第一列信号输出电路部23经由第一列信号线72输出的第一列信号CS输入至第二驱动晶体管100的栅极电极，根据第一列信号CS的电压的大小控制中该串联电路中流通的参考电流Iref。此时，参考电流的大小也会受到非易失性存储晶体管102的阈值影响。
根据该参考电流Iref的电流量确定第二列信号线96的电位、即第二列信号CS2。此外，优选在第二行选择信号线97被激活的时间点，第二列信号线96的电位处于与电源线73相同的电位电平。若确定第二列信号CS2，则将连接到对应的驱动电路90的第一行选择信号线71激活，将第一行选择晶体管75接通，第二列信号CS2经由第二列信号线96被输入至第一驱动晶体管77的栅极电极。
因此，根据第二列信号CS2的电压的大小，决定发光单元31中流通的驱动电流I的电流量。若确定第一驱动晶体管77的栅极电位，则第一行选择晶体管75被断开，但通过电压保持电容器76将驱动晶体管的栅极电位保持为输入的第二列信号CS2的电位，接着持续流通根据输入的第二列信号CS2的电压的大小确定的驱动电流I，直至第一行选择晶体管75断开之前。栅极控制信号线79对所有的电流调整电路91A的、非易失性存储晶体管102施加相同的电压，根据各非易失性存储晶体管102的阈值调整参考电流。
在本实施方式中，列信号线72与第二驱动晶体管100的栅极电极连接，非易失性存储晶体管102的栅极电极与专用的栅极控制信号线79连接。在第八实施方式中，由于第一列信号输出电路部23的输出被输入至非易失性存储晶体管102的栅极电极，因此，通常，与第二列信号CS2相比，第一列信号CS为较大的值。在本实施方式中，由于第一列信号输出电路部23输出的第一列信号CS被输入至与第一驱动晶体管77类似的第二驱动晶体管100的栅极电极，因此第一列信号CS与第二列信号CS2能够成为没有较大差别的结构。因此，第一列信号输出电路部23输出的第一列信号CS的电压下降，从而能够降低功耗。另外，由于能够由低电压的晶体管构成第一列信号输出电路部23，因此能够缩小电路面积。
根据发光单元31的发光量，非易失性存储晶体管102的阈值控制除通过向栅极控制信号线79施加的脉冲进行以外，基本上与第八实施方式相同。在本结构中，由于不需要从列信号线72施加写入、消除用所需的较高的电压，因此第一列信号输出电路部23能够由低电压晶体管构成。因此，具有能够缩小第一列信号输出电路部23的电路面积这样的优点。
在本结构中，与第八实施方式同样地，短路像素变为黑色像素，能够降低发光量的偏差。由此，能够以较高的成品率生产均匀性优异的LED显示芯片。而且，具有缩小第一列信号输出电路部23的面积，从而能够降低功耗这样的效果。
〔第十实施方式〕
若基于图59～图63对本发明的另一第十实施方式进行说明，则如以下那样。此外，为了便于说明，对于与在上述实施方式中说明的部件具有相同的功能的部件，标注相同的附图标记，并省略其说明。
图59是表示第十实施方式所涉及的LED显示芯片1a的简要结构的剖视图。
如图59所示，本第十实施方式所涉及的LED显示芯片1a与第一实施方式所涉及的LED显示芯片1相比，在极性翻转的方面上不同。此外，本第十实施方式所涉及的LED显示芯片1a也与其他实施方式所涉及的LED显示芯片1同样地，也能够进行具备波长转换层等的各种变形。
如图59所示，发光单元31a包括：化合物半导体层51a，其通过依次层叠N侧外延层52a、发光层53、以及P侧外延层54而成；保护膜57，其用于保护化合物半导体层51a；P侧共用电极38(第二电极)，其与P侧外延层54接触；以及N侧独立电极44a(第一电极)，其与N侧外延层52a连接。与图2所示的第一实施方式所涉及的发光单元31不同，在图59所示的第十实施方式所涉及的发光单元31a中，N侧外延层52a配置在集成电路芯片20a侧(第一面侧)，P侧外延层54配置在显示面侧(第二面侧)。因此，在本第十实施方式的发光单元31a中，N侧独立电极44a针对每个发光单元31a单独地设置，P侧共用电极38以横跨多个发光单元31a的方式设置为一体。
另一方面，布线单元32a(连接单元)包含化合物半导体层51a、保护膜57与P侧共用电极38(第四电极)、以及与N侧外延层52a连接的P侧布线电极44b(第三电极)。P侧布线电极44b设置于集成电路芯片20a侧的面(第三面)。布线单元32a具有N侧外延层露出区域35a和P侧电极区域39，N侧外延层52a在与集成电路芯片20a侧相反的面(第四面)的N侧外延层露出区域35a露出，P侧共用电极38覆盖露出的N侧外延层52a。P侧共用电极以横跨发光单元31a以及布线单元32a的方式连续地延伸设置。
另外，针对本第十实施方式所涉及的集成电路芯片20a与第一实施方式所涉及的集成电路芯片20，极性也被翻转。集成电路芯片20a对应于各像素40，具有与各N侧独立电极44a分别连接的N侧电极47a(第一驱动电极)。集成电路芯片20a具有与布线单元32a的P侧布线电极44b连接的P侧电极46c(第二驱动电极)。
在布线单元32a的内部，P侧共用电极38与P侧布线电极44b经由N侧外延层露出区域35a的N侧外延层52a连接。因此，发光阵列30a的P侧共用电极38通过N侧外延层52a、P侧布线电极44b以及微凸起66而与集成电路芯片20a的P侧电极46c连接。
像以上那样，与第一实施方式进行比较，本第十实施方式的发光阵列30a的极性翻转，但另一方面，发光单元31a、布线单元32a以及集成电路芯片20a的连接关系相同。
(驱动电路)
图60是表示第十实施方式所涉及的驱动电路70a的一个例子的电路图。此外，驱动电路70a并不限于图7所示的例子，也能够将各种公知的像素驱动电路的电路结构与作为非易失性存储器发挥功能的各种电路元件组合起来使用。
为了像上述那样使极性翻转，本第十实施方式所涉及的驱动电路70a与第一实施方式所涉及的驱动电路70相比，极性也被翻转。另一方面，由于像上述那样连接关系不变，因此动作本身不变。
图60所示的驱动电路70a除发光单元31a配置在电源电压Vcc侧的方面和驱动晶体管77c由NMOS晶体管构成的方面这两个方面以外，是与图7所示的驱动电路70类似的结构。此外，虽然在非易失性存储晶体管78的GND侧配置驱动晶体管77c，但也可以在驱动晶体管77c的GND侧配置非易失性存储晶体管78。
LED显示芯片1a除发光单元31a和布线单元32a以外，也可以包含虚设单元36。虚设单元36可以具有虚设电极44c，集成电路芯片20a也可以具有对应的虚设电极48。通过对应的虚设电极44c与虚设电极48连接，能够将虚设单元36固定在集成电路芯片20a上。虚设单元36的目的在于，例如配置在没有驱动电路70a的部分的集成电路芯片20a上，提高LED显示芯片1a表面的平坦性，并易于形成波长变化层。另外，也可以具有用于将LED显示芯片1a与布线基板等连接的焊盘49、基板贯通布线(TSV)，也可以具有用于为此的外部连接的接合区域37。
(制造工序)
图61～63是依次表示制造本第十实施方式所涉及的LED显示芯片1a的制造工序例的图。此外，图61～62依次表示一系列的工序例，因此为了简便，对于在表示之前的工序的图中记载的附图标记，适当省略表示之后的工序的图中的记载。
以下，参照图61～图62来详细地对制造LED显示芯片1a的制造工序例进行说明。
首先，如图61的(a)所示，准备生长化合物半导体层51的生长基板50a，在生长基板50a之上以包含缓冲层等的方式生长N侧外延层52a，并依次生长发光层53、P侧外延层54。生长基板50a例如为硅基板，优选将(111)面用作生长面。此外，优选N侧外延层52a为了沿膜厚方向导通而预先对整体进行n型掺杂。也可以在P侧外延层54上层叠透明导电膜。然后，在P侧外延层54侧经由粘接层29将化合物半导体层51a粘贴于剥离用基板63。
接下来，如图61的(b)所示，去除生长基板50a。在生长基板50a为硅基板的情况下，能够将磨削、研磨、等离子蚀刻、湿式蚀刻等组合来进行去除。接下来，如图61的(c)所示，在露出的N侧外延层52a面形成N侧电极层44。N侧电极层44为与化合物半导体层51a接触且界面反射率高的金属薄膜，例如为包含铝或银等的薄膜的金属多层膜。
接着，如图62的(a)所示，使粘接于剥离用基板63的化合物半导体层51a以及N侧电极层44贴合于集成电路芯片20a，并将剥离用基板63从化合物半导体层51a剥离。此时，N侧电极层44与集成电路芯片20a上的P侧电极46c、N侧电极47a、虚设电极48连接。这里应注意的是，该工序不需要精密的对位。只要能够将晶圆彼此、即形成有集成电路芯片20a的晶圆与粘接有化合物半导体层51的剥离用基板63接合即可，不需要精密地将电极彼此对准。电极连接方法可以与第一实施方式相同，也可以是各自的电极的直接连接。另外，在图62的(a)中，集成电路芯片20a上的P侧电极46c、N侧电极47a、以及虚设电极48以在基板表面上突出的方式绘制，但也可以像镶嵌布线那样，形成于基板内部并仅露出表面。
接下来，如图62的(b)所示那样，形成台面56a。在台面56a的区域中，通过蚀刻局部地去除N侧外延层52a的一部分、发光层53以及P侧外延层54。台面56a形成在发光单元31a与布线单元32a的P侧电极区域39、以及虚设单元36a的外周。在布线单元32a的N侧外延层露出区域35、以及形成焊盘49的区域中，将发光层53与P侧外延层54完全去除而使N侧外延层52a露出。此外，优选台面56a的倾斜侧面相对于LED显示芯片1a的显示面倾斜35度以上且55度以下，特别优选倾斜约45度。根据该倾斜角度，能够以与LED显示芯片1a的显示面大致正交的方式反射与LED显示芯片1a的显示面大致平行地从发光层53射出的光，并在N侧独立电极44a与N侧外延层52a的界面再次进行反射，从而能够沿LED显示芯片1a的显示面方向提取，从而更加提高提取效率。
接着，如图62的(c)所示，利用保护膜57覆盖化合物半导体层51a的上表面整体，如图62的(d)所示，形成单元分离槽60a。此时，N侧电极层44也在各单元后被分割，在发光单元31a中成为N侧独立电极44a，在布线单元32a中成为P侧布线电极44b，在虚设单元36a中成为虚设电极44c。将焊盘49上的化合物半导体层51a去除。
接着，如图63的(a)所示那样，利用反射材料62填埋单元分离槽。此时，N侧外延层露出区域35以及接合区域37未被反射材料62覆盖，或者在临时覆盖之后去掉反射材料62。接着，如图63的(b)所示，(i)在发光单元31a上的保护膜57形成P侧接触孔58a，(ii)在布线单元32a之上的保护膜57，以横跨N侧外延层露出区域35a以及P侧电极区域39的方式形成N侧接触孔59a。此外，N侧接触孔59a也可以不形成在P侧电极区域39，而仅形成在N侧外延层露出区域35a。
接着，如图63的(c)所示那样，形成P侧共用电极38。图62以及图63所示的以上的工序全部能够在形成有集成电路芯片20a的晶圆上实施。这样，在形成有集成电路芯片20a的晶圆上完成LED显示芯片1a之后，能够进行芯片分割。
在本结构以及本制造方法中，如上述那样，由于能够在形成集成电路芯片20a的晶圆上完成LED显示芯片1a，因此制造过程中的LED显示芯片1a以及LED显示芯片1a的制造工序的清洁度的维持较为容易，可实现高成品率，并能够降低成本。而且，不需要精密地将发光单元31a相对于集成电路芯片20a对准，从而能够在短时间之内使发光阵列30a贴合于集成电路芯片20a。因此，具有通过提高生产率而能够降低制造成本这样的优点。如以上那样，在本实施方式中，在第一实施方式的优点的基础上，由于能够通过不需要芯片间的精密对准的晶圆彼此的接合来形成LED显示芯片，因此具有生产率非常高的方面、进一步使用清洁度高的制造工序来以高成品率进行生产这样的优点。
〔总结〕
本发明的方式1所涉及的显示装置(LED显示芯片1、蓝色LED显示芯片1B、绿色LED显示芯片1G、红色LED显示芯片1R、显示系统7、LED显示芯片1a)具备：多个发光单元(31、31a)，其包含至少一个发光元件(第一、八、九实施方式中的发光单元31本身、第二至七实施方式的第一LED41a以及第二LED41b、第十实施方式中的发光单元31a本身)，并且具有第一面和上述第一面的相反侧的第二面；和集成电路装置(集成电路芯片20、20a)，其包含构成为分别驱动上述多个发光单元的多个驱动电路(70、70a、90)，并且具有搭载有上述多个发光单元的搭载面，上述第一面与上述搭载面相对，各发光元件在上述第一面具备第一电极(P侧独立电极42、42a、42b、N侧独立电极44a)，各驱动电路为包含非易失性存储器(78、78a、78b、78c、78d、102)的结构，非易失性存储器(78、78a、78b、78c、78d、102)构成为在上述搭载面具备连接到对应的发光单元所包含的发光元件的第一电极的第一驱动电极(P侧电极46、46a、46b、N侧电极47a)，并控制向上述第一驱动电极的电流供给。
根据上述结构，驱动电路包含非易失性存储器，非易失性存储器构成为在上述搭载面具备连接到对应的发光单元所包含的发光元件的第一电极的第一驱动电极，并控制向上述第一驱动电极的电流供给。因此，非易失性存储器能够控制向发光元件的第一电极的电流供给，因此能够调整发光元件的发光强度，或者使发光元件不发光。
通过发光元件的发光强度的调整，各发光单元的发光强度能够调整为该显示装置所要求的发光强度的范围，因此能够提高发光单元的制造成品率，从而能够以低缺陷且高成品率制造显示装置。
本发明的方式2所涉及的显示装置(LED显示芯片1、蓝色LED显示芯片1B、绿色LED显示芯片1G、红色LED显示芯片1R、显示系统7、LED显示芯片1a)在上述方式1的基础上，也可以构成为，上述非易失性存储器(78、78a、78b、78c、78d、102)构成为针对各驱动电路(70、70a、90)单独地控制向上述第一驱动电极(P侧电极46、46a、46b、N侧电极47a)的电流供给。
根据上述结构，向上述第一驱动电极的电流供给针对各驱动电路的每一个被单独地控制。因此，各驱动电路能够单独地控制对应的发光单元。
本发明的方式3所涉及的显示装置(LED显示芯片1、蓝色LED显示芯片1B、绿色LED显示芯片1G、红色LED显示芯片1R、显示系统7、LED显示芯片1a)在上述的方式1或者2的基础上，上述非易失性存储器(78、78a、78b、78c、78d、102)也可以构成为能够遮断向上述第一驱动电极的电流供给。
根据上述结构，非易失性存储器能够遮断向发光元件的电流供给。因此，在存在不良的发光元件的情况下，能够遮断向不良的发光元件的电流供给。不良的发光元件会进行异常发光或者电流向相邻的其他发光元件泄漏，因此理想的是，遮断向不良的发光元件的电流供给。
本发明的方式4所涉及的显示装置(LED显示芯片1、蓝色LED显示芯片1B、绿色LED显示芯片1G、红色LED显示芯片1R、显示系统7、LED显示芯片1a)在上述方式1～3中的任一项的基础上，也可以构成为，上述非易失性存储器(78a、78b、78c、78d、102)构成为能够进行向上述第一驱动电极的电流供给的电流量的减少以及增大中的至少一方。
根据上述结构，非易失性存储器能够增减向发光元件的电流量。因此，通过对向各发光单元所包含的发光元件的电流供给的电流量进行增减，能够增大或者减小各发光单元的发光强度。例如，在上述多个发光单元之间的各发光单元的发光强度分散的情况下，调整电流供给以降低各发光单元的发光强度之差，从而能够降低显示装置显示的图像的不匀。
本发明的方式5所涉及的显示装置(LED显示芯片1、蓝色LED显示芯片1B、绿色LED显示芯片1G、红色LED显示芯片1R、显示系统7)在上述方式1～4中的任一项的基础上，也可以构成为，各发光单元(31)包含多个发光元件(第一LED41a以及第二LED41b)。
根据上述结构，各发光单元包含多个发光元件，非易失性存储器能够控制向各发光元件的电流供给。因此，非易失性存储器能够对一个发光单元所包含的多个发光元件中的一部分的发光元件进行电流供给，对其他发光元件遮断电流供给。
在局部产生发光元件的不良，相邻的发光元件均为不良的概率非常低。而且，一个发光单元所包含的多个发光元件全部为不良的概率更低。因此，只要包含一个合格品的发光元件，则作为发光单元成为合格品，因此能够极力提高发光单元为合格品的概率。因此，能够提高发光单元以及层叠有多个发光单元的发光阵列的制造成品率。
另外，LED等发光元件的发光效率通常为，若电流密度过高则降低。因此，在以发光效率降低的高电流密度使用发光单元的情况下，使用更多的发光元件会使各发光元件的电流密度变低，从而使各发光元件的发光效率变高。因此，通过调整同时使用的发光元件的数量，能够调整作为发光单元的发光强度。
本发明的方式6所涉及的显示装置(LED显示芯片1、蓝色LED显示芯片1B、绿色LED显示芯片1G、红色LED显示芯片1R、显示系统7)在上述方式1～5中的任一项的基础上，也可以构成为，各发光单元(31)所包含的发光元件(第一LED41a以及第二LED41b)为两个以上，在各发光单元中，两个以上的发光元件的第一电极为独立的，两个以上的发光元件的第二电极为一体的，在各驱动电路(70)中，上述第一驱动电极(P侧电极46、46a、46b)为两个以上，上述非易失性存储器(78a、78b)构成为单独地控制向上述第一驱动电极的每一个的电流供给。
本发明的方式7所涉及的显示装置(LED显示芯片1、蓝色LED显示芯片1B、绿色LED显示芯片1G、红色LED显示芯片1R、显示系统7、LED显示芯片1a)在上述方式1～6中的任一项的基础上，还具备至少一个连接单元(布线单元32、32a)，至少一个该连接单元(布线单元32、32a)具有第三面、和上述第三面的相反侧的第四面，上述第三面与上述搭载面相对，各发光元件在第二面具备第二电极(N侧共用电极33、P侧共用电极38)，上述连接单元在上述第三面具备第三电极(N侧布线电极43、P侧布线电极44b)，上述第四面具备通过上述连接单元内部(N侧外延层52、52b)而与上述第三电极连接的第四电极(N侧共用电极33、P侧共用电极38)，上述集成电路装置(集成电路芯片20、20a)在上述搭载面具备通过上述集成电路装置内部而与各驱动电路(70、70a、90)连接的第二驱动电极(N侧电极47、P侧电极46c)，上述第二电极与上述第四电极连接，上述第三电极与上述第二驱动电极连接。
本发明的方式8所涉及的显示装置(LED显示芯片1、蓝色LED显示芯片1B、绿色LED显示芯片1G、红色LED显示芯片1R、显示系统7、LED显示芯片1a)具备：多个发光单元(31、31a)，其包含至少一个发光元件(第一、八、九实施方式中的发光单元31本身、第二至七实施方式中的第一LED41a以及第二LED41b、第十实施方式中的发光单元31a本身)，并且具有第一面、和上述第一面的相反侧的第二面；连接单元(布线单元32、32a)，其具有第三面、和上述第三面的相反侧的第四面；以及上述集成电路装置，其包含构成为对上述多个发光单元分别进行驱动的多个驱动电路(70、70a、90)，并且具有搭载有上述多个发光单元的搭载面，上述第一面以及上述第三面与上述搭载面相对，各发光元件在上述第一面具备第一电极(P侧独立电极42、42a、42b、N侧独立电极44a)，在第二面具备第二电极(N侧共用电极33、P侧共用电极38)，上述连接单元在上述第三面具备第三电极(N侧布线电极43、P侧布线电极44b)，在上述第四面具备通过上述连接单元内部而与上述第三电极连接的第四电极(N侧共用电极33、P侧共用电极38)，各驱动电路在上述搭载面具备与对应的发光单元所包含的发光元件的第一电极连接的第一驱动电极(P侧电极46、46a、46b、N侧电极47a)，上述集成电路装置在上述搭载面具备通过上述集成电路装置内部而与各驱动电路连接的第二驱动电极(N侧电极47、P侧电极46c)，上述第二电极与上述第四电极连接，上述第三电极与上述第二驱动电极连接。
根据上述结构，各发光元件的第二电极处于第一面的相反侧的第二面且与连接单元的第四电极连接。而且，连接单元的第三电极在连接单元内部与第四电极连接。因此，各发光元件的第二电极经由连接单元而与集成电路装置的第二驱动电极连接。
而且，根据上述结构，发光单元的第一面和连接单元的第三面均与集成电路装置的搭载面相对。因此，将处于第一面的第一电极连接到第一驱动电极的工序、和将处于第三面的第三电极连接到第二驱动电极的工序能够归纳为同一工序。另外，发光单元的第二面与连接单元的第四面均朝向集成电路装置的相反侧，因此能够容易地将各发光元件的第二电极连接到连接单元的第四电极，从而能够将第二电极与第四电极形成为一体。将第二电极与第四电极形成为一体能够减少用于制造显示装置的工序数，因此是优选的。
因此，由两个电极设置于相反朝向的面的发光元件，仅通过将双方的电极实质上倒装芯片接合，而能够连接到集成电路装置。因此，能够减少显示装置的制造工序中的用于连接的工序数。
本发明的方式9所涉及的显示装置(LED显示芯片1、蓝色LED显示芯片1B、绿色LED显示芯片1G、红色LED显示芯片1R、显示系统7、LED显示芯片1a)在上述方式7或者8的基础上，也可以构成为，上述发光单元(31、31a)配置成一组，上述连接单元(布线单元32、32a)配置于上述发光单元的一组的外周部。
根据上述结构，连接单元配置于上述发光单元的一组的外周部。因此，能够以不变更发光单元的配置的间隔(间距)的方式配置连接单元。
本发明的方式10所涉及的显示装置(LED显示芯片1、蓝色LED显示芯片1B、绿色LED显示芯片1G、红色LED显示芯片1R、显示系统7)在上述方式1～9中的任一项的基础上，也可以构成为，还具备平坦化层(67)，平坦化层(67)用于缓和上述发光单元(31)的上述第二面与上述集成电路装置(集成电路芯片20)的上述搭载面之间的高低差。
根据上述结构，可缓和集成电路装置与发光单元之间的高低差。因此，波长转换层等其他层的形成变容易。
本发明的方式11所涉及的显示装置(LED显示芯片1、蓝色LED显示芯片1B、绿色LED显示芯片1G、红色LED显示芯片1R、显示系统7)在上述方式10的基础上，也可以构成为，上述平坦化层(67)设置在上述搭载面的搭载有上述发光单元(31)的区域的外侧。
本发明的方式12所涉及的显示装置(LED显示芯片1、蓝色LED显示芯片1B、绿色LED显示芯片1G、红色LED显示芯片1R、显示系统7、LED显示芯片1a)在上述方式1～11中的任一项的基础上，也可以构成为，上述多个发光单元(31、31a)通过能够反射上述发光单元发出的光的反射材料(62)而相互分离。
本发明方式13所涉及的显示装置(LED显示芯片1、蓝色LED显示芯片1B、绿色LED显示芯片1G、红色LED显示芯片1R、显示系统7、LED显示芯片1a)具备多个发光单元(31、31a)，上述多个发光单元通过能够反射上述发光单元发出的光的反射材料(62)而相互分离。
根据上述结构，发光单元通过反射材料而相互分离。因此，在发光单元内部发出的光不会向发光单元彼此之间泄漏，而进入其他发光单元内部并从其他发光单元向外部射出。由此，能够使显示的图像的对比度提高。
本发明的方式14所涉及的显示装置(LED显示芯片1、蓝色LED显示芯片1B、绿色LED显示芯片1G、红色LED显示芯片1R、显示系统7)在上述方式1～13中的任一项的基础上，也可以构成为，还具备相对于上述发光单元中的至少一部分能够转换上述发光单元(31)发出的光的波长的波长转换层(68、68R、68B、68G)。
本发明的方式15所涉及的显示装置(LED显示芯片1、蓝色LED显示芯片1B、绿色LED显示芯片1G、红色LED显示芯片1R、显示系统7、LED显示芯片1a)在上述方式1～14中的任一项的基础上，也可以构成为，上述多个发光单元(31、31a)与构成所显示的图像的多个像素或者子像素一一对应。
本发明的方式16所涉及的显示装置的制造方法包括：发光单元形成工序，将包含至少一个发光元件(第一、八、九实施方式中的发光单元31本身、第二至七实施方式中的第一LED41a以及第二LED41b)，并且具有第一面和上述第一面的相反侧的第二面的多个发光单元(31)以上述第二面与第一异质基板(蓝宝石晶圆W2、蓝宝石基板50)相对的方式形成在上述第一异质基板之上；集成电路装置形成工序，形成包含构成为分别驱动上述多个发光单元的多个驱动电路(70、70a)并且具有搭载面的集成电路装置(集成电路芯片20)；发光单元搭载工序，将上述多个发光单元以上述第一面与上述搭载面相对的方式搭载在上述集成电路装置的上述搭载面；以及第一异质基板分离工序，从上述多个发光单元将上述第一异质基板选择性地分离，各发光元件在上述第一面具备第一电极(P侧独立电极42、42a、42b)，各驱动电路包含非易失性存储器(78、78a、78b、78c、78d、102)，非易失性存储器(78、78a、78b、78c、78d、102)构成为在上述搭载面具备第一驱动电极(P侧电极46、46a、46b)，并控制向上述第一驱动电极的电流供给，在上述发光单元搭载工序中，将各驱动电路的第一驱动电极连接到对应的发光单元所包含的发光元件的第一电极。
本发明的方式17所涉及的显示装置的制造方法在上述的方式16的基础上，也可以还包括发光单元分离工序，在上述发光单元形成工序中，将上述多个发光单元单片形成在同一上述第一异质基板(蓝宝石晶圆W2、蓝宝石基板50)之上，使上述多个发光单元(31)包含在一个发光阵列(30)中，并将一个发光阵列所包含的上述多个发光单元相互分离。
根据上述制造方法，能够通过发光阵列单位将多个发光单元单片形成在同一基板上。因此，能够以发光阵列单位形成并搭载多个发光单元，从而制造工序中的各种对位变容易。
根据上述制造方法，能够制造上述方式1所涉及的显示装置。
本发明的方式18所涉及的显示装置的制造方法在上述方式17的基础上，也可以在发光单元形成工序中，也可以在同一上述第一异质基板(蓝宝石晶圆W2、蓝宝石基板50)之上形成多个上述发光阵列(30)，并逐一地进行切断分离。
本发明的方式19所涉及的显示装置的制造方法也可以在上述方式18的基础上，在上述发光单元搭载工序中，将上述多个发光单元固定于上述集成电路装置之后，进行上述发光单元分离工序。
根据上述制造方法，上述发光单元分离工序在将多个发光单元固定于集成电路装置之后来进行。因此，在发光单元搭载工序中的固定时，多个发光单元未相互分离，因此不易产生由发光单元与集成电路装置的热膨胀系数之差以及发光单元搭载工序中的温度变化所引起的位置偏移。
本发明的方式20所涉及的显示装置的制造方法也可以在上述的方式16～19的基础上，经由上述发光单元搭载工序，将上述多个发光单元固定于上述集成电路装置之后，进行第一异质基板分离工序，而且，在此之后进行热压接工序。
根据上述制造方法，上述第一异质基板分离工序在将多个发光单元固定于集成电路装置之后来进行。因此，在发光单元搭载工序中的固定时，由于多个发光单元未相互分离，因此能够容易地执行固定工序。另外，需要高温的热压接工序在上述第一异质基板分离工序后进行，因此不易产生由发光单元与集成电路装置的热膨胀系数之差引起的位置偏移。
本发明的方式21所涉及的显示装置的制造方法也可以在上述方式16～20中的任一项的基础上，在上述集成电路装置形成工序中，在与上述异质基板(蓝宝石晶圆W2、蓝宝石基板50)不同的基板(硅晶圆W1、硅基板45)之上单片形成多个上述集成电路装置(集成电路芯片20)。
本发明的方式22所涉及的显示装置的制造方法也可以在上述方式16～21中的任一项的基础上，还包括：连接单元形成工序，将具有第三面和上述第三面的相反侧的第四面中的至少一个连接单元(布线单元32)以上述第四面与第二异质基板(蓝宝石晶圆W2、蓝宝石基板50)相对的方式形成在上述第二异质基板之上；连接单元搭载工序，将上述连接单元以上述第三面与上述搭载面相对的方式搭载于上述集成电路装置的上述搭载面；以及第二异质基板分离工序，将上述第二异质基板从上述发光单元选择性地分离，各发光元件在第二面具备第二电极，上述连接单元在上述第三面具备第三电极(N侧布线电极43)，在上述第四面具备通过上述连接单元内部(N侧外延层52)而与上述第三电极连接的第四电极(N侧共用电极33)，各驱动电路在上述搭载面具备第一驱动电极(P侧电极46、46a、46b)，上述集成电路装置在上述搭载面具备通过上述集成电路装置内部而与各驱动电路连接的第二驱动电极(N侧电极47)，在上述连接单元搭载工序中，将上述第三电极与上述第二驱动电极连接，显示装置的制造方法还具备将上述第二电极与上述第四电极连接的单元间连接工序。
本发明的方式23所涉及的显示装置的制造方法包括：发光单元形成工序，将包含至少一个发光元件(第一、八、九实施方式中的发光单元31本身、第二至七实施方式中的第一LED41a以及第二LED41b，并且具有第一面和上述第一面的相反侧的第二面的多个发光单元(31)以上述第二面与第一异质基板(蓝宝石晶圆W2、蓝宝石基板50)相对的方式形成在上述第一异质基板之上；连接单元形成工序，将具有第三面和上述第三面的相反侧的第四面中的至少一个连接单元(布线单元32)以上述第四面与第二异质基板(蓝宝石晶圆W2、蓝宝石基板50)相对的方式形成在上述第二异质基板之上；集成电路装置形成工序，形成包含构成为分别驱动上述多个发光单元的多个驱动电路(70、70a)，并且具有搭载面的集成电路装置(集成电路芯片20)；发光单元搭载工序，将上述多个发光单元以上述第一面与上述搭载面相对的方式搭载于上述集成电路装置的上述搭载面；连接单元搭载工序，将上述连接单元以上述第三面与上述搭载面相对的方式搭载于上述集成电路装置的上述搭载面；第一异质基板分离工序，将上述第一异质基板从上述多个发光单元选择性地分离；以及第二异质基板分离工序，将上述第二异质基板从上述发光单元选择性地分离，各发光元件在上述第一面具备第一电极(P侧独立电极42、42a、42b)，在第二面具备第二电极(N侧共用电极33)，
上述连接单元在上述第三面具备第三电极(N侧布线电极43)，在上述第四面具备通过上述连接单元内部(N侧外延层52)而与上述第三电极连接的第四电极(N侧共用电极33)，各驱动电路在上述搭载面具备第一驱动电极(P侧电极46、46a、46b)，上述集成电路装置在上述搭载面具备通过上述集成电路装置内部而与各驱动电路连接的第二驱动电极(N侧电极47)，在上述连接单元搭载工序中，将上述第三电极与上述第二驱动电极连接，在上述发光单元搭载工序中，将各驱动电路的第一驱动电极与对应的发光单元所包含的发光元件的第一电极连接，上述显示装置的制造方法还具备将上述第二电极与上述第四电极连接的单元间连接工序。
本发明的方式24所涉及的显示装置的制造方法也可以在上述方式22或者23的基础上，上述第二异质基板(蓝宝石晶圆W2、蓝宝石基板50)与上述第一异质基板(蓝宝石晶圆W2、蓝宝石基板50)为相同基板，在上述连接单元形成工序中，还包括连接单元分离工序，将上述连接单元单片形成在上述第一异质基板之上，使上述连接单元(布线单元32)与上述多个发光单元(31)一起包含在一个发光阵列(30)中，并将上述连接单元从多个发光单元分离。
本发明的方式25所涉及的显示装置的制造方法也可以在上述方式16～24中的任一项的基础上，还包括在上述多个发光单元(31)之间填充能够反射上述发光单元发出的光的反射材料(62)的反射材料填充工序。
本发明的方式26所涉及的显示装置的制造方法包括：发光单元形成工序，形成多个发光单元(31)；和反射材料填充工序，在上述多个发光单元之间填充能够反射上述发光单元发出的光的反射材料(62)。
本发明的方式27所涉及的显示装置的制造方法也可以在上述方式26的基础上，还包括将上述多个发光单元(31)搭载于上述集成电路装置(集成电路芯片20)的发光单元搭载工序，在上述发光单元搭载工序之后，进行上述反射材料填充工序。
根据上述制造方法，在发光单元搭载工序之后，进行上述反射材料填充工序。因此，反射材料填充工序不会受到发光单元搭载工序的影响，因此不易在反射材料中产生空隙。
本发明的方式28所涉及的显示装置的制造方法包括：其他发光单元形成工序，将包含至少一个发光元件(第十实施方式中的发光单元31a本身)，并且具有第一面和上述第一面的相反侧的第二面的多个发光单元(31a)以上述第一面与搭载面相对的方式形成在具有上述搭载面的集成电路装置之上；和集成电路装置形成工序，形成包含构成为分别驱动上述多个发光单元的多个驱动电路(70a)的上述集成电路装置，各发光元件在上述第一面具备第一电极(N侧独立电极44a)，各驱动电路包括非易失性存储器(78)，非易失性存储器(78)构成为在上述搭载面具备第一驱动电极(N侧电极47a)，并控制向上述第一驱动电极的电流供给，在上述其他发光单元形成工序中，将各第一电极形成为与对应的第一驱动电极连接。
根据上述方式28所涉及的制造方法，可起到与上述方式16所涉及的制造方法同样的效果，而且，也可起到能够提高制造工序的清洁度的效果。
本发明的方式29所涉及的显示装置的制造方法在上述方式28的基础上，也可以是，上述其他发光单元形成工序包括：第一子工序，在第一异质基板(生长基板50a)之上形成包含发光层(53)的功能层(化合物半导体层51a)；第二子工序，将剥离用基板(63)粘合于上述功能层之上；第三子工序，将上述第一异质基板从上述功能层剥离；第四子工序，在剥离了上述功能层的上述第一异质基板的表面形成电极层(N侧电极层44)；第五子工序，在上述电极层侧将上述功能层以及上述电极层搭载于上述集成电路装置(20a)；第六子工序，将上述剥离用基板从上述功能层剥离；以及第七子工序，在剥离了上述功能层的上述剥离基板的表面形成第二电极(P侧共用电极38)，由上述功能层、上述电极层以及上述第二电极形成上述多个发光元件，由上述电极层形成上述第一电极。
本发明的方式29所涉及的显示装置(LED显示芯片1a)的制造方法包括如下工序：在生长基板(50a)上生长包含发光层(53)的化合物半导体层(51a)的工序；从上述加工物半导体层将上述生长基板剥离的工序；在经由上述剥离的工序而露出的上述化合物半导体层的面形成第一电极层(N侧电极层44)的工序；集成电路装置形成工序，形成包含构成为分别驱动多个发光单元(31a)的多个驱动电路(70a)的集成电路装置(集成电路芯片20a)，各驱动电路包含非易失性存储器(非易失性存储晶体管78)，非易失性存储器(非易失性存储晶体管78)构成为在搭载面具备第一驱动电极(N侧电极47a)，并控制向上述第一驱动电极的电流供给；在上述集成电路装置的上述搭载面以与上述第一电极层对置的方式将上述化合物半导体层以及上述第一电极层贴合于上述集成电路装置的工序；将上述化合物半导体层加工成分别包含至少一个发光元件的上述多个发光单元的工序；以及将上述第一电极层以各第一电极与各第一驱动电极对置的方式加工成各发光元件的第一电极(N侧独立电极44a)的工序。
本发明并不限于上述的各实施方式，能够在权利要求所示的范围进行各种变更，对不同的实施方式中分别公开的技术手段进行适当组合而得到的实施方式也包含在本发明的技术范围中。而且，通过组合各实施方式中分别被公开的技术手段而能够形成新的技术特征。
例如，在上述的各实施方式中，构成像素40的发光单元31以及驱动电路70排列成N行且M列，但并不限于此，也可以排列成蜂窝状。工业上的可利用性
本发明能够用于显示装置，例如适于投影仪、平视显示器、头戴式显示器、可穿戴终端等。
附图标记说明
1、1a：LED显示芯片
1B：蓝色LED显示芯片
1G：绿色LED显示芯片
1R：红色LED显示芯片
5：中央控制装置
6：棱镜
7：显示系统
8：投影面
20、20a：集成电路芯片
21：图像处理电路部
22：行选择电路部、第一行选择电路部
23：列信号输出电路部、第一列信号输出电路部
24：像素驱动电路阵列部
29：粘接层
30：发光阵列
31、31a：发光单元
32、32a：布线单元(连接单元)
33：N侧共用电极(第二电极、第四电极)
34：N侧电极区域
35、35a：N侧外延层露出区域
36：虚设单元
37：接合区域
38：P侧共用电极(第二电极、第四电极)
39：P侧电极区域
40：像素
40B：蓝色子像素
40G：绿色子像素
40R：红色子像素
41a：第一LED(发光元件)
41b：第二LED(发光元件)
42：P侧独立电极(第一电极)
43：N侧布线电极(第三电极)
44：N侧电极层(第一电极层)
44a：N侧独立电极(第一电极)
44b：P侧布线电极(第三电极)
44c：虚设电极
45：硅基板
46：P侧电极(第一驱动电极)
46a：P侧电极(第二驱动电极)
47：N侧电极(第二驱动电极)
47a：N侧电极(第一驱动电极)
48：虚设电极
49：焊盘
50：蓝宝石基板
51：化合物半导体层
52、52a：N侧外延层
53：发光层
54：P侧外延层
55：透明导电膜
55a：第一透明导电膜图案
55b：第二透明导电膜图案
56、56a：台面
57：保护膜
58、58a：P侧接触孔
59、59a：N侧接触孔
60、60a：单元分离槽
61：罩盖层
62：反射材料
63：剥离用基板
64：转印用基板
65：树脂层
66：微凸起
67：平坦化层
68、68B、68G、68R：波长转换层
68B：蓝色波长转换层
68G：绿色波长转换层
68R：红色波长转换层
69：遮光层
70、70a、90：驱动电路
71：行选择信号线、第一行选择信号线
72：列信号线、第一列信号线
73：电源线
74：GND线
75：行选择晶体管、第一行选择晶体管
76：电压保持电容器
77：驱动晶体管、第一驱动晶体管
77a：第一驱动晶体管
77b：第二驱动晶体管
77c：驱动晶体管
78：非易失性存储晶体管
78a：第一非易失性存储晶体管
78b：第二非易失性存储晶体管
78c：第三非易失性存储晶体管
78d：第四非易失性存储晶体管
79：栅极控制信号线
79a：第一栅极控制信号线
79b：第二栅极控制信号线
79c：第三栅极控制信号线
79d：第四栅极控制信号线
80：测试晶体管
80a：第一测试晶体管
80b：第二测试晶体管
81：测试端子
81a：第一测试端子
81b：第二测试端子
91、91A：电流调整电路
92：电流调整电路阵列部
93：第二列信号线控制电路部
94：第二行选择电路部
95：行选择电路部、第一行选择电路部
96：第二列信号线
97：第二行选择信号线
98：GND线
99、99A：电源线
100：第二驱动晶体管
101：第二行选择晶体管
102：非易失性存储晶体管
CS：列信号、第一列信号
CS2：第二列信号
I：驱动电流
Iref：参考电流
Rol：行选择信号、第一行选择信号
Vcc：电源电压
W1：硅晶圆
W2：蓝宝石晶圆

Claims (27)

1.一种显示装置，其特征在于，具备：
多个发光单元，其包含至少一个发光元件，并且具有第一面和所述第一面的相反侧的第二面；和
集成电路装置，其包含构成为分别驱动所述多个发光单元的多个驱动电路，并且具有搭载有所述多个发光单元的搭载面，
所述第一面与所述搭载面相对，
各发光元件在所述第一面具备至少一个第一电极，
各驱动电路包含非易失性存储器，所述非易失性存储器构成为在所述搭载面具备与对应的发光单元所包含的发光元件的第一电极连接的第一驱动电极，并控制向所述第一驱动电极的电流供给。
2.根据权利要求1所述的显示装置，其特征在于，
所述非易失性存储器构成为针对各驱动电路的每一个单独地控制向所述第一驱动电极的电流供给。
3.根据权利要求1或2所述的显示装置，其特征在于，
所述非易失性存储器构成为能够遮断向所述第一驱动电极的电流供给。
4.根据权利要求1～3中的任一项所述的显示装置，其特征在于，
所述非易失性存储器构成为能够进行向所述第一驱动电极的电流供给的电流量的减少以及增大中的至少一方。
5.根据权利要求1～4中的任一项所述的显示装置，其特征在于，
各发光单元包含多个发光元件。
6.根据权利要求1～5中的任一项所述的显示装置，其特征在于，
各发光单元所包含的发光元件为两个以上，
在各发光单元中，
两个以上的发光元件的第一电极为独立的，
两个以上的发光元件的第二电极为一体的，
在各驱动电路中，
所述第一驱动电极为两个以上，
所述非易失性存储器构成为单独地控制向所述第一驱动电极的每一个的电流供给。
7.根据权利要求1～6中的任一项所述的显示装置，其特征在于，
还具备至少一个连接单元，所述连接单元具有第三面和所述第三面的相反侧的第四面，
所述第三面与所述搭载面相对，
各发光元件在第二面具备第二电极，
所述连接单元在所述第三面具备第三电极，在所述第四面具备通过所述连接单元内部而与所述第三电极连接的第四电极，
所述集成电路装置在所述搭载面具备通过所述集成电路装置内部而与各驱动电路连接的第二驱动电极，
所述第二电极与所述第四电极连接，
所述第三电极与所述第二驱动电极连接。
8.一种显示装置，其特征在于，具备：
多个发光单元，其包含至少一个发光元件，并且具有第一面和所述第一面的相反侧的第二面；
连接单元，其具有第三面和所述第三面的相反侧的第四面；以及
集成电路装置，其包含构成为分别驱动所述多个发光单元的多个驱动电路，并且具有搭载有所述多个发光单元的搭载面，
所述第一面以及所述第三面与所述搭载面相对，
各发光元件在所述第一面具备第一电极，在第二面具备第二电极，
所述连接单元在所述第三面具备第三电极，在所述第四面具备通过所述连接单元内部而与所述第三电极连接的第四电极，
各驱动电路在所述搭载面具备与对应的发光单元所包含的发光元件的第一电极连接的第一驱动电极，
所述集成电路装置在所述搭载面具备通过所述集成电路装置内部而与各驱动电路连接的第二驱动电极，
所述第二电极与所述第四电极连接，
所述第三电极与所述第二驱动电极连接。
9.根据权利要求7或8所述的显示装置，其特征在于，
所述发光单元配置成一组，
所述连接单元配置于所述发光单元的一组的外周部。
10.根据权利要求1～9中的任一项所述的显示装置，其特征在于，
还具备平坦化层，所述平坦化层用于缓和所述发光单元的所述第二面与所述集成电路装置的所述搭载面之间的高低差。
11.根据权利要求10所述的显示装置，其特征在于，
所述平坦化层设置在所述搭载面的搭载有所述发光单元的区域的外侧。
12.根据权利要求1～11中的任一项所述的显示装置，其特征在于，
所述多个发光单元通过能够反射所述发光单元发出的光的反射材料而相互分离。
13.一种显示装置，其特征在于，
具备多个发光单元，
所述多个发光单元通过能够反射所述发光单元发出的光的反射材料而相互分离。
14.根据权利要求1～13中的任一项所述的显示装置，其特征在于，
还具备相对于所述发光单元中的至少一部分能够转换所述发光单元发出的光的波长的波长转换层。
15.根据权利要求1～14中的任一项所述的显示装置，其特征在于，
所述多个发光单元与构成所显示的图像的多个像素或者子像素一一对应。
16.一种显示装置的制造方法，其特征在于，包括：
发光单元形成工序，将包含至少一个发光元件，并且具有第一面和所述第一面的相反侧的第二面的多个发光单元以所述第二面与第一异质基板相对的方式形成在所述第一异质基板之上；
集成电路装置形成工序，形成集成电路装置，所述集成电路装置包含构成为分别驱动所述多个发光单元的多个驱动电路，并且具有搭载面；
发光单元搭载工序，将所述多个发光单元以所述第一面与所述搭载面相对的方式搭载于所述集成电路装置的所述搭载面；以及
第一异质基板分离工序，选择性地将所述第一异质基板从所述多个发光单元分离，
各发光元件在所述第一面具备第一电极，
各驱动电路包含非易失性存储器，所述非易失性存储器构成为在所述搭载面具备第一驱动电极，并控制向所述第一驱动电极的电流供给，
在所述发光单元搭载工序中，将各驱动电路的第一驱动电极与对应的发光单元所包含的发光元件的第一电极连接。
17.根据权利要求16所述的显示装置的制造方法，其特征在于，
在所述发光单元形成工序中，将所述多个发光单元单片形成在同一所述第一异质基板之上，使所述多个发光单元包含在一个发光阵列中，
所述显示装置的制造方法还包括发光单元分离工序，将一个发光阵列所包含的所述多个发光单元相互分离。
18.根据权利要求17所述的显示装置的制造方法，其特征在于，
在发光单元形成工序中，在同一所述第一异质基板之上形成多个所述发光阵列，并逐一地进行切断分离。
19.根据权利要求16～18中的任一项所述的显示装置的制造方法，其特征在于，
经由所述发光单元搭载工序将所述多个发光单元固定于所述集成电路装置之后，进行所述第一异质基板分离工序，而且，在此之后施加热压接工序。
20.根据权利要求16～19中的任一项所述的显示装置的制造方法，其特征在于，
在所述集成电路装置形成工序中，在与所述异质基板不同的基板之上单片形成多个所述集成电路装置。
21.根据权利要求16～20中的任一项所述的显示装置的制造方法，其特征在于，还包括：
连接单元形成工序，将具有第三面和所述第三面的相反侧的第四面中的至少一个连接单元以所述第四面与第二异质基板相对的方式形成在所述第二异质基板之上；
连接单元搭载工序，将所述连接单元以所述第三面与所述搭载面相对的方式搭载在所述集成电路装置的所述搭载面；以及
第二异质基板分离工序，将所述第二异质基板从所述发光单元选择性地分离；
各发光元件在第二面具备第二电极，
所述连接单元在所述第三面具备第三电极，在所述第四面具备通过所述连接单元内部而与所述第三电极连接的第四电极，
各驱动电路在所述搭载面具备第一驱动电极，
所述集成电路装置在所述搭载面具备通过所述集成电路装置内部而与各驱动电路连接的第二驱动电极，
在所述连接单元搭载工序中，将所述第三电极与所述第二驱动电极连接，
所述显示装置的制造方法还具备单元间连接工序，将所述第二电极与所述第四电极连接。
22.一种显示装置的制造方法，其特征在于，包括：
发光单元形成工序，将包含至少一个发光元件，并且具有第一面和所述第一面的相反侧的第二面的多个发光单元以所述第二面与第一异质基板相对的方式形成在所述第一异质基板之上；
连接单元形成工序，将具有第三面和所述第三面的相反侧的第四面中的至少一个连接单元以所述第四面与第二异质基板相对的方式形成在所述第二异质基板之上；
集成电路装置形成工序，形成集成电路装置，所述集成电路装置包含构成为分别驱动所述多个发光单元的多个驱动电路，并且具有搭载面；
发光单元搭载工序，将所述多个发光单元以所述第一面与所述搭载面相对的方式搭载于所述集成电路装置的所述搭载面；
连接单元搭载工序，将所述连接单元以所述第三面与所述搭载面相对的方式搭载于所述集成电路装置的所述搭载面；
第一异质基板分离工序，选择性地将所述第一异质基板从所述多个发光单元分离；以及
第二异质基板分离工序，选择性地将所述第二异质基板从所述连接单元分离，
各发光元件在所述第一面具备第一电极，在第二面具备第二电极，
所述连接单元在所述第三面具备第三电极，在所述第四面具备通过所述连接单元内部而与所述第三电极连接的第四电极，
各驱动电路在所述搭载面具备第一驱动电极，
所述集成电路装置在所述搭载面具备通过所述集成电路装置内部而与各驱动电路连接的第二驱动电极，
在所述连接单元搭载工序中，将所述第三电极与所述第二驱动电极连接，
在所述发光单元搭载工序中，将各驱动电路的第一驱动电极与对应的发光单元所包含的发光元件的第一电极连接，
所述显示装置的制造方法还具备单元间连接工序，将所述第二电极与所述第四电极连接。
23.根据权利要求21或22所述的显示装置的制造方法，其特征在于，
所述第二异质基板与所述第一异质基板为相同基板，
在所述连接单元形成工序中，将所述连接单元单片形成在所述第一异质基板之上，使所述连接单元与所述多个发光单元一起包含在一个发光阵列中，
所述显示装置的制造方法还包括连接单元分离工序，将所述连接单元从多个发光单元分离。
24.根据权利要求16～23中的任一项所述的显示装置的制造方法，其特征在于，
还包括反射材料填充工序，在所述多个发光单元之间填充能够反射所述发光单元发出的光的反射材料。
25.一种显示装置的制造方法，其特征在于，包括：
发光单元形成工序，形成多个发光单元；和
反射材料填充工序，在所述多个发光单元之间填充能够反射所述发光单元发出的光的反射材料。
26.根据权利要求25所述的显示装置的制造方法，其特征在于，
还包括发光单元搭载工序，将所述多个发光单元搭载于集成电路装置，
在所述发光单元搭载工序之后，进行所述反射材料填充工序。
27.一种显示装置的制造方法，其特征在于，包括如下工序：
在生长基板上生长包含发光层的化合物半导体层的工序；
将所述生长基板从所述化合物半导体层剥离的工序；
在经由所述剥离的工序而露出的所述化合物半导体层的面形成第一电极层的工序；
集成电路装置形成工序，形成包含构成为分别驱动多个发光单元的多个驱动电路的集成电路装置，其中，各驱动电路包含非易失性存储器，所述非易失性存储器构成为在搭载面具备第一驱动电极，并控制向所述第一驱动电极的电流供给；
在所述集成电路装置的所述搭载面上，以与所述第一电极层对置的方式将所述化合物半导体层以及所述第一电极层贴合于所述集成电路装置的工序；以及
将所述化合物半导体层加工成分别包含至少一个发光元件的所述多个发光单元的工序；以及
以各第一电极与各第一驱动电极对置的方式将所述第一电极层加工成各发光元件的第一电极的工序。
CN201780079924.7A 2016-12-22 2017-12-05 显示装置及制造方法 Active CN110100318B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210346786.7A CN114695425A (zh) 2016-12-22 2017-12-05 显示装置及制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-249777 2016-12-22
JP2016249777 2016-12-22
PCT/JP2017/043614 WO2018116814A1 (ja) 2016-12-22 2017-12-05 表示装置および製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210346786.7A Division CN114695425A (zh) 2016-12-22 2017-12-05 显示装置及制造方法

Publications (2)

Publication Number Publication Date
CN110100318A true CN110100318A (zh) 2019-08-06
CN110100318B CN110100318B (zh) 2022-04-15

Family

ID=62626288

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780079924.7A Active CN110100318B (zh) 2016-12-22 2017-12-05 显示装置及制造方法
CN202210346786.7A Pending CN114695425A (zh) 2016-12-22 2017-12-05 显示装置及制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210346786.7A Pending CN114695425A (zh) 2016-12-22 2017-12-05 显示装置及制造方法

Country Status (4)

Country Link
US (2) US10902770B2 (zh)
JP (2) JP6740374B2 (zh)
CN (2) CN110100318B (zh)
WO (1) WO2018116814A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349744A (zh) * 2019-08-07 2021-02-09 夏普福山半导体株式会社 图像显示元件
CN113539873A (zh) * 2020-06-29 2021-10-22 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN114122225A (zh) * 2021-11-09 2022-03-01 Tcl华星光电技术有限公司 一种Micro LED显示面板的制备方法
CN116434705A (zh) * 2023-06-12 2023-07-14 惠科股份有限公司 驱动电路、显示面板以及显示装置
US11908850B2 (en) 2018-09-05 2024-02-20 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for manufacturing display device

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106941108B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
TWI611573B (zh) * 2017-06-09 2018-01-11 晶典有限公司 微發光二極體顯示模組的製造方法
TWI633681B (zh) * 2017-06-09 2018-08-21 美商晶典有限公司 微發光二極體顯示模組的製造方法
TWI707491B (zh) * 2019-12-04 2020-10-11 錼創顯示科技股份有限公司 微型發光二極體顯示面板
JP7267683B2 (ja) * 2018-04-25 2023-05-02 シャープ株式会社 発光素子モジュール
US10854129B2 (en) * 2018-06-18 2020-12-01 Apple Inc. Hybrid architecture for zero border display
US11552228B2 (en) * 2018-08-17 2023-01-10 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing an optoelectronic component
KR102364569B1 (ko) * 2018-08-24 2022-02-17 주식회사 엘지화학 투명 발광소자 디스플레이용 전극 기판 및 이를 포함하는 투명 발광소자 디스플레이
KR102650659B1 (ko) * 2018-09-13 2024-03-25 삼성전자주식회사 디스플레이 장치
JP7159014B2 (ja) * 2018-11-15 2022-10-24 株式会社ジャパンディスプレイ 表示装置
JP7146595B2 (ja) * 2018-11-27 2022-10-04 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
KR20200062863A (ko) * 2018-11-27 2020-06-04 삼성전자주식회사 디스플레이 장치 및 제조 방법
JP7348520B2 (ja) * 2018-12-25 2023-09-21 日亜化学工業株式会社 発光装置及び表示装置
JP7138286B2 (ja) * 2018-12-28 2022-09-16 日亜化学工業株式会社 画像表示装置および画像表示装置の製造方法
KR20200093737A (ko) * 2019-01-28 2020-08-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11349052B2 (en) 2019-02-05 2022-05-31 Facebook Technologies, Llc Bonding interface for hybrid TFT-based micro display projector
US11355665B2 (en) 2019-06-19 2022-06-07 Facebook Technologies, Llc Process flow for hybrid TFT-based micro display projector
US11088121B2 (en) * 2019-02-13 2021-08-10 X Display Company Technology Limited Printed LED arrays with large-scale uniformity
US11515456B2 (en) * 2019-02-21 2022-11-29 Innolux Corporation LED with light adjusting layer extending past the LED
EP3934383A4 (en) 2019-02-26 2022-11-23 Kyocera Corporation SUBSTRATE FOR LIGHT EMISSION SUBSTRATE, DISPLAY DEVICE AND METHOD OF REPAIRING A DISPLAY DEVICE
US11341878B2 (en) * 2019-03-21 2022-05-24 Samsung Display Co., Ltd. Display panel and method of testing display panel
US11610935B2 (en) 2019-03-29 2023-03-21 Lumileds Llc Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture
CN110111712B (zh) * 2019-05-30 2021-12-17 合肥鑫晟光电科技有限公司 阈值电压漂移检测方法和阈值电压漂移检测装置
FR3099966B1 (fr) 2019-08-16 2021-09-24 Commissariat Energie Atomique Procédé de fabrication de dispositifs optoélectroniques
KR20220101700A (ko) * 2019-11-19 2022-07-19 루미레즈 엘엘씨 발광 다이오드(led) 디바이스 및 조명 시스템을 위한 팬 아웃 구조
US11631594B2 (en) 2019-11-19 2023-04-18 Lumileds Llc Fan out structure for light-emitting diode (LED) device and lighting system
US11777066B2 (en) 2019-12-27 2023-10-03 Lumileds Llc Flipchip interconnected light-emitting diode package assembly
US11664347B2 (en) 2020-01-07 2023-05-30 Lumileds Llc Ceramic carrier and build up carrier for light-emitting diode (LED) array
DE102020200621A1 (de) * 2020-01-21 2021-07-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
KR20210097413A (ko) * 2020-01-30 2021-08-09 삼성전자주식회사 발광 소자 패키지
US11476217B2 (en) 2020-03-10 2022-10-18 Lumileds Llc Method of manufacturing an augmented LED array assembly
WO2021187461A1 (ja) * 2020-03-17 2021-09-23 日本精機株式会社 照明制御データ生成方法及び照明制御データ生成装置
JP7091598B2 (ja) 2020-05-20 2022-06-28 日亜化学工業株式会社 発光装置の製造方法
CN115836399A (zh) * 2020-06-16 2023-03-21 索尼半导体解决方案公司 发光器件和显示器件
GB2596533B (en) * 2020-06-29 2023-02-15 Plessey Semiconductors Ltd Hybrid microdisplay
US11353742B2 (en) * 2020-07-10 2022-06-07 Wuhan China Star Optoelectronics Technology Co., Ltd. Backlight module and display device
JPWO2022185976A1 (zh) * 2021-03-05 2022-09-09
KR20230016925A (ko) * 2021-07-27 2023-02-03 삼성전자주식회사 표시 패널 및 전자 장치
CN113675324B (zh) * 2021-08-20 2024-06-18 錼创显示科技股份有限公司 微型发光二极管显示装置
US20230246147A1 (en) * 2022-01-28 2023-08-03 Samsung Display Co., Ltd. Display device and tiled display device
US11729915B1 (en) * 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure
TWI832395B (zh) * 2022-08-25 2024-02-11 聚積科技股份有限公司 組裝型發光二極體顯示裝置
DE102022123582A1 (de) 2022-09-15 2024-03-21 Ams-Osram International Gmbh Optoelektronisches bauelement, verfahren zum betreiben eines optoelektronischen bauelements und verfahren zum herstellen eines optoelektronischen bauelements

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1174405A (zh) * 1996-01-18 1998-02-25 摩托罗拉公司 除去基片的led显示组件和其制造方法
US20010032985A1 (en) * 1999-12-22 2001-10-25 Bhat Jerome C. Multi-chip semiconductor LED assembly
CN1677468A (zh) * 2004-03-31 2005-10-05 东北先锋电子股份有限公司 发光显示板的驱动装置及驱动方法
CN1770247A (zh) * 2004-09-21 2006-05-10 卡西欧计算机株式会社 驱动电路及显示装置
CN1955795A (zh) * 2005-10-28 2007-05-02 三星电子株式会社 具有发光二极管背光的显示设备及其亮度调节方法
US20080042554A1 (en) * 1998-05-18 2008-02-21 Kabushiki Kaisha Toshiba Image display device and light emission device
CN101154656A (zh) * 2006-09-30 2008-04-02 香港微晶先进封装技术有限公司 多芯片发光二极管模组结构及其制造方法
CN103582230A (zh) * 2012-08-10 2014-02-12 聚积科技股份有限公司 发光二极管驱动装置
JP2015170666A (ja) * 2014-03-05 2015-09-28 シチズン電子株式会社 半導体発光装置の製造方法及び半導体発光装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5571081A (en) * 1978-11-24 1980-05-28 Oki Electric Ind Co Ltd Light emitting indication device
JPH08102551A (ja) * 1994-09-30 1996-04-16 Kyocera Corp 半導体発光装置およびその製造方法
JPH11251634A (ja) * 1998-02-27 1999-09-17 Matsushita Electric Works Ltd Ｌｅｄ素子
JP2002072219A (ja) * 2000-08-30 2002-03-12 Sharp Corp 液晶表示装置
JP2002141492A (ja) 2000-10-31 2002-05-17 Canon Inc 発光ダイオードディスプレイパネル及びその製造方法
JP3813123B2 (ja) 2002-12-25 2006-08-23 株式会社沖データ 半導体装置及びｌｅｄヘッド
EP1658642B1 (en) 2003-08-28 2014-02-26 Panasonic Corporation Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
JP5346909B2 (ja) * 2004-02-03 2013-11-20 パナソニック株式会社 半導体発光装置、照明モジュール、照明装置、および表示素子
JP2006120860A (ja) * 2004-10-21 2006-05-11 Sanyo Electric Co Ltd Ｌｅｄ装置
JP2006147679A (ja) * 2004-11-17 2006-06-08 Sony Corp 集積型発光ダイオード、集積型発光ダイオードの製造方法、発光ダイオードディスプレイおよび発光ダイオード照明装置
JP4539492B2 (ja) * 2004-11-19 2010-09-08 ソニー株式会社 バックライト装置、バックライト駆動方法及び液晶表示装置
JP2007207834A (ja) * 2006-01-31 2007-08-16 Sanyo Electric Co Ltd 発光ダイオード光源
US20070211492A1 (en) * 2006-03-09 2007-09-13 Gigno Technology Co., Ltd. Backlight module and driving circuit board of light emitting diodes
JP2008262993A (ja) * 2007-04-10 2008-10-30 Nikon Corp 表示装置
EP2335295B1 (en) * 2008-09-25 2021-01-20 Lumileds LLC Coated light emitting device and method of coating thereof
JP5689225B2 (ja) * 2009-03-31 2015-03-25 日亜化学工業株式会社 発光装置
JP5612298B2 (ja) 2009-11-20 2014-10-22 株式会社小糸製作所 発光モジュールおよび車両用灯具
JP5840377B2 (ja) * 2011-04-14 2016-01-06 日東電工株式会社 反射樹脂シートおよび発光ダイオード装置の製造方法
TWI457890B (zh) * 2012-08-17 2014-10-21 Macroblock Inc Display structure and display
US9111464B2 (en) 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
JP2016038935A (ja) * 2014-08-05 2016-03-22 キヤノン株式会社 Ｌｅｄ駆動装置、駆動方法及びプログラム
JP6459354B2 (ja) 2014-09-30 2019-01-30 日亜化学工業株式会社 透光部材及びその製造方法ならびに発光装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1174405A (zh) * 1996-01-18 1998-02-25 摩托罗拉公司 除去基片的led显示组件和其制造方法
US20080042554A1 (en) * 1998-05-18 2008-02-21 Kabushiki Kaisha Toshiba Image display device and light emission device
US20010032985A1 (en) * 1999-12-22 2001-10-25 Bhat Jerome C. Multi-chip semiconductor LED assembly
CN1677468A (zh) * 2004-03-31 2005-10-05 东北先锋电子股份有限公司 发光显示板的驱动装置及驱动方法
CN1770247A (zh) * 2004-09-21 2006-05-10 卡西欧计算机株式会社 驱动电路及显示装置
CN1955795A (zh) * 2005-10-28 2007-05-02 三星电子株式会社 具有发光二极管背光的显示设备及其亮度调节方法
CN101154656A (zh) * 2006-09-30 2008-04-02 香港微晶先进封装技术有限公司 多芯片发光二极管模组结构及其制造方法
CN103582230A (zh) * 2012-08-10 2014-02-12 聚积科技股份有限公司 发光二极管驱动装置
JP2015170666A (ja) * 2014-03-05 2015-09-28 シチズン電子株式会社 半導体発光装置の製造方法及び半導体発光装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11908850B2 (en) 2018-09-05 2024-02-20 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for manufacturing display device
CN112349744A (zh) * 2019-08-07 2021-02-09 夏普福山半导体株式会社 图像显示元件
CN113539873A (zh) * 2020-06-29 2021-10-22 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN113539873B (zh) * 2020-06-29 2024-04-05 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN114122225A (zh) * 2021-11-09 2022-03-01 Tcl华星光电技术有限公司 一种Micro LED显示面板的制备方法
CN116434705A (zh) * 2023-06-12 2023-07-14 惠科股份有限公司 驱动电路、显示面板以及显示装置
CN116434705B (zh) * 2023-06-12 2023-10-24 惠科股份有限公司 驱动电路、显示面板以及显示装置

Also Published As

Publication number Publication date
US11289015B2 (en) 2022-03-29
JP7033172B2 (ja) 2022-03-09
US20210150978A1 (en) 2021-05-20
US10902770B2 (en) 2021-01-26
JPWO2018116814A1 (ja) 2019-10-24
JP6740374B2 (ja) 2020-08-12
US20190385513A1 (en) 2019-12-19
CN110100318B (zh) 2022-04-15
JP2020191460A (ja) 2020-11-26
CN114695425A (zh) 2022-07-01
WO2018116814A1 (ja) 2018-06-28

Similar Documents

Publication Publication Date Title
CN110100318A (zh) 显示装置及制造方法
US10170664B2 (en) Surface mount emissive elements
CN108475712B (zh) 图像形成元件
CN106063378B (zh) 使用半导体发光器件的显示器件
CN110870065A (zh) 用于显示器的led单元以及具有该led单元的显示设备
CN107833954A (zh) 具有表面贴装发光元件的显示器
KR20200087169A (ko) 디스플레이용 led 유닛 및 이를 갖는 디스플레이 장치
US20150331285A1 (en) Led display with wavelength conversion layer
CN108615740A (zh) 柔性有源彩色半导体发光显示模块及柔性显示屏
CN106024801A (zh) 使用半导体发光器件的显示器件及其制造方法
CN108735865B (zh) 一种显示结构生产方法
CN110268804A (zh) 使用半导体发光元件的显示装置及其制造方法
CN106684109A (zh) 发光二极管显示面板及其制作方法、显示器
US20240097094A1 (en) Light emitting device package and display device having the same
CN116568631A (zh) 单片纳米柱结构
CN109074768A (zh) 显示装置和电子装置
CN111199983A (zh) 显示装置
TW202312118A (zh) 顯示裝置及其製造方法
KR20220149889A (ko) 표시 장치 및 그 제조 방법
CN108735102A (zh) 一种柔性显示屏及其生产方法
KR20240026413A (ko) 발광 소자, 그의 제조 방법, 및 이를 포함한 표시 장치
TW202247483A (zh) 顯示裝置及其製造方法
CN115732529A (zh) 显示设备及其制造方法
BR112020010688B1 (pt) Unidade de led para display e dispositivo de exibição tendo o mesmo

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant