KR20220149889A - 표시 장치 및 그 제조 방법 - Google Patents
표시 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20220149889A KR20220149889A KR1020210073047A KR20210073047A KR20220149889A KR 20220149889 A KR20220149889 A KR 20220149889A KR 1020210073047 A KR1020210073047 A KR 1020210073047A KR 20210073047 A KR20210073047 A KR 20210073047A KR 20220149889 A KR20220149889 A KR 20220149889A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light emitting
- emitting devices
- light
- color
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 29
- 239000010410 layer Substances 0.000 claims description 702
- 239000004065 semiconductor Substances 0.000 claims description 187
- 238000006243 chemical reaction Methods 0.000 claims description 150
- 239000000758 substrate Substances 0.000 claims description 76
- 238000000034 method Methods 0.000 claims description 61
- 239000002096 quantum dot Substances 0.000 claims description 51
- 229920005989 resin Polymers 0.000 claims description 44
- 239000011347 resin Substances 0.000 claims description 44
- 239000011241 protective layer Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 79
- 101100513400 Arabidopsis thaliana MIK1 gene Proteins 0.000 description 74
- 101150040546 PXL1 gene Proteins 0.000 description 74
- 238000002161 passivation Methods 0.000 description 47
- 230000000903 blocking effect Effects 0.000 description 37
- 239000002019 doping agent Substances 0.000 description 32
- 230000008569 process Effects 0.000 description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 229910052814 silicon oxide Inorganic materials 0.000 description 26
- 238000000149 argon plasma sintering Methods 0.000 description 25
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 22
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 17
- 239000002245 particle Substances 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 229910001928 zirconium oxide Inorganic materials 0.000 description 17
- 229910000449 hafnium oxide Inorganic materials 0.000 description 16
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 15
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 14
- 101100309451 Arabidopsis thaliana SAD2 gene Proteins 0.000 description 13
- 229910002704 AlGaN Inorganic materials 0.000 description 12
- 239000004734 Polyphenylene sulfide Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 11
- 229920000069 polyphenylene sulfide Polymers 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 238000003860 storage Methods 0.000 description 10
- 239000003086 colorant Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000002156 mixing Methods 0.000 description 9
- 239000011368 organic material Substances 0.000 description 9
- 230000000149 penetrating effect Effects 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 239000012044 organic layer Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 7
- 239000004952 Polyamide Substances 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 7
- 150000001252 acrylic acid derivatives Chemical class 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 7
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 7
- 229920001568 phenolic resin Polymers 0.000 description 7
- 239000005011 phenolic resin Substances 0.000 description 7
- 229920002647 polyamide Polymers 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 7
- 229920000728 polyester Polymers 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 238000010521 absorption reaction Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052788 barium Inorganic materials 0.000 description 4
- 229910052791 calcium Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052749 magnesium Inorganic materials 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000004645 polyester resin Substances 0.000 description 4
- 229920001225 polyester resin Polymers 0.000 description 4
- 239000004984 smart glass Substances 0.000 description 4
- 229910052712 strontium Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910010421 TiNx Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003618 dip coating Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000313 electron-beam-induced deposition Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000005341 toughened glass Substances 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
표시 장치 및 그 제조 방법이 제공된다. 표시 장치는 베이스층, 및 상기 베이스층의 제1 면 상에 배치된 발광 소자들을 포함하고, 상기 베이스층은 제2 면으로부터 함몰된 홈 패턴들을 포함하고, 상기 홈 패턴들은 각각 상기 발광 소자들과 중첩한다.
Description
본 발명은 발광 표시 장치 및 그 제조 방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명이 해결하고자 하는 과제는 제조 공정을 간소화할 수 있는 고해상도의 표시 장치를 제공하는 것이다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 베이스층, 및 상기 베이스층의 제1 면 상에 배치된 발광 소자들을 포함하고, 상기 베이스층은 제2 면으로부터 함몰된 홈 패턴들을 포함하고, 상기 홈 패턴들은 각각 상기 발광 소자들과 중첩한다.
상기 발광 소자들은 상기 베이스층의 상기 제1 면 상에 직접 배치될 수 있다.
상기 표시 장치는 상기 홈 패턴들 내에 배치된 컬러 변환층을 더 포함할 수 있다.
상기 표시 장치는 상기 베이스층의 상기 제2 면 및 상기 컬러 변환층을 커버하는 보호층을 더 포함할 수 있다.
상기 표시 장치는 상기 컬러 변환층 상에 배치된 컬러 필터층을 더 포함할 수 있다.
상기 표시 장치는 상기 홈 패턴들과 상기 컬러 변환층 사이에 배치된 반사층을 더 포함할 수 있다.
상기 컬러 변환층은 베이스 수지, 및 상기 베이스 수지에 분산된 퀀텀 닷을 포함할 수 있다.
상기 표시 장치는 상기 발광 소자들 사이에 배치된 평탄화층을 더 포함할 수 있다.
상기 표시 장치는 상기 평탄화층 상에 배치되며 상기 발광 소자들과 전기적으로 연결된 기판을 더 포함할 수 있다.
상기 표시 장치는 상기 기판과 상기 발광 소자들 사이에 배치된 연결 전극을 더 포함할 수 있다.
상기 발광 소자들은 각각, 제1 반도체층, 상기 제1 반도체층 상에 배치된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함할 수 있다.
상기 제2 반도체층은 상기 베이스층의 상기 제1 면 상에 직접 배치될 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 베이스층의 제1 면 상에 발광 소자들을 형성하는 단계, 상기 발광 소자들과 기판을 결합시키는 단계, 및 상기 베이스층의 제2 면을 식각하여 상기 발광 소자들과 중첩하는 홈 패턴들을 형성하는 단계를 포함한다.
상기 표시 장치의 제조 방법은 상기 홈 패턴들 내에 컬러 변환층을 형성하는 단계를 더 포함할 수 있다.
상기 표시 장치의 제조 방법은 상기 베이스층의 상기 제2 면과 상기 컬러 변환층을 커버하는 보호층을 형성하는 단계를 더 포함할 수 있다.
상기 표시 장치의 제조 방법은 상기 컬러 변환층 상에 컬러 필터층을 형성하는 단계를 더 포함할 수 있다.
상기 표시 장치의 제조 방법은 상기 발광 소자들 사이에 평탄화층을 형성하는 단계, 및 상기 발광 소자들 상에 제1 전극을 형성하는 단계를 더 포함하고, 상기 발광 소자들의 상기 제1 전극은 상기 기판 상에 제공된 제1 연결 전극과 결합될 수 있다.
상기 발광 소자들을 형성하는 단계는, 상기 베이스층 상에 발광 적층체를 제공하는 단계, 및 상기 발광 적층체를 식각하는 단계를 포함할 수 있다.
상기 발광 적층체는, 제1 반도체층, 상기 제1 반도체층 상에 형성된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 형성된 활성층을 포함할 수 있다.
상기 제2 반도체층은 상기 베이스층의 상기 제1 면 상에 직접 형성될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예에 의하면, 컬러 변환층이 발광 소자들의 성장 기판인 베이스층 내에 제공됨으로써, 컬러 변환층을 구비하기 위한 별도의 기판이 생략될 수 있으므로, 표시 장치의 제조 공정을 간소화할 수 있다. 아울러, 베이스층에 미세한 홈 패턴들을 형성하고, 모세관 현상을 이용하여 홈 패턴들 내부에 컬러 변환층을 형성함으로써 고해상도 표시 장치를 구현할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 일 실시예에 따른 화소를 나타내는 평면도이다.
도 3은 일 실시예에 따른 화소의 회로도이다.
도 4 및 도 5는 일 실시예에 따른 화소를 나타내는 단면도들이다.
도 6은 다른 실시예에 따른 화소를 나타내는 단면도이다.
도 7은 또 다른 실시예에 따른 화소를 나타내는 단면도이다.
도 8은 또 다른 실시예에 따른 화소를 나타내는 단면도이다.
도 9 내지 도 18은 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
도 19 내지 도 25는 다른 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
도 26 내지 도 29은 다양한 실시예에 따른 전자 장치를 나타내는 예시 도면들이다.
도 2는 일 실시예에 따른 화소를 나타내는 평면도이다.
도 3은 일 실시예에 따른 화소의 회로도이다.
도 4 및 도 5는 일 실시예에 따른 화소를 나타내는 단면도들이다.
도 6은 다른 실시예에 따른 화소를 나타내는 단면도이다.
도 7은 또 다른 실시예에 따른 화소를 나타내는 단면도이다.
도 8은 또 다른 실시예에 따른 화소를 나타내는 단면도이다.
도 9 내지 도 18은 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
도 19 내지 도 25는 다른 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
도 26 내지 도 29은 다양한 실시예에 따른 전자 장치를 나타내는 예시 도면들이다.
본 발명의 이점 및 특징, 그리고 이를 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자에 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, "연결" 또는 "접속"이라 함은 물리적 및/또는 전기적인 연결 또는 접속을 포괄적으로 의미할 수 있다. 또한, 이는 직접적 또는 간접적인 연결 또는 접속과 일체형 또는 비일체형 연결 또는 접속을 포괄적으로 의미할 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다.
도 1은 일 실시예에 따른 표시 장치를 나타내는 평면도이다. 도 2는 일 실시예에 따른 화소를 나타내는 평면도이다.
도 1에서는 발광 소자를 광원으로서 이용할 수 있는 표시 장치, 특히 표시 장치에 구비되는 표시 패널(PNL)을 도시하기로 한다.
설명의 편의를 위해 도 1에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 다만, 실시예에 따라 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 주사 구동부 및 데이터 구동부 중 적어도 하나), 배선들 및/또는 패드들이 표시 패널(PNL)에 더 배치될 수 있다.
도 1 및 도 2를 참조하면, 표시 패널(PNL)은 기판(SUB) 및 기판(SUB) 상에 배치된 화소 유닛(PXU)을 포함할 수 있다. 화소 유닛(PXU)은 제1 화소들(PXL1), 제2 화소들(PXL2) 및/또는 제3 화소들(PXL3)을 포함할 수 있다. 이하에서는, 제1 화소들(PXL1), 제2 화소들(PXL2) 및 제3 화소들(PXL3) 중 적어도 하나의 화소를 임의로 지칭하거나 두 종류 이상의 화소들을 포괄적으로 지칭할 때, "화소(PXL)" 또는 "화소들(PXL)"이라 하기로 한다.
기판(SUB)은 표시 패널(PNL)의 베이스 부재를 구성하는 것으로서, 경성 또는 연성의 기판이나 필름일 수 있다. 일 예로, 기판(SUB)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름)으로 이루어질 수 있으며, 기판(SUB)의 재료 및/또는 물성이 특별히 한정되지는 않는다.
표시 패널(PNL) 및 이를 형성하기 위한 기판(SUB)은 영상을 표시하기 위한 표시 영역(DA) 및 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에는 화소들(PXL)이 배치될 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소들(PXL)에 연결되는 각종 배선들, 패드들 및/또는 내장 회로부가 배치될 수 있다. 화소들(PXL)은 스트라이프(stripe) 또는 펜타일(PENTILETM) 배열 구조 등에 따라 규칙적으로 배열될 수 있다. 다만, 화소들(PXL)의 배열 구조가 이에 한정되지는 않으며, 화소들(PXL)은 다양한 구조 및/또는 방식으로 표시 영역(DA)에 배열될 수 있다.
실시예에 따라, 표시 영역(DA)에는 서로 다른 색의 광을 방출하는 두 종류 이상의 화소들(PXL)이 배치될 수 있다. 일 예로, 표시 영역(DA)에는 제1 색의 광을 방출하는 제1 화소들(PXL1), 제2 색의 광을 방출하는 제2 화소들(PXL2), 및 제3 색의 광을 방출하는 제3 화소들(PXL3)이 배열될 수 있다. 서로 인접하도록 배치된 적어도 하나의 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 다양한 색의 광을 방출할 수 있는 하나의 화소 유닛(PXU)을 구성할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 각각 소정 색의 광을 방출하는 서브 화소일 수 있다. 실시예에 따라, 제1 화소(PXL1)는 적색의 광을 방출하는 적색 화소일 수 있고, 제2 화소(PXL2)는 녹색의 광을 방출하는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 청색의 광을 방출하는 청색 화소일 수 있으나, 반드시 이에 제한되는 것은 아니다.
일 실시예에서, 제1 화소(PXL1)는 제1 발광 영역(EMA1)을 포함하고, 제2 화소(PXL2)는 제2 발광 영역(EMA2)을 포함하고, 제3 화소(PXL3)는 제3 발광 영역(EMA3)을 포함할 수 있다. 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)의 경계는 비발광 영역(NEA)으로서 차광층(BM)이 배치될 수 있으나, 반드시 이에 제한되는 것은 아니다.
일 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 각각 서로 동일한 색의 광을 방출하는 발광 소자들(LD)을 구비하되, 각각의 발광 소자(LD) 상에 배치된 서로 다른 색상의 컬러 변환층(CCL) 및/또는 컬러 필터층(CFL)을 포함함으로써, 각각 제1 색, 제2 색 및 제3 색의 광을 방출할 수 있다. 다른 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 각각 제1 색의 발광 소자, 제2 색의 발광 소자 및 제3 색의 발광 소자를 광원으로 구비함으로써, 각각 제1 색, 제2 색 및 제3 색의 광을 방출할 수도 있다. 다만, 각각의 화소 유닛(PXU)을 구성하는 화소들(PXL)의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않는다. 즉, 각각의 화소(PXL)가 방출하는 광의 색은 다양하게 변경될 수 있다.
화소(PXL)는 소정의 제어 신호(일 예로, 주사 신호 및 데이터 신호) 및/또는 소정의 전원(일 예로, 제1 전원 및 제2 전원)에 의해 구동되는 적어도 하나의 광원을 포함할 수 있다. 일 실시예에서, 상기 광원은 나노미터 스케일(nanometer scale) 내지 마이크로미터 스케일(micrometer scale) 정도로 작은 크기를 가지는 초소형 기둥형 발광 소자들을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 이외에도 다양한 종류의 발광 소자가 화소(PXL)의 광원으로 이용될 수 있다.
일 실시예에서, 각각의 화소(PXL)는 능동형 화소로 구성될 수 있다. 다만, 표시 장치에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다. 예를 들어, 각각의 화소(PXL)는 다양한 구조 및/또는 구동 방식이 수동형 또는 능동형 발광 표시 장치의 화소로 구성될 수 있다.
도 3은 일 실시예에 따른 화소의 회로도이다.
도 3은 능동형 표시 장치에 적용될 수 있는 화소(PXL)에 포함된 구성 요소들의 전기적 연결 관계를 도시하였다. 다만, 화소(PXL)에 포함된 구성 요소들의 종류가 반드시 이에 제한되는 것은 아니다.
실시예에 따라, 도 3에 도시된 화소(PXL)는 도 1의 표시 패널(PNL)에 구비된 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3) 중 어느 하나일 수 있다. 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다.
도 3를 참조하면, 화소(PXL)는 각각 데이터 신호에 대응하는 휘도의 광을 생성하는 발광 유닛(EMU)을 포함할 수 있다. 또한, 화소(PXL)는 발광 유닛(EMU)을 구동하기 위한 화소 회로(PXC)를 더 포함할 수 있다.
실시예에 따라, 발광 유닛(EMU)은 제1 구동 전원(VDD)의 전압이 인가되는 제1 전원 라인(PL1)과 제2 구동 전원(VSS)의 전압이 인가되는 제2 전원 라인(PL2) 사이에 전기적으로 연결된 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 일 예로, 발광 유닛(EMU)은 화소 회로(PXC) 및 제1 전원 라인(PL1)을 경유하여 제1 구동 전원(VDD)에 접속된 제1 전극(EL1)과, 제2 전원 라인(PL2)을 통해 제2 구동 전원(VSS)에 접속된 제2 전극(EL2)과, 제1 전극(EL1)과 상기 제2 전극(EL2) 사이에 연결된 발광 소자(LD)를 포함할 수 있다. 일 실시예에서, 제1 전극(EL1)은 애노드일 수 있고, 제2 전극(EL2)은 캐소드일 수 있다.
발광 소자(LD)는 제1 구동 전원(VDD)에 연결된 일 단부 및 제2 구동 전원(VSS)에 연결된 타 단부를 포함할 수 있다. 실시예에 따라, 발광 소자(LD)의 일 단부는 제1 전극(EL1)과 일체로 제공되어 제1 전극(EL1)과 연결될 수 있고, 발광 소자(LD)의 타 단부는 제2 전극(EL2)과 일체로 제공되어 제2 전극(EL2)과 연결될 수 있다. 제1 구동 전원(VDD)과 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 이때, 제1 및 제2 구동 전원들(VDD, VSS)의 전위차는 화소(PXL)의 발광 기간 동안 발광 소자(LD)의 문턱 전압 이상으로 설정될 수 있다.
발광 소자(LD)는 발광 유닛(EMU)의 유효 광원을 구성할 수 있다. 발광 소자(LD)는 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 각각의 프레임 기간 동안 화소 회로(PXC)는 해당 프레임 데이터의 계조 값에 대응하는 구동 전류를 발광 유닛(EMU)으로 공급할 수 있다. 발광 유닛(EMU)으로 공급된 구동 전류는 발광 소자(LD)에 흐를 수 있다. 이에 따라, 발광 소자(LD)가 상기 구동 전류에 상응하는 휘도로 발광하면서 발광 유닛(EMU)이 광을 방출할 수 있다.
화소 회로(PXC)는 화소(PXL)의 스캔 라인(Si) 및 데이터 라인(Dj)에 접속될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i(i는 자연수)번째 행 및 j(j는 자연수)번째 열에 배치되었다고 할 때, 화소(PXL)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 스캔 라인(Si) 및 j번째 데이터 라인(Dj)에 접속될 수 있다. 실시예에 따라, 화소 회로(PXC)는 제1 및 제2 트랜지스터들(T1, T2)과 스토리지 커패시터(Cst)를 포함할 수 있다. 다만, 화소 회로(PXC)의 구조가 도 3에 도시된 실시예에 한정되는 것은 아니다.
화소 회로(PXC)는 제1 및 제2 트랜지스터들(T1, T2)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1; 구동 트랜지스터)의 제1 단자는 제1 구동 전원(VDD)에 접속될 수 있고, 제2 단자는 발광 소자(LD)에 전기적으로 접속될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 이와 같은 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광 소자(LD)로 공급되는 구동 전류의 양을 제어한다.
제2 트랜지스터(T2; 스위칭 트랜지스터)의 제1 단자는 j번째 데이터 라인(Dj)에 접속될 수 있고, 제2 단자는 제1 노드(N1)에 접속될 수 있다. 여기서, 제2 트랜지스터(T2)의 제1 단자와 제2 단자는 서로 다른 단자로, 예컨대 제1 단자가 소스 전극이면 제2 단자는 드레인 전극일 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 i번째 스캔 라인(Si)에 접속될 수 있다.
이와 같은 제2 트랜지스터(T2)는 i번째 스캔 라인(Si)으로부터 제2 트랜지스터(T2)가 턴-온될 수 있는 전압의 스캔 신호가 공급될 때 턴-온되어, j번째 데이터 라인(Dj)과 제1 노드(N1)를 전기적으로 연결할 수 있다. 이때, j번째 데이터 라인(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터 신호가 전달될 수 있다. 제1 노드(N1)로 전달된 데이터 신호는 스토리지 커패시터(Cst)에 충전될 수 있다.
스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지할 수 있다.
도 3에서는 데이터 신호를 화소(PXL) 내부로 전달하기 위한 제2 트랜지스터(T2)와, 상기 데이터 신호의 저장을 위한 스토리지 커패시터(Cst)와, 상기 데이터 신호에 대응하는 구동 전류를 발광 소자(LD)로 공급하기 위한 제1 트랜지스터(T1)를 포함한 화소 회로(PXC)를 도시하였으나, 반드시 이에 제한되는 것은 아니며, 화소 회로(PXC)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 화소 회로(PXC)는 제1 트랜지스터(T1)의 문턱 전압을 보상하기 위한 트랜지스터 소자, 제1 노드(N1)를 초기화하기 위한 트랜지스터 소자, 및/또는 발광 소자(LD)들의 발광 시간을 제어하기 위한 트랜지스터 소자 등과 같은 적어도 하나의 트랜지스터 소자나, 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로 소자들을 추가적으로 더 포함할 수 있다.
도 4 및 도 5는 일 실시예에 따른 화소를 나타내는 단면도들이다.
도 4 및 도 5에서는 서로 인접한 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)의 단면 구조를 개략적으로 도시한다.
도 4 및 도 5를 참조하면, 화소(PXL) 및 이를 구비한 표시 장치는 기판(SUB), 기판(SUB) 상에 배치된 발광 소자들(LD), 베이스층(BSL), 컬러 변환층(CCL), 및 컬러 필터층(CFL)을 포함할 수 있다. 기판(SUB)은 각 화소(PXL)의 화소 회로(도 3의 PXC)를 구성하는 트랜지스터들을 비롯한 회로 소자 등을 포함하는 구동 기판일 수 있다. 일 예로, 기판(SUB)은 NMOS와 PMOS의 조합으로 이루어진 CMOS 기판을 이용할 수 있으나, 반드시 이에 제한되는 것은 아니다.
발광 소자들(LD)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 발광 영역(EMA1, EMA2, EMA3) 내에 각각 배치될 수 있다. 발광 소자들(LD)은 각각 일 방향으로 연장된 형상으로 제공될 수 있다. 예를 들어, 발광 소자들(LD)은 각각 베이스층(BSL)의 제1 면(S1)으로부터 제3 방향(Z축 방향)의 반대 방향으로 연장된 형상으로 기판(SUB) 상에 제공될 수 있다. 일 예로, 발광 소자들(LD)은 제3 방향(Z축 방향)으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 가질 수 있으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 발광 소자들(LD)은 각각 일 단부의 직경과 타 단부의 직경이 서로 다른 기둥 형상을 가질 수도 있다. 또한, 발광 소자들(LD)은 나노미터 스케일(nanometer scale) 내지 마이크로미터 스케일(micrometer scale) 정도의 직경 및/또는 길이를 가질 정도로 초소형으로 제작된 발광 다이오드(light emitting diode, LED)일 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 발광 소자(LD)의 크기는 발광 소자(LD)가 적용되는 조명 장치 또는 표시 장치의 요구 조건(또는 설계 조건)에 부합되도록 다양하게 변경될 수 있다.
발광 소자들(LD)은 제1 반도체층(11), 제2 반도체층(13), 및 제1 및 제2 반도체층들(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자들(LD)의 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)은 제3 방향(Z축 방향)을 따라 순차적으로 적층될 수 있다.
발광 소자들(LD)의 제1 반도체층(11)은 일 예로 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 발광 소자들(LD)의 제1 반도체층(11)은 GaN, InGaN, InAlGaN, AlGaN, 또는 AlN 등의 반도체 재료를 포함하며, Mg, Zn, Ca, Sr, Ba 등과 같은 제1 도전성의 도펀트(또는 p형 도펀트)가 도핑된 p형 반도체층을 포함할 수 있다. 일 예로, 발광 소자들(LD)의 제1 반도체층(11)은 제1 도전성의 도펀트(또는 p형 도펀트)가 도핑된 GaN 반도체 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니며, 이외에도 다양한 물질이 발광 소자들(LD)의 제1 반도체층(11)을 구성할 수 있다.
발광 소자들(LD)의 활성층(12)은 제1 반도체층(11)과 제2 반도체층(13) 사이에 배치될 수 있다. 발광 소자들(LD)의 활성층(12)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(multi quantum well, MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 발광 소자들(LD)의 활성층(12)은 GaN, InGaN, InAlGaN, AlGaN, 또는 AlN 등을 포함할 수 있으며, 이외에도 다양한 물질이 발광 소자들(LD)의 활성층(12)을 구성할 수 있다.
발광 소자들(LD)의 각 단부에 소정의 신호(또는 전압)이 인가되면, 발광 소자들(LD)의 활성층(12)에서 전자-정공 쌍이 결합하면서 각 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 각 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소(PXL)를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
실시예에 따라, 발광 소자들(LD)의 활성층(12)과 제1 반도체층(11) 사이에는 전자 차단층(electron blocking layer, EBL)이 더 배치될 수 있다. 상기 전자 차단층은 제2 반도체층(13)으로부터 공급된 전자가 제1 반도체층(11)으로 빠져나가는 흐름을 차단하여, 활성층(12) 내에서 전자-정공의 재결합 확률을 높일 수 있다. 상기 전자 차단층의 에너지 밴드갭은 활성층(12) 및/또는 제1 반도체층(11)의 에너지 밴드갭보다 클 수 있으나, 반드시 이에 제한되는 것은 아니다.
실시예에 따라, 발광 소자들(LD)의 활성층(12)과 제2 반도체층(13) 사이에는 초격자층(super lattices layer, SLs)이 더 배치될 수 있다. 상기 초격자층은 활성층(12)과 제2 반도체층(13)의 응력을 완화시켜 발광 소자들(LD)의 품질을 향상시킬 수 있다. 일 예로, 상기 초격자층은 InGaN 및 GaN이 교번하여 적층된 구조로 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
발광 소자들(LD)의 제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 실시예에서, 발광 소자들(LD)의 제2 반도체층(13)은 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 발광 소자들(LD)의 제2 반도체층(13)은 GaN, InGaN, InAlGaN, AlGaN, 또는 AlN 등의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제2 도전성의 도펀트(또는 n형 도펀트)가 도핑된 n형 반도체층일 수 있다. 일 예로, 발광 소자들(LD)의 제2 반도체층(13)은 제2 도전성의 도펀트(또는 n형 도펀트)가 도핑된 GaN 반도체 물질을 포함할 수 있다. 다만, 발광 소자들(LD)의 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질로 발광 소자들(LD)의 제2 반도체층(13)을 구성할 수 있다.
발광 소자들(LD)의 제1 반도체층(11)은 기판(SUB) 상에 제공된 제1 연결 전극(CE1)과 전기적으로 연결될 수 있다. 예를 들어, 발광 소자들(LD)의 제1 반도체층(11) 상에는 제1 전극(EL1)이 배치되고, 발광 소자들(LD)의 제1 반도체층(11)은 제1 전극(EL1)을 통해 기판(SUB) 상에 제공된 제1 연결 전극(CE1)과 전기적으로 연결될 수 있다. 제1 전극(EL1)과 제1 연결 전극(CE1)이 접합됨에 따라 발광 소자들(LD)과 기판(SUB)이 결합될 수 있다.
발광 소자들(LD)의 제2 반도체층(13)은 기판(SUB) 상에 제공된 제2 연결 전극(CE2)과 전기적으로 연결될 수 있다. 예를 들어, 발광 소자들(LD)의 제2 반도체층(13)은 전극부(EP)와 연결되고, 전극부(EP)는 제2 전극(EL2)을 통해 기판(SUB) 상에 제공된 제2 연결 전극(CE2)과 전기적으로 연결될 수 있다. 전극부(EP)는 발광 소자들(LD)의 제2 반도체층(13)과 일체로 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 제2 전극(EL2)과 제2 연결 전극(CE2)이 접합됨에 따라 전극부(EP)와 기판(SUB)이 결합될 수 있다.
제1 및 제2 전극들(EL1, EL2)은 각각 금속 또는 금속 산화물을 포함할 수 있다. 일 예로, 제1 및 제2 전극들(EL1, EL2)은 각각 구리(Cu), 금(Au), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 니켈(Ni), 인듐 주석 산화물(ITO) 및 이들의 산화물 또는 합금 등을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 제1 및 제2 전극들(EL1, EL2)은 동일한 공정에서 동시에 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
발광 소자들(LD) 상에는 절연막(INS)이 제공될 수 있다. 절연막(INS)은 발광 소자들(LD) 및/또는 전극부(EP)의 측면 상에 제공될 수 있다. 절연막(INS)은 발광 소자들(LD)의 활성층(12)이 제1 및 제2 반도체층들(11, 13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(INS)은 각 발광 소자(LD)의 표면 결함을 최소화하여 각 발광 소자(LD)의 수명 및 발광 효율을 향상시킬 수 있다.
절연막(INS)은 발광 소자들(LD) 및/또는 전극부(EP)의 측면을 커버하되, 발광 소자들(LD) 및/또는 전극부(EP)의 상면을 노출하도록 부분적으로 제거될 수 있다. 예를 들어, 절연막(INS)은 발광 소자들(LD)의 제1 반도체층(11)을 노출하도록 부분적으로 제거될 수 있다.
절연막(INS)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx) 등을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
실시예에 따라, 절연막(INS) 상에는 제1 반사층(RF1)이 배치될 수 있다. 예를 들어, 제1 반사층(RF1)은 발광 소자들(LD) 및/또는 전극부(EP)의 측면 상에 배치되며, 발광 소자들(LD) 및/또는 전극부(EP)의 상면을 노출할 수 있다. 제1 반사층(RF1)은 발광 소자들(LD)로부터 방출되는 광을 반사하여 제3 방향(Z축 방향) 즉, 표시 패널(PNL)의 전면 방향으로 유도하여 출광 효율을 향상시킬 수 있다. 제1 반사층(RF1)의 물질은 특별히 한정되지 않으며, 다양한 반사성 물질로 구성될 수 있다.
발광 소자들(LD) 사이에는 평탄화층(PL)이 배치될 수 있다. 평탄화층(PL)은 베이스층(BSL)과 기판(SUB) 사이에 배치될 수 있다. 평탄화층(PL)은 발광 소자들(LD)의 단차를 평탄화하는 역할을 할 수 있다. 평탄화층(PL)은 단차를 평탄화하기 위해 유기 물질로 이루어질 수 있다. 예를 들어, 평탄화층(PL)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 평탄화층(PL)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
발광 소자들(LD) 상에는 베이스층(BSL)이 배치될 수 있다. 베이스층(BSL)의 제1 면(S1) 상에는 발광 소자들(LD)이 배치될 수 있다. 일 실시예에서, 발광 소자들(LD)은 베이스층(BSL)의 제1 면(S1) 상에 적층 또는 성장시켜 제작된 구조물로서 베이스층(BSL)의 제1 면(S1) 상에 직접 배치될 수 있다. 일 예로, 발광 소자들(LD)의 제2 반도체층(13)은 베이스층(BSL)의 제1 면(S1) 상에 직접 배치될 수 있다. 베이스층(BSL)은 제2 면(S2)은 제1 면(S1)과 대향하는 면으로서, 화소(PXL)로부터 광이 방출되는 표시 패널(PNL)의 표시면(또는, 전면)에 해당할 수 있다.
베이스층(BSL)은 제2 면(S2)으로부터 함몰된 홈 패턴들(PT)을 포함할 수 있다. 홈 패턴들(PT)은 베이스층(BSL)의 제2 면(S2)으로부터 제3 방향(Z축 방향)의 반대 방향으로 함몰된 영역일 수 있다.
홈 패턴들(PT)은 각각 발광 소자들(LD)과 제3 방향(Z축 방향)으로 중첩할 수 있다. 일 실시예에서, 홈 패턴들(PT)은 각각 발광 소자들(LD)과 제3 방향(Z축 방향)으로 완전히 중첩할 수 있다. 이에 따라, 발광 소자들(LD)로부터 방출되는 광은 홈 패턴들(PT) 내부로 입사되어 홈 패턴들(PT) 내부에 배치된 컬러 변환층(CCL) 등으로 제공될 수 있다.
일 실시예에서, 홈 패턴들(PT)은 제1 방향(X축 방향)의 폭(WP)이 나노미터 스케일(nanometer scale) 내지 마이크로미터 스케일(micrometer scale) 정도인 미세 패턴일 수 있다.
홈 패턴들(PT)의 제1 방향(X축 방향)의 폭(WP)은 발광 소자들(LD)의 제1 방향(X축 방향)의 폭(WL)보다 클 수 있다. 또한, 홈 패턴들(PT)의 제1 방향(X축 방향)의 폭(WP)은 홈 패턴들(PT) 간의 제1 방향(X축 방향)의 간격(SP)보다 클 수 있다. 다만, 홈 패턴들(PT)의 제1 방향(X축 방향)의 폭(WP)이 반드시 이에 제한되는 것은 아니며, 후술할 모세관 현상을 촉진할 수 있는 범위 내에서 다양하게 변경될 수 있다.
홈 패턴들(PT)의 제3 방향(Z축 방향)의 깊이(DP)는 베이스층(BSL)의 제3 방향(Z축 방향)의 두께(TB)와 다를 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 홈 패턴들(PT)의 제3 방향(Z축 방향)의 깊이(DP)는 베이스층(BSL)의 제3 방향(Z축 방향)의 두께(TB)보다 작을 수 있다. 이와 같이, 홈 패턴들(PT) 하부에 베이스층(BSL)이 소정의 두께로 존재하는 경우, 홈 패턴들(PT) 하부에 존재하는 베이스층(BSL)은 발광 소자들(LD)로부터 방출된 광을 리사이클링시켜 홈 패턴들(PT) 내부에 배치된 컬러 변환층(CCL)으로 유도하여 광 효율을 향상시킬 수 있다.
다만, 반드시 이에 제한되는 것은 아니며, 도 5에 도시된 바와 같이, 홈 패턴들(PT)의 제3 방향(Z축 방향)의 깊이(DP)는 베이스층(BSL)의 제3 방향(Z축 방향)의 두께(TB)와 실질적으로 동일할 수 있다. 즉, 홈 패턴들(PT)은 베이스층(BSL)을 관통하는 홀 형상을 가질 수도 있다. 이 경우, 홈 패턴들(PT)은 베이스층(BSL)을 관통하여 하부에 배치된 발광 소자들(LD)의 단부(또는, 제2 반도체층(13))를 노출할 수 있다.
실시예에 따라, 홈 패턴들(PT)의 측면은 홈 패턴들(PT)의 저면 또는 베이스층(BSL)의 제2 면(S2)과 수직을 이룰 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 홈 패턴들(PT)의 형상은 다양하게 변경될 수 있다. 예를 들어, 홈 패턴들(PT)의 측면은 홈 패턴들(PT)의 저면 또는 베이스층(BSL)의 제2 면(S2)으로부터 소정의 경사각을 가질 수도 있다. 즉, 홈 패턴들(PT)은 제3 방향(Z축 방향)의 반대 방향으로 폭이 감소하는 사다리꼴 형상을 가질 수도 있다. 또는, 홈 패턴들(PT)의 측면 및/또는 저면은 곡면으로 구현될 수도 있다.
베이스층(BSL)의 홈 패턴들(PT) 내부에는 컬러 변환층(CCL)이 배치될 수 있다. 이와 같이, 컬러 변환층(CCL)이 발광 소자들(LD)의 성장 기판인 베이스층(BSL)에 제공되는 경우, 컬러 변환층(CCL)을 구비하기 위한 별도의 기판이 생략될 수 있으므로, 표시 장치의 제조 공정을 간소화할 수 있다.
일 실시예에서, 컬러 변환층(CCL)은 모세관 현상에 의해 홈 패턴들(PT) 내부로 주입될 수 있다. 이와 같이, 모세관 현상을 이용하여 베이스층(BSL)에 형성된 미세한 홈 패턴들(PT) 내부에 컬러 변환층(CCL)을 형성하는 경우, 포토 공정이나 잉크젯 공정의 한계를 넘어 고해상도 표시 장치를 구현할 수 있다. 이에 대한 상세한 설명은 도 16를 참조하여 후술하기로 한다.
컬러 변환층(CCL)은 각 화소(PXL)의 발광 소자들(LD)에서 방출되는 광을 특정 색의 광으로 변환하는 퀀텀 닷(QD)을 포함할 수 있다. 예를 들어, 컬러 변환층(CCL)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 퀀텀 닷(QD)을 포함할 수 있다.
일 실시예에서, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 서로 동일한 색의 광을 방출하는 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 제3 색(또는, 청색)을 방출하는 발광 소자들(LD)을 포함할 수 있다. 컬러 변환층(CCL)은 발광 소자(LD)에서 방출되는 청색의 광을 백색의 광으로 변환하는 퀀텀 닷(QD)을 포함할 수 있다. 일 예로, 컬러 변환층(CCL)은 발광 소자(LD)에서 방출되는 청색의 광을 적색의 광으로 변환하는 제1 퀀텀 닷 및 청색의 광을 녹색의 광으로 변환하는 제2 퀀텀 닷을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
이 경우, 가시광선 영역 중 비교적 짧은 파장을 갖는 청색의 광을 퀀텀 닷(QD)에 입사시킴으로써, 퀀텀 닷(QD)의 흡수 계수를 증가시킬 수 있다. 이에 따라, 최종적으로 화소들(PXL)에서 방출되는 광 효율을 향상시킴과 동시에, 우수한 색 재현성을 확보할 수 있다. 또한, 동일한 색의 발광 소자들(LD)(일 예로, 청색 발광 소자)을 이용하여 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 발광 유닛(EMU)을 구성함으로써, 표시 장치의 제조 효율을 높일 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 서로 다른 색의 광을 방출하는 발광 소자들(LD)을 구비할 수 있다. 예를 들어, 제1 화소(PXL1)는 제1 색(또는, 적색) 발광 소자(LD)를 포함하고, 제2 화소(PXL2)는 제2 색(또는, 녹색) 발광 소자(LD)를 포함하고, 제3 화소(PXL3)는 제3 색(또는, 청색) 발광 소자(LD)를 포함할 수도 있다.
일 실시예에서, 베이스층(BSL)의 홈 패턴들(PT)과 컬러 변환층(CCL) 사이에는 제2 반사층(RF2)이 더 배치될 수 있다. 제2 반사층(RF2)은 발광 소자들(LD) 및 컬러 변환층(CCL)으로부터 방출되는 광을 반사하여 표시 패널(PNL)의 출광 효율을 향상시킬 수 있다. 또한, 제2 반사층(RF2)은 홈 패턴들(PT)의 측면 상에 배치되어, 인접한 화소들(PXL) 간의 혼색을 방지할 수 있다. 제2 반사층(RF2)의 물질은 특별히 한정되지 않으며, 다양한 반사성 물질로 구성될 수 있다.
컬러 변환층(CCL) 상에는 보호층(PS)이 배치될 수 있다. 보호층(PS)은 베이스층(BSL)의 제2 면(S2) 및/또는 컬러 변환층(CCL)을 커버할 수 있다. 보호층(PS)의 일면은 베이스층(BSL)의 제2 면(S2) 및/또는 컬러 변환층(CCL)과 접하고, 보호층(PS)의 타면은 후술할 컬러 필터층(CFL)과 접할 수 있다. 보호층(PS)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 배치될 수 있다. 보호층(PS)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 컬러 변환층(CCL)을 손상시키거나 오염시키는 것을 방지할 수 있다.
보호층(PS)은 무기층으로서, 실리콘 질화물(SiNx), 알루미늄 질화물(AlNx), 티타늄 질화물(TiNx), 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 티타늄 산화물(TiOx), 실리콘 산탄화물(SiOxCy), 또는 실리콘 산질화물(SiOxNy) 등을 포함하여 이루어질 수 있다.
보호층(PS) 상에는 컬러 필터층(CFL)이 배치될 수 있다. 컬러 필터층(CFL)은 보호층(PS) 상에 직접 배치될 수 있다. 컬러 필터층(CFL)은 각 화소(PXL)의 색에 부합되는 컬러 필터들(CF1, CF2, CF3)을 포함할 수 있다. 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 각각의 색에 부합되는 컬러 필터들(CF1, CF2, CF3)이 배치됨으로써 풀 컬러의 영상을 표시할 수 있다.
컬러 필터층(CFL)은 제1 화소(PXL1)에 배치되어 제1 화소(PXL1)에서 방출되는 광을 선택적으로 투과시키는 제1 컬러 필터(CF1), 제2 화소(PXL2)에 배치되어 제2 화소(PXL2)에서 방출되는 광을 선택적으로 투과시키는 제2 컬러 필터(CF2), 및 제3 화소(PXL3)에 배치되어 제3 화소(PXL3)에서 방출되는 광을 선택적으로 투과시키는 제3 컬러 필터(CF3)를 포함할 수 있다.
일 실시예에서, 제1 컬러 필터(CF1), 제2 컬러 필터(CF2) 및 제3 컬러 필터(CF3)는 각각 적색 컬러 필터, 녹색 컬러 필터 및 청색 컬러 필터일 수 있으나, 반드시 이에 제한되는 것은 아니다. 이하에서, 제1 컬러 필터(CF1), 제2 컬러 필터(CF2) 및 제3 컬러 필터(CF3) 중 임의의 컬러 필터를 지칭하거나, 두 종류 이상의 컬러 필터들을 포괄적으로 지칭할 때, "컬러 필터(CF)" 또는 "컬러 필터들(CF)"이라 하기로 한다.
제1 컬러 필터(CF1)는 제1 화소(PXL1)의 발광 소자(LD) 및 컬러 변환층(CCL)과 제3 방향(Z축 방향)으로 중첩할 수 있다. 제1 컬러 필터(CF1)는 제1 색(또는, 적색)의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제1 화소(PXL1)가 적색 화소일 때, 제1 컬러 필터(CF1)는 적색 컬러 필터 물질을 포함할 수 있다.
제2 컬러 필터(CF2)는 제2 화소(PXL2)의 발광 소자(LD) 및 컬러 변환층(CCL)과 제3 방향(Z축 방향)으로 중첩할 수 있다. 제2 컬러 필터(CF2)는 제2 색(또는, 녹색)의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제2 화소(PXL2)가 녹색 화소일 때, 제2 컬러 필터(CF2)는 녹색 컬러 필터 물질을 포함할 수 있다.
제3 컬러 필터(CF3)는 제3 화소(PXL3)의 발광 소자(LD) 및 컬러 변환층(CCL)과 제3 방향(Z축 방향)으로 중첩할 수 있다. 제3 컬러 필터(CF3)는 제3 색(또는, 청색)의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제3 화소(PXL3)가 청색 화소일 때, 제3 컬러 필터(CF3)는 청색 컬러 필터 물질을 포함할 수 있다.
컬러 필터층(CFL) 상에는 제2 보호층(PS2)이 배치될 수 있다. 제2 보호층(PS2)은 컬러 필터층(CFL)을 비롯한 하부 부재를 커버할 수 있다. 제2 보호층(PS2)은 상술한 하부 부재에 수분 또는 공기가 침투되는 것을 방지할 수 있다. 또한, 제2 보호층(PS2)은 먼지와 같은 이물질로부터 상술한 하부 부재를 보호할 수 있다.
일 실시예에서, 제2 보호층(PS2)은 적어도 하나의 무기층을 포함할 수 있다. 예를 들어, 상기 무기층은 알루미늄 질화물(AlNx), 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 및 티타늄 산화물(TiOx) 중 적어도 하나를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
실시예에 따라, 제2 보호층(PS2)은 적어도 하나의 유기층을 포함할 수 있다. 예를 들어, 상기 유기층은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
실시예에 따라, 제2 보호층(PS2) 상에는 차광층(BM)이 더 배치될 수 있다, 차광층(BM)은 비발광 영역(NEA)에 배치될 수 있다. 차광층(BM)은 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)의 경계에 배치될 수 있다. 이와 같이, 차광층(BM)이 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)의 경계에 형성되는 경우, 표시 장치의 정면 또는 측면에서 시인되는 혼색 불량을 방지할 수 있다. 차광층(BM)의 물질은 특별히 한정되지 않으며, 다양한 차광성 물질로 구성될 수 있다.
상술한 실시예에 의하면, 베이스층(BSL)의 제1 면(S1)에 발광 소자들(LD)을 형성하고, 베이스층(BSL)의 제2 면(S2)에 컬러 변환층(CCL)을 주입할 미세한 홈 패턴들(PT)을 형성함으로써, 표시 장치의 제조 공정을 간소화함과 동시에 고해상도 표시 장치를 구현할 수 있다.
이하, 다른 실시예에 대해 설명한다. 이하의 실시예에서 이미 설명한 구성과 동일한 구성에 대해서는 동일한 참조 번호로서 지칭하며, 중복 설명은 생략하거나 간략화하기로 한다.
도 6은 다른 실시예에 따른 화소를 나타내는 단면도이다.
도 6을 참조하면, 본 실시예는 컬러 변환층(CCL)이 제1 화소(PXL1)에 배치된 제1 컬러 변환층(CCL1), 제2 화소(PXL2)에 배치된 제2 컬러 변환층(CCL2), 및 제3 화소(PXL3)에 배치된 광 산란층(LSL)을 포함하고, 컬러 필터층(CFL)이 생략된다는 점에서 도 1 내지 도 5의 실시예와 구별된다.
일 실시예에서, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 서로 동일한 색의 광을 방출하는 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 제3 색(또는, 청색)의 광을 방출하는 발광 소자들(LD)을 포함할 수 있다. 이러한 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 상에 각각 색 변환 입자들을 포함한 컬러 변환층(CCL)이 배치됨으로써 풀 컬러의 영상을 표시할 수 있다.
제1 컬러 변환층(CCL1)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제1 색의 광으로 변환하는 제1 색 변환 입자들을 포함할 수 있다. 예를 들어, 제1 컬러 변환층(CCL1)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제1 퀀텀 닷(QD1)을 포함할 수 있다.
일 실시예에서, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제1 화소(PXL1)가 적색 화소인 경우, 제1 컬러 변환층(CCL1)은 상기 청색 발광 소자에서 방출되는 청색의 광을 적색의 광으로 변환하는 제1 퀀텀 닷(QD1)을 포함할 수 있다. 제1 퀀텀 닷(QD1)은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 적색 광을 방출할 수 있다. 한편, 제1 화소(PXL1)가 다른 색의 화소인 경우, 제1 컬러 변환층(CCL1)은 제1 화소(PXL1)의 색에 대응하는 제1 퀀텀 닷(QD1)을 포함할 수 있다.
제2 컬러 변환층(CCL2)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제2 색의 광으로 변환하는 제2 색 변환 입자들을 포함할 수 있다. 예를 들어, 제2 컬러 변환층(CCL2)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제2 퀀텀 닷(QD2)을 포함할 수 있다.
일 실시예에서, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제2 화소(PXL2)가 녹색 화소인 경우, 제2 컬러 변환층(CCL2)은 상기 청색 발광 소자에서 방출되는 청색의 광을 녹색의 광으로 변환하는 제2 퀀텀 닷(QD2)을 포함할 수 있다. 제2 퀀텀 닷(QD2)은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 녹색 광을 방출할 수 있다. 한편, 제2 화소(PXL2)가 다른 색의 화소인 경우, 제2 컬러 변환층(CCL2)은 제2 화소(PXL2)의 색에 대응하는 제2 퀀텀 닷(QD2)을 포함할 수 있다.
일 실시예에서, 가시광선 영역 중 비교적 짧은 파장을 갖는 청색의 광을 각각 제1 퀀텀 닷(QD1) 및 제2 퀀텀 닷(QD2)에 입사시킴으로써, 제1 퀀텀 닷(QD1) 및 제2 퀀텀 닷(QD2)의 흡수 계수를 증가시킬 수 있다. 이에 따라, 최종적으로 제1 화소(PXL1) 및 제2 화소(PXL2)에서 방출되는 광 효율을 향상시킴과 동시에, 우수한 색 재현성을 확보할 수 있다. 또한, 동일한 색의 발광 소자들(LD)(일 예로, 청색 발광 소자)을 이용하여 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 발광 유닛(EMU)을 구성함으로써, 표시 장치의 제조 효율을 높일 수 있다.
광 산란층(LSL)은 발광 소자(LD)에서 방출되는 제3 색(또는, 청색)의 광을 효율적으로 이용하기 위해 구비될 수 있다. 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제3 화소(PXL3)가 청색 화소인 경우, 광 산란층(LSL)은 발광 소자(LD)로부터 방출되는 광을 효율적으로 이용하기 위하여 적어도 한 종류의 광 산란 입자들(SCT)을 포함할 수 있다.
예를 들어, 광 산란층(LSL)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 광 산란 입자들(SCT)을 포함할 수 있다. 일 예로, 광 산란층(LSL)은 실리카(silica)와 같은 광 산란 입자들(SCT)을 포함할 수 있으나, 광 산란 입자들(SCT)의 구성 물질이 이에 한정되는 것은 아니다. 한편, 광 산란 입자들(SCT)이 제3 화소(PXL3)에만 배치되는 것은 아니며, 제1 컬러 변환층(CCL1)또는 제2 컬러 변환층(CCL2)의 내부에도 선택적으로 포함될 수 있다. 실시예에 따라, 광 산란층(LSL)은 생략되거나, 광 산란층(LSL)을 대신하여 투명 폴리머가 제공될 수도 있다.
컬러 변환층(CCL) 상에는 보호층(PS)이 배치될 수 있다. 보호층(PS)은 베이스층(BSL)의 제2 면(S2) 및/또는 컬러 변환층(CCL)을 커버할 수 있다. 보호층(PS)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 컬러 변환층(CCL)을 손상시키거나 오염시키는 것을 방지할 수 있다.
일 실시예에서, 보호층(PS)은 적어도 하나의 무기층을 포함할 수 있다. 예를 들어, 상기 무기층은 알루미늄 질화물(AlNx), 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx) 등의 무기 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
실시예에 따라, 보호층(PS)은 적어도 하나의 유기층을 포함할 수 있다. 예를 들어, 상기 유기층은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
보호층(PS) 상에는 차광층(BM)이 더 배치될 수 있다. 차광층(BM)은 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)의 경계에 배치될 수 있다. 이와 같이, 차광층(BM)이 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)의 경계에 형성하는 경우, 표시 장치의 정면 또는 측면에서 시인되는 혼색 불량을 방지할 수 있다.
도 7은 또 다른 실시예에 따른 화소를 나타내는 단면도이다.
도 7을 참조하면, 본 실시예는 기판(SUB) 상에 제공된 뱅크 패턴들(BNP)을 더 포함하고, 뱅크 패턴들(BNP) 사이에 컬러 변환층(CCL)이 제공된다는 점에서 도 1 내지 도 5의 실시예와 구별된다.
기판(SUB)은 각 화소(PXL)의 화소 회로(도 3의 PXC)를 구성하는 트랜지스터들을 비롯한 회로 소자 등을 포함하는 구동 기판일 수 있다. 일 예로, 기판(SUB)은 NMOS와 PMOS의 조합으로 이루어진 CMOS 기판을 이용할 수 있으나, 반드시 이에 제한되는 것은 아니다.
뱅크 패턴들(BNP)은 기판(SUB) 상에서 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 경계에 배치될 수 있다. 뱅크 패턴들(BNP)은 각각 일 방향으로 연장된 형상으로 제공될 수 있다. 예를 들어, 뱅크 패턴들(BNP)은 각각 기판(SUB)으로부터 제3 방향(Z축 방향)으로 연장된 형상으로 기판(SUB) 상에 제공될 수 있다.
뱅크 패턴들(BNP)은 제1 반도체층(B1), 제2 반도체층(B3), 및 제1 및 제2 반도체층들(B1, B3) 사이에 개재된 활성층(B2)을 포함할 수 있다. 일 예로, 뱅크 패턴들(BNP)의 제1 반도체층(B1), 활성층(B2), 및 제2 반도체층(B3)은 기판(SUB) 상에서 제3 방향(Z축 방향)을 따라 순차적으로 적층될 수 있다.
뱅크 패턴들(BNP)의 제1 반도체층(B1)은 일 예로 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 뱅크 패턴들(BNP)의 제1 반도체층(B1)은 GaN, InGaN, InAlGaN, AlGaN, 또는 AlN 등의 반도체 재료를 포함하며, Mg, Zn, Ca, Sr, Ba 등과 같은 제1 도전성의 도펀트(또는 p형 도펀트)가 도핑된 p형 반도체층을 포함할 수 있다. 일 예로, 뱅크 패턴들(BNP)의 제1 반도체층(B1)은 제1 도전성의 도펀트(또는 p형 도펀트)가 도핑된 GaN 반도체 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니며, 이외에도 다양한 물질이 뱅크 패턴들(BNP)의 제1 반도체층(B1)을 구성할 수 있다.
뱅크 패턴들(BNP)의 활성층(B2)은 제1 반도체층(B1)과 제2 반도체층(B3) 사이에 배치될 수 있다. 뱅크 패턴들(BNP)의 활성층(B2)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(multi quantum well, MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 뱅크 패턴들(BNP)의 활성층(B2)은 GaN, InGaN, InAlGaN, AlGaN, 또는 AlN 등을 포함할 수 있으며, 이외에도 다양한 물질이 뱅크 패턴들(BNP)의 활성층(B2)을 구성할 수 있다.
뱅크 패턴들(BNP)의 제2 반도체층(B3)은 활성층(B2) 상에 배치되며, 제1 반도체층(B1)과 상이한 타입의 반도체층을 포함할 수 있다. 일 실시예에서, 뱅크 패턴들(BNP)의 제2 반도체층(B3)은 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 뱅크 패턴들(BNP)의 제2 반도체층(B3)은 GaN, InGaN, InAlGaN, AlGaN, 또는 AlN 등이 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제2 도전성의 도펀트(또는 n형 도펀트)가 도핑된 n형 반도체층일 수 있다. 일 예로, 뱅크 패턴들(BNP)의 제2 반도체층(B3)은 제2 도전성의 도펀트(또는 n형 도펀트)가 도핑된 GaN 반도체 물질을 포함할 수 있다. 다만, 뱅크 패턴들(BNP)의 제2 반도체층(B3)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질로 뱅크 패턴들(BNP)의 제2 반도체층(B3)을 구성할 수 있다.
실시예에 따라, 뱅크 패턴들(BNP)은 제2 반도체층(B3) 상에 배치된 마스크층(MK1, MK2)을 더 포함할 수 있다. 마스크층(MK1, MK2)은 제2 반도체층(B3) 상에 배치된 제1 마스크층(MK1)과 제1 마스크층(MK1) 상에 배치된 제2 마스크층(MK2)을 포함할 수 있다. 제1 마스크층(MK1)과 제2 마스크층(MK2)은 서로 다른 물질로 구성될 수 있다. 일 예로, 제1 마스크층(MK1)은 실리콘 산화물(SiOx)을 포함하고, 제2 마스크층(MK2)은 니켈(Ni)을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
발광 소자들(LD)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 내에 각각 배치될 수 있다. 발광 소자들(LD)은 기판(SUB) 상에서 뱅크 패턴들(BNP)의 측면 사이에 배치될 수 있다.
발광 소자들(LD)은 각각 다양한 형상으로 제공될 수 있다. 일 예로, 발광 소자들(LD)은 제3 방향(Z축 방향)으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 가질 수 있으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 발광 소자들(LD)은 각각 일 단부의 직경과 타 단부의 직경이 서로 다른 기둥 형상을 가질 수도 있다. 또한, 발광 소자들(LD)은 나노미터 스케일(nanometer scale) 내지 마이크로미터 스케일(micrometer scale) 정도의 직경 및/또는 길이를 가질 정도로 초소형으로 제작된 발광 다이오드(light emitting diode, LED)일 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 발광 소자(LD)의 크기는 발광 소자(LD)가 적용되는 조명 장치 또는 표시 장치의 요구 조건(또는 설계 조건)에 부합되도록 다양하게 변경될 수 있다.
발광 소자들(LD)은 제1 반도체층(L1), 제2 반도체층(L3), 및 제1 및 제2 반도체층들(L1, L3) 사이에 개재된 활성층(L2)을 포함할 수 있다. 일 예로, 발광 소자들(LD)의 제1 반도체층(L1), 활성층(L2), 및 제2 반도체층(L3)은 기판(SUB) 상에서 제3 방향(Z축 방향)을 따라 순차적으로 적층될 수 있다.
발광 소자들(LD)의 제1 반도체층(L1)은 일 예로 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 발광 소자들(LD)의 제1 반도체층(L1)은 GaN, InGaN, InAlGaN, AlGaN, 또는 AlN 등의 반도체 재료를 포함하며, Mg, Zn, Ca, Sr, Ba 등과 같은 제1 도전성의 도펀트(또는 p형 도펀트)가 도핑된 p형 반도체층을 포함할 수 있다. 일 예로, 발광 소자들(LD)의 제1 반도체층(L1)은 제1 도전성의 도펀트(또는 p형 도펀트)가 도핑된 GaN 반도체 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니며, 이외에도 다양한 물질이 발광 소자들(LD)의 제1 반도체층(L1)을 구성할 수 있다.
발광 소자들(LD)의 활성층(L2)은 제1 반도체층(L1)과 제2 반도체층(L3) 사이에 배치될 수 있다. 발광 소자들(LD)의 활성층(L2)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(multi quantum well, MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 발광 소자들(LD)의 활성층(L2)은 GaN, InGaN, InAl-GaN, AlGaN, 또는 AlN 등을 포함할 수 있으며, 이외에도 다양한 물질이 발광 소자들(LD)의 활성층(L2)을 구성할 수 있다.
발광 소자들(LD)의 각 단부에 소정의 신호(또는 전압)이 인가되면, 발광 소자들(LD)의 활성층(L2)에서 전자-정공 쌍이 결합하면서 각 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 각 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소(PXL)를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
실시예에 따라, 발광 소자들(LD)의 활성층(L2)과 제1 반도체층(L1) 사이에는 전자 차단층(electron blocking layer, EBL)이 더 배치될 수 있다. 상기 전자 차단층은 제2 반도체층(L3)으로부터 공급된 전자가 제1 반도체층(L1)으로 빠져나가는 흐름을 차단하여, 활성층(L2) 내에서 전자-정공의 재결합 확률을 높일 수 있다. 상기 전자 차단층의 에너지 밴드갭은 활성층(L2) 및/또는 제1 반도체층(L1)의 에너지 밴드갭보다 클 수 있으나, 반드시 이에 제한되는 것은 아니다.
실시예에 따라, 발광 소자들(LD)의 활성층(L2)과 제2 반도체층(L3) 사이에는 초격자층(super lattices layer, SLs)이 더 배치될 수 있다. 상기 초격자층은 활성층(L2)과 제2 반도체층(L3)의 응력을 완화시켜 발광 소자들(LD)의 품질을 향상시킬 수 있다. 일 예로, 상기 초격자층은 InGaN 및 GaN이 교번하여 적층된 구조로 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
발광 소자들(LD)의 제2 반도체층(L3)은 활성층(L2) 상에 배치되며, 제1 반도체층(L1)과 상이한 타입의 반도체층을 포함할 수 있다. 일 실시예에서, 발광 소자들(LD)의 제2 반도체층(L3)은 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 발광 소자들(LD)의 제2 반도체층(L3)은 GaN, InGaN, InAlGaN, AlGaN, 또는 AlN 등의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제2 도전성의 도펀트(또는 n형 도펀트)가 도핑된 n형 반도체층일 수 있다. 일 예로, 발광 소자들(LD)의 제2 반도체층(L3)은 제2 도전성의 도펀트(또는 n형 도펀트)가 도핑된 GaN 반도체 물질을 포함할 수 있다. 다만, 발광 소자들(LD)의 제2 반도체층(L3)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질로 발광 소자들(LD)의 제2 반도체층(L3)을 구성할 수 있다.
일 실시예에서, 발광 소자들(LD)과 뱅크 패턴들(BNP)은 동일한 물질을 포함할 수 있다. 예를 들어, 발광 소자들(LD)의 제1 반도체층(L1), 활성층(L2), 및/또는 제2 반도체층(L3)은 각각 상술한 뱅크 패턴들(BNP)의 제1 반도체층(B1), 활성층(B2), 및/또는 제2 반도체층(B3)과 동일한 물질을 포함할 수 있다. 이 경우, 발광 소자들(LD)의 제1 반도체층(L1), 활성층(L2), 및/또는 제2 반도체층(L3)은 각각 뱅크 패턴들(BNP)의 제1 반도체층(B1), 활성층(B2), 및/또는 제2 반도체층(B3)과 동일한 공정에서 동시에 형성될 수 있다. 이에 따라, 표시 장치의 제조 공정을 간소화하여 공정 경제성을 확보할 수 있다. 이에 대한 상세한 설명은 도 19 내지 도 21을 참조하여 후술하기로 한다.
발광 소자들(LD)은 기판(SUB) 상에 제공된 제1 전극(ET1) 상에 배치될 수 있다. 예를 들어, 발광 소자들(LD)의 제1 반도체층(L1)은 제1 전극(ET1) 상에 배치되어, 제1 전극(ET1)과 전기적으로 연결될 수 있다. 제1 전극(ET1)은 금속 또는 금속 산화물을 포함할 수 있다. 예를 들어, 제1 전극(ET1)은 구리(Cu), 금(Au), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 니켈(Ni), 인듐 주석 산화물(ITO) 및 이들의 산화물 또는 합금 등을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 제1 전극(ET1)은 도 3을 참조하여 설명한 제1 전극(EL1)에 대응될 수 있다.
실시예에 따라, 기판(SUB)과 발광 소자들(LD) 및/또는 뱅크 패턴들(BNP) 사이에는 연결 전극들(CE1, CE2)이 더 배치될 수 있다. 연결 전극들(CE1, CE2)은 발광 소자들(LD)과 기판(SUB) 사이에 제공된 제1 연결 전극(CE1)과 뱅크 패턴들(BNP)과 기판(SUB) 사이에 제공된 제2 연결 전극(CE2)을 포함할 수 있다.
제1 연결 전극(CE1)은 발광 소자들(LD)의 제1 반도체층(L1)과 기판(SUB) 상에 제공된 제1 전극(ET1) 사이에 배치될 수 있다. 발광 소자들(LD)은 제1 연결 전극(CE1)을 통해 기판(SUB) 상에 제공된 제1 전극(ET1)과 전기적으로 연결될 수 있다.
제2 연결 전극(CE2)은 제1 연결 전극(CE1)과 동일한 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 연결 전극(CE1, CE2)은 각각 금속 또는 금속 산화물을 포함할 수 있다. 일 예로, 제1 및 제2 연결 전극(CE1, CE2)은 각각 구리(Cu), 금(Au), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 니켈(Ni), 인듐 주석 산화물(ITO) 및 이들의 산화물 또는 합금 등을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 제2 연결 전극(CE2)은 제1 연결 전극(CE1)과 동일한 공정에서 동시에 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
실시예에 따라, 뱅크 패턴들(BNP)과 제2 연결 전극(CE2) 사이에는 하드 마스크층(HM)이 더 배치될 수 있다. 하드 마스크층(HM)은 뱅크 패턴들(BNP)의 제1 반도체층(B1)과 제2 연결 전극(CE2) 사이에 배치될 수 있다. 하드 마스크층(HM)은 실시예에 따라 생략될 수 있다.
발광 소자들(LD) 및/또는 뱅크 패턴들(BNP)의 표면 상에는 절연막(INS)이 제공될 수 있다. 절연막(INS)은 발광 소자들(LD) 및/또는 뱅크 패턴들(BNP)의 측면 상에 제공될 수 있다. 절연막(INS)은 발광 소자들(LD)의 활성층(L2)이 제1 및 제2 반도체층들(L1, L3) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(INS)은 발광 소자들(LD)의 표면 결함을 최소화하여 발광 소자들(LD)의 수명 및 발광 효율을 향상시킬 수 있다.
절연막(INS)은 발광 소자들(LD) 및/또는 뱅크 패턴들(BNP)의 측면을 커버하되, 발광 소자들(LD) 및/또는 뱅크 패턴들(BNP)의 상면을 노출하도록 부분적으로 제거될 수 있다. 일 예로, 절연막(INS)은 발광 소자들(LD)의 측면을 커버하되, 발광 소자들(LD)의 제2 반도체층(L3)을 노출하도록 부분적으로 제거될 수 있다.
절연막(INS)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx) 등을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
발광 소자들(LD) 상에는 제2 전극(ET2)이 배치될 수 있다. 제2 전극(ET2)은 절연막(INS)에 의해 노출된 발광 소자들(LD)의 상면 상에 직접 배치되어, 발광 소자들(LD)의 제2 반도체층(L3)과 접할 수 있다. 제2 전극(ET2)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 배치될 수 있다. 제2 전극(ET2)은 도 3을 참조하여 설명한 제2 전극(EL2)에 대응될 수 있다.
제2 전극(ET2)은 다양한 투명 도전 물질로 구성될 수 있다. 일 예로, 제2 전극(ET2)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 주석 아연 산화물(ITZO), 알루미늄 아연 산화물(AZO), 갈륨 아연 산화물(GZO), 아연 주석 산화물(ZTO), 또는 갈륨 주석 산화물(GTO)을 비롯한 다양한 투명 도전 물질 중 적어도 하나를 포함하며, 소정의 투광도를 만족하도록 실질적으로 투명 또는 반투명하게 구현될 수 있다. 이에 따라, 발광 소자들(LD)로부터 방출된 광은 제2 전극(ET2)을 통과하여 표시 패널(PNL)의 외부로 방출될 수 있다.
발광 소자들(LD) 상에는 컬러 변환층(CCL)이 배치될 수 있다. 컬러 변환층(CCL)은 뱅크 패턴들(BNP) 사이에 배치될 수 있다. 컬러 변환층(CCL)은 발광 소자들(LD) 상에서 뱅크 패턴들(BNP)의 측면 사이에 배치될 수 있다. 즉, 컬러 변환층(CCL)은 뱅크 패턴들(BNP)에 의해 정의된 공간 또는 개구부 내에 제공될 수 있다. 이와 같이, 컬러 변환층(CCL)이 뱅크 패턴들(BNP)에 의해 정의된 공간 내에 제공되는 경우, 컬러 변환층(CCL)을 구비하기 위한 별도의 기판이 생략될 수 있으므로, 표시 장치의 제조 공정을 간소화할 수 있다.
일 실시예에서, 컬러 변환층(CCL)은 모세관 현상에 의해 뱅크 패턴들(BNP) 사이에 주입될 수 있다. 이와 같이, 모세관 현상을 이용하여 뱅크 패턴들(BNP) 사이에 컬러 변환층(CCL)을 형성하는 경우, 포토 공정이나 잉크젯 공정의 한계를 넘어 고해상도 표시 장치를 구현할 수 있다. 이에 대한 상세한 설명은 도 25를 참조하여 후술하기로 한다.
컬러 변환층(CCL)은 각 화소(PXL)의 발광 소자들(LD)에서 방출되는 광을 특정 색의 광으로 변환하는 컬러 변환 물질로서 퀀텀 닷을 포함할 수 있다. 예를 들어, 컬러 변환층(CCL)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 퀀텀 닷을 포함할 수 있다.
일 실시예에서, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 서로 동일한 색의 광을 방출하는 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 제3 색(또는, 청색)을 방출하는 발광 소자들(LD)을 포함할 수 있다. 컬러 변환층(CCL)은 발광 소자(LD)에서 방출되는 청색의 광을 백색의 광으로 변환하는 퀀텀 닷을 포함할 수 있다. 예를 들어, 컬러 변환층(CCL)은 상기 청색 발광 소자에서 방출되는 청색의 광을 적색의 광으로 변환하는 제1 퀀텀 닷과 청색의 광을 녹색의 광으로 변환하는 제2 퀀텀 닷을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 컬러 변환 물질로서 퀀텀 닷을 이용하는 경우, 가시광선 영역 중 비교적 짧은 파장을 갖는 청색의 광을 퀀텀 닷에 입사시킴으로써, 퀀텀 닷의 흡수 계수를 증가시킬 수 있다. 이에 따라, 최종적으로 화소들(PXL)에서 방출되는 광 효율을 향상시킴과 동시에 우수한 색 재현성을 확보할 수 있다. 또한, 동일한 색의 발광 소자들(LD)(일 예로, 청색 발광 소자)을 이용하여 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 발광 유닛(EMU)을 구성함으로써, 표시 장치의 제조 효율을 높일 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 서로 다른 색의 광을 방출하는 발광 소자들(LD)을 구비할 수 있다. 예를 들어, 제1 화소(PXL1)는 제1 색(또는, 적색) 발광 소자(LD)를 포함하고, 제2 화소(PXL2)는 제2 색(또는, 녹색) 발광 소자(LD)를 포함하고, 제3 화소(PXL3)는 제3 색(또는, 청색) 발광 소자(LD)를 포함할 수도 있다.
컬러 변환층(CCL) 상에는 보호층(PS)이 배치될 수 있다. 보호층(PS)은 컬러 변환층(CCL)을 직접 커버할 수 있다. 보호층(PS)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 배치될 수 있다. 보호층(PS)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 컬러 변환층(CCL)을 손상시키거나 오염시키는 것을 방지할 수 있다. 보호층(PS)의 일면은 컬러 변환층(CCL)과 접하고, 보호층(PS)의 타면은 컬러 필터층(CFL)과 접할 수 있다.
일 실시예에서, 보호층(PS)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 폴리에스테르계 수지(polyesters res-in), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin), 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
실시예에 따라, 보호층(PS)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx) 등의 무기 물질을 포함할 수도 있다.
보호층(PS) 상에는 컬러 필터층(CFL)이 배치될 수 있다. 컬러 필터층(CFL)은 뱅크 패턴들(BNP) 사이에 배치될 수 있다. 컬러 필터층(CFL)은 각 화소(PXL)의 색에 부합되는 컬러 필터들(CF1, CF2, CF3)을 포함할 수 있다. 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 각각의 색에 부합되는 컬러 필터들(CF1, CF2, CF3)이 배치됨으로써 풀 컬러의 영상을 표시할 수 있다.
컬러 필터층(CFL)은 제1 화소(PXL1)에 배치되어 제1 화소(PXL1)에서 방출되는 광을 선택적으로 투과시키는 제1 컬러 필터(CF1), 제2 화소(PXL2)에 배치되어 제2 화소(PXL2)에서 방출되는 광을 선택적으로 투과시키는 제2 컬러 필터(CF2), 및 제3 화소(PXL3)에 배치되어 제3 화소(PXL3)에서 방출되는 광을 선택적으로 투과시키는 제3 컬러 필터(CF3)를 포함할 수 있다.
일 실시예에서, 제1 컬러 필터(CF1), 제2 컬러 필터(CF2) 및 제3 컬러 필터(CF3)는 각각 적색 컬러 필터, 녹색 컬러 필터 및 청색 컬러 필터일 수 있으나, 반드시 이에 제한되는 것은 아니다. 이하에서, 제1 컬러 필터(CF1), 제2 컬러 필터(CF2) 및 제3 컬러 필터(CF3) 중 임의의 컬러 필터를 지칭하거나, 두 종류 이상의 컬러 필터들을 포괄적으로 지칭할 때, "컬러 필터(CF)" 또는 "컬러 필터들(CF)"이라 하기로 한다.
제1 컬러 필터(CF1)는 제1 화소(PXL1)의 발광 소자(LD) 및 컬러 변환층(CCL)과 제3 방향(Z축 방향)으로 중첩할 수 있다. 제1 컬러 필터(CF1)는 제1 색(또는, 적색)의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제1 화소(PXL1)가 적색 화소일 때, 제1 컬러 필터(CF1)는 적색 컬러 필터 물질을 포함할 수 있다.
제2 컬러 필터(CF2)는 제2 화소(PXL2)의 발광 소자(LD) 및 컬러 변환층(CCL)과 제3 방향(Z축 방향)으로 중첩할 수 있다. 제2 컬러 필터(CF2)는 제2 색(또는, 녹색)의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제2 화소(PXL2)가 녹색 화소일 때, 제2 컬러 필터(CF2)는 녹색 컬러 필터 물질을 포함할 수 있다.
제3 컬러 필터(CF3)는 제3 화소(PXL3)의 발광 소자(LD) 및 컬러 변환층(CCL)과 제3 방향(Z축 방향)으로 중첩할 수 있다. 제3 컬러 필터(CF3)는 제3 색(또는, 청색)의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제3 화소(PXL3)가 청색 화소일 때, 제3 컬러 필터(CF3)는 청색 컬러 필터 물질을 포함할 수 있다.
뱅크 패턴들(BNP)과 컬러 변환층(CCL) 사이에는 반사층(RF)이 배치될 수 있다. 반사층(RF)은 발광 소자들(LD)로부터 방출되는 광을 반사하여 표시 패널(PNL)의 출광 효율을 향상시킬 수 있다. 또한, 반사층(RF)은 뱅크 패턴들(BNP)의 측면 상에 배치되어, 인접한 화소들(PXL) 간의 혼색을 방지할 수 있다. 반사층(RF)의 물질은 특별히 한정되지 않으며, 다양한 반사성 물질로 구성될 수 있다.
반사층(RF)은 발광 소자들(LD)과 컬러 변환층(CCL) 사이에 더 배치될 수 있다. 일 예로, 반사층(RF)은 발광 소자들(LD)의 측면 상에 배치되어, 발광 소자들(LD)로부터 방출되는 광을 반사하여 표시 패널(PNL)의 출광 효율을 향상시킬 수 있다.
제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 사이에는 차광층(BM)이 더 배치될 수 있다, 차광층(BM)은 비발광 영역(NEA)에 배치될 수 있다. 차광층(BM)은 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)의 경계에 배치될 수 있다. 이와 같이, 차광층(BM)이 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)의 경계에 형성되는 경우, 표시 장치의 정면 또는 측면에서 시인되는 혼색 불량을 방지할 수 있다. 차광층(BM)의 물질은 특별히 한정되지 않으며, 다양한 차광성 물질로 구성될 수 있다.
상술한 실시예에 의하면, 발광 소자들(LD)과 뱅크 패턴들(BNP)을 동시에 형성하고, 뱅크 패턴들(BNP) 사이 즉, 뱅크 패턴들(BNP)에 의해 둘러싸인 공간 또는 개구부 내에 컬러 변환층(CCL)을 주입함으로써, 표시 장치의 제조 공정을 간소화함과 동시에 고해상도 표시 장치를 구현할 수 있다.
도 8은 또 다른 실시예에 따른 화소를 나타내는 단면도이다.
도 8를 참조하면, 본 실시예는 컬러 변환층(CCL)이 제1 화소(PXL1)에 배치된 제1 컬러 변환층(CCL1), 제2 화소(PXL2)에 배치된 제2 컬러 변환층(CCL2), 및 제3 화소(PXL3)에 배치된 광 산란층(LSL)을 포함하고, 컬러 필터층(CFL)이 생략된다는 점에서 도 7의 실시예와 구별된다.
일 실시예에서, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 서로 동일한 색의 광을 방출하는 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 제3 색(또는, 청색)의 광을 방출하는 발광 소자들(LD)을 포함할 수 있다. 이러한 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 상에 각각 색 변환 입자들을 포함한 컬러 변환층(CCL)이 배치됨으로써 풀 컬러의 영상을 표시할 수 있다.
제1 컬러 변환층(CCL1)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제1 색의 광으로 변환하는 제1 색 변환 입자들을 포함할 수 있다. 예를 들어, 제1 컬러 변환층(CCL1)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제1 퀀텀 닷(QD1)을 포함할 수 있다.
일 실시예에서, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제1 화소(PXL1)가 적색 화소인 경우, 제1 컬러 변환층(CCL1)은 상기 청색 발광 소자에서 방출되는 청색의 광을 적색의 광으로 변환하는 제1 퀀텀 닷(QD1)을 포함할 수 있다. 제1 퀀텀 닷(QD1)은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 적색 광을 방출할 수 있다. 한편, 제1 화소(PXL1)가 다른 색의 화소인 경우, 제1 컬러 변환층(CCL1)은 제1 화소(PXL1)의 색에 대응하는 제1 퀀텀 닷(QD1)을 포함할 수 있다.
제2 컬러 변환층(CCL2)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제2 색의 광으로 변환하는 제2 색 변환 입자들을 포함할 수 있다. 예를 들어, 제2 컬러 변환층(CCL2)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제2 퀀텀 닷(QD2)을 포함할 수 있다.
일 실시예에서, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제2 화소(PXL2)가 녹색 화소인 경우, 제2 컬러 변환층(CCL2)은 상기 청색 발광 소자에서 방출되는 청색의 광을 녹색의 광으로 변환하는 제2 퀀텀 닷(QD2)을 포함할 수 있다. 제2 퀀텀 닷(QD2)은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 녹색 광을 방출할 수 있다. 한편, 제2 화소(PXL2)가 다른 색의 화소인 경우, 제2 컬러 변환층(CCL2)은 제2 화소(PXL2)의 색에 대응하는 제2 퀀텀 닷(QD2)을 포함할 수 있다.
일 실시예에서, 가시광선 영역 중 비교적 짧은 파장을 갖는 청색의 광을 각각 제1 퀀텀 닷(QD1) 및 제2 퀀텀 닷(QD2)에 입사시킴으로써, 제1 퀀텀 닷(QD1) 및 제2 퀀텀 닷(QD2)의 흡수 계수를 증가시킬 수 있다. 이에 따라, 최종적으로 제1 화소(PXL1) 및 제2 화소(PXL2)에서 방출되는 광 효율을 향상시킴과 동시에, 우수한 색 재현성을 확보할 수 있다. 또한, 동일한 색의 발광 소자들(LD)(일 예로, 청색 발광 소자)을 이용하여 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 발광 유닛(EMU)을 구성함으로써, 표시 장치의 제조 효율을 높일 수 있다.
광 산란층(LSL)은 발광 소자(LD)에서 방출되는 제3 색(또는, 청색)의 광을 효율적으로 이용하기 위해 구비될 수 있다. 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제3 화소(PXL3)가 청색 화소인 경우, 광 산란층(LSL)은 발광 소자(LD)로부터 방출되는 광을 효율적으로 이용하기 위하여 적어도 한 종류의 광 산란 입자들(SCT)을 포함할 수 있다.
예를 들어, 광 산란층(LSL)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 광 산란 입자들(SCT)을 포함할 수 있다. 일 예로, 광 산란층(LSL)은 실리카(silica)와 같은 광 산란 입자들(SCT)을 포함할 수 있으나, 광 산란 입자들(SCT)의 구성 물질이 이에 한정되는 것은 아니다. 한편, 광 산란 입자들(SCT)이 제3 화소(PXL3)에만 배치되는 것은 아니며, 제1 컬러 변환층(CCL1)또는 제2 컬러 변환층(CCL2)의 내부에도 선택적으로 포함될 수 있다. 실시예에 따라, 광 산란층(LSL)은 생략되거나, 광 산란층(LSL)을 대신하여 투명 폴리머가 제공될 수도 있다.
컬러 변환층(CCL) 상에는 보호층(PS)이 배치될 수 있다. 보호층(PS)은 베이스층(BSL)의 제2 면(S2) 및/또는 컬러 변환층(CCL)을 커버할 수 있다. 보호층(PS)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 컬러 변환층(CCL)을 손상시키거나 오염시키는 것을 방지할 수 있다.
일 실시예에서, 보호층(PS)은 적어도 하나의 무기층을 포함할 수 있다. 예를 들어, 상기 무기층은 알루미늄 질화물(AlNx), 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx) 등의 무기 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
실시예에 따라, 보호층(PS)은 적어도 하나의 유기층을 포함할 수 있다. 예를 들어, 상기 유기층은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
실시예에 따라, 보호층(PS) 상에는 차광층(BM)이 더 배치될 수 있다. 차광층(BM)은 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)의 경계에 배치될 수 있다. 이와 같이, 차광층(BM)이 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)의 경계에 형성하는 경우, 표시 장치의 정면 또는 측면에서 시인되는 혼색 불량을 방지할 수 있다.
계속해서, 상술한 실시예들에 따른 표시 장치의 제조 방법에 대해 설명한다.
도 9 내지 도 18은 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다. 도 9 내지 도 18은 도 4의 표시 장치의 제조 방법을 설명하기 위한 단면도들로서, 도 4와 실질적으로 동일한 구성요소에 대해서는 동일한 부호로 나타내고 자세한 부호를 생략한다.
도 9를 참조하면, 먼저 베이스층(BSL)의 제1 면(S1) 상에 발광 적층체(LDs)를 형성한다. 베이스층(BSL)은 상술한 미세한 홈 패턴들(PT)을 용이하게 형성하기 위해 실리콘 웨이퍼를 이용할 수 있으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 베이스층(BSL)의 구성 물질은 성장 기판으로서 미세 공정이 가능한 범위에서 다양하게 변경될 수 있다.
발광 적층체(LDs)는 에피택셜법에 의해 시드 결정을 성장시켜 형성될 수 있다. 실시예에 따라, 발광 적층체(LDs)는 금속 유기 화학기상 증착법(metal organic chemical vapor deposition, MOCVD)에 의해 형성될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 발광 적층체(LDs)는 전자빔 증착법, 물리적 기상 증착법(physical vapor deposition, PVD), 화학적 기상 증착법(chemical vapor deposition, CVD), 플라즈마 레이저 증착법(plasma laser deposition, PLD), 이중형 열증착법(dual-type thermal evaporation), 스퍼터링(sputtering), 또는 금속 유기 화학기상 증착법(metal organic chemical vapor deposition, MOCVD) 등 다양한 방식에 의해 형성될 수 있다.
발광 적층체(LDs)는 베이스층(BSL) 상에 에피 성장된 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다. 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)은 도 4 등을 참조하여 설명한 바 있으므로, 중복되는 내용은 생략한다.
도 10을 참조하면, 이어서 발광 적층체(LDs)를 식각하여 베이스층(BSL)의 제1 면(S1) 상에 발광 소자들(LD) 및/또는 전극부(EP)를 형성한다. 발광 소자들(LD)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 내에 각각 형성될 수 있다. 전극부(EP)는 화소들(PXL) 주변에 형성될 수 있다. 전극부(EP)는 발광 소자들(LD)의 제2 반도체층(13)과 일체로 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 발광 적층체(LDs)의 식각 공정은 건식 식각법(dry etching), 습식 식각법(wet etching), 반응성 이온 에칭법(reactive ion etching, RIE), 유도 결합 플라즈마 반응성 이온 에칭법(inductively coupled plasma reactive ion etching, ICP-RIE) 등에 의할 수 있다.
도 11을 참조하면, 이어서 발광 소자들(LD) 및/또는 전극부(EP) 상에 절연막(INS) 및/또는 제1 반사층(RF1)을 형성한다. 절연막(INS)은 발광 소자들(LD) 및/또는 전극부(EP)의 측면 상에 부분적으로 형성될 수 있다. 일 예로, 절연막(INS)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 형성된 후 발광 소자들(LD)의 상면 및/또는 전극부(EP)의 상면이 노출되도록 부분적으로 제거될 수 있다.
제1 반사층(RF1)은 발광 소자들(LD) 및/또는 전극부(EP)의 측면 상에 부분적으로 형성될 수 있다. 일 예로, 제1 반사층(RF1)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 형성된 후 발광 소자들(LD)의 상면 및/또는 전극부(EP)의 상면이 노출되도록 부분적으로 제거될 수 있다.
이외 절연막(INS) 및/또는 제1 반사층(RF1)은 도 4 등을 참조하여 설명한 바 있으므로, 중복되는 내용은 생략한다.
도 12를 참조하면, 이어서 평탄화층(PL), 제1 전극(EL1), 및 제2 전극(EL2)을 형성한다.
평탄화층(PL)은 발광 소자들(LD) 사이에 형성되어 발광 소자들(LD)의 단차를 평탄화하는 역할을 할 수 있다. 일 예로, 평탄화층(PL)은 유기 물질로 형성될 수 있다. 예를 들어, 평탄화층(PL)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질로 형성될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 평탄화층(PL)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질로 형성될 수도 있다.
제1 전극(EL1)은 발광 소자들(LD)의 제1 반도체층(11) 상에 형성될 수 있다. 제2 전극(EL2)은 전극부(EP) 상에 형성될 수 있다. 제1 전극(EL1)과 제2 전극(EL2)은 동일한 물질로 형성될 수 있다. 제1 전극(EL1)과 제2 전극(EL2)은 동일한 공정에서 동시에 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 일 예로, 평탄화층(PL)에서 제1 및 제2 전극들(EL1, EL2)이 제공될 부분을 패터닝하고 도전층을 형성한다. 이어서, 화학 기계적 연마(chemical mechanical polish, CMP) 공정을 진행하여 제1 및 제2 전극들(EL1, EL2)을 동시에 형성할 수 있다. 이 경우, 평탄화층(PL)과 제1 및 제2 전극들(EL1, EL2)의 일면(또는, 연마면)은 동일한 평면에 배치될 수 있다. 상기 연마면은 상술한 화학 기계적으로 연마된 평탄한 일면을 의미할 수 있다. 다만, 제1 및 제2 전극들(EL1, EL2)을 형성하는 과정이 반드시 이에 제한되는 것은 아니며, 제1 및 제2 전극들(EL1, EL2)은 다양한 방식에 의해 제공될 수 있다.
도 13을 참조하면, 이어서 발광 소자들(LD)이 형성된 베이스층(BSL)과 기판(SUB)을 결합시킨다. 이와 같이, 발광 소자들(LD)이 형성된 베이스층(BSL)을 기판(SUB)과 직접 결합시키는 경우, 개별 칩의 발광 소자들(LD)을 전사하는 공정을 간소화할 수 있으므로, 전사 공정에 따른 불량을 최소화하고 공정 경제성을 확보할 수 있다.
기판(SUB)은 각 화소(PXL)의 화소 회로(도 3의 PXC)를 구성하는 트랜지스터들을 비롯한 회로 소자 등을 포함하는 구동 기판일 수 있다. 일 예로, 기판(SUB)은 NMOS와 PMOS의 조합으로 이루어진 CMOS 기판을 이용할 수 있으나, 반드시 이에 제한되는 것은 아니다. 발광 소자들(LD) 상에 형성된 제1 전극(EL1)은 기판(SUB) 상에 형성된 제1 연결 전극(CE1)과 접합될 수 있다. 또한, 전극부(EP) 상에 형성된 제2 전극(EL2)은 기판(SUB) 상에 형성된 제2 연결 전극(CE2)과 접합될 수 있다.
제1 및 제2 연결 전극들(CE1, CE2)은 각각 금속 또는 금속 산화물을 포함할 수 있다. 일 예로, 제1 및 제2 연결 전극들(CE1, CE2)은 각각 구리(Cu), 금(Au), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 니켈(Ni), 인듐 주석 산화물(ITO) 및 이들의 산화물 또는 합금 등을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 일 실시예에서, 제1 및 제2 연결 전극들(CE1, CE2)은 상술한 제1 및 제2 전극들(EL1, EL2)과 동일한 물질로 형성될 수 있다. 이 경우, 제1 및 제2 연결 전극들(CE1, CE2)은 제1 및 제2 전극들(EL1, EL2)과 각각 용이하게 접합될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제1 및 제2 연결 전극들(CE1, CE2)을 구성하는 물질은 다양하게 변경될 수 있다.
도 14를 참조하면, 이어서 베이스층(BSL)의 제2 면(S2)을 식각하여 홈 패턴들(PT)을 형성한다. 홈 패턴들(PT)은 각각 발광 소자들(LD)과 제3 방향(Z축 방향)으로 중첩할 수 있다. 일 실시예에서, 홈 패턴들(PT)은 각각 발광 소자들(LD)과 제3 방향(Z축 방향)으로 완전히 중첩할 수 있다. 이에 따라, 발광 소자들(LD)로부터 방출되는 광은 홈 패턴들(PT) 내부로 입사되어 홈 패턴들(PT) 내부에 배치된 컬러 변환층(CCL) 등으로 제공될 수 있다.
홈 패턴들(PT)은 제1 방향(X축 방향)의 폭(WP)이 나노미터 스케일(nanometer scale) 내지 마이크로미터 스케일(micrometer scale) 정도인 미세 패턴일 수 있다.
일 실시예에서, 미세한 홈 패턴들(PT)을 형성하기 위해 딥 반응성 이온 에칭법(deep reactive ion etching, DRIE)을 이용하여 베이스층(BSL)의 제2 면(S2)을 식각할 수 있다. 다만, 베이스층(BSL)을 식각하는 방식이 반드시 이에 제한되는 것은 아니며, 홈 패턴들(PT)의 미세 공정을 수행할 수 있는 범위에서 다양하게 변경될 수 있다. 이와 같이, 베이스층(BSL)의 제2 면(S2)에 미세한 홈 패턴들(PT)을 형성하고, 모세관 현상을 이용하여 홈 패턴들(PT) 내부에 컬러 변환층(CCL)을 형성하는 경우, 포토 공정이나 잉크젯 공정의 한계를 넘어 고해상도 표시 장치를 구현할 수 있음은 앞서 설명한 바와 같다.
일 실시예에서, 홈 패턴들(PT)의 제1 방향(X축 방향)의 폭(WP)은 발광 소자들(LD)의 제1 방향(X축 방향)의 폭(WL)보다 클 수 있다. 또한, 홈 패턴들(PT)의 제1 방향(X축 방향)의 폭(WP)은 홈 패턴들(PT) 간의 제1 방향(X축 방향)의 간격(SP)보다 클 수 있다. 다만, 홈 패턴들(PT)의 제1 방향(X축 방향)의 폭(WP)이 반드시 이에 제한되는 것은 아니며, 상술한 모세관 현상을 촉진할 수 있는 범위 내에서 다양하게 변경될 수 있다.
홈 패턴들(PT)의 제3 방향(Z축 방향)의 깊이(DP)는 베이스층(BSL)의 제3 방향(Z축 방향)의 두께(TB)와 다를 수 있다. 예를 들어, 도 14에 도시된 바와 같이, 홈 패턴들(PT)의 제3 방향(Z축 방향)의 깊이(DP)는 베이스층(BSL)의 제3 방향(Z축 방향)의 두께(TB)보다 작을 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 도 5를 참조하여 설명한 바와 같이, 홈 패턴들(PT)의 제3 방향(Z축 방향)의 깊이(DP)는 베이스층(BSL)의 제3 방향(Z축 방향)의 두께(TB)와 실질적으로 동일할 수 있다. 즉, 홈 패턴들(PT)은 베이스층(BSL)을 관통하는 홀 형상을 가질 수도 있다. 이 경우, 홈 패턴들(PT)은 베이스층(BSL)을 관통하여 하부에 배치된 발광 소자들(LD)의 단부(또는, 제2 반도체층(13))를 노출할 수 있다.
실시예에 따라, 홈 패턴들(PT)의 측면은 홈 패턴들(PT)의 저면 또는 베이스층(BSL)의 제2 면(S2)과 수직을 이룰 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 홈 패턴들(PT)의 형상은 다양하게 변경될 수 있다. 예를 들어, 홈 패턴들(PT)의 측면은 홈 패턴들(PT)의 저면 또는 베이스층(BSL)의 제2 면(S2)으로부터 소정의 경사각을 가질 수도 있다. 즉, 홈 패턴들(PT)은 제3 방향(Z축 방향)의 반대 방향으로 폭이 감소하는 사다리꼴 형상을 가질 수도 있다. 또는, 홈 패턴들(PT)의 측면 및/또는 저면은 곡면으로 구현될 수도 있다.
도 15를 참조하면, 이어서 홈 패턴들(PT) 상에 제2 반사층(RF2)을 형성한다. 제2 반사층(RF2)은 홈 패턴들(PT)의 측면 상에 형성되어, 인접한 화소들(PXL) 간의 혼색을 방지할 수 있다. 또한, 제2 반사층(RF2)은 발광 소자들(LD) 및 컬러 변환층(CCL)으로부터 방출되는 광을 반사하여 표시 패널(PNL)의 출광 효율을 향상시킬 수 있다. 제2 반사층(RF2)의 물질은 특별히 한정되지 않으며, 다양한 반사성 물질로 형성될 수 있다.
도 16을 참조하면, 이어서 홈 패턴들(PT) 내부에 컬러 변환층(CCL)을 형성한다. 먼저 컬러 변환층(CCL)은 베이스층(BSL)의 제2 면(S2) 상에 제공될 수 있다. 컬러 변환층(CCL)은 딥 코팅, 스프레이 코팅, 스핀 코팅, 또는 스크린 코팅 등에 의해 베이스층(BSL)의 제2 면(S2) 상에 제공될 수 있으나, 반드시 이에 제한되는 것은 아니다. 이어서, 베이스층(BSL)의 제2 면(S2) 상에 제공된 컬러 변환층(CCL)은 모세관 현상에 의해 베이스층(BSL)의 제2 면(S2)에 형성된 미세한 홈 패턴들(PT) 내부로 주입될 수 있다.
실시예에 따라, 컬러 변환층(CCL)이 주입되지 않은 홈 패턴들(PT)이 존재하는 경우, 초음파를 이용하여 홈 패턴들(PT) 내부에 컬러 변환층(CCL)을 추가적으로 주입할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 다양한 공정 또는 방식에 따라 미세한 홈 패턴들(PT) 내부에 컬러 변환층(CCL)이 주입될 수 있다.
이와 같이, 모세관 현상을 이용하여 베이스층(BSL)에 형성된 미세한 홈 패턴들(PT) 내부에 컬러 변환층(CCL)을 형성하는 경우, 포토 공정이나 잉크젯 공정의 한계를 넘어 고해상도 표시 장치를 구현할 수 있음은 앞서 설명한 바와 같다.
컬러 변환층(CCL)은 발광 소자들(LD)과 제3 방향(Z축 방향)으로 중첩할 수 있다. 컬러 변환층(CCL)은 각 화소(PXL)의 발광 소자들(LD)에서 방출되는 광을 특정 색의 광으로 변환하는 퀀텀 닷(QD)을 포함할 수 있다. 예를 들어, 컬러 변환층(CCL)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 퀀텀 닷(QD)을 포함할 수 있다.
일 실시예에서, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 서로 동일한 색의 광을 방출하는 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 제3 색(또는, 청색)을 방출하는 발광 소자들(LD)을 포함할 수 있다. 컬러 변환층(CCL)은 발광 소자(LD)에서 방출되는 청색의 광을 백색의 광으로 변환하는 퀀텀 닷(QD)을 포함할 수 있다. 이 경우, 가시광선 영역 중 비교적 짧은 파장을 갖는 청색의 광을 퀀텀 닷(QD)에 입사시킴으로써, 퀀텀 닷(QD)의 흡수 계수를 증가시킬 수 있다. 이에 따라, 최종적으로 화소들(PXL)에서 방출되는 광 효율을 향상시킴과 동시에, 우수한 색 재현성을 확보할 수 있다. 또한, 동일한 색의 발광 소자들(LD)(일 예로, 청색 발광 소자)을 이용하여 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 발광 유닛(EMU)을 구성함으로써, 표시 장치의 제조 효율을 높일 수 있다.
또는, 도 6을 참조하여 설명한 바와 같이, 컬러 변환층(CCL)은 제1 화소(PXL1)에 배치된 제1 컬러 변환층(CCL1), 제2 화소(PXL2)에 배치된 제2 컬러 변환층(CCL2), 및 제3 화소(PXL3)에 배치된 광 산란층(LSL)을 각각 포함할 수도 있다. 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 상에 각각 색 변환 입자들을 포함한 컬러 변환층(CCL)이 배치됨으로써 풀 컬러의 영상을 표시할 수 있다.
또는, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 서로 다른 색의 광을 방출하는 발광 소자들(LD)을 구비할 수 있다. 예를 들어, 제1 화소(PXL1)는 제1 색(또는, 적색) 발광 소자(LD)를 포함하고, 제2 화소(PXL2)는 제2 색(또는, 녹색) 발광 소자(LD)를 포함하고, 제3 화소(PXL3)는 제3 색(또는, 청색) 발광 소자(LD)를 포함할 수도 있다.
도 17을 참조하면, 이어서 컬러 변환층(CCL) 상에 보호층(PS)을 형성한다. 보호층(PS)은 베이스층(BSL)의 제2 면(S2) 및/또는 컬러 변환층(CCL)을 직접 커버할 수 있다. 보호층(PS)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 형성될 수 있다. 보호층(PS)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 컬러 변환층(CCL)을 손상시키거나 오염시키는 것을 방지할 수 있다.
보호층(PS)은 무기층으로서, 실리콘 질화물(SiNx), 알루미늄 질화물(AlNx), 티타늄 질화물(TiNx), 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 티타늄 산화물(TiOx), 실리콘 산탄화물(SiOxCy), 또는 실리콘 산질화물(SiOxNy) 등으로 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
도 18을 참조하면, 이어서 보호층(PS) 상에 컬러 필터층(CFL)을 형성한다. 컬러 필터층(CFL)은 보호층(PS) 상에 직접 형성될 수 있다. 컬러 필터층(CFL)은 각 화소(PXL)의 색에 부합되는 컬러 필터들(CF1, CF2, CF3)을 포함할 수 있다. 즉, 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 각각의 색에 부합되는 컬러 필터들(CF1, CF2, CF3)을 형성함으로써 풀 컬러의 영상을 표시할 수 있다. 예를 들어, 제1 화소(PXL1)에는 제1 색(또는, 적색)의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함하는 제1 컬러 필터(CF1)가 형성되고, 제2 화소(PXL2)에는 제2 색(또는, 녹색)의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함하는 제2 컬러 필터(CF2)가 형성되고, 제3 화소(PXL3)에는 제3 색의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함하는 제3 컬러 필터(CF3)가 형성될 수 있다. 컬러 필터들(CF1, CF2, CF3)은 잉크젯 프린팅 또는 포토 레지스트를 이용하여 형성할 수 있으나, 반드시 이에 제한되는 것은 아니다.
이어서 컬러 필터층(CFL) 상에 제2 보호층(PS2) 및/또는 차광층(BM)을 형성하여 도 4의 표시 장치가 완성될 수 있다. 제2 보호층(PS2)은 컬러 필터층(CFL)을 비롯한 하부 부재를 커버할 수 있다. 제2 보호층(PS2)은 상술한 하부 부재에 수분 또는 공기가 침투되는 것을 방지할 수 있다. 또한, 제2 보호층(PS2)은 먼지와 같은 이물질로부터 상술한 하부 부재를 보호할 수 있다.
일 실시예에서, 제2 보호층(PS2)은 적어도 하나의 무기층을 포함할 수 있다. 예를 들어, 상기 무기층은 알루미늄 질화물(AlNx), 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx) 등의 무기 물질로 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
실시예에 따라, 제2 보호층(PS2)은 적어도 하나의 유기층을 포함할 수 있다. 예를 들어, 상기 유기층은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질로 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
차광층(BM)은 제2 보호층(PS2) 상에 형성될 수 있다. 차광층(BM)은 비발광 영역(NEA)에 배치될 수 있다. 즉, 차광층(BM)은 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)의 경계에 배치될 수 있다. 이와 같이, 차광층(BM)이 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3)의 경계에 형성되는 경우, 표시 장치의 정면 또는 측면에서 시인되는 혼색 불량을 방지할 수 있다. 차광층(BM)의 물질은 특별히 한정되지 않으며, 다양한 차광성 물질로 구성될 수 있다.
상술한 실시예에 의하면, 컬러 변환층(CCL)이 발광 소자들(LD)의 성장 기판인 베이스층(BSL) 내에 제공됨으로써, 컬러 변환층(CCL)을 구비하기 위한 별도의 기판이 생략될 수 있으므로, 표시 장치의 제조 공정을 간소화할 수 있다.
아울러, 베이스층(BSL)에 미세한 홈 패턴들(PT)을 형성하고, 모세관 현상을 이용하여 홈 패턴들(PT) 내부에 컬러 변환층(CCL)을 주입함으로써 고해상도 표시 장치를 구현할 수 있다.
이하, 다른 실시예에 대해 설명한다. 이하의 실시예에서 이미 설명한 구성과 동일한 구성에 대해서는 동일한 참조 번호로서 지칭하며, 중복 설명은 생략하거나 간략화하기로 한다.
도 19 내지 도 25는 다른 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
도 19 내지 도 25는 도 7의 표시 장치의 제조 방법을 설명하기 위한 단면도들로서, 도 7과 실질적으로 동일한 구성요소에 대해서는 동일한 부호로 나타내고 자세한 부호를 생략한다.
도 19를 참조하면, 먼저 기판(SUB)을 준비하고, 기판(SUB) 상에 발광 적층체(11, 12, 13)를 제공한다.
기판(SUB)은 각 화소(PXL)의 화소 회로(도 3의 PXC)를 구성하는 트랜지스터들을 비롯한 회로 소자 등을 포함하는 구동 기판으로서, 제1 전극(ET1), 연결 전극층(CEL), 및/또는 하드 마스크층(HM)이 제공될 수 있다.
제1 전극(ET1)은 후술할 발광 소자들(LD)이 제공될 위치에 형성될 수 있다. 연결 전극층(CEL)은 기판(SUB) 전면에 걸쳐 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 하드 마스크층(HM)은 후술할 뱅크 패턴들(BNP)의 하단을 이루도록 뱅크 패턴들(BNP)이 제공될 위치에 형성될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 하드 마스크층(HM)은 실시예에 따라 생략될 수도 있다.
발광 적층체(11, 12, 13)는 기판(SUB) 상에 제공될 수 있다. 발광 적층체(11, 12, 13)는 에피택셜법에 의해 시드 결정을 성장시켜 형성될 수 있다. 실시예에 따라, 발광 적층체(11, 12, 13)는 금속 유기 화학기상 증착법(metal organic chemical vapor deposition, MOCVD)에 의해 형성될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 발광 적층체(11, 12, 13)는 전자빔 증착법, 물리적 기상 증착법(physical vapor deposition, PVD), 화학적 기상 증착법(chemical vapor depo-sition, CVD), 플라즈마 레이저 증착법(plasma laser deposition, PLD), 이중형 열증착법(dual-type thermal evaporation), 스퍼터링(sputtering), 또는 금속 유기 화학기상 증착법(metal organic chemical vapor deposition, MOCVD) 등 다양한 방식에 의해 형성될 수 있다.
발광 적층체(11, 12, 13)는 에피 성장된 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다. 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)은 기판(SUB) 상에서 제3 방향(Z축 방향)을 따라 순차적으로 제공될 수 있다.
제1 반도체층(11)은 일 예로 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 GaN, InGaN, InAlGaN, AlGaN, 또는 AlN 등의 반도체 재료를 포함하며, Mg, Zn, Ca, Sr, Ba 등과 같은 제1 도전성의 도펀트(또는 p형 도펀트)가 도핑된 p형 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(11)은 제1 도전성의 도펀트(또는 p형 도펀트)가 도핑된 GaN 반도체 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니며, 이외에도 다양한 물질이 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11)과 제2 반도체층(13) 사이에 배치될 수 있다. 활성층(12)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(multi quantum well, MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 활성층(12)은 GaN, InGaN, InAlGaN, AlGaN, 또는 AlN 등을 포함할 수 있으며, 이외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
실시예에 따라, 활성층(12)과 제1 반도체층(11) 사이에는 전자 차단층(electron blocking layer, EBL)이 더 배치될 수 있다. 상기 전자 차단층은 제2 반도체층(13)으로부터 공급된 전자가 제1 반도체층(11)으로 빠져나가는 흐름을 차단하여, 활성층(12) 내에서 전자-정공의 재결합 확률을 높일 수 있다. 상기 전자 차단층의 에너지 밴드갭은 활성층(12) 및/또는 제1 반도체층(11)의 에너지 밴드갭보다 클 수 있으나, 반드시 이에 제한되는 것은 아니다.
실시예에 따라, 활성층(12)과 제2 반도체층(13) 사이에는 초격자층(super lattices layer, SLs)이 더 배치될 수 있다. 상기 초격자층은 활성층(12)과 제2 반도체층(13)의 응력을 완화시켜 발광 소자들(LD)의 품질을 향상시킬 수 있다. 일 예로, 상기 초격자층은 InGaN 및 GaN이 교번하여 적층된 구조로 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 실시예에서, 제2 반도체층(13)은 적어도 하나의 n형 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 GaN, InGaN, InAlGaN, AlGaN, 또는 AlN 등의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제2 도전성의 도펀트(또는 n형 도펀트)가 도핑된 n형 반도체층일 수 있다. 일 예로, 제2 반도체층(13)은 제2 도전성의 도펀트(또는 n형 도펀트)가 도핑된 GaN 반도체 물질을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질로 제2 반도체층(13)을 구성할 수 있다.
도 20을 참조하면, 이어서 발광 적층체(11, 12, 13) 상에 제1 및 제2 마스크층(MK1, MK2)을 형성한다.
제1 마스크층(MK1)은 후술할 발광 소자들(LD)과 뱅크 패턴들(BNP)이 제공될 위치에 부분적으로 형성될 수 있다. 제2 마스크층(MK2)은 제1 마스크층(MK1) 상에 형성될 수 있다. 제2 마스크층(MK2)은 뱅크 패턴들(BNP)이 제공될 위치에 선택적으로 형성될 수 있다.
제1 마스크층(MK1)과 제2 마스크층(MK2)은 서로 다른 물질로 구성될 수 있다. 일 예로, 제1 마스크층(MK1)은 실리콘 산화물(SiOx)을 포함하고, 제2 마스크층(MK2)은 니켈(Ni)을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
도 21을 참조하면, 이어서 발광 적층체(11, 12, 13)을 패터닝하여 발광 소자들(LD)과 뱅크 패턴들(BNP)을 형성한다. 뱅크 패턴들(BNP)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 경계에 형성될 수 있다. 발광 소자들(LD)은 뱅크 패턴들(BNP) 사이에서 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 내에 각각 형성될 수 있다.
발광 적층체(11, 12, 13)를 패터닝하는 과정에서 제1 마스크층(MK1)과 제2 마스크층(MK2)의 식각 선택비 차이를 이용하여 서로 다른 두께를 갖는 발광 소자들(LD)과 뱅크 패턴들(BNP)을 동시에 형성할 수 있다.
실시예에 따라, 발광 적층체(11, 12, 13)를 패터닝하는 과정에서 연결 전극층(CEL)이 제1 연결 전극(CE1)과 제2 연결 전극(CE2)으로 분리될 수 있다. 일 예로, 연결 전극층(CEL)은 발광 소자들(LD) 하부의 제1 연결 전극(CE1)과 하드 마스크층(HM) 하부의 제2 연결 전극(CE2)으로 분리될 수 있다.
도 22를 참조하면, 이어서 발광 소자들(LD) 및/또는 뱅크 패턴들(BNP) 상에 절연막(INS)을 형성한다. 절연막(INS)은 발광 소자들(LD) 및/또는 뱅크 패턴들(BNP)의 측면 상에 부분적으로 형성될 수 있다. 절연막(INS)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 형성된 후 발광 소자들(LD) 및/또는 뱅크 패턴들(BNP)의 상면이 노출되도록 부분적으로 제거될 수 있다. 일 실시예에서, 발광 소자들(LD) 및/또는 뱅크 패턴들(BNP)이 기판(SUB)에 대해 제3 방향(Z축 방향) 즉, 수직으로 형성되는 경우, 절연막(INS) 식각 시 별도의 마스크 없이 발광 소자들(LD) 및/또는 뱅크 패턴들(BNP)의 상면 상에 제공된 절연막(INS)을 식각할 수 있다.
도 23을 참조하면, 이어서 발광 소자들(LD) 상에 제2 전극(ET2)을 형성한다. 제2 전극(ET2)은 절연막(INS)에 의해 노출된 발광 소자들(LD)의 상면 상에 직접 형성되어, 발광 소자들(LD)의 제2 반도체층(L3)과 접할 수 있다.
제2 전극(ET2)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 형성될 수 있다. 즉, 제2 전극(ET2)은 뱅크 패턴들(BNP)을 적어도 부분적으로 커버하도록 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
제2 전극(ET2)은 다양한 투명 도전 물질로 형설될 수 있다. 일 예로, 제2 전극(ET2)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 주석 아연 산화물(ITZO), 알루미늄 아연 산화물(AZO), 갈륨 아연 산화물(GZO), 아연 주석 산화물(ZTO), 또는 갈륨 주석 산화물(GTO)을 비롯한 다양한 투명 도전 물질 중 적어도 하나로 형성하며, 소정의 투광도를 만족하도록 실질적으로 투명 또는 반투명하게 구현될 수 있다. 이에 따라, 발광 소자들(LD)로부터 방출된 광은 제2 전극(ET2)을 통과하여 표시 패널(PNL)의 외부로 방출될 수 있다.
도 23을 참조하면, 이어서 뱅크 패턴들(BNP) 및/또는 발광 소자들(LD) 상에 반사층(RF)을 형성한다. 반사층(RF)은 뱅크 패턴들(BNP) 및/또는 발광 소자들(LD)의 측면 상에 부분적으로 형성될 수 있다. 반사층(RF)은 발광 소자들(LD)로부터 방출되는 광을 반사하여 표시 패널(PNL)의 출광 효율을 향상시킬 수 있다. 또한, 반사층(RF)은 뱅크 패턴들(BNP)의 측면 상에 배치되어, 인접한 화소들(PXL) 간의 혼색을 방지할 수 있다. 반사층(RF)의 물질은 특별히 한정되지 않으며, 다양한 반사성 물질로 형성될 수 있다. 실시예에 따라, 반사층(RF)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 형성된 후, 부분적으로 식각될 수 있다.
도 25를 참조하면, 이어서 발광 소자들(LD) 상에 컬러 변환층(CCL)을 형성한다. 컬러 변환층(CCL)은 뱅크 패턴들(BNP) 사이에 제공될 수 있다. 컬러 변환층(CCL)은 발광 소자들(LD) 상에서 뱅크 패턴들(BNP)의 측면 사이에 형성될 수 있다. 즉, 컬러 변환층(CCL)은 뱅크 패턴들(BNP)에 의해 정의된 공간 또는 개구부 내에 형성될 수 있다.
먼저 컬러 변환층(CCL)은 뱅크 패턴들(BNP)이 형성된 기판(SUB) 상에 제공될 수 있다. 컬러 변환층(CCL)은 딥 코팅, 스프레이 코팅, 스핀 코팅, 또는 스크린 코팅 등에 의해 기판(SUB) 상에 제공될 수 있으나, 반드시 이에 제한되는 것은 아니다. 이어서, 기판(SUB) 상에 제공된 컬러 변환층(CCL)은 모세관 현상에 의해 뱅크 패턴들(BNP)에 의해 정의된 공간 또는 개구부 내부로 주입될 수 있다.
실시예에 따라, 뱅크 패턴들(BNP)에 의해 정의된 공간 또는 개구부 중 적어도 일부에 컬러 변환층(CCL)이 충분히 주입되지 않은 경우, 초음파를 이용하여 홈 패턴들(PT) 내부에 컬러 변환층(CCL)을 추가적으로 주입할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 다양한 공정 또는 방식에 따라 뱅크 패턴들(BNP)에 의해 정의된 공간 또는 개구부 내부에 컬러 변환층(CCL)이 주입될 수 있다.
이와 같이, 모세관 현상을 이용하여 뱅크 패턴들(BNP)에 의해 정의된 공간 또는 개구부 내부에 컬러 변환층(CCL)을 형성하는 경우, 포토 공정이나 잉크젯 공정의 한계를 넘어 고해상도 표시 장치를 구현할 수 있음은 앞서 설명한 바와 같다.
컬러 변환층(CCL)은 각 화소(PXL)의 발광 소자들(LD)에서 방출되는 광을 특정 색의 광으로 변환하는 컬러 변환 물질로서 퀀텀 닷을 포함할 수 있다. 컬러 변환층(CCL)은 도 7 등을 참조하여 상세히 설명한 바 있으므로, 중복되는 내용은 생략한다.
이어서 컬러 변환층(CCL) 상에 보호층(PS)을 형성하고, 보호층(PS) 상에 컬러 필터층(CFL) 및/또는 차광층(BM)을 형성하여 도 7의 표시 장치가 완성될 수 있다. 보호층(PS), 컬러 필터층(CFL) 및/또는 차광층(BM)은 도 7을 참조하여 상세히 설명한 바 있으므로, 중복되는 내용은 생략한다.
상술한 실시예에 의하면, 발광 소자들(LD)과 뱅크 패턴들(BNP)을 동시에 형성하고, 뱅크 패턴들(BNP) 사이 즉, 뱅크 패턴들(BNP)에 의해 둘러싸인 공간 또는 개구부 내에 컬러 변환층(CCL)을 주입함으로써, 표시 장치의 제조 공정을 간소화함과 동시에 고해상도 표시 장치를 구현할 수 있다.
이하에서는 상술한 실시예들의 표시 장치가 적용될 수 있는 전자 장치에 대해 설명한다.
도 26 내지 도 29는 다양한 실시예에 따른 전자 장치를 나타내는 예시 도면들이다.
도 26을 참조하면, 상술한 실시예들에 따른 표시 장치는 스마트 글라스에 적용될 수 있다. 상기 스마트 글라스는 프레임(111) 및 렌즈부(112)를 포함할 수 있다. 상기 스마트 글라스는 사용자의 얼굴에 착용 가능한 웨어러블 전자 장치로서, 프레임(111)의 일부가 폴딩되거나 언폴딩되는 구조일 수 있다. 예를 들어, 상기 스마트 글라스는 증강 현실(augmented reality, AR)용 웨어러블 장치일 수 있다.
프레임(111)은 렌즈부(112)를 지지하는 하우징(111b) 및 사용자의 착용을 위한 다리부(111a)를 포함할 수 있다. 다리부(111a)는 힌지에 의해 하우징(111b)에 연결되어 폴딩되거나 언폴딩될 수 있다.
프레임(111)에는 배터리, 터치 패드, 마이크, 및/또는 카메라 등이 내장될 수 있다. 또한, 프레임(111)에는 광을 출력하는 프로젝터 및/또는 광 신호 등을 제어하는 프로세서 등이 내장될 수 있다.
렌즈부(112)는 광을 투과시키거나 광을 반사시키는 광학 부재일 수 있다. 렌즈부(112)는 유리 및/또는 투명한 합성 수지 등을 포함할 수 있다.
상술한 실시예들에 따른 표시 장치는 렌즈부(112)에 적용될 수 있다. 일 예로, 사용자는 렌즈부(112)를 통해 프레임(111)의 프로젝터에서 송출된 광 신호에 의해 표시되는 영상을 인식할 수 있다. 예를 들어, 사용자는 렌즈부(112)에 표시된 시간, 날짜 등의 정보를 인식할 수 있다.
도 27을 참조하면, 상술한 실시예들에 따른 표시 장치는 헤드 작창형 디스플레이(head mounted display, HMD)에 적용될 수 있다. 상기 헤드 장착형 디스플레이는 헤드 장착 밴드(121) 및 디스플레이 수납 케이스(122)를 포함할 수 있다. 예를 들어, 상기 헤드 장착형 디스플레이는 사용자의 머리에 착용 가능한 웨어러블 전자 장치일 수 있다.
헤드 장착 밴드(121)는 디스플레이 수납 케이스(122)에 연결되어, 디스플레이 수납 케이스(122)를 고정시킬 수 있다. 헤드 장착 밴드(121)는 도 27에 도시된 바와 같이, 헤드 장착형 디스플레이를 사용자 머리에 고정하기 위해 수평 밴드와 수직 밴드를 포함하며, 상기 수평 밴드는 사용자 머리의 측부를 둘러싸고, 상기 수직 밴드는 사용자 머리의 상부를 둘러싸도록 제공될 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 헤드 장착 밴드(121)는 헤드 장착 밴드(121) 안경테 형태 또는 헬멧 형태로 구현될 수도 있다.
디스플레이 수납 케이스(122)는 표시 장치를 수납하며, 적어도 하나의 렌즈를 포함할 수 있다. 적어도 하나의 렌즈는 사용자에게 영상을 제공할 수 있다. 예를 들어, 상술한 실시예들에 따른 표시 장치는 디스플레이 수납 케이스(122)에 구현되는 좌안 렌즈 및 우안 렌즈에 적용될 수 있다.
도 28을 참조하면, 상술한 실시예들에 따른 표시 장치는 스마트 워치에 적용될 수 있다. 상기 스마트 워치는 표시부(131) 및 스트랩부(132)를 포함할 수 있다. 상기 스마트 워치는 웨어러블 전자 장치로서, 스트랩부(132)가 사용자의 손목에 장착될 수 있다. 상술한 실시예들에 따른 표시 장치는 표시부(131)에 적용될 수 있다. 예를 들어, 표시부(131)는 시간, 날짜 등의 정보를 포함한 이미지 데이터를 제공할 수 있다.
도 29를 참조하면, 상술한 실시예들에 따른 표시 장치는 오토모티브 디스플레이에 적용될 수 있다. 일 예로, 상기 오토모티브 디스플레이는 차량 내부와 외부에 구비되어 이미지 데이터를 제공하는 전자 장치를 의미할 수 있다.
예를 들어, 상술한 실시예들에 따른 표시 장치는 차량에 구비된, 인포테인먼트 패널(141, infortainment panel), 클러스터(142, cluster), 코-드라이버 디스플레이(143, co-driver display), 헤드-업 디스플레이(144, head-up display), 사이드 미러 디스플레이(145, side mirror display), 및 리어-시트 디스플레이(146, rear seat display) 중 적어도 어느 하나에 적용될 수 있다.
본 실시예와 관련된 기술 분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 방법들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
BSL: 베이스층
LD: 발광 소자
PL: 평탄화층
PT: 홈 패턴
CCL: 컬러 변환층
CFL: 컬러 필터층
SUB: 기판
LD: 발광 소자
PL: 평탄화층
PT: 홈 패턴
CCL: 컬러 변환층
CFL: 컬러 필터층
SUB: 기판
Claims (20)
- 베이스층; 및
상기 베이스층의 제1 면 상에 배치된 발광 소자들을 포함하고,
상기 베이스층은 제2 면으로부터 함몰된 홈 패턴들을 포함하고, 상기 홈 패턴들은 각각 상기 발광 소자들과 중첩하는 표시 장치. - 제1 항에 있어서,
상기 발광 소자들은 상기 베이스층의 상기 제1 면 상에 직접 배치되는 표시 장치. - 제1 항에 있어서,
상기 홈 패턴들 내에 배치된 컬러 변환층을 더 포함하는 표시 장치. - 제3 항에 있어서,
상기 베이스층의 상기 제2 면 및 상기 컬러 변환층을 커버하는 보호층을 더 포함하는 표시 장치. - 제3 항에 있어서,
상기 컬러 변환층 상에 배치된 컬러 필터층을 더 포함하는 표시 장치. - 제3 항에 있어서,
상기 홈 패턴들과 상기 컬러 변환층 사이에 배치된 반사층을 더 포함하는 표시 장치. - 제3 항에 있어서,
상기 컬러 변환층은 베이스 수지, 및 상기 베이스 수지에 분산된 퀀텀 닷을 포함하는 표시 장치. - 제1 항에 있어서,
상기 발광 소자들 사이에 배치된 평탄화층을 더 포함하는 표시 장치. - 제8 항에 있어서,
상기 평탄화층 상에 배치되며 상기 발광 소자들과 전기적으로 연결된 기판을 더 포함하는 표시 장치. - 제9 항에 있어서,
상기 기판과 상기 발광 소자들 사이에 배치된 연결 전극을 더 포함하는 표시 장치. - 제1 항에 있어서,
상기 발광 소자들은 각각,
제1 반도체층;
상기 제1 반도체층 상에 배치된 제2 반도체층; 및
상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함하는 표시 장치. - 제11 항에 있어서,
상기 제2 반도체층은 상기 베이스층의 상기 제1 면 상에 직접 배치되는 표시 장치. - 베이스층의 제1 면 상에 발광 소자들을 형성하는 단계;
상기 발광 소자들과 기판을 결합시키는 단계; 및
상기 베이스층의 제2 면을 식각하여 상기 발광 소자들과 중첩하는 홈 패턴들을 형성하는 단계를 포함하는 표시 장치의 제조 방법. - 제13 항에 있어서,
상기 홈 패턴들 내에 컬러 변환층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법. - 제14 항에 있어서,
상기 베이스층의 상기 제2 면과 상기 컬러 변환층을 커버하는 보호층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법. - 제14 항에 있어서,
상기 컬러 변환층 상에 컬러 필터층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법. - 제13 항에 있어서,
상기 발광 소자들 사이에 평탄화층을 형성하는 단계; 및
상기 발광 소자들 상에 제1 전극을 형성하는 단계를 더 포함하고,
상기 발광 소자들의 상기 제1 전극은 상기 기판 상에 제공된 제1 연결 전극과 결합되는 표시 장치의 제조 방법. - 제13 항에 있어서,
상기 발광 소자들을 형성하는 단계는,
상기 베이스층 상에 발광 적층체를 제공하는 단계; 및
상기 발광 적층체를 식각하는 단계를 포함하는 표시 장치의 제조 방법. - 제18 항에 있어서,
상기 발광 적층체는,
제1 반도체층;
상기 제1 반도체층 상에 형성된 제2 반도체층; 및
상기 제1 반도체층과 상기 제2 반도체층 사이에 형성된 활성층을 포함하는 표시 장치의 제조 방법. - 제19 항에 있어서,
상기 제2 반도체층은 상기 베이스층의 상기 제1 면 상에 직접 형성되는 표시 장치의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/692,823 US20220352249A1 (en) | 2021-04-30 | 2022-03-11 | Display device and manufacturing method thereof |
| CN202210493532.8A CN115274782A (zh) | 2021-04-30 | 2022-04-27 | 显示装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210056919 | 2021-04-30 | ||
| KR20210056919 | 2021-04-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220149889A true KR20220149889A (ko) | 2022-11-09 |
Family
ID=84040265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210073047A KR20220149889A (ko) | 2021-04-30 | 2021-06-04 | 표시 장치 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20220149889A (ko) |
-
2021
- 2021-06-04 KR KR1020210073047A patent/KR20220149889A/ko unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220352249A1 (en) | Display device and manufacturing method thereof | |
| KR20220087668A (ko) | 표시 장치 및 그의 제조 방법 | |
| US20220352238A1 (en) | Display device and manufacturing method thereof | |
| EP4333067A1 (en) | Display device | |
| KR20220149889A (ko) | 표시 장치 및 그 제조 방법 | |
| US20220352248A1 (en) | Display device and method of manufacturing the same | |
| US20220352239A1 (en) | Display device and method of manufacturing the same | |
| US20220352442A1 (en) | Display device and manufacturing method thereof | |
| KR20220149893A (ko) | 표시 장치 및 그 제조 방법 | |
| US20230122324A1 (en) | Display device and method of manufacturing the display device | |
| US20220352425A1 (en) | Display device and method of manufacturing the same | |
| US20230146518A1 (en) | Display device | |
| US20230112698A1 (en) | Display device | |
| US20230069326A1 (en) | Display device and manufacturing method thereof | |
| US20220352419A1 (en) | Display device | |
| KR20220149874A (ko) | 표시 장치 및 그의 제조 방법 | |
| US20220352240A1 (en) | Display device and method of manufacturing the same | |
| KR20230142022A (ko) | 표시 장치 | |
| KR20230168246A (ko) | 표시 장치 | |
| KR20230168241A (ko) | 발광 소자 및 표시 장치 | |
| KR20240000036A (ko) | 표시 장치 | |
| KR20240046383A (ko) | 표시 장치 | |
| KR20240046385A (ko) | 표시 장치 | |
| KR20230033080A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20230174308A (ko) | 표시 장치 |