KR20230033080A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20230033080A
KR20230033080A KR1020210113431A KR20210113431A KR20230033080A KR 20230033080 A KR20230033080 A KR 20230033080A KR 1020210113431 A KR1020210113431 A KR 1020210113431A KR 20210113431 A KR20210113431 A KR 20210113431A KR 20230033080 A KR20230033080 A KR 20230033080A
Authority
KR
South Korea
Prior art keywords
electrode
bank
light emitting
layer
emitting element
Prior art date
Application number
KR1020210113431A
Other languages
English (en)
Inventor
전형일
김민우
박성국
백성은
서기성
최진우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210113431A priority Critical patent/KR20230033080A/ko
Priority to CN202210713919.XA priority patent/CN115734661A/zh
Priority to US17/850,412 priority patent/US20230064695A1/en
Publication of KR20230033080A publication Critical patent/KR20230033080A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Optics & Photonics (AREA)

Abstract

일 실시예에 따른 표시 장치는 기판; 상기 기판 위에 위치하는 제1 전극; 상기 제1 전극 위에 위치하고, 상기 제1 전극과 전기적으로 연결되는 결합 전극; 상기 결합 전극 위에 위치하고, 상기 결합 전극과 접촉하는 제1 단부 및 길이 방향으로 상기 제1 단부의 반대편에 배치되는 제2 단부를 포함하는 발광 소자; 상기 발광 소자의 제2 단부가 노출되도록 상기 발광 소자를 덮는 제1 절연층; 상기 제1 절연층 및 상기 발광 소자의 제2 단부를 덮는 제2 전극; 상기 제2 전극의 일부 위에 위치하는 제1 뱅크; 및 상기 제1 뱅크 위에 위치하는 제2 뱅크를 포함하고, 상기 제1 뱅크 및 상기 제2 뱅크는 금속 물질을 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것이다.
정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보 매체를 이용하려는 요구가 높아지면서, 표시 장치에 대한 요구 및 상업화가 중점적으로 이루어지고 있다.
본 발명은 발광 소자와 결합 전극이 안정적으로 본딩된 표시 장치 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 기판; 상기 기판 위에 위치하는 제1 전극; 상기 제1 전극 위에 위치하고, 상기 제1 전극과 전기적으로 연결되는 결합 전극; 상기 결합 전극 위에 위치하고, 상기 결합 전극과 접촉하는 제1 단부 및 길이 방향으로 상기 제1 단부의 반대편에 배치되는 제2 단부를 포함하는 발광 소자; 상기 발광 소자의 제2 단부가 노출되도록 상기 발광 소자를 덮는 제1 절연층; 상기 제1 절연층 및 상기 발광 소자의 제2 단부를 덮는 제2 전극; 상기 제2 전극의 일부 위에 위치하는 제1 뱅크; 및 상기 제1 뱅크 위에 위치하는 제2 뱅크를 포함하고, 상기 제1 뱅크 및 상기 제2 뱅크는 금속 물질을 포함한다.
상기 제1 뱅크 및 상기 제2 뱅크는 동일한 물질을 포함할 수 있다.
상기 제2 전극은 상기 제2 단부와 전기적으로 연결될 수 있다.
상기 제2 전극은, 상기 길이 방향을 따라 일부 연장된 볼록부 및 상기 길이 방향에 수직인 제1 방향을 따라 연장된 평탄부를 포함할 수 있다.
상기 볼록부는 상기 발광 소자 및 상기 제1 절연층의 일부분과 중첩하고, 상기 평탄부는 상기 제1 절연층의 다른 부분과 중첩할 수 있다.
상기 제1 뱅크는 상기 제2 전극의 일부 상면 및 상기 제2 전극의 양측면에 접촉할 수 있다.
상기 제1 뱅크의 상면은 상기 제2 전극의 최상면과 동일한 높이에 위치할 수 있다.
상기 제1 뱅크는 상기 제2 전극과 직접 접촉하고, 상기 제2 전극과 동일한 전위를 갖을 수 있다.
상기 제2 뱅크는 상기 제1 뱅크의 상면과 직접 접촉하고, 상기 제1 뱅크와 적어도 일부 중첩할 수 있다.
상기 제2 전극의 최상면 위에 위치하는 제1 색 변환층, 제2 색 변환층, 및 광 산란층을 포함하고, 상기 제1 색 변환층, 상기 제2 색 변환층, 및 상기 광 산란층은 각각 다른 색의 광을 변환할 수 있다.
상기 결합 전극의 측면을 둘러싸도록 위치하는 제2 절연층을 더 포함할 수 있다.
상기 발광 소자의 측면을 둘러싸도록 위치하는 제3 절연층을 더 포함할 수 있다.
상기 발광 소자는, 제1 반도체층; 상기 제1 반도체층 위에 위치하는 활성층; 및 상기 활성층 위에 위치하는 제2 반도체층을 포함할 수 있다.
일 실시예에 따른 표시 장치의 제조 방법은 적층 기판 위에 형성된 발광 적층체를 화소 기판 위에 형성된 결합 전극층에 본딩하는 단계; 상기 적층 기판을 제거하고, 식각 공정을 통해 상기 화소 기판 상에 발광 소자 및 결합 전극을 형성하는 단계; 상기 발광 소자 및 상기 화소 기판을 덮도록 제1 절연층을 형성하는 단계; 상기 발광 소자의 일 단부가 노출되도록 상기 제1 절연층을 식각하고, 상기 제1 절연층 및 상기 발광 소자의 일측 단부를 덮도록 공통 전극을 형성하는 단계; 상기 공통 전극 위에 뱅크층을 형성하는 단계; 상기 뱅크층을 연마하여, 제1 뱅크를 형성하는 단계; 및 상기 공통 전극의 일부 상면 위에 포토 레지스트 패턴을 형성하고, 상기 포토 레지스트 패턴들 사이에 제2 뱅크를 형성하는 단계를 포함한다.
상기 뱅크층은 금속 물질을 포함할 수 있다.
상기 제1 뱅크 및 상기 제2 뱅크는 동일한 물질을 포함할 수 있다.
상기 뱅크층을 상기 공통 전극의 최상면과 동일한 높이까지 제거하여, 상기 제1 뱅크의 상면이 상기 공통 전극의 최상면과 동일한 높이가 되도록 상기 제1 뱅크를 형성할 수 있다.
상기 포토 레지스트 패턴을 제거하여, 상기 제2 뱅크들 사이에 색 변환층을 형성하는 단계를 더 포함할 수 있다.
상기 화소 기판 상에 상기 발광 소자 및 상기 결합 전극을 형성하고, 상기 결합 전극의 표면을 산화시켜 제2 절연층을 형성하는 단계를 더 포함할 수 있다.
상기 화소 기판 상에 상기 발광 소자 및 상기 결합 전극을 형성하고, 상기 발광 소자의 표면에 제3 절연층을 형성하는 단계를 더 포함할 수 있다.
일 실시예에 따르면, 제2 뱅크 형성 전 공통 전극을 먼저 형성하고, 제1 뱅크를 공통 전극 위에 형성하여, 발광 소자와 결합 전극 사이의 본딩(bonding) 정도를 확인할 수 있으므로, 발광 소자와 결합 전극이 안정적으로 본딩된 표시 장치를 구현할 수 있다.
일 실시예에 따르면, 금속 물질을 포함하는 제1 뱅크는 공통 전극과 동일한 전위를 가지므로, 표시 소자층 내부의 저항을 낮추고, 공통 전극의 전압 강하를 최소화할 수 있다.
일 실시예에 따르면, 제1 뱅크는 전도성이 좋은 금속 물질을 포함하여, 표시 소자층 내부의 열을 용이하게 확산시킬 수 있다.
또한, 일 실시예에 따르면, 제1 뱅크는 각 화소 영역을 구획할 수 있는 구조물로서, 서브 화소들 사이에 위치하여, 서브 화소간의 색이 혼합되는 것(color crosstalk)을 방지할 수 있다.
일 실시예에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 표시 패널을 개략적으로 도시한 평면도이다.
도 2 및 도 3은 도 1의 표시 패널에 포함되는 발광 소자를 도시한 사시도 및 단면도이다.
도 4는 일 실시예에 따른 한 화소를 개략적으로 도시한 단면도이다.
도 5는 일 실시예에 따른 복수의 화소들을 개략적으로 도시한 단면도이다.
도 6 내지 도 15는 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 도시한 단면도들이다.
도 16은 일 실시예에 따른 복수의 화소들을 개략적으로 도시한 단면도이다.
도 17은 일 실시예에 따른 표시 장치의 제조 방법 중 한 공정을 도시한 단면도이다.
도 18은 일 실시예에 따른 복수의 화소들을 개략적으로 도시한 단면도이다.
도 19는 일 실시예에 따른 표시 장치의 제조 방법 중 한 공정을 도시한 단면도이다.
도 20은 일 실시예에 따른 표시 장치가 스마트 글라스에 적용된 도면이다.
도 21은 일 실시예에 따른 표시 장치가 헤드 작창형 디스플레이에 적용된 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 본 발명의 실시예들과 관련된 도면들을 참고하여, 본 발명의 실시예에 따른 표시 장치에 대해 설명하도록 한다.
도 1은 일 실시예에 따른 표시 장치의 표시 패널을 개략적으로 도시한 평면도이다.
도 1을 참조하면, 일 실시예에 따른 표시 장치는 베이스층(BSL) 및 베이스층(BSL) 상에 배치된 복수의 화소(PXL)를 포함하는 표시 패널(PNL)을 포함할 수 있다.
표시 패널(PNL)은 스마트폰, 텔레비전, 태블릿 PC, 이동 전화기, 영상 전화기, 전자책 리더기, 데스크탑 PC, 랩탑 PC, 넷북 컴퓨터, 워크스테이션, 서버, PDA, PMP(portable multimedia player), MP3 플레이어, 의료기기, 카메라, 증강 현실(AR; Augmented Reality) 글래스, 가상 현실(VR; Virtual Reality) 장치, 또는 웨어러블 표시 장치 등과 같이 적어도 일면에 표시면이 적용된 전자 장치의 표시 부분에 적용될 수 있다.
일 실시예에서, 표시 패널(PNL)은 유기 발광 표시 패널(organic Light Emitting display panel, OLED panel), 초소형 발광 다이오드 표시 패널(micro or nano LED Display panel), 양자점 유기 발광 표시 패널(quantum dot organic light emitting display panel, QD OLED panel) 등과 같은 자발광이 가능한 표시 패널로 구현될 수 있다.
베이스층(BSL)은 표시 장치(DD)의 베이스 부재를 구성할 수 있다. 실시예에 따라, 베이스층(BSL)은 경성(Rigid) 또는 가요성(Flexible)의 기판이나 필름일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 베이스층(BSL)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연막일 수 있으며, 그 재료 및/또는 물성이 특별히 한정되지는 않는다.
베이스층(BSL)은 영상을 표시하는 표시 영역(DA) 및 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함한다. 비표시 영역(NDA)은 영상이 표시되지 않는 영역이고, 표시 영역(DA)을 둘러싸는 베젤(Bezel) 영역일 수 있다.
표시 영역(DA)은 표시 패널(PNL)의 일면에 위치할 수 있다. 일 예로, 표시 영역(DA)은 표시 패널(PNL)의 전면에 위치할 수 있고, 이 외에도 표시 패널(PNL)의 측면, 배면에 추가적으로 위치할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 표시 영역(DA)의 주변에 위치한다. 비표시 영역(NDA)은 표시 영역(DA)의 화소(PXL)들에 연결되는 배선들, 패드들, 구동 회로 등을 선택적으로 포함할 수 있다.
표시 영역(DA)에는 복수의 화소(PXL)들이 분산되어 배치될 수 있다. 일 예로, 화소(PXL)들은 매트릭스, 스트라이프 등의 배열 구조로 표시 영역(DA)에 배치될 수 있다. 다만, 본 발명이 이에 한정되지는 않는다.
한 화소(PXL)는 제1 서브 화소(PXL1), 제2 서브 화소(PXL2), 및 제3 서브 화소(PXL3)를 포함할 수 있다. 제1 내지 제3 서브 화소(PXL1, PXL2, PXL3)는 각각 서로 다른 색의 광을 방출할 수 있다.
이하에서는, 도 2 및 도 3을 참조하여, 일 실시예에 따른 발광 소자에 관하여 살펴본다.
도 2 및 도 3은 도 1의 표시 패널에 포함되는 발광 소자를 도시한 사시도 및 단면도이다.
도 2 및 도 3을 참조하면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 절연막(INF)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)이 순차적으로 적층된 발광 적층체로 구성될 수 있다.
발광 소자(LD)는 일 방향을 따라 연장된 기둥 형상으로 제공될 수 있다. 발광 소자(LD)는 일 방향을 따라 일측 단부(또는, 제1 단부(EP1))와 타측 단부(또는, 제2 단부(EP2))를 가질 수 있다. 발광 소자(LD)의 일측 단부(EP1)에는 제1 및 제2 반도체층들(11, 13) 중 하나가 배치되고, 발광 소자(LD)의 타측 단부(EP2)에는 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
발광 소자(LD)는 식각 방식 등을 통해 기둥 형상으로 제조된 소자일 수 있다. 본 명세서에서, 기둥 형상이라 함은 원 기둥 또는 다각 기둥 등과 같이 종횡비가 1보다 큰 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되는 것은 아니다. 또한, 실시예에 따라, 발광 소자(LD)의 단부는 직사각형, 정사각형, 정삼각형, 정오각형 등의 다각형으로 구현될 수 있고, 상부면의 면적과 하부면의 면적이 서로 다른 각뿔대(truncated pyramid) 형상으로 구현될 수 있다.
발광 소자(LD)는 나노미터 스케일 내지 마이크로미터 스케일(nanometer scale to micrometer scale) 정도로 작은 크기를 가질 수 있다. 일 예로, 발광 소자(LD)는 각각 나노미터 스케일 내지 마이크로미터 스케일 범위의 너비(D)(또는, 폭) 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 제한되는 것은 아니며, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 반도체층(11)은 제1 도전성(혹은 타입)의 반도체층일 수 있다. 일 예로, 제1 반도체층(11)은 적어도 하나의 n형 반도체를 포함할 수 있다. 예를 들면, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 n형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11)의 일면에 배치된다. 활성층(12)은 제1 반도체층(11) 위에 배치될 수 있다. 활성층(12)은 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 일 실시예에서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN층 또는 InAlGaN층으로 형성될 수 있다. 실시예에 따라, AlGaN, InAlGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
발광 소자(LD)의 상부면 및 하부면에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
제2 반도체층(13)은 활성층(12)의 일 면에 배치된다. 제2 반도체층(13)은 활성층(12) 위에 배치될 수 있다. 제2 반도체층(13)은 제1 반도체층(11)과 상이한 도전성(또는, 타입)의 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg, Zn, Ca, Sr, Ba 등과 같은 제2 도전성 도펀트가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
한편, 제1 반도체층(11)과 제2 반도체층(13)은 각각 하나의 층으로 구성된 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다. 일 실시예에 있어서, 활성층(12)의 물질에 따라 제1 반도체층(11)과 제2 반도체층(13) 각각은 적어도 하나 이상의 층들, 일 예로, 클래드층 및/또는 TSBR(tensile strain barrier reducing) 층을 더 포함할 수도 있다. TSBR 층은 격자 구조가 다른 반도체층들 사이에 배치되어 격자 상수(lattice constant) 차이를 줄이기 위한 완충 역할을 하는 스트레인(strain) 완화층일 수 있다. TSBR 층은 p-GaInP, p-AlInP, p-AlGaInP 등과 같은 p형 반도체층으로 구성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
실시예에 따라, 발광 소자(LD)는 전술한 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 외에도 제1 반도체층(11) 및/또는 제2 반도체층(13) 각각의 일면에 배치되는 전극(미도시)을 더 포함할 수도 있다.
전극은 오믹(ohmic) 컨택 전극일 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 전극은 쇼트키(schottky) 컨택 전극일 수도 있다. 전극은 도전성 물질을 포함할 수 있다. 예를 들어, 전극은 크롬(Cr), 타이타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용한 불투명 금속을 포함할 수 있으나, 본 발명이 이에 한정되지 않는다. 실시예에 따라, 전극은 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 아연 산화물(Zinc Oxide, ZnO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO)과 같은 투명 도전성 산화물을 포함할 수도 있다. 또한, 전극은 애노드 또는 캐소드에 직접 접촉하는 부분일 수 있다.
절연막(INF)은 활성층(12)이 제1 및 제2 반도체층들(11, 13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(INF)은 발광 소자(LD)의 표면 결함을 최소화하여 발광 소자(LD)의 수명 및 발광 효율을 향상시킬 수 있다. 또한, 발광 소자(LD)들이 밀접하게 배치되는 경우, 절연막(INF)은 발광 소자(LD)들 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다. 활성층(12)이 외부의 도전성 물질과 단락이 발생하는 것을 방지할 수 있다면, 절연막(INF)의 구비 여부가 한정되지는 않는다.
발광 소자(LD)는 절연막(INF)의 외주면을 둘러싸는 반사 부재(미도시)를 더 포함할 수 있다. 반사 부재는 발광 소자(LD)에서 방출된 광을 화상 표시 방향으로 진행되게 하면서 특정 영역으로 집중되게 하기 위하여 소정의 반사율을 갖는 재료로 구성될 수 있다. 일 예로, 반사 부재는 소정의 반사율을 갖는 도전성 물질(또는 재료)로 구성될 수 있다.
이하에서는, 도 4 및 도 5를 참조하여 일 실시예에 따른 표시 장치 및 화소들에 관하여 살펴본다.
도 4는 일 실시예에 따른 한 화소를 개략적으로 도시한 단면도이고, 도 5는 일 실시예에 따른 복수의 화소들을 개략적으로 도시한 단면도이다.
도 4 및 도 5를 참조하면, 일 실시예에 따른 표시 장치에 포함되는 한 화소(PXL)는 베이스층(BSL), 화소 회로층(PCL), 및 표시 소자층(DPL)을 포함할 수 있다.
도 5에 도시된 복수의 화소(PXL)들은 화소 기판(PCS) 상에서 제1 방향(DR1)으로 각각 나란하게 위치하는 제1 서브 화소(PXL1), 제2 서브 화소(PXL2), 및 제3 서브 화소(PXL3)를 포함할 수 있다. 여기서, 화소 기판(PCS)은 베이스층(BSL) 및 화소 회로층(PCL)을 포함하는 기판을 지칭할 수 있다.
베이스층(BSL)은 경성(Rigid) 또는 가요성(Flexible)의 기판일 수 있다. 예를 들면, 베이스층(BSL)이 경성의 기판인 경우, 베이스층(BSL)은 유리 기판, 석영 기판, 유리 세라믹 기판, 결정질 유리 기판 등으로 구현될 수 있다. 베이스층(BSL)이 가요성의 기판인 경우, 베이스층(BSL)은 폴리이미드(polyimide), 폴리아마이드(polyamide) 등을 포함하는 고분자 유기물 기판, 플라스틱 기판 등으로 구현될 수 있다.
화소 회로층(PCL)은 베이스층(BSL) 위에 위치한다.
화소 회로층(PCL)은 적어도 하나의 트랜지스터 및 이에 연결되는 복수의 배선들을 포함할 수 있다. 또한, 화소 회로층(PCL)은 베이스층(BSL)의 일면 상에 순차적으로 적층된 버퍼층(BFL), 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2), 층간 절연층(ILD), 및 비아층(VIA)을 포함할 수 있다. 일 실시예에서, 화소 회로층(PCL)은 제1 전극(EL1)을 더 포함할 수 있다. 실시예에 따라, 제1 전극(EL1)은 표시 소자층(DPL)에 포함되는 구성일 수 있다.
버퍼층(BFL)은 베이스층(BSL)을 덮도록, 베이스층(BSL) 위에 위치한다. 버퍼층(BFL)은 불순물이 외부로부터 화소 회로층(PCL)으로 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 등과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 버퍼층(BFL)은 생략될 수도 있다. 또한, 베이스층(BSL)과 버퍼층(BFL) 사이에는 하부 금속층이 위치할 수도 있다.
트랜지스터(TR)는 반도체 패턴(SCL), 게이트 전극(GAT), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다. 여기서, 트랜지스터(TR)는 구동 트랜지스터일 수 있다.
반도체 패턴(SCL)은 버퍼층(BFL) 위에 위치한다. 반도체 패턴(SCL)은 채널 영역과 채널 영역의 양측에 위치하는 소스 영역 및 드레인 영역을 포함할 수 있다. 반도체 패턴(SCL)의 소스 영역은 소스 전극(SE)에 전기적으로 연결될 수 있고, 드레인 영역은 드레인 전극(DE)에 전기적으로 연결될 수 있다. 즉, 소스 영역 및 드레인 영역은 확장되어 각각 컨택홀을 통해 다른 층의 전극들과 전기적으로 연결될 수 있다.
반도체 패턴(SCL)은 다결정 실리콘(polysilicon), 비정질 실리콘(amorphous silicon), 및 산화물(oxide) 반도체 중 적어도 하나를 포함할 수 있다.
제1 게이트 절연층(GI1)은 반도체 패턴(SCL) 및 버퍼층(BFL) 위에 위치한다. 제1 게이트 절연층(GI1)은 반도체 패턴(SCL) 및 버퍼층(BFL)을 덮을 수 있다.
제1 게이트 절연층(GI1)은 무기 물질을 포함할 수 있다. 일 예로, 제1 게이트 절연층(GI1)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 제1 게이트 절연층(GI1)은 유기 물질을 포함할 수도 있다.
게이트 전극(GAT)은 제1 게이트 절연층(GI1) 위에 위치한다. 게이트 전극(GAT)은 반도체 패턴(SCL)의 채널 영역과 중첩하도록 위치할 수 있다.
제2 게이트 절연층(GI2)은 게이트 전극(GAT) 및 제1 게이트 절연층(GI1) 위에 위치한다. 제2 게이트 절연층(GI2)은 게이트 전극(GAT) 및 제1 게이트 절연층(GI1)을 덮을 수 있다.
제2 게이트 절연층(GI2)은 제1 게이트 절연층(GI1)과 동일한 물질을 포함할 수 있고, 일 예로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
층간 절연층(ILD)은 제2 게이트 절연층(GI2) 위에 위치한다. 층간 절연층(ILD)은 제2 게이트 절연층(GI2)을 덮을 수 있다. 층간 절연층(ILD)은 제2 게이트 절연층(GI2)과 동일한 물질을 포함할 수 있고, 무기 물질 또는 유기 물질을 포함할 수 있다.
소스 전극(SE) 및 드레인 전극(DE)은 층간 절연층(ILD) 위에 위치한다. 드레인 전극(DE)은 후술하는 비아층(VIA)의 제1 컨택홀(CH1)을 통해 제1 전극(EL1)과 전기적으로 연결될 수 있다. 이에 따라, 트랜지스터(TR)는 제1 전극(EL1)에 구동 전압(예를 들면, VDD)을 전달할 수 있다.
비아층(VIA)은 층간 절연층(ILD) 위에 위치한다. 비아층(VIA)은 적어도 하나의 유기 절연층을 포함할 수 있다. 비아층(VIA)은 단일막 또는 다중막으로 구성될 수 있으며, 무기 절연 물질, 유기 절연 물질을 포함할 수 있다. 예를 들면, 비아층(VIA)은 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 및 폴리이미드계 수지(polyimides rein) 중 적어도 하나를 포함할 수 있다.
제1 전극(EL1)은 비아층(VIA) 위에 위치한다. 제1 전극(EL1)은 후술하는 결합 전극(bonding metal; BMT)을 통해 발광 소자(LD)들 각각의 제1 단부(EP1)와 전기적으로 연결될 수 있다. 여기서, 제1 전극(EL1)은 애노드일 수 있다.
제1 전극(EL1)은 소정의 반사율을 갖는 투명 도전성 물질을 포함할 수 있다. 일 예로, 제1 전극(EL1)은 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 아연 산화물(Zinc Oxide, ZnO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO)과 같은 도전성 산화물, PEDOT(poly(3,4-ethylenedioxythiophene))와 같은 도전성 고분자 등을 포함할 수 있다. 또한, 제1 전극(EL1)은 발광 소자(LD)들에서 방출된 광을 표시 장치의 표시 방향으로 반사시키는 데에 유리한 불투명 금속을 포함할 수도 있다. 예를 들면, 제1 전극(EL1)은 마그네슘(Mg), 알루미늄(Al), 은(Ag), 금(Au), 구리(Cu), 주석(Sn), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 몰리브덴(Mo) 등 이들의 합금과 같은 금속을 더 포함할 수 있다.
표시 소자층(DPL)은 결합 전극(BMT), 발광 소자(LD), 제1 절연층(INS1), 제2 전극(EL2), 제1 뱅크(BNK1), 제2 뱅크(BNK2), 색 변환층(CCL), 및 색 필터층을 포함할 수 있다.
결합 전극(BMT)은 제1 전극(EL1) 위에 위치하고, 발광 소자(LD)들과 본딩되는 부분이다. 결합 전극(BMT)은 제1 전극(EL1)과 물리적 및/또는 전기적으로 연결될 수 있다.
또한, 결합 전극(BMT)은 제1 전극(EL1)과 발광 소자(LD) 사이에 위치하며, 제1 전극(EL1) 및 발광 소자(LD)를 전기적으로 연결시킬 수 있다. 즉, 결합 전극(BMT)은 발광 소자(LD)의 제1 단부(EP1)와 직접 접촉하여, 제1 전극(EL1)과 발광 소자(LD)의 제1 단부(EP1)를 전기적으로 연결시킬 수 있다.
결합 전극(BMT)은 발광 소자(LD)들에서 방출된 광을 표시 장치의 화상 표시 방향(예를 들면, 제3 방향(DR3))으로 유도하는 반사 부재로 활용될 수 있다. 이를 위해, 결합 전극(BMT)은 소정의 반사율을 갖는 불투명 도전 물질로 구성될 수 있다. 결합 전극(BMT)은 제1 전극(EL1)과 동일한 물질을 포함하거나 제1 전극(EL1)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다. 예를 들면, 결합 전극(BMT)은 발광 소자(LD)와 접합할 수 있는 알루미늄(Al), 구리(Cu), 금(Au), 주석(Sn), 및 이들의 합금과 같은 금속을 포함할 수 있다.
제1, 제2, 제3 서브 화소(PXL1, PXL2, PXL3)의 각 결합 전극(BMT)은 제1 방향(DR1)을 따라 서로 이격하여 위치할 수 있다.
발광 소자(LD)는 결합 전극(BMT) 위에 위치한다. 발광 소자(LD)의 제1 단부(EP1)는 결합 전극(BMT) 상에 위치하고, 발광 소자(LD)의 제1 단부(EP1)는 결합 전극(BMT)과 물리적 및/또는 전기적으로 연결될 수 있다.
발광 소자(LD)의 제1 단부(EP1)는 결합 전극(BMT)을 향하고, 발광 소자(LD)의 제2 단부(EP2)는 제2 전극(EL2)을 향하도록 배치될 수 있다. 즉, 발광 소자(LD)의 제2 단부(EP2)는 길이(L) 방향으로 제1 단부(EP1)의 반대편에 배치될 수 있다.
발광 소자(LD)는 결합 전극(BMT)과 제2 전극(EL2) 사이에서 발광 소자(LD)의 길이(L) 방향으로 배치될 수 있다. 도 4 및 도 5에 도시된 발광 소자(LD)는 전술한 도 2 및 도 3의 발광 소자(LD)에 해당할 수 있다.
발광 소자(LD)의 너비(D)는 결합 전극(BMT)의 상면과 동일한 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 결합 전극(BMT)의 상면은 발광 소자(LD)의 너비(D)보다 넓을 수 있다.
제1, 제2, 제3 서브 화소(PXL1, PXL2, PXL3)의 각 발광 소자(LD)는 제1 방향(DR1)을 따라 서로 이격하여 위치할 수 있다.
제1 절연층(INS1)은 발광 소자(LD)의 양측면, 결합 전극(BMT)의 양측면, 및 화소 회로층(PCL)을 덮도록 위치할 수 있다. 또한, 제1 절연층(INS1)은 발광 소자(LD)의 제2 단부(EP2)를 노출시킬 수 있다.
제1 절연층(INS1)은 제1 방향(DR1)을 따라 서로 이격하여 배치된 제1, 제2, 제3 서브 화소(PXL1, PXL2, PXL3)의 각 발광 소자(LD) 사이에 위치할 수 있다.
제1 절연층(INS1)은 무기 물질을 포함할 수 있다. 일 예에 따르면, 제1 절연층(INS1)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 제1 절연층(INS1)은 유기 물질을 포함할 수도 있다.
제2 전극(EL2)은 표시 장치의 전면에 걸쳐 위치할 수 있다. 구체적으로, 제2 전극(EL2)은 발광 소자(LD) 및 제1 절연층(INS1)을 덮도록, 발광 소자(LD) 및 제1 절연층(INS1) 위에 위치할 수 있다.
제2 전극(EL2)은 길이(L) 방향으로 배치된 발광 소자(LD) 및 발광 소자(LD)를 덮는 제1 절연층(INS1)에 의해, 제3 방향(DR3)(또는, 길이(L) 방향)을 따라 일부 연장된 볼록부(EL2a) 및 제1 방향(DR1)(또는, 길이(L) 방향에 수직인 방향)을 따라 연장된 평탄부(EL2b)를 포함할 수 있다. 여기서, 볼록부(EL2a)는 발광 소자(LD) 및 제1 절연층(INS1)의 일부분과 중첩할 수 있고, 평탄부(EL2b)는 제1 절연층(INS1)의 다른 부분과 중첩할 수 있다. 평탄부(EL2b)는 제1 방향(DR1)을 따라 서로 이격하여 위치하는 제1, 제2, 제3 서브 화소(PXL1, PXL2, PXL3)의 각 발광 소자(LD) 사이에 위치할 수 있다. 일 예로, 제2 전극(EL2)의 형상은 볼록부(EL2a) 및 평탄부(EL2b)가 연속하여 연장되는 요철 형상에 해당할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니고, 제2 전극(EL2)의 형상은 다양하게 변경될 수 있다.
제2 전극(EL2)은 발광 소자(LD)의 제2 단부(EP2)와 직접 접촉할 수 있다. 제2 전극(EL2)은 발광 소자(LD)의 제2 단부(EP2)와 물리적 및/또는 전기적으로 연결될 수 있다. 여기서, 제2 전극(EL2)은 캐소드일 수 있다. 이에 따라, 제2 전극(EL2)은 외부로부터 제공된 구동 저전압(예를 들면, VSS)을 발광 소자(LD)의 제2 단부(EP2)에 전달할 수 있다.
제2 전극(EL2)은 소정의 반사율을 갖는 투명 도전성 물질을 포함할 수 있다. 일 예로, 제2 전극(EL2)은 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 아연 산화물(Zinc Oxide, ZnO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO)과 같은 도전성 산화물, PEDOT(poly(3,4-ethylenedioxythiophene))와 같은 도전성 고분자 등을 포함할 수 있다. 다만, 제2 전극(EL2)의 재료가 전술한 내용에 의해 한정되는 것은 아니다.
제1 뱅크(BNK1)는 제2 전극(EL2)의 일부 위에 위치할 수 있다. 제1 뱅크(BNK1)는 제2 전극(EL2)의 일부 상면 및 제2 전극(EL2)의 양측면에 접촉할 수 있다. 제1 뱅크(BNK1)는 제1 방향(DR1)을 따라 서로 이격하여 배치된 제2 전극(EL2)들의 양측면에 접촉할 수 있다. 이에 따라, 제1 뱅크(BNK1)의 단면은 제3 방향(DR3)을 따라 긴 직사각형 형상에 해당할 수 있다. 본 발명이 이에 한정되는 것은 아니고, 실시예에 따라 제1 뱅크(BNK1)의 형상은 다양하게 변경될 수 있다.
제1 뱅크(BNK1)의 상면은 제2 전극(EL2)의 최상면(TSF)과 동일한 높이에 위치할 수 있다. 이에 따라, 제1 뱅크(BNK1) 및 제2 전극(EL2)의 상면은 편평하게 구현될 수 있다.
제1 뱅크(BNK1)는 제2 전극(EL2)과 직접 접촉하여, 제2 전극(EL2)과 동일한 전위를 가질 수 있다. 이에 따라, 제1 뱅크(BNK1)는 표시 소자층(DPL) 내부의 저항을 낮춤으로써, 제2 전극(EL2)의 전압 강하(IR Drop)를 최소화할 수 있다.
제1 뱅크(BNK1)는 금속 물질을 포함할 수 있다. 예를 들면, 제1 뱅크(BNK1)는 전해질, 전주 도금 물질 등을 포함할 수 있다.
일 실시예에서, 제1 뱅크(BNK1)는 전도성이 좋은 금속 물질을 포함함에 따라, 표시 소자층(DPL) 내부의 열을 용이하게 확산시킬 수 있다.
제1 뱅크(BNK1)는 소정의 반사율을 갖는 도전성 물질을 포함할 수 있다. 이에 따라, 발광 소자(LD)들에서 방출된 광을 표시 장치의 화상 표시 방향으로 유도하는 반사 부재로 활용될 수 있다.
또한, 제1 뱅크(BNK1)는 각 화소 영역을 구획할 수 있는 구조물로서, 제1, 제2, 제3 서브 화소(PXL1, PXL2, PXL3)들 사이에 위치하여, 제1, 제2, 제3 서브 화소(PXL1, PXL2, PXL3) 간의 색이 혼합되는 것(color crosstalk)을 방지할 수 있다.
제2 뱅크(BNK2)는 제1 뱅크(BNK1) 위에 위치할 수 있다. 제2 뱅크(BNK2)는 제1 방향(DR1)을 따라 서로 이격하여 위치할 수 있다.
제2 뱅크(BNK2)는 제1 뱅크(BNK1)와 동일한 물질을 포함할 수 있다. 이에 따라, 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)는 각 화소 영역을 구획할 수 있는 구조물인 뱅크(BNK)를 형성할 수 있다. 이때, 제2 뱅크(BNK2) 형성 전 제2 전극(EL2)을 먼저 형성하고, 제1 뱅크(BNK1)를 제2 전극(EL2) 위에 형성하여, 발광 소자(LD)와 결합 전극(BMT) 사이의 본딩(bonding) 정도를 확인할 수 있다. 따라서, 일 실시예에서, 발광 소자(LD)와 결합 전극(BMT)이 안정적으로 본딩된 표시 장치를 구현할 수 있다.
색 변환층(CCL)은 제2 전극(EL2) 위에 위치하고, 제2 뱅크(BNK2) 사이에 위치할 수 있다. 즉, 색 변환층(CCL)은 제1 방향(DR1)으로 서로 이격하는 제2 뱅크(BNK2) 사이에 위치할 수 있다.
색 변환층(CCL)은 발광 소자(LD)로부터 방출되는 광을 변환하기 위한 것으로, 소정 색에 대응하는 컬러 변환 입자(일 예로, 퀀텀 닷)를 포함함으로써, 발광 소자(LD)에서 생성된 광을 변환할 수 있다. 색 변환층(CCL)은 색 필터(CF)와 함께 발광 소자(LD)에서 방출하는 광을 선택적으로 투과시키고, 변환할 수 있다.
색 변환층(CCL)은 제1 방향(DR1)을 따라 제2 뱅크(BNK2)를 사이에 두고 서로 이격하는 제1 색 변환층(CCL1), 제2 색 변환층(CCL2), 및 광 산란층(LSL)을 포함할 수 있다.
제1 색 변환층(CCL1), 제2 색 변환층(CCL2), 및 광 산란층(LSL)은 제2 전극(EL2)의 최상면(TSF) 위에 위치할 수 있다.
제1 색 변환층(CCL1)은 제1 서브 화소(PXL1)의 제2 전극(EL2) 위에 위치하고, 발광 소자(LD)와 중첩할 수 있다. 제1 색 변환층(CCL1)은 발광 소자(LD)에서 방출되는 청색의 광을 적색의 광으로 변환하는 적색 퀀텀 입자(미도시)를 포함할 수 있다. 적색 퀀텀 입자는 청색 광을 흡수하여 에너지 천이에 따라 파장을 쉬프트시켜 대략 620nm 내지 780nm 파장 대역의 적색 광을 방출할 수 있다.
제2 색 변환층(CCL2)은 제2 서브 화소(PXL2)의 제2 전극(EL2) 위에 위치하고, 발광 소자(LD)와 중첩할 수 있다. 제2 색 변환층(CCL2)은 발광 소자(LD)에서 방출되는 청색의 광을 녹색의 광으로 변환하는 녹색 퀀텀 입자(미도시)를 포함할 수 있다. 녹색 퀀텀 입자는 청색 광을 흡수하여 에너지 천이에 따라 파장을 쉬프트시켜 대략 500nm 내지 570nm 파장 대역의 녹색 광을 방출할 수 있다.
광 산란층(LSL)은 제3 서브 화소(PXL3)의 제2 전극(EL2) 위에 위치하고, 발광 소자(LD)와 중첩할 수 있다. 광 산란층(LSL)은 광 산란 입자들을 포함할 수 있고, 광 산란 입자들은 이산화 티타늄(TiO2)을 비롯한 티타늄 산화물(TixOy) 또는 실리카(Silica) 등 일 수 있다.
색 필터층은 색 변환층(CCL) 및 제2 뱅크(BNK2) 위에 위치할 수 있다.
색 필터층은 제1 색 필터(CF1), 제2 색 필터(CF2), 제3 색 필터(CF3), 및 차광 부재(BM)를 포함할 수 있다.
제1 색 필터(CF1)는 제1 색 변환층(CCL1) 위에 위치할 수 있다. 제1 색 필터(CF1)는 제1 서브 화소(PXL1)에서 생성된 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제1 서브 화소(PXL1)가 적색 화소일 때, 제1 색 필터(CF1)는 적색 컬러 필터 물질을 포함할 수 있다.
제2 색 필터(CF2)는 제2 색 변환층(CCL2) 위에 위치할 수 있다. 제2 색 필터(CF2)는 제2 서브 화소(PXL2)에서 생성된 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제2 서브 화소(PXL2)가 녹색 화소일 때, 제2 색 필터(CF2)는 녹색 컬러 필터 물질을 포함할 수 있다.
제3 색 필터(CF3)는 광 산란층(LSL) 위에 위치할 수 있다. 제3 색 필터(CF3)는 제3 서브 화소(PXL3)에서 생성된 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제3 서브 화소(PXL3)가 청색 화소일 때, 제3 색 필터(CF3)는 청색 컬러 필터 물질을 포함할 수 있다.
차광 부재(BM)는 제2 뱅크(BNK2) 위에 위치할 수 있다. 차광 부재(BM)는 제1 방향(DR1)을 기준으로 제1, 제2, 제3 색 필터(CF1, CF2, CF3)들 사이에 위치할 수 있다.
차광 부재(BM)는 다양한 종류의 블랙 매트릭스 물질 중 적어도 하나의 블랙 매트릭스 물질(일 예로, 공지된 적어도 하나의 차광성 재료), 특정 색상의 컬러 필터 물질 등을 포함할 수 있다.
실시예에 따라, 차광 부재(BM)는 제1 색 필터(CF1), 제2 색 필터(CF2), 및 제3 색 필터(CF3) 중 적어도 두 개의 색 필터가 제2 뱅크(BNK2) 위로 연장되어 형성된 중첩 색 필터를 포함할 수 있다. 이때, 중첩 색 필터는 광을 차단하는 블랙 매트리스 역할을 할 수 있다.
이하에서는, 도 6 내지 도 15를 참조하여, 일 실시예에 따른 표시 장치의 제조 방법을 살펴본다.
도 6 내지 도 15는 일 실시예에 따른 표시 장치의 제조 방법을 순차적으로 도시한 단면도들이다.
도 6을 참조하면, 적층 기판(20) 위에 형성된 발광 적층체(10)를 화소 기판(PCS) 위에 형성된 결합 전극층(BMTL)에 본딩할 수 있다. 여기서, 화소 기판(PCS)은 도 4 및 도 5를 참조하여 설명한 베이스층(BSL) 및 화소 회로층(PCL)을 포함하는 기판을 지칭할 수 있다.
적층 기판(20)은 물질을 적층하기 위한 베이스 기판일 수 있다. 적층 기판(20)은 소정의 물질에 대한 에피택셜 성장(epitaxial growth)을 위한 웨이퍼(wafer)일 수 있다. 일 예에 따르면, 적층 기판(20)은 사파이어(sapphire) 기판, GaAs 기판, Ga 기판, InP 기판 중 어느 하나일 수 있으나, 본 발명이 이에 한정되지는 않는다.
발광 적층체(10)는 적층 기판(20) 위에 순차적으로 형성된 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다. 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)은 제3 방향(DR3)으로 순차적으로 적층될 수 있고, 제3 반도체층(13)은 결합 전극층(BMTL)과 직접 접촉하여 본딩되도록 결합 전극층(BMTL)과 마주보게 배치될 수 있다. 본 발명은 이에 한정되지 않고, 제1 반도체층(11)이 결합 전극층(BMTL)과 직접 접촉하여 본딩되도록 결합 전극층(BMTL)과 마주보게 배치될 수 있다.
도 7 및 도 8을 참조하면, 적층 기판(20)을 제거하고, 화소 기판(PCS) 상에 식각 공정을 통해 발광 소자(LD) 및 결합 전극(BMT)을 형성할 수 있다.
형성된 발광 소자(LD)의 길이(L) 방향은 제3 방향(DR3)에 해당할 수 있고, 발광 소자(LD)의 제1 단부(EP1)는 결합 전극(BMT)과 직접 접촉할 수 있다.
복수의 발광 소자(LD)들 및 결합 전극(BMT)들은 제1 방향(DR1)으로 서로 이격하도록 형성될 수 있다.
발광 소자(LD) 및 결합 전극(BMT)을 형성하기 위해, 발광 적층체(10) 위에 감광성 물질을 도포하고, 포토 레지스트 공정 및 식각 공정을 할 수 있다. 여기서, 식각 공정에는 건식 식각법이 적용될 수 있다. 일 예에 따르면, 건식 식각법은 반응성 이온 에칭(RIE; Reactive Ion Etching), 반응성 이온 빔 에칭(RIBE; Reactive Ion Beam Etching), 유도 결합 플라즈마 반응성 이온 에칭(ICP-RIE; Inductively Coupled Plasma Reactive Ion Etching) 중 어느 하나일 수 있으나, 본 발명이 이에 한정되지는 않는다.
도 9를 참조하면, 발광 소자(LD) 및 화소 기판(PCS)을 덮도록 제1 절연층(INS1)을 형성할 수 있다.
제1 절연층(INS1)은 화소 기판(PCS)의 일부 상면, 결합 전극(BMT)의 양측면, 발광 소자(LD)의 양측면 및 발광 소자(LD)의 제2 단부(EP2)를 덮도록 형성될 수 있다. 여기서, 제1 절연층(INS1)이 화소 기판(PCS)의 상면을 덮는 부분은 제1 방향(DR1)으로 이격하여 배치된 발광 소자(LD)들 사이의 간격(또는, 공간)에 해당할 수 있다.
제1 절연층(INS1)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함하는 무기 물질일 수 있다. 실시예에 따라, 제1 절연층(INS1)은 유기 물질일 수도 있다.
도 10을 참조하면, 발광 소자(LD)의 제2 단부(EP2)가 노출되도록, 제1 절연층(INS1)을 식각하고, 제1 절연층(INS1) 및 발광 소자(LD)의 제2 단부(EP2)를 덮도록 제2 전극(EL2)(또는, 공통 전극)을 형성할 수 있다.
제2 전극(EL2)은 표시 장치의 전면에 걸쳐 형성될 수 있다. 구체적으로, 제2 전극(EL2)은 제1 절연층(INS1)의 상면, 제1 절연층(INS1)의 양측면, 발광 소자(LD)의 제2 단부(EP2)를 덮도록 형성될 수 있다. 여기서, 제2 전극(EL2)이 제1 절연층(INS1)의 상면 및 제1 절연층(INS1)의 측면을 덮는 일 부분은 제1 방향(DR1)으로 이격하여 배치된 발광 소자(LD)들 사이의 공간에 해당할 수 있다.
도 11을 참조하면, 제2 전극(EL2) 위에 뱅크층(BNKL)을 형성할 수 있다.
뱅크층(BNKL)은 표시 장치의 전면을 덮도록 형성될 수 있다. 구체적으로, 뱅크층(BNKL)은 제2 전극(EL2)의 상면과 직접 접촉하도록 형성될 수 있고, 제1 방향(DR1)으로 이격하여 배치된 발광 소자(LD)들 사이의 공간에 형성될 수 있다.
뱅크층(BNKL)은 금속 물질을 포함할 수 있다. 예를 들면, 제1 뱅크(BNK1)는 전해질, 전주 도금 물질 등을 포함할 수 있고, 전도성이 좋은 금속 물질을 포함할 수 있다.
도 12를 참조하면, 뱅크층(BNKL)을 연마하여, 제1 뱅크(BNK1)를 형성할 수 있다.
뱅크층(BNKL)은 연마 공정을 통해, 제2 전극(EL2)의 최상면(TSF)과 동일한 높이까지 제거될 수 있다. 이에 따라, 제3 방향(DR3)을 기준으로 제2 전극(EL2)의 최상면(TSF)과 동일한 높이에 위치하는 상면을 포함하는 제1 뱅크(BNK1)가 형성될 수 있다. 또한, 제1 뱅크(BNK1)는 제1 방향(DR1)을 따라 이격하여 배치된 발광 소자(LD)들 사이의 공간에 형성될 수 있다. 제1 방향(DR1)을 따라 이격하여 배치된 발광 소자(LD)들 사이의 공간에서, 제1 뱅크(BNK1)는 제2 전극(EL2)의 상면 및 제2 전극(EL2)의 측면과 직접 접촉할 수 있다.
뱅크층(BNKL)은 화학적 기계 연마(Chemical Mechanical Polishing; CMP)공정을 통해 제2 전극(EL2)의 최상면(TSF)이 노출되도록 평탄화될 수 있다. 제2 전극(EL2)의 최상면(TSF)은 제3 방향(DR3)을 기준으로 제2 전극(EL2)의 표면 중 가장 높은 위치에 있는 표면을 지칭할 수 있다.
도 13 및 도 14를 참조하면, 제2 전극(EL2)의 최상면(TSF) 위에 포토 레지스트 패턴(PR)을 형성하고, 포토 레지스트 패턴(PR)들 사이에 제2 뱅크(BNK2)를 형성할 수 있다.
포토 레지스트 패턴(PR)은 제3 방향(DR3)으로 길게 형성될 수 있고, 제2 뱅크(BNK2)는 제1 방향(DR1)을 기준으로 포토 레지스트 패턴(PR) 사이에 형성될 수 있다. 즉, 제2 뱅크(BNK2)는 제1 뱅크(BNK1) 위에 형성될 수 있다.
제2 뱅크(BNK2)는 제1 뱅크(BNK1)와 동일한 물질을 포함할 수 있다. 이에 따라, 제1 뱅크(BNK1) 및 제2 뱅크(BNK2)는 각 화소 영역을 구획할 수 있는 구조물인 뱅크(BNK)를 형성할 수 있다.
일 실시예에서는, 제2 뱅크(BNK2) 형성 전 제2 전극(EL2)을 먼저 형성하고, 제1 뱅크(BNK1)를 제2 전극(EL2) 위에 형성하여, 발광 소자(LD)와 결합 전극(BMT) 사이의 본딩(bonding) 정도를 확인할 수 있다. 따라서, 일 실시예에서, 발광 소자(LD)와 결합 전극(BMT)이 안정적으로 본딩된 표시 장치를 구현할 수 있다.
도 15를 참조하면, 포토 레지스트 패턴(PR)을 제거하여, 제2 뱅크(BNK2)들 사이에 색 변환층(CCL)을 형성하기 위한 공간을 확보할 수 있다.
전술한 도 5를 함께 참조하면, 제1 방향(DR1)을 기준으로 제2 뱅크(BNK2)들 사이에 색 변환층(CCL)을 형성할 수 있다. 이후, 제1, 제2, 제3 색 필터(CF1, CF2, CF3) 및 차광 부재(BM)를 형성할 수 있다.
이하에서는, 도 16 및 도 17을 참조하여, 일 실시예에 따른 표시 장치 및 표시 장치의 제조 방법을 살펴본다.
도 16은 일 실시예에 따른 복수의 화소들을 개략적으로 도시한 단면도이고, 도 17은 일 실시예에 따른 표시 장치의 제조 방법 중 한 공정을 도시한 단면도이다.
도 16을 참조하면, 일 실시예에 따른 표시 장치에 포함되는 복수의 화소(PXL)들은 화소 기판(PCS) 상에서 제1 방향(DR1)으로 각각 나란하게 위치하는 제1 서브 화소(PXL1), 제2 서브 화소(PXL2), 및 제3 서브 화소(PXL3)를 포함할 수 있다. 도 16은 전술한 도 5와 유사한바, 이하에서는 중복된 설명을 방지하기 위해, 도 5와 차이점을 중심으로 설명한다.
일 실시예에 따른 화소(PXL)는 제2 절연층(INS2)을 더 포함할 수 있다.
제2 절연층(INS2)은 결합 전극(BMT)의 양측면에 위치할 수 있다. 즉, 제2 절연층(INS2)은 결합 전극(BMT)의 측면을 둘러싸도록 위치할 수 있다.
제2 절연층(INS2)은 산화 절연막을 포함할 수 있다. 예를 들면, 제2 절연층(INS2)은 알루미늄(Al), 구리(Cu), 금(Au), 주석(Sn), 및 이들의 합금과 같은 금속의 금속 산화물을 포함할 수 있다. 이는 예시적인 물질로써, 본 발명이 이에 한정되지 않고, 제2 절연층(INS2)은 결합 전극(BMT)을 이루는 금속 물질이 산화된 금속 산화물을 포함할 수 있다.
전술한 도 8, 도 9, 및 도 17을 참조하면, 화소 기판(PCS) 상에 발광 소자(LD) 및 결합 전극(BMT)을 형성하고, 발광 소자(LD) 및/또는 결합 전극(BMT)의 표면을 산화시켜 제2 절연층(INS2)을 형성할 수 있다. 이후, 발광 소자(LD), 제2 절연층(INS2), 및 화소 기판(PCS)을 덮도록 제1 절연층(INS1)을 형성할 수 있다.
제1 절연층(INS1)은 화소 기판(PCS)의 일부 상면, 제2 절연층(INS2)의 양측면, 발광 소자(LD)의 양측면 및 발광 소자(LD)의 제2 단부(EP2)를 덮도록 형성될 수 있다.
도 17에는 결합 전극(BMT)의 양측면에만 제2 절연층(INS2)이 형성된 것으로 도시되었으나, 실시예에 따라, 발광 소자(LD)의 양측면에도 제2 절연층(INS2)이 형성될 수 있다.
전술한 도 10 내지 도 15의 제조 방법을 순차적으로 진행하여, 도 16에 도시된 표시 장치를 제조할 수 있다.
일 실시예에서는, 제2 뱅크(BNK2) 형성 전 제2 전극(EL2)을 먼저 형성하고, 제1 뱅크(BNK1)를 제2 전극(EL2) 위에 형성하여, 발광 소자(LD)와 결합 전극(BMT) 사이의 본딩(bonding) 정도를 확인할 수 있다. 따라서, 일 실시예에서, 발광 소자(LD)와 결합 전극(BMT)이 안정적으로 본딩된 표시 장치를 구현할 수 있다.
이하에서는, 도 18 및 도 19를 참조하여, 일 실시예에 따른 표시 장치 및 표시 장치의 제조 방법을 살펴본다.
도 18은 일 실시예에 따른 복수의 화소들을 개략적으로 도시한 단면도이고, 도 19는 일 실시예에 따른 표시 장치의 제조 방법 중 한 공정을 도시한 단면도이다.
도 18을 참조하면, 일 실시예에 따른 표시 장치에 포함되는 복수의 화소(PXL)들은 화소 기판(PCS) 상에서 제1 방향(DR1)으로 각각 나란하게 위치하는 제1 서브 화소(PXL1), 제2 서브 화소(PXL2), 및 제3 서브 화소(PXL3)를 포함할 수 있다. 도 18은 전술한 도 5와 유사한바, 이하에서는 중복된 설명을 방지하기 위해, 도 5와 차이점을 중심으로 설명한다.
일 실시예에 따른 화소(PXL)는 제3 절연층(INS3)을 더 포함할 수 있다.
제3 절연층(INS3)은 발광 소자(LD)의 양측면에 위치할 수 있다. 즉, 제3 절연층(INS3)은 발광 소자(LD)의 측면을 둘러싸도록 위치할 수 있다.
제3 절연층(INS3)은 산화 절연막을 포함할 수 있다. 예를 들면, 제3 절연층(INS3)은 알루미늄(Al), 구리(Cu), 금(Au), 주석(Sn), 및 이들의 합금과 같은 금속의 금속 산화물을 포함할 수 있다. 이는 예시적인 물질로써, 본 발명이 이에 한정되지 않는다.
또한, 제3 절연층(INS3)은 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 등으로 이루어진 무기 물질을 포함할 수 있다.
전술한 도 8, 도 9 및 도 18을 참조하면, 화소 기판(PCS) 상에 발광 소자(LD) 및 결합 전극(BMT)을 형성하고, 발광 소자(LD)의 표면에 제3 절연층(INS3)을 형성할 수 있다. 이후, 발광 소자(LD), 제3 절연층(INS3), 및 화소 기판(PCS)을 덮도록 제1 절연층(INS1)을 형성할 수 있다.
제1 절연층(INS1)은 화소 기판(PCS)의 일부 상면, 결합 전극(BMT)의 양측면, 제3 절연층(INS3)의 양측면, 및 발광 소자(LD)의 제2 단부(EP2)를 덮도록 형성될 수 있다.
전술한 도 10 내지 도 15의 제조 방법을 순차적으로 진행하여, 도 18에 도시된 표시 장치를 제조할 수 있다.
일 실시예에서는, 제2 뱅크(BNK2) 형성 전 제2 전극(EL2)을 먼저 형성하고, 제1 뱅크(BNK1)를 제2 전극(EL2) 위에 형성하여, 발광 소자(LD)와 결합 전극(BMT) 사이의 본딩(bonding) 정도를 확인할 수 있다. 따라서, 일 실시예에서, 발광 소자(LD)와 결합 전극(BMT)이 안정적으로 본딩된 표시 장치를 구현할 수 있다.
이하에서는, 도 20 및 도 21을 참조하여, 일 실시예에 따른 표시 패널이 적용될 수 있는 다양한 실시예를 살펴본다.
도 20은 일 실시예에 따른 표시 장치가 스마트 글라스에 적용된 도면이고, 도 21은 일 실시예에 따른 표시 장치가 VR 장치에 적용된 도면이다.
도 20을 참조하면, 일 실시예에 따른 표시 장치는 프레임(170) 및 렌즈부(171)를 포함하는 스마트 글라스에 적용될 수 있다. 스마트 글라스는 사용자의 얼굴에 착용가능한 웨어러블 전자 장치로서, 프레임(170)의 일부가 폴딩되거나 언폴딩되는 구조일 수 있다. 예를 들면, 스마트 글라스는 증강 현실(AR; Augmented Reality)용 웨어러블 장치일 수 있다.
프레임(170)은 렌즈부(171)를 지지하는 하우징(170b) 및 사용자의 착용을 위한 다리부(170a)를 포함할 수 있다. 다리부(170a)는 힌지에 의해 하우징(170b)에 연결되어 폴딩되거나 언폴딩될 수 있다.
프레임(170)에는 배터리, 터치 패드, 마이크, 카메라 등이 내장될 수 있다. 또한, 프레임(170)에는 광을 출력하는 프로젝터, 광 신호 등을 제어하는 프로세서 등이 내장될 수 있다.
렌즈부(171)는 광을 투과시키거나 광을 반사시키는 광학 부재일 수 있다. 렌즈부(171)는 유리, 투명한 합성 수지 등을 포함할 수 있다.
또한, 렌즈부(171)는 프레임(170)의 프로젝터에서 송출된 광 신호에 의한 영상을 렌즈부(171)의 후면(예를 들면, 사용자 눈을 향하는 방향의 면)에 의해 반사시켜 사용자의 눈에서 인식할 수 있게 할 수 있다. 예를 들면, 사용자는 도면에 도시된 바와 같이, 렌즈부(171)에 표시된 시간, 날짜 등의 정보를 인식할 수 있다. 즉, 렌즈부(171)는 일종의 표시 장치로서, 전술한 일 실시예에 따른 표시 장치는 렌즈부(171)에 적용될 수 있다.
도 21을 참조하면, 일 실시예에 따른 표시 장치는 헤드 장착 밴드(180) 및 디스플레이 수납 케이스(181)를 포함하는 헤드 작창형 디스플레이(HMD; Head Mounted Display)에 적용될 수 있다. 헤드 장착형 디스플레이는 사용자의 머리에 착용가능한 웨어러블 전자 장치이다. 예를 들면, 헤드 장착형 디스플레이는 가상 현실(VR; Virtual Reality)용 웨어러블 장치일 수 있다.
헤드 장착 밴드(180)는 디스플레이 수납 케이스(181)에 연결되어, 디스플레이 수납 케이스(181)를 고정시키는 부분이다. 도면에서, 헤드 장착 밴드(180)는 사용자의 머리 상면과 양측면을 둘러쌀 수 있는 것으로 도시되었으나, 본 발명이 이에 한정되지는 않는다. 헤드 장착 밴드(180)는 사용자의 머리에 헤드 장착형 디스플레이를 고정하기 위한 것으로, 안경테 형태 또는 헬멧 형태로 형성될 수도 있다.
디스플레이 수납 케이스(181)는 표시 장치를 수납하며, 적어도 하나의 렌즈를 포함할 수 있다. 적어도 하나의 렌즈는 사용자에게 영상을 제공하는 부분이다. 예를 들면, 디스플레이 수납 케이스(181)에 구현되는 좌안 렌즈 및 우안 렌즈에는 일 실시예에 따른 표시 패널이 적용될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야만 할 것이다.
PCS: 화소 기판 EL1: 제1 전극
EL2: 제2 전극 LD: 발광 소자
INS1: 제1 절연층 INS2: 제2 절연층
INS3: 제3 절연층 BNK1: 제1 뱅크
BNK2: 제2 뱅크 CCL: 색 변환층

Claims (20)

  1. 기판;
    상기 기판 위에 위치하는 제1 전극;
    상기 제1 전극 위에 위치하고, 상기 제1 전극과 전기적으로 연결되는 결합 전극;
    상기 결합 전극 위에 위치하고, 상기 결합 전극과 접촉하는 제1 단부 및 길이 방향으로 상기 제1 단부의 반대편에 배치되는 제2 단부를 포함하는 발광 소자;
    상기 발광 소자의 제2 단부가 노출되도록 상기 발광 소자를 덮는 제1 절연층;
    상기 제1 절연층 및 상기 발광 소자의 제2 단부를 덮는 제2 전극;
    상기 제2 전극의 일부 위에 위치하는 제1 뱅크; 및
    상기 제1 뱅크 위에 위치하는 제2 뱅크를 포함하고,
    상기 제1 뱅크 및 상기 제2 뱅크는 금속 물질을 포함하는 표시 장치.
  2. 제1항에서,
    상기 제1 뱅크 및 상기 제2 뱅크는 동일한 물질을 포함하는 표시 장치.
  3. 제1항에서,
    상기 제2 전극은 상기 제2 단부와 전기적으로 연결되는 표시 장치.
  4. 제1항에서,
    상기 제2 전극은,
    상기 길이 방향을 따라 일부 연장된 볼록부 및 상기 길이 방향에 수직인 제1 방향을 따라 연장된 평탄부를 포함하는 표시 장치.
  5. 제4항에서,
    상기 볼록부는 상기 발광 소자 및 상기 제1 절연층의 일부분과 중첩하고,
    상기 평탄부는 상기 제1 절연층의 다른 부분과 중첩하는 표시 장치.
  6. 제5항에서,
    상기 제1 뱅크는 상기 제2 전극의 일부 상면 및 상기 제2 전극의 양측면에 접촉하는 표시 장치.
  7. 제6항에서,
    상기 제1 뱅크의 상면은 상기 제2 전극의 최상면과 동일한 높이에 위치하는 표시 장치.
  8. 제7항에서,
    상기 제1 뱅크는 상기 제2 전극과 직접 접촉하고, 상기 제2 전극과 동일한 전위를 갖는 표시 장치.
  9. 제8항에서,
    상기 제2 뱅크는 상기 제1 뱅크의 상면과 직접 접촉하고, 상기 제1 뱅크와 적어도 일부 중첩하는 표시 장치.
  10. 제9항에서,
    상기 제2 전극의 최상면 위에 위치하는 제1 색 변환층, 제2 색 변환층, 및 광 산란층을 포함하고,
    상기 제1 색 변환층, 상기 제2 색 변환층, 및 상기 광 산란층은 각각 다른 색의 광을 변환하는 표시 장치.
  11. 제1항에서,
    상기 결합 전극의 측면을 둘러싸도록 위치하는 제2 절연층을 더 포함하는 표시 장치.
  12. 제1항에서,
    상기 발광 소자의 측면을 둘러싸도록 위치하는 제3 절연층을 더 포함하는 표시 장치.
  13. 제1항에서,
    상기 발광 소자는,
    제1 반도체층;
    상기 제1 반도체층 위에 위치하는 활성층; 및
    상기 활성층 위에 위치하는 제2 반도체층을 포함하는 표시 장치.
  14. 적층 기판 위에 형성된 발광 적층체를 화소 기판 위에 형성된 결합 전극층에 본딩하는 단계;
    상기 적층 기판을 제거하고, 식각 공정을 통해 상기 화소 기판 상에 발광 소자 및 결합 전극을 형성하는 단계;
    상기 발광 소자 및 상기 화소 기판을 덮도록 제1 절연층을 형성하는 단계;
    상기 발광 소자의 일 단부가 노출되도록 상기 제1 절연층을 식각하고, 상기 제1 절연층 및 상기 발광 소자의 일측 단부를 덮도록 공통 전극을 형성하는 단계;
    상기 공통 전극 위에 뱅크층을 형성하는 단계;
    상기 뱅크층을 연마하여, 제1 뱅크를 형성하는 단계; 및
    상기 공통 전극의 일부 상면 위에 포토 레지스트 패턴을 형성하고, 상기 포토 레지스트 패턴들 사이에 제2 뱅크를 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 뱅크층은 금속 물질을 포함하는 표시 장치의 제조 방법.
  16. 제15항에서,
    상기 제1 뱅크 및 상기 제2 뱅크는 동일한 물질을 포함하는 표시 장치의 제조 방법.
  17. 제16항에서,
    상기 뱅크층을 상기 공통 전극의 최상면과 동일한 높이까지 제거하여, 상기 제1 뱅크의 상면이 상기 공통 전극의 최상면과 동일한 높이가 되도록 상기 제1 뱅크를 형성하는 표시 장치의 제조 방법.
  18. 제17항에서,
    상기 포토 레지스트 패턴을 제거하여, 상기 제2 뱅크들 사이에 색 변환층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  19. 제14항에서,
    상기 화소 기판 상에 상기 발광 소자 및 상기 결합 전극을 형성하고, 상기 결합 전극의 표면을 산화시켜 제2 절연층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  20. 제14항에서,
    상기 화소 기판 상에 상기 발광 소자 및 상기 결합 전극을 형성하고, 상기 발광 소자의 표면에 제3 절연층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
KR1020210113431A 2021-08-26 2021-08-26 표시 장치 및 이의 제조 방법 KR20230033080A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210113431A KR20230033080A (ko) 2021-08-26 2021-08-26 표시 장치 및 이의 제조 방법
CN202210713919.XA CN115734661A (zh) 2021-08-26 2022-06-22 显示装置及其制造方法
US17/850,412 US20230064695A1 (en) 2021-08-26 2022-06-27 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210113431A KR20230033080A (ko) 2021-08-26 2021-08-26 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230033080A true KR20230033080A (ko) 2023-03-08

Family

ID=85288143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210113431A KR20230033080A (ko) 2021-08-26 2021-08-26 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20230064695A1 (ko)
KR (1) KR20230033080A (ko)
CN (1) CN115734661A (ko)

Also Published As

Publication number Publication date
CN115734661A (zh) 2023-03-03
US20230064695A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US9831222B2 (en) Display device using semiconductor light emitting device and method for manufacturing the same
CN115699323A (zh) 显示装置
US20220115564A1 (en) Display device and method of manufacturing the same
KR20220149829A (ko) 표시 장치와 그의 제조 방법
EP4333067A1 (en) Display device
CN115312564A (zh) 显示装置
KR20230033080A (ko) 표시 장치 및 이의 제조 방법
TW202308150A (zh) 顯示裝置
KR20220149880A (ko) 표시 장치 및 그 제조 방법
KR20220149853A (ko) 표시 장치와 그의 제조 방법
US20220352429A1 (en) Display device
US20220352243A1 (en) Display device
US20220352240A1 (en) Display device and method of manufacturing the same
US20230065336A1 (en) Display device
US20240006569A1 (en) Display device and manufacturing method of the same
US20230215981A1 (en) Light-emitting device and display device using the same
CN115274774A (zh) 显示设备及其制造方法
KR20230012119A (ko) 표시 장치
KR20220149860A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20240008983A (ko) 표시 장치 및 그 제조 방법
KR20240009547A (ko) 표시 장치 및 이의 제조 방법
KR20240059686A (ko) 표시 장치 및 그의 제조 방법
KR20230030124A (ko) 표시 장치
KR20220149890A (ko) 표시 장치 및 그의 제조 방법
KR20240026413A (ko) 발광 소자, 그의 제조 방법, 및 이를 포함한 표시 장치