TW202308150A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW202308150A
TW202308150A TW111114673A TW111114673A TW202308150A TW 202308150 A TW202308150 A TW 202308150A TW 111114673 A TW111114673 A TW 111114673A TW 111114673 A TW111114673 A TW 111114673A TW 202308150 A TW202308150 A TW 202308150A
Authority
TW
Taiwan
Prior art keywords
pixel
sub
area
pixel circuit
contact portion
Prior art date
Application number
TW111114673A
Other languages
English (en)
Inventor
朴聲國
金敏佑
李慈恩
崔鎭宇
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW202308150A publication Critical patent/TW202308150A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種顯示裝置，包含：發光元件、電性連接至各發光元件的第一電極及第二電極、以及電性連接至至少一個發光元件的像素電路。像素電路可以設置在以由第一方向及與第一方向相交的第二方向所定義的矩陣形式設置的複數個像素電路區域中的每一個中，第一接觸部分及第二接觸部分可以設置在複數個像素電路區域中的每一個中。其中，第一接觸部分電性連接像素電路及第一電極，且第二接觸部分電性連接共用電源線及第二電極，並且在平面圖中，第一接觸部分及第二接觸部分可以在第一方向上交替地設置。

Description

顯示裝置
相關申請案之交互參照
本申請主張於2021年4月30日提交至韓國智慧財產局(Korean Intellectual Property Office，KIPO)的韓國專利申請案號10-2021-0056892的優先權及權益，其全部內容透過引用合併於此。
本揭露的實施例涉及一種顯示裝置。
近年來，隨著對資訊顯示的興趣的增加，顯示裝置的研究及開發也在持續進行。
本揭露的一個態樣為提供一種的顯示裝置，其提高了解析度並且有效率地定義了像素的電訊號的移動路徑。
本揭露的態樣不限定於如上所述，並且本發明所屬領域具有通常知識者將透過以下說明而清楚地理解本文中未提及的其他技術態樣。
根據本揭露的一個實施例，顯示裝置可以包含：複數個發光元件，其設置在基板上；第一電極及第二電極，其設置在基板上且電性連接至各發光元件；像素電路，其電性連接至至少一個發光元件。像素電路可以設置在以矩陣形式設置的複數個像素電路區域中的每一個中，矩陣形式由第一方向及與第一方向相交的第二方向來定義，第一接觸部分及第二接觸部分可以設置在複數個像素電路區域中的每一個中，其中第一接觸部分電性連接像素電路及第一電極，且第二接觸部分電性連接共用電源線及第二電極，並且在平面圖中，第一接觸部分與第二接觸部分可以在第一方向上交替地設置。
根據一個實施例，顯示裝置可以進一步包含：其中發出第一顏色的光的第一子像素區域、其中發出第二顏色的光的第二子像素區域、以及其中發出第三顏色的光的第三子像素區域，其中發光元件可以包含：與第一子像素區域重疊的第一發光元件、與第二子像素區域重疊的第二發光元件、以及與第三子像素區域重疊的第三發光元件。
根據一個實施例，像素電路可以包含電晶體及儲存電容器，像素電路可以電性連接至在第一方向上延伸的複數個第一訊號線中的任意一個，像素電路可以電性連接至在第二方向上延伸的複數個第二訊號線中的任意一個，並且複數個像素電路區域中的每一個可以設置在第一區域與第二區域之間的重疊區域中，其中第一區域可以位於在第二方向上相鄰的第一訊號線之間，並且第二區域可以位於在第一方向上相鄰的第二訊號線之間。
根據一個實施例，複數個像素電路區域可以包含：可以設置有電性連接至第一發光元件的第一像素電路的第一像素電路區域、可以設置有電性連接至第二發光元件的第二像素電路的第二像素電路區域、以及可以設置有電性連接至第三發光元件的第三像素電路的第三像素電路區域。
根據一個實施例，顯示裝置可以進一步包含：定義第一子像素區域、第二子像素區域及第三子像素區域的顏色轉換部分，其中顏色轉換部分可以包含：與第一子像素區域重疊的第一波長轉換圖案、與第二子像素區域重疊的第二波長轉換圖案、以及與第三子像素區域重疊的第三波長轉換圖案，並且第一發光元件、第二發光元件及第三發光元件可以發出第三顏色的光。
根據一個實施例，第一接觸部分可以設置在複數個像素電路區域中的一個中，並且第二接觸部分可以設置在複數個像素電路區域中的另一個中，另一個第二接觸部分可以設置在上述複數個像素電路區域中的一個中，並且另一個第一接觸部分可以設置在上述複數個像素電路區域中的另一個中，並且上述複數個像素電路區域中的一個及上述複數個像素電路區域中的另一個可以在第一方向上彼此相鄰。
根據一個實施例，第一子像素區域、第二子像素區域及第三子像素區域可以具有第一形狀，並且複數個像素電路區域中的每一個可以具有不同於第一形狀的第二形狀。
根據一個實施例，第一形狀可以為菱形，並且第二形狀可以為矩形。
根據一個實施例，複數個像素電路區域中的每一個可以與第一子像素區域、第二子像素區域及第三子像素區域中的每一個的至少一部份在平面圖中重疊。
根據一個實施例，第一像素電路區域與第一子像素區域可以在平面圖中彼此部分地重疊，第二像素電路區域與第二子像素區域可以在平面圖中彼此部分地重疊，並且第三像素電路區域與第三子像素區域可以在平面圖中彼此部分地重疊。
根據一個實施例，第一接觸部分及第二接觸部分可以對應於複數個像素電路區域中的每一個。
根據一個實施例，第一接觸部分可以包含：第1-1接觸部分，其設置為與作為複數個像素電路區域中的一個的第一電路區域的第一側相鄰、以及第1-2接觸部分，其設置為與作為複數個像素電路區域中的另一個的第二電路區域的第二側相鄰，並且第二側可以為第一側在第二方向上的另一側
根據一個實施例，第二接觸部分可以包含：第2-1接觸部分，其設置為在第二電路區域中與第一側相鄰；以及第2-2接觸部分，其設置為在第一電路區域中與第二側相鄰。
根據一個實施例，第一接觸部分可以與複數個發光元件中的至少一個在平面圖中重疊。
根據一個實施例，共用電源線提可以供陰極訊號至發光元件。
根據一個實施例，顯示裝置可以進一步包含分隔壁結構，其在平面圖中設置在第一子像素區域、第二子像素區域及第三子像素區域中彼此相鄰的區域之間，並且發光元件可以透過第二電極、分隔壁結構及第二接觸部分電性連接至共用電源線。
根據一個實施例，在平面圖中，第一接觸部分及第二接觸部分可以在第二方向上交替地設置。
根據一個實施例，顯示裝置可以進一步包含：顯示區域、圍繞顯示區域的至少一部份的非顯示區域、設置在非顯示區域中鄰近顯示區域與非顯示區域之間的邊界區域的覆蓋層、以及與發光元件的至少一部份重疊的子像素區域，並且子像素區域的至少一部份可以在平面圖中與覆蓋層重疊。
根據一個實施例，覆蓋層可以定義顯示區域與非顯示區域之間的邊界區域。
根據另一個實施例，顯示裝置可以包含：複數個發光元件，其設置在基板上，且包含設置在第一子像素區域中的第一發光元件以及設置在與第一子像素區域相鄰的第二子像素區域中的第二發光元件；第一電極及第二電極，其設置在基板上且電性連接至各發光元件；像素電路，其電性連接至發光元件的至少一部份；以及分隔壁結構，其設置在第一子像素區域與第二子像素區域之間。像素電路與第一電極可以透過第一接觸部分來電性連接，共用電源線與第二電極可以透過第二接觸部分來電性連接，像素電路可以設置在以由列方向及行方向來定義的矩陣形式設置的複數個像素電路區域中的每一個中，第一子像素區域及第二子像素區域中的每一個的形狀可以與像素電路區域的形狀不同，並且共用電源線可以透過第二接觸部分及分隔壁結構電性連接至第一發光元件及第二發光元件。
本揭露的方案不限定於上述方案，透過說明書及附圖，本發明所屬領域具有通常知識者將清楚地理解未說明的方案。
根據本揭露的一個實施，提供了一種顯示裝置，其可以提高解析度並且有效率地定義像素的電訊號的移動路徑。
本揭露的功效不限定於上述內容，透過說明書及附圖，本發明所屬領域具有通常知識者將清楚地理解未說明的功效。
由於說明書中所說明的實施例是為了向本發明所屬領域具有通常知識者清楚地說明本發明的精神，因此本發明不受說明書中所說明的實施例的限制。本揭露的範圍應解釋為包含不背離本揭露精神的修改或變化。
如本文使用的，單數形式「一(a)」、「一(an)」及「一(the)」也意圖包含複數形式(反之亦然)，除非上下文明確地另外指出。
當在本說明書中使用術語「包含(comprises)」、「包含(comprising)」「包含(includes)」及/或「包含(including)」、「具有(has)」及/或「具有(have)」及其各種變體時，指定所陳述的特徵、整體、步驟、操作、元件、組件及/或群組存在，但不排除一個或多個其他特徵、整體、步驟、操作、元件、組件及/或群組的存在或添加。
在說明書及申請專利範圍中，出於其含義及解釋的目的，術語「及/或(and/or)」旨在包含術語「及(and)」以及「或(or)」的任意組合。例如，「A及/或B(A and/or B)」可以理解為表示「A、B或A及B(A, B, or A and B)」。術語「及(and)」以及「或(or)」可以以結合或分離的意義使用，並且可以理解為等同於「及/或(and/or)」。
在說明書及申請專利範圍中，出於其含義及解釋的目的，用語「中的至少一個(at least one of)」旨在包含「選自於此群組中的至少一個(at least one selected from the group of)」的含義。例如，「A及B中的至少一個(at least one of A and B)」可以理解為表示「A、B或A及B(A, B, or A and B)」。
除非另有定義，否則本文中所使用的所有術語(包含技術術語及科學術語)具有與本揭露所屬領域具有通常知識者所理解的相同的涵義。可以進一步理解的是，除非另有明確的定義，術語，例如在常用字典中所定義的術語，應解釋為具有在其相關領域及本揭露的上下文中的含義一致的含義，並且除非在本文中有明確的定義，否則不應理想化或過於正式的解釋。
本說明書所附的圖式旨在使得本揭露更易於說明。 由於圖式中所繪示的形狀可能被誇大及顯示以幫助理解本揭露，因此本揭露不受圖式的限制。
在本說明書中，當確定與本揭露相關的習知配置或功能的詳細說明可能使得本揭露的內容不清楚時，可以省略其詳細說明。
術語「重疊(overlap)」或「重疊(overlapped)」表示第一物體可以在第二物體的上方或下方或一側，反之亦然。 此外，術語「重疊(overlap)」可以包含堆積成層(layer)、堆疊(stack)、面對(face)或面向(facing)、延伸超過(extending over)、覆蓋(covering)或部分覆蓋或者本發明所屬領域具有通常知識者將理解並清楚的任意其他合適的術語。
術語「面向(face)」及「面向(facing)」表示第一元件可以直接或間接地與第二元件相對。在第三元件介於第一元件與第二元件之間的情況下，第一元件及第二元件可以理解為彼此間接地相對，儘管兩者仍然面向彼此。
當一個元件被說明為「不重疊(not overlapping)」或「不重疊(to not overlap)」另一個元件時，其可以包含所述元件彼此間隔開(spaced apart from each other)、彼此偏移(offset from each other)、或彼此分開(set aside from each other)或者本發明所屬領域具有通常知識者將理解並清楚的任意其他合適的術語。
可以理解的是，術語「連接至(connected to)」、「耦接至(coupled to)」可以包含物理或電性的連接或耦接。
如本文使用的，「約(about)」或「大約(approximately」包含所述值，並且表示在考量到相關的測量以及與特定量的測量相關的誤差(即，測量系統的限制)的情況下，由本領域具有通常知識者所確定的特定值的可接受偏差範圍內。舉例來說，「約(about)」可表示在一個或多個標準差內，或在所述值的±30%、20%、10%、5%內。
本揭露涉及一種顯示裝置。在下文中，將參照第1圖至第15圖說明根據一個實施例的顯示裝置。
第1圖為根據一實施例的顯示裝置的透視示意圖。
第2圖為根據一實施例的顯示裝置的平面示意圖。
根據一個實施例的顯示裝置DD可以配置為發出光。
參照第1圖及第2圖，顯示裝置DD可以包含基板SUB、像素PXL、掃描驅動器110及資料驅動器120。根據一個實施例，顯示裝置DD可以進一步包含線路及焊墊。
基板SUB可以配置為顯示裝置DD的基底元件。基板SUB可以為剛性或撓性的基板或薄膜，但其不限定於特定的示例。
顯示裝置DD可以包含顯示區域DA及非顯示區域NDA。非顯示區域NDA可以表示除了顯示區域DA之外的區域。非顯示區域NDA可以圍繞顯示區域DA的至少一部分。
根據一個實施例，顯示區域DA可以表示可設置有像素PXL且因此可以發射光的區域。非顯示區域NDA可以表示除了顯示區域DA之外的區域。根據一個示例，掃描驅動器110、資料驅動器120、線路及焊墊可以設置在非顯示區域NDA中。
根據一個實施例，顯示區域DA與非顯示區域NDA之間的邊界線(參照第11圖的「420」)可以由覆蓋層(參照第11圖的「400」)來定義。在此方面的細節將在下文中參照第10圖及第11圖進行說明。
像素PXL可以設置在基板SUB上。根據一個示例，像素PXL可以根據條紋(stripe)佈置結構、PENTILE™佈置結構或其他相似佈置結構來進行佈置，但其不限定於特定的示例。
像素PXL可以包含第一子像素(參照第5圖的「PXL1」)、第二子像素(參照第5圖的「PXL2」)及第三子像素(參照第5圖的「PXL3」)。
根據一個實施例，設置為彼此相鄰的第一子像素PXL1、第二子像素PXL2及第三子像素PXL3中的至少一個可以配置為能夠發射各種顏色的光的一個像素單元。例如，第一子像素PXL1、第二子像素PXL2及第三子像素PXL3中的每一個可以為發射預定顏色的光的子像素。
例如，第一子像素PXL1可以為發出紅光的紅色像素，第二子像素PXL2可以為發出綠光的綠色像素，並且第三子像素PXL3可以為發出藍光的藍色像素。然而，構成各像素單元的像素PXL的顏色、類型、數量、及/或其他相似特性不限定於特定的示例。
像素PXL可以透過掃描線SL電性連接至掃描驅動器110，並且可以透過資料線DL電性連接至資料驅動器120。
掃描驅動器110可以設置在顯示區域DA的一側。掃描驅動器110可以透過掃描線SL提供掃描訊號至像素PXL。
資料驅動器120可以設置在顯示區域DA的一側。資料驅動器120可以透過資料線DL提供資料訊號至像素PXL。
根據一個實施例，像素PXL可以基於透過掃描驅動器110及資料驅動器120提供的電訊號來發射光。
掃描線SL可以連接至像素電路SPC。根據一個示例，掃描線SL可以在第一方向DR1上延伸。
資料線DL可以連接至像素電路SPC。根據一個示例，資料線DL可以在與第一方向DR1相交(或不平行)的第二方向DR2上延伸。
根據一個示例，掃描線SL可以稱作第一訊號線，並且資料線DL可以稱作第二訊號線。
然而，本揭露不限定於上述示例。根據一個實施例，掃描線SL可以在第二方向DR2上延伸，並且資料線DL可以在第一方向DR1上延伸。
像素電路SPC可以電性連接至包含在第一子像素PXL1、第二子像素PXL2及第三子像素PXL3中的至少一個中的發光元件(參照第3圖的「LD」)。像素電路SPC可以配置為驅動第一子像素PXL1、第二子像素PXL2及第三子像素PXL3中的至少一個。
根據一個實施例，設置為用以配置像素PXL的單個電路可以統稱為像素電路SPC。
根據一個實施例，可以設置像素電路SPC，並且可以以由電路列方向及電路行方向來定義的矩陣形式佈置像素電路SPC。例如，一個像素電路SPC可以設置在第i電路列及第j電路行中。
根據一個實施例，對應於第一子像素PXL1的像素電路SPC(例如，第一像素電路)可以電性連接至設置在第一子像素區域PXA1中的發光元件LD(例如，第一發光元件)。對應於第二子像素PXL2的像素電路SPC(例如，第二像素電路)可以電性連接至設置在第二子像素區域PXA2中的發光元件LD(例如，第二發光元件)。對應於第三子像素PXL3的像素電路SPC(例如，第三像素電路)可以電性連接至設置在第三子像素區域PXA3中的發光元件LD(例如，第三發光元件)。
根據一個實施例，像素電路SPC可以分別設置在單獨定義的像素電路區域SPA中。像素電路SPC可以設置在以矩陣形式佈置的多個像素電路區域(參照第5圖的「SPA」)中的每一個中，上述矩陣形式由根據第一方向DR1的列方向及根據與第一方向DR1相交(或不平行)的第二方向DR2的行方向來定義。
例如，配置為驅動第一子像素PXL1的像素電路SPC(例如，第一像素電路)可以設置在對應的像素電路區域SPA(例如，第一像素電路區域)中。
配置為驅動第二子像素PXL2的像素電路SPC(例如，第二像素電路)可以設置在對應的像素電路區域SPA(例如，第二像素電路區域)中。
配置為驅動第三子像素PXL3的像素電路SPC(例如，第三像素電路)可以設置在對應的像素電路區域SPA(例如，第三像素電路區域)中。
在下文中，將參照第3圖及第4圖來更具體地說明根據一個實施例的像素電路SPC。
第3圖為根據一實施例的包含在像素中的像素電路的示意圖。
第4圖為第2圖的區域EA1的放大示意圖。第3圖及第4圖為關於單個像素電路SPC的配置的示意圖。
第3圖所繪示的像素電路SPC可以為第一子像素PXL1、第二子像素PXL2及第三子像素PXL3中的任意一個的像素電路。第3圖繪示出了可以應用於主動顯示裝置的包含在像素PXL中的組件之間的電性連接關係。然而，可以應用本揭露的實施例的包含在像素PXL中的組件的類型不限定於此。
參照第3圖，像素PXL可以包含發光元件LD及像素電路SPC，發光元件LD可以發出具有對應於資料訊號的亮度的光。
根據一個實施例，發光元件LD可以連接在第一電源線VDD與第二電源線VSS之間。發光元件LD的端部(例如，P型半導體)可以經由像素電路SPC及第一電極ELT1連接至第一電源線VDD，並且發光元件LD的另一端部(例如，N型半導體)可以經由第二電極ELT2連接至第二電源線VSS。
根據一個實施例，發光元件LD可以透過第一電源線VDD及第二電源線VSS之間的各種連接結構來彼此連接。例如，發光元件LD可以彼此僅並聯連接，或者可以彼此僅串聯連接。在其他實施例中，發光元件LD可以以串聯/並聯混合結構來連接。
根據一個實施例，第一電源線VDD及第二電源線VSS可以具有不同的電位，使得發光元件LD可以發光。第一電源線VDD及第二電源線VSS可以具有電位差，其具有在像素PXL的發光時段期間可以發光的位準。例如，第一電源線VDD可以設置為具有高於第二電源線VSS的電位。
根據一個實施例，像素電路SPC可以連接在第一電源線VDD與發光元件LD之間。像素電路SPC可以包含電晶體及儲存電容器Cst。例如，像素電路SPC可以包含第一電晶體T1、第二電晶體T2及儲存電容器Cst。
根據一個實施例，第一電晶體T1的電極可以連接至第一電源線VDD，並且其另一個電極可以連接至發光元件LD的一個電極(例如，陽極)。第一電晶體T1的閘電極可以連接至第一節點N1。第一電晶體T1可以因應於透過第一節點N1施加的電壓來控制流經發光元件LD的電流。
根據一個實施例，第二電晶體T2的一個電極可以連接至資料線DL，並且其另一個電極可以連接至第一節點N1。第二電晶體T2的閘電極可以連接至掃描線SL。在從掃描線SL提供掃描訊號的情況下，第二電晶體T2可以導通，且在此時，第二電晶體T2可以將從資料線DL提供的資料訊號傳輸至第一節點N1。
儲存電容器Cst可以連接在第一節點N1(或第一電晶體T1的閘電極)與第二節點N2(或第一電晶體T1的電極)之間。儲存電容器Cst可以儲存關於第一節點N1的電壓及第二節點N2的電壓之間的差異的資訊。
像素電路SPC的結構不限定於第3圖所繪示的結構。如第3圖所繪示，可以實現各種類型的結構。例如，根據一個實施例，像素電路SPC可以進一步包含第三電晶體，其用於計算第一電晶體T1的遷移率及閾值電壓的變化量。
參照第4圖，其簡要繪示出了像素電路SPC的個別的配置。
參照第4圖，像素電路SPC可以設置為與掃描線SL及資料線DL相鄰。
像素電路SPC可以電性連接至多條掃描線SL中的任意一條，並且可以電性連接至多條資料線DL中的任意一條。
根據一個實施例，彼此相交的掃描線SL及資料線DL可以定義像素電路區域SPA，像素電路區域SPA可以為可設置像素電路SPC的區域。在第二方向DR2上彼此相鄰的掃描線SL之間的區域以及在第一方向DR1上彼此相鄰的資料線DL之間的區域所重疊的區域可以定義為像素電路區域SPA。例如，像素電路SPC可以設置在與第i掃描線SL與第i+1掃描線SL之間的區域以及第j資料線DL與第j+1掃描線SL之間的區域所重疊的區域中。
例如，可以定義在資料線DL與相鄰資料線DL'之間的第一區域，其中相鄰資料線DL'在第一方向DR1與資料線DL相鄰，並且可以定義在掃描線SL與相鄰掃描線SL'之間的第二區域，其中相鄰掃描線SL'在第二方向DR2上與掃描線SL相鄰。此時，像素電路SPC可以設置在第一區域與第二區域之間的重疊區域中。
根據一個實施例，像素電路區域SPA可以由資料線DL及掃描線SL延伸的方向來確定。例如，可配置像素電路SPC的區域可以由資料線DL可延伸並與相鄰的資料線DL間隔開的方向以及掃描線SL可延伸並與相鄰的掃描線SL間隔開的方向來確定。因此，像素電路區域SPA可以為大致矩形的區域，但本揭露不限定於此。在下文中，為了方便說明，將說明像素電路區域SPA可以為矩形的實施例。
在下文中，將參照第5圖至第11圖來更詳細地說明根據一個實施例的像素PXL的結構。
第5圖至第8圖為包含在根據一個實施例的顯示裝置DD中的像素PXL的示意圖。第10圖及第11圖為顯示區域DA與非顯示區域NDA之間的區域的示意圖。
首先，參照第5圖至第8圖來說明根據一個實施例的顯示裝置DD。
第5圖為根據一個實施例的像素的平面示意圖
在第5圖中，繪示出了基於像素電路SPC與分別定義第一子像素PXL1、第二子像素PXL2及第三子像素PXL3的第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3之間的位置關係的根據一個實施例的顯示裝置DD。在第5圖中，可以設置像素電路SPC的像素電路區域SPA由粗線來表示。
在第5圖中，發光元件LD由虛線來表示。例如，在第5圖中，繪示出了圓柱狀的發光元件LD，且可以在平面圖中觀察到其圓形底面。然而，本揭露不限定於此，並且根據一個實施例，發光元件LD可以具有其他形狀。例如，在發光元件LD為長方平行管(rectangular parallelepiped)形狀的情況下，可以在平面圖中觀察到四邊形。
至少一些像素電路區域SPA可以在第一方向DR1上依序地排列。至少一些像素電路區域SPA可以在第二方向DR2上依序地排列。
第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3中的至少一些可以在第一方向DR1上依序地佈置。第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3中的至少一些可以在第二方向DR2上依序地佈置。例如，參照第5圖，第一子像素區域PXA1及第三子像素區域PXA3可以佈置在第一行，並且第一子像素區域PXA1及第三子像素區域PXA3可以佈置在第5圖的第一列。
在此，第一子像素區域PXA1可以為可定義第一子像素PXL1的位置，並且可以表示可發出第一顏色的光的區域。第二子像素區域PXA2可以為可定義第二子像素PXL2的位置，並且可以表示可發出第二顏色的光的區域。第三子像素區域PXA3可以為可定義第三子像素PXL3的位置，並且可以表示可發出第三顏色的光的區域。
根據一個實施例，設置在第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3中的發光元件LD可以電性連接至像素電路SPC。
例如，發光元件LD可以透過第一接觸部分CNT1及第一電極(參照第6圖的「ELT1」)電性連接至像素電路SPC，並且可以透過第一接觸部分CNT1接收陽極訊號。
根據一個實施例，設置在第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3中的發光元件LD可以電性連接至第二電極ELT2。
例如，發光元件LD可以透過第二接觸部分CNT2、第二電極ELT2及共用電源線(參照第7圖的「320」)電性連接至第二電源線VSS。例如，發光元件LD可以透過第二接觸部分CNT2接收陰極訊號。
至少一個第一接觸部分CNT1可以設置在像素電路區域SPA中。根據一個實施例，第一接觸部分CNT1可以在平面圖中與發光元件LD重疊。例如，第一電極ELT1、第一接觸部分CNT1及發光元件LD可以在平面圖中彼此重疊。
根據一個實施例，第一接觸部分CNT1可以設置在第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3中的每一個中。根據一個示例，設置在第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3中的發光元件LD可以透過第一接觸部分CNT1電性連接至像素電路SPC。因此，定義在第一子像素PXL1、第二子像素PXL2及第三子像素PXL3中的任意一個中的發光元件LD可以接收從像素電路SPC提供的陽極訊號。
在圖式中，可以在第一子像素PXL1、第二子像素PXL2及第三子像素PXL3中的每一個中僅設置一個發光元件LD，但本揭露不限定於此。例如，多個發光元件LD可以設置在第一子像素PXL1、第二子像素PXL2及第三子像素PXL3中的每一個中。
根據一個實施例，第一接觸部分CNT1及第二接觸部分CNT2中的每一個可以設置在單獨的像素電路區域SPA中。
根據一個實施例，第一接觸部分CNT1可以設置為與像素電路區域SPA中的一側相鄰，並且第二接觸部分CNT2可以設置為與像素電路區域SPA中的另一側相鄰。
根據一個實施例，第一接觸部分CNT1可以包含第1-1接觸部分CNT1-1及第1-2接觸部分CNT1-2。例如，第1-1接觸部分CNT1-1可以設置為與對應的像素電路區域SPA的第一側S1相鄰，並且第1-2接觸部分CNT1-2可以設置為與對應的像素電路區域SPA的第二側S2相鄰。第二側S2可以表示第一側S1基於第二方向DR2的另一側。
至少一個第二接觸部分CNT2可以設置在像素電路區域SPA中。根據一個示例，第二接觸部分CNT2在平面圖中可以不與發光元件LD重疊。
根據一個實施例，第二接觸部分CNT2可以設置在第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3中的每一個中。根據一個示例，設置在第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3中的發光元件LD可以電性連接至第二電極ELT2。此時，第二電極ELT2可以透過第二接觸部分CNT2電性連接至共用電源線320。因此，定義在第一子像素PXL1、第二子像素PXL2及第三子像素PXL3中的任意一個中的發光元件LD可以接收從共用電源線320提供的陰極訊號。
根據一個實施例，第二接觸部分CNT2的至少一部分可以設置為與像素電路區域SPA的一側相鄰，並且第二接觸部分CNT2的至少另一部分可以設置為與像素電路區域SPA的另一側相鄰。
根據一個實施例，第二接觸部分CNT2可以包含第2-1接觸部分CNT2-1及第2-2接觸部分CNT2-2。例如，第2-1接觸部分CNT2-1可以設置為與對應的像素電路區域SPA的第一側S1相鄰，並且第2-2接觸部分CNT2-2可以設置為與對應的像素電路區域SPA的第二側S2相鄰。
因此，第1-1接觸部分CNT1-1可以設置在任意一個像素電路區域SPA(例如，第一電路區域)的第一側S1上，並且第2-2接觸部分CNT2-2可以設置在第二側S2上。
第2-1接觸部分CNT2-1可以設置在另一個像素電路區域SPA(例如，第二電路區域)的第一側S1上，並且第1-2接觸部分CNT1-2可以設置在第二側S2上。
根據一個實施例，在平面圖中，第一接觸部分CNT1及第二接觸部分CNT2可以沿第一方向DR1交替地設置。第1-1接觸部分CNT1-1及第2-1接觸部分CNT2-1中的每一個可以設置為與像素電路區域SPA的一側相鄰，並且可以沿第一方向DR1交替地設置。第1-2接觸部分CNT1-2及第2-2接觸部分CNT2-2可以設置為與像素電路區域SPA的另一側相鄰，並且可以沿第一方向DR1交替地設置。
例如，參照第5圖，設置在任意一個像素電路區域SPA中的第一接觸部分CNT1可以與設置在沿第一方向DR1相鄰的像素電路區域SPA中的第二接觸部分CNT2沿第一方向DR1交替地佈置。設置在任意一個像素電路區域SPA中的第二接觸部分CNT2可以與設置在沿第一方向DR1相鄰的像素電路區域SPA中的第一接觸部分CNT1沿第一方向DR1交替地設置。
根據一個實施例，在平面圖中，第一接觸部分CNT1及第二接觸部分CNT2可以沿第二方向DR2交替地設置。例如，第1-2接觸部分CNT1-2及第2-1接觸部分CNT2-1可以沿第二方向DR2交替地佈置。第2-2接觸部分CNT2-2及第1-1接觸部分CNT1-1可以沿第二方向DR2交替地佈置。
第一接觸部分CNT1及第二接觸部分CNT2之間的連接結構不限定於上述實施例。根據一個實施例，至少一些第一接觸部分CNT1可以在第一方向DR1上彼此相鄰，並且至少一些第二接觸部分CNT2可以在第一方向DR1上彼此相鄰。
根據一個實施例，像素電路區域SPA的一側邊可以與第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3中的每一個的一側邊相交(或不平行)。像素電路區域SPA與第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3中的每一個可以具有不同的形狀。
例如，第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3中的每一個可以具有菱形形狀(例如，稱作第一形狀)，並且像素電路區域SPA可以具有大致呈矩形的形狀(例如，稱作第二形狀)。根據一個實施例，第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3中的每一個可以具有四邊形形狀。然而，本揭露不限定於此，可以根據一個實施例提供分別具有各種形狀的像素電路區域SPA與第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3。
根據一個實施例，第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3中的每一個在平面圖中可以與多個像素電路區域SPA重疊。
例如，第5圖所繪示的任意一個第二子像素區域PXA2可以在平面圖中與相鄰設置的四個像素電路區域SPA重疊。
根據一個實施例，單個像素電路區域SPA可以與相鄰設置的第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3重疊。一個像素電路區域SPA可以與相鄰設置的兩個第二子像素區域PXA2、一個第一子像素區域PXA1及一個第三子像素區域PXA3中的每一個重疊。
例如，第一子像素區域PXA1及對應的像素電路區域SPA(例如，第一像素電路區域)中的每一個可以僅有一部分彼此重疊。第二子像素區域PXA2及對應的像素電路區域SPA(例如，第二像素電路區域)中的每一個可以僅有一部分彼此重疊。第三子像素區域PXA3及對應的像素電路區域SPA(例如，第三像素電路區域)中的每一個可以僅有一部分彼此重疊。
根據一個實施例，其中定義了各個第一子像素PXL1、第二子像素PXL2及第三子像素PXL3的第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3被設置為偏離對應的像素電路區域SPA。因此，可以最小化不發光的區域，從而可以提供高解析度的顯示裝置DD。
可以為第一子像素PXL1、第二子像素PXL2及第三子像素PXL3中的每一個形成第二接觸部分CNT2。因此，透過第二電極ELT2的陰極訊號施加可以容易地執行，並且可以有效地定義陰極訊號的施加路徑。
在下文中，將參照第6圖及第7圖來說明根據一個實施例的像素PXL的結構。將簡化或省略可能與上述說明重複的內容。
第6圖為沿第5圖的線I~I’截取的剖面示意圖。第7圖為沿第5圖的線II~II’截取的剖面示意圖。
第6圖繪示出了第一子像素PXL1、第二子像素PXL2及第三子像素PXL3。在第6圖中，基於在上文中參照第3圖說明的像素電路SPC中所包含的配置中的第一電晶體T1進行說明。作為示例，繪示出了第一電晶體T1可以設置在第一子像素PXL1、第二子像素PXL2及第三子像素PXL3中的每一個中的實施例。
參照第6圖，像素PXL可以包含基板SUB、像素電路部分PCL、顯示元件部分DPL及光控制部分LCP。
像素電路部分PCL可以設置在基板SUB上。像素電路部分PCL可以包含緩衝層BFL、第一電晶體T1、閘極絕緣層GI、第一層間絕緣層ILD1、第二層間絕緣層ILD2、橋接圖案BRP、第一接觸部分CNT1及保護層PSV。
根據一個示例，可以在第一子像素PXL1、第二子像素PXL2及第三子像素PXL3中的每一個中定義像素電路部分PCL的個別配置。在下文中，為了方便說明，將共同地說明在第一子像素PXL1、第二子像素PXL2及第三子像素PXL3的每一個中所定義的個別配置。
緩衝層BFL可以設置在基板SUB上。緩衝層BFL可以防止來自外部的雜質擴散。緩衝層BFL可以包含諸如氮化矽(SiN x)、氧化矽(SiO x)、氧氮化矽(SiO xN y)及氧化鋁(AlO x)的金屬氧化物中的至少一種。
第一電晶體T1可以為薄膜電晶體。根據一個實施例，第一電晶體T1可以為驅動電晶體。
根據一個實施例，第一電晶體T1可以電性連接至發光元件LD。例如，第一子像素PXL1的第一電晶體T1可以電性連接至設置在第一子像素區域PXA1中的發光元件LD。第二子像素PXL2的第一電晶體T1可以電性連接至設置在第二子像素區域PXA2中的發光元件LD。第三子像素PXL3的第一電晶體T1可以電性連接至設置在第三子像素區域PXA3中的發光元件LD。
根據一個實施例，第一電晶體T1可以包含主動層ACT、第一電晶體電極TE1、第二電晶體電極TE2及閘電極GE。
主動層ACT可以表示半導體層。主動層ACT可以設置在緩衝層BFL上。主動層ACT可以包含多晶矽、非晶矽及氧化物半導體中的至少一種。
根據一個實施例，主動層ACT可以包含可以與第一電晶體電極TE1接觸的第一接觸區以及可以與第二電晶體電極TE2接觸的第二接觸區。第一接觸區及第二接觸區可以為摻雜有雜質的半導體圖案。第一接觸區與第二接觸區之間的區域可以為通道區。通道區可以為未摻雜有雜質的本質半導體圖案。
閘電極GE可以設置在閘極絕緣層GI上。閘電極GE的位置可以對應於主動層ACT的通道區的位置。例如，閘電極GE可以設置在主動層ACT的通道區上，且閘極絕緣層GI插置於其兩者之間。
閘極絕緣層GI可以設置在主動層ACT上。閘極絕緣層GI可以包含無機材料。根據一個示例，閘極絕緣層GI可以包含氮化矽(SiN x)、氧化矽(SiO x)、氧氮化矽(SiO xN y)及氧化鋁(AlO x)中的至少一種。
第一層間絕緣層ILD1可以位於閘電極GE上。與閘極絕緣層GI相似的，第一層間絕緣層ILD1可以包含氮化矽(SiN x)、氧化矽(SiO x)、氧氮化矽(SiO xN y)及氧化鋁(AlO x)中的至少一種。
第一電晶體電極TE1及第二電晶體電極TE2可以位於第一層間絕緣層ILD1之上。第一電晶體電極TE1可以穿過閘極絕緣層GI及第一層間絕緣層ILD1，且可以與主動層ACT的第一接觸區接觸，並且第二電晶體電極TE2可以穿過閘極絕緣層GI及第一層間絕緣層ILD1，且可以與主動層ACT的第二接觸區接觸。根據一個示例，第一電晶體電極TE1可以為汲電極，並且第二電晶體電極TE2可以為源電極，但本揭露不限定於此。
第二層間絕緣層ILD2可以位於第一電晶體電極TE1及第二電晶體電極TE2之上。與第一層間絕緣層ILD1及閘極絕緣層GI相似的，第二層間絕緣層ILD2可以包含無機材料。上述無機材料可以包含作為第一層間絕緣層ILD1及閘極絕緣層GI的配置材料的示例而提供的材料中的至少一種，例如氮化矽(SiN x)、氧化矽(SiO x)、氮氧化矽(SiO xN y)及氧化鋁(AlO x)。
橋接圖案BRP可以設置在第二層間絕緣層ILD2上。橋接圖案BRP可以透過穿過第二層間絕緣層ILD2的接觸孔連接至第一電晶體電極TE1。
保護層PSV可以位於第二層間絕緣層ILD2之上。保護層PSV可以覆蓋橋接圖案BRP。保護層PSV可以以包含有機絕緣層、無機絕緣層或者設置在無機絕緣層上的有機絕緣層的形式來提供，但本揭露不限定於此。
根據一個實施例，連接至橋接圖案BRP的一個區域的第一接觸部分CNT1可以形成在保護層PSV上。根據一個示例，提供至發光元件LD的陽極訊號可以透過第一接觸部分CNT1來移動。
顯示元件部分DPL可以設置在像素電路部分PCL上。顯示元件部分DPL可以包含第一電極ELT1、第一絕緣層INS1、第一連接電極COL1、第二連接電極COL2、第二絕緣層INS2、發光元件LD、分隔壁結構300及第二電極ELT2。
根據一個示例，可以在第一子像素PXL1、第二子像素PXL2及第三子像素PXL3中的每一個中定義顯示元件部分DPL的個別配置。
第一電極ELT1可以設置在保護層PSV上。第一電極ELT1可以設置在發光元件LD下方。第一電極ELT1可以透過第一接觸部分CNT1連接至橋接圖案BRP。
根據一個實施例，第一電極ELT1可以電性連接至發光元件LD。根據一個示例，第一電極ELT1可以將從第一電晶體T1提供的電訊號提供至發光元件LD。第一電極ELT1可以將陽極訊號施加至發光元件LD。
根據一個實施例，第一電極ELT1可以包含導電材料。例如，第一電極ELT1可以包含諸如銀(Ag)、鎂(Mg)、鋁(Al)、鉑(Pt)、鈀(Pd)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鈦(Ti)及其合金的金屬。然而，第一電極ELT1不限定於上述示例。
第一絕緣層INS1可以設置在保護層PSV上並且覆蓋第一電極ELT1的至少一部分。第一絕緣層INS1可以穩定第一電極ELT1的電性連接。
根據一個示例，第一絕緣層INS1可以包含氮化矽(SiN x)、氧化矽(SiO x)、氧氮化矽(SiO xN y)及氧化鋁(AlO x)中的至少一種，但本揭露不限定於此。
第一連接電極COL1可以設置在第一電極ELT1上。第一連接電極COL1的一個表面可以連接至發光元件LD，並且第一連接電極COL1的另一個表面可以連接至第一電極ELT1。
根據一個實施例，第一連接電極COL1可以包含導電材料以電性連接第一電極ELT1及發光元件LD。例如，第一連接電極COL1可以電性連接至發光元件LD的第二半導體層13。根據一個實施例，第一連接電極COL1可以包含具有反射特性的導電材料以反射從發光元件LD發射的光，從而提高像素PXL的發光效率。
第二連接電極COL2可以設置在第一絕緣層INS1上。第二連接電極COL2可以包含導電材料以電性連接另一條線路(例如，第7圖的共用電源線320)及分隔壁結構300。關於第二連接電極COL2的電性連接結構的內容將在下文中參照第7圖來進行說明。
根據一個實施例，第一連接電極COL1及第二連接電極COL2可以為接合結合(bonding-combined)至另一構造的接合金屬(bonding metals)。第一連接電極COL1可以接合結合至發光元件LD，並且第二連接電極COL2可以接合結合至分隔壁結構300。
發光元件LD可以包含在第一子像素PXL1、第二子像素PXL2及第三子像素PXL3中的每一個中。發光元件LD可以配置為透過包含第一半導體層11、第二半導體層13及插置於第一半導體層11與第二半導體層13之間的主動層12來發光。根據一個實施例，發光元件LD可以進一步包含第一電極層EEL1。
根據一個實施例，發光元件LD可以設置在第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3中的每一個中。
根據一個實施例，發光元件LD可以設置為沿一個方向延伸的柱狀(column shape)。發光元件LD可以具有第一端部EP1及第二端部EP2。第一半導體層11及第二半導體層13中的一個可以與發光元件LD的第一端部EP1相鄰。第一半導體層11及第二半導體層13中的另一個可以與發光元件LD的第二端部EP2相鄰。
根據一個實施例，發光元件LD可以為透過蝕刻方法或其他相似方法製造的柱狀的發光元件。在本說明書中，術語「柱狀(column shape)」包含在縱向上可以較長(例如，縱橫比可以大於1)的桿狀或棒狀，例如圓柱或多角柱，且其截面形狀沒有特別的限制。例如，發光元件LD的長度可以大於其直徑(或橫截面的寬度)。
根據一個實施例，發光元件LD可以具有小至奈米尺度至微米尺度(nano scale to micro scale；nanometer scale to micrometer scale)的尺寸。例如，各發光元件LD可以具有奈米尺度至微米尺度範圍的直徑(或寬度)及/或長度。然而，發光元件LD的尺寸不限定於此。
第一半導體層11可以為第一導電類型的半導體層。例如，第一半導體層11可以包含N型半導體層。例如，第一半導體層11可以包含氮化鋁銦鎵(InAlGaN)、氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)、氮化鋁(AlN)及氮化銦(InN)中的至少一種半導體材料，並且可以包含摻雜有諸如矽(Si)、鍺(Ge)及錫(Sn)的第一導電類型摻雜物的N型半導體層。然而，構成第一半導體層11的材料不限定於此。
主動層12可以設置在第一半導體層11上並且可以形成為單量子井結構或多量子井結構。例如，在主動層12形成為多量子井結構的情況下，在主動層12中，障壁層(未繪示出)、應變增強層(strain reinforcing layer)及井層可以作為一個單元週期性地重複堆疊。應變增強層的晶格常數可以小於障壁層的晶格常數，因此可以進一步加強施加至井層的應變(strain)，例如壓縮應變(compression strain)。然而，主動層12的結構不限定於上述實施例。
根據一個實施例，主動層12可以發射具有約400nm至約900nm波長的光。根據一個示例，主動層12可以包含諸如氮化鋁鎵(AlGaN)及氮化鋁銦鎵(InAlGaN)的材料，但其不限定於上述示例。
第二半導體層13可以設置在主動層12上並且可以包含與第一半導體層11不同類型的半導體層。例如，第二半導體層13可以包含P型半導體層。例如，第二半導體層13可以包含氮化鋁銦鎵(InAlGaN)、氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)、氮化鋁(AlN)及氮化銦(InN)中的至少一種半導體材料，並且可以包含摻雜有諸如鎂(Mg)的第二導電類型摻雜物的P型半導體層。然而，構成第二半導體層13的材料不限定於此，並且第二半導體層13可以包含各種其他材料。
在向發光元件LD的兩端施加閾值電壓以上的電壓的情況下，電子-電洞對在發光元件LD中結合，且因此發光元件LD發出光。透過使用此原理來控制發光元件LD的發光，使得發光元件LD可以用作包含顯示裝置的像素在內的各種發光裝置的光源。
第一電極層EEL1可以位於與發光元件LD的第二端部EP2相鄰的位置，並且可以設置在第一連接電極COL1上。第一電極層EEL1可以位於第一連接電極COL1與第二半導體層13之間。
根據一個實施例，第一電極層EEL1可以包含導電材料。例如，第一電極層EEL1可以包含鉻(Cr)、鈦(Ti)、鋁(Al)、金(Au)、鎳(Ni)及其氧化物或合金中的至少一種，但其不限定於上述示例。
根據一個實施例，第一電極層EEL1可以電性連接至第一電極ELT1。第一電極層EEL1可以為接觸電極層，其中透過第一電極ELT1提供的訊號可以施加至接觸電極層。
根據一個實施例，發光元件LD可以進一步包含設置在表面上的第一絕緣膜INF1。第一絕緣膜INF1可以由單層膜或雙層膜來形成，但本揭露不限定於此，並且可以由多層膜來形成。根據一個示例，第一絕緣膜INF1可以包含無機材料。
例如，第一絕緣膜INF1可以包含氧化矽(SiO x)、氮化矽(SiN x)、氧氮化矽(SiO xN y)、氧化鋁(AlO x)及氧化鈦(TiO x)中的至少一種絕緣材料，並且可以配置為單層或多層。
分隔壁結構300可以設置在保護層PSV上。分隔壁結構300可以設置在第二連接電極COL2上。分隔壁結構300可以設置在相鄰設置的第一子像素PXL1、第二子像素PXL2及第三子像素PXL3之間。
例如，分隔壁結構300可以設置在第一子像素PXL1與第二子像素PXL2之間，或者可以設置在第二子像素PXL2與第三子像素PXL3之間。在其他實施例中，雖然在圖式中未繪示出，但分隔壁結構300可以設置在第一子像素PXL1與第三子像素PXL3之間。
根據一個實施例，分隔壁結構300可以具有在平面圖中圍繞第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3中的每一個的形狀。
根據一個實施例，分隔壁結構300可以具有在顯示裝置DD發射光的顯示方向(例如，第三方向DR3)上突出的形狀。在平面圖中，分隔壁結構300可以不與發光元件LD重疊。
根據一個實施例，分隔壁結構300可以包含第一分隔壁半導體層11’、分隔壁主動層12’、第二分隔壁半導體層13’、第二電極層EEL2及第二絕緣膜INF2。
根據一個實施例，第一分隔壁半導體層11’可以在與第一半導體層11相同的製程中形成，並且可以包含與第一半導體層11相同的材料。分隔壁主動層12’可以在與主動層12相同的製程中形成，並且可以包含與主動層12相同的材料。第二分隔壁半導體層13’可以在與第二半導體層13相同的製程中形成，並且可以包含與第二半導體層13相同的材料。第二電極層EEL2可以在與第一電極層EEL1相同的製程中形成，並且可以包含與第一電極層EEL1相同的材料。第二絕緣膜INF2可以在與第一絕緣膜INF1相同的製程中形成，並且可以包含與第一絕緣膜INF1相同的材料。
根據一個實施例，包含在分隔壁結構300中的第一分隔壁半導體層11’、分隔壁主動層12’、第二分隔壁半導體層13’、第二電極層EEL2中的每一個可以具有導電性。
第二絕緣層INS2可以設置在第一絕緣層INS1上。第二絕緣層INS2可以覆蓋第一連接電極COL1及第二連接電極COL2的至少一部分。
根據一個示例，第二絕緣層INS2可以設置在接合結合至第一連接電極COL1的發光元件LD之間以及接合結合至第二連接電極COL2的分隔壁結構300之間。第二絕緣層INS2可以設置在發光元件LD之間以覆蓋發光元件LD的外表面。
根據一個實施例，第二絕緣層INS2可以包含參照第一絕緣膜INF1為示例而提供的材料中的至少一種，但本揭露不限定於此。
第二電極ELT2可以設置在發光元件LD上。第二電極ELT2可以設置為與第一半導體層11相鄰。
根據一個實施例，第二電極ELT2可以電性連接至發光元件LD。第二電極ELT2可以電性連接至第一半導體層11。根據一個示例，第二電極ELT2可以將陰極訊號施加至發光元件LD。第二電極ELT2可以將從共用電源線320及第二電源線VSS提供的電訊號提供至發光元件LD。
根據一個實施例，第二電極ELT2可以包含導電材料。例如，第二電極ELT2可以包含透明導電材料。第二電極ELT2可以包含諸如氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鋅(ZnO)、氧化銦鎵鋅(IGZO)及氧化銦錫鋅(ITZO)的導電氧化物、以及諸如聚3,4-乙烯二氧噻吩(poly(3,4-ethylenedioxythiophene)，PEDOT)的導電聚合物中的至少一種。然而，第二電極ELT2不限定於上述示例。
光控制部分LCP可以設置在顯示元件部分DPL上。光控制部分LCP可以改變由顯示元件部分DPL提供的光的波長。光控制部分LCP可以包含顏色轉換部分CCL及濾色器部分CFL。
根據一個實施例，設置在第一子像素PXL1、第二子像素PXL2及第三子像素PXL3中的每一個中的發光元件LD可以發出相同顏色的光。
例如，第一子像素PXL1、第二子像素PXL2及第三子像素PXL3可以包含發射第三顏色的光，例如藍光，的發光元件LD。光控制部分LCP可以設置在第一子像素PXL1、第二子像素PXL2及第三子像素PXL3上以顯示全彩影像(full-color image)。然而，本揭露不限定於此，第一子像素PXL1、第二子像素PXL2及第三子像素PXL3可以包含發出不同顏色的光的發光元件LD。
顏色轉換部分CCL可以定義第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3。根據一個實施例，顏色轉換部分CCL可以包含第一鈍化層PSS1、第一波長轉換圖案WCP1、第二波長轉換圖案WCP2、光傳輸圖案LTP及光阻擋層LBL。
第一鈍化層PSS1可以設置在顯示元件部分DPL與光阻擋層LBL或波長轉換圖案(第一波長轉換圖案WCP1、第二波長轉換圖案WCP2)之間。第一鈍化層PSS1可以密封(或覆蓋)波長轉換圖案(第一波長轉換圖案WCP1、第二波長轉換圖案WCP2)。第一鈍化層PSS1可以包含參照第一絕緣膜INF1為示例而提供的材料中的至少一種，但其不限定於特定示例。
根據一個示例，黏合層(未繪示出)可以插置於第一鈍化層PSS1與第二電極ELT2之間(參照第7圖)。黏合層可以結合第一鈍化層PSS1及第二電極ELT2。黏合層可以包含黏合材料，並且其不限定於特定示例。
第一波長轉換圖案WCP1可以設置為與第一子像素PXL1的發光區域EMA(例如，第一子像素區域PXA1)重疊。例如，第一波長轉換圖案WCP1可以設置在由光阻擋層LBL定義的空間中，並且可以在平面圖中與第一子像素區域PXA1重疊。具體地，光阻擋層LBL可以包含壁，並且第一波長轉換圖案WCP1可以設置在設置於與第一子像素PXL1對應的區域中的壁之間的空間中。
第二波長轉換圖案WCP2可以設置為與第二子像素PXL2的發光區域EMA(例如，第二子像素區域PXA2)重疊。例如，第二波長轉換圖案WCP2可以設置在由光阻擋層LBL定義的空間中，並且可以在平面圖中與第二子像素區域PXA2重疊。具體地，光阻擋層LBL可以包含壁，並且第二波長轉換圖案WCP2可以設置在設置於與第二子像素PXL2對應的區域中的壁之間的空間中。
光傳輸圖案LTP可以設置為與第三子像素PXL3的發光區域EMA(例如，第三子像素區域PXA3)重疊。例如，光傳輸圖案LTP可以設置在由光阻擋層LBL定義的空間中，並且可以在平面圖中與第三子像素區域PXA3重疊。具體地，光阻擋層LBL可以包含壁，並且光傳輸圖案LTP可以設置在設置於與第三子像素PXL3對應的區域中的壁之間的空間中。
根據一個實施例，第一波長轉換圖案WCP1可以包含將從發光元件LD發射的第三顏色的光轉換為第一顏色的光的第一顏色轉換粒子。例如，在發光元件LD為發出藍光的藍光發光元件並且第一子像素PXL1為紅色像素的情況下，第一波長轉換圖案WCP1可以包含將從藍色發光元件發出的藍光轉換為紅光的第一量子點。
例如，第一波長轉換圖案WCP1可以包含分散在諸如基本樹脂(base resin)的預定基體材料(predetermined matrix material)中的第一量子點。第一量子點可以吸收藍光並根據能量轉換(energy transition)來偏移波長以發射紅光。在第一子像素PXL1為不同顏色的像素的情況下，第一波長轉換圖案WCP1可以包含與第一子像素PXL1的顏色對應的第一量子點。
根據一個實施例，第二波長轉換圖案WCP2可以包含將從發光元件LD發射的第三顏色的光轉換為第二顏色的光的第二顏色轉換粒子。例如，在發光元件LD為發出藍光的藍光發光元件並且第二子像素PXL2為綠色像素的情況下，第二波長轉換圖案WCP2可以包含將從藍色發光元件發出的藍光轉換為綠光的第二量子點。
例如，第二波長轉換圖案WCP2可以包含分散在諸如基本樹脂的預定基體材料中的第二量子點。第二量子點可以吸收藍光並根據能量轉換來偏移波長以發射綠光。在第二子像素PXL2為不同顏色的像素的情況下，第二波長轉換圖案WCP2可以包含與第二子像素PXL2的顏色對應的第二量子點。
第一量子點及第二量子點可以具有球狀(globular shape)、棱錐狀(pyramid shape)、多臂(multi-arm)或立方奈米粒子、奈米管、奈米線路、奈米纖維、奈米板(nanoplate)粒子或其他相似形狀的形狀，但本揭露不限定於此，可以對第一量子點及第二量子點的形狀進行各種變更。
在一個實施例中，可以透過將在可見光區域中具有相對較短波長的藍光注入至第一量子點及第二量子點中的每一個來增加第一量子點及第二量子點的吸收係數。因此，最終可以提高從第一子像素PXL1及第二子像素PXL2發光效率，並且可以確保優異的顏色再現性(reproducibility)。透過使用相同顏色的發光元件LD(例如，藍色發光元件)來配置第一子像素PXL1、第二子像素PXL2及第三子像素PXL3的像素單元，可以提高顯示裝置的製造效率。
根據一個實施例，可以設置光傳輸圖案LTP以有效地使用從發光元件LD發射的第三顏色的光。例如，在發光元件LD為發出藍色光的藍色發光元件並且第三子像素PXL3為藍色像素的情況下，光傳輸圖案LTP可以包含至少一種類型的光散射粒子以有效地 使用從發光元件LD發出的光。
例如，光傳輸圖案LTP可以包含分散在諸如基本樹脂的預定基體材料中的光散射粒子。例如，光傳輸圖案LTP可以包含諸如二氧化矽的光散射粒子，但是光散射粒子的構成材料不限定於此。光散射粒子可以不設置在其中可形成有第三子像素PXL3的第三子像素區域PXA3中。例如，光散射粒子可以選擇性地包含在第一波長轉換圖案WCP1及/或第二波長轉換圖案WCP2中。
根據一個實施例，光阻擋層LBL可以設置在顯示元件部分DPL上。光阻擋層LBL可以設置在基板SUB上。光阻擋層LBL可以設置在第一鈍化層PSS1與第二鈍化層PSS2之間。光阻擋層LBL可以設置為在第一子像素PXL1、第二子像素PXL2及第三子像素PXL3之間的邊界處圍繞第一波長轉換圖案WCP1、第二波長轉換圖案WCP2及光傳輸圖案LTP。
根據一個實施例，光阻擋層LBL可以定義第一子像素PXL1、第二子像素PXL2及第三子像素PXL3的發光區域EMA及非發光區域NEA。包含在顏色轉換部分CCL中的光阻擋層LBL可以定義第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3。
例如，在平面圖中，光阻擋層LBL可以不與發光區域EMA重疊。在平面圖中，光阻擋層LBL可以與非發光區域NEA重疊。
根據一個實施例，其中可不設置光阻擋層LBL的區域可以定義為第一子像素PXL1、第二子像素PXL2及第三子像素PXL3的發光區域EMA。第一子像素PXL1的發光區域EMA可以為第一子像素區域PXA1，第二子像素PXL2的發光區域EMA可以為第二子像素區域PXA2，並且第三子像素PXL3的發光區域EMA可以為第三子像素區域PXA3。
根據一個實施例，光阻擋層LBL可以由包含石墨、炭黑、黑色顏料或黑色染料中的至少一種的有機材料來形成，或者可以由包含鉻(Cr)的金屬材料來形成，但本揭露不限定於此，光阻擋層LBL的材料可以為能夠阻擋光傳輸且吸收光的任意材料。
第二鈍化層PSS2可以設置在濾色器部分CFL與光阻擋層LBL之間。第二鈍化層PSS2可以密封(或覆蓋)第一波長轉換圖案WCP1、第二波長轉換圖案WCP2及光傳輸圖案LTP。第二鈍化層PSS2可以包含參照第一絕緣膜INF1為示例而提供的材料中的至少一種，但其不限定於特定示例。
濾色器部分CFL可以設置在顏色轉換部分CCL上。濾色器部分CFL可以包含濾色器CF及平坦化層PLA。在此，濾色器CF可以包含第一濾色器CF1、第二濾色器CF2及第三濾色器CF3。
濾色器CF可以設置在第二鈍化層PSS2上。在平面圖中，濾色器CF可以與第一子像素PXL1、第二子像素PXL2及第三子像素PXL3的發光區域EMA重疊。
例如，第一濾色器CF1可以設置在第一子像素區域PXA1中，第二濾色器CF2可以設置在第二子像素區域PXA2中，並且第三濾色器CF3可以設置在第三子像素區域中PXA3。
第一濾色器CF1可以透射第一顏色的光，並且可以不透射第二顏色的光及第三顏色的光。例如，第一濾色器CF1可以包含對應於第一顏色的著色劑(colorant)。
第二濾色器CF2可以透射第二顏色的光，並且可以不透射第一顏色的光及第三顏色的光。例如，第二濾色器CF2可以包含對應於第二顏色的著色劑。
第三濾色器CF3可以透射第三顏色的光，並且可以不透射第一顏色的光及第二顏色的光。例如，第三濾色器CF3可以包含對應於第三顏色的著色劑。
平坦化層PLA可以設置在濾色器CF上。平坦化層PLA可以覆蓋濾色器CF。平坦化層PLA可以消除由濾色器CF產生的階梯差(step difference)。
根據一個示例，平坦化層PLA可以包含有機絕緣材料。然而，本揭露不限定於此，平坦化層PLA可以包含參照第一絕緣膜INF1為示例而提供的無機材料。
第一子像素PXL1、第二子像素PXL2及第三子像素PXL3的結構不限定於參照第6圖說明的上述內容，並且可以適當地選擇各種結構來提供根據實施例的顯示裝置DD。例如，根據一個實施例，顯示裝置DD可以進一步包含低折射率層以提高光效率。
參照第7圖，說明了傳輸至發光元件LD的電訊號施加路徑(例如，陰極訊號)。
參照第7圖，陰極訊號可以透過分隔壁結構300及第二電極ELT2提供至發光元件LD。
根據一個實施例，像素PXL可以進一步包含共用電源線320、第二接觸部分CNT2及分隔壁電極340。
共用電源線320可以設置在第二層間絕緣層ILD2上。共用電源線320可以由保護層PSV覆蓋。共用電源線320可以在與橋接圖案BRP相同的製程中形成，並且可以包含與橋接圖案BRP相同的材料。
根據一個實施例，共用電源線320可以從第二電源線VSS接收電訊號(例如，陰極訊號、接地訊號或其他相似訊號)。共用電源線320可以透過第二接觸部分CNT2、分隔壁電極340、第二連接電極COL2及分隔壁結構300電性連接至第二電極ELT2。
分隔壁電極340可以設置在保護層PSV上。分隔壁電極340可以設置在分隔壁結構300與保護層PSV之間。根據一個示例，在平面圖中，分隔壁電極340可以與第二連接電極COL2、分隔壁結構300及第二接觸部分CNT2重疊。
根據一個實施例，分隔壁電極340可以在與第一電極ELT1相同的製程中形成，並且可以包含與第一電極ELT1相同的材料。
根據一個實施例，分隔壁電極340可以接收來自共用電源線320的電訊號。分隔壁電極340可以透過第二連接電極COL2及分隔壁結構300電性連接至第二電極ELT2。
因此，從第二電源線VSS及共用電源線320提供的電訊號可以透過分隔壁結構300及第二電極ELT2提供至發光元件LD。
發光元件LD可以透過連接至相鄰的分隔壁結構300的第二電極ELT2來接收陰極訊號。
例如，參照第7圖，設置在第一子像素區域PXA1中的發光元件LD可以透過相鄰的分隔壁結構300電性連接至第二電極ELT2，並且設置在第三子像素區域PXA3中的發光元件LD可以透過另一分隔壁結構300電性連接至第二電極ELT2。
在其他實施例中，根據一個實施例，單個分隔壁結構300可以透過第二電極ELT2電性連接至發光元件LD。第8圖中繪示出了一個實施例。第8圖為沿第5圖的線II~II’截取的剖面示意圖，並且其為反映了一些修改實施例的視圖。
參照第8圖，分隔壁結構300可以透過第二電極ELT2電性連接至相鄰的發光元件LD。
參照第8圖，第二電極ELT2可以設置在分隔壁結構300與相鄰的發光元件LD之間，並且可以用作電訊號移動所經過的路徑。
根據一個實施例，分隔壁結構300可以電性連接至相鄰的發光元件LD。例如，分隔壁結構300可以透過共用電源線320及第二接觸部分CNT2來電性連接，並且可以電性連接至相鄰的第一子像素區域PXA1中的發光元件LD及相鄰的第三子像素區域PXA3中的發光元件LD。在此，第二電極ELT2可以電性連接至設置為與分隔壁結構300相鄰的發光元件LD以提供陰極訊號。
根據一個實施例，可以設置分隔壁結構300，其介導(mediates)共用電源線320與第二電極ELT2之間的電性連接結構，並且分隔壁結構300可以透過相同的第二電極ELT2選擇性地電性連接至可以分別設置在相鄰的像素區域中的發光元件LD。因此，可以增加電極連接結構至共用電源線320的自由度。
然而，發光元件LD及第二電極ELT2之間的電性連接結構不限定於上述示例。
參照第9圖說明發光元件LD與第二電極ELT2之間的另一種電性連接結構。第9圖為根據另一實施例的像素的平面示意圖。
參照第9圖，第二接觸部分CNT2可以以常規距離來形成，且因此第二接觸部分CNT2可以不形成在像素電路區域SPA的至少一部分中。例如，第二接觸部分CNT2可以設置在一個像素電路區域SPA中，第二接觸部分CNT2可以不設置在沿第一方向DR1相鄰的另一個像素電路區域SPA中。
根據一個實施例，第9圖所繪示的第二接觸部分CNT2可以設置為與像素電路區域SPA的第二側S2相鄰。
根據一個實施例，透過第二接觸部分CNT2中的任意一個所提供的陰極訊號可以提供至分別設置在相鄰的第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3中的至少兩個或更多個中的發光元件LD。
例如，參照第9圖，其中可設置有第二接觸部分CNT2的像素電路區域SPA以及其中可不設置第二接觸部分CNT2的像素電路區域SPA可以沿第一方向DR1交替地設置。在此情況下，可以將透過一個第二接觸部分CNT2所提供的陰極訊號提供至設置在對應的像素電路區域SPA中的發光元件LD以及設置在與其一側相鄰(例如，在第一方向DR1上相鄰)的像素電路區域SPA中的發光元件LD。
然而，本揭露不限定於上述示例，並且可以基於第二接觸部分CNT2的位置，將透過一個第二接觸部分CNT2所提供的陰極訊號提供至設置在四個相鄰子像素區域的每一個中的發光元件LD。
根據一個實施例，第二接觸部分CNT2可以不形成在全部的像素電路區域SPA的每一個中。因此，可以提高電極連接結構的自由度。
在下文中，將參照第10圖及第11圖說明根據一個實施例的顯示裝置DD中顯示區域DA與非顯示區域NDA彼此相鄰的區域。
第10圖為第2圖的區域EA2的放大圖。第11圖為沿第10圖的線III~III’截取的剖面示意圖。第10圖為根據一個實施例的顯示裝置DD中顯示區域DA與非顯示區域NDA彼此相鄰的區域的平面示意圖。
參照第10圖，第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3的至少一部分可以設置在非顯示區域NDA中。
在下文中，為了方便說明，將說明第二子像素區域PXA2的一部分在平面圖中與非顯示區域NDA重疊的實施例。
根據一個實施例，第二子像素區域PXA2的至少一部分可以設置在非顯示區域NDA中。第二子像素區域PXA2可以具有沿預定方向突出的形狀，且因此第二子像素區域PXA2的至少一部分在平面圖中可以與非顯示區域NDA重疊。
例如，第二子像素區域PXA2可以具有菱形形狀，第二子像素區域PXA2的中心可以設置在顯示區域DA中，並且第二子像素區域PXA2沿第一方向DR1突出的頂點可以設置在非顯示區域NDA中。在其他實施例中，雖然在圖式中未繪示出，第二子像素區域PXA2的中心可以設置在顯示區域DA中，並且第二子像素區域PXA2沿第二方向DR2突出的頂點可以設置在非顯示區域NDA中。
參照第11圖，根據一個實施例的顯示裝置DD可以進一步包含覆蓋層400。
覆蓋層400可以定義位於顯示區域DA與非顯示區域NDA之間的邊界線420。在此，邊界線420可以表示定義在顯示區域DA與非顯示區域NDA之間的線。覆蓋層400可以設置在非顯示區域NDA中的非發光區域NEA中。
例如，覆蓋層400可以設置在最外側的區域(例如，圍繞顯示區域DA的區域)，且可以覆蓋其中可以不設置光阻擋層LBL的發光區域EMA的至少一部分，並且可以將其提供至非顯示區域NDA。
例如，覆蓋層400可以覆蓋第二子像素區域PXA2的一部分，並且由覆蓋層400覆蓋的第二子像素PXL2的發光區域EMA可以設置在非顯示區域NDA。
根據一個實施例，覆蓋層400可以設置在顯示元件部分DPL上。覆蓋層400可以設置在光阻擋層LBL與濾色器部分CFL之間。例如，覆蓋層400可以設置在與設置於第二鈍化層PSS2及濾色器部分CFL之間的第三絕緣層INS3相同的層上。在此，第三絕緣層INS3可以消除由覆蓋層400產生的階梯差，並且可以包含參照第一絕緣膜INF1為示例而提供的材料中的至少一種。然而，本揭露不限定於上述示例，根據一個實施例，覆蓋層400可以設置在濾色器部分CFL上。
根據一個實施例，覆蓋層400可以由包含石墨、炭黑、黑色顏料或黑色染料中的至少一種的有機材料來形成，或者可以由包含鉻(Cr)的金屬材料來形成，但本揭露不限定於此，覆蓋層400的材料可以為能夠阻擋光傳輸且吸收光的任意材料。
根據一個實施例，覆蓋層400可以覆蓋與顯示區域DA的外圍相鄰設置的第一子像素區域PXA1、第二子像素區域PXA2及第三子像素區域PXA3的不均勻線(uneven line)。因此，可以形成顯示區域DA的均勻輪廓(uniform outline)，而不需要使用單獨的驅動演算法設計。
在下文中，參照第12圖至第15圖說明根據一個實施例的顯示裝置DD的應用領域。第12圖至第15圖為可以應用根據一實施例的顯示裝置的示例的示意圖。根據一個示例，顯示裝置DD可以應用於智慧型手機、筆記型電腦、平板個人電腦、電視及其相似物，並且可以應用於各種其他實施例。
參照第12圖，根據一個實施例的顯示裝置可以應用於包含框架1104及鏡片部分1102的智慧眼鏡1100。智慧眼鏡1100為可以穿戴於使用者的臉上的穿戴式電子裝置。並且可以具有框架1104的一部分為可以折疊或展開的結構。例如，智慧眼鏡1100可以為用於擴增實境(Augmented Reality，AR)的穿戴式裝置。
框架1104可以包含支撐鏡片部分1102的鏡框1104b及供使用者佩戴的鏡腳1104a。鏡腳1104a可以透過鉸接結構(hinge)連接至鏡框1104b而可以折疊或展開。
框架1104可以包含電池、觸控板、麥克風及相機及其相似物於其中。框架1104可以包含輸出光的投影機、控制光訊號等的處理器或其相似物於其中。
鏡片部分1102可以為透射光或反射光的光學元件。鏡片部分1102可以包含玻璃、透明合成樹脂或其相似物。
鏡片部分1102可以透過鏡片部分1102的後表面(例如，面向使用者眼睛的方向的表面)反射從框架1104的投影機發射的光訊號的影像，從而使得使用者的眼睛可以識別影像。例如，如圖式中所繪示，使用者可以識別顯示在鏡片部分1102上的時間及日期等資訊。例如，鏡片部分1102可以為一種顯示裝置，並且根據上述實施例的顯示裝置可以應用於鏡片部分1102。
參照第13圖，根據一個實施例的顯示裝置可以應用於包含顯示部分1220及腕帶部分1240的智慧手錶1200。
智慧手錶1200可以為穿戴式電子設備並且可以具有可安裝在使用者的手腕上的腕帶部分1240的結構。在此，根據一個實施例的顯示裝置可以應用於顯示部分1220，從而可以將包含時間資訊的影像資料提供給使用者。
參照第14圖，根據一個實施例的顯示裝置可以應用於車載顯示器。在此，車載顯示器1300可以表示設置在車輛內部及外部以提供影像資料的電子裝置。
根據一個示例，顯示裝置可以應用於可以應用於設置在車輛中的資訊娛樂面板1310、儀表板1320、副駕駛顯示器1330、抬頭顯示器1340、側視鏡顯示器1350及後座顯示器1360中的至少一者。
參照第15圖，根據一個實施例的顯示設備可以應用於包含頭戴式帶體1402及顯示器收納盒1404的頭戴式顯示器(Head-Mounted Display，HMD)1400。頭戴式顯示器1400可以為可穿戴在使用者的頭上的穿戴式電子裝置。
頭戴式帶體1402連接至顯示器收納盒1404以固定顯示器收納盒1404。圖中繪示出了頭戴式帶體1402能夠圍繞使用者頭部的上表面及兩側，但本揭露不限定於此。頭戴式帶體1402將頭戴式顯示器1400固定至使用者的頭部，並且可以形成為鏡框或頭盔的形式
顯示器收納盒1404可以容置顯示裝置並且可以包含至少一個鏡片。至少一個鏡片為向使用者提供影像的部分。例如，根據一個實施例的顯示裝置可以應用於在顯示器收納盒1404中實現的左眼鏡片及右眼鏡片。
根據一個實施例的顯示裝置DD的應用領域不限定於上述示例，並且可以應用於根據一個實施例的各種領域。
以上說明僅為本發明的技術精神的一個示例，並且本發明所屬領域具有通常知識者將能夠在不背離本發明的基本特徵的情況下進行各種修改及變更。因此，上述本揭露的實施例可以單獨地實施，或者可以彼此結合地實施。
因此，本文中所揭露的實施例並非用於限制本揭露，而是用以闡明本發明的技術精神。本揭露的範圍應由其等同物的所附申請專利範圍來限定。
DD:顯示裝置 DA:顯示區域 NDA:非顯示區域 PXL:像素 SUB:基板 SPC:像素電路 DL,DL’:資料線 SL,SL’:掃描線 T1:第一電晶體 T2:第二電晶體 N1:第一節點 N2:第二節點 Cst:儲存電容器 VDD:第一電源線 VSS:第二電源線 LD:發光元件 ELT1:第一電極 ELT2:第二電極 SPA:像素電路區域 S1:第一側 S2:第二側 PXL1:第一子像素 PXL2:第二子像素 PXL3:第三子像素 EMA:發光區域 NEA:非發光區域 PXA1:第一子像素區域 PXA2:第二子像素區域 PXA3:第三子像素區域 CNT1:第一接觸部分 CNT1-1:第1-1接觸部分 CNT1-2:第1-2接觸部分 CNT2:第二接觸部分 CNT2-1:第2-1接觸部分 CNT2-2:第2-2接觸部分 LTP:光傳輸圖案 LBL:光阻擋層 CFL:濾色器部分 CF:濾色器 CF1:第一濾色器 CF2:第二濾色器 CF3:第三濾色器 WCP1:第一波長轉換圖案 WCP2:第二波長轉換圖案 LCP:光控制部分 CCL:顏色轉換部分 DPL:顯示元件部分 PCL:像素電路部分 PLA:平坦化層 BFL:緩衝層 GI:閘極絕緣層 ILD1:第一層間絕緣層 ILD2:第二層間絕緣層 PSV:保護層 INS1:第一絕緣層 INS2:第二絕緣層 COL1:第一連接電極 COL2:第二連接電極 EEL1:第一電極層 EEL2:第二電極層 11:第一半導體層 11’:第一分隔壁半導體層 ACT,12:主動層 12’:分隔壁主動層 13:第二半導體層 13’:第二分隔壁半導體層 INF1:第一絕緣膜 INF2:第二絕緣膜 PSS1:第一鈍化層 PSS2:第二鈍化層 EP1:第一端部 EP2:第二端部 BRP:橋接圖案 TE1:第一電晶體電極 TE2:第二電晶體電極 GE:閘電極 110:掃描驅動器 120:資料驅動器 300:分隔壁結構 320:共用電源線 340:分隔壁電極 400:覆蓋層 420:邊界線 1100:智慧眼鏡 1102:鏡片部分 1104:框架 1104a:鏡腳 1104b:鏡框 1200:智慧手錶 1220:顯示部分 1240:腕帶部分 1300:車載顯示器 1310:資訊娛樂面板 1320:儀表板 1330:副駕駛顯示器 1340:抬頭顯示器 1350:側視鏡顯示器 1360:後座顯示器 1400:頭戴式顯示器 1402:頭戴式帶體 1404:顯示器收納盒 DR1:第一方向 DR2:第二方向 DR3:第三方向
透過參考附圖以詳細說明其實施例，本揭露的上述及其他技術特徵將變得更加清楚，其中： 第1圖為根據一實施例的顯示裝置的透視示意圖； 第2圖為根據一實施例的顯示裝置的平面示意圖； 第3圖為根據一實施例的包含在像素中的像素電路的示意圖； 第4圖為第2圖的區域EA1的放大示意圖； 第5圖為根據一實施例的像素的平面示意圖； 第6圖為沿第5圖的線I~I’截取的剖面示意圖； 第7圖為沿第5圖的線II~II’截取的剖面示意圖； 第8圖為沿第5圖的線II~II’截取的剖面示意圖，並且其為反映了一些修改實施例的視圖； 第9圖為根據另一實施例的像素的平面示意圖； 第10圖為第2圖的區域EA2的放大圖； 第11圖為沿第10圖的線III~III’截取的剖面示意圖；以及 第12圖至第15圖為可以應用根據一實施例的顯示裝置的示例的示意圖。
LD:發光元件
SPA:像素電路區域
S1:第一側
S2:第二側
PXL1:第一子像素
PXL2:第二子像素
PXL3:第三子像素
PXA1:第一子像素區域
PXA2:第二子像素區域
PXA3:第三子像素區域
CNT1:第一接觸部分
CNT1-1:第1-1接觸部分
CNT1-2:第1-2接觸部分
CNT2:第二接觸部分
CNT2-1:第2-1接觸部分
CNT2-2:第2-2接觸部分
DR1:第一方向
DR2:第二方向
DR3:第三方向

Claims (20)

  1. 一種顯示裝置，包含： 複數個發光元件，係設置在一基板上； 一第一電極及一第二電極，係設置在該基板上且電性連接至各該等發光元件； 一像素電路，係電性連接至至少一個該等發光元件，其中該像素電路設置在以一矩陣形式設置的複數個像素電路區域中的每一個中，該矩陣形式由一第一方向及與該第一方向相交的一第二方向來定義； 一第一接觸部分及一第二接觸部分，係設置在該複數個像素電路區域中的每一個中，其中 該第一接觸部分電性連接該像素電路及該第一電極，且 該第二接觸部分電性連接一共用電源線及該第二電極，並且 在平面圖中，該第一接觸部分與該第二接觸部分在該第一方向上交替地設置。
  2. 如請求項1所述之顯示裝置，其進一步包含： 一第一子像素區域，其係發出一第一顏色的光的區域； 一第二子像素區域，其係發出一第二顏色的光的區域；以及 一第三子像素區域，其係發出一第三顏色的光的區域； 其中該等發光元件包含： 一第一發光元件，係與該第一子像素區域重疊； 一第二發光元件，係與該第二子像素區域重疊；以及 一第三發光元件，係與該第三子像素區域重疊。
  3. 如請求項1所述之顯示裝置，其中 該像素電路包含一電晶體及一儲存電容器， 該像素電路電性連接至在該第一方向上延伸的複數個第一訊號線中的任意一個， 該像素電路電性連接至在該第二方向上延伸的複數個第二訊號線中的任意一個，並且 該複數個像素電路區域中的每一個設置在一第一區域與一第二區域之間的一重疊區域中，其中該第一區域位於在該第二方向上相鄰的該第一訊號線之間，並且該第二區域位於在該第一方向上相鄰的該第二訊號線之間。
  4. 如請求項2所述之顯示裝置，其中該複數個像素電路區域包含： 一第一像素電路區域，其中設置有電性連接至該第一發光元件的一第一像素電路； 一第二像素電路區域，其中設置有電性連接至該第二發光元件的一第二像素電路；以及 一第三像素電路區域，其中設置有電性連接至該第三發光元件的一第三像素電路。
  5. 如請求項4所述之顯示裝置，其進一步包含： 一顏色轉換部分，係定義該第一子像素區域、該第二子像素區域及該第三子像素區域，其中 該顏色轉換部分包含： 一第一波長轉換圖案，係與該第一子像素區域重疊； 一第二波長轉換圖案，係與該第二子像素區域重疊；以及 一第三波長轉換圖案，係與該第三子像素區域重疊，並且 該第一發光元件、該第二發光元件及該第三發光元件發出該第三顏色的光。
  6. 如請求項1所述之顯示裝置，其中 該第一接觸部分設置在該複數個像素電路區域中的一個中，並且該第二接觸部分設置在該複數個像素電路區域中的另一個中， 另一個該第二接觸部分設置在上述該複數個像素電路區域中的該個中，並且另一個該第一接觸部分設置在上述該複數個像素電路區域中的該另一個中，並且 該複數個像素電路區域中的該個及該複數個像素電路區域中的該另一個係在該第一方向上彼此相鄰。
  7. 如請求項2所述之顯示裝置，其中 該第一子像素區域、該第二子像素區域及該第三子像素區域具有一第一形狀，並且 該複數個像素電路區域中的每一個具有不同於該第一形狀的一第二形狀。
  8. 如請求項7所述之顯示裝置，其中 該第一形狀為菱形，並且 該第二形狀為矩形。
  9. 如請求項2所述之顯示裝置，其中該複數個像素電路區域中的每一個與該第一子像素區域、該第二子像素區域及該第三子像素區域中的每一個的至少一部份在平面圖中重疊。
  10. 如請求項4所述之顯示裝置，其中 該第一像素電路區域與該第一子像素區域在平面圖中彼此部分地重疊， 該第二像素電路區域與該第二子像素區域在平面圖中彼此部分地重疊，並且 該第三像素電路區域與該第三子像素區域在平面圖中彼此部分地重疊。
  11. 如請求項1所述之顯示裝置，其中該第一接觸部分及該第二接觸部分對應於該複數個像素電路區域中的每一個。
  12. 如請求項2所述之顯示裝置，其中 該第一接觸部分包含： 一第1-1接觸部分，係設置為與作為該複數個像素電路區域中的一個的一第一電路區域的一第一側相鄰；以及 一第1-2接觸部分，係設置為與作為該複數個像素電路區域中的另一個的一第二電路區域的一第二側相鄰，並且 該第二側為該第一側在該第二方向上的另一側。
  13. 如請求項12所述之顯示裝置，其中該第二接觸部分包含： 一第2-1接觸部分，係設置為在該第二電路區域中與該第一側相鄰；以及 一第2-2接觸部分，係設置為在該第一電路區域中與該第二側相鄰。
  14. 如請求項1所述之顯示裝置，其中該第一接觸部分與該複數個發光元件中的至少一個在平面圖中重疊。
  15. 如請求項1所述之顯示裝置，其中該共用電源線提供一陰極訊號至該等發光元件。
  16. 如請求項2所述之顯示裝置，其進一步包含： 一分隔壁結構，係在平面圖中設置在該第一子像素區域、該第二子像素區域及該第三子像素區域中彼此相鄰的區域之間， 其中，該等發光元件透過該第二電極、該分隔壁結構及該第二接觸部分電性連接至該共用電源線。
  17. 如請求項1所述之顯示裝置，其中在平面圖中，該第一接觸部分及該第二接觸部分在該第二方向上交替地設置。
  18. 如請求項1所述之顯示裝置，其進一步包含： 一顯示區域； 一非顯示區域，係圍繞該顯示區域的至少一部份； 一覆蓋層，係設置在該非顯示區域中鄰近該顯示區域與該非顯示區域之間的一邊界區域；以及 一子像素區域，係與該等發光元件的至少一部份重疊， 其中，該子像素區域的至少一部份與該覆蓋層在平面圖中重疊。
  19. 如請求項18所述之顯示裝置，其中該覆蓋層定義該顯示區域與該非顯示區域之間的該邊界區域。
  20. 一種顯示裝置，包含： 複數個發光元件，係設置在一基板上且包含： 一第一發光元件，係設置在一第一子像素區域中；以及 一第二發光元件，係設置在與該第一子像素區域相鄰的一第二子像素區域中； 一第一電極及一第二電極，係設置在該基板上且電性連接至各該等發光元件； 一像素電路，係電性連接至至少一個該等發光元件；以及 一分隔壁結構，係設置在該第一子像素區域與該第二子像素區域之間，其中 該像素電路與該第一電極透過一第一接觸部分來電性連接， 一共用電源線與該第二電極透過一第二接觸部分來電性連接， 該像素電路設置在以一矩陣形式設置的複數個像素電路區域中的每一個中，該矩陣形式由一列方向及一行方向來定義， 該第一子像素區域及該第二子像素區域中的每一個的形狀與該像素電路區域的形狀不同，並且 該共用電源線透過該第二接觸部分及該分隔壁結構電性連接至該第一發光元件及該第二發光元件。
TW111114673A 2021-04-30 2022-04-18 顯示裝置 TW202308150A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0056892 2021-04-30
KR1020210056892A KR20220149881A (ko) 2021-04-30 2021-04-30 표시 장치

Publications (1)

Publication Number Publication Date
TW202308150A true TW202308150A (zh) 2023-02-16

Family

ID=83759258

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111114673A TW202308150A (zh) 2021-04-30 2022-04-18 顯示裝置

Country Status (4)

Country Link
US (1) US20220352420A1 (zh)
KR (1) KR20220149881A (zh)
CN (1) CN115274780A (zh)
TW (1) TW202308150A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220067585A (ko) * 2020-11-16 2022-05-25 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220352420A1 (en) 2022-11-03
CN115274780A (zh) 2022-11-01
KR20220149881A (ko) 2022-11-09

Similar Documents

Publication Publication Date Title
KR20220033578A (ko) 표시 장치
TW202308150A (zh) 顯示裝置
KR20220053765A (ko) 표시 장치
US20220352240A1 (en) Display device and method of manufacturing the same
CN115312564A (zh) 显示装置
TW202301710A (zh) 顯示裝置及其製造方法
EP3985721A1 (en) Display device
KR20220033579A (ko) 표시 장치
KR20220149894A (ko) 표시 장치 및 그 제조 방법
US11967590B2 (en) Display device
US20240088165A1 (en) Display device
US20240113268A1 (en) Display device
KR20230102037A (ko) 표시 장치
KR20230033080A (ko) 표시 장치 및 이의 제조 방법
KR20240036781A (ko) 표시 장치 및 그 제조 방법
KR20230139885A (ko) 표시 장치
CN115713897A (zh) 拼接显示设备
KR20240018013A (ko) 표시 장치
KR20240079215A (ko) 표시 장치 및 이의 제조 방법
KR20240013907A (ko) 표시장치 및 그 제조 방법
KR20240046385A (ko) 표시 장치
CN115884634A (zh) 显示装置
KR20230050543A (ko) 표시 장치
KR20230041911A (ko) 표시 장치
KR20230168246A (ko) 표시 장치