CN115274780A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN115274780A
CN115274780A CN202210493422.1A CN202210493422A CN115274780A CN 115274780 A CN115274780 A CN 115274780A CN 202210493422 A CN202210493422 A CN 202210493422A CN 115274780 A CN115274780 A CN 115274780A
Authority
CN
China
Prior art keywords
pixel
region
sub
pixel circuit
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210493422.1A
Other languages
English (en)
Inventor
朴声国
金敏佑
李慈恩
崔镇宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115274780A publication Critical patent/CN115274780A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示设备可以包括发光元件、电连接到发光元件中的每一个的第一电极和第二电极、电连接到发光元件中的至少一个的像素电路。像素电路可以设置在多个像素电路区域中的每一个中，多个像素电路区域设置成由第一方向和与第一方向相交的第二方向限定的矩阵形式，第一接触部分和第二接触部分可以设置在多个像素电路区域中的每一个中，其中，第一接触部分电连接像素电路和第一电极，并且第二接触部分电连接公共电力线和第二电极，并且在平面图中，第一接触部分和第二接触部分可以沿着第一方向交替设置。

Description

显示设备
相关申请的交叉引用
本申请要求于2021年4月30日在韩国知识产权局提交的第10-2021-0056892号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文。
技术领域
本公开涉及显示设备。
背景技术
近年来，随着对信息显示的兴趣增加，对于显示设备的研究和开发正在不断地进行。
发明内容
本公开的方面是提供显示设备，在该显示设备中，提高了分辨率并且有效地限定了用于像素的电信号的移动路径。
本公开的方面不限于上述内容，并且未描述的其它技术方面将从以下描述被本领域技术人员清楚地理解。
根据本公开的实施方式，显示设备可以包括：发光元件，设置在衬底上；第一电极和第二电极，设置在衬底上并电连接到发光元件中的每一个；像素电路，电连接到发光元件中的至少一个。像素电路可以设置在多个像素电路区域中的每一个中，多个像素电路区域设置成由第一方向和与第一方向相交的第二方向限定的矩阵形式，第一接触部分和第二接触部分可以设置在多个像素电路区域中的每一个中，其中，第一接触部分电连接像素电路和第一电极，并且第二接触部分电连接公共电力线和第二电极，第一接触部分和第二接触部分可以在平面图中沿着第一方向交替设置。
根据实施方式，显示设备还可以包括：第一子像素区域，可以从第一子像素区域发射第一颜色的光；第二子像素区域，可以从第二子像素区域发射第二颜色的光；以及第三子像素区域，可以从第三子像素区域发射第三颜色的光，其中，发光元件可以包括与第一子像素区域重叠的第一发光元件、与第二子像素区域重叠的第二发光元件、以及与第三子像素区域重叠的第三发光元件。
根据实施方式，像素电路可以包括晶体管和存储电容器，像素电路可以电连接到在第一方向上延伸的第一信号线中的任一个，并且像素电路可以电连接到在第二方向上延伸的第二信号线中的任一个，并且多个像素电路区域中的每一个可以设置在第一区域和第二区域之间的重叠区域中，其中，第一区域可以在第二方向上相邻的第一信号线之间，并且第二区域可以在第一方向上相邻的第二信号线之间。
根据实施方式，多个像素电路区域可以包括：第一像素电路区域，像素电路中的电连接到第一发光元件的第一像素电路可以设置在第一像素电路区域中；第二像素电路区域，像素电路中的电连接到第二发光元件的第二像素电路可以设置在第二像素电路区域中；以及第三像素电路区域，像素电路中的电连接到第三发光元件的第三像素电路可以设置在第三像素电路区域中。
根据实施方式，显示设备还可以包括限定第一子像素区域、第二子像素区域和第三子像素区域的颜色转换部分，其中，颜色转换部分可以包括与第一子像素区域重叠的第一波长转换图案、与第二子像素区域重叠的第二波长转换图案、以及与第三子像素区域重叠的透光图案，并且第一发光元件、第二发光元件和第三发光元件可以发射第三颜色的光。
根据实施方式，第一接触部分可以设置在多个像素电路区域中的一个中，并且第二接触部分可以设置在多个像素电路区域中的另一个中，另一个第二接触部分可以设置在多个像素电路区域中的所述一个中，并且另一个第一接触部分可以设置在多个像素电路区域中的所述另一个中，并且多个像素电路区域中的所述一个和多个像素电路区域中的所述另一个可以在第一方向上彼此相邻。
根据实施方式，第一子像素区域、第二子像素区域和第三子像素区域可以具有第一形状，并且多个像素电路区域中的每一个可以具有不同于第一形状的第二形状。
根据实施方式，第一形状可以是菱形形状，并且第二形状可以是矩形形状。
根据实施方式，在平面图中，多个像素电路区域中的每一个可以与第一子像素区域、第二子像素区域和第三子像素区域中的每一个的至少一部分重叠。
根据实施方式，第一像素电路区域和第一子像素区域可以在平面图中彼此部分重叠，第二像素电路区域和第二子像素区域可以在平面图中彼此部分重叠，并且第三像素电路区域和第三子像素区域可以在平面图中彼此部分重叠。
根据实施方式，第一接触部分和第二接触部分可以设置在多个像素电路区域中的每一个中。
根据实施方式，第一接触部分可以包括邻近于第一电路区域的第一侧设置的第(1-1)接触部分和邻近于第二电路区域的第二侧设置的第(1-2)接触部分，第一电路区域可以是多个像素电路区域中的一个，第二电路区域可以是多个像素电路区域中的另一个，并且第二侧可以是第一侧的在第二方向上的另一侧。
根据实施方式，第二接触部分可以包括在第二电路区域中邻近于第一侧设置的第(2-1)接触部分、以及在第一电路区域中邻近于第二侧设置的第(2-2)接触部分。
根据实施方式，第一接触部分可以在平面图中与发光元件中的至少一个重叠。
根据实施方式，公共电力线可以向发光元件提供阴极信号。
根据实施方式，显示设备还可以包括在平面图中设置在第一子像素区域、第二子像素区域和第三子像素区域之中的彼此相邻的区域之间的分隔壁结构，并且发光元件可以通过第二电极、分隔壁结构和第二接触部分电连接到公共电力线。
根据实施方式，在平面图中，第一接触部分和第二接触部分可以沿着第二方向交替设置。
根据实施方式，显示设备还可以包括显示区域、围绕显示区域的至少一部分的非显示区域、在非显示区域中设置成与显示区域和非显示区域之间的边界线相邻的覆盖层、以及与发光元件的至少一部分重叠的子像素区域，并且子像素区域的至少一部分可以在平面图中与覆盖层重叠。
根据实施方式，覆盖层可以限定显示区域和非显示区域之间的边界线。
根据本公开的另一个实施方式，显示设备可以包括：发光元件，设置在衬底上，并且包括设置在第一子像素区域中的第一发光元件以及设置在邻近于第一子像素区域的第二子像素区域中的第二发光元件；第一电极和第二电极，设置在衬底上，并且电连接到发光元件中的每一个；像素电路，电连接到发光元件的至少一部分；以及分隔壁结构，设置在第一子像素区域和第二子像素区域之间。像素电路和第一电极可以通过第一接触部分电连接，公共电力线和第二电极可以通过第二接触部分电连接，像素电路可以设置在多个像素电路区域中的每一个中，多个像素电路区域设置成由行方向和列方向限定的矩阵形式，第一子像素区域和第二子像素区域中的每一个的形状和像素电路区域的形状可以彼此不同，并且公共电力线可以通过第二接触部分和分隔壁结构电连接到第一发光元件和第二发光元件。
本公开的方案不限于以上描述的方案，并且未描述的方案将由本领域技术人员根据说明书和附图清楚地理解。
根据本公开的实施方式，提供了显示设备，在该显示设备中，可以提高分辨率并且可以有效地限定用于像素的电信号的移动路径。
本公开的效果不限于以上效果，并且未描述的效果将由本领域技术人员根据说明书和附图清楚地理解。
附图说明
通过参照附图更详细地描述本公开的实施方式，本公开的以上和其它特征将变得更加明显，其中：
图1是示意性地示出根据实施方式的显示设备的立体图；
图2是示意性地示出根据实施方式的显示设备的平面图；
图3是示意性地示出根据实施方式的包括在像素中的像素电路的图；
图4是图2的区域EA1的放大示意图；
图5是示意性地示出根据实施方式的像素的平面图；
图6是沿图5的线I-I'截取的示意性剖视图；
图7是沿图5的线II-II'截取的示意性剖视图；
图8是沿图5的线II-II'截取的示意性剖视图，并且是其中反映一些修改的实施方式的视图；
图9是示意性地示出根据另一个实施方式的像素的平面图；
图10是图2的区域EA2的放大示意图；
图11是沿图10的线III-III'截取的示意性剖视图；以及
图12至图15是示意性地示出了可以应用根据实施方式的显示设备的示例的图。
具体实施方式
由于在说明书中描述的实施方式是为了向本公开所属领域的技术人员清楚地描述本公开的精神，因此本公开不受在说明书中描述的实施方式限制。本公开的范围应被解释为包括不脱离本公开精神的修改或变化。
如本文所用，除非上下文另外清楚地指示，否则单数形式“一个”、“一”和“该”旨在也包括复数形式(并且反之亦然)。
当在本说明书中使用时，术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”、“具有(has)”、“具有(have)”和/或“具有(having)”及其变型指定所陈述的特征、整体、步骤、操作、元件、部件和/或其组合的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。
在说明书和权利要求书中，术语“和/或”出于其含义和解释的目的旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以理解为意指“A、B、或A和B”。术语“和”和“或”可以以结合或分离的意义使用，并且可以理解为等同于“和/或”。
在说明书和权利要求书中，短语“……中的至少一个”出于其含义和解释的目的旨在包括“选自……的组合中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为是指“A、B、或A和B”。
除非另有限定，否则本文使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还应当理解，术语，诸如在常用词典中限定的那些术语，应当被解释为具有与它们在相关技术的语境中的含义一致的含义，并且将不会被解释为理想化的或过于形式化的含义，除非在本文中明确地如此限定。
附属于说明书的附图旨在容易地描述本公开。由于附图中所示的形状可以根据需要被夸大和显示以帮助理解本公开，因此本公开不受附图限制。
在本说明书中，当确定与本公开相关的已知配置或功能的详细描述可能使本公开的主题不清楚时，可以省略其详细描述。
术语“重叠(overlap)”或“重叠(overlapped)”是指第一对象可以在第二对象上方或下方，或者到第二对象的一侧，并且反之亦然。另外，术语“重叠(overlap)”可以包括分层放置、堆叠、面对(face)或面对(facing)、在……之上延伸、覆盖或部分地覆盖或如本领域普通技术人员将领会和理解的任何其它合适的术语。
术语“面对(face)”和“面对(facing)”是指第一元件可以直接或间接地与第二元件相对。在第三元件介于第一元件和第二元件之间的情况下，尽管第一元件和第二元件仍然彼此面对，第一元件和第二元件可以被理解为彼此间接相对。
当元件被描述为不与另一个元件重叠(not overlapping)或不与另一个元件(tonot overlap)重叠时，这可以包括元件彼此间隔开、彼此偏移、或彼此并排设置、或如本领域普通技术人员将领会和理解的任何其它合适的术语。
应当理解，术语“连接到”或“联接到”可以包括物理连接或物理联接、或电连接或电联接。
如本文中所使用的，“约”或“近似”包括所述值以及如由本领域普通技术人员鉴于所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)所确定的特定值的可接受偏差范围内的平均值。例如，“约”可表示在所述值的一个或多个标准偏差内或在所述值的±30％、±20％、±10％、±5％内。
本公开涉及显示设备。在下文中，参照图1至图15描述根据实施方式的显示设备。
图1是示意性地示出根据实施方式的显示设备的立体图。
图2是示意性地示出根据实施方式的显示设备的平面图。
根据实施方式的显示设备DD可以配置成发射光。
参照图1和图2，显示设备DD可以包括衬底SUB、像素PXL、扫描驱动器110和数据驱动器120。根据实施方式，显示设备DD还可以包括线和焊盘。
衬底SUB可以配置显示设备DD的基础构件。衬底SUB可以是刚性衬底或柔性衬底或膜，但不限于特定示例。
显示设备DD可以包括显示区域DA和非显示区域NDA。非显示区域NDA可以指除了显示区域DA之外的区域。非显示区域NDA可以围绕显示区域DA的至少一部分。
根据实施方式，显示区域DA可以指可设置像素PXL并因此可以发射光的区域。非显示区域NDA可以指除了显示区域DA之外的区域。根据示例，扫描驱动器110、数据驱动器120、线和焊盘可以设置在非显示区域NDA中。
根据实施方式，显示区域DA和非显示区域NDA之间的边界线420(参照图11)可以由覆盖层400(参照图11)限定。关于这一点的细节将在后面参照图10和图11进行描述。
像素PXL可以设置在衬底SUB上。根据示例，像素PXL可以根据条纹、
Figure BDA0003614277900000071
布置结构等来布置，但不限于特定示例。
像素PXL可以包括第一子像素PXL1(参照图5)、第二子像素PXL2(参照图5)和第三子像素PXL3(参照图5)。
根据实施方式，设置成彼此相邻的第一子像素PXL1、第二子像素PXL2和第三子像素PXL3中的至少一个可以配置能够发射各种颜色的光的一个像素单元。例如，第一子像素PXL1、第二子像素PXL2和第三子像素PXL3中的每一个可以是发射预定颜色的光的子像素。
例如，第一子像素PXL1可以是发射红光的红色像素，第二子像素PXL2可以是发射绿光的绿色像素，并且第三子像素PXL3可以是发射蓝光的蓝色像素。然而，配置每个像素单元的像素PXL的颜色、类型、数量等不限于特定示例。
像素PXL可以通过扫描线SL电连接到扫描驱动器110，并且可以通过数据线DL电连接到数据驱动器120。
扫描驱动器110可以设置在显示区域DA的一侧上。扫描驱动器110可以通过扫描线SL向像素PXL提供扫描信号。
数据驱动器120可以设置在显示区域DA的一侧上。数据驱动器120可以通过数据线DL向像素PXL提供数据信号。
根据实施方式，像素PXL可以基于通过扫描驱动器110和数据驱动器120提供的电信号来发射光。
扫描线SL可以连接到像素电路SPC。根据示例，扫描线SL可以在第一方向DR1上延伸。
数据线DL可以连接到像素电路SPC。根据示例，数据线DL可以在与第一方向DR1相交(或不平行)的第二方向DR2上延伸。
根据示例，扫描线SL可以被称为第一信号线，并且数据线DL可以被称为第二信号线。
然而，本公开不限于以上描述的示例。根据实施方式，扫描线SL可以在第二方向DR2上延伸，并且数据线DL可以在第一方向DR1上延伸。
像素电路SPC可以电连接到包括在第一子像素PXL1、第二子像素PXL2和第三子像素PXL3中的至少一个中的发光元件LD(参照图3)。像素电路SPC可以配置成驱动第一子像素PXL1、第二子像素PXL2和第三子像素PXL3中的至少一个。
根据实施方式，像素电路SPC可以统称为设置成配置像素PXL的单个电路。
根据实施方式，可以设置多个像素电路SPC，并且多个像素电路SPC可以布置成由电路行方向和电路列方向限定的矩阵形式。例如，一个像素电路SPC可以设置在第i电路行和第j电路列中。
根据实施方式，对应于第一子像素PXL1的像素电路SPC(例如，第一像素电路)可以电连接到设置在第一子像素区域PXA1(参照图5)中的发光元件LD(例如，第一发光元件)。对应于第二子像素PXL2的像素电路SPC(例如，第二像素电路)可以电连接到设置在第二子像素区域PXA2(参照图5)中的发光元件LD(例如，第二发光元件)。对应于第三子像素PXL3的像素电路SPC(例如，第三像素电路)可以电连接到设置在第三子像素区域PXA3(参照图5)中的发光元件LD(例如，第三发光元件)。
根据实施方式，像素电路SPC可以分别设置在单独限定的像素电路区域SPA(参照图5)中。像素电路SPC可以设置在多个像素电路区域SPA中的每一个中，多个像素电路区域SPA布置成由根据第一方向DR1的行方向和根据第二方向DR2的列方向限定的矩阵形式，其中，第二方向DR2与第一方向DR1相交(或不平行)。
例如，配置成驱动第一子像素PXL1的像素电路SPC(例如，第一像素电路)可以设置在对应的像素电路区域SPA(例如，第一像素电路区域)中。
配置成驱动第二子像素PXL2的像素电路SPC(例如，第二像素电路)可以设置在相应的像素电路区域SPA(例如，第二像素电路区域)中。
配置成驱动第三子像素PXL3的像素电路SPC(例如，第三像素电路)可以设置在相应的像素电路区域SPA(例如，第三像素电路区域)中。
在下文中，参照图3和图4更具体地描述根据实施方式的像素电路SPC。
图3是示意性地示出根据实施方式的包括在像素中的像素电路的图。
图4是图2的区域EA1的放大示意图。图3和图4示意性地示出了与单个像素电路SPC相关的配置。
图3中所示的像素电路SPC可以是第一子像素PXL1、第二子像素PXL2和第三子像素PXL3中的任何一个的像素电路。图3示出了可以应用于有源显示设备的像素PXL中所包括的部件之间的电连接关系。然而，本公开的实施方式可以应用于的像素PXL中所包括的部件的类型不限于此。
参照图3，像素PXL可以包括发光元件LD和像素电路SPC，发光元件LD可以发射对应于数据信号的亮度的光。
根据实施方式，发光元件LD可以连接在第一电力线VDD和第二电力线VSS之间。发光元件LD的端部(例如，P型半导体)可以经由像素电路SPC和第一电极ELT1连接到第一电力线VDD，并且发光元件LD的另一个端部(例如，N型半导体)可以经由第二电极ELT2连接到第二电力线VSS。
根据实施方式，发光元件LD可以在第一电力线VDD和第二电力线VSS之间通过各种连接结构彼此连接。例如，发光元件LD可以仅彼此并联连接或者可以仅彼此串联连接。在其它实施方式中，发光元件LD可以以串联/并联混合结构连接。
根据实施方式，第一电力线VDD和第二电力线VSS可以具有不同的电势，使得发光元件LD可以发射光。第一电力线VDD和第二电力线VSS可以具有在像素PXL的发射周期期间可以发射光的电平的电势差。例如，第一电力线VDD可以被设定为比第二电力线VSS的电势高的电势。
根据实施方式，像素电路SPC可以连接在第一电力线VDD和发光元件LD之间。像素电路SPC可以包括晶体管和存储电容器Cst。例如，像素电路SPC可以包括第一晶体管T1、第二晶体管T2和存储电容器Cst。
根据实施方式，第一晶体管T1的电极可以连接到第一电力线VDD，并且第一晶体管T1的另一个电极可以连接到发光元件LD的一个电极(例如，阳极电极)。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于通过第一节点N1施加的电压来控制流过发光元件LD的电流。
根据实施方式，第二晶体管T2的电极可以连接到数据线DL，并且第二晶体管T2的另一个电极可以连接到第一节点N1。第二晶体管T2的栅电极可以连接到扫描线SL。在从扫描线SL提供扫描信号的情况下，第二晶体管T2可以导通，并且此时，第二晶体管T2可以将从数据线DL提供的数据信号传输到第一节点N1。
存储电容器Cst可以连接在第一节点N1(或第一晶体管T1的栅电极)和第二节点N2(或第一晶体管T1的电极)之间。存储电容器Cst可以存储关于第一节点N1的电压和第二节点N2的电压之间的差的信息。
像素电路SPC的结构不限于图3中所示的结构，并且可以实现各种类型的结构。例如，根据实施方式，像素电路SPC还可以包括用于计算第一晶体管T1的迁移率和阈值电压的变化量的第三晶体管。
参照图4，简要地示出了像素电路SPC的各个配置。
参照图4，像素电路SPC可以设置为邻近于扫描线SL和数据线DL。
像素电路SPC可以电连接到扫描线SL中的任一个，并且可以电连接到数据线DL中的任一个。
根据实施方式，彼此相交的扫描线SL和数据线DL可以限定像素电路区域SPA，该像素电路区域SPA可以是其中可以设置像素电路SPC的区域。在第二方向DR2上彼此相邻的扫描线SL之间的区域和在第一方向DR1上彼此相邻的数据线DL之间的区域重叠的区域可以被限定为像素电路区域SPA。例如，像素电路SPC可以设置在与第i条扫描线SL和第(i+1)条扫描线SL之间的区域以及第j条数据线DL和第(j+1)条数据线DL之间的区域重叠的区域中。
例如，可以限定数据线DL和在第一方向DR1上与数据线DL相邻的相邻数据线DL'之间的第一区域，并且可以限定扫描线SL和在第二方向DR2上与扫描线SL相邻的相邻扫描线SL'之间的第二区域。此时，像素电路SPC可以设置在第一区域和第二区域之间的重叠区域中。
根据实施方式，像素电路区域SPA可以由数据线DL和扫描线SL延伸的方向来确定。例如，像素电路SPC可以设置在其中的区域可以由数据线DL可以在其上延伸并与相邻数据线DL’隔开的方向以及扫描线SL可以在其上延伸并与相邻扫描线SL’隔开的方向来确定。因此，像素电路区域SPA可以是大致矩形区域，但不限于此。在下文中，为了便于描述，描述了像素电路区域SPA可以是矩形的实施方式。
在下文中，参照图5至图11更详细地描述根据实施方式的像素PXL的结构。
图5至图8是示出根据实施方式的包括在显示设备DD中的像素PXL的图。图10和图11是示出显示区域DA和非显示区域NDA之间的区域的图。
首先，参照图5至图8描述根据实施方式的显示设备DD。
图5是示意性地示出根据实施方式的像素的平面图。
在图5中，基于像素电路SPC与分别限定第一子像素PXL1、第二子像素PXL2和第三子像素PXL3的第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3之间的位置关系来示出根据实施方式的显示设备DD。在图5中，像素电路SPC可以设置在其中的像素电路区域SPA由粗线指定。
在图5中，发光元件LD由圆形虚线示出。例如，在图5中，示出了圆柱形发光元件LD，在圆柱形发光元件LD中，在平面图中可以观察到圆形底表面。然而，本公开不限于此，并且根据实施方式，发光元件LD可以具有另一个形状。例如，在发光元件LD具有矩形平行六面体形状的情况下，在平面图中，可以观察到四边形形状。
像素电路区域SPA中的至少一些可以在第一方向DR1上顺序布置。像素电路区域SPA中的至少一些可以在第二方向DR2上顺序布置。
第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3中的至少一些可以在第一方向DR1上顺序布置。第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3中的至少一些可以在第二方向DR2上顺序布置。例如，参照图5，第一子像素区域PXA1和第三子像素区域PXA3可以布置在第一列中，并且第一子像素区域PXA1和第三子像素区域PXA3可以布置在图5的第一行中。
此处，第一子像素区域PXA1可以是可以限定第一子像素PXL1的位置，并且可以指其中可以发射第一颜色的光的区域。第二子像素区域PXA2可以是其中可以限定第二子像素PXL2的位置，并且可以指其中可以发射第二颜色的光的区域。第三子像素区域PXA3可以是其中可以限定第三子像素PXL3的位置，并且可以指其中可以发射第三颜色的光的区域。
根据实施方式，设置在第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3中的发光元件LD可以电连接到像素电路SPC。
例如，发光元件LD可以通过第一接触部分CNT1和第一电极ELT1(参照图6)电连接到像素电路SPC，并且可以通过第一接触部分CNT1接收阳极信号。
根据实施方式，设置在第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3中的发光元件LD可以电连接到第二电极ELT2。
例如，发光元件LD可以通过第二接触部分CNT2、第二电极ELT2和公共电力线320(参照图7)电连接到第二电力线VSS。例如，发光元件LD可以通过第二接触部分CNT2接收阴极信号。
至少一个第一接触部分CNT1可以设置在像素电路区域SPA中。根据实施方式，第一接触部分CNT1可以在平面图中与发光元件LD重叠。例如，第一电极ELT1、第一接触部分CNT1和发光元件LD可以在平面图中彼此重叠。
根据实施方式，第一接触部分CNT1可以设置在第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3中的每一个中。根据示例，设置在第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3中的发光元件LD可以通过第一接触部分CNT1电连接到像素电路SPC。因此，在第一子像素PXL1、第二子像素PXL2和第三子像素PXL3中的任何一个中限定的发光元件LD可以接收从像素电路SPC提供的阳极信号。
在附图中，可以在第一子像素PXL1、第二子像素PXL2和第三子像素PXL3中的每一个中仅设置一个发光元件LD，但是本公开不限于此。例如，可以在第一子像素PXL1、第二子像素PXL2和第三子像素PXL3中的每一个中设置多个发光元件LD。
根据实施方式，第一接触部分CNT1和第二接触部分CNT2中的每一个可以设置在单独的像素电路区域SPA中。
根据实施方式，在像素电路区域SPA中，第一接触部分CNT1可以邻近于一侧设置，并且第二接触部分CNT2可以邻近于另一侧设置。
根据实施方式，第一接触部分CNT1可以包括第(1-1)接触部分CNT1-1和第(1-2)接触部分CNT1-2。例如，第(1-1)接触部分CNT1-1可以邻近于对应的像素电路区域SPA的第一侧S1设置，并且第(1-2)接触部分CNT1-2可以邻近于对应的像素电路区域SPA的第二侧S2设置。第二侧S2可以表示基于第二方向DR2的、第一侧S1的另一侧。
至少一个第二接触部分CNT2可以设置在像素电路区域SPA中。根据示例，在平面图中，第二接触部分CNT2可以不与发光元件LD重叠。
根据实施方式，第二接触部分CNT2可以设置在第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3中的每一个中。根据示例，设置在第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3中的发光元件LD可以电连接到第二电极ELT2。此时，第二电极ELT2可以通过第二接触部分CNT2电连接到公共电力线320。因此，在第一子像素PXL1、第二子像素PXL2和第三子像素PXL3中的任何一个中限定的发光元件LD可以接收从公共电力线320提供的阴极信号。
根据实施方式，第二接触部分CNT2的至少一部分可以邻近于像素电路区域SPA的一侧设置，并且第二接触部分CNT2的另外的至少一部分可以邻近于像素电路区域SPA的另一侧设置。
根据实施方式，第二接触部分CNT2可以包括第(2-1)接触部分CNT2-1和第(2-2)接触部分CNT2-2。例如，第(2-1)接触部分CNT2-1可以被设置为邻近于对应的像素电路区域SPA的第一侧S1，并且第(2-2)接触部分CNT2-2可以被设置为邻近于对应的像素电路区域SPA的第二侧S2。
因此，第(1-1)接触部分CNT1-1可以设置在像素电路区域SPA中的任何一个(例如，第一电路区域)的第一侧S1上，并且第(2-2)接触部分CNT2-2可以设置在第二侧S2上。
第(2-1)接触部分CNT2-1可以设置在像素电路区域SPA中的另一个(例如，第二电路区域)的第一侧S1上，并且第(1-2)接触部分CNT1-2可以设置在该像素电路区域SPA的第二侧S2上。
根据实施方式，在平面图中，第一接触部分CNT1和第二接触部分CNT2可以沿着第一方向DR1交替设置。第(1-1)接触部分CNT1-1和第(2-1)接触部分CNT2-1中的每一个可以邻近于像素电路区域SPA的一侧设置，并且可以沿着第一方向DR1交替布置。第(1-2)接触部分CNT1-2和第(2-2)接触部分CNT2-2可以邻近于像素电路区域SPA的另一侧设置，并且可以沿着第一方向DR1交替布置。
例如，参照图5，设置在像素电路区域SPA中的任何一个中的第一接触部分CNT1可以沿着第一方向DR1交替地布置，且第二接触部分CNT2设置于在第一方向DR1上相邻的像素电路区域SPA中。设置在像素电路区域SPA中的任何一个中的第二接触部分CNT2可以沿着第一方向DR1交替地设置，且第一接触部分CNT1设置于在第一方向DR1上相邻的像素电路区域SPA中。
根据实施方式，在平面图中，第一接触部分CNT1和第二接触部分CNT2可以沿着第二方向DR2交替设置。例如，第(1-2)接触部分CNT1-2和第(2-1)接触部分CNT2-1可以沿着第二方向DR2交替布置。第(2-2)接触部分CNT2-2和第(1-1)接触部分CNT1-1可以沿着第二方向DR2交替布置。
第一接触部分CNT1和第二接触部分CNT2之间的连接结构不限于以上描述的实施方式。根据实施方式，第一接触部分CNT1中的至少一些可以在第一方向DR1上彼此相邻，并且第二接触部分CNT2中的至少一些可以在第一方向DR1上彼此相邻。
根据实施方式，像素电路区域SPA的一侧可以与第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3中的每一个的一侧相交(或不平行)。像素电路区域SPA与第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3中的每一个可以具有不同的形状。
例如，第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3中的每一个可以具有菱形形状(例如，被称为第一形状)，并且像素电路区域SPA可以具有大体矩形形状(例如，被称为第二形状)。根据实施方式，第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3中的每一个可以具有四边形形状。然而，本公开不限于此，并且根据实施方式，可以提供分别具有各种形状的像素电路区域SPA以及第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3。
根据实施方式，在平面图中，第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3中的每一个可以与像素电路区域SPA中的多个重叠。
例如，在平面图中，图5中所示的第二子像素区域PXA2中的任何一个可以与相邻设置的四个像素电路区域SPA重叠。
根据实施方式，单个像素电路区域SPA可以与相邻设置的第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3重叠。一个像素电路区域SPA可以与相邻设置的两个第二子像素区域PXA2、以及一个第一子像素区域PXA1和一个第三子像素区域PXA3中的每一个重叠。
例如，第一子像素区域PXA1和相应的像素电路区域SPA(例如，第一像素电路区域)中的每一个的仅部分可以彼此重叠。第二子像素区域PXA2和相应的像素电路区域SPA(例如，第二像素电路区域)中的每一个的仅部分可以彼此重叠。第三子像素区域PXA3和相应的像素电路区域SPA(例如，第三像素电路区域)中的每一个的仅部分可以彼此重叠。
根据实施方式，其中限定了单独的子像素PXL1、PXL2和PXL3的第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3设置成偏离相应的像素电路区域SPA。因此，可以最小化其中不发射光的区域，并且因此可以提供高分辨率显示设备DD。
可以为单独的子像素PXL1、PXL2和PXL3中的每一个形成第二接触部分CNT2。因此，可以容易地执行通过第二电极ELT2的阴极信号施加，并且可以有效地限定阴极信号施加路径。
在下文中，参照图6和图7描述根据实施方式的像素PXL的结构。简化或省略可与上述描述重复的内容。
图6是沿图5的线I-I'截取的示意性剖视图。图7是沿图5的线II-II'截取的示意性剖视图。
图6示出了第一子像素PXL1、第二子像素PXL2和第三子像素PXL3。在图6中，基于包括在以上参照图3描述的像素电路SPC中的配置之中的第一晶体管T1给出描述。作为示例，示出了第一晶体管T1可以设置在第一子像素PXL1、第二子像素PXL2和第三子像素PXL3中的每一个中的实施方式。
参照图6，像素PXL可以包括衬底SUB、像素电路部分PCL、显示元件部分DPL和光控制部分LCP。
像素电路部分PCL可以设置在衬底SUB上。像素电路部分PCL可以包括缓冲层BFL、第一晶体管T1、栅极绝缘层GI、第一层间绝缘层ILD1、第二层间绝缘层ILD2、桥接图案BRP、接触部分和保护层PSV。
根据示例，可以在第一子像素PXL1、第二子像素PXL2和第三子像素PXL3中的每一个中限定像素电路部分PCL的单独配置。在下文中，为了便于描述，共同描述了在第一子像素PXL1、第二子像素PXL2和第三子像素PXL3中的每一个中限定的单独配置。
缓冲层BFL可以设置在衬底SUB上。缓冲层BFL可以防止杂质从外部扩散。缓冲层BFL可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)的无机材料中的至少一种。
第一晶体管T1可以是薄膜晶体管。根据实施方式，第一晶体管T1可以是驱动晶体管。
根据实施方式，第一晶体管T1可以电连接到发光元件LD。例如，第一子像素PXL1的第一晶体管T1可以电连接到设置在第一子像素区域PXA1中的发光元件LD。第二子像素PXL2的第一晶体管T1可以电连接到设置在第二子像素区域PXA2中的发光元件LD。第三子像素PXL3的第一晶体管T1可以电连接到设置在第三子像素区域PXA3中的发光元件LD。
根据实施方式，第一晶体管T1可以包括有源层ACT、第一晶体管电极TE1、第二晶体管电极TE2和栅电极GE。
有源层ACT可以指半导体层。有源层ACT可以设置在缓冲层BFL上。有源层ACT可以包括多晶硅、非晶硅和氧化物半导体中的至少一种。
根据实施方式，有源层ACT可以包括可以与第一晶体管电极TE1接触的第一接触区和可以与第二晶体管电极TE2接触的第二接触区。第一接触区和第二接触区可以是掺杂有杂质的半导体图案。第一接触区和第二接触区之间的区域可以是沟道区。沟道区可以是可以不掺杂杂质的本征半导体图案。
栅电极GE可以设置在栅极绝缘层GI上。栅电极GE的位置可以对应于有源层ACT的沟道区的位置。例如，栅电极GE可以设置在有源层ACT的沟道区上，且栅极绝缘层GI插置在栅电极GE和有源层ACT之间。
栅极绝缘层GI可以设置在有源层ACT上。栅极绝缘层GI可以包括无机材料。根据示例，栅极绝缘层GI可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)中的至少一种。
第一层间绝缘层ILD1可以位于栅电极GE上。与栅极绝缘层GI类似，第一层间绝缘层ILD1可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)中的至少一种。
第一晶体管电极TE1和第二晶体管电极TE2可以位于第一层间绝缘层ILD1上。第一晶体管电极TE1可以穿过栅极绝缘层GI和第一层间绝缘层ILD1，并且可以与有源层ACT的第一接触区接触，并且第二晶体管电极TE2可以穿过栅极绝缘层GI和第一层间绝缘层ILD1，并且可以与有源层ACT的第二接触区接触。根据示例，第一晶体管电极TE1可以是漏电极，并且第二晶体管电极TE2可以是源电极，但本公开不限于此。
第二层间绝缘层ILD2可以位于第一晶体管电极TE1和第二晶体管电极TE2上。与第一层间绝缘层ILD1和栅极绝缘层GI类似，第二层间绝缘层ILD2可以包括无机材料。无机材料可以包括设置为第一层间绝缘层ILD1和栅极绝缘层GI的配置材料的示例的材料中的至少一种，例如，氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)。
桥接图案BRP可以设置在第二层间绝缘层ILD2上。桥接图案BRP可以通过穿过第二层间绝缘层ILD2的接触孔连接到第一晶体管电极TE1。
保护层PSV可以位于第二层间绝缘层ILD2上。保护层PSV可以覆盖桥接图案BRP。保护层PSV可以设置成包括有机绝缘层、无机绝缘层或设置在无机绝缘层上的有机绝缘层的形式，但不限于此。
根据实施方式，可以在保护层PSV上形成连接到桥接图案BRP的一个区域的第一接触部分CNT1。根据示例，提供给发光元件LD的阳极信号可以移动通过第一接触部分CNT1。
显示元件部分DPL可以设置在像素电路部分PCL上。显示元件部分DPL可以包括第一电极ELT1、第一绝缘层INS1、第一连接电极COL1、第二连接电极COL2、第二绝缘层INS2、发光元件LD、分隔壁结构300和第二电极ELT2。
根据示例，可以在第一子像素PXL1、第二子像素PXL2和第三子像素PXL3中的每一个中限定显示元件部分DPL的单独配置。
第一电极ELT1可以设置在保护层PSV上。第一电极ELT1可以设置在发光元件LD下方。第一电极ELT1可以通过第一接触部分CNT1连接到桥接图案BRP。
根据实施方式，第一电极ELT1可以电连接到发光元件LD。根据示例，第一电极ELT1可以向发光元件LD提供从第一晶体管T1提供的电信号。第一电极ELT1可以向发光元件LD施加阳极信号。
根据实施方式，第一电极ELT1可以包括导电材料。例如，第一电极ELT1可以包括诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)的金属及其合金。然而，第一电极ELT1不限于以上描述的示例。
第一绝缘层INS1可以设置在保护层PSV上并覆盖第一电极ELT1的至少一部分。第一绝缘层INS1可以稳定第一电极ELT1的电连接。
根据示例，第一绝缘层INS1可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)中的至少一种，但不限于此。
第一连接电极COL1可以设置在第一电极ELT1上。第一连接电极COL1的表面可以连接到发光元件LD，并且第一连接电极COL1的另一个表面可以连接到第一电极ELT1。
根据实施方式，第一连接电极COL1可以包括导电材料以电连接第一电极ELT1和发光元件LD。例如，第一连接电极COL1可以电连接到发光元件LD的第二半导体层13。根据实施方式，第一连接电极COL1可以包括具有反射特性的导电材料，以反射从发光元件LD发射的光，从而提高像素PXL的发光效率。
第二连接电极COL2可以设置在第一绝缘层INS1上。第二连接电极COL2可以包括导电材料以电连接另一条线(例如，图7的公共电力线320)和分隔壁结构300。关于第二连接电极COL2的电连接结构的内容将在后面参照图7进行描述。
根据实施方式，第一连接电极COL1和第二连接电极COL2可以是粘合结合到另一个配置的粘合金属。第一连接电极COL1可以粘合结合到发光元件LD，并且第二连接电极COL2可以粘合结合到分隔壁结构300。
发光元件LD可以包括在第一子像素PXL1、第二子像素PXL2和第三子像素PXL3中的每一个中。发光元件LD可以配置为通过包括第一半导体层11、第二半导体层13和插置在第一半导体层11和第二半导体层13之间的有源层12来发射光。根据实施方式，发光元件LD还可以包括第一电极层EEL1。
根据实施方式，可以设置多个发光元件LD，并且发光元件LD可以被设置在第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3中的每一个中。
根据实施方式，发光元件LD可以设置成沿着一方向延伸的柱状形状。发光元件LD可以具有第一端部EP1和第二端部EP2。第一半导体层11和第二半导体层13中的一个可以与发光元件LD的第一端部EP1相邻。第一半导体层11和第二半导体层13中的另一个可以与发光元件LD的第二端部EP2相邻。
根据实施方式，发光元件LD可以是通过蚀刻方法等制造成柱状形状的发光元件。在本说明书中，术语“柱状形状”包括可以在纵向方向上长(例如，纵横比可以大于1)的杆状形状或棒状形状，诸如圆柱或多边形柱，并且截面的形状不受特别限制。例如，发光元件LD的长度可以大于发光元件LD的直径(或截面的宽度)。
根据实施方式，发光元件LD可以具有小至纳尺度至微尺度(纳米尺度至微米尺度)的尺寸。例如，发光元件LD中的每一个可以具有纳尺度到微尺度范围的直径(或宽度)和/或长度。然而，发光元件LD的尺寸不限于此。
第一半导体层11可以是第一导电类型半导体层。例如，第一半导体层11可以包括N型半导体层。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且可以包括掺杂有诸如Si、Ge和Sn的第一导电类型掺杂剂的N型半导体层。然而，配置第一半导体层11的材料不限于此。
有源层12可以设置在第一半导体层11上，并且可以形成为单量子阱结构或多量子阱结构。例如，在有源层12形成为多量子阱结构的情况下，在有源层12中，可以将阻挡层(未示出)、应变增强层和阱层作为一个单元周期性地重复堆叠。应变增强层可以具有比阻挡层的晶格常数小的晶格常数，并且因此可以进一步增强施加到阱层的应变，例如压缩应变。然而，有源层12的结构不限于以上描述的实施方式。
根据实施方式，有源层12可以发射具有约400nm到约900nm的波长的光。根据示例，有源层12可以包括诸如AlGaN和InAlGaN的材料，但不限于以上描述的示例。
第二半导体层13可以设置在有源层12上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括P型半导体层。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且可以包括掺杂有诸如Mg的第二导电类型掺杂剂的P型半导体层。然而，配置第二半导体层13的材料不限于此，并且各种其它材料可以配置第二半导体层13。
在大于或等于阈值电压的电压被施加到发光元件LD的两端的情况下，电子-空穴对在有源层12中复合，并且因此发光元件LD发射光。通过使用该原理控制发光元件LD的光发射，发光元件LD可以用作包括显示设备的像素的各种发光设备的光源。
第一电极层EEL1可以邻近于发光元件LD的第二端部EP2定位，并且可以设置在第一连接电极COL1上。第一电极层EEL1可以位于第一连接电极COL1和第二半导体层13之间。
根据实施方式，第一电极层EEL1可以包括导电材料。例如，第一电极层EEL1可以包括Cr、Ti、Al、Au、Ni及其氧化物或合金中的至少一种，但不限于以上描述的示例。
根据实施方式，第一电极层EEL1可以电连接到第一电极ELT1。第一电极层EEL1可以是接触电极层，通过第一电极ELT1提供的信号可以被施加到该接触电极层。
根据实施方式，发光元件LD还可以包括设置在表面上的第一绝缘膜INF1。第一绝缘膜INF1可以由单膜或双膜形成，但不限于此，并且可以由多个膜形成。根据示例，第一绝缘膜INF1可以包括无机材料。
例如，第一绝缘膜INF1可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)之中的至少一种绝缘材料，并且可以被配置为单层或多层。
分隔壁结构300可以设置在保护层PSV上。分隔壁结构300可以设置在第二连接电极COL2上。分隔壁结构300可以设置在相邻设置的第一子像素PXL1、第二子像素PXL2和第三子像素PXL3之间。
例如，分隔壁结构300可设置在第一子像素PXL1和第二子像素PXL2之间，或者可设置在第二子像素PXL2和第三子像素PXL3之间。在其它实施方式中，尽管在附图中未示出，但是分隔壁结构300可以设置在第一子像素PXL1和第三子像素PXL3之间。
根据实施方式，在平面图中，分隔壁结构300可以具有围绕第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3中的每一个的形状。
根据实施方式，分隔壁结构300可以具有在显示设备DD发射光的显示方向(例如，第三方向DR3)上突出的形状。在平面图中，分隔壁结构300可以不与发光元件LD重叠。
根据实施方式，分隔壁结构300可以包括第一分隔壁半导体层11'、分隔壁有源层12'、第二分隔壁半导体层13'、第二电极层EEL2和第二绝缘膜INF2。
根据实施方式，第一分隔壁半导体层11'可以与第一半导体层11在相同的工艺中形成，并且可以与第一半导体层11包括相同的材料。分隔壁有源层12'可以与有源层12在相同的工艺中形成，并且可以与有源层12包括相同的材料。第二分隔壁半导体层13'可以与第二半导体层13在相同的工艺中形成，并且可以与第二半导体层13包括相同的材料。第二电极层EEL2可以与第一电极层EEL1在相同的工艺中形成，并且可以与第一电极层EEL1包括相同的材料。第二绝缘膜INF2可以与第一绝缘膜INF1在相同的工艺中形成，并且可以与第一绝缘膜INF1包括相同的材料。
根据实施方式，包括在分隔壁结构300中的第一分隔壁半导体层11'、分隔壁有源层12'、第二分隔壁半导体层13'、第二电极层EEL2中的每一个可以具有导电性。
第二绝缘层INS2可以设置在第一绝缘层INS1上。第二绝缘层INS2可以覆盖第一连接电极COL1和第二连接电极COL2的至少一部分。
根据示例，第二绝缘层INS2可以设置在粘合结合到第一连接电极COL1的发光元件LD之间以及粘合结合到第二连接电极COL2的分隔壁结构300之间。第二绝缘层INS2可以设置在发光元件LD之间以覆盖发光元件LD的外表面。
根据实施方式，第二绝缘层INS2可以包括作为关于第一绝缘膜INF1的示例提供的材料中的至少一种，但不限于此。
第二电极ELT2可以设置在发光元件LD上。第二电极ELT2可以邻近于第一半导体层11设置。
根据实施方式，第二电极ELT2可以电连接到发光元件LD。第二电极ELT2可以电连接到第一半导体层11。根据示例，第二电极ELT2可以向发光元件LD施加阴极信号。第二电极ELT2可以向发光元件LD提供从公共电力线320和第二电力线VSS提供的电信号。
根据实施方式，第二电极ELT2可以包括导电材料。例如，第二电极ELT2可以包括透明导电材料。第二电极ELT2可以包括导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO))和导电聚合物(诸如PEDOT(聚(3,4-亚乙基二氧噻吩)))中的至少一种。然而，第二电极ELT2不限于以上描述的示例。
光控制部分LCP可以设置在显示元件部分DPL上。光控制部分LCP可以改变从显示元件部分DPL提供的光的波长。光控制部分LCP可以包括颜色转换部分CCL和滤色器部分CFL。
根据实施方式，设置在第一子像素PXL1、第二子像素PXL2和第三子像素PXL3中的每一个中的发光元件LD可以发射相同颜色的光。
例如，第一子像素PXL1、第二子像素PXL2和第三子像素PXL3可以包括发射第三颜色的光(例如，蓝光)的发光元件LD。光控制部分LCP可以设置在第一子像素PXL1、第二子像素PXL2和第三子像素PXL3上，以显示全色图像。然而，本公开不限于此，并且第一子像素PXL1、第二子像素PXL2和第三子像素PXL3可以包括发射不同颜色的光的发光元件LD。
颜色转换部分CCL可以限定第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3。根据实施方式，颜色转换部分CCL可以包括第一钝化层PSS1、第一波长转换图案WCP1、第二波长转换图案WCP2、透光图案LTP和光阻挡层LBL。
第一钝化层PSS1可以设置在显示元件部分DPL与光阻挡层LBL或波长转换图案之间。第一钝化层PSS1可以密封(或覆盖)波长转换图案。第一钝化层PSS1可以包括作为关于第一绝缘膜INF1的示例提供的材料中的至少一种，但不限于特定示例。
根据示例，可以在第一钝化层PSS1和第二电极ELT2之间插入粘合层(未示出)。(参照图7)粘合层可以结合第一钝化层PSS1和第二电极ELT2。粘合层可以包括粘合材料，且不限于特定示例。
第一波长转换图案WCP1可以设置成与第一子像素PXL1的发射区域EMA(例如，第一子像素区域PXA1)重叠。例如，第一波长转换图案WCP1可以设置在由光阻挡层LBL限定的空间中，并且在平面图中可以与第一子像素区域PXA1重叠。具体地，光阻挡层LBL可以包括壁，并且第一波长转换图案WCP1可以设置在壁之间的空间中，其中，壁设置在对应于第一子像素PXL1的区域中。
第二波长转换图案WCP2可以设置成与第二子像素PXL2的发射区域EMA(例如，第二子像素区域PXA2)重叠。例如，第二波长转换图案WCP2可以设置在由光阻挡层LBL限定的空间中，并且在平面图中可以与第二子像素区域PXA2重叠。具体地，光阻挡层LBL可以包括壁，并且第二波长转换图案WCP2可以设置在壁之间的空间中，其中，壁设置在对应于第二子像素PXL2的区域中。
透光图案LTP可以设置成与第三子像素PXL3的发射区域EMA(例如，第三子像素区域PXA3)重叠。例如，透光图案LTP可以设置在由光阻挡层LBL限定的空间中，并且在平面图中可以与第三子像素区域PXA3重叠。具体地，光阻挡层LBL可以包括壁，并且透光图案LTP可以设置在壁之间的空间中，其中，壁设置在对应于第三子像素PXL3的区域中。
根据实施方式，第一波长转换图案WCP1可以包括第一颜色转换粒子，该第一颜色转换粒子将从发光元件LD发射的第三颜色的光转换为第一颜色的光。例如，在发光元件LD是发射蓝光的蓝色发光元件并且第一子像素PXL1是红色像素的情况下，第一波长转换图案WCP1可以包括将从蓝色发光元件发射的蓝光转换为红光的第一量子点。
例如，第一波长转换图案WCP1可以包括分散在诸如基础树脂的预定基质材料中的第一量子点。第一量子点可以吸收蓝光并根据能量转换变换波长以发射红光。在第一子像素PXL1是不同颜色的像素的情况下，第一波长转换图案WCP1可以包括与第一子像素PXL1的颜色对应的第一量子点。
根据实施方式，第二波长转换图案WCP2可以包括第二颜色转换粒子，该第二颜色转换粒子将从发光元件LD发射的第三颜色的光转换为第二颜色的光。例如，在发光元件LD是发射蓝光的蓝色发光元件并且第二子像素PXL2是绿色像素的情况下，第二波长转换图案WCP2可以包括将从蓝色发光元件发射的蓝光转换为绿光的第二量子点。
例如，第二波长转换图案WCP2可以包括分散在诸如基础树脂的预定基质材料中的第二量子点。第二量子点可以吸收蓝光并根据能量转换变换波长以发射绿光。在第二子像素PXL2是不同颜色的像素的情况下，第二波长转换图案WCP2可以包括与第二子像素PXL2的颜色对应的第二量子点。
第一量子点和第二量子点可以具有球状形状、棱锥形状、多臂或立方纳米粒子、纳米管、纳米线、纳米纤维、纳米片粒子等的形状，但不限于此，并且第一量子点和第二量子点的形状可以进行各种改变。
在实施方式中，第一量子点和第二量子点的吸收系数可以通过向第一量子点和第二量子点中的每一个注入在可见光区域中具有相对短波长的蓝光来增加。因此，最后，可以提高从第一子像素PXL1和第二子像素PXL2发射的光的效率，并且可以确保良好的颜色再现性。通过使用相同颜色的发光元件LD(例如，蓝色发光元件)来配置第一子像素PXL1、第二子像素PXL2和第三子像素PXL3的像素单元，可以提高显示设备的制造效率。
根据实施方式，透光图案LTP可以设置成有效地使用从发光元件LD发射的第三颜色的光。例如，在发光元件LD是发射蓝光的蓝色发光元件并且第三子像素PXL3是蓝色像素的情况下，透光图案LTP可以包括至少一种类型的光散射粒子，以有效地使用从发光元件LD发射的光。
例如，透光图案LTP可以包括分散在诸如基础树脂的预定基质材料中的光散射粒子。例如，透光图案LTP可以包括诸如二氧化硅的光散射粒子，但是光散射粒子的配置材料不限于此。光散射粒子可以不设置在其中可以形成第三子像素PXL3的第三子像素区域PXA3中。例如，光散射粒子可以选择性地包括在第一波长转换图案WCP1和/或第二波长转换图案WCP2中。
根据实施方式，光阻挡层LBL可以设置在显示元件部分DPL上。光阻挡层LBL可以设置在衬底SUB上。光阻挡层LBL可以设置在第一钝化层PSS1和第二钝化层PSS2之间。光阻挡层LBL可以设置成在第一子像素PXL1、第二子像素PXL2和第三子像素PXL3之间的边界处围绕第一波长转换图案WCP1、第二波长转换图案WCP2和透光图案LTP。
根据实施方式，光阻挡层LBL可以限定第一子像素PXL1、第二子像素PXL2和第三子像素PXL3的发射区域EMA和非发射区域NEA。包括在颜色转换部分CCL中的光阻挡层LBL可以限定第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3。
例如，在平面图中，光阻挡层LBL可以不与发射区域EMA重叠。在平面图中，光阻挡层LBL可以与非发射区域NEA重叠。
根据实施方式，其中可以不设置光阻挡层LBL的区域可以限定为第一子像素PXL1、第二子像素PXL2和第三子像素PXL3的发射区域EMA。第一子像素PXL1的发射区域EMA可以是第一子像素区域PXA1，第二子像素PXL2的发射区域EMA可以是第二子像素区域PXA2，并且第三子像素PXL3的发射区域EMA可以是第三子像素区域PXA3。
根据实施方式，光阻挡层LBL可以由包括石墨、炭黑、黑色颜料和黑色染料中的至少一种的有机材料形成，或者可以由包括铬(Cr)的金属材料形成，但只要光阻挡层LBL的材料可以是能够阻挡光透射并且吸收光的材料，则不受限制。
第二钝化层PSS2可以设置在滤色器部分CFL和光阻挡层LBL之间。第二钝化层PSS2可以密封(或覆盖)第一波长转换图案WCP1、第二波长转换图案WCP2和透光图案LTP。第二钝化层PSS2可以包括作为关于第一绝缘膜INF1的示例提供的材料中的至少一种，但不限于特定示例。
滤色器部分CFL可以设置在颜色转换部分CCL上。滤色器部分CFL可以包括滤色器和平坦化层PLA。此处，滤色器可以包括第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。
滤色器可以设置在第二钝化层PSS2上。在平面图中，滤色器可以与第一子像素PXL1、第二子像素PXL2和第三子像素PXL3的发射区域EMA重叠。
例如，第一滤色器CF1可以设置在第一子像素区域PXA1中，第二滤色器CF2可以设置在第二子像素区域PXA2中，并且第三滤色器CF3可以设置在第三子像素区域PXA3中。
第一滤色器CF1可以透射第一颜色的光，并且可以不透射第二颜色的光和第三颜色的光。例如，第一滤色器CF1可以包括对应于第一颜色的着色剂。
第二滤色器CF2可以透射第二颜色的光，并且可以不透射第一颜色的光和第三颜色的光。例如，第二滤色器CF2可以包括对应于第二颜色的着色剂。
第三滤色器CF3可以透射第三颜色的光，并且可以不透射第一颜色的光和第二颜色的光。例如，第三滤色器CF3可以包括对应于第三颜色的着色剂。
平坦化层PLA可以设置在滤色器上。平坦化层PLA可以覆盖滤色器。平坦化层PLA可以消除由滤色器产生的台阶差。
根据示例，平坦化层PLA可以包括有机绝缘材料。然而，本公开不限于此，并且平坦化层PLA可以包括作为关于第一绝缘膜INF1的示例提供的无机材料。
第一子像素PXL1、第二子像素PXL2和第三子像素PXL3的结构不限于以上参照图6描述的内容，并且可以适当地选择各种结构以提供根据实施方式的显示设备DD。例如，根据实施方式，显示设备DD还可以包括低折射率层以提高光效率。
参照图7，描述了向发光元件LD的电信号施加路径(例如，阴极信号)。
参照图7，阴极信号可以通过分隔壁结构300和第二电极ELT2提供给发光元件LD。
根据实施方式，像素PXL还可以包括公共电力线320、第二接触部分CNT2和分隔壁电极340。
公共电力线320可以设置在第二层间绝缘层ILD2上。公共电力线320可以被保护层PSV覆盖。公共电力线320可以与桥接图案BRP在相同的工艺中形成，并且可以与桥接图案BRP包括相同的材料。
根据实施方式，公共电力线320可以从第二电力线VSS接收电信号(例如，阴极信号、接地信号等)。公共电力线320可以通过第二接触部分CNT2、分隔壁电极340、第二连接电极COL2和分隔壁结构300电连接到第二电极ELT2。
分隔壁电极340可以设置在保护层PSV上。分隔壁电极340可以设置在分隔壁结构300和保护层PSV之间。根据示例，在平面图中，分隔壁电极340可以与第二连接电极COL2、分隔壁结构300和第二接触部分CNT2重叠。
根据实施方式，分隔壁电极340可以与第一电极ELT1在相同的工艺中形成，并且可以与第一电极ELT1包括相同的材料。
根据实施方式，分隔壁电极340可以接收来自公共电力线320的电信号。分隔壁电极340可以通过第二连接电极COL2和分隔壁结构300电连接到第二电极ELT2。
因此，从第二电力线VSS和公共电力线320提供的电信号可以通过分隔壁结构300和第二电极ELT2提供给发光元件LD。
发光元件LD可以通过连接到相邻的分隔壁结构300的第二电极ELT2接收阴极信号。
例如，参照图7，设置在第一子像素区域PXA1中的发光元件LD可以通过相邻的分隔壁结构300电连接到第二电极ELT2，并且设置在第三子像素区域PXA3中的发光元件LD可以通过另一个分隔壁结构300电连接到第二电极ELT2。
在其它实施方式中，根据实施方式，单个分隔壁结构300可以通过第二电极ELT2电连接到发光元件LD。在图8中示出了实施方式。图8是沿图5的线II-II'截取的剖视图，并且是其中反映一些修改的实施方式的视图。
参照图8，分隔壁结构300可以通过第二电极ELT2电连接到相邻的发光元件LD。
参照图8，第二电极ELT2可以设置在分隔壁结构300和相邻的发光元件LD之间，并且可以用作电信号移动通过的路径。
根据实施方式，分隔壁结构300可以电连接到相邻的发光元件LD。例如，分隔壁结构300可以与公共电力线320和第二接触部分CNT2电连接，并且可以电连接到相邻的第一子像素区域PXA1中的发光元件LD和相邻的第三子像素区域PXA3中的发光元件LD。此处，第二电极ELT2可以电连接到邻近于分隔壁结构300设置的发光元件LD，以提供阴极信号。
根据实施方式，可以提供分隔壁结构300，分隔壁结构300调解公共电力线320和第二电极ELT2之间的电连接结构，并且分隔壁结构300可以可选地通过相同的第二电极ELT2电连接到可以分别设置在相邻的像素区域中的发光元件LD。因此，可以增加与公共电力线320的电极连接结构的自由度。
然而，发光元件LD和第二电极ELT2之间的电连接结构不限于以上描述的示例。
参照图9描述发光元件LD和第二电极ELT2之间的另一个电连接结构。图9是示意性地示出根据另一个实施方式的像素的平面图。
参照图9，第二接触部分CNT2可以以规则的距离形成，并且因此第二接触部分CNT2可以不在像素电路区域SPA的至少一部分中形成。例如，第二接触部分CNT2可以设置在一个像素电路区域SPA中，第二接触部分CNT2可以不设置于在第一方向DR1上相邻的另一个像素电路区域SPA中。
根据实施方式，图9中所示的第二接触部分CNT2可以邻近于像素电路区域SPA的第二侧S2设置。
根据实施方式，通过第二接触部分CNT2中的任何一个提供的阴极信号可以被提供给分别设置在相邻的第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3中的至少两个或更多个中的发光元件LD。
例如，参照图9，可以在第一方向DR1上交替地设置其中可以设置第二接触部分CNT2的像素电路区域SPA和其中可以不设置第二接触部分CNT2的像素电路区域SPA。在这种情况下，通过一个第二接触部分CNT2提供的阴极信号可以被提供给设置在相应的像素电路区域SPA中的发光元件LD和设置在邻近于该相应的像素电路区域SPA的一侧(例如，在第一方向DR1上邻近)的像素电路区域SPA中的发光元件LD两者。
然而，本公开不限于以上描述的示例，并且基于第二接触部分CNT2的位置，可以将通过一个第二接触部分CNT2提供的阴极信号提供给设置在四个相邻的子像素区域中的每一个中的发光元件LD。
根据实施方式，可以不在所有像素电路区域SPA中的每一个中形成第二接触部分CNT2。因此，可以提高电极连接结构的自由度。
在下文中，参照图10和图11描述根据实施方式的显示设备DD的显示区域DA和非显示区域NDA在其中彼此相邻的区域。
图10是图2的区域EA2的放大示意图。图11是沿图10的线III-III'截取的示意性剖视图。图10是示出根据实施方式的显示设备DD的、显示区域DA和非显示区域NDA在其中彼此相邻的区域的平面图。
参照图10，第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3的至少一部分可以设置在非显示区域NDA中。
在下文中，为了便于描述，描述第二子像素区域PXA2的一部分在平面图中与非显示区域NDA重叠的实施方式。
根据实施方式，第二子像素区域PXA2的至少一部分可以设置在非显示区域NDA中。第二子像素区域PXA2可以具有在预定方向上突出的形状，并且因此第二子像素区域PXA2的至少一部分可以在平面图中与非显示区域NDA重叠。
例如，第二子像素区域PXA2可以具有菱形形状，第二子像素区域PXA2的中心可以设置在显示区域DA中，并且第二子像素区域PXA2的在第一方向DR1上突出的顶点可以设置在非显示区域NDA中。在其它实施方式中，尽管在图中未示出，但是第二子像素区域PXA2的中心可以设置在显示区域DA中，并且第二子像素区域PXA2的在第二方向DR2上突出的顶点可以设置在非显示区域NDA中。
参照图11，根据实施方式的显示设备DD还可以包括覆盖层400。
覆盖层400可以限定位于显示区域DA和非显示区域NDA之间的边界线420。此处，边界线420可以指在显示区域DA和非显示区域NDA之间限定的线。覆盖层400可以在非显示区域NDA中设置在非发射区域NEA中。
例如，覆盖层400可以设置在最外面的区域(例如，围绕显示区域DA的区域)中，可以覆盖其中可以不设置光阻挡层LBL的发射区域EMA的至少一部分，并且可以将发射区域EMA的该至少一部分设置成非显示区域NDA。
例如，覆盖层400可以覆盖第二子像素区域PXA2的一部分，并且第二子像素PXL2的发射区域EMA由覆盖层400覆盖的部分可以设置成非显示区域NDA。
根据实施方式，覆盖层400可以设置在显示元件部分DPL上。覆盖层400可以设置在光阻挡层LBL和滤色器部分CFL之间。例如，覆盖层400可以与设置在第二钝化层PSS2和滤色器部分CFL之间的第三绝缘层INS3设置在相同的层上。此处，第三绝缘层INS3可以消除由覆盖层400产生的台阶差，并且可以包括作为关于第一绝缘膜INF1的示例提供的材料中的至少一种。然而，本公开不限于以上描述的示例，并且根据实施方式，覆盖层400可以设置在滤色器部分CFL上。
根据实施方式，覆盖层400可以由包括石墨、炭黑、黑色颜料和黑色染料中的至少一种的有机材料形成，或者可以由包括铬(Cr)的金属材料形成，但只要覆盖层400的材料可以是能够阻挡光透射并且吸收光的材料，则不受限制。
根据实施方式，覆盖层400可以覆盖邻近于显示区域DA的外周设置的第一子像素区域PXA1、第二子像素区域PXA2和第三子像素区域PXA3的不平坦线。因此，可以形成显示区域DA的均匀轮廓，而不必需要单独的驱动算法设计。
在下文中，参照图12至图15描述根据实施方式的显示设备DD的应用领域。图12至图15是示意性地示出根据实施方式的显示设备可以应用于的示例的图。根据示例，显示设备DD可以应用于智能电话、笔记本计算机、平板PC、电视等，并且可以应用于各种其它实施方式。
参照图12，根据实施方式的显示设备可以应用于包括框架1104和透镜部分1102的智能眼镜1100。智能眼镜1100可以是可佩戴在用户的脸部上的可穿戴电子设备，并且可以是框架1104的一部分可以折叠或展开的结构。例如，智能眼镜1100可以是用于增强现实(AR)的可穿戴设备。
框架1104可以包括支撑透镜部分1102的壳1104b和用于用户的佩戴的腿部1104a。腿部1104a可以通过铰链连接到壳1104b，并且可以折叠或展开。
框架1104可以在其中包括电池、触摸板、麦克风、相机等。框架1104可以在其中包括输出光的投影仪、控制光信号的处理器等。
透镜部分1102可以是透射光或反射光的光学构件。透镜部分1102可以包括玻璃、透明合成树脂等。
透镜部分1102可以通过透镜部分1102的后表面(例如，面向用户的眼睛的方向的表面)反射依据从框架1104的投影仪传输的光信号的图像，以允许用户的眼睛识别图像。例如，如附图中所示，用户可以识别在透镜部分1102上显示的诸如时间和日期的信息。例如，透镜部分1102可以是一种类型的显示设备，并且根据以上描述的实施方式的显示设备可以应用于透镜部分1102。
参照图13，根据实施方式的显示设备可以应用于包括显示部分1220和条带部分1240的智能手表1200。
智能手表1200可以是可穿戴电子设备，并且可以具有条带部分1240可以安装在用户的手腕上的结构。此处，根据本实施方式的显示设备可以被应用到显示部分1220，并且因此包括时间信息的图像数据可以被提供给用户。
参照图14，根据实施方式的显示设备可以应用于汽车显示器。此处，汽车显示器1300可以指设置在车辆内部和外部以提供图像数据的电子设备。
根据示例，显示设备可以被应用于设置在车辆中的信息娱乐面板1310、组合仪表1320、副驾驶显示器1330、平视显示器1340、后视镜显示器1350和后座显示器1360中的至少一个。
参照图15，根据实施方式的显示设备可以应用于头戴式显示器(HMD)1400，该头戴式显示器1400包括头部安装带1402和显示器存储盒1404。HMD 1400可以是可佩戴在用户的头部上的可穿戴电子设备。
头部安装带1402可以是连接到显示器存储盒1404并固定显示器存储盒1404的部分。在附图中，头部安装带1402被示出为能够围绕用户的头部的上表面和两个侧表面，但是本公开不限于此。头部安装带1402可以用于将HMD 1400固定到用户的头部，并且可以形成为眼镜框形式或头盔形式。
显示器存储盒1404可以容纳显示设备并且可以包括至少一个透镜。至少一个透镜可以是向用户提供图像的部分。例如，根据实施方式的显示设备可以应用于在显示器存储盒1404中实现的左眼透镜和右眼透镜。
根据实施方式的显示设备DD的应用领域不限于以上描述的示例，并且可以根据实施方式应用于各种领域。
以上描述仅是本公开的技术精神的示例，并且在不脱离本公开的基本特征的情况下，本公开所属领域的技术人员将能够进行各种修改和改变。因此，以上描述的本公开的实施方式可以单独实现或彼此组合实现。
因此，在本文中公开的实施方式不旨在限制本公开，而是为了说明本公开的技术精神。本公开的范围应由所附权利要求书来解释，其中，本公开的范围包括所附权利要求书的等同。

Claims (20)

1.显示设备，包括：
发光元件，设置在衬底上；
第一电极和第二电极，设置在所述衬底上并且电连接到所述发光元件中的每一个；以及
像素电路，电连接到所述发光元件中的至少一个，其中，
所述像素电路设置在多个像素电路区域中的每一个中，所述多个像素电路区域设置成由第一方向和与所述第一方向相交的第二方向限定的矩阵形式；
第一接触部分和第二接触部分设置在所述多个像素电路区域中的每一个中，其中，
所述第一接触部分电连接所述像素电路和所述第一电极，以及
所述第二接触部分电连接公共电力线和所述第二电极，以及
所述第一接触部分和所述第二接触部分在平面图中沿着所述第一方向交替设置。
2.根据权利要求1所述的显示设备，还包括：
第一子像素区域，在所述第一子像素区域中发射第一颜色的光；
第二子像素区域，在所述第二子像素区域中发射第二颜色的光；以及
第三子像素区域，在所述第三子像素区域中发射第三颜色的光，
其中，所述发光元件包括：
第一发光元件，与所述第一子像素区域重叠；
第二发光元件，与所述第二子像素区域重叠；以及
第三发光元件，与所述第三子像素区域重叠。
3.根据权利要求1所述的显示设备，其中，
所述像素电路包括晶体管和存储电容器，
所述像素电路电连接到在所述第一方向上延伸的第一信号线中的任一个，
所述像素电路电连接到在所述第二方向上延伸的第二信号线中的任一个，以及
所述多个像素电路区域中的每一个设置在第一区域和第二区域之间的重叠区域中，其中，所述第一区域位于在所述第二方向上相邻的所述第一信号线之间，并且所述第二区域位于在所述第一方向上相邻的所述第二信号线之间。
4.根据权利要求2所述的显示设备，其中，所述多个像素电路区域包括：
第一像素电路区域，所述像素电路中的电连接到所述第一发光元件的第一像素电路设置在所述第一像素电路区域中；
第二像素电路区域，所述像素电路中的电连接到所述第二发光元件的第二像素电路设置在所述第二像素电路区域中；以及
第三像素电路区域，所述像素电路中的电连接到所述第三发光元件的第三像素电路设置在所述第三像素电路区域中。
5.根据权利要求4所述的显示设备，还包括：
颜色转换部分，限定所述第一子像素区域、所述第二子像素区域和所述第三子像素区域，其中，
所述颜色转换部分包括：
第一波长转换图案，与所述第一子像素区域重叠；
第二波长转换图案，与所述第二子像素区域重叠；以及
透光图案，与所述第三子像素区域重叠，以及
所述第一发光元件、所述第二发光元件和所述第三发光元件发射所述第三颜色的光。
6.根据权利要求1所述的显示设备，其中，
所述第一接触部分设置在所述多个像素电路区域中的一个中，并且所述第二接触部分设置在所述多个像素电路区域中的另一个中，
另一个所述第二接触部分设置在所述多个像素电路区域中的所述一个中，并且另一个所述第一接触部分设置在所述多个像素电路区域中的所述另一个中，以及
所述多个像素电路区域中的所述一个和所述多个像素电路区域中的所述另一个在所述第一方向上彼此相邻。
7.根据权利要求2所述的显示设备，其中，
所述第一子像素区域、所述第二子像素区域和所述第三子像素区域具有第一形状，以及
所述多个像素电路区域中的每一个具有不同于所述第一形状的第二形状。
8.根据权利要求7所述的显示设备，其中，
所述第一形状为菱形形状，以及
所述第二形状为矩形形状。
9.根据权利要求2所述的显示设备，其中，在平面图中，所述多个像素电路区域中的每一个与所述第一子像素区域、所述第二子像素区域和所述第三子像素区域中的每一个的至少一部分重叠。
10.根据权利要求4所述的显示设备，其中，
所述第一像素电路区域和所述第一子像素区域在平面图中彼此部分重叠，
所述第二像素电路区域和所述第二子像素区域在平面图中彼此部分重叠，以及
所述第三像素电路区域和所述第三子像素区域在平面图中彼此部分重叠。
11.根据权利要求1所述的显示设备，其中，所述第一接触部分和所述第二接触部分设置在所述多个像素电路区域中的每一个中。
12.根据权利要求2所述的显示设备，其中，
所述第一接触部分包括：
第(1-1)接触部分，设置成与作为所述多个像素电路区域中的一个的第一电路区域的第一侧相邻；以及
第(1-2)接触部分，设置成与作为所述多个像素电路区域中的另一个的第二电路区域的第二侧相邻，以及
所述第二侧是所述第一侧的在所述第二方向上的另一侧。
13.根据权利要求12所述的显示设备，其中，所述第二接触部分包括：
第(2-1)接触部分，在所述第二电路区域中设置成与所述第一侧相邻；以及
第(2-2)接触部分，在所述第一电路区域中设置成与所述第二侧相邻。
14.根据权利要求1所述的显示设备，其中，在平面图中，所述第一接触部分与所述发光元件中的至少一个重叠。
15.根据权利要求1所述的显示设备，其中，所述公共电力线向所述发光元件提供阴极信号。
16.根据权利要求2所述的显示设备，还包括：
分隔壁结构，在平面图中设置在所述第一子像素区域、所述第二子像素区域和所述第三子像素区域之中的彼此相邻的区域之间，
其中，所述发光元件通过所述第二电极、所述分隔壁结构和所述第二接触部分电连接至所述公共电力线。
17.根据权利要求1所述的显示设备，其中，在平面图中，所述第一接触部分和所述第二接触部分沿着所述第二方向交替设置。
18.根据权利要求1所述的显示设备，还包括：
显示区域；
非显示区域，围绕所述显示区域的至少一部分；
覆盖层，在所述非显示区域中设置成与所述显示区域和所述非显示区域之间的边界线相邻；以及
子像素区域，与所述发光元件的至少一部分重叠，
其中，在平面图中，所述子像素区域的至少一部分与所述覆盖层重叠。
19.根据权利要求18所述的显示设备，其中，所述覆盖层限定所述显示区域与所述非显示区域之间的所述边界线。
20.显示设备，包括：
发光元件，设置在衬底上，并且包括：
第一发光元件，设置在第一子像素区域中；以及
第二发光元件，设置在与所述第一子像素区域相邻的第二子像素区域中；
第一电极和第二电极，设置在所述衬底上并电连接到所述发光元件中的每一个；
像素电路，电连接到所述发光元件中的至少一个；以及
分隔壁结构，设置在所述第一子像素区域和所述第二子像素区域之间，其中，
所述像素电路和所述第一电极通过第一接触部分电连接，
公共电力线和所述第二电极通过第二接触部分电连接，
所述像素电路设置在多个像素电路区域中的每一个中，所述多个像素电路区域设置成由行方向和列方向限定的矩阵形式，
所述第一子像素区域和所述第二子像素区域中的每一个的形状与所述多个像素电路区域中的每个的形状彼此不同，以及
所述公共电力线通过所述第二接触部分和所述分隔壁结构电连接到所述第一发光元件和所述第二发光元件。
CN202210493422.1A 2021-04-30 2022-04-25 显示设备 Pending CN115274780A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0056892 2021-04-30
KR1020210056892A KR20220149881A (ko) 2021-04-30 2021-04-30 표시 장치

Publications (1)

Publication Number Publication Date
CN115274780A true CN115274780A (zh) 2022-11-01

Family

ID=83759258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210493422.1A Pending CN115274780A (zh) 2021-04-30 2022-04-25 显示设备

Country Status (4)

Country Link
US (1) US20220352420A1 (zh)
KR (1) KR20220149881A (zh)
CN (1) CN115274780A (zh)
TW (1) TW202308150A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220067585A (ko) * 2020-11-16 2022-05-25 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220352420A1 (en) 2022-11-03
TW202308150A (zh) 2023-02-16
KR20220149881A (ko) 2022-11-09

Similar Documents

Publication Publication Date Title
US11899862B2 (en) Display panel and display apparatus including the same
US11611057B2 (en) Display device
CN115274780A (zh) 显示设备
CN117242576A (zh) 显示装置
US11825685B2 (en) Display device
US20220352240A1 (en) Display device and method of manufacturing the same
EP4333067A1 (en) Display device
CN115312564A (zh) 显示装置
EP3965161A1 (en) Display device
KR20220149894A (ko) 표시 장치 및 그 제조 방법
WO2024116029A1 (ja) 光学機器および電子機器
US20230132129A1 (en) Display device and manufacturing method thereof
US20240088165A1 (en) Display device
WO2024018322A1 (ja) 電子機器
CN221178328U (zh) 显示设备
CN220441192U (zh) 显示装置
US20230113155A1 (en) Electronic device
US20220406978A1 (en) Display device
CN115713897A (zh) 拼接显示设备
CN116805630A (zh) 显示装置
KR20240018013A (ko) 표시 장치
KR20230033080A (ko) 표시 장치 및 이의 제조 방법
CN115884634A (zh) 显示装置
KR20240079215A (ko) 표시 장치 및 이의 제조 방법
CN114447019A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination