KR20230023886A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230023886A
KR20230023886A KR1020210105688A KR20210105688A KR20230023886A KR 20230023886 A KR20230023886 A KR 20230023886A KR 1020210105688 A KR1020210105688 A KR 1020210105688A KR 20210105688 A KR20210105688 A KR 20210105688A KR 20230023886 A KR20230023886 A KR 20230023886A
Authority
KR
South Korea
Prior art keywords
light emitting
distance
emitting region
area
emitting element
Prior art date
Application number
KR1020210105688A
Other languages
English (en)
Inventor
최해윤
김민우
박성국
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210105688A priority Critical patent/KR20230023886A/ko
Priority to US17/708,759 priority patent/US20230046443A1/en
Priority to CN202210876999.0A priority patent/CN115706136A/zh
Publication of KR20230023886A publication Critical patent/KR20230023886A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 기판, 상기 기판 상에 배치되며 복수의 발광 영역들을 구획하는 격벽, 상기 기판 상에서 상기 격벽에 의해 구획되는 제1 발광 영역, 제2 발광 영역, 및 제3 발광 영역을 포함하는 복수의 발광 영역들, 상기 제1 발광 영역에 배치되며, 제1 광을 방출하는 제1 발광 소자, 상기 제2 발광 영역에 배치되며, 제2 광을 방출하는 제2 발광 소자, 및 상기 제3 발광 영역에 배치되며, 제3 광을 방출하는 제3 발광 소자를 포함하고, 상기 제1 발광 영역의 면적은 상기 제1 발광 소자의 면적보다 넓고, 상기 제1 발광 영역의 면적은 상기 제2 발광 영역 및 상기 제3 발광 영역의 면적보다 넓다.

Description

표시 장치 {Display device}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display), 전계 방출 표시 장치(Field Emission Display), 발광 표시 패널(Light Emitting Display) 등과 같은 평판 표시 장치일 수 있다. 발광 표시 장치는 발광 소자로서 유기 발광 다이오드 소자를 포함하는 유기 발광 표시 장치, 발광 소자로서 무기 반도체 소자를 포함하는 무기 발광 표시 장치, 또는 발광 소자로서 초소형 발광 다이오드 소자(또는 마이크로 발광 다이오드 소자, micro light emitting diode element)를 포함할 수 있다.
최근에는 발광 표시 장치를 포함한 헤드 장착형 디스플레이(head mounted display)가 개발되고 있다. 헤드 장착형 디스플레이(Head Mounted Display, HMD)는 안경이나 헬멧 형태로 착용하여 사용자의 눈앞 가까운 거리에 초점이 형성되는 가상현실(Virtual Reality, VR) 또는 증강현실(Augmented Reality)의 안경형 모니터 장치이다.
헤드 장착형 디스플레이에는 마이크로 발광 다이오드 소자를 포함하는 고해상도의 초소형 발광 다이오드 표시 패널이 적용된다.
발광하는 초소형 발광 다이오드 소자들을 이용한 표시 장치를 제공하고자 하는 것이다.
적색의 광을 발광하는 초소형 발광 다이오드 소자의 경우, 전류 밀도가 높을수록 발광 효율이 낮아지게 된다. 전류 밀도를 낮추기 위해서 적색 발광 다이오드 소자의 면적을 넓게 형성할 수 있으며, 이에 따라 발광 효율이 높은 발광 다이오드 소자를 이용한 표시 장치를 구현할 수 있다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 본 발명이 속한 기술분야의 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되며 복수의 발광 영역들을 구획하는 격벽, 상기 기판 상에서 상기 격벽에 의해 구획되는 제1 발광 영역, 제2 발광 영역, 및 제3 발광 영역을 포함하는 복수의 발광 영역들, 상기 제1 발광 영역에 배치되며, 제1 광을 방출하는 제1 발광 소자, 상기 제2 발광 영역에 배치되며, 제2 광을 방출하는 제2 발광 소자, 및 상기 제3 발광 영역에 배치되며, 제3 광을 방출하는 제3 발광 소자를 포함하고, 상기 제1 발광 영역의 면적은 상기 제1 발광 소자의 면적보다 넓고, 상기 제1 발광 영역의 면적은 상기 제2 발광 영역 및 상기 제3 발광 영역의 면적보다 넓다.
표시 장치는 상기 제1 발광 영역과 상기 제3 발광 영역 사이의 최소 거리를 제1 거리로 정의하고, 상기 제2 발광 영역과 상기 제3 발광 영역 사이의 최소 거리를 제2 거리로 정의하는 경우, 상기 제1 거리와 상기 제2 거리는 동일할 수 있다.
표시 장치는 제1 발광 영역의 중심점과 제3 발광 영역의 중심점 사이의 거리를 제1 중심 거리로 정의하고, 제2 발광 영역의 중심점과 제3 발광 영역의 중심점 사이의 거리를 제2 중심 거리로 정의하는 경우, 제1 중심 거리는 제2 중심 거리보다 짧을 수 있다.
제1 광은 적색 파장 대역의 광일 수 있다.
상기 복수의 발광 영역들은, 상기 제1 발광 소자를 포함하는 제4 발광 영역, 및 상기 제2 발광 소자를 포함하며, 상기 제4 발광 영역의 면적보다 넓은 면적을 갖는 제5 발광 영역을 더 포함하고, 상기 제4 발광 영역과 상기 제3 발광 영역 사이의 최소 거리를 제3 거리로 정의하고, 상기 제5 발광 영역과 상기 제3 발광 영역 사이의 최소 거리를 제4 거리로 정의하는 경우, 상기 제3 거리와 상기 제4 거리는 동일할 수 있다.
상기 제1 거리, 상기 제2 거리, 상기 제3 거리, 및 상기 제4 거리는 동일할 수 있다.
상기 복수의 발광 영역들은, 상기 제1 발광 소자를 포함하는 제4 발광 영역, 및 상기 제2 발광 소자를 포함하며, 상기 제4 발광 영역의 면적보다 넓은 면적을 갖는 제5 발광 영역을 더 포함하고, 상기 제4 발광 영역의 중심점과 상기 제3 발광 영역의 중심점 사이의 거리를 제3 중심 거리로 정의하고, 상기 제5 발광 영역의 중심점과 상기 제3 발광 영역의 중심점 사이의 거리를 제4 중심 거리로 정의하는 경우, 상기 제3 중심 거리는 상기 제4 중심 거리보다 짧을 수 있다.
상기 제1 중심 거리는 상기 제3 중심 거리와 동일하고, 상기 제2 중심 거리는 상기 제4 중심 거리와 동일할 수 있다.
표시 장치는 상기 격벽과 중첩하는 복수의 공통 연결 전극들, 상기 복수의 발광 영역들 각각에 배치되는 화소 전극, 및 상기 제1 발광 소자, 상기 제2 발광 소자, 상기 제3 발광 소자, 및 상기 격벽 상에 배치되는 공통 전극을 포함하고, 상기 공통 연결 전극은 화소 회로부와 적어도 일부 중첩할 수 있다.
상기 제1 발광 소자의 일 방향의 폭은 상기 제2 발광 소자의 일 방향의 폭 및 상기 제3 발광 소자의 일 방향의 폭보다 클 수 있다.
상기 제1 발광 소자와 상기 격벽 사이의 거리, 상기 제2 발광 소자와 상기 격벽 사이의 거리, 및 상기 제3 발광 소자와 상기 격벽 사이의 거리는 동일할 수 있다.
상기 제1 발광 소자의 일 방향의 폭, 상기 제2 발광 소자의 일 방향의 폭, 및 상기 제3 발광 소자의 일 방향의 폭은 서로 동일하고, 상기 제1 발광 소자와 상기 격벽 사이의 거리는 상기 제2 발광 소자와 상기 격벽 사이의 거리, 및 상기 제3 발광 소자와 상기 격벽 사이의 거리보다 클 수 있다.
상기 다른 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 기 기판 상에 배치되는 화소 전극, 상기 기판 상에 배치되며, 상기 화소 전극과 떨어져 배치되는 공통 연결 전극, 상기 화소 전극 상에 배치되는 발광 소자, 상기 공통 연결 전극 상에 배치되는 제1 연결 전극, 및 상기 제1 연결 전극 상에 배치되는 격벽을 구비하고, 상기 제1 연결 전극의 상면의 적어도 일부는 상기 격벽에 의해 덮이지 않고 노출되며, 상기 격벽에 의해 덮이지 않고 노출된 상기 제1 연결 전극의 상면에 연결되는 공통 전극을 더 구비한다.
표시 장치는 상기 발광 소자의 측면, 상기 제1 연결 전극의 측면, 및 상기 격벽의 상면과 측면에 배치되는 제1 절연막을 더 구비할 수 있다.
상기 공통 전극은 상기 발광 소자의 상면과 상기 제1 절연막 상에 배치될 수 있다.
상기 발광 소자는 순차적으로 적층되는 제1 반도체층, 활성층, 및 제2 반도체층을 포함할 수 있다.
상기 발광 소자의 높이는 상기 격벽의 높이와 동일할 수 있다.
상기 다른 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 격벽, 상기 격벽에 의해 구획되는 제1 발광 영역, 제2 발광 영역, 및 제3 발광 영역을 포함하는 복수의 발광 영역들, 및 상기 복수의 발광 영역들 각각과 떨어져 배치되는 복수의 공통 연결 영역들을 포함하고, 상기 복수의 공통 연결 영역들 중에서 제1 공통 연결 영역과 인접한 상기 제1 발광 영역의 중심점 사이의 거리는, 상기 제1 공통 연결 영역과 인접한 상기 제2 발광 영역의 중심점 사이의 거리와 동일하다.
상기 제1 발광 영역과 상기 제2 발광 영역은 제1 방향으로 배열되고, 상기 제2 발광 영역과 상기 제3 발광 영역은 상기 제1 방향 대비 비스듬하게 기울어진 제1 대각 방향으로 배열되며, 상기 제1 발광 영역과 상기 제3 발광 영역은 상기 제1 대각 방향과 교차하는 제2 대각 방향으로 배열될 수 있다.
상기 기판 상에서 상기 격벽에 의해 구획되며, 상기 제2 발광 영역 및 상기 제3 발광 영역과 상기 제1 대각 방향으로 배열되는 제4 발광 영역, 및 상기 기판 상에서 상기 격벽에 의해 구획되며, 상기 제1 발광 영역 및 상기 제3 발광 영역과 상기 제2 대각 방향으로 배열되는 제5 발광 영역을 더 포함할 수 있다.
상기 복수의 공통 연결 영역들 중에서 상기 제1 발광 영역과 상기 제4 발광 영역 사이에 배치되는 제2 공통 연결 영역과 상기 제3 발광 영역 사이의 최소 거리는, 상기 제2 발광 영역과 상기 제5 발광 영역 사이에 배치되는 제3 공통 연결 영역과 상기 제3 발광 영역 사이의 최소 거리보다 길 수 있다.
상기 복수의 공통 연결 영역들은 상기 제4 발광 영역과 상기 제5 발광 영역 사이에 배치되는 제4 공통 연결 영역을 더 포함하고, 상기 제1 공통 연결 영역, 상기 제2 공통 연결 영역, 상기 제3 공통 연결 영역, 및 상기 제4 공통 연결 영역은 마름모 형태로 배열될 수 있다.
실시예들에 따른 표시 장치에 의하면, 적색의 광을 발광하는 초소형 발광 다이오드에 의해 발광되는 광의 면적을 넓게 형성함으로서 발광 효율이 높은 표시 장치를 제공할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 레이아웃 도이다.
도 2는 도 1의 A 영역을 상세히 보여주는 레이아웃 도이다.
도 3은 제1 광의 메인 피크 파장, 제2 광의 메인 피크 파장, 및 제3 광의 메인 피크 파장의 일 예를 보여주는 그래프이다.
도 4는 일 실시예에 따른 표시 장치의 화소 회로도이다.
도 5는 일 실시예에 따른 표시 패널의 화소의 평면 배치도이다.
도 6a는 다른 실시예에 따른 표시 패널의 화소의 평면 배치도이다.
도 6b는 도 6a를 확대한 평면 배치도이다.
도 7은 도 6a의 II-II’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 8은 도 6a의 III-III’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 9는 일 실시예에 따른 발광 소자의 확대 단면도이다.
도 10은 일 실시예에 따른 격벽의 확대 단면도이다.
도 11은 도 6a의 II-II’를 따라 절단한 표시 패널의 다른 예를 보여주는 단면도이다.
도 12는 도 6a의 III-III’를 따라 절단한 표시 패널의 다른 예를 보여주는 단면도이다.
도 13 내지 도 25는 일 실시예에 따른 표시 패널의 화소의 다양한 평면 배치도의 예시이다.
도 26은 다른 실시예에 따른 표시 패널의 화소의 평면 배치도이다.
도 27은 또 다른 실시예에 따른 표시 패널의 화소의 평면 배치도이다.
도 28은 도 27의 IV-IV’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 29는 도 27의 IV-IV’를 따라 절단한 표시 패널의 다른 예를 보여주는 단면도이다.
도 30 내지 도 42은 일 실시예에 따른 표시 패널의 화소의 다양한 평면 배치도의 예시이다.
도 43은 다른 실시예에 따른 표시 장치의 단면도이다.
도 44는 일 실시예에 따른 표시 장치를 포함하는 가상 현실 장치를 보여주는 예시 도면이다.
도 45는 일 실시예에 따른 표시 장치를 포함하는 스마트 기기를 보여주는 예시 도면이다.
도 46은 일 실시예에 따른 표시 장치를 포함하는 자동차 계기판과 센터페시아를 보여주는 일 예시 도면이다.
도 47은 일 실시예에 따른 표시 장치를 포함하는 투명표시장치를 보여주는 일 예시 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(element) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참조하여 구체적인 실시예들에 대하여 설명한다.
도 1은 일 실시예에 따른 표시 장치의 레이아웃 도이고, 도 2는 도 1의 A 영역을 상세히 보여주는 레이아웃 도이고, 도 3은 제1 광의 메인 피크 파장, 제2 광의 메인 피크 파장, 및 제3 광의 메인 피크 파장의 일 예를 보여주는 그래프이다.
도 1 내지 도 3에서는 일 실시예에 따른 표시 장치(1)가 발광 소자(LE)로서 초소형 발광 다이오드(마이크로 또는 나노 발광 다이오드)를 포함하는 초소형 발광 다이오드 표시 장치(마이크로 또는 나노 발광 다이오드 표시 장치)인 것을 중심으로 설명하였으나, 본 명세서의 실시예는 이에 한정되지 않는다.
또한, 도 1 내지 도 3에서 제1 방향(DR1)은 표시 패널(10)의 가로 방향을 가리키고, 제2 방향(DR2)은 표시 패널(10)의 세로 방향을 가리키며, 제3 방향(DR3)은 표시 패널(10)의 두께 방향 또는 반도체 회로 기판(110)의 두께 방향을 가리킨다. 이 경우, "좌", "우", "상", "하"는 표시 패널(10)을 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"은 제1 방향(DR1)의 일측, "좌측"은 제1 방향(DR1)의 타측, "상측"은 제2 방향(DR2)의 일측, "하측"은 제2 방향(DR2)의 타측을 나타낸다. 또한, "상부"는 제3 방향(DR3)의 일측을 가리키고, "하부"는 제3 방향(DR3)의 타측을 가리킨다.
도 1 내지 도 3을 참조하면, 일 실시예에 따른 표시 장치는 표시 영역(DA)과 비표시 영역(NDA)을 포함하는 표시 패널(10)을 구비한다.
표시 패널(10)은 제1 방향(DR1)의 장변과 제2 방향(DR2)의 단변을 갖는 사각형의 평면 형태를 가질 수 있다. 다만, 표시 패널(10)의 평면 형태는 이에 한정되지 않으며, 사각형 이외의 다른 다각형, 원형, 타원형 또는 비정형의 평면 형태를 가질 수 있다.
표시 영역(DA)은 화상이 표시되는 영역이고, 비표시 영역(NDA)은 화상이 표시되지 않는 영역일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 주변을 둘러싸도록 배치될 수 있다.
표시 패널(10)의 표시 영역(DA)은 복수의 화소(PX)들을 포함할 수 있다. 화소(PX)는 화이트 광을 표시할 수 있는 최소 발광 단위로 정의될 수 있다.
복수의 화소(PX)들 각각은 광을 발광하는 복수의 발광 영역들(EA_R, EA_B, EA_G1, EA_G2)을 포함할 수 있다. 일 실시예에서, 복수의 화소(PX)들은 4개의 발광 영역들(EA_R, EA_B, EA_G1, EA_G2)을 포함할 수 있다. 복수의 발광 영역들(EA_R, EA_B, EA_G1, EA_G2)은 적색 발광 영역(EA_R), 청색 발광 영역(EA_B), 제1 녹색 발광 영역(EA_G1), 및 제2 녹색 발광 영역(EA_G2)을 포함할 수 있다. 다른 예를 들어, 복수의 화소(PX)들은 각각 적색 발광 영역(EA_R), 청색 발광 영역(EA_B), 및 제1 녹색 발광 영역(EA_G1)로 이루어진 3개의 발광 영역들(EA_R, EA_B, EA_G1)을 포함할 수 있다. 발광 영역들(EA_R, EA_B, EA_G1, EA_G2) 각각은 서로 다른 광을 발광하는 발광 소자들(LE1, LE2, LE3)을 포함할 수 있다. 도 2에서는 발광 소자들(LE1, LE2, LE3)이 원형의 평면 형태를 갖는 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 예를 들어, 발광 소자들(LE1, LE2, LE3)은 사각형을 포함한 다각형 또는 타원형의 형태를 가질 수 있다.
적색 발광 영역(EA_G)은 제1 광을 발광하는 제1 발광 소자(LE1)를 포함할 수 있다. 제1 발광 영역(EA1)은 제1 발광 소자(LE1)로부터 출력된 제1 광을 그대로 출력할 수 있다. 제1 광은 적색 파장 대역의 광일 수 있다. 예를 들어, 제1 광의 메인 피크 파장(R-peak)은 도 3의 (c)와 같이 대략 600㎚ 내지 750㎚에 위치할 수 있으나, 본 명세서의 실시예는 이에 한정되지 않고, 제1 발광 영역(EA1)이 제2 광 또는 제3 광을 발광할 수도 있다. 후술하겠지만, 적색 파장 대역의 광은 발광 효율이 낮기 때문에, 전류밀도를 낮추기 위해 넓은 면적의 적색 발광 영역, 또는 적색 발광 소자가 요구된다.
청색 발광 영역(EA_B)은 제2 광을 발광하는 제2 발광 소자(LE2)를 포함할 수 있다. 제2 발광 영역(EA2)은 제2 발광 소자(LE2)로부터 출력된 제2 광을 그대로 출력할 수 있다. 제2 광은 청색 파장 대역의 광일 수 있다. 예를 들어, 제2 광의 메인 피크 파장(B-peak)은 도 3의 (a)와 같이 대략 370㎚ 내지 460㎚에 위치할 수 있으나, 본 명세서의 실시예는 이에 한정되지 않고, 제2 발광 영역(EA2)이 제1 광 또는 제2 광을 발광할 수도 있다
제1 및 제2 녹색 발광 영역(EA_G1, EA_G2)은 제3 광을 발광하는 제3 발광 소자(LE3)를 포함할 수 있다. 제3 발광 영역(EA3)은 제3 발광 소자(LE3)로부터 출력된 제3 광을 그대로 출력할 수 있다. 제3 광은 녹색 파장 대역의 광일 수 있다. 예를 들어, 제3 광의 메인 피크 파장(G-peak)은 도 3의 (b)와 같이 대략 480㎚ 내지 560㎚에 위치할 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
다른 예를 들어, 제2 녹색 발광 영역(EA_G2)은 제4 광을 발광할 수도 있다. 제4 광은 노란색 파장 대역의 광일 수 있다. 즉, 제4 광의 메인 피크 파장은 대략 550㎚ 내지 600㎚에 위치할 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
표시 패널(10)의 비표시 영역(NDA)은 제1 공통 전압 공급 영역(CVA1), 제2 공통 전압 공급 영역(CVA2), 제1 패드부(PDA1), 및 제2 패드부(PDA2)를 포함할 수 있다.
제1 공통 전압 공급 영역(CVA1)은 제1 패드부(PDA1)와 표시 영역(DA) 사이에 배치될 수 있다. 제2 공통 전압 공급 영역(CVA2)은 제2 패드부(PDA2)와 표시 영역(DA) 사이에 배치될 수 있다. 제1 공통 전압 공급 영역(CVA1)과 제2 공통 전압 공급 영역(CVA2) 각각은 공통 전극(CE)에 연결되는 복수의 공통 전압 공급부(CVS)들을 포함할 수 있다. 공통 전압은 복수의 공통 전압 공급부(CVS)들을 통해 공통 전극(CE)에 공급될 수 있다.
제1 공통 전압 공급 영역(CVA1)의 복수의 공통 전압 공급부(CVS)들은 제1 패드부(PDA1)의 제1 패드(PD1)들 중 어느 하나에 전기적으로 연결될 수 있다. 즉, 제1 공통 전압 공급 영역(CVA1)의 복수의 공통 전압 공급부(CVS)들은 제1 패드부(PDA1)의 제1 패드(PD1)들 중 어느 하나로부터 공통 전압을 공급받을 수 있다.
제2 공통 전압 공급 영역(CVA2)의 복수의 공통 전압 공급부(CVS)들은 제2 패드부(PDA2)의 제2 패드(PD2)들 중 어느 하나에 전기적으로 연결될 수 있다. 즉, 제2 공통 전압 공급 영역(CVA2)의 복수의 공통 전압 공급부(CVS)들은 제2 패드부(PDA2)의 제2 패드(PD2)들 중 어느 하나로부터 공통 전압을 공급받을 수 있다.
제1 패드부(PDA1)는 표시 패널(10)의 상측에 배치될 수 있다. 제1 패드부(PDA1)는 외부의 회로 보드와 연결되는 제1 패드(PD1)들을 포함할 수 있다.
제2 패드부(PDA2)는 표시 패널(10)의 하측에 배치될 수 있다. 제2 패드부(PDA2)는 외부의 회로 보드와 연결되기 위한 제2 패드들을 포함할 수 있다. 제2 패드부(PDA2)는 생략될 수 있다.
도 4는 일 실시예에 따른 표시 장치의 화소 회로도이다.
도 4를 참조하면, 복수의 화소(PX) 각각은 발광 소자(LE)와 발광 소자(LE)의 발광량을 제어하는 화소 회로부(PXC)를 포함할 수 있다.
발광 소자(LE)는 구동 전류(Ids)에 따라 발광한다. 발광 소자(LE)의 발광량은 구동 전류(Ids)에 비례할 수 있다. 발광 소자(LE)는 애노드 전극, 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 배치된 무기 반도체를 포함하는 무기 발광 소자일 수 있다. 예를 들어, 발광 소자(LE)는 마이크로 발광 다이오드(micro light emitting diode)일 수 있다.
발광 소자(LE)의 애노드 전극은 구동 트랜지스터(DT)의 소스 전극에 접속되고, 캐소드 전극은 고전위 전압보다 낮은 저전위 전압이 공급되는 제2 전원 라인(VSL)에 접속될 수 있다. 도 4의 회로도에서는 발광 소자(LE)의 애노드 전극이 화소 전극(도 7의 '111')이고, 캐소드 전극은 공통 전극(도 7의 'CE')인 경우를 예시한다.
구동 트랜지스터(DT)는 게이트 전극과 소스 전극의 전압 차에 따라 제1 전원 전압이 공급되는 제1 전원 라인(VDL)으로부터 발광 소자(LE)로 흐르는 전류를 조정한다. 구동 트랜지스터(DT)의 게이트 전극은 제1 트랜지스터(ST1)의 제1 전극에 접속되고, 소스 전극은 발광 소자(LE)의 애노드 전극에 접속되며, 드레인 전극은 고전위 전압이 인가되는 제1 전원 라인(VDL)에 접속될 수 있다.
제1 트랜지스터(ST1)는 스캔 라인(SL)의 스캔 신호에 의해 턴-온되어 데이터 라인(DL)을 구동 트랜지스터(DT)의 게이트 전극에 접속시킨다. 제1 트랜지스터(ST1)의 게이트 전극은 스캔 라인(SL)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속되며, 제2 전극은 데이터 라인(DL)에 접속될 수 있다.
제2 트랜지스터(ST2)는 센싱 신호 라인(SSL)의 센싱 신호에 의해 턴-온되어 초기화 전압 라인(VIL)을 구동 트랜지스터(DT)의 소스 전극에 접속시킨다. 제2 트랜지스터(ST2)의 게이트 전극은 센싱 신호 라인(SSL)에 접속되고, 제1 전극은 초기화 전압 라인(VIL)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 소스 전극에 접속될 수 있다.
제1 및 제2 트랜지스터들(ST1, ST2) 각각의 제1 전극은 소스 전극이고, 제2 전극은 드레인 전극일 수 있으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 제1 및 제2 트랜지스터들(ST1, ST2) 각각의 제1 전극은 드레인 전극이고, 제2 전극은 소스 전극일 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차전압을 저장한다.
다만, 이는 단지 예시일 뿐이며, 화소 회로부(PXC)는 복수의 트랜지스터를 더 포함하는 구조로 이루어질 수 있다.
또한, 도 4에서는 구동 트랜지스터(DT)와 제1 및 제2 트랜지스터들(ST1, ST2)이 NMOS 트랜지스터인 경우를 예시하였지만, 트랜지스터는 일부 또는 전부가 PMOS 트랜지스터로 제공될 수도 있다.
도 5는 일 실시예에 따른 표시 패널의 화소의 평면 배치도이다.
도 5를 참조하면, 일 실시예에 따른 표시 패널(10a)의 복수의 화소(PX)들 각각은 4개의 발광 영역(EA)과 공통 연결 영역(CA)을 포함할 수 있다. 본 명세서에서, 적색 발광 영역(EA_G)은 제1 발광 영역(EA1) 또는 제4 발광 영역(EA4)으로 지칭되며, 청색 발광 영역(EA_B)은 제2 발광 영역(EA2) 또는 제5 발광 영역(EA5)으로 지칭되며, 제1 및 제2 녹색 발광 영역(EA_G1, EA_G2)은 제3 발광 영역(EA3)으로 지칭된다.
복수의 화소(PX)들 각각은 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 이웃하는 2개의 제3 발광 영역(EA3)을 포함할 수 있다.
제1 발광 영역(EA1)과 제4 발광 영역(EA4)은 제1 광인 적색 파장 대역의 광을 발광하는 영역일 수 있다. 제1 발광 영역(EA1)과 제4 발광 영역(EA4)은 제1 발광 소자(LE1)를 포함할 수 있다.
제2 발광 영역(EA2)과 제5 발광 영역(EA5)은 제2 광인 청색 파장 대역의 광을 발광하는 영역일 수 있다. 제2 발광 영역(EA2)과 제5 발광 영역(EA5)은 제2 발광 소자(LE2)를 포함할 수 있다.
제3 발광 영역(EA3)은 제3 광인 녹색 파장 대역의 광을 발광하는 영역일 수 있다. 제3 발광 영역(EA3)은 제3 발광 소자(LE3)를 포함할 수 있다.
복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각은 격벽(PW)에 의해 구획될 수 있다. 격벽(PW)은 복수의 발광 소자들(LE1, LE2, LE3) 각각을 둘러싸도록 배치될 수 있다. 격벽(PW)은 복수의 발광 소자들(LE1, LE2, LE3) 과 떨어져 배치될 수 있다. 격벽(PW)은 메쉬 형태, 그물망 형태 또는 격자 형태의 평면 형태를 가질 수 있다.
도 5에서는 격벽(PW)에 의해 정의되는 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각이 원형의 평면 형태를 갖는 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 예를 들어, 격벽(PW)에 의해 정의되는 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각은 삼각형, 사각형, 오각형, 육각형, 및 팔각형과 같은 다각형, 타원형, 또는 비정형의 평면 형태를 가질 수 있다.
이하, 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5)과 복수의 발광 소자들(LE1, LE2, LE3)의 배치 관계에 대해 설명한다.
일 실시예에서, 제1 방향(DR1)을 따라 제1 행을 이루며 제1 발광 영역(EA1)과 제2 발광 영역(EA2)이 교대 배열되고, 그에 인접하는 제2 행은 제1 방향(DR1)을 따라 제3 발광 영역(EA3)이 교대 배열될 수 있다. 제2 행에 속하는 제3 발광 영역(EA3)은 제1 행에 속하는 제1 및 제2 발광 영역(EA1, EA2)에 대해 제1 방향(DR1)으로 엇갈려 배치될 수 있다. 제2 행에 속하는 제3 발광 영역(EA3)의 개수는 제1 행에 속하는 제1 발광 영역(EA1) 또는 제2 발광 영역(EA2)의 개수의 2배일 수 있다.
제2 행에 인접하는 제3 행은 제1 방향(DR1)을 따라 제4 발광 영역(EA4)과 제5 발광 영역(EA5)이 교대 배열될 수 있다. 제3 행에 속하는 제4 발광 영역(EA4) 및 제5 발광 영역(EA5)은 제1 행에 속하는 제1 발광 영역(EA1) 및 제2 발광 영역(EA2)과 실질적으로 동일할 수 있다.
다시 말해, 제1 발광 영역(EA1)과 제2 발광 영역(EA2)은 제1 방향(DR1)으로 배열되며, 제4 발광 영역(EA4)과 제5 발광 영역(EA5)은 제1 방향(DR1)으로 배열될 수 있다. 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4)은 제1 대각 방향(DDR1)으로 배열되며, 제1 발광 영역(EA1), 제3 발광 영역(EA3), 및 제5 발광 영역(EA5)은 제2 대각 방향(DDR2)으로 배열될 수 있다. 제1 대각 방향(DDR1)은 제1 방향(DR1)과 제2 방향(DR2) 사이로 비스듬하게 기울어진 방향이고, 제2 대각 방향(DDR2)은 제1 대각 방향(DDR1)과 직교하는 방향일 수 있다. 예를 들어, 제1 대각 방향(DDR1)은 제1 방향(DR1) 미치 제2 방향(DR2)과 45° 기울어진 방향일 수 있으나, 이에 한정되지 않는다.
각 발광 영역들에 포함된 발광 소자들(LE1, LE2, LE3)의 배치 관계는 발광 영역들의 배치 관계와 동일할 수 있다. 구체적으로, 제1 방향(DR1)을 따라 제1 행을 이루며 제1 발광 소자(LE1)와 제2 발광 소자(LE2)가 교대 배열되고, 그에 인접하는 제2 행은 제1 방향(DR1)을 따라 제3 발광 소자(LE3)가 교대 배열될 수 있다. 제2 행에 속하는 제3 발광 소자(LE3)는 제1 행에 속하는 제1 및 제2 발광 소자(LE1, LE2)에 대해 제1 방향(DR1)으로 엇갈려 배치될 수 있다. 제2 행에 인접하는 제3 행에서 다시 제1 방향(DR1)을 따라 제1 발광 소자(LE1)와 제2 발광 소자(LE2)가 교대 배열될 수 있다.
마찬가지로, 제2 방향(DR2)을 따라 제1 열을 이루며 제1 발광 영역(EA1)과 제4 발광 영역(EA4)이 교대 배열되고, 그에 인접하는 제2 열은 제2 방향(DR2)을 따라 제3 발광 영역(EA3)이 교대 배열될 수 있다. 제2 열에 속하는 제3 발광 영역(EA3)은 제1 열에 속하는 제1 및 제4 발광 영역(EA1, EA4)에 대해 제2 방향(DR2)으로 엇갈려 배치될 수 있다. 제2 열에 속하는 제3 발광 영역(EA3)의 개수는 제1 열에 속하는 제1 발광 영역(EA1) 또는 제4 발광 영역(EA4)의 개수의 2배일 수 있다. 제2 열에 인접하는 제3 열은 제2 방향(DR2)을 따라 제2 발광 영역(EA2)과 제5 발광 영역(EA5)이 교대 배열될 수 있다. 제3 열에 속하는 제2 발광 영역(EA2)과 제5 발광 영역(EA5)은 제2열에 속하는 제3 발광 영역(EA3)과 제2 방향(DR2)으로 엇갈려 배치될 수 있다.
일 실시예에 따른 표시 패널(10a)에서는, 제1 열에 제1 광을 발광하는 제1 발광 소자(LE1)가 반복 배열되며, 제3 열에 제2 광을 발광하는 제2 발광 소자(LE2)가 반복 배열되는 것을 예시하였지만, 이에 한정되지 않는다. 예를 들어, 제1 열에서 제1 발광 소자(LE1)와 제2 발광 소자(LE2)가 교대 배열될 수 있고, 제3 열에서 제1 발광 소자(LE1)와 제2 발광 소자(LE2)가 교대 배열될 수 있다.
한편, 각 발광 영역의 면적은 상이할 수 있다. 예를 들어, 제1 발광 영역(EA1)의 면적, 제2 발광 영역(EA2)의 면적, 및 제3 발광 영역(EA3)의 면적은 상이하고, 제1 발광 영역(EA1)의 면적은 제4 발광 영역(EA4)의 면적과 동일하고, 제2 발광 영역(EA2)의 면적은 제5 발광 영역(EA5)의 면적과 동일할 수 있다. 구체적으로, 제1 발광 영역(EA1) 및 제4 발광 영역(EA4)의 면적은 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제5 발광 영역(EA5)의 면적보다 넓을 수 있다.
즉, 적색 파장 대역의 광인 제1 광의 발광 효율을 높이기 위해, 제1 발광 영역(EA1) 및 제4 발광 영역(EA4)의 면적을 크게 형성하여 적색 광의 발광 효율을 높일 수 있다. 발광 영역의 면적이 클수록 전류 밀도는 낮아지기 때문에 발광 효율이 증가한다.
공통 연결 영역(CA)에는 공통 연결 전극(도 7의 '113')이 배치될 수 있다. 공통 연결 영역(CA)은 공통 연결 전극(113)과 공통 전극(CE)이 서로 연결되는 영역일 수 있다. 공통 연결 전극(113)은 공통 연결 영역(CA)에서 화소 회로부(PXC)의 제2 전원 라인(VSL)과 전기적으로 연결될 수 있다. 즉, 공통 연결 전극(113)은 공통 연결 영역(CA)을 통해 공통 전압을 제공받을 수 있다.
공통 연결 영역(CA)은 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5)의 일 방향 일측 또는 타측에 배치될 수 있다. 일 방향은 제1 방향(DR1) 또는 제2 방향(DR2)일 수 있다.
복수의 공통 연결 영역(CA)들은 제1 발광 영역(EA1)과 제2 발광 영역(EA2) 사이에 배치되는 제1 공통 연결 영역(도 6a의 'CA1'), 제1 발광 영역(EA1)과 제4 발광 영역(EA4) 사이에 배치되는 제2 공통 연결 영역(도 6a의 'CA2'), 제2 발광 영역(EA2)과 제5 발광 영역(EA5) 사이에 배치되는 제3 공통 연결 영역(도 6a의 'CA3'), 및 제4 발광 영역(EA4)과 제5 발광 영역(EA5) 사이에 배치되는 제4 공통 연결 영역(도 6a의 'CA4')을 포함할 수 있다.
제1 행에서, 제1 발광 영역(EA1), 제1 공통 연결 영역(CA1), 및 제2 발광 영역(EA2)이 교대 배열될 수 있다. 제2 행에서, 제2 공통 연결 영역(CA2), 제3 발광 영역(EA3), 및 제3 공통 연결 영역(CA3)이 교대 배열될 수 있다. 제3 행에서, 제4 발광 영역(EA4), 제4 공통 연결 영역(CA4), 및 제5 발광 영역(EA5)이 교대 배열될 수 있다.
복수의 공통 연결 영역(CA)들은 가상의 사각형(VS)의 가상의 중심점(CP)을 중심으로 하는 마름모 형태의 배열을 가질 수 있다. 복수의 공통 연결 영역(CA)들은 가상의 사각형(VS)의 가상의 중심점(CP)을 기준으로 서로 마주보도록 배치될 수 있다.
예를 들어, 제1 공통 연결 영역(CA1)은 가상의 사각형(VS)의 가상의 중심점(CP)을 기준으로 제4 공통 연결 영역(CA4)과 마주보도록 배치되고, 제2 공통 연결 영역(CA2)은 가상의 사각형(VS)의 가상의 중심점(CP)을 기준으로 제3 공통 연결 영역(CA3)과 마주보도록 배치될 수 있다. 제1 공통 연결 영역(CA1), 제2 공통 연결 영역(CA2), 제3 공통 연결 영역(CA3), 및 제4 공통 연결 영역(CA4)은 마름모 형태로 배열될 수 있다.
제1 공통 연결 영역(CA1)과 인접한 제1 발광 영역(EA1)의 중심점(C1) 사이의 거리는 제1 공통 연결 영역(CA1)과 인접한 제2 발광 영역(EA2)의 중심점(C2) 사이의 거리, 및 제1 공통 연결 영역(CA1)과 인접한 제3 발광 영역(EA3)의 중심점(C3a) 사이의 거리와 동일할 수 있다.
이와 달리, 제1 공통 연결 영역(CA1)과 제1 발광 영역(EA1) 사이의 최소 거리는 공통 연결 영역(CA)과 인접한 제2 발광 영역(EA2) 사이의 최소 거리보다 짧을 수 있다.
또한, 제2 공통 연결 영역(CA2)과 제3 발광 영역(EA3) 사이의 최소 거리는 제3 공통 연결 영역(CA3)과 제3 발광 영역(EA3) 사이의 최소 거리와 동일할 수 있다.
본 명세서에서 공통 연결 영역(CA)은 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각의 일 방향 일측 또는 타측에 배치된 것으로 예시하였지만, 이에 한정되지 않고 공통 연결 영역(CA)은 제2 공통 연결 영역(CA2), 제3 공통 연결 영역(CA3)과 같이 제2 행의 제3 발광 영역(EA3)과만 교대 배열될 수도 있다. 공통 연결 영역(CA)의 배치는 이에 한정되지 않는다.
각각의 발광 영역(EA)들은 서로 다른 광 또는 동일한 광을 발광하는 발광 소자(LE)를 포함하므로, 제1 발광 소자(LE1)와 제2 발광 소자(LE2) 사이에 공통 연결 영역(CA)의 공통 연결 전극(113)이 배치될 수 있고, 제3 발광 소자(LE3)와 공통 연결 영역(CA)의 공통 연결 전극(113)이 교대 배열될 수 있다.
한편, 격벽(PW)에 의해 구획되는 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각의 면적은 발광 소자들(LE1, LE2, LE3) 각각의 면적보다 클 수 있다.
이하, 복수의 발광 영역들과 발광 소자들 간의 거리에 대해 설명한다.
도 5를 참조하면, 표시 패널(10a)의 제1 발광 영역(EA1)은 중심점(C1)을 포함하고, 제2 발광 영역(EA2)은 중심점(C2)을 포함하고, 제3 발광 영역(EA3)은 중심점(C3a)을 포함하고, 제4 발광 영역(EA4)은 중심점(C4)을 포함하고, 제5 발광 영역(EA5)은 중심점(C5)을 포함할 수 있다.
제1 발광 영역(EA1)의 중심점(C1), 제2 발광 영역(EA2)의 중심점(C2), 제4 발광 영역(EA4)의 중심점(C4), 제5 발광 영역(EA5)의 중심점(C5)을 연장하여 가상의 사각형(VS)을 형성할 수 있다. 다시 말해, 가상의 사각형(VS)의 각 꼭지점은 제1, 제2, 제4, 및 제5 발광 영역(EA1, EA2, EA4, EA5)의 중심점(C1, C2, C4, C5)일 수 있고, 가상의 사각형(VS)은 각 중심점을 이은 가상의 사각형일 수 있다. 가상의 사각형(VS)은 직사각형, 마름모, 정사각형 등 다양하게 변형될 수 있다.
가상의 사각형(VS)의 서로 마주보는 꼭지점을 연결하는 두개의 직선의 교차점은 가상의 중심점(CP)으로 정의된다. 제1 발광 영역(EA1)의 중심점(C1)과 제5 발광 영역(EA5)의 중심점(C5)은 가상의 중심점(CP)을 기준으로 서로 마주보며, 제2 발광 영역(EA2)의 중심점(C2)과 제4 발광 영역(EA4)의 중심점(C4)은 가상의 중심점(CP)을 기준으로 서로 마주볼 수 있다.
일 실시예에 따른 표시 패널(10a)에서, 제3 발광 영역(EA3)의 중심점(C3a)은 가상의 사각형(VS)의 가상의 중심점(CP)과 중첩할 수 있다.
이 경우, 제1 발광 영역(EA1)의 중심점(C1)과 제3 발광 영역(EA3)의 중심점(C3a) 사이의 거리를 제1 중심 거리(L1a)로 정의하고, 제2 발광 영역(EA2)의 중심점(C2)과 제3 발광 영역(EA3)의 중심점(C3a) 사이의 거리를 제2 중심 거리(L2a)로 정의하는 경우, 제1 중심 거리(L1a)는 제2 중심 거리(L2a)와 동일할 수 있다.
마찬가지로, 제4 발광 영역(EA4)의 중심점(C4)과 제3 발광 영역(EA3)의 중심점(C3a) 사이의 거리를 제3 중심 거리(L3a)로 정의하고, 제5 발광 영역(EA5)의 중심점(C5)과 제3 발광 영역(EA3)의 중심점(C3a) 사이의 거리를 제4 중심 거리(L4a)로 정의하는 경우, 제3 중심 거리(L3a)는 제4 중심 거리(L4a)와 동일할 수 있다.
즉, 제1 중심 거리(L1a), 제2 중심 거리(L2a), 제3 중심 거리(L3a), 및 제4 중심 거리(L4a)는 서로 동일할 수 있다.
제1 발광 영역(EA1)의 중심점(C1)은 제1 발광 소자(LE1)의 중심점과 일치하고, 제2 발광 영역(EA2)의 중심점(C2)은 제2 발광 소자(LE2)의 중심점과 일치하고, 제3 발광 영역(EA3)의 중심점(C3a)은 제3 발광 소자(LE3)의 중심점과 일치할 수 있다. 이에 따라, 제1 중심 거리(L1a)는 제1 발광 소자(LE1)의 중심점과 제3 발광 소자(LE3)의 중심점 사이의 거리일 수 있고, 제2 중심 거리(L2a)는 제2 발광 소자(LE2)의 중심점과 제3 발광 소자(LE3)의 중심점 사이의 거리일 수 있다.
한편, 서로 다른 광을 방출하는 제1 내지 제3 발광 소자(LE1, LE2, LE3)를 포함하는 발광 영역들(EA1, EA2, EA3, EA4, EA5) 간의 최소 거리는 서로 상이할 수 있다.
제1 발광 영역(EA1)과 제3 발광 영역(EA3) 사이의 최소 거리를 제1 거리(D1a)로 정의하고, 제2 발광 영역(EA2)과 제3 발광 영역(EA3) 사이의 최소 거리를 제2 거리(D2a)로 정의하는 경우, 제1 거리(D1a)는 제2 거리(D2a)보다 짧을 수 있다.
마찬가지로, 제4 발광 영역(EA4)과 제3 발광 영역(EA3) 사이의 최소 거리를 제3 거리(D3a)로 정의하고, 제5 발광 영역(EA5)과 제3 발광 영역(EA3) 사이의 최소 거리를 제4 거리(D4a)로 정의하는 경우, 제3 거리(D3a)는 제4 거리(D4a)보다 짧을 수 있다.
한편, 가상의 사각형(VS)에 인접, 또는 중첩하는 복수의 공통 연결 영역(CA)들은 가상의 사각형(VS)의 가상의 중심점(CP)과 동일한 거리만큼 이격될 수 있다.
일 실시예에 따른 표시 패널(10a)을 포함하는 표시 장치(1)는, 인접한 화소를 공유하여 색상을 표현할 수 있으므로, 작은 수의 화소로 고해상도를 구현할 수 있다.
도 6a는 다른 실시예에 따른 표시 패널의 화소의 평면 배치도이다.
도 6a를 참조하면, 본 실시예에 따른 표시 패널(10b)은 제3 발광 영역(EA3)과 그 중심점(C3b)이 가상의 사각형(VS)의 가상의 중심점(CP)과 중첩하지 않고, 이격된다는 점에서 도 5와 차이가 있다. 이밖에 도 5와 중복되는 설명은 생략하기로 한다.
구체적으로, 제3 발광 영역(EA3)의 중심점(C3b)은 제1 발광 영역(EA1)의 중심점(C1) 및 제4 발광 영역(EA4)의 중심점(C4)과 멀고, 제2 발광 영역(EA2)의 중심점(C2) 및 제5 발광 영역(EA5)의 중심점(C5)과 가까울 수 있다.
제1 발광 영역(EA1)의 중심점(C1)과 제3 발광 영역(EA3)의 중심점(C3b) 사이의 거리를 제1 중심 거리(L1b)로 정의하고, 제2 발광 영역(EA2)의 중심점(C2)과 제3 발광 영역(EA3)의 중심점(C3b) 사이의 거리를 제2 중심 거리(L2b)로 정의하는 경우, 제1 중심 거리(L1b)는 제2 중심 거리(L2b)보다 짧을 수 있다.
마찬가지로, 제4 발광 영역(EA4)의 중심점(C4)과 제3 발광 영역(EA3)의 중심점(C3b) 사이의 거리를 제3 중심 거리(L3b)로 정의하고, 제5 발광 영역(EA5)의 중심점(C5)과 제3 발광 영역(EA3)의 중심점(C3b) 사이의 거리를 제4 중심 거리(L4b)로 정의하는 경우, 제3 중심 거리(L3b)는 제4 중심 거리(L4b) 보다 짧을 수 있다.
제1 중심 거리(L1b)는 제3 중심 거리(L3b)와 동일하고, 제2 중심 거리(L2b)는 제4 중심 거리(L4b)와 동일할 수 있다.
제3 발광 영역(EA3)이 제1 발광 영역(EA1) 및 제4 발광 영역(EA4)보다 제2 발광 영역(EA2) 및 제5 발광 영역(EA5)에 근접하게 배치되기 때문에, 제1 발광 영역(EA1) 및 제4 발광 영역(EA4)의 면적이 크더라도 제1 거리(D1b), 제2 거리(D2b), 제3 거리(D3b), 및 제4 거리(D4b)는 동일할 수 있다.
한편, 복수의 공통 연결 영역(CA)들은 제1 발광 영역(EA1)과 제2 발광 영역(EA2) 사이에 배치되는 제1 공통 연결 영역(CA1), 제1 발광 영역(EA1)과 제4 발광 영역(EA4) 사이에 배치되는 제2 공통 연결 영역(CA2), 제2 발광 영역(EA2)과 제5 발광 영역(EA5) 사이에 배치되는 제3 공통 연결 영역(CA3), 및 제4 발광 영역(EA4)과 제5 발광 영역(EA5) 사이에 배치되는 제4 공통 연결 영역(CA4)을 포함할 수 있음은 앞서 설명한 바와 같다.
제1 공통 연결 영역(CA1)과 인접한 제1 발광 영역(EA1)의 중심점(C1) 사이의 거리는, 제1 공통 연결 영역(CA1)과 인접한 제2 발광 영역(EA2)의 중심점(C2) 사이의 거리와 동일하다. 이와 달리, 제1 공통 연결 영역(CA1)과 인접한 제1 발광 영역(EA1)의 중심점(C1) 사이의 거리는, 제1 공통 연결 영역(CA1)과 인접한 제3 발광 영역(EA3)의 중심점(C3b) 사이의 거리보다 짧을 수 있다.
제1 공통 연결 영역(CA1)과 제1 발광 영역(EA1) 사이의 최소 거리는 공통 연결 영역(CA)과 인접한 제2 발광 영역(EA2) 사이의 최소 거리보다 짧을 수 있다.
제2 공통 연결 영역(CA2)과 제3 발광 영역(EA3) 사이의 최소 거리는 제3 공통 연결 영역(CA3)과 제3 발광 영역(EA3) 사이의 최소 거리보다 길 수 있다.
일 실시예에 따른 표시 패널(10b)을 포함하는 표시 장치(1)는, 인접한 화소를 공유하여 색상을 표현할 수 있으므로, 작은 수의 화소로 고해상도를 구현할 수 있다.
또한, 서로 다른 광을 방출하는 제1 내지 제3 발광 소자(LE1, LE2, LE3)를 포함하는 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5)의 면적이 상이하면서도, 각 발광 영역 간의 최소 거리(즉, D1b, D2b, D3b, D4b)를 동일하게 형성할 수 있으므로, 발광 효율이 높은 표시 장치를 구현할 수 있다.
도 6b는 도 6a를 확대한 평면 배치도이고, 도 7은 도 6a의 II-II’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이고, 도 8은 도 6a의 III-III’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이고, 도 9는 일 실시예에 따른 발광 소자의 확대 단면도이고, 도 10은 일 실시예에 따른 격벽의 확대 단면도이다.
도 7 및 도 8을 참조하면, 표시 패널(10)은 반도체 회로 기판(110)과 발광 소자층(120)을 포함할 수 있다.
반도체 회로 기판(110)은 제1 기판(SUB1), 복수의 화소 회로부(PXC)들, 화소 전극(111)들, 및 공통 연결 전극(113)들을 포함할 수 있다.
제1 기판(SUB1)은 실리콘 웨이퍼 기판일 수 있다. 제1 기판(SUB1)은 단결정 실리콘으로 이루어질 수 있다.
복수의 화소 회로부(PXC)들 각각은 제1 기판(SUB1)에 배치될 수 있다. 복수의 화소 회로부(PXC)들 각각은 반도체 공정을 이용하여 형성된 CMOS(Complementary Metal-Oxide Semiconductor) 회로를 포함할 수 있다. 복수의 화소 회로부(PXC)들 각각은 반도체 공정으로 형성된 적어도 하나의 트랜지스터를 포함할 수 있다. 또한, 복수의 화소 회로부(PXC)들 각각은 반도체 공정으로 형성된 적어도 하나의 커패시터를 더 포함할 수 있다.
복수의 화소 회로부(PXC)들은 표시 영역(DA)에 배치될 수 있다. 복수의 화소 회로부(PXC)들 각각은 그에 대응되는 화소 전극(111)에 연결될 수 있다. 즉, 복수의 화소 회로부(PXC)들과 복수의 화소 전극(111)들은 일대일로 대응되게 연결될 수 있다. 복수의 화소 회로부(PXC)들 각각은 화소 전극(111)에 화소 전압 또는 애노드 전압을 인가할 수 있다.
또한, 복수의 화소 회로부(PXC)들 각각은 공통 연결 전극(113)과 연결될 수 있다. 공통 연결 전극(113) 각각은 제2 전원 라인(도 4의 'VSL')과 전기적으로 연결될 수 있다. 복수의 화소 회로부(PXC)들은 각각 그에 대응되는 공통 연결 전극(113)에 연결될 수 있으나, 이에 한정되지 않고 복수의 화소 회로부(PXC)들이 하나의 공통 연결 전극(113)에 동시에 연결될 수 있다. 복수의 화소 회로부(PXC)들 각각은 공통 연결 전극(113)에 제2 전원 라인(VSL)으로부터의 공통 전압을 인가할 수 있다.
화소 전극(111)들 각각은 그에 대응되는 화소 회로부(PXC) 상에 배치될 수 있다. 이에 따라, 발광 소자(LE)의 개별 구동이 가능할 수 있다. 화소 전극(111)들 각각은 화소 회로부(PXC)로부터 노출된 노출 전극일 수 있다. 즉, 화소 전극(111)들 각각은 화소 회로부(PXC)의 상면으로부터 돌출될 수 있다. 화소 전극(111)들 각각은 화소 회로부(PXC)와 일체로 형성될 수 있다. 화소 전극(111)들 각각은 화소 회로부(PXC)로부터 화소 전압 또는 애노드 전압을 공급받을 수 있다. 화소 전극(111)들은 알루미늄(Al)을 포함할 수 있다.
공통 연결 전극(113)들 각각은 화소 전극(111)과 떨어져 배치될 수 있다. 공통 연결 전극(113)들 각각은 화소 회로부(PXC)로부터 노출된 노출 전극일 수 있다. 즉, 공통 연결 전극(113)들 각각은 화소 회로부(PXC)의 상면으로부터 돌출될 수 있다. 공통 연결 전극(113)들은 알루미늄(Al)을 포함할 수 있다.
공통 연결 전극(113)들은 화소 회로부(PXC) 상에 배치되어 제2 전원 라인(VSL)으로부터 공통 전압을 제공받을 수 있다. 이에 따라, 공통 연결 전극(113)은 화소 회로부(PXC)의 제2 전원 라인(VSL)과 발광 소자층(120)의 공통 전극(CE)을 전기적으로 연결할 수 있다.
예를 들어, 공통 연결 전극(113)들 각각의 하부에 화소 회로부(PXC)의 제2 전원 라인(VSL)이 배치되어, 공통 연결 전극(113)들 각각이 제2 전원 라인(VSL)에 전기적으로 연결될 수 있다. 이에 따라, 공통 연결 전극(113)은 화소 회로부(PXC)의 제2 전원 라인(VSL)과 발광 소자층(120)의 공통 전극(CE)을 전기적으로 연결할 수 있다.
공통 연결 전극(113)은 격벽(PW)과 제1 기판(SUB1) 사이에 배치될 수 있다. 일 실시예에 따르면, 공통 연결 전극(113)은 공통 연결 영역(CA)에서 격벽(PW)과 제3 방향(DR3)으로 중첩할 수 있다. 공통 연결 전극(113)은 제1 연결 전극(114) 및 격벽(PW)을 통해 발광 소자층(120)의 공통 전극(CE)과 전기적으로 연결될 수 있다. 즉, 화소 회로부(PXC)의 공통 전압을 공통 전극(CE)에 제공할 수 있다.
공통 연결 영역(CA)에서, 화소 회로부(PXC)의 제2 전원 라인(VSL)은 공통 연결 전극(113), 제1 연결 전극(114), 격벽(PW)을 통해 공통 전극(CE)과 전기적으로 연결될 수 있다. 이에 따라, 공통 연결 전극(113)을 통해 공통 전극(CE)에 제공된 공통 전압은 발광 소자(LE)에 제공될 수 있다.
화소 전극(111)과 공통 연결 전극(113)은 연결 절연막(CINS)에 의해 평탄화될 수 있다. 연결 절연막(CINS)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있다.
발광 소자층(120)은 복수의 발광 영역들(EA1, EA2, EA3)을 포함하여, 광을 발광하는 층일 수 있다. 발광 소자층(120)은 제1 연결 전극(114)들, 제2 연결 전극(115)들, 복수의 발광 소자들(LE1, LE2, LE3), 제1 절연막(INS1), 격벽(PW), 제2 절연막(INS2), 공통 전극(CE), 반사막(RF)을 포함할 수 있다.
제1 연결 전극(114)들 각각은 연결 절연막(CINS) 및 그에 대응되는 공통 연결 전극(113) 상에 배치될 수 있다. 즉, 제1 연결 전극(114)들은 공통 연결 전극(113)들과 일대일로 대응하여 연결될 수 있고, 공통 연결 전극(113)들과 격벽(PW)을 전기적으로 연결할 수 있다. 제1 연결 전극(114)들은 격벽(PW)과 제3 방향(DR3)으로 중첩할 수 있고. 제1 연결 전극(114)의 상면의 적어도 일부는 격벽(PW)에 의해 덮이지 않고 노출될 수 있다.
제1 연결 전극(114)은 수평 방향에서 돌출된 부분을 포함할 수 있으나, 이에 한정된 것은 아니다. 돌출된 부분을 포함하는 경우, 제1 연결 전극(114)의 수평 방향의 폭은 격벽(PW)의 수평 방향의 폭보다 클 수 있다. 예를 들어, 수평 방향의 폭은 제1 방향(DR1)의 폭 또는 제2 방향(DR2)의 폭일 수 있다.
공통 전극(CE)과 제1 연결 전극(114)은 제1 연결 전극(114)의 수평 방향 돌출부에서 연결될 수 있다. 그러므로, 제1 연결 전극(114)이 발광 소자(LE)에 공통 전압을 제공하지 않는 경우, 수평 방향에서 돌출된 부분을 포함할 필요가 없다. 이 경우, 제1 연결 전극(114)의 수평 방향의 폭은 격벽(PW)의 수평 방향의 폭과 실질적으로 동일할 수 있다. 제2 연결 전극(115)들 각각은 연결 절연막(CINS) 및 그에 대응되는 화소 전극(111) 상에 배치될 수 있다. 즉, 제2 연결 전극(115)들은 화소 전극(111)들과 일대일로 대응하여 연결될 수 있고, 화소 전극(111)들과 발광 소자(LE)를 전기적으로 연결할 수 있다.
제1 연결 전극(114)들은 제조 공정에서 각각 공통 연결 전극(113)들과 격벽(PW)들을 접착하기 위한 본딩 금속(bonding metal)의 역할을 할 수 있고, 과 제2 연결 전극(115)들은 각각 화소 전극(111)들과 발광 소자(LE)들을 접착하기 위한 본딩 금속의 역할을 할 수 있다. 예를 들어, 제1 및 제2 연결 전극(114, 115)들은 금(Au), 구리(Cu), 알루미늄(Al), 및 주석(Sn) 중 적어도 어느 하나를 포함할 수 있다. 또는, 제1 및 제2 연결 전극(114, 115)들은 금(Au), 구리(Cu), 알루미늄(Al), 및 주석(Sn) 중 어느 하나를 포함하는 제1 층과 금(Au), 구리(Cu), 알루미늄(Al), 및 주석(Sn) 중 다른 하나를 포함하는 제2 층을 포함할 수 있다. 이 경우, 제2 층은 제1 층 상에 배치될 수 있다.
제1 연결 전극(114)의 제3 방향(DR3) 두께와 제2 연결 전극(115)의 제3 방향(DR3) 두께는 서로 상이할 수 있다. 이를 통해, 발광 소자층(120)에 포함되는 복수의 발광 소자들(LE1, LE2, LE3)과 격벽(PW)의 높이를 실질적으로 동일하게 형성할 수 있다. 그러나, 이에 제한되지 않으며, 제1 연결 전극(114)과 제2 연결 전극(115)의 높이를 동일하게 형성할 수도 있다.
제2 연결 전극(115)들 각각의 상부에는 발광 소자들(LE1, LE2, LE3)이 배치될 수 있다. 제1 발광 영역(EA1)에는 제1 발광 소자(LE1)가 배치될 수 있고, 제2 발광 영역(EA2)에는 제2 발광 소자(LE2)가 배치될 수 있고, 제3 발광 영역(EA3)에는 제3 발광 소자(LE3)가 배치될 수 있다.
제1 발광 소자(LE1)는 제1 발광 영역(EA1)에서 제2 연결 전극(115) 상에 배치될 수 있다. 제1 발광 소자(LE1)의 제3 방향(DR3)의 길이는 수평 방향의 길이보다 길 수 있다. 수평 방향의 길이는 제1 방향(DR1)의 길이 또는 제2 방향(DR2)의 길이를 가리킨다. 예를 들어, 제1 발광 소자(LE1)의 제3 방향(DR3)의 길이는 대략 1 내지 5㎛일 수 있다.
제2 발광 소자(LE2)는 제2 발광 영역(EA2)에서 제2 연결 전극(115) 상에 배치될 수 있고, 제3 발광 소자(LE3)는 제3 발광 영역(EA3)에서 제2 연결 전극(115) 상에 배치될 수 있다. 제2 발광 소자(LE2) 및 제3 발광 소자(LE3)의 제3 방향(DR3)의 길이는 제1 발광 소자(LE1)의 제3 방향(DR3)의 길이와 실질적으로 동일할 수 있다.
도 9를 참조하여, 발광 소자의 구체적인 단면구조에 대해 설명한다. 발광 소자는 마이크로 발광 다이오드(micro light emitting diode) 소자 또는 나노 발광 다이오드(nano light emitting diode)일 수 있다. 제1 발광 소자(LE1)는 제3 방향(DR3)에서 제1 반도체층(SEM1), 전자 저지층(EBL), 제1 활성층(MQW1), 초격자층(SLT), 및 2 반도체층(SEM2)을 포함할 수 있다. 제1 반도체층(SEM1), 전자 저지층(EBL), 제1 활성층(MQW1), 초격자층(SLT), 및 제2 반도체층(SEM2)은 제3 방향(DR3)으로 순차적으로 적층될 수 있다.
도시하지는 않았으나, 제2 발광 소자(LE2)는 제3 방향(DR3)에서 순차적으로 적층되는 제1 반도체층(SEM1), 전자 저지층(EBL), 제2 활성층(MQW2), 초격자층(SLT), 및 제2 반도체층(SEM2)을 포함할 수 있고, 제3 발광 소자(LE3)는 제3 방향(DR3)에서 순차적으로 적층되는 제1 반도체층(SEM1), 전자 저지층(EBL), 제3 활성층(MQW3), 초격자층(SLT), 및 제2 반도체층(SEM2)을 포함할 수 있다.
제1 내지 제3 발광 소자(LE1, LE2, LE3)의 제1 반도체층(SEM1) 각각은 제1 내지 제3 발광 영역(EA1, EA2, EA3)에서 제2 연결 전극(115) 상에 배치될 수 있다. 제1 반도체층(SEM1)은 Mg, Zn, Ca, Se, Ba 등과 같은 제1 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제1 반도체층(SEM1)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제1 반도체층(SEM1)의 두께는 대략 30 내지 200㎚일 수 있다.
제1 내지 제3 발광 소자(LE1, LE2, LE3)의 전자 저지층(EBL)은 제1 반도체층(SEM1) 상에 배치될 수 있다. 전자 저지층(EBL)은 과도한 전자가 활성층(MQW)으로 흐르는 것을 억제 또는 방지하기 위한 층일 수 있다. 예를 들어, 전자 저지층(EBL)은 p형 Mg로 도핑된 p-AlGaN일 수 있다. 전자 저지층(EBL)의 두께는 대략 10 내지 50㎚일 수 있다. 전자 저지층(EBL)은 생략될 수 있다.
제1 발광 소자(LE1)의 제1 활성층(MQW1)은 제1 발광 영역(EA1)에서 전자 저지층(EBL) 상에 배치될 수 있다. 제1 활성층(MQW1)은 제1 발광 소자(LE1)의 제1 반도체층(SEM1)과 제2 반도체층(SEM2)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 제1 활성층(MQW1)은 메인 피크 파장이 대략 600㎚ 내지 750㎚의 범위를 갖는 제1 광, 즉 적색 파장 대역의 광을 방출할 수 있다.
제2 발광 소자(LE2)의 제2 활성층(MQW2)은 제2 발광 영역(EA2)에서 전자 저지층(EBL) 상에 배치될 수 있다. 제2 활성층(MQW2)은 제2 발광 소자(LE2)의 제1 반도체층(SEM1)과 제2 반도체층(SEM2)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 제3 활성층(MQW3)은 메인 피크 파장이 대략 370㎚ 내지 460㎚의 범위를 갖는 제3 광, 즉 청색 파장 대역의 광을 방출할 수 있다.
제3 발광 소자(LE3)의 제3 활성층(MQW3)은 제3 발광 영역(EA3)에서 전자 저지층(EBL) 상에 배치될 수 있다. 제3 활성층(MQW3)은 제3 발광 소자(LE3)의 제1 반도체층(SEM1)과 제2 반도체층(SEM2)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 제2 활성층(MQW2)은 메인 피크 파장이 대략 480㎚ 내지 560㎚의 범위를 갖는 제2 광, 즉 녹색 파장 대역의 광을 방출할 수 있다.
제1 활성층(MQW1), 제2 활성층(MQW2), 및 제3 활성층(MQW3) 각각은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 제1 활성층(MQW1), 제2 활성층(MQW2), 및 제3 활성층(MQW3) 각각이 다중 양자 우물 구조의 물질을 포함하는 경우, 복수의 우물층(well layer)과 배리어층(barrier layer)이 서로 교번하여 적층된 구조일 수도 있다.
제1 활성층(MQW1)은 InGaN 또는 GaAs를 포함하고, 제2 활성층(MQW2)과 제3 활성층(MQW3)은 InGaN를 포함할 수 있으나, 이에 한정되지 않는다. 제1 활성층(MQW1), 제2 활성층(MQW2), 및 제3 활성층(MQW3) 각각이 InGaN를 포함하는 경우, 제1 활성층(MQW1)의 인듐(In)의 농도는 제3 활성층(MQW3)의 인듐(In)의 농도보다 높을 수 있고, 제3 활성층(MQW3)의 인듐(In)의 농도는 제2 활성층(MQW2)의 인듐(In)의 농도보다 높을 수 있다.
제1 내지 제3 발광 소자(LE1, LE2, LE3)의 초격자층(SLT)은 각각 제1 활성층(MQW1), 제2 활성층(MQW2), 및 제3 활성층(MQW3) 상에 배치될 수 있다. 초격자층(SLT)은 제1 활성층(MQW1)과 제1 발광 소자(LE1)의 제2 반도체층(SEM2) 사이의 응력, 제2 활성층(MQW2)과 제2 발광 소자(LE2)의 제2 반도체층(SEM2) 사이의 응력, 제3 활성층(MQW3)과 제3 발광 소자(LE3)의 제2 반도체층(SEM2) 사이의 응력을 완화시키기 위한 층일 수 있다. 예를 들어, 초격자층(SLT)은 InGaN 또는 GaN로 형성될 수 있다. 초격자층(SLT)의 두께는 대략 50 내지 200㎚일 수 있다. 초격자층은 생략될 수 있다.
제1 내지 제3 발광 소자(LE1, LE2, LE3)의 제2 반도체층(SEM2)은 초격자층(SLT) 상에 배치될 수 있다. 제2 반도체층(SEM2)은 Si, Ge, Sn 등과 같은 제2 도전형 도펀트가 도핑되어 있을 수 있다. 예를 들어, 제2 반도체층(SEM2)은 n형 Si로 도핑된 n-GaN일 수 있다. 제2 반도체층(SEM2)의 두께는 대략 500㎚ 내지 1㎛일 수 있다.
제1 절연막(INS1)은 공통 연결 전극(113) 상에 배치될 수 있다. 제1 절연막(INS1)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있다.
격벽(PW)은 제1 절연막(INS1) 상에 배치될 수 있다. 격벽(PW)은 복수의 발광 소자들(LE1, LE2, LE3) 각각과 떨어져 배치될 수 있다. 격벽(PW)은 복수의 발광 소자들(LE1, LE2, LE3) 각각을 둘러싸도록 배치될 수 있다. 격벽(PW)은 공통 연결 영역(CA)에서 공통 연결 전극(113)과 중첩할 수 있다.
격벽(PW)은 발광 소자와 동일한 공정으로 형성되므로, 격벽(PW)의 일부 또는 전부는 발광 소자와 동일한 물질을 포함할 수 있다.
도 10을 참조하면, 격벽(PW)은 제3 방향(DR3)에서 순차적으로 적층되는 복수의 서브 격벽들(SPW1~SPW5)을 포함할 수 있다. 예를 들어, 격벽(PW)은 제1 서브 격벽(SPW1), 제2 서브 격벽(SPW2), 제3 서브 격벽(SPW3), 제4 서브 격벽(SPW4), 및 제5 서브 격벽(SPW5)을 포함할 수 있다.
제1 서브 격벽(SPW1)은 제1 내지 제3 발광 소자(LE1, LE2, LE3) 중 어느 하나의 제1 반도체층(SEM1)과 동일한 물질로 형성될 수 있다. 제1 서브 격벽(SPW1)은 제1 반도체층(SEM1)과 동일한 공정으로 형성될 수 있다. 제1 서브 격벽(SPW1)의 두께는 제1 내지 제3 발광 소자(LE1, LE2, LE3) 중 어느 하나의 제1 반도체층(SEM1)의 두께와 실질적으로 동일할 수 있다.
제2 서브 격벽(SPW2)은 제1 내지 제3 발광 소자(LE1, LE2, LE3) 중 어느 하나의 전자 저지층(EBL)과 동일한 물질로 형성될 수 있다. 제2 서브 격벽(SPW2)은 전자 저지층(EBL)과 동일한 공정으로 형성될 수 있다. 제2 서브 격벽(SPW2)의 두께는 제1 내지 제3 발광 소자(LE1, LE2, LE3) 중 어느 하나의 전자 저지층(EBL)의 두께와 실질적으로 동일할 수 있다. 전자 저지층(EBL)이 생략되는 경우, 제2 서브 격벽(SPW2) 역시 생략될 수 있다.
제3 서브 격벽(SPW3)은 제1 내지 제3 활성층(MQW1, MQW, MQW3) 중 어느 하나와 동일한 물질로 형성될 수 있다. 제3 서브 격벽(SPW3)은 제1 내지 제3 활성층(MQW1, MQW, MQW3) 중 어느 하나와 동일한 공정으로 형성될 수 있다. 제3 서브 격벽(SPW3)의 두께는 제1 내지 제3 활성층(MQW1, MQW, MQW3) 중 어느 하나의 두께와 실질적으로 동일할 수 있다.
제4 서브 격벽(SPW4)은 제1 내지 제3 발광 소자(LE1, LE2, LE3) 중 어느 하나의 초격자층(SLT)과 동일한 물질로 형성될 수 있다. 제4 서브 격벽(SPW4)은 초격자층(SLT)과 동일한 공정으로 형성될 수 있다. 제4 서브 격벽(SPW4)의 두께는 제1 내지 제3 발광 소자(LE1, LE2, LE3) 중 어느 하나의 초격자층(SLT)의 두께와 실질적으로 동일할 수 있다.
제5 서브 격벽(SPW5)은 제1 내지 제3 발광 소자(LE1, LE2, LE3)의 제2 반도체층(SEM2)과 동일한 물질로 형성될 수 있다. 제5 서브 격벽(SPW5)은 제2 반도체층(SEM2)과 동일한 공정으로 형성될 수 있다. 제5 서브 격벽(SPW5)의 두께는 제1 내지 제3 발광 소자(LE1, LE2, LE3) 중 어느 하나의 제2 반도체층(SEM2)의 두께와 실질적으로 동일할 수 있다. 다른 예를 들어, 제5 서브 격벽(SPW5)이 표시 패널(10)의 제조 공정에서 제거되지 않는 경우, 제5 서브 격벽(SPW5)의 두께는 제2 반도체층(SEM2)의 두께보다 클 수 있다.
제2 절연막(INS2)은 격벽(PW)의 측면, 제1 연결 전극(114)의 측면, 제2 연결 전극(115)의 측면, 및 제1 내지 제3 발광 소자(LE1, LE2, LE3) 각각의 측면에 배치될 수 있다. 제2 절연막(INS2)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있다. 제2 절연막(INS2)의 두께는 대략 0.1㎛일 수 있다.
공통 전극(CE)은 제1 내지 제3 발광 소자(LE1, LE2, LE3) 각각의 상면과 측면, 및 격벽(PW)의 상면과 측면 상에 배치될 수 있다. 즉, 공통 전극(CE)은 제1 내지 제3 발광 소자(LE1, LE2, LE3) 각각의 상면과 측면, 및 격벽(PW)의 상면과 측면을 덮도록 배치될 수 있다.
공통 전극(CE)은 제2 절연막(INS2)과 접촉할 수 있고, 제1 내지 제3 발광 소자(LE1, LE2, LE3) 각각의 상면, 및 격벽(PW)의 상면과 접촉할 수 있다. 또한, 공통 전극(CE)은 제1 절연막(INS1), 제2 절연막(INS2), 및 격벽(PW)에 의해 덮이지 않고 노출된 제1 연결 전극(114)의 상면과 접촉할 수 있다.
화소 회로부(PXC)의 제2 전원 라인(VSL)을 통해 공통 연결 전극(113)에 공급된 공통 전압은 제1 내지 제3 발광 소자(LE1, LE2, LE3) 각각에 공급될 수 있다. 제1 내지 제3 발광 소자(LE1, LE2, LE3) 각각의 일 단은 제2 연결 전극(115)을 통해 화소 전극(111)의 화소 전압 또는 애노드 전압을 공급받고, 타 단은 제1 연결 전극(114) 및 공통 전극(CE)을 통해 공통 전압을 공급받을 수 있다. 제1 내지 제3 발광 소자(LE1, LE2, LE3) 각각은 화소 전압과 공통 전압 간의 전압 차에 따라 소정의 휘도로 광을 발광할 수 있다. 예를 들어, 제1 발광 소자(LE1)에서 제1 광이 발광할 수 있고, 제2 발광 소자(LE2)에서 제2 광이 발광할 수 있고, 제3 발광 소자(LE3)에서 제3 광이 발광할 수 있다.
공통 전극(CE)은 투명한 도전 물질을 포함할 수 있다. 공통 전극(CE)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 도전성 산화물(transparent conductive oxide, TCO)로 형성될 수 있다. 공통 전극(CE)의 두께는 대략 0.1㎛일 수 있다.
반사막(RF)은 제1 내지 제3 발광 소자(LE1, LE2, LE3)로부터 발광된 광 중에서 상부 방향이 아니라 상하좌우 측면 방향으로 진행하는 광을 반사하는 역할을 한다. 반사막(RF)은 알루미늄(Al)과 같은 반사율이 높은 금속 물질을 포함할 수 있다. 반사막(RF)의 두께는 대략 0.1㎛일 수 있다.
반사막(RF)은 격벽(PW)의 측면, 제1 연결 전극(114)의 측면, 제2 연결 전극(115)의 측면, 및 제1 내지 제3 발광 소자(LE1, LE2, LE3)의 측면에 배치될 수 있다. 반사막(RF)은 격벽(PW)의 측면, 제1 연결 전극(114)의 측면, 제2 연결 전극(115)의 측면, 및 제1 내지 제3 발광 소자(LE1, LE2, LE3)의 측면 상에 배치된 공통 전극(CE)과 접촉할 수 있다.
평탄화막(PLA)은 제1 발광 소자(LE1), 제2 발광 소자(LE2), 및 제3 발광 소자(LE3) 각각의 상면을 덮지 않고 노출할 수 있다. 평탄화막(PLA)은 발광 소자들(LE1, LE2, LE3)로 인한 단차를 평탄화하기 위해 발광 소자들(LE1, LE2, LE3) 사이의 공간을 채울 수 있다. 평탄화막(PLA)은 발광 소자들(LE1, LE2, LE3) 각각을 덮는 반사막(RF)의 측면, 공통 전극(CE)의 상면을 덮을 수 있다.
도시하지는 않았으나, 평탄화막(PLA)의 상부에는 복수의 컬러 필터들이 배치될 수 있다. 또한, 평탄화막(PLA)의 상부에는 광학 렌즈가 배치될 수 있다.
도 6b, 도 7 및 도 8을 참조하면, 제1 발광 영역(EA1)의 일 방향의 폭은 제2 발광 영역(EA2)의 일 방향의 폭 및 제3 발광 영역(EA3)의 일 방향의 폭보다 클 수 있다. 제2 발광 영역(EA2)과 제3 발광 영역(EA3)의 일 방향의 폭은 서로 동일할 수 있으나, 이에 한정되는 것은 아니다.
이와 유사하게, 제1 발광 영역(EA1)에 포함된 제1 발광 소자(LE1)의 일 방향의 폭(Ws1)은 제2 발광 영역(EA2)에 포함된 제2 발광 소자(LE2)의 일 방향의 폭(Ws2) 및 제3 발광 영역(EA3)에 포함된 제3 발광 소자(LE3)의 일 방향의 폭(Ws3)보다 클 수 있다. 제2 발광 소자(LE2)의 일 방향의 폭(Ws2)과 제3 발광 소자(LE3)의 일 방향의 폭(Ws3)은 서로 동일할 수 있으나, 이에 한정되는 것은 아니다.
도면에서, 제1 내지 제3 발광 소자(LE1, LE2, LE3)의 일 방향의 폭(Ws1, Ws2, Ws3)의 대소 관계는, 각각 제1 내지 제3 발광 소자(LE1, LE2, LE3)의 측면에 배치되는 반사막(RF)까지의 폭의 대소 관계에까지 적용될 수 있음은 자명하다.
한편, 제1 발광 소자(LE1)와 그에 인접한 격벽(PW) 사이의 거리(Wp1)는 제2 발광 소자(LE2)와 그에 인접한 격벽(PW) 사이의 거리(Wp2), 및 제3 발광 소자(LE3)와 그에 인접한 격벽(PW) 사이의 거리(Wp3)와 동일할 수 있다.
도면에서, 제1 내지 제3 발광 소자(LE1, LE2, LE3)와 그에 인접한 격벽(PW) 사이의 거리(Wp1, Wp2, Wp3)는 제1 내지 제3 발광 소자(LE1, LE2, LE3)의 측면에 배치되는 반사막(RF)과 그에 인접한 격벽(PW) 사이의 거리인 것으로 도시하였지만, 제1 내지 제3 발광 소자(LE1, LE2, LE3)와 그에 인접한 격벽(PW) 사이의 거리도 동일한 대소 관계 가짐은 자명하다.
일 실시예에 따른 표시 장치(1)는, 제1 광을 발광하는 제1 발광 소자(LE1), 제2 광을 발광하는 제2 발광 소자(LE2), 및 제3 광을 발광하는 제3 발광 소자(LE3)를 포함함으로써, 파장 변환층 또는 컬러 필터 없이도 다양한 색을 표시할 수 있다. 따라서, 공정의 효율성이 극대화될 수 있다.
또한, 각 발광 소자 자체의 발광 효율을 활용할 수 있기 때문에, 보다 높은 효율을 갖는 표시 장치를 구현할 수 있다.
또한, 제1 광(예를 들어, 적색 파장 대역의 광)을 발광하는 제1 발광 소자(LE1)의 발광 효율을 높이기 위해 큰 면적(또는 일 방향의 폭)을 가지면서도, 각 발광 소자들(LE1, LE2, LE3) 간의 최소 거리(즉, D1b, D2b, D3b, D4b)를 일정하게 유지할 수 있다.
도 11은 도 6a의 II-II’를 따라 절단한 표시 패널의 다른 예를 보여주는 단면도이고, 도 12는 도 6a의 III-III’를 따라 절단한 표시 패널의 다른 예를 보여주는 단면도이다.
도 11 및 도 12는 제1 발광 영역(EA1)의 일 방향의 폭이 제2 발광 영역(EA2)의 일 방향의 폭 및 제3 발광 영역(EA3)의 일 방향의 폭보다 크다는 점은 동일하지만, 제1 발광 소자(LE1)의 일 방향 폭(Ws1), 제2 발광 소자(LE2)의 일 방향 폭(Ws2), 제3 발광 소자(LE3)의 일 방향 폭(Ws3)이 서로 동일하다는 점에서 도 6b, 도 7 및 도 8과 차이가 있다.
또한, 제1 발광 소자(LE1)와 그에 인접한 격벽(PW) 사이의 거리(Wp1)는 제2 발광 소자(LE2)와 그에 인접한 격벽(PW) 사이의 거리(Wp2), 및 제3 발광 소자(LE3)와 그에 인접한 격벽(PW) 사이의 거리(Wp3)보다 크다는 점에서 도 7 및 도 8과 상이하다. 제2 발광 소자(LE2)와 그에 인접한 격벽(PW) 사이의 거리(Wp2)와 제3 발광 소자(LE3)와 그에 인접한 격벽(PW) 사이의 거리(Wp3)는 동일한 것으로 예시하였지만 이에 한정되지 않는다.
본 실시예에 따른 표시 장치(1)는, 제1 광(예를 들어, 적색 파장 대역의 광)을 발광하는 제1 발광 영역(EA1)의 발광 효율을 높이기 위해 큰 면적을 가지면서도, 각 발광 영역들(EA1, EA2, EA3) 간의 최소 거리(즉, D1b, D2b, D3b, D4b)를 일정하게 유지할 수 있다.
이하, 도 13 내지 도 25를 참조하여, 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5)의 다양한 평면 형태에 대한 실시예들을 설명한다.
도 13 내지 도 25는 일 실시예에 따른 표시 패널의 화소의 다양한 평면 배치도의 예시이다.
도 13을 참조하면, 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각이 4개의 변을 갖는 사각형의 평면 형태를 가진다는 점에서 도 6a과 차이가 있다.
도 14를 참조하면, 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각이 8개의 변을 갖는 팔각형의 평면 형태를 가질 수 있다. 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각은 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 일 변의 길이가 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)으로 연장된 일 변의 길이보다 짧을 수 있다.
도 15를 참조하면, 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각이 사각형의 평면 형태를 가지되, 꼭지점이 외측으로 둥근(round) 형태로 변형될 수 있다. 즉, 도 15의 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5)은 곡선부를 포함하는 비정형의 평면 형태를 가질 수 있다.
도 16을 참조하면, 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각이 8개의 변을 갖는 팔각형의 평면 형태를 가지되, 제1 방향(DR1) 및 제2 방향(DR2)과 나란한 4개의 변들은 내측으로 둥근(round) 형태를 가지고, 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)과 나란한 4개의 변들은 선(line) 형태를 가질 수 있다. 즉, 도 16의 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5)은 4개의 변들이 선(line) 형태, 4개의 변들이 둥근(round) 형태인 비정형의 평면 형태를 가질 수 있다.
도 17을 참조하면, 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각은 5개의 변을 갖는 오각형의 평면 형태를 가질 수 있다. 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각의 일 변은 제1 방향(DR1)과 나란하고, 상기 일 변과 마주보는 꼭지점이 상기 일변으로부터 하측 방향에 배치되는 오각형의 평면 형태를 가질 수 있다.
도 18을 참조하면, 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각은 오각형의 평면 형태를 가지되, 꼭지점이 외측으로 둥근(round) 형태로 변형될 수 있다. 즉, 도 18의 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5)은 곡선부를 포함하는 비정형의 평면 형태를 가질 수 있다.
도 19를 참조하면, 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각은 오각형의 평면 형태를 가지되, 제1 행 및 제3 행에 배치된 발광 영역의 평면 형태와 제2 행에 배치된 발광 영역의 평면 형태가 상이할 수 있다. 즉, 제1 행의 제1 발광 영역(EA1)들 및 제2 발광 영역(EA2)들과 제3 행의 제4 발광 영역(EA4)들 및 제5 발광 영역(EA5)들은 일 변이 제1 방향(DR1)과 나란하고, 상기 일 변과 마주보는 꼭지점이 상기 일 변으로부터 하측 방향에 배치되는 오각형 형태이고, 제2 행의 제3 발광 영역(EA3)들은 일 변이 제1 방향(DR1)과 나란하고, 상기 일 변과 마주보는 꼭지점이 상기 일 변으로부터 상측 방향에 배치되는 오각형 형태일 수 있다. 본 실시예에서, 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각은 도 18과 같이 둥근(round) 오각형 형태인 것으로 도시하였으나, 도 17과 같이 5개의 꼭지점이 존재하는 오각형의 평면 형태일 수도 있다.
도 20을 참조하면, 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각은 6개의 변을 갖는 육각형의 평면 형태를 가질 수 있다. 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각은 제1 방향(DR1)과 나란한 두개의 변을 갖는 육각형의 평면 형태일 수 있다.
도 21을 참조하면, 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각은 육각형의 평면 형태를 가지되, 꼭지점이 외측으로 둥근(round) 형태로 변형될 수 있다. 즉, 도 21의 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5)은 곡선부를 포함하는 비정형의 평면 형태를 가질 수 있다.
도 22를 참조하면, 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각은 육각형의 평면 형태를 가지되, 제1 행 및 제3 행과 제2 행의 평면 형태가 상이한 배열을 가질 수 있다. 즉, 제1 행의 제1 발광 영역(EA1)들 및 제2 발광 영역(EA2)들과 제3 행의 제4 발광 영역(EA4)들 및 제5 발광 영역(EA5)들은 제1 방향(DR1)과 나란한 두개의 변을 갖는 육각형 형태일 수 있고, 제2 행의 제3 발광 영역(EA3)들은 제2 방향(DR2)과 나란한 두개의 변을 갖는 육각형 형태일 수 있다.
도 23을 참조하면, 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각은 도 22와 같은 배열을 가지되, 꼭지점이 외측으로 둥근(round) 형태로 변형될 수 있다.
도 24를 참조하면, 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각은 8개의 변을 갖는 팔각형의 평면 형태를 가질 수 있다. 이에 제한되지 않고, 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각은 팔각형의 평면 형태를 가지되, 꼭지점이 외측으로 둥근(round) 형태로 변형될 수 있다.
도 25를 참조하면, 복수의 발광 영역들(EA1, EA2, EA3, EA4, EA5) 각각은 8개의 변을 갖는 팔각형의 평면 형태를 가지되, 각 발광 영역들(EA1, EA2, EA3, EA4, EA5)의 면적이 작아짐으로써 발광 영역들 간의 거리가 커질 수 있다.
도 13 내지 도 25에서, 제3 발광 영역(EA3)의 중심점(C3b)과 가상의 사각형(VS)의 가상의 중심점(CP)은 서로 이격되어 있고, 제1 중심 거리(L1b)가 제2 중심 거리(L2b)보다 크고, 제3 중심 거리(L3b)가 제4 중심 거리(L4b)보다 크다는 점은 도 6a과 동일하다. 또한, 제1 거리(D1b), 제2 거리(D2b), 제3 거리(D3b), 및 제4 거리(D4b)가 동일하다는 점이 도 6a과 동일하다.
이에 따라, 제1 광(예를 들어, 적색 파장 대역의 광)을 발광하는 제1 발광 영역(EA1)의 면적이 제2 광과 제3 광을 발광하는 제2 및 제3 발광 영역(EA2, EA3)의 면적보다 크더라도 발광 영역들간의 최소 거리는 동일하므로, 발광 효율이 높은 표시 장치를 구현할 수 있다.
이하, 다른 실시예에 따른 표시 장치(1)에 관해 설명한다.
도 26은 다른 실시예에 따른 표시 패널의 화소의 평면 배치도이다
본 실시예에 따른 표시 패널(10a)은, 복수의 화소(PX)들 각각이 3개의 발광 영역들(EA1, EA2, EA3)과 상기 발광 영역을 둘러싸는 복수의 공통 연결 영역(CA)들을 포함한다는 점에서, 4개의 발광 영역들(EA_G, EA_B, EA_G1, EA_G2)을 포함하는 이전의 실시예와 차이가 있다.
복수의 화소(PX) 각각은 제1 발광 소자(LE1)를 포함하는 제1 발광 영역(EA1), 제2 발광 소자(LE2)를 포함하는 제2 발광 영역(EA2), 및 제3 발광 소자(LE3)를 포함하는 제3 발광 영역(EA3)을 포함할 수 있다.
복수의 공통 연결 영역(CA)들은 하나의 발광 영역을 기준으로 서로 마주보도록 배치될 수 있다. 서로 마주보도록 배치된 4개의 공통 연결 영역(CA)들은 평면상 정사각형 또는 직사각형 형태를 가질 수 있다. 복수의 공통 연결 영역(CA)들에 포함된 공통 연결 전극(113)들은 상기와 같이 배열될 수 있으나, 이에 한정되지 않는다.
제1 발광 소자(LE1)들, 제2 발광 소자(LE2)들, 및 제3 발광 소자(LE3)들 중에서 제1 대각 방향(DDR1)과 제2 대각 방향(DDR2)에서 서로 인접한 두 개의 발광 소자들 사이에 배치될 수 있다. 제1 방향(DR1)과 제2 방향(DR2)에서 사이에 배치되지 않는다.
격벽(PW)에 의해 정의되는 복수의 발광 영역들(EA1, EA2, EA3) 각각은 삼각형, 사각형, 오각형, 육각형, 및 팔각형과 같은 다각형, 타원형, 또는 비정형의 평면 형태를 가질 수 있다.
이하, 복수의 발광 영역들(EA1, EA2, EA3)과 복수의 발광 소자들(LE1, LE2, LE3)의 배치 관계에 대해 설명한다.
일 실시예에서, 제1 방향(DR1)을 따라 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3)이 교대 배열될 수 있다. 제2 방향(DR2)을 따라 제1 열을 이루며 제1 발광 영역(EA1)이 반복 배열되고, 그와 이웃한 제2 열에서 제2 방향(DR2)을 따라 제2 발광 영역(EA2)이 반복 배열되고, 그와 이웃한 제3 열에서 제2 방향(DR2)을 따라 제3 발광 영역(EA3)이 반복 배열될 수 있다.
마찬가지로, 제1 발광 영역(EA1)에 포함된 제1 발광 소자(LE1), 제2 발광 영역(EA2)에 포함된 제2 발광 소자(LE2), 및 제3 발광 영역(EA3)에 포함된 제3 발광 소자(LE3)가 제1 방향(DR1)을 따라 교대 배열될 수 있다.
본 실시예에서는 제1 광(예를 들어, 적색 파장 대역의 광)을 발광하는 제1 발광 소자(LE1), 제2 광(예를 들어, 청색 파장 대역의 광)을 발광하는 제2 발광 소자(LE2), 및 제3 광(예를 들어, 녹색 파장 대역의 광)을 발광하는 제3 발광 소자(LE3)가 제1 방향(DR1)에서 반복 배열되는 것을 도시하였지만, 이에 한정되지 않는다. 예를 들어, 제1 광을 발광하는 제1 발광 소자(LE1), 제3 광을 발광하는 제3 발광 소자(LE3), 및 제2 광을 발광하는 제2 발광 소자(LE2)가 제1 방향(DR1)을 따라 순차 배열될 수도 있다.
한편, 각 발광 영역의 면적은 상이할 수 있다. 예를 들어, 제1 발광 영역(EA1)의 면적, 제2 발광 영역(EA2)의 면적, 및 제3 발광 영역(EA3)의 면적은 상이할 수 있다. 예를 들어, 제1 발광 영역(EA1)의 면적은 제2 발광 영역(EA2)의 면적, 및 제3 발광 영역(EA3)의 면적보다 클 수 있다. 제2 발광 영역(EA2)의 면적과 제3 발광 영역(EA3)의 면적은 실질적으로 동일할 수 있으나, 이에 제한되지 않는다.
즉, 적색 파장 대역의 광인 제1 광의 발광 효율을 높이기 위해, 제1 발광 영역(EA1)의 면적을 크게 형성하여 적색 광의 발광 효율을 높일 수 있다. 발광 영역의 면적이 클수록 전류 밀도는 낮아지기 때문에 발광 효율이 증가한다.
한편, 격벽(PW)에 의해 구획되는 발광 영역들(EA1, EA2, EA3) 각각의 면적은 발광 소자들(LE1, LE2, LE3) 각각의 면적보다 클 수 있다.
이하, 복수의 발광 영역들과 발광 소자들 간의 거리에 대해 설명한다.
도 26을 참조하면, 표시 패널(10a)의 제1 발광 영역(EA1)은 중심점(C1)을 포함하고, 제2 발광 영역(EA2)은 중심점(C2a)을 포함하고, 제3 발광 영역(EA3)은 중심점(C3a)을 포함할 수 있다.
본 실시예에서, 제1 발광 영역(EA1)의 중심점(C1)과 제2 발광 영역(EA2)의 중심점(C2a) 사이의 거리를 제1 중심 거리(L1a)로 정의하고, 제2 발광 영역(EA2)의 중심점(C2a)과 제3 발광 영역(EA3)의 중심점(C3a) 사이의 거리를 제2 중심 거리(L2a)로 정의하고, 제3 발광 영역(EA3)의 중심점(C3a)과 이웃한 제1 발광 영역(EA1)의 중심점(C1) 사이의 거리를 제3 중심 거리(L3a)로 정의하는 경우, 제1 중심 거리(L1a), 제2 중심 거리(L2a), 및 제3 중심 거리(L3a)는 동일할 수 있다.
이 경우, 제1 발광 영역(EA1)의 면적이 상대적으로 크기 때문에, 제1 발광 영역(EA1)과 제2 발광 영역(EA2) 사이의 최소 거리를 제1 거리(D1a), 제2 발광 영역(EA2)과 제3 발광 영역(EA3) 사이의 최소 거리를 제2 거리(D2a), 및 제3 발광 영역(EA3)과 이웃한 제1 발광 영역(EA1) 사이의 최소 거리를 제3 거리(D3a)라고 정의하는 경우, 제1 거리(D1a) 및 제3 거리(D3a)는 제2 거리(D2a)보다 짧을 수 있다.
도 27은 또 다른 실시예에 따른 표시 패널의 화소의 평면 배치도이다.
도 27을 참조하면, 본 실시예에 따른 표시 패널(10b)은 제2 발광 영역(EA2)이 우측으로 이동하고, 제3 발광 영역(EA3)이 좌측으로 이동한다는 점에서 도 26과 차이가 있다. 이에 따라, 제1 거리(D1b), 제2 거리(D2b), 및 제3 거리(D3b)는 동일할 수 있다.
또한, 제1 발광 영역(EA1)의 중심점(C1)과 제2 발광 영역(EA2)의 중심점(C2b) 사이의 거리를 제1 중심 거리(L1b)로 정의하고, 제2 발광 영역(EA2)의 중심점(C2b)과 제3 발광 영역(EA3)의 중심점(C3b) 사이의 거리를 제2 중심 거리(L2b)로 정의하고, 제3 발광 영역(EA3)의 중심점(C3b)과 이웃한 제1 발광 영역(EA1)의 중심점(C1) 사이의 거리를 제3 중심 거리(L3b)로 정의하는 경우, 제1 중심 거리(L1b), 제2 중심 거리(L2b), 및 제3 중심 거리(L3b)는 상이할 수 있다. 구체적으로, 제2 중심 거리(L2b)는 제1 중심 거리(L1b) 및 제3 중심 거리(L3b)보다 짧을 수 있다.
일 실시예에 따른 표시 패널(10b)을 포함하는 표시 장치(1)는, 서로 다른 광을 방출하는 제1 내지 제3 발광 소자(LE1, LE2, LE3)를 포함하는 복수의 발광 영역들(EA1, EA2, EA3)의 면적이 상이하면서도, 각 발광 영역 간의 최소 거리(즉, D1b, D2b, D3b, D4b)가 동일하므로, 발광 효율이 높은 표시 장치를 구현할 수 있다.
도 28은 도 27의 IV-IV’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 28을 참조하면, 표시 패널(10)은 반도체 회로 기판(110)과 발광 소자층(120)을 포함한다는 점에서 도 7 및 도 8과 동일하다.
제1 발광 영역(EA1)에서, 제1 기판(SUB1)의 화소 회로부(PXC)는 제1 발광 소자(LE1)와 전기적으로 연결된 화소 전극(111)에 화소 전압을 인가할 수 있다. 제1 발광 영역(EA1)과 인접한 공통 연결 영역(CA)에서, 화소 회로부(PXC)는 제1 발광 소자(LE1)와 인접한 공통 연결 전극(113)에 공통 전압을 인가하여 공통 전극(CE)에 제공할 수 있다. 제1 발광 소자(LE1)는 화소 전압과 공통 전압 간의 전압 차에 따라 제1 광을 발광할 수 있다.
제2 발광 영역(EA2)에서, 제1 기판(SUB1)의 화소 회로부(PXC)는 제2 발광 소자(LE2)와 전기적으로 연결된 화소 전극(111)에 화소 전압을 인가할 수 있다. 제2 발광 영역(EA2)과 인접한 공통 연결 영역(CA)에서, 화소 회로부(PXC)는 제2 발광 소자(LE2)와 인접한 공통 연결 전극(113)에 공통 전압을 인가하여 공통 전극(CE)에 제공할 수 있다. 제2 발광 소자(LE2)는 화소 전압과 공통 전압 간의 전압 차에 따라 제2 광을 발광할 수 있다.
제3 발광 영역(EA3)에서, 제1 기판(SUB1)의 화소 회로부(PXC)는 제3 발광 소자(LE3)와 전기적으로 연결된 화소 전극(111)에 화소 전압을 인가할 수 있다. 제3 발광 영역(EA3)과 인접한 공통 연결 영역(CA)에서, 화소 회로부(PXC)는 제3 발광 소자(LE3)와 인접한 공통 연결 전극(113)에 공통 전압을 인가하여 공통 전극(CE)에 제공할 수 있다. 제3 발광 소자(LE3)는 화소 전압과 공통 전압 간의 전압 차에 따라 제3 광을 발광할 수 있다.
한편, 제1 발광 영역(EA1)의 일 방향의 폭은 제2 발광 영역(EA2)의 일 방향의 폭 및 제3 발광 영역(EA3)의 일 방향의 폭보다 클 수 있다. 제2 발광 영역(EA2)과 제3 발광 영역(EA3)의 일 방향의 폭은 서로 동일할 수 있으나, 이에 한정되는 것은 아니다.
이와 유사하게, 제1 발광 영역(EA1)에 포함된 제1 발광 소자(LE1)의 일 방향의 폭(Ws1)은 제2 발광 영역(EA2)에 포함된 제2 발광 소자(LE2)의 일 방향의 폭(Ws2) 및 제3 발광 영역(EA3)에 포함된 제3 발광 소자(LE3)의 일 방향의 폭(Ws3)보다 클 수 있다. 제2 발광 소자(LE2)의 일 방향의 폭(Ws2)과 제3 발광 소자(LE3)의 일 방향의 폭(Ws3)은 서로 동일할 수 있으나, 이에 한정되는 것은 아니다.
한편, 제1 발광 소자(LE1)와 그에 인접한 격벽(PW) 사이의 거리(Wp1)는 제2 발광 소자(LE2)와 그에 인접한 격벽(PW) 사이의 거리(Wp2), 및 제3 발광 소자(LE3)와 그에 인접한 격벽(PW) 사이의 거리(Wp3)와 동일할 수 있다.
일 실시예에 따른 표시 장치(1)는, 제1 광을 발광하는 제1 발광 소자(LE1), 제2 광을 발광하는 제2 발광 소자(LE2), 및 제3 광을 발광하는 제3 발광 소자(LE3)를 포함함으로써, 파장 변환층 또는 컬러 필터 없이도 다양한 색을 표시할 수 있다. 따라서, 공정의 효율성이 극대화될 수 있다.
또한, 각 발광 소자 자체의 발광 효율을 활용할 수 있기 때문에, 보다 높은 효율을 갖는 표시 장치를 구현할 수 있다.
또한, 제1 광(예를 들어, 적색 파장 대역의 광)을 발광하는 제1 발광 소자(LE1)의 발광 효율을 높이기 위해 큰 면적(또는 일 방향의 폭)을 가지면서도, 각 발광 소자들(LE1, LE2, LE3) 간의 최소 거리(즉, D1b, D2b, D3b)를 일정하게 유지할 수 있다.
도 29는 도 27의 IV-IV’를 따라 절단한 표시 패널의 다른 예를 보여주는 단면도이다.
도 29를 참조하면, 제1 발광 영역(EA1)의 일 방향의 폭이 제2 발광 영역(EA2)의 일 방향의 폭 및 제3 발광 영역(EA3)의 일 방향의 폭보다 크다는 점은 도 28과 동일하다. 제1 발광 영역(EA1)에 포함된 제1 발광 소자(LE1)의 일 방향의 폭(Ws1)이 제2 발광 소자(LE2)의 일 방향의 폭(Ws2), 및 제3 발광 소자(LE3)의 일 방향의 폭(Ws3)과 동일하다는 점에서 도 28의 실시예와 차이가 있다.
또한, 제1 발광 소자(LE1)와 그에 인접한 격벽(PW) 사이의 거리(Wp1)는 제2 발광 소자(LE2)와 그에 인접한 격벽(PW) 사이의 거리(Wp2), 및 제3 발광 소자(LE3)와 그에 인접한 격벽(PW) 사이의 거리(Wp3)보다 크다는 점에서 도 28의 실시예와 차이가 있다. 제2 발광 소자(LE2)와 그에 인접한 격벽(PW) 사이의 거리(Wp2)와 제3 발광 소자(LE3)와 그에 인접한 격벽(PW) 사이의 거리(Wp3)는 동일한 것으로 예시하였지만 이에 한정되지 않는다.
본 실시예에 따른 표시 장치(1)는, 제1 광(예를 들어, 적색 파장 대역의 광)을 발광하는 제1 발광 영역(EA1)의 발광 효율을 높이기 위해 큰 면적을 가지면서도, 각 발광 영역들(EA1, EA2, EA3) 간의 최소 거리(즉, D1b, D2b, D3b)를 일정하게 유지할 수 있다.
이하, 도 30 내지 도 42를 참조하여, 복수의 발광 영역들(EA1, EA2, EA3)의 다양한 평면 형태에 대한 실시예들을 설명한다.
도 30 내지 도 42은 일 실시예에 따른 표시 패널의 화소의 다양한 평면 배치도의 예시이다.
도 30을 참조하면, 복수의 발광 영역들(EA1, EA2, EA3) 각각이 4개의 변을 갖는 사각형의 평면 형태를 갖는다는 점에서는 도 27과 동일하지만, 4개의 각이 직각을 이룬다는 점에서 도 27과 차이가 있다.
도 31을 참조하면, 복수의 발광 영역들(EA1, EA2, EA3) 각각이 4개의 변을 갖는 마름모의 평면 형태일 수 있다.
도 32를 참조하면, 복수의 발광 영역들(EA1, EA2, EA3) 각각이 8개의 변을 갖는 팔각형의 평면 형태를 가질 수 있다. 복수의 발광 영역들(EA1, EA2, EA3) 각각은 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 일 변의 길이가 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)으로 연장된 일 변의 길이보다 길 수 있다.
도 32를 참조하면, 복수의 발광 영역들(EA1, EA2, EA3) 각각이 8개의 변을 갖는 팔각형의 평면 형태를 가질 수 있다. 복수의 발광 영역들(EA1, EA2, EA3) 각각은 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 일 변의 길이가 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)으로 연장된 일 변의 길이보다 짧을 수 있다.
도 34를 참조하면, 복수의 발광 영역들(EA1, EA2, EA3) 각각이 4개의 변을 갖는 마름모의 평면 형태를 가지되, 꼭지점이 외측으로 둥근(round) 형태로 변형될 수 있다. 즉, 도 34의 복수의 발광 영역들(EA1, EA2, EA3)은 곡선부를 포함하는 비정형의 평면 형태를 가질 수 있다.
도 35를 참조하면, 복수의 발광 영역들(EA1, EA2, EA3) 각각이 8개의 변을 갖는 팔각형의 평면 형태를 가지되, 제1 방향(DR1) 및 제2 방향(DR2)과 나란한 4개의 변들은 내측으로 둥근(round) 형태를 가지고, 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)과 나란한 4개의 변들은 선(line) 형태를 가질 수 있다. 즉, 도 35의 복수의 발광 영역들(EA1, EA2, EA3)은 4개의 변들이 선(line) 형태, 4개의 변들이 둥근(round) 형태인 비정형의 평면 형태를 가질 수 있다.
도 36을 참조하면, 복수의 발광 영역들(EA1, EA2, EA3) 각각은 5개의 변을 갖는 오각형의 평면 형태를 가질 수 있다. 복수의 발광 영역들(EA1, EA2, EA3) 각각의 일 변은 제1 방향(DR1)과 나란하고, 상기 일 변과 마주보는 꼭지점이 상기 일변으로부터 하측 방향에 배치되는 오각형의 평면 형태를 가질 수 있다.
도 37을 참조하면, 복수의 발광 영역들(EA1, EA2, EA3) 각각은 오각형의 평면 형태를 가지되, 제1 행 및 제3 행에 배치된 발광 영역의 평면 형태와 제2 행에 배치된 발광 영역의 평면 형태의 배열이 상이할 수 있다. 즉, 제1 행 및 제3 행에 배치된 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3)은 일 변이 제1 방향(DR1)과 나란하고, 상기 일 변과 마주보는 꼭지점이 상기 일 변으로부터 하측 방향에 배치되는 오각형 형태로 배열될 수 있다. 이와 달리, 제2 행에 배치된 제1 발광 영역(EA1)은 일 변이 제1 방향(DR1)과 나란하고, 상기 일 변과 마주보는 꼭지점이 상기 일 변으로부터 하측 방향에 배치되는 오각형 형태이고, 제2 발광 영역(EA2) 및 제3 발광 영역(EA3)은 일 변이 제1 방향(DR1)과 나란하고, 상기 일 변과 마주보는 꼭지점이 상기 일 변으로부터 상측 방향에 배치되는 오각형 형태일 수 있다.
도 38을 참조하면, 복수의 발광 영역들(EA1, EA2, EA3) 각각은 6개의 변을 갖는 육각형의 평면 형태를 가질 수 있다. 복수의 발광 영역들(EA1, EA2, EA3) 각각은 제1 방향(DR1)과 나란한 두개의 변을 갖는 육각형의 평면 형태일 수 있다.
도 39를 참조하면, 복수의 발광 영역들(EA1, EA2, EA3) 각각은 8개의 변을 갖는 팔각형의 평면 형태를 가질 수 있다. 복수의 발광 영역들(EA1, EA2, EA3) 각각은 제1 방향(DR1)과 나란한 두개의 변이 제2 방향(DR2)과 나란한 두개의 변보다 짧은 길이를 가질 수 있다.
도 40을 참조하면, 복수의 발광 영역들(EA1, EA2, EA3) 각각은 8개의 변을 갖는 팔각형의 평면 형태를 가질 수 있다. 복수의 발광 영역들(EA1, EA2, EA3) 각각은 제1 방향(DR1)과 나란한 두개의 변이 제2 방향(DR2)과 나란한 두개의 변보다 긴 길이를 가질 수 있다.
도 41을 참조하면, 복수의 발광 영역들(EA1, EA2, EA3) 각각은 8개의 변을 갖되, 제1 방향(DR1)으로 나란한 두개의 변, 제2 방향(DR2)으로 나란한 두개의 변, 제1 대각 방향(DDR1)으로 나란한 두개의 변, 및 제2 대각 방향(DDR2)으로 나란한 두개의 변의 거리가 동일한 정팔각형의 평면 형태를 가질 수 있다. 이에 제한되지 않고, 복수의 발광 영역들(EA1, EA2, EA3) 각각은 팔각형의 평면 형태를 가지되, 꼭지점이 외측으로 둥근(round) 형태로 변형될 수 있다.
도 42를 참조하면, 복수의 발광 영역들(EA1, EA2, EA3) 각각은 8개의 변을 갖는 팔각형의 평면 형태를 갖되, 각 발광 영역들(EA1, EA2, EA3)의 면적이 작아짐으로써 발광 영역들간의 거리가 커질 수 있다.
도 30 내지 도 42에서, 제2 발광 영역(EA2)의 중심점(C2b)과 제3 발광 영역(EA3)의 중심점(C3b)이 서로 가깝게 배치됨으로써 제2 중심 거리(L2b)가 제1 중심 거리(L1b) 및 제3 중심 거리(L3b)보다 클 수 있다. 또한, 제1 거리(D1b), 제2 거리(D2b), 및 제3 거리(D3b)는 동일할 수 있다.
이에 따라, 제1 광(예를 들어, 적색 파장 대역의 광)을 발광하는 제1 발광 영역(EA1)의 면적이 제2 광과 제3 광을 발광하는 제2 및 제3 발광 영역(EA2, EA3)의 면적보다 크더라도 발광 영역들간의 최소 거리는 동일하므로, 발광 효율이 높은 표시 장치를 구현할 수 있다.
이하, 다른 실시예에 따른 표시 장치(1)의 단면도를 설명한다. 도 43은 다른 실시예에 따른 표시 장치의 단면도이다.
도 43을 참조하면, 발광 소자층(120)의 격벽(PW)은 제1 격벽(PW1), 제2 격벽(PW2), 및 제3 격벽(PW3)을 포함한다는 점에서 이전 실시예와 차이가 있다.
제1 격벽(PW1)은 발광 소자(LE)와 동일한 공정으로 형성되므로, 제1 격벽(PW1)의 적어도 일부 영역은 발광 소자(LE)와 동일한 물질을 포함할 수 있다.
다시 말해, 제1 격벽(PW1)은 제3 방향(DR3)에서 순차적으로 적층되는 복수의 서브 격벽들(SPW1~SPW6)을 포함할 수 있으며, 도 7과 달리 제1 격벽(PW1)은 제1 내지 제5 서브 격벽(SPW1~SPW5)외에 제6 서브 격벽(SPW6)을 포함할 수 있다.
제6 서브 격벽(SPW6)은 도펀트가 도핑되지 않은 반도체층, 즉 비도핑(Undoped) 반도체층으로 형성될 수 있다. 예를 들어, 제6 서브 격벽(SPW6)은 도펀트가 도핑되지 않은 GaN일 수 있다. 제6 서브 격벽(SPW6)의 두께는 제1 내지 제3 발광 소자(LE1, LE2, LE3) 중 어느 하나의 제2 반도체층(SEM2)의 두께보다 클 수 있다. 제6 서브 격벽(SPW6)의 두께는 대략 2 내지 3㎛일 수 있다.
제2 격벽(PW2)은 제1 격벽(PW1) 상에 배치될 수 있다. 제2 격벽(PW2)은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 또는 하프늄 산화막(HfOx)과 같은 무기막으로 형성될 수 있다. 제2 격벽(PW2)의 두께는 대략 1 내지 2㎛일 수 있다.
제3 격벽(PW3)은 제2 격벽(PW2) 상에 배치될 수 있다. 제3 격벽(PW3)은 니켈(Ni)과 같은 도전성 물질을 포함할 수 있다. 제3 격벽(PW3)의 두께는 대략 0.01 내지 1㎛일 수 있다.
제2 격벽(PW2)과 제3 격벽(PW3)은 발광 소자와 격벽(PW)을 형성하기 위한 제조 공정에서 제1 격벽(PW1)이 식각되는 것을 방지하기 위한 마스크로 역할을 할 수 있다.
이에 따라, 격벽(PW)의 높이는 제1 내지 제3 발광 소자(LE1, LE2, LE3)의 높이보다 높을 수 있다.
일 실시예에 따른 표시 장치(1)는 격벽(PW)의 높이가 제1 내지 제3 발광 소자(LE1, LE2, LE3)의 높이보다 높기 때문에, 파장 변환층 또는 컬러 필터를 배치하는 경우에도 광들 간의 산란을 억제할 수 있다. 또한, 상면에 광학 렌즈 등의 광물질을 안정적으로 배치할 수 있다.
도 44은 일 실시예에 따른 표시 장치를 포함하는 가상 현실 장치를 보여주는 예시 도면이다. 도 44에는 일 실시예에 따른 표시 장치(1000_1)가 적용된 가상 현실 장치(30)가 나타나 있다.
도 44를 참조하면, 일 실시예에 따른 가상 현실 장치(30)는 안경 형태의 장치일 수 있다. 일 실시예에 따른 가상 현실 장치(30)는 표시 장치(1000_1), 좌안 렌즈(1000a), 우안 렌즈(1000b), 지지 프레임(2000), 안경테 다리들(3000a, 3000b), 반사 부재(4000), 및 표시 장치 수납부(5000)를 구비할 수 있다.
도 44에서는 안경테 다리들(3000a, 3000b)을 포함하는 가상 현실 장치(30)를 예시하였으나, 일 실시예에 따른 가상 현실 장치(30)는 안경테 다리들(3000a, 3000b) 대신에 머리에 장착할 수 있는 머리 장착 밴드를 포함하는 헤드 장착형 디스플레이(head mounted display)에 적용될 수도 있다. 즉, 일 실시예에 따른 가상 현실 장치(30)는 도 44에 도시된 것에 한정되지 않으며, 그 밖에 다양한 전자 장치에서 다양한 형태로 적용 가능하다.
표시 장치 수납부(5000)는 표시 장치(1000_1)와 반사 부재(4000)를 포함할 수 있다. 표시 장치(1000_1)에 표시되는 화상은 반사 부재(4000)에서 반사되어 우안 렌즈(1000b)를 통해 사용자의 우안에 제공될 수 있다. 이로 인해, 사용자는 우안을 통해 표시 장치(1000_1)에 표시되는 가상 현실 영상을 시청할 수 있다.
도 44에서는 표시 장치 수납부(5000)가 지지 프레임(2000)의 우측 끝단에 배치된 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 예를 들어, 표시 장치 수납부(5000)는 지지 프레임(2000)의 좌측 끝단에 배치될 수 있으며, 이 경우 표시 장치(1000_1)에 표시되는 화상은 반사 부재(4000)에서 반사되어 좌안 렌즈(1000a)를 통해 사용자의 좌안에 제공될 수 있다. 이로 인해, 사용자는 좌안을 통해 표시 장치(1000_1)에 표시되는 가상 현실 영상을 시청할 수 있다. 또는, 표시 장치 수납부(5000)는 지지 프레임(2000)의 좌측 끝단과 우측 끝단에 모두 배치될 수 있으며, 이 경우 사용자는 좌안과 우안 모두를 통해 표시 장치(1000_1)에 표시되는 가상 현실 영상을 시청할 수 있다.
도 45는 일 실시예에 따른 표시 장치를 포함하는 스마트 기기를 보여주는 예시 도면이다.
도 45를 참조하면, 일 실시예에 따른 표시 장치(1000_2)는 스마트 기기 중 하나인 스마트 워치(40)에 적용될 수 있다.
도 46은 일 실시예에 따른 표시 장치를 포함하는 자동차 계기판과 센터페시아를 보여주는 일 예시 도면이다. 도 46에는 일 실시예에 따른 표시 장치들(1000_a, 1000_b, 1000_c, 1000_d, 1000_e)이 적용된 자동차가 나타나 있다.
도 46을 참조하면, 일 실시예에 따른 표시 장치들(1000_a, 1000_b, 1000_c)은 자동차의 계기판에 적용되거나, 자동차의 센터페시아(center fascia)에 적용되거나, 자동차의 대쉬보드에 배치된 CID(Center Information Display)에 적용될 수 있다. 또한, 일 실시예에 따른 표시 장치들(1000_d, 1000_e)은 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display)에 적용될 수 있다.
도 47은 일 실시예에 따른 표시 장치를 포함하는 투명표시장치를 보여주는 일 예시 도면이다.
도 47을 참조하면, 일 실시예에 따른 표시 장치(1000_3)는 투명 표시 장치에 적용될 수 있다. 투명 표시 장치는 영상(IM)을 표시하는 동시에, 광을 투과시킬 수 있다. 그러므로, 투명 표시 장치의 전면(前面)에 위치한 사용자는 표시 장치(1000_3)에 표시된 영상(IM)을 시청할 수 있을 뿐만 아니라, 투명 표시 장치의 배면(背面)에 위치한 사물(RS) 또는 배경을 볼 수 있다. 표시 장치(1000_3)가 투명 표시 장치에 적용되는 경우, 표시 장치(1000_3)의 제1 기판(도 7의 'SUB1')은 광을 투과시킬 수 있는 광 투과부를 포함하거나 광을 투과시킬 수 있는 재료로 형성될 수 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치 10: 표시 패널
EA1: 제1 발광 영역 EA2: 제2 발광 영역
EA3: 제3 발광 영역 PW: 격벽
PXC: 화소 회로부 111: 화소 전극
113: 공통 연결 전극 CE: 공통 전극

Claims (22)

  1. 기판;
    상기 기판 상에 배치되며 복수의 발광 영역들을 구획하는 격벽;
    상기 기판 상에서 상기 격벽에 의해 구획되는 제1 발광 영역, 제2 발광 영역, 및 제3 발광 영역을 포함하는 복수의 발광 영역들;
    상기 제1 발광 영역에 배치되며, 제1 광을 방출하는 제1 발광 소자;
    상기 제2 발광 영역에 배치되며, 제2 광을 방출하는 제2 발광 소자; 및
    상기 제3 발광 영역에 배치되며, 제3 광을 방출하는 제3 발광 소자를 포함하고,
    상기 제1 발광 영역의 면적은 상기 제1 발광 소자의 면적보다 넓고,
    상기 제1 발광 영역의 면적은 상기 제2 발광 영역 및 상기 제3 발광 영역의 면적보다 넓은 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 발광 영역과 상기 제3 발광 영역 사이의 최소 거리를 제1 거리로 정의하고, 상기 제2 발광 영역과 상기 제3 발광 영역 사이의 최소 거리를 제2 거리로 정의하는 경우, 상기 제1 거리와 상기 제2 거리는 동일한 표시 장치.
  3. 제1 항에 있어서,
    상기 제1 발광 영역의 중심점과 상기 제3 발광 영역의 중심점 사이의 거리를 제1 중심 거리로 정의하고, 상기 제2 발광 영역의 중심점과 상기 제3 발광 영역의 중심점 사이의 거리를 제2 중심 거리로 정의하는 경우, 상기 제1 중심 거리는 상기 제2 중심 거리보다 짧은 표시 장치.
  4. 제1 항에 있어서,
    제1 광은 적색 파장 대역의 광인 표시 장치.
  5. 제2 항에 있어서,
    상기 복수의 발광 영역들은,
    상기 제1 발광 소자를 포함하는 제4 발광 영역; 및
    상기 제2 발광 소자를 포함하며, 상기 제4 발광 영역의 면적보다 넓은 면적을 갖는 제5 발광 영역을 더 포함하고,
    상기 제4 발광 영역과 상기 제3 발광 영역 사이의 최소 거리를 제3 거리로 정의하고, 상기 제5 발광 영역과 상기 제3 발광 영역 사이의 최소 거리를 제4 거리로 정의하는 경우, 상기 제3 거리와 상기 제4 거리는 동일한 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 거리, 상기 제2 거리, 상기 제3 거리, 및 상기 제4 거리는 동일한 표시 장치.
  7. 제3 항에 있어서,
    상기 복수의 발광 영역들은,
    상기 제1 발광 소자를 포함하는 제4 발광 영역; 및
    상기 제2 발광 소자를 포함하며, 상기 제4 발광 영역의 면적보다 넓은 면적을 갖는 제5 발광 영역을 더 포함하고,
    상기 제4 발광 영역의 중심점과 상기 제3 발광 영역의 중심점 사이의 거리를 제3 중심 거리로 정의하고, 상기 제5 발광 영역의 중심점과 상기 제3 발광 영역의 중심점 사이의 거리를 제4 중심 거리로 정의하는 경우, 상기 제3 중심 거리는 상기 제4 중심 거리보다 짧은 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 중심 거리는 상기 제3 중심 거리와 동일하고, 상기 제2 중심 거리는 상기 제4 중심 거리와 동일한 표시 장치.
  9. 제1 항에 있어서,
    상기 격벽과 중첩하는 복수의 공통 연결 전극들;
    상기 복수의 발광 영역들 각각에 배치되는 화소 전극; 및
    상기 제1 발광 소자, 상기 제2 발광 소자, 상기 제3 발광 소자, 및 상기 격벽 상에 배치되는 공통 전극을 포함하고,
    상기 공통 연결 전극은 화소 회로부와 적어도 일부 중첩하는 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 발광 소자의 일 방향의 폭은 상기 제2 발광 소자의 일 방향의 폭 및 상기 제3 발광 소자의 일 방향의 폭보다 큰 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 발광 소자와 상기 격벽 사이의 거리, 상기 제2 발광 소자와 상기 격벽 사이의 거리, 및 상기 제3 발광 소자와 상기 격벽 사이의 거리는 동일한 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 발광 소자의 일 방향의 폭, 상기 제2 발광 소자의 일 방향의 폭, 및 상기 제3 발광 소자의 일 방향의 폭은 서로 동일하고,
    상기 제1 발광 소자와 상기 격벽 사이의 거리는 상기 제2 발광 소자와 상기 격벽 사이의 거리, 및 상기 제3 발광 소자와 상기 격벽 사이의 거리보다 큰 표시 장치.
  13. 기판;
    상기 기판 상에 배치되는 화소 전극;
    상기 기판 상에 배치되며, 상기 화소 전극과 떨어져 배치되는 공통 연결 전극;
    상기 화소 전극 상에 배치되는 발광 소자;
    상기 공통 연결 전극 상에 배치되는 제1 연결 전극; 및
    상기 제1 연결 전극 상에 배치되는 격벽을 구비하고,
    상기 제1 연결 전극의 상면의 적어도 일부는 상기 격벽에 의해 덮이지 않고 노출되며,
    상기 격벽에 의해 덮이지 않고 노출된 상기 제1 연결 전극의 상면에 연결되는 공통 전극을 더 구비하는 표시 장치.
  14. 제13 항에 있어서,
    상기 발광 소자의 측면, 상기 제1 연결 전극의 측면, 및 상기 격벽의 상면과 측면에 배치되는 제1 절연막을 더 구비하는 표시 장치.
  15. 제14 항에 있어서,
    상기 공통 전극은 상기 발광 소자의 상면과 상기 제1 절연막 상에 배치되는 표시 장치.
  16. 제13 항에 있어서,
    상기 발광 소자는 순차적으로 적층되는 제1 반도체층, 활성층, 및 제2 반도체층을 포함하는 표시 장치.
  17. 제13 항에 있어서,
    상기 발광 소자의 높이는 상기 격벽의 높이와 동일한 표시 장치.
  18. 기판;
    상기 기판 상에 배치되는 격벽;
    상기 격벽에 의해 구획되는 제1 발광 영역, 제2 발광 영역, 및 제3 발광 영역을 포함하는 복수의 발광 영역들; 및
    상기 복수의 발광 영역들 각각과 떨어져 배치되는 복수의 공통 연결 영역들을 포함하고,
    상기 복수의 공통 연결 영역들 중에서 제1 공통 연결 영역과 인접한 상기 제1 발광 영역의 중심점 사이의 거리는, 상기 제1 공통 연결 영역과 인접한 상기 제2 발광 영역의 중심점 사이의 거리와 동일한 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 발광 영역과 상기 제2 발광 영역은 제1 방향으로 배열되고,
    상기 제2 발광 영역과 상기 제3 발광 영역은 상기 제1 방향 대비 비스듬하게 기울어진 제1 대각 방향으로 배열되며,
    상기 제1 발광 영역과 상기 제3 발광 영역은 상기 제1 대각 방향과 교차하는 제2 대각 방향으로 배열되는 표시 장치.
  20. 제19 항에 있어서,
    상기 기판 상에서 상기 격벽에 의해 구획되며, 상기 제2 발광 영역 및 상기 제3 발광 영역과 상기 제1 대각 방향으로 배열되는 제4 발광 영역; 및
    상기 기판 상에서 상기 격벽에 의해 구획되며, 상기 제1 발광 영역 및 상기 제3 발광 영역과 상기 제2 대각 방향으로 배열되는 제5 발광 영역을 더 포함하는 표시 장치.
  21. 제20 항에 있어서,
    상기 복수의 공통 연결 영역들 중에서 상기 제1 발광 영역과 상기 제4 발광 영역 사이에 배치되는 제2 공통 연결 영역과 상기 제3 발광 영역 사이의 최소 거리는, 상기 제2 발광 영역과 상기 제5 발광 영역 사이에 배치되는 제3 공통 연결 영역과 상기 제3 발광 영역 사이의 최소 거리보다 긴 표시 장치.
  22. 제21 항에 있어서,
    상기 복수의 공통 연결 영역들은 상기 제4 발광 영역과 상기 제5 발광 영역 사이에 배치되는 제4 공통 연결 영역을 더 포함하고,
    상기 제1 공통 연결 영역, 상기 제2 공통 연결 영역, 상기 제3 공통 연결 영역, 및 상기 제4 공통 연결 영역은 마름모 형태로 배열되는 표시 장치.
KR1020210105688A 2021-08-10 2021-08-10 표시 장치 KR20230023886A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210105688A KR20230023886A (ko) 2021-08-10 2021-08-10 표시 장치
US17/708,759 US20230046443A1 (en) 2021-08-10 2022-03-30 Display device
CN202210876999.0A CN115706136A (zh) 2021-08-10 2022-07-25 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210105688A KR20230023886A (ko) 2021-08-10 2021-08-10 표시 장치

Publications (1)

Publication Number Publication Date
KR20230023886A true KR20230023886A (ko) 2023-02-20

Family

ID=85178057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210105688A KR20230023886A (ko) 2021-08-10 2021-08-10 표시 장치

Country Status (3)

Country Link
US (1) US20230046443A1 (ko)
KR (1) KR20230023886A (ko)
CN (1) CN115706136A (ko)

Also Published As

Publication number Publication date
US20230046443A1 (en) 2023-02-16
CN115706136A (zh) 2023-02-17

Similar Documents

Publication Publication Date Title
US11251225B2 (en) Light emitting diode module, display panel having the same and method of manufacturing the same
US20150255439A1 (en) Display device using semiconductor light emitting device
US20180192495A1 (en) Display device using semiconductor light-emitting device and manufacturing method therefor
EP4184599A1 (en) Light-emitting device and image display device
US20190333434A1 (en) High fill rate display
US10276632B2 (en) Display device using semiconductor light-emitting diodes, and manufacturing method therefor
KR20230023886A (ko) 표시 장치
KR20220149853A (ko) 표시 장치와 그의 제조 방법
KR20230063937A (ko) 발광 소자, 이를 포함하는 표시 장치, 및 표시 장치의 제조 방법
KR20230053014A (ko) 표시 장치 및 그 제조 방법
KR20220149818A (ko) 표시 장치
KR20230023861A (ko) 표시 장치와 그의 제조 방법
KR20230023885A (ko) 표시 장치와 그의 제조 방법
KR20220149896A (ko) 표시 장치와 그의 제조 방법
US20230053037A1 (en) Display device and method for fabrication thereof
KR20230023539A (ko) 표시 장치
US20230110747A1 (en) Display device and method for fabrication thereof
KR20230033056A (ko) 표시 장치와 그의 제조 방법
KR20220149831A (ko) 표시 장치와 그의 제조 방법
KR20220149861A (ko) 표시 장치
KR20220148958A (ko) 표시 장치
KR20220149865A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230101994A (ko) 표시 장치 및 이의 제조 방법
KR20230077814A (ko) 표시 장치
KR20220149860A (ko) 표시 장치 및 표시 장치의 제조 방법