KR20220149894A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20220149894A
KR20220149894A KR1020210073065A KR20210073065A KR20220149894A KR 20220149894 A KR20220149894 A KR 20220149894A KR 1020210073065 A KR1020210073065 A KR 1020210073065A KR 20210073065 A KR20210073065 A KR 20210073065A KR 20220149894 A KR20220149894 A KR 20220149894A
Authority
KR
South Korea
Prior art keywords
disposed
electrode
light emitting
sub
reflective pattern
Prior art date
Application number
KR1020210073065A
Other languages
English (en)
Inventor
전형일
박성국
서기성
윤소연
조주완
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US17/561,074 priority Critical patent/US20220352240A1/en
Priority to CN202210460695.6A priority patent/CN115274750A/zh
Publication of KR20220149894A publication Critical patent/KR20220149894A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 의하면, 기판 상에 배치된 배선; 상기 배선을 커버하는 보호막; 상기 보호막 상에 배치되는 제1 전극; 상기 제1 전극과 전기적으로 연결된 발광 소자; 및 상기 제1 전극보다 상기 기판에 인접하여 위치하고, 반사성 물질을 포함하는 반사 플레이트; 를 포함하고, 상기 반사 플레이트는 평면 상에서 볼 때, 상기 배선과 중첩하는, 표시 장치가 제공될 수 있다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD FOR THEREOF}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명의 일 과제는, 제조 공정 중 배선 및 중간층(비아층 등)의 훼손이 방지된 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 또 다른 과제는, 발광 소자의 정렬도가 향상된 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
실시예에 따르면, 기판 상에 배치된 백플레인 배선; 상기 백플레인 배선을 커버하는 보호막; 상기 보호막 상에 배치되는 제1 전극; 상기 제1 전극과 전기적으로 연결된 발광 소자; 및 상기 제1 전극보다 상기 기판에 인접하여 위치하고, 반사성 물질을 포함하는 반사 패턴; 을 포함하고, 상기 반사 패턴은 평면 상에서 볼 때, 상기 백플레인 배선과 중첩하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 반사 패턴은 제1 배치 영역 및 제2 배치 영역을 포함하고, 상기 반사 패턴은 상기 제1 배치 영역에서 상기 백플레인 배선과 중첩하고, 상기 제2 배치 영역에서 상기 백플레인 배선과의 비중첩하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 반사 패턴은 알루미늄(Al), 몰리브덴(Mo), 구리(Cu), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 및 이들의 합금 중 적어도 어느 하나를 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 반사 패턴은 300Å 이상의 두께를 가지는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 반사 패턴은 상기 보호막 상에 배치되는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 전극보다 상기 기판에 인접하여 위치하고, 컨택부를 통해 상기 제1 전극과 전기적으로 연결되는 브릿지 패턴을 더 포함하고, 상기 반사 패턴의 적어도 일부는 평면 상에서 볼 때, 상기 컨택부가 배치된 영역을 둘러싸는 형태를 가지는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 반사 패턴의 적어도 일부가 서로 이격되어 정의되는 관통홀을 더 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 보호막은 유기 재료를 포함하고, 상기 관통홀은 평면 상에서 볼 때, 상기 백플레인 배선과 비중첩하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 반사 패턴이 배치되는 제1 영역; 및 상기 제1 전극이 배치되는 제2 영역; 을 더 포함하고, 상기 제1 영역과 상기 제2 영역은 평면 상에서 볼 때, 서로 비중첩하고, 상기 백플레인 배선의 적어도 일부는 평면 상에서 볼 때, 상기 제1 영역과 중첩하고, 상기 백플레인 배선의 또 다른 적어도 일부는 평면 상에서 볼 때, 상기 제2 영역과 중첩하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 발광 소자에 제공되는 전기적 신호는 상기 백플레인 배선을 통해 이동되는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 전극은 상기 발광 소자의 일단과 전기적으로 연결되고, 상기 발광 소자의 타단과 전기적으로 연결되고, 상기 발광 소자에 캐소드 신호를 제공하는 제2 전극을 더 포함하고, 상기 반사 패턴은 상기 제2 전극과 전기적으로 연결되는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 제1 색의 광이 발산되는 제1 서브 화소 영역; 제2 색의 광이 발산되는 제2 서브 화소 영역; 및 제3 색의 광이 발산되는 제3 서브 화소 영역; 을 더 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 서브 화소 영역 내 배치되는 제1 파장 변환 패턴; 상기 제2 서브 화소 영역 내 배치되는 제2 파장 변환 패턴; 및 상기 제3 서브 화소 영역 내 배치되는 광 투과 패턴; 을 더 포함하고, 상기 발광 소자의 적어도 일부는 상기 제1 서브 화소 영역과 중첩하고, 상기 발광 소자의 다른 일부는 상기 제2 서브 화소 영역과 중첩하고, 상기 발광 소자의 또 다른 일부는 상기 제3 서브 화소 영역과 중첩하고, 상기 발광 소자는 상기 제3 색의 광을 발산하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 기판과 상기 보호막 사이에 배치되고, 평면 상에서 볼 때 적어도 일부가 상기 관통홀과 중첩하는 제1 게이트 전극; 을 더 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 게이트 전극은 몰리브덴(Mo)을 포함하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 게이트 전극 상에 배치된 게이트 절연막; 및 상기 게이트 절연막 상에 배치된 제2 게이트 전극; 을 더 포함하고, 상기 관통홀은 평면 상에서 볼 때, 상기 제1 게이트 전극 및 상기 제2 게이트 전극과 중첩하는, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 관통홀은 복수 개 구비되고, 평면 상에서 볼 때, 상기 제1 게이트 전극을 따라서 배치된, 표시 장치가 제공될 수 있다.
실시예에 따르면, 각각 상이한 색의 광이 발산되는 복수의 서브 화소 영역; 을 더 포함하고, 상기 관통홀은 평면 상에서 볼 때, 각각 상기 제1 게이트 전극의 적어도 일부와 중첩하는 제1 관통 영역 및 제2 관통 영역 내 배치되고, 상기 제1 관통 영역은 제1 방향으로 인접한 상기 복수의 서브 화소 영역 사이에 배치되고, 상기 제2 관통 영역은 상기 제1 방향과 교차하는 상기 제2 방향으로 인접한 상기 복수의 서브 화소 영역 사이에 배치되는, 표시 장치가 제공될 수 있다.
본 발명의 다른 실시예에 따르면, 기판 상에 배치된 보호막; 상기 보호막 상에 배치되는 제1 전극; 상기 제1 전극과 전기적으로 연결된 발광 소자; 및 상기 보호막 상에 배치되고, 반사성 물질을 포함하는 반사 패턴; 을 포함하고, 상기 발광 소자가 배치되는 면과 상기 반사 패턴의 상부면은 동일한 높이에 형성된, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 제1 전극과 상기 발광 소자 사이에 배치된 연결 전극; 을 더 포함하고, 상기 반사 패턴의 상부면과 상기 기판 사이의 거리는, 상기 연결 전극의 상부면과 상기 기판 사이의 거리와 동일한, 표시 장치가 제공될 수 있다.
실시예에 따르면, 상기 반사 패턴의 외면 상에는 상기 제1 전극과 상기 반사 패턴 간 단락을 방지하는 산화막이 제공되는, 표시 장치가 제공될 수 있다.
본 발명의 또 다른 실시예에 따르면, 기판 상에 백플레인 배선을 배치하는 단계; 상기 백플레인 배선을 커버하는 보호막을 형성하는 단계; 상기 보호막 상에 반사성 물질을 포함하는 반사 패턴을 형성하는 단계; 상기 보호막 상에 절연막을 형성하고, 상기 절연막 상에 제1 전극을 배치하는 단계; 상기 제1 전극 상에 연결 전극을 배치하는 단계; 및 상기 연결 전극 상에 발광 소자를 배치하는 단계; 를 포함하고, 기 반사 패턴을 형성하는 단계는, 상기 반사 패턴을 평면 상에서 볼 때, 상기 백플레인 배선과 중첩하도록 형성하는 단계를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 반사 패턴을 형성하는 단계는, 상기 백플레인 배선과 중첩하는 영역에 상기 반사 패턴을 배치하는 단계를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 반사 패턴을 형성하는 단계는, 상기 반사 패턴이 배치되지 않은 영역으로서, 홀 형상으로 제공되는 관통홀을 제공하는 단계를 포함하고, 상기 관통홀은 평면 상에서 볼 때, 상기 백플레인 배선과 비중첩하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 연결 전극 상에 상기 발광 소자를 배치하는 단계는, 상기 연결 전극과 상기 발광 소자 사이에 열을 제공하는 단계; 및 상기 연결 전극과 상기 발광 소자를 결합하는 단계; 를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 열을 제공하는 단계는, 레이저를 상기 연결 전극과 상기 발광 소자 사이에 제공하는 단계를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 레이저는 800nm 내지 1000nm의 파장 대역을 가지는, 표시 장치의 제조 방법이 제공될 수 있다.
본 발명의 과제의 해결 수단이 상술한 해결 수단들로 제한되는 것은 아니며, 언급되지 아니한 해결 수단들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의하면, 배선과 중첩하는 반사 패턴을 구비하여 제조 공정 중 배선 및 중간층(비아층 등)의 훼손이 방지된 표시 장치 및 그 제조 방법이 제공될 수 있다.
본 발명의 또 다른 실시예에 의하면, 발광 소자의 정렬도가 향상된 표시 장치 및 그 제조 방법이 제공될 수 있다.
본 발명의 효과가 상술한 효과들로 제한되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 2는 실시예에 따른 화소에 포함된 화소 회로를 나타낸 도면이다.
도 3은 실시예에 따른 표시 장치를 나타낸 단면도이다.
도 4는 제1 실시예에 따른 화소의 구조를 개략적으로 나타낸 평면도이다.
도 5는 제1 실시예에 따른 화소의 구조를 개략적으로 나타낸 단면도이다.
도 6은 제1 실시예에 따른 화소를 나타낸 단면도이다.
도 7은 제1 실시예에 따른 화소를 나타낸 평면도로서, 제1 게이트 전극 및 제2 게이트 전극을 중심으로 나타낸 평면도이다.
도 8은 제2 실시예에 따른 화소를 개략적으로 나타낸 평면도이다.
도 9는 제2 실시예에 따른 화소를 개략적으로 나타낸 단면도이다.
도 10은 제3 실시예에 따른 화소를 개략적으로 나타낸 단면도이다.
도 11 내지 도 14는 실시예에 따른 표시 장치의 제조 방법을 나타낸 공정 단계별 단면도들이다.
도 15 내지 도 18은 실시예에 따른 표시 장치가 적용되는 예시를 나타낸 도면들이다.
본 명세서에 기재된 실시예는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 사상을 명확히 설명하기 위한 것이므로, 본 발명이 본 명세서에 기재된 실시예에 의해 한정되는 것은 아니며, 본 발명의 범위는 본 발명의 사상을 벗어나지 아니하는 수정예 또는 변형예를 포함하는 것으로 해석되어야 한다.
본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하여 가능한 현재 널리 사용되고 있는 일반적인 용어를 선택하였으나 이는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자의 의도, 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 다만, 이와 달리 특정한 용어를 임의의 의미로 정의하여 사용하는 경우에는 그 용어의 의미에 관하여 별도로 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가진 실질적인 의미와 본 명세서의 전반에 걸친 내용을 토대로 해석되어야 한다.
본 명세서에 첨부된 도면은 본 발명을 용이하게 설명하기 위한 것으로 도면에 도시된 형상은 본 발명의 이해를 돕기 위하여 필요에 따라 과장되어 표시된 것일 수 있으므로 본 발명이 도면에 의해 한정되는 것은 아니다.
본 명세서에서 본 발명에 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에 이에 관한 자세한 설명은 필요에 따라 생략하기로 한다.
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다. 이하에서는 도 1 내지 도 18을 참조하여 실시예에 따른 표시 장치 및 그 제조 방법에 관하여 설명한다.
도 1은 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
실시예에 따른 표시 장치(DD)는 광을 발산하도록 구성될 수 있다. 도 1을 참조하면, 표시 장치(DD)는 기판(SUB) 및 기판(SUB) 상에 배치된 화소(PXL)를 포함할 수 있다. 도면에 도시되지 않았으나, 표시 장치(DD)는 화소(PXL)를 구동하기 위한 구동 회로부(예를 들어, 주사 구동부 및 데이터 구동부), 배선들, 및 패드들을 더 포함할 수 있다.
일 예에 따르면, 화소(PXL)는 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)를 포함할 수 있다.
표시 장치(DD)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA) 외 영역을 의미할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 적어도 일부를 둘러쌀 수 있다.
기판(SUB)은 표시 장치(DD)의 베이스 부재를 구성할 수 있다. 기판(SUB)은 경성 또는 연성의 기판이나 필름일 수 있으나, 특정 예시에 한정되지 않는다.
표시 영역(DA)은 화소(PXL)가 배치된 영역을 의미할 수 있다. 비표시 영역(NDA)은 화소(PXL)가 배치되지 않은 영역을 의미할 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소(PXL)에 연결되는 구동 회로부, 배선들, 및 패드들이 배치될 수 있다.
일 예에 따르면, 화소(PXL)는 스트라이프(stripe) 또는 펜타일(PENTILE™) 배열 구조 등에 따라 배열될 수 있으나, 이에 한정되지 않으며, 공지된 다양한 실시 형태가 적용될 수 있다.
실시예에 따르면, 표시 영역(DA)에는 복수의 서브 화소들(도 5의 'SPXL' 참조)을 포함하는 화소(PXL)가 배치될 수 있다. 예를 들어, 표시 영역(DA)에는 제1 색의 광을 방출하는 제1 서브 화소(SPXL1), 제2 색의 광을 방출하는 제2 서브 화소(SPXL2), 및 제3 색의 광을 방출하는 제3 서브 화소(SPXL3)가 배열될 수 있고, 적어도 하나의 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)은 다양한 색의 광을 방출할 수 있는 하나의 화소 유닛을 구성할 수 있다.
예를 들어, 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)은 각각은 소정 색의 광을 방출하는 서브 화소일 수 있다. 일 예로, 제1 서브 화소(SPXL1)는 적색(일 예로, 제1 색)의 광을 방출하는 적색 화소일 수 있고, 제2 서브 화소(SPXL2)는 녹색(일 예로, 제2 색)의 광을 방출하는 녹색 화소일 수 있으며, 제3 서브 화소(SPXL3)는 청색(일 예로, 제3 색)의 광을 방출하는 청색 화소일 수 있다. 다만, 각각의 상기 화소 유닛을 구성하는 화소(PXL)들의 색상, 종류 및/또는 개수 등이 특정 예시에 한정되지는 않는다.
이하에서는 설명의 편의상, 화소(PXL)가 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)을 포함하는 실시예를 기준으로 설명한다. 본 명세서에서 정의되는 서브 화소(SPXL)는 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3) 중 어느 하나일 수 있다.
도 2는 실시예에 따른 화소에 포함된 화소 회로를 나타낸 도면이다.
도 2는 실시예 중 하나로서, 능동형 표시 장치(DD)에 적용되는 서브 화소(SPXL)에 포함된 구성 요소들의 전기적 연결 관계를 도시하였다. 다만, 본 발명의 실시예가 적용될 수 있는 서브 화소(SPXL)에 포함된 구성 요소들의 종류가 이에 한정되지는 않는다.
도 2를 참조하면, 서브 화소(SPXL)는 발광 소자(LD) 및 화소 회로(PXC)를 포함할 수 있다.
발광 소자(LD)는 제1 전원 라인(VDD)과 제2 전원 라인(VSS) 사이에 연결될 수 있다. 발광 소자(LD)의 일 단부(일 예로, P형 반도체)는 제1 전극(ELT1) 및 화소 회로(PXC)를 경유하여 제1 전원 라인(VDD)에 연결되고, 발광 소자(LD)의 타 단부(일 예로, N형 반도체)는 제2 전극(ELT2)을 경유하여 제2 전원 라인(VSS)에 연결될 수 있다.
실시예에 따르면, 발광 소자(LD)는 화소 회로(PXC)를 통해 구동 전류가 공급될 때, 상기 구동 전류에 대응하는 휘도의 광을 발산할 수 있다.
실시예에 따르면, 발광 소자(LD)들은 제1 전원 라인(VDD)과 제2 전원 라인(VSS)의 사이에서 다양한 연결 구조를 통해 서로 연결될 수 있다. 일 예로, 발광 소자(LD)들은 서로 병렬로만 연결되거나, 서로 직렬로만 연결될 수 있다. 또는, 발광 소자(LD)들은 직/병렬 혼합 구조로 연결될 수 있다.
제1 전원 라인(VDD)과 제2 전원 라인(VSS)은 발광 소자(LD)들이 광을 발산할 수 있도록 서로 상이한 전위를 가질 수 있다. 제1 전원 라인(VDD)과 제2 전원 라인(VSS)은 서브 화소(SPXL)의 발광 기간 중 광이 발산될 수 있을 정도의 전위차를 가질 수 있다. 예를 들어, 제1 전원 라인(VDD)은 제2 전원 라인(VSS)보다 높은 전위로 설정될 수 있다.
화소 회로(PXC)는 제1 전원 라인(VDD)과 발광 소자(LD) 사이를 연결할 수 있다. 화소 회로(PXC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
실시예에 따르면, 제1 트랜지스터(T1)의 일 전극은 제1 전원 라인(VDD)에 연결되고, 타 전극은 발광 소자(LD)의 일 전극(일 예로, 애노드 전극)에 연결될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1)를 통해 인가된 전압에 대응하여 발광 소자(LD)에 흐르는 전류를 제어할 수 있다.
실시예에 따르면, 제2 트랜지스터(T2)의 일 전극은 데이터 라인(DL)에 연결되고, 타 전극은 제1 노드(N1)에 연결될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(SL)에 연결될 수 있다. 제2 트랜지스터(T2)는 스캔 라인(SL)으로부터 스캔 신호가 공급될 때, 턴-온되고, 이 때, 데이터 라인(DL)으로부터 제공된 데이터 신호를 제1 노드(N1)로 전달할 수 있다.
실시예에 따르면, 제3 트랜지스터(T3)의 일 전극은 센싱 라인(SENL)에 연결되고, 타 전극은 제2 노드(N2)에 연결될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 센싱 신호 라인(SEL)에 연결될 수 있다. 제3 트랜지스터(T3)가 센싱 신호 라인(SEL)으로부터 제공된 센싱 신호에 응답하여 턴-온되는 경우, 센싱 라인(SENL)을 통해 기준 전압이 제2 노드(N2)로 제공될 수 있다.
실시예에 따르면, 상기 기준 전압은 발광 소자(LD)와 연결된 제1 트랜지스터(T1)의 전극(일 예로, 제1 트랜지스터(T1)의 소스 전극)의 전압을 일정한 값으로 설정 혹은 초기화하는 역할을 수행할 수 있다. 일 예에 따르면, 상기 기준 전압은 제2 전원 라인(VSS)의 전압 이하로 설정될 수 있다.
실시예에 따르면, 제3 트랜지스터(T3)는 센싱 신호 라인(SEL)으로부터 제공된 센싱 신호에 응답하여 턴-온되는 경우, 센싱 전류를 센싱 라인(SENL)으로 전달할 수 있다.
실시예에 따르면, 상기 센싱 전류는 제1 트랜지스터(T1)의 이동도 및 문턱 전압의 변화량을 산출하기 위해 이용될 수 있다.
스토리지 커패시터(Cst)는 제1 노드(N1)(또는, 제1 트랜지스터(T1)의 게이트 전극)와 제2 노드(N2)(또는, 제1 트랜지스터(T1)의 타 전극) 사이에 연결될 수 있다. 스토리지 커패시터(Cst)는 제1 노드(N1)의 전압과 제2 노드(N2)의 전압 간 차이에 관한 정보를 저장할 수 있다.
한편, 화소 회로(PXC)의 구조는 도 2에 도시된 구조에 한정되지 않으며, 다양한 형태의 구조가 구현될 수 있다. 또한, 도 2에서 제1 내지 제3 트랜지스터(T1~T3)는 N형 트랜지스터를 기준으로 도시되었으나, 이에 한정되지 않고 실시예에 따라 제1 내지 제3 트랜지스터(T1~T3)는 P형 트랜지스터로 구성될 수 있다.
이하에서는 도 3 내지 도 5를 참조하여 화소(PXL)를 구성하는 서브 화소(SPXL)들의 구조를 더욱 상세하게 설명한다. 전술한 내용과 중복될 수 있는 내용은 간략히 설명하거나 생략하도록 한다.
도 3은 실시예에 따른 표시 장치를 나타낸 단면도이다.
도 3을 참조하면, 표시 장치(DD)는 기판(SUB), 화소 회로부(PCL), 표시 소자부(DPL), 및 광 제어부(LCP)를 포함할 수 있다.
일 예에 따르면, 기판(SUB), 화소 회로부(PCL), 표시 소자부(DPL), 및 광 제어부(LCP)는 표시 장치(DD)의 표시 방향(일 예로, 제3 방향(DR3))을 따라서 순차적으로 적층될 수 있다. 여기서, 상기 표시 방향은 기판(SUB)의 두께 방향을 의미할 수 있다.
기판(SUB)은 표시 장치(DD)의 기저면을 구성할 수 있다. 기판(SUB) 상에는 표시 장치(DD)의 개별 구성이 배치될 수 있다.
화소 회로부(PCL)는 기판(SUB) 상에 배치될 수 있다. 화소 회로부(PCL)는 화소(PXL)를 구동시키도록 구성된 화소 회로(PXC)를 포함할 수 있다.
표시 소자부(DPL)는 화소 회로부(PCL) 상에 배치될 수 있다. 표시 소자부(DPL)는 화소 회로부(PCL)로부터 제공된 전기적 신호에 기초하여 광을 발산할 수 있다. 표시 소자부(DPL)는 광을 발산할 수 있는 발광 소자(도 4의 'LD' 참조)를 포함할 수 있다. 표시 소자부(DPL)로부터 발산된 광은 광 제어부(LCP)를 통과하여 외부로 제공될 수 있다.
광 제어부(LCP)는 표시 소자부(DPL) 상에 배치될 수 있다. 광 제어부(LCP)는 발광 소자(LD)들 상에 배치될 수 있다. 광 제어부(LCP)는 표시 소자부(DPL)(혹은 발광 소자(LD)들)로부터 제공된 광의 파장을 변경시킬 수 있다. 일 예에 따르면, 광 제어부(LCP)는 도 5에 도시된 바와 같이 광의 파장을 변경시키도록 구성된 색상 변환부(CCL) 및 특정 파장을 가지는 광을 투과시키는 색상 필터부(CFL)를 포함할 수 있다.
이하에서는, 도 4 및 도 5를 참조하여, 화소(PXL)에 포함된 서브 화소(SPXL)들의 구조에 관하여 더욱 상세하게 설명한다. 전술한 내용과 중복될 수 있는 내용은 간략히 설명하거나 생략하도록 한다.
먼저, 도 4를 참조하여, 실시예에 따른 화소(PXL)에 포함된 서브 화소(SPXL)들에 관하여 평면도를 중심으로 설명한다.
도 4는 제1 실시예에 따른 화소의 구조를 개략적으로 나타낸 평면도이다.
도 4를 참조하면, 화소(PXL)는 발광 영역(EMA) 및 비발광 영역(NEA)을 포함할 수 있다.
발광 영역(EMA)은 광이 발산되는 영역을 의미하고, 비발광 영역(NEA)은 광이 발산되지 않는 영역을 의미할 수 있다. 발광 영역(EMA)과 비발광 영역(NEA)은 차광층(도 5의 'LBL' 참조)에 의해 정의될 수 있다. 이에 관한 상세한 내용은 도 5를 참조하여 후술하도록 한다.
실시예에 따르면, 제1 서브 화소 영역(SPXA1), 제2 서브 화소 영역(SPXA2), 및 제3 서브 화소 영역(SPXA3)은 서로 이격되어 배치될 수 있다. 일 예에 따르면, 제1 서브 화소 영역(SPXA1), 제2 서브 화소 영역(SPXA2), 및 제3 서브 화소 영역(SPXA3)은 제2 방향(DR2)으로 연장하고, 제1 방향(DR1)으로 서로 이격될 수 있다.
발광 소자(LD)들은 복수 개 구비되어, 발광 영역(EMA) 내 배치(혹은 배열)될 수 있다. 일 예로, 제1 서브 화소 영역(SPXA1), 제2 서브 화소 영역(SPXA2), 및 제3 서브 화소 영역(SPXA3) 상에는 발광 소자(LD)들이 배치될 수 있다.
실시예에 따르면, 제1 서브 화소 영역(SPXA1)은 제1 서브 화소(SPXL1)의 발광 영역(EMA)을 의미할 수 있다. 제2 서브 화소 영역(SPXA2)은 제2 서브 화소(SPXL2)의 발광 영역(EMA)을 의미할 수 있다. 제3 서브 화소 영역(SPXA3)은 제3 서브 화소(SPXL3)의 발광 영역(EMA)을 의미할 수 있다.
실시예에 따르면, 화소(PXL)는 반사 패턴(RP)을 포함할 수 있다. 반사 패턴(RP)은 반사성 물질을 포함한 구성으로서, 광을 반사하도록 구성될 수 있다.
반사 패턴(RP)은 화소(PXL)의 전면에 배치될 수 있다. 일 예로, 반사 패턴(RP)의 일부는 발광 영역(EMA) 내 배치되고, 반사 패턴(RP)의 또 다른 일부는 비발광 영역(NEA) 내 배치될 수 있다.
예를 들어, 반사 패턴(RP)은 제1 서브 화소 영역(SPXA1), 제2 서브 화소 영역(SPXA2), 및 제3 서브 화소 영역(SPXA3) 내 각각 배치될 수 있으며, 제1 서브 화소 영역(SPXA1), 제2 서브 화소 영역(SPXA2), 및 제3 서브 화소 영역(SPXA3) 외 영역에도 배치될 수 있다.
다음으로, 도 5를 참조하여, 실시예에 따른 화소(PXL)에 포함된 서브 화소(SPXL)들에 관하여 단면도를 중심으로 설명한다.
도 5는 제1 실시예에 따른 화소의 구조를 개략적으로 나타낸 단면도이다. 도 5에는 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)가 도시되었다. 도 5에는 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3) 각각에 제1 트랜지스터(T1)가 구비된 실시예가 도시되었다.
화소 회로부(PCL)는 기판(SUB) 상에 배치될 수 있다. 화소 회로부(PCL)는 버퍼막(BFL), 제1 트랜지스터(T1), 제1 게이트 절연막(GI1), 제2 게이트 전극(GE2), 제2 게이트 절연막(GI2), 제1 층간 절연막(ILD1), 제2 층간 절연막(ILD2), 브릿지 패턴(BRP), 백플레인 배선(100), 보호막(PSV) 및 컨택부(CNT)의 일부를 포함할 수 있다.
일 예에 따르면, 화소 회로부(PCL)의 개별 구성들은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3) 각각에 정의될 수 있다.
버퍼막(BFL)은 기판(SUB) 상에 배치될 수 있다. 버퍼막(BFL)은 불순물이 외부로부터 확산되는 것을 방지할 수 있다. 버퍼막(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 등과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다.
제1 트랜지스터(T1)는 박막 트랜지스터일 수 있다. 일 예에 따르면, 제1 트랜지스터(T1)는 구동 트랜지스터일 수 있다.
실시예에 따르면, 제1 트랜지스터(T1)는 발광 소자(LD)와 전기적으로 연결될 수 있다. 일 예로, 제1 서브 화소(SPXL1)의 제1 트랜지스터(T1)는 제1 서브 화소 영역(SPXA1) 내 배치된 발광 소자(LD)와 전기적으로 연결될 수 있다. 제2 서브 화소(SPXL2)의 제1 트랜지스터(T1)는 제2 서브 화소 영역(SPXA2) 내 배치된 발광 소자(LD)와 전기적으로 연결될 수 있다. 제3 서브 화소(SPXL3)의 제1 트랜지스터(T1)는 제3 서브 화소 영역(SPXA3) 내 배치된 발광 소자(LD)와 전기적으로 연결될 수 있다.
실시예에 따르면, 제1 트랜지스터(T1)는 액티브층(ACT), 제1 트랜지스터 전극(TE1), 제2 트랜지스터 전극(TE2), 및 제1 게이트 전극(GE1)을 포함할 수 있다.
액티브층(ACT)은 반도체층을 의미할 수 있다. 액티브층(ACT)은 버퍼막(BFL) 상에 배치될 수 있다. 액티브층(ACT)은 폴리실리콘(polysilicon), 아몰퍼스 실리콘(amorphous silicon), LTPS(Low-Temperature Polycrystalline Silicon), 및 산화물 반도체 중 적어도 하나를 포함할 수 있다.
실시예에 따르면, 액티브층(ACT)은 제1 트랜지스터 전극(TE1)과 접촉하는 제1 접촉 영역 및 제2 트랜지스터 전극(TE2)과 접촉하는 제2 접촉 영역을 포함할 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역은 불순물이 도핑된 반도체 패턴일 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역 사이의 영역은 채널 영역일 수 있다. 상기 채널 영역은 불순물이 도핑되지 않은 진성 반도체 패턴일 수 있다.
제1 게이트 전극(GE1)은 제1 게이트 절연막(GI1) 상에 배치될 수 있다. 제1 게이트 전극(GE1)의 위치는 액티브층(ACT)의 채널 영역의 위치에 대응될 수 있다. 예를 들어, 제1 게이트 전극(GE1)은 제1 게이트 절연막(GI1)을 사이에 두고 액티브층(ACT)의 채널 영역 상에 배치될 수 있다.
제1 게이트 절연막(GI1)은 액티브층(ACT) 상에 배치될 수 있다. 제1 게이트 절연막(GI1)은 무기 재료를 포함할 수 있다. 일 예에 따르면, 제1 게이트 절연막(GI1)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 제1 게이트 절연막(GI1)은 유기 재료를 포함할 수도 있다.
제2 게이트 절연막(GI2)은 제1 게이트 전극(GI1) 상에 배치될 수 있다. 제2 게이트 절연막(GI2)은 무기 재료를 포함할 수 있다. 일 예에 따르면, 제2 게이트 절연막(GI2)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 제2 게이트 절연막(GI2)은 유기 재료를 포함할 수도 있다.
제2 게이트 전극(GE2)은 제2 게이트 절연막(GI2) 상에 배치될 수 있다. 제2 게이트 전극(GE2)은 제2 게이트 절연막(GI2)을 사이에 두고 제1 게이트 전극(GE1)과 중첩할 수 있다.
실시예에 따르면, 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)은 도전성 물질을 포함할 수 있다. 일 예로, 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 및 몰리브덴(Mo) 중 어느 하나를 포함할 수 있다.
실시예에 따라, 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)은 온도에 강인한 도전성 물질을 포함하는 것이 바람직할 수 있다. 예를 들어, 액티브층(ACT)이 LTPS로 제공되는 경우, 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)이 배치되는 공정이 수행될 때 주변 온도가 높을 수 있다. 이에 따라, 온도로 인한 영향이 감소되도록 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)은 온도에 강인한 물질이 포함될 필요성이 존재한다. 일 예에 따르면, 온도에 의한 영향을 저감하기 위하여, 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)이 몰리브덴(Mo)을 포함할 수 있다.
제1 층간 절연막(ILD1)은 제2 게이트 전극(GE2) 상에 위치할 수 있다. 제1 층간 절연막(ILD1)은 제1 게이트 절연막(GI1)과 마찬가지로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2)은 제1 층간 절연막(ILD1) 상에 위치할 수 있다. 제1 트랜지스터 전극(TE1)은 제1 게이트 절연막(GI1), 제2 게이트 절연막(GI2), 및 제1 층간 절연막(ILD1)을 관통하여 액티브층(ACT)의 제1 접촉 영역과 접촉하고, 제2 트랜지스터 전극(TE2)은 제1 게이트 절연막(GI1), 제2 게이트 절연막(GI2), 및 제1 층간 절연막(ILD1)을 관통하여 액티브층(ACT)의 제2 접촉 영역과 접촉할 수 있다. 일 예에 따르면, 제1 트랜지스터 전극(TE1)은 드레인 전극이고, 제2 트랜지스터 전극(TE2)은 소스 전극일 수 있으나, 이에 한정되지 않는다.
제2 층간 절연막(ILD2)은 제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2) 상에 위치할 수 있다. 제2 층간 절연막(ILD2)은 제1 층간 절연막(ILD1)과 마찬가지로, 무기 재료를 포함할 수 있다. 무기 재료로는, 제1 층간 절연막(ILD1) 및 제1 게이트 절연막(GI1)의 구성 물질로 예시된 물질들, 일 예로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
브릿지 패턴(BRP)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 브릿지 패턴(BRP)은 제2 층간 절연막(ILD2)을 관통하는 소정의 컨택홀을 통해 제1 트랜지스터 전극(TE1)과 연결될 수 있다. 일 예에 따르면, 브릿지 패턴(BRP)은 도전성 물질을 포함할 수 있다.
백플레인 배선(100)은 기판(SUB) 상에 배치될 수 있다. 백플레인 배선(100)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 백플레인 배선(100)은 화소(PXL)에 제공되는 전기적 신호가 이동되는 경로일 수 있다.
백플레인 배선(100)은 도전성 물질을 포함할 수 있다. 일 예에 따르면, 백플레인 배선(100)은 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 알루미늄네오디뮴(AlNd), 타이타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일막을 형성하거나, 배선 저항을 줄이기 위해 저저항 물질인 몰리브덴(Mo), 타이타늄(Ti), 구리(Cu), 알루미늄(Al) 또는 은(Ag)의 이중막 또는 다중막 구조로 형성할 수 있다.
화소 회로부(PCL) 내에서 이동하는 전기적 신호는 백플레인 배선(100)을 통해 이동하도록 구성될 수 있다. 일 예에 따르면, 서브 화소(SPXL)에 제공되는 스캔 신호, 데이터 신호, 및/또는 전원은 백플레인 배선(100)을 통해 이동될 수 있다. 발광 소자(LD)에 제공되는 캐소드 신호는 백플레인 배선(100)을 통해 이동될 수 있다.
일 실시예에 따르면, 백플레인 배선(100)은 브릿지 패턴(BRP)과 동일 공정 내 형성되어, 서로 동일한 물질을 포함할 수 있다.
실시예에 따르면, 백플레인 배선(100)은 평면 상에서 볼 때, 반사 패턴(RP)과 중첩할 수 있다. 이에 관한 상세한 내용은 도 6을 참조하여 후술하도록 한다.
보호막(PSV)은 제2 층간 절연막(ILD2) 상에 위치할 수 있다. 보호막(PSV)은 비아층일 수 있다. 보호막(PSV)은 브릿지 패턴(BRP) 및 백플레인 배선(100)을 커버할 수 있다.
보호막(PSV)은 유기 절연막, 무기 절연막, 또는 상기 무기 절연막 상에 배치된 상기 유기 절연막을 포함하는 형태로 제공될 수 있으나, 이에 한정되지 않는다. 일 실시예에 따르면, 보호막(PSV)에는 브릿지 패턴(BRP)의 일 영역과 연결되는 컨택부(CNT)의 적어도 일부가 형성될 수 있다.
컨택부(CNT)는 보호막(PSV) 및 제1 절연막(INS1)을 관통하여 형성될 수 있다. 이에 따라, 제1 절연막(INS1) 상에 배치된 제1 전극(ELT1)은 컨택부(CNT)를 통해 브릿지 패턴(BRP)과 전기적으로 연결될 수 있다.
표시 소자부(DPL)는 화소 회로부(PCL) 상에 배치될 수 있다. 표시 소자부(DPL)는 반사 패턴(RP), 제1 절연막(INS1), 컨택부(CNT)의 적어도 일부, 제1 전극(ELT1), 연결 전극(COL), 발광 소자(LD), 제2 절연막(INS2), 및 제2 전극(ELT2)을 포함할 수 있다.
일 예에 따르면, 표시 소자부(DPL)의 개별 구성들은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3) 각각에 정의될 수 있다. 이하에서는 설명의 편의상, 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3) 각각에 정의되는 표시 소자부(DPL)의 개별 구성들을 포괄하여 설명한다.
반사 패턴(RP)은 표시 소자부(DPL) 상에 배치될 수 있다. 반사 패턴(RP)은 보호막(PSV) 상에 배치될 수 있다. 반사 패턴(RP)은 보호막(PSV)과 제1 절연막(INS1) 사이에 개재될 수 있다. 반사 패턴(RP)은 제1 절연막(INS1)에 의해 커버될 수 있다.
실시예에 따르면, 반사 패턴(RP)은 반사성 물질을 포함할 수 있다. 반사 패턴(RP)은 불투명 금속을 포함할 수 있다. 일 예로, 반사 패턴(RP)은 알루미늄(Al), 몰리브덴(Mo), 구리(Cu), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 및 이들의 합금 중 어느 적어도 어느 하나를 포함할 수 있다.
실시예에 따르면, 반사 패턴(RP)은 반사 성질을 가지도록 소정의 두께를 가질 수 있다. 상기 소정의 두께는 발광 소자(LD)를 연결 전극(COL)에 본딩하기 위한 레이저(도 14의 '500' 참조)를 반사하기에 적합한 두께일 수 있다. 일 예에 따르면, 상기 소정의 두께는 300Å 이상일 수 있다.
일 실시 형태에 따르면, 별도 도면에 도시되지 않았으나, 반사 패턴(RP)은 캐소드 신호를 제공하도록 구성된 제2 전극(ELT2)과 전기적으로 연결될 수 있다. 이에 따라, 반사 패턴(RP)은 발광 소자(LD)에 제공되는 전기적 신호의 왜곡이 방지될 수 있다.
실시예에 따르면, 반사 패턴(RP)의 적어도 일부는 평면 상에서 볼 때, 백플레인 배선(100)과 중첩할 수 있다. 이에 따라, 표시 장치(DD)의 제조 공정 중, 발광 소자(LD)를 연결 전극(COL)에 본딩하기 위한 레이저(500)가 조사될 때, 조사된 레이저(500)로부터 백플레인 배선(100)을 보호할 수 있다. 이에 관한 상세한 내용은 도 14를 참조하여 후술하도록 한다.
제1 절연막(INS1)은 보호막(PSV) 상에 배치될 수 있다. 제1 절연막(INS1)은 반사 패턴(RP)을 커버할 수 있다. 제1 절연막(INS1)의 적어도 일부는 제1 전극(ELT1)과 반사 패턴(RP) 사이에 개재되어, 전기적 연결을 안정시킬 수 있다.
실시예에 따르면, 제1 절연막(INS1)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층으로 구성될 수 있다.
실시예에 따르면, 제1 절연막(INS1)의 일부에는 컨택부(CNT)가 관통할 수 있다.
제1 전극(ELT1)은 제1 절연막(INS1) 상에 배치될 수 있다. 제1 전극(ELT1)은 연결 전극(COL)과 제1 절연막(INS1) 사이에 개재될 수 있다.
실시예에 따르면, 제1 전극(ELT1)은 도전성 물질을 포함할 수 있다. 일 예로, 제1 전극(ELT1)은 알루미늄(Al), 몰리브덴(Mo), 구리(Cu), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 및 이들의 합금 중 적어도 어느 하나를 포함할 수 있다. 다만, 상술된 예시에 한정되지 않는다.
실시예에 따르면, 제1 전극(ELT1)은 브릿지 패턴(BRP)과 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(ELT1)은 제1 절연막(INS1) 및 보호막(PSV)을 관통하는 컨택부(CNT)를 통하여 브릿지 패턴(BRP)과 전기적으로 연결될 수 있다.
실시예에 따르면, 제1 전극(ELT1)은 발광 소자(LD)에 전기적 신호를 제공할 수 있다. 제1 전극(ELT1)은 제2 반도체층(13)과 전기적으로 연결될 수 있다. 일 예로, 제1 전극(ELT1)은 제1 트랜지스터(T1)로부터 제공된 애노드 신호를 발광 소자(LD)에 제공할 수 있다.
연결 전극(COL)은 제1 전극(ELT1) 상에 배치될 수 있다. 연결 전극(COL)은 발광 소자(LD)와 제1 전극(ELT1) 사이에 개재될 수 있다.
실시예에 따르면, 연결 전극(COL)은 발광 소자(LD)와 결합될 수 있다. 일 예로, 연결 전극(COL)의 일면은 발광 소자(LD)와 연결되고, 연결 전극(COL)의 타면은 제1 전극(ELT1)과 연결될 수 있다.
실시예에 따르면, 연결 전극(COL)은 도전성 물질을 포함하여, 제1 전극(ELT1)과 발광 소자(LD)를 전기적으로 연결할 수 있다.
실시예에 따르면, 연결 전극(COL)은 타 구성과 본딩 결합하는 본딩 메탈일 수 있다. 일 예로, 연결 전극(COL) 상에 발광 소자(LD)가 배치된 이후, 연결 전극(COL)과 발광 소자(LD) 사이 영역에 열을 인가(일 예로, 레이저(500)를 조사)하여 연결 전극(COL)과 발광 소자(LD)이 서로 결합될 수 있다.
발광 소자(LD)는 연결 전극(COL) 상에 배치되어, 광을 발산하도록 구성될 수 있다. 발광 소자(LD)는 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 위치할 수 있다.
실시예에 따르면, 발광 소자(LD)는 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3) 각각에 포함될 수 있다. 발광 소자(LD)는 복수 개 구비되어, 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3) 각각에 배치될 수 있다. 다만 도 5에는 설명의 편의상, 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3) 각각에 하나의 발광 소자(LD)가 배치되는 것으로 도시되었다.
실시예에 따르면, 발광 소자(LD)는 일 방향을 따라 연장된 기둥 형상으로 제공될 수 있다. 발광 소자(LD)는 제1 단부(EP1)와 제2 단부(EP2)를 가질 수 있다. 발광 소자(LD)의 제1 단부(EP1)에는 제1 반도체층(11)이 인접할 수 있다. 발광 소자(LD)의 제2 단부(EP2)에는 제2 반도체층(13)이 인접할 수 있다.
실시예에 따르면, 발광 소자(LD)는 식각 방식 등을 통해 기둥 형상으로 제조된 발광 소자일 수 있다. 본 명세서에서, 기둥 형상이라 함은 원 기둥 또는 다각 기둥 등과 같이 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이는 그 직경(또는, 횡단면의 폭)보다 클 수 있다.
실시예에 따르면, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일(nanometer scale to micrometer scale) 정도로 작은 크기를 가질 수 있다. 일 예로, 발광 소자(LD)는 각각 나노 스케일 내지 마이크로 스케일 범위의 직경(또는, 폭) 및/또는 길이를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 제한되지 않는다.
실시예에 따르면, 발광 소자(LD)는 제1 반도체층(11) 및 제2 반도체층(13), 및 제1 및 제2 반도체층들(11, 13)의 사이에 개재된 활성층(12)을 포함할 수 있다.
제1 반도체층(11)은 제1 도전형의 반도체층일 수 있다. 예를 들어, 제1 반도체층(11)은 N형 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전형 도펀트가 도핑된 N형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되지 않는다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 양자 우물(single-quantum well) 또는 다중 양자 우물(multi-quantum well) 구조로 형성될 수 있다. 일 예로, 활성층(12)이 다중 양자 우물 구조로 형성되는 경우, 활성층(12)은 장벽층(barrier layer), 스트레인 강화층(strain reinforcing layer), 및 웰층(well layer)이 하나의 유닛으로 주기적으로 반복 적층될 수 있다. 스트레인 강화층은 장벽층보다 더 작은 격자 상수를 가져 웰층에 인가되는 스트레인, 일 예로, 압축 스트레인을 더 강화할 수 있다. 다만, 활성층(12)의 구조가 상술한 실시예에 한정되는 것은 아니다.
실시예에 따르면, 활성층(12)은 400nm 내지 900nm의 파장을 갖는 광을 방출할 수 있다. 일 예에 따르면, 활성층(12)은 AlGaN, InAlGaN 등의 물질을 포함할 수 있으나, 상술된 예시에 한정되지 않는다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 P형 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전형 도펀트가 도핑된 P형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
실시예에 따르면, 발광 소자(LD)는 절연막(INF)을 더 포함할 수 있다. 절연막(INF)은 발광 소자(LD)의 외면 상에 배치되어, 전기적 연결을 안정화할 수 있다.
일 예에 따르면, 절연막(INF)은 무기 재료를 포함할 수 있다. 예를 들어, 절연막(INF)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층으로 구성될 수 있다.
한편, 제1 반도체층(11)과 제2 반도체층(13)이 각각 하나의 층으로 구성된 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 일 실시예에 있어서, 활성층(12)의 물질에 따라 제1 반도체층(11)과 제2 반도체층(13) 각각은 적어도 하나 이상의 층들, 일 예로, 클래드층 및/또는 TSBR(tensile strain barrier reducing) 층을 더 포함할 수도 있다. TSBR 층은 격자 구조가 다른 반도체층들 사이에 배치되어 격자 상수(lattice constant) 차이를 줄이기 위한 완충 역할을 하는 스트레인(strain) 완화층일 수 있다. TSBR 층은 p-GaInP, p-AlInP, p-AlGaInP 등과 같은 p형 반도체층으로 구성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
실시예에 따라, 각 발광 소자(LD)는 상술한 구성들 외 제1 반도체층(11) 상에 배치되는 제1 컨택 전극 및/또는 제2 반도체층(13) 상에 배치되는 제2 컨택 전극을 더 포함할 수 있다.
실시예에 따르면, 발광 소자(LD)는 제1 전극(ELT1) 및 제2 전극(ELT2)과 전기적으로 연결될 수 있다. 이에 따라, 발광 소자(LD)는 제1 전극(ELT1)으로부터 제공된 제1 전기적 신호(일 예로, 애노드 신호) 및 제2 전극(ELT2)으로부터 제공된 제2 전기적 신호(일 예로, 캐소드 신호)를 기초로 광을 발산할 수 있다.
제2 절연막(INS2)은 제1 절연막(INS1) 상에 배치될 수 있다. 제2 절연막(INS2)은 제1 전극(ELT1) 및 연결 전극(COL)의 적어도 일부를 커버할 수 있다. 일 예에 따르면, 제2 절연막(INS2)은 제1 절연막(INS1)을 참조하여 예시적으로 열거된 무기 재료 중 어느 하나를 포함할 수 있다.
실시예에 따르면, 제2 절연막(INS2)은 발광 소자(LD)들 사이에 제공될 수 있다. 제2 절연막(INS2)은 발광 소자(LD)들 사이에 위치하여, 발광 소자(LD)의 외면이 커버될 수 있다. 일 예에 따르면, 제2 절연막(INS2)은 표시 소자부(DPL)에 배치된 구성들 간 단차를 완화하는 평탄화층으로 기능할 수 있다.
제2 전극(ELT2)은 제2 절연막 및 발광 소자(LD) 상에 배치될 수 있다. 제2 전극(ELT2)은 제1 반도체층(11)에 인접하여 배치될 수 있다.
실시예에 따르면, 제2 전극(ELT2)은 도전성 물질을 포함할 수 있다. 제2 전극(ELT2)은 투명 전도성 물질을 포함할 수 있다. 일 예로, 제2 전극(ELT2)은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnO), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO)과 같은 도전성 산화물, PEDOT(poly(3,4-ethylenedioxythiophene))와 같은 도전성 고분자 중 어느 하나를 포함할 수 있다.
실시예에 따르면, 제2 전극(ELT2)은 발광 소자(LD)와 전기적으로 연결될 수 있다. 도면에 도시되지 않았으나, 제2 전극(ELT2)은 캐소드 신호를 제공하는 타 배선과 전기적으로 연결될 수 있다.
실시예에 따르면, 제2 전극(ELT2)은 발광 소자(LD)에 전기적 신호를 제공할 수 있다. 제2 전극(ELT2)은 제1 반도체층(11)과 전기적으로 연결될 수 있다. 일 예로, 제2 전극(ELT2)은 타 배선으로부터 제공된 캐소드 신호를 발광 소자(LD)에 제공할 수 있다.
광 제어부(LCP)는 표시 소자부(DPL) 상에 배치될 수 있다. 광 제어부(LCP)는 표시 소자부(DPL)로부터 제공된 광의 파장을 변경시킬 수 있다. 광 제어부(LCP)는 색상 변환부(CCL) 및 색상 필터부(CFL)를 포함할 수 있다.
실시예에 따르면, 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3) 각각에 배치된 발광 소자(LD)들은 서로 동일한 색의 광을 발산할 수 있다.
예를 들어, 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)는 제3 색, 일 예로 청색광을 방출하는 발광 소자(LD)들을 포함할 수 있다. 이러한 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3) 상에 광 제어부(LCP)가 배치됨으로써 풀-컬러의 영상을 표시할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)는 서로 다른 색의 광을 방출하는 발광 소자(LD)들을 구비할 수 있다.
색상 변환부(CCL)는 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3)을 정의할 수 있다. 일 실시예에 따르면, 색상 변환부(CCL)는 제1 패시베이션층(PSS1), 제1 파장 변환 패턴(WCP1), 제2 파장 변환 패턴(WCP2), 광 투과 패턴(LTP), 및 차광층(LBL)을 포함할 수 있다.
제1 패시베이션층(PSS1)은 표시 소자부(DPL)와 차광층(LBL) 또는 파장 변환 패턴(WCP) 사이에 배치될 수 있다. 제1 패시베이션층(PSS1)은 파장 변환 패턴(WCP)을 밀봉(혹은 커버)할 수 있다. 제1 패시베이션층(PSS1)은 제1 절연막(INS1)을 참조하여 예시적으로 열거한 물질 중 어느 하나를 포함할 수 있으나, 특정 예시에 한정되지 않는다.
도면에 도시되지 않았으나, 제1 패시베이션층(PSS1)과 제2 전극(ELT2) 사이에는 접착층이 개재될 수 있다. 상기 접착층은 제1 패시베이션층(PSS1)과 제2 전극(ELT2)을 결합시킬 수 있다. 상기 접착층은 종래 공지된 접착성 물질을 포함할 수 있으며, 특정 예시에 한정되지 않는다.
제1 파장 변환 패턴(WCP1)은 제1 서브 화소(SPXL1)의 발광 영역(EMA)(일 예로, 제1 서브 화소 영역(SPXA1))과 중첩하도록 배치될 수 있다.
예를 들어, 제1 파장 변환 패턴(WCP1)은 차광층(LBL)에 의해 정의되는 공간 내 배치되어, 평면 상에서 볼 때 제1 서브 화소 영역(SPXA1)과 중첩할 수 있다. 구체적으로, 차광층(LBL)은 복수의 벽을 포함하고, 제1 파장 변환 패턴(WCP1)은 제1 서브 화소(SPXL1)에 대응되는 영역에 배치된 상기 복수의 벽 사이의 공간 내 제공될 수 있다.
제2 파장 변환 패턴(WCP2)은 제2 서브 화소(SPXL2)의 발광 영역(EMA)(일 예로, 제2 서브 화소 영역(SPXA2))과 중첩하도록 배치될 수 있다.
예를 들어, 제2 파장 변환 패턴(WCP2)은 차광층(LBL)에 의해 정의되는 공간 내 배치되어, 평면 상에서 볼 때 제2 서브 화소 영역(SPXA2)과 중첩할 수 있다. 구체적으로, 차광층(LBL)은 복수의 벽을 포함하고, 제2 파장 변환 패턴(WCP2)은 제2 서브 화소(SPXL2)에 대응되는 영역에 배치된 상기 복수의 벽 사이의 공간 내 제공될 수 있다.
광 투과 패턴(LTP)은 제3 서브 화소(SPXL3)의 발광 영역(EMA)(일 예로, 제3 서브 화소 영역(SPXA3))과 중첩하도록 배치될 수 있다.
예를 들어, 광 투과 패턴(LTP)은 차광층(LBL)에 의해 정의되는 공간 내 배치되어, 평면 상에서 볼 때 제3 서브 화소 영역(SPXA3)과 중첩할 수 있다. 구체적으로, 차광층(LBL)은 복수의 벽을 포함하고, 광 투과 패턴(LTP)은 제3 서브 화소(SPXL3)에 대응되는 영역에 배치된 상기 복수의 벽 사이의 공간 내 제공될 수 있다.
실시예에 따르면, 제1 파장 변환 패턴(WCP1)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제1 색의 광으로 변환하는 제1 색 변환 입자들을 포함할 수 있다. 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제1 서브 화소(SPXL1)가 적색 화소인 경우, 제1 파장 변환 패턴(WCP1)은 상기 청색 발광 소자에서 방출되는 청색의 광을 적색의 광으로 변환하는 제1 퀀텀 닷을 포함할 수 있다.
예를 들어, 제1 파장 변환 패턴(WCP1)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제1 퀀텀 닷을 포함할 수 있다. 제1 퀀텀 닷은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 적색 광을 방출할 수 있다. 한편, 제1 서브 화소(SPXL1)가 다른 색의 화소인 경우, 제1 파장 변환 패턴(WCP1)은 제1 서브 화소(SPXL1)의 색에 대응하는 제1 퀀텀 닷을 포함할 수 있다.
실시예에 따르면, 제2 파장 변환 패턴(WCP2)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제2 색의 광으로 변환하는 제2 색 변환 입자들을 포함할 수 있다. 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제2 서브 화소(SPXL2)가 녹색 화소인 경우, 제2 파장 변환 패턴(WCP2)은 상기 청색 발광 소자에서 방출되는 청색의 광을 녹색의 광으로 변환하는 제2 퀀텀 닷을 포함할 수 있다.
예를 들어, 제2 파장 변환 패턴(WCP2)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제2 퀀텀 닷을 포함할 수 있다. 제2 퀀텀 닷은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 녹색 광을 방출할 수 있다. 한편, 제2 서브 화소(SPXL2)가 다른 색의 화소인 경우, 제2 파장 변환 패턴(WCP2)은 제2 서브 화소(SPXL2)의 색에 대응하는 제2 퀀텀 닷을 포함할 수 있다.
한편, 제1 퀀텀 닷 및 제2 퀀텀 닷은 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노 와이어, 나노 섬유, 나노 판상 입자 등의 형태를 가질 수 있으나, 반드시 이에 제한되는 것은 아니며, 제1 퀀텀 닷 및 제2 퀀텀 닷의 형태는 다양하게 변경될 수 있다.
일 실시예에서, 가시광선 영역 중 비교적 짧은 파장을 갖는 청색의 광을 각각 제1 퀀텀 닷 및 제2 퀀텀 닷에 입사시킴으로써, 제1 퀀텀 닷 및 제2 퀀텀 닷의 흡수 계수를 증가시킬 수 있다. 이에 따라, 최종적으로 제1 서브 화소(SPXL1) 및 제2 서브 화소(SPXL2)에서 방출되는 광의 효율을 증가시킴과 아울러, 우수한 색 재현성을 확보할 수 있다. 또한, 동일한 색의 발광 소자들(LD)(일 예로, 청색 발광 소자들)을 이용하여 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)의 화소 유닛을 구성함으로써, 표시 장치의 제조 효율을 높일 수 있다.
실시예에 따르면, 광 투과 패턴(LTP)은 발광 소자(LD)에서 방출되는 제3 색의 광을 효율적으로 이용하기 위해 구비될 수 있다. 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제3 서브 화소(SPXL3)가 청색 화소인 경우, 광 투과 패턴(LTP)은 발광 소자(LD)로부터 방출되는 광을 효율적으로 이용하기 위하여 적어도 한 종류의 광 산란 입자들을 포함할 수 있다.
예를 들어, 광 투과 패턴(LTP)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 광 산란 입자들을 포함할 수 있다. 일 예로, 광 투과 패턴(LTP)은 실리카(Silica) 등의 광 산란 입자들을 포함할 수 있으나, 광 산란 입자들의 구성 물질이 이에 한정되는 것은 아니다. 한편, 광 산란 입자들이 제3 서브 화소(SPXL3)가 형성되는 제3 서브 화소 영역(SPXA3)에만 배치되어야 하는 것은 아니다. 일 예로, 광 산란 입자들은 제1 및/또는 제2 파장 변환 패턴(WCP1, WCP2)의 내부에도 선택적으로 포함될 수 있다.
실시예에 따르면, 차광층(LBL)은 표시 소자부(DPL) 상에 배치될 수 있다. 차광층(LBL)은 기판(SUB) 상에 배치될 수 있다. 차광층(LBL)은 제1 패시베이션층(PSS1)과 제2 패시베이션층(PSS2) 사이에 배치될 수 있다. 차광층(LBL)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)의 경계에서, 제1 파장 변환 패턴(WCP1), 제2 파장 변환 패턴(WCP2), 및 광 투과 패턴(LTP)을 둘러싸도록 배치될 수 있다.
실시예에 따르면, 차광층(LBL)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)의 발광 영역(EMA)과 비발광 영역(NEA)을 정의할 수 있다. 색상 변환부(CCL)에 포함된 차광층(LBL)은 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3)을 정의할 수 있다.
일 예로, 차광층(LBL)은 평면 상에서 볼 때, 발광 영역(EMA)과 중첩하지 않을 수 있다. 차광층(LBL)은 평면 상에서 볼 때, 비발광 영역(NEA)과 중첩할 수 있다.
실시예에 따르면, 차광층(LBL)이 배치되지 않은 영역은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)의 발광 영역(EMA)으로 정의될 수 있다.
실시예에 따르면, 차광층(LBL)은 그라파이트(graphite), 카본 블랙(carbon black), 흑색 안료(black pigment), 또는 흑색 염료(black dye) 중 적어도 어느 하나를 포함하는 유기물로 형성되거나 크롬(Cr)을 포함하는 금속 물질로 형성될 수 있으나, 광 투과를 차단하고 흡수할 수 있는 물질이라면 제한되지 않는다.
제2 패시베이션층(PSS2)은 색상 필터부(CFL)와 차광층(LBL) 사이에 배치될 수 있다. 제2 패시베이션층(PSS2)은 제1 파장 변환 패턴(WCP1), 제2 파장 변환 패턴(WCP2), 및 광 투과 패턴(LTP)을 밀봉(혹은 커버)할 수 있다. 제2 패시베이션층(PSS2)은 제1 절연막(INS1)을 참조하여 예시적으로 열거한 물질 중 어느 하나를 포함할 수 있으나, 특정 예시에 한정되지 않는다.
색상 필터부(CFL)는 색상 변환부(CCL) 상에 배치될 수 있다. 색상 필터부(CFL)는 색상 필터(CF) 및 평탄화층(PLA)을 포함할 수 있다. 여기서, 색상 필터(CF)는 제1 색상 필터(CF1), 제2 색상 필터(CF2), 및 제3 색상 필터(CF3)를 포함할 수 있다.
색상 필터(CF)는 제2 패시베이션층(PSS2) 상에 배치될 수 있다. 색상 필터(CF)는 평면 상에서 볼 때, 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)의 발광 영역(EMA)과 중첩할 수 있다.
예를 들어, 제1 색상 필터(CF1)는 제1 서브 화소 영역(SPXA1) 내에 배치되고, 제2 색상 필터(CF2)는 제2 서브 화소 영역(SPXA2) 내에 배치되고, 제3 색상 필터(CF3)는 제3 서브 화소 영역(SPXA3) 내에 배치될 수 있다.
제1 색상 필터(CF1)는, 제1 색의 광을 투과하되, 제2 색의 광 및 제3 색의 광을 비투과 시킬 수 있다. 일 예로, 제1 색상 필터(CF1)는 제1 색에 관한 색제(colorant)를 포함할 수 있다.
제2 색상 필터(CF2)는, 제2 색의 광을 투과하되, 제1 색의 광 및 제3 색의 광을 비투과 시킬 수 있다. 일 예로, 제2 색상 필터(CF2)는 제2 색에 관한 색제를 포함할 수 있다.
제3 색상 필터(CF3)는, 제3 색의 광을 투과하되, 제1 색의 광 및 제2 색의 광을 비투과 시킬 수 있다. 일 예로, 제3 색상 필터(CF3)는 제3 색에 관한 색제를 포함할 수 있다.
평탄화층(PLA)은 색상 필터(CF) 상에 배치될 수 있다. 평탄화층(PLA)은 색상 필터(CF)을 커버할 수 있다. 평탄화층(PLA)은 색상 필터(CF)로 인하여 발생되는 단차를 상쇄할 수 있다.
일 예에 따르면, 평탄화층(PLA)은 유기 절연 물질을 포함할 수 있다. 다만, 이에 한정되지 않으며 평탄화층(PLA)은 제1 절연막(INF1)을 참조하여 예시적으로 열거한 무기 재료를 포함할 수 있다.
제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)의 구조는 도 5를 참조하여 상술한 내용에 한정되지 않으며, 실시예에 따른 표시 장치(DD)를 제공하기 위해 다양한 구조가 적절히 선택될 수 있다. 일 예로, 실시 형태에 따라 표시 장치(DD)는 광 효율을 향상시키기 위한 저굴절층을 더 포함할 수 있다.
이하에서는, 도 6 및 도 7을 참조하여 실시예에 따른 표시 장치(DD)의 구조에 관하여 더욱 상세히 설명한다. 설명의 편의상, 전술한 내용과 중복될 수 있는 사항은 서술을 간략히 하거나, 생략하도록 한다.
도 6은 제1 실시예에 따른 화소를 나타낸 단면도이다.
도 7은 제1 실시예에 따른 화소를 나타낸 평면도로서, 제1 게이트 전극 및 제2 게이트 전극을 중심으로 나타낸 평면도이다.
도 6은 백플레인 배선(100) 및 반사 패턴(RP)에 인접한 층들을 중심으로 개략적으로 나타낸 도면이다.
도 6에서는, 화소 회로부(PCL)에 포함된 층들 중 보호막(PSV) 하부에 배치된 층들은 간략히 표시되었으며, 상기 하부에 배치된 층들은 하부층(200)으로 포괄하여 특정되었다. 일 예로, 하부층(200)은 기판(SUB) 상에 배치된 버퍼막(BFL), 제1 게이트 절연막(GI1), 제1 층간 절연막(ILD1), 제2 층간 절연막(ILD2), 및 각 층에 배치된 도전 구성들을 포괄하여 의미할 수 있다.
도 6을 참조하면, 백플레인 배선(100)은 하부층(200) 상에 배치될 수 있다.
실시예에 따르면, 백플레인 배선(100)은 평면 상에서 볼 때, 반사 패턴(RP)과 중첩할 수 있다. 예를 들어, 반사 패턴(RP)은 제1 배치 영역 및 제2 배치 영역을 포함할 수 있다. 여기서, 반사 패턴(RP)은 상기 제1 배치 영역에서 백플레인 배선(100)과 중첩하고, 상기 제2 배치 영역에서 백플레인 배선(100)과의 중첩에서 회피(혹은 비중첩)될 수 있다.
반사 패턴(RP)은 보호막(PSV) 상 전면에 형성되되, 컨택부(CNT)가 배치되는 영역에 인접한 영역에 형성되지 않을 수 있다. 일 예로, 반사 패턴(RP)의 적어도 일부는 평면 상에서 볼 때, 컨택부(CNT)가 배치된 영역을 둘러싸는 형태를 가질 수 있다.
실시예에 따르면, 발광 소자(LD)와 연결 전극(COL)을 결합하는 공정을 진행하기 위하여, 상세하게는 발광 소자(LD)의 일면과 연결 전극(COL) 사이에 본딩 결합을 형성하기 위하여 소정의 열을 인가하게 된다.
일 예로, 상기 소정의 열을 인가하기 위하여, 레이저(500)를 연결 전극(COL) 상에 제공(혹은 인가)할 수 있으며, 공정 조건을 만족하기 위하여 레이저(500)는 800nm 내지 1000nm의 파장 대역을 가질 수 있다.
이 때, 실험적으로, 연결 전극(COL) 상에 제공되는 레이저(500)는 높은 에너지를 출력하도록 구성되어, 인접한 영역에 열을 인가하게 된다. 이로 인해 화소 회로부(PCL)의 개별 구성, 특히 백플레인 배선(100)이 손상될 리스크가 존재하였다.
다만, 실시예에 따르면, 반사 패턴(RP)은 화소 회로부(PCL), 특히 백플레인 배선(100)에 대한 레이저 조사 공정의 영향을 줄일 수 있다. 구체적으로, 반사 패턴(RP)의 적어도 일부가 백플레인 배선(100)과 중첩하도록 형성되어, 조사된 레이저(500)를 반사하도록 구성되고, 이에 따라, 조사된 레이저(500)로 인한 백플레인 배선(100)의 손상이 방지될 수 있다.
한편, 반사 패턴(RP)의 적어도 일부는 서로 이격되어 관통홀(PH)이 형성(혹은 정의)될 수 있다. 일 예에 따르면, 관통홀(PH)이 제공되는 영역에는 제1 절연막(INS1)이 채워질 수 있다.
관통홀(PH)은 반사 패턴(RP)이 배치되지 않음으로써 제공되는 개구를 의미할 수 있다. 관통홀(PH)은 평면 상에서 볼 때, 반사 패턴(RP)이 둘러싸는 형태를 가질 수 있다. 일 예에 따르면, 관통홀(PH)은 평면 상에서 볼 때, 원 형상을 가질 수 있다. 다만, 이에 한정되지 않고 관통홀(PH)은 플레이트 형상 등 다양한 형태로 제공될 수 있다.
실시예에 따르면, 관통홀(PH)은 평면 상에서 볼 때, 백플레인 배선(100)과 비중첩할 수 있다. 일 예로, 관통홀(PH)은 복수 개 구비되어, 백플레인 배선(100)과 비중첩하도록 배치될 수 있다.
도 6에는 관통홀(PH)이 평면 상에서 볼 때, 제1 전극(ELT1)과 중첩하는 것으로 도시되었으나, 이에 한정되지 않는다. 실시 형태에 따라, 관통홀(PH)은 제1 전극(ELT1)과 중첩하지 않는 영역에도 선택적으로 배치될 수 있다.
한편, 관통홀(PH)은 제1 게이트 전극(GE1) 및/또는 제2 게이트 전극(GE2)과 중첩할 수 있다. 이에 관하여 도 7을 참조하여 설명한다. 도 7에서 관통홀(PH)은 도면이 명확하게 도시되기 위하여 별도로 표기되지 않았다.
먼저, 제1 게이트 전극(GE1)과 제2 게이트 전극(GE2)은 소정의 형상으로 배열(혹은 배치)될 수 있다. 일 예로, 제1 게이트 전극(GE1)과 제2 게이트 전극(GE2)의 일부는 평면 상에서 볼 때, 서로 중첩할 수 있다.
여기서, 제1 게이트 전극(GE1)은 도 5를 참조하여 상술한 제1 게이트 전극(GE1)과 동일한 층에 배치된 도전성 층을 의미할 수 있다. 마찬가지로, 제2 게이트 전극(GE2)은 도 5를 참조하여 상술한 제2 게이트 전극(GE2)과 동일한 층에 배치된 도전성 층을 의미할 수 있다.
실시예에 따르면, 관통홀(PH)은 평면 상에서 볼 때, 제1 게이트 전극(GE1)과 중첩할 수 있다. 일 예로, 관통홀(PH)은 백플레인 배선(100)과 비중첩하되, 제1 게이트 전극(GE1)과 중첩할 수 있다.
실시예에 따르면, 관통홀(PH)은 평면 상에서 볼 때, 제2 게이트 전극(GE2)과 중첩할 수 있다. 일 예로, 관통홀(PH)은 백플레인 배선(100)과 비중첩하되, 제2 게이트 전극(GE2)과 중첩할 수 있다.
실시예에 따르면, 관통홀(PH)은 백플레인 배선(100)과 비중첩하되, 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)과 중첩할 수 있다.
실시예에 따르면, 관통홀(PH)은 복수 개 구비되어, 평면 상에서 볼 때, 제1 게이트 전극(GE1)을 따라서 배치될 수 있다. 예를 들어, 복수 개의 관통홀(PH)은 제1 게이트 전극(GE1)이 형성된 경로를 따라서 나란히 배열될 수 있다.
실시예에 따르면, 관통홀(PH)은 복수 개 구비되어, 평면 상에서 볼 때, 제2 게이트 전극(GE2)을 따라서 배치될 수 있다. 예를 들어, 복수 개의 관통홀(PH)은 제2 게이트 전극(GE2)이 형성된 경로를 따라서 나란히 배열될 수 있다.
실시예에 따르면, 관통홀(PH)은 제1 관통 영역(520) 및/또는 제2 관통 영역(540) 내 배치될 수 있다.
제1 관통 영역(520)은, 반사 패턴(RP)에 관통홀(PH)이 제공된 영역으로서, 제1 게이트 전극(GE1) 또는 제2 게이트 전극(GE2)과 중첩하는 영역을 의미할 수 있다. 일 예에 따르면, 제1 관통 영역(520)은 제1 방향(DR1)으로 서로 인접한 화소 영역들 사이(일 예로, 제1 서브 화소 영역(SPXA1)과 제2 서브 화소 영역(SPXA2) 사이, 제2 서브 화소 영역(SPXA2)과 제3 서브 화소 영역(SPXA3) 사이, 및 제1 서브 화소 영역(SPXA1)과 제3 서브 화소 영역(SPXA3) 사이)에 배치될 수 있다.
마찬가지로, 제2 관통 영역(540)은 반사 패턴(RP)에 관통홀(PH)이 제공된 영역으로서, 제1 게이트 전극(GE1) 또는 제2 게이트 전극(GE2)과 중첩하는 영역을 의미할 수 있다. 일 예에 따르면, 제2 관통 영역(540)은 제2 방향(DR2)으로 서로 인접한 화소 영역들 사이에 배치될 수 있다.
실험적으로, 보호막(PSV)이 유기 재료를 포함하는 실시 형태로 제공되는 경우, 보호막(PSV)에서 발생하는 아웃개싱(outgassing)으로 인하여, 화소(PXL)의 열화가 발생될 수 있다. 일 예로, 보호막(PSV)에서 발생하는 아웃개싱으로 인하여 화소(PXL)의 쉬링키지(shrinkage) 현상 혹은 화소(PXL)의 수명 저하가 발생될 수 있다.
하지만 실시예에 따르면, 관통홀(PH)이 아웃개싱이 외부로 배출될 수 있는 경로를 정의하여, 아웃개싱의 화소(PXL)에 대한 영향을 감소시킬 수 있다.
특히, 본 실시예에 따르면, 관통홀(PH)은 평면 상에서 볼 때, 제1 게이트 전극(GE1) 및/또는 제2 게이트 전극(GE2)과 중첩할 수 있다. 상술한 바와 같이, 공정 설계에 따라, 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)은 높은 온도에 강인한 물질(일 예로, 몰리브덴(Mo))을 포함하는 것이 바람직할 수 있다. 본 실시 형태에서는, 발광 소자(LD)의 본딩 공정이 진행되기 위한 레이저가 조사되는 경우에도, 제1 게이트 전극(GE1) 및/또는 제2 게이트 전극(GE2)은 온도에 의향 영향을 적게 받을 수 있다.
결국, 관통홀(PH)은 제1 게이트 전극(GE1) 및/또는 제2 게이트 전극(GE2)과 중첩하도록 형성하는 실시 형태 또한 구현 가능하여, 관통홀(PH)의 위치 선정의 자유도가 증대될 수 있다.
다음으로 도 8 및 도 9을 참조하여, 제2 실시예에 따른 표시 장치(DD)에 관하여 설명한다. 전술한 내용과 중복되는 내용은 생략하거나 그 설명을 간략히 한다.
도 8은 제2 실시예에 따른 화소를 개략적으로 나타낸 평면도이다.
도 9는 제2 실시예에 따른 화소를 개략적으로 나타낸 단면도이다.
도 8 및 도 9를 참조하면, 제2 실시예에 따른 화소(PXL)는 발광 소자(LD)들이 배치되는 영역에 반사 패턴(RP)이 배치되지 않는 측면에서, 제1 실시예에 따른 화소(PXL)와 상이하다. 일 실시예로, 제2 실시예에 따른 화소(PXL)에서는 반사 패턴(RP)이 평면 상에서 볼 때, 제1 전극(ELT1)과 비중첩할 수 있다. (도 9 참조) 예를 들어, 제1 내지 제3 서브 화소 영역들(SPXA1, SPXA2, SPXA3)의 적어도 일부에는 반사 패턴(RP)이 배치되지 않을 수 있다. (도 8 참조)
실시예에 따르면, 반사 패턴(RP)은 평면 상에서 볼 때, 제1 전극(ELT1)과 중첩이 회피될 수 있다.
예를 들어, 표시 장치(DD)는 제1 영역(320) 및 제2 영역(340)을 포함할 수 있다. 반사 패턴(RP)은 제1 영역(320) 내 배치될 수 있다. 제1 전극(ELT1)은 제2 영역(340) 내 배치될 수 있다. 이 때, 제1 영역(320)과 제2 영역(340)은 평면 상에서 볼 때, 서로 중첩되지 않을 수 있다.
실시예에 따르면, 백플레인 배선(100)의 적어도 일부는 제1 영역(320)과 중첩하고, 백플레인 배선(100)의 또 다른 적어도 일부는 제2 영역(340)과 중첩할 수 있다.
본 실시예에 따르면, 백플레인 배선(100)이 평면 상에서 볼 때, 타 전극과 중첩할 수 있다. 일 예로, 백플레인 배선(100)의 적어도 일부는 반사 패턴(RP)과 중첩하고, 백플레인 배선(100)의 또 다른 적어도 일부는 제1 전극(ELT1)과 중접할 수 있다. 이에 따라, 전술한 제1 실시예에 따른 표시 장치(DD)와 마찬가지로, 발광 소자(LD)의 배열 공정 진행 시 레이저(500)가 조사될 때, 백플레인 배선(100)의 조사된 레이저(500)로 인한 손상이 방지될 수 있다.
다음으로, 도 10을 참조하여, 제3 실시예에 따른 표시 장치(DD)에 관하여 설명한다. 전술한 내용과 중복되는 내용은 생략하거나 그 설명을 간략히 한다.
도 10은 제3 실시예에 따른 화소를 개략적으로 나타낸 단면도이다.
도 10을 참조하면, 제3 실시예에 따른 화소(PXL)는 반사 패턴(RP)의 위치가 발광 소자(LD)가 배열된 면의 위치와 유사하게 제공되는 측면에서, 제1 실시예 및 제2 실시예에 따른 화소(PXL)와 상이하다.
본 실시예에 따르면, 제1 절연막(INS1)은 보호막(PSV) 상에 배치되고, 제1 절연막(INS1) 상에 반사 패턴(RP)이 배치될 수 있다. 예를 들어, 제1 절연막(INS1)은 제1 전극(ELT1)과 연결 전극(COL)이 형성된 이후 형성(혹은 증착)되고, 이후 반사 패턴(RP)이 제1 절연막(INS1) 상에 형성될 수 있다.
실시예에 따르면, 반사 패턴(RP)과 연결 전극(COL)은 동일한 높이에 형성될 수 있다. 예를 들어, 반사 패턴(RP)과 기판(SUB) 사이의 이격 거리는 발광 소자(LD)가 형성되는 면을 제공하는 연결 전극(COL)과 기판(SUB) 사이의 이격 거리와 동일할 수 있다. 예를 들어, 반사 패턴(RP)의 상부면과 기판(SUB) 사이의 거리는 연결 전극(COL)의 상부면과 기판(SUB) 사이의 거리와 동일할 수 있다.
반사 패턴(RP)과 연결 전극(COL)은 동일한 높이에 배치되되, 서로 이격되어 전기적으로 분리될 수 있다. 이에 따라, 발광 소자(LD)에 제공되는 전기적 신호가 단락되는 것이 방지될 수 있다.
실시예에 따르면, 발광 소자(LD)가 비정상적으로 배열되는 것이 방지되어, 발광 소자(LD)의 정렬도가 향상될 수 있다. 예를 들어, 반사 패턴(RP)이 발광 소자(LD)가 제공되는 면에 대하여 단차를 형성하는 경우, 발광 소자(LD)가 기울어질 수 있다. (특히, 연결 전극(COL)의 외곽 영역) 이 경우, 기울어진 발광 소자(LD)는 정상 동작이 곤란할 수 있다. 하지만 반사 패턴(RP)의 상부면과 발광 소자(LD)가 제공되는 면(일 예로, 연결 전극(COL)의 상부면) 사이의 단차가 감소되어, 발광 소자(LD)가 기울어지는 현상이 방지될 수 있다.
한편, 실시예에 따르면 반사 패턴(RP)의 외면 상에는 산화막이 형성(혹은 제공)될 수 있다. 예를 들어, 반사 패턴(RP)은 외면에 형성된 산화막을 포함할 수 있다. 외면에 형성된 산화막은 반사 패턴(RP)이 타 배선과 전기적으로 단락되는 것을 방지할 수 있다. 예를 들어, 외면에 형성된 산화막은 반사 패턴(RP)이 연결 전극(COL) 또는 제1 전극(ELT1)과 전기적으로 단락되는 것을 방지할 수 있다.
또한 실시예에 따르면, 반사 패턴(RP) 상에 별도의 절연막이 추가적으로 배치될 수 있다. 추가적으로 형성된 절연막은, 연결 전극(COL) 및 제1 전극(ELT1)이 반사 패턴(RP)과 전기적으로 단락되는 것을 방지할 수 있다.
이하에서는, 도 11 내지 도 14를 참조하여, 실시예에 따른 표시 장치의 제조 방법에 관하여 설명한다. 전술한 내용과 중복될 수 있는 내용은, 설명의 편의상 서술을 간략히 하거나, 서술을 생략하도록 한다.
도 11 내지 도 14는 실시예에 따른 표시 장치의 제조 방법을 나타낸 공정 단계별 단면도들이다. 도 11 내지 도 14는 도 5에 도시된 표시 장치(DD)의 구조를 중심으로 개략적으로 도시되었다.
도 11을 참조하면, 기판(SUB)을 제공(혹은 준비)하고, 기판(SUB) 상에 화소 회로부(PCL)를 배치할 수 있다. 기판(SUB) 상에 배치되는 화소 회로부(PCL)의 개별 구성들은 통상적으로 마스크를 이용한 공정을 수행하여 도전층(또는 금속층), 무기물, 혹은 유기물 등을 패터닝하여 형성될 수 있다.
본 단계에서, 기판(SUB) 상에 하부층(200)을 배치하고, 하부층(200) 상에 브릿지 패턴(BRP) 및 백플레인 배선(100)을 형성할 수 있다. 여기서, 브릿지 패턴(BRP)과 백플레인 배선(100)은 동일 공정 내 형성될 수 있다.
본 단계에서, 백플레인 배선(100)은 도전성 물질을 포함한 도전층을 형성한 이후 패터닝될 수 있다.
본 단계에서, 보호막(PSV)은 백플레인 배선(100)을 적어도 커버하도록 배치(혹은 형성)될 수 있다.
도 12를 참조하면, 반사 패턴(RP)을 보호막(PSV) 상에 배치할 수 있다. 반사 패턴(RP)은 반사 패턴(RP)을 형성하기 위한 베이스 도전층을 보호막(PSV) 상에 증착(혹은 형성)한 이후 패터닝될 수 있다.
본 단계에서, 반사 패턴(RP)의 적어도 일부는 평면 상에서 볼 때, 백플레인 배선(100)과 중첩하도록 형성될 수 있다.
본 단계에서, 후속 공정이 진행됨에 따라 컨택부(CNT)를 형성하고자 하는 위치를 포함하여 컨택홀(CH)을 형성할 수 있다. 일 실시예에 따르면, 형성된 컨택홀(CH)의 위치는 평면 상에서 볼 때, 브릿지 패턴(BRP)과 중첩할 수 있다.
본 단계에서, 적어도 일부에 반사 패턴(RP)이 배치되지 않도록 하여, 관통홀(PH)을 형성할 수 있다. 일 실시예에 따르면, 형성된 관통홀(PH)의 위치는 평면 상에서 볼 때, 백플레인 배선(100)과 중첩되지 않을 수 있다. 이에 따라, 보호막(PSV)이 유기 물질을 포함하는 경우, 발생될 수 있는 아웃개싱은 관통홀(PH)을 통해 외부로 방출될 수 있다.
한편, 실시 형태에 따라 본 단계에서, 관통홀(PH)이 하부층(200)에 배치된 제1 게이트 전극(GE1) 및/또는 제2 게이트 전극(GE2)과 중첩하도록 제공할 수 있다.
또한, 실시 형태에 따라 본 단계에서, 반사 패턴(RP)을 추후 제공되는 제1 전극(ELT1)이 배치되고자 하는 영역과 비중첩하도록 제공할 수도 있다.
또한, 실시 형태에 따라, 반사 패턴(RP)은 본 단계에서가 아닌 추후 제공되는 제1 전극(ELT1)과 연결 전극(COL)이 형성된 이후, 제공될 수 있다. 이 경우, 반사 패턴(RP)은 발광 소자(LD)가 제공되는 면과 실질적으로 동일한 높이에 제공(도 10 참조)되어 발광 소자(LD)의 정렬도가 향상될 수 있다.
도 13을 참조하면, 제1 절연막(INS1)을 증착(혹은 배치, 형성)하고, 제1 절연막(INS1) 상에 제1 전극(ELT1)을 배치할 수 있다.
본 단계에서, 제1 절연막(INS1)은 반사 패턴(RP)을 적어도 커버하도록 형성될 수 있고, 제1 절연막(INS1)의 적어도 일부는 관통홀(PH) 내 제공될 수 있다.
본 단계에서, 제1 절연막(INS1) 및 보호막(PSV)을 관통하는 컨택홀(CH)을 형성하고, 제1 전극(ELT1)을 제공할 수 있다. 제1 전극(ELT1)은 제1 절연막(INS1) 상에 패터닝될 수 있고, 제1 전극(ELT1)은 제1 절연막(INS1) 및 보호막(PSV)을 관통하는 컨택홀(CH)에 형성된 컨택부(CNT)를 통해 브릿지 패턴(BRP)과 전기적으로 연결될 수 있다.
도 14를 참조하면, 제1 전극(ELT1) 상에 연결 전극(COL)을 배치하고, 연결 전극(COL) 상에 발광 소자(LD)를 배열할 수 있다. 연결 전극(COL)은 본딩 메탈을 포함하여 마련될 수 있다.
본 단계에서, 연결 전극(COL)의 적어도 일부가 제1 전극(ELT1)과 연결되도록 형성될 수 있다. 일 예로, 제1 전극(ELT1)을 커버하도록 전극층을 형성한 이후 패터닝하여 연결 전극(COL)을 제공할 수 있다.
본 단계에서, 발광 소자(LD)의 제2 반도체층(13)이 연결 전극(COL)을 향하도록 배치될 수 있다. 도면에 별도로 도시되지 않았으나 발광 소자(LD)는 별도로 마련된 도너 필름 상에 부착되어, 연결 전극(COL) 상에 전사될 수 있다.
여기서, 상기 도너 필름은 발광 소자(LD)를 기판(SUB) 및 화소 회로부(PCL) 상에 배치하기 이전 특정 위치에 미리 마련하도록 구성된 것일 수 있다. 일 예에 따르면, 상기 도너 필름은 도너 웨이퍼 혹은 도너 기판으로 지칭될 수 있다. 다만, 이에 한정되지 않으며 상기 도너 필름은 캐리어 기판으로 지칭될 수 있다.
본 단계에서, 발광 소자(LD)는 화소 회로부(PCL) 상에 배치될 수 있다. 실시 형태에 따라 발광 소자(LD)는 별도 열원을 이용한 전사, 정전식 전사, 및 탄성중합체 스탬프 전사 방식 등을 이용하여 전사될 수 있다.
일 실시예에 따르면, 발광 소자(LD)는 별도 열원을 이용한 전사로서, 특히 레이저(500) 기반 전사 방식이 적용될 수 있다. 이하에서는 발광 소자(LD)와 연결 전극(COL)을 결합하기 위한 열원으로서, 레이저(500)가 이용되는 실시예를 기준으로 설명한다.
본 단계에서, 발광 소자(LD)는 연결 전극(COL) 상에 배열되고, 별도의 레이저(500)가 발광 소자(LD)와 연결 전극(COL) 사이에 제공(혹은 조사)될 수 있다. 상술한 바와 같이, 레이저(500)는 800nm 내지 1000nm의 파장 대역을 가질 수 있다.
이 때, 레이저(500)가 조사되고, 이에 따라 열이 발광 소자(LD)와 연결 전극(COL) 사이에 소정의 결합이 형성될 수 있고, 이에 따라 발광 소자(LD)와 연결 전극(COL)은 서로 결합될 수 있다. 일 예에 따르면 본 단계에서는 유테틱(eutectic) 본딩 방법이 적용될 수 있다.
본 단계에서, 발광 소자(LD)들은 복수 개가 연결 전극(COL) 상에 전사되어, 개별적으로 분리될 수 있다.
본 단계에서, 레이저(500)가 조사됨에 따라, 연결 전극(COL) 및/또는 발광 소자(LD)와 인접한 영역에 열이 인가될 수 있다. 다만, 실시예에 따르면, 백플레인 배선(100)과 중첩하는 영역에 반사성 물질을 포함한 반사 패턴(RP)이 배치되어, 레이저(500)에 의한 손상이 방지될 수 있다.
이후, 별도 도면에 도시되지 않았으나, 발광 소자(LD)와 제2 전극(ELT2)을 연결하고, 제2 절연막(INS2)을 형성하여 표시 소자부(DPL)를 제공하고, 표시 소자부(DPL) 상에 광 제어부(LCP)를 배치하여, 실시예에 따른 표시 장치(DD)를 제공할 수 있다.
이하에서는, 도 15 내지 도 18을 참조하여, 실시예에 따른 표시 장치(DD)의 적용 분야에 관하여 설명한다. 도 15 내지 도 18은 실시예에 따른 표시 장치가 적용되는 예시를 나타낸 도면들이다. 일 예에 따르면, 표시 장치(DD)는 스마트 폰, 노트북, 태블릿 피씨, 텔레비젼 등에 적용될 수 있으며, 그 외 다양한 실시 형태에 적용될 수 있다.
도 15를 참조하면, 일 실시예에 따른 표시 장치(DD)는 프레임(1104) 및 렌즈부(1102)를 포함하는 스마트 글라스(1100)에 적용될 수 있다. 스마트 글라스(1100)는 사용자의 얼굴에 착용가능한 웨어러블 전자 장치로서, 프레임(1104)의 일부가 폴딩되거나 언폴딩되는 구조일 수 있다. 예를 들면, 스마트 글라스(1100)는 증강 현실(AR; Augmented Reality)용 웨어러블 장치일 수 있다.
프레임(1104)은 렌즈부(1102)를 지지하는 하우징(1104b) 및 사용자의 착용을 위한 다리부(1104a)를 포함할 수 있다. 다리부(1104a)는 힌지에 의해 하우징(1104b)에 연결되어 폴딩되거나 언폴딩될 수 있다.
프레임(1104)에는 배터리, 터치 패드, 마이크, 카메라 등이 내장될 수 있다. 또한, 프레임(1104)에는 광을 출력하는 프로젝터, 광 신호 등을 제어하는 프로세서 등이 내장될 수 있다.
렌즈부(1102)는 광을 투과시키거나 광을 반사시키는 광학 부재일 수 있다. 렌즈부(1102)는 유리, 투명한 합성 수지 등을 포함할 수 있다.
또한, 렌즈부(1102)는 프레임(1104)의 프로젝터에서 송출된 광 신호에 의한 영상을 렌즈부(1102)의 후면(예를 들면, 사용자 눈을 향하는 방향의 면)에 의해 반사시켜 사용자의 눈에서 인식할 수 있게 할 수 있다. 예를 들면, 사용자는 도면에 도시된 바와 같이, 렌즈부(1102)에 표시된 시간, 날짜 등의 정보를 인식할 수 있다. 즉, 렌즈부(1102)는 일종의 표시 장치로서, 전술한 일 실시예에 따른 표시 장치(DD)는 렌즈부(1102)에 적용될 수 있다.
도 16을 참조하면, 실시예에 따른 표시 장치(DD)는 디스플레이부(1220) 및 스트랩부(1240)를 포함한 스마트 와치(1200)에 적용될 수 있다.
스마트 와치(1200)는 웨어러블 전자 장치로서, 스트랩부(1240)가 사용자의 손목에 장착되는 구조를 가질 수 있다. 여기서, 디스플레이부(1220)에는 실시예에 따른 표시 장치(DD)가 적용되어, 시간 정보를 포함한 이미지 데이터가 사용자에게 제공될 수 있다.
도 17을 참조하면, 실시예에 따른 표시 장치(DD)는 오토모티브 디스플레이(1300, automotive display)에 적용될 수 있다. 여기서, 오토모티브 디스플레이(1300)는 차량 내외부에 구비되어 이미지 데이터를 제공하는 전자 장치를 의미할 수 있다.
일 예에 따르면, 표시 장치(DD)는 차량에 구비된, 인포테인먼트 패널(1310, infortainment panel), 클러스터(1320, cluster), 코-드라이버 디스플레이(1330, co-driver display), 헤드-업 디스플레이(1340, head-up display), 사이드 미러 디스플레이(1350, side mirror display), 및 리어-시트 디스플레이(rear seat display) 중 적어도 어느 하나에 적용될 수 있다.
도 18을 참조하면, 일 실시예에 따른 표시 장치(DD)는 헤드 장착 밴드(1402) 및 디스플레이 수납 케이스(1404)를 포함하는 헤드 장착형 디스플레이(1400, HMD; Head Mounted Display)에 적용될 수 있다. 헤드 장착형 디스플레이(1400)는 사용자의 머리에 착용가능한 웨어러블 전자 장치이다.
헤드 장착 밴드(1402)는 디스플레이 수납 케이스(1404)에 연결되어, 디스플레이 수납 케이스(1404)를 고정시키는 부분이다. 도면에서, 헤드 장착 밴드(1402)는 사용자의 머리 상면과 양측면을 둘러쌀 수 있는 것으로 도시되었으나, 본 발명이 이에 한정되지는 않는다. 헤드 장착 밴드(1402)는 사용자의 머리에 헤드 장착형 디스플레이(1400)를 고정하기 위한 것으로, 안경테 형태 또는 헬멧 형태로 형성될 수도 있다.
디스플레이 수납 케이스(1404)는 표시 장치(DD)를 수납하며, 적어도 하나의 렌즈를 포함할 수 있다. 적어도 하나의 렌즈는 사용자에게 영상을 제공하는 부분이다. 예를 들면, 디스플레이 수납 케이스(1404)에 구현되는 좌안 렌즈 및 우안 렌즈에는 일 실시예에 따른 표시 장치(DD)가 적용될 수 있다.
실시예에 따른 표시 장치(DD)의 적용 분야는 상술된 예시에 한정되지 않으며, 실시 형태에 따라 다양한 분야에 적용될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 이상에서 설명한 본 발명의 실시예들은 서로 별개로 또는 조합되어 구현되는 것도 가능하다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치
SUB: 기판
PXL: 화소
SPXL1, SPXL2, SPXL3: 제1 서브 화소, 제2 서브 화소, 제3 서브 화소
SPXA1, SPXA2, SPXA3: 제1 서브 화소 영역, 제2 서브 화소 영역, 제3 서브 화소 영역
LD: 발광 소자
ELT1, ELT2: 제1 전극, 제2 전극
100: 백플레인 배선
BRP: 브릿지 패턴
200: 하부층
PH: 관통홀
RP: 반사 패턴
500: 레이저
1100: 스마트 글라스
1200: 스마트 와치
1300: 오토모티브 디스플레이
1400: 헤드 장착형 디스플레이

Claims (27)

  1. 기판 상에 배치된 백플레인 배선;
    상기 백플레인 배선을 커버하는 보호막;
    상기 보호막 상에 배치되는 제1 전극;
    상기 제1 전극과 전기적으로 연결된 발광 소자; 및
    상기 제1 전극보다 상기 기판에 인접하여 위치하고, 반사성 물질을 포함하는 반사 패턴; 을 포함하고,
    상기 반사 패턴은 평면 상에서 볼 때, 상기 백플레인 배선과 중첩하는, 표시 장치.
  2. 제1 항에 있어서,
    상기 반사 패턴은 제1 배치 영역 및 제2 배치 영역을 포함하고,
    상기 반사 패턴은 상기 제1 배치 영역에서 상기 백플레인 배선과 중첩하고, 상기 제2 배치 영역에서 상기 백플레인 배선과의 비중첩하는, 표시 장치.
  3. 제1 항에 있어서,
    상기 반사 패턴은 알루미늄(Al), 몰리브덴(Mo), 구리(Cu), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 및 이들의 합금 중 적어도 어느 하나를 포함하는, 표시 장치.
  4. 제1 항에 있어서,
    상기 반사 패턴은 300Å 이상의 두께를 가지는, 표시 장치.
  5. 제2 항에 있어서,
    상기 반사 패턴은 상기 보호막 상에 배치되는, 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 전극보다 상기 기판에 인접하여 위치하고, 컨택부를 통해 상기 제1 전극과 전기적으로 연결되는 브릿지 패턴을 더 포함하고,
    상기 반사 패턴의 적어도 일부는 평면 상에서 볼 때, 상기 컨택부가 배치된 영역을 둘러싸는 형태를 가지는, 표시 장치.
  7. 제1 항에 있어서,
    상기 반사 패턴의 적어도 일부가 서로 이격되어 정의되는 관통홀을 더 포함하는, 표시 장치.
  8. 제7 항에 있어서,
    상기 보호막은 유기 재료를 포함하고,
    상기 관통홀은 평면 상에서 볼 때, 상기 백플레인 배선과 비중첩하는, 표시 장치.
  9. 제1 항에 있어서,
    상기 반사 패턴이 배치되는 제1 영역; 및 상기 제1 전극이 배치되는 제2 영역; 을 더 포함하고,
    상기 제1 영역과 상기 제2 영역은 평면 상에서 볼 때, 서로 비중첩하고,
    상기 백플레인 배선의 적어도 일부는 평면 상에서 볼 때, 상기 제1 영역과 중첩하고, 상기 백플레인 배선의 또 다른 적어도 일부는 평면 상에서 볼 때, 상기 제2 영역과 중첩하는, 표시 장치.
  10. 제1 항에 있어서,
    상기 발광 소자에 제공되는 전기적 신호는 상기 백플레인 배선을 통해 이동되는, 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 전극은 상기 발광 소자의 일단과 전기적으로 연결되고,
    상기 발광 소자의 타단과 전기적으로 연결되고, 상기 발광 소자에 캐소드 신호를 제공하는 제2 전극을 더 포함하고,
    상기 반사 패턴은 상기 제2 전극과 전기적으로 연결되는, 표시 장치.
  12. 제1 항에 있어서,
    제1 색의 광이 발산되는 제1 서브 화소 영역; 제2 색의 광이 발산되는 제2 서브 화소 영역; 및 제3 색의 광이 발산되는 제3 서브 화소 영역; 을 더 포함하는, 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 서브 화소 영역 내 배치되는 제1 파장 변환 패턴; 상기 제2 서브 화소 영역 내 배치되는 제2 파장 변환 패턴; 및 상기 제3 서브 화소 영역 내 배치되는 광 투과 패턴; 을 더 포함하고,
    상기 발광 소자의 적어도 일부는 상기 제1 서브 화소 영역과 중첩하고, 상기 발광 소자의 다른 일부는 상기 제2 서브 화소 영역과 중첩하고, 상기 발광 소자의 또 다른 일부는 상기 제3 서브 화소 영역과 중첩하고,
    상기 발광 소자는 상기 제3 색의 광을 발산하는, 표시 장치.
  14. 제7 항에 있어서,
    상기 기판과 상기 보호막 사이에 배치되고, 평면 상에서 볼 때 적어도 일부가 상기 관통홀과 중첩하는 제1 게이트 전극; 을 더 포함하는, 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 게이트 전극은 몰리브덴(Mo)을 포함하는, 표시 장치.
  16. 제14 항에 있어서,
    상기 제1 게이트 전극 상에 배치된 게이트 절연막; 및
    상기 게이트 절연막 상에 배치된 제2 게이트 전극; 을 더 포함하고,
    상기 관통홀은 평면 상에서 볼 때, 상기 제1 게이트 전극 및 상기 제2 게이트 전극과 중첩하는, 표시 장치.
  17. 제14 항에 있어서,
    상기 관통홀은 복수 개 구비되고, 평면 상에서 볼 때, 상기 제1 게이트 전극을 따라서 배치된, 표시 장치.
  18. 제14 항에 있어서,
    각각 상이한 색의 광이 발산되는 복수의 서브 화소 영역; 을 더 포함하고,
    상기 관통홀은 평면 상에서 볼 때, 각각 상기 제1 게이트 전극의 적어도 일부와 중첩하는 제1 관통 영역 및 제2 관통 영역 내 배치되고,
    상기 제1 관통 영역은 제1 방향으로 인접한 상기 복수의 서브 화소 영역 사이에 배치되고,
    상기 제2 관통 영역은 상기 제1 방향과 교차하는 제2 방향으로 인접한 상기 복수의 서브 화소 영역 사이에 배치되는, 표시 장치.
  19. 기판 상에 배치된 보호막;
    상기 보호막 상에 배치되는 제1 전극;
    상기 제1 전극과 전기적으로 연결된 발광 소자; 및
    상기 보호막 상에 배치되고, 반사성 물질을 포함하는 반사 패턴; 을 포함하고,
    상기 발광 소자가 배치되는 면과 상기 반사 패턴의 상부면은 동일한 높이에 형성된, 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 전극과 상기 발광 소자 사이에 배치된 연결 전극; 을 더 포함하고,
    상기 반사 패턴의 상부면과 상기 기판 사이의 거리는, 상기 연결 전극의 상부면과 상기 기판 사이의 거리와 동일한, 표시 장치.
  21. 제19 항에 있어서,
    상기 반사 패턴의 외면 상에는 상기 제1 전극과 상기 반사 패턴 간 단락을 방지하는 산화막이 제공되는, 표시 장치.
  22. 기판 상에 백플레인 배선을 배치하는 단계;
    상기 백플레인 배선을 커버하는 보호막을 형성하는 단계;
    상기 보호막 상에 반사성 물질을 포함하는 반사 패턴을 형성하는 단계;
    상기 보호막 상에 절연막을 형성하고, 상기 절연막 상에 제1 전극을 배치하는 단계;
    상기 제1 전극 상에 연결 전극을 배치하는 단계; 및
    상기 연결 전극 상에 발광 소자를 배치하는 단계; 를 포함하고,
    상기 반사 패턴을 형성하는 단계는, 상기 반사 패턴을 평면 상에서 볼 때, 상기 백플레인 배선과 중첩하도록 형성하는 단계를 포함하는, 표시 장치의 제조 방법.
  23. 제22 항에 있어서,
    상기 반사 패턴을 형성하는 단계는, 상기 백플레인 배선과 중첩하는 영역에 상기 반사 패턴을 배치하는 단계를 포함하는, 표시 장치의 제조 방법.
  24. 제22 항에 있어서,
    상기 반사 패턴을 형성하는 단계는, 상기 반사 패턴이 배치되지 않은 영역으로서, 홀 형상으로 제공되는 관통홀을 제공하는 단계를 포함하고,
    상기 관통홀은 평면 상에서 볼 때, 상기 백플레인 배선과 비중첩하는, 표시 장치의 제조 방법.
  25. 제22 항에 있어서,
    상기 연결 전극 상에 상기 발광 소자를 배치하는 단계는, 상기 연결 전극과 상기 발광 소자 사이에 열을 제공하는 단계; 및 상기 연결 전극과 상기 발광 소자를 결합하는 단계; 를 포함하는, 표시 장치의 제조 방법.
  26. 제25 항에 있어서,
    상기 열을 제공하는 단계는, 레이저를 상기 연결 전극과 상기 발광 소자 사이에 제공하는 단계를 포함하는, 표시 장치의 제조 방법.
  27. 제26 항에 있어서,
    상기 레이저는 800nm 내지 1000nm의 파장 대역을 가지는, 표시 장치의 제조 방법.

KR1020210073065A 2021-04-30 2021-06-04 표시 장치 및 그 제조 방법 KR20220149894A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/561,074 US20220352240A1 (en) 2021-04-30 2021-12-23 Display device and method of manufacturing the same
CN202210460695.6A CN115274750A (zh) 2021-04-30 2022-04-28 显示装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210056897 2021-04-30
KR20210056897 2021-04-30

Publications (1)

Publication Number Publication Date
KR20220149894A true KR20220149894A (ko) 2022-11-09

Family

ID=84040268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210073065A KR20220149894A (ko) 2021-04-30 2021-06-04 표시 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20220149894A (ko)

Similar Documents

Publication Publication Date Title
KR20220033578A (ko) 표시 장치
US20220352240A1 (en) Display device and method of manufacturing the same
KR20220053765A (ko) 표시 장치
US20220352443A1 (en) Display device
US20220352420A1 (en) Display device
EP4333067A1 (en) Display device
KR20220149894A (ko) 표시 장치 및 그 제조 방법
KR20220091704A (ko) 표시 장치 및 그 제조 방법
KR20220125862A (ko) 표시 장치
KR20220033579A (ko) 표시 장치
CN221178328U (zh) 显示设备
US20230122324A1 (en) Display device and method of manufacturing the display device
US20230112698A1 (en) Display device
US20230206836A1 (en) Display device
KR20240059686A (ko) 표시 장치 및 그의 제조 방법
KR20220068337A (ko) 표시 장치
KR20240018013A (ko) 표시 장치
KR20230077019A (ko) 표시 장치
KR20230089634A (ko) 표시 장치 및 그 제조 방법
KR20230074353A (ko) 표시 장치의 제조 방법 및 이를 이용하여 제조된 표시 장치
KR20240023332A (ko) 표시 장치 및 그 제조 방법
KR20240013907A (ko) 표시장치 및 그 제조 방법
KR20230139885A (ko) 표시 장치
KR20230131327A (ko) 트랜지스터 및 표시 장치
KR20230033080A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination