KR20240023332A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20240023332A
KR20240023332A KR1020220101408A KR20220101408A KR20240023332A KR 20240023332 A KR20240023332 A KR 20240023332A KR 1020220101408 A KR1020220101408 A KR 1020220101408A KR 20220101408 A KR20220101408 A KR 20220101408A KR 20240023332 A KR20240023332 A KR 20240023332A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
light
pixel
display device
Prior art date
Application number
KR1020220101408A
Other languages
English (en)
Inventor
이세현
하진주
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220101408A priority Critical patent/KR20240023332A/ko
Priority to CN202310591527.5A priority patent/CN117594736A/zh
Priority to US18/327,219 priority patent/US20240055554A1/en
Publication of KR20240023332A publication Critical patent/KR20240023332A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 발광 영역을 둘러싸는 차광층, 상기 발광 영역 내의 발광 소자, 및 상기 발광 소자 상의 반사층을 포함하며, 상기 발광 영역의 제1 방향의 폭은 상기 발광 영역의 제2 방향의 폭보다 작고, 상기 제1 방향으로 대향하는 상기 반사층의 제1 영역들의 높이는 상기 제2 방향으로 대향하는 상기 반사층의 제2 영역들의 높이보다 크다.

Description

표시 장치 및 그 제조 방법 {DISPLAY DEVICE AND METHOD OF MANUFACTURING THE DISPLAY DEVICE}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명이 해결하고자 하는 과제는 광 효율을 향상시킬 수 있는 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예들에 따른 표시 장치는 발광 영역을 둘러싸는 차광층, 상기 발광 영역 내의 발광 소자, 및 상기 발광 소자 상의 반사층을 포함하며, 상기 발광 영역의 제1 방향의 폭은 상기 발광 영역의 제2 방향의 폭보다 작고, 상기 제1 방향으로 대향하는 상기 반사층의 제1 영역들의 높이는 상기 제2 방향으로 대향하는 상기 반사층의 제2 영역들의 높이보다 크다.
상기 반사층은 상기 발광 소자의 표면 상에 직접 배치될 수 있다.
상기 차광층은 상기 발광 영역과 동일한 평면 형상을 갖는 개구부를 포함하며, 상기 표시 장치는 상기 개구부 내의 컬러 필터를 더 포함할 수 있다.
상기 표시 장치는 상기 발광 소자와 상기 컬러 필터 사이의 컬러 변환층을 더 포함할 수 있다.
상기 표시 장치는 상기 발광 소자를 둘러싸는 유기층을 더 포함할 수 있다.
상기 반사층은 상기 발광 소자와 상기 유기층 사이에 배치될 수 있다.
상기 유기층은 상기 반사층 상에 직접 배치될 수 있다.
상기 발광 소자는, 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이의 활성층을 포함할 수 있다.
상기 반사층의 상기 제2 영역들은 상기 제2 반도체층을 적어도 부분적으로 노출할 수 있다.
상기 표시 장치는 상기 제1 반도체층 상의 제1 전극, 및 상기 제2 반도체층 상의 제2 전극을 더 포함할 수 있다.
본 발명의 실시예들에 따른 표시 장치의 제조 방법은 발광 영역에 발광 소자를 제공하는 단계, 상기 발광 소자 상에 반사층을 형성하는 단계, 상기 반사층의 제1 영역들 상에 포토 레지스트 패턴을 형성하는 단계, 및 상기 반사층의 제2 영역들을 부분적으로 식각하는 단계를 포함하며, 상기 발광 영역의 제1 방향의 폭은 상기 발광 영역의 제2 방향의 폭보다 작고, 상기 반사층의 상기 제1 영역들은 상기 제1 방향으로 대향하고, 상기 반사층의 상기 제2 영역들은 상기 제2 방향으로 대향할 수 있다.
상기 표시 장치의 제조 방법은 상기 발광 소자 상에 컬러 필터를 형성하는 단계를 더 포함할 수 있다.
상기 표시 장치의 제조 방법은 상기 발광 영역을 둘러싸는 차광층을 형성하는 단계를 더 포함할 수 있다.
상기 차광층은 상기 발광 영역과 동일한 평면 형상을 갖는 개구부를 포함할 수 있다.
상기 컬러 필터는 상기 개구부 내에 형성될 수 있다.
상기 표시 장치의 제조 방법은 상기 발광 소자 상에 컬러 변환층을 형성하는 단계를 더 포함할 수 있다.
상기 표시 장치의 제조 방법은 상기 발광 소자를 고정하는 제1 유기층을 형성하는 단계를 더 포함할 수 있다.
상기 표시 장치의 제조 방법은 상기 제1 유기층 상에 제2 유기층을 형성하는 단계를 더 포함할 수 있다.
상기 제2 유기층은 상기 발광 소자를 둘러쌀 수 있다.
상기 제2 유기층은 상기 반사층 상에 직접 형성될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예에 의하면, 발광 영역의 폭에 따라 발광 소자 측면에 형성된 반사층의 높이를 다르게 형성함으로써 광 효율을 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 실시예에 따른 화소 유닛을 나타내는 평면도이다.
도 3은 실시예에 따른 화소의 회로도이다.
도 4는 도 2의 A-A' 선을 기준으로 자른 단면도이다.
도 5는 실시예에 따른 반사층을 나타내는 평면도이다.
도 6은 도 5의 B-B' 선을 기준으로 자른 단면도이다.
도 7은 도 5의 C-C' 선을 기준으로 자른 단면도이다.
도 8 내지 도 20은 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 평면도들과 단면도들이다.
본 발명의 이점 및 특징, 그리고 이를 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자에 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, "연결" 또는 "접속"이라 함은 물리적 및/또는 전기적인 연결 또는 접속을 포괄적으로 의미할 수 있다. 또한, 이는 직접적 또는 간접적인 연결 또는 접속과 일체형 또는 비일체형 연결 또는 접속을 포괄적으로 의미할 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다.
도 1은 실시예에 따른 표시 장치를 나타내는 평면도이다. 도 2는 실시예에 따른 화소 유닛을 나타내는 평면도이다.
도 1에서는 표시 장치에 구비되는 표시 패널(PNL)을 도시하기로 한다. 설명의 편의를 위해 도 1에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 다만, 실시예에 따라 적어도 하나의 구동 회로부(일 예로, 스캔 구동부 및 데이터 구동부 중 적어도 하나), 배선들 및/또는 패드들이 표시 패널(PNL)에 더 배치될 수 있다.
도 1 및 도 2를 참조하면, 표시 패널(PNL) 및 이를 형성하기 위한 기판(SUB)은 영상을 표시하기 위한 표시 영역(DA)과, 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상이 표시되는 화면을 구성할 수 있고, 비표시 영역(NDA)은 표시 영역(DA)을 제외한 나머지 영역일 수 있다.
표시 영역(DA)에는 화소 유닛(PXU)이 배치될 수 있다. 화소 유닛(PXU)은 제1 화소(PXL1), 제2 화소(PXL2) 및/또는 제3 화소(PXL3)를 포함할 수 있다. 이하에서는, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3) 중 적어도 하나의 화소를 임의로 지칭하거나 두 종류 이상의 화소들을 포괄적으로 지칭할 때, "화소(PXL)" 또는 "화소들(PXL)"이라 하기로 한다.
화소들(PXL)은 스트라이프(stripe) 또는 펜타일(PENTILETM) 배열 구조 등에 따라 규칙적으로 배열될 수 있다. 다만, 화소들(PXL)의 배열 구조가 이에 한정되지는 않으며, 화소들(PXL)은 다양한 구조 및/또는 방식으로 표시 영역(DA)에 배열될 수 있다.
실시예에 따라, 표시 영역(DA)에는 서로 다른 색의 광을 방출하는 두 종류 이상의 화소들(PXL)이 배치될 수 있다. 일 예로, 표시 영역(DA)에는 제1 색의 광을 방출하는 제1 화소들(PXL1), 제2 색의 광을 방출하는 제2 화소들(PXL2), 및 제3 색의 광을 방출하는 제3 화소들(PXL3)이 배열될 수 있다. 서로 인접하도록 배치된 적어도 하나의 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 다양한 색의 광을 방출할 수 있는 하나의 화소 유닛(PXU)을 구성할 수 있다. 예를 들어, 제1 화소(PXL1)는 적색의 광을 방출하는 적색 화소일 수 있고, 제2 화소(PXL2)는 녹색의 광을 방출하는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 청색의 광을 방출하는 청색 화소일 수 있으나, 이에 한정되지는 않는다. 도 1 및 도 2에서는 화소 유닛(PXU)이 하나의 제1 화소(PXL1), 하나의 제2 화소(PXL2), 및 하나의 제3 화소(PXL3)를 포함하는 경우를 예시하였으나, 반드시 이에 제한되는 것은 아니며, 화소 유닛(PXU)은 하나의 제1 화소(PXL1), 두 개의 제2 화소(PXL2), 및 하나의 제3 화소(PXL3)를 포함할 수도 있다.
제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 서로 동일한 색의 광을 방출하는 발광 소자들(LD)을 구비하되, 각각의 발광 소자(LD) 상에 배치된 서로 다른 색상의 컬러 변환층을 포함함으로써, 각각 제1 색, 제2 색, 및 제3 색의 광을 방출할 수 있다.
제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 각각 제1 색의 발광 소자(LD), 제2 색의 발광 소자(LD), 및 제3 색의 발광 소자(LD)를 광원으로 구비함으로써, 각각 제1 색의 광, 제2 색의 광, 및 제3 색의 광을 방출할 수 있다. 다만, 각각의 화소(PXL)가 방출하는 광의 색은 다양하게 변경될 수 있다.
화소(PXL)는 제어 신호(일 예로, 주사 신호 및 데이터 신호) 및/또는 전원(일 예로, 제1 전원 및 제2 전원)에 의해 구동되는 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 화소(PXL)는 능동형 화소로 구성될 수 있다. 다만, 표시 장치에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다. 예를 들어, 각각의 화소(PXL)는 다양한 구조 및/또는 구동 방식이 수동형 또는 능동형 발광 표시 장치의 화소로 구성될 수 있다.
도 3은 실시예에 따른 화소의 회로도이다.
실시예에 따라, 도 3에 도시된 각각의 화소(PXL)는 도 1 및 도 2의 화소들(PXL) 중 어느 하나일 수 있다. 예를 들어, 도 3의 화소(PXL)는 어느 하나의 제1 화소(PXL1), 제2 화소(PXL2), 또는 제3 화소(PXL3)일 수 있다. 또한, 표시 영역(DA)에 배치된 화소들(PXL)은 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다. 화소들(PXL)은 도 3의 실시예들에 개시된 구조 외에도 다양한 구조를 가질 수 있다.
도 3을 참조하면, 화소(PXL)는 주사 라인(SL) 및 데이터 라인(DL)에 전기적으로 연결될 수 있다. 또한, 화소(PXL)는 제1 전원(VDD)(또는 제1 전원 라인(PL1)) 및 제2 전원(VSS)(또는 제2 전원 라인(PL2))에 전기적으로 연결될 수 있다. 실시예에서, 화소(PXL)는 적어도 하나의 다른 신호 라인 및/또는 전원 라인에 더 연결될 수 있다. 예를 들어, 화소(PXL)는 제어 라인(SSL) 및 초기화 전원(VINT)의 전압이 인가되는 초기화 전원 라인(INL)에 전기적으로 연결될 수 있다.
화소(PXL)는 각각의 데이터 신호(DS)에 대응하는 휘도의 광을 생성하기 위한 발광부(EMU)를 포함할 수 있다. 또한, 화소(PXL)는 발광부(EMU)를 구동하기 위한 화소 회로(PXC)를 더 포함할 수 있다.
발광부(EMU)는 제1 전극(ET1) 및 제2 전극(ET2)과, 제1 및 제2 전극들(ET1, ET2)의 사이에 전기적으로 연결된 적어도 하나의 발광 소자(LD)를 포함할 수 있다. 발광 소자(LD)는 제1 전극(ET1) 및/또는 화소 회로(PXC)를 통해 제1 전원(VDD)에 전기적으로 연결될 수 있고, 제2 전극(ET2)을 통해 제2 전원(VSS)에 전기적으로 연결될 수 있다.
제1 전원(VDD)과 제2 전원(VSS)은 서로 다른 전위의 전압을 공급할 수 있다. 제1 전원(VDD)과 제2 전원(VSS)의 전위 차는 발광 소자(LD)의 문턱 전압 이상일 수 있다.
실시예에서, 발광부(EMU)는 화소 회로(PXC)와 제2 전원(VSS)의 사이에 순방향으로 연결된 단일의 발광 소자(LD)를 포함할 수 있다. 다른 실시예에서, 발광부(EMU)는 제1 전원(VDD)과 제2 전원(VSS)의 사이에 순방향으로 연결된 복수의 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 발광부(EMU)는 화소 회로(PXC)와 제2 전원(VSS)의 사이에 병렬, 직렬, 또는 직-병렬로 연결된 복수의 발광 소자들(LD)을 포함할 수도 있다. 실시예에서, 각각의 발광 소자(LD)는 질화물계 반도체 물질 또는 인화물계 반도체 물질 등을 사용하여 나노미터 내지 마이크로미터 범위의 작은 크기로 제조된 무기 발광 다이오드일 수 있으나, 반드시 이에 한정되지는 않는다. 발광부(EMU)를 구성하는 발광 소자들(LD)의 종류, 연결 구조 및/또는 개수 등은 실시예에 따라 다양하게 변경될 수 있다.
제1 전원(VDD)과 제2 전원(VSS)의 사이에 순방향으로 연결된 적어도 하나의 발광 소자(LD)는 각 화소(PXL)의 유효 광원을 구성할 수 있다. 해당 화소(PXL)의 화소 회로(PXC) 등을 통해 각각의 발광 소자(LD)로 구동 전류가 공급되면, 발광 소자(LD)는 구동 전류에 대응하는 휘도로 발광할 수 있다. 이에 따라, 화소(PXL)는 구동 전류에 대응하는 휘도로 발광할 수 있다.
화소 회로(PXC)는 제1 전원(VDD)과 발광부(EMU)의 사이에 전기적으로 연결될 수 있다. 또한, 화소 회로(PXC)는 주사 라인(SL) 및 데이터 라인(DL)에 전기적으로 연결될 수 있고, 주사 라인(SL) 및 데이터 라인(DL)으로부터 각각 주사 신호(SC) 및 데이터 신호(DS)를 공급받을 수 있다. 또한, 화소 회로(PXC)는 제어 라인(SSL) 및 초기화 전원 라인(INL)에 전기적으로 연결될 수 있고, 제어 라인(SSL) 및 초기화 전원 라인(INL)으로부터 각각 제어 신호(SSC) 및 초기화 전원(VINT)의 전압을 공급받을 수 있다.
화소 회로(PXC)는 적어도 하나의 트랜지스터(M) 및 커패시터(Cst)를 포함할 수 있다. 예를 들어, 화소 회로(PXC)는 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3) 및 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(M1)는 제1 전원(VDD)과 제2 노드(N2)의 사이에 전기적으로 연결될 수 있다. 제2 노드(N2)는 화소 회로(PXC)와 발광부(EMU)가 연결되는 노드일 수 있다. 예를 들어, 제2 노드(N2)는 제1 트랜지스터(M1)의 일 전극(일 예로, 소스 전극)과 발광부(EMU)의 제1 전극(ET1)(일 예로, 발광부(EMU)의 애노드 전극)이 연결되는 노드일 수 있다. 제1 트랜지스터(M1)의 게이트 전극은 제1 노드(N1)에 전기적으로 연결될 수 있다.
제1 트랜지스터(M1)는 각 화소(PXL)의 구동 트랜지스터일 수 있다. 예를 들어, 제1 트랜지스터(M1)는 제1 전원 라인(PL1)과 각 화소(PXL)의 제1 전극(ET1)의 사이에 전기적으로 연결되어, 제1 노드(N1)의 전압에 대응하여 발광부(EMU)로 공급되는 구동 전류를 제어할 수 있다.
실시예에서, 제1 트랜지스터(M1)는 하부 도전층(BML)("백 게이트 전극"이라고도 함)을 더 포함할 수 있다. 실시예에서, 하부 도전층(BML)은 제1 트랜지스터(M1)의 일 전극(일 예로, 소스 전극)에 전기적으로 연결될 수 있다.
제1 트랜지스터(M1)가 하부 도전층(BML)을 포함하는 실시예에서, 제1 트랜지스터(M1)의 하부 도전층(BML)에 백-바이어싱 전압을 인가하여 제1 트랜지스터(M1)의 문턱 전압을 음의 방향 또는 양의 방향으로 이동시키는 백-바이어싱 기술(또는, 싱크(sync) 기술)을 적용할 수 있다. 또한, 제1 트랜지스터(M1)의 채널을 구성하는 반도체 패턴과 중첩되도록 하부 도전층(BML)을 배치할 경우, 상기 반도체 패턴으로 입사되는 광을 차단하여 제1 트랜지스터(M1)의 동작 특성을 안정화할 수 있다.
제2 트랜지스터(M2)는 데이터 라인(DL)과 제1 노드(N1)의 사이에 전기적으로 연결될 수 있다. 그리고, 제2 트랜지스터(M2)의 게이트 전극은 해당 수평 라인의 주사 라인(SL)에 전기적으로 연결될 수 있다. 제2 트랜지스터(M2)는 주사 라인(SL)으로부터 게이트-온 전압(일 예로, 로직 하이 전압, 또는 하이 레벨 전압)의 주사 신호(SC)가 공급될 때 턴-온되어, 데이터 라인(DL)과 제1 노드(N1)를 전기적으로 연결할 수 있다.
제2 트랜지스터(M2)는 각각의 데이터 신호(DS)를 화소(PXL)의 내부로 전달하기 위한 스위칭 트랜지스터일 수 있다. 예를 들어, 각각의 프레임 기간마다 데이터 라인(DL)으로는 해당 프레임의 데이터 신호(DS)가 공급되고, 상기 데이터 신호(DS)는 게이트-온 전압의 주사 신호(SC)가 공급되는 기간 동안 제2 트랜지스터(M2)를 통해 제1 노드(N1)로 전달될 수 있다. 예를 들어, 각각의 프레임 기간을 구성하는 수평 기간들마다 해당 수평 기간에 대응하는 수평 라인의 화소들(PXL)로 동시에 게이트-온 전압의 주사 신호(SC)가 공급될 수 있다. 이에 따라, 해당 수평 라인의 화소들(PXL)에 제공된 제2 트랜지스터들(M2)이 턴-온되어 데이터 라인들(DL)로 공급되는 각각의 데이터 신호들(DS)이 해당 수평 라인의 화소들(PXL)로 동시에 공급될 수 있다.
커패시터(Cst)의 제1 전극은 제1 노드(N1)에 전기적으로 연결될 수 있다. 커패시터(Cst)의 제2 전극은 제2 노드(N2)에 전기적으로 연결될 수 있다. 커패시터(Cst)는 각각의 데이터 신호(DS)를 화소(PXL)의 내부에 저장하기 위한 스토리지 커패시터일 수 있다. 예를 들어, 커패시터(Cst)는 각각의 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호(DS)에 대응하는 전압을 충전할 수 있다.
제3 트랜지스터(M3)는 제2 노드(N2)와 초기화 전원 라인(INL)의 사이에 전기적으로 연결될 수 있다. 그리고, 제3 트랜지스터(M3)의 게이트 전극은 해당 수평 라인의 제어 라인(SSL)에 전기적으로 연결될 수 있다.
제3 트랜지스터(M3)는 표시 패널(PNL)의 구동 기간 동안 각 화소(PXL)의 제1 전극(ET1)으로 초기화 전원(VINT)의 전압을 전달하는 초기화 트랜지스터일 수 있다. 예를 들어, 제3 트랜지스터(M3)는 해당 화소 행으로 공급되는 게이트-온 전압의 제어 신호(SSC)에 의해 턴-온될 수 있다. 제3 트랜지스터(M3)가 턴-온되면, 표시 패널(PNL)의 구동 기간 동안 초기화 전원(VINT)의 전압이 각각의 제1 전극(ET1)으로 전달될 수 있다.
실시예에서, 표시 패널(PNL)의 구동 기간 동안 표시 영역(DA)에 배열된 각 화소 행들의 주사 라인들(SL)로 게이트-온 전압의 주사 신호들(SC)이 순차적으로 공급될 수 있다. 또한, 게이트-온 전압의 주사 신호들(SC)과 동기되도록 각 화소 행들의 제어 라인들(SSL)로 게이트-온 전압의 제어 신호들(SSC)이 순차적으로 공급될 수 있다. 이에 따라, 각각의 수평 기간마다 해당 수평 라인에 배열된 화소들(PXL)의 제2 및 제3 트랜지스터들(M2, M3)이 턴-온되어 각각의 데이터 라인들(DL)로 공급되는 각각의 데이터 신호들(DS)에 대응하는 전압들(일 예로, 각 화소(PXL)에 대응하는 데이터 신호(DS)의 전압과 초기화 전원(VINT)의 전압의 차 전압)이 각각의 커패시터들(Cst)에 저장될 수 있다.
제3 트랜지스터(M3)는 각 화소(PXL)의 특성 등을 검출하기 위한 센싱 기간 동안 해당 화소 행으로 공급되는 게이트-온 전압의 제어 신호(SSC)에 의해 턴-온될 수 있다. 제3 트랜지스터(M3)가 턴-온되면, 제2 노드(N2)가 초기화 전원 라인(INL)에 전기적으로 연결될 수 있다. 센싱 기간 동안 초기화 전원 라인(INL)은 센싱 회로에 연결될 수 있다. 이에 따라, 제2 노드(N2)의 전압이 초기화 전원 라인(INL)을 통해 센싱 회로로 전달될 수 있다. 초기화 전원 라인(INL)으로 전달된 제2 노드(N2)의 전압은 센싱 회로를 경유하여 구동 회로(일 예로, 타이밍 제어부)에 제공되어 화소들(PXL)의 특성 편차를 보상하는 등에 이용될 수 있다.
실시예에서, 화소들(PXL)의 특성 등을 검출하기 위한 센싱 기간 동안, 표시 영역(DA)에 배열된 각 화소 행들의 제어 라인들(SSL)로 게이트-온 전압의 제어 신호들(SSC)이 순차적으로 공급될 수 있다. 이에 따라, 각각의 수평 기간마다 해당 화소 행에 배열된 화소들(PXL)의 제2 노드들(N2)이 센싱 회로에 연결될 수 있다. 이에 따라, 센싱 기간 동안 초기화 전원 라인(INL)을 통해 화소들(PXL)의 특성을 검출할 수 있다.
도 3에서는 화소 회로(PXC)에 포함되는 트랜지스터들(M)을 모두 n형 트랜지스터들로 도시하였으나, 반드시 이에 한정되지는 않는다. 예를 들어, 제1, 제2 및 제3 트랜지스터들(M1, M2, M3) 중 적어도 하나는 p형 트랜지스터로 변경될 수도 있다. 또한, 화소 회로(PXC) 및/또는 화소(PXL)의 구조 및 구동 방식은 실시예에 따라 다양하게 변경될 수 있다.
도 4는 도 2의 A-A' 선을 기준으로 자른 단면도이다.
설명의 편의를 위해 도 4에서는 각 화소(PXL)의 발광 영역(EMA)을 중심으로 화소(PXL)가 배치되는 화소 영역(PXA)을 표시하기로 한다. 다만, 각각의 화소 영역(PXA)은 각각의 화소 회로(PXC)를 구성하는 회로 소자들이 배치되는 화소 회로 영역과, 각각의 발광부(EMU)를 구성하는 적어도 하나의 발광 소자(LD)가 배치되는 발광 영역(EMA)을 포함할 수 있다. 예를 들어, 제1 화소(PXL1)가 배치되는 제1 화소 영역(PXA1)은 제1 발광 영역(EMA1)을 포함하고, 제2 화소(PXL2)가 배치되는 제2 화소 영역(PXA2)은 제2 발광 영역(EMA2)을 포함하며, 제3 화소(PXL3)가 배치되는 제3 화소 영역(PXA3)은 제3 발광 영역(EMA3)을 포함할 수 있다. 제1 발광 영역(EMA1), 제2 발광 영역(EMA2), 및 제3 발광 영역(EMA3)의 사이에는 비발광 영역(NEA)이 위치할 수 있다.
도 4를 참조하면, 표시 패널(PNL)은 기판(SUB)과, 기판(SUB) 상에 순차적으로 배치된 화소 회로부(PCL), 표시 소자부(DPL), 및 광 제어부(LCP) 등을 포함할 수 있다.
화소 회로부(PCL)는 기판(SUB)의 일면 상에 제공될 수 있다. 화소 회로부(PCL)는 각각의 화소(PXL)를 구성하는 회로 소자들을 포함할 수 있다. 예를 들어, 화소 회로부(PCL)의 각 화소 영역(PXA)에는 해당 화소(PXL)의 화소 회로(PXC)를 구성하는 트랜지스터들(M) 및 커패시터(Cst)가 형성될 수 있다.
도 4에서는 화소 회로부(PCL)의 각 화소 영역(PXA)에 제공될 수 있는 회로 소자들의 일 예로서, 각각의 발광 소자(LD)에 연결되는 어느 하나의 트랜지스터(M)(일 예로, 하부 도전층(BML)을 포함한 제1 트랜지스터(M1))를 도시하기로 한다.
화소 회로부(PCL)는 화소들(PXL)에 연결되는 각종 신호 라인들, 전원 라인들 및/또는 패드들을 포함할 수 있다. 화소 회로부(PCL)는 각종 신호 라인들, 전원 라인들 및/또는 패드들을 구성하는 복수의 도전층들을 포함할 수 있다. 화소 회로부(PCL)는 상기 도전층들 사이에 각각 배치된 복수의 절연층들을 더 포함할 수 있다.
기판(SUB) 상에는 하부 도전층(BML)이 배치될 수 있다. 하부 도전층(BML)은 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 인듐 주석 산화물(ITO) 중 적어도 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
하부 도전층(BML) 상에는 버퍼층(BFL)이 배치될 수 있다. 버퍼층(BFL)은 회로 소자에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 단일층으로 구성될 수 있으나, 적어도 이중층 이상의 다중층으로 구성될 수도 있다. 버퍼층(BFL)이 다중층으로 형성될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다.
버퍼층(BFL) 상에는 반도체 패턴(SCP)이 배치될 수 있다. 일 예로, 반도체 패턴(SCP)은 각각 제1 트랜지스터 전극(TE1)에 접촉되는 제1 영역, 제2 트랜지스터 전극(TE2)에 접촉되는 제2 영역, 및 상기 제1 및 제2 영역들 사이에 위치하는 채널 영역을 포함할 수 있다. 실시예에 따라, 상기 제1 및 제2 영역들 중 하나는 소스 영역이고, 다른 하나는 드레인 영역일 수 있다.
실시예에 따라, 반도체 패턴(SCP)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어질 수 있다. 또한, 반도체 패턴(SCP)의 채널 영역은 불순물이 도핑되지 않은 반도체 패턴으로서 진성 반도체일 수 있고, 반도체 패턴(SCP)의 제1 및 제2 영역들은 각각 소정의 불순물이 도핑된 반도체일 수 있다.
버퍼층(BFL)과 반도체 패턴(SCP) 상에는 게이트 절연층(GI)이 배치될 수 있다. 일 예로, 게이트 절연층(GI)은 반도체 패턴(SCP)과 제1 게이트 전극(GE1)의 사이에 배치될 수 있다. 게이트 절연층(GI)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
게이트 절연층(GI) 상에는 제1 게이트 도전층(GAT1)이 배치될 수 있다. 제1 게이트 도전층(GAT1)은 트랜지스터(M)의 제1 게이트 전극(GE1)을 포함할 수 있다. 제1 게이트 전극(GE1)은 게이트 절연층(GI) 상에서 반도체 패턴(SCP)과 제3 방향(Z축 방향)으로 중첩하도록 배치될 수 있다.
제1 게이트 도전층(GAT1)은 티타늄(Ti), 구리(Cu), 인듐 주석 산화물(ITO), 몰리브덴(Mo), 크롬(Cr), 금(Au), 니켈(Ni), 또는 네오디뮴(Nd) 중 적어도 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 예를 들어, 제1 게이트 도전층(GAT1)은 티타늄(Ti), 구리(Cu), 및/또는 인듐 주석 산화물(ITO)이 순차적 또는 반복적으로 적층된 다중층으로 형성될 수 있다.
제1 게이트 도전층(GAT1) 상에는 제1 층간 절연층(ILD1)이 배치될 수 있다. 일 예로, 제1 층간 절연층(ILD1)은 제1 게이트 전극(GE1)과 제1 및 제2 트랜지스터 전극들(TE1, TE2)의 사이에 배치될 수 있다.
제1 층간 절연층(ILD1)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
제1 층간 절연층(ILD1) 상에는 제2 게이트 도전층(GAT2)이 배치될 수 있다. 제2 게이트 도전층(GAT2)은 트랜지스터(M)의 제2 게이트 전극(GE2)을 포함할 수 있다. 제2 게이트 전극(GE2)이 배치될 수 있다. 제2 게이트 전극(GE2)은 제1 층간 절연층(ILD1)을 사이에 개재하고 제1 게이트 전극(GE1)과 제3 방향(Z축 방향)으로 중첩할 수 있다.
제2 게이트 도전층(GAT2)은 티타늄(Ti), 구리(Cu), 인듐 주석 산화물(ITO), 몰리브덴(Mo), 크롬(Cr), 금(Au), 니켈(Ni), 또는 네오디뮴(Nd) 중 적어도 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 예를 들어, 제1 게이트 도전층(GAT1)은 티타늄(Ti), 구리(Cu), 및/또는 인듐 주석 산화물(ITO)이 순차적 또는 반복적으로 적층된 다중층으로 형성될 수 있다.
제2 게이트 도전층(GAT2) 상에는 제2 층간 절연층(ILD2)이 배치될 수 있다. 일 예로, 제2 층간 절연층(ILD2)은 제2 게이트 전극(GE2)과 제1 및 제2 트랜지스터 전극들(TE1, TE2)의 사이에 배치될 수 있다.
제2 층간 절연층(ILD2)은 단일층 또는 다중층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
제2 층간 절연층(ILD2) 상에는 제1 소스 드레인 도전층(SD1)이 배치될 수 있다. 제1 소스 드레인 도전층(SD1)은 트랜지스터(M)의 제1 및 제2 트랜지스터 전극들(TE1, TE2)을 포함할 수 있다. 제1 및 제2 트랜지스터 전극들(TE1, TE2)은 반도체 패턴(SCP)과 제3 방향(Z축 방향)으로 중첩하도록 배치될 수 있다. 제1 및 제2 트랜지스터 전극들(TE1, TE2)은 반도체 패턴(SCP)과 전기적으로 연결될 수 있다. 예를 들어, 제1 트랜지스터 전극(TE1)은 제2 층간 절연층(ILD2), 제1 층간 절연층(ILD1), 및/또는 게이트 절연층(GI)을 관통하는 컨택홀을 통해 반도체 패턴(SCP)의 제1 영역과 전기적으로 연결될 수 있다. 제2 트랜지스터 전극(TE2)은 제2 층간 절연층(ILD2), 제1 층간 절연층(ILD1), 및/또는 게이트 절연층(GI)을 관통하는 컨택홀을 통해 반도체 패턴(SCP)의 제2 영역과 전기적으로 연결될 수 있다. 실시예에 따라, 제1 및 제2 트랜지스터 전극들(TE1, TE2) 중 어느 하나는 소스 전극이고, 다른 하나는 드레인 전극일 수 있다.
제1 소스 드레인 도전층(SD1)은 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 인듐 주석 산화물(ITO) 중 적어도 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 소스 드레인 도전층(SD1) 상에는 제1 비아층(VIA1)이 배치될 수 있다. 제1 비아층(VIA1)은 단일층 또는 다중층으로 구성될 수 있다. 일 예로, 제1 비아층(VIA1)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제1 비아층(VIA1)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
제1 비아층(VIA1) 상에는 제2 소스 드레인 도전층(SD2)이 배치될 수 있다. 제2 소스 드레인 도전층(SD2)은 브릿지 패턴(BRP)을 포함할 수 있다. 브릿지 패턴(BRP)은 트랜지스터(M)와 화소(PXL)의 발광부(EMU)에 제공된 제1 전극(ET1)을 전기적으로 연결하는 역할을 할 수 있다. 예를 들어, 브릿지 패턴(BRP)은 제1 비아층(VIA1)을 관통하는 컨택홀을 통해 트랜지스터(M)의 제1 트랜지스터 전극(TE1)에 전기적으로 연결될 수 있다. 또한, 해당 화소(PXL)의 제1 전극(ET1)은 후술할 제2 비아층(VIA2)을 관통하는 컨택홀(CNT)을 통해 브릿지 패턴(BRP)과 전기적으로 연결될 수 있다.
제2 소스 드레인 도전층(SD2)은 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 또는 인듐 주석 산화물(ITO) 중 적어도 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 소스 드레인 도전층(SD2) 상에는 제2 비아층(VIA2)이 배치될 수 있다. 제2 비아층(VIA2)은 하부 단차를 평탄화하기 위해 유기 물질로 이루어질 수 있다. 예를 들어, 제2 비아층(VIA2)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제2 비아층(VIA2)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
제2 비아층(VIA2) 상에는 표시 소자부(DPL)가 배치될 수 있다.
표시 소자부(DPL)는 제1 전극들(ET1), 발광 소자들(LD) 및 제2 전극들(ET2)을 포함한 발광부(EMU)를 포함할 수 있다. 또한, 표시 소자부(DPL)는 발광 소자들(LD)의 주변에 배치된 반사층(15), 뱅크(BNK), 제1 유기층(OL1), 및/또는 제2 유기층(OL2)과, 발광부들(EMU)을 커버하는 제1 패시베이션층(PSS1)을 더 포함할 수 있다.
예를 들어, 표시 소자부(DPL)의 각 발광 영역(EMA)에는 해당 화소(PXL)의 발광부(EMU)를 구성하는 적어도 하나의 발광 소자(LD)와, 발광 소자(LD)에 전기적으로 연결되는 제1 전극(ET1) 및 제2 전극(ET2)이 배치될 수 있다. 일 예로, 표시 소자부(DPL)는 제1 화소(PXL1)의 제1 발광 영역(EMA1)에 배치된 제1 전극(ET1) 및 제1 전극(ET1) 상에 배치된 적어도 하나의 발광 소자(LD), 제2 화소(PXL2)의 제2 발광 영역(EMA2)에 배치된 제1 전극(ET1) 및 제1 전극(ET1) 상에 배치된 적어도 하나의 발광 소자(LD), 제3 화소(PXL3)의 제3 발광 영역(EMA3)에 배치된 제1 전극(ET1) 및 제1 전극(ET1) 상에 배치된 적어도 하나의 발광 소자(LD), 및 제2 전극(ET2)을 포함할 수 있다.
각 화소(PXL)의 제1 전극(ET1)은 각각의 발광 영역(EMA)에 위치하도록 화소 회로부(PCL) 상에 배치될 수 있다. 예를 들어, 제1 화소(PXL1)의 제1 전극(ET1)은 제1 발광 영역(EMA1)에 위치하도록 화소 회로부(PCL) 상에 배치되고, 제2 화소(PXL2)의 제1 전극(ET1)은 제2 발광 영역(EMA2)에 위치하도록 화소 회로부(PCL) 상에 배치되며, 제3 화소(PXL3)의 제1 전극(ET1)은 제3 발광 영역(EMA3)에 위치하도록 화소 회로부(PCL) 상에 배치될 수 있다. 실시예에서, 각각의 제1 전극(ET1)은 해당 화소(PXL)(또는, 해당 화소(PXL)의 발광부(EMU))에 제공되는 애노드 전극일 수 있다. 또한, 화소들(PXL)의 제1 전극들(ET1)은 서로 분리될 수 있다.
각각의 제1 전극(ET1)은 해당 화소(PXL)의 화소 회로(PXC)를 구성하는 적어도 하나의 회로 소자에 전기적으로 연결될 수 있다. 예를 들어, 제1 화소(PXL1)의 제1 전극(ET1)은 제1 화소(PXL1)의 화소 회로(PXC)를 구성하는 적어도 하나의 회로 소자(일 예로, 제1 화소(PXL1)의 트랜지스터(M))에 전기적으로 연결될 수 있다. 유사하게, 제2 화소(PXL2)의 제1 전극(ET1)은 제2 화소(PXL2)의 화소 회로(PXC)를 구성하는 적어도 하나의 회로 소자(일 예로, 제2 화소(PXL2)의 트랜지스터(M))에 전기적으로 연결될 수 있고, 제3 화소(PXL3)의 제1 전극(ET1)은 제3 화소(PXL3)의 화소 회로(PXC)를 구성하는 적어도 하나의 회로 소자(일 예로, 제3 화소(PXL3)의 트랜지스터(M))에 전기적으로 연결될 수 있다.
제1 전극들(ET1)은 제2 비아층(VIA2) 상에 배치될 수 있다. 제1 전극들(ET1)은 각각의 컨택홀들(CNT)을 통해 각각의 브릿지 패턴들(BRP)에 전기적으로 연결될 수 있다.
각각의 제1 전극(ET1)은 해당 화소(PXL)에 제공된 발광 소자(LD)의 하부에 배치될 수 있고, 발광 소자(LD)에 전기적으로 연결될 수 있다. 예를 들어, 각각의 제1 전극(ET1)은 해당 화소(PXL)에 제공된 발광 소자(LD)의 제1 단부(EP1)와 접촉되어, 발광 소자(LD)의 제1 단부(EP1)에 전기적으로 연결될 수 있다. 실시예에서, 제1 단부(EP1)는 발광 소자(LD)의 제1 반도체층(11) 및/또는 그 주변에 제공된 적어도 하나의 전극층 등을 포함한 발광 소자(LD)의 일 부분일 수 있다.
각각의 제1 전극(ET1)은 해당 화소(PXL)의 화소 회로(PXC) 등을 통해 제공되는 전기적 신호를 발광 소자(LD)의 제1 단부(EP1)에 전달할 수 있다. 예를 들어, 제1 전극(ET1)은 각각의 화소 회로(PXC)를 통해 공급되는 제1 전원(VDD)의 전압을 해당 화소(PXL)에 제공된 발광 소자(LD)의 제1 반도체층(11)에 전달할 수 있다.
실시예에 따라, 각각의 제1 전극(ET1)은 각각의 발광 소자(LD)와 본딩 결합하는 본딩 금속을 포함할 수 있다. 제1 전극(ET1)은 적어도 하나의 도전 물질을 포함함으로써 도전성을 가질 수 있으며, 그 구성 물질이 특별히 한정되지는 않는다. 일 예로, 제1 전극(ET1)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 중 적어도 하나의 금속, 또는 이외의 다른 도전 물질을 포함할 수 있다.
실시예에 따라, 제1 전극(ET1)은 반사성의 도전 물질을 포함할 수 있다. 예를 들어, 제1 전극(ET1)은 가시광선 파장 대역에서의 반사율이 큰 금속, 일 예로 알루미늄(Al), 금(Au) 및 은(Ag)을 비롯한 반사성의 금속 중 적어도 하나를 포함한 금속막으로 형성될 수 있다. 이에 따라, 화소들(PXL)의 광 효율을 높일 수 있다.
제1 전극(ET1) 상에는 화소들(PXL)의 발광 소자들(LD)이 배치될 수 있다. 실시예에서, 발광 소자들(LD)은 각각의 제1 전극들(ET1) 상에 직접적으로 배치되어 상기 각각의 제1 전극들(ET1)에 전기적으로 연결될 수 있다.
각각의 발광 소자(LD)는 각각의 제1 전극(ET1) 상에 순차적으로 배치된 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함한 발광 적층체를 포함할 수 있다. 예를 들어, 발광 소자(LD)는 각각의 제1 전극(ET1)에 인접한 제1 단부(EP1)로부터 각각의 제2 전극(ET2)에 인접한 제2 단부(EP2)의 방향으로 순차적으로 적층된 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)을 포함할 수 있다.
실시예에서, 각각의 발광 소자(LD)는 식각 방식 등을 통해 기둥 형상으로 제조된 이후, 각각의 제1 전극(ET1) 상에 본딩될 수 있다. 일 예로, 기둥 형상은 원 기둥 또는 다각 기둥 등과 같은 로드 형상(rod-like shape) 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다.
실시예에서, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일 정도로 작은 크기를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 제한되지 않는다.
제1 반도체층(11)은 제1 도전형의 도펀트를 포함한 제1 도전형의 반도체층을 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 p형의 도펀트를 포함한 p형 반도체층일 수 있다. 실시예에서, 제1 반도체층(11)은 발광 소자(LD)의 제1 단부(EP1)에 위치할 수 있다.
실시예에서, 제1 반도체층(11)은 질화물계 반도체 물질 또는 인화물계 반도체 물질을 포함할 수 있다. 일 예로, 제1 반도체층(11)은 GaN, AlGaN, InGaN, AlInGaN, AlN 및 InN 중 적어도 하나의 물질을 포함한 질화물계 반도체 물질, 또는 GaP, GaInP, AlGaP, AlGaInP, AlP 및 InP 중 적어도 하나의 물질을 포함한 인화물계 반도체 물질을 포함할 수 있다. 실시예에서, 제1 반도체층(11)은 Mg 등과 같은 p형의 도펀트를 포함할 수 있다. 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질을 사용하여 제1 반도체층(11)을 형성할 수 있다.
활성층(12)은 제1 반도체층(11)과 제2 반도체층(13)의 사이에 개재될 수 있다. 활성층(12)은 단일 또는 다중의 양자 우물(Quantum Well) 구조를 포함할 수 있다. 실시예에서, 활성층(12)이 다중 양자 우물 구조로 형성되는 경우, 활성층(12)은 장벽층(barrier layer), 스트레인 강화층(strain reinforcing layer), 및 웰층(well layer)이 하나의 유닛으로 주기적으로 및/또는 반복적으로 적층된 구조를 가질 수 있다. 다만, 활성층(12)의 구조가 상술한 실시예에 한정되지는 않는다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 재결합하면서 광이 방출될 수 있다. 예를 들어, 제1 반도체층(11) 및 제2 반도체층(13)을 통해 활성층(12)에 전기적 신호를 인가하면, 활성층(12)에서 전자-정공 쌍이 재결합하면서 특정 색 및 이에 대응하는 파장 대역의 광이 방출될 수 있다.
실시예에서, 활성층(12)은 가시광선 파장 대역의 광, 일 예로 대략 400nm 내지 900nm의 파장을 갖는 광을 방출할 수 있다. 예를 들어, 활성층(12)은 대략 450nm 내지 480nm 범위의 파장을 가지는 청색의 광, 대략 480nm 내지 560nm 범위의 파장을 가지는 녹색의 광, 또는 대략 620nm 내지 750nm 범위의 파장을 가지는 적색의 광을 방출할 수 있다. 이외에도 활성층(12)에서 생성되는 광의 색 및/또는 파장 대역은 변경될 수 있다.
실시예에서, 활성층(12)은 질화물계 반도체 물질 또는 인화물계 반도체 물질을 포함할 수 있다. 일 예로, 활성층(12)은 GaN, AlGaN, InGaN, InGaAlN, AlN, InN, 및 AlInN 중 적어도 하나의 물질을 포함한 질화물계 반도체 물질, 또는 GaP, GaInP, AlGaP, AlGaInP, AlP 및 InP 중 적어도 하나의 물질을 포함한 인화물계 반도체 물질을 포함할 수 있다. 활성층(12)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질을 사용하여 활성층(12)을 형성할 수 있다.
제2 반도체층(13)은 제2 도전형의 도펀트를 포함한 제2 도전형의 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 n형의 도펀트를 포함한 n형 반도체층일 수 있다. 실시예에서, 제2 반도체층(13)은 발광 소자(LD)의 제2 단부(EP2)에 위치할 수 있다.
실시예에서, 제2 반도체층(13)은 질화물계 반도체 물질 또는 인화물계 반도체 물질을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 GaN, AlGaN, InGaN, AlInGaN, AlN 및 InN 중 적어도 하나의 물질을 포함한 질화물계 반도체 물질, 또는 GaP, GaInP, AlGaP, AlGaInP, AlP 및 InP 중 적어도 하나의 물질을 포함한 인화물계 반도체 물질을 포함할 수 있다. 실시예에서, 제2 반도체층(13)은 Si, Ge, Sn 등과 같은 n형의 도펀트를 포함할 수 있다. 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질을 사용하여 제2 반도체층(13)을 형성할 수 있다.
실시예에서, 제1 반도체층(11)과 제2 반도체층(13)은 서로 동일한 반도체 물질을 포함하되, 서로 다른 도전형의 도펀트를 포함할 수 있다. 다른 실시예에서, 제1 반도체층(11)과 제2 반도체층(13)은 서로 다른 반도체 물질을 포함하며, 서로 다른 도전형의 도펀트를 포함할 수 있다.
실시예에서, 제1 반도체층(11)과 제2 반도체층(13)은 제3 방향(Z축 방향)을 따라 서로 다른 두께(또는, 길이)를 가질 수 있다. 일 예로, 제3 방향(Z축 방향)에서, 제2 반도체층(13)은 제1 반도체층(11)보다 큰 두께를 가질 수 있다. 이에 따라, 활성층(12)은 제2 단부(EP2)(일 예로, n형 단부)보다 제1 단부(EP1)(일 예로, p형 단부)에 더 가깝게 위치할 수 있다.
제2 반도체층(13)은 제2 전극(ET2)의 하부에 배치되어 제2 전극(ET2)과 전기적으로 연결될 수 있다. 화소들(PXL)이 하나의 제2 전극(ET2)을 공유할 경우, 화소들(PXL)의 발광 소자들(LD)에 제공된 제2 반도체층들(13)은 하나의 제2 전극(ET2)에 공통으로 연결될 수 있다.
각각의 발광 소자(LD)는 발광 적층체의 외주면(일 예로, 옆면)을 감싸는 절연막(INF)을 더 포함할 수 있다. 예를 들어, 각각의 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)의 측면을 감싸도록 발광 소자(LD)의 표면에 제공된 절연막(INF)을 더 포함할 수 있다. 발광 소자들(LD)에 각각의 절연막(INF)이 제공됨에 따라, 발광 소자들(LD)의 표면 결함을 저감 또는 방지하고, 상기 발광 소자들(LD)을 통한 쇼트 결함을 방지할 수 있다.
절연막(INF)은 제1 단부(EP1) 및 제2 단부(EP2)에서 발광 적층체의 적어도 일 부분을 노출할 수 있다. 이에 따라, 발광 소자(LD)가 각각의 제1 전극(ET1) 및 제2 전극(ET2)에 전기적으로 연결될 수 있다.
절연막(INF)은 투명한 절연 물질을 포함할 수 있다. 이에 따라, 각각의 활성층(12)에서 생성되는 광이 절연막(INF)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다. 예를 들어, 절연막(INF)은 이중층으로 구성되며, 상기 이중층을 구성하는 각 층은 서로 상이한 물질을 포함할 수 있다. 일 예로, 절연막(INF)은 알루미늄 산화물(AlOx)과 실리콘 산화물(SiOx)로 구성된 이중층으로 구성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
제1 전극(ET1)과 발광 소자(LD) 상에는 제1 유기층(OL1)이 배치될 수 있다. 제1 유기층(OL1)은 제1 전극(ET1) 상에 발광 소자(LD)를 고정하는 역할을 할 수 있다. 제1 유기층(OL1)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
발광 소자(LD) 상에는 반사층(15)이 배치될 수 있다. 예를 들어, 반사층(15)은 발광 소자(LD)의 표면 상에 직접 배치될 수 있다. 반사층(15)은 발광 소자(LD)를 둘러싸도록 배치될 수 있다. 반사층(15)은 발광 소자(LD)의 측면 상에 배치되며, 발광 소자(LD)의 제1 단부(EP1)와 제2 단부(EP2)를 노출할 수 있다. 반사층(15)은 발광 소자(LD)로부터 방출된 광을 반사하여 제3 방향(Z축 방향), 즉 표시 패널(PNL)의 전면 방향으로 유도하여 출광 효율을 향상시킬 수 있다. 반사층(15)의 물질은 특별히 한정되지 않으며, 다양한 반사성 물질로 구성될 수 있다. 이하 도 5 내지 도 7을 참조하여 반사층(15)에 대해 상세히 설명한다.
도 5는 실시예에 따른 반사층을 나타내는 평면도이다. 도 6은 도 5의 B-B' 선을 기준으로 자른 단면도이다. 도 7은 도 5의 C-C' 선을 기준으로 자른 단면도이다.
도 5 내지 도 7을 참조하면, 발광 영역(EMA)의 제1 방향(X축 방향)의 폭(Wx)과 발광 영역(EMA)의 제2 방향(Y축 방향)의 폭(Wy)은 서로 다를 수 있다. 일 예로, 발광 영역(EMA)의 제1 방향(X축 방향)의 폭(Wx)은 제2 방향(Y축 방향)의 폭(Wy)보다 작을 수 있다.
반사층(15)은 발광 영역(EMA)의 폭에 따라 다른 높이(또는 두께)로 형성될 수 있다. 예를 들어, 반사층(15)은 제1 방향(X축 방향)으로 대향하는 제1 영역들(15A)과 제2 방향(Y축 방향)으로 대향하는 제2 영역들(15B)을 포함할 수 있다. 반사층(15)의 제1 영역(15A)의 제3 방향(Z축 방향)의 높이(H1)와 제2 영역(15B)의 제3 방향(Z축 방향)의 높이(H2)는 서로 다를 수 있다. 일 예로, 발광 영역(EMA)의 제1 방향(X축 방향)의 폭(Wx)이 제2 방향(Y축 방향)의 폭(Wy)보다 작을 경우, 반사층(15)의 제1 영역들(15A)의 제3 방향(Z축 방향)의 높이(H1)는 제2 영역들(15B)의 제3 방향(Z축 방향)의 높이(H2)보다 클 수 있다. 실시예에서, 반사층(15)의 제2 영역들(15B)은 발광 소자(LD)를 적어도 부분적으로 노출할 수 있다. 일 예로, 반사층(15)의 제2 영역들(15B)은 제2 반도체층(13)을 적어도 부분적으로 노출할 수 있다.
상술한 바와 같이, 발광 영역(EMA)의 폭이 좁은 방향, 일 예로 제1 방향(X축 방향)으로 대향하는 반사층(15)의 제1 영역들(15A)의 높이를 상대적으로 크게 형성함으로써 광 집약도를 향상시킬 수 있다. 아울러, 발광 영역(EMA)의 폭이 넓은 방향, 일 예로 제2 방향(Y축 방향)으로 대향하는 반사층(15)의 제2 영역(15B)의 높이를 상대적으로 작게 형성함으로써 전반사로 인항 광 손실을 최소화할 수 있다. 즉, 발광 영역(EMA)의 폭에 따라 반사층(15)의 높이를 다르게 형성함으로써 광 효율을 향상시킬 수 있다.
뱅크(BNK)는 제1 내지 제3 발광 영역들(EMA1, EMA2, EMA3) 사이 또는 경계에 배치될 수 있다. 예를 들어, 뱅크(BNK)는 비발광 영역(NEA)과 중첩할 수 있다.
뱅크(BNK)는 적어도 하나의 차광성 및/또는 반사성 물질을 포함할 수 있다. 예를 들어, 뱅크(BNK)는 적어도 하나의 블랙 매트릭스 물질, 및/또는 특정 색상의 컬러 필터 물질 등을 포함할 수 있고, 이외에도 다양한 물질을 포함할 수 있다.
뱅크(BNK) 상에는 제2 유기층(OL2)이 배치될 수 있다. 제2 유기층(OL2)은 제1 유기층(OL1) 상에 배치될 수 있다. 제2 유기층(OL2)은 각 화소들(PXL)의 발광 소자들(LD)의 사이에 배치될 수 있다. 일 예로, 제2 유기층(OL2)은 발광 소자들(LD)을 둘러싸도록 배치될 수 있다. 반사층(15)은 발광 소자(LD)와 제2 유기층(OL2) 사이에 배치될 수 있다. 제2 유기층(OL2)은 반사층(15) 상에 직접 배치될 수 있으나, 반드시 이에 제한되는 것은 아니다.
제2 유기층(OL2)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
제2 전극(ET2)은 제2 유기층(OL2) 상에 배치될 수 있다. 예를 들어, 화소들(PXL)은 하나의 제2 전극(ET2)을 공유할 수 있다. 제2 전극(ET2)은 발광 소자들(LD)의 제2 반도체층(13)에 전기적으로 연결될 수 있다. 예를 들어, 제2 전극(ET2)은 발광 소자들(LD) 상에 직접적으로 배치될 수 있다. 일 예로, 제2 전극(ET2)은 발광 소자들(LD)의 제2 반도체층(13) 상에 직접 형성되어, 제2 반도체층(13)에 전기적으로 연결될 수 있다. 또는, 제2 전극(ET2)은 적어도 하나의 전극층 등을 경유하여 발광 소자들(LD)의 제2 반도체층(13)에 전기적으로 연결될 수도 있다.
제2 전극(ET2)은 적어도 하나의 도전 물질을 포함함으로써 도전성을 가질 수 있다. 실시예에서, 제2 전극(ET2)은 투명 도전 물질을 포함할 수 있다. 예를 들어, 제2 전극(ET2)은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 아연 산화물(zinc oxide, ZnO 또는 ZnO2), 인듐 갈륨 아연 산화물(indium gallium zinc oxide, IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide, ITZO)과 같은 도전성 산화물, 및 PEDOT(poly(3,4-ethylenedioxythiophene))와 같은 도전성 고분자 중 적어도 하나의 물질, 또는 이외의 다른 투명 도전 물질을 포함할 수 있다. 제2 전극(ET2)은 실질적으로 투명할 수 있다. 이에 따라, 각각의 발광 소자(LD)에서 생성된 광의 출광 효율(일 예로, 전면 출광률)을 높일 수 있다. 또한, 제2 전극(ET2)은 단일층 또는 다중층으로 구성될 수 있고, 그 형상, 구조 및/또는 크기가 특별히 한정되지는 않는다.
제2 전극(ET2) 상에는 제1 패시베이션층(PSS1)이 배치될 수 있다. 실시예에서, 제1 패시베이션층(PSS1)은 적어도 하나의 절연 물질을 포함할 수 있고, 단일층 또는 다중층으로 구성될 수 있다. 예를 들어, 제1 패시베이션층(PSS1)은 유기 절연 물질을 포함할 수 있고, 표시 소자부(DPL)의 표면을 평탄화할 수 있다.
표시 소자부(DPL) 상에는 광 제어부(LCP)가 배치될 수 있다. 광 제어부(LCP)는 발광 소자들(LD)로부터 생성된 광이 방출되는 경로 상에 배치될 수 있다.
실시예에서, 광 제어부(LCP)는 컬러 변환층(CCL)과 컬러 필터층(CFL)을 포함할 수 있다. 예를 들어, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)에는 제3 색(일 예로, 청색)의 광을 방출하는 발광 소자들(LD)이 배치될 수 있고, 제1 화소(PXL1) 및 제2 화소(PXL2)의 상부에는 각각 제1 컬러 변환 입자들 및 제2 컬러 변환 입자들을 포함하는 제1 파장 변환 패턴(WCP1) 및 제2 파장 변환 패턴(WCP2)이 제공될 수 있다. 이에 따라, 표시 영역(DA)에서 풀-컬러의 영상을 표시할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)가 서로 다른 색의 광을 방출하는 발광 소자들(LD)을 포함할 수도 있다. 일 예로, 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 각각 적색, 녹색, 및 청색의 발광 소자들(LD)을 포함할 수도 있다.
컬러 변환층(CCL)은 제1 패시베이션층(PSS1) 상에 배치될 수 있다. 컬러 변환층(CCL)은 파장 변환 패턴(WCP), 광 투과 패턴(LTP), 제1 차광 패턴(LBP1), 및 제2 패시베이션층(PSS2)을 포함할 수 있다. 파장 변환 패턴(WCP)은 제1 파장 변환 패턴(WCP1) 및 제2 파장 변환 패턴(WCP2)을 포함할 수 있다.
제1 파장 변환 패턴(WCP1)은 제1 화소(PXL1)의 제1 발광 영역(EMA1)과 중첩하도록 배치될 수 있다. 예를 들어, 제1 파장 변환 패턴(WCP1)은 제1 차광 패턴(LBP1)의 개구부 내에 배치될 수 있다.
제2 파장 변환 패턴(WCP2)은 제2 화소(PXL2)의 제2 발광 영역(EMA2)과 중첩하도록 배치될 수 있다. 예를 들어, 제2 파장 변환 패턴(WCP2)은 제1 차광 패턴(LBP1)의 개구부 내에 배치될 수 있다.
광 투과 패턴(LTP)은 제3 화소(PXL3)의 제3 발광 영역(EMA3)과 중첩하도록 배치될 수 있다. 예를 들어, 광 투과 패턴(LTP)은 제1 차광 패턴(LBP1)의 개구부 내에 배치될 수 있다.
실시예에서, 제1 차광 패턴(LBP1)은 각각의 발광 영역들(EMA)(일 예로, 제1, 제2 및 제3 발광 영역들(EMA1, EMA2, EMA3))과 중첩하는 개구부들을 포함할 수 있다. 제1 파장 변환 패턴(WCP1)은 제1 발광 영역(EMA1)과 중첩하는 제1 차광 패턴(LBP1)의 개구부 내에 배치될 수 있다. 제2 파장 변환 패턴(WCP2)은 제2 발광 영역(EMA2)과 중첩하는 제1 차광 패턴(LBP1)의 개구부 내에 배치될 수 있다. 광 투과 패턴(LTP)은 제3 발광 영역(EMA3)과 중첩하는 제1 차광 패턴(LBP1)의 개구부 내에 배치될 수 있다.
제1 파장 변환 패턴(WCP1)은 제1 발광 영역(EMA1)에 제공된 발광 소자(LD)에서 방출되는 제3 색의 광을 제1 색의 광으로 변환하는 제1 컬러 변환 입자들을 포함할 수 있다. 예를 들어, 제1 발광 영역(EMA1)에 제공된 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제1 화소(PXL1)가 적색 화소인 경우, 제1 파장 변환 패턴(WCP1)은 상기 청색 발광 소자에서 방출되는 청색의 광을 적색의 광으로 변환하는 제1 퀀텀 닷(일 예로, 적색 퀀텀 닷)을 포함할 수 있다. 제1 컬러 변환 입자들의 종류 및 제1 파장 변환 패턴(WCP1)에서 변환되는 광의 색 및/또는 파장은 실시예에 따라 다양하게 변경될 수 있다.
제2 파장 변환 패턴(WCP2)은 제2 발광 영역(EMA2)에 제공된 발광 소자(LD)에서 방출되는 제3 색의 광을 제2 색의 광으로 변환하는 제2 컬러 변환 입자들을 포함할 수 있다. 예를 들어, 제2 발광 영역(EMA2)에 제공된 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제2 화소(PXL2)가 녹색 화소인 경우, 제2 파장 변환 패턴(WCP2)은 상기 청색 발광 소자에서 방출되는 청색의 광을 녹색의 광으로 변환하는 제2 퀀텀 닷(일 예로, 녹색 퀀텀 닷)을 포함할 수 있다. 제2 컬러 변환 입자들의 종류 및 제2 파장 변환 패턴(WCP2)에서 변환되는 광의 색 및/또는 파장은 실시예에 따라 다양하게 변경될 수 있다.
광 투과 패턴(LTP)은 제3 발광 영역(EMA3)에 제공된 발광 소자(LD)에서 방출되는 제3 색의 광을 효율적으로 방출하기 위해 구비될 수 있다. 일 예로, 제3 발광 영역(EMA3)에 제공된 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제3 화소(PXL3)가 청색 화소인 경우, 광 투과 패턴(LTP)은 상기 청색 발광 소자에서 방출되는 청색의 광을 산란시켜 화소(PXL)의 광 효율을 높이기 위한 적어도 한 종류의 광 산란 입자들(일 예로, 실리카(Silica) 또는 이외의 다른 광 산란 입자들)을 포함할 수 있다.
광 산란 입자들이 제3 발광 영역(EMA3)에만 배치되어야 하는 것은 아니다. 예를 들어, 광 산란 입자들은 제1 파장 변환 패턴(WCP1) 및/또는 제2 파장 변환 패턴(WCP2)의 내부에도 선택적으로 포함될 수 있다.
제1 차광 패턴(LBP1)은 비발광 영역(NEA)과 중첩할 수 있다. 실시예에서, 제1 차광 패턴(LBP1)은 평면상 각각의 발광 영역들(EMA)을 둘러싸며 발광 영역들(EMA)에 대응하는 개구부들을 포함한 메쉬형의 패턴으로 형성될 수 있다. 또한, 제1 차광 패턴(LBP1)은 각각의 발광 영역들(EMA)에 제공된 파장 변환 패턴들(WCP) 및 광 투과 패턴들(LTP)을 둘러쌀 수 있다.
제1 차광 패턴(LBP1)은 광의 투과를 차단하고 광을 흡수할 수 있는 적어도 하나의 차광 물질을 포함할 수 있다. 예를 들어, 제1 차광 패턴(LBP1)은 그라파이트(graphite), 카본 블랙(carbon black), 흑색 안료(black pigment), 또는 흑색 염료(black dye) 중 적어도 어느 하나를 포함하는 유기 물질, 및 크롬(Cr)을 포함하는 금속 중 적어도 하나의 물질, 또는 이외의 다양한 차광 물질을 포함할 수 있다.
제2 패시베이션층(PSS2)은 파장 변환 패턴들(WCP)과 광 투과 패턴들(LTP) 상에 배치될 수 있다. 실시예에서, 제2 패시베이션층(PSS2)은 적어도 하나의 절연 물질을 포함할 수 있고, 단일 층 또는 다중 층으로 구성될 수 있다. 예를 들어, 제2 패시베이션층(PSS2)은 유기 절연 물질을 포함할 수 있고, 컬러 변환층(CCL)의 표면을 실질적으로 평탄화할 수 있다.
컬러 변환층(CCL) 상에는 컬러 필터층(CFL)이 배치될 수 있다. 제1 컬러 필터(CF1)는 제1 화소(PXL1)의 발광 소자(LD)의 상부에 위치될 수 있고, 제1 색의 광을 선택적으로 투과시킬 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 제1 색의 광을 투과시키고, 제2 색 및 제3 색의 광의 투과를 차단하는 제1 색의 컬러 필터 물질을 포함할 수 있다.
제2 컬러 필터(CF2)는 제2 화소(PXL2)의 발광 소자(LD)의 상부에 위치될 수 있고, 제2 색의 광을 선택적으로 투과시킬 수 있다. 예를 들어, 제2 컬러 필터(CF2)는 제2 색의 광을 투과시키고, 제1 색 및 제3 색의 광의 투과를 차단하는 제2 색의 컬러 필터 물질을 포함할 수 있다.
제3 컬러 필터(CF3)는 제3 화소(PXL3)의 발광 소자(LD)의 상부에 위치될 수 있고, 제3 색의 광을 선택적으로 투과시킬 수 있다. 예를 들어, 제3 컬러 필터(CF3)는 제3 색의 광을 투과시키고, 제1 색 및 제2 색의 광의 투과를 차단하는 제3 색의 컬러 필터 물질을 포함할 수 있다.
제2 차광 패턴(LBP2)은 발광 영역들(EMA)(일 예로, 제1, 제2 및 제3 발광 영역들(EMA1, EMA2, EMA3))을 둘러쌀 수 있다. 제2 차광 패턴(LBP2)은 제1, 제2 및 제3 발광 영역들(EMA1, EMA2, EMA3)과 중첩하는 개구부들을 포함할 수 있다. 제2 차광 패턴(LBP2)의 개구부들은 각각 제1, 제2 및 제3 발광 영역들(EMA1, EMA2, EMA3)에 해당할 수 있다. 예를 들어, 제2 차광 패턴(LBP2)의 개구부는 발광 영역들(EMA)의 평면 형상(도 5 참조)과 동일 또는 유사한 형상을 가질 수 있다. 제2 차광 패턴(LBP2)의 개구부의 제1 방향(X축 방향)의 폭과 제2 차광 패턴(LBP2)의 개구부의 제2 방향(Y축 방향)의 폭은 서로 다를 수 있다. 일 예로, 제2 차광 패턴(LBP2)의 개구부의 제1 방향(X축 방향)의 폭은 제2 방향(Y축 방향)의 폭보다 작을 수 있다.
제1 컬러 필터(CF1)는 제1 화소(PXL1)의 제1 발광 영역(EMA1)과 중첩하도록 배치될 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 제2 차광 패턴(LBP2)의 개구부 내에 배치될 수 있다. 제2 컬러 필터(CF2)는 제2 화소(PXL2)의 제2 발광 영역(EMA2)과 중첩하도록 배치될 수 있다. 예를 들어, 제2 컬러 필터(CF2)는 제2 차광 패턴(LBP2)의 개구부 내에 배치될 수 있다. 제3 컬러 필터(CF3)는 제3 화소(PXL3)의 제3 발광 영역(EMA3)과 중첩하도록 배치될 수 있다. 예를 들어, 제3 컬러 필터(CF3)는 제2 차광 패턴(LBP2)의 개구부 내에 배치될 수 있다.
제2 차광 패턴(LBP2)은 광의 투과를 차단하고 광을 흡수할 수 있는 적어도 하나의 차광 물질을 포함할 수 있다. 예를 들어, 제2 차광 패턴(LBP2)은 그라파이트(graphite), 카본 블랙(carbon black), 흑색 안료(black pigment), 또는 흑색 염료(black dye) 중 적어도 어느 하나를 포함하는 유기 물질, 및 크롬(Cr)을 포함하는 금속 중 적어도 하나의 물질, 또는 이외의 다양한 차광 물질을 포함할 수 있다.
컬러 필터층(CFL) 상에는 평탄화층(PLA)을 포함할 수 있다. 평탄화층(PLA)은 컬러 필터들(CF)을 커버할 수 있다. 평탄화층(PLA)은 컬러 필터층(CFL)을 비롯한 하부 부재로 인한 단차를 실질적으로 평탄화할 수 있다. 평탄화층(PLA)은 유기 절연 물질을 포함할 수 있다. 예를 들어, 평탄화층(PLA)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
계속해서, 상술한 일 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다.
도 8 내지 도 20은 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 평면도들과 단면도들이다. 도 8 내지 도 20은 도 5 내지 도 7을 중심으로 표시 장치의 제조 방법을 설명하며, 도 5 내지 도 7과 실질적으로 동일한 구성요소에 대해서는 동일한 부호로 나타내고 자세한 부호를 생략한다.
도 8 및 도 9를 참조하면, 먼저 발광 영역(EMA)에 발광 소자(LD)를 제공한다. 발광 영역(EMA)의 제1 방향(X축 방향)의 폭(Wx)과 발광 영역(EMA)의 제2 방향(Y축 방향)의 폭(Wy)은 서로 다를 수 있다. 일 예로, 발광 영역(EMA)의 제1 방향(X축 방향)의 폭(Wx)은 제2 방향(Y축 방향)의 폭(Wy)보다 작을 수 있다.
발광 소자(LD)는 뱅크(BNK)에 의해 노출된 제1 전극(ET1) 상에 제공될 수 있다. 발광 소자(LD)는 제1 전극(ET1) 상에 직접 제공되어 제1 전극(ET1)과 전기적으로 연결될 수 있다.
도 10을 참조하면, 이어서 제1 전극(ET1) 상에 제1 유기층(OL1)을 형성한다. 제1 유기층(OL1)은 제1 전극(ET1) 상에 형성되어 발광 소자(LD)를 고정할 수 있다.
도 11 및 도 12를 참조하면, 이어서 발광 소자(LD) 상에 반사층(15)을 형성한다. 반사층(15)은 발광 소자(LD)의 표면 상에 직접 형성될 수 있다. 반사층(15)은 발광 소자(LD)를 둘러싸도록 배치될 수 있다. 일 예로, 반사층(15)은 전체적으로 증착된 후 부분적으로 식각될 수 있다. 이에 따라 반사층(15)은 발광 소자(LD)의 측면 상에 부분적으로 형성되며 발광 소자(LD)의 제1 단부(EP1)와 제2 단부(EP2)를 노출할 수 있다. 반사층(15)은 발광 소자(LD)로부터 방출된 광을 반사하여 제3 방향(Z축 방향), 즉 표시 패널(PNL)의 전면 방향으로 유도하여 출광 효율을 향상시킬 수 있다. 반사층(15)의 물질은 특별히 한정되지 않으며, 다양한 반사성 물질로 형성될 수 있다.
도 13 내지 도 15를 참조하면, 이어서 포토 레지스트 패턴(PR)을 형성한다. 포토 레지스트 패턴(PR)은 발광 소자(LD)와 반사층(15) 상에 부분적으로 형성될 수 있다. 일 예로, 발광 영역(EMA)의 제1 방향(X축 방향)의 폭(Wx)이 제2 방향(Y축 방향)의 폭(Wy)보다 작을 경우, 포토 레지스트 패턴(PR)은 제1 방향(X축 방향)으로 대향하는 반사층(15)의 제1 영역들(15A) 상에 형성될 수 있다. 포토 레지스트 패턴(PR)은 제2 방향(Y축 방향)으로 대향하는 반사층(15)의 제2 영역들(15B)을 노출할 수 있다.
도 16 내지 도 18을 참조하면, 이어서 반사층(15)의 제2 영역들(15B)을 부분적으로 식각한다. 포토 레지스트 패턴(PR)에 의해 노출된 반사층(15)의 제2 영역들(15B)을 부분적으로 식각함으로써 반사층(15)의 제1 영역들(15A)의 제3 방향(Z축 방향)의 높이(H1)는 제2 영역들(15B)의 제3 방향(Z축 방향)의 높이(H2)보다 크게 형성될 수 있다. 이와 같이, 발광 영역(EMA)의 폭이 좁은 방향, 일 예로 제1 방향(X축 방향)으로 대향하는 반사층(15)의 제1 영역들(15A)의 높이를 상대적으로 크게 형성함으로써 광 집약도를 향상시킬 수 있다. 아울러, 발광 영역(EMA)의 폭이 넓은 방향, 일 예로 제2 방향(Y축 방향)으로 대향하는 반사층(15)의 제2 영역(15B)의 높이를 상대적으로 작게 형성함으로써 전반사로 인항 광 손실을 최소화할 수 있다. 즉, 발광 영역(EMA)의 폭에 따라 반사층(15)의 높이를 다르게 형성함으로써 광 효율을 향상시킬 수 있음은 앞서 설명한 바와 같다.
도 19 및 도 20을 참조하면, 이어서 제2 유기층(OL2)을 형성한다. 제2 유기층(OL2)은 뱅크(BNK), 제1 유기층(OL1), 및 반사층(15) 상에 형성될 수 있다. 일 예로, 제2 유기층(OL2)은 발광 소자(LD)와 반사층(15)을 둘러싸도록 형성될 수 있다. 제2 유기층(OL2)은 반사층(15) 상에 직접 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
이어서 도 4를 참조하여 설명한 바와 같이 발광 소자(LD)와 제2 유기층(OL2) 상에 제2 전극(EL2)을 형성하고, 표시 소자부(DPL) 상에 컬러 변환층(CCL)을 형성한다. 예를 들어, 제1 파장 변환 패턴(WCP1)은 제1 화소(PXL1)와 중첩하는 제1 차광 패턴(LBP1)의 개구부에 형성되고, 제2 파장 변환 패턴(WCP2)은 제2 화소(PXL2)와 중첩하는 제1 차광 패턴(LBP1)의 개구부에 형성되고, 광 투과 패턴(LTP)은 제3 화소(PXL3)와 중첩하는 제1 차광 패턴(LBP1)의 개구부에 형성될 수 있다.
이어서 컬러 변환층(CCL) 상에 컬러 필터층(CFL)을 형성한다. 예를 들어, 제1 컬러 필터(CF1)는 제1 화소(PXL1)와 중첩하는 제2 차광 패턴(LBP2)의 개구부에 형성되고, 제2 컬러 필터(CF2)는 제2 화소(PXL2)와 중첩하는 제2 차광 패턴(LBP2)의 개구부에 형성되고, 제3 컬러 필터(CF3)는 제3 화소(PXL3)와 중첩하는 제2 차광 패턴(LBP2)의 개구부에 형성될 수 있다.
실시예에서, 제2 차광 패턴(LBP2)은 발광 영역들(EMA)(일 예로, 제1, 제2 및 제3 발광 영역들(EMA1, EMA2, EMA3)) 둘러싸도록 형성될 수 있다. 제2 차광 패턴(LBP2)은 제1, 제2 및 제3 발광 영역들(EMA1, EMA2, EMA3)과 중첩하는 개구부들을 포함할 수 있다. 예를 들어, 제2 차광 패턴(LBP2)의 개구부들은 각각 제1, 제2 및 제3 발광 영역들(EMA1, EMA2, EMA3)에 해당할 수 있다. 예를 들어, 도 5를 참조하여 설명한 바와 같이, 제2 차광 패턴(LBP2)의 개구부는 발광 영역들(EMA)의 평면 형상과 동일 또는 유사한 형상을 가질 수 있다. 제2 차광 패턴(LBP2)의 개구부의 제1 방향(X축 방향)의 폭과 제2 차광 패턴(LBP2)의 개구부의 제2 방향(Y축 방향)의 폭은 서로 다르게 형성될 수 있다. 일 예로, 제2 차광 패턴(LBP2)의 개구부의 제1 방향(X축 방향)의 폭은 제2 방향(Y축 방향)의 폭보다 작을 수 있다.
본 실시예와 관련된 기술 분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 방법들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
EMA: 발광 영역
LBP1: 제1 차광 패턴
LBP2: 제2 차광 패턴
LD: 발광 소자
15: 반사층

Claims (20)

  1. 발광 영역을 둘러싸는 차광층;
    상기 발광 영역 내의 발광 소자; 및
    상기 발광 소자 상의 반사층을 포함하며,
    상기 발광 영역의 제1 방향의 폭은 상기 발광 영역의 제2 방향의 폭보다 작고,
    상기 제1 방향으로 대향하는 상기 반사층의 제1 영역들의 높이는 상기 제2 방향으로 대향하는 상기 반사층의 제2 영역들의 높이보다 큰 표시 장치.
  2. 제1 항에 있어서,
    상기 반사층은 상기 발광 소자의 표면 상에 직접 배치되는 표시 장치.
  3. 제1 항에 있어서,
    상기 차광층은 상기 발광 영역과 동일한 평면 형상을 갖는 개구부를 포함하며,
    상기 개구부 내의 컬러 필터를 더 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 발광 소자와 상기 컬러 필터 사이의 컬러 변환층을 더 포함하는 표시 장치.
  5. 제1 항에 있어서,
    상기 발광 소자를 둘러싸는 유기층을 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 반사층은 상기 발광 소자와 상기 유기층 사이에 배치되는 표시 장치.
  7. 제6 항에 있어서,
    상기 유기층은 상기 반사층 상에 직접 배치되는 표시 장치.
  8. 제1 항에 있어서,
    상기 발광 소자는,
    제1 반도체층;
    제2 반도체층; 및
    상기 제1 반도체층과 상기 제2 반도체층 사이의 활성층을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 반사층의 상기 제2 영역들은 상기 제2 반도체층을 적어도 부분적으로 노출하는 표시 장치.
  10. 제8 항에 있어서,
    상기 제1 반도체층 상의 제1 전극; 및
    상기 제2 반도체층 상의 제2 전극을 더 포함하는 표시 장치.
  11. 발광 영역에 발광 소자를 제공하는 단계;
    상기 발광 소자 상에 반사층을 형성하는 단계;
    상기 반사층의 제1 영역들 상에 포토 레지스트 패턴을 형성하는 단계; 및
    상기 반사층의 제2 영역들을 부분적으로 식각하는 단계를 포함하며,
    상기 발광 영역의 제1 방향의 폭은 상기 발광 영역의 제2 방향의 폭보다 작고,
    상기 반사층의 상기 제1 영역들은 상기 제1 방향으로 대향하고, 상기 반사층의 상기 제2 영역들은 상기 제2 방향으로 대향하는 표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 발광 소자 상에 컬러 필터를 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 발광 영역을 둘러싸는 차광층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 차광층은 상기 발광 영역과 동일한 평면 형상을 갖는 개구부를 포함하는 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 컬러 필터는 상기 개구부 내에 형성되는 표시 장치의 제조 방법.
  16. 제11 항에 있어서,
    상기 발광 소자 상에 컬러 변환층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  17. 제11 항에 있어서,
    상기 발광 소자를 고정하는 제1 유기층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 제1 유기층 상에 제2 유기층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 제2 유기층은 상기 발광 소자를 둘러싸는 표시 장치의 제조 방법.
  20. 제18 항에 있어서,
    상기 제2 유기층은 상기 반사층 상에 직접 형성되는 표시 장치의 제조 방법.
KR1020220101408A 2022-08-12 2022-08-12 표시 장치 및 그 제조 방법 KR20240023332A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220101408A KR20240023332A (ko) 2022-08-12 2022-08-12 표시 장치 및 그 제조 방법
CN202310591527.5A CN117594736A (zh) 2022-08-12 2023-05-24 显示装置
US18/327,219 US20240055554A1 (en) 2022-08-12 2023-06-01 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220101408A KR20240023332A (ko) 2022-08-12 2022-08-12 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20240023332A true KR20240023332A (ko) 2024-02-21

Family

ID=89845488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220101408A KR20240023332A (ko) 2022-08-12 2022-08-12 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20240055554A1 (ko)
KR (1) KR20240023332A (ko)
CN (1) CN117594736A (ko)

Also Published As

Publication number Publication date
CN117594736A (zh) 2024-02-23
US20240055554A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
KR102666834B1 (ko) 표시 장치 및 이의 제조 방법
KR20210107208A (ko) 표시 장치
KR20220043993A (ko) 표시 장치 및 그의 제조 방법
KR20220087668A (ko) 표시 장치 및 그의 제조 방법
KR20220020483A (ko) 화소 및 이를 구비한 표시 장치
KR20220053765A (ko) 표시 장치
US20230044290A1 (en) Display device
US20220181382A1 (en) Pixel and display device including the same
KR20240023332A (ko) 표시 장치 및 그 제조 방법
KR20230117019A (ko) 표시 장치 및 그 제조 방법
CN116097437A (zh) 显示装置
KR20220049685A (ko) 표시 장치 및 그 제조 방법
KR20220021084A (ko) 표시 장치 및 그 제조 방법
KR20220019902A (ko) 발광 소자 및 이를 이용한 표시 장치와 그의 제조 방법
KR20220031833A (ko) 발광 소자 및 이를 포함하는 표시 장치
CN221352786U (zh) 显示装置
US20230008145A1 (en) Display device and method of manufacturing the same
US20230206836A1 (en) Display device
KR20230120175A (ko) 표시 장치 및 그 제조 방법
KR20240031524A (ko) 표시 장치
KR20230109827A (ko) 표시 장치
KR20240000036A (ko) 표시 장치
KR20240046383A (ko) 표시 장치
KR20230089634A (ko) 표시 장치 및 그 제조 방법
KR20230121196A (ko) 표시 장치 및 그 제조 방법