KR20230074353A - 표시 장치의 제조 방법 및 이를 이용하여 제조된 표시 장치 - Google Patents

표시 장치의 제조 방법 및 이를 이용하여 제조된 표시 장치 Download PDF

Info

Publication number
KR20230074353A
KR20230074353A KR1020210160428A KR20210160428A KR20230074353A KR 20230074353 A KR20230074353 A KR 20230074353A KR 1020210160428 A KR1020210160428 A KR 1020210160428A KR 20210160428 A KR20210160428 A KR 20210160428A KR 20230074353 A KR20230074353 A KR 20230074353A
Authority
KR
South Korea
Prior art keywords
layer
chassis
providing
unit
display
Prior art date
Application number
KR1020210160428A
Other languages
English (en)
Inventor
이준영
강연웅
구민상
송시준
이동현
이재학
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210160428A priority Critical patent/KR20230074353A/ko
Priority to CN202210962863.1A priority patent/CN116154047A/zh
Priority to US17/892,709 priority patent/US11882663B2/en
Publication of KR20230074353A publication Critical patent/KR20230074353A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0091—Apparatus for coating printed circuits using liquid non-metallic coating compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 의하면, 발광 소자를 포함하는 표시층을 제공하는 단계; 상기 표시층 상에 베이스 레진을 제공하는 단계; 전자석부를 포함하는 샤시 제공부를 이용하여 샤시부를 제공하는 단계; 상기 베이스 레진의 형상을 변형하여 레진부를 제공하는 단계; 및 상기 샤시 제공부를 상기 표시층으로부터 이격시키는 단계; 를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.

Description

표시 장치의 제조 방법 및 이를 이용하여 제조된 표시 장치{MANUFACTURING METHOD FOR DISPLAY DEVICE AND DISPLAY DEVICE MANUFACTURED USING THE SAME}
본 발명은 표시 장치의 제조 방법 및 이를 이용하여 제조된 표시 장치에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명의 일 과제는, 공정성을 개선하고, 개별 구성의 위치가 면밀히 제어될 수 있는, 표시 장치의 제조 방법 및 이를 이용하여 제조된 표시 장치를 제공하는 것이다.
본 발명의 다른 과제는, 표시면의 외곽에 기판이 제공되지 않은 구조에 샤시부가 적용될 수 있는 표시 장치의 제조 방법 및 이를 이용하여 제조된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따르면, 발광 소자를 포함하는 표시층을 제공하는 단계; 상기 표시층 상에 베이스 레진을 제공하는 단계; 전자석부를 포함하는 샤시 제공부를 이용하여 샤시부를 제공하는 단계; 상기 베이스 레진의 형상을 변형하여 레진부를 제공하는 단계; 및 상기 샤시 제공부를 상기 표시층으로부터 이격시키는 단계; 를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 전자석부는 자성을 가지는 제1 상태 또는 자성을 가지지 않는 제2 상태로 제공될 수 있고, 상기 샤시부를 제공하는 단계는, 상기 전자석부가 상기 제1 상태를 가지는 단계를 포함하고, 상기 샤시 제공부를 상기 표시층으로부터 이격시키는 단계는, 상기 전자석부가 상기 제2 상태를 가지는 단계를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 레진부를 제공하는 단계는 상기 샤시부와 상기 베이스 레진이 서로 접촉하는 단계를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 샤시부와 상기 베이스 레진이 서로 접촉하는 단계는, 상기 전자석부의 자성의 세기를 변경하는 단계를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 레진부를 경화하는 단계; 를 더 포함하고, 상기 경화하는 단계에서, 상기 전자석부는 상기 제1 상태를 가지는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 표시층 상에, 칩 온 필름 및 연성 회로 기판을 제공하는 단계; 를 더 포함하고, 상기 칩 온 필름의 일부는 상기 표시층와 연결되고, 상기 칩 온 필름의 또 다른 일부는 상기 연성 회로 기판과 연결되고, 상기 베이스 레진을 제공하는 단계는, 상기 베이스 레진과 상기 칩 온 필름이 평면 상에서 볼 때 서로 중첩하는 단계를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 샤시부는 벤딩 영역을 포함하지 않는 플레이트 형상을 가지는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 샤시부는 알루미늄 및 마그네슘을 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 샤시부의 두께는 100
Figure pat00001
이하인, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 표시층 상에 오버 코트층 및 외곽 필름층을 제공하는 단계; 를 더 포함하고, 상기 레진부는 평면 상에서 볼 때, 상기 외곽 필름층과 비중첩하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 샤시부의 일 표면과 상기 레진부의 일 표면은 서로 상보적으로 형성되는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 표시층은 제1 영역 및 상기 제1 영역 외 영역인 제2 영역을 포함하고, 상기 표시층은 평면 상에서 볼 때, 상기 제1 영역 내에서 상기 칩 온 필름, 상기 레진부, 상기 샤시부과 중첩하고, 상기 제2 영역 내에서 상기 칩 온 필름, 상기 레진부, 상기 샤시부과 중첩하지 않는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 샤시 제공부는, 적어도 일부가 일 방향으로 연장하고 또 다른 적어도 일부가 타 방향으로 연장하는 가이드 지그를 더 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 가이드 지그는 상기 샤시부의 일 방향으로의 움직임을 제한하는, 표시 장치의 제조 방법이 제공될 수 있다.
본 발명의 다른 실시예에 따르면, 발광 소자를 포함하는 표시층을 제공하는 단계; 가이드 지그 및 전자석부를 포함하는 샤시 제공부에 샤시부를 수용하고, 상기 샤시부 상에 베이스 레진을 제공하는 단계; 상기 표시층을 상기 상기 베이스 레진과 인접하도록 중력 방향을 따라 이동시키고, 상기 베이스 레진의 형상을 변형하여, 레진부를 제공하는 단계; 및 상기 표시층을 상기 샤시 제공부로부터 이격시키는 단계; 를 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 표시층 상에 오버 코트층 및 외곽 필름층을 제공하는 단계; 를 더 포함하고, 상기 표시층을 상기 중력 방향을 따라 이동시킬 때, 상기 오버 코트층 및 상기 외곽 필름층은 상기 표시층에 비해 상기 샤시 제공부에 더 인접하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 표시층 상에, 칩 온 필름 및 연성 회로 기판을 제공하는 단계; 를 더 포함하고, 상기 레진부를 제공하는 단계 이전에, 상기 베이스 레진과 상기 칩 온 필름은 서로 이격되는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 표시층을 상기 샤시 제공부로부터 이격시키는 단계 이전에 수행되는 단계로서, 상기 칩 온 필름을 상기 표시층의 배면 상에 가부착하는 단계를 더 포함하는, 표시 장치의 제조 방법이 제공될 수 있다.
실시예에 따르면, 상기 표시 장치의 제조 방법에 따라 제조된 표시 장치가 제공될 수 있다.
본 발명의 또 다른 실시예에 따르면, 복수의 사이드들을 포함하는 표시 장치로서, 기판 상에 배치되고, 제1 영역 및 제2 영역을 포함하고, 발광 소자를 포함하는 표시층; 상기 표시층 상에 배치된 외곽 필름층; 상기 표시층에 제공되는 전기적 신호를 출력하는 연성 회로 기판; 일단이 상기 제1 영역과 연결되고 타단이 상기 연성 회로 기판과 연결되는 칩 온 필름; 상기 제1 영역에서 상기 칩 온 필름과 중첩하고 적어도 일부가 상기 외곽 필름층과 비중첩하는, 레진부; 및 상기 제1 영역에서 상기 레진부와 중첩하고, 금속을 포함하고, 상기 복수의 사이드들 중 하나에 인접하여 배치된 샤시부; 를 포함하고, 상기 샤시부는 벤딩 영역을 포함하지 않는 플레이트 형상을 가지는, 표시 장치가 제공될 수 있다.
본 발명의 과제의 해결 수단이 상술한 해결 수단들로 제한되는 것은 아니며, 언급되지 아니한 해결 수단들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의하면, 공정성을 개선하고, 개별 구성의 위치가 면밀히 제어될 수 있는, 표시 장치의 제조 방법 및 이를 이용하여 제조된 표시 장치가 제공될 수 있다.
본 발명의 다른 실시예에 의하면, 표시면의 외곽에 기판이 제공되지 않은 구조에 샤시부가 적용될 수 있는 표시 장치의 제조 방법 및 이를 이용하여 제조된 표시 장치가 제공될 수 있다.
본 발명의 효과가 상술한 효과들로 제한되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.
도 2는 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 3은 도 2의 Ⅰ~Ⅰ’에 따른 개략적인 단면도이다.
도 4는 실시예에 따른 화소를 개략적으로 나타낸 평면도이다.
도 5는 도 4의 Ⅱ~Ⅱ’에 따른 개략적인 단면도이다.
도 6은 도 2의 Ⅲ~Ⅲ’의 개략적인 단면도이다.
도 7 내지 도 12는 제1 실시예에 따른 표시 장치의 제조 방법을 나타낸 공정 단계별 도면들이다.
도 13 내지 도 15는 제2 실시예에 따른 표시 장치의 제조 방법을 나타낸 공정 단계별 도면들이다.
본 명세서에 기재된 실시예는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 사상을 명확히 설명하기 위한 것이므로, 본 발명이 본 명세서에 기재된 실시예에 의해 한정되는 것은 아니며, 본 발명의 범위는 본 발명의 사상을 벗어나지 아니하는 수정예 또는 변형예를 포함하는 것으로 해석되어야 한다.
본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하여 가능한 현재 널리 사용되고 있는 일반적인 용어를 선택하였으나 이는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자의 의도, 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 다만, 이와 달리 특정한 용어를 임의의 의미로 정의하여 사용하는 경우에는 그 용어의 의미에 관하여 별도로 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가진 실질적인 의미와 본 명세서의 전반에 걸친 내용을 토대로 해석되어야 한다.
본 명세서에 첨부된 도면은 본 발명을 용이하게 설명하기 위한 것으로 도면에 도시된 형상은 본 발명의 이해를 돕기 위하여 필요에 따라 과장되어 표시된 것일 수 있으므로 본 발명이 도면에 의해 한정되는 것은 아니다.
본 명세서에서 본 발명에 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에 이에 관한 자세한 설명은 필요에 따라 생략하기로 한다.
본 발명은 표시 장치의 제조 방법 및 이를 이용하여 제조된 표시 장치에 관한 것이다.
이하에서는 첨부된 도면들을 참조하여 실시예에 따른 표시 장치의 제조 방법 및 이를 이용하여 제조된 표시 장치에 관하여 설명한다.
실시예에 따른 표시 장치(DD)의 제조 방법에 관하여 설명하기 앞서, 도 1 내지 도 6을 참조하여, 실시예에 따른 표시 장치(DD)에 관하여 설명한다.
도 1은 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다. 도 2는 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다.
도 1 및 도 2를 참조하면, 표시 장치(DD)는 광을 제공하도록 구성된다. 표시 장치(DD)는 광을 제공할 수 있는 화소(PXL)를 포함할 수 있다.
표시 장치(DD)는 표시 패널(DP) 및 구동 회로 기판(DCB)을 포함할 수 있다.
표시 패널(DP)은 기판(SUB), 화소(PXL), 구동부 및 배선부를 포함할 수 있다. 상기 구동부는 스캔 구동부, 발광 구동부 및 데이터 구동부를 포함할 수 있다.
기판(SUB)은 표시 장치(DD)의 기저면을 형성(혹은 구성)할 수 있다. 기판(SUB)은 표시 장치(DD)의 목적에 따라 경성(rigid) 소재 혹은 가요성(flexible) 소재를 포함할 수 있다. 기판(SUB)은 연성 또는 경성의 기판 혹은 필름을 포함할 수 있다. 다만, 본 발명의 실시예에 적용되는 기판(SUB)의 소재는 특정한 예시에 한정되지 않는다.
기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에서는 광이 제공될 수 있다. 표시 영역(DA)에서는 표시 장치(DD)의 표시 방향(일 예로, 제3 방향(DR3))으로 광이 발산될 수 있다. 비표시 영역(NDA)에서는 광이 제공되지 않을 수 있다.
화소(PXL)는 기판(SUB) 상에 배치되고, 발광 소자(도 4의 'LD' 참조)를 포함하여 광을 발산할 수 있다. 화소(PXL)는 기판(SUB)의 표시 영역(DA) 내 배치될 수 있다. 표시 영역(DA)은 화소(PXL)가 제공된 영역일 수 있다. 비표시 영역(NDA)은 화소(PXL)가 제공되지 않은 영역일 수 있다.
실시예에 따르면, 화소(PXL)는 제1 방향(DR1)을 따라 연장되는 행과 제2 방향(DR2)을 따라 연장되는 열을 따른 매트릭스 형태로 배열될 수 있다. 예를 들어, 화소(PXL)는 스트라이프(stripe) 또는 펜타일(PENTILE™) 배열 구조 등에 따라 배열될 수 있다. 다만, 화소(PXL)의 배열 구조가 이에 한정되지는 않으며, 화소(PXL)는 다양한 구조 및/또는 방식으로 표시 영역(DA)에 배열될 수 있다.
화소(PXL)는 복수의 서브 화소들을 포함할 수 있다. 예를 들어, 화소(PXL)는 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)를 포함할 수 있다. 적어도 하나의 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)는 다양한 색의 광을 방출할 수 있는 하나의 화소 유닛을 형성(혹은 구성)할 수 있다.
예를 들어, 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3) 각각은 소정 색의 광을 방출할 수 있다. 일 예로, 제1 서브 화소(SPXL1)는 적색(일 예로, 제1 색)의 광을 방출하는 적색 화소일 수 있고, 제2 서브 화소(SPXL2)는 녹색(일 예로, 제2 색)의 광을 방출하는 녹색 화소일 수 있으며, 제3 서브 화소(SPXL3)는 청색(일 예로, 제3 색)의 광을 방출하는 청색 화소일 수 있다.
다만, 각각의 상기 화소 유닛을 형성(혹은 구성)하는 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)의 색상, 종류 및/또는 개수 등이 특정 예시에 한정되지는 않는다.
상기 구동부는 평면상에서 볼 때, 비표시 영역(NDA) 내에 배치될 수 있다. 상기 스캔 구동부, 상기 발광 구동부 및 상기 데이터 구동부 중 하나는 상기 배선부와 함께 비표시 영역(NDA) 내에 배치될 수 있다. 실시예에 따르면, 상기 구동부는 표시 패널(DP) 내에 배치될 수 있으며, 상기 구동부는 구동 회로 기판(DCB)에 실장될 수도 있다. 상기 구동부의 위치는 특정한 예시에 반드시 한정되는 것은 아니다.
상기 구동부는 화소(PXL)에 제공되는 전기적 정보(혹은 신호)를 제공(혹은 출력)할 수 있다. 화소(PXL)에 전기적 정보가 제공되는 경우, 화소(PXL)에 포함된 발광 소자(LD)는 광을 발산할 수 있다.
상기 스캔 구동부는 스캔 라인을 따라 화소(PXL)에 스캔 신호를 전달할 수 있다. 상기 발광 구동부는 발광 제어 라인을 따라 화소(PXL)에 발광 제어 신호를 제공할 수 있다. 상기 데이터 구동부는 데이터 라인을 따라 화소(PXL)에 데이터 신호를 제공할 수 있다.
상기 배선부는 평면상에서 볼 때 비표시 영역(NDA) 내에 배치될 수 있다. 상기 배선부는 상기 구동부와 화소(PXL)를 전기적으로 연결할 수 있다.
구동 회로 기판(DCB)은 칩 온 필름(COF) 및 연성 회로 기판(FPCB)을 포함할 수 있다.
칩 온 필름(COF)은 연성 회로 기판(FPCB)으로부터 인가되는 신호를 기초로 획득한 전기적 신호를 표시 패널(DP)(일 예로, 표시층(DL))에 제공할 수 있다.
칩 온 필름(COF)의 일단은 표시 패널(DP)에 연결(혹은 부착)될 수 있고, 칩 온 필름(COF)의 타단은 연성 회로 기판(FPCB)에 연결(혹은 부착)될 수 있다. 칩 온 필름(COF)은 적어도 일부는 굽어질 수 있다.
칩 온 필름(COF)은 절연 필름과 상기 절연 필름 상에 제공된 복수의 배선을 포함할 수 있다. 칩 온 필름(COF)은 박막으로 이루어진 절연 필름과 상기 절연 필름 상에 배선들이 형성된 형태를 통칭하는 것으로서 테이프 캐리어 패키지(tape carrier package), 가요성 인쇄 회로 기판(flexible printed circuit board) 등으로 지칭될 수도 있다. 칩 온 필름(COF)에 있어서, 도시하지는 않았으나, 상기 절연 필름 상에는 상기 배선들 중 적어도 일부와 연결된 반도체칩이 더 실장될 수도 있다.
연성 회로 기판(FPCB) 상에는 표시 패널(DP)에 인가될 수 있는 전기적 신호를 프로세싱하도록 구성된 회로 소자가 배치될 수 있다.
연성 회로 기판(FPCB)은 표시 패널(DP)의 일면 혹은 배면 상에 배치될 수 있다. 연성 회로 기판(FCB)의 일 단부는 굽어진 형상을 가지는 칩 온 필름(COF)에 연결되어 표시 패널(DP)의 배면 상에 배치될 수 있고, 이로 인해 연성 회로 기판(FCB)은 외부로부터 시인되지 않을 수 있다.
도 3은 도 2의 Ⅰ~Ⅰ'에 따른 개략적인 단면도이다.
도 3을 참조하면, 표시 장치(DD)는 표시층(DL), 오버 코트층(OC), 외곽 필름층(UFL), 칩 온 필름(COF), 연성 회로 기판(FPCB), 레진부(RES, resin), 및 샤시부(CHAS, chassis)를 포함할 수 있다.
표시층(DL)은 표시 패널(DP)의 일측에 배치되어, 광을 발산하는 층일 수 있다.
예를 들어, 표시층(DL)을 포함한 표시 패널(DP)은 유기 발광 표시 패널(Organic Light Emitting Display panel) 등과 같은 자발광 타입의 표시 패널로 구현될 수 있다. 다만, 표시 패널(DP)이 자발광 타입으로 구현될 때, 각 화소는 반드시 유기 발광 소자만 포함하는 경우로 한정되는 것은 아니다. 예를 들어, 각 화소의 발광 소자는 유기 발광 소자(organic light emitting diode), 무기 발광 소자(inorganic light emitting diode), 퀀텀 닷/웰 발광 소자(quantum dot/well light emitting diode) 등으로 구성될 수 있다. 각 화소에 복수의 발광 소자들이 구비될 수도 있다. 이때, 복수의 발광 소자들은 직렬, 병렬, 직병렬 등으로 연결될 수 있다. 또는, 표시 패널(DP)은 액정 표시 패널(Liquid Crystal Display panel) 등과 같은 비발광 타입의 표시 패널로 구현될 수 있다. 표시 패널(DP)이 비발광 타입으로 구현되는 경우, 표시 장치(DD)는 백라이트 유닛(Back-light Unit)과 같은 광원을 추가적으로 구비할 수 있다. 이하에서는, 설명의 편의상 표시 패널(DP)이 퀀텀 닷/웰 발광 소자를 포함하는 실시예를 기준으로 설명한다.
실시예에 따르면, 표시층(DL)은 제1 영역(1220) 및 제2 영역(1240)을 포함할 수 있다. 제2 영역(1240)은 제1 영역(1220) 외 영역일 수 있다.
연성 회로 기판(FPCB)은 칩 온 필름(COF)에 의해 표시 패널(DP)(혹은 표시층(DL))과 연결(혹은 부착)될 수 있다. 예를 들어, 칩 온 필름(COF)의 일부가 굽어져 연성 회로 기판(FPCB)이 표시층(DL)의 배면상에 위치하도록 제공될 수 있다.
실시예에 따르면, 칩 온 필름(COF)의 일부는 표시층(DL)의 제1 영역(1220) 상에 배치(혹은 연결)될 수 있다. 제1 영역(1220)은 레진부(RES)가 배치된 영역일 수 있다. 제1 영역(1220)은 샤시부(CHAS)가 배치된 영역일 수 있다. 평면 상에서 볼 때, 레진부(RES), 샤시부(CHAS), 및 칩 온 필름(COF)은 제1 영역(1220) 내에서 중첩할 수 있다.
오버 코트층(OC)은 표시층(DL) 상에 배치될 수 있다. 오버 코트층(OC)은 표시층(DL)에 배치된 개별 구성들에 따른 단차를 상쇄할 수 있다. 실시예에 따르면, 오버 코트층(OC)은 제2 영역(1240)과 중첩할 수 있다.
외곽 필름층(UFL)은 오버 코트층(OC) 상에 배치될 수 있다. 외곽 필름층(UFL)은 표시 패널(DP)의 외면(혹은 외면에 인접한 층)에 배치되어, 표시 패널(DP)의 개별 구성을 보호할 수 있다. 실시예에 따르면, 외곽 필름층(UFL)은 평면 상에서 볼 때, 제1 영역(1220)과 중첩하지 않을 수 있다. 외곽 필름층(UFL)은 제2 영역(1240)과 중첩할 수 있다.
표시층(DL), 오버 코트층(OC), 및 외곽 필름층(UFL)에 관한 상세한 내용은 도 4 내지 도 6을 참조하여 후술한다.
레진부(RES)는 제1 영역(1220) 내 배치될 수 있다. 레진부(RES)는 표시층(DL) 상에 배치된 칩 온 필름(COF)의 일부를 커버할 수 있다. 레진부(RES)는 제2 영역(1240) 내 배치되지 않을 수 있다.
실시예에 따르면, 레진부(RES)는 평면 상에서 볼 때, 외곽 필름층(UFL)과 중첩하지 않을 수 있다. 이는 레진부(RES)를 형성하기 위한 공정이 표시 장치의 제조 장치에 의해 면밀히 제어되기 때문일 수 있다. 이에 관한 상세한 내용은 도 8 및 도 9를 참조하여 후술한다.
레진부(RES)는 레진(resin)을 포함한 부재일 수 있다. 예를 들어, 레진부(RES)는 일반적인 유기 화합물을 포함할 수 있다. 레진부(RES)는 고분자 또는 필름을 형성하기 위한 공지된 레진을 포함할 수 있으나, 특정한 예시에 반드시 한정되는 것은 아니다.
레진부(RES)는 샤시부(CHAS)와 접촉할 수 있다. 레진부(RES)의 일면은 샤시부(CHAS)의 일면과 물리적으로 접촉하여, 레진부(RES)의 일면의 표면은 샤시부(CHAS)의 일면의 표면과 상보적으로 형성될 수 있다. 레진부(RES)는 샤시부(CHAS)를 접착하는 기능을 수행할 수 있다.
레진부(RES)는 표시 장치(DD)의 일측에 형성될 수 있다. 예를 들어, 레진부(RES)는 칩 온 필름(COF) 및 연성 회로 기판(FPCB)이 배치된 표시 장치(DD)의 일측에 배치되어, 표시 장치(DD)에 대한 먼지 및 습기의 영향을 감소시킬 수 있다. 레진부(RES)의 적어도 일부는 외곽 필름층(UFL)과 비중첩할 수 있다.
샤시부(CHAS)는 제1 영역(1220) 내 배치될 수 있다. 샤시부(CHAS)는 평면 상에서 볼 때, 제1 영역(1220) 내에서 칩 온 필름(COF) 및 레진부(RES)와 중첩할 수 있다. 샤시부(CHAS)는 레진부(RES) 상에 배치될 수 있다. 실시예에 따르면, 샤시부(CHAS)는 레진부(RES)의 상부 표면을 정의할 수 있다. 이에 따라 샤시부(CHAS)의 일면은 레진부(RES)의 일면과 접촉하며, 서로 대응하는 표면 형상을 가질 수 있다.
실시예에 따르면, 표시 장치(DD)는 복수의 사이드들을 포함하고, 샤시부(CHAS)는 상기 복수의 사이드들 중 하나에 인접하여 배치될 수 있다. 예를 들어, 샤시부(CHAS)는 구동 회로 기판(DCB)이 배치된 사이드에 인접하여 배치될 수 있다.
실시예에 따르면, 샤시부(CHAS)는 금속 물질을 포함할 수 있다. 예를 들어, 샤시부(CHAS)는 알루미늄(Al) 및 마그네슘(Mg)을 포함한 합금을 포함할 수 있다. 샤시부(CHAS)는 표시 장치(DD)의 일측에 배치되어, 표시 장치(DD)의 외곽면에 인접한 구성들이 외부에서 관찰되지 않도록 하여, 표시 장치(DD)의 심미성을 향상시킬 수 있다.
실시예에 따르면, 샤시부(CHAS)는 일 방향으로 연장된 형상을 가질 수 있다. 예를 들어, 샤시부(CHAS)는 벤딩 영역을 포함하지 않는 편평한 플레이트 형상을 가질 수 있다.
실시예에 따르면, 샤시부(CHAS)의 두께는 100
Figure pat00002
이하일 수 있다. 혹은 샤시부(CHAS)의 두께는 80
Figure pat00003
이하일 수 있다. 본 발명에 따르면, 샤시부(CHAS)의 배치를 면밀하게 제어하기 위하여 전자석부(도 9의 '240' 참조)가 이용될 수 있고, 이에 따라, 샤시부(CHAS)의 두께가 얇은 경우에도 충분한 공정성이 확보될 수 있다. 예를 들어, 종래 기술에 따르면 샤시부(CHAS)가 굽은 형상을 가지고, 샤시부(CHAS)의 배치는 샤시부(CHAS)의 일부가 인접한 두꺼운 두께의 층(예를 들어, 상부 기판)에 걸치는 방식으로 진행되었다. 이에 따라, 종래 기술에서 샤시부(CHAS)는 최소한의 두께가 필수적으로 요구되었다. 하지만, 실시예에 따르면 전자석부(240)를 이용하여 샤시부(CHAS)를 배치하는 바, 충분히 얇은 두께를 가지는 샤시부(CHAS)를 적용할 수 있으며, 결국 공정성 개선, 공정 비용 절감, 및 표시 장치(DD)의 경량화가 실현될 수 있다.
한편, 도 3에서는 샤시부(CHAS)와 표시층(DL) 간 이격 거리가 외곽 필름층(UFL)과 표시층(DL) 간 이격 거리보다 큰 것을 기준으로 도시되나, 이에 한정되는 것은 아니다. 실시예에 따라, 샤시부(CHAS)와 표시층(DL) 간 이격 거리가 외곽 필름층(UFL)과 표시층(DL) 간 이격 거리보다 작거나, 서로 동일할 수 있다.
이하에서는, 도 4 내지 도 6을 참조하여, 실시예에 따른 표시층(DL)의 상세한 구조에 관하여 설명한다. 전술한 내용과 중복되는 내용은 설명을 간략히 하거나 생략한다.
도 4는 실시예에 따른 화소를 개략적으로 나타낸 평면도이다. 도 4는 실시예에 따른 표시층(DL)에 포함된 화소(PXL)를 나타낸다.
도 4를 참조하면, 화소(PXL)는 제1 전극(ELT1), 제2 전극(ELT2), 제1 연결 전극(CNL1), 제2 연결 전극(CNL2), 제1 컨택부(CNT1), 제2 컨택부(CNT2), 발광 소자(LD), 제1 컨택 전극(CNE1), 및 제2 컨택 전극(CNE2)을 포함할 수 있다.
발광 소자(LD)는 제1 반도체층(SEC1) 및 제2 반도체층(SEC2), 제1 반도체층(SEC1)과 제2 반도체층(SEC2) 사이에 개재된 활성층(AL)을 포함할 수 있다.
발광 소자(LD)는 제1 단부(EP1)와 제2 단부(EP2)를 가질 수 있다. 발광 소자(LD)의 제1 단부(EP1)에는 제1 반도체층(SEC1)이 인접할 수 있다. 발광 소자(LD)의 제2 단부(EP2)에는 제2 반도체층(SEC2)이 인접할 수 있다.
실시예에 따르면, 발광 소자(LD)는 기둥 형상을 가질 수 있다. 기둥 형상은 원기둥 또는 다각 기둥 등과 같이, 발광 소자(LD)의 길이 방향으로 연장된 형상을 의미할 수 있다. 즉, 발광 소자(LD)의 길이는 그 직경(또는, 횡단면의 폭)보다 클 수 있다. 발광 소자(LD)의 단면의 형상은 로드 형상(rod-like shape) 및 바 형상(bar-like shape)을 포함하나, 이에 한정되는 것은 아니다.
발광 소자(LD)는 나노 스케일(nanometer scale) 내지 마이크로 스케일(micrometer scale)의 크기를 가질 수 있다.
제1 반도체층(SEC1)은 제1 도전형의 반도체층일 수 있다. 예를 들어, 제1 반도체층(SEC1)은 N형 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(SEC1)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전형 도펀트가 도핑된 N형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(SEC1)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(SEC1)을 형성(혹은 구성)할 수 있다.
활성층(AL)은 제1 반도체층(SEC1) 상에 배치될 수 있다. 활성층(AL)은 제1 반도체층(SEC1)과 제2 반도체층(SEC2) 사이에 배치될 수 있다.
활성층(AL)은 AlGalnP, AlGaP, AllnGaN, lnGaN, 및 AlGaN 중 어느 하나를 포함할 수 있다. 예를 들어, 활성층(AL)이 적색광을 출력하고자 하는 경우, 활성층(AL)은 AlGalnP 및/또는 lnGaN을 포함할 수 있다. 활성층(AL)이 녹색광 혹은 청색광을 출력하고자 하는 경우, 활성층(AL)은 lnGaN을 포함할 수 있다. 하지만 상술된 예시에 한정되지 않는다.
활성층(AL)은 단일 양자 우물(single-quantum well) 또는 다중 양자 우물(multi-quantum well) 구조로 형성될 수 있다.
제2 반도체층(SEC2)은 활성층(AL) 상에 배치되며, 제1 반도체층(SEC1)과 상이한 타입의 반도체층을 포함할 수 있다. 예를 들어, 제2 반도체층(SEC2)은 P형 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(SEC2)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전형 도펀트가 도핑된 P형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(SEC2)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(SEC2)을 형성(혹은 구성)할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(AL)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다.
실시예에 따라, 발광 소자(LD)는 표면에 제공된 소자 절연막을 더 포함할 수 있다. 소자 절연막은 단일의 막 또는 복수의 막으로 형성될 수 있다. 소자 절연막은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부를 노출할 수 있다.
실시예에 따르면, 소자 절연막은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함할 수 있다. 다만, 특정 예시에 한정되는 것은 아니다.
실시예에 따르면, 발광 소자(LD)는 제1 반도체층(SEC1), 활성층(AL), 및 제2 반도체층(SEC2) 외 추가적인 구성을 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수도 있다.
발광 소자(LD)는 복수 개 구비되어 배열될 수 있다. 일 예로, 발광 소자(LD)는 제2 방향(DR2)을 따라 병렬 구조로 배열될 수 있다. 다만 발광 소자(LD)의 배열 구조가 이에 한정되는 것은 아니다.
발광 소자(LD)는 정렬 전극으로 기능하도록 구성된 전극들 사이에 배치될 수 있다. 예를 들어, 발광 소자(LD)는 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배치될 수 있다. 발광 소자(LD)는 제1 전극(ELT1) 및 제2 전극(ELT2) 상에 배치될 수 있다. 발광 소자(LD)의 적어도 일부는 평면 상에서 볼 때, 제1 전극(ELT1)과 제2 전극(ELT2) 사이에 배치될 수 있다.
발광 소자(LD)는 제1 컨택 전극(CNE1)을 통해 제1 전극(ELT1)과 전기적으로 연결될 수 있다.
실시예에 따르면, 발광 소자(LD)의 제2 단부(EP2)는 제1 컨택 전극(CNE1)과 전기적으로 연결될 수 있다. 이에 따라, 발광 소자(LD)의 제2 반도체층(SEC2)은 제1 전극(ELT1) 및 제1 컨택 전극(CNE1)과 전기적으로 연결될 수 있다.
발광 소자(LD)는 제2 컨택 전극(CNE2)을 통해 제2 전극(ELT2)과 전기적으로 연결될 수 있다.
실시예에 따르면, 발광 소자(LD)의 제1 단부(EP1)는 제2 컨택 전극(CNE2)과 전기적으로 연결될 수 있다. 이에 따라, 발광 소자(LD)의 제1 반도체층(SEC1)은 제2 전극(ELT2) 및 제2 컨택 전극(CNE2)과 전기적으로 연결될 수 있다.
제1 전극(ELT1)은 제2 방향(DR2)으로 연장할 수 있다. 제1 전극(ELT1)은 제2 전극(ELT2)과 제1 방향(DR1)으로 이격될 수 있다. 제1 전극(ELT1)은 제1 연결 전극(CNL1)과 연결될 수 있다. 여기서, 제1 방향(DR1)은 제2 방향(DR2)과 다를 수 있다.
제1 연결 전극(CNL1)은 제1 컨택부(CNT1)를 통해 화소 회로부(도 5의 'PCL' 참조)에 포함된 브릿지 패턴(도 5의 'BRP' 참조)과 연결될 수 있다. 제1 연결 전극(CNL1)은 제1 전극(ELT1)과 동일한 층에 배치되어, 서로 일체로 형성될 수 있다.
제2 전극(ELT2)은 제2 방향(DR2)으로 연장할 수 있다. 제2 전극(ELT2)은 제1 전극(ELT1)과 제1 방향(DR1)으로 이격될 수 있다. 제2 전극(ELT2)은 제2 연결 전극(CNL2)과 연결될 수 있다.
제2 연결 전극(CNL2)은 제2 컨택부(CNT2)를 통해 화소 회로부(PCL)에 포함된 전원 라인(PL)과 연결될 수 있다. 제2 연결 전극(CNL2)은 제2 전극(ELT2)과 동일한 층에 배치되어, 서로 일체로 형성될 수 있다.
제1 컨택 전극(CNE1)은 제1 전극(ELT1) 상에 배치되어, 제1 전극(ELT1)과 전기적으로 연결될 수 있다. 제1 컨택 전극(CNE1)은 제1 전극(ELT1)과 발광 소자(LD)를 전기적으로 연결할 수 있다.
제2 컨택 전극(CNE2)은 제2 전극(ELT2) 상에 배치되어, 제2 전극(ELT2)과 전기적으로 연결될 수 있다. 제2 컨택 전극(CNE2)은 제2 전극(ELT2)과 발광 소자(LD)를 전기적으로 연결할 수 있다.
이하에서는, 도 5 및 도 6을 참조하여 실시예에 따른 화소(PXL)의 단면 구조를 중심으로 설명한다. 도 5는 실시예에 따른 표시층(DL)을 나타낸 도면으로서, 화소(PXL)의 단면을 개략적으로 나타낸다. 도 6은 실시예에 따른 표시층(DL)을 포함한 표시 패널(DP)을 나타낸 도면으로서, 화소(PXL)의 단면을 개략적으로 나타낸다.
도 5는 도 4의 Ⅱ~Ⅱ'에 따른 개략적인 단면도이다. 도 6은 도 2의 Ⅲ~Ⅲ'의 개략적인 단면도이다.
도 5를 참조하면, 표시층(DL)(또는 화소(PXL))은 기판(SUB), 화소 회로부(PCL), 및 표시 소자부(DPL)를 포함할 수 있다.
기판(SUB)은 표시 장치(DD)의 베이스 부재를 구성할 수 있다. 기판(SUB)은 경성 또는 연성의 기판이나 필름일 수 있으나, 특정 예시에 한정되지 않는다. 기판(SUB)은 기저면으로 제공되어, 기판(SUB) 상에는 화소 회로부(PCL) 및 표시 소자부(DPL)가 배치될 수 있다.
화소 회로부(PCL)는 기판(SUB) 상에 배치될 수 있다. 화소 회로부(PCL)는 하부 전극층(BML), 버퍼막(BFL), 트랜지스터(TR), 게이트 절연막(GI), 제1 층간 절연막(ILD1), 제2 층간 절연막(ILD2), 브릿지 패턴(BRP), 전원 라인(PL), 보호막(PSV), 제1 컨택부(CNT1), 및 제2 컨택부(CNT2)를 포함할 수 있다.
하부 전극층(BML)은 기판(SUB) 상에 배치되어, 버퍼막(BFL)에 의해 커버될 수 있다. 하부 전극층(BML)의 일부는 평면 상에서 볼 때, 트랜지스터(TR)와 중첩할 수 있다.
실시예에 따르면, 하부 전극층(BML)은 도전성 물질을 포함하여 화소 회로부(PCL) 및 표시 소자부(DPL)에 제공되는 전기적 신호가 이동하는 경로로 기능할 수 있다. 일 예로, 하부 전극층(BML)은 알루미늄(Al), 구리(Cu), 타이타늄(Ti), 및 몰리브덴(Mo) 중 어느 하나를 포함할 수 있다.
버퍼막(BFL)은 기판(SUB) 상에 배치될 수 있다. 버퍼막(BFL)은 불순물이 외부로부터 확산되는 것을 방지할 수 있다. 버퍼막(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 등과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다.
트랜지스터(TR)는 박막 트랜지스터일 수 있다. 일 실시예에 따르면, 트랜지스터(TR)는 구동 트랜지스터일 수 있다.
트랜지스터(TR)는 발광 소자(LD)와 전기적으로 연결될 수 있다. 트랜지스터(TR)는 브릿지 패턴(BRP)과 전기적으로 연결될 수 있다. 다만 상술된 예시에 한정되지 않는다. 일 예에 따르면, 트랜지스터(TR)는 브릿지 패턴(BRP)을 통과하지 않고, 제1 연결 전극(CNL1)과 전기적으로 연결될 수도 있다.
트랜지스터(TR)는 액티브층(ACT), 제1 트랜지스터 전극(TE1), 제2 트랜지스터 전극(TE2), 및 게이트 전극(GE)을 포함할 수 있다.
액티브층(ACT)은 반도체층을 의미할 수 있다. 액티브층(ACT)은 버퍼막(BFL) 상에 배치될 수 있다. 일 예에 따르면, 액티브층(ACT)은 LTPS(Low Temperature Polycrystaline Silicon), 폴리실리콘(polysilicon), 아몰퍼스 실리콘(amorphous silicon), 및 산화물 반도체 중 하나를 포함할 수 있다.
액티브층(ACT)은 제1 트랜지스터 전극(TE1)과 접촉하는 제1 접촉 영역 및 제2 트랜지스터 전극(TE2)과 접촉하는 제2 접촉 영역을 포함할 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역은 불순물이 도핑된 반도체 패턴일 수 있다. 상기 제1 접촉 영역과 상기 제2 접촉 영역 사이의 영역은 채널 영역일 수 있다. 상기 채널 영역은 불순물이 도핑되지 않은 진성 반도체 패턴일 수 있다.
게이트 전극(GE)은 게이트 절연막(GI) 상에 배치될 수 있다. 게이트 전극(GE)의 위치는 액티브층(ACT)의 채널 영역의 위치에 대응될 수 있다. 예를 들어, 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고 액티브층(ACT)의 채널 영역 상에 배치될 수 있다. 일 예에 따르면, 게이트 전극(GE)은 알루미늄(Al), 구리(Cu), 타이타늄(Ti), 및 몰리브덴(Mo) 중 어느 하나를 포함할 수 있다.
게이트 절연막(GI)은 액티브층(ACT) 상에 배치될 수 있다. 게이트 절연막(GI)은 무기 재료를 포함할 수 있다. 일 예에 따르면, 게이트 절연막(GI)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
제1 층간 절연막(ILD1)은 게이트 전극(GE) 상에 위치할 수 있다. 제1 층간 절연막(ILD1)은 게이트 절연막(GI)과 마찬가지로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2)은 제1 층간 절연막(ILD1) 상에 위치할 수 있다. 제1 트랜지스터 전극(TE1)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 액티브층(ACT)의 제1 접촉 영역과 접촉하고, 제2 트랜지스터 전극(TE2)은 게이트 절연막(GI)과 제1 층간 절연막(ILD1)을 관통하여 액티브층(ACT)의 제2 접촉 영역과 접촉할 수 있다. 일 예에 따르면, 제1 트랜지스터 전극(TE1)은 드레인 전극이고, 제2 트랜지스터 전극(TE2)은 소스 전극일 수 있으나, 이에 한정되지 않는다.
제2 층간 절연막(ILD2)은 제1 트랜지스터 전극(TE1) 및 제2 트랜지스터 전극(TE2) 상에 위치할 수 있다. 제2 층간 절연막(ILD2)은 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)과 마찬가지로, 무기 재료를 포함할 수 있다. 무기 재료로는, 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)의 구성 물질로 예시된 물질들, 일 예로, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
브릿지 패턴(BRP)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 브릿지 패턴(BRP)은 제2 층간 절연막(ILD2)을 관통하는 컨택홀을 통해 제1 트랜지스터 전극(TE1)과 연결될 수 있다. 브릿지 패턴(BRP)은 보호막(PSV)에 형성된 제1 컨택부(CNT1)를 통해 제1 연결 전극(CNL1)과 전기적으로 연결될 수 있다.
전원 라인(PL)은 제2 층간 절연막(ILD2) 상에 배치될 수 있다. 전원 라인(PL)은 보호막(PSV)에 형성된 제2 컨택부(CNT2)를 통해 제2 연결 전극(CNL2)과 전기적으로 연결될 수 있다. 전원 라인(PL)은 제2 전극을 통해 발광 소자(LD)에 전원(혹은 캐소드 신호)을 제공할 수 있다.
보호막(PSV)은 제2 층간 절연막(ILD2) 상에 위치할 수 있다. 보호막(PSV)은 브릿지 패턴(BRP), 및 전원 라인(PL)을 커버할 수 있다. 보호막(PSV)은 비아층일 수 있다.
실시예에 따르면, 보호막(PSV)은 유기 절연막, 무기 절연막, 또는 상기 무기 절연막 상에 배치된 상기 유기 절연막을 포함하는 형태로 제공될 수 있으나, 이에 한정되지 않는다.
실시예에 따르면, 보호막(PSV)에는 브릿지 패턴(BRP)의 일 영역과 연결되는 제1 컨택부(CNT1) 및 전원 라인(PL)의 일 영역과 연결되는 제2 컨택부(CNT2)가 형성될 수 있다.
표시 소자부(DPL)는 화소 회로부(PCL) 상에 배치될 수 있다. 표시 소자부(DPL)는 제1 절연 패턴(INP1), 제2 절연 패턴(INP2), 뱅크(BNK), 제1 연결 전극(CNL1), 제2 연결 전극(CNL2), 제1 전극(ELT1), 제2 전극(ELT2), 제1 절연막(INS1), 발광 소자(LD), 제2 절연막(INS2), 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 제3 절연막(INS3)을 포함할 수 있다.
제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)은 보호막(PSV) 상에 배치될 수 있다. 제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)은 표시 장치(DD)의 표시 방향(일 예로, 제3 방향(DR3))으로 돌출된 형상을 가질 수 있다. 일 예에 따르면, 제1 절연 패턴(INP1) 및 제2 절연 패턴(INP2)은 유기 재료 혹은 무기 재료를 포함할 수 있으나, 이에 한정되는 것은 아니다.
뱅크(BNK)는 보호막(PSV) 상에 배치될 수 있다. 뱅크(BNK)는 표시 장치(DD)의 표시 방향(일 예로, 제3 방향(DR3))으로 돌출된 형상을 가질 수 있다. 뱅크(BNK)는 발광 소자(LD)를 배치하기 위한 잉크젯 공정 중, 잉크가 수용될 수 있는 공간을 정의할 수 있다.
제1 연결 전극(CNL1) 및 제2 연결 전극(CNL2)은 보호막(PSV) 상에 배치될 수 있다. 제1 연결 전극(CNL1)은 제1 전극(ELT1)과 연결될 수 있다. 제1 연결 전극(CNL1)은 제1 컨택부(CNT1)를 통해 브릿지 패턴(BRP)과 전기적으로 연결될 수 있다. 제1 연결 전극(CNL1)은 브릿지 패턴(BRP)과 제1 전극(ELT1)을 전기적으로 연결할 수 있다. 제2 연결 전극(CNL2)은 제2 전극(ELT2)과 연결될 수 있다. 제2 연결 전극(CNL2)은 제2 컨택부(CNT2)를 통해 전원 라인(PL)과 전기적으로 연결될 수 있다. 제2 연결 전극(CNL2)은 전원 라인(PL)과 제2 전극(ELT2)을 전기적으로 연결할 수 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 보호막(PSV) 상에 배치될 수 있다. 실시예에 따르면, 제1 전극(ELT1)의 적어도 일부는 제1 절연 패턴(INP1) 상에 배열되고, 제2 전극(ELT2)의 적어도 일부는 제2 절연 패턴(INP2) 상에 배열되어, 각각 반사 격벽으로 기능할 수 있다.
제1 전극(ELT1)은 발광 소자(LD)와 전기적으로 연결될 수 있다. 제1 전극(ELT1)은 제1 절연막(INS1)에 형성된 컨택홀을 통해 제1 컨택 전극(CNE1)과 전기적으로 연결될 수 있다. 제1 전극(ELT1)은 발광 소자(LD)에 애노드 신호를 제공할 수 있다.
제2 전극(ELT2)은 발광 소자(LD)와 전기적으로 연결될 수 있다. 제2 전극(ELT2)은 제1 절연막(INS1)에 형성된 컨택홀을 통해 제2 컨택 전극(CNE2)과 전기적으로 연결될 수 있다. 제2 전극(ELT2)은 발광 소자(LD)에 캐소드 신호(일 예로, 접지 신호)를 인가할 수 있다.
제1 전극(ELT1) 및 제2 전극(ELT2)은 도전성 물질을 포함할 수 있다. 일 예로, 제1 전극(ELT1) 및 제2 전극(ELT2)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 타이타늄(Ti), 이들의 합금과 같은 금속을 포함할 수 있다. 다만, 상술된 예시에 한정되지 않는다.
실시예에 따르면, 제1 전극(ELT1) 및 제2 전극(ELT2)은 발광 소자(LD)에 대한 정렬 전극으로 기능할 수 있다. 예를 들어, 발광 소자(LD)는 제1 전극(ELT1)과 제2 전극(ELT2)에서 제공된 전기적 신호에 기초하여 배열될 수 있다.
제1 절연막(INS1)은 보호막(PSV) 상에 배치될 수 있다. 제1 절연막(INS1)은 제1 전극(ELT1) 및 제2 전극(ELT2)을 커버할 수 있다. 제1 절연막(INS1)은 전극 구성들 간 연결을 안정 시키고, 외부 영향을 감소시킬 수 있다. 제1 절연막(INS1)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
발광 소자(LD)는 제1 절연막(INS1) 상에 배치되어, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)으로부터 제공된 전기적 신호에 기초하여 광을 발산할 수 있다.
제2 절연막(INS2)은 발광 소자(LD) 상에 배치될 수 있다. 제2 절연막(INS2)은 발광 소자(LD)의 활성층(AL)을 커버할 수 있다. 일 예에 따르면, 제2 절연막(INS2)은 유기 재료 혹은 무기 재료 중 적어도 어느 하나를 포함할 수 있다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 제1 절연막(INS1) 상에 배치될 수 있다. 제1 컨택 전극(CNE1)은 제1 전극(ELT1)과 발광 소자(LD)를 전기적으로 연결하고, 제2 컨택 전극(CNE2)은 제2 전극(ELT2)과 발광 소자(LD)를 전기적으로 연결할 수 있다.
실시예에 따르면, 제1 컨택 전극(CNE1)은 발광 소자(LD)에 애노드 신호를 제공하고, 제2 컨택 전극(CNE2)은 발광 소자(LD)에 캐소드 신호를 제공할 수 있다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 전도성 물질을 포함할 수 있다. 일 예에 따르면, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 및 ITZO(Indium Tin Zinc Oxide)를 포함한 투명 전도성 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
제3 절연막(INS3)은 제1 컨택 전극(CNE1) 상에 배치될 수 있다. 제3 절연막(INS3)은 제1 절연막(INS1)을 참조하여 예시적으로 연결한 물질 중 어느 하나를 포함할 수 있다. 실시예에 따르면, 제3 절연막(INS3)의 일부는 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2) 사이에 배치되어, 제1 컨택 전극(CNE1)과 제2 컨택 전극(CNE2)이 서로 전기적으로 단락되는 것을 방지할 수 있다.
제4 절연막(INS4)은 제1 컨택 전극(CNE1), 제2 컨택 전극(CNE2), 및 제3 절연막(INS3) 상에 배치될 수 있다. 제4 절연막(INS4)은 표시 소자부(DPL)의 개별 구성을 보호할 수 있다. 일 예에 따르면, 제4 절연막(INS4)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx) 중 적어도 하나를 포함할 수 있다.
다음으로, 도 6을 참조하여, 실시예에 따른 화소(PXL)에 포함된 층들에 관하여 설명한다. 도 6에는 설명의 편의상, 화소 회로부(PCL) 및 표시 소자부(DPL)의 개별 구성들은 간략히 표현되었다.
도 6을 참조하면, 표시층(DL)(또는 화소(PXL))은 색상 변환부(CCL), 광학층(OPL), 및 색상 필터부(CFL)를 더 포함할 수 있다. 표시 패널(DP)(또는 화소(PXL))은 표시층(DL) 상에 배치된 오버 코트층(OC) 및 외곽 필름층(UFL)을 더 포함할 수 있다.
실시예에 따르면, 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3) 각각에 배치된 발광 소자(LD)들은 서로 동일한 색의 광을 발산할 수 있다. 예를 들어, 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)는 제3 색, 일 예로 청색광을 방출하는 발광 소자(LD)들을 포함할 수 있다. 이러한 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)에 색상 변환부(CCL) 및/또는 색상 필터부(CFL)가 제공되어 풀-컬러의 영상을 표시할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)는 서로 다른 색의 광을 방출하는 발광 소자(LD)들을 구비할 수도 있다.
실시예에 따르면, 색상 변환부(CCL)는 표시 소자부(DPL)와 동일한 층에 배치될 수 있다. 예를 들어, 색상 변환부(CCL)는 뱅크(BNK)들 사이에 배치될 수 있다.
색상 변환부(CCL)는 파장 변환 패턴(WCP), 광 투과 패턴(LTP), 및 제1 캡핑층(CAP1)을 포함할 수 있다. 일 예에 따르면, 파장 변환 패턴(WCP)은 제1 파장 변환 패턴(WCP1) 및 제2 파장 변환 패턴(WCP2)을 포함할 수 있다.
제1 파장 변환 패턴(WCP1)은 제1 서브 화소(SPXL1)의 발광 영역(EMA)과 중첩하도록 배치될 수 있다. 예를 들어, 제1 파장 변환 패턴(WCP1)은 뱅크(BNK)들 사이에 제공되어, 평면 상에서 볼 때 제1 서브 화소(SPXL1)의 발광 영역(EMA)과 중첩할 수 있다.
제2 파장 변환 패턴(WCP2)은 제2 서브 화소(SPXL2)의 발광 영역(EMA)과 중첩하도록 배치될 수 있다. 예를 들어, 제2 파장 변환 패턴(WCP2)은 뱅크(BNK)들 사이에 제공되어, 평면 상에서 볼 때 제2 서브 화소(SPXL2)의 발광 영역(EMA)과 중첩할 수 있다.
광 투과 패턴(LTP)은 제3 서브 화소(SPXL3)의 발광 영역(EMA)과 중첩하도록 배치될 수 있다. 예를 들어, 광 투과 패턴(LTP)은 뱅크(BNK)들 사이에 제공되어, 평면 상에서 볼 때 제3 서브 화소(SPXL3)의 발광 영역(EMA)과 중첩할 수 있다.
실시예에 따르면, 제1 파장 변환 패턴(WCP1)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제1 색의 광으로 변환하는 제1 색 변환 입자들을 포함할 수 있다. 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제1 서브 화소(SPXL1)가 적색 화소인 경우, 제1 파장 변환 패턴(WCP1)은 상기 청색 발광 소자에서 방출되는 청색의 광을 적색의 광으로 변환하는 제1 퀀텀 닷을 포함할 수 있다.
예를 들어, 제1 파장 변환 패턴(WCP1)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제1 퀀텀 닷을 포함할 수 있다. 제1 퀀텀 닷은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 적색 광을 방출할 수 있다. 한편, 제1 서브 화소(SPXL1)가 다른 색의 화소인 경우, 제1 파장 변환 패턴(WCP1)은 제1 서브 화소(SPXL1)의 색에 대응하는 제1 퀀텀 닷을 포함할 수 있다.
실시예에 따르면, 제2 파장 변환 패턴(WCP2)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제2 색의 광으로 변환하는 제2 색 변환 입자들을 포함할 수 있다. 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제2 서브 화소(SPXL2)가 녹색 화소인 경우, 제2 파장 변환 패턴(WCP2)은 상기 청색 발광 소자에서 방출되는 청색의 광을 녹색의 광으로 변환하는 제2 퀀텀 닷을 포함할 수 있다.
예를 들어, 제2 파장 변환 패턴(WCP2)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제2 퀀텀 닷을 포함할 수 있다. 제2 퀀텀 닷은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 녹색 광을 방출할 수 있다. 한편, 제2 서브 화소(SPXL2)가 다른 색의 화소인 경우, 제2 파장 변환 패턴(WCP2)은 제2 서브 화소(SPXL2)의 색에 대응하는 제2 퀀텀 닷을 포함할 수 있다.
한편, 제1 퀀텀 닷 및 제2 퀀텀 닷은 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노 와이어, 나노 섬유, 나노 판상 입자 등의 형태를 가질 수 있으나, 반드시 이에 제한되는 것은 아니며, 제1 퀀텀 닷 및 제2 퀀텀 닷의 형태는 다양하게 변경될 수 있다.
일 실시예에서, 가시광선 영역 중 비교적 짧은 파장을 갖는 청색의 광을 각각 제1 퀀텀 닷 및 제2 퀀텀 닷에 입사시킴으로써, 제1 퀀텀 닷 및 제2 퀀텀 닷의 흡수 계수를 증가시킬 수 있다. 이에 따라, 최종적으로 제1 서브 화소(SPXL1) 및 제2 서브 화소(SPXL2)에서 방출되는 광의 효율을 증가시킴과 아울러, 우수한 색 재현성을 확보할 수 있다. 또한, 동일한 색의 발광 소자들(LD)(일 예로, 청색 발광 소자들)을 이용하여 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)의 화소 유닛을 구성함으로써, 표시 장치의 제조 효율을 높일 수 있다.
실시예에 따르면, 광 투과 패턴(LTP)은 발광 소자(LD)에서 방출되는 제3 색의 광을 효율적으로 이용하기 위해 구비될 수 있다. 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제3 서브 화소(SPXL3)가 청색 화소인 경우, 광 투과 패턴(LTP)은 발광 소자(LD)로부터 방출되는 광을 효율적으로 이용하기 위하여 적어도 한 종류의 광 산란 입자들을 포함할 수 있다.
예를 들어, 광 투과 패턴(LTP)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 광 산란 입자들을 포함할 수 있다. 일 예로, 광 투과 패턴(LTP)은 실리카(Silica) 등의 광 산란 입자들을 포함할 수 있으나, 광 산란 입자들의 구성 물질이 이에 한정되는 것은 아니다.
한편, 광 산란 입자들이 제3 서브 화소(SPXL3)에 관한 발광 영역(EMA)에만 배치되어야 하는 것은 아니다. 일 예로, 광 산란 입자들은 제1 및/또는 제2 파장 변환 패턴(WCP1, WCP2)의 내부에도 선택적으로 포함될 수 있다.
제1 캡핑층(CAP1)은 파장 변환 패턴(WCP) 및 광 투과 패턴(LTP)을 밀봉(혹은 커버)할 수 있다. 제1 캡핑층(CAP1)은 저굴절층(LRL)과 표시 소자부(DPL) 사이에 배치될 수 있다. 제1 캡핑층(CAP1)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다. 제1 캡핑층(CAP1)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 색상 변환부(CCL)를 손상시키거나 오염시키는 것을 방지할 수 있다.
실시예에 따르면, 제1 캡핑층(CAP1)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층으로 구성될 수 있으나, 이에 한정되지 않는다.
광학층(OPL)은 저굴절층(LRL) 및 제2 캡핑층(CAP2)을 포함할 수 있다. 광학층(OPL)은 색상 변환부(CCL) 상에 배치될 수 있다. 광학층(OPL)은 표시 소자부(DPL) 상에 배치될 수 있다.
저굴절층(LRL)은 제1 캡핑층(CAP1)과 제2 캡핑층(CAP2) 사이에 배치될 수 있다. 저굴절층(LRL)은 색상 변환부(CCL)와 색상 필터부(CFL) 사이에 배치될 수 있다. 저굴절층(LRL)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다.
저굴절층(LRL)은 색상 변환부(CCL)로부터 제공된 광을 전반사에 의해 리사이클링하여 광 효율을 향상시키는 역할을 수행할 수 있다. 이를 위해, 저굴절층(LRL)은 색상 변환부(CCL)에 비해 상대적으로 낮은 굴절률을 가질 수 있다.
실시예에 따르면, 저굴절층(LRL)은 베이스 수지 및 상기 베이스 수지 내에 분산된 중공 입자를 포함할 수 있다. 상기 중공 입자는 중공 실리카 입자를 포함할 수 있다. 또는, 상기 중공 입자는 포로젠(porogen)에 의해 형성된 기공일 수 있으나, 반드시 이에 제한되는 것은 아니다. 또한, 저굴절층(LRL)은 산화 아연(ZnO) 입자, 이산화 타이타늄(TiO2) 입자, 나노 실리케이트(nano silicate) 입자 중 적어도 어느 하나를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
제2 캡핑층(CAP2)은 저굴절층(LRL) 상에 배치될 수 있다. 제2 캡핑층(CAP2)은 색상 필터부(CFL)와 저굴절층(LRL) 사이에 배치될 수 있다. 제2 캡핑층(CAP2)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다. 제2 캡핑층(CAP2)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 저굴절층(LRL)을 손상시키거나 오염시키는 것을 방지할 수 있다.
실시예에 따르면, 제2 캡핑층(CAP2)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx), 및 타이타늄 산화물(TiOx) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층으로 구성될 수 있으나, 이에 한정되지 않는다.
색상 필터부(CFL)는 제2 캡핑층(CAP2) 상에 배치될 수 있다. 색상 필터부(CFL)는 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다. 색상 필터부(CFL)는 색상 필터들(CF1, CF2, CF3) 및 평탄화막(PLA)을 포함할 수 있다.
실시예에 따르면, 색상 필터들(CF1, CF2, CF3)은 제2 캡핑층(CAP2) 상에 배치될 수 있다. 색상 필터들(CF1, CF2, CF3)은 평면 상에서 볼 때, 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)의 발광 영역(EMA)과 중첩할 수 있다.
실시예에 따르면, 제1 색상 필터(CF1)는, 제1 색의 광을 투과하되, 제2 색의 광 및 제3 색의 광을 비투과 시킬 수 있다. 일 예로, 제1 색상 필터(CF1)는 제1 색에 관한 색제(colorant)를 포함할 수 있다.
실시예에 따르면, 제2 색상 필터(CF2)는, 제2 색의 광을 투과하되, 제1 색의 광 및 제3 색의 광을 비투과 시킬 수 있다. 일 예로, 제2 색상 필터(CF2)는 제2 색에 관한 색제를 포함할 수 있다.
실시예에 따르면, 제3 색상 필터(CF3)는, 제3 색의 광을 투과하되, 제1 색의 광 및 제2 색의 광을 비투과 시킬 수 있다. 일 예로, 제3 색상 필터(CF3)는 제3 색에 관한 색제를 포함할 수 있다.
실시예에 따르면, 평탄화막(PLA)은 색상 필터들(CF1, CF2, CF3) 상에 배치될 수 있다. 평탄화막(PLA)은 색상 필터들(CF1, CF2, CF3)을 커버할 수 있다. 평탄화막(PLA)은 색상 필터들(CF1, CF2, CF3)로 인하여 발생되는 단차를 상쇄할 수 있다. 평탄화막(PLA)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다.
일 예에 따르면, 평탄화막(PLA)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 평탄화막(PLA)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 타이타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
오버 코트층(OC)은 평탄화막(PLA) 상에 배치될 수 있다. 오버 코트층(OC)은 외곽 필름층(UFL)과 색상 필터부(CFL) 사이에 배치될 수 있다. 오버 코트층(OC)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다. 오버 코트층(OC)은 색상 필터부(CFL)를 비롯한 하부 부재를 커버할 수 있다. 오버 코트층(OC)은 상술한 하부 부재에 수분 또는 공기가 침투되는 것을 방지할 수 있다. 또한, 오버 코트층(OC)은 먼지와 같은 이물질로부터 상술한 하부 부재를 보호할 수 있다.
실시예에 따르면, 오버 코트층(OC)은 아크릴계 수지(acrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 폴리에스테르계 수지(polyesters resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 오버 코트층(OC)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 타이타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수도 있다.
외곽 필름층(UFL)은 색상 필터부(CFL) 상에 배치될 수 있다. 외곽 필름층(UFL)은 표시 장치(DD)의 외곽에 배치되어 표시 장치(DD)에 대한 외부 영향을 감소시킬 수 있다. 외곽 필름층(UFL)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 제공될 수 있다.
실시예에 따르면, 외곽 필름층(UFL)은 AR 코팅층(Anti-Reflective coating)을 포함할 수 있다. AR 코팅층은 특정 구성의 일 표면에 반사 방지 기능을 구비한 물질을 도포한 구성을 의미할 수 있다. 여기서, 도포되는 물질은 낮은 반사율을 가질 수 있다. 일 예에 따르면, AR 코팅층에 이용되는 물질은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 및 타이타늄 산화물(TiOx) 중 하나를 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 종래 공지된 다양한 물질이 적용될 수 있다.
화소(PXL)의 구조는 상술된 예시에 반드시 한정되는 것은 아니다. 예를 들어, 실시 형태에 따라, 색상 변환부(CCL)는 표시 소자부(DPL)와 상이한 층에 배치될 수도 있다.
이하에서는 도 7 내지 도 12를 참조하여 제1 실시예에 따른 표시 장치(DD)의 제조 방법에 관하여 설명한다. 전술한 내용과 중복될 수 있는 내용은 설명을 간략히 하거나 생략한다.
도 7 내지 도 12는 제1 실시예에 따른 표시 장치의 제조 방법을 나타낸 공정 단계별 도면들이다.
먼저 도 7을 참조하면, 표시층(DL)을 제공(혹은 준비)하고, 칩 온 필름(COF)의 일단을 표시층(DL)의 일 영역에 연결(혹은 부착)하고, 오버 코트층(OC)을 표시층(DL)의 타 영역의 적어도 일부와 중첩하도록 배치(혹은 제공)하며, 외곽 필름층(UFL)을 오버 코트층(OC) 상에 배치(혹은 제공)할 수 있다.
본 단계에서, 표시층(DL)을 제공하기 위하여, 기판(SUB) 상에 화소 회로부(PCL) 및 표시 소자부(DPL)를 배치(혹은 제공)할 수 있다. 일 예에 따르면, 화소 회로부(PCL)의 개별 구성들은 통상적인 마스크를 이용한 공정을 수행하여 도전층, 무기물, 또는 유기물 등을 패터닝하여 형성될 수 있다. 그리고 화소 회로부(PCL)를 제공한 이후 발광 소자(LD)들을 배치할 수 있다. 실시예에 따르면, 발광 소자(LD)들은 잉크젯 공정을 이용하여 배치될 수 있다.
본 단계에서, 오버 코트층(OC) 및 외곽 필름층(UFL)을 제공하는 시점과 칩 온 필름(COF) 및 연성 회로 기판(FPCB)을 제공하는 시점의 선후 관계는 특정한 예시에 한정되지 않는다.
도 8을 참조하면, 베이스 레진(RES0)을 표시층(DL) 상에 배치(혹은 제공)할 수 있다.
본 단계에서, 레진 제공부(100)를 이용하여 베이스 레진(RES0)을 표시층(DL) 상에 제공할 수 있다. 실시예에 따르면, 레진 제공부(100)는 레진 저장부(120) 및 레진 출력부(140)를 포함할 수 있다.
여기서, 레진 저장부(120)는 베이스 레진(RES0)이 미리 마련되어 저장된 영역을 포함할 수 있다. 레진 출력부(140)는 베이스 레진(RES0)을 출력하도록 구성되어, 베이스 레진(RES0)이 발산되는 노즐을 포함할 수 있다. 다만, 레진 제공부(100)의 구성은 특정한 예시에 한정되는 것은 아니며, 베이스 레진(RES0)을 제공하기 위하여 레진을 발산할 수 있는 공지된 장치가 이용될 수 있다.
본 단계에서, 베이스 레진(RES0)은 표시층(DL) 상에 부착된 칩 온 필름(COF)의 적어도 일부를 커버하도록 배치될 수 있다. 실시예에 따르면, 현재 시점에서 베이스 레진(RES0)은 외곽 필름층(UFL)과 이격될 수 있다. 베이스 레진(RES0)은 외곽 필름층(UFL)보다 표시층(DL)으로부터 더 이격될 수 있다.
실시예에 따르면, 베이스 레진(RES0)은 표시층(DL)의 두께 방향(일 예로, 제3 방향(DR3))으로 돌출될 수 있다.
본 단계에서, 베이스 레진(RES0)이 제공되는 양은 표시층(DL) 상에 형성하고자 하는 레진부(RES)의 양(일 예로, 두께, 높이)에 따라 적절히 결정될 수 있다.
도 9를 참조하면, 샤시부(CHAS)를 제공할 수 있다.
본 단계에서, 샤시부(CHAS)를 제공하기 위한 샤시 제공부(200)가 이용될 수 있다. 샤시 제공부(200)는 가이드 지그(220, guide zig) 및 전자석부(240)를 포함할 수 있다.
실시예에 따르면, 가이드 지그(220)는 샤시부(CHAS)가 배치되는 위치를 가이드할 수 있다. 가이드 지그(220)는 샤시부(CHAS)의 일 방향(예를 들어, 샤시부(CHAS)가 연장하는 방향)으로의 움직임을 제한할 수 있다. 예를 들어, 샤시부(CHAS)의 일 방향으로의 움직임(혹은 이동)은 가이드 지그(220)에 의해 제한될 수 있다. 이에 따라, 샤시부(CHAS)가 외곽 필름층(UFL)과 과도하게 중첩되는 것이 방지될 수 있다.
실시예에 따르면, 가이드 지그(220)는 전자석부(240)와 연결될 수 있다. 가이드 지그(220)는 오목 영역(혹은 수용 영역)을 포함하여 전자석부(240) 및 샤시부(CHAS)를 수용할 수 있다. 가이드 지그(220)는, 적어도 일부가 일 방향으로 연장하고, 또 다른 적어도 일부가 타 방향으로 연장하는 형상을 가질 수 있다. 가이드 지그(220)는 경성 성질을 가진 물질을 포함할 수 있으나, 특정한 예시에 한정되는 것은 아니다.
실시예에 따르면, 전자석부(240)는 전자석(electromagnet)을 포함할 수 있다. 전자석은 전류가 제공(혹은 인가)되는 경우 자기장을 형성하는 물질을 의미할 수 있다. 이에 따라, 전자석부(240)는 제1 상태에서 전류가 제공되어 자성을 가지고, 제2 상태에서 전류가 차단되어 자성을 가지지 않을 수 있다. 실시예에 따르면, 전자석부(240)에 인가되는 전류의 세기를 제어하여, 전자석부(240)가 제공하는 자성의 세기가 변경될 수 있다.
실시예에 따르면, 전자석부(240)의 일면은 가이드 지그(220)와 연결될 수 있다. 전자석부(240)의 일면은 가이드 지그(220)와 접촉할 수 있다. 전자석부(240)의 타면은 샤시부(CHAS)와 연결될 수 있다. 실시예에 따라, 전자석부(240)의 타면은 샤시부(CHAS)와 접촉할 수 있다. 다만 이에 한정되는 것은 아니다. 예를 들어, 전자석부(240)와 샤시부(CHAS) 사이에는 자기력을 실질적으로 차단하지 않는 별도 부재가 제공될 수도 있다.
실시예에 따르면, 샤시부(CHAS)는 전자석부(240)가 자성을 가질 때(예를 들어, 제1 상태) 전자석부(240)에 의해 샤시 제공부(200)에 수용(혹은 결합)될 수 있다. 예를 들어, 전자석부(240)가 제1 상태로 제공될 때, 샤시부(CHAS)의 위치는 샤시 제공부(200)에 대하여 고정될 수 있다. 샤시부(CHAS)는 전자석부(240)가 자성을 가지지 않을 때(예를 들어, 제2 상태) 샤시 제공부(200)로부터의 결합이 해제될 수 있다.
본 단계에서, 샤시부(CHAS)를 수용하는 샤시 제공부(200)는 표시 패널(DP)을 향하여 이동될 수 있다. 이에 따라, 샤시부(CHAS)와 베이스 레진(RES0) 사이의 거리는 감소될 수 있다. 예를 들어, 표시 패널(DP)의 위치는 고정된 상태에서, 샤시 제공부(200)가 하강 이동될 수 있다. 샤시 제공부(200)의 이동은 별도 마련된 로봇(robot) 장치에 의해 수행될 수 있다.
본 단계에서, 샤시 제공부(200)가 표시 패널(DP)을 향하여 이동되는 중에, 전자석부(240)는 자성을 가지는 제1 상태를 가질 수 있다. 이에 따라, 샤시부(CHAS)의 위치는 샤시 제공부(200)에 대하여 고정되어 변경되지 않을 수 있다.
도 10을 참조하면, 샤시부(CHAS)가 베이스 레진(RES0)을 변형하고, 레진부(RES)가 제공될 수 있다.
본 단계에서, 샤시부(CHAS)와 베이스 레진(RES0)은 접촉할 수 있다. 이 때, 베이스 레진(RES0)의 물리적 형상은 변형 가능할 수 있다.
본 단계에서, 베이스 레진(RES0)의 형상은 변형되어 레진부(RES)로 제공될 수 있다. 레진부(RES)의 상부면은 샤시부(CHAS)에 부합하도록 형성될 수 있다.
본 단계에서, 전자석부(240)는 여전히 제1 상태로 제공될 수 있다. 이에 따라, 샤시부(CHAS)는 샤시 제공부(200)에 수용된 상태일 수 있다.
본 단계에서, 샤시부(CHAS)의 위치에 대응하는 제1 영역(1220) 및 제1 영역(1220) 외 영역인 제2 영역(1240)이 제공(혹은 정의)될 수 있다.
본 단계에서, 가이드 지그(220)는 샤시부(CHAS)의 위치를 한정하여, 샤시부(CHAS)가 의도하지 않은 위치에 제공되는 것이 방지될 수 있다.
본 단계에서, 전자석부(240)의 자성의 세기는 적절히 변경될 수 있다. 실시예에 따르면, 전자석부(240)의 자성의 세기를 제어하여, 샤시부(CHAS)의 위치를 조절할 수 있다. 전자석부(240)는 샤시부(CHAS)의 제3 방향(DR3)으로의 위치를 면밀히 제어할 수 있다. 예를 들어, 전자석부(240)의 전자석에 제공되는 전류의 세기를 조절하여 자성의 세기가 조절될 수 있음을 상술한 바 있다. 본 단계에서 베이스 레진(RES0)은 적절한 높이까지 푸쉬되어 변형될 필요성이 있다. 실시예에 따르면, 전자석부(240)의 자성의 세기가 세밀하게 제어될 수 있어, 샤시부(CHAS)가 베이스 레진(RES0)을 의도한 높이만큼 푸쉬할 수 있다. 결국, 실시예에 따르면, 레진부(RES) 및 샤시부(CHAS)의 위치가 면밀히 제어될 수 있다.
한편, 실시예에 따르면 샤시부(CHAS)는 플레이트 형상을 가질 수 있다. 종래 기술에 따르면, 샤시부(CHAS)가 유체적 성질을 가지는(혹은 외력에 따라 형상이 변형될 수 있는) 베이스 레진(RES0) 상에 제공되는 바, 샤시부(CHAS)의 포즈(pose)를 면밀히 조절하기 곤란하였다. 이를 보완하고자 종래 기술은 필수적으로 샤시부(CHAS)가 굽은 형상을 가질 필요성이 있었다. 하지만, 실시예에 따르면, 샤시부(CHAS)의 위치 및 포즈가 전자석부(240)를 이용하여 면밀히 제어될 수 있는 바, 플레이트 형상을 가질 수 있으며, 샤시부(CHAS)의 형상은 제조자(혹은 사용자)의 의도에 따라 적절히 선택될 수 있다.
도 11을 참조하면, 레진부(RES)가 경화될 수 있다.
본 단계에서, UV(ultraviolet)를 제공할 수 있는 레진 경화기(300)가 이용될 수 있다. 예를 들어, 레진 경화기(300)는 샤시부(CHAS)에 의해 형상이 정의된 레진부(RES)에 UV를 제공하여, 레진부(RES)가 일정한 형상을 가지도록 할 수 있다.
실시예에 따르면, 본 단계에서 샤시부(CHAS)는 레진부(RES)의 상면과 접촉할 수 있다. 실시예에 따르면, 샤시부(CHAS)의 위치는 변경되지 않도록 제어되어, 레진 경화기(300)에 의해 레진부(RES)가 경화되기 이전까지 레진부(RES)의 형상이 변형되는 것이 방지될 수 있다.
예를 들어, 샤시부(CHAS)의 위치는 전자석부(240)에 의해 고정되어, 레진부(RES)가 경화될 때까지 변경되지 않을 수 있다. 이로 인해, 레진부(RES)의 형상이 샤시부(CHAS)의 하중에 의해 왜곡되는 것이 방지될 수 있다. 결국, 실시예에 따르면, 레진부(RES)의 형상을 의도한 바와 같이 용이하게 제공하는 것이 가능해진다.
도 12를 참조하면, 샤시 제공부(200)가 표시 패널(DP)로부터 이격될 수 있다.
본 단계에서, 전자석부(240)는 제2 상태를 가질 수 있다. 전자석부(240)는 자성을 샤시부(CHAS)와 결합될만큼의 자성을 가지지 않을 수 있다. 전자석부(240)에 제공되는 전류의 양이 감소되어 자성의 세기가 감소되거나 실질적으로 자성이 제공되지 않을 수 있다. 이에 따라, 샤시부(CHAS)와 전자석부(240) 간 결합이 해제될 수 있다.
본 단계에서, 레진부(RES)와 샤시부(CHAS)는 서로 접착된 상태로 제공될 수 있다. 레진부(RES)는 샤시부(CHAS)와 접착될 수 있다.
이후 별도 도면에 도시되지 않았으나, 칩 온 필름(COF)이 굽어져 연성 회로 기판(FPCB)이 표시층(DL)의 배면에 연결되어, 실시예에 따른 표시 장치(DD)가 제공될 수 있다.
이하에서는 도 13 내지 도 15를 참조하여 제2 실시예에 따른 표시 장치(DD)의 제조 방법에 관하여 설명한다. 전술한 내용과 중복될 수 있는 내용은 설명을 간략히 하거나 생략하며, 차별점을 중심으로 서술한다.
도 13 내지 도 15는 제2 실시예에 따른 표시 장치의 제조 방법을 나타낸 공정 단계별 도면들이다.
제2 실시예에 따른 표시 장치(DD)의 제조 방법은 샤시 제공부(200)의 위치가 고정된 상태에서 표시 패널(DP)이 이동되어 레진부(RES)를 제공하는 측면에서, 제1 실시예에 따른 표시 장치(DD)의 제조 방법과 상이하다.
도 13을 참조하면, 베이스 레진(RES0)은 샤시 제공부(200)에 수용된 샤시부(CHAS)의 일면 상에 제공(혹은 준비, 배치)될 수 있다. 그리고 표시 패널(DP)이 샤시 제공부(200)로 이동되어, 표시 패널(DP)(혹은 표시층(DL))과 샤시 제공부(200) 간 이격 거리가 감소될 수 있다.
본 단계에서, 중력 방향을 기준으로할 때, 샤시 제공부(200)는 표시 패널(DP) (혹은 표시층(DL))의 하부에 배치될 수 있다. 샤시부(CHAS)의 일면은 중력 방향의 반대 방향(일 예로, 제3 방향(DR3))으로 노출될 수 있다.
본 단계에서, 중력 방향을 기준으로 할 때, 표시 패널(DP)은, 외곽 필름층(UFL)이 샤시 제공부(200)를 향하고, 표시층(DL)이 중력 방향의 반대 방향(일 예로, 제3 방향(DR3))을 향하도록 배치될 수 있다. 예를 들어, 오버 코트층(OC) 및 외곽 필름층(UFL)은 본 단계에서 표시층(DL)에 비해 샤시 제공부(200)에 더 인접할 수 있다.
본 단계에서, 칩 온 필름(COF)과 연성 회로 기판(FPCB)은 가부착 상태로 제공될 수 있다. 가부착 상태란 과도하지 않은 물리적 또는 화학적 결합 상태를 의미하는 것으로서, 향후 공정에 따라 선택적으로 분리 가능한 상태를 의미할 수 있다.
실시예에 따르면, 연성 회로 기판(FPCB)은 가부착 영역(1260)에 부착될 수 있다. 실험적으로 표시 패널(DP)(혹은 표시층(DL))이 이동될 때, 연성 회로 기판(FPCB)이 별도 위치에 고정되지 않은 경우 이동 가능하도록 제공되어, 레진부(RES)의 위치가 부적합하게 정의될 수 있다. 이를 방지하기 위해, 칩 온 필름(COF)과 연성 회로 기판(FPCB)을 가부착 상태의 위치에 제공하여, 표시 패널(DP)(혹은 표시층(DL))이 이동되는 경우에도, 개별 구성들이 부정확하게 배치되지 않을 수 있다.
본 단계에서, 베이스 레진(RES0)은 샤시부(CHAS)의 일면 상에 배치되어 준비될 수 있다. 이후, 칩 온 필름(COF)과 연성 회로 기판(FPCB)이 가부착된 상태에서 표시 패널(DP)이 하강하여, 표시 패널(DP)(혹은 표시층(DL))과 샤시 제공부(200) 사이의 이격 거리가 감소될 수 있다.
도 14를 참조하면, 샤시부(CHAS)가 베이스 레진(RES0)을 변형하여, 레진부(RES)가 제공될 수 있다.
본 단계에서, 제1 영역(1220) 및 제2 영역(1240)이 정의될 수 있다. 또한, 샤시부(CHAS)가 레진부(RES)와 접촉한 상태에서, 경화기(300, 도 14에 미도시)에 의해 레진부(RES)가 경화될 수 있다.
도 15를 참조하면, 표시 패널(DP)(혹은 표시층(DL))이 샤시 제공부(200)로부터 이격될 수 있다. 본 단계에서, 표시 패널(DP)(혹은 표시층(DL))과 샤시 제공부(200)가 서로 이격되되, 샤시부(CHAS)는 레진부(RES)에 부착된 상태로 제공될 수 있다.
본 단계에서, 표시 패널(DP)(혹은 표시층(DL))은, 칩 온 필름(COF)과 연성 회로 기판(FPCB)이 가부착 상태로 제공될 때, 샤시 제공부(200)와의 연결이 해제될 수 있다. 즉, 표시 패널(DP)과 샤시 제공부(200)가 서로 이격된 이후, 비로소 칩 온 필름(COF)과 연성 회로 기판(FPCB)이 가부착 상태로부터 해제될 수 있다.
실시예에 따르면, 표시 패널(DP)(혹은 표시층(DL))이 샤시 제공부(200)와 이격될 때, 전자석부(240)는 자성을 가지지 않을 수 있다. 이에 따라, 샤시부(CHAS)는 레진부(RES)와 연결(혹은 부착)된 상태에서 전자석부(240)와의 연결이 해제될 수 있다.
이후 별도 도면에 도시되지 않았으나, 연성 회로 기판(FPCB)은 가부착 영역(1260)으로부터 해제될 수 있다. 그리고 중력 방향을 기준으로 할 때, 뒤집힌 포즈로 제공된 표시 패널(DP)은 표시층(DL)이 중력 방향을 향하도록 배치될 수 있고, 연성 회로 기판(FPCB)이 정상 위치에 부착되어, 실시예에 따른 표시 장치(DD)가 제공될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 이상에서 설명한 본 발명의 실시예들은 서로 별개로 또는 조합되어 구현되는 것도 가능하다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치
DCB: 구동 회로 기판
COF: 칩 온 필름
FPCB: 연성 회로 기판
PXL: 화소
CHAS: 샤시부
RES: 레진부
DL: 표시층
OC: 오버 코트층
UFL: 외곽 필름층
200: 샤시 제공부
220: 가이드 지그
240: 전자석부
300: 레진 경화기

Claims (20)

  1. 발광 소자를 포함하는 표시층을 제공하는 단계;
    상기 표시층 상에 베이스 레진을 제공하는 단계;
    전자석부를 포함하는 샤시 제공부를 이용하여 샤시부를 제공하는 단계;
    상기 베이스 레진의 형상을 변형하여 레진부를 제공하는 단계; 및
    상기 샤시 제공부를 상기 표시층으로부터 이격시키는 단계; 를 포함하는, 표시 장치의 제조 방법.
  2. 제1 항에 있어서,
    상기 전자석부는 자성을 가지는 제1 상태 또는 자성을 가지지 않는 제2 상태로 제공될 수 있고,
    상기 샤시부를 제공하는 단계는, 상기 전자석부가 상기 제1 상태를 가지는 단계를 포함하고,
    상기 샤시 제공부를 상기 표시층으로부터 이격시키는 단계는, 상기 전자석부가 상기 제2 상태를 가지는 단계를 포함하는, 표시 장치의 제조 방법.
  3. 제1 항에 있어서,
    상기 레진부를 제공하는 단계는 상기 샤시부와 상기 베이스 레진이 서로 접촉하는 단계를 포함하는, 표시 장치의 제조 방법.
  4. 제3 항에 있어서,
    상기 샤시부와 상기 베이스 레진이 서로 접촉하는 단계는, 상기 전자석부의 자성의 세기를 변경하는 단계를 포함하는, 표시 장치의 제조 방법.
  5. 제2 항에 있어서,
    상기 레진부를 경화하는 단계; 를 더 포함하고,
    상기 경화하는 단계에서, 상기 전자석부는 상기 샤시부의 위치가 변경되지 않도록 상기 제1 상태를 가지는, 표시 장치의 제조 방법.
  6. 제1 항에 있어서,
    상기 표시층 상에, 칩 온 필름 및 연성 회로 기판을 제공하는 단계; 를 더 포함하고,
    상기 칩 온 필름의 일부는 상기 표시층과 연결되고, 상기 칩 온 필름의 또 다른 일부는 상기 연성 회로 기판과 연결되고,
    상기 베이스 레진을 제공하는 단계는, 상기 베이스 레진과 상기 칩 온 필름이 평면 상에서 볼 때 서로 중첩하는 단계를 포함하는, 표시 장치의 제조 방법.
  7. 제1 항에 있어서,
    상기 샤시부는 벤딩 영역을 포함하지 않는 플레이트 형상을 가지는, 표시 장치의 제조 방법.
  8. 제1 항에 있어서,
    상기 샤시부는 알루미늄 및 마그네슘을 포함하는, 표시 장치의 제조 방법.
  9. 제1 항에 있어서,
    상기 샤시부의 두께는 100
    Figure pat00004
    이하인, 표시 장치의 제조 방법.
  10. 제1 항에 있어서,
    상기 표시층 상에 오버 코트층 및 외곽 필름층을 제공하는 단계; 를 더 포함하고,
    상기 레진부는 평면 상에서 볼 때, 상기 외곽 필름층과 비중첩하는, 표시 장치의 제조 방법.
  11. 제1 항에 있어서,
    상기 샤시부의 일 표면과 상기 레진부의 일 표면은 서로 상보적으로 형성되는, 표시 장치의 제조 방법.
  12. 제6 항에 있어서,
    상기 표시층은 제1 영역 및 상기 제1 영역 외 영역인 제2 영역을 포함하고,
    상기 표시층은 평면 상에서 볼 때, 상기 제1 영역 내에서 상기 칩 온 필름, 상기 레진부, 상기 샤시부과 중첩하고, 상기 제2 영역 내에서 상기 칩 온 필름, 상기 레진부, 상기 샤시부과 중첩하지 않는, 표시 장치의 제조 방법.
  13. 제1 항에 있어서,
    상기 샤시 제공부는, 적어도 일부가 일 방향으로 연장하고 또 다른 적어도 일부가 타 방향으로 연장하는 가이드 지그를 더 포함하는, 표시 장치의 제조 방법.
  14. 제13 항에 있어서,
    상기 가이드 지그는 상기 샤시부의 일 방향으로의 움직임을 제한하는, 표시 장치의 제조 방법.
  15. 발광 소자를 포함하는 표시층을 제공하는 단계;
    가이드 지그 및 전자석부를 포함하는 샤시 제공부에 샤시부를 수용하고, 상기 샤시부 상에 베이스 레진을 제공하는 단계;
    상기 표시층을 상기 상기 베이스 레진과 인접하도록 중력 방향을 따라 이동시키고, 상기 베이스 레진의 형상을 변형하여, 레진부를 제공하는 단계; 및
    상기 표시층을 상기 샤시 제공부로부터 이격시키는 단계; 를 포함하는, 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 표시층 상에 오버 코트층 및 외곽 필름층을 제공하는 단계; 를 더 포함하고,
    상기 표시층을 상기 중력 방향을 따라 이동시킬 때, 상기 오버 코트층 및 상기 외곽 필름층은 상기 표시층에 비해 상기 샤시 제공부에 더 인접하는, 표시 장치의 제조 방법.
  17. 제15 항에 있어서,
    상기 표시층 상에, 칩 온 필름 및 연성 회로 기판을 제공하는 단계; 를 더 포함하고,
    상기 레진부를 제공하는 단계 이전에, 상기 베이스 레진과 상기 칩 온 필름은 서로 이격되는, 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 표시층을 상기 샤시 제공부로부터 이격시키는 단계 이전에 수행되는 단계로서, 상기 칩 온 필름을 상기 표시층의 배면 상에 가부착하는 단계를 더 포함하는, 표시 장치의 제조 방법.
  19. 제1 항 또는 제15 항에 따른 표시 장치의 제조 방법에 따라 제조된, 표시 장치.
  20. 복수의 사이드들을 포함하는 표시 장치로서,
    기판 상에 배치되고, 제1 영역 및 제2 영역을 포함하고, 발광 소자를 포함하는 표시층;
    상기 표시층 상에 배치된 외곽 필름층;
    상기 표시층에 제공되는 전기적 신호를 출력하는 연성 회로 기판;
    일단이 상기 제1 영역과 연결되고 타단이 상기 연성 회로 기판과 연결되는 칩 온 필름;
    상기 제1 영역에서 상기 칩 온 필름과 중첩하고 적어도 일부가 상기 외곽 필름층과 비중첩하는, 레진부; 및
    상기 제1 영역에서 상기 레진부와 중첩하고, 금속을 포함하고, 상기 복수의 사이드들 중 하나에 인접하여 배치된 샤시부; 를 포함하고,
    상기 샤시부는 벤딩 영역을 포함하지 않는 플레이트 형상을 가지는, 표시 장치.

KR1020210160428A 2021-11-19 2021-11-19 표시 장치의 제조 방법 및 이를 이용하여 제조된 표시 장치 KR20230074353A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210160428A KR20230074353A (ko) 2021-11-19 2021-11-19 표시 장치의 제조 방법 및 이를 이용하여 제조된 표시 장치
CN202210962863.1A CN116154047A (zh) 2021-11-19 2022-08-11 显示装置的制造方法及利用该制造方法制造的显示装置
US17/892,709 US11882663B2 (en) 2021-11-19 2022-08-22 Method of manufacturing display device and display device manufactured using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210160428A KR20230074353A (ko) 2021-11-19 2021-11-19 표시 장치의 제조 방법 및 이를 이용하여 제조된 표시 장치

Publications (1)

Publication Number Publication Date
KR20230074353A true KR20230074353A (ko) 2023-05-30

Family

ID=86358772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210160428A KR20230074353A (ko) 2021-11-19 2021-11-19 표시 장치의 제조 방법 및 이를 이용하여 제조된 표시 장치

Country Status (3)

Country Link
US (1) US11882663B2 (ko)
KR (1) KR20230074353A (ko)
CN (1) CN116154047A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000047209A (ja) 1998-07-28 2000-02-18 Hitachi Ltd 液晶表示装置
TWI228616B (en) 1999-11-30 2005-03-01 Samsung Electronics Co Ltd Liquid crystal display device
KR100640083B1 (ko) 1999-11-30 2006-10-31 삼성전자주식회사 액정표시장치
TWI313374B (en) 2005-10-21 2009-08-11 Innolux Display Corp Liquid crystal display device
KR102047225B1 (ko) 2012-11-30 2019-11-22 엘지디스플레이 주식회사 Ncp 타입 접착수단 및 이를 구비한 표시장치
KR20170064111A (ko) 2015-11-30 2017-06-09 엘지디스플레이 주식회사 패널 고정 부재 및 이를 갖는 디스플레이 장치
KR102009663B1 (ko) 2016-07-26 2019-10-21 삼성전자주식회사 디스플레이 장치의 결합 구조 및 디스플레이 장치
KR102613852B1 (ko) 2016-12-29 2023-12-15 엘지디스플레이 주식회사 플렉서블 표시장치
KR200490966Y1 (ko) 2018-06-05 2020-01-30 (주)인지디스플레이 디스플레이장치용 프론트 샤시
KR20210001050A (ko) * 2019-06-26 2021-01-06 삼성전자주식회사 디스플레이를 포함하는 전자 장치

Also Published As

Publication number Publication date
US11882663B2 (en) 2024-01-23
US20230164967A1 (en) 2023-05-25
CN116154047A (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
KR20220033578A (ko) 표시 장치
KR20220087668A (ko) 표시 장치 및 그의 제조 방법
KR20230074353A (ko) 표시 장치의 제조 방법 및 이를 이용하여 제조된 표시 장치
KR20230121201A (ko) 표시 장치 및 이의 제조 방법
KR20220125862A (ko) 표시 장치
KR20230127424A (ko) 표시 장치의 제조 방법 및 이를 이용하여 제조된 표시 장치
EP4235283A1 (en) Display device and manufacturing method thereof
US20230111396A1 (en) Display device
EP4227997A1 (en) Display device and method of fabricating the same
US20240097073A1 (en) Display device and method of manufacturing the same
US20230206836A1 (en) Display device
CN220627834U (zh) 显示装置
CN218632042U (zh) 显示装置
CN220585249U (zh) 显示装置
US20230154937A1 (en) Display device and method of fabricating the same
US20230163044A1 (en) Display device and manufacturing method for the same
KR20230013669A (ko) 표시 장치 및 그 제조 방법
KR20230127409A (ko) 표시 장치 및 그 제조 방법
KR20240018013A (ko) 표시 장치
KR20230139885A (ko) 표시 장치
KR20230174799A (ko) 표시 장치 및 이의 제조 방법
KR20230041911A (ko) 표시 장치
KR20230059882A (ko) 표시 장치 및 그 제조 방법
KR20230105711A (ko) 표시 장치
KR20230123570A (ko) 표시 장치 및 그 제조 방법