KR20220101700A - 발광 다이오드(led) 디바이스 및 조명 시스템을 위한 팬 아웃 구조 - Google Patents

발광 다이오드(led) 디바이스 및 조명 시스템을 위한 팬 아웃 구조 Download PDF

Info

Publication number
KR20220101700A
KR20220101700A KR1020227020667A KR20227020667A KR20220101700A KR 20220101700 A KR20220101700 A KR 20220101700A KR 1020227020667 A KR1020227020667 A KR 1020227020667A KR 20227020667 A KR20227020667 A KR 20227020667A KR 20220101700 A KR20220101700 A KR 20220101700A
Authority
KR
South Korea
Prior art keywords
carrier
silicon backplane
array
metal layer
led array
Prior art date
Application number
KR1020227020667A
Other languages
English (en)
Inventor
체 양 힌
아난타라만 바이디아나탄
스리니 반나
로날드 요하네스 본
Original Assignee
루미레즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/750,824 external-priority patent/US11631594B2/en
Application filed by 루미레즈 엘엘씨 filed Critical 루미레즈 엘엘씨
Publication of KR20220101700A publication Critical patent/KR20220101700A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92132—Sequential connecting processes the first connecting process involving a build-up interconnect
    • H01L2224/92133—Sequential connecting processes the first connecting process involving a build-up interconnect the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92132—Sequential connecting processes the first connecting process involving a build-up interconnect
    • H01L2224/92135—Sequential connecting processes the first connecting process involving a build-up interconnect the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Lighting Device Outwards From Vehicle And Optical Signal (AREA)

Abstract

시스템을 제조하는 방법들이 설명된다. 방법은 규소 백플레인을 캐리어에 부착시키는 단계 및 규소 백플레인이 매립된 기판을 포함하는 구조를 형성하기 위해 성형 물질이 규소 백플레인의 측 표면들을 둘러싸도록 규소 백플레인을 캐리어 상에 성형하는 단계를 포함한다. 구조는 캐리어에 대향하는 제1 표면, 캐리어에 인접한 제2 표면, 및 측 표면들을 갖는다. 적어도 하나의 비아가 성형 물질을 통해 형성되고 금속 물질로 채워진다. 금속 층은 구조의 제1 표면의 중심 영역 상에 형성된다. 재분배 층들이 금속 층에 인접하여 구조의 제1 표면 상에 형성된다.

Description

발광 다이오드(LED) 디바이스 및 조명 시스템을 위한 팬 아웃 구조
본 출원은, 2020년 1월 23일에 출원된 미국 정식 출원 번호 16/750,824, 2020년 2월 19일에 출원된 유럽 특허 출원 번호 20158288.9, 2019년 12월 20일에 출원된 미국 가출원 번호 62/951,601, 2019년 11월 19일에 출원된 미국 가출원 번호 62/937,629의 이익을 주장하며, 이에 이들의 내용은 본원에 참조로 포함된다.
정밀 제어 조명 응용들은 작은 어드레싱가능 발광 다이오드(LED) 조명 시스템들의 생산 및 제조를 필요로 할 수 있다. 그러한 시스템들의 더 작은 크기는 비통상적인 구성요소들 및 제조 프로세스들을 필요로 할 수 있다.
LED 조명 시스템들, 차량 헤드램프 시스템들 및 제조 방법들이 설명된다. LED 조명 시스템은 최상부 표면, 바닥 표면 및 측 표면들을 갖는 규소 백플레인, 및 규소 백플레인의 측 표면들을 둘러싸는 기판을 포함하고, 기판은 최상부 표면, 바닥 표면 및 측 표면들을 갖는다. 제1 재분배 층들은 규소 백플레인의 최상부 표면 및 기판의 최상부 표면 상에 제공된다. 제2 재분배 층들은 규소 백플레인의 바닥 표면 및 기판의 바닥 표면 상에 제공된다. 적어도 하나의 비아는 제1 재분배 층들과 제2 재분배 층들 사이에서 기판을 통해 연장되고 금속 물질로 채워진다.
첨부 도면들과 함께 예로서 주어지는 다음의 설명으로부터 더 세밀한 이해가 얻어질 수 있고, 도면들에서:
도 1a는 예시적인 LED 어레이의 상면도이고;
도 1b는 예시적인 LED 조명 시스템의 단면도이고;
도 1c는 도 1b의 예시적인 LED 조명 시스템의 상면도이고;
도 1d는 도 1b의 예시적인 LED 조명 시스템의 저면도이고;
도 2는 도 1b의 LED 조명 시스템을 포함하는 예시적인 응용 시스템의 단면도이고;
도 3은 도 1b의 LED 조명 시스템을 포함하는 예시적인 차량 헤드램프 시스템의 도면이고;
도 4는 다른 예시적인 차량 헤드램프 시스템의 도면이고;
도 5는 LED 조명 시스템, 예컨대, 도 1b의 LED 조명 시스템을 제조하는 예시적인 방법의 흐름도이고;
도 6a, 6b, 6c, 6d, 6e, 6f, 6g, 6h, 6i 및 6j는 제조 방법의 다양한 스테이지들에서의 LED 조명 시스템의 단면도들이고;
도 7은 도 6e의 LED 조명 시스템의 바닥 표면을 나타내는 저면도이다.
상이한 광 조명 시스템들 및/또는 발광 다이오드("LED") 구현들의 예들이 첨부 도면들을 참조하여 이하에서 더 완전히 설명될 것이다. 이러한 예들은 상호 배타적이지 않으며, 일 예에서 발견된 특징들은 추가적인 구현들을 달성하기 위해 하나 이상의 다른 예에서 발견된 특징들과 조합될 수 있다. 이에 따라, 첨부 도면들에 도시된 예들은 단지 예시적인 목적들을 위해 제공되고 그들은 본 개시내용을 어떤 방식으로든 제한하도록 의도된 것이 아니라는 것이 이해될 것이다. 전체에 걸쳐서 유사한 번호들은 유사한 요소들을 지칭한다.
다양한 요소들을 설명하기 위해 제1, 제2, 제3 등의 용어들이 본원에서 사용될 수 있지만, 이러한 요소들은 이러한 용어들에 의해 제한되어서는 안 된다는 점이 이해될 것이다. 이러한 용어들은 하나의 요소를 다른 요소와 구별하는 데 사용될 수 있다. 예를 들어, 본 발명의 범위로부터 벗어나지 않고, 제1 요소는 제2 요소로 명명될 수 있고 제2 요소는 제1 요소로 명명될 수 있다. 본원에 사용되는 바와 같이, "및/또는"이라는 용어는 연관된 열거된 항목들 중 하나 이상의 항목의 임의의 그리고 모든 조합들을 포함할 수 있다.
한 요소, 예컨대, 층, 영역 또는 기판이 다른 요소 "상에" 있거나 다른 요소 "상으로" 연장되는 것으로 언급될 때, 한 요소가 다른 요소 상에 직접 있거나 다른 요소 상으로 직접 연장될 수 있거나 개재 요소들이 또한 존재할 수 있다는 것이 이해될 것이다. 반대로, 한 요소가 다른 요소 "상에 직접" 있거나 다른 요소 "상으로 직접" 연장되는 것으로 언급될 때, 개재 요소들이 존재하지 않을 수 있다. 한 요소가 다른 요소에 "연결" 또는 "결합"되는 것으로 언급될 때, 한 요소가 다른 요소에 직접 연결 또는 결합될 수 있고/있거나 하나 이상의 개재 요소를 통해 다른 요소에 연결 또는 결합될 수 있다는 것이 또한 이해될 것이다. 반대로, 한 요소가 다른 요소에 "직접 연결" 또는 "직접 결합"되는 것으로 언급될 때, 한 요소와 다른 요소 사이에 개재 요소들이 존재하지 않는다. 이러한 용어들은 도면들에 도시된 임의의 배향 외에 요소의 상이한 배향들을 포함하도록 의도된다는 것이 이해될 것이다.
상대적 용어들, 예컨대, "아래", "위", "상부", "하부", "수평" 또는 "수직"이, 도면들에 예시된 바와 같이 한 요소, 층, 또는 영역과 다른 요소, 층, 또는 영역의 관계를 설명하기 위해 본원에서 사용될 수 있다. 이러한 용어들은 도면들에 도시된 배향 외에 디바이스의 상이한 배향들을 포함하도록 의도된다는 것이 이해될 것이다.
또한, LED들, LED 어레이들, 전기 구성요소들 및/또는 전자 구성요소들이 하나, 둘 또는 그 초과의 전자 보드들 상에 수납되는지 여부는 또한, 설계 제약들 및/또는 응용에 따를 수 있다.
반도체 발광 디바이스들(LED들) 또는 광 전력 방출 디바이스들, 예컨대, 자외선(UV) 또는 적외선(IR) 광 전력을 방출하는 디바이스들은 현재 이용가능한 가장 효율적인 광원들 중 하나이다. 이러한 디바이스들(이하, "LED들")은 발광 다이오드들, 공진 공동 발광 다이오드들, 수직 공동 레이저 다이오드들, 측면 발광 레이저들 등을 포함할 수 있다. 예를 들어, 이들의 소형 크기 및 더 낮은 전력 요건들로 인해, LED들은 많은 상이한 응용들에 대해 매력적인 후보들일 수 있다. 예를 들어, 이들은 휴대용 배터리-전력공급형 디바이스들, 예컨대, 카메라들 및 휴대폰들에 대한 광원들(예를 들어, 플래시 광들 및 카메라 플래시들)로서 사용될 수 있다. 이들은 또한, 예를 들어, 자동차 조명, 헤드업 디스플레이(HUD) 조명, 원예 조명, 거리 조명, 비디오용 토치, 일반 조명(예를 들어, 가정, 상점, 사무실 및 스튜디오 조명, 극장/무대 조명 및 건축 조명), 증강 현실(AR) 조명, 가상 현실(VR) 조명, 디스플레이용 백라이트들로서, 그리고 IR 분광법에 사용될 수 있다. 단일 LED는 백열 광원보다 덜 밝은 광을 제공할 수 있으므로, (모놀리식 LED 어레이들, 마이크로 LED 어레이들 등과 같은) LED들의 어레이들 또는 다중 접합 디바이스들이, 더 많은 밝기가 희망되거나 요구되는 응용들에 사용될 수 있다.
도 1a는 예시적인 LED 어레이(102)의 상면도이다. 도 1a에 예시된 예에서, LED 어레이(102)는 이미터들(120)의 어레이이다. LED 어레이들은 임의의 응용, 예컨대, LED 어레이 이미터들의 정밀 제어를 요구하는 응용을 위해 사용될 수 있다. LED 어레이(102)의 이미터들(120)은 개별적으로 어드레싱가능할 수 있거나 그룹들/하위세트들로 어드레싱가능할 수 있다.
LED 어레이(102)의 3x3 부분의 분해도가 도 1a에 또한 도시된다. 3x3 부분 분해도에 도시된 바와 같이, LED 어레이(102)는 각각 폭(w1)을 갖는 이미터들(120)을 포함할 수 있다. 실시예들에서, 폭(w1)은 대략 100 ㎛ 이하(예를 들어, 40 ㎛)일 수 있다. 이미터들(120) 사이의 레인들(122)은 폭(w2)일 수 있다. 실시예들에서, 폭(w2)은 대략 20 ㎛ 이하(예를 들어, 5 ㎛)일 수 있다. 레인들(122)은 인접한 이미터들 사이에 에어 갭을 제공할 수 있거나 다른 물질을 포함할 수 있다. 하나의 이미터(120)의 중심으로부터 인접한 이미터(120)의 중심까지의 거리(d1)는 대략 120 ㎛ 이하(예를 들어, 45 ㎛)일 수 있다. 본원에 제공된 폭들 및 거리들은 단지 예들이고 실제 폭들 및/또는 치수들은 다양할 수 있다는 것이 이해될 것이다.
대칭 매트릭스로 배열된 직사각형 이미터들이 도 1a에 도시되어 있지만, 임의의 형상 및 배열의 이미터들이, 본원에 설명된 실시예들에 적용될 수 있다는 것이 이해될 것이다. 예를 들어, 도 1a의 LED 어레이(102)는 임의의 적용가능한 배열, 예컨대, 200x100 매트릭스, 대칭 매트릭스, 비대칭 매트릭스 등으로 20,000개 초과의 이미터들을 포함할 수 있다. 또한, 이미터들, 매트릭스들 및/또는 보드들의 다수의 세트들이, 본원에 설명된 실시예들을 구현하기 위해 임의의 적용가능한 포맷으로 배열될 수 있다는 것이 이해될 것이다.
위에서 언급된 바와 같이, LED 어레이들, 예컨대, LED 어레이(102)는 최대 20,000개 이상의 이미터들을 포함할 수 있다. 그러한 어레이들은 90 ㎟ 이상의 표면적을 가질 수 있고, 이들에 전력을 공급하기 위해 상당한 전력, 예컨대, 60 와트 이상을 요구할 수 있다. 이와 같은 LED 어레이는 마이크로 LED 어레이 또는 간단히 마이크로 LED로 지칭될 수 있다. 마이크로 LED는 기판 상에 제공된 개별 이미터들의 어레이를 포함할 수 있거나, 이미터들을 형성하는 세그먼트들로 분할된 단일의 규소 웨이퍼 또는 다이일 수 있다. 후자의 유형의 마이크로 LED는 모놀리식 LED로 지칭될 수 있다.
어레이의 개별 LED들을 개별적으로 구동 또는 제어하기 위해, 규소 백플레인이 LED 어레이에 매우 근접하여 제공될 수 있고 작동 동안 극히 뜨거워질 수 있다. 이에 따라, 그러한 디바이스들에 대해 열 소산이 난제일 수 있다. 반도체 디바이스들을 위한 열 소산에 대해 일부 해결책들이 알려져 있지만, 그러한 해결책들은 종종, 디바이스의 최상부를 통해 열을 소산시키는 구조들을 포함한다. 그러나, 광 방출로 인해, LED 어레이들, 예컨대, 도 1a의 LED 어레이(102)는 디바이스의 최상부를 통해 열을 소산시키지 못할 수 있다.
추가적으로, LED 어레이들, 예컨대, LED 어레이(102)는, 구동기들, 제어기들 및 다른 회로들을 형성할 수 있는 수동 소자들, 예컨대, 레지스터들 및 커패시터들을 포함할 수 있는 응용들, 예컨대, 차량 헤드램프 시스템들에서 사용될 수 있다. 적어도 일부의 수동 소자들을 LED 어레이와 함께 패키징하는 것이 바람직할 수 있다.
본원에 설명된 실시예들은, 하나 이상의 수동 소자를 수용할 수 있고 규소 백플레인 및 LED 어레이에 의해 생성된 열의 소산을 가능하게 할 수 있는 로우 프로파일 LED 어레이 패키지를 제공할 수 있다.
도 1b는 예시적인 LED 조명 시스템(100)의 단면도의 도면이다. 도 1b에 예시된 예에서, LED 조명 시스템(100)은 규소 백플레인(104)을 포함한다. 규소 백플레인(104)은 최상부 표면(101), 바닥 표면(103) 및 측 표면들(105)을 갖는다. 규소 백플레인(104)의 측 표면들(105)은 성형 물질로 형성된 기판(106)에 의해 둘러싸인다. 기판(106)은 최상부 표면(107), 바닥 표면(109) 및 측 표면들(190)을 갖는다. 규소 백플레인(104)의 바닥 표면(103) 및 기판(106)의 바닥 표면(109) 상에 하나 이상의 금속 층(110) 또는 재분배 층(RDL)(도 6e의 대안적인 실시예에 도시됨)이 제공된다. RDL(117)은 기판(106)의 최상부 표면(107) 및 규소 백플레인(104)의 최상부 표면(101)의 적어도 부분 상에 형성될 수 있다. 도 1b에 예시된 예에서, RDL(117)은 유전체 물질(116) 및 단일 금속 층(112)의 2개의 층들(116a 및 116b)을 포함한다. 하나 이상의 비아(108)가 기판(106)을 통해 연장될 수 있고 금속 물질로 채워질 수 있다. 따라서, 비아들은 규소 백플레인(104), RDL(117) 및 금속화/RDL(110) 사이에 연속적인 전기적 연결을 형성할 수 있다. LED 어레이, 예컨대, 도 1a의 LED 어레이(102)는 규소 백플레인(104)의 최상부 표면(101) 상에 제공될 수 있고 그에 금속 커넥터들(도 1b에 도시되지 않음)의 어레이를 통해 전기적으로 결합될 수 있다. 실시예들에서, 전자 구성요소들(114)은 RDL(117) 상에 제공될 수 있고 금속 층(112)을 통해 LED 조명 시스템(100)에 전기적으로 결합될 수 있다.
LED 어레이(102)는 도 1a와 관련하여 위에서 설명된 바와 같은 마이크로 LED일 수 있다. LED 어레이(102)는 깊이(d1)를 가질 수 있다. 실시예들에서, 깊이(d1)는, 예를 들어, 5 내지 250 ㎛일 수 있다.
규소 백플레인(104)은 LED 어레이(102)의 이미터들에 개별적으로 어드레싱가능한 연결들을 이루는 회로 및 커넥터들을 포함할 수 있다. 실시예들에서, 규소 백플레인은 상보형 금속 산화물 반도체(CMOS) 집적 회로일 수 있고, 이는 실시예들에서 주문형 집적 회로(ASIC)일 수 있다. 규소 백플레인(104)은 깊이(d3)를 가질 수 있다. 실시예들에서, 깊이(d3)는, 예를 들어, 100 ㎛ 내지 1 mm일 수 있다.
규소 백플레인(104), 기판(106), 금속화/RDL(110), RDL(117) 및 비아들(108)로 구성된 구조는 깊이(d2)를 가질 수 있다. 실시예들에서, 깊이(d2)는, 예를 들어, 100 ㎛ 내지 1 mm일 수 있다. 규소 백플레인(104)이 기판 내에 집적되고, LED 어레이(102)가 규소 백플레인(104)의 최상부 상에 제공되기 때문에, LED 조명 시스템(100)은 이러한 요소들 중 하나 이상을 수직으로 적층하는 시스템들에 비해 더 낮은 프로파일을 가질 수 있다.
도 1b에 예시된 예에서, RDL(117)은 유전체 물질(116) 및 단일 금속 층(112)의 2개의 층들(116a 및 116b)을 포함한다. 유전체 물질(116)의 2개의 층들 중 제1 층(116a)은 기판(106)의 최상부 표면(107) 및 규소 백플레인(104)의 최상부 표면(101)의 적어도 부분 상에 있을 수 있다. 금속 층(112)은, 예컨대, 구리 도금 및 구리 식각에 의해, 유전체 물질(116)의 제1 층(116a) 상에 패터닝될 수 있다. 유전체 물질(116)의 제2 층(116b)은 유전체 물질(116)의 제1 층(116a)의 노출된 부분들 및 패터닝된 금속 층(112)의 최상부 상에 있을 수 있다. 유전체 물질의 2개의 층들 및 금속의 단일 층으로 이루어진 RDL이 도 1b에 도시되어 있지만, 관련 기술분야의 통상의 기술자는 RDL(117)이 설계 제약들에 따라, 유전체 물질의 더 많거나 더 적은 층들 및/또는 더 많은 금속 층들을 포함할 수 있다는 것을 인식할 것이다. 유전체 물질(116)은 임의의 적합한 유전체 물질일 수 있다. 실시예들에서, 유전체 물질은 중합체 유전체 물질, 예컨대, 폴리이미드일 수 있다.
RDL(117)은 규소 백플레인(104)의 주변 영역으로부터 기판(106)의 측 표면들(190)을 향해 연장될 수 있다. 이는, 중심 영역에서 규소 백플레인(104)의 최상부 표면(101)에 부착된 LED 어레이(102)를 수용하는 것, 및 LED 조명 시스템(100)을 LED 조명 시스템(100)의 중심의 가장 높은 열 영역들로부터 먼 영역들로 더 절연할 수 있는 유전체 물질들을 포함함으로써 열 소산을 돕는 것 둘 다를 할 수 있다. 금속 층(112)은 본드 패드들을 형성하기 위해 유전체 물질(116)로부터 노출되는 부분들을 가질 수 있다. 금속 층(112)은 규소 백플레인(104)의 주변 영역과 본드 패드들 사이에 연속적인 전기적 연결을 생성하기 위해 그들 사이에 연장되는 부분들을 포함할 수 있다. 본드 패드들은 LED 조명 시스템(100)의 최상부 표면과 바닥 표면 사이에 연속적인 전기적 연결을 생성하기 위해 비아들(108)에 전기적으로 결합될 수 있다. 본드 패드들은 기판의 주변 영역에 배치되거나, (예를 들어, 도 1c에 도시된 바와 같이) 어레이로부터 이격되지만 어레이에 더 가깝게 배치될 수 있다.
금속화/RDL(110)은 다수의 상이한 방식들로 형성될 수 있다. 도 1b에 예시된 예에서, 금속화/RDL(110)은 중심 영역에서 규소 백플레인(104)의 바닥 표면(103)에 전기적으로 그리고 열적으로 결합되는 제1 부분 및 규소 백플레인(104)의 주변 영역으로부터 기판(106)의 측 표면들(190)을 향해 팬 아웃되는 제2 부분들을 포함하는 금속 층이다. 실시예들에서 제1 부분 및 제2 부분들은 서로 전기적으로 절연될 수 있다. 도 1b에서 보이지는 않지만, 제2 부분들은 규소 백플레인(104)으로부터 연장될 수 있고 본드 패드들에서 개별 비아들(108)과 결합될 수 있고, 규소 백플레인(104)을 최상부 표면 상의 금속 층(112)에 전기적으로 결합시킬 수 있다. 금속 층(110)의 제1 및 제2 부분들 양쪽 모두는, 예컨대, 납땜에 의해 외부 회로 보드(도시되지 않음)에 결합될 수 있다. 이는 LED 조명 시스템(100)과 외부 회로 보드 사이의 직접 연결을 가능하게 할 수 있고, 이는 LED 조명 시스템의 바닥을 통한 개선된 열 싱킹을 제공한다. 추가적으로, 이 구조는 규소 백플레인(104), LED 어레이(102), 기판(106) 상의 수동 구성요소들(114) 및 외부 회로 보드 상의 임의의 전자 구성요소들 사이의 통신을 가능하게 할 수 있다.
도 6e 및 7과 관련하여 나중에 더 상세히 설명될 다른 예에서, 금속화/RDL(110)은 금속 층과 RDL의 조합일 수 있다. 도 1b에 예시된 실시예에서와 같이, 금속 층은 중심 영역에서 규소 백플레인(104)의 바닥 표면(103)에 전기적으로 그리고 열적으로 결합될 수 있다. 그러나, 팬 아웃은 금속 층 대신에 RDL을 사용하여 달성될 수 있다. 그러한 실시예들에서, LED 조명 디바이스(100)는 최상부 및 바닥 표면들 양쪽 모두 상에 RDL을 가질 수 있다.
두 경우들 모두에서, 금속화/RDL(110)은 통상적인 규소 디바이스 패키지들에 비해 얇은 구조일 수 있고, 통상적인 규소 디바이스 패키지들보다 상당히 적은 유전체 물질을 포함할 수 있다. 예를 들어, 도 1b에 도시된 실시예에서의 금속 층(100)은 단일 금속 층일 수 있고, RDL은 가능한 한 적은 유전체 층들을 포함할 수 있다. 이는 그러한 패키지들에서의 열 소산의 효율을 증가시킬 수 있고 상당한 열을 방출할 수 있는 마이크로 LED들 및 CMOS 백플레인들을 위한 패키징을 가능하게 할 수 있다.
도 1b에 예시된 LED 조명 시스템(100)에서, 규소 백플레인(104)의 최상부 표면(101) 및 기판(106)의 최상부 표면(107)은 동일 평면 상에 있다. 유사하게, 규소 백플레인(104)의 바닥 표면(103) 및 기판(106)의 바닥 표면(109)은 동일 평면 상에 있다. 이 배열은 가능한 가장 얇은 패키징 및 제조의 용이함을 허용할 수 있다. 그러나, 관련 기술분야의 통상의 기술자는, 기판(106)이 성형되기 때문에, 예를 들어, 전자 구성요소들(114)을 LED 조명 시스템(100)의 고열 영역들로부터 더 멀리 떨어뜨리기 위해 기판이, 규소 백플레인(104)의 최상부 표면(101)보다 더 높은 최상부 표면(107)을 갖는 경우와 같이 기판(106)이 임의의 형상을 취할 수 있다는 것을 인식할 것이다. 따라서, 실시예들에서, 이러한 표면들은 동일 평면 상에 있지 않을 수 있다.
도 1c는 도 1b의 예시적인 LED 조명 시스템(100)의 최상부 표면(130)을 도시하는 상면도이다. 도 1c에 예시된 예에서, LED 조명 시스템의 최상부 표면(130)은 RDL(117)의 유전체 물질(116)의 최상부 층(116b)을 포함한다. 전자 구성요소들(114)은 RDL의 금속(112)에 전기적으로 결합되고 유전체 물질(116)로부터 노출된다. 실시예들에서, 전자 구성요소(114)는 금속(112)의 모든 영역들에 전기적으로 결합되지 않을 수 있고, 따라서, 최상부 표면(130)은, 실시예들에서, 유전체 물질(116)로부터 노출된 금속(112)의 일부 영역들을 또한 포함할 수 있다. 규소 백플레인(104)의 적어도 부분의 최상부 표면은 도 1c에 도시되고, LED 어레이(102) 또는 유전체 물질(116)에 의해 커버되지 않은, 규소 백플레인(104)의 최상부 표면의 부분을 포함한다. LED 어레이(102)의 최상부 표면은 또한, 규소 백플레인(104)의 최상부 표면 상에 장착된 것으로 도시된다.
도 1c에 도시된 바와 같이, LED 조명 시스템(100)은 길이(l1) 및 폭(w1)을 갖는다. 실시예들에서, 길이(l1)는 대략 20 mm일 수 있고 폭(w1)은 대략 15 mm일 수 있다. 규소 백플레인(104)은 길이(l2) 및 폭(w2)을 가질 수 있다. 실시예들에서, 길이(l2)는 대략 15.5 mm일 수 있고 폭(w2)은 대략 6.5 mm일 수 있다. LED 어레이(102)는 길이(l3) 및 폭(w3)을 가질 수 있다. 실시예들에서, 길이(l3)는 대략 11 mm일 수 있고 폭(w3)은 대략 4.4 mm일 수 있다.
이러한 예시적인 치수들을 감안하면, 비교적 큰 표면적(상기 예에서 300 ㎟)을 갖는 LED 어레이 패키지가 제공될 수 있고 여기서 비교적 많은 양의 표면적이 LED 어레이(상기 예에서 대략 100 ㎟의 표면적을 가짐)에 의해 점유되지 않는다. 이에 따라, 이러한 설계는 LED 어레이 패키지 상에 전자 구성요소들의 부착을 위한 충분한 공간을 제공한다.
도 1d는 도 1b의 예시적인 LED 조명 시스템(100)의 바닥 표면(140)을 도시하는 저면도이다. 도 1d에 예시된 예에서, 바닥 표면(140)은 기판(106)의 영역들 및, 성형 물질(106)로부터 노출되는, 그에 결합된 땜납 패드들 또는 금속(110)의 영역들을 포함한다. 실시예들에서, 기판의 일부 영역들은 금속화 및/또는 규소 백플레인과 본드 패드들을 상호연결하는 RDL의 부분들에 의해 커버될 수 있지만, 이들은 도 1d에 도시되지 않는다. 일부 실시예들에서, 상호연결하는 금속 영역들 및/또는 RDL은 유전체 물질 또는 다른 캡슐화 또는 보호 물질(도 1d에 도시되지 않음)에 의해 커버될 수 있다.
도 2는 도 1b의 LED 조명 시스템(100)을 포함하는 응용 시스템(200)의 단면도이다. 응용 시스템(200)은 다수의 본드 패드들(152)을 갖는 회로 보드(150)를 포함할 수 있다. 도 2에 예시된 예에서, LED 조명 시스템(100)의 RDL/금속화(110)의 노출된 금속 영역들/본드 패드들은 회로 보드(150)의 본드 패드들(152)에 직접 본딩된다. 위에서 언급된 바와 같이, 규소 백플레인(104)의 바닥 표면 상의 금속 층(110)과 회로 보드(150) 사이의 직접 본딩은 LED 조명 시스템(100)의 최상부(또는 다른 곳) 위에 추가적인 열 소산 구조들을 필요로 하지 않고 열 싱킹 목적을 위해 LED 조명 시스템(100)으로부터 회로 보드(150)로의 효율적인 열 전달을 가능하게 하는데, 추가적인 열 소산 구조들은, 예를 들어, 그렇지 않으면 LED 어레이(102)로부터의 광 방출을 차단할 수 있다. 회로 보드(150)는 특정 응용들, 예컨대, 차량 조명 또는 플래시 응용들에서 사용되는 더 큰 시스템의 일부일 수 있다(예시적인 차량 조명 시스템들은 도 3 및 4와 관련하여 아래에 설명된다). 그러한 시스템들에서, 응용에서 사용되는 수동 구성요소들 중 일부는 구성요소들(114)일 수 있고, 회로 보드(150)로의 부착 전에 LED 조명 시스템(100) 상에 직접 제공될 수 있다. 회로 보드(150)는 열 싱크에 추가하여 더 큰 시스템에 필요한 다른 회로 요소들을 포함할 수 있다. RDL(117), RDL/금속화(110) 및 비아들(108)은 구성요소들(114), 규소 백플레인(104) 및 회로 보드(150) 사이에 연속적인 전기적 연결을 제공할 수 있다.
도 3은 도 1b의 LED 조명 시스템(100)을 포함할 수 있는 예시적인 차량 헤드램프 시스템(300)의 도면이다. 도 3에 예시된 예시적인 차량 헤드램프 시스템(300)은 전력 선들(302), 데이터 버스(304), 입력 필터 및 보호 모듈(306), 버스 송수신기(308), 센서 모듈(310), LED 직류 대 직류(DC/DC) 모듈(312), 논리 로우 드롭아웃(LDO) 모듈(314), 마이크로 제어기(316) 및 능동 헤드램프(318)를 포함한다. 실시예들에서, 능동 헤드램프(318)는 LED 조명 시스템, 예컨대, 도 1b의 LED 조명 시스템(100)을 포함할 수 있다. 위에서 언급된 바와 같이, LED 조명 시스템(100)은 도 3에 예시된 모듈들 중 하나, 그 초과, 또는 전부가 LED 조명 시스템(100)의 최상부 표면 상에 수용될 수 있도록 기판의 최상부 표면 상에 충분한 공간 및 본드 패드들을 제공한다. LED 조명 시스템(100)의 최상부 표면 상에 제공되지 않은 모듈들은 (도 2에 도시된 바와 같이) 회로 보드(150) 상에 제공될 수 있다. 일부 실시예들에서, 차량 조명 시스템(300)의 모듈들 중 일부 또는 전부의 모듈들의 일부 전자 구성요소들은 LED 조명 시스템(100)의 최상부 표면 상에 수용될 수 있고 일부는 회로 보드(150) 상에 제공될 수 있다(도 2에 도시됨).
전력 선들(302)은 차량으로부터 전력을 수신하는 입력들을 가질 수 있고, 데이터 버스(304)는 차량과 차량 헤드램프 시스템(300) 사이에서 데이터가 교환될 수 있는 입력들/출력들을 가질 수 있다. 예를 들어, 차량 헤드램프 시스템(300)은 차량 내의 다른 위치들로부터의 명령들, 예컨대, 방향 지시등을 켜거나 헤드램프들을 켜라는 명령들을 수신할 수 있고, 원하는 경우 차량 내의 다른 위치들에 피드백을 전송할 수 있다. 센서 모듈(310)은 데이터 버스(304)에 통신가능하게 결합될 수 있고, 예를 들어, 환경 조건들(예를 들어, 하루 중 시간, 비, 안개, 또는 주변 광 레벨들), 차량 상태(예를 들어, 주차됨, 이동 중, 이동 속도, 또는 이동 방향), 및 다른 물체들(예를 들어, 차량들 또는 보행자들)의 존재/위치와 관련된 추가적인 데이터를 차량 헤드램프 시스템(300) 또는 차량 내의 다른 위치들에 제공할 수 있다. 차량 데이터 버스에 통신가능하게 결합된 임의의 차량 제어기와 별개인 헤드램프 제어기가 또한, 차량 헤드램프 시스템(300)에 포함될 수 있다. 도 3에서, 헤드램프 제어기는 마이크로 제어기, 예컨대, 마이크로 제어기(μc)(316)일 수 있다. 마이크로 제어기(316)는 데이터 버스(304)에 통신가능하게 결합될 수 있다.
입력 필터 및 보호 모듈(306)은 전력 선들(302)에 전기적으로 결합될 수 있고, 예를 들어, 전도 방출들을 감소시키고 전력 내성을 제공하기 위해 다양한 필터들을 지원할 수 있다. 추가적으로, 입력 필터 및 보호 모듈(306)은 정전기 방전(ESD) 보호, 로드 덤프 보호, 교류발전기 필드 감쇠 보호, 및/또는 역극성 보호를 제공할 수 있다.
LED DC/DC 모듈(312)은, 필터링된 전력을 수신하고 능동 헤드램프(318)의 LED 어레이의 LED들에 전력을 공급하기 위한 구동 전류를 제공하기 위해 필터 및 보호 모듈(306)과 능동 헤드램프(318) 사이에 결합될 수 있다. LED DC/DC 모듈(312)은 대략 13.2 볼트의 공칭 전압으로 7 내지 18 볼트의 입력 전압, 및 (예를 들어, 로드, 온도 또는 다른 인자들로 인한 인자 또는 국부 교정 및 작동 조건 조정들에 의해 결정되는 바와 같이) LED 어레이에 대한 최대 전압보다 약간 더 높을 수 있는(예를 들어, 0.3 볼트) 출력 전압을 가질 수 있다.
로직 LDO 모듈(314)은 필터링된 전력을 수신하기 위해 입력 필터 및 보호 모듈(306)에 결합될 수 있다. 로직 LDO 모듈(314)은 또한, 마이크로 제어기(314) 및/또는 능동 헤드램프(318)의 규소 백플레인(예를 들어, CMOS 로직)에 전력을 제공하기 위해 마이크로 제어기(314) 및 능동 헤드램프(318)에 결합될 수 있다.
버스 송수신기(308)는, 예를 들어, 만능 비동기 송수신기(UART) 또는 직렬 주변장치 인터페이스(SPI) 인터페이스를 가질 수 있고, 마이크로 제어기(316)에 결합될 수 있다. 마이크로 제어기(316)는 센서 모듈(310)로부터의 데이터에 기초하여 또는 이를 포함하는 차량 입력을 변환할 수 있다. 변환된 차량 입력은 능동 헤드램프 모듈(318)의 이미지 버퍼로 전달가능한 비디오 신호를 포함할 수 있다. 추가적으로, 마이크로 제어기(316)는 디폴트 이미지 프레임들을 로딩하고, 시동 동안 개방/단락 픽셀들에 대해 시험할 수 있다. 실시예들에서, SPI 인터페이스는 CMOS에서 이미지 버퍼를 로딩할 수 있다. 이미지 프레임들은 풀 프레임, 차동 또는 부분 프레임들일 수 있다. 마이크로 제어기(316)의 다른 특징들은 로직 LDO 출력뿐만 아니라, 다이 온도를 포함해, CMOS 상태의 제어 인터페이스 모니터링을 포함할 수 있다. 실시예들에서, LED DC/DC 출력은 헤드룸을 최소화하도록 동적으로 제어될 수 있다. 이미지 프레임 데이터를 제공하는 것에 추가적으로, 다른 헤드램프 기능들, 예컨대, 사이드 마커 또는 방향 지시등과 함께 상보적 사용 및/또는 주간 주행등들의 활성화가 또한 제어될 수 있다.
도 4는 다른 예시적인 차량 헤드램프 시스템(400)의 도면이다. 도 4에 예시된 예시적인 차량 헤드램프 시스템(400)은 응용 플랫폼(402), 2개의 LED 조명 시스템들(406 및 408), 및 광학계들(410 및 412)을 포함한다. 2개의 LED 조명 시스템들(406 및 408)은 LED 조명 시스템들, 예컨대, 도 1b의 LED 조명 시스템(100)일 수 있거나, LED 조명 시스템(100)에 더해 도 3의 차량 헤드램프 시스템(300)의 다른 모듈들 중 전부의 일부를 포함할 수 있다. 후자의 실시예에서, LED 조명 시스템들(406 및 408)은 차량 헤드램프 하위시스템들일 수 있다.
LED 조명 시스템(408)은 (도 4에서 화살표들(414a 및 414b) 사이에 도시된) 광 빔들(414)을 방출할 수 있다. LED 조명 시스템(406)은 (도 4에서 화살표들(416a 및 416b) 사이에 도시된) 광 빔들(416)을 방출할 수 있다. 도 4에 도시된 실시예에서, 2차 광학계(410)는 LED 조명 시스템(408)에 인접하고, LED 조명 시스템(408)으로부터 방출된 광은 2차 광학계(410)를 통과한다. 유사하게, 2차 광학계(412)는 LED 조명 시스템(412)에 인접하고, LED 조명 시스템(412)으로부터 방출된 광은 2차 광학계(412)를 통과한다. 대안적인 실시예들에서, 2차 광학계들(410/412)은 차량 헤드램프 시스템에 제공되지 않는다.
포함되는 경우, 2차 광학계들(410/412)은 하나 이상의 광 가이드일 수 있거나 이를 포함할 수 있다. 하나 이상의 광 가이드는 에지형(edge lit)일 수 있거나, 광 가이드의 내부 에지를 한정하는 내부 개구부를 가질 수 있다. LED 조명 시스템들(408 및 406)(또는 차량 헤드램프 하위시스템의 능동 헤드램프)은, 이들이 하나 이상의 광 가이드의 내부 에지(내부 개구부 광 가이드) 또는 외부 에지(에지형 광 가이드) 내로 광을 주입하도록 하나 이상의 광 가이드의 내부 개구부들에 삽입될 수 있다. 실시예들에서, 하나 이상의 광 가이드는 LED 조명 시스템들(408 및 406)에 의해 방출된 광을 원하는 방식으로, 예컨대, 예를 들어, 기울기, 챔퍼링된 분포, 좁은 분포, 넓은 분포 또는 각도 분포로 성형할 수 있다.
응용 플랫폼(402)은 도 3의 전력 선들(302) 및 데이터 버스(304) 중 하나 이상 또는 일부를 포함할 수 있는 선들(404)을 통해 LED 조명 시스템들(406 및/또는 408)에 전력 및/또는 데이터를 제공할 수 있다. 하나 이상의 센서(시스템(300)의 센서들 또는 다른 추가적인 센서들일 수 있음)는 응용 플랫폼(402)의 하우징의 내부 또는 외부에 있을 수 있다. 대안적으로 또는 추가로, 도 3의 예시적인 LED 조명 시스템(300)에 도시된 바와 같이, 각각의 LED 조명 시스템(408 및 406)은 그 자신의 센서 모듈, 연결 및 제어 모듈, 전력 모듈, 및/또는 LED 어레이를 포함할 수 있다.
실시예들에서, 차량 헤드램프 시스템(400)은, 조향가능한 광을 제공하기 위해 LED들이 선택적으로 활성화될 수 있는, 조향가능한 광 빔들을 갖는 자동차를 나타낼 수 있다. 예를 들어, LED들의 어레이(예를 들어, LED 어레이(102))는 도로의 선택된 섹션들만을 조명하거나 형상 또는 패턴을 한정하거나 투영하는 데 사용될 수 있다. 예시적인 실시예에서, LED 시스템들(406 및 408) 내의 적외선 카메라들 또는 검출기 픽셀들은 조명을 필요로 하는 장면(예를 들어, 도로 또는 횡단보도)의 부분들을 식별하는 센서들(예를 들어, 도 3의 센서 모듈(310)의 센서들과 유사함)일 수 있다.
도 5는 LED 조명 시스템, 예컨대, 도 1b의 LED 조명 시스템(100)을 제조하는 예시적인 방법(500)의 흐름도이다. 도 6a, 6b, 6c, 6d, 6e, 6f, 6g, 6h, 6i 및 6j는 제조 방법의 다양한 스테이지들에서의 LED 조명 시스템의 단면도들이다. 실시예들에서, 방법(500)은 패널 레벨 패키징된 고밀도 LED 조명 시스템을 생산할 수 있다.
도 5의 예시적인 방법(500)에서, 규소 백플레인은 제1 구조를 형성하기 위해 제1 캐리어(502)에 부착될 수 있다. 실시예들에서, 규소 백플레인은 접착 물질, 예컨대, 테이프 또는 임시 접착제를 통해 임시(예를 들어, 플라스틱) 캐리어에 부착될 수 있다. 제1 구조의 예(600A)가 도 6a에 예시되고, 규소 백플레인(104), 제1 캐리어(602) 및 선택적인 접착 물질(604)을 포함한다.
제1 캐리어에 부착된 규소 백플레인은 제2 구조를 형성하기 위해 성형될 수 있다(504). 제2 구조의 예(600B)가 도 6b에 예시되고, 성형 물질이 규소 백플레인(104)의 측들을 둘러싸는 도 6a의 제1 구조(600A)를 포함한다. 성형 물질은 매립된 규소 백플레인(104)을 갖는 기판(106)을 형성한다. 실시예들에서, 몰드가 구조(600A) 위에 배치되고, 성형 물질로 채워지고 경화될 수 있다. 임의의 과잉 성형 물질은 필요한 경우 규소 백플레인의 최상부 표면으로부터 제거될 수 있다. 실시예들에서, 성형은 패널 레벨 성형일 수 있고, 성형 물질은 중합체 물질일 수 있고, 제2 구조(600B)는 매립된 규소 백플레인을 임시 기판 상에 갖는 플라스틱 기판일 수 있다.
하나 이상의 비아가, 제3 구조를 형성하기 위해 기판(506)을 통해 형성될 수 있다. 실시예들에서, 하나 이상의 비아는 레이저 또는 드릴을 사용하여 형성될 수 있다. 제3 구조의 예(600C)가 도 6c에 예시되고, 2개의 비아들(108)이 통해 형성된 기판(106)에 매립된 규소 백플레인(104)을 포함한다. 이 스테이지에서, 비아(108)를 갖는 기판(106) 및 규소 백플레인(104)은 제1 임시 캐리어(602)에 부착된 채로 유지될 수 있다. 비아들(108)은 금속 물질로 채워질 수 있다.
적어도 하나의 금속 층이 기판(508) 및 규소 백플레인의 하나의 표면 상에 형성될 수 있다. 이는 다수의 상이한 방식들로 행해질 수 있다.
일부 실시예들에서, 금속 층은 제4 구조를 형성하기 위해 규소 백플레인 및 기판의 하나의 표면 상에 패터닝되거나 도금될 수 있다. 도 6d는 금속 층(110)을 갖는 제3 구조를 포함하는 제4 구조의 예(600D)를 예시한다. 도 6d에서 알 수 있는 바와 같이, 금속 층(110)은 규소 백플레인(104)의 주변 영역으로부터 연장되는 영역들 및 비아들 위에 본드 패드들을 형성한다. 금속 층은 또한, 규소 백플레인(104)의 하나의 표면의 중심 영역 상에 제공된다. 도 1d에 예시된 LED 조명 시스템(100)의 저면도는 이것의 예를 도시한다.
다른 실시예들에서, 금속 층은 규소 백플레인의 하나의 표면 상에 중심 영역에 형성될 수 있고, 재분배 층들은 제5 구조를 형성하기 위해, 규소 백플레인 및 기판의 하나의 표면 상에 단일 금속 층에 인접하여 형성될 수 있다. 도 6e는 단일 금속 층(618) 및 재분배 층들(616)을 갖는 제3 구조를 포함하는 제5 구조의 예(600E)를 예시한다. 도 6e에 예시된 예에서, 재분배 층들(616)은 금속 층들(612) 및 유전체 물질(614)의 층들을 포함한다. 3개의 금속 층들이 도 6e에 도시되지만, 설계 제약들로 인해 필요하다면, 1개, 2개, 또는 3개 초과의 금속 층이 사용될 수 있다. 재분배 층들은, 예를 들어, 유전체 물질의 층들의 교호 퇴적, (필요하다면) 유전체 물질의 부분들의 선택적 제거, 및 최상부 상의 금속의 층의 패터닝에 의해 형성될 수 있다. 도 6e에서 알 수 있는 바와 같이, 금속 층들(612)은 규소 백플레인의 하나의 표면의 주변 영역에서 시작하여 기판의 측 표면들을 향해 연장된다. 금속 층들(612)은 규소 백플레인(104)과 비아들 사이에 전기적으로 결합된다. 금속 층들(612)의 부분이, 땜납 패드를 형성하기 위해 유전체 물질(614)로부터 노출되거나, 별개의 땜납 패드들이 최외측 유전체 층의 최외측 표면 상에 형성될 수 있다.
도 7은 도 6e의 LED 조명 시스템의 바닥 표면(700)을 나타내는 저면도이다. 선(702)은 기판의 최외측 둘레를 나타낸다. 선(104)은 기판의 최외측 둘레에 대해 규소 백플레인(104)에 의해 점유되는 영역의 최외측 둘레를 나타낸다. 파선(704)은, 본원에서 규소 백플레인(104)의 주변 영역으로서 지칭될 수 있는, 규소 백플레인(104)의 최외측 둘레와 선(704) 사이의 영역의 경계를 나타낸다. 재분배 층들(616)의 금속 층들(612)은 주변 영역에서 시작하여 기판의 측 표면들(선(702)에 의해 묘사됨)을 향해 연장될 수 있다. 규소 백플레인의 주변 영역의 경계(704)와 규소 백플레인의 하나의 표면 상에 형성된 단일 금속 층(618) 사이에 갭이 존재한다. 이 갭은, 예를 들어, 도 6e에 반영된 바와 같이 유전체 물질로 채워질 수 있다.
508의 결과로서 형성된 구조(예를 들어, 제4 또는 제5 구조)는 제6 구조를 형성하기 위해, 뒤집혀서 제2 캐리어(510)에 부착될 수 있다. 실시예들에서, 구조(예를 들어, 제4 또는 제5 구조)는 접착 물질, 예컨대, 테이프 또는 임시 접착제를 통해 임시(예를 들어, 플라스틱) 캐리어에 부착될 수 있다. 구조는 적어도 하나의 금속 층과 함께 제2 캐리어에 인접하여 배치될 수 있다. 제6 구조의 예(600G)가 도 6g에 예시되고 제2 캐리어(608) 및 선택적인 접착 물질(606)을 포함한다. 일단 구조가 제2 캐리어에 부착되면, 제1 캐리어는 제7 구조를 형성하기 위해 제거될 수 있다(512). 제7 구조의 예(600G)는 도 6g에 도시된다.
제8 구조를 형성하기 위해 재분배 층들 및 금속 커넥터들의 어레이가 제2 캐리어(514)의 제거에 의해 노출된 표면 상에 형성될 수 있다. 실시예들에서, 구리 필러 범프들의 어레이를 표면 상에 도금하거나 다른 방식으로 패터닝하거나 형성함으로써 금속 커넥터들의 어레이가 형성될 수 있다. 제8 구조의 예(600H)가 도 6h에 예시되고, 적어도 하나의 금속 층(112) 및 유전체 물질(116)를 포함해, 금속 커넥터들(640) 및 재분배 층들(117)을 포함한다. 도 6e와 관련하여 위에서 설명된 바와 같이, 재분배 층들은 유전체 물질의 층들의 교호 퇴적, (필요하다면) 유전체 물질의 부분들의 선택적 제거, 및 최상부 상의 금속의 층의 패터닝에 의해 형성될 수 있다. 실시예들에서, 20,000개 초과(예를 들어, 대략 28,000개)의 금속 커넥터들이 표면 상에 형성될 수 있다.
LED 어레이는 제9 구조를 형성하기 위해 전기 커넥터들(516)을 통해 규소 백플레인에 부착될 수 있다. 실시예들에서, 이는, 규소 백플레인을 전기 커넥터들과 정렬시키고 구리 필러 범프들의 땜납 구리 물질을 리플로우하기 위해 가열함으로써 수행될 수 있다. 리플로우는 LED 어레이 아래에 언더필을 생성할 수 있다. 실시예들에서, LED 어레이는 모놀리식 LED 어레이일 수 있다. 제9 구조의 예(600I)가 도 6i에 예시되고 LED 어레이(102) 및 언더필을 포함한다.
LED 어레이는 레이저 리프트오프(LLO) 프로세스 및 인광체 집적(518)을 겪을 수 있다. 제10 구조를 형성하기 위해 임의의 수동 구성요소들이 재분배 층들(117)의 노출된 금속 영역들 상에 장착될 수 있다. 제10 구조의 예(600J)가 도 600j에 도시되고 수동 구성요소들(114) 및 인광체 물질(610)을 갖는 LED 어레이(102)를 포함한다.
선택적으로, LED 조명 시스템, 예컨대, 도 1b의 LED 조명 시스템(100)일 수 있는 제10 구조는, 예를 들어, LED 조명 시스템(100)을 차량 헤드램프 또는 다른 응용 시스템에 통합하기 위해 외부 회로 보드(520) 상에 장착될 수 있다.
실시예들을 상세히 설명하였지만, 관련 기술분야의 통상의 기술자는, 본 설명이 주어지면, 본원에 설명된 실시예들에, 본 발명의 개념의 사상으로부터 벗어나지 않고 수정들이 이루어질 수 있다는 것을 이해할 것이다. 그러므로, 본 발명의 범위가, 예시되고 설명된 특정한 실시예들로 제한되는 것으로 의도되지 않는다.

Claims (14)

  1. 시스템을 제조하는 방법으로서,
    규소 백플레인을 캐리어에 부착시키는 단계;
    규소 백플레인이 매립된 기판을 포함하는 구조를 형성하기 위해 성형 물질이 상기 규소 백플레인의 측 표면들을 둘러싸도록 상기 규소 백플레인을 상기 캐리어 상에 성형하는 단계 - 상기 구조는 상기 캐리어에 대향하는 제1 표면, 상기 캐리어에 인접한 제2 표면, 및 측 표면들을 가짐 -;
    상기 성형 물질을 통해 적어도 하나의 비아를 형성하는 단계;
    상기 적어도 하나의 비아를 금속 물질로 채우는 단계;
    상기 구조의 상기 제1 표면의 중심 영역 상에 금속 층을 형성하는 단계;
    상기 금속 층에 인접하여 상기 구조의 상기 제1 표면 상에 재분배 층들을 형성하는 단계;
    상기 캐리어를 제거하는 단계; 및
    상기 캐리어를 제거하는 것에 의해 노출된 상기 규소 백플레인의 표면 상에 구리 필러 범프들의 어레이를 형성하는 단계
    를 포함하는, 시스템을 제조하는 방법.
  2. 제1항에 있어서,
    상기 재분배 층들을 형성하는 단계는:
    유전체 물질의 제1 층을 상기 구조의 상기 제1 표면 상에 형성하는 단계,
    금속 층의 적어도 부분은 상기 적어도 하나의 비아와 접촉된 상태로 유지되고 상기 금속 층의 적어도 다른 부분은 상기 규소 백플레인과 접촉된 상태로 유지되도록 상기 유전체 물질의 상기 제1 층 상에 상기 금속 층을 패터닝하는 단계,
    상기 유전체 물질의 제2 층을 상기 금속 층 및 상기 유전체 물질의 상기 제1 층 상에 형성하는 단계, 및
    본드 패드 위치들에 대응하는 상기 제1 금속 층의 영역들과 오버레이되는 상기 유전체 물질의 상기 제2 층의 부분들을 제거하는 단계를 포함하는, 시스템을 제조하는 방법.
  3. 제2항에 있어서,
    상기 캐리어를 제거하기 전에 다른 캐리어를 상기 재분배 층들에 부착시키는 단계를 더 포함하는, 시스템을 제조하는 방법.
  4. 제3항에 있어서,
    다른 재분배 층들을 상기 구조의 상기 제2 표면 상에 형성하는 단계를 더 포함하는, 시스템을 제조하는 방법.
  5. 제1항에 있어서,
    LED 어레이를 상기 구리 필러 범프들의 어레이와 정렬시키는 단계; 및
    상기 구리 필러 범프들을 리플로우하기 위해 열을 가하는 단계를 더 포함하는, 시스템을 제조하는 방법.
  6. 제5항에 있어서,
    상기 LED 어레이에 대해 레이저 리프트오프를 수행하는 단계; 및
    상기 LED 어레이에 대해 인광체 집적을 수행하는 단계를 더 포함하는, 시스템을 제조하는 방법.
  7. 제5항에 있어서,
    상기 LED 어레이를 상기 구리 필러 범프들의 어레이와 정렬시키는 단계는 최대 20,000개의 이미터들을 포함하는 LED 어레이를 이미터당 적어도 하나의 구리 필러 범프를 포함하는 구리 필러 범프들의 어레이와 정렬시키는 단계를 포함하는, 시스템을 제조하는 방법.
  8. 시스템을 제조하는 방법으로서,
    규소 백플레인을 캐리어에 부착시키는 단계;
    규소 백플레인이 매립된 기판을 포함하는 구조를 형성하기 위해 성형 물질이 상기 규소 백플레인의 측 표면들을 둘러싸도록 상기 규소 백플레인을 상기 캐리어 상에 성형하는 단계 - 상기 구조는 상기 캐리어에 대향하는 제1 표면, 상기 캐리어에 인접한 제2 표면, 및 측 표면들을 가짐 -;
    상기 성형 물질을 통해 적어도 하나의 비아를 형성하는 단계;
    상기 적어도 하나의 비아를 금속 물질로 채우는 단계;
    상기 구조의 상기 제1 표면 상에 금속 층을 패터닝하는 단계 - 상기 금속 층은 중심 영역에서 상기 규소 백플레인의 상기 바닥 표면에 전기적으로 그리고 열적으로 결합된 제1 부분 및 상기 규소 백플레인의 주변 영역과 상기 적어도 하나의 본드 패드 사이에 연장되는 제2 부분들을 가짐 -;
    상기 캐리어를 제거하는 단계; 및
    상기 캐리어를 제거하는 것에 의해 노출된 상기 규소 백플레인의 표면 상에 구리 필러 범프들의 어레이를 형성하는 단계
    를 포함하는, 시스템을 제조하는 방법.
  9. 제8항에 있어서,
    상기 캐리어를 제거하기 전에 다른 캐리어를 상기 금속 층에 부착시키는 단계를 더 포함하는, 시스템을 제조하는 방법.
  10. 제9항에 있어서,
    다른 재분배 층들을 상기 구조의 상기 제2 표면 상에 형성하는 단계를 더 포함하는, 시스템을 제조하는 방법.
  11. 제8항에 있어서,
    LED 어레이를 상기 구리 필러 범프들의 어레이와 정렬시키는 단계; 및
    상기 구리 필러 범프들을 리플로우하기 위해 열을 가하는 단계를 더 포함하는, 시스템을 제조하는 방법.
  12. 제11항에 있어서,
    상기 LED 어레이에 대해 레이저 리프트오프를 수행하는 단계; 및
    상기 LED 어레이에 대해 인광체 집적을 수행하는 단계를 더 포함하는, 시스템을 제조하는 방법.
  13. 제11항에 있어서,
    상기 LED 어레이를 상기 구리 필러 범프들의 어레이와 정렬시키는 단계는 최대 20,000개의 이미터들을 포함하는 LED 어레이를 이미터당 적어도 하나의 구리 필러 범프를 포함하는 구리 필러 범프들의 어레이와 정렬시키는 단계를 포함하는, 시스템을 제조하는 방법.
  14. 제12항에 있어서,
    적어도 하나의 전자 구성요소를 상기 캐리어를 제거하는 것에 의해 노출된 상기 성형 물질 및 상기 규소 백플레인의 상기 표면 상의 상기 적어도 하나의 재분배 층에 부착시키는 단계를 더 포함하는, 시스템을 제조하는 방법.
KR1020227020667A 2019-11-19 2020-11-19 발광 다이오드(led) 디바이스 및 조명 시스템을 위한 팬 아웃 구조 KR20220101700A (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201962937629P 2019-11-19 2019-11-19
US62/937,629 2019-11-19
US201962951601P 2019-12-20 2019-12-20
US62/951,601 2019-12-20
US16/750,824 US11631594B2 (en) 2019-11-19 2020-01-23 Fan out structure for light-emitting diode (LED) device and lighting system
US16/750,824 2020-01-23
EP20158288 2020-02-19
EP20158288.9 2020-02-19
PCT/US2020/061205 WO2021102096A1 (en) 2019-11-19 2020-11-19 Fan out structure for light-emitting diode (led) device and lighting system

Publications (1)

Publication Number Publication Date
KR20220101700A true KR20220101700A (ko) 2022-07-19

Family

ID=75981055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227020667A KR20220101700A (ko) 2019-11-19 2020-11-19 발광 다이오드(led) 디바이스 및 조명 시스템을 위한 팬 아웃 구조

Country Status (6)

Country Link
EP (1) EP4062450A1 (ko)
JP (1) JP2023502247A (ko)
KR (1) KR20220101700A (ko)
CN (1) CN115605995A (ko)
TW (1) TWI824197B (ko)
WO (1) WO2021102096A1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8883561B2 (en) * 2011-04-30 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within encapsulant with TMV for vertical interconnect in POP
US9553162B2 (en) * 2011-09-15 2017-01-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
KR102346643B1 (ko) * 2015-06-30 2022-01-03 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자, 발광 소자 제조방법 및 발광 모듈
US10665578B2 (en) * 2015-09-24 2020-05-26 Apple Inc. Display with embedded pixel driver chips
JP6740374B2 (ja) * 2016-12-22 2020-08-12 シャープ株式会社 表示装置および製造方法
US10529698B2 (en) * 2017-03-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same
US10446504B2 (en) * 2017-05-18 2019-10-15 Xintec Inc. Chip package and method for forming the same

Also Published As

Publication number Publication date
JP2023502247A (ja) 2023-01-23
WO2021102096A1 (en) 2021-05-27
TWI824197B (zh) 2023-12-01
CN115605995A (zh) 2023-01-13
EP4062450A1 (en) 2022-09-28
TW202135278A (zh) 2021-09-16

Similar Documents

Publication Publication Date Title
US11156346B2 (en) Fan out structure for light-emitting diode (LED) device and lighting system
KR102607621B1 (ko) 금속 인레이들 및 최하부 콘택트들을 갖는 발광 디바이스들을 제조하는 방법
TWI774130B (zh) 用於發光二極體(led)裝置及照明系統之扇出結構
KR102537887B1 (ko) 발광 다이오드(led) 디바이스 및 조명 시스템을 위한 팬 아웃 구조
TWI824197B (zh) 製造ｌｅｄ照明系統之方法
KR102572731B1 (ko) 금속 인레이 및 최상부 콘택들을 갖는 발광 디바이스
US11664347B2 (en) Ceramic carrier and build up carrier for light-emitting diode (LED) array
KR20230041787A (ko) 금속 인레이 및 최상부 콘택들을 갖는 발광 디바이스를 제조하는 방법들

Legal Events

Date Code Title Description
A201 Request for examination