JP2023502247A - 発光ダイオードデバイスおよび照明システムのためのファンアウト構造 - Google Patents

発光ダイオードデバイスおよび照明システムのためのファンアウト構造 Download PDF

Info

Publication number
JP2023502247A
JP2023502247A JP2022529116A JP2022529116A JP2023502247A JP 2023502247 A JP2023502247 A JP 2023502247A JP 2022529116 A JP2022529116 A JP 2022529116A JP 2022529116 A JP2022529116 A JP 2022529116A JP 2023502247 A JP2023502247 A JP 2023502247A
Authority
JP
Japan
Prior art keywords
carrier
silicon backplane
array
metal layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022529116A
Other languages
English (en)
Inventor
ヤン ヒン ツェ
ヴァイディアナタン アナンタラマン
バンナ スリーニ
ヨハネス ボンヌ ロナルド
Original Assignee
ルミレッズ リミテッド ライアビリティ カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/750,824 external-priority patent/US11631594B2/en
Application filed by ルミレッズ リミテッド ライアビリティ カンパニー filed Critical ルミレッズ リミテッド ライアビリティ カンパニー
Publication of JP2023502247A publication Critical patent/JP2023502247A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92132—Sequential connecting processes the first connecting process involving a build-up interconnect
    • H01L2224/92133—Sequential connecting processes the first connecting process involving a build-up interconnect the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92132—Sequential connecting processes the first connecting process involving a build-up interconnect
    • H01L2224/92135—Sequential connecting processes the first connecting process involving a build-up interconnect the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Lighting Device Outwards From Vehicle And Optical Signal (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

システムを製造する方法が記載される。方法は、シリコンバックプレーンをキャリアに取り付けることと、成形材料がシリコンバックプレーンの側面を取り囲んで、埋め込まれたシリコンバックプレーンを備える基板を含む構造を形成するように、キャリアの上にシリコンバックプレーンを成形することとを含む。構造は、キャリアとは反対の第１の表面と、キャリアに隣接する第２の表面と、側面とを含む。少なくとも１つのビアが成形材料を通じる形成され、金属材料で充填される。金属層が構造の第１の表面の中央領域の上に形成される。再分配層が金属層に隣接して構造の第１の表面の上に形成される。

Description

（関連出願の参照）
この出願は、２０２０年１月２３日に出願された米国非仮出願第１６／７５０，８２４号、２０２０年２月１９日に出願された欧州特許出願第２０１５８２８８．９号、２０１９年１２月２０日に出願された米国仮出願第６２／９５１，６０１号、および２０１９年１１月１９日に出願された米国仮出願第６２／９３７，６２９号の利益を主張し、これらの内容は、参照により本明細書に援用される。
精密制御照明用途は、小さなアドレス指定可能な発光ダイオード（ＬＥＤ：light emitting diode）照明システムの生成および製造を必要とすることがある。より小さなサイズのそのようなシステムは、従来的でない構成要素(コンポーネント)および製造プロセスを必要とすることがある。
ＬＥＤ照明システム、車両ヘッドランプシステムおよび製造方法が記載される。ＬＥＤ照明システムは、頂面、底面、および側面を有する、シリコンバックプレーンと、シリコンバックプレーンの側面を取り囲む基板とを含み、基板は、頂面、底面、および側面を有する。第１の再分配層が、シリコンバックプレーンの頂面および基板の頂面に設けられる。第２の再分配層が、シリコンバックプレーンの底面および基板の底面に設けられる。少なくとも１つのビアが、第１の再分配層と第２の再分配層との間で基板を通じて延在し、金属材料で充填される。
添付の図面と共に例示として与えられる以下の記述からより詳細な理解を得ることができる。
例示的なＬＥＤアレイの頂面図である。
例示的なＬＥＤ照明システムの断面図である。
図１Ｂの例示的なＬＥＤ照明システムの頂面図である。
図１Ｂの例示的なＬＥＤ照明システムの底面図である。
図１ＢのＬＥＤ照明システムを組み込んだ例示的なアプリケーションシステムの断面図である。
図１ＢのＬＥＤ照明システムを組み込んだ例示的な車両ヘッドランプシステムの図である。
別の例示的な車両ヘッドランプシステムの図である。
図１ＢのＬＥＤ照明システムのようなＬＥＤ照明システムを製造する例示的な方法のフロー図である。
製造方法における様々な段階でのＬＥＤ照明システムの断面図である。 製造方法における様々な段階でのＬＥＤ照明システムの断面図である。 製造方法における様々な段階でのＬＥＤ照明システムの断面図である。 製造方法における様々な段階でのＬＥＤ照明システムの断面図である。 製造方法における様々な段階でのＬＥＤ照明システムの断面図である。 製造方法における様々な段階でのＬＥＤ照明システムの断面図である。 製造方法における様々な段階でのＬＥＤ照明システムの断面図である。 製造方法における様々な段階でのＬＥＤ照明システムの断面図である。 製造方法における様々な段階でのＬＥＤ照明システムの断面図である。 製造方法における様々な段階でのＬＥＤ照明システムの断面図である。
図６ＥのＬＥＤ照明システムの底面を表す底面図である。
異なる光照明システムおよび／または発光ダイオード（「ＬＥＤ」）の例が、添付の図面を参照して以下により完全に記載される。これらの例は、相互に排他的ではなく、１つの例において見出される構成は、追加の実装を達成するために、１つ以上の他の例において見出される構成と組み合わされてよい。従って、添付の図面に示される例は、例示的な目的のためにのみ提供されており、それらは本開示を如何様に限定することも意図しないことが理解されるであろう。同等の番号は、全体を通じて同等の要素を指す。
様々な要素を記述するために、第１、第２、第３などの用語が本明細書において使用されることがあるが、これらの要素は、これらの用語によって限定されるべきでないことが理解されるであろう。これらの用語は、１つの要素を別の要素から区別するために使用されることがある。例えば、本発明の範囲から逸脱することなく、第１の要素が第２の要素と称されることがあり、第２の要素が第１の要素と称されることがある。本明細書で使用されるとき、「および／または」という用語は、関連する列挙される品目(アイテム)の１つ以上の品目のありとあらゆる組み合わせを含むことがある。
層、領域、または基板のような要素が別の要素の「上(on)」にあるか或いは「上(onto)」に延在していると称されるとき、それは他の要素の上に直接的にあるか或いは直接的に延在してよいか或いは介在要素が存在してよいことが理解されるであろう。対照的に、ある要素が別の要素の「上に直接的に(directly on)」あるか或いは別の要素の「上に直接的に(directly onto)」延在していると称されるとき、介在要素は存在しないことがある。ある要素が別の要素に「接続されている(connected)」或いは「結合されている(coupled)」と称されるとき、それは、他の要素に直接的に接続または結合されてよく、且つ／或いは１つ以上の介在要素を介して他の要素に接続または結合されてよいことも理解されるであろう。対照的に、ある要素が別の要素に「直接的に接続されている」または「直接的に結合されている」と称されるとき、その要素と他の要素との間に介在要素は存在しない。これらの用語は、図に示す任意の向きに加えて、要素の異なる向きを包含することが意図されていることが理解されるであろう。
「下(below)」、「上(above)」、「上方(upper)」、「下方(lower)」、「水平(horizontal)」または「垂直(vertical)」のような相対的な用語は、図示されるような１つの要素、層、または領域に対する別の要素、層、または領域の関係を記載するために本明細書において使用されることがある。これらの用語は、図に示す向きに加えて、デバイスの異なる向きを包含することが意図されていることが理解されるであろう。
更に、ＬＥＤ、ＬＥＤアレイ、電気コンポーネントおよび／または電子コンポーネントが、１つ、２つ、またはそれよりも多くの電子ボード上に収容されるかどうかは、設計上の制約および／または用途にも依存することがある。
半導体発光デバイス（ＬＥＤ：light emitting devices）または紫外線（ＵＶ）もしくは赤外線（ＩＲ）光パワー(optical power)を放射するデバイスのような光パワー放射デバイス(optical power emitting devices)は、現在利用可能な最も効率的な光源の１つである。これらのデバイス（以下「ＬＥＤ」）は、発光ダイオード、共振キャビティ発光ダイオード、垂直キャビティレーザダイオード、エッジ発光レーザ、または同等物を含んでよい。例えば、それらのコンパクトなサイズおよびより低い電力要求の故に、ＬＥＤは、多くの異なる用途にとって魅力的な候補であることがある。例えば、それらは、カメラや携帯電話のようなハンドヘルドのバッテリ駆動デバイス用の光源（例えば、フラッシュライトおよびカメラフラッシュ）として使用されることがある。それらは、例えば、自動車照明、ヘッドアップディスプレイ（ＨＵＤ）照明、園芸照明、街灯、ビデオトーチ、一般照明（例えば、家庭、店舗、オフィス、スタジオ照明、劇場／ステージ照明および建築照明）、拡張現実（ＡＲ）照明、仮想現実（ＶＲ）照明、ディスプレイのためのバックライト、およびＩＲ分光のためにも使用されることがある。単一のＬＥＤが、白熱光源よりも明るくない光を提供することがあり、従って、より多くの明るさが望まれる或いは必要とされる用途には、多接合デバイスまたは（モノリシックＬＥＤアレイ、マイクロＬＥＤアレイなどのような）ＬＥＤのアレイが使用されることがある。
図１Ａは、例示的なＬＥＤアレイ１０２の頂面図である。図１Ａに示す例において、ＬＥＤアレイ１０２は、エミッタ１２０のアレイである。ＬＥＤアレイは、ＬＥＤアレイエミッタの精密制御を必要とするもののような、任意の用途のために使用されることがある。ＬＥＤアレイ１０２内のエミッタ１２０は、個々にアドレス指定可能(addressable)であってよく、或いはグループ／サブセット内でアドレス指定可能であってよい。
ＬＥＤアレイ１０２の３×３部分の分解図も図１Ａに示されている。３×３部分の分解図に示すように、ＬＥＤアレイ１０２は、各々が幅ｗ１を有するエミッタ１２０を含んでよい。実施形態において、幅ｗ１は、約１００μｍ以下（例えば、４０μｍ）であってよい。エミッタ１２０間のレーン１２２は、幅ｗ２の幅であってよい。実施形態において、幅ｗ２は、約２０μｍ以下（例えば、５μｍ）であってよい。レーン１２２は、隣接するエミッタ間にエアギャップを提供してよく、或いは他の材料を含んでよい。一方のエミッタ１２０の中心から隣接するエミッタ１２０の中心までの距離ｄ１は、約１２０μｍ以下（例えば、４５μｍ）であってよい。本明細書で提供される幅および距離は、例示にすぎず、実際の幅および／または寸法は異なる場合があることが理解されるであろう。
対称的なマトリックス(行列)に配置された矩形のエミッタが図１Ａに示されているが、任意の形状および配置のエミッタを本明細書に記載する実施形態に適用されてよいことが理解されるであろう。例えば、図１ＡのＬＥＤアレイ１０２は、２００×１００マトリックス、対称マトリックス、非対称マトリックス、または同等物のような、任意の適用可能な構成において、２０，０００を超えるエミッタを含んでよい。エミッタ、マトリックス、および／または基板の複数のセットが、本明細書に記載する実施形態を実装するために、任意の適用可能なフォーマットで配置されてよいことも理解されるであろう。
上述のように、ＬＥＤアレイ１０２のようなＬＥＤアレイは、最大２０，０００個またはそれよりも多くのエミッタを含むことがある。そのようなアレイは、９０ｍｍ２以上の表面積を有することがあり、それらに電力供給するために６０ワット以上のような有意な電力を必要とすることがある。このようなＬＥＤアレイは、マイクロＬＥＤアレイまたは単にマイクロＬＥＤと称されることがある。マイクロＬＥＤは、基板上に設けられた個々のエミッタのアレイを含んでよく、或いはエミッタを形成するセグメントに分割される単一のシリコンウェハまたはダイであってよい。後者のタイプのマイクロＬＥＤは、モノリシックＬＥＤと称されることがある。
アレイ内の個々のＬＥＤを個別に駆動または制御するために、シリコンバックプレーン(backplane)がＬＥＤアレイに近接近して設けられることがあり、動作中に非常に高温になることがある。従って、熱放散は、そのようなデバイスにとって困難であり得る。半導体デバイスのための熱放散については幾つかの解決策が知られているが、そのような解決策は、しばしば、デバイスの頂部を通じて熱を放散する構造を含む。しかしながら、発光の故に、図１ＡのＬＥＤアレイ１０２のようなＬＥＤアレイは、デバイスの頂部を通じて熱を放散することができない場合がある。
加えて、ＬＥＤアレイ１０２のようなＬＥＤアレイは、駆動装置(ドライバ)、コントローラおよび他の回路を形成することがある抵抗器およびコンデンサのような、受動素子(passive elements)を含むことがある、車両ヘッドランプシステムのような用途に使用されることがある。少なくとも幾つかの受動素子をＬＥＤアレイにパッケージ化することが望ましい場合がある。
本明細書に記載する実施形態は、１つ以上の受動素子を収容することがあり、シリコンバックプレーンおよびＬＥＤアレイによって生成される熱の放散を可能にすることがある、低プロファイルＬＥＤアレイパッケージを提供することがある。
図１Ｂは、例示的なＬＥＤ照明システム１００の断面図である。図１Ｂに示す例において、ＬＥＤ照明システム１００は、シリコンバックプレーン１０４を含む。シリコンバックプレーン１０４は、頂面１０１と、底面１０３と、側面１０５とを有する。シリコンバックプレーン１０４の側面１０５は、成形材料から形成される基板１０６によって囲まれている。基板１０６は、頂面１０７と、底面１０９と、側面１９０とを有する。（図６Ｅの代替的な実施形態に示す）１つ以上の金属層１１０または再分配層（ＲＤＬ：redistribution layers）が、シリコンバックプレーン１０４の底面１０３および基板１０６の底面１０９に設けられる。ＲＤＬ１１７は、シリコンバックプレーン１０４の頂面１０１および基板１０６の頂面１０７の少なくとも一部に形成されてよい。図１Ｂに示す例において、ＲＤＬ１１７は、誘電体材料１１６の２つの層１１６ａおよび１１６ｂと、単一の金属層１１２とを含む。１つ以上のビア１０８が、基板１０６を通じて延在してよく、金属材料で満たされてよい。よって、ビアは、シリコンバックプレーン１０４、ＲＤＬ１１７およびメタライゼーション(金属化)／ＲＤＬ１１０との間に連続的な電気的接続を形成することがある。図１ＡのＬＥＤアレイ１０２のようなＬＥＤアレイは、シリコンバックプレーン１０４の頂面１０１に設けられて、（図１Ｂに示されていない）金属コネクタのアレイを介してそれに電気的に結合されてよい。実施形態において、電子コンポーネント１１４は、ＲＤＬ１１７上に設けられて、金属層１１２を介してＬＥＤ照明システム１００に電気的に結合されてよい。
ＬＥＤアレイ１０２は、図１Ａに関して上述したようなマイクロＬＥＤであってよい。ＬＥＤアレイ１０２は、深さｄ１を有してよい。実施形態において、深さｄ１は、例えば、５～２５０μｍの間であってよい。
シリコンバックプレーン１０４は、ＬＥＤアレイ１０２内のエミッタに個別にアドレス指定可能な接続を行う回路およびコネクタを含んでよい。実施形態において、シリコンバックプレーンは、相補型金属酸化物半導体（ＣＭＯＳ：complementary metal-oxide semiconductor）集積回路であってよく、それは実施形態において特定用途向け集積回路（ＡＳＩＣ）であってよい。シリコンバックプレーン１０４は、深さｄ３を有してよい。実施形態において、深さｄ３は、例えば、１００μｍ～１ｍｍであってよい。
シリコンバックプレーン１０４、基板１０６、メタライゼーション／ＲＤＬ１１０、ＲＤＬ１１７およびビア１０８からなる構造は、深さｄ２を有してよい。実施形態において、深さｄ２は、例えば、１００μｍ～１ｍｍであってよい。シリコンバックプレーン１０４は基板に一体化され、ＬＥＤアレイ１０２はシリコンバックプレーン１０４の頂部に設けられるので、ＬＥＤ照明システム１００は、これらの要素のうちの１つ以上を垂直に積層するシステムよりも低いプロファイルを有することがある。
図１Ｂに示す例において、ＲＤＬ１１７は、誘電体材料１１６の２つの層１１６ａおよび１１６ｂと、単一の金属層１１２とを含む。誘電体材料１１６の２つの層のうちの第１の層１１６ａは、基板１０６の頂面１０７およびシリコンバックプレーン１０４の頂面１０１の少なくとも一部分の上にあってよい。金属層１１２は、例えば、銅メッキおよび銅エッチングによって、誘電体材料１１６の第１の層１１６ａの上にパターン化されてよい。誘電体材料１１６の第２の層１１６ｂは、パターン化された金属層１１２の頂部および誘電体材料１１６の第１の層１１６ａの露出部分の上にあってよい。誘電体材料の２つの層および単一の金属層からなるＲＤＬが図１Ｂに示されているが、当業者は、ＲＤＬ１１７が、設計上の制約に依存して、誘電体材料および／または多くの金属層のうちのより多くのまたはより少ない層を含んでよいことを認識するであろう。誘電体材料１１６は、任意の適切な誘電体材料であってよい。実施形態において、誘電体材料は、ポリイミドのようなポリマ誘電体材料であってよい。
ＲＤＬ１１７は、シリコンバックプレーン１０４の周辺領域から基板１０６の側面１９０に向かって延在してよい。これは中央領域においてシリコンバックプレーン１０４の頂面１０１に取り付けられるＬＥＤアレイ１０２を収容することがあるとともに、ＬＥＤ照明システム１００をＬＥＤ照明システム１００の中心の最も高い熱領域から離れたエリアに更に絶縁することがある誘電体材料を収容することによって熱放散を助けることがある。金属層１１２は、ボンドパッド(bond pads)を形成するために誘電体材料１１６から露出される部分を有してよい。金属層１１２は、シリコンバックプレーン１０４の周辺領域とボンドパッドとの間に延在する部分を含んで、それらの間に連続的な電気的接続を作り出してよい。ボンドパッドは、ＬＥＤ照明システム１００の頂面と底面との間に連続的な電気的接続を形成するために、ビア１０８に電気的に結合されてよい。ボンドパッドは、基板の周辺領域に配置されてよく、或いは（例えば、図１Ｃに示すように）ＬＥＤアレイから離間して、しかしながらＬＥＤアレイにより近く配置されてよい。
メタライゼーション／ＲＤＬ１１０は、多数の異なる方法で形成されてよい。図１Ｂに示す例において、メタライゼーション／ＲＤＬ１１０は、中央領域においてシリコンバックプレーン１０４の底面１０３に電気的および熱的に結合される第１の部分と、シリコンバックプレーン１０４の周辺領域から基板１０６の側面１９０に向かって扇形に広がる(ファンアウトする)(fan out)第２の部分とを含む、金属層である。実施形態において、第１の部分および第２の部分は、互いから電気的に絶縁されてよい。図１Ｂには見えないが、第２の部分は、シリコンバックプレーン１０４から延出して、ボンドパッドで個々のビア１０８と接合して、シリコンバックプレーン１０４を頂面にある金属層１１２に電気的に結合してよい。金属層１１０の第１および第２の部分の両方は、例えば、はんだ付けによって、外部回路基板（図示せず）に結合されてよい。これはＬＥＤ照明システム１００と外部回路基板との間の直接的な接続を可能にすることがあり、それはＬＥＤ照明システムの底部を通じる改良されたヒートシンクを提供する。加えて、この構造は、シリコンバックプレーン１０４と、ＬＥＤアレイ１０２と、基板１０６上の受動コンポーネント１１４と、外部回路基板上の任意の電子コンポーネントとの間の通信を可能にすることがある。
図６Ｅおよび図７に関して後に詳細に記載する別の例において、メタライゼーション／ＲＤＬ１１０は、金属層とＲＤＬとの組み合わせであってよい。図１Ｂに示す実施形態と同様に、金属層は、中央領域においてシリコンバックプレーン１０４の底面１０３に電気的および熱的に結合されてよい。しかしながら、ファンアウトは、金属層の代わりにＲＤＬを使用して達成されてよい。そのような実施形態において、ＬＥＤ照明デバイス１００は、頂面および底面の両方にＲＤＬを有してよい。
両方の場合において、メタライゼーション／ＲＤＬ１１０は、従来のシリコンデバイスパッケージと比較して薄い構造であってよく、従来のシリコンデバイスパッケージよりもかなり少ない誘電体材料を含んでよい。例えば、図１Ｂに示す実施形態における金属層１００は、単一の金属層であってよく、ＲＤＬは、可能な限り少ない誘電体層を含んでよい。これはそのようなパッケージにおける熱放散の効率を高め、実質的な熱を放射することがあるマイクロＬＥＤおよびＣＭＯＳバックプレーンのためのパッケージング(実装)を可能にする。
図１Ｂに示すＬＥＤ照明システム１００において、シリコンバックプレーン１０４の頂面１０１および基板１０６の頂面１０７は、同じ平面にある。同様に、シリコンバックプレーン１０４の底面１０３および基板１０６の底面１０９は、同じ平面にある。この構成は、可能な限り最小のパッケージングおよび製造の容易さを可能にすることがある。しかしながら、当業者は、基板１０６が成形されるので、例えば、電子コンポーネント１１４をＬＥＤ照明システム１００の高熱領域から更に離すために、基板１０６がシリコンバックプレーン１０４の頂面１０１よりも高い頂面１０７を有する場合のように、任意の形状を取ってよいことを理解するであろう。よって、実施形態において、これらの表面は、同じ平面にないことがある。
図１Ｃは、図１Ｂの例示的なＬＥＤ照明システム１００の頂面１３０を示す頂面図である。図１Ｃに示す例において、ＬＥＤ照明システムの頂面１３０は、ＲＤＬ１１７内の誘電体材料１１６の最上層１１６ｂを含む。電子コンポーネント１１４は、ＲＤＬ内の金属１１２に電気的に結合され、誘電体材料１１６から露出される。実施形態では、電子コンポーネント１１４が、金属１１２の全ての領域に電気的に結合されないことがあり、よって、頂面１３０は、実施形態において、誘電体材料１１６から露出された金属１１２の幾つかの領域も含むこともある。シリコンバックプレーン１０４の少なくとも部分の頂面が図１Ｃに示されており、ＬＥＤアレイ１０２または誘電体材料１１６によって覆われないシリコンバックプレーン１０４の頂面の部分を含む。ＬＥＤアレイ１０２の頂面も、シリコンバックプレーン１０４の頂面に取り付けられて示されている。
図１Ｃに示すように、ＬＥＤ照明システム１００は、長さｌ１と、幅ｗ１とを有する。実施形態において、長さｌ１は、約２０ｍｍであることがあり、幅ｗ１は、約１５ｍｍであることがある。シリコンバックプレーン１０４は、長さｌ２と、幅ｗ２とを有してよい。実施形態において、長さｌ２は、約１５．５ｍｍであることがあり、幅ｗ２は、約６．５ｍｍであることがある。ＬＥＤアレイ１０２は、長さｌ３と、幅ｗ３を有してよい。実施形態において、長さｌ３は、約１１ｍｍであることがあり、幅ｗ３は、約４．４ｍｍであることがある。
これらの例示的な寸法を所与とすると、（上記例では約１００ｍｍ２の表面積を有する）ＬＥＤアレイによって占められない比較的大きな量の表面積を備える比較的大きな表面積（上記例では３００ｍｍ２）を有するＬＥＤアレイパッケージが提供されることがある。従って、この設計は、ＬＥＤアレイパッケージ上に電子コンポーネントを取り付けるための十分な空間を提供する。
図１Ｄは、図１Ｂの例示的なＬＥＤ照明システム１００の底面１４０を示す底面図である。図１Ｄに示す例において、底面１４０は、基板１０６の領域と、成形材料１０６から露出される金属１１０またはそれに結合されるはんだパッド(solder pads)の領域とを含む。実施形態において、基板の幾つかの領域は、シリコンバックプレーンとボンドパッドとを相互接続するＲＤＬの部分および／またはメタライゼーションによって覆われてよいが、これらは、図１Ｄに示されていない。幾つかの実施形態において、相互接続する金属領域および／またはＲＤＬは、（図１Ｄに示さない）誘電体材料または他のカプセル化もしくは保護材料によって被覆されてよい。
図２は、図１ＢのＬＥＤ照明システム１００を組み込んだアプリケーションシステム２００(application system)の断面図である。アプリケーションシステム２００は、多数のボンドパッド１５２を有する回路基板１５０を含むことがある。図２に示す例において、ＬＥＤ照明システム１００のＲＤＬ／メタライゼーション１１０の露出された金属領域／ボンドパッドは、回路基板１５０のボンドパッド１５２に直接的に接合される(bonded)。上述のように、シリコンバックプレーン１０４の底面上の金属層１１０と回路基板１５０との間の直接的な接合(bond)は、例えば、さもなければＬＥＤアレイ１０２からの発光を遮断することがあるＬＥＤ照明システム１００（または他の場所）の頂部上の追加的な放熱構造を必要とせずに、ヒートシンクの目的のためのＬＥＤ照明システム１００から回路基板１５０への効率的な熱伝達を可能にする。回路基板１５０は、車両照明またはフラッシュ用途のような特定の用途で使用されるより大きなシステムの一部であってよい（例示的な車両照明システムは、図３および図４に関して以下に記載される）。そのようなシステムにおいて、アプリケーションで使用される受動コンポーネントの一部は、コンポーネント１１４であってよく、回路基板１５０に取り付ける前にＬＥＤ照明システム１００上に直接的に設けられてよい。回路基板１５０は、ヒートシンクに加えて、より大きなシステムのために必要とされる他の回路要素を含んでよい。ＲＤＬ１１７、ＲＤＬ／メタライゼーション１１０およびビア１０８は、コンポーネント１１４とシリコンバックプレーン１０４と回路基板１５０との間に連続的な電気的接続を提供することがある。
図３は、図１ＢのＬＥＤ照明システム１００を組み込むことがある例示的な車両ヘッドランプシステム３００の図である。図３に示す例示的な車両ヘッドランプシステム３００は、電力線３０２と、データバス３０４と、入力フィルタおよび保護モジュール３０６と、バス送受信機３０８と、センサモジュール３１０と、ＬＥＤ直流対直流（ＤＣ／ＤＣ：direct current to direct current）モジュール３１２と、論理低ドロップアウト（ＬＤＯ）モジュール３１４と、マイクロコントローラ３１６と、アクティブヘッドランプ３１８とを含む。実施形態において、アクティブヘッドランプ３１８は、図１ＢのＬＥＤ照明システム１００のような、ＬＥＤ照明システムを含んでよい。上述のように、ＬＥＤ照明システム１００は、図３に示すモジュールのうちの１つ、複数、または全てが、ＬＥＤ照明システム１００の頂面に収容されることがあるように、基板の頂面に十分な空間およびボンドパッドを提供する。ＬＥＤ照明システム１００の頂面に設けられないモジュールは、（図２に示すように）回路基板１５０に設けられてよい。幾つかの実施形態において、車両照明システム３００内のモジュールの一部または全部の幾つかの電子コンポーネントは、ＬＥＤ照明システム１００の頂面に収容されてよく、幾つかは、（図２に示す）回路基板１５０に設けられてよい。
電力線３０２は、車両から電力を受け取る入力を有してよく、データバス３０４は、車両と車両ヘッドランプシステム３００との間でデータを交換することがある入力／出力を有してよい。例えば、車両ヘッドランプシステム３００は、ターン信号伝達をオンにする命令またはヘッドランプをオンにする命令のような、車両内の他の場所から命令を受け取り、所望であれば、車両内の他の場所にフィードバックを送ることがある。センサモジュール３１０は、データバス３０４に通信的に結合されることがあり、例えば、環境条件（例えば、時刻、雨、霧、または周囲光レベル）、車両状態（例えば、駐車中、動作中、運動速度、または動作方向）、および他の物体（例えば、車両または歩行者）の存在／位置に関連して、車両ヘッドランプシステム３００または車両内の他の場所に追加のデータを提供することがある。車両データバスに通信的に結合される任意の車両コントローラから分離されるヘッドランプコントローラも、車両ヘッドランプシステム３００に含められることがある。図３において、ヘッドランプコントローラは、マイクロコントローラ（μｃ）３１６のような、マイクロコントローラであってよい。マイクロコントローラ３１６は、データバス３０４に通信的に結合されることがある。
入力フィルタおよび保護モジュール３０６は、電力線３０２に電気的に結合されてよく、例えば、伝導性放射(conducted emission)を減少させる様々なフィルタをサポートし、電力耐性を提供してよい。加えて、入力フィルタおよび保護モジュール３０６は、静電放電（ＥＳＤ：electrostatic discharge）保護、負荷遮断(load-dump)保護、交流発電機電界減衰 (alternator field decay)保護、および／または逆極性(reverse polarity)保護を提供することがある。
ＬＥＤ ＤＣ／ＤＣモジュール３１２は、フィルタリングされた電力を受け取って、アクティブヘッドランプ３１８内のＬＥＤアレイ内のＬＥＤに電力供給する駆動電流を提供するために、フィルタと保護モジュール３０６とアクティブヘッドランプ３１８との間に結合されてよい。ＬＥＤ ＤＣ／ＤＣモジュール３１２は、（例えば、要因または局所較正および負荷、温度または他の要因に起因する動作条件調整によって決定されるような）約１３．２ボルトの公称電圧を有する７～１８ボルトの間の入力電圧と、ＬＥＤアレイの最大電圧よりも僅かに高いことがある（例えば、０．３ボルト）出力電圧とを有することがある。
論理ＬＤＯモジュール３１４は、フィルタリングされた電力を受け取るために、入力フィルタおよび保護モジュール３０６に結合されることがある。論理ＬＤＯモジュール３１４は、マイクロコントローラ３１４および／またはアクティブヘッドランプ３１８内のシリコンバックプレーン（例えば、ＣＭＯＳロジック）に電力を供給するために、マイクロコントローラ３１４およびアクティブヘッドランプ３１８に結合されることもある。
バス送受信機３０８は、例えば、ユニバーサル非同期受信機送信機（ＵＡＲＴ：universal asynchronous receiver transmitter）またはシリアル周辺インターフェース（ＳＰＩ：serial peripheral interface）インターフェースを有することがあり、マイクロコントローラ３１６に結合されることがある。マイクロコントローラ３１６は、センサモジュール３１０からのデータに基づく或いはそのようなデータを含む車両入力を変換することがある。変換された車両入力は、アクティブヘッドランプモジュール３１８内の画像バッファに転送可能なビデオ信号を含むことがある。加えて、マイクロコントローラ３１６は、デフォルト画像フレームをロードし、始動中にオープン／ショートピクセル(open/short pixels)をテストすることがある。実施形態において、ＳＰＩインターフェースは、ＣＭＯＳ内に画像バッファをロードすることがある。画像フレームは、フルフレーム、差分フレームまたは部分フレームであることがある。マイクロコントローラ３１６の他の構成は、ダイ温度を含むＣＭＯＳ状態ならびに論理ＬＤＯ出力の制御インターフェース監視を含むことがある。実施形態において、ＬＥＤ ＤＣ／ＤＣ出力は、ヘッドルーム(headroom)を最小限に抑えるように動的に制御されることがある。画像フレームデータを提供することに加えて、サイドマーカまたはターン信号灯と連動した補完的使用、および／または日中走行灯のアクティブ化(起動)のような、他のヘッドランプ機能も制御されることがある。
図４は、別の例示的な車両ヘッドランプシステム４００の図である。図４に示す例示的な乗物用ヘッドランプシステム４００は、アプリケーションプラットフォーム４０２と、２つのＬＥＤ照明システム４０６および４０８と、光学系４１０および４１２とを含む。２つのＬＥＤ照明システム４０６および４０８は、図１ＢのＬＥＤ照明システム１００のようなＬＥＤ照明システムであってよく、或いは図３の車両ヘッドランプシステム３００内の他のモジュールの一部または全部に加えてＬＥＤ照明システム１００を含んでよい。後者の実施形態において、ＬＥＤ照明システム４０６および４０８は、車両ヘッドランプサブシステムであってよい。
ＬＥＤ照明システム４０８は、（図４の矢印４１４ａと矢印４１４ｂとの間に示す）光ビーム４１４を放射してよい。ＬＥＤ照明システム４０６は、（図４の矢印４１６ａと矢印４１６ｂの間に示す）光ビーム４１６を放射してよい。図４に示す実施形態では、二次光学系４１０が、ＬＥＤ照明システム４０８に隣接しており、ＬＥＤ照明システム４０８から放射される光は、二次光学系４１０を通過する。同様に、二次光学系４１２が、ＬＥＤ照明システム４１２に隣接しており、ＬＥＤ照明システム４１２から放射される光は、二次光学系４１２を通過する。代替の実施形態において、二次光学系４１０／４１２は、車両ヘッドランプシステムに設けられない。
二次光学系４１０／４１２を含む場合、二次光学系４１０／４１２は、１つ以上の光ガイドであってよく、或いは１つ以上の光ガイドを含んでよい。１つ以上の光ガイドは、エッジ照明され(edge lit)てよく、或いは光ガイドの内部エッジを画定する内部開口を有してよい。ＬＥＤ照明システム４０８および４０６（または車両ヘッドランプサブシステムのアクティブヘッドランプ）は、それらが１つ以上の光ガイドの内部エッジ（内部開口光ガイド）または外部エッジ（エッジ照明光ガイド）内に光を注入するように、１つ以上の光ガイドの内部開口内に挿入されてよい。実施形態において、１つ以上の光ガイドは、ＬＥＤ照明システム４０８および４０６によって放射される光を、例えば、勾配、面取り分布、狭い分布、広い分布、または角度分布を用いるような、所望の方法で形作られてよい。
アプリケーションプラットフォーム４０２は、図３の電力線３０２およびデータバス３０４の１つ以上または部分を含むことがある線４０４を介してＬＥＤ照明システム４０６および／または４０８に電力および／またはデータを提供してよい。（システム３００内のセンサまたは他の追加的なセンサであってよい）１つ以上のセンサは、アプリケーションプラットフォーム４０２のハウジングの内部または外部にあってよい。代替的にまたは追加的に、図３の例示的なＬＥＤ照明システム３００に示すように、各ＬＥＤ照明システム４０８および４０６は、それ自体のセンサモジュール、接続性および制御モジュール、電力モジュール、および／またはＬＥＤアレイを含んでよい。
実施形態において、車両ヘッドランプシステム４００は、ＬＥＤを選択的にアクティブ化して、操縦可能な光を提供することがある、操作可能な光ビームを有する自動車を表すことがある。例えば、ＬＥＤのアレイ（例えば、ＬＥＤアレイ１０２）を使用して、形状またはパターンを画定または投影したり、或いは道路の選択的な区画のみを照明したりしてよい。例示的な実施形態では、ＬＥＤシステム４０６および４０８内の赤外線カメラまたは検出器ピクセルが、照明を必要とするシーン（例えば、道路または歩行者交差）の部分を識別する（例えば、図３のセンサモジュール３１０内のセンサに類似する）センサであってよい。
図５は、図１ＢのＬＥＤ照明システム１００のような、ＬＥＤ照明システムを製造する例示的な方法５００のフロー図である。図６Ａ、図６Ｂ、図６Ｃ、図６Ｄ、図６Ｅ、図６Ｆ、図６Ｇ、図６Ｈ、図６Ｉ、および図６Ｊは、製造方法の様々な段階におけるＬＥＤ照明システムの断面図である。実施形態において、本方法５００は、パネルレベル実装された高密度ＬＥＤ照明システムを製造することがある。
図５の例示的な方法５００では、シリコンバックプレーンを第１のキャリア（５０２）に取り付けて、第１の構造を形成してよい。実施形態において、シリコンバックプレーンは、テープまたは一時的な接着剤のような接着材料を介して一時的な（例えば、プラスチック）キャリアに取り付けられてよい。第１の構造の例６００Ａが、図６Ａに示されており、シリコンバックプレーン１０４と、第１のキャリア６０２と、任意的な接着材料６０４とを含む。
第１のキャリアに取り付けられたシリコンバックプレーンを成形して（５０４）、第２の構造を形成してよい。第２の構造の例６００Ｂが、図６Ｂに示されており、シリコンバックプレーン１０４の側面を囲む成形材料を有する図６Ａの第１の構造６００Ａを含む。成形材料は、埋め込まれたシリコンバックプレーン１０４を有する基板１０６を形成する。実施形態では、金型が構造６００Ａの上に配置され、成形材料で充填され、硬化されてよい。必要に応じて、余分な成形材料がシリコンバックプレーンの頂面から除去されてよい。実施形態において、成形は、パネルレベル成形であってよく、成形材料は、ポリマ材料であってよく、第２の構造６００Ｂは、一時的な基板上に埋め込まれたシリコンバックプレーンを有するプラスチック基板であってよい。
基板を通じて１つ以上のビアを形成して（５０６）、第３の構造を形成してよい。実施形態において、１つ以上のビアは、レーザまたはドリルを使用して形成されてよい。第３の構造の例６００Ｃが、図６Ｃに示されており、基板１０６内に埋め込まれたシリコンバックプレーン１０４を含み、２つのビア１０８がそれらを通じて形成されている。この段階で、ビア１０８を有するシリコンバックプレーン１０４および基板１０６は、第１の一時的なキャリア６０２に取り付けられたままであってよい。ビア１０８は、金属材料で充填されてよい。
少なくとも１つの金属層をシリコンバックプレーンおよび基板の１つの表面上に形成してよい（５０８）。これは数多くの異なる方法で行われてよい。
幾つかの実施形態では、金属層をシリコンバックプレーンおよび基板の１つの表面上にパターン化するか或いはめっきして、第４の構造を形成してよい。図６Ｄは、金属層１１０を有する第３の構造を含む、第４の構造の例６００Ｄを示している。図６Ｄに示すように、金属層１１０は、シリコンバックプレーン１０４の周辺領域から延びる領域およびビアの上にボンドパッドを形成している。金属層がシリコンバックプレーン１０４の１つの表面の中央領域にも設けられている。図１Ｄに示すＬＥＤ照明システム１００の底面図は、この一例を示している。
他の実施形態では、金属層を中央領域内のシリコンバックプレーンの１つの表面上に形成してよく、再分配層を単一の金属層に隣接する基板およびシリコンバックプレーンの１つの表面上に形成して、第５の構造を形成してよい。図６Ｅは、単一の金属層６１８および再分配層６１６を有する第３の構造を含む、第５の構造の実施例６００Ｅを示している。図６Ｅに示す例において、再分配層６１６は、誘電体材料６１４の層と、金属層６１２とを含む。３つの金属層が図６Ｅに示されているが、設計上の制約に起因して、必要に応じて、１つ、２つ、または３つよりも多くの金属層が使用されてよい。再分配層は、例えば、誘電体材料の層の交互の堆積、（必要に応じた）誘電体材料の部分の選択的除去、および上部の金属層のパターン化によって形成されてよい。図６Ｅから分かるように、金属層６１２は、シリコンバックプレーンの１つの表面の周辺領域で始まり、基板の側面に向かって延びる。金属層６１２は、シリコンバックプレーン１０４とビアとの間に電気的に結合される。金属層６１２の一部分を誘電体材料６１４から露出させてはんだパッドを形成してよく、或いは最も外側の誘電体層の最も外側の表面上に別個のはんだパッドを形成してよい。
図７は、図６ＥのＬＥＤ照明システムの底面７００を表す底面図である。線７０２は、基板の最も外側の外周を表している。線１０４は、基板の最も外側の外周に対するシリコンバックプレーン１０４によって占められた領域の最も外側の外周を表している。破線７０４は、線７０４とシリコンバックプレーン１０４の最も外側の外周との間の領域の境界を示しており、それは本明細書ではシリコンバックプレーン１０４の周辺領域と称されることがある。再分配層６１６の金属層６１２は、周辺領域で始まり、（線７０２によって境界付けられる）基板の側面に向かって延びてよい。シリコンバックプレーンの周辺領域の境界７０４とシリコンバックプレーンの１つの表面上に形成される単一の金属層６１８との間にギャップがある。このギャップは、例えば、図６Ｅに反映されているように、誘電体材料で充填されてよい。
５０８（例えば、第４または第５の構造）の結果として形成された構造を反転させて、第２のキャリアに取り付けて（５１０）、第６の構造を形成してよい。実施形態では、構造（例えば、第４または第５の構造）をテープまたは一時的な接着剤のような接着材料を介して一時的な（例えば、プラスチック）キャリアに取り付けてよい。構造は、第２のキャリアに隣接して少なくとも１つの金属層と共に配置されてよい。第６の構造の例６００Ｇが図６Ｇに示されており、第２のキャリア６０８と、任意的な接着材料６０６とを含む。構造が第２のキャリアにひとたび取り付けられると、第１のキャリアを除去して（５１２）、第７の構造を形成してよい。第７の構造の例６００Ｇが、図６Ｇに示されている。
第２のキャリアの除去によって露出された表面上に再分配層および金属コネクタのアレイを形成して（５１４）、第８の構造を形成してよい。実施形態において、金属コネクタのアレイは、表面上に銅ピラーバンプ(copper pillar bumps)のアレイをめっきするか或いは他の方法でパターン化または形成することによって形成されてよい。第８の構造の例６００Ｈが図６Ｈに示されており、少なくとも１つの金属層１１２および誘電体材料１１６を含む、金属コネクタ６４０および再分配層１１７を含む。図６Ｅに関して上述したように、再分配層は、誘電体材料の層の交互の堆積、（必要に応じた）誘電体材料の部分を選択的除去、および上部での金属層を上部にパターン化によって形成されてよい。実施形態では、２０，０００（例えば、約２８，０００）を超える金属コネクタが、表面上に形成されてよい。
電気コネクタを介してＬＥＤアレイをシリコンバックプレーンに取り付けて（５１６）、第９の構造を形成してよい。実施形態において、これは、シリコンバックプレーンを電気コネクタと整列させることならびに銅ピラーバンプ内ではんだ銅材料をリフローさせるために加熱することによって行われてよい。リフローは、ＬＥＤアレイの下にアンダーフィル(underfill)を作り出すことがある。実施形態において、ＬＥＤアレイは、モノリシックＬＥＤアレイであってよい。第９の構造の例６００Ｉが図６Ｉに示されており、ＬＥＤアレイ１０２と、アンダーフィルとを含む。
ＬＥＤアレイは、レーザリフトオフ（ＬＬＯ：laser liftoff）プロセスおよび蛍光体集積化(phosphor integration)を受けてよい（５１８）。再分配層１１７内の露出された金属領域上に任意の受動部品を取り付けて、第１０の構造を形成してよい。第１０の構造の例６００Ｊが図６００Ｊに示されており、蛍光体材料６１０を有するＬＥＤアレイ１０２と、受動コンポーネント１１４とを含む。
任意に、図１ＢのＬＥＤ照明システム１００のようなＬＥＤ照明システムであってよい第１０の構造は、例えば、ＬＥＤ照明システム１００を車両ヘッドランプまたは他のアプリケーションシステムに組み込むように、外部回路基板に取り付けられてよい（５２０）。
実施形態を詳細に記載したが、当業者は、本開示を所与として、発明的な概念の精神から逸脱することなく、本明細書に記載した実施形態に修正が加えられる場合があることを理解するであろう。従って、本発明の範囲が図示および記載の特定の実施形態に限定されることは意図されていない。

Claims (14)

  1. システムを製造する方法であって、
    シリコンバックプレーンをキャリアに取り付けることと、
    成形材料が前記シリコンバックプレーンの側面を取り囲んで、埋め込まれたシリコンバックプレーンを備える基板を含む構造を形成するように、前記キャリアの上に前記シリコンバックプレーンを成形することであって、前記構造は、前記キャリアとは反対の第1の表面と、前記キャリアに隣接する第2の表面と、側面とを有する、成形することと、
    前記成形材料を通じて少なくとも１つのビアを形成することと、
    前記少なくとも１つのビアを金属材料で充填することと、
    前記構造の前記第1の表面の中央領域の上に金属層を形成することと、
    前記金属層に隣接して前記構造の前記第1の表面の上に再分配層を形成することと、
    前記キャリアを除去することと、
    前記キャリアを除去することによって露出される前記シリコンバックプレーンの表面の上に銅ピラーバンプのアレイを形成することと、を含む、
    方法。
  2. 前記再分配層を形成することは、
    前記構造の前記第1の表面の上に誘電体材料の第1の層を形成することと、
    前記金属層の少なくとも一部分が前記少なくとも１つのビアと接触したままであり、前記金属層の少なくとも別の部分が前記シリコンバックプレーンと接触したままであるように、前記誘電体材料の前記第1の層の上に金属層をパターン化することと、
    前記金属層および前記誘電体材料の前記第1の層の上に前記誘電体材料の第２の層を形成することと、
    バンドパッド場所に対応する前記第１の金属層の領域をオーバーレイする前記誘電体材料の前記第２の層の部分を除去することと、を含む、
    請求項１に記載の方法。
  3. 前記キャリアを除去する前に、別のキャリアを前記再分配層に取り付けることを更に含む、請求項２に記載の方法。
  4. 前記構造の前記第２の層の上に他の再分配層を形成することを更に含む、請求項３に記載の方法。
  5. ＬＥＤアレイを前記銅ピラーバンプのアレイと整列させることと、
    熱を加えて前記銅ピラーバンプをリフローさせることと、を更に含む、
    請求項１に記載の方法。
  6. 前記ＬＥＤアレイの上でレーザリフトオフを行うことと、
    前記ＬＥＤアレイの上で蛍光体集積化を行うことと、を更に含む、
    請求項５に記載の方法。
  7. 前記ＬＥＤアレイを前記銅ピラーバンプのアレイと整列させることは、最大で２０，０００個のエミッタを含むＬＥＤアレイを、エミッタ毎に少なくとも１つの銅ピラーバンプを含む銅ピラーバンプのアレイと整列させることを含む、請求項５に記載の方法。
  8. システムを製造する方法であって、
    シリコンバックプレーンをキャリアに取り付けることと、
    成形材料が前記シリコンバックプレーンの側面を取り囲んで、埋め込まれたシリコンバックプレーンを備える基板を含む構造を形成するように、前記キャリアの上に前記シリコンバックプレーンを成形することであって、前記構造は、前記キャリアとは反対の第１の表面と、前記キャリアに隣接する第２の表面と、側面とを含む、成形することと、
    前記成形材料を通じて少なくとも１つのビアを形成することと、
    前記少なくとも１つのビアを金属材料で充填することと、
    前記構造の前記第１の表面の上に金属層をパターン化することであって、前記金属層は、中央領域において前記シリコンバックプレーンの底面に電気的および熱的に結合される第１の部分と、前記シリコンバックプレーンの周辺領域と前記少なくとも１つのボンドパッドとの間に延在する第２の部分とを有する、パターン化することと、
    前記キャリアを除去することと、
    前記キャリアを除去することによって露出される前記シリコンバックプレーンの表面の上に銅ピラーバンプのアレイを形成することと、を含む、
    方法。
  9. 前記キャリアを除去する前に、別のキャリアを前記金属層に取り付けることを更に含む、請求項８に記載の方法。
  10. 前記構造の前記第２の表面の上に他の再分配層を形成することを更に含む、請求項９に記載の方法。
  11. ＬＥＤアレイを前記銅ピラーバンプのアレイと整列させることと、
    熱を加えて前記銅ピラーバンプをリフローさせることと、を更に含む、
    請求項８に記載の方法。
  12. 前記ＬＥＤアレイの上でレーザリフトオフを行うことと、
    前記ＬＥＤアレイの上で蛍光体集積化を行うことと、を更に含む、
    請求項１１に記載の方法。
  13. 前記ＬＥＤアレイを前記銅ピラーバンプのアレイと整列させることは、最大で２０，０００個のエミッタを含むＬＥＤアレイを、エミッタ毎に少なくとも１つの銅ピラーバンプを含む銅ピラーバンプのアレイと整列させることを含む、請求項１１に記載の方法。
  14. 前記キャリアを除去することによって露出される前記成形材料および前記シリコンバックプレーンの前記表面の上で少なくとも１つの電子コンポーネントを前記少なくとも１つの再分配層に取り付けることを更に含む、請求項１２に記載の方法。
JP2022529116A 2019-11-19 2020-11-19 発光ダイオードデバイスおよび照明システムのためのファンアウト構造 Pending JP2023502247A (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201962937629P 2019-11-19 2019-11-19
US62/937,629 2019-11-19
US201962951601P 2019-12-20 2019-12-20
US62/951,601 2019-12-20
US16/750,824 2020-01-23
US16/750,824 US11631594B2 (en) 2019-11-19 2020-01-23 Fan out structure for light-emitting diode (LED) device and lighting system
EP20158288.9 2020-02-19
EP20158288 2020-02-19
PCT/US2020/061205 WO2021102096A1 (en) 2019-11-19 2020-11-19 Fan out structure for light-emitting diode (led) device and lighting system

Publications (1)

Publication Number Publication Date
JP2023502247A true JP2023502247A (ja) 2023-01-23

Family

ID=75981055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022529116A Pending JP2023502247A (ja) 2019-11-19 2020-11-19 発光ダイオードデバイスおよび照明システムのためのファンアウト構造

Country Status (6)

Country Link
EP (1) EP4062450A1 (ja)
JP (1) JP2023502247A (ja)
KR (1) KR20220101700A (ja)
CN (1) CN115605995A (ja)
TW (1) TWI824197B (ja)
WO (1) WO2021102096A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8883561B2 (en) * 2011-04-30 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within encapsulant with TMV for vertical interconnect in POP
US9553162B2 (en) * 2011-09-15 2017-01-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
KR102346643B1 (ko) * 2015-06-30 2022-01-03 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자, 발광 소자 제조방법 및 발광 모듈
US10665578B2 (en) * 2015-09-24 2020-05-26 Apple Inc. Display with embedded pixel driver chips
CN110100318B (zh) * 2016-12-22 2022-04-15 夏普株式会社 显示装置及制造方法
US10529698B2 (en) * 2017-03-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same
US10446504B2 (en) * 2017-05-18 2019-10-15 Xintec Inc. Chip package and method for forming the same

Also Published As

Publication number Publication date
WO2021102096A1 (en) 2021-05-27
CN115605995A (zh) 2023-01-13
EP4062450A1 (en) 2022-09-28
TW202135278A (zh) 2021-09-16
TWI824197B (zh) 2023-12-01
KR20220101700A (ko) 2022-07-19

Similar Documents

Publication Publication Date Title
US11156346B2 (en) Fan out structure for light-emitting diode (LED) device and lighting system
JP7286884B2 (ja) 金属インレー及びボトムコンタクトを有する発光デバイスを製造する方法
TWI774130B (zh) 用於發光二極體(led)裝置及照明系統之扇出結構
KR102537887B1 (ko) 발광 다이오드(led) 디바이스 및 조명 시스템을 위한 팬 아웃 구조
TWI824197B (zh) 製造ｌｅｄ照明系統之方法
WO2021183644A1 (en) Method of manufacturing an augmented led array assembly
JP2023508678A (ja) フリップチップ相互接続された発光ダイオードパッケージアセンブリ
US11664347B2 (en) Ceramic carrier and build up carrier for light-emitting diode (LED) array
KR102572731B1 (ko) 금속 인레이 및 최상부 콘택들을 갖는 발광 디바이스
JP2023536241A (ja) 金属インレーおよび頂面コンタクトを備える発光デバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231115