CN101154656B - 多芯片发光二极管模组结构及其制造方法 - Google Patents

多芯片发光二极管模组结构及其制造方法 Download PDF

Info

Publication number
CN101154656B
CN101154656B CN 200610140630 CN200610140630A CN101154656B CN 101154656 B CN101154656 B CN 101154656B CN 200610140630 CN200610140630 CN 200610140630 CN 200610140630 A CN200610140630 A CN 200610140630A CN 101154656 B CN101154656 B CN 101154656B
Authority
CN
China
Prior art keywords
chip
emitting diode
base plate
integrated circuit
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200610140630
Other languages
English (en)
Other versions
CN101154656A (zh
Inventor
肖国伟
陈正豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGDONG APT ELECTRONICS LTD.
Original Assignee
HONGKONG MICROCRYSTALLINE ADVANCED PACKAGE TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HONGKONG MICROCRYSTALLINE ADVANCED PACKAGE TECHNOLOGY Co Ltd filed Critical HONGKONG MICROCRYSTALLINE ADVANCED PACKAGE TECHNOLOGY Co Ltd
Priority to CN 200610140630 priority Critical patent/CN101154656B/zh
Publication of CN101154656A publication Critical patent/CN101154656A/zh
Priority to HK08108255.5A priority patent/HK1113231A1/xx
Application granted granted Critical
Publication of CN101154656B publication Critical patent/CN101154656B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种多芯片发光二极管模组结构及其制造方法,该模组包括:至少一个发光二极管芯片,其P型区域和N型区域的金属电极层上具有倒装焊金属凸点;至少一个集成电路控制芯片,例如电流电压控制芯片和防静电芯片;以及适于倒装焊的底板,该底板具有用于连接所述发光二极管芯片与集成电路控制芯片的金属线路层和用于倒装焊的凸点,所述凸点与所述发光二极管芯片上的金属凸点相对应;所述发光二极管芯片倒装焊至底板上,所述控制芯片被组装在底板上或者集成于底板之中。本发明不仅解决了大功率芯片的集中散热问题,而且,本发明采用半导体集成电路技术将控制芯片集成至倒装焊底板中,可进一步提高器件的集成度,实现不同尺寸、不同色彩的LED芯片的小型化封装。

Description

多芯片发光二极管模组结构及其制造方法
技术领域
本发明涉及一种多芯片发光二极管模组的结构及其制造方法,特别涉及大功率倒装焊结构发光二极管的多芯片模组结构及其制造方法。
背景技术
传统的氮化镓基(GaN)发光二极管的结构,是在蓝宝石(sapphire)基板上形成多层氮化镓的外延晶体层制成。在晶体层的P型及N型区域上,分别形成金属电极:P电极与N电极。传统发光二极管LED通常的组装方法是,将LED芯片用界面导热材料(TIM)固定在封装支架内,通过金线键合(Wire Bonding)连接LED器件的金属电极与器件的封装支架。其中,LED芯片的金属电极面向上,放置固定在一基板上。金线键合(Wire Bonding)完成后,使用高透明的树脂将LED芯片包封起来,以保护发光器件和封装结构。
随着市场对发光二极管LED性能要求的不断提高,应用范围的不断扩大,上述的传统LED在制造和封装上存在许多缺陷就成为限制LED应用的瓶颈。其中最大的两个缺陷分别是大功率芯片的散热问题和多芯片组装的复杂性。市场对大功率的LED芯片需求越来越大,LED芯片的功率越大,传统芯片的散热问题就越突出。因为界面导热材料的导热参数受到限制。利用多芯片LED组装制造的大功率、多色彩的LED模组,其应用范围也越来越广。由于传统LED芯片需要引线连接,引线占据了额外的空间,导致封装体积过大,不利于后续产品小型化的开发;引线还大大影响LED模组的成品率和可靠性。同时,此种芯片不利于与控制芯片集成与组装,对于需要多种色彩LED芯片组装的产品,传统LED芯片的制造与封装形式限制了多芯片LED产品的应用。
倒装焊技术是IBM公司在60年代首先发明,已经广泛应用于高密度集成电路的封装。该技术将芯片翻转,通过芯片上制成的金属凸点(MetalBump/stud),与制备有金属凸点的底板形成连接,从而减小封装尺寸,满足电子产品的高性能、小型化的要求。但是,目前人们尚未将倒装焊结构的优点应用于多色彩芯片发光二极管芯片模组的制造和封装,本发明首次将倒装焊技术结合到多芯片发光二极管模组的制造和封装中,提出了新型大功率LED产品的设计和制造方法。根据倒装焊工艺的要求,对多种LED芯片倒装焊底板提供了相应的设计和制造方法。
发明内容
本发明的目的在于提供一种多芯片发光二极管模组结构及其制造方法,以克服传统发光二极管在结构和封装上所存在的缺陷,不仅可解决散热问题,而且能够实现不同尺寸、不同色彩的发光二极管芯片的小型化封装。
本发明的上述发明目的是通过以下技术措施来实现的:
根据本发明的多芯片发光二极管模组结构包括:
至少一个发光二极管芯片,在发光二极管芯片的P型区域和N型区域的金属电极层具有用于倒装焊的金属凸点;
至少一个集成电路控制芯片,用于控制所述发光二极管芯片;
适于倒装焊的底板,所述底板上具有用于连接所述发光二极管芯片与集成电路控制芯片的金属线路层和用于倒装焊的凸点,所述凸点与所述发光二极管芯片上的金属凸点相对应;
其中,所述发光二极管芯片倒装焊至所述底板上,所述的至少一个集成电路控制芯片组装于所述底板上或者集成于所述底板之中。
根据本发明的多芯片发光二极管模组的制造方法,包括以下步骤:
(a)在发光二极管芯片的P型区域和N型区域的金属电极层上制备用于倒装焊的金属凸点;
(b)在倒装焊底板上制备用于连接发光二极管芯片及其集成电路控制芯片的金属线路层以及用于倒装焊的凸点,所述凸点与所述发光二极管芯片上的金属凸点相对应;
(c)将所述的发光二极管芯片和集成电路控制芯片集成在所述底板上,其中,所述发光二极管芯片倒装焊至所述底板上,所述集成电路控制芯片组装于所述底板上或者集成于所述底板之中。
在本发明的一种实施方式中,所述的至少一个控制芯片包括电流电压控制集成电路芯片和防静电集成电路芯片,所述电流电压控制集成电路芯片与所述的发光二极管芯片具有串联连接,防静电集成电路芯片与所述的发光二极管芯片具有并联连接。
本发明中所述的倒装焊底板的材料可以是所有能够在其上面制备金属层和电路的材料,例如:诸如硅之类的半导体材料,印刷电路板(PCB),以铜、铝、银等金属为核心的印刷电路板(MCPCB),或者诸如氮化铝、氧化铝之类的共烧结陶瓷。
本发明中所述的电流电压控制集成电路芯片和防静电集成电路芯片可被组装在所述底板上或者集成于底板中。
在本发明的优选实施方式中,所述的倒装焊底板的材料是以硅为代表的半导体材料,所述的电流电压控制集成电路芯片和所述防静电集成电路芯片中的一种芯片被组装在所述底板上,另一种芯片被集成于所述底板之中。
在本发明的另一种优选实施方式中,所述的倒装焊底板的材料为半导体材料,所述的电流电压控制集成电路芯片和防静电集成电路芯片均被集成于所述底板之中。
本发明中所述的防静电集成电路芯片可以包含由若干个齐纳二极管组成的串并联电路。其中,每一个齐纳二极管的P型区域至少与另外一个齐纳二极管的P型区域连接;或者每一个齐纳二极管的N型区域至少与另外一个齐纳二极管的N型区域连接。
本发明可采用半导体集成电路工艺将所述的齐纳二极管电路集成于所述的底板之中,所述底板还具有与倒装焊发光二极管芯片的P型区域和N型区域对应的电极金属层图形;并且,该金属线路层与所述齐纳二极管电路以及倒装焊发光二极管芯片的P型区域和N型区域的金属电极层相对应。
本发明所述的底板金属线路层的材料是对光具有高反射率的材料,可选自:铝、铜、铂、银、锌、钛、镍等金属或者其相应合金。
在根据本发明所述的多芯片发光二极管模组的制造方法的优选实施方式中,所述的倒装焊底板由半导体材料制成,并且,在所述的步骤(c)中,所述的集成电路控制芯片采用半导体集成电路工艺和/或表面组装技术集成至所述底板上或者底板之中。
当本发明所述的集成电路控制芯片为电流电压控制集成电路芯片和防静电集成电路芯片时,它们与所述的发光二极管芯片具有并联连接;在优选实施方式中,其中的防静电集成电路芯片包含由若干个齐纳二极管组成的串并联电路。该齐纳二极管电路通过以下步骤集成到所述底板中:
(i)根据线路设计图形的要求,在所述底板上通过半导体集成电路工艺制备所述防静电集成电路芯片,形成齐纳二极管的P型注入区域和N型注入区域;
(ii)根据电路设计要求,在所述底板上制备所述齐纳二极管的线路金属层。
本发明与现有技术相比具有以下优点:
首先,本发明采用倒装焊技术组装发光二极管芯片,解决了现有技术中存在的大功率芯片的集中散热问题。
其次,本发明采用半导体集成电路技术将控制发光二极管芯片的集成电路控制芯片集成至倒装焊底板中,使本发明的多芯片发光二极管模组可进一步提高器件的集成度,并实现不同尺寸、不同色彩的LED芯片的小型化封装。
附图说明
下面将结合附图结合具体实施方式对本发明进行详细说明。其中:
图1为本发明实施例中的多芯片发光二极管模组的电路图;
图2a为本发明实施例中的多芯片发光二极管模组的垂向截面图,其中,电压电流控制集成电路芯片和防静电集成电路芯片均组装在底板上;
图2b为本发明实旋例中的多芯片发光二极管模组的垂向截面图,其中,防静电集成电路芯片被集成在底板中,电压电流控制集成电路芯片组装在底板上;
图2c为本发明实施例中的多芯片发光二极管模组的垂向截面图,其中,电压电流控制集成电路芯片和防静电集成电路芯片均被集成在底板中;
图3a至3c分别为本发明实施例中的防静电集成电路芯片的三种不同的的线路设计图;
图4为实现图3a中的含有齐纳二极管线路设计的一种工艺图形;
图5a为本发明实施例中具有倒装凸点的底板的工艺设计图形;
图5b和图5c为制备图5a所示工艺设计图形的不同阶段的底板的垂向截面图;
图5d为图5c中的底板工艺完成以后的底板的垂向截面图;
图6a至6d为本发明可供不同尺寸或结构的倒装焊LED芯片选择使用的四种底板工艺图形;
图7a为本发明另一实施例中的以AlN为倒装焊底板的垂向截面图;
图7b为图7a所示的底板集成了不同颜色的LED芯片及其控制芯片时的垂向截面图;
图7c为图7b所示的多芯片LED模组的俯视图。
具体实施方式
实施例1
根据本实施例的多芯片发光二极管模组的线路结构设计如图1所示,该模组包括电压电流控制集成电路芯片1、防静电集成电路芯片2和发光二极管芯片3.其中,芯片1与发光二极管LED芯片3串联连接,可根据发光二极管LED芯片的需求,调整、控制LED芯片上的电压和经过的电流,实现多芯片、多色彩LED模组的不同的发光模式,诸如闪烁、变色、渐渐变亮、渐渐变暗等发光模式.芯片2为一防静电集成电路芯片,该芯片与LED芯片3并联连接,以保护LED芯片在高压静电放电过程中不会被损害.
尽管在本实施例中仅有一个LED芯片,但是,本领域技术人员可以理解,本发明也可以采用不同尺寸、不同颜色的LED芯片形成具有多个LED芯片的模组,多个LED芯片之间以串并联电路连接,以配合不同的电源要求,因为不同应用场合的电源,其输出电压、输出电流有所不同。
参见图2a至2c可知,在LED芯片3的P型区域与N型区域的金属电极层上均制备有用于倒装焊的金属凸点4,其材料可以是铜、金、银、铅/锡合金、镍等。进行倒装焊时,带有凸点4的LED芯片3翻转与一制备好相应凸点的底板5相连接,从而将LED芯片3倒装焊至底板5上。
本实施例中的倒装焊底板5材料是硅晶片。在底板上根据图1所示的线路进行设计同时制备导电金属线路,该金属线路用于连接LED芯片3与集成电路芯片1和芯片2。根据LED芯片3的P型区域与N型区域位置,底板5上对应设计并制备相应的倒装焊焊接凸点12和13,如图5a所示,用于倒装焊接LED芯片。
根据图1所示的线路设计,本实施例中提供了三种多芯片模组的组装和集成结构,分别如图2a至2c所示。其中,图2a所示的LED模组采用现成的集成电路芯片,应用倒装焊和表面组装技术(Surface AssemblyTechnology),将根据图1所示线路的芯片1和芯片2均组装在底板5上,LED芯片3则倒装焊至底板5上。
如果使用合适的底板材料,例如硅等半导体材料作为底板,可以将芯片1和/或芯片2使用现有的半导体集成电路工艺技术,制备在底板5中以提高整个器件的集成度。在图2b所示的多芯片LED模组中,芯片2被集成在底板5中,芯片1则利用表面组装技术组装在底板5上。此外,在图2c所示的多芯片LED模组中,芯片1和芯片2均被集成在底板5中,形成如图2c所示的高集成度的LED模组。通过调整底板5上的导电线路6和倒装焊焊接点,芯片1和芯片2可以组装在底板上的不同位置。
本实施例中的防静电集成电路芯片2的设计线路包含多组齐纳二极管,如图3a至3c所示,分别示出了三种防静电集成电路芯片设计线路。其中的齐纳二极管的击穿电压在5V至30V之间。在整个电路中,每一个齐纳二极管的P型区域至少与另外一个齐纳二极管的P型区域连接;或者每一个齐纳二极管的N型区域至少与另外一个齐纳二极管的N型区域连接。当底板5使用硅等半导体材料时,可应用集成电路集成工艺,将有关设计线路集成于底板中。如图3a所示,防静电集成电路芯片包含七个齐纳二极管7,通过串并联连接,即使任意两个齐纳二极管断路,芯片依旧能起到保护作用。图3b所示也是由七个齐纳二极管组成的串并联电路的又一种连接方式。图3c所示有六个齐纳二极管串并联连接而成。
本实施例的底板5上的金属导电材料6为铝(A1)。为增加反射效率,在制备金属导电线路时,将使连接正电极的金属导电层和负电极的金属导电层最大面积地覆盖底板。
图4示出了本实施例的底板的一种工艺设计图形,该设计可用于实现图3a所示的含有齐纳二极管线路设计.当使用半导体材料硅晶片5作为底板材料时,将该设计应用于硅晶片上面,通过半导体集成电路工艺,制备防静电集成电路芯片.如图4所示图形,分别使用半导体注入的方法,在P注入区域9和N注入区域10注入不同的掺杂材料,例如P区注入硼为受主掺杂,N区注入磷为施主掺杂,形成多组齐纳二极管7.每一个齐纳二极管的P型区域与另一个或几个齐纳二极管的P型区域相连接.其中,N型区域的面积根据整个LED芯片设计决定,其长度大于25微米.当完成齐纳二极管P型区域9与N型区域10的制备工艺后,在底板5上面沉积一层绝缘层材料11,如二氧化硅或者氮化硅.然后,在N型注入区域上使用图4所示图形,刻蚀除去部分绝缘层,露出N型注入区域,形成设计图形.
在完成上述工艺步骤之后,在硅晶片上制备齐纳二极管的线路金属层,使该抗静电线路的两端(如图3所示)与底板上对应的发光二极管3的两端连接(其电路如图1所示)。同时还需制备底板上对应倒装焊LED芯片的P型区域与N型区域的电极金属层图形。图5a示出了相应的工艺设计图形,图中呈长椭圆形和圆形阴影分别是与LED芯片的正极和负极对应的金属凸点12和13,大面积的点区域对应绝缘层11,左右两个白色长方形为绝缘层开口,露出的金属层为发光二极管的引线焊盘14。
实现图5a所示的工艺设计图形的制备工艺如下:首先,在硅晶片上使用金属溅射或金属蒸发工艺,沉积一层铝或银金属层。厚度在0.5微米至5微米之间。使用集成电路光刻工艺,以光刻胶做掩膜,使用相应的刻蚀溶液,制备出P型区域与N型区域金属层图形15和16,其中,P型、N型区域分别与LED芯片上的P型、N型区域相对应,如图5b所示。然后在金属层上沉积一层绝缘层11,并开孔,如图5c所示。最后,制备同LED芯片P区和N区对应的金属凸点12和13,通过凸点下金属层17分别与底板的金属层相连。其材料可使用金、锡、锡/铅合金等。图5d示出了上述工艺完成后所得到的底板截面图,其俯视图如图5a所示。
本领域技术人员应当理解,对于不同尺寸或结构的倒装焊LED芯片,可选择使用其他的图形设计方案。如图6a、图6b、图6c和图6d中分别示出了四种设计方案,其工艺方法与上述相同。
当完成底板上的齐纳二极管集成模组和金属线路制备后,使用倒装焊工艺,将LED芯片倒装焊在底板上,如图2a至2c所示。同时,可使用倒装焊工艺或表面贴装(SMD)工艺,将一电压电流控制集成电路芯片焊接在底板上,并与LED芯片连接。由此可制备成具电流电压控制、防静电功能的LED模组。
实施例2
本实施例采用氮化铝共烧结陶瓷(A1N)作为底板材料,以红绿蓝三色LED芯片的集成结合电压电流控制芯片和防静电芯片的贴装为例并结合附图说明。
图7a为AlN底板5的剖面图,上面已经按照红绿蓝LED芯片3a,3b,3c以及电流电压控制芯片1和防静电芯片2的要求布好相应的金属电路,并且制备了同LED芯片和防静电芯片2对应的金属凸点4。图7b为集成了芯片1和芯片2以及红绿蓝LED芯片3a,3b,3c的模组剖面图。图7c为该多芯片LED模组的俯视图。
尽管以上通过具体实施方式对本发明进行了描述,并非是对本发明的限定。本领域普通技术人员应当理解,在不偏离本发明的精神和范畴的情况下,可进行各种变化或变型,所有这些变化或变型应该被认为均属于本发明的权利要求的保护范围之内。

Claims (14)

1.多芯片发光二极管模组结构,其特征在于,该模组结构包括:
至少一个发光二极管芯片,在发光二极管芯片的P型区域和N型区域的金属电极层上具有用于倒装焊的金属凸点;
至少一个集成电路控制芯片,用于控制所述发光二极管芯片;
适于倒装焊的底板,所述底板上具有用于连接所述发光二极管芯片与集成电路控制芯片的金属线路层和用于倒装焊的凸点,所述凸点与所述发光二极管芯片上的金属凸点相对应;
其中,所述发光二极管芯片倒装焊至所述底板上,所述的至少一个集成电路控制芯片集成于所述的底板上或者底板之中。
2.根据权利要求1所述的多芯片发光二极管模组结构,其特征在于:所述的至少一个控制芯片包括电流电压控制集成电路芯片和防静电集成电路芯片,电流电压控制集成电路芯片与所述的发光二极管芯片具有串联连接,防静电集成电路芯片与所述的发光二极管芯片具有并联连接。
3.根据权利要求1所述的多芯片发光二极管模组结构,其特征在于:所述的倒装焊底板的材料选自:诸如硅之类的半导体材料,印刷电路板,以铜、铝、银等金属为核心的印刷电路板,或者诸如氮化铝、氧化铝之类的共烧结陶瓷。
4.根据权利要求2所述的多芯片发光二极管模组结构,其特征在于:所述的电流电压控制集成电路芯片和防静电集成电路芯片被组装在或者集成于所述底板上。
5.根据权利要求2所述的多芯片发光二极管模组结构,其特征在于:所述的倒装焊底板的材料为半导体材料,所述的电流电压控制集成电路芯片和所述防静电集成电路芯片中的一种芯片被组装在所述底板上,另一种芯片被集成于所述底板之中。
6.根据权利要求2所述的多芯片发光二极管模组结构,其特征在于:所述的倒装焊底板的材料为半导体材料,所述的电流电压控制集成电路芯片和防静电集成电路芯片均被集成于所述底板之中。
7.根据权利要求2至6中任意一项所述的多芯片发光二极管模组结构,其特征在于:所述的防静电集成电路芯片包含由若干个齐纳二极管组成的串并联电路。
8.根据权利要求7所述的多芯片发光二极管模组结构,其特征在于:所述的每一个齐纳二极管的P型区域至少与另外一个齐纳二极管的P型区域连接;或者每一个齐纳二极管的N型区域至少与另外一个齐纳二极管的N型区域连接。
9.根据权利要求8所述的多芯片发光二极管模组结构,其特征在于:所述底板的金属线路层的材料选自:铝、铜、铂、银、锌、钛、镍等金属或者其相应合金。
10.根据权利要求9所述的多芯片发光二极管模组结构,其特征在于:所述发光二极管芯片包括不同颜色,不同尺寸的多种芯片的组合。
11.多芯片发光二极管模组的制造方法,包括以下步骤:
(a)在发光二极管芯片的P型区域和N型区域的金属电极层上制备用于倒装焊的金属凸点;
(b)在倒装焊底板上制备用于连接发光二极管芯片及其集成电路控制芯片的金属线路层以及用于倒装焊的凸点,所述凸点与所述发光二极管芯片上的金属凸点相对应;
(c)将所述的发光二极管芯片和集成电路控制芯片集成在所述底板上,其中,所述发光二极管芯片倒装焊至所述底板上,所述的集成电路芯片集成于所述的底板上或者底板之中.
12.根据权利要求11所述的多芯片发光二极管模组的制造方法,其特征在于:所述的至少一个控制芯片包括电流电压控制集成电路芯片和防静电集成电路芯片,它们与所述的发光二极管芯片具有并联连接;其中,所述的防静电集成电路芯片包含由若干个齐纳二极管组成的串并联电路。
13.根据权利要求12所述的多芯片发光二极管模组的制造方法,其特征在于:所述的倒装焊底板由半导体材料制成,并且,在所述的步骤(c)中,所述的集成电路控制芯片采用半导体集成电路工艺和/或表面组装技术集成至所述底板上或者底板之中。
14.根据权利要求13所述的多芯片发光二极管模组的制造方法,其特征在于:所述防静电集成电路芯片通过以下步骤集成到所述底板中:
(i)根据线路设计图形的要求,在所述底板上通过半导体集成电路工艺制备所述防静电集成电路芯片,形成齐纳二极管的P型注入区域和N型注入区域;
(ii)根据电路设计要求,在所述底板上制备所述齐纳二极管的线路金属层。
CN 200610140630 2006-09-30 2006-09-30 多芯片发光二极管模组结构及其制造方法 Active CN101154656B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN 200610140630 CN101154656B (zh) 2006-09-30 2006-09-30 多芯片发光二极管模组结构及其制造方法
HK08108255.5A HK1113231A1 (en) 2006-09-30 2008-07-25 Multi-chip-module light emitting diode design and fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610140630 CN101154656B (zh) 2006-09-30 2006-09-30 多芯片发光二极管模组结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101154656A CN101154656A (zh) 2008-04-02
CN101154656B true CN101154656B (zh) 2010-05-12

Family

ID=39256199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610140630 Active CN101154656B (zh) 2006-09-30 2006-09-30 多芯片发光二极管模组结构及其制造方法

Country Status (2)

Country Link
CN (1) CN101154656B (zh)
HK (1) HK1113231A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008063325A1 (de) 2008-12-30 2010-07-01 Osram Opto Semiconductors Gmbh Verfahren zur Fertigung von Leuchtmitteln
CN101814489A (zh) * 2010-03-02 2010-08-25 晶科电子(广州)有限公司 带有功能芯片的发光二极管封装结构及其封装方法
CN101886759B (zh) * 2010-05-24 2012-07-25 晶科电子(广州)有限公司 一种使用交流电的发光器件及其制造方法
TWI478319B (zh) 2010-07-20 2015-03-21 Epistar Corp 整合式發光裝置及其製造方法
CN102347325B (zh) * 2010-07-30 2016-06-15 晶元光电股份有限公司 整合式发光装置及其制造方法
CN101958389A (zh) * 2010-07-30 2011-01-26 晶科电子(广州)有限公司 一种硅基板集成有功能电路的led表面贴装结构及其封装方法
KR101711961B1 (ko) * 2010-09-10 2017-03-03 삼성전자주식회사 발광 디바이스
US8912049B2 (en) * 2010-10-12 2014-12-16 Koninklijke Philips N.V. PEC biasing technique for LEDs
CN102214652B (zh) * 2011-05-25 2013-01-30 映瑞光电科技(上海)有限公司 一种led封装结构及其制备方法
KR102138050B1 (ko) * 2012-08-07 2020-08-11 루미리즈 홀딩 비.브이. Led 회로
JP2015531982A (ja) * 2012-09-18 2015-11-05 ウェヴィエン, インコーポレイテッド.Wavien, Inc. 光再利用のために二重反射を利用する放物面反射鏡を有するランプシステム
CN102945912A (zh) * 2012-12-06 2013-02-27 上海顿格电子贸易有限公司 Led发光元器件支架
US9560722B2 (en) 2013-03-25 2017-01-31 The Hong Kong University Of Science And Technology Power system-on-chip architecture
EP2988056A4 (en) * 2013-04-19 2016-09-28 Shenzhen Xingrisheng Ind Co LED LIGHTING DEVICE FOR DISASSEMBLY, ASSEMBLY, COMBINATION AND SIDE SHIFTING OF MODULES AND CONTROL PROCEDURES
CN104485407B (zh) * 2014-10-23 2017-05-24 贵州省兴豪华电子科技有限公司 一种带控制芯片的led灯
CN105303983A (zh) * 2015-10-03 2016-02-03 上海铁歌科技有限公司 一种使用单层pcb板实现的小间距的led全彩显示屏
JP6740374B2 (ja) * 2016-12-22 2020-08-12 シャープ株式会社 表示装置および製造方法
CN108091646B (zh) * 2017-12-27 2020-04-21 中国科学院半导体研究所 紫外led抗静电硅基板的封装结构
CN113411957A (zh) * 2021-06-30 2021-09-17 珠海格力电器股份有限公司 抗静电芯片、电路板及开关结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1731592A (zh) * 2005-08-26 2006-02-08 杭州士兰明芯科技有限公司 倒装焊结构发光二极管及其制造方法
CN1780002A (zh) * 2004-11-19 2006-05-31 中国科学院半导体研究所 倒装氮化镓基发光二极管芯片的制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1780002A (zh) * 2004-11-19 2006-05-31 中国科学院半导体研究所 倒装氮化镓基发光二极管芯片的制作方法
CN1731592A (zh) * 2005-08-26 2006-02-08 杭州士兰明芯科技有限公司 倒装焊结构发光二极管及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平7-12302A 1995.05.12

Also Published As

Publication number Publication date
HK1113231A1 (en) 2008-09-26
CN101154656A (zh) 2008-04-02

Similar Documents

Publication Publication Date Title
CN101154656B (zh) 多芯片发光二极管模组结构及其制造方法
EP2954564B1 (en) Submount-free light emitting diode (led) components and methods of fabricating same
US8138515B2 (en) Surface mounted LED structure and packaging method of integrating functional circuits on a silicon
US7808013B2 (en) Integrated heat spreaders for light emitting devices (LEDs) and related assemblies
US9660161B2 (en) Light emitting diode (LED) components including contact expansion frame
US7928458B2 (en) Light-emitting diode device and method for fabricating the same
US9431592B2 (en) Submount with cavities and through vias for LED packaging
TWI528508B (zh) 高功率發光二極體陶瓷封裝之製造方法
US8247833B2 (en) LED package and manufacturing method thereof
US20070262338A1 (en) Semiconductor Light-Emitting Element, Manufacturing Method and Mounting Method of the Same and Light-Emitting Device
CN102185091B (zh) 一种发光二极管器件及其制造方法
US9214607B1 (en) Wire bonded light emitting diode (LED) components including reflective layer
WO2020147004A1 (zh) 发光二极管封装器件及发光装置
CN101350321A (zh) 直接倒装于支架内的发光二极管的制造方法
TWI420695B (zh) 化合物半導體元件之封裝模組結構及其製造方法
CN107223285A (zh) 发光元件以及发光二极管
CN102693972A (zh) 发光二极管封装及其导线架的制作方法
WO2006056121A1 (en) The integrated-type led and manufacturing method thereof
TW201042720A (en) A wafer-level CSP processing method and thereof a thin-chip SMT-type light emitting diode
CN201904368U (zh) 一种硅基板集成有功能电路的led表面贴装结构
CN111463339A (zh) 发光单元及显示屏
JP2012165016A (ja) 発光装置
JP2006279080A (ja) 発光素子ウエハの固定方法
KR100643583B1 (ko) 메탈 pcb를 이용한 다색 발광소자 모듈 및 그 제조방법
JP2008263246A (ja) 発光装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1113231

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: HONGKONG ADVANCED PHOTOELECTRONIC TECHNOLOGY LTD.

Free format text: FORMER NAME: HONGKONG MICROCRYSTALLINE ADVANCED PACKAGE TECHNOLOGY CO., LTD.

CP03 Change of name, title or address

Address after: Room 5, building 501-2, integrated circuit development, 6 West Science Park, Sha Tin Science Park, New Territories, Hongkong

Patentee after: Hongkong microcrystalline advanced photoelectric technology Co., Ltd.

Address before: Chinese Hongkong Kowloon Hong Kong University Science & Technology wing room 4585

Patentee before: Hongkong Microcrystalline Advanced Package Technology Co., Ltd.

REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1113231

Country of ref document: HK

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151120

Address after: 511458, No. 33, South Road, ring road, Nansha New District, Guangdong, Guangzhou

Patentee after: APT (Guangzhou) Electronics Ltd.

Address before: Room 5, building 501-2, integrated circuit development, 6, science Avenue West, Sha Tin Science Park, West China, Hongkong, China

Patentee before: Hongkong microcrystalline advanced photoelectric technology Co., Ltd.

CP03 Change of name, title or address

Address after: 511458, No. 33, South Avenue, ring road, Guangzhou, Guangdong, Nansha District

Patentee after: GUANGDONG APT ELECTRONICS LTD.

Address before: 511458, No. 33, South Road, ring road, Nansha New District, Guangdong, Guangzhou

Patentee before: APT (Guangzhou) Electronics Ltd.

CP03 Change of name, title or address