JPWO2016084463A1 - 炭化珪素半導体装置及びその製造方法 - Google Patents
炭化珪素半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JPWO2016084463A1 JPWO2016084463A1 JP2016507925A JP2016507925A JPWO2016084463A1 JP WO2016084463 A1 JPWO2016084463 A1 JP WO2016084463A1 JP 2016507925 A JP2016507925 A JP 2016507925A JP 2016507925 A JP2016507925 A JP 2016507925A JP WO2016084463 A1 JPWO2016084463 A1 JP WO2016084463A1
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- type
- silicon carbide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 394
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 231
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 230
- 238000004519 manufacturing process Methods 0.000 title claims description 58
- 210000000746 body region Anatomy 0.000 claims abstract description 96
- 238000000034 method Methods 0.000 claims abstract description 55
- 230000002093 peripheral effect Effects 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 34
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000002360 preparation method Methods 0.000 claims description 3
- 108091006146 Channels Proteins 0.000 abstract description 165
- 230000000694 effects Effects 0.000 abstract description 22
- 108010075750 P-Type Calcium Channels Proteins 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 95
- 150000002500 ions Chemical class 0.000 description 26
- 230000000875 corresponding effect Effects 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000003763 carbonization Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/086—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
従来の炭化珪素半導体装置700は、図18に示すように、n+型低抵抗炭化珪素基板710と、n+型低抵抗炭化珪素基板710上に形成されたn−型エピタキシャル層712と、当該n−型エピタキシャル層712の表面に形成されたp型ボディ領域716と、p型ボディ領域716の表面に形成された、チャネル領域718と、n++型ソース領域720及びp++型ボディコンタクト領域722と、少なくともチャネル領域718上にゲート絶縁膜724を介して形成されたゲート電極726とを備える。なお、図18中、符号728は層間絶縁膜を示し、符号730はソース電極を示し、符号732はドレイン電極を示す。
1.実施形態1に係る炭化珪素半導体装置
実施形態1に係る炭化珪素半導体装置100は、本発明の第一の態様に係る炭化珪素半導体装置である。実施形態1に係る炭化珪素半導体装置100は、パワーMOSFETである。
実施形態1に係る炭化珪素半導体装置100は、以下に示す製造方法(実施形態1に係る炭化珪素半導体装置の製造方法)により製造することができる。
まず、n+型低抵抗炭化珪素基板110と、n+型低抵抗炭化珪素基板110の第一主面側の表面に形成されたn−型エピタキシャル層112とを備える炭化珪素半導体基板を準備する(図2参照。)。
次に、n−型エピタキシャル層112の表面に所定のマスクM1を形成した後、当該マスクM1を介してAlイオンを注入することによりp型ボディ領域116を形成する(図3(a)参照。)。このとき、p型不純物の最大濃度を示す深さ位置が、p−型チャネル領域118の底面となる深さ位置よりも深くなるように(具体的には例えば0.6〜0.9μmの深さ位置に)、n−型エピタキシャル層112の表面にp型ボディ領域116を形成する(図3(b)参照。)。
次に、マスクM1を除去した後、n型不純物イオンを注入することにより、n−型エピタキシャル層112の表面にn型半導体領域114を形成する(図4(a)参照。)。このとき、n型半導体領域114においてn型不純物の濃度がp型不純物の濃度よりも高くなる条件でイオン注入を行う(図4(b)参照。)。n型半導体領域114は、炭化珪素半導体装置100における能動領域の全域に形成する。
次に、n型半導体領域114内に、p−型チャネル領域118を形成するp−型チャネル領域形成工程(図5参照。)と、p++型ボディコンタクト領域122を形成するp++型ボディコンタクト領域形成工程(図6参照。)と、n++型ソース領域120を形成するn++型半導体領域形成工程(図7参照。)を順次実施する。
まず、n−型エピタキシャル層112の表面に所定のマスクM2を形成した後、当該マスクM2を介してp型不純物イオン(例えばAlイオン)を注入することにより、n型半導体領域114内にp−型チャネル領域118を形成する(図5(a)参照。)。このとき、p−型チャネル領域118は、n型半導体領域114を貫通してp型ボディ領域116に達するようにn型半導体領域114内に形成する(図5(b)参照。)。また、p−型チャネル領域118は、p−型チャネル領域118とn型半導体領域114との境界面のうち外周側の境界面が平面視でp型ボディ領域116の外周面よりも内側に位置するような平面位置に形成する。
次に、マスクM2を除去した後、n−型エピタキシャル層112の表面に所定のマスクM3を形成した後、当該マスクM3を介してp型不純物イオン(例えばAlイオン)を注入することにより、n型半導体領域114内に、p++型ボディコンタクト領域122を形成する(図6参照。)。このとき、p++型ボディコンタクト領域122は、n型半導体領域114を貫通してp型ボディ領域116に達するようにn型半導体領域114内に形成する。
次に、マスクM3を除去した後、n−型エピタキシャル層112の表面に所定のマスクM4を形成した後、当該マスクM4を介してn型不純物イオンを注入することにより、n型半導体領域114内に、n++型ソース領域120を形成する(図7参照。)。このとき、n++型ソース領域120は、n型半導体領域114を貫通してp型ボディ領域116に達するようにn型半導体領域114内に形成する。また、n++型ソース領域120は、p−型チャネル領域118とn++型ソース領域120との間にn型半導体領域114が残存するような平面位置に形成する。なお、n++型ソース領域120は、p型ボディ領域116に達しないように形成してもよい。
次に、マスクM4を除去し、活性化アニールを行った後、少なくともp−型チャネル領域118上にゲート絶縁膜124を介してゲート電極126を形成する(図8参照。)。
次に、ゲート電極126を覆うとともに、n++型ソース領域120とp++型ボディコンタクト領域122のそれぞれについて少なくとも一部が露出するように、層間絶縁膜128を形成し(図9参照。)、その後、n−型エピタキシャル層112及び層間絶縁膜128を覆うとともに、n++型ソース領域120及びp++型ボディコンタクト領域122にオーミック接触するソース電極130を形成する。さらに、n+型低抵抗炭化珪素基板110の表面(裏面)にオーミック接触するドレイン電極132を形成する(図1参照。)。
実施形態1に係る炭化珪素半導体装置100及びその製造方法によれば、上記した従来の第三の方法と異なり、チャネル領域を1回のマスク工程で形成することが可能となることから、マスク合わせ誤差によりチャネル長を精度良く画定するのが困難であるという問題がなくなる。また、実施形態1に係る炭化珪素半導体装置100及びその製造方法によれば、上記した第一の方法や第二の方法のように二重拡散法やサイドウォールを利用することなく所定のチャネル長を画定できることから、短チャネル効果を起こさない程度に十分に長いチャネル長を、実用的なプロセスで、かつ、精度良く画定することが可能となる。
実施形態2に係る炭化珪素半導体装置102は、本発明の第一の態様に係る炭化珪素半導体装置である。実施形態2に係る炭化珪素半導体装置102は、パワーMOSFETである。
実施形態3に係る炭化珪素半導体装置104は、本発明の第一の態様に係る炭化珪素半導体装置である。実施形態3に係る炭化珪素半導体装置104は、パワーMOSFETである。
実施形態4に係る炭化珪素半導体装置106は、本発明の第一の態様に係る炭化珪素半導体装置である。実施形態4に係る炭化珪素半導体装置106は、パワーMOSFETである。実施形態4に係る炭化珪素半導体装置106は、図12に示すように、基本的には実施形態1に係る炭化珪素半導体装置100とほぼ同様の構成を有する。
実施形態5に係る炭化珪素半導体装置108は、本発明の第二の態様に係る炭化珪素半導体装置である。実施形態5に係る炭化珪素半導体装置108は、パワーMOSFETである。実施形態5に係る炭化珪素半導体装置108は、基本的には実施形態1に係る炭化珪素半導体装置100とほぼ同様の構成を有する。
実施形態6に係る炭化珪素半導体装置200は、本発明の第一の態様に係る炭化珪素半導体装置である。実施形態6に係る炭化珪素半導体装置200は、IGBTである。図17は、実施形態6に係る炭化珪素半導体装置200の要部断面図である。図17中、符号210はp+型低抵抗炭化珪素基板を示し、符号212はn−型エピタキシャル層を示し、符号214はn型半導体領域を示し、符号216はp型ボディ領域を示し、符号218はp−型チャネル領域を示し、符号220はn++型エミッタ領域を示し、符号222はp++型ボディコンタクト領域を示し、符号224はゲート絶縁層を示し、符号226はゲート電極を示し、符号228は層間絶縁層を示し、符号230はエミッタ電極を示し、符号232はコレクタ電極を示す。なお、実施形態6において、n++型エミッタ領域220が本発明の第一導電型の第二半導体領域に相当する。
Claims (10)
- 第一導電型エピタキシャル層と、
前記第一導電型エピタキシャル層の表面に形成され、前記第一導電型エピタキシャル層よりも不純物濃度が高い第一導電型の第一半導体領域と、
前記第一導電型の第一半導体領域よりも深い位置に形成された第二導電型ボディ領域と、
前記第一導電型エピタキシャル層の表面側から前記第一導電型の第一半導体領域を貫通して前記第二導電型ボディ領域に達するように形成され、前記第二導電型ボディ領域よりも不純物濃度が低い第二導電型チャネル領域と、
前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に向けて形成され、前記第一導電型の第一半導体領域よりも不純物濃度が高い第一導電型の第二半導体領域と、
前記第一導電型エピタキシャル層の表面側から前記第一導電型の第一半導体領域を貫通して前記第二導電型ボディ領域に達するように形成され、前記第二導電型ボディ領域よりも不純物濃度が高い第二導電型ボディコンタクト領域と、
少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを備え、
前記第二導電型チャネル領域及び前記第一導電型の第二半導体領域は、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に前記第一導電型の第一半導体領域が残存し、かつ、前記第二導電型チャネル領域と前記第一導電型の第一半導体領域との境界面のうち外周側の境界面が平面視で前記第二導電型ボディ領域の外周面よりも内側に位置するような平面位置に形成されていることを特徴とする炭化珪素半導体装置。 - 前記ゲート電極の端部は、平面視で前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に残存する前記第一導電型の第一半導体領域上に位置することを特徴とする請求項1に記載の炭化珪素半導体装置。
- 前記ゲート電極の端部は、平面視で前記第一導電型の第二半導体領域上に位置することを特徴とする請求項1に記載の炭化珪素半導体装置。
- 前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に残存する前記第一導電型の第一半導体領域と、前記第一導電型の第二半導体領域との間に、不純物濃度が前記第一導電型の第一半導体領域より高く前記第一導電型の第二半導体領域より低い第一導電型の第三半導体領域が形成されており、
前記ゲート電極の端部は、平面視で前記第一導電型の第三半導体領域上に位置することを特徴とする請求項1に記載の炭化珪素半導体装置。 - 第一導電型エピタキシャル層と、
前記第一導電型エピタキシャル層の表面側における所定の深さ位置に形成された第二導電型ボディ領域と、
前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に達するように形成され、前記第二導電型ボディ領域よりも不純物濃度が低い第二導電型チャネル領域と、
前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に向けて形成され、前記第一導電型エピタキシャル層よりも不純物濃度が高い第一導電型の第二半導体領域と、
前記第一導電型エピタキシャル層の表面側から前記第二導電型ボディ領域に達するように形成され、前記第二導電型ボディ領域よりも不純物濃度が高い第二導電型ボディコンタクト領域と、
少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して形成されたゲート電極とを備え、
前記第二導電型チャネル領域及び前記第一導電型の第二半導体領域は、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に前記第一導電型エピタキシャル層が残存し、かつ、前記第二導電型チャネル領域と前記第一導電型エピタキシャル層との境界面のうち外周側の境界面が平面視で前記第二導電型ボディ領域の外周面よりも内側に位置するような平面位置に形成されていることを特徴とする炭化珪素半導体装置。 - 前記ゲート電極の端部は、平面視で前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に残存する前記第一導電型エピタキシャル層上に位置することを特徴とする請求項5に記載の炭化珪素半導体装置。
- 前記ゲート電極の端部は、平面視で前記第一導電型の第二半導体領域上に位置することを特徴とする請求項5に記載の炭化珪素半導体装置。
- 前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に残存する前記第一導電型エピタキシャル層と、前記第一導電型の第二半導体領域との間に、不純物濃度が前記第一導電型エピタキシャル層より高く前記第一導電型の第二半導体領域より低い第一導電型の第三半導体領域が形成されており、
前記ゲート電極の端部は、平面視で前記第一導電型の第三半導体領域上に位置することを特徴とする請求項5に記載の炭化珪素半導体装置。 - 請求項1に記載の炭化珪素半導体装置を製造するための炭化珪素半導体装置の製造方法であって、
前記第一導電型エピタキシャル層を備える炭化珪素半導体基板を準備する炭化珪素半導体基板準備工程と、
第二導電型不純物の最大濃度を示す深さ位置が、前記第二導電型チャネル領域の底面となる深さ位置よりも深くなるように、前記第一導電型エピタキシャル層の表面に前記第二導電型ボディ領域を形成する第二導電型ボディ領域形成工程と、
前記第二導電型ボディ領域の表面に前記第一導電型の第一半導体領域を形成する第一導電型の第一半導体領域形成工程と、
前記第一導電型の第一半導体領域内に、前記第二導電型チャネル領域、前記第一導電型の第二半導体領域及び第二導電型ボディコンタクト領域を形成する第二導電型チャネル領域等形成工程と、
前記少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して前記ゲート電極を形成するゲート電極形成工程とを含み、
前記第二導電型チャネル領域等形成工程においては、前記第二導電型チャネル領域及び前記第一導電型の第二半導体領域が、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に前記第一導電型の第一半導体領域が残存し、かつ、前記第二導電型チャネル領域と前記第一導電型の第一半導体領域との境界面のうち外周側の境界面が平面視で前記第二導電型ボディ領域の外周面よりも内側に位置するような平面位置に形成されるように、前記第二導電型チャネル領域、前記第一導電型の第二半導体領域及び第二導電型ボディコンタクト領域を形成することを特徴とする炭化珪素半導体装置の製造方法。 - 請求項5に記載の炭化珪素半導体装置を製造するための炭化珪素半導体装置の製造方法であって、
前記第一導電型エピタキシャル層を備える炭化珪素半導体基板を準備する炭化珪素半導体基板準備工程と、
前記第一導電型エピタキシャル層の表面における、所定の深さ領域に前記第二導電型ボディ領域を形成する第二導電型ボディ領域形成工程と、
前記第一導電型エピタキシャル層の表面に、前記第二導電型チャネル領域、前記第一導電型の第二半導体領域及び第二導電型ボディコンタクト領域を形成する第二導電型チャネル領域等形成工程と、
前記少なくとも前記第二導電型チャネル領域上にゲート絶縁膜を介して前記ゲート電極を形成するゲート電極形成工程とを含み、
前記第二導電型チャネル領域等形成工程においては、
前記第二導電型チャネル領域及び前記第一導電型の第二半導体領域が、前記第二導電型チャネル領域と前記第一導電型の第二半導体領域との間に前記第一導電型エピタキシャル層が残存し、かつ、前記第二導電型チャネル領域と前記第一導電型エピタキシャル層との境界面のうち外周側の境界面が平面視で前記第二導電型ボディ領域の外周面よりも内側に位置するような平面位置に形成されるように、前記第二導電型チャネル領域、前記第一導電型の第二半導体領域及び第二導電型ボディコンタクト領域を形成することを特徴とする炭化珪素半導体装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPPCT/JP2014/081232 | 2014-11-26 | ||
PCT/JP2014/081232 WO2016084158A1 (ja) | 2014-11-26 | 2014-11-26 | 炭化珪素半導体装置及びその製造方法 |
PCT/JP2015/076814 WO2016084463A1 (ja) | 2014-11-26 | 2015-09-18 | 炭化珪素半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016084463A1 true JPWO2016084463A1 (ja) | 2017-04-27 |
JP6190943B2 JP6190943B2 (ja) | 2017-08-30 |
Family
ID=56073782
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016503038A Active JP6159471B2 (ja) | 2014-11-26 | 2014-11-26 | 炭化珪素半導体装置及びその製造方法 |
JP2016507925A Active JP6190943B2 (ja) | 2014-11-26 | 2015-09-18 | 炭化珪素半導体装置及びその製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016503038A Active JP6159471B2 (ja) | 2014-11-26 | 2014-11-26 | 炭化珪素半導体装置及びその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US10600869B2 (ja) |
EP (1) | EP3226305B1 (ja) |
JP (2) | JP6159471B2 (ja) |
CN (1) | CN105874603B (ja) |
TW (1) | TWI647848B (ja) |
WO (2) | WO2016084158A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6402773B2 (ja) * | 2014-09-08 | 2018-10-10 | 富士電機株式会社 | 半導体装置及びその製造方法 |
JP6550869B2 (ja) * | 2015-04-01 | 2019-07-31 | 富士電機株式会社 | 半導体装置 |
SE542607C2 (en) * | 2018-06-29 | 2020-06-16 | Ascatron Ab | MOSFET in SiC with self-aligned lateral MOS channel |
CN112582461B (zh) * | 2019-09-30 | 2024-05-10 | 比亚迪半导体股份有限公司 | 平面栅SiCMOSFET及其制造方法 |
US10957768B1 (en) * | 2019-10-07 | 2021-03-23 | Infineon Technologies Ag | Silicon carbide device with an implantation tail compensation region |
US11282951B2 (en) | 2020-06-04 | 2022-03-22 | Wolfspeed, Inc. | Semiconductor power devices having graded lateral doping in the source region |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001094097A (ja) * | 1999-09-21 | 2001-04-06 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2007013058A (ja) * | 2005-07-04 | 2007-01-18 | Toshiba Corp | 半導体装置 |
JP2012124536A (ja) * | 2012-03-23 | 2012-06-28 | Sumitomo Electric Ind Ltd | 酸化膜電界効果トランジスタおよびその製造方法 |
JP2012142585A (ja) * | 2012-02-16 | 2012-07-26 | Toshiba Corp | 半導体装置の製造方法 |
JP2013089700A (ja) * | 2011-10-14 | 2013-05-13 | Fuji Electric Co Ltd | 半導体装置 |
JP2014029952A (ja) * | 2012-07-31 | 2014-02-13 | Toshiba Corp | トランジスタ及びその製造方法 |
JP2014131008A (ja) * | 2012-11-29 | 2014-07-10 | Fuji Electric Co Ltd | ワイドバンドギャップ半導体装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE9602745D0 (sv) | 1996-07-11 | 1996-07-11 | Abb Research Ltd | A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device |
US5917203A (en) * | 1996-07-29 | 1999-06-29 | Motorola, Inc. | Lateral gate vertical drift region transistor |
US5877041A (en) | 1997-06-30 | 1999-03-02 | Harris Corporation | Self-aligned power field effect transistor in silicon carbide |
EP1396030B1 (en) * | 2001-04-11 | 2011-06-29 | Silicon Semiconductor Corporation | Vertical power semiconductor device and method of making the same |
TW561524B (en) * | 2002-10-24 | 2003-11-11 | Nanya Technology Corp | Method of reducing the collapse of rework photoresist |
JP5012286B2 (ja) * | 2007-07-27 | 2012-08-29 | 住友電気工業株式会社 | 酸化膜電界効果トランジスタ |
JP2009064970A (ja) * | 2007-09-06 | 2009-03-26 | Toshiba Corp | 半導体装置 |
JP5452062B2 (ja) * | 2009-04-08 | 2014-03-26 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
US20110108912A1 (en) * | 2009-11-09 | 2011-05-12 | Hamilton Lu | Methods for fabricating trench metal oxide semiconductor field effect transistors |
WO2012172988A1 (ja) | 2011-06-14 | 2012-12-20 | 三菱電機株式会社 | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
DE112013002538T8 (de) * | 2012-05-15 | 2015-04-30 | Fuji Electric Co., Ltd. | Halbleiterbauelement |
JP2014063949A (ja) * | 2012-09-24 | 2014-04-10 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
CN103985635B (zh) * | 2013-02-08 | 2017-10-20 | 中芯国际集成电路制造(上海)有限公司 | 一种mos晶体管的制备方法 |
-
2014
- 2014-11-26 JP JP2016503038A patent/JP6159471B2/ja active Active
- 2014-11-26 WO PCT/JP2014/081232 patent/WO2016084158A1/ja active Application Filing
-
2015
- 2015-09-18 CN CN201580003110.6A patent/CN105874603B/zh active Active
- 2015-09-18 JP JP2016507925A patent/JP6190943B2/ja active Active
- 2015-09-18 US US15/314,095 patent/US10600869B2/en active Active
- 2015-09-18 WO PCT/JP2015/076814 patent/WO2016084463A1/ja active Application Filing
- 2015-09-18 EP EP15862704.2A patent/EP3226305B1/en active Active
-
2016
- 2016-05-25 TW TW105116343A patent/TWI647848B/zh active
-
2019
- 2019-04-18 US US16/388,807 patent/US10510841B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001094097A (ja) * | 1999-09-21 | 2001-04-06 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
JP2007013058A (ja) * | 2005-07-04 | 2007-01-18 | Toshiba Corp | 半導体装置 |
JP2013089700A (ja) * | 2011-10-14 | 2013-05-13 | Fuji Electric Co Ltd | 半導体装置 |
JP2012142585A (ja) * | 2012-02-16 | 2012-07-26 | Toshiba Corp | 半導体装置の製造方法 |
JP2012124536A (ja) * | 2012-03-23 | 2012-06-28 | Sumitomo Electric Ind Ltd | 酸化膜電界効果トランジスタおよびその製造方法 |
JP2014029952A (ja) * | 2012-07-31 | 2014-02-13 | Toshiba Corp | トランジスタ及びその製造方法 |
JP2014131008A (ja) * | 2012-11-29 | 2014-07-10 | Fuji Electric Co Ltd | ワイドバンドギャップ半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105874603A (zh) | 2016-08-17 |
CN105874603B (zh) | 2019-05-17 |
JP6190943B2 (ja) | 2017-08-30 |
EP3226305B1 (en) | 2021-10-06 |
TW201721867A (zh) | 2017-06-16 |
TWI647848B (zh) | 2019-01-11 |
US20170229541A1 (en) | 2017-08-10 |
WO2016084158A1 (ja) | 2016-06-02 |
EP3226305A1 (en) | 2017-10-04 |
US10510841B2 (en) | 2019-12-17 |
JPWO2016084158A1 (ja) | 2017-04-27 |
US20190252498A1 (en) | 2019-08-15 |
US10600869B2 (en) | 2020-03-24 |
WO2016084463A1 (ja) | 2016-06-02 |
EP3226305A4 (en) | 2018-07-18 |
JP6159471B2 (ja) | 2017-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6190943B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
US11031471B2 (en) | Semiconductor device | |
JP6048317B2 (ja) | 炭化珪素半導体装置 | |
US10446649B2 (en) | Silicon carbide semiconductor device | |
US8174066B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
CN110050349B (zh) | 碳化硅半导体装置及其制造方法 | |
JP2013062344A (ja) | 半導体装置およびその製造方法 | |
JP5410012B2 (ja) | 半導体装置 | |
US20110068353A1 (en) | Semiconductor device | |
US8643095B2 (en) | Semiconductor transistor device and method for manufacturing same | |
US20150200248A1 (en) | Semiconductor device | |
JP2011124464A (ja) | 半導体装置及びその製造方法 | |
JP6571467B2 (ja) | 絶縁ゲート型スイッチング素子とその製造方法 | |
JP6750300B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011243915A (ja) | 半導体装置及びその製造方法 | |
JP5533202B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
JP5809877B2 (ja) | トレンチゲート型パワー半導体装置の製造方法 | |
TW201601310A (zh) | 半導體裝置 | |
US10032907B2 (en) | TrenchMOS | |
JP6317727B2 (ja) | 半導体装置 | |
JP2012195394A (ja) | 半導体装置の製造方法 | |
JP7006389B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6190943 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |