JPWO2014119362A1 - フラットケーブル型高周波フィルタ、フラットケーブル型高周波ダイプレクサ、および電子機器 - Google Patents

Abstract

フラットケーブル型高周波フィルタ（１０）は、高周波信号の伝送方向に伸長する誘電体基材（２０）を備える。誘電体基材（２０）は、誘電体層（２０１，２０２）を重ねた構造からなる。長尺状の導体パターン（４０１，４０２）は、誘電体層（２０１）の誘電体層（２０２）側の平板面に形成されている。導体パターン（４０１，４０２）は、誘電体基材（２０）に対して、所望とするインダクタンスに応じて可能な限り幅広に形成されている。容量結合用導体パターン（４１０）は、誘電体層（２０２）を挟んで、導体パターン（４０２）と所定面積で対向するように形成されている。容量結合用導体パターン（４１０）は、接続導体（６０）により導体パターン（４０１）に接続されている。

Description

本発明は、周波数選択機能を有し薄い平膜状からなるフラットケーブル型高周波フィルタ、フラットケーブル型高周波ダイプレクサ、および当該フラットケーブル型高周波フィルタまたはフラットケーブル型高周波ダイプレクサを備える電子機器に関する。

従来、携帯端末等の高周波信号を利用する電子機器では、不要な高周波信号や高調波信号から必要とする周波数帯域の高周波信号を選択するために、高周波フィルタを備えている。

従来の高周波フィルタは、特許文献１に示すような構造からなる。特許文献１に記載の高周波フィルタは、誘電体層を複数層積層して焼結した実装型の積層体からなる。高周波フィルタを構成するインダクタおよびキャパシタは、当該積層体内に形成された導体パターンによって実現される。

このような実装型の積層体からなる高周波フィルタは、電子機器の小型化に伴って実装領域が制限される傾向にあり、これに伴い、高周波フィルタの小型化が要求されている。この場合、積層体内に形成されるインダクタおよびキャパシタとなる導体パターンも小型化、細線化する。

特開２００２−５７５４３号公報

しかしながら、上述のように小型化された実装型の高周波フィルタでは、この小型化により、インダクタやキャパシタの素子特性が悪化する。例えば、インダクタでは、細線化によりＥＳＲ（等価直列抵抗）が大きくなったり、キャパシタでは、高周波フィルタを構成するための複雑な配線パターンによりＥＳＬ（等価直列インダクタンス）が大きくなる。これにより、高周波フィルタのＱ値が劣化してしまい、損失が大きくなってしまう。

また、複数の実装基板の回路間に高周波フィルタを接続する場合、上述の従来の実装型の高周波フィルタでは、一方の実装基板上に高周波フィルタを実装して、他方の実装基板にフラットケーブルで接続するか、二つの実装基板間に別の中間実装基板を配置し、当該中間実装基板に高周波フィルタを実装する等して、それぞれの実装基板にフラットケーブルで接続する構造となる。

このような場合、各フラットケーブルでの伝送損失が発生してしまい、上述の高周波フィルタでの損失とともに、更なる伝送損失の増加を招いてしまう。

また、高周波フィルタを実現する実装型の積層体は、或程度以上の高さを必要とするため、実装基板の実装面上に、この積層体の高さに応じたスペースを必要とする。

したがって、本発明の目的は、低損失な伝送特性を有する省スペースな高周波フィルタを実現することにある。

この発明のフラットケーブル型高周波フィルタは、誘電体基材、複数の導体パターン、および容量結合用導体パターンを備える。誘電体基材は、高周波信号の伝送方向に伸長する平膜状からなる。複数の導体パターンは、誘電体基材に形成されており、該誘電体基材の伸長する方向の途中位置で導体パターンが分断されることにより構成される。容量結合用導体パターンは、複数の導体パターン間を容量結合する。そして、このフラットケーブル型高周波フィルタでは、複数の導体パターンによりインダクタを形成し、容量結合用導体パターンによりキャパシタを形成している。

この構成では、平膜状の誘電体基材に形成された導体パターンによってインダクタとキャパシタの直列共振回路が構成され、このＬＣ直列共振回路により高周波フィルタが実現される。

また、この発明のフラットケーブル型高周波フィルタでは、誘電体基材は、誘電正接が０．００５以下であることが好ましい。

この構成では、ＬＣ共振回路すなわち高周波フィルタのＱ値が向上する。これにより、さらに伝送特性に優れるフラットケーブル型高周波フィルタを実現できる。

また、この発明のフラットケーブル型高周波フィルタでは、誘電体基材は、液晶ポリマからなることが好ましい。

この構成では、上述のような優れた誘電正接を有しながら、可撓性に優れた薄型の誘電体基材を実現できる。

また、この発明の誘電体基材には、グランド電位に接続する導体パターンが形成されていないことが好ましい。

この構成では、導体パターンとグランドとの間の浮遊容量が発生しないので、フィルタ特性および伝送特性がさらに優れる。

また、この発明のフラットケーブル型高周波フィルタでは、キャパシタを形成していない複数の導体パターンの平膜面に対して所定距離をおいて対向する平膜状のシールド導体パターンを備えることが好ましい。

この構成では、インダクタの領域では、導体パターンの外部との電磁干渉を抑制でき、キャパシタの領域では、所望とするキャパシタンスを高精度に実現することができる。

また、この発明のフラットケーブル型高周波フィルタでは、シールド導体パターンは、導体パターンを挟み込むように導体パターンの両側に配置されていることが好ましい。

この構成では、外部干渉をさらに抑圧することができる。

また、この発明のフラットケーブル型高周波フィルタでは、誘電体基材の伝送方向に沿った容量結合用導体パターンの形成領域と異なる位置が折り曲げ部であることが好ましい。

この構成では、フラットケーブル型高周波フィルタを折り曲げて配置する場合であっても、キャパシタの形成部が折り曲げられないので、キャパシタンスが変化せず、高周波フィルタの特性が変化しない。

また、この発明のフラットケーブル型高周波フィルタでは、容量結合用導体パターンは、複数の導体パターンの一方に対して誘電体基材を構成する誘電体層を挟んで対向するように配設される平板導体パターンと、該平板導体パターンに対向する前記一方の導体パターンの平板領域と、によって形成されてもよい。

また、この発明のフラットケーブル型高周波フィルタでは、容量結合用導体パターンは、複数の導体パターンに対して誘電体基材を構成する誘電体層を挟んで対向するように配設される平板導体パターンと、該平板導体パターンに対向する複数の導体パターンの平板領域と、によって形成されていてもよい。

また、この発明のフラットケーブル型高周波フィルタでは、複数の導体パターンは、誘電体基材を構成する誘電体層を挟むそれぞれ別の面に形成されており、容量結合用導体パターンは、複数の導体パターンが誘電体層を挟んで対向する領域によって構成されていてもよい。

これらの構成では、キャパシタの形成部の具体的な形状を示している。この構成では、誘電体層の平膜面に平行な対向面の面積と誘電体層の厚みによってキャパシタンスが設定される。これにより、比較的大きなキャパシタンスを実現できる。

また、この発明のフラットケーブル型高周波フィルタでは、容量結合用導体パターンに対向する導体パターンの伝送方向に直交する方向の幅と、容量結合用導体パターンに対向しない導体パターンの前記幅とは、略同じであることが好ましい。

この構成では、インダクタのＥＳＲをできる限り小さくすることができる。これにより、高周波フィルタの特性を通過特性および伝送特性を更に向上させることできる。

また、この発明のフラットケーブル型高周波フィルタでは、導体パターンの幅は、誘電体基材の幅と略同じであることが好ましい。

この構成では、導体パターンの耐環境性を確保しながら、できる限りＥＳＲを低下させる。

また、この発明のフラットケーブル型高周波フィルタでは、容量結合用導体パターンは、複数の導体パターンの対向する端部に一体形成されており、伝送方向に沿った所定距離で対向する櫛歯状導体であってもよい。

この構成では、導体パターンが形成される層が一層でインダクタとキャパシタを備えるＬＣ直列共振回路からなる高周波フィルタを実現することができる。これにより、フラットケーブル型高周波フィルタを、さらに薄型に形成することができる。

また、この発明のフラットケーブル型高周波フィルタでは、次の構成であってもよい。導体パターンは、互いの一方端が接続された第１部分導体パターンと第２部分導体パターンとから構成されている。第１部分導体パターンは、第２部分導体パターンよりも幅広で、伝送方向に沿って直線状である。第２部分導体パターンはループ状である。第１部分導体パターンによってキャパシタが構成され、第２部分導体パターンによってインダクタが構成される。

このような構成では、フラットケーブルによって所望の特性を有する高周波フィルタを実現することができる。

また、この発明のフラットケーブル型高周波フィルタでは、第１部分導体パターンおよび第２部分導体パターンは、誘電体基材を構成する複数層に形成されている。

この構成では、インダクタのＥＳＲを低下することでき、キャパシタのキャパシタンスをより大きくすることができる。

また、この発明のフラットケーブル型高周波ダイプレクサは、上述のフラットケーブル型高周波フィルタの構成を有する帯域通過フィルタと、誘電体基材に形成された別の導体パターンによって構成された帯域阻止フィルタと、を備えることを特徴としている。

この構成では、優れた伝送特性のダイプレクサを薄型に形成することができる。

この発明の電子機器は、上述のいずれかに記載のフラットケーブル型高周波フィルタまたはフラットケーブル型高周波ダイプレクサと、複数の実装回路基板と、を備え、複数の実装回路基板は、フラットケーブル型高周波フィルタまたはフラットケーブル型高周波ダイプレクサによって接続されていることを特徴としている。

この構成では、複数の実装回路部材間に高周波フィルタまたは高周波ダイプレクサを接続する態様であっても、全体を小型化でき、高周波フィルタまたは高周波ダイプレクサとしての伝送特性を得ながら、複数の実装回路部材間での伝送損失を抑圧できる。

また、この発明の電子機器では、フラットケーブル型高周波フィルタまたはフラットケーブル型高周波ダイプレクサは、複数の実装回路基板のそれぞれに対して所定の空隙を置いて配置されている。

この構成では、各実装回路基板とフラットケーブル型高周波フィルタまたはフラットケーブル型高周波ダイプレクサとの間での電磁干渉を抑制することができる。

この発明によれば、省スペースな形状でありながら低損失な伝送特性を有する高周波フィルタを実現することができる。

本発明の第１の実施形態に係るフラットケーブル型高周波フィルタの外観斜視図である。 本発明の第１の実施形態に係るフラットケーブル型高周波フィルタの分解斜視図である。 本発明の第１の実施形態に係るフラットケーブル型高周波フィルタの分解平面図である。 本発明の第１の実施形態に係るフラットケーブル型高周波フィルタの分解側面図である。 本発明の第１の実施形態に係るフラットケーブル型高周波フィルタの等価回路およびフィルタ特性図である。 本発明の第１の実施形態に係る携帯電子機器の部品構成を示す側面断面図および平面断面図である。 フラットケーブル型高周波フィルタの湾曲部の形成方法を示す部分側面図である。 本発明の第２の実施形態に係るフラットケーブル型高周波フィルタの分解平面図である。 本発明の第３の実施形態に係るフラットケーブル型高周波フィルタの分解側面図である。 本発明の第４の実施形態に係るフラットケーブル型高周波フィルタの分解側面図である。 本発明の第５の実施形態に係るフラットケーブル型高周波フィルタの分解側面図である。 本発明の第６の実施形態に係るフラットケーブル型高周波フィルタの分解側面図である。 本発明の第７の実施形態に係るフラットケーブル型高周波フィルタの分解側面図である。 本発明の第７の実施形態に係るフラットケーブル型高周波フィルタの等価回路図である。 本発明の第８の実施形態に係るフラットケーブル型高周波フィルタの外観斜視図である。 本発明の第８の実施形態に係るフラットケーブル型高周波フィルタの分解斜視図である。 本発明の第８の実施形態に係るフラットケーブル型高周波フィルタの分解側面図である。 本発明の第８の実施形態に係るアンテナ接続部の構成を示すブロック図である。 本発明の第８の実施形態に係るアンテナ接続部の構成を示す側面図である。 本発明の第９の実施形態に係るフラットケーブル型高周波フィルタの分解斜視図である。 本発明の第９の実施形態に係るフラットケーブル型高周波フィルタの等価回路図である。 本発明の第９の実施形態に係るフラットケーブル型高周波フィルタの伝送特性を示すグラフである。 本発明の第１０の実施形態に係るフラットケーブル型高周波フィルタの分解斜視図である。 本発明の第１１の実施形態に係るフラットケーブル型高周波フィルタの分解斜視図である。 本発明の実施形態に係る通信機器モジュールのブロック図である。 本発明の実施形態に係る通信機器モジュールの概略構成を示す側面図である。 本発明の第１２の実施形態に係るフラットケーブル型高周波ダイプレクサの分解斜視図である。

本発明の第１の実施形態に係るフラットケーブル型高周波フィルタについて、図を参照して説明する。図１は、本発明の第１の実施形態に係るフラットケーブル型高周波フィルタの外観斜視図である。図２は、本発明の第１の実施形態に係るフラットケーブル型高周波フィルタの分解斜視図である。図３は、本発明の第１の実施形態に係るフラットケーブル型高周波フィルタの分解平面図である。図４は、本発明の第１の実施形態に係るフラットケーブル型高周波フィルタの分解側面図である。

図１に示すように、フラットケーブル型高周波フィルタ１０（以下、特に必要でない限り、単に「高周波フィルタ１０」と称する。）は、誘電体基材２０、保護層３０、外部接続用導体５１１，５１２を備える。誘電体基材２０の一方主面には、外部接続用導体５１１，５１２が配設されている。また、この誘電体基材２０の一方主面には、絶縁性を有する保護層３０が配設されている。保護層３０は、外部接続用導体５１１，５１２が露出し、後述する容量結合用導体パターン４１０を覆うように配設されている。

誘電体基材２０は、高周波信号の伝送方向に沿って伸長する長尺状の平膜からなり、所定の厚みを有する。この伸長する方向を長手方向とし、当該長手方向および厚み方向に直交する方向を幅方向とする。

図２、図３、図４に示すように、誘電体基材２０は、平膜状（例えば、厚みが２５μｍ〜５０μｍ）の誘電体層２０１，２０２が厚み方向に沿って重ねられた構造からなる。誘電体基材２０（誘電体層２０１，２０２）は、誘電正接（ｔａｎδ）が低い誘電体を材料としている。より好ましくは、誘電体基材２０（誘電体層２０１，２０２）は、誘電正接が０．００５未満の材料から形成されている。具体的には、液晶ポリマを材料とするとよい。

誘電体層２０１の誘電体層２０２側の平板面には、導体パターン４０１，４０２が形成されている。導体パターン４０１，４０２は、導電性の高い材料からなり、例えば、銅（Ｃｕ）を材料としている。本実施形態では、厚みが１０μｍ〜２０μｍの銅箔を用いた。

導体パターン４０１，４０２は長尺状からなる。導体パターン４０１，４０２の長手方向は、誘電体基材２０の長手方向を一致する。導体パターン４０１は、誘電体層２０１の一方端付近から長手方向の途中まで伸長する形状である。導体パターン４０２は、誘電体層２０１の他方端付近から長手方向の途中まで伸長する形状である。導体パターン４０１，４０２は、互いに接続されておらず、互いの対向する側の端部間にはギャップ４００が形成されている。導体パターン４０１，４０２の長さ（長手方向に沿った長さ）は、高周波フィルタ１０のインダクタとして所望するインダクタンスを実現するように決定されている。

導体パターン４０１，４０２の幅は、誘電体基材２０の幅にできる限り近い方が好ましい、言い換えれば、導体パターン４０１，４０２は誘電体基材２０に対して形成可能な範囲においてできる限り広い方が好ましいが、高周波フィルタ１０のインダクタとして所望するインダクタンスを実現するように、適宜設定すればよい。例えば、導体パターン４０１，４０２の幅は、誘電体基材２０の幅の８０％以上が好ましく、特に、９０％程度であるとよい。すなわち、導体パターン４０１，４０２の幅は、誘電体基材の幅２０と略同じであるとよい。この構成では、導体パターンの耐環境性を確保しながら、できる限りＥＳＲを低下させる。

誘電体層２０２における誘電体層２０１と反対側の平板面には、容量結合用導体パターン４１０が形成されている。容量結合用導体パターン４１０も、導電性の高い材料からなり、例えば、銅（Ｃｕ）を材料としている。本実施形態では、厚みが１０μｍ〜２０μｍの銅箔を用いた。容量結合用導体パターン４１０は、長方形状からなる。容量結合用導体パターン４１０は、ギャップ４００を挟んで対向する導体パターン４０１，４０２の端部付近の領域と、誘電体層２０２を介して対向している。この際、容量結合用導体パターン４１０と導体パターン４０２との対向面積は、高周波フィルタ１０のキャパシタとして所望するキャパシタンスを実現するように決定されている。

容量結合用導体パターン４１０と導体パターン４０１は、誘電体層２０２を貫通する導電性ビアからなる接続導体６０が形成可能な面積で対向している。そして、容量結合用導体パターン４１０は、導体パターン４０１と、接続導体６０を介して接続されている。

誘電体層２０２における誘電体層２０１と反対側の平板面の一方端には、外部接続用導体５１１が形成されている。外部接続用導体５１１は略方形状である。外部接続用導体５１１は、導電性の高い材料からなり、例えば、銅（Ｃｕ）を材料としている。本実施形態では、厚みが１０μｍ〜２０μｍの銅箔を用いた。外部接続用導体５１１は、誘電体層２０２を貫通する接続導体６０を介して、導体パターン４０１における導体パターン４０２と反対側の端部付近に接続している。

誘電体層２０２における誘電体層２０１と反対側の平板面の他方端には、外部接続用導体５１２が形成されている。外部接続用導体５１２は略方形状である。外部接続用導体５１２は、導電性の高い材料からなり、例えば、銅（Ｃｕ）を材料としている。外部接続用導体５１２は、誘電体層２０２を貫通する接続導体６０を介して、導体パターン４０２における導体パターン４０１と反対側の端部付近に接続している。

このような構成とすることで、外部接続用導体５１１から入力された高周波信号は、導体パターン４０１を介して容量結合用導体パターン４１０に伝送される。伝送された高周波信号は、容量結合用導体パターン４１０と導体パターン４０２の容量結合により、導体パターン４０２に伝送され、外部接続用導体５１２から出力される。

さらに、このような構成では、導体パターン４０１および導体パターン４０２がインダクタとして機能し、容量結合用導体パターン４１０と導体パターン４０２とが誘電体層２０２を介して対向する部分がキャパシタとして機能する。図５（Ａ）は本発明の第１の実施形態に係るフラットケーブル型高周波フィルタの等価回路図である。図５（Ａ）に示すように、上述の構成とすることで、外部接続用導体５１１，５１２間に、インダクタ、キャパシタ、インダクタの順で直列接続されたＬＣ直列共振回路が実現される。この際、上述のように、導体パターン４０１，４０２の形状および、容量結合用導体パターン４１０の形状を適宜設定することで、各インダクタのインダクタンスおよびキャパシタのキャパシタンスを所望値に決定できる。これにより、所定の周波数帯域を通過帯域とし、当該周波数帯域外を減衰帯域とするフィルタを実現することができる。

さらに、本実施形態の構成を用いることで、インダクタとして機能する導体パターン４０１，４０２を、従来の実装型積層体に形成するインダクタの導体パターンよりも幅広に形成することができるので、インダクタの等価直列抵抗ＥＳＲを低減することができる。これにより、高周波フィルタのＱ値を向上させ、伝送損失を抑圧することができる。

また、同時に、容量結合用導体パターン４１０と導体パターン４０２の対向面積を広くすることができ、フラットケーブル型高周波フィルタ１０の外形形状の範囲内で、大きなキャパシタンスを実現できる。これにより、高周波フィルタとして必要なキャパシタンスの実現範囲を広くすることができる。これにより、所望とする高周波フィルタの特性を実現しやすくなる。

さらに、本実施形態の構成を用いることで、従来の実装型積層体のようなインダクタとキャパシタとを接続する引き回し導体を必要としない。したがって、キャパシタに接続する不要なインダクタンス成分が生じず、高周波フィルタのＱ値をさらに向上させ、伝送損失をさらに抑圧することができる。

さらに、本実施形態に示すように、誘電正接（ｔａｎδ）の極小さい材質（具体的には、例えばｔａｎδ≦０．００５の材質）を誘電体基材に利用することで、高周波フィルタのＱ値をさらに向上させ、伝送損失をさらに抑圧することができる。特に、誘電体基材を液晶ポリマとすることで、上述の特性を得ながら、高い可撓性を有する高周波フィルタを実現することができる。

さらに、本実施形態の構成では、グランド導体を用いていない。このような構成とすることで、導体パターン４０１，４０２、容量結合用導体パターン４１０がグランドと結合することを防止できる。これにより、浮遊容量が発生せず、所望とするＱ値を実現でき、より高精度で優れたフィルタ特性の高周波フィルタを実現することができる。

図５（Ｂ）は、本発明の第１の実施形態に係るフラットケーブル型高周波フィルタのフィルタ特性図である。なお、図５（Ｂ）はＳ１１、Ｓ２１のシミュレーション結果であり、Ｗｉ−Ｆｉに利用されることを想定して、２．４ＧＨｚ付近から５．０ＧＨｚ付近の周波数帯域を通過帯域とし、それよりも低い周波数帯（例えば７００ＭＨｚ帯）は阻止帯域内とするように、導体パターン４０１，４０２、容量結合用導体パターン４１０を構成した場合を示す。

図５（Ｂ）に示すように、本実施形態の構成とすることで、所望とする２．４ＧＨｚ付近から５．０ＧＨｚ付近の周波数帯域の高周波信号を低損失で通過させ、当該通過帯域外の高周波信号を減衰させることができる。特に、通過帯域よりも低周波数帯域の高周波信号を大幅に減衰させることができる。

以上のように、本実施形態の構成を用いることで、伝送損失が低く、優れたフィルタ特性を有する高周波フィルタを、薄型で且つ省スペースに実現することができる。

なお、本実施形態では、容量結合用導体パターン４１０の幅ＷＣと導体パターン４０１，４０２の幅ＷＬは同じである。しかしながら、略同じであればよい。このような構成では、インダクタとして機能する導体パターン４０１，４０２の幅を広く設定でき、インダクタのＥＳＲを低くすることができ、高周波フィルタのＱ値を高くすることができる。容量結合用導体パターン４１０の幅ＷＣと導体パターン４０１，４０２の幅ＷＬの比は、例えば、１．０≧ＷＬ／ＷＣ≧０．８であることが好ましい。

上述の構造からなるフラットケーブル型高周波フィルタ１０は、次に示す携帯型の電子機器に用いることができる。図６（Ａ）は本発明の第１の実施形態に係る携帯電子機器の部品構成を示す側面断面図であり、図６（Ｂ）は当該携帯電子機器の部品構成を説明する平面断面図である。

電子機器１は、薄型の機器筐体２を備える。機器筐体２内には、回路要素である実装回路基板３Ａ，３Ｂ（本発明の「実装回路部材」に相当する。）が配置されている。実装回路基板３Ａ，３Ｂの表面には、複数のＩＣチップ５および実装部品６が実装されている。実装回路基板３Ａ，３Ｂは、機器筐体２を平面視して隣り合うように、機器筐体２に設置されている。実装回路基板３Ｂは、実装回路基板３Ａよりも厚く形成されている。例えば、実装回路基板３Ｂは、内装回路が多機能に形成されており、実装回路基板３Ａは内装回路が比較的簡素な場合等に、このような厚みの関係となる。

機器筐体２はできる限り薄型に形成されているので、機器筐体２の厚み方向においては、実装回路基板３Ｂと機器筐体２との間隔が極狭い。したがって、実装回路基板３Ａ，３Ｂを接続するために、同軸ケーブルを配置することができない。

しかしながら、本実施形態に示したフラットケーブル型高周波フィルタ１０を、当該フラットケーブル型高周波フィルタ１０の厚み方向と、機器筐体２の厚み方向とが一致するように配置することで、実装回路基板３Ａ，３Ｂと機器筐体２との間に、フラットケーブル型高周波フィルタ１０を通すことができる。

さらに、実装回路基板３Ａと実装回路基板３Ｂとを接続する伝送経路に高周波フィルタを挿入する必要がある場合、本実施形態のフラットケーブル型高周波フィルタ１０を用いることで、伝送線路であるフラットケーブルと高周波フィルタとを別途用意する場合よりも、省スペース化することができる。また、高周波フィルタを積層体の実装部品で実現するよりも、薄型に形成することができる。

また、実装回路基板３Ａ，３Ｂの厚みが異なるような場合であっても、本実施形態のフラットケーブル型高周波フィルタ１０は可撓性を有するので、フラットケーブル型高周波フィルタ１０を湾曲もしくは屈曲させて配置することで、フラットケーブル型高周波フィルタを機器筐体２内に効率的に配置することができる。これにより、フラットケーブル型高周波フィルタの配置スペースを省スペース化できる。

この際、湾曲位置は、キャパシタの形成領域、すなわち容量結合用導体パターン４１０の形成領域を除く位置とする。これにより、湾曲によるキャパシタンスの変化を防止でき、所望のフィルタ特性を実現することができる。

さらに、この際、可撓性を有する誘電体基材２０の誘電体層２０１，２０２の厚みと、所定の剛性を有する導体パターン４０１，４０２および容量結合用導体パターン４２０の厚みを適宜設定することで、湾曲した形状を保持することができる。具体的には、例えば、誘電体層の厚みを２５μｍ〜５０μｍとし、導体パターンおよび容量結合用導体パターンの厚みを誘電体層の半分程度とするとよい。

このような構成とすることで、図６に示すように、フラットケーブル型高周波フィルタ１０を実装回路基板３Ａ，３Ｂから離間して（接触させることなく）、配置することができる。これにより、フラットケーブル型高周波フィルタ１０と実装回路基板３Ａ，３Ｂとの電磁干渉を抑制することができ、実装回路基板３Ａ，３Ｂ間の伝送特性および高周波フィルタ特性を向上させることができる。特に、１００μｍ以上離間すれば、十分な電磁干渉の抑制効果を得ることができる。

このような湾曲した形状は、図７に示すような製法で形成することができる。図７は、フラットケーブル型高周波フィルタの湾曲部の形成方法を示す部分側面図である。図７（Ａ）はフラットケーブル型高周波フィルタと湾曲形成治具とを示す図であり、図７（Ｂ）は湾曲形成後のフラットケーブル型高周波フィルタを示す図である。

図７（Ａ）に示すように、フラットケーブル型高周波フィルタ１０は、厚み方向に沿った段差９１１を有する第１治具９０１と、厚み方向に沿った段差９１２を有する第２治具９０２とによって挟み込まれる。この際、段差９１１，９１２がフラットケーブル型高周波フィルタ１０を両面から当接した状態で挟み込んで噛み合うように、第１治具９０１および第２治具９０２がフラットケーブル型高周波フィルタ１０を挟み込み、必要に応じて熱を加える。これにより、フラットケーブル型高周波フィルタ１０を、長手方向の所定位置で湾曲させることができる。

この際、段差９１１，９１２のエッジ部には面取り処理がされており、断面視してＲ面取りされた形状となっている。このような構成とすることで、フラットケーブル型高周波フィルタ１０を傷つけることなく、湾曲部Ｂｅ１０を形成することができる。

次に、第２の実施形態に係るフラットケーブル型高周波フィルタについて、図を参照して説明する。図８は、本発明の第２の実施形態に係るフラットケーブル型高周波フィルタの分解平面図である。本実施形態のフラットケーブル型高周波フィルタ１０Ａは、容量結合用導体パターン４１０Ｗの形状のみが、第１の実施形態に係るフラットケーブル型高周波フィルタ１０と異なる。したがって、異なる箇所のみを具体的に説明する。

フラットケーブル型高周波フィルタ１０Ａの容量結合用導体パターン４１０Ｗの幅ＷＣＡは、導体パターン４０１，４０２の幅ＷＬよりも広い。このような構成であっても、ＬＣ直列共振回路を実現でき、第１の実施形態と同様の作用効果を得ることができる。なお、容量結合用導体パターン４１０Ｗの幅ＷＣと導体パターン４０１，４０２の幅ＷＬの比は、例えば、１．０≧ＷＬ／ＷＣ≧０．８とすることが好ましい。

さらに、本実施形態の構成を用いることで、誘電体層２０１，２０２を積層する際に、幅方向に誘電体層２０１，２０２の位置関係がずれても、幅の差分の範囲で、対向面積が変化しない。したがって、所望とするキャパシタンスを実現するフラットケーブル型高周波フィルタ１０Ａを、より容易に製造することができる。また、製品間での特性ばらつきを小さくすることができる。

次に、第３の実施形態に係るフラットケーブル型高周波フィルタについて、図を参照して説明する。図９は、本発明の第３の実施形態に係るフラットケーブル型高周波フィルタの分解側面図である。本実施形態のフラットケーブル型高周波フィルタ１０Ｂは、容量結合用導体パターン４１０Ｂの形状、および、容量結合用導体パターン４１０Ｂと導体パターン４０１の関係が、第１の実施形態に係るフラットケーブル型高周波フィルタ１０と異なる。したがって、異なる箇所のみを具体的に説明する。

容量結合用導体パターン４１０Ｂは、導体パターン４０１と所定面積で対向するように形成されている。そして、導体パターン４０１と容量結合用導体パターン４１０Ｂとは、接続導体６０によって接続されていない。言い換えれば、導体パターン４０１と容量結合用導体パターン４１０Ｂとは、誘電体層２０２を挟んで単に対向している。

このような構成とすることで、インダクタ、キャパシタ、キャパシタ、インダクタの順で直列接続されたＬＣ直列共振回路を実現できる。したがって、容量結合用導体パターン４１０Ｂと、導体パターン４０１，４０２との対向面積を適宜設定することで、所望とするキャパシタンスを実現できる。これにより、第１の実施形態と同様の作用効果を得ることができる。

さらに、本実施形態の構成を用いることで、長手方向に沿った誘電体層２０１，２０２の積層位置がずれても、容量結合用導体パターン４１０Ｂと導体パターン４０１との対向面積が増加すれば容量結合用導体パターン４１０Ｂと導体パターン４０２との対向面積が減少し、容量結合用導体パターン４１０Ｂと導体パターン４０１との対向面積が減少すれば容量結合用導体パターン４１０Ｂと導体パターン４０２との対向面積が増加する。これにより、積層位置ずれによるキャパシタンスの変化を抑制することができる。これにより、所望とするキャパシタンスを実現するフラットケーブル型高周波フィルタ１０Ｂを、より確実に製造することができる。また、製品間での特性ばらつきを小さくすることができる。

次に、第４の実施形態に係るフラットケーブル型高周波フィルタについて、図を参照して説明する。図１０は、本発明の第４の実施形態に係るフラットケーブル型高周波フィルタの分解側面図である。本実施形態のフラットケーブル型高周波フィルタ１０Ｃは、導体パターン４０１Ｃの形状が、第１の実施形態に係るフラットケーブル型高周波フィルタ１０と異なる。したがって、異なる箇所のみを具体的に説明する。

導体パターン４０１Ｃは、誘電体層２０２の誘電体層２０１と反対側の面に形成されている。導体パターン４０１Ｃの長手方向の一方端は、外部接続用導体５１１に接続されている。導体パターン４０１Ｃの他方端付近の所定領域は、導体パターン４０２と所定面積で対向している。

このような構成であっても、上述の第１の実施形態と同様の作用効果を得ることができる。さらに、本実施形態の構成では、導体パターン４０１Ｃが同一平面で外部接続用導体５１１に接続されているので、接続導体の形成数を減らすことができる。これにより、フラットケーブル型高周波フィルタ１０Ｃの構造を、より単純化でき、信頼性を高めることができる。

次に、第５の実施形態に係るフラットケーブル型高周波フィルタについて、図を参照して説明する。図１１は、本発明の第５の実施形態に係るフラットケーブル型高周波フィルタの分解側面図である。

本実施形態のフラットケーブル型高周波フィルタ１０Ｄは、第１の実施形態に係るフラットケーブル型高周波フィルタ１０と同じ材質からなるが、誘電体基材および導体パターンの構成が異なる。したがって、異なる箇所のみを具体的に説明する。

誘電体基材２０Ｄは、単層の誘電体からなる。誘電体基材２０Ｄの一方の平板面には、導体パターン４０１Ｄ，４０２Ｄが形成されている。導体パターン４０１Ｄ，４０２Ｄは、誘電体基材２０Ｄの長手方向に並んで形成されている。

誘電体基材２０Ｄの長手方向の一方端には外部接続用導体５１１が形成されており、誘電体基材２０Ｄの長手方向の他方端には外部接続用導体５１２が形成されている。導体パターン４０１Ｄは、外部接続用導体５１１に接続されており、導体パターン４０２Ｄは、外部接続用導体５１２に接続されている。

導体パターン４０１Ｄの導体パターン４０２Ｄと近接する端部（外部接続用導体５１１と反対側の端部）付近には、櫛歯状の容量結合用導体パターン４１１Ｄが形成されている。導体パターン４０２Ｄの導体パターン４０１Ｄと近接する端部（外部接続用導体５１２と反対側の端部）付近には、櫛歯状の容量結合用導体パターン４１２Ｄが形成されている。

容量結合用導体パターン４１１Ｄ，４１２Ｄは、長手方向に沿って伸長する互いの導体指が幅方向に所定間隔を空けた状態で長手方向に沿って所定長に亘って対向するように、配置されている。このような構成により、単層の誘電体基材２０Ｄの平板面上において、キャパシタを構成することができる。

このような構成であっても、上述の第１の実施形態と同様の作用効果を得ることができる。さらに、本実施形態の構成では、単層の誘電体基材２０Ｄを用いるので、フラットケーブル型高周波フィルタ１０Ｄの構造を、より単純化、薄型化でき、信頼性を高めることができる。

次に、第６の実施形態に係るフラットケーブル型高周波フィルタについて、図を参照して説明する。図１２は、本発明の第６の実施形態に係るフラットケーブル型高周波フィルタの分解側面図である。

本実施形態のフラットケーブル型高周波フィルタ１０Ｅは、第３の実施形態に係るフラットケーブル型高周波フィルタ１０Ｃに対して、さらにシールド導体７１１，７１２，７２１，７２２を追加した構成からなる。したがって、第３の実施形態に係るフラットケーブル型高周波フィルタ１０Ｃと異なる箇所のみを具体的に説明する。

誘電体基材２０Ｅは、誘電体層２０１，２０２，２１１，２１２を積層してなる。誘電体層２０１，２０２を挟んで誘電体層２１１，２１２が配置されている。誘電体層２１１は、誘電体層２０１に当接し、誘電体層２１２は、誘電体層２０２に当接している。

誘電体層２０１の誘電体層２０２側の平板面には、導体パターン４０２Ｅ、容量結合用導体パターン４１２Ｅが形成されている。誘電体層２０２の誘電体層２１２側の平板面には、導体パターン４０１Ｅ、容量結合用導体パターン４１１Ｅが形成されている。

容量結合用導体パターン４１１Ｅ，４１２Ｅは、誘電体層２０２を挟んで対向している。

誘電体層２１２の誘電体層２０２と反対側の平板面には、シールド導体７１１，７１２、外部接続用導体５１１，５１２が形成されている。外部接続用導体５１１は、接続導体６０により導体パターン４０１Ｅに接続されている。外部接続用導体５１２は、接続導体６０により導体パターン４０２Ｅに接続されている。

誘電体層２１１の誘電体層２０１と反対側の平板面には、シールド導体７２１，７２２が形成されている。

シールド導体７１１，７２１は、厚み方向に見て、導体パターン４０１Ｅと重なり、容量結合用導体パターン４１１Ｅ，４１２Ｅと重ならないように、配置されている。シールド導体７１２，７２２は、厚み方向に見て、導体パターン４０２Ｅと重なり、容量結合用導体パターン４１１Ｅ，４１２Ｅと重ならないように、配置されている。

このような構成とすることで、導体パターン４０１Ｅ，４０２Ｅが外部回路と電磁干渉することを防止できる。さらに、容量結合用導体パターン４１１Ｅ，４１２Ｅによるキャパシタのキャパシタンスがシールド導体７１１，７１２，７２１，７２２によって変化することを抑制できる。これにより、さらに、伝送特性、フィルタ特性に優れたフラットケーブル型高周波フィルタを実現できる。

なお、シールド導体は、上述の四カ所の少なくとも一カ所に形成されていれば、少なくとも、本実施形態に特有の作用効果を得ることができる。

また、シールド導体は、図１２に示すようにベタ導体であってもよく、メッシュ状導体であってもよい。

次に、第７の実施形態に係るフラットケーブル型高周波フィルタについて、図を参照して説明する。図１３は、本発明の第７の実施形態に係るフラットケーブル型高周波フィルタの分解側面図である。

本実施形態のフラットケーブル型高周波フィルタ１０Ｆは、導体パターンの構成が、第１の実施形態に係るフラットケーブル型高周波フィルタ１０と異なる。したがって、異なる箇所のみを具体的に説明する。

誘電体層２０１の誘電体層２０２側の平板面には、容量結合用導体パターン４１０Ｆ，４１１Ｆが形成されている。誘電体層２０２の誘電体層２０１側とは反対側の平板面には、導体パターン４０１Ｆ，４０２Ｆ，４０３Ｆが形成されている。導体パターン４０１Ｆ，４０２Ｆ，４０３Ｆは、誘電体層２０２の長手方向に並んで形成されている。

導体パターン４０１Ｆの一方端は、外部接続用導体５１１に接続されている。導体パターン４０１Ｆの他方端は、接続導体６０により容量結合用導体パターン４１０Ｆに接続されている。

導体パターン４０３Ｆの一方端は外部接続用導体５１２に接続されている。導体パターン４０３Ｆの他方端は、接続導体６０により容量結合用導体パターン４１１Ｆに接続されている。

導体パターン４０２Ｆの一方端付近の所定領域は、容量結合用導体パターン４１０Ｆと所定面積で対向している。導体パターン４０２Ｆの他方端付近の所定領域は、容量結合用導体パターン４１１Ｆと所定面積で対向している。

このような構成では、導体パターン４０２Ｆがインダクタとして機能する。容量結合用導体パターン４１０Ｆ，４１１Ｆと導体パターン４０２Ｆとが誘電体層２０２を介して対向する部分がキャパシタとして機能する。図１４は本発明の第７の実施形態に係るフラットケーブル型高周波フィルタの等価回路図である。図１４に示すように、上述の構成とすることで、外部接続用導体５１１，５１２間に、キャパシタ、インダクタ、キャパシタの順で直列接続されたＬＣ直列共振回路が実現される。この際、上述のように、導体パターン４０２Ｆの形状および、容量結合用導体パターン４１０Ｆ，４１１Ｆの形状を適宜設定することで、インダクタのインダクタンスおよび各キャパシタのキャパシタンスを所望値に決定できる。これにより、所定の周波数帯域を通過帯域とし、当該周波数帯域外を減衰帯域とするバンドパスフィルタを実現することができる。

また、フラットケーブル型高周波フィルタ１０Ｆは可撓性を有するので、フラットケーブル型高周波フィルタ１０Ｆを湾曲もしくは屈曲させて配置することができる。この際、湾曲位置は、キャパシタの形成領域、すなわち容量結合用導体パターン４１０Ｆ，４１１Ｆの形成領域を除く位置とする。これにより、湾曲によるキャパシタンスの変化を防止でき、所望のフィルタ特性を実現することができる。

次に、第８の実施形態に係るフラットケーブル型高周波フィルタについて、図を参照して説明する。図１５は、本発明の第８の実施形態に係るフラットケーブル型高周波フィルタの外観斜視図である。図１６は、本発明の第８の実施形態に係るフラットケーブル型高周波フィルタの分解斜視図である。図１７は、本発明の第８の実施形態に係るフラットケーブル型高周波フィルタの分解側面図である。

本実施形態のフラットケーブル型高周波フィルタ１０Ｇは、外部接続用導体５１２Ｇの位置が、第３の実施形態に係るフラットケーブル型高周波フィルタ１０Ｃと異なる。したがって、第３の実施形態に係るフラットケーブル型高周波フィルタ１０Ｃと異なる箇所のみを具体的に説明する。

誘電体基材２０は、誘電体層２０１，２０２，２１１を積層してなる。誘電体層２０１を挟んで誘電体層２０２，２１１が配置されている。誘電体層２１１は誘電体層２０１に当接している。

誘電体層２１１の誘電体層２０１側とは反対側の平板面には、外部接続用導体５１２Ｇが形成されている。外部接続用導体５１２Ｇは、接続導体６０により導体パターン４０２に接続されている。

誘電体基材２０を挟んで保護層３０１，３０２が配設されている。保護層３０１は、外部接続用導体５１２Ｇが露出するように配設されている。保護層３０２は、外部接続用導体５１１が露出し、導体パターン４０１Ｃを覆うように配設されている。

コネクタ６１１は、フラットケーブル型高周波フィルタ１０Ｇの一方の主面に形成され、外部接続用導体５１１に接続されている。コネクタ６１２は、フラットケーブル型高周波フィルタ１０Ｇの他方の主面に形成され、外部接続用導体５１２Ｇに接続されている。

導体パターン４０１Ｃと導体パターン４０２とが対向している領域、すなわち、キャパシタの形成領域は、コネクタ６１２の近傍に形成されている。

上述の構造からなるフラットケーブル型高周波フィルタ１０Ｇは、例えば、次に示すアンテナ接続部に用いることができる。図１８は、本発明の第８の実施形態に係るアンテナ接続部の構成を示すブロック図である。図１９は、本発明の第８の実施形態に係るアンテナ接続部の構成を示す側面図である。

図１８（Ａ）に示すように、アンテナ５２と給電回路５１との間に、フラットケーブル型高周波フィルタ１０Ｇが接続されている。アンテナ５２とフラットケーブル型高周波フィルタ１０Ｇとの接続点は、グランドに接続されている。

なお、アンテナ接続部は図１８（Ｂ）に示す構成でもよい。図１８（Ｂ）では、アンテナ５２とグランドとの間に、フラットケーブル型高周波フィルタ１０Ｇが接続されている。給電回路５１は、アンテナ５２とフラットケーブル型高周波フィルタ１０Ｇと接続点に接続されている。

図１９に示すように、給電回路５１は、実装基板３、ＩＣチップ５および実装部品６を備える。実装基板３の表面には、複数のＩＣチップ５および実装部品６が実装されている。アンテナ５２は、実装基板３から離れた位置に配置されている。

フラットケーブル型高周波フィルタ１０Ｇのコネクタ６１１はアンテナ５２に接続され、コネクタ６１２は給電回路５１に接続されている。すなわち、フラットケーブル型高周波フィルタ１０Ｇに係るキャパシタの形成領域は、アンテナ５２から離れた位置に配置されている。

アンテナ５２の配置位置がキャパシタの形成領域の近傍である場合、Ｑ値が悪くなるおそれがあるところ、この構成では、キャパシタの形成領域がアンテナ５２から一定距離離れるため、アンテナ特性の劣化を抑制することができる。また、フラットケーブル型高周波フィルタ１０Ｇのうち、キャパシタの形成領域よりアンテナ５２側の部分は、線状導体であるので、この部分をアンテナの一部として機能させることができる。

さらに、上述のように、フラットケーブル型高周波フィルタ１０Ｇの湾曲位置は、キャパシタの形成領域を除く位置とする。これにより、湾曲によるキャパシタンスの変化を防止でき、所望のフィルタ特性を実現することができる。また、この湾曲位置をキャパシタの形成領域にできる限り近づければ、アンテナと兼用する部分を長くできる。また、この湾曲位置を調整することで、アンテナのインピーダンスを調整できる。

さらに、コネクタ６１１はフラットケーブル型高周波フィルタ１０Ｇの一方の主面に形成されている。コネクタ６１２は、コネクタ６１１が形成された主面と反対側の主面に形成されている。これにより、コネクタを接続するだけのためにフラットケーブル型高周波フィルタ１０Ｇを折り返す必要がない。このため、アンテナ５２と実装基板３との間隔が極狭くても、アンテナ５２と実装基板３との間に、フラットケーブル型高周波フィルタ１０Ｇを通すことができる。

さらに、ＩＣチップ５または実装部品６の上にアンテナ５２が配置されるような場合であっても、フラットケーブル型高周波フィルタ１０Ｇを湾曲もしくは屈曲させることで、アンテナ５２と実装基板３との間にフラットケーブル型高周波フィルタ１０Ｇを配置することができる。

次に、本発明の第９の実施形態に係るフラットケーブル型高周波フィルタについて、図を参照して説明する。図２０は、本発明の第９の実施形態に係るフラットケーブル型高周波フィルタの分解斜視図である。なお、図２０では、保護層およびコネクタの図示を省略している。

本実施形態のフラットケーブル型高周波フィルタ１０Ｈは、第１の実施形態に係るフラットケーブル型高周波フィルタ１０と同様に、誘電体基材２０Ｈの一方の主面側で外部回路に接続する構成を備える。また、本実施形態のフラットケーブル型高周波フィルタ１０Ｈの各構成要素は、上述の各実施形態に示したフラットケーブル型高周波フィルタの各構成要素と同じである。したがって、本実施形態に特徴な箇所のみを具体的に説明する。

フラットケーブル型高周波フィルタ１０Ｈは、平板状の誘電体基材２０Ｈを備える。誘電体基材２０Ｈは、誘電体層２０１Ｈ，２０２Ｈ，２０３Ｈ，２０４Ｈが順に積層されてなる。

誘電体層２０１Ｈにおける誘電体層２０２Ｈ側と反対側の主面（誘電体基材２０Ｈの一方主面）には、導体パターン４０１Ｈ１，４０３Ｈ１が形成されている。導体パターン４０１Ｈ１は、第１部分導体パターン４０１Ｈ１１と第２部分導体パターン４０１Ｈ１２とを備える。

第１部分導体パターン４０１Ｈ１１と導体パターン４０３Ｈ１は、誘電体層２０１Ｈの長手方向に沿って間隔を空けて配置されている。第１部分導体パターン４０１Ｈ１１と導体パターン４０３Ｈ１は、略同じ幅であり、第２部分導体パターン４０１Ｈ１２よりも幅広に形成されている。機能的に示せば、後述するキャパシタの形成に必要な幅で形成されている。

第２部分導体パターン４０１Ｈ１２は、誘電体層２０１Ｈの幅方向に沿って、第１部分導体パターン４０１Ｈ１１に隣接して配置されている。第２部分導体パターン４０１Ｈ１２は、ループ状の導体パターンである。ループ状の導体パターンとは、環状の一部を切断した形状である。

第１部分導体パターン４０１Ｈ１１における誘電体層２０１Ｈの一方端側端部と、第２部分導体パターン４０１Ｈ１２の一方端（外周側端部）は、誘電体層２０１Ｈの一方端付近で接続されている。これら第１部分導体パターン４０１Ｈ１１と第２部分導体パターン４０１Ｈ１２は、誘電体層２０１Ｈの一方端付近に形成された引き出し導体パターン４４１に接続されている。

導体パターン４０３Ｈ１における誘電体層２０１Ｈの他方端側端部は、誘電体層２０１Ｈの他方端付近に形成された引き出し導体パターン４４２に接続されている。

誘電体層２０２Ｈの誘電体層２０１Ｈ側の主面には、導体パターン４０１Ｈ２と容量結合用導体パターン４１０Ｈ１が形成されている。導体パターン４０１Ｈ２は、第１部分導体パターン４０１Ｈ２１と第２部分導体パターン４０１Ｈ２２を備える。

第１部分導体パターン４０１Ｈ２１は、矩形であり、誘電体層２０１Ｈを介して第１部分導体パターン４０１Ｈ１１の一部に対向している。第１部分導体パターン４０１Ｈ２１は、誘電体層２０１Ｈを厚み方向に貫通する接続導体６０によって、第１部分導体パターン４０１Ｈ１１に接続されている。

第２部分導体パターン４０１Ｈ２２は、誘電体層２０２Ｈの幅方向に沿って、第１部分導体パターン４０１Ｈ２１に隣接して配置されている。第２部分導体パターン４０１Ｈ２２は、ループ状の導体パターンである。第２部分導体パターン４０１Ｈ２２は、主面に直交する方向に見て、第２部分導体パターン４０１Ｈ１２と重なるように形成されている。第２部分導体パターン４０１Ｈ２２の一方端（外周側端部）は、第１部分導体パターン４０１Ｈ２１に接続されている。第２部分導体パターン４０１Ｈ２２の他方端（内周側端部）は、誘電体層２０１Ｈを厚み方向に貫通する接続導体６０によって、第２部分導体パターン４０１Ｈ１２の他方端（内周側端部）に接続されている。

容量結合用導体パターン４１０Ｈ１は、矩形あり、誘電体層２０１Ｈを介して、第１部分導体パターン４０１Ｈ１１と導体パターン４０３Ｈ１の両方に対向している。容量結合用導体パターン４１０Ｈ１と第１部分導体パターン４０１Ｈ１１との対向部が、キャパシタＣ２１Ｈとなる。容量結合用導体パターン４１０Ｈ１と導体パターン４０３Ｈ１との対向部が、キャパシタＣ１０Ｈとなる。

誘電体層２０３Ｈの誘電体層２０２Ｈ側の主面には、容量結合用導体パターン４１０Ｈ２と導体パターン４０２Ｈ１とが形成されている。導体パターン４０２Ｈ１は、第１部分導体パターン４０２Ｈ１１と第２部分導体パターン４０２Ｈ１２とを備える。

容量結合用導体パターン４１０Ｈ２と第１部分導体パターン４０２Ｈ１１は、誘電体層２０３Ｈの長手方向に沿って間隔を空けて配置されている。容量結合用導体パターン４１０Ｈ２と第１部分導体パターン４０２Ｈ１１は、略同じ幅である。容量結合用導体パターン４１０Ｈ２は、誘電体層２０２Ｈを厚み方向に貫通する接続導体６０によって、第１部分導体パターン４０１Ｈ２１に接続されている。

第１部分導体パターン４０２Ｈ１１は、矩形であり、誘電体層２０２Ｈを介して容量結合用導体パターン４１０Ｈ１の一部に対向している。第１部分導体パターン４０２Ｈ１１は、誘電体層２０２Ｈを厚み方向に貫通する接続導体６０によって、容量結合用導体パターン４１０Ｈ１に接続されている。

第２部分導体パターン４０２Ｈ１２は、誘電体層２０３Ｈの幅方向に沿って、容量結合用導体パターン４１０Ｈ２に隣接して配置されている。第２部分導体パターン４０２Ｈ１２は、ループ状の導体パターンである。第２部分導体パターン４０２Ｈ１２の一方端（外周側端部）は、第１部分導体パターン４０２Ｈ１１に接続されている。第２部分導体パターン４０２Ｈ１２の他方端（内周側端部）は、主面に直交する方向に見て、第２部分導体パターン４０１Ｈ２２，４０１Ｈ１２の他方端（内周側端部）に重なっている。第２部分導体パターン４０２Ｈ１２の他方端（内周側端部）は、誘電体層２０２Ｈを厚み方向に貫通する接続導体６０によって、第２部分導体パターン４０１Ｈ２２の他方端（内周側端部）に接続されている。

容量結合用導体パターン４１０Ｈ２は、矩形あり、誘電体層２０２Ｈを介して、第１部分導体パターン４０１Ｈ２１と容量結合用導体パターン４１０Ｈ１と対向している。容量結合用導体パターン４１０Ｈ２は、誘電体層２０２Ｈを厚み方向に貫通する接続導体６０によって、第１部分導体パターン４０１Ｈ２１に接続されている。容量結合用導体パターン４１０Ｈ１，４１０Ｈ２が対向する部分がキャパシタＣ２２Ｈとなる。

誘電体層２０４Ｈの誘電体層２０３Ｈ側の主面には、導体パターン４０２Ｈ２が形成されている。導体パターン４０２Ｈ２は、第１部分導体パターン４０２Ｈ２１と第２部分導体パターン４０２Ｈ２２とを備える。

第１部分導体パターン４０２Ｈ２１は、矩形であり、誘電体層２０３Ｈを介して容量結合用導体パターン４１０Ｈ２の一部と、第１部分導体パターン４０２Ｈ１１に対向している。第１部分導体パターン４０２Ｈ２１は、誘電体層２０３Ｈを厚み方向に貫通する接続導体６０によって、第１部分導体パターン４０２Ｈ１１に接続されている。第１部分導体パターン４０２Ｈ２１と容量結合用導体パターン４１０Ｈ２が対向する部分がキャパシタＣ２３Ｈとなる。

第２部分導体パターン４０２Ｈ２２は、ループ状の導体パターンである。第２部分導体パターン４０２Ｈ２２は、主面に直交する方向に見て、第２部分導体パターン４０２Ｈ１２に重なっている。第２部分導体パターン４０２Ｈ２２の一方端（外周側端部）は、第１部分導体パターン４０２Ｈ２１に接続されている。第２部分導体パターン４０２Ｈ２２の他方端（内周側端部）は、誘電体層２０３Ｈを厚み方向に貫通する接続導体６０によって、第２部分導体パターン４０２Ｈ１２の他方端（内周側端部）に接続されている。

そして、上述のように、第２部分導体パターン４０１Ｈ１２，４０１Ｈ２２，４０２Ｈ１２，４０２Ｈ２２が配置され、これらの導体パターンの内周側端部が接続導体６０で接続されることで、誘電体基材２０Ｈの厚み方向を軸方向とするスパイラル形状のインダクタＬ１０Ｈが形成される。

このような構成とすることで、本実施形態のフラットケーブル型高周波フィルタ１０Ｈは、図２１に示す回路を構成できる。図２１は、本発明の第９の実施形態に係るフラットケーブル型高周波フィルタの等価回路図である。

引き出し導体パターン４４１，４４２間に、インダクタＬ１０ＨとキャパシタＣ１０Ｈの直列回路が接続される。インダクタＬ１０Ｈには、キャパシタＣ２１Ｈ，Ｃ２２Ｈ，Ｃ２３Ｈが並列接続される。すなわち、ＬＣ直列共振とＬＣ並列共振をともに有するフィルタ回路を構成できる。

このような回路構成を備えることで、図２２に示すような伝送特性を得ることができる。図２２は、本発明の第９の実施形態に係るフラットケーブル型高周波フィルタの伝送特性を示すグラフである。図２２（Ａ）は通過特性を示し、図２２（Ｂ）は反射特性を示す。本実施形態では、周波数ｆ０の高周波信号を通過させ、周波数ｆ１の高周波信号を減衰させる特性を得るように、インダクタＬ１０ＨおよびキャパシタＣ１０Ｈ，Ｃ２１Ｈ，Ｃ２２Ｈ，Ｃ２３Ｈの素子値が決定されている。すなわち、この素子値となるように、誘電体基材１０Ｈおよび各導体パターンの形状が決定されている。

本実施形態の構成を用いることで、図２２（Ａ）に示すように、通過させたい周波数ｆ０の高周波信号は低損失で伝送し、図２２（Ｂ）に示すように、減衰させたい周波数ｆ１の高周波信号は、大きく減衰させることができる。

この際、図２２に示すように、通過させたい周波数ｆ０と減衰させたい周波数ｆ１とが近接していても、周波数ｆ０の高周波信号を低損失で伝送し、周波数ｆ１の高周波信号を大幅に減衰させることができる。具体的には、周波数ｆ０はＧＰＳ信号の周波数で略１．５７５ＧＨｚであり、周波数ｆ１は通信バンドの１．７ＧＨｚ帯である。このように、周波数差が略２００ＭＨｚであっても、通過させたい周波数ｆ０（１．５７５ＧＨｚ）の高周波信号を低損失で伝送し、減衰させたい周波数ｆ１（１．７ＧＨｚ帯）の高周波信号を大幅に減衰させることができる。

このように、本実施形態の構成を用いることで、通過帯域の高周波数側に急峻な減衰を得られるフィルタを構成することができる。

また、本実施形態の構成では、インダクタＬ１０Ｈを構成する導体パターンの同じ部分を複数層の導体パターンで形成している。これにより、インダクタＬ１０ＨのＥＳＲを低減でき、さらに低損失で且つ急峻な通過、減衰特性を実現することができる。

次に、本発明の第１０の実施形態に係るフラットケーブル型高周波フィルタについて、図を参照して説明する。図２３は、本発明の第１０の実施形態に係るフラットケーブル型高周波フィルタの分解斜視図である。なお、図２３でも、保護層およびコネクタの図示を省略している。

本実施形態のフラットケーブル型高周波フィルタ１０Ｉは、第９の実施形態に示したフラットケーブル型高周波フィルタ１０Ｈに対して、導体パターンの一部の構成が異なるものであり、基本的な他の構成は同じである。

フラットケーブル型高周波フィルタ１０Ｉは、誘電体層２０１Ｉ，２０２Ｉ，２０３Ｉ，２０４Ｉを積層した誘電体基材２０Ｉを備える。誘電体層２０１Ｉ，２０２Ｉ，２０３Ｉの各導体パターンの構成は、第９の実施形態に示した誘電体層２０１Ｈ，２０２Ｈ，２０３Ｈと同じである。

誘電体層２０４Ｉの誘電体層２０３Ｉ側と反対側の主面には、導体パターン４０２Ｉ２と引き出し導体４４３が形成されている。導体パターン４０２Ｉ２は、第９の実施形態に示した導体パターン４０２Ｈ２を誘電体層の主面を基準面として、面対称となる形状である。引き出し導体４４３は、誘電体基材２０Ｉの主面に直交する方向に見て、引き出し導体４４１に重なる形状で形成されている。引き出し導体４４３は、誘電体層２０１Ｉ，２０２Ｉ，２０３Ｉ，２０４Ｉを貫通する、すなわち誘電体基材２０Ｉを貫通する接続導体６０によって、引き出し導体４４１と接続されている。引き出し導体４４３は、外部接続導体やコネクタに接続されており、引き出し導体４４１は外部に露出していない。

このような構成であっても、第９の実施形態と同様の作用効果を得ることができる。また、本実施形態の構成を用いることで、第８の実施形態と同様に、フラットケーブル型高周波フィルタ１０Ｉの一方の外部接続部が一方主面側となり、他方の外部接続部が他方主面側となる。これにより、フラットケーブル型高周波フィルタ１０Ｉを厚み方向に挟んで、接続すべき外部回路基板が配置されていても、これらの外部回路基板を容易に接続することができる。

次に、本発明の第１１の実施形態に係るフラットケーブル型高周波フィルタについて、図を参照して説明する。図２４は、本発明の第１１の実施形態に係るフラットケーブル型高周波フィルタの分解斜視図である。なお、図２４でも、保護層およびコネクタの図示を省略している。

本実施形態のフラットケーブル型高周波フィルタ１０Ｊは、第１０の実施形態に示したフラットケーブル型高周波フィルタ１０Ｊに対して、誘電体層を２層削除したものであり、基本的な他の構成は同じである。

フラットケーブル型高周波フィルタ１０Ｊは、誘電体層２０１Ｊ，２０４Ｊを積層した誘電体基材２０Ｊを備える。誘電体層２０１Ｊ，２０４Ｊの各導体パターンの構成は、第１０の実施形態に示した誘電体層２０１Ｉ，２０４Ｉと同じである。なお、第１部分導体パターン４０２Ｊ２１は、容量結合用導体パターンを兼ねている。

このような構成であっても、第１０の実施形態に示したフラットケーブル型高周波フィルタ１０Ｉと同様の作用効果を得ることができる。但し、本実施形態に係るフラットケーブル型高周波フィルタ１０Ｊは、インダクタに並列接続されるキャパシタが１つとなるので、所望とする伝送特性が得られるのであれば、この構成を用いればよい。そして、この構成を用いることで、誘電体層の層数を少なくでき、フラットケーブル型高周波フィルタ１０Ｊをより薄く形成することができる。

帯域通過フィルタを実現する上述の各実施形態に示した各フラットケーブル型高周波フィルタは、次に示す通信機器モジュールに適用することができる。図２５は、本発明の実施形態に係る通信機器モジュールのブロック図である。図２６は、本発明の実施形態に係る通信機器モジュールの概略構成を示す側面図である。なお、図２５、図２６では、第１０の実施形態に示したフラットケーブル型高周波フィルタ１０Ｉを用いる態様を示す。

図２５に示すように、本実施形態に通信機器モジュール９００は、アンテナ９３０、ＷｉＦｉ送受信部９３１、セルラー送受信部９３２、ＧＰＳ受信部９３３、帯域阻止フィルタ（ＢＥＦ）９２１、および帯域通過フィルタ（ＢＰＦ）９２２を備える。

アンテナ９３０は、帯域阻止フィルタ９２１を介して、ＷｉＦｉ送受信部９３１およびセルラー送受信部９３２に接続されている。また、アンテナ９３０は、帯域通過フィルタ９２２を介してＧＰＳ受信部９３３に接続されている。

ＷｉＦｉ送受信部９３１は、例えば２．４ＧＨｚ帯等の周波数帯域を利用したＷｉＦｉ通信信号を送受信する。セルラー送受信部９３２は、９００ＭＨｚ帯等の周波数帯域や１．７ＧＨｚ帯、２．０ＧＨｚ帯等の周波数帯域を利用したセルラー通信信号を送受信する。ＧＰＳ受信部９３３は、１．５ＧＨｚ付近のＧＰＳ信号を受信する。

帯域阻止フィルタ９２１は、ＧＰＳ信号の周波数帯域を減衰させ、ＷｉＦｉ通信信号およびセルラー通信信号の周波数帯域を通過する。帯域通過フィルタ９２２は、ＧＰＳ信号の周波数帯域を通過し、ＧＰＳ信号の周波数帯域以外の周波数帯域を減衰させる。

この帯域通過フィルタ９２２に、上述の第１０の実施形態に示したフラットケーブル型高周波フィルタ１０Ｉを用いる。このフラットケーブル型高周波フィルタ１０Ｉを用いることで、急峻な減衰特性で、減衰帯域が狭い帯域阻止フィルタを実現できる。したがって、ＧＰＳ信号の周波数帯域に減衰極を設定すれば、ＧＰＳ信号を減衰させ、且つ、当該ＧＰＳ信号の周波数帯域に近い、他の通信信号（例えば、セルラー通信信号の１．７ＧＨｚ帯）等を減衰させることなく伝送することができる。

このような回路構成の通信機器モジュール９００は、フロントエンド基板９９０、アンテナ基板９９１、およびフラットケーブル型高周波フィルタ１０Ｉによって構成される。フロントエンド基板９９０の実装面には、上述のＷｉＦｉ送受信部９３１、セルラー送受信部９３２、ＧＰＳ受信部９３３等を実現する回路部品が実装されている。アンテナ基板９９１には、アンテナ９３０が形成されている。アンテナ基板９１１は、フロントエンド基板９９０の実装面側に、当該フロントエンド基板９９０から離間して配置されている。

図２６に示すように、フラットケーブル型高周波フィルタ１０Ｉに装着されたコネクタ６１１は、アンテナ基板９９１におけるフロントエンド基板９９０側の面に接続されている。フラットケーブル型高周波フィルタ１０Ｉに装着されたコネクタ６１２は、フロントエンド基板９９０におけるアンテナ基板９９１側の面（実装面）に接続されている。フラットケーブル型高周波フィルタ１０Ｉは、可撓性を有するので、伸長方向の途中に屈曲部を形成することができる。このように、屈曲部を形成することで、フラットケーブル型高周波フィルタ１０Ｉは、回路部品に接触しないような形状に成形された状態で、フロントエンド基板９９０とアンテナ基板９９１とを接続することができる。

そして、上述のように、帯域通過フィルタをフラットケーブル型高周波フィルタ１０Ｉに備えていることで、フロントエンド基板９９０やアンテナ基板９９１に帯域通過フィルタを形成する必要が無い。したがって、フロントエンド基板９９０やアンテナ基板９９１を小型に形成することができる。また、帯域通過フィルタをフラットケーブル型高周波フィルタ１０Ｉに設けることで、帯域通過フィルタのフィルタ特性（通過特性および減衰特性）が優れる。したがって、通信機器モジュール９００の通信特性を向上させることができる。

次に、本発明の第１２の実施形態に係るフラットケーブル型高周波ダイプレクサについて、図を参照して説明する。図２７は、本発明の第１２の実施形態に係るフラットケーブル型高周波ダイプレクサの分解斜視図である。なお、図２７では、保護層およびコネクタの図示を省略している。

本実施形態のフラットケーブル型高周波ダイプレクサ９０は、誘電体層２０１Ｋ，２０２Ｋ，２０３Ｋ，２０４Ｋを積層してなる誘電体基材２０Ｋを備える。

誘電体層２０１Ｋは、部分領域２０１Ｋ１，２０１Ｋ２，２０１Ｋ３からなる。部分領域２０１Ｋ１，２０１Ｋ２は、長手方向に沿って伸延する長尺状であり、幅方向に間隔を空けて配置されている。部分領域２０１Ｋ３は、部分領域２０１Ｋ１，２０１Ｋ２の長手方向の一方端に配置され、部分領域２０１Ｋ１，２０１Ｋ２を接続している。この構成により、誘電体層２０１Ｋは、長手方向の途中で、幅方向に２つの領域に分割される形状である。

誘電体層２０２Ｋは、部分領域２０２Ｋ１，２０２Ｋ２，２０２Ｋ３からなる。部分領域２０２Ｋ１，２０２Ｋ２は、長手方向に沿って伸延する長尺状であり、幅方向に間隔を空けて配置されている。部分領域２０２Ｋ３は、部分領域２０２Ｋ１，２０２Ｋ２の長手方向の一方端に配置され、部分領域２０２Ｋ１，２０２Ｋ２を接続している。誘電体層２０２Ｋは、長手方向の途中で、幅方向に２つの領域に分割される形状である。

誘電体層２０３Ｋは、部分領域２０３Ｋ１，２０３Ｋ２，２０３Ｋ３からなる。部分領域２０３Ｋ１，２０３Ｋ２は、長手方向に沿って伸延する長尺状であり、幅方向に間隔を空けて配置されている。部分領域２０３Ｋ３は、部分領域２０３Ｋ１，２０３Ｋ２の長手方向の一方端に配置され、部分領域２０３Ｋ１，２０３Ｋ２を接続している。誘電体層２０３Ｋは、長手方向の途中で、幅方向に２つの領域に分割される形状である。

誘電体層２０４Ｋは、部分領域２０４Ｋ１，２０４Ｋ２，２０４Ｋ３からなる。部分領域２０４Ｋ１，２０４Ｋ２は、長手方向に沿って伸延する長尺状であり、幅方向に間隔を空けて配置されている。部分領域２０４Ｋ３は、部分領域２０４Ｋ１，２０４Ｋ２の長手方向の一方端に配置され、部分領域２０４Ｋ１，２０４Ｋ２を接続している。誘電体層２０４Ｋは、長手方向の途中で、幅方向に２つの領域に分割される形状である。

誘電体基材２０Ｋにおける部分領域２０１Ｋ１，２０２Ｋ１，２０３Ｋ１，２０４Ｋ１からなる第１基材部には、上述の第９の実施形態に示した導体パターンと同じ導体パターンが形成されている。これにより、誘電体基材２０Ｋにおける部分領域２０１Ｋ１，２０２Ｋ１，２０３Ｋ１，２０４Ｋ１からなる部分には、引き出し導体４４１Ｋ，４４２Ｋ間に接続された帯域通過フィルタが実現される。

誘電体層２０１Ｋの部分領域２０１Ｋ２には、ループ状導体パターン６０１が形成されている。ループ状導体パターン６０１は、それぞれ直線状の第１導体パターン６０１１、第２導体パターン６０１２、第３導体パターン６０１３、第４導体パターン６０１４、および第５導体パターン６０１５からなる。

第１導体パターン６０１１は、部分領域２０１Ｋ２の幅方向に伸延する形状であり、部分領域２０１Ｋ２の長手方向における部分領域２０１Ｋ３側の端部付近に形成されている。第１導体パターン６０１１は、引き出し導体４４１Ｋに接続されている。第２導体パターン６０１２は、部分領域２０１Ｋ２の幅方向に伸延する形状であり、部分領域２０１Ｋ２の長手方向における部分領域２０１Ｋ３側の端部と反対側の端部付近に形成されている。第２導体パターン６０１２は、部分領域２０１Ｋ２の長手方向における部分領域２０１Ｋ３側の端部と反対側の端部付近に形成された引き出し導体４４３Ｋに接続されている。この引き出し導体４４３Ｋは、引き出し導体４４２Ｋと同様に、図示しないコネクタ等に接続される。

第３導体パターン６０１３は、部分領域２０１Ｋ２の長手方向に伸延する形状であり、部分領域２０１Ｋ２に部分領域２０１Ｋ１側の端部付近に形成されている。第３導体パターン６０１３は、第１導体パターン６０１１と第２導体パターン６０１２に接続している。

第４、第５導体パターン６０１４，６０１５は、部分領域２０１Ｋ２の長手方向に伸延する形状であり、部分領域２０１Ｋ２に部分領域２０１Ｋ１側と反対側の端部付近に形成されている。第４、第５導体パターン６０１４，６０１５は、部分領域２０１Ｋ２の長手方向に沿って間隔を空けて配置されている。第４導体パターン６０１４は、第１導体パターン６０１１に接続し、第５導体パターン６０１５は、第２導体パターン６０１２に接続している。

誘電体層２０２Ｋの部分領域２０２Ｋ２には、ループ状導体パターン６０２が形成されている。ループ状導体パターン６０２は、それぞれ直線状の第１導体パターン６０２１、第２導体パターン６０２２、第３導体パターン６０２３、第４導体パターン６０２４、および第５導体パターン６０２５からなる。

第１導体パターン６０２１は、部分領域２０２Ｋ２の幅方向に伸延する形状であり、部分領域２０２Ｋ２の長手方向における部分領域２０２Ｋ３側の端部付近に形成されている。第１導体パターン６０２１は、誘電体基材２０Ｋの主面に直交する方向に見て、第１導体パターン６０１１と重なるように形成されている。第２導体パターン６０２２は、部分領域２０２Ｋ２の幅方向に伸延する形状であり、部分領域２０２Ｋ２の長手方向における部分領域２０２Ｋ３側の端部と反対側の端部付近に形成されている。第２導体パターン６０２２は、誘電体基材２０Ｋの主面に直交する方向に見て、第２導体パターン６０１２と重なるように形成されている。第３導体パターン６０２３は、部分領域２０２Ｋ２の長手方向に伸延する形状であり、部分領域２０２Ｋ２に部分領域２０２Ｋ１側の端部付近に形成されている。第３導体パターン６０２３は、第１導体パターン６０２１と第２導体パターン６０２２に接続している。第３導体パターン６０２３は、誘電体基材２０Ｋの主面に直交する方向に見て、第３導体パターン６０１３と重なるように形成されている。

第４、第５導体パターン６０２４，６０２５は、部分領域２０２Ｋ２の長手方向に伸延する形状であり、部分領域２０２Ｋ２に部分領域２０２Ｋ１側と反対側の端部付近に形成されている。第４、第５導体パターン６０２４，６０２５は、部分領域２０２Ｋ２の長手方向に沿って間隔を空けて配置されている。第４導体パターン６０２４は、第１導体パターン６０２１に接続し、第５導体パターン６０２５は、第２導体パターン６０２２に接続している。第４導体パターン６０２４は、誘電体基材２０Ｋの主面に直交する方向に見て、第４導体パターン６０１４と重なるように形成されている。第５導体パターン６０２５は、誘電体基材２０Ｋの主面に直交する方向に見て、第４導体パターン６０１４および第５導体パターン６０１５と重なるように形成されている。

誘電体層２０３Ｋの部分領域２０３Ｋ２には、ループ状導体パターン６０３が形成されている。ループ状導体パターン６０３は、それぞれ直線状の第１導体パターン６０３１、第２導体パターン６０３２、第３導体パターン６０３３、第４導体パターン６０３４、および第５導体パターン６０３５からなる。

第１導体パターン６０３１は、部分領域２０３Ｋ２の幅方向に伸延する形状であり、部分領域２０３Ｋ２の長手方向における部分領域２０３Ｋ３側の端部付近に形成されている。第１導体パターン６０３１は、誘電体基材２０Ｋの主面に直交する方向に見て、第１導体パターン６０１１，６０２１と重なるように形成されている。第２導体パターン６０３２は、部分領域２０３Ｋ２の幅方向に伸延する形状であり、部分領域２０３Ｋ２の長手方向における部分領域２０３Ｋ３側の端部と反対側の端部付近に形成されている。第２導体パターン６０３２は、誘電体基材２０Ｋの主面に直交する方向に見て、第２導体パターン６０１２，６０２２と重なるように形成されている。第３導体パターン６０３３は、部分領域２０３Ｋ２の長手方向に伸延する形状であり、部分領域２０３Ｋ２に部分領域２０３Ｋ１側の端部付近に形成されている。第３導体パターン６０３３は、第１導体パターン６０３１と第２導体パターン６０３２に接続している。第３導体パターン６０３３は、誘電体基材２０Ｋの主面に直交する方向に見て、第３導体パターン６０１３，６０２３と重なるように形成されている。

第４、第５導体パターン６０３４，６０３５は、部分領域２０３Ｋ２の長手方向に伸延する形状であり、部分領域２０３Ｋ２に部分領域２０３Ｋ１側と反対側の端部付近に形成されている。第４、第５導体パターン６０３４，６０３５は、部分領域２０３Ｋ２の長手方向に沿って間隔を空けて配置されている。第４導体パターン６０３４は、第１導体パターン６０３１に接続し、第５導体パターン６０３５は、第２導体パターン６０３２に接続している。第４導体パターン６０３４は、誘電体基材２０Ｋの主面に直交する方向に見て、第４導体パターン６０２４および第５導体パターン６０２５と重なるように形成されている。第５導体パターン６０３５は、誘電体基材２０Ｋの主面に直交する方向に見て、第５導体パターン６０２５と重なるように形成されている。

誘電体層２０４Ｋの部分領域２０４Ｋ２には、ループ状導体パターン６０４が形成されている。ループ状導体パターン６０４は、それぞれ直線状の第１導体パターン６０４１、第２導体パターン６０４２、第３導体パターン６０４３、第４導体パターン６０４４、および第５導体パターン６０４５からなる。

第１導体パターン６０４１は、部分領域２０４Ｋ２の幅方向に伸延する形状であり、部分領域２０４Ｋ２の長手方向における部分領域２０４Ｋ３側の端部付近に形成されている。第１導体パターン６０４１は、誘電体基材２０Ｋの主面に直交する方向に見て、第１導体パターン６０１１，６０２１，６０３１と重なるように形成されている。第２導体パターン６０４２は、部分領域２０４Ｋ２の幅方向に伸延する形状であり、部分領域２０２Ｋ２の長手方向における部分領域２０４Ｋ３側の端部と反対側の端部付近に形成されている。第２導体パターン６０４２は、誘電体基材２０Ｋの主面に直交する方向に見て、第２導体パターン６０１２，６０２２，６０３２と重なるように形成されている。第３導体パターン６０４３は、部分領域２０４Ｋ２の長手方向に伸延する形状であり、部分領域２０４Ｋ２に部分領域２０４Ｋ１側の端部付近に形成されている。第３導体パターン６０４３は、第１導体パターン６０４１と第２導体パターン６０４２に接続している。第３導体パターン６０４３は、誘電体基材２０Ｋの主面に直交する方向に見て、第３導体パターン６０１３，６０２３，６０３３と重なるように形成されている。

第４、第５導体パターン６０４４，６０４５は、部分領域２０４Ｋ２の長手方向に伸延する形状であり、部分領域２０４Ｋ２に部分領域２０４Ｋ１側と反対側の端部付近に形成されている。第４、第５導体パターン６０４４，６０４５は、部分領域２０４Ｋ２の長手方向に沿って間隔を空けて配置されている。第４導体パターン６０４４は、第１導体パターン６０４１に接続し、第５導体パターン６０４５は、第２導体パターン６０４２に接続している。第４導体パターン６０４４は、誘電体基材２０Ｋの主面に直交する方向に見て、第４導体パターン６０３４と重なるように形成されている。第５導体パターン６０４５は、誘電体基材２０Ｋの主面に直交する方向に見て、第４導体パターン６０３４および第５導体パターン６０３５と重なるように形成されている。

各層の第１導体パターン６０１１，６０２１，６０３１，６０４１は、誘電体基材２０Ｋの厚み方向に伸延する接続導体６０によって接続されている。各層の第２導体パターン６０１２，６０２２，６０３２，６０４２は、誘電体基材２０Ｋの厚み方向に伸延する接続導体６０によって接続されている。各層の第３導体パターン６０１３，６０２３，６０３３，６０４３は、誘電体基材２０Ｋの厚み方向に伸延する接続導体６０によって接続されている。各層の第４導体パターン６０１４，６０２４，６０３４，６０４４は、誘電体基材２０Ｋの厚み方向に伸延する接続導体６０によって接続されている。各層の第５導体パターン６０１５，６０２５，６０３５，６０４５は、誘電体基材２０Ｋの厚み方向に伸延する接続導体６０によって接続されている。

このような構成では、主として第３導体パターン６０１３，６０２３，６０３３，６０４３からなる部分がインダクタとなる。また、第１導体パターン６０１１，６０２１，６０３１，６０４１における引き出し導体４４１Ｋに接続する点から第３導体パターンに接続する端部までの領域、および第２導体パターン６０１２，６０２２，６０３２，６０４３における引き出し導体４４３Ｋに接続する点から第３導体パターンに接続する端部までの領域も、第３導体パターン６０１３，６０２３，６０３３，６０４３からなるインダクタに連続するインダクタとして機能する。

第４導体パターン６０１４と第５導体パターン６０２５の対向部、第５導体パターン６０２５と第４導体パターン６０３４の対向部、第４導体パターン６０３４と第５導体パターン６０４５の対向部がキャパシタとなる。

これにより、誘電体基材２０Ｋにおける部分領域２０１Ｋ２，２０２Ｋ２，２０３Ｋ２，２０４Ｋ２からなる第２基材部には、インダクタとキャパシタが並列接続されたＬＣ並列共振型の帯域阻止フィルタが実現される。すなわち、誘電体基材２０Ｋにおける部分領域２０１Ｋ１，２０２Ｋ１，２０３Ｋ１，２０４Ｋ１からなる部分に、引き出し導体４４１Ｋ，４４３Ｋ間に接続された帯域阻止フィルタが実現される。この帯域阻止フィルタは、上述の帯域通過フィルタと同様に、フラットケーブル自体が帯域阻止フィルタであるので、帯域阻止特性（減衰特性）に優れる。

そして、帯域阻止フィルタの阻止帯域（減衰帯域）を、帯域通過フィルタの通過帯域に合わせることにより、各導体パターンが形成された誘電体基材２０Ｋによって、高周波ダイプレクサを実現することできる。これにより、薄型で伝送特性に優れる高周波ダイプレクサを実現することができる。

なお、本実施形態のフラットケーブル型高周波ダイプレクサ９０は、例えば、上述の図２５の回路図に示す、帯域阻止フィルタ（ＢＥＦ）９２１および帯域通過フィルタ（ＢＰＦ）９２２と、これらをアンテナ９３０に接続する伝送線路部とからなる部分に利用することができる。

また、本実施形態のフラットケーブル型高周波ダイプレクサ９０は、例えば、上述の図２６のような実装態様でアンテナ基板９９１とフロントエンド基板９９０とを接続することができる。

なお、上述のフラットケーブル型高周波フィルタやフラットケーブル型高周波ダイプレクサに対して、可変容量素子を装着して、上述の高周波フィルタを構成するインダクタおよびキャパシタに直列接続してもよい。この場合、例えば、外部接続用導体の配置位置付近に、実装型可変容量素子を実装可能なランド導体を形成して、当該ランド導体に実装型可変容量素子を実装すればよい。

１：携帯電子機器、
２：機器筐体、
３，３Ａ，３Ｂ：実装回路基板、
４：バッテリーパック、
５：ＩＣチップ、
６：実装部品、
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆ，１０Ｇ，１０Ｈ，１０Ｉ，１０Ｊ：フラットケーブル型高周波フィルタ、
２０，２０Ｄ，２０Ｈ，２０Ｉ，２０Ｊ，２０Ｋ：誘電体基材、
３０，３０１，３０２：保護層、
５１：給電回路、
５２：アンテナ、
９０：ダイプレクサ、
２０１，２０２，２１１，２１２，２０１Ｈ，２０２Ｈ，２０３Ｈ，２０４Ｈ，２０１Ｉ，２０２Ｉ，２０３Ｉ，２０４Ｉ，２０１Ｊ，２０４Ｊ，２０１Ｋ，２０２Ｋ，２０３Ｋ，２０４Ｋ：誘電体層、
２０１Ｋ１，２０１Ｋ２，２０１Ｋ３，２０２Ｋ１，２０２Ｋ２，２０２Ｋ３，２０３Ｋ１，２０３Ｋ２，２０３Ｋ３，２０４Ｋ１，２０４Ｋ２，２０４Ｋ３：部分領域、
４０１，４０２，４０１Ｃ，４０１Ｄ，４０２Ｄ，４０１Ｅ，４０１Ｆ，４０２Ｆ，４０３Ｆ，４０１Ｈ１，４０１Ｈ２，４０２Ｈ１，４０２Ｈ２，４０３Ｈ１，４０１Ｉ１，４０１Ｉ２，４０２Ｉ１，４０２Ｉ２，４０３Ｉ１，４０１Ｊ１，４０２Ｊ２，４０３Ｊ１：導体パターン、
４０１Ｈ１１，４０１Ｈ２１，４０２Ｈ１１，４０２Ｈ２１，４０１Ｉ１１，４０１Ｉ２１，４０２Ｉ１１，４０２Ｉ２１，４０１Ｊ１１，４０２Ｊ２１：第１部分導体パターン
４０１Ｈ１２，４０１Ｈ２２，４０２Ｈ１２，４０２Ｈ２２，４０１Ｉ１２，４０１Ｉ２２，４０２Ｉ１２，４０２Ｉ２２，４０１Ｊ１２，４０２Ｊ２２：第２部分導体パターン
４１０，４１０Ｂ，４１０Ｗ，４１１Ｄ，４１２Ｄ，４１１Ｅ，４１２Ｅ，４１０Ｆ，４１１Ｆ，４１０Ｈ１，４１０Ｈ２，４１０Ｉ１，４１０Ｉ２：容量結合用導体パターン、
４４１，４４２，４４３：引き出し導体パターン
５１１，５１２，５１２Ｇ：外部接続用導体、
６０１，６０２，６０３，６０４：ループ状導体パターン、
６０１１，６０２１，６０３１，６０４１：第１導体パターン、
６０１２，６０２２，６０３２，６０４２：第２導体パターン、
６０１３，６０２３，６０３３，６０４３：第３導体パターン、
６０１４，６０２４，６０３４，６０４４：第４導体パターン、
６０１５，６０２５，６０３５，６０４５：第５導体パターン、
６１１，６１２：コネクタ、
７１１，７１２，７２１，７２２：シールド導体、
９００：通信機器モジュール、
９２１：帯域阻止フィルタ（ＢＥＦ）、
９２２：帯域通過フィルタ（ＢＰＦ）、
９３０：アンテナ、
９３１：ＷｉＦｉ送受信部、
９３２：セルラー送受信部、
９３３：ＧＰＳ受信部、
９９０：フロントエンド基板、
９９１：アンテナ基板、
９０１：第１治具、
９０２：第２治具、
９１１，９１２：段差

この発明のフラットケーブル型高周波フィルタは、誘電体基材、複数の導体パターン、および容量結合用導体パターンを備える。誘電体基材は、高周波信号の伝送方向に伸長する平膜状からなる。複数の導体パターンは、誘電体基材に形成されており、該誘電体基材の伸長する方向に沿って伸長する形状からなり、互いに接続されておらず、互いの対向する側の端部間にはギャップが設けられたことにより構成される。容量結合用導体パターンは、複数の導体パターン間を容量結合する。そして、このフラットケーブル型高周波フィルタでは、複数の導体パターンによりインダクタを形成し、容量結合用導体パターンによりキャパシタを形成している。

Claims (20)

1. 高周波信号の伝送方向に伸長する形状からなる平膜状の誘電体基材と、
   該誘電体基材に形成され、該誘電体基材の伸長する方向の途中位置で分断された複数の導体パターンと、
   前記複数の導体パターン間を容量結合する容量結合用導体パターンと、を備え、
   前記複数の導体パターンによりインダクタを形成し、前記容量結合用導体パターンによりキャパシタを形成してなるフラットケーブル型高周波フィルタ。
2. 前記誘電体基材は、誘電正接が０．００５以下である、請求項１に記載のフラットケーブル型高周波フィルタ。
3. 前記誘電体基材は、液晶ポリマからなる、請求項２に記載のフラットケーブル型高周波フィルタ。
4. 前記誘電体基材には、グランド電位に接続する導体パターンが形成されていない、請求項１乃至請求項３のいずれかに記載のフラットケーブル型高周波フィルタ。
5. 前記キャパシタを形成していない前記複数の導体パターンの平膜面に対して所定距離をおいて対向する平膜状のシールド導体パターンを備える、請求項１乃至請求項４のいずれかに記載のフラットケーブル型高周波フィルタ。
6. 前記シールド導体パターンは、前記導体パターンを挟み込むように前記導体パターンの両側に配置されている、請求項５に記載のフラットケーブル型高周波フィルタ。
7. 前記誘電体基材の前記伝送方向に沿った前記容量結合用導体パターンの形成領域と異なる位置が折り曲げ部である、請求項１乃至請求項６のいずれかに記載のフラットケーブル型高周波フィルタ。
8. 前記容量結合用導体パターンは、前記複数の導体パターンの一方に対して前記誘電体基材を構成する誘電体層を挟んで対向するように配設される平板導体パターンと、該平板導体パターンに対向する前記一方の導体パターンの平板領域と、によって形成されている、請求項１乃至請求項７のいずれかに記載のフラットケーブル型高周波フィルタ。
9. 前記容量結合用導体パターンは、前記複数の導体パターンに対して前記誘電体基材を構成する誘電体層を挟んで対向するように配設される平板導体パターンと、該平板導体パターンに対向する前記複数の導体パターンの平板領域と、によって形成されている、請求項１乃至請求項７のいずれかに記載のフラットケーブル型高周波フィルタ。
10. 前記複数の導体パターンは、前記誘電体基材を構成する誘電体層を挟むそれぞれ別の面に形成されており、
    前記容量結合用導体パターンは、前記複数の導体パターンが前記誘電体層を挟んで対向する領域によって構成されている、請求項１乃至請求項７のいずれかに記載のフラットケーブル型高周波フィルタ。
11. 前記容量結合用導体パターンに対向する導体パターンの前記伝送方向に直交する方向の幅と、前記容量結合用導体パターンに対向しない導体パターンの前記幅とは、略同じである、請求項８乃至請求項１０のいずれかに記載のフラットケーブル型高周波フィルタ。
12. 前記導体パターンの幅は、前記誘電体基材の幅と略同じである、請求項１１に記載のフラットケーブル型高周波フィルタ。
13. 前記容量結合用導体パターンは、前記複数の導体パターンの対向する端部に一体形成されており、前記伝送方向に沿った所定距離で対向する櫛歯状導体である、請求項１乃至請求項７のいずれかに記載のフラットケーブル型高周波フィルタ。
14. 前記導体パターンは、互いの一方端が接続された第１部分導体パターンと第２部分導体パターンとから構成され、
    前記第１部分導体パターンは、前記第２部分導体パターンよりも幅広で、前記伝送方向に沿って直線状であり、
    前記第２部分導体パターンはループ状であり、
    前記第１部分導体パターンによって、前記キャパシタが構成され、
    前記第２部分導体パターンによって、前記インダクタが構成される、
    請求項１乃至請求項７のいずれかに記載のフラットケーブル型高周波フィルタ。
15. 前記第１部分導体パターンおよび前記第２部分導体パターンは、前記誘電体基材を構成する複数層に形成されている、請求項１４に記載のフラットケーブル型高周波フィルタ。
16. 請求項１４または請求項１５に記載のフラットケーブル型高周波フィルタの構成を有する帯域通過フィルタと、
    前記誘電体基材に形成された別の導体パターンによって構成された帯域阻止フィルタと、を備えたフラットケーブル型高周波ダイプレクサ。
17. 請求項１乃至請求項１５のいずれかに記載のフラットケーブル型高周波フィルタと、
    複数の実装回路部材と、を備え、
    前記複数の実装回路部材は、前記フラットケーブル型高周波フィルタによって接続されている、電子機器。
18. 前記フラットケーブル型高周波フィルタは、前記複数の実装回路基板のそれぞれに対して所定の空隙を置いて配置されている、請求項１７に記載の電子機器。
19. 請求項１６に記載のフラットケーブル型高周波ダイプレクサと、
    複数の実装回路部材と、を備え、
    前記複数の実装回路部材は、前記フラットケーブル型高周波ダイプレクサによって接続されている、電子機器。
20. 前記フラットケーブル型高周波ダイプレクサは、前記複数の実装回路基板のそれぞれに対して所定の空隙を置いて配置されている、請求項１９に記載の電子機器。

Images