JP6604432B2 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP6604432B2
JP6604432B2 JP2018508872A JP2018508872A JP6604432B2 JP 6604432 B2 JP6604432 B2 JP 6604432B2 JP 2018508872 A JP2018508872 A JP 2018508872A JP 2018508872 A JP2018508872 A JP 2018508872A JP 6604432 B2 JP6604432 B2 JP 6604432B2
Authority
JP
Japan
Prior art keywords
terminal
signal
mounting
frequency module
shield conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018508872A
Other languages
English (en)
Other versions
JPWO2017169547A1 (ja
Inventor
孝紀 上嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2017169547A1 publication Critical patent/JPWO2017169547A1/ja
Application granted granted Critical
Publication of JP6604432B2 publication Critical patent/JP6604432B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H04B1/525—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa with means for reducing leakage of transmitter signal into the receiver
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Transceivers (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、導体パターンが形成された積層基板と、この積層基板の表面に実装された実装型素子とを備える高周波モジュールに関する。
特許文献１には、送信フィルタと受信フィルタとを備えた分波回路が記載されている。送信フィルタは、送信端子とアンテナ端子との間に接続されている。受信フィルタは、受信端子とアンテナ端子との間に接続されている。送信信号は、送信端子から入力され、送信フィルタでフィルタ処理されて、アンテナ端子から出力される。受信信号は、アンテナ端子から入力され、受信フィルタでフィルタ処理されて、受信端子から出力される。アンテナ端子と受信端子との間には、受信フィルタに対して並列に、補正用のキャパシタが接続されている。
送信フィルタから出力された送信信号の一部は、補正用キャパシタを介して、補正用信号として受信端子に伝送される。補正用キャパシタを所望のキャパシタンスとすることによって、受信端子において、補正用信号の位相は、送信端子から受信端子に漏洩する漏洩信号の位相に対して逆位相となる。この構成により、漏洩信号は補正用信号によって抑制され、送信端子と受信端子との間のアイソレーションは高くなる。
特許第５１８３４５９号明細書
しかしながら、特許文献１に記載の分波回路を、積層基板と、当該積層基板に実装される実装型のフィルタ素子とによって形成する場合、漏洩信号を十分に抑制できず、送信端子と受信端子との間で所望のアイソレーションを確保できないことがあった。
また、分波回路に限らず、積層基板と実装型素子とによって高周波モジュールを形成する場合、実装型素子を含む回路の複数の端子間で所望のアイソレーションを確保できないことがあった。
したがって、本発明の目的は、実装型素子を含む回路の複数の端子間におけるアイソレーションを向上した高周波モジュールを提供することにある。
この発明の高周波モジュールは、実装型素子、積層基板、および、シールド導体を備える。実装型素子は、第１の実装用端子および第２の実装用端子を備える。積層基板には、実装型素子が実装されている。シールド導体は、積層基板の表面側に配置され、実装型素子を覆う形状であり、実装型素子に対して離間して配置されている。この高周波モジュールにおいて、第２の実装用端子から第１の実装用端子の間を通過する高周波信号を第１信号とし、第２の実装用端子からシールド導体を介して第１の実装用端子に伝送する高周波信号を第２信号とする。第１の実装用端子および第２の実装用端子は、シールド導体に対して、第１の実装用端子において第１信号の少なくとも一部の周波数帯帯域の信号が第２信号によってキャンセルされる位置に配置されている。
この構成では、第１信号の少なくとも一部の周波数帯帯域の信号が第２信号によって抑制される。
また、この発明の高周波モジュールでは、第１信号の少なくとも一部の周波数帯帯域の信号の位相をθＳｔｘＬとし、第２信号の位相をθＳｔｘＣ１とした場合、位相差が９０°よりも大きく１８０°以下となるように、シールド導体に対して第１の実装用端子および第２の実装用端子が配置されていることが好ましい。
この構成では、第１信号の少なくとも一部の周波数帯帯域の信号が、第２信号によって、より効果的に抑制される。
また、この発明の高周波モジュールでは、第１の実装用端子および第２の実装用端子は、それぞれにシールド導体に対して容量結合していることが好ましい。
この構成では、第２の実装用端子とシールド導体とによるキャパシタ、シールド導体、および、第１の実装用端子とシールド導体とによるキャパシタを介して、第２信号が伝送され、第２信号の位相が調整される。
また、この発明の高周波モジュールでは、次の構成であることが好ましい。積層基板は、シールド導体に接続する第１の内部導体パターンを備える。第１の実装用端子は、シールド導体に容量結合している。第２の実装用端子は、第１の内部導体パターンに容量結合している。
この構成では、第２の実装用端子と第１の内部導体パターンとによるキャパシタ、第１の内部導体パターン、シールド導体、第１の実装用端子とシールド導体とによるキャパシタを介して、第２信号が伝送され、第２信号の位相が調整される。
また、この発明の高周波モジュールでは、第１の内部導体パターンは、接地用の導体パターンであることが好ましい。
この構成では、接地用の導体パターンが第２信号の伝送経路に利用される。
また、この発明の高周波モジュールでは、次の構成の場合により有効である。実装型素子は、送信端子、受信端子、および共通端子を備える分波回路素子である。第２の実装用端子は送信端子である。第１の実装用端子は受信端子である。
この構成では、送信端子から受信端子に漏れる漏洩信号（第１信号）が、送信信号に基づく第２信号によって、受信端子において抑制される。
また、この発明の高周波モジュールでは、次の構成であってもよい。実装型素子は、共通端子である第３の実装用端子を備える。実装型素子は、第３の実装用端子を介して、積層基板の表面に実装されている。積層基板は、第３の実装用端子に接続する整合回路素子を備える。第１の実装用端子および整合回路素子は、それぞれにシールド導体に容量結合している。
この構成では、整合回路素子、整合回路素子とシールド導体とによるキャパシタ、シールド導体、および、第１の実装用端子とシールド導体とによるキャパシタを介して、第２信号が伝送され、第２信号の位相が調整される。
また、この発明の高周波モジュールは、次の構成であってもよい。高周波モジュールは、実装型素子、積層基板、および、シールド導体を備える。実装型素子は、送信端子、受信端子、および共通端子を備える。積層基板には、実装型素子が実装されている。シールド導体は、積層基板の表面側に配置され、実装型素子を覆う形状であり、実装型素子に対して離間して配置されている。積層基板は、共通端子に接続する整合回路素子を備える。送信端子から受信端子に漏洩する高周波信号を第１信号とし、共通端子から整合回路素子およびシールド導体を介して受信端子に伝送する高周波信号を第２信号とする。受信端子および整合回路素子は、シールド導体に対して、受信端子において第１信号の少なくとも一部の周波数帯帯域の信号が第２信号によってキャンセルされる位置に配置されている。
この構成では、第１信号の少なくとも一部の周波数帯帯域の信号が第２信号によって抑制される。
また、この発明の高周波モジュールでは、第１信号の少なくとも一部の周波数帯帯域の信号の位相をθＳｔｘＬとし、第２信号の位相をθＳｔｘＣ１とした場合、位相差が９０°よりも大きく１８０°以下となるように、シールド導体に対して第１の実装用端子および第２の実装用端子が配置されていることが好ましい。
この構成では、第１信号の少なくとも一部の周波数帯帯域の信号が、第２信号によって、より効果的に抑制される。
また、この発明の高周波モジュールでは、受信端子および整合回路素子は、それぞれにシールド導体に容量結合していることが好ましい。
この構成では、整合回路素子とシールド導体とによるキャパシタ、シールド導体、および、受信端子とシールド導体とによるキャパシタを介して、第２信号が伝送される。
また、この発明の高周波モジュールでは、整合回路素子は、積層基板の内部に形成されていてもよい。
この構成では、整合回路素子は、積層基板内において、シールド導体に容量結合する。
また、この発明の高周波モジュールでは、整合回路素子は、積層基板の表面に実装されていてもよい。
この構成では、整合回路素子は、積層基板の表面側の領域において、シールド導体に容量結合する。
また、この発明の高周波モジュールでは、次の構成であってもよい。実装型素子におけるシールド導体に最も近い側面を第１側面とする。第１側面から視て、第１側面とシールド導体とが重なる重複部と、第１側面とシールド導体とが重ならない非重複部とを備える。
この構成では、シールド導体における第２信号の伝送経路に、キャパシタが挿入される。
また、この発明の高周波モジュールでは、次の構成であることが好ましい。正面視において、重複部は、非重複部によって離間される第１の重複部と第２の重複部とを有する。第１の重複部と第２の重複部との間の長さは、第１側面の長さよりも短い。
この構成では、実装型素子の実装用端子とシールド導体との容量結合が得やすい。
この発明によれば、実装型素子を含む回路の複数の端子間のアイソレーションを向上することができる。
（Ａ）は、本発明の第１の実施形態に係る高周波モジュールの主要構成を示す平面図であり、（Ｂ）は、第１の実施形態に係る高周波モジュールの主要構成を示す側面断面図である。 高周波モジュールにおける分波回路素子の実装部分を拡大した図である。 本発明の第１の実施形態に係る高周波モジュールの回路図である。 （Ａ）は、シールド導体の天面部とモールド樹脂を無くした状態の平面図であり、（Ｂ）は、第２の実施形態に係る高周波モジュールの主要構成を示す側面断面図である。 本発明の第２の実施形態に係る高周波モジュールの回路図である。 本発明の第３の実施形態に係る高周波モジュールの回路図である。 本発明の第３の実施形態に係る高周波モジュールの主要構成を示す側面断面図である。 （Ａ）は、本発明の第４の実施形態に係る高周波モジュールの主要構成を示す平面断面図であり、（Ｂ）は、その部分拡大図である。 本発明の第５の実施形態に係る高周波モジュールの回路図である。 高周波モジュールにおけるフィルタ回路素子の実装部分を拡大した図である。 本発明の第６の実施形態に係る高周波モジュールの回路図である。 高周波モジュールにおける分波回路素子の実装部分を拡大した図である。 （Ａ）、（Ｂ）、（Ｃ）は、それぞれに、導体非形成部を有するシールド導体を用いた高周波モジュールの一部を示す側面図である。
本発明の第１の実施形態に係る高周波モジュールについて、図を参照して説明する。図１（Ａ）は、第１の実施形態に係る高周波モジュールの主要構成を示す平面図である。図１（Ａ）では、シールド導体の天面部とモールド樹脂を無くした状態の平面図である。図１（Ｂ）は、第１の実施形態に係る高周波モジュールの主要構成を示す側面断面図である。図１（Ｂ）は、図１（Ａ）におけるＡ−Ａ断面の図である。図２は、高周波モジュールにおける分波回路素子の実装部分を拡大した図である。
図１（Ａ）、図１（Ｂ）に示すように、高周波モジュール１０は、分波回路素子２０、積層基板１０１、モールド樹脂１０２、および、シールド導体１０３を備えている。積層基板１０１は、複数の誘電体層を積層してなる。複数の誘電体層には、導体パターンが形成されており、この構成によって、積層基板１０１内に複数の内部導体パターンが形成されている。
積層基板１０１の表面には、ランド導体１１１，１１２，１１３が形成されている。ランド導体１１１，１１２，１１３は、積層基板１０１の対向する第１側面と第２側面において、第２側面よりも第１側面に近い位置に配置されている。ランド導体１１１，１１２は、第１側面に近接し、且つ、この第１側面に沿って互いに間隔を空けて配置されている。ランド導体１１３は、ランド導体１１１，１１２よりも第２側面側に配置されている。積層基板１０１の裏面には、複数の外部接続用導体１２０が形成されている。
分波回路素子２０の内部には、分波回路を実現する導体パターンが形成されている。分波回路素子２０の裏面には、送信端子２１１、受信端子２１２、および、共通端子２１３が形成されている。送信端子２１１は、本発明の「第２の実装用端子」に対応し、受信端子２１２は、本発明の「第１の実装用端子」に対応する。
送信端子２１１および受信端子２１２は、分波回路素子２０の第１側面に近接し、且つ、この第１側面に沿って互いに間隔を空けて配置されている。共通端子２１３は、分波回路素子２０の第２側面（第１側面に対向する面）に近接して配置されている。言い換えれば、共通端子２１３は、送信端子２１１および受信端子２１２よりも第１側面から離れている。送信端子２１１は、ランド導体１１１に実装（接合）されている。受信端子２１２は、ランド導体１１２に実装（接合）されている。共通端子２１３は、ランド導体１１３に実装（接合）されている。
この構造により、高周波モジュール１０を平面視して、分波回路素子２０の第１側面は、積層基板１０１の第１側面に近接している。言い換えれば、送信端子２１１および受信端子２１２は、積層基板１０１の第１側面に近接している。
モールド樹脂１０２は、積層基板１０１の表面の全体を覆い、且つ、分波回路素子２０を覆うように、形成されている。モールド樹脂１０２の各側面は、積層基板１０１の各側面と面一である。モールド樹脂１０２は、絶縁性を有する。
シールド導体１０３は、天面部と四つの側面部とを備える。天面部の各辺にそれぞれの側面部が接続している。シールド導体１０３の天面部は、モールド樹脂１０２の天面を覆っている。四つの側面部は、それぞれにモールド樹脂１０２の四つの側面を覆っている。シールド導体１０３は、薄膜もしくは導体板によって形成されている。シールド導体１０３の４つの側面部は、積層基板１０１の４つの側面の一部も覆っている。
この構造により、図１（Ａ）、図２に示すように、分波回路素子２０の送信端子２１１および受信端子２１２は、シールド導体１０３の一側面部（第１側面部と称する。）に近接している。したがって、図２に示すように、送信端子２１１および受信端子２１２は、シールド導体１０３に対して、それぞれ容量結合を形成する。具体的には、送信端子２１１とシールド導体１０３とによって、キャパシタＣＣ２１を形成する。受信端子２１２とシールド導体１０３とによって、キャパシタＣＣ２２を形成する。
高周波モジュール１０は、上述の構造を有することによって、図３に示す回路を実現している。図３は、本発明の第１の実施形態に係る高周波モジュールの回路図である。
図３に示すように、高周波モジュール１０は、分波回路素子２０、送信回路３１、受信回路３２を備える。分波回路素子２０は、送信端子２１１、受信端子２１２、および、共通端子２１３を備える。分波回路素子２０は、ＴＸフィルタ２１およびＲＸフィルタ２２を備える。ＴＸフィルタ２１とＲＸフィルタ２２は、分波回路素子２０の内部の導体パターンによって実現される。
ＴＸフィルタ２１は、送信端子２１１と共通端子２１３との間に接続されている。ＴＸフィルタ２１は、送信信号の周波数帯域が通過域内となり、送信信号の周波数帯域を除く周波数帯域が減衰域内となるフィルタである。
ＲＸフィルタ２２は、受信端子２１２と共通端子２１３との間に接続されている。ＲＸフィルタ２２は、受信信号の周波数帯域が通過域内となり、受信信号の周波数帯域を除く周波数帯域が減衰域内となるフィルタである。
送信端子２１１は、送信回路３１に接続されている。送信回路３１は、送信信号を増幅する。送信回路３１には、パワーアンプＰＡが備えられている。図１（Ａ）、図１（Ｂ）、図２で図示していないが、パワーアンプＰＡは、実装型素子であり、積層基板１０１の表面に、分波回路素子２０とともに実装されている。
受信端子２１２は、受信回路３２に接続されている。受信回路３２は、受信信号を増幅する。受信回路３２には、ローノイズアンプＬＮＡが備えられている。図１（Ａ）、図１（Ｂ）、図２で図示していないが、ローノイズアンプＬＮＡは、実装型素子であり、積層基板１０１の表面に、分波回路素子２０とともに実装されている。
高周波モジュール１０において、送信回路３１および受信回路３２における実装型素子で実現される部分、および、分波回路素子２０以外の部分は、積層基板１０１の内部導体パターン、および、表面と裏面との少なくとも一方に形成された導体パターンによって実現される。
共通端子２１３は、アンテナＡＮＴに接続されている。アンテナＡＮＴは、高周波モジュール１０が実装される基板に形成または実装されている。
そして、高周波モジュール１０では、上述のように、送信端子２１１および受信端子２１２がシールド導体１０３に対して容量結合している。これにより、送信端子２１１と受信端子２１２は、キャパシタＣＣ２１、シールド導体１０３、および、キャパシタＣＣ２２の直列回路であるバイパス回路４０によって接続される。
キャパシタＣＣ２１のキャパシタンスおよびキャパシタＣＣ２２のキャパシタンスは、送信端子２１１から受信端子２１２に漏洩する送信信号（高周波信号）である第１信号ＳｔｘＬの位相θＳｔｘＬと、第２信号ＳｔｘＣ１の位相θＳｔｘＣ１とによって決定されている。第１信号は、送信端子２１１から受信端子２１２に漏洩する送信信号（高周波信号）である。第２信号は、バイパス回路４０を伝送する送信信号の一部の高周波信号である。具体的には、受信端子２１２において、第１信号ＳｔｘＬの位相θＳｔｘＬ（２１２）と第２信号ＳｔｘＣ１の位相θＳｔｘＣ１（２１２）とが逆位相（θＳｔｘＣ１（２１２）＝（１８０°＋θＳｔｘＬ（２１２）））になるように、キャパシタＣＣ２１のキャパシタンスおよびキャパシタＣＣ２２のキャパシタンスを決定する。キャパシタＣＣ２１のキャパシタンスは、送信端子２１１とシールド導体１０３との距離、送信端子２１１とシールド導体１０３との対向幅、および、モールド樹脂１０２の誘電率によって決定できる。同様に、キャパシタＣＣ２２のキャパシタンスは、受信端子２１２とシールド導体１０３との距離、受信端子２１２とシールド導体１０３との対向幅、および、モールド樹脂１０２の誘電率によって決定できる。
この構成によって、第１信号ＳｔｘＬは、第２信号ＳｔｘＣ１によって相殺され、送信端子２１１と受信端子２１２とのアイソレーションが向上する。
なお、第１信号ＳｔｘＬの位相θＳｔｘＬと第２信号ＳｔｘＣ１の位相θＳｔｘＣ１とは、逆位相になることが好ましい。しかしながら、例えば位相差が９０°よりも大きく１８０°以下であれば、第２信号ＳｔｘＣ１によって第１信号ＳｔｘＬを所定量抑制でき、送信端子２１１と受信端子２１２とのアイソレーションが向上する。
さらに、受信端子２１２において、第１信号ＳｔｘＬの振幅の絶対値ＡＢＳ（ＡＳｔｘＬ（２１２））と、第２信号ＳｔｘＣ１の振幅の絶対値ＡＢＳ（ＡＳｔｘＣ１（２１２））とは、同じであることが好ましい。これにより、第１信号ＳｔｘＬを第２信号ＳｔｘＣ１によって、より効果的に抑制できる。
このように、高周波モジュール１０は、分波回路素子２０の送信端子２１１と受信端子２１２とを積極的にシールド導体１０３に容量結合させている。そして、これらの容量結合によって、シールド導体１０３を介する第２信号の伝送経路を形成する。高周波モジュール１０は、この第２信号によって、送信端子２１１から受信端子２１２への第１信号を抑制する。これにより、送信端子２１１と受信端子２１２との間のアイソレーションを高く確保して、向上することができる。
次に、第２の実施形態に係る高周波モジュールについて、図を参照して説明する。図４（Ａ）は、本発明の第２の実施形態に係る高周波モジュールの主要構成を示す平面図である。図４（Ａ）は、シールド導体の天面部とモールド樹脂を無くした状態の平面図である。図４（Ｂ）は、第２の実施形態に係る高周波モジュールの主要構成を示す側面断面図である。図４（Ｂ）は、図４（Ａ）におけるＢ−Ｂ断面の図である。図５は、本発明の第２の実施形態に係る高周波モジュールの回路図である。
本実施形態に係る高周波モジュール１０Ａは、内部導体パターンとして内部グランド導体１３０を有する点において、第１の実施形態に係る高周波モジュール１０と異なる。また、高周波モジュール１０Ａは、内部グランド導体１３０を用いてバイパス回路４０Ａを形成する点において、第１の実施形態に係る高周波モジュール１０と異なる。高周波モジュール１０Ａの他の構成は、第１の実施形態に係る高周波モジュール１０と同じであり、同じ箇所の説明は省略する。内部グランド導体１３０が、本発明の「接地用の導体パターン」に対応する。
図４に示すように、内部グランド導体１３０は、積層基板１０１の内部に形成されている。高周波モジュール１０Ａを平面視して、内部グランド導体１３０は、送信端子２１１に重なっている。内部グランド導体１３０は、シールド導体１０３に接続されている。
このような構成では、送信端子２１１と内部グランド導体１３０とが容量結合し、キャパシタＣＣ２３が形成される。これにより、図５に示すように、送信端子２１１と受信端子２１２とは、キャパシタＣＣ２３、内部グランド導体１３０、シールド導体１０３、および、キャパシタＣＣ２２の直列回路であるバイパス回路４０Ａによって接続される。
このような構成であっても、キャパシタＣＣ２２，ＣＣ２３のキャパシタンスを適宜決定することによって、受信端子２１２において、第１信号ＳｔｘＬの位相θＳｔｘＬ（２１２）と、第２信号ＳｔｘＣ２の位相θＳｔｘＣ２（２１２）とを、逆位相（θＳｔｘＣ２（２１２）＝（１８０°＋θＳｔｘＬ（２１２）））にすることができる。これにより、送信端子２１１と受信端子２１２との間のアイソレーションが向上する。この場合にも、位相差が９０°よりも大きく１８０°以下であれば、第２信号ＳｔｘＣ２によって第１信号ＳｔｘＬを所定量抑制でき、送信端子２１１と受信端子２１２とのアイソレーションが向上する。
次に、本発明の第３の実施形態に係る高周波モジュールについて、図を参照して説明する。図６は、本発明の第３の実施形態に係る高周波モジュールの回路図である。図７は、本発明の第３の実施形態に係る高周波モジュールの主要構成を示す側面断面図である。
本実施形態に係る高周波モジュール１０Ｂは、整合回路１４０を備える点、この整合回路１４０を用いてバイパス回路４０Ｂを形成する点において、第２の実施形態に係る高周波モジュール１０Ａと異なる。高周波モジュール１０Ｂの他の構成は、第２の実施形態に係る高周波モジュール１０Ａと同じであり、同じ箇所の説明は省略する。
図６に示すように、高周波モジュール１０Ｂは、整合回路１４０を備える。整合回路１４０は、共通端子２１３とアンテナＡＮＴとの間に接続されている。この共通端子２１３が、本発明の「第３の実装用端子」に対応する。
図７に示すように、整合回路１４０は、内部導体パターンからなるインダクタ１４１と、内部導体パターンからなるキャパシタ１４２とを備える。インダクタ１４１とキャパシタ１４２が、本発明の「整合回路素子」に対応する。インダクタ１４１は、層間接続導体を含む線状導体を巻回形に配置したものである。キャパシタ１４２は、内部グランド導体１３０と平面導体１５１とが対向して配置されることによって実現される。インダクタ１４１とキャパシタ１４２とは、配線導体パターン１６１を介して、ランド導体１１３に接続されている。
キャパシタ１４２を構成する平面導体１５１は、シールド導体１０３に近接している。これにより、平面導体１５１とシールド導体１０３とは容量結合し、キャパシタＣＣ２４が形成される。
この構成によって、図６に示すように、整合回路１４０と受信端子２１２とは、キャパシタＣＣ２４、シールド導体１０３、および、キャパシタＣＣ２２の直列回路であるバイパス回路４０Ｂによって接続される。バイパス回路４０Ｂには、第２信号ＳｔｘＣ３が伝送される。
このような構成であっても、キャパシタＣＣ２２，ＣＣ２４のキャパシタンスを適宜決定することによって、受信端子２１２において、第１信号ＳｔｘＬの位相θＳｔｘＬ（２１２）と、第２信号ＳｔｘＣ３の位相θＳｔｘＣ３（２１２）とを、逆位相（θＳｔｘＣ３（２１２）＝（１８０°＋θＳｔｘＬ（２１２）））にすることができる。これにより、送信端子２１１と受信端子２１２との間のアイソレーションが向上する。この場合にも、位相差が９０°よりも大きく１８０°以下であれば、第２信号ＳｔｘＣ３によって第１信号ＳｔｘＬを所定量抑制でき、送信端子２１１と受信端子２１２とのアイソレーションが向上する。
次に、本発明の第４の実施形態に係る高周波モジュールについて、図を参照して説明する。図８（Ａ）は、本発明の第４の実施形態に係る高周波モジュールの主要構成を示す平面断面図であり、図８（Ｂ）は、その部分拡大図である。
本実施形態に係る高周波モジュール１０Ｃは、整合回路１４０を構成する整合回路素子を実装型素子にした点において、第３の実施形態に係る高周波モジュール１０Ｂと異なる。高周波モジュール１０Ｃの他の構成は、第３の実施形態に係る高周波モジュール１０Ｂと同じであり、同じ箇所の説明は省略する。
図８（Ａ）に示すように、整合回路１４０は、それぞれが実装型素子である整合回路素子１４３，１４４を備える。両方の整合回路素子１４３，１４４がインダクタまたはキャパシタであってもよく、一方の整合回路素子がインダクタで他方の整合回路素子がキャパシタであってもよい。整合回路素子１４３，１４４は、積層基板１０１の表面に実装されている。整合回路素子１４３，１４４は、積層基板１０１に形成された配線導体１６２によって、共通端子２１３に接続されている。
図８（Ｂ）に示すように、整合回路素子１４４の１つの外部接続端子は、シールド導体１０３に近接している。これにより、整合回路素子１４４の１つの外部接続端子とシールド導体１０３とは容量結合し、キャパシタＣＣ２５が形成される。
この構成によって、整合回路１４０と受信端子２１２とは、キャパシタＣＣ２５、シールド導体１０３、および、キャパシタＣＣ２２の直列回路であるバイパス回路によって接続される。このバイパス回路には、第２信号ＳｔｘＣ４が伝送される。
このような構成であっても、キャパシタＣＣ２２，ＣＣ２５のキャパシタンスを適宜決定することによって、受信端子２１２において、第１信号ＳｔｘＬの位相θＳｔｘＬ（２１２）と、第２信号ＳｔｘＣ４の位相θＳｔｘＣ４（２１２）とを、逆位相（θＳｔｘＣ４（２１２）＝（１８０°＋θＳｔｘＬ（２１２）））にできる。これにより、送信端子２１１と受信端子２１２との間のアイソレーションが向上する。この場合にも、位相差が９０°よりも大きく１８０°以下であれば、第２信号ＳｔｘＣ４によって第１信号ＳｔｘＬを所定量抑制でき、送信端子２１１と受信端子２１２とのアイソレーションが向上する。
次に、本発明の第５の実施形態に係る高周波モジュールについて、図を参照して説明する。図９は、本発明の第５の実施形態に係る高周波モジュールの回路図である。図１０は、高周波モジュールにおけるフィルタ回路素子の実装部分を拡大した図である。
本実施形態に係る高周波モジュール１１Ｄは、ＴＸフィルタ素子２１Ｄと送信回路３１とを備えており、ＲＸフィルタと受信回路とを備えていない点において、第１の実施形態に係る高周波モジュール１０と異なる。送信回路３１は、第１の実施形態に係る高周波モジュール１０の送信回路３１と同じである。ＴＸフィルタ素子２１Ｄは、第１の実施形態に係る高周波モジュール１０の分波回路素子２０のＴＸフィルタ２１の部分を、単体の実装型素子にしたものである。
ＴＸフィルタ素子２１Ｄは、送信側端子２１１Ｄとアンテナ側端子２１３Ｄとを備えている。送信側端子２１１Ｄは、送信回路３１に接続されている。アンテナ側端子２１３Ｄは、アンテナＡＮＴに接続されている。アンテナ側端子２１３Ｄは、本発明の「第１の実装用端子」に対応し、送信側端子２１１Ｄは、本発明の「第２の実装用端子」に対応する。
図１０に示すように、ＴＸフィルタ素子２１Ｄは、送信側端子２１１Ｄとアンテナ側端子２１３Ｄとが並ぶ方向とシールド導体１０３の第１側面部とが並行になるように、積層基板１０１の表面に実装されている。送信側端子２１１Ｄとアンテナ側端子２１３Ｄとは、それぞれシールド導体１０３に近接している。この構成によって、送信側端子２１１Ｄとシールド導体１０３とが容量結合し、キャパシタＣＣ３１が形成され、アンテナ側端子２１３Ｄとシールド導体１０３とが容量結合し、キャパシタＣＣ３２が形成される。
したがって、送信側端子２１１Ｄとアンテナ側端子２１３Ｄとは、キャパシタＣＣ３１、シールド導体１０３、および、キャパシタＣＣ３２の直列回路であるバイパス回路４０Ｄによって接続される。バイパス回路４０Ｄには、第２信号ＳｔｘＣ５が伝送される。
このような構成であっても、キャパシタＣＣ３１，ＣＣ３２のキャパシタンスを適宜決定することによって、アンテナ側端子２１３Ｄにおいて、第１信号における不要な周波数帯域の信号ＳｔｘＨの位相θＳｔｘＨ（２１３Ｄ）と、第２信号ＳｔｘＣ５の位相θＳｔｘＣ５（２１３Ｄ）とを、逆位相（θＳｔｘＣ５（２１３Ｄ）＝（１８０°＋θＳｔｘＨ（２１３Ｄ）））にできる。第１信号における不要な周波数帯域の信号ＳｔｘＨは、例えば、送信信号の高調波信号であって、送信側端子２１１Ｄからアンテナ側端子２１３Ｄへ、ＴＸフィルタ素子２１Ｄを介して伝送する信号である。第２信号ＳｔｘＣ５は、送信信号の高調波信号におけるバイパス回路４０Ｄを伝送する信号である。
これにより、送信信号の高調波信号に対して、送信側端子２１１Ｄとアンテナ側端子２１３Ｄとの間のアイソレーションが向上する。この場合にも、位相差が９０°よりも大きく１８０°以下であれば、第２信号ＳｔｘＣ５によって第１信号における不要な周波数帯域の信号ＳｔｘＨを所定量抑制でき、送信側端子２１１Ｄとアンテナ側端子２１３Ｄとのアイソレーションが向上する。
このように、本発明の構成は、分波回路の送信端子と受信端子との間のアイソレーションの向上に適用できるだけでなく、フィルタ回路等の複数の実装用端子を有する回路素子の複数の実装用端子間のアイソレーションの向上にも適用することができる。
次に、本発明の第６の実施形態に係る高周波モジュールについて、図を参照して説明する。図１１は、本発明の第６の実施形態に係る高周波モジュールの回路図である。図１２は、高周波モジュールにおける分波回路素子の実装部分を拡大した図である。
本実施形態に係る高周波モジュール１０Ｅは、第１の実施形態に係る高周波モジュール１０に対して、第５の実施形態の高周波モジュール１０Ｄの概念を適用したものである。
高周波モジュール１０Ｅでは、送信端子２１１と共通端子２１３とは、ＴＸフィルタ２１で接続されるとともに、バイパス回路４０Ｅによって接続されている。
バイパス回路４０Ｅは、図１２に示すように、積層基板１０１に対して分波回路素子２０を実装することによって実現される。分波回路素子２０は、送信端子２１１と共通端子２１３とがシールド導体１０３に近接するように、配置されている。これにより、送信端子２１１とシールド導体１０３とが容量結合し、キャパシタＣＣ２１が形成される。また、共通端子２１３とシールド導体１０３とが容量結合し、キャパシタＣＣ３３が形成される。バイパス回路４０Ｅは、キャパシタＣＣ２１、シールド導体１０３、およびキャパシタＣＣ３３の直列回路によって実現される。
このような構成であっても、キャパシタＣＣ２１，ＣＣ３３のキャパシタンスを適宜決定することによって、共通端子２１３において、第１信号における不要な周波数帯域の信号ＳｔｘＨの位相θＳｔｘＨ（２１３）と、バイパス回路４０Ｅを伝送する第２信号ＳｔｘＣ６の位相θＳｔｘＣ６（２１３）とを、逆位相（θＳｔｘＣ６（２１３）＝（１８０°＋θＳｔｘＨ（２１３）））にできる。
これにより、送信信号の高調波信号に対して、送信端子２１１と共通端子２１３との間のアイソレーションが向上する。この場合にも、位相差が９０°よりも大きく１８０°以下であれば、第２信号ＳｔｘＣ６によって第１信号における不要な周波数帯域の信号ＳｔｘＨを所定量抑制でき、送信端子２１１と共通端子２１３とのアイソレーションが向上する。
なお、上述の各実施形態の構成は、それぞれに組み合わせることができ、送信信号が入力される実装用端子と、それ以外の実装用端子との間のアイソレーションが向上する。
また、上述の各実施形態の構成において、シールド導体１０３に導体非形成部を設けてもよい。
図１３は、導体非形成部を有するシールド導体を用いた高周波モジュールの一部を示す側面図である。図１３（Ａ）、図１３（Ｂ）、図１３（Ｃ）は、それぞれに導体非形成部の形状が異なる。
図１３（Ａ）に示す高周波モジュール１０Ｆ１では、シールド導体１０３は、導体非形成部３０１を有する。導体非形成部３０１は、シールド導体１０３の四つの側面部の内、分波回路素子２０の送信端子２１１および受信端子２１２に最も近い第１側面部３３１に形成されている。導体非形成部３０１は、第１側面部３３１におけるシールド導体１０３の天面部側の端部からこの反対側の端部（先端側の端部）に亘る形状である。導体非形成部３０１の第１側面部３３１の長さは、分波回路素子２０における送信端子２１１と受信端子２１２との距離よりも短い。すなわち、導体非形成部３０１の第１側面部３３１の長さは、分波回路素子２０の第１側面部３３１に平行な方向の長さよりも短い。ここで、導体非形成部３０１の第１側面部３３１の長さとは、シールド導体１０３の天面部に平行な長さである。導体非形成部３０１は、高周波モジュール１０Ｆ１を側面視して（第１側面部３３１側から視て）、送信端子２１１と受信端子２１２とがシールド導体１０３に重なる位置に配置されている。
言い換えれば、高周波モジュール１０Ｆ１を側面視して、分波回路素子２０の側面の内、送信端子２１１および受信端子２１２が近接する側面は、シールド導体１０３の第１側面部３３１に対して重複する重複部と、第１側面部３３１における導体を有する部分に重複しない（シールド導体１０３の導体非形成部３０１に対して重複する）非重複部とを有する。重複部は、送信端子２１１側の第１重複部と、受信端子２１２側の第２重複部とからなり、第１重複部と第２重複部とは、非重複部によって離間されている。
この構成では、第１重複部と第２重複部との間に、キャパシタが形成される。これにより、バイパス回路におけるシールド導体１０３の部分に、さらにキャパシタを直列に接続することができる。これにより、第２信号の位相をさらに調整でき、アイソレーションがより確実に向上する。
特に、図１３（Ａ）の構成では、送信端子２１１と受信端子２１２とがともに、シールド導体１０３（シールド導体１０３における導体を有する部分）に近接している。したがって、送信端子２１１と受信端子２１２との両方がシールド導体１０３に対して、所定の大きさ以上の容量結合を形成でき、有効である。
図１３（Ｂ）に示す高周波モジュール１０Ｆ２は、図１３（Ａ）に示す高周波モジュール１０Ｆ１に対して、導体非形成部３０２の形状において異なる。高周波モジュール１０Ｆ２を側面視して、導体非形成部３０２は、受信端子２１２に重複している。言い換えれば、高周波モジュール１０Ｆ２では、シールド導体１０３は、受信端子２１２に重複していない。
このような構成であっても、バイパス回路におけるシールド導体１０３の部分に、さらにキャパシタを直列に接続することができる。
図１３（Ｃ）に示す高周波モジュール１０Ｆ３は、図１３（Ａ）に示す高周波モジュール１０Ｆ１に対して、導体非形成部３０３の形状において異なる。導体非形成部３０３は、シールド導体１０３の第１側面部３３１の天面側の端部および先端側の端部に達していない。
このような構成であっても、バイパス回路におけるシールド導体１０３の部分に、さらにキャパシタを直列に接続することができる。
なお、本発明の高周波モジュールでは、シールド導体１０３の導体非形成部は、図１３（Ａ）、図１３（Ｂ）、図１３（Ｃ）に示した形状に限らない。具体的には、高周波モジュールを側面視して、シールド導体１０３に容量結合させる実装型素子（分波回路素子２０等）における容量結合させる複数の端子の内、少なくとも１つの端子とシールド導体１０３の導体を有する部分とが重なるように、導体非形成部を有すればよい。
また、上述の各実施形態では、モールド樹脂１０２を備えているが、モールド樹脂１０２は、省略することもできる。ただし、モールド樹脂１０２を備えることによって、実装用端子とシールド導体との容量結合を大きくすることができ、有効である。
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｅ，１０Ｆ１，１０Ｆ２，１０Ｆ３，１１Ｄ：高周波モジュール
２０：分波回路素子
２１：ＴＸフィルタ
２１Ｄ：ＴＸフィルタ素子
２２：ＲＸフィルタ
３１：送信回路
３２：受信回路
４０，４０Ａ，４０Ｂ，４０Ｄ，４０Ｅ：バイパス回路
１０１：積層基板
１０２：モールド樹脂
１０３：シールド導体
１１１，１１２，１１３：ランド導体
１２０：外部接続用導体
１３０：内部グランド導体
１３３：ランド導体
１４０：整合回路
１４１：インダクタ
１４２：キャパシタ
１４３，１４４：整合回路素子
１５１：平面導体
１６１：配線導体パターン
１６２：配線導体
２１１：送信端子
２１１Ｄ：送信側端子
２１２：受信端子
２１３：共通端子
２１３Ｄ：アンテナ側端子
３０１，３０２，３０３：導体非形成部
３３１：第１側面部
ＡＮＴ：アンテナ
ＣＣ２１：キャパシタ
ＣＣ２１，ＣＣ２２，ＣＣ２３，ＣＣ２４，ＣＣ２５，ＣＣ３１，ＣＣ３２，ＣＣ３３：キャパシタ
ＬＮＡ：ローノイズアンプ
ＰＡ：パワーアンプ
ＳｔｘＣ１，ＳｔｘＣ２，ＳｔｘＣ３，ＳｔｘＣ４，ＳｔｘＣ５，ＳｔｘＣ６：第２信号
ＳｔｘＨ，ＳｔｘＬ：第１信号

Claims (14)

  1. 第１の実装用端子および第２の実装用端子を備える実装型素子と、
    前記実装型素子が実装される積層基板と、
    前記積層基板の表面側に配置され、前記実装型素子を覆う形状であり、前記実装型素子に対して離間して配置されているシールド導体と、
    を備え、
    前記第２の実装用端子から前記第１の実装用端子の間を通過する高周波信号を第１信号とし、前記第２の実装用端子から前記シールド導体を介して前記第１の実装用端子に伝送する高周波信号を第２信号とした場合、
    前記第１の実装用端子および前記第２の実装用端子は、前記シールド導体に対して、前記第１の実装用端子において前記第１信号の少なくとも一部の周波数帯帯域の信号が前記第２信号によってキャンセルされる位置に配置されている、
    高周波モジュール。
  2. 前記第１信号の少なくとも一部の周波数帯帯域の信号の位相をθＳｔｘＬとし、前記第２信号の位相をθＳｔｘＣ１とした場合、位相差が９０°よりも大きく１８０°以下となるように、前記シールド導体に対して前記第１の実装用端子および前記第２の実装用端子が配置されている、
    請求項１に記載の高周波モジュール。
  3. 前記第１の実装用端子および前記第２の実装用端子は、それぞれに前記シールド導体に対して容量結合している、
    請求項１または請求項２に記載の高周波モジュール。
  4. 前記積層基板は、前記シールド導体に接続する第１の内部導体パターンを備え、
    前記第１の実装用端子は、前記シールド導体に容量結合し、
    前記第２の実装用端子は、前記第１の内部導体パターンに容量結合している、
    請求項１乃至請求項３のいずれかに記載の高周波モジュール。
  5. 前記第１の内部導体パターンは、接地用の導体パターンである、
    請求項４に記載の高周波モジュール。
  6. 前記実装型素子は、送信端子、受信端子、および共通端子を備える分波回路素子であり、
    前記第２の実装用端子は前記送信端子であり、
    前記第１の実装用端子は前記受信端子である、
    請求項１乃至請求項５のいずれかに記載の高周波モジュール。
  7. 前記実装型素子は、前記共通端子である第３の実装用端子を備え、
    前記実装型素子は、前記第３の実装用端子を介して、前記積層基板の表面に実装されており、
    前記積層基板は、前記第３の実装用端子に接続する整合回路素子を備え、
    前記第１の実装用端子および前記整合回路素子は、それぞれに前記シールド導体に容量結合している、
    請求項６に記載の高周波モジュール。
  8. 送信端子、受信端子、および共通端子を備える実装型素子と、
    前記実装型素子が実装される積層基板と、
    前記積層基板の表面側に配置され、前記実装型素子を覆う形状であり、前記実装型素子に対して離間して配置されているシールド導体と、
    を備え、
    前記積層基板は、前記共通端子に接続する整合回路素子を備え、
    前記送信端子から前記受信端子に漏洩する高周波信号を第１信号とし、前記共通端子から前記整合回路素子および前記シールド導体を介して前記受信端子に伝送する高周波信号を第２信号とし、
    前記受信端子および前記整合回路素子は、前記シールド導体に対して、前記受信端子において前記第１信号の少なくとも一部の周波数帯帯域の信号が前記第２信号によってキャンセルされる位置に配置されている、
    高周波モジュール。
  9. 前記第１信号の少なくとも一部の周波数帯帯域の信号の位相をθＳｔｘＬとし、前記第２信号の位相をθＳｔｘＣ１とした場合、位相差が９０°よりも大きく１８０°以下となるように、前記シールド導体に対して前記受信端子および前記整合回路素子が配置されている、
    請求項８に記載の高周波モジュール。
  10. 前記受信端子および前記整合回路素子は、それぞれに前記シールド導体に容量結合している、
    請求項８または請求項９に記載の高周波モジュール。
  11. 前記整合回路素子は、前記積層基板の内部に形成されている、
    請求項７乃至請求項１０のいずれかに記載の高周波モジュール。
  12. 前記整合回路素子は、前記積層基板の表面に実装されている、
    請求項７乃至請求項１０のいずれかに記載の高周波モジュール。
  13. 前記実装型素子における前記シールド導体に最も近い側面を第１側面とし、
    前記第１側面から視て、前記第１側面と前記シールド導体とが重なる重複部と、前記第１側面と前記シールド導体とが重ならない非重複部とを備える、
    請求項１乃至請求項１２のいずれかに記載の高周波モジュール。
  14. 正面視において、
    前記重複部は、前記非重複部によって離間される第１の重複部と第２の重複部とを有し、
    前記第１の重複部と前記第２の重複部との間の長さは、前記第１側面の長さよりも短い、
    請求項１３に記載の高周波モジュール。
JP2018508872A 2016-03-31 2017-03-07 高周波モジュール Active JP6604432B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016070550 2016-03-31
JP2016070550 2016-03-31
PCT/JP2017/008872 WO2017169547A1 (ja) 2016-03-31 2017-03-07 高周波モジュール

Publications (2)

Publication Number Publication Date
JPWO2017169547A1 JPWO2017169547A1 (ja) 2018-12-27
JP6604432B2 true JP6604432B2 (ja) 2019-11-13

Family

ID=59963009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018508872A Active JP6604432B2 (ja) 2016-03-31 2017-03-07 高周波モジュール

Country Status (4)

Country Link
US (1) US10383210B2 (ja)
JP (1) JP6604432B2 (ja)
CN (1) CN108886379B (ja)
WO (1) WO2017169547A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7038255B1 (ja) 2020-06-17 2022-03-17 株式会社フジクラ 無線モジュール
WO2022070862A1 (ja) * 2020-09-30 2022-04-07 株式会社村田製作所 高周波モジュールおよび通信装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382929A (en) * 1992-07-31 1995-01-17 Ndk, Nihon Dempa Kogyo Company, Ltd. Monolithic crystal filter
JPH10107471A (ja) * 1996-09-30 1998-04-24 Toshiba Corp シールドユニットおよび無線機
US7446629B2 (en) * 2004-08-04 2008-11-04 Matsushita Electric Industrial Co., Ltd. Antenna duplexer, and RF module and communication apparatus using the same
WO2007145049A1 (ja) * 2006-06-12 2007-12-21 Murata Manufacturing Co., Ltd. 弾性波分波器
JP2008078321A (ja) * 2006-09-20 2008-04-03 Sony Ericsson Mobilecommunications Japan Inc 通信端末及び送信機のシールド構造
US8135348B2 (en) * 2007-03-27 2012-03-13 Qualcomm, Incorporated Rejection of transmit signal leakage in wireless communication device
JP5183459B2 (ja) 2008-12-26 2013-04-17 太陽誘電株式会社 分波器、分波器用基板および電子装置
US9203455B2 (en) * 2012-08-14 2015-12-01 Broadcom Corporation Full duplex system with self-interference cancellation
EP2733855B1 (en) * 2012-11-15 2016-07-27 Telefonaktiebolaget LM Ericsson (publ) Transceiver front-end
US9025646B2 (en) * 2013-03-14 2015-05-05 Qualcomm, Incorporated Transmit leakage cancellation

Also Published As

Publication number Publication date
US20190008032A1 (en) 2019-01-03
CN108886379B (zh) 2020-08-18
JPWO2017169547A1 (ja) 2018-12-27
WO2017169547A1 (ja) 2017-10-05
CN108886379A (zh) 2018-11-23
US10383210B2 (en) 2019-08-13

Similar Documents

Publication Publication Date Title
US10116025B2 (en) Electronic apparatus
US9947979B2 (en) High-frequency filter and electronic device
JP6455532B2 (ja) 高周波スイッチモジュール
US10679114B2 (en) Radio-frequency front end circuit, high-frequency signal processing circuit, and communication device
JP5018858B2 (ja) 高周波モジュール
JP5751265B2 (ja) 高周波モジュール
WO2015022839A1 (ja) 電力分配器
JP2004320561A (ja) 受動部品
JP6604432B2 (ja) 高周波モジュール
JP5637321B2 (ja) 分波回路、およびｒｆ回路モジュール
JP5218570B2 (ja) デュプレクサモジュール
WO2010087302A1 (ja) アンテナ共用モジュール
JP5874501B2 (ja) 高周波モジュール
JP6024857B1 (ja) 高周波スイッチモジュール
JP5193104B2 (ja) プリント基板モジュール
JP4086154B2 (ja) 高周波複合部品
KR20170084397A (ko) 광대역 특성을 갖는 소형 rf 신호 결합기

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190930

R150 Certificate of patent or registration of utility model

Ref document number: 6604432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150