JP2008271187A - 分波回路 - Google Patents
分波回路 Download PDFInfo
- Publication number
- JP2008271187A JP2008271187A JP2007111420A JP2007111420A JP2008271187A JP 2008271187 A JP2008271187 A JP 2008271187A JP 2007111420 A JP2007111420 A JP 2007111420A JP 2007111420 A JP2007111420 A JP 2007111420A JP 2008271187 A JP2008271187 A JP 2008271187A
- Authority
- JP
- Japan
- Prior art keywords
- band
- frequency band
- filter
- terminal
- pass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Filters And Equalizers (AREA)
- Transceivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
【課題】 分波回路を構成する個々のフィルタに要求されるフィルタ特性が緩和された、単純で効率的な構成を有する分波回路を提供する。
【解決手段】 アンテナ端子4と第2端子2との間に接続された、第2周波数帯域f2の信号を通過させる帯域通過フィルタ10と、アンテナ端子4に一方端が接続された、第2周波数帯域f2の信号を減衰させる帯域阻止フィルタ20と、帯域阻止フィルタ20の他方端と第1端子1との間に接続された、第1周波数帯域f1の信号を通過させる低域通過フィルタ30と、帯域阻止フィルタ20の他方端と第3端子3との間に接続された、第3周波数帯域f3の信号を通過させる高域通過フィルタ40とを具備する分波回路である。帯域阻止フィルタ20が第2周波数帯域f2の信号を減衰させるので、低域通過フィルタ30および高域通過フィルタ40に要求されるフィルタ特性が緩和された、単純で効率的な構成を有する分波回路である。
【選択図】 図1
【解決手段】 アンテナ端子4と第2端子2との間に接続された、第2周波数帯域f2の信号を通過させる帯域通過フィルタ10と、アンテナ端子4に一方端が接続された、第2周波数帯域f2の信号を減衰させる帯域阻止フィルタ20と、帯域阻止フィルタ20の他方端と第1端子1との間に接続された、第1周波数帯域f1の信号を通過させる低域通過フィルタ30と、帯域阻止フィルタ20の他方端と第3端子3との間に接続された、第3周波数帯域f3の信号を通過させる高域通過フィルタ40とを具備する分波回路である。帯域阻止フィルタ20が第2周波数帯域f2の信号を減衰させるので、低域通過フィルタ30および高域通過フィルタ40に要求されるフィルタ特性が緩和された、単純で効率的な構成を有する分波回路である。
【選択図】 図1
Description
本発明は、周波数帯域の異なる複数の通信回路が組み込まれた携帯電話等の無線通信機器に用いられる分波回路に関するものである。
携帯電話等の無線通信機器は近年急速に進歩しており、複数の通信システムに対応したマルチモード端末が登場している。このマルチモード端末に用いられる分波回路として、824MHz〜894MHzの周波数帯域Aの信号を使用するAMPS(Advanced Mobile Phone Service),1570MHz〜1580MHzの周波数帯域Bの信号を使用するGPS(Global Positioning System),1850MHz〜1990MHzの周波数帯域Cの信号を使用するPCS(Personal Communications Service)の3つの通信システムの信号を分波する分波回路が提案されている(例えば、特許文献1を参照。)。
特許文献1にて提案された分波回路は、アンテナ端子と、AMPSの通信回路に接続されるAMPS端子と、GPSの通信回路に接続されるGPS端子と、PCSの通信回路に接続されるPCS端子と、アンテナ端子とPCS端子との間に接続された第1の高域通過フィルタと、アンテナ端子に一方端が接続された第1の低域通過フィルタと、第1の低域通過フィルタの他方端とAMPS端子との間に接続された第2の低域通過フィルタと、第1の低域通過フィルタの他方端とGPS端子との間に接続された第2の高域通過フィルタとを備えるものである。そして、第1の高域通過フィルタはAMPSおよびGPSの信号を阻止してPCSの信号を通過させる機能を有し、第1の低域通過フィルタはPCSの信号を阻止してAMPSおよびGPSの信号を通過させる機能を有し、第2の低域通過フィルタはGPSの信号を阻止してAMPSの信号を通過させる機能を有し、第2の高域通過フィルタはAMPSの信号を阻止してGPSの信号を通過させる機能を有するものである。
特開2003−198309号公報
しかしながら、特許文献1にて提案された分波回路においては、第1の低域通過フィルタは、824MHz〜894MHzの周波数帯域Aおよび1570MHz〜1580MHzの周波数帯域Bを通過域に位置させてAMPSおよびGPSの信号を損失なく通過させるとともに、1850MHz〜1990MHzの周波数帯域Cを減衰域に位置させてGPSの信号を充分に減衰させる必要がある。よって、周波数帯域Aおよび周波数帯域Bの両方を含む広い通過域が必要であり、かつ周波数が近接するGPSの信号とPCSの信号とを分離するためにこの通過域から阻止域にかけて急激に減衰量が増加する急峻なフィルタ特性が必要である。
また、第1の高域通過フィルタは、824MHz〜894MHzの周波数帯域Aおよび1570MHz〜1580MHzの周波数帯域Bを阻止域に位置させてAMPSおよびGPSの信号を充分に減衰させるとともに、1850MHz〜1990MHzの周波数帯域Cを通過域に位置させてPCSの信号を損失なく通過させる必要がある。よって、周波数帯域Aおよび周波数帯域Bの両方を含む広い減衰域が必要であり、かつ周波数が近接するGPSの信号とPCSの信号とを分離するためにこの通過域から阻止域にかけて急激に減衰量が増加する急峻なフィルタ特性が必要である。
さらに、第2の低域通過フィルタは、周波数が近接するAMPSの信号とGPSの信号とを分離するために、824MHz〜894MHzの周波数帯域Aを通過域に位置させてAMPSの信号を損失なく通過させるとともに、1570MHz〜1580MHzの周波数帯域Bを減衰域に位置させてGPSの信号を充分に減衰させる必要があるので、この通過域から阻止域にかけて急激に減衰量が増加する急峻なフィルタ特性が必要である。
またさらに、第2の高域通過フィルタは、周波数が近接するAMPSの信号とGPSの信号とを分離するために、824MHz〜894MHzの周波数帯域Aを減衰域に位置させてAMPSの信号を充分に減衰させるとともに、1570MHz〜1580MHzの周波数帯域Bを通過域に位置させてGPSの信号を損失なく通過させる必要があるので、この通過域から阻止域にかけて急激に減衰量が増加する急峻なフィルタ特性が必要である。
このように、特許文献1にて提案された分波回路では、分波回路を構成する第1の低域通過フィルタ,第2の低域通過フィルタ,第1の高域通過フィルタおよび第2の高域通過フィルタの全てが、通過域から阻止域にかけて急激に減衰量が増加する急峻なフィルタ特性を必要とするという問題があった。これにより、分波回路を構成する全てのフィルタにおいて、フィルタを構成するQ値が高い素子や複雑なフィルタ回路が必要になり、分波回路の大型化や複雑化を招いていた。さらに、第1の低域通過フィルタは周波数帯域Aおよび周波数帯域Bの両方を含む広い通過域が必要であり、第1の高域通過フィルタは周波数帯域Aおよび周波数帯域Bの両方を含む広い周波数範囲に渡って充分な減衰を確保しなければならないことから、第1の低域通過フィルタおよび第1の高域通過フィルタには他のフィルタよりもさらに優れたフィルタ特性が必要であり、さらなる分波回路の大型化や複雑化を招いていた。
本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、分波回路を構成する個々のフィルタに要求されるフィルタ特性が緩和された、単純で効率的な構成を有する分波回路を提供することにある。
本発明の分波回路は、アンテナ端子と、第1周波数帯域を使用する第1通信回路に接続される第1端子と、前記第1周波数帯域よりも周波数が高い第2周波数帯域を使用する第2通信回路に接続される第2端子と、前記第2周波数帯域よりも周波数が高い第3周波数帯域を使用する第3通信回路に接続される第3端子と、前記アンテナ端子と前記第2端子との間に接続された、前記第1周波数帯域および前記第3周波数帯域が減衰域にあり、かつ前記第2周波数帯域が通過域にある帯域通過フィルタと、前記アンテナ端子に一方端が接続された、前記第1周波数帯域および前記第3周波数帯域が通過域にあり、かつ前記第2周波数帯域が減衰域にある帯域阻止フィルタと、該帯域阻止フィルタの他方端と前記第1端子との間に接続された、前記第3周波数帯域が減衰域にあり、かつ前記第1周波数帯域が通過域にある低域通過フィルタと、前記帯域阻止フィルタの他方端と前記第3端子との間に接続された、前記第1周波数帯域が減衰域にあり、かつ前記第3周波数帯域が通過域にある高域通過フィルタとを具備することを特徴とするものである。
また、本発明の分波回路は、上記構成において、前記帯域阻止フィルタは、前記第2周波数帯域内の周波数で共振するLC並列共振回路を具備することを特徴とするものである。
さらに、本発明の分波回路は、上記各構成において、前記帯域通過フィルタは、前記第2周波数帯域内の周波数で共振するLC直列共振回路を具備することを特徴とするものである。
またさらに、本発明の分波回路は、上記各構成において、前記低域通過フィルタおよび前記高域通過フィルタを構成するインダクタンス素子は、多層基板の内部または表面に形成された導体パターンによって形成されたインダクタであり、前記帯域阻止フィルタを構成するインダクタンス素子は、前記多層基板に搭載されたチップインダクタであることを特徴とするものである。
さらにまた、本発明の分波回路は、上記構成において、前記第1端子に、前記第1通信回路のトップフィルタである、前記第2周波数帯域および前記第3周波数帯域が減衰域にあり、かつ前記第1周波数帯域が通過域にある第1フィルタが接続され、前記第2端子に、前記第2通信回路のトップフィルタである、前記第1周波数帯域および前記第3周波数帯域が減衰域にあり、かつ前記第2周波数帯域が通過域にある第2フィルタが接続され、前記第3端子に、前記第3通信回路のトップフィルタである、前記第1周波数帯域および前記第2周波数帯域が減衰域にあり、かつ前記第3周波数帯域が通過域にある第3フィルタが接続されていることを特徴とするものである。
本発明の分波回路によれば、アンテナ端子に一方端が接続された、第1周波数帯域および第3周波数帯域が通過域にあり、かつ第2周波数帯域が減衰域にある帯域阻止フィルタと、帯域阻止フィルタの他方端と第1端子との間に接続された、第3周波数帯域が減衰域にあり、かつ第1周波数帯域が通過域にある低域通過フィルタと、帯域阻止フィルタの他方端と第3端子との間に接続された、第1周波数帯域が減衰域にあり、かつ第3周波数帯域が通過域にある高域通過フィルタとを有していることから、アンテナ端子から帯域阻止フィルタに入力された信号の中の第2周波数帯域の信号は帯域阻止フィルタによって充分に減衰されるため、低域通過フィルタは第2周波数帯域の信号を充分に減衰させる必要がないので、特別に急峻なフィルタ特性を有する必要はなく、第1周波数帯域を含む通過域から充分な減衰量が必要な第3周波数帯域まで減衰量がゆるやかに変化するようなフィルタ特性でも許容される。よって、低域通過フィルタを構成する素子のQ値を高くする必要がなく、また、低域通過フィルタの回路構成を簡略化することができる。同様に、高域通過フィルタも第2周波数帯域の信号を充分に減衰させる必要がないので、特別に急峻なフィルタ特性を有する必要はなく、第3周波数帯域を含む通過域から充分な減衰量が必要な第1周波数帯域まで減衰量がゆるやかに変化するようなフィルタ特性でも許容される。よって、高域通過フィルタを構成する素子のQ値を高くする必要がなく、また、高域通過フィルタの回路構成を簡略化することができる。また、帯域阻止フィルタは、第2周波数帯域の信号を減衰させる機能を有するだけでよいので、例えば並列共振回路のような簡単な回路で構成することができる。
このように、本例の分波回路によれば、第1周波数帯域,第2周波数帯域および第3周波数帯域の異なる3つの周波数帯域の信号の分波に際して、初めに周波数軸上で中央に位置する第2周波数帯域の信号を含む信号と殆ど含まない信号とに2分波された後に、第2周波数帯域の信号を殆ど含まない信号が、さらに第1周波数帯域の信号を含む信号と第3周波数帯域の信号を含む信号とに2分波される。このため、周波数が近接する信号を分離する初めの2分波を行なうフィルタは急峻なフィルタ特性を備えることが望ましいが、次の2分波を行なうフィルタには急峻なフィルタ特性が要求されない。さらに、分波回路を構成するそれぞれのフィルタの機能が単純化されているため、それぞれのフィルタの構成を単純化することができるので、単純な回路構成を有した非常に効率的な分波回路を得ることができる。
また、本発明の分波回路によれば、帯域阻止フィルタが第2周波数帯域内の周波数で共振するLC並列共振回路を具備する場合には、アンテナ端子から見た帯域阻止フィルタの第2周波数帯域におけるインピーダンスが高くなるので、アンテナ端子から入力された第2周波数帯域の信号が帯域阻止フィルタへ漏洩することによって第2端子から出力される第2周波数帯域の信号が減衰するのを防止することができる。
さらに、本発明の分波回路によれば、帯域通過フィルタが第2周波数帯域内の周波数で共振するLC直列共振回路を具備する場合には、帯域通過フィルタを単純なLC直列共振回路で構成できるので、分波回路の構成を単純化することができる。
またさらに、本発明の分波回路によれば、低域通過フィルタおよび高域通過フィルタを構成するインダクタンス素子は、多層基板の内部または表面に形成された導体パターンによって形成されたインダクタであり、帯域阻止フィルタを構成するインダクタンス素子は、多層基板に搭載されたチップインダクタである場合には、小型で高性能な分波回路を構成することができる。すなわち、急峻なフィルタ特性が必要とされない低域通過フィルタおよび高域通過フィルタ構成するインダクタンス素子は、高いQ値が必要とされないため、多層基板の内部または表面に形成された導体パターンによって形成する。また、低域通過フィルタおよび高域通過フィルタと比較して急峻な特性が必要とされる帯域阻止フィルタを構成するインダクタンス素子は、Q値が高い方が望ましいため、高いQ値を容易に確保できるチップインダクタとして多層基板の表面に実装する。これによって、小型で高性能な分波回路を多層基板を用いて構成することができる。
さらにまた、本発明の分波回路は、第1端子に、第1通信回路のトップフィルタである、第2周波数帯域および第3周波数帯域が減衰域にあり、かつ第1周波数帯域が通過域にある第1フィルタが接続され、第2端子に、第2通信回路のトップフィルタである、第1周波数帯域および第3周波数帯域が減衰域にあり、かつ第2周波数帯域が通過域にある第2フィルタが接続され、第3端子に、第3通信回路のトップフィルタである、第1周波数帯域および第2周波数帯域が減衰域にあり、かつ第3周波数帯域が通過域にある第3フィルタが接続されている場合には、各通信回路のトップフィルタまで含んで分波回路を設計することが可能であるため、各通信回路のトップフィルタのインピーダンス特性を最大限に利用するように帯域阻止フィルタ,低域通過フィルタ,高域通過フィルタおよび帯域通過フィルタを設計することができるので、各通信回路のトップフィルタを含まないで設計した分波回路に各通信回路のトップフィルタを単純に接続する場合と比較して、より高性能な分波回路を得ることができる。
以下、本発明の分波回路を添付の図面を参照しつつ詳細に説明する。
(実施の形態の第1の例)
図1は本発明の分波回路の実施の形態の一例の概略の構成を示すブロック図であり、図2は図1に示す分波回路の詳細な構成を示す回路図である。
図1は本発明の分波回路の実施の形態の一例の概略の構成を示すブロック図であり、図2は図1に示す分波回路の詳細な構成を示す回路図である。
本例の分波回路は、図1に示すように、アンテナ端子4と、第1周波数帯域f1を使用する第1通信回路(図示せず)に接続される第1端子1と、第1周波数帯域f1よりも周波数が高い第2周波数帯域f2を使用する第2通信回路(図示せず)に接続される第2端子2と、第2周波数帯域f2よりも周波数が高い第3周波数帯域f3を使用する第3通信回路(図示せず)に接続される第3端子3と、アンテナ端子4と第2端子2との間に接続された、第1周波数帯域f1および第3周波数帯域f3が減衰域にあり、かつ第2周波数帯域f2が通過域にある帯域通過フィルタ(BPF)10と、アンテナ端子4に一方端が接続された、第1周波数帯域f1および第3周波数帯域f3が通過域にあり、かつ第2周波数帯域f2が減衰域にある帯域阻止フィルタ(BEF)20と、帯域阻止フィルタ20の他方端と第1端子1との間に接続された、第3周波数帯域f3が減衰域にあり、かつ第1周波数帯域f1が通過域にある低域通過フィルタ(LPF)30と、帯域阻止フィルタ20の他方端と第3端子3との間に接続された、第1周波数帯域f1が減衰域にあり、かつ第3周波数帯域f3が通過域にある高域通過フィルタ(HPF)40とを具備する構成である。
このような構成の本例の分波回路において、アンテナ端子4から帯域通過フィルタ10に入力された信号は、帯域通過フィルタ10によって第1周波数帯域f1および第3周波数帯域f3の信号が減衰されて、第2周波数帯域f2の信号が第2端子2から出力される。また、アンテナ端子4から帯域阻止フィルタ20に入力された信号は、帯域阻止フィルタ20によって第2周波数帯域f2の信号が減衰された後に、低域通過フィルタ30によって第3周波数帯域f3の信号が減衰されて、第1周波数帯域f1の信号が第1端子1から出力される。また、アンテナ端子4から帯域阻止フィルタ20に入力された信号は、帯域阻止フィルタ20によって第2周波数帯域f2の信号が減衰された後に、高域通過フィルタ40によって第1周波数帯域f1の信号が減衰されて、第3周波数帯域f3の信号が第3端子3から出力される。このようにして、本例の分波回路は、アンテナ端子4から入力された信号を第1周波数帯域f1,第2周波数帯域f2および第3周波数帯域f3の信号に分離して、第1端子1,第2端子2および第3端子3にそれぞれ出力する分波回路として機能する。
なお、本例の分波回路に対して、第1端子1に接続される第1通信回路としては、例えばAMPS用やCDMA800用の通信回路が例示でき、第2端子2に接続される第2通信回路としては、例えばGPS用の通信回路が例示でき、第3端子3に接続される第3通信回路としては、例えばIMT2000用やPCS用の通信回路が例示できる。
本例の分波回路によれば、アンテナ端子4から帯域阻止フィルタ20に入力された信号の中の第2周波数帯域f2の信号は帯域阻止フィルタ20によって充分に減衰されるため、低域通過フィルタ30は第2周波数帯域f2の信号を充分に減衰させる必要がないので、低域通過フィルタ30は急峻なフィルタ特性を有する必要はなく、第1周波数帯域f1を含む通過域から充分な減衰量が必要な第3周波数帯域f3まで減衰量がゆるやかに変化するようなフィルタ特性でも許容される。よって、低域通過フィルタ30を構成する素子のQ値を高くする必要がなく、また、低域通過フィルタ30の回路構成を簡略化することができる。同様に、高域通過フィルタ40も第2周波数帯域f2の信号を充分に減衰させる必要がないので、高域通過フィルタ40は急峻なフィルタ特性を有する必要はなく、第3周波数帯域f3を含む通過域から充分な減衰量が必要な第1周波数帯域f1まで減衰量がゆるやかに変化するようなフィルタ特性でも許容される。よって、高域通過フィルタ40を構成する素子のQ値を高くする必要がなく、また、高域通過フィルタ40の回路構成を簡略化することができる。また、帯域阻止フィルタ20は、第2周波数帯域f2の信号を減衰させる機能を有するだけでよいので、例えば並列共振回路のような簡単な回路で構成することができる。
このように、本例の分波回路によれば、第1周波数帯域f1,第2周波数帯域f2および第3周波数帯域f3の異なる3つの周波数帯域の信号の分波に際して、初めに周波数軸上で中央に位置する第2周波数帯域f2の信号を含む信号と含まない信号とに2分波された後に、第2周波数帯域f2の信号を含まない信号が、さらに第1周波数帯域f1の信号を含む信号と第3周波数帯域f3の信号を含む信号とに2分波される。このため、周波数が近接する信号を分離する初めの2分波を行なうフィルタは急峻なフィルタ特性を備えることが望ましいが、次の2分波を行なうフィルタには急峻なフィルタ特性が要求されない。さらに、分波回路を構成するそれぞれのフィルタの機能が単純化されているため、それぞれのフィルタの構成を単純化することができるので、単純な回路構成を有した非常に効率的な分波回路を得ることができる。
本例の分波回路において、帯域通過フィルタ10は、図2に示すように、アンテナ端子4と第2端子2との間に直列に接続されたキャパシタC11およびインダクタL11で構成されている。このような構成を有する帯域通過フィルタ10は、キャパシタC11およびインダクタL11で構成された直列共振回路が第2周波数帯域f2内の周波数で共振することによって、第2周波数帯域f2で低インピーダンスになり、他の周波数では高インピーダンスになるように設計される。よって、帯域通過フィルタ10は、第1周波数帯域f1および第3周波数帯域f3の信号は減衰させて第2周波数帯域f2の信号は通過させる帯域通過フィルタとして機能する。
また、帯域阻止フィルタ20は、図2に示すように、互いに並列に接続されたインダクタL21およびキャパシタC21で構成されており、その一方端はアンテナ端子4に接続され、他方端は低域通過フィルタ30および高域通過フィルタ40の一方端に接続されている。このような構成を有する帯域阻止フィルタ20は、互いに並列に接続されたインダクタL21およびキャパシタC21で構成されるLC並列共振回路が第2周波数帯域f2内の周波数で共振することによって、第2周波数帯域f2で高インピーダンスになり、他の周波数では低インピーダンスになるように設計される。よって、帯域阻止フィルタ20は、第2周波数帯域f2の信号は減衰させて第1周波数帯域f1および第3周波数帯域f3の信号は通過させる帯域阻止フィルタとして機能する。
さらに、低域通過フィルタ30は、図2に示すように、帯域阻止フィルタ20の他方端と第1端子1との間に直列に接続されたインダクタL31,L32と、インダクタL32に並列に接続されたキャパシタC31と、インダクタL32の両端とアースとの間にそれぞれ接続されたキャパシタC32,C33とで構成されている。このような構成を有する低域通過フィルタ30は、低周波側で低インピーダンスになって第1周波数帯域f1を通過域に含み、高周波側で高インピーダンスになって第3周波数帯域f3を減衰域に含むように設計される。よって、低域通過フィルタ30は、第1周波数帯域f1の信号は通過させて第3周波数帯域f3の信号は減衰させる低域通過フィルタとして機能する。
そして、高域通過フィルタ40は、図2に示すように、帯域阻止フィルタ20の他方端と第3端子3との間に直列に接続されたキャパシタC41,C42と、キャパシタC41,C42の間とアースとの間に接続されたインダクタL41と、キャパシタC41およびC42に並列に接続されたキャパシタC43とで構成されている。このような構成を有する高域通過フィルタ40は、低周波側で高インピーダンスになって第1周波数帯域f1を減衰域に含み、高周波側で低インピーダンスになって第3周波数帯域f3を通過域に含むように設計される。よって高域通過フィルタ40は、第1周波数帯域f1の信号は減衰させて第3周波数帯域f3の信号は通過させる高域通過フィルタとして機能する。
本例の分波回路によれば、帯域阻止フィルタ20が第2周波数帯域f2内の周波数で共振するLC並列共振回路で構成されていることから、アンテナ端子4から見た帯域阻止フィルタ20の第2周波数帯域f2におけるインピーダンスが高くなるので、アンテナ端子4から入力された第2周波数帯域f2の信号が帯域阻止フィルタ20へ漏洩することによって第2端子2から出力される第2周波数帯域f2の信号が減衰するのを防止することができる。また、帯域阻止フィルタ20が第2周波数帯域f2内の周波数で共振するLC並列共振回路で構成されていることから、互いに並列に接続された1つのインダクタL21および1つのキャパシタC21からなる非常に単純な構成で帯域阻止フィルタ20を構成できるので、単純な構成を有した分波回路を得ることができる。
また、本例の分波回路によれば、帯域通過フィルタ10が第2周波数帯域f2内の周波数で共振するLC直列共振回路で構成されていることから、互いに直列に接続された1つのインダクタL11および1つのキャパシタC11からなる非常に単純な構成で帯域通過フィルタ10を構成できるので、単純な回路構成を有する分波回路を得ることができる。
さらに、本例の分波回路によれば、低域通過フィルタ30および高域通過フィルタ40を構成するインダクタL31,L32,L41が、多層基板の内部や表面に形成された導体パターンで構成されており、帯域阻止フィルタ20を構成するインダクタL21が、多層基板に搭載されたチップインダクタで構成されている場合には、小型で高性能な分波回路を構成することができる。すなわち、急峻なフィルタ特性が必要とされない低域通過フィルタ30および高域通過フィルタ40を構成するインダクタL31,L32,L41は、高いQ値が必要とされないため、多層基板の内部または表面に形成された導体パターンによって形成すればよく、これによって低域通過フィルタ30および高域通過フィルタ40を多層基板に内蔵して小型化を図ることができる。また、低域通過フィルタ30および高域通過フィルタ40と比較して急峻な特性が必要とされる帯域阻止フィルタ20を構成するインダクタL21は、Q値が高い方が望ましいため、高いQ値を容易に確保できるチップインダクタとして多層基板の表面に実装することが好ましい。これによって、小型で高性能な分波回路を多層基板を用いて構成することができる。
(実施の形態の第2の例)
図3は本発明の分波回路の実施の形態の他の例を示す回路図である。なお、本例においては、前述した第1の例と異なる点のみについて説明し、同様の構成要素については同一の参照符号を用いて重複する説明を省略する。
図3は本発明の分波回路の実施の形態の他の例を示す回路図である。なお、本例においては、前述した第1の例と異なる点のみについて説明し、同様の構成要素については同一の参照符号を用いて重複する説明を省略する。
本例の分波回路における特徴的な点は、図3に示すように、第1端子1に、第1通信回路のトップフィルタである、第2周波数帯域f2および第3周波数帯域f3が減衰域にあり、かつ第1周波数帯域f1が通過域にある帯域通過フィルタ(BPF)である第1フィルタ51の一方端が接続され、第2端子2に、第2通信回路のトップフィルタである、第1周波数帯域f1および第3周波数帯域f3が減衰域にあり、かつ第2周波数帯域f2が通過域にある帯域通過フィルタ(BPF)である第2フィルタ52の一方端が接続され、第3端子3に、第3通信回路のトップフィルタである、第1周波数帯域f1および第2周波数帯域f2が減衰域にあり、かつ第3周波数帯域f3が通過域にある帯域通過フィルタ(BPF)である第3フィルタ53の一方端が接続されていることである。また、第1フィルタ51,第2フィルタ52および第3フィルタ53の他方端は、それぞれ端子71,72,73に接続されている。さらに、帯域通過フィルタ10を構成するインダクタL11と第2端子2との間に、帯域通過フィルタ10と第2フィルタ52とのインピーダンスを整合させる機能を有するストリップライン(SL)からなるインピーダンス整合線路61が接続されている。なお、本例の分波回路における第1フィルタ51,第2フィルタ52および第3フィルタ53としては、フィルタ素子として小型で急峻なフィルタ特性を有する弾性表面波フィルタが好適に使用される。
このような構成の本例の分波回路によれば、第1〜第3の各通信回路のトップフィルタである第1フィルタ51,第2フィルタ52および第3フィルタ53まで含んだ分波回路として設計することが可能であるため、第1フィルタ51,第2フィルタ52および第3フィルタ53のインピーダンス特性を最大限に利用するように帯域通過フィルタ10,帯域阻止フィルタ20,低域通過フィルタ30および高域通過フィルタ40を設計することができるので、各通信回路のトップフィルタを含まないで設計した分波回路に第1〜第3の各通信回路のトップフィルタを単純に接続する場合と比較して、より高性能な分波回路を得ることができる。
(変形例)
本発明は前述した実施の形態の例に限定されることなく、本発明の要旨を逸脱しない範囲において種々の変更および改良が可能である。
本発明は前述した実施の形態の例に限定されることなく、本発明の要旨を逸脱しない範囲において種々の変更および改良が可能である。
例えば、前述した実施の形態の例においては、帯域通過フィルタ10をLC直列共振回路で構成したが、これに限定されることはなく、ストリップラインフィルタや弾性表面波フィルタを用いて帯域通過フィルタ10を構成しても構わない。帯域通過フィルタ10は急峻な特性であることが望ましいため、このように高いQ値を有する弾性表面波フィルタを用いて帯域通過フィルタ10を構成することにより、さらに高性能な分波回路を得ることができる。
次に、本発明の分波回路の具体例について、図1および図2に示した実施の形態の第1の例の分波回路を例にとって説明する。
なお、本例の分波回路では、第1通信回路をCDMA800用の通信回路とし、第2通信回路をGPS用の通信回路とし、第3通信回路をIMT2000用の通信回路として、第1周波数帯域f1を843MHz〜875MHzとし、第2周波数帯域f2を1574.42MHz〜1576.42MHzとし、第3周波数帯域f3を2110MHz〜2130MHzとして、図2に示した回路図で表される分波回路の設計を行なった。なお、低域通過フィルタ30を構成するインダクタL31,L32および高域通過フィルタ40を構成するインダクタL41にはストリップラインを使用し、帯域通過フィルタ10を構成するインダクタL11および帯域阻止フィルタ20を構成するインダクタL21にはチップインダクタを使用した。その分波回路の電気特性のシミュレーション結果を図4(a)〜(c)に示す。
図4(a)は図1および図2に示した本発明の分波回路の実施の形態の第1の例におけるアンテナ端子4と第1端子1との間の通過特性を示すグラフであり、図4(b)は図1および図2に示した本発明の分波回路の実施の形態の第1の例におけるアンテナ端子4と第2端子2との間の通過特性を示すグラフであり、図4(c)は図1および図2に示した本発明の分波回路の実施の形態の第1の例におけるアンテナ端子4と第3端子3との間の通過特性を示すグラフである。それぞれのグラフにおいて、横軸は周波数(単位:GHz)を示し、縦軸は減衰量(単位:dB)を示す。
図4(a)および図4(c)に示す結果から分かるように、アンテナ端子4と第1端子1との間およびアンテナ端子4と第3端子3との間の通過特性において、第2周波数帯域f2に帯域阻止フィルタ20による減衰極が形成されており、それによって第2周波数帯域f2における減衰量が充分に確保された良好な通過特性が得られている。しかしながら、低域通過フィルタ30および高域通過フィルタ40の単独のフィルタ特性は、図4(a)および図4(c)に示した通過特性から分かるように、第2周波数帯域f2の帯域阻止フィルタ20による減衰極を取り除いたものであり、急峻なフィルタ特性ではない。これにより、本発明の分波回路によれば、このような急峻なフィルタ特性を有さない低域通過フィルタ30および高域通過フィルタ40を用いて、良好な通過特性を実現することが可能な、単純で効率的な分波回路が得られることが確認できた。
1:第1端子
2:第2端子
3:第3端子
4:アンテナ端子
10:帯域通過フィルタ(BPF)
20:帯域阻止フィルタ(BEF)
30:低域通過フィルタ(LPF)
40:高域通過フィルタ(HPF)
f1:第1周波数帯域
f2:第2周波数帯域
f3:第3周波数帯域
2:第2端子
3:第3端子
4:アンテナ端子
10:帯域通過フィルタ(BPF)
20:帯域阻止フィルタ(BEF)
30:低域通過フィルタ(LPF)
40:高域通過フィルタ(HPF)
f1:第1周波数帯域
f2:第2周波数帯域
f3:第3周波数帯域
Claims (5)
- アンテナ端子と、
第1周波数帯域を使用する第1通信回路に接続される第1端子と、
前記第1周波数帯域よりも周波数が高い第2周波数帯域を使用する第2通信回路に接続される第2端子と、
前記第2周波数帯域よりも周波数が高い第3周波数帯域を使用する第3通信回路に接続される第3端子と、
前記アンテナ端子と前記第2端子との間に接続された、前記第1周波数帯域および前記第3周波数帯域が減衰域にあり、かつ前記第2周波数帯域が通過域にある帯域通過フィルタと、
前記アンテナ端子に一方端が接続された、前記第1周波数帯域および前記第3周波数帯域が通過域にあり、かつ前記第2周波数帯域が減衰域にある帯域阻止フィルタと、
該帯域阻止フィルタの他方端と前記第1端子との間に接続された、前記第3周波数帯域が減衰域にあり、かつ前記第1周波数帯域が通過域にある低域通過フィルタと、
前記帯域阻止フィルタの他方端と前記第3端子との間に接続された、前記第1周波数帯域が減衰域にあり、かつ前記第3周波数帯域が通過域にある高域通過フィルタと
を具備することを特徴とする分波回路。 - 前記帯域阻止フィルタは、前記第2周波数帯域内の周波数で共振するLC並列共振回路を具備することを特徴とする請求項1に記載の分波回路。
- 前記帯域通過フィルタは、前記第2周波数帯域内の周波数で共振するLC直列共振回路を具備することを特徴とする請求項1または請求項2に記載の分波回路。
- 前記低域通過フィルタおよび前記高域通過フィルタを構成するインダクタンス素子は、多層基板の内部または表面に形成された導体パターンによって形成されたインダクタであり、前記帯域阻止フィルタを構成するインダクタンス素子は、前記多層基板に搭載されたチップインダクタであることを特徴とする請求項2または請求項3に記載の分波回路。
- 前記第1端子に、前記第1通信回路のトップフィルタである、前記第2周波数帯域および前記第3周波数帯域が減衰域にあり、かつ前記第1周波数帯域が通過域にある第1フィルタが接続され、
前記第2端子に、前記第2通信回路のトップフィルタである、前記第1周波数帯域および前記第3周波数帯域が減衰域にあり、かつ前記第2周波数帯域が通過域にある第2フィルタが接続され、
前記第3端子に、前記第3通信回路のトップフィルタである、前記第1周波数帯域および前記第2周波数帯域が減衰域にあり、かつ前記第3周波数帯域が通過域にある第3フィルタが接続されていることを特徴とする請求項1に記載の分波回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007111420A JP2008271187A (ja) | 2007-04-20 | 2007-04-20 | 分波回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007111420A JP2008271187A (ja) | 2007-04-20 | 2007-04-20 | 分波回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008271187A true JP2008271187A (ja) | 2008-11-06 |
Family
ID=40050104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007111420A Pending JP2008271187A (ja) | 2007-04-20 | 2007-04-20 | 分波回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008271187A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011021411A1 (ja) * | 2009-08-21 | 2011-02-24 | 株式会社村田製作所 | Esd保護デバイス |
WO2012020595A1 (ja) * | 2010-08-11 | 2012-02-16 | 株式会社村田製作所 | 高周波モジュール及び通信機 |
WO2014024761A1 (ja) * | 2012-08-10 | 2014-02-13 | 株式会社村田製作所 | 分岐回路および分岐ケーブル |
WO2014119362A1 (ja) * | 2013-02-01 | 2014-08-07 | 株式会社村田製作所 | フラットケーブル型高周波フィルタ、フラットケーブル型高周波ダイプレクサ、および電子機器 |
WO2018013326A1 (en) * | 2016-07-14 | 2018-01-18 | Snaptrack, Inc. | Rf filter with reduced insertion loss |
WO2018097203A1 (ja) * | 2016-11-25 | 2018-05-31 | 株式会社村田製作所 | 弾性波フィルタ装置、マルチプレクサ、高周波フロントエンド回路および通信装置 |
JP2019508961A (ja) * | 2016-02-05 | 2019-03-28 | スナップトラック・インコーポレーテッド | キャリアアグリゲーションモード用のフロントエンドモジュール |
WO2022113674A1 (ja) * | 2020-11-25 | 2022-06-02 | 株式会社村田製作所 | ローパスフィルタ、積層型ローパスフィルタおよびフィルタ特性調整方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002325015A (ja) * | 2001-02-23 | 2002-11-08 | Ube Ind Ltd | アンテナ装置及びそれを用いた通信装置 |
WO2005053172A1 (de) * | 2003-11-11 | 2005-06-09 | Epcos Ag | Schaltung mit verringerter einfügedämpfung und bauelement mit der schaltung |
-
2007
- 2007-04-20 JP JP2007111420A patent/JP2008271187A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002325015A (ja) * | 2001-02-23 | 2002-11-08 | Ube Ind Ltd | アンテナ装置及びそれを用いた通信装置 |
WO2005053172A1 (de) * | 2003-11-11 | 2005-06-09 | Epcos Ag | Schaltung mit verringerter einfügedämpfung und bauelement mit der schaltung |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011021411A1 (ja) * | 2009-08-21 | 2011-02-24 | 株式会社村田製作所 | Esd保護デバイス |
US9184782B2 (en) | 2010-08-11 | 2015-11-10 | Murata Manufacturing Co., Ltd. | High-frequency module and communication device |
WO2012020595A1 (ja) * | 2010-08-11 | 2012-02-16 | 株式会社村田製作所 | 高周波モジュール及び通信機 |
JP5429384B2 (ja) * | 2010-08-11 | 2014-02-26 | 株式会社村田製作所 | 高周波モジュール及び通信機 |
CN105978523A (zh) * | 2012-08-10 | 2016-09-28 | 株式会社村田制作所 | 分支电路及分支电缆 |
US20160373147A1 (en) * | 2012-08-10 | 2016-12-22 | Murata Manufacturing Co., Ltd. | Branch circuit and branch cable |
CN104521150A (zh) * | 2012-08-10 | 2015-04-15 | 株式会社村田制作所 | 分支电路及分支电缆 |
US9900034B2 (en) * | 2012-08-10 | 2018-02-20 | Murata Manufacturing Co., Ltd. | Cable and communication apparatus |
JP5618034B2 (ja) * | 2012-08-10 | 2014-11-05 | 株式会社村田製作所 | 分岐ケーブル |
CN104521150B (zh) * | 2012-08-10 | 2016-08-17 | 株式会社村田制作所 | 分支电路及分支电缆 |
WO2014024761A1 (ja) * | 2012-08-10 | 2014-02-13 | 株式会社村田製作所 | 分岐回路および分岐ケーブル |
US9467184B2 (en) | 2012-08-10 | 2016-10-11 | Murata Manufacturing Co., Ltd. | Branch circuit and branch cable |
US9570784B2 (en) | 2013-02-01 | 2017-02-14 | Murata Manufacturing Co., Ltd. | Flat cable high-frequency filter, flat cable high-frequency diplexer, and electronic device |
JP2016007045A (ja) * | 2013-02-01 | 2016-01-14 | 株式会社村田製作所 | 高周波フィルタ、高周波ダイプレクサ、および電子機器 |
WO2014119362A1 (ja) * | 2013-02-01 | 2014-08-07 | 株式会社村田製作所 | フラットケーブル型高周波フィルタ、フラットケーブル型高周波ダイプレクサ、および電子機器 |
JP2019508961A (ja) * | 2016-02-05 | 2019-03-28 | スナップトラック・インコーポレーテッド | キャリアアグリゲーションモード用のフロントエンドモジュール |
WO2018013326A1 (en) * | 2016-07-14 | 2018-01-18 | Snaptrack, Inc. | Rf filter with reduced insertion loss |
CN109417377A (zh) * | 2016-07-14 | 2019-03-01 | 追踪有限公司 | 具有减少的插入损耗的射频滤波器 |
WO2018097203A1 (ja) * | 2016-11-25 | 2018-05-31 | 株式会社村田製作所 | 弾性波フィルタ装置、マルチプレクサ、高周波フロントエンド回路および通信装置 |
US10979020B2 (en) | 2016-11-25 | 2021-04-13 | Murata Manufacturing Co., Ltd. | Acoustic wave filter device, multiplexer, radio-frequency front-end circuit, and communication device |
WO2022113674A1 (ja) * | 2020-11-25 | 2022-06-02 | 株式会社村田製作所 | ローパスフィルタ、積層型ローパスフィルタおよびフィルタ特性調整方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI834691B (zh) | 並聯混合式聲音被動濾波器 | |
JP5794365B2 (ja) | ケーブルおよび通信装置 | |
JP2008271187A (ja) | 分波回路 | |
US11411545B2 (en) | Multiplexer, and radio frequency front-end circuit and communication device that use the same | |
JP2013062556A (ja) | マルチプレクサ | |
US8502623B2 (en) | Band pass filter | |
JP6822764B2 (ja) | 分波器 | |
JP2007259296A (ja) | アンテナ共用器および携帯電話 | |
US8018297B2 (en) | Balanced-unbalanced conversion circuit | |
JP2003115737A (ja) | 接地寄生コンデンサを有する多層型帯域分離装置 | |
JP2015154434A (ja) | 分波器 | |
US9007145B2 (en) | High-frequency signal balancing multiplexer | |
JP2006332980A (ja) | トリプレクサ回路 | |
JP2013243600A (ja) | トリプレクサ | |
JP2005323063A (ja) | 分波回路 | |
JP6406482B1 (ja) | トラップフィルタおよびフィルタ回路 | |
US9350061B2 (en) | Resonance device and filter including the same | |
KR101591878B1 (ko) | 공진 소자 및 이를 포함하는 필터 | |
JP2023094017A (ja) | フィルタ、マルチプレクサおよび通信用モジュール | |
US9209505B2 (en) | Resonance device and filter including the same | |
CN114866053A (zh) | 一种小型化高抑制ltcc高通滤波器 | |
TW202423048A (zh) | 具有諧波抑制的混合式聲音諧振(lc)濾波器 | |
JP2005197855A (ja) | ダイプレクサ | |
JP2003258674A (ja) | 積層部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101124 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110621 |