JP2008271187A

JP2008271187A - 分波回路

Info

Publication number: JP2008271187A
Application number: JP2007111420A
Authority: JP
Inventors: Tadao Yamasako; 忠男山迫; Tetsuya Murakami; 哲哉村上
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2007-04-20
Filing date: 2007-04-20
Publication date: 2008-11-06

Abstract

【課題】分波回路を構成する個々のフィルタに要求されるフィルタ特性が緩和された、単純で効率的な構成を有する分波回路を提供する。
【解決手段】アンテナ端子４と第２端子２との間に接続された、第２周波数帯域ｆ２の信号を通過させる帯域通過フィルタ10と、アンテナ端子４に一方端が接続された、第２周波数帯域ｆ２の信号を減衰させる帯域阻止フィルタ20と、帯域阻止フィルタ20の他方端と第１端子１との間に接続された、第１周波数帯域ｆ１の信号を通過させる低域通過フィルタ30と、帯域阻止フィルタ20の他方端と第３端子３との間に接続された、第３周波数帯域ｆ３の信号を通過させる高域通過フィルタ40とを具備する分波回路である。帯域阻止フィルタ20が第２周波数帯域ｆ２の信号を減衰させるので、低域通過フィルタ30および高域通過フィルタ40に要求されるフィルタ特性が緩和された、単純で効率的な構成を有する分波回路である。
【選択図】図１

Description

本発明は、周波数帯域の異なる複数の通信回路が組み込まれた携帯電話等の無線通信機器に用いられる分波回路に関するものである。

携帯電話等の無線通信機器は近年急速に進歩しており、複数の通信システムに対応したマルチモード端末が登場している。このマルチモード端末に用いられる分波回路として、824ＭＨｚ〜894ＭＨｚの周波数帯域Ａの信号を使用するＡＭＰＳ（Advanced Mobile Phone Service），1570ＭＨｚ〜1580ＭＨｚの周波数帯域Ｂの信号を使用するＧＰＳ（Global Positioning System），1850ＭＨｚ〜1990ＭＨｚの周波数帯域Ｃの信号を使用するＰＣＳ（Personal Communications Service）の３つの通信システムの信号を分波する分波回路が提案されている（例えば、特許文献１を参照。）。

特許文献１にて提案された分波回路は、アンテナ端子と、ＡＭＰＳの通信回路に接続されるＡＭＰＳ端子と、ＧＰＳの通信回路に接続されるＧＰＳ端子と、ＰＣＳの通信回路に接続されるＰＣＳ端子と、アンテナ端子とＰＣＳ端子との間に接続された第１の高域通過フィルタと、アンテナ端子に一方端が接続された第１の低域通過フィルタと、第１の低域通過フィルタの他方端とＡＭＰＳ端子との間に接続された第２の低域通過フィルタと、第１の低域通過フィルタの他方端とＧＰＳ端子との間に接続された第２の高域通過フィルタとを備えるものである。そして、第１の高域通過フィルタはＡＭＰＳおよびＧＰＳの信号を阻止してＰＣＳの信号を通過させる機能を有し、第１の低域通過フィルタはＰＣＳの信号を阻止してＡＭＰＳおよびＧＰＳの信号を通過させる機能を有し、第２の低域通過フィルタはＧＰＳの信号を阻止してＡＭＰＳの信号を通過させる機能を有し、第２の高域通過フィルタはＡＭＰＳの信号を阻止してＧＰＳの信号を通過させる機能を有するものである。
特開2003−198309号公報

しかしながら、特許文献１にて提案された分波回路においては、第１の低域通過フィルタは、824ＭＨｚ〜894ＭＨｚの周波数帯域Ａおよび1570ＭＨｚ〜1580ＭＨｚの周波数帯域Ｂを通過域に位置させてＡＭＰＳおよびＧＰＳの信号を損失なく通過させるとともに、1850ＭＨｚ〜1990ＭＨｚの周波数帯域Ｃを減衰域に位置させてＧＰＳの信号を充分に減衰させる必要がある。よって、周波数帯域Ａおよび周波数帯域Ｂの両方を含む広い通過域が必要であり、かつ周波数が近接するＧＰＳの信号とＰＣＳの信号とを分離するためにこの通過域から阻止域にかけて急激に減衰量が増加する急峻なフィルタ特性が必要である。

また、第１の高域通過フィルタは、824ＭＨｚ〜894ＭＨｚの周波数帯域Ａおよび1570ＭＨｚ〜1580ＭＨｚの周波数帯域Ｂを阻止域に位置させてＡＭＰＳおよびＧＰＳの信号を充分に減衰させるとともに、1850ＭＨｚ〜1990ＭＨｚの周波数帯域Ｃを通過域に位置させてＰＣＳの信号を損失なく通過させる必要がある。よって、周波数帯域Ａおよび周波数帯域Ｂの両方を含む広い減衰域が必要であり、かつ周波数が近接するＧＰＳの信号とＰＣＳの信号とを分離するためにこの通過域から阻止域にかけて急激に減衰量が増加する急峻なフィルタ特性が必要である。

さらに、第２の低域通過フィルタは、周波数が近接するＡＭＰＳの信号とＧＰＳの信号とを分離するために、824ＭＨｚ〜894ＭＨｚの周波数帯域Ａを通過域に位置させてＡＭＰＳの信号を損失なく通過させるとともに、1570ＭＨｚ〜1580ＭＨｚの周波数帯域Ｂを減衰域に位置させてＧＰＳの信号を充分に減衰させる必要があるので、この通過域から阻止域にかけて急激に減衰量が増加する急峻なフィルタ特性が必要である。

またさらに、第２の高域通過フィルタは、周波数が近接するＡＭＰＳの信号とＧＰＳの信号とを分離するために、824ＭＨｚ〜894ＭＨｚの周波数帯域Ａを減衰域に位置させてＡＭＰＳの信号を充分に減衰させるとともに、1570ＭＨｚ〜1580ＭＨｚの周波数帯域Ｂを通過域に位置させてＧＰＳの信号を損失なく通過させる必要があるので、この通過域から阻止域にかけて急激に減衰量が増加する急峻なフィルタ特性が必要である。

このように、特許文献１にて提案された分波回路では、分波回路を構成する第１の低域通過フィルタ，第２の低域通過フィルタ，第１の高域通過フィルタおよび第２の高域通過フィルタの全てが、通過域から阻止域にかけて急激に減衰量が増加する急峻なフィルタ特性を必要とするという問題があった。これにより、分波回路を構成する全てのフィルタにおいて、フィルタを構成するＱ値が高い素子や複雑なフィルタ回路が必要になり、分波回路の大型化や複雑化を招いていた。さらに、第１の低域通過フィルタは周波数帯域Ａおよび周波数帯域Ｂの両方を含む広い通過域が必要であり、第１の高域通過フィルタは周波数帯域Ａおよび周波数帯域Ｂの両方を含む広い周波数範囲に渡って充分な減衰を確保しなければならないことから、第１の低域通過フィルタおよび第１の高域通過フィルタには他のフィルタよりもさらに優れたフィルタ特性が必要であり、さらなる分波回路の大型化や複雑化を招いていた。

本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、分波回路を構成する個々のフィルタに要求されるフィルタ特性が緩和された、単純で効率的な構成を有する分波回路を提供することにある。

本発明の分波回路は、アンテナ端子と、第１周波数帯域を使用する第１通信回路に接続される第１端子と、前記第１周波数帯域よりも周波数が高い第２周波数帯域を使用する第２通信回路に接続される第２端子と、前記第２周波数帯域よりも周波数が高い第３周波数帯域を使用する第３通信回路に接続される第３端子と、前記アンテナ端子と前記第２端子との間に接続された、前記第１周波数帯域および前記第３周波数帯域が減衰域にあり、かつ前記第２周波数帯域が通過域にある帯域通過フィルタと、前記アンテナ端子に一方端が接続された、前記第１周波数帯域および前記第３周波数帯域が通過域にあり、かつ前記第２周波数帯域が減衰域にある帯域阻止フィルタと、該帯域阻止フィルタの他方端と前記第１端子との間に接続された、前記第３周波数帯域が減衰域にあり、かつ前記第１周波数帯域が通過域にある低域通過フィルタと、前記帯域阻止フィルタの他方端と前記第３端子との間に接続された、前記第１周波数帯域が減衰域にあり、かつ前記第３周波数帯域が通過域にある高域通過フィルタとを具備することを特徴とするものである。

また、本発明の分波回路は、上記構成において、前記帯域阻止フィルタは、前記第２周波数帯域内の周波数で共振するＬＣ並列共振回路を具備することを特徴とするものである。

さらに、本発明の分波回路は、上記各構成において、前記帯域通過フィルタは、前記第２周波数帯域内の周波数で共振するＬＣ直列共振回路を具備することを特徴とするものである。

またさらに、本発明の分波回路は、上記各構成において、前記低域通過フィルタおよび前記高域通過フィルタを構成するインダクタンス素子は、多層基板の内部または表面に形成された導体パターンによって形成されたインダクタであり、前記帯域阻止フィルタを構成するインダクタンス素子は、前記多層基板に搭載されたチップインダクタであることを特徴とするものである。

さらにまた、本発明の分波回路は、上記構成において、前記第１端子に、前記第１通信回路のトップフィルタである、前記第２周波数帯域および前記第３周波数帯域が減衰域にあり、かつ前記第１周波数帯域が通過域にある第１フィルタが接続され、前記第２端子に、前記第２通信回路のトップフィルタである、前記第１周波数帯域および前記第３周波数帯域が減衰域にあり、かつ前記第２周波数帯域が通過域にある第２フィルタが接続され、前記第３端子に、前記第３通信回路のトップフィルタである、前記第１周波数帯域および前記第２周波数帯域が減衰域にあり、かつ前記第３周波数帯域が通過域にある第３フィルタが接続されていることを特徴とするものである。

本発明の分波回路によれば、アンテナ端子に一方端が接続された、第１周波数帯域および第３周波数帯域が通過域にあり、かつ第２周波数帯域が減衰域にある帯域阻止フィルタと、帯域阻止フィルタの他方端と第１端子との間に接続された、第３周波数帯域が減衰域にあり、かつ第１周波数帯域が通過域にある低域通過フィルタと、帯域阻止フィルタの他方端と第３端子との間に接続された、第１周波数帯域が減衰域にあり、かつ第３周波数帯域が通過域にある高域通過フィルタとを有していることから、アンテナ端子から帯域阻止フィルタに入力された信号の中の第２周波数帯域の信号は帯域阻止フィルタによって充分に減衰されるため、低域通過フィルタは第２周波数帯域の信号を充分に減衰させる必要がないので、特別に急峻なフィルタ特性を有する必要はなく、第１周波数帯域を含む通過域から充分な減衰量が必要な第３周波数帯域まで減衰量がゆるやかに変化するようなフィルタ特性でも許容される。よって、低域通過フィルタを構成する素子のＱ値を高くする必要がなく、また、低域通過フィルタの回路構成を簡略化することができる。同様に、高域通過フィルタも第２周波数帯域の信号を充分に減衰させる必要がないので、特別に急峻なフィルタ特性を有する必要はなく、第３周波数帯域を含む通過域から充分な減衰量が必要な第１周波数帯域まで減衰量がゆるやかに変化するようなフィルタ特性でも許容される。よって、高域通過フィルタを構成する素子のＱ値を高くする必要がなく、また、高域通過フィルタの回路構成を簡略化することができる。また、帯域阻止フィルタは、第２周波数帯域の信号を減衰させる機能を有するだけでよいので、例えば並列共振回路のような簡単な回路で構成することができる。

このように、本例の分波回路によれば、第１周波数帯域，第２周波数帯域および第３周波数帯域の異なる３つの周波数帯域の信号の分波に際して、初めに周波数軸上で中央に位置する第２周波数帯域の信号を含む信号と殆ど含まない信号とに２分波された後に、第２周波数帯域の信号を殆ど含まない信号が、さらに第１周波数帯域の信号を含む信号と第３周波数帯域の信号を含む信号とに２分波される。このため、周波数が近接する信号を分離する初めの２分波を行なうフィルタは急峻なフィルタ特性を備えることが望ましいが、次の２分波を行なうフィルタには急峻なフィルタ特性が要求されない。さらに、分波回路を構成するそれぞれのフィルタの機能が単純化されているため、それぞれのフィルタの構成を単純化することができるので、単純な回路構成を有した非常に効率的な分波回路を得ることができる。

また、本発明の分波回路によれば、帯域阻止フィルタが第２周波数帯域内の周波数で共振するＬＣ並列共振回路を具備する場合には、アンテナ端子から見た帯域阻止フィルタの第２周波数帯域におけるインピーダンスが高くなるので、アンテナ端子から入力された第２周波数帯域の信号が帯域阻止フィルタへ漏洩することによって第２端子から出力される第２周波数帯域の信号が減衰するのを防止することができる。

さらに、本発明の分波回路によれば、帯域通過フィルタが第２周波数帯域内の周波数で共振するＬＣ直列共振回路を具備する場合には、帯域通過フィルタを単純なＬＣ直列共振回路で構成できるので、分波回路の構成を単純化することができる。

またさらに、本発明の分波回路によれば、低域通過フィルタおよび高域通過フィルタを構成するインダクタンス素子は、多層基板の内部または表面に形成された導体パターンによって形成されたインダクタであり、帯域阻止フィルタを構成するインダクタンス素子は、多層基板に搭載されたチップインダクタである場合には、小型で高性能な分波回路を構成することができる。すなわち、急峻なフィルタ特性が必要とされない低域通過フィルタおよび高域通過フィルタ構成するインダクタンス素子は、高いＱ値が必要とされないため、多層基板の内部または表面に形成された導体パターンによって形成する。また、低域通過フィルタおよび高域通過フィルタと比較して急峻な特性が必要とされる帯域阻止フィルタを構成するインダクタンス素子は、Ｑ値が高い方が望ましいため、高いＱ値を容易に確保できるチップインダクタとして多層基板の表面に実装する。これによって、小型で高性能な分波回路を多層基板を用いて構成することができる。

さらにまた、本発明の分波回路は、第１端子に、第１通信回路のトップフィルタである、第２周波数帯域および第３周波数帯域が減衰域にあり、かつ第１周波数帯域が通過域にある第１フィルタが接続され、第２端子に、第２通信回路のトップフィルタである、第１周波数帯域および第３周波数帯域が減衰域にあり、かつ第２周波数帯域が通過域にある第２フィルタが接続され、第３端子に、第３通信回路のトップフィルタである、第１周波数帯域および第２周波数帯域が減衰域にあり、かつ第３周波数帯域が通過域にある第３フィルタが接続されている場合には、各通信回路のトップフィルタまで含んで分波回路を設計することが可能であるため、各通信回路のトップフィルタのインピーダンス特性を最大限に利用するように帯域阻止フィルタ，低域通過フィルタ，高域通過フィルタおよび帯域通過フィルタを設計することができるので、各通信回路のトップフィルタを含まないで設計した分波回路に各通信回路のトップフィルタを単純に接続する場合と比較して、より高性能な分波回路を得ることができる。

以下、本発明の分波回路を添付の図面を参照しつつ詳細に説明する。

（実施の形態の第１の例）
図１は本発明の分波回路の実施の形態の一例の概略の構成を示すブロック図であり、図２は図１に示す分波回路の詳細な構成を示す回路図である。

本例の分波回路は、図１に示すように、アンテナ端子４と、第１周波数帯域ｆ１を使用する第１通信回路（図示せず）に接続される第１端子１と、第１周波数帯域ｆ１よりも周波数が高い第２周波数帯域ｆ２を使用する第２通信回路（図示せず）に接続される第２端子２と、第２周波数帯域ｆ２よりも周波数が高い第３周波数帯域ｆ３を使用する第３通信回路（図示せず）に接続される第３端子３と、アンテナ端子４と第２端子２との間に接続された、第１周波数帯域ｆ１および第３周波数帯域ｆ３が減衰域にあり、かつ第２周波数帯域ｆ２が通過域にある帯域通過フィルタ（ＢＰＦ）10と、アンテナ端子４に一方端が接続された、第１周波数帯域ｆ１および第３周波数帯域ｆ３が通過域にあり、かつ第２周波数帯域ｆ２が減衰域にある帯域阻止フィルタ（ＢＥＦ）20と、帯域阻止フィルタ20の他方端と第１端子１との間に接続された、第３周波数帯域ｆ３が減衰域にあり、かつ第１周波数帯域ｆ１が通過域にある低域通過フィルタ（ＬＰＦ）30と、帯域阻止フィルタ20の他方端と第３端子３との間に接続された、第１周波数帯域ｆ１が減衰域にあり、かつ第３周波数帯域ｆ３が通過域にある高域通過フィルタ（ＨＰＦ）40とを具備する構成である。

このような構成の本例の分波回路において、アンテナ端子４から帯域通過フィルタ10に入力された信号は、帯域通過フィルタ10によって第１周波数帯域ｆ１および第３周波数帯域ｆ３の信号が減衰されて、第２周波数帯域ｆ２の信号が第２端子２から出力される。また、アンテナ端子４から帯域阻止フィルタ20に入力された信号は、帯域阻止フィルタ20によって第２周波数帯域ｆ２の信号が減衰された後に、低域通過フィルタ30によって第３周波数帯域ｆ３の信号が減衰されて、第１周波数帯域ｆ１の信号が第１端子１から出力される。また、アンテナ端子４から帯域阻止フィルタ20に入力された信号は、帯域阻止フィルタ20によって第２周波数帯域ｆ２の信号が減衰された後に、高域通過フィルタ40によって第１周波数帯域ｆ１の信号が減衰されて、第３周波数帯域ｆ３の信号が第３端子３から出力される。このようにして、本例の分波回路は、アンテナ端子４から入力された信号を第１周波数帯域ｆ１，第２周波数帯域ｆ２および第３周波数帯域ｆ３の信号に分離して、第１端子１，第２端子２および第３端子３にそれぞれ出力する分波回路として機能する。

なお、本例の分波回路に対して、第１端子１に接続される第１通信回路としては、例えばＡＭＰＳ用やＣＤＭＡ800用の通信回路が例示でき、第２端子２に接続される第２通信回路としては、例えばＧＰＳ用の通信回路が例示でき、第３端子３に接続される第３通信回路としては、例えばＩＭＴ2000用やＰＣＳ用の通信回路が例示できる。

本例の分波回路によれば、アンテナ端子４から帯域阻止フィルタ20に入力された信号の中の第２周波数帯域ｆ２の信号は帯域阻止フィルタ20によって充分に減衰されるため、低域通過フィルタ30は第２周波数帯域ｆ２の信号を充分に減衰させる必要がないので、低域通過フィルタ30は急峻なフィルタ特性を有する必要はなく、第１周波数帯域ｆ１を含む通過域から充分な減衰量が必要な第３周波数帯域ｆ３まで減衰量がゆるやかに変化するようなフィルタ特性でも許容される。よって、低域通過フィルタ30を構成する素子のＱ値を高くする必要がなく、また、低域通過フィルタ30の回路構成を簡略化することができる。同様に、高域通過フィルタ40も第２周波数帯域ｆ２の信号を充分に減衰させる必要がないので、高域通過フィルタ40は急峻なフィルタ特性を有する必要はなく、第３周波数帯域ｆ３を含む通過域から充分な減衰量が必要な第１周波数帯域ｆ１まで減衰量がゆるやかに変化するようなフィルタ特性でも許容される。よって、高域通過フィルタ40を構成する素子のＱ値を高くする必要がなく、また、高域通過フィルタ40の回路構成を簡略化することができる。また、帯域阻止フィルタ20は、第２周波数帯域ｆ２の信号を減衰させる機能を有するだけでよいので、例えば並列共振回路のような簡単な回路で構成することができる。

このように、本例の分波回路によれば、第１周波数帯域ｆ１，第２周波数帯域ｆ２および第３周波数帯域ｆ３の異なる３つの周波数帯域の信号の分波に際して、初めに周波数軸上で中央に位置する第２周波数帯域ｆ２の信号を含む信号と含まない信号とに２分波された後に、第２周波数帯域ｆ２の信号を含まない信号が、さらに第１周波数帯域ｆ１の信号を含む信号と第３周波数帯域ｆ３の信号を含む信号とに２分波される。このため、周波数が近接する信号を分離する初めの２分波を行なうフィルタは急峻なフィルタ特性を備えることが望ましいが、次の２分波を行なうフィルタには急峻なフィルタ特性が要求されない。さらに、分波回路を構成するそれぞれのフィルタの機能が単純化されているため、それぞれのフィルタの構成を単純化することができるので、単純な回路構成を有した非常に効率的な分波回路を得ることができる。

本例の分波回路において、帯域通過フィルタ10は、図２に示すように、アンテナ端子４と第２端子２との間に直列に接続されたキャパシタＣ11およびインダクタＬ11で構成されている。このような構成を有する帯域通過フィルタ10は、キャパシタＣ11およびインダクタＬ11で構成された直列共振回路が第２周波数帯域ｆ２内の周波数で共振することによって、第２周波数帯域ｆ２で低インピーダンスになり、他の周波数では高インピーダンスになるように設計される。よって、帯域通過フィルタ10は、第１周波数帯域ｆ１および第３周波数帯域ｆ３の信号は減衰させて第２周波数帯域ｆ２の信号は通過させる帯域通過フィルタとして機能する。

また、帯域阻止フィルタ20は、図２に示すように、互いに並列に接続されたインダクタＬ21およびキャパシタＣ21で構成されており、その一方端はアンテナ端子４に接続され、他方端は低域通過フィルタ30および高域通過フィルタ40の一方端に接続されている。このような構成を有する帯域阻止フィルタ20は、互いに並列に接続されたインダクタＬ21およびキャパシタＣ21で構成されるＬＣ並列共振回路が第２周波数帯域ｆ２内の周波数で共振することによって、第２周波数帯域ｆ２で高インピーダンスになり、他の周波数では低インピーダンスになるように設計される。よって、帯域阻止フィルタ20は、第２周波数帯域ｆ２の信号は減衰させて第１周波数帯域ｆ１および第３周波数帯域ｆ３の信号は通過させる帯域阻止フィルタとして機能する。

さらに、低域通過フィルタ30は、図２に示すように、帯域阻止フィルタ20の他方端と第１端子１との間に直列に接続されたインダクタＬ31，Ｌ32と、インダクタＬ32に並列に接続されたキャパシタＣ31と、インダクタＬ32の両端とアースとの間にそれぞれ接続されたキャパシタＣ32，Ｃ33とで構成されている。このような構成を有する低域通過フィルタ30は、低周波側で低インピーダンスになって第１周波数帯域ｆ１を通過域に含み、高周波側で高インピーダンスになって第３周波数帯域ｆ３を減衰域に含むように設計される。よって、低域通過フィルタ30は、第１周波数帯域ｆ１の信号は通過させて第３周波数帯域ｆ３の信号は減衰させる低域通過フィルタとして機能する。

そして、高域通過フィルタ40は、図２に示すように、帯域阻止フィルタ20の他方端と第３端子３との間に直列に接続されたキャパシタＣ41，Ｃ42と、キャパシタＣ41，Ｃ42の間とアースとの間に接続されたインダクタＬ41と、キャパシタＣ41およびＣ42に並列に接続されたキャパシタＣ43とで構成されている。このような構成を有する高域通過フィルタ40は、低周波側で高インピーダンスになって第１周波数帯域ｆ１を減衰域に含み、高周波側で低インピーダンスになって第３周波数帯域ｆ３を通過域に含むように設計される。よって高域通過フィルタ40は、第１周波数帯域ｆ１の信号は減衰させて第３周波数帯域ｆ３の信号は通過させる高域通過フィルタとして機能する。

本例の分波回路によれば、帯域阻止フィルタ20が第２周波数帯域ｆ２内の周波数で共振するＬＣ並列共振回路で構成されていることから、アンテナ端子４から見た帯域阻止フィルタ20の第２周波数帯域ｆ２におけるインピーダンスが高くなるので、アンテナ端子４から入力された第２周波数帯域ｆ２の信号が帯域阻止フィルタ20へ漏洩することによって第２端子２から出力される第２周波数帯域ｆ２の信号が減衰するのを防止することができる。また、帯域阻止フィルタ20が第２周波数帯域ｆ２内の周波数で共振するＬＣ並列共振回路で構成されていることから、互いに並列に接続された１つのインダクタＬ21および１つのキャパシタＣ21からなる非常に単純な構成で帯域阻止フィルタ20を構成できるので、単純な構成を有した分波回路を得ることができる。

また、本例の分波回路によれば、帯域通過フィルタ10が第２周波数帯域ｆ２内の周波数で共振するＬＣ直列共振回路で構成されていることから、互いに直列に接続された１つのインダクタＬ11および１つのキャパシタＣ11からなる非常に単純な構成で帯域通過フィルタ10を構成できるので、単純な回路構成を有する分波回路を得ることができる。

さらに、本例の分波回路によれば、低域通過フィルタ30および高域通過フィルタ40を構成するインダクタＬ31，Ｌ32，Ｌ41が、多層基板の内部や表面に形成された導体パターンで構成されており、帯域阻止フィルタ20を構成するインダクタＬ21が、多層基板に搭載されたチップインダクタで構成されている場合には、小型で高性能な分波回路を構成することができる。すなわち、急峻なフィルタ特性が必要とされない低域通過フィルタ30および高域通過フィルタ40を構成するインダクタＬ31，Ｌ32，Ｌ41は、高いＱ値が必要とされないため、多層基板の内部または表面に形成された導体パターンによって形成すればよく、これによって低域通過フィルタ30および高域通過フィルタ40を多層基板に内蔵して小型化を図ることができる。また、低域通過フィルタ30および高域通過フィルタ40と比較して急峻な特性が必要とされる帯域阻止フィルタ20を構成するインダクタＬ21は、Ｑ値が高い方が望ましいため、高いＱ値を容易に確保できるチップインダクタとして多層基板の表面に実装することが好ましい。これによって、小型で高性能な分波回路を多層基板を用いて構成することができる。

（実施の形態の第２の例）
図３は本発明の分波回路の実施の形態の他の例を示す回路図である。なお、本例においては、前述した第１の例と異なる点のみについて説明し、同様の構成要素については同一の参照符号を用いて重複する説明を省略する。

本例の分波回路における特徴的な点は、図３に示すように、第１端子１に、第１通信回路のトップフィルタである、第２周波数帯域ｆ２および第３周波数帯域ｆ３が減衰域にあり、かつ第１周波数帯域ｆ１が通過域にある帯域通過フィルタ（ＢＰＦ）である第１フィルタ51の一方端が接続され、第２端子２に、第２通信回路のトップフィルタである、第１周波数帯域ｆ１および第３周波数帯域ｆ３が減衰域にあり、かつ第２周波数帯域ｆ２が通過域にある帯域通過フィルタ（ＢＰＦ）である第２フィルタ52の一方端が接続され、第３端子３に、第３通信回路のトップフィルタである、第１周波数帯域ｆ１および第２周波数帯域ｆ２が減衰域にあり、かつ第３周波数帯域ｆ３が通過域にある帯域通過フィルタ（ＢＰＦ）である第３フィルタ53の一方端が接続されていることである。また、第１フィルタ51，第２フィルタ52および第３フィルタ53の他方端は、それぞれ端子71，72，73に接続されている。さらに、帯域通過フィルタ10を構成するインダクタＬ11と第２端子２との間に、帯域通過フィルタ10と第２フィルタ52とのインピーダンスを整合させる機能を有するストリップライン（ＳＬ）からなるインピーダンス整合線路61が接続されている。なお、本例の分波回路における第１フィルタ51，第２フィルタ52および第３フィルタ53としては、フィルタ素子として小型で急峻なフィルタ特性を有する弾性表面波フィルタが好適に使用される。

このような構成の本例の分波回路によれば、第１〜第３の各通信回路のトップフィルタである第１フィルタ51，第２フィルタ52および第３フィルタ53まで含んだ分波回路として設計することが可能であるため、第１フィルタ51，第２フィルタ52および第３フィルタ53のインピーダンス特性を最大限に利用するように帯域通過フィルタ10，帯域阻止フィルタ20，低域通過フィルタ30および高域通過フィルタ40を設計することができるので、各通信回路のトップフィルタを含まないで設計した分波回路に第１〜第３の各通信回路のトップフィルタを単純に接続する場合と比較して、より高性能な分波回路を得ることができる。

（変形例）
本発明は前述した実施の形態の例に限定されることなく、本発明の要旨を逸脱しない範囲において種々の変更および改良が可能である。

例えば、前述した実施の形態の例においては、帯域通過フィルタ10をＬＣ直列共振回路で構成したが、これに限定されることはなく、ストリップラインフィルタや弾性表面波フィルタを用いて帯域通過フィルタ10を構成しても構わない。帯域通過フィルタ10は急峻な特性であることが望ましいため、このように高いＱ値を有する弾性表面波フィルタを用いて帯域通過フィルタ10を構成することにより、さらに高性能な分波回路を得ることができる。

次に、本発明の分波回路の具体例について、図１および図２に示した実施の形態の第１の例の分波回路を例にとって説明する。

なお、本例の分波回路では、第１通信回路をＣＤＭＡ800用の通信回路とし、第２通信回路をＧＰＳ用の通信回路とし、第３通信回路をＩＭＴ2000用の通信回路として、第１周波数帯域ｆ１を843ＭＨｚ〜875ＭＨｚとし、第２周波数帯域ｆ２を1574.42ＭＨｚ〜1576.42ＭＨｚとし、第３周波数帯域ｆ３を2110ＭＨｚ〜2130ＭＨｚとして、図２に示した回路図で表される分波回路の設計を行なった。なお、低域通過フィルタ30を構成するインダクタＬ31，Ｌ32および高域通過フィルタ40を構成するインダクタＬ41にはストリップラインを使用し、帯域通過フィルタ10を構成するインダクタＬ11および帯域阻止フィルタ20を構成するインダクタＬ21にはチップインダクタを使用した。その分波回路の電気特性のシミュレーション結果を図４（ａ）〜（ｃ）に示す。

図４（ａ）は図１および図２に示した本発明の分波回路の実施の形態の第１の例におけるアンテナ端子４と第１端子１との間の通過特性を示すグラフであり、図４（ｂ）は図１および図２に示した本発明の分波回路の実施の形態の第１の例におけるアンテナ端子４と第２端子２との間の通過特性を示すグラフであり、図４（ｃ）は図１および図２に示した本発明の分波回路の実施の形態の第１の例におけるアンテナ端子４と第３端子３との間の通過特性を示すグラフである。それぞれのグラフにおいて、横軸は周波数（単位：ＧＨｚ）を示し、縦軸は減衰量（単位：ｄＢ）を示す。

図４（ａ）および図４（ｃ）に示す結果から分かるように、アンテナ端子４と第１端子１との間およびアンテナ端子４と第３端子３との間の通過特性において、第２周波数帯域ｆ２に帯域阻止フィルタ20による減衰極が形成されており、それによって第２周波数帯域ｆ２における減衰量が充分に確保された良好な通過特性が得られている。しかしながら、低域通過フィルタ30および高域通過フィルタ40の単独のフィルタ特性は、図４（ａ）および図４（ｃ）に示した通過特性から分かるように、第２周波数帯域ｆ２の帯域阻止フィルタ20による減衰極を取り除いたものであり、急峻なフィルタ特性ではない。これにより、本発明の分波回路によれば、このような急峻なフィルタ特性を有さない低域通過フィルタ30および高域通過フィルタ40を用いて、良好な通過特性を実現することが可能な、単純で効率的な分波回路が得られることが確認できた。

本発明の分波回路の実施の形態の一例の概略の構成を示すブロック図である。図１に示す分波回路の詳細な構成を示す回路図である。本発明の分波回路の実施の形態の他の例を示す回路図である。（ａ）は本発明の分波回路の実施の形態の第１の例におけるアンテナ端子４と第１端子１との間の通過特性のシミュレーション結果を示す図であり、（ｂ）は本発明の分波回路の実施の形態の第１の例におけるアンテナ端子４と第２端子２との間の通過特性のシミュレーション結果を示す図であり、（ｃ）は本発明の分波回路の実施の形態の第１の例におけるアンテナ端子４と第３端子３との間の通過特性のシミュレーション結果を示す図である。

符号の説明

１：第１端子
２：第２端子
３：第３端子
４：アンテナ端子
10：帯域通過フィルタ（ＢＰＦ）
20：帯域阻止フィルタ（ＢＥＦ）
30：低域通過フィルタ（ＬＰＦ）
40：高域通過フィルタ（ＨＰＦ）
ｆ１：第１周波数帯域
ｆ２：第２周波数帯域
ｆ３：第３周波数帯域

Claims

アンテナ端子と、
第１周波数帯域を使用する第１通信回路に接続される第１端子と、
前記第１周波数帯域よりも周波数が高い第２周波数帯域を使用する第２通信回路に接続される第２端子と、
前記第２周波数帯域よりも周波数が高い第３周波数帯域を使用する第３通信回路に接続される第３端子と、
前記アンテナ端子と前記第２端子との間に接続された、前記第１周波数帯域および前記第３周波数帯域が減衰域にあり、かつ前記第２周波数帯域が通過域にある帯域通過フィルタと、
前記アンテナ端子に一方端が接続された、前記第１周波数帯域および前記第３周波数帯域が通過域にあり、かつ前記第２周波数帯域が減衰域にある帯域阻止フィルタと、
該帯域阻止フィルタの他方端と前記第１端子との間に接続された、前記第３周波数帯域が減衰域にあり、かつ前記第１周波数帯域が通過域にある低域通過フィルタと、
前記帯域阻止フィルタの他方端と前記第３端子との間に接続された、前記第１周波数帯域が減衰域にあり、かつ前記第３周波数帯域が通過域にある高域通過フィルタと
を具備することを特徴とする分波回路。
前記帯域阻止フィルタは、前記第２周波数帯域内の周波数で共振するＬＣ並列共振回路を具備することを特徴とする請求項１に記載の分波回路。
前記帯域通過フィルタは、前記第２周波数帯域内の周波数で共振するＬＣ直列共振回路を具備することを特徴とする請求項１または請求項２に記載の分波回路。
前記低域通過フィルタおよび前記高域通過フィルタを構成するインダクタンス素子は、多層基板の内部または表面に形成された導体パターンによって形成されたインダクタであり、前記帯域阻止フィルタを構成するインダクタンス素子は、前記多層基板に搭載されたチップインダクタであることを特徴とする請求項２または請求項３に記載の分波回路。
前記第１端子に、前記第１通信回路のトップフィルタである、前記第２周波数帯域および前記第３周波数帯域が減衰域にあり、かつ前記第１周波数帯域が通過域にある第１フィルタが接続され、
前記第２端子に、前記第２通信回路のトップフィルタである、前記第１周波数帯域および前記第３周波数帯域が減衰域にあり、かつ前記第２周波数帯域が通過域にある第２フィルタが接続され、
前記第３端子に、前記第３通信回路のトップフィルタである、前記第１周波数帯域および前記第２周波数帯域が減衰域にあり、かつ前記第３周波数帯域が通過域にある第３フィルタが接続されていることを特徴とする請求項１に記載の分波回路。