JPWO2014042205A1 - 送信機、信号合成回路、信号合成方法 - Google Patents

送信機、信号合成回路、信号合成方法 Download PDF

Info

Publication number
JPWO2014042205A1
JPWO2014042205A1 JP2014535582A JP2014535582A JPWO2014042205A1 JP WO2014042205 A1 JPWO2014042205 A1 JP WO2014042205A1 JP 2014535582 A JP2014535582 A JP 2014535582A JP 2014535582 A JP2014535582 A JP 2014535582A JP WO2014042205 A1 JPWO2014042205 A1 JP WO2014042205A1
Authority
JP
Japan
Prior art keywords
signal
voltage
switch mode
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014535582A
Other languages
English (en)
Other versions
JP5900630B2 (ja
Inventor
桂一 元井
桂一 元井
真一 堀
真一 堀
一実 椎熊
一実 椎熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2014535582A priority Critical patent/JP5900630B2/ja
Application granted granted Critical
Publication of JP5900630B2 publication Critical patent/JP5900630B2/ja
Publication of JPWO2014042205A1 publication Critical patent/JPWO2014042205A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/04—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

本発明の送信機は、ベースバンド信号を無線周波数帯の成分を含む多ビットデジタル信号に変調する変調回路と、前記変調回路から出力された前記多ビットデジタル信号の各ビットに対応して設けられた複数のスイッチモード増幅器と、信号合成回路と、を有する。信号合成回路は、前記複数のスイッチモード増幅器の出力信号を帯域制限する帯域制限部と、前記スイッチモード増幅器の出力信号を電圧から電流に変換する電圧電流変換部と、を接続して信号合成する。

Description

本発明は、複数のスイッチモード増幅器の出力信号を合成する技術に関し、特に、無線周波数の多ビットデジタル信号を複数のスイッチモード増幅器で増幅した後に合成する技術に関する。
無線通信システムの基地局は、平均電力とピーク電力との差分が大きな信号を送信する。近年、このような基地局等の送信機に用いられる送信増幅器の高効率化を図る技術として、送信信号を無線周波数のデジタル送信信号に変換して増幅するデジタル送信機が検討され、増幅器として例えばＤ級増幅器やＳ級増幅器のようなスイッチモード増幅器が検討されている。スイッチモード増幅器は、入力信号としてパルス波形信号を想定し、そのパルス波形を維持したまま電力増幅する。スイッチモード増幅器で増幅されたパルス波形信号は、所望の無線信号の帯域以外の周波数成分が除去されたのちデジタル送信機から出力される。
また、送信信号の純度・品質をより高めるためには、デジタル送信信号の多ビット化が必要である。
送信信号の純度・品質をより高める手段として、デジタル送信信号の多ビット化に対応するため、デジタル送信信号の複数のビットにそれぞれ対応して複数のスイッチモード増幅器を設け、複数のスイッチモード増幅器の出力信号を最終的に合成して負荷に供給する手段が考えられる。
しかし、スイッチモード増幅器を用いた送信機に関する特許文献１，２および非特許文献１，２のいずれにも、複数のスイッチモード増幅器の出力信号を合成する具体的な信号合成回路は開示されていない。
特開２０１１−０７７９７９号公報 国際公開第２０１１／０７８１２０号
Jinseong Jeong, Yuanxun Ethan Wang, "A polar Delta-Sigma Modulation (PDSM) Scheme for High Efficiency Wireless Transmitters", Microwave Symposium, 2007. IEEE/MTT-S International, June 2007, p. 73-76 Shinichi Hori, et al., "A 0.3 - 3GHz Reconfigurable Digital Transmitter with Multi-bit Envelope ΔΣ Modulator Using Phase Modulated Carrier Clock for Wireless Sensor Networks", Radio Frequency Integrated Circuits Symposium (RFIC), 2012 IEEE, 17-19 June 2012, p. 15-108
上述のように、特許文献１，２および非特許文献１，２には、複数のスイッチモード増幅器の出力信号を合成する具体的な信号合成回路は開示されていない。
そこで、本発明の目的は、上述した課題を解決し、複数のスイッチモード増幅器の出力信号を合成する信号合成回路を具体化することにある。
本発明の送信機は、
ベースバンド信号を無線周波数帯の成分を含む多ビットデジタル信号に変調する変調回路と、
前記変調回路から出力された前記多ビットデジタル信号の各ビットに対応して設けられた複数のスイッチモード増幅器と、
前記複数のスイッチモード増幅器の出力信号を帯域制限する帯域制限部と、前記スイッチモード増幅器の出力信号を電圧から電流に変換する電圧電流変換部と、を接続して信号合成する信号合成回路と、
を有する。
本発明の信号合成回路は、
多ビットデジタル信号の各ビットに対応して設けられた複数のスイッチモード増幅器の出力信号を帯域制限する帯域制限部と、
前記スイッチモード増幅器の出力信号を電圧から電流に変換する電圧電流変換部と、を有し、
前記帯域制限部と前記電圧電流変換部とを接続して信号合成する。
本発明の信号合成方法は、
信号合成回路に、
多ビットデジタル信号の各ビットに対応して設けられた複数のスイッチモード増幅器の出力信号を帯域制限する帯域制限部と、
前記スイッチモード増幅器の出力信号を電圧から電流に変換する電圧電流変換部と、を設け、
前記信号合成回路が、前記帯域制限部と前記電圧電流変換部とを接続して信号合成する。
本発明によれば、複数のスイッチモード増幅器の出力信号を合成する信号合成回路を具体化することができるという効果が得られる。
本発明の送信機の全体構成を示す図である。 本発明の第１の実施形態の信号合成回路の基本構成を示す図である。 本発明の第１の実施形態のフィルタの構成例を示す図である。 本発明の第１の実施形態の信号合成回路の変形例１の構成を示す図である。 本発明の第１の実施形態のフィルタの構成例を示す図である。 本発明の第１の実施形態のフィルタの構成例を示す図である。 本発明の第１の実施形態の信号合成回路の変形例２の構成を示す図である。 本発明の第１の実施形態の信号合成回路の変形例３の構成を示す図である。 本発明の第１の実施形態のフィルタの構成例を示す図である。 本発明の第１の実施形態のフィルタの構成例を示す図である。 本発明の第１の実施形態の信号合成回路の変形例４の構成を示す図である。 本発明の第１の実施形態の信号合成回路の変形例５の構成を示す図である。 本発明の第１の実施形態の信号合成回路の変形例６の構成を示す図である。 本発明の第２の実施形態の信号合成回路の原理を説明する図である。 本発明の第２の実施形態の信号合成回路の基本構成を示す図である。 本発明の第２の実施形態の信号合成回路の変形例１の構成を示す図である。 本発明の第２の実施形態の信号合成回路の変形例１の原理を説明する図である。 本発明の第２の実施形態の信号合成回路の変形例２の原理を説明する図である。 本発明の第２の実施形態の信号合成回路の変形例２の構成を示す図である。 本発明の第２の実施形態の信号合成回路の変形例３の原理を説明する図である。 本発明の第２の実施形態の信号合成回路の変形例３の構成を示す図である。 本発明の第３の実施形態の信号合成回路の基本構成を示す図である。 本発明の第４の実施形態の信号合成回路の基本構成を示す図である。 本発明の第４の実施形態の各スイッチモード増幅器の入力信号におけるパルスのパルス幅とパルス間隔を説明する図である。 本発明の第４の実施形態の各スイッチモード増幅器の入力信号におけるパルスのパルス間隔の設定例を説明する図である。 本発明の第５の実施形態の各スイッチモード増幅器の入力信号のパルス波形と合成点の出力信号のパルス波形を説明する図である。 本発明の第５の実施形態の効果を説明する図である。 本発明の第５の実施形態の効果を説明する図である。
以下、本発明を実施するための形態について図面を参照して説明する。
図１に、本発明の送信機の全体構成例を示す。
無線信号は、例えば、Ｗ−ＣＤＭＡ（Wideband Code Division Multiple Access）を例にとると、デジタルベースバンド（以降、ＤＢＢ）信号生成部４１０において、１０ビット以上の多ビットのＤＢＢ信号Ｉ，Ｑとして生成される。
ＤＢＢ信号Ｉ，Ｑは、変調回路４２０にて無線周波数帯の成分を含む多ビットのデジタル送信信号に変調される。変調回路４２０は、ＩＱモジュレータ４２１、変換器４２２、変調器４２３、積算器４２４、およびデコーダ４２５から構成される。
ここで、Ｄ級増幅器に入力可能なビット数は、一般的には、ＤＢＢ信号のビット数よりも少ない。ゆえに、ＤＢＢ信号をＤ級増幅器に入力可能な信号にするためには、ビット数を減らす必要がある。一般的に、下位ビットを単純に捨てる方式では、１ビット捨てるあたり、量子化雑音が６ｄＢ増加する。変調器４２３として使用可能なデルタシグマ（ΔΣ）変調器は、所望周波数近傍の帯域の量子化雑音の増加を避けながら、ビット数を減らすことが可能な回路技術である。ただし、変調器４２３は、デルタシグマ変調器以外の他の変調器を使用しても良い。
ＤＢＢ信号Ｉ，Ｑは、ＩＱモジュレータ４２１に入力され、ＩＱモジュレータ４２１にて矩形化されたパルス位相信号θが生成される。
また、ＤＢＢ信号Ｉ，Ｑは、変換器４２２にも入力され、変換器４２２にて、√（Ｉ2＋Ｑ2）の演算が施されて、振幅信号ｒが生成される。
振幅信号ｒは、変調器４２３にて変調される。変調器４２３の出力信号のビット数は、後段のＤ級増幅器に入力可能なビット数と等しく設定される。図１では、Ｄ級増幅器として、２つのスイッチモード増幅器１００−１，１００−２が設けられているため、入力可能なビット数は２となる。
変調器４２３の出力信号は、矩形化されたパルス位相信号θと積算器４２４にて積算されて、所望の無線周波数帯の成分を含む多ビットのデジタル送信信号（図１では、２ビット）が生成される。矩形化されたパルス位相信号θは、ハイを１、ローを０に割り当てられているため、積算器４２４の出力信号のビット数は、変調器４２３の出力信号のビット数と等しい。
積算器４２４にて生成されたデジタル送信信号は、デコーダ４２５を介してスイッチモード増幅器１００−１，１００−２に入力される。図１では、このデジタル送信信号のＭＳＢ（Most Significant Bit）側の信号がスイッチモード増幅器１００−１に入力され、ＬＳＢ（Least Significant Bit）側の信号がスイッチモード増幅器１００−２に入力される。
２つのスイッチモード増幅器１００−１，１００−２の出力信号は、信号合成回路２００にて合成され、その合成された信号がアンテナ（負荷）３００を介して送信される。
以下、信号合成回路２００の実施形態について説明する。
（１）第１の実施形態
図２に、本実施形態の信号合成回路２００の基本構成を示す。
図２に示すように、本実施形態の信号合成回路２００は、デジタル送信信号のＭＳＢに対応して設けられたスイッチモード増幅器１００−１の出力信号と、ＬＳＢに対応して設けられたスイッチモード増幅器１００−２の出力信号と、を合成点Ｘにて合成し、負荷３００に供給する。
信号合成回路２００において、スイッチモード増幅器１００−１と合成点Ｘとの間の信号経路（第１信号経路。以下、同じ）には、フィルタ２０１−１と、１／４波長伝送線路トランス２０２−１と、が設けられている。また、スイッチモード増幅器１００−２と合成点Ｘとの間の信号経路（第１信号経路。以下、同じ）には、フィルタ２０１−２と、１／４波長伝送線路トランス２０２−２と、が設けられている。この構成の場合、１／４波長伝送線路トランス２０２−１，２０２−２がそれぞれ電圧電流変換部を構成している。また、フィルタ２０１−１，２０１−２がそれぞれ帯域制限部を構成している。
以下、ＭＳＢ側の動作について説明する。
スイッチモード増幅器１００−１は、電源電圧Ｖｄの電源とグランドとの間に直列に２つのスイッチ素子が挿入された構成であり、この２つのスイッチ素子はどちらか一方がＯＮ状態となるように制御される。
そのため、スイッチモード増幅器１００−１の出力電圧は、電源側のスイッチ素子がＯＮ状態でグランド側のスイッチ素子がＯＦＦ状態の場合は電源電圧Ｖｄとなり、逆の場合はグランド電位となる。このため、スイッチの状態がどちらの場合においても、高周波的には接地されているのと等価で、スイッチモード増幅器１００−１の出力はインピーダンスの低い電圧源とみなすことができる。
フィルタ２０１−１は、スイッチモード増幅器１００−１の出力信号の帯域を制限するもので、基本波周波数近傍の信号のみを通過させ、その他の周波数領域の信号を反射させる。特に、高調波の信号については全反射させる。
フィルタ２０１−１は、例えば、ＬＣフィルタを使用し、具体的には、図３に示すように、キャパシタとインダクタが直列に接続されたＬＣ直列共振回路を使用することが望ましい。
１／４波長伝送線路トランス２０２−１は、フィルタ２０１−１の出力信号の電圧を電流Ｉ１に変換して出力する。
なお、ＬＳＢ側でも同様の動作が行われ、１／４波長伝送線路トランス２０２−２からは電流Ｉ２が出力される。
したがって、ＭＳＢ側から出力される電流Ｉ１とＬＳＢ側から出力される電流Ｉ２とを合成点Ｘにて電流合成することで、スイッチモード増幅器１００−１，１００−２の出力信号を合成することができる。
ここで、１／４波長伝送線路トランス２０２−１，２０２−２は、電圧から電流への電圧電流変換をする際の変換係数としての特性インピーダンスが、互いに異なっており、対応するビットに応じて重み付けされている。
具体的には、図２においては、１／４波長伝送線路トランス２０２−１の特性インピーダンスをＺ0に、１／４波長伝送線路トランス２０２−２の特性インピーダンスを２＊Ｚ0に設定している。
したがって、電流Ｉ１，Ｉ２は、１／４波長伝送線路トランス２０２−１，２０２−２の特性インピーダンスによってビットに応じて重み付けされている。よって、この電流Ｉ１，Ｉ２を合成点Ｘにて電流合成した電流ＩＬ（＝Ｉ１＋Ｉ２）を負荷３００に供給することにより、所望の電圧合成波形が得られる。これにより、多ビットのデジタル送信信号を無線周波数で合成することができる。
また、スイッチモード増幅器１００−１，１００−２の電源電圧を同じ種類とすることができるため、電源回路の簡素化および低コスト化を図ることができる。
また、基本波以外の信号は、フィルタ２０１−１，２０１−２で反射させられるため、負荷３００に伝送されることはない。よって、送信増幅器の高効率化を図ることができる。また、負荷３００から見ると、高調波が減衰するため、スプリアス特性の改善を図ることもできる。
また、合成点Ｘの前段の基本波近傍でのインピーダンスは、スイッチモード増幅器１００−１，１００−２のスイッチ素子のＯＮ／ＯＦＦ時に確定し、スイッチ素子の状態によらずにスイッチモード増幅器１００−１，１００−２の出力では高周波的にインピーダンスが低いので電圧源とみなすことができるから、後段に接続される１／４波長伝送線路トランス２０２−１，２０２−２の電圧−電流変換作用により、信号合成回路２００は、電流Ｉ１の電流源と電流Ｉ２の電流源とが合成点Ｘに接続された回路と等価になる。よって、合成点Ｘの各ポートにおいて、他のポートとのアイソレーションを取ることができる。
なお、本実施形態においては、デジタル送信信号が２ビットであると仮定しているが、本発明はこれに限らず、多ビットのデジタル送信信号に対応可能である。
ここで、スイッチモード増幅器１００の電源電圧を全て同一とし、ＭＢＳに対応する１／４波長伝送線路トランス２０２の特性インピーダンスを基準Ｚ0とした場合において、多ビットのデジタル送信信号に対する各１／４波長伝送線路トランス２０２の特性インピーダンスの設定例を表１に示す。
Figure 2014042205
また、ＬＳＢに対応する１／４波長伝送線路トランス２０２の特性インピーダンスを基準Ｚ0とした場合の設定例を表２に示す。
Figure 2014042205
なお、表１および表２は、各１／４波長伝送線路トランス２０２の特性インピーダンスを、２進数分割すなわち等分割に設定する例であるが、本発明はこれに限らず、不等分割で設定することもできる。その場合も、伝送信号のコーディング方法や信号のフォーマット、統計的な性質に応じた好適な分割幅を適宜選択すればよいが、一般的には下位ビットになるに従って、特性インピーダンスが大きくなるようにする。
本実施形態の信号合成回路２００は、図２の構成に限らず、各種の変形が可能である。そこで、以下に、本実施形態の信号合成回路２００の変形例を示す。
（１−１）変形例１
図４に、本実施形態の信号合成回路２００の変形例１の構成を示す。
図４に示すように、変形例１は、図２の構成と比較して、フィルタ２０１−１と１／４波長伝送線路トランス２０２−１の位置を入れ替えると共に、フィルタ２０１−２と１／４波長伝送線路トランス２０２−２の位置を入れ替えている。
変形例１の場合も、基本波以外の信号は、フィルタ２０１−１，２０１−２で反射させられるため、負荷３００に伝送されることはない。よって、送信増幅器の高効率化を図ることができると共に、スプリアス特性の改善を図ることもできる。その他の効果は図２と同様である。
なお、変形例１の場合、フィルタ２０１−１，２０１−２の前段で電圧電流変換が行われているため、フィルタ２０１−１，２０１−２は、等価的には、それぞれ電流Ｉ１，Ｉ２の電流源に接続されることになる。
そのため、フィルタ２０１−１，２０１−２は、図５に示すように、キャパシタとインダクタが並列に接続されたＬＣ並列共振回路を使用することが望ましい。
または、フィルタ２０１−１，２０１−２は、図６に示すように、信号経路に直列に接続されたＬＣ直列共振回路と、ＬＣ直列共振回路の前段で信号経路に並列に接続されたＬＣ並列共振回路およびキャパシタと、から構成される回路を使用することが望ましい。この構成の場合、２ｆ０（ｆ０は基本波周波数）以上の高調波成分における、スイッチモード増幅器１００−１，１００−２の出力端子から負荷３００側を見たインピーダンスを開放よりに制御するため、理想的なフィルタ動作に近づき、高効率動作が可能となる。また、ＬＣ共振回路を、インピーダンス変換前（１／４波長伝送線路トランス２０２の手前）の高負荷で動作させることにより、実装容易な数ｎＨのインダクタを用いた場合でも、負荷３００のＱ値を抑えられ、ＬＣ損失を低減することが可能となる。よって、図６の回路構成によって、実装容易な素子での低損失なインピーダンス変換、かつ高調波制御によるスイッチモード増幅器１００−１，１００−２の高効率動作が可能となる。
（１−２）変形例２
図７に、本実施形態の信号合成回路２００の変形例２の構成を示す。
図７に示すように、変形例２は、図２の構成と比較して、フィルタ２０１−１，２０１−２を削除し、その代わりに、合成点Ｘと負荷３００との間の信号経路（第２信号経路。以下、同じ）にフィルタ２０３を設けている。この構成の場合、フィルタ２０３が帯域制限部を構成している。
変形例２の場合も、基本波以外の信号は、フィルタ２０３で反射させられるため、負荷３００に伝送されることはない。よって、送信増幅器の高効率化を図ることができると共に、スプリアス特性の改善を図ることもできる。その他の効果は図２と同様である。
なお、変形例２の場合、フィルタ２０３は、等価的には、電流ＩＬ（＝Ｉ１＋Ｉ２）の電流源に接続されることになる。
そのため、フィルタ２０３は、図５または図６に示したＬＣ並列共振回路を使用することが望ましい。
（１−３）変形例３
最近の送信機に対しては、複数の周波数帯域の信号を増幅して送信するマルチバンド対応への要求も高まっている。
変形例３は、図２に示した１／４波長伝送線路トランス２０２−１を、２つの周波数に対応する２バンド化に拡張した例である。
図８に、本実施形態の信号合成回路２００の変形例３の構成を示す。なお、図８は、ＭＳＢ側の構成のみを示しているが、ＬＳＢ側の構成も同様である（以下の図１１、図１２、および図１３において同じ）。
図８に示すように、変形例３は、図２の１／４波長伝送線路トランス２０２−１を２バンド化した場合の等価回路として、伝送線路２０４−１およびオープンスタブ２０５−１，２０６−１を設けている。この構成の場合、伝送線路２０４−１およびオープンスタブ２０５−１，２０６−１で電圧電流変換部を構成している。
詳細には、変形例３の場合、信号経路に直列に伝送線路２０４−１を接続し、伝送線路２０４−１の両端で信号経路に並列にオープンスタブ２０５−１，２０６−１をそれぞれ接続している。
また、変形例３の場合、伝送線路２０４−１は、特性インピーダンスがＺa、電気長がθa、オープンスタブ２０５−１，２０６−１は、特性インピーダンスがＺb、電気長がθbであるが、これらの定数Ｚa、θa、Ｚb、θbは２つの周波数で電圧電流変換を行うように設定される。
また、変形例３の場合、オープンスタブ２０５−１の前段に設けたフィルタ２０１−１を２バンド化に拡張することもできる。この場合、フィルタ２０１−１は、図９に示すように、２つのＬＣ直列共振回路を並列に接続した回路を使用する。
また、変形例３の場合、変形例１，２のように、オープンスタブ２０６−１の後段（合成点Ｘの前段または後段）にフィルタを設け、このフィルタを２バンド化に拡張することもできる。この場合、このフィルタは、図１０に示すように、２つのＬＣ並列共振回路を直列に接続した回路を使用する。
変形例３の場合、２つの周波数のそれぞれについて、スイッチモード増幅器１００−１，１００−２の出力信号を合成することができる。その他の効果は図２と同様である。
（１−４）変形例４
変形例４も、図２に示した１／４波長伝送線路トランス２０２−１を、２つの周波数に対応する２バンド化に拡張した例である。
図１１に、本実施形態の信号合成回路２００の変形例４の構成を示す。
図１１に示すように、変形例４は、図２の１／４波長伝送線路トランス２０２−１を２バンド化した場合の等価回路として、伝送線路２０７−１，２０８−１およびオープンスタブ２０９−１を設けている。この構成の場合、伝送線路２０７−１，２０８−１およびオープンスタブ２０９−１で電圧電流変換部を構成している。
詳細には、変形例４の場合、信号経路に直列に伝送線路２０７−１，２０８−１を接続し、伝送線路２０７−１，２０８−１の間で信号経路に並列にオープンスタブ２０９−１を接続している。
また、変形例４の場合、伝送線路２０７−１，２０８−１は、特性インピーダンスがＺa、電気長がθa、オープンスタブ２０９−１は、特性インピーダンスがＺb、電気長がθbであるが、これらの定数Ｚa、θa、Ｚb、θbは２つの周波数で電圧電流変換を行うように設定される。
なお、変形例４の場合、フィルタ２０１−１の位置や構成は、変形例３で説明したものと同様にすることができる。
変形例４の場合、２つの周波数のそれぞれについて、スイッチモード増幅器１００−１，１００−２の出力信号を合成することができる。その他の効果は図２と同様である。
（１−５）変形例５
変形例５も、図２に示した１／４波長伝送線路トランス２０２−１を、２つの周波数に対応する２バンド化に拡張した例である。
図１２に、本実施形態の信号合成回路２００の変形例５の構成を示す。
図１２に示すように、変形例５は、図２の１／４波長伝送線路トランス２０２−１を２バンド化した場合の等価回路として、伝送線路２１０−１およびショートスタブ２１１−１，２１２−１を設けている。この構成の場合、伝送線路２１０−１およびショートスタブ２１１−１，２１２−１で電圧電流変換部を構成している。
詳細には、変形例５の場合、信号経路に直列に伝送線路２１０−１を接続し、伝送線路２１０−１の両端で信号経路に並列にショートスタブ２１１−１，２１２−１をそれぞれ接続している。
また、変形例５の場合、伝送線路２１０−１は、特性インピーダンスがＺa、電気長がθa、ショートスタブ２１１−１，２１２−１は、特性インピーダンスがＺb、電気長がθbであるが、これらの定数Ｚa、θa、Ｚb、θbは２つの周波数で電圧電流変換を行うように設定される。
なお、変形例５の場合、フィルタ２０１−１の位置や構成は、変形例３で説明したものと同様にすることができる。
変形例５の場合、２つの周波数のそれぞれについて、スイッチモード増幅器１００−１，１００−２の出力信号を合成することができる。その他の効果は図２と同様である。
（１−６）変形例６
変形例６も、図２に示した１／４波長伝送線路トランス２０２−１を、２つの周波数に対応する２バンド化に拡張した例である。
図１３に、本実施形態の信号合成回路２００の変形例６の構成を示す。
図１３に示すように、変形例６は、図２の１／４波長伝送線路トランス２０２−１を２バンド化した場合の等価回路として、伝送線路２１３−１，２１４−１およびショートスタブ２１５−１を設けている。この構成の場合、伝送線路２１３−１，２１４−１およびショートスタブ２１５−１で電圧電流変換部を構成している。
詳細には、変形例６の場合、信号経路に直列に伝送線路２１３−１，２１４−１を接続し、伝送線路２１３−１，２１４−１の間で信号経路に並列にショートスタブ２１５−１を接続している。
また、変形例６の場合、伝送線路２１３−１，２１４−１は、特性インピーダンスがＺa、電気長がθa、ショートスタブ２１５−１は、特性インピーダンスがＺb、電気長がθbであるが、これらの定数Ｚa、θa、Ｚb、θbは２つの周波数で電圧電流変換を行うように設定される。
なお、変形例６の場合、フィルタ２０１−１の位置や構成は、変形例３で説明したものと同様にすることができる。
変形例６の場合、２つの周波数のそれぞれについて、スイッチモード増幅器１００−１，１００−２の出力信号を合成することができる。その他の効果は図２と同様である。
なお、変形例３〜６で説明した、２バンド化に拡張した１／４波長伝送線路トランスの設計手法は、例えば、以下の２つの文献に記載されている。
・文献１
“A Stub Tapped Branch-Line Coupler for Dual-Band Operations” IEEE MICROWAVE AND WIRELESS COMPONENTS LETTERS, VOL. 17, NO. 2, FEBRUARY 2007
・文献２
“Design of a Dual-Band GaN Doherty Amplifier”、18th International Conference on Microwave Radar and Wireless Communications (MIKON), 2010 Publication Year: 2010 , Page(s): 1 - 4
（２）第２の実施形態
第１の実施形態は、１／４波長伝送線路トランスを用いて電圧電流変換部を構成していたのに対し、本実施形態は、ＬＣ集中定数回路を用いて電圧電流変換部を構成する。
本実施形態の原理は、ブーシェロ（Boucherot）回路を応用している。
そこで、まず、ブーシェロ回路について説明する。
図１４に示すように、ブーシェロ回路は、電源１００１と、インダクタ１００２と、キャパシタ１００３と、負荷１００４と、を有している。
図１４において、電源１００１の電源電圧をＶ、インダクタ１００２のインダクタンスをＬ、キャパシタ１００３のキャパシタンスをＣ、負荷１００４の抵抗をＲ、負荷１００４を流れる電流をＩＬとすると、電流ＩＬは、以下のように表される。ここで、記号「//」は、並列接続のインピーダンスを表している（以下、同じ）。
Figure 2014042205
ＬＣ＝１／（ω＾２）のとき（すなわち、ω＝ω0のとき）、電流ＩＬは、負荷１００４のＲの大きさにかかわらず、ＩＬ＝Ｖ／（ｊωＬ）となる。
よって、ＬＣ＝１／｛（ω0）＾２｝のとき、図１４の回路は、負荷１００４に大きさＩＬの電流源を接続した回路と等価になる。
図１５に、本実施形態の信号合成回路２００の基本構成を示す。
図１５に示すように、本実施形態の信号合成回路２００は、図２の構成と比較して、１／４波長伝送線路トランス２０２−１の代わりに、インダクタ２１６−１およびキャパシタ２１７−１を設けると共に、１／４波長伝送線路トランス２０２−２の代わりに、インダクタ２１６−２およびキャパシタ２１７−２を設けている。この構成の場合、インダクタ２１６−１およびキャパシタ２１７−１で電圧電流変換部を構成し、また、インダクタ２１６−２およびキャパシタ２１７−２で電圧電流変換部を構成している。
詳細には、スイッチモード増幅器１００−１と合成点Ｘとの間の信号経路には、信号経路に直列にインダクタ２１６−１が接続され、インダクタ２１６−１の後段で信号経路に並列にキャパシタ２１７−１が接続されている。
また、スイッチモード増幅器１００−２と合成点Ｘとの間の信号経路には、信号経路に直列にインダクタ２１６−２が接続され、インダクタ２１６−２の後段で信号経路に並列にキャパシタ２１７−２が接続されている。
図１５において、インダクタ２１６−１，２１６−２のインダクタンスをそれぞれＬ１，Ｌ２、キャパシタ２１７−１，２１７−２のキャパシタンスをそれぞれＣ１，Ｃ２とする。すると、本実施形態の信号合成回路２００は、上述したブーシェロ回路の原理により、Ｌ１・Ｃ１＝Ｌ２・Ｃ２＝１／｛（ω0）＾２｝のとき、ＭＳＢ側の電流Ｉ１は、Ｖｄ／（ｊ・ω・Ｌ１）と比例関係にある。また、ＬＳＢ側の電流Ｉ２は、Ｖｄ／（ｊ・ω・Ｌ２）と比例関係にある。
ここで、電圧から電流への電圧電流変換をする際の変換係数として、インダクタ２１６−１，２１６−２のインダクタンスＬ１，Ｌ２は、互いに異なっており、対応するビットに応じて重み付けされている。
具体的には、図１５においては、インダクタ２１６−１のインダクタンスをＬ１に、インダクタ２１６−２のインダクタンスＬ２を、Ｌ２＝２・Ｌ１に設定している。
したがって、電流Ｉ１，Ｉ２は、インダクタ２１６−１，２１６−２のインダクタンスＬ１，Ｌ２によってビットに応じて重み付けされている。よって、この電流Ｉ１，Ｉ２を合成点Ｘにて電流合成した電流ＩＬを負荷３００に供給することにより、所望の電圧合成波形が得られる。
具体的には、負荷３００における電圧ＶＬは次のように表すことができる。
Figure 2014042205
以上より、２ビットの電圧論理合成が可能となる。これにより、多ビットのデジタル送信信号を無線周波数で合成することができる。
また、スイッチモード増幅器１００−１，１００−２の電源電圧を同じ種類とすることができるため、電源回路の簡素化および低コスト化を図ることができる。
また、第１の実施形態のように、１／４波長伝送線路トランスを用いる場合、波長が長い周波数では回路が大型化するおそれがある。
これに対して、本実施形態は、ＬＣ集中定数回路を用いているため、第１の実施形態と比較して、回路のさらなる簡素化および低コスト化を図ることができる。
また、基本波以外の信号は、フィルタ２０１−１，２０１−２で反射させられるため、負荷３００に伝送されることはない。よって、送信増幅器の高効率化を図ることができる。また、負荷３００から見ると、高調波が減衰するため、スプリアス特性の改善を図ることもできる。
また、合成点Ｘの前段のインピーダンスは、スイッチモード増幅器１００−１，１００−２のスイッチ素子のＯＮ／ＯＦＦ時に確定し、スイッチ素子の状態によらずにスイッチモード増幅器１００−１，１００−２の出力では高周波的にインピーダンスが低いので電圧源とみなすことができるから、後段に接続されるブーシェロ回路の電圧−電流変換作用により、信号合成回路２００は、電流Ｉ１の電流源と電流Ｉ２の電流源とが合成点Ｘに接続された回路と等価になる。よって、合成点Ｘの各ポートにおいて、他のポートとのアイソレーションを取ることができる。
なお、本実施形態においては、デジタル送信信号が２ビットであると仮定しているが、本発明はこれに限らず、多ビットのデジタル送信信号に対応可能である。
ここで、スイッチモード増幅器１００の電源電圧を全て同一とし、ＭＢＳに対応するインダクタ２１６のインダクタンスＬを基準Ｌ１とした場合において、多ビットのデジタル送信信号に対する各インダクタ２１６のインダクタンスＬの設定例を表３に示す。
Figure 2014042205
また、ＬＳＢに対応するインダクタ２１６のインダクタンスＬを基準Ｌ１とした場合の設定例を表４に示す。
Figure 2014042205
なお、表３および表４は、各インダクタ２１６のインダクタンスＬを、２進数分割すなわち等分割に設定する例であるが、本発明はこれに限らず、不等分割で設定することもできる。その場合も、伝送信号のコーディング方法や信号のフォーマット、統計的な性質に応じた好適な分割幅を適宜選択すればよいが、一般的には下位ビットになるに従って、Ｌが大きくなるようにする。
本実施形態の信号合成回路２００は、図１５の構成に限らず、各種の変形が可能である。そこで、本実施形態の信号合成回路２００の変形例を示す。
（２−１）変形例１
図１６に、本実施形態の信号合成回路２００の変形例１の構成を示す。
図１６に示すように、変形例１は、図１５の構成と比較して、インダクタ２１６−１とキャパシタ２１７−１の位置を入れ替えると共に、インダクタ２１６−２とキャパシタ２１７−２の位置を入れ替えている。
変形例１の原理は、上述したブーシェロ回路の原理と同様である。
ここでは、図１７に示すように、図１４の構成に対して、インダクタ１００２とキャパシタ１００３の位置を入れ替えた回路について考える。
図１７の場合、負荷１００４を流れる電流ＩＬは、以下のように表される。
Figure 2014042205
ＬＣ＝１／（ω＾２）のとき（すなわち、ω＝ω0のとき）、電流ＩＬは、負荷１００４のＲの大きさにかかわらず、ＩＬ＝ｊωＣ・Ｖとなる。
よって、ＬＣ＝１／｛（ω0）＾２｝のとき、図１７の回路は、負荷１００４に大きさＩＬの電流源を接続した回路と等価になる。
以上より、図１６において、インダクタ２１６−１，２１６−２のインダクタンスをそれぞれＬ１，Ｌ２、キャパシタ２１７−１，２１７−２のキャパシタンスをそれぞれＣ１，Ｃ２とすると、変形例１の場合、Ｌ１・Ｃ１＝Ｌ２・Ｃ２＝１／｛（ω0）＾２｝のとき、ＭＳＢ側の電流Ｉ１は、ｊ・ω・Ｃ１・Ｖｄと比例関係にある。また、ＬＳＢ側の電流Ｉ２は、ｊ・ω・Ｃ２・Ｖｄと比例関係にある。
そのため、変形例１の場合、電圧から電流への電圧電流変換をする際の変換係数として、キャパシタ２１７−１，２１７−２のキャパシタンスＣ１，Ｃ２を互いに異ならせて、各ビットの信号に対する重み付けを行うことで、所望の電圧合成波形が得られる。例えば、図１６においては、キャパシタ２１７−１のキャパシタンスをＣ１に、キャパシタ２１７−２のキャパシタンスＣ２を、Ｃ２＝Ｃ１／２に設定している。
なお、多ビットのデジタル送信信号に対する各キャパシタ２１７のキャパシタンスＣは、表３や表４のように、２進数分割すなわち等分割に設定することもでき、また、不等分割で設定することもできる。その場合も、下位ビットになるに従って、Ｃが小さくなるようにする。
また、変形例１の場合も、フィルタ２０１−１，２０１−２で基本波以外の信号を反射させていることから、負荷３００に対して基本波以外の信号が伝送されることはない。よって、送信増幅器の高効率化を図ることができると共に、スプリアス特性の改善を図ることもできる。その他の効果は図１５と同様である。
（２−２）変形例２
変形例２は、図１５に示したＬＣ集中定数回路を、２つの周波数に対応する２バンド化に拡張した例である。
変形例２の原理は、上述したブーシェロ回路の原理と同様である。
ここでは、図１８に示すように、電源１１０１と、ＬＣ並列共振回路１１０２と、ＬＣ直列共振回路１１０３と、負荷１１０４と、を有する回路について考える。
図１８において、電源１００１の電源電圧をＶ、ＬＣ並列共振回路１１０２を構成するインダクタのインダクタンスをＬ1、キャパシタのキャパシタンスをＣ1、ＬＣ並列共振回路１１０２全体のインピーダンスをＺ1、ＬＣ直列共振回路１１０３を構成するインダクタのインダクタンスをＬ2、キャパシタのキャパシタンスをＣ2、ＬＣ直列共振回路１１０３全体のインピーダンスをＺ2、負荷１１０４の抵抗をＲL、負荷１１０４を流れる電流をＩLとすると、電流ＩLは、以下のように表される。
Figure 2014042205
ここで、ｓはラプラス演算子(＝ｊ・ω)で、簡単のため、
Figure 2014042205
と置く（以下の図２０において同じ）。
数式４の分母の第１項の（）内が０になれば、数式４は負荷１１０４の抵抗ＲLに依存しない。そこで、数式４の分母の第１項の（）内が０になるようなωの値を求める。このとき、ωとして２つの値が求められる。
ωが上記で求めた２つの値のいずれかの周波数である場合、数式４は、以下のように表すことができる。
Figure 2014042205
したがって、電流ＩLは、負荷１１０４のＲLに依存しない値となり、図１８の回路は、負荷１１０４に大きさＩLの電流源を接続した回路と等価になる。
図１９に、本実施形態の信号合成回路２００の変形例２の構成を示す。なお、図１９は、ＭＳＢ側の構成のみを示しているが、ＬＳＢ側の構成も同様である（以下の図２１において同じ）。
図１９に示すように、変形例２は、図１５の構成と比較して、インダクタ２１６−１の代わりに、ＬＣ並列共振回路２１８−１を設けると共に、キャパシタ２１７−１の代わりに、ＬＣ直列共振回路２１９−１を設けている。この構成の場合、ＬＣ並列共振回路２１８−１およびＬＣ直列共振回路２１９−１で電圧電流変換部を構成している。
詳細には、スイッチモード増幅器１００−１と合成点Ｘとの間の信号経路には、信号経路に直列にＬＣ並列共振回路２１８−１が接続され、ＬＣ並列共振回路２１８−１の後段で信号経路に並列にＬＣ直列共振回路２１９−１が接続されている。
上述したブーシェロ回路の原理により、２つの周波数で、ＭＳＢ側の電流Ｉ１およびＬＳＢ側の電流Ｉ２は、負荷３００のＲＬに依存しない値となる。
そのとき、２つの周波数で電圧電流変換を行うようにＬＣ並列共振回路２１８−１およびＬＣ直列共振回路２１９−１のインピーダンスを設定し、ω1・ω2＝（ω0）＾２とすることで、電流Ｉ１，Ｉ２を合成点Ｘにて電流合成することが可能である。
このように、変形例２の場合、２つの周波数のそれぞれについて、スイッチモード増幅器１００−１，１００−２の出力信号を合成することができる。その他の効果は図１５と同様である。
（２−３）変形例３
変形例３も、図１５に示したＬＣ集中定数回路を、２つの周波数に対応する２バンド化に拡張した例である。
変形例３の原理は、上述したブーシェロ回路の原理と同様である。
ここでは、図２０に示すように、電源１１０１と、ＬＣ直列共振回路１１０５と、ＬＣ並列共振回路１１０６と、負荷１１０４と、を有する回路について考える。
図２０において、電源１００１の電源電圧をＶ、ＬＣ直列共振回路１１０５を構成するインダクタのインダクタンスをＬ1、キャパシタのキャパシタンスをＣ1、ＬＣ直列共振回路１１０５全体のインピーダンスをＺ1、ＬＣ並列共振回路１１０６を構成するインダクタのインダクタンスをＬ2、キャパシタのキャパシタンスをＣ2、ＬＣ並列共振回路１１０６全体のインピーダンスをＺ2、負荷１１０４の抵抗をＲL、負荷１１０４を流れる電流をＩLとすると、電流ＩLは、以下のように表される。
Figure 2014042205
数式７の分母の第１項の（）内が０になれば、数式７は負荷１１０４の抵抗ＲLに依存しない。そこで、数式７の分母の第１項の（）内が０になるようなωの値を求める。このとき、ωとして２つの値が求められる。
ωが上記で求めた２つの値のいずれかの周波数である場合、数式７は、以下のように表すことができる。
Figure 2014042205
したがって、電流ＩLは、負荷１１０４のＲLに依存しない値となり、図２０の回路は、負荷１１０４に大きさＩLの電流源を接続した回路と等価になる。
図２１に、本実施形態の信号合成回路２００の変形例３の構成を示す。
図２１に示すように、変形例３は、図１５の構成と比較して、インダクタ２１６−１の代わりに、ＬＣ直列共振回路２２０−１を設けると共に、キャパシタ２１７−１の代わりに、ＬＣ並列共振回路２２１−１を設けている。この構成の場合、ＬＣ直列共振回路２２０−１およびＬＣ並列共振回路２２１−１で電圧電流変換部を構成している。
詳細には、スイッチモード増幅器１００−１と合成点Ｘとの間の信号経路には、信号経路に直列にＬＣ直列共振回路２２０−１が接続され、ＬＣ直列共振回路２２０−１の後段で信号経路に並列にＬＣ並列共振回路２２１−１が接続されている。
上述したブーシェロ回路の原理により、２つの周波数で、ＭＳＢ側の電流Ｉ１およびＬＳＢ側の電流Ｉ２は、負荷３００のＲＬに依存しない値となる。
そのとき、２つの周波数で電圧電流変換を行うようにＬＣ直列共振回路２２０−１およびＬＣ並列共振回路２２１−１のインピーダンスを設定し、ω1・ω2＝（ω0）＾２とすることで、電流Ｉ１，Ｉ２を合成点Ｘにて電流合成することが可能である。
このように、変形例３の場合、２つの周波数のそれぞれについて、スイッチモード増幅器１００−１，１００−２の出力信号を合成することができる。その他の効果は図１５と同様である。
（２−４）その他の変形例
本実施形態の信号合成回路２００は、上記以外にも各種の変形が可能である。
例えば、第１の実施形態の変形例１のように、各スイッチモード増幅器１００と合成点Ｘとの間の信号経路において、ＬＣ集中定数回路の後段にフィルタ２０１を設けても良い。
また、第１の実施形態の変形例２のように、フィルタ２０１を削除し、その代わりに、合成点Ｘと負荷３００との間の信号経路にフィルタ２０３を設けても良い。
上記の場合、フィルタ２０１の構成は、第１の実施形態で説明したものと同様にすることができる。
以上第１および第２の実施形態では、電圧電流変換部における電圧から電流への電圧電流変換をする際の変換係数を、インピーダンスが異なるように構成することにより、対応するビットに応じて重み付することで、電流Ｉ１，Ｉ２を重み付けしていた。
（３）第３の実施形態
本実施形態は、スイッチモード増幅器１００−１，１００−２の電源電圧を、対応するビットに応じて重み付することで、電流Ｉ１，Ｉ２を重み付けする。
図２２に、本実施形態の信号合成回路２００の基本構成を示す。
図２２に示すように、本実施形態の信号合成回路２００は、構成自体は図２と同様である。
ただし、本実施形態の信号合成回路２００は、スイッチモード増幅器１００−１，１００−２の電源電圧の電圧値が、互いに異なっており、対応するビットに応じて重み付けされている。
具体的には、図２２においては、スイッチモード増幅器１００−１の電源電圧をＶｄに、スイッチモード増幅器１００−２の電源電圧をＶｄ／２に設定している。
したがって、電流Ｉ１，Ｉ２は、スイッチモード増幅器１００−１，１００−２の電源電圧によってビットに応じて重み付けされている。よって、この電流Ｉ１，Ｉ２を合成点Ｘにて電流合成した電流ＩＬ（＝Ｉ１＋Ｉ２）を負荷３００に供給することにより、所望の電圧合成波形が得られる。これにより、多ビットのデジタル送信信号を無線周波数で合成することができる。
なお、本実施形態は、スイッチモード増幅器１００−１，１００−２の電源電圧を互いに異ならせるため、デジタル送信信号が２ビットの場合、２種類の電源が必要となり、第１および第２の実施形態と比較すると、電源の種類が多くなる。
また、基本波以外の信号は、フィルタ２０１−１，２０１−２で反射させられるため、負荷３００に伝送されることはない。よって、送信増幅器の高効率化を図ることができる。また、負荷３００から見ると、高調波が減衰するため、スプリアス特性の改善を図ることもできる。
また、１／４波長伝送線路トランス２０２−１，２０２−２の特性インピーダンスを同一にできるため、１／４波長伝送線路トランス２０２−１，２０２−２を共通に設計することができる。
また、合成点Ｘの前段の基本波近傍でのインピーダンスは、スイッチモード増幅器１００−１，１００−２のスイッチ素子のＯＮ／ＯＦＦ時に確定し、スイッチ素子の状態によらずにスイッチモード増幅器１００−１，１００−２の出力では高周波的にインピーダンスが低いので電圧源とみなすことができるから、後段に接続される１／４波長伝送線路トランス２０２−１，２０２−２の電圧−電流変換作用により、信号合成回路２００は、電流Ｉ１の電流源と電流Ｉ２の電流源とが合成点Ｘに接続された回路と等価になる。よって、合成点Ｘの各ポートにおいて、他のポートとのアイソレーションを取ることができる。
なお、本実施形態においては、デジタル送信信号が２ビットであると仮定しているが、本発明はこれに限らず、多ビットのデジタル送信信号に対応可能である。
ここで、１／４波長伝送線路トランス２０２の特性インピーダンスを全て同一とし、ＭＢＳに対応するスイッチモード増幅器１００の電源電圧を基準Ｖｄとした場合において、多ビットのデジタル送信信号に対する各スイッチモード増幅器１００の電源電圧の設定例を表５に示す。
Figure 2014042205
ＬＳＢに対応するスイッチモード増幅器１００の電源電圧を基準Ｖｄとした場合の設定例は説明を省略する。
なお、表５は、各スイッチモード増幅器１００の電源電圧を、２進数分割すなわち等分割に設定する例であるが、本発明はこれに限らず、不等分割で設定することもできる。その場合も、伝送信号のコーディング方法や信号のフォーマット、統計的な性質に応じた好適な分割幅を適宜選択すればよいが、一般的には下位ビットになるに従って、電源電圧が小さくなるようにする。
本実施形態の信号合成回路２００は、電圧電流変換部として、第１の実施形態の１／４波長伝送線路トランスを用いた構成を例に挙げたが、第２の実施形態のＬＣ集中定数回路を用いた構成にも適用可能である。
また、本実施形態の信号合成回路２００は、第１および第２の実施形態の各変形例の構成にも適用可能である。
（４）第４の実施形態
第１および第２の実施形態は、電圧電流変換部における電圧から電流への電圧電流変換をする際の変換係数を、対応するビットに応じて重み付することで、電流Ｉ１，Ｉ２を重み付けしていた。
これに対して、本実施形態は、スイッチモード増幅器１００−１，１００−２の入力信号（パルス波形信号）におけるパルスの間引き率を、対応するビットに応じて重み付することで、電流Ｉ１，Ｉ２を重み付けする。
図２３に、本実施形態の信号合成回路２００の基本構成を示す。
図２３に示すように、本実施形態の信号合成回路２００は、構成自体は図２と同様である。
ただし、本実施形態の信号合成回路２００は、スイッチモード増幅器１００−１，１００−２の入力信号におけるパルスの間引き率が、互いに異なっており、対応するビットに応じて重み付けされている。
具体的には、図２３においては、スイッチモード増幅器１００−２の入力信号におけるパルスの間引き率を、スイッチモード増幅器１００−１の入力信号におけるパルスの間引き率よりも大きく設定する。
本実施形態においては、図２４に示すように、パルスの間引き率をパルス間隔で規定することを考える。このとき、パルス幅はＴｃ／２で一定とする。この場合、スイッチモード増幅器１００−１の入力信号におけるパルスのパルス間隔はＴｃ、スイッチモード増幅器１００−２の入力信号におけるパルスのパルス間隔は２＊Ｔｃとなる。
図２４において、矩形波は、入力信号のパルスの波形を表し、正弦波は、そのパルスに含まれる所望の周波数成分の波形を表している。所望の周波数成分の波形に着目すると、その振幅は、パルス間隔（すなわち、間引き率）に応じて変化し、重み付けされていることがわかる。
したがって、電流Ｉ１，Ｉ２は、スイッチモード増幅器１００−１，１００−２の入力信号におけるパルスの間引き率によってビットに応じて重み付けされている。よって、この電流Ｉ１，Ｉ２を合成点Ｘにて電流合成した電流ＩＬ（＝Ｉ１＋Ｉ２）を負荷３００に供給することにより、所望の電圧合成波形が得られる。これにより、多ビットのデジタル送信信号を無線周波数で合成することができる。
また、スイッチモード増幅器１００−１，１００−２の電源電圧を同じ種類とすることができるため、電源回路の簡素化および低コスト化を図ることができる。
また、１／４波長伝送線路トランス２０２−１，２０２−２の特性インピーダンスを同一にできるため、１／４波長伝送線路トランス２０２−１，２０２−２を共通に設計することができる。
また、基本波以外の信号は、フィルタ２０１−１，２０１−２で反射させられるため、負荷３００に伝送されることはない。よって、送信増幅器の高効率化を図ることができる。また、負荷３００から見ると、高調波が減衰するため、スプリアス特性の改善を図ることもできる。
また、合成点Ｘの前段の基本波近傍でのインピーダンスは、スイッチモード増幅器１００−１，１００−２のスイッチ素子のＯＮ／ＯＦＦ時に確定し、スイッチ素子の状態によらずにスイッチモード増幅器１００−１，１００−２の出力では高周波的にインピーダンスが低いので電圧源とみなすことができるから、後段に接続される１／４波長伝送線路トランス２０２−１，２０２−２の電圧−電流変換作用により、信号合成回路２００は、電流Ｉ１の電流源と電流Ｉ２の電流源とが合成点Ｘに接続された回路と等価になる。よって、合成点Ｘの各ポートにおいて、他のポートとのアイソレーションを取ることができる。
なお、本実施形態においては、デジタル送信信号が２ビットであると仮定しているが、本発明はこれに限らず、多ビットのデジタル送信信号に対応可能である。
ここで、スイッチモード増幅器１００の電源電圧を全て同一、かつ、１／４波長伝送線路トランス２０２の特性インピーダンスを全て同一とし、ＭＢＳに対応するスイッチモード増幅器１００の入力信号におけるパルスのパルス間隔を基準Ｔｃとした場合において、多ビットのデジタル送信信号に対する各スイッチモード増幅器１００の入力信号におけるパルスのパルス間隔の設定例を表６に示す。また、図２５に、表６のようにパルス間隔に設定したパルスの一部を示す。
Figure 2014042205
ＬＳＢに対応するスイッチモード増幅器１００の入力信号におけるパルスのパルス間隔を基準Ｔｃとした場合の設定例は説明を省略する。
なお、表６は、各スイッチモード増幅器１００の入力信号におけるパルスのパルス間隔を、２進数分割すなわち等分割に設定する例であるが、本発明はこれに限らず、不等分割で設定することもできる。その場合も、伝送信号のコーディング方法や信号のフォーマット、統計的な性質に応じた好適な分割幅を適宜選択すればよいが、一般的には下位ビットになるに従って、パルス間隔が大きく（すなわち、間引き率が大きく）なるようにする。
本実施形態の信号合成回路２００は、電圧電流変換部として、第１の実施形態の１／４波長伝送線路トランスを用いた構成を例に挙げたが、第２の実施形態のＬＣ集中定数回路を用いた構成にも適用可能である。
また、本実施形態の信号合成回路２００は、第１および第２の実施形態の各変形例の構成にも適用可能である。
なお、第３および第４の実施形態は、電流Ｉ１，Ｉ２の重み付け方法（第３の実施形態では電源電圧で、第４の実施形態ではパルスの間引き率で重み付けする）が異なるものの、信号合成回路２００の構成自体は同一である。そのため、共通して同じ設計の信号合成回路２００を適用して、第３および第４の実施形態の両方の重み付け方法に対応することができる。この点でも設計や回路の共通利用に寄与するという更なる効果を奏する。
（５）第５の実施形態
本実施形態は、第４の実施形態の変形例であり、スイッチモード増幅器１００−１，１００−２の出力電力を、スイッチモード増幅器１００−１，１００−２の入力信号におけるパルスの間引き率により制御する。
具体的には、図２６に示すように、出力電力に応じて、ＭＳＢ側のスイッチモード増幅器１００−１のみにパルスを入力する領域（出力電力が所定値以下の低出力動作時：図２６の例では（ａ）〜（ｃ））と、ＬＳＢ側のスイッチモード増幅器１００−２にもパルスを入力する領域（出力電力が所定値を超える高出力動作時：図２６の例では（ｄ）〜（ｆ））と、に分けている。
さらに、低出力動作時には、ＭＳＢ側のスイッチモード増幅器１００−１に入力するパルスの間引き率を出力電力に応じて制御する（出力電力が大きいほど、間引き率が小さくなるように制御する）。
また、高出力動作時には、ＭＳＢ側のスイッチモード増幅器１００−１に入力するパルスの間引き率は固定し、ＬＳＢ側のスイッチモード増幅器１００−２に入力するパルスの間引き率を出力電力に応じて制御する（出力電力が大きいほど、間引き率が小さくなるように制御する）。
本実施形態の効果を、図７の構成の場合における合成点Ｘでの２ビット合成の信号波形を例に挙げて説明する。スイッチモード増幅器１００−１，１００−２の出力信号は電圧電流変換されているため、合成点Ｘにおいて、スイッチモード増幅器１００−１，１００−２は、等価的に独立な電流源の並列接続となり、スイッチモード増幅器１００−１，１００−２の出力信号のパルスは互いに独立に足し合わされる。そのため、供給タイミングをずらすことで、各種間引き率に応じて多様な重み付けが可能となり、図２６の入力信号例では、合成点Ｘにて図２６の出力パルス波形が得られる。なお、本実施形態の効果を理解しやすく説明する便宜上、図２６の出力パルス波形には、スイッチモード増幅器１００−１，１００−２から合成点Ｘに至るフィルタ２０１−１，２０１−２にて出力パルスが帯域制限を受けて、パルスに含まれる基本波成分が取り出されたのち合成される様子は示していない。しかし、図２４もしくは図２５に示したパルスと基本波成分の関係から、図２６の出力パルス波形に含まれる２ビット合成後の基本波波形を得ることができる。
したがって、本実施形態においても、第４の実施形態と同様に電流Ｉ１，Ｉ２を重み付けすることができるため、第４の実施形態と同様の効果が得られる。
また、本実施形態においては、２つのスイッチモード増幅器１００−１，１００−２に異なる間引き率のパルスを入力しているため（差異コード入力）、図２７の出力・効率曲線に示すように、２つのスイッチモード増幅器１００−１，１００−２に同一の間引き率のパルスを入力する構成（同一コード入力）と比較して、低出力動作時（バックオフ動作）にも高効率で動作することができるという効果が得られる。
また、本実施形態においては、第３の実施形態と同様にＭＳＢ側の電源電圧を異ならせる構成と組み合わせれば、図２８の出力・効率曲線に示すように、バックオフ動作の効率ピークポイントを、回路などの物理的な修正を要さずに容易に制御することも可能という、さらなる効果が得られる。
また、本実施形態においても、第４の実施形態で述べたような構成への対応（２ビット以外のビットへの対応等）が可能である。
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明の範囲内で当業者が理解し得る様々な変更をすることができる。
例えば、上記実施形態においては、デジタル送信信号が２ビットであると仮定したが、本発明はこれに限らず、多ビットのデジタル送信信号に対応が可能である。
また、上記実施形態においては、電圧電流変換部と帯域制限部を２バンド化に拡張した例について説明したが、本発明はこれに限らず、電圧電流変換部と帯域制限部を構成する素子数を増やすことにより、さらなる複数バンド化への拡張にも対応可能である。また電圧電流変換部として１／４波長伝送線路トランスと集中定数型を組み合わせて信号合成回路を構成することが可能であることも理解できるであろう。
さらには、上記実施形態においては、１／４波長伝送線路トランスや集中定数素子さらにはスイッチモード増幅器は、理想的な特性を備えたものとして多ビット信号を合成する動作や効果について説明している。しかし、現実に用いる素子によってはそれらの寄生成分を補償したり、電圧波形や電流波形の位相をより理想的な信号合成動作に近づけるための線路形状や素子値の変更さらには補償用素子の追加を行うなどの変更も可能であろう。
本出願は、２０１２年９月１４日に出願された日本出願特願２０１２−２０２５９１および２０１３年２月４日に出願された日本出願特願２０１３−０１９５３８を基礎とする優先権を主張し、その開示の全てをここに取り込む。
１００−１，１００−２ スイッチモード増幅器
２００ 信号合成回路
２０１−１，２０１−２ フィルタ
２０２−１，２０２−２ １／４波長伝送線路トランス
２０３ フィルタ
２０４−１ 伝送線路トランス
２０５−１，２０６−１ オープンスタブ
２０７−１，２０８−１ 伝送線路トランス
２０９−１ オープンスタブ
２１０−１ 伝送線路トランス
２１１−１，２１２−１ ショートスタブ
２１３−１，２１４−１ 伝送線路トランス
２１５−１ ショートスタブ
２１６−１，２１６−２ インダクタ
２１７−１，２１７−２ キャパシタ
２１８−１ ＬＣ並列共振回路
２１９−１ ＬＣ直列共振回路
２２０−１ ＬＣ直列共振回路
２２１−１ ＬＣ並列共振回路
３００ 負荷
Ｘ 合成点
４１０ デジタルベースバンド信号生成部
４２０ 変調回路
４２１ ＩＱモジュレータ
４２２ 変換器
４２３ 変調器
４２４ 積算器
４２５ デコーダ

Claims (31)

  1. ベースバンド信号を無線周波数帯の成分を含む多ビットデジタル信号に変調する変調回路と、
    前記変調回路から出力された前記多ビットデジタル信号の各ビットに対応して設けられた複数のスイッチモード増幅器と、
    前記複数のスイッチモード増幅器の出力信号を帯域制限する帯域制限部と、前記スイッチモード増幅器の出力信号を電圧から電流に変換する電圧電流変換部と、を接続して信号合成する信号合成回路と、
    を有する送信機。
  2. 前記電圧電流変換部は、前記各ビットに対応してインピーダンスが異なる、請求項１に記載の送信機。
  3. 前記スイッチモード増幅器の電源電圧は、前記各ビットに対応して電圧値が異なる、請求項１に記載の送信機。
  4. 前記スイッチモード増幅器の入力信号におけるパルスは、前記各ビットに対応して間引き率が異なる、請求項１に記載の送信機。
  5. 前記スイッチモード増幅器の出力電力を、前記スイッチモード増幅器の入力信号におけるパルスの間引き率により制御し、
    前記出力電力が所定値以下の場合は、前記スイッチモード増幅器の一部のみに当該パルスを入力し、当該一部のスイッチモード増幅器への当該パルスは出力電力に応じて間引き率を制御し、
    前記出力電力が所定値を超える場合には、前記スイッチモード増幅器の一部は当該パルスの間引き率を固定し、その他のスイッチモード増幅器への当該パルスは出力電力に応じて間引き率を制御する、請求項１に記載の送信機。
  6. 前記帯域制限部および前記電圧電流変換部は、
    前記複数のスイッチモード増幅器と合成点との間の複数の第１信号経路の各々に設けられており、
    前記帯域制限部は、
    前記電圧電流変換部の前段に設けられており、
    ＬＣ直列共振回路から構成される、請求項１から５のいずれか１項に記載の送信機。
  7. 前記帯域制限部および前記電圧電流変換部は、
    前記複数のスイッチモード増幅器と合成点との間の複数の第１信号経路の各々に設けられており、
    前記帯域制限部は、
    前記電圧電流変換部の後段に設けられており、
    ＬＣ並列共振回路から構成される、請求項１から５のいずれか１項に記載の送信機。
  8. 前記帯域制限部および前記電圧電流変換部は、
    前記複数のスイッチモード増幅器と合成点との間の複数の第１信号経路の各々に設けられており、
    前記帯域制限部は、
    前記電圧電流変換部の後段に設けられており、
    前記第１信号経路に直列に接続されたＬＣ直列共振回路と、
    前記ＬＣ直列共振回路の前段で、前記第１信号経路に並列に接続されたＬＣ並列共振回路およびキャパシタと、から構成される、請求項１から５のいずれか１項に記載の送信機。
  9. 前記電圧電流変換部は、
    前記複数のスイッチモード増幅器と合成点との間の複数の第１信号経路の各々に設けられており、
    前記帯域制限部は、
    前記合成点と負荷との間の第２信号経路に設けられており、
    前記帯域制限部は、
    ＬＣ並列共振回路から構成される、請求項１から５のいずれか１項に記載の送信機。
  10. 前記電圧電流変換部は、前記第１信号経路に直列に接続された１／４波長伝送線路トランスから構成される、請求項６から９のいずれか１項に記載の送信機。
  11. 前記電圧電流変換部は、
    前記第１信号経路に直列に接続されたインダクタと、
    前記インダクタの後段で前記第１信号経路に並列に接続されたキャパシタと、から構成される、請求項６から９のいずれか１項に記載の送信機。
  12. 前記電圧電流変換部は、
    前記第１信号経路に直列に接続されたキャパシタと、
    前記キャパシタの後段で前記第１信号経路に並列に接続されたインダクタと、から構成される、請求項６から９のいずれか１項に記載の送信機。
  13. 前記帯域制限部および前記電圧電流変換部は、
    前記複数のスイッチモード増幅器と合成点との間の複数の第１信号経路の各々に設けられており、
    前記帯域制限部は、
    前記電圧電流変換部の前段に設けられており、
    ２つのＬＣ直列共振回路が並列に接続された回路から構成される、請求項１から５のいずれか１項に記載の送信機。
  14. 前記帯域制限部および前記電圧電流変換部は、
    前記複数のスイッチモード増幅器と合成点との間の複数の第１信号経路の各々に設けられており、
    前記帯域制限部は、
    前記電圧電流変換部の後段に設けられており、
    ２つのＬＣ並列共振回路が直列に接続された回路から構成される、請求項１から５のいずれか１項に記載の送信機。
  15. 前記電圧電流変換部は、
    前記複数のスイッチモード増幅器と合成点との間の複数の第１信号経路の各々に設けられており、
    前記帯域制限部は、
    前記合成点と負荷との間の第２信号経路に設けられており、
    前記帯域制限部は、
    ２つのＬＣ並列共振回路が直列に接続された回路から構成される、請求項１から５のいずれか１項に記載の送信機。
  16. 前記電圧電流変換部は、
    前記第１信号経路に直列に接続された伝送線路と、
    前記伝送線路の両端で前記第１信号経路に並列に接続された２つのオープンスタブと、から構成され、
    異なる周波数で電圧電流変換を行うように定数が設定される、請求項１３から１５のいずれか１項に記載の送信機。
  17. 前記電圧電流変換部は、
    前記第１信号経路に直列に接続された２つの伝送線路と、
    前記２つの伝送線路の間で前記第１信号経路に並列に接続されたオープンスタブと、から構成され、
    異なる周波数で電圧電流変換を行うように定数が設定される、請求項１３から１５のいずれか１項に記載の送信機。
  18. 前記電圧電流変換部は、
    前記第１信号経路に直列に接続された伝送線路と、
    前記伝送線路の両端で前記第１信号経路に並列に接続された２つのショートスタブと、から構成され、
    異なる周波数で電圧電流変換を行うように定数が設定される、請求項１３から１５のいずれか１項に記載の送信機。
  19. 前記電圧電流変換部は、
    前記第１信号経路に直列に接続された２つの伝送線路と、
    前記２つの伝送線路の間で前記第１信号経路に並列に接続されたショートスタブと、から構成され、
    異なる周波数で電圧電流変換を行うように定数が設定される、請求項１３から１５のいずれか１項に記載の送信機。
  20. 前記電圧電流変換部は、
    前記第１信号経路に直列に接続されたＬＣ並列共振回路と、
    前記ＬＣ並列共振回路の後段で前記第１信号経路に並列に接続されたＬＣ直列共振回路と、から構成され、
    異なる周波数で電圧電流変換を行うように定数が設定される、請求項１３から１５のいずれか１項に記載の送信機。
  21. 前記電圧電流変換部は、
    前記第１信号経路に直列に接続されたＬＣ直列共振回路と、
    前記ＬＣ直列共振回路の後段で前記第１信号経路に並列に接続されたＬＣ並列共振回路と、から構成され、
    異なる周波数で電圧電流変換を行うように定数が設定される、請求項１３から１５のいずれか１項に記載の送信機。
  22. 多ビットデジタル信号の各ビットに対応して設けられた複数のスイッチモード増幅器の出力信号を帯域制限する帯域制限部と、
    前記スイッチモード増幅器の出力信号を電圧から電流に変換する電圧電流変換部と、を有し、
    前記帯域制限部と前記電圧電流変換部とを接続して信号合成する、
    信号合成回路。
  23. 前記電圧電流変換部は、前記各ビットに対応してインピーダンスが異なる、請求項２２に記載の信号合成回路。
  24. 前記スイッチモード増幅器の電源電圧は、前記各ビットに対応して電圧値が異なる、請求項２２に記載の信号合成回路。
  25. 前記スイッチモード増幅器の入力信号におけるパルスは、前記各ビットに対応して間引き率が異なる、請求項２２に記載の信号合成回路。
  26. 前記スイッチモード増幅器の出力電力を、前記スイッチモード増幅器の入力信号におけるパルスの間引き率により制御し、
    前記出力電力が所定値以下の場合は、前記スイッチモード増幅器の一部のみに当該パルスを入力し、当該一部のスイッチモード増幅器への当該パルスは出力電力に応じて間引き率を制御し、
    前記出力電力が所定値を超える場合には、前記スイッチモード増幅器の一部は当該パルスの間引き率を固定し、その他のスイッチモード増幅器への当該パルスは出力電力に応じて間引き率を制御する、請求項２２に記載の信号合成回路。
  27. 信号合成回路に、
    多ビットデジタル信号の各ビットに対応して設けられた複数のスイッチモード増幅器の出力信号を帯域制限する帯域制限部と、
    前記スイッチモード増幅器の出力信号を電圧から電流に変換する電圧電流変換部と、を設け、
    前記信号合成回路が、前記帯域制限部と前記電圧電流変換部とを接続して信号合成する、
    信号合成方法。
  28. 前記電圧電流変換部は、前記各ビットに対応してインピーダンスが異なる、請求項２７に記載の信号合成方法。
  29. 前記スイッチモード増幅器の電源電圧は、前記各ビットに対応して電圧値が異なる、請求項２７に記載の信号合成方法。
  30. 前記スイッチモード増幅器の入力信号におけるパルスは、前記各ビットに対応して間引き率が異なる、請求項２７に記載の信号合成方法。
  31. 前記スイッチモード増幅器の出力電力を、前記スイッチモード増幅器の入力信号におけるパルスの間引き率により制御し、
    前記出力電力が所定値以下の場合は、前記スイッチモード増幅器の一部のみに当該パルスを入力し、当該一部のスイッチモード増幅器への当該パルスは出力電力に応じて間引き率を制御し、
    前記出力電力が所定値を超える場合には、前記スイッチモード増幅器の一部は当該パルスの間引き率を固定し、その他のスイッチモード増幅器への当該パルスは出力電力に応じて間引き率を制御する、請求項２７に記載の信号合成方法。
JP2014535582A 2012-09-14 2013-09-12 送信機、信号合成回路、信号合成方法 Active JP5900630B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014535582A JP5900630B2 (ja) 2012-09-14 2013-09-12 送信機、信号合成回路、信号合成方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2012202591 2012-09-14
JP2012202591 2012-09-14
JP2013019538 2013-02-04
JP2013019538 2013-02-04
PCT/JP2013/074613 WO2014042205A1 (ja) 2012-09-14 2013-09-12 送信機、信号合成回路、信号合成方法
JP2014535582A JP5900630B2 (ja) 2012-09-14 2013-09-12 送信機、信号合成回路、信号合成方法

Publications (2)

Publication Number Publication Date
JP5900630B2 JP5900630B2 (ja) 2016-04-06
JPWO2014042205A1 true JPWO2014042205A1 (ja) 2016-08-18

Family

ID=50278315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014535582A Active JP5900630B2 (ja) 2012-09-14 2013-09-12 送信機、信号合成回路、信号合成方法

Country Status (5)

Country Link
US (1) US9319255B2 (ja)
EP (1) EP2897288A4 (ja)
JP (1) JP5900630B2 (ja)
CN (1) CN104620500B (ja)
WO (1) WO2014042205A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793862B2 (en) 2014-03-06 2017-10-17 Nec Corporation Transmitter and transmission method
US20170302228A1 (en) * 2014-10-02 2017-10-19 Commscope Technologies Llc Digital-to-rf power converter
WO2016079906A1 (ja) * 2014-11-19 2016-05-26 日本電気株式会社 送信機、信号合成回路および信号合成方法
US9899976B2 (en) * 2016-06-17 2018-02-20 Infineon Technologies Americas Corp. Compact chireix combiner and impedance matching circuit
WO2018004480A1 (en) * 2016-06-30 2018-01-04 Aselsan Elektronik Sanayi Ve Ticaret Anonim Sirketi A class-s rf transmitter for mri scanners
JP6656494B2 (ja) * 2017-12-06 2020-03-04 三菱電機株式会社 信号伝送システム

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685505B2 (ja) 1986-04-17 1994-10-26 横河電機株式会社 不平衡伝送回路
JPH0786812A (ja) 1993-09-14 1995-03-31 Shimada Phys & Chem Ind Co Ltd 電力分配器又は合成器
JP2885660B2 (ja) * 1995-01-31 1999-04-26 日本無線株式会社 振幅変調回路
US5930128A (en) * 1998-04-02 1999-07-27 Ericsson Inc. Power waveform synthesis using bilateral devices
GB2359206B (en) * 2000-02-08 2004-06-23 Wireless Systems Int Ltd Amplifier arrangement
US6472934B1 (en) * 2000-12-29 2002-10-29 Ericsson Inc. Triple class E Doherty amplifier topology for high efficiency signal transmitters
JP2003092515A (ja) 2001-09-17 2003-03-28 Denon Ltd 増幅器
JP3835274B2 (ja) 2001-12-12 2006-10-18 オンキヨー株式会社 スイッチングアンプ
JP3894478B2 (ja) 2002-04-08 2007-03-22 松下電器産業株式会社 送信機用増幅装置
US7053700B2 (en) * 2003-06-02 2006-05-30 Nortel Networks Limited High-efficiency amplifier and method
US6842129B1 (en) 2003-10-22 2005-01-11 Northrop Grumman Corporation Delta-sigma analog-to-digital converter
US7161423B2 (en) * 2004-06-30 2007-01-09 Silicon Laboratories Inc. Parallel power amplifier and associated methods
JP4715994B2 (ja) 2004-08-26 2011-07-06 日本電気株式会社 ドハティ増幅器並列運転回路
US7701286B2 (en) * 2007-05-21 2010-04-20 Hypres, Inc. Multibit digital amplifier for radio-frequency transmission
JP2010041271A (ja) 2008-08-04 2010-02-18 Flying Mole Corp 電力増幅器並列システム
JP5490429B2 (ja) 2009-03-11 2014-05-14 三菱鉛筆株式会社 スピーカユニット
US7948312B2 (en) * 2009-05-13 2011-05-24 Qualcomm, Incorporated Multi-bit class-D power amplifier system
JP5347885B2 (ja) * 2009-10-01 2013-11-20 日本電気株式会社 無線通信装置および無線通信方法
JP5423317B2 (ja) 2009-10-26 2014-02-19 日本電気株式会社 増幅器、送信器および増幅方法
WO2011070952A1 (ja) * 2009-12-08 2011-06-16 日本電気株式会社 送信装置
WO2011078120A1 (ja) 2009-12-21 2011-06-30 日本電気株式会社 Ｒｆ信号生成回路及び無線送信機
US8013771B2 (en) * 2010-01-15 2011-09-06 Panasonic Corporation Method and apparatus for bandpass digital-to-analog conversion
JP5725027B2 (ja) 2010-08-03 2015-05-27 日本電気株式会社 送信装置及びその制御方法

Also Published As

Publication number Publication date
EP2897288A1 (en) 2015-07-22
CN104620500A (zh) 2015-05-13
US20150222461A1 (en) 2015-08-06
JP5900630B2 (ja) 2016-04-06
US9319255B2 (en) 2016-04-19
WO2014042205A1 (ja) 2014-03-20
EP2897288A4 (en) 2016-05-11
CN104620500B (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
JP5900630B2 (ja) 送信機、信号合成回路、信号合成方法
US9520906B2 (en) Switched capacitor transmitter circuits and methods
US8988147B2 (en) Multi-way Doherty amplifier
US10432147B2 (en) Inverted three-stage Doherty amplifier
US7151407B2 (en) Switched-mode power amplifier using lumped element impedance inverter for parallel combining
JP6171935B2 (ja) 電力増幅装置
US20070052475A1 (en) Method and apparatus for combining multiple signals for high efficiency applications
CN105375883B (zh) 具有可调阻抗终端电路的多尔蒂功率放大器组合器
EP3461000B1 (en) Doherty amplifier
JP6677808B2 (ja) 分散型電力増幅器
US11159126B2 (en) Sub-harmonic switching power amplifier
CA2648289A1 (en) Output networks in combination with linc technique
JP6620757B2 (ja) 送信機、信号合成回路および信号合成方法
JP2018085635A (ja) 電力増幅器
Walling The switched-capacitor power amplifier: A key enabler for future communications systems
JP6558360B2 (ja) 送信機、送信方法
JP2011030069A (ja) 高周波増幅器
JP6308920B2 (ja) 広帯域増幅器
WO2010071248A1 (en) Enhanced chireix combiner
JP6211325B2 (ja) 直交変調器
US11949386B2 (en) Distributed conversion of digital data to radio frequency
Zhu Digitally Enhanced Switched-Mode RF Transmitters for Efficiency, Bandwidth and Fidelity

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160222

R150 Certificate of patent or registration of utility model

Ref document number: 5900630

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150