JP6558360B2 - 送信機、送信方法 - Google Patents
送信機、送信方法 Download PDFInfo
- Publication number
- JP6558360B2 JP6558360B2 JP2016506075A JP2016506075A JP6558360B2 JP 6558360 B2 JP6558360 B2 JP 6558360B2 JP 2016506075 A JP2016506075 A JP 2016506075A JP 2016506075 A JP2016506075 A JP 2016506075A JP 6558360 B2 JP6558360 B2 JP 6558360B2
- Authority
- JP
- Japan
- Prior art keywords
- switch mode
- amplifier
- mode amplifier
- output power
- predetermined value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims description 46
- 238000000034 method Methods 0.000 title claims description 28
- 230000015572 biosynthetic process Effects 0.000 claims description 52
- 238000003786 synthesis reaction Methods 0.000 claims description 52
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 description 12
- 239000010754 BS 2869 Class F Substances 0.000 description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 230000003321 amplification Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000002194 synthesizing effect Effects 0.000 description 4
- 241001125929 Trisopterus luscus Species 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/171—A filter circuit coupled to the output of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Description
スイッチモード増幅器は、入力信号としてパルス波形信号を想定し、そのパルス波形を維持したまま電力増幅する。スイッチモード増幅器で増幅された信号は、所望の無線信号の帯域以外の周波数成分が除去された後、デジタル送信機から出力される。
また、AB級増幅器やC級増幅器などのアナログ増幅器により構成したドハティ増幅器が高効率化を実現し得る手段として良く知られている。ドハティ増幅器は、低電力領域から動作するキャリアアンプと、キャリアアンプが飽和領域に達した段階で動作を開始するピークアンプと、で構成される。一般に、キャリアアンプはAB級バイアスに、ピークアンプはC級バイアスに設定され、一定の振幅以上の信号入力が無い状態では、ピークアンプはオフ状態となる。
また、より広い電力レンジで高効率を維持するため、特許文献1に記載されているような、動作開始点が互いに異なる複数のピークアンプを備えたドハティ増幅器がよく用いられている。特許文献1に記載のドハティ増幅器は、1個のキャリアアンプと(N−1)個のピークアンプとで構成されている。特許文献1の図2には、N=4の例が示されている。このドハティ増幅器では、複数のピークアンプの各々が、入力振幅の増大に伴って、順次動作を開始するように、複数のピークアンプの各々は互いに異なるバイアスに設定される。
また、特許文献2には、D級増幅器と同様に、理想的には100%の高効率動作をする複数のF級増幅器を1/4波長線路にて接続し、複数のF級増幅器の出力信号を合成した増幅器が提案されている(特許文献2の図1)。この増幅器では、複数のF級増幅器の出力信号を合成することにより、線形増幅器を実現し高効率化を図ることを意図している。
また、特許文献1に記載のドハティ増幅器では、AB級増幅器やC級増幅器などのアナログ増幅器を用いるため、最大の理想効率上限が、ほぼB級増幅器の効率上限である78.5%に制約される。そのため、効率をさらに改善する必要があるという課題がある。
また、特許文献1に記載のドハティ増幅器では、A級増幅器やB級増幅器などのアナログ増幅器を用いるため、高効率化のための整合回路の具備およびその整合回路の調整が必須であり、整合回路素子の設計および調整に手数を要してしまう。さらに、増幅器を構成する増幅素子に用いるトランジスタの特性バラつき(例えば、閾値のバラつき)の影響を受けてピークアンプの動作開始点が変動することもある。このように、増幅素子の特性バラつきの影響を受けて増幅器の特性の劣化を招いてしまうおそれがある。
また、特許文献2に記載のF級増幅器の構成では、各増幅素子に接続される1/4波長線路によって、基本波の高次高調波に対するF級のインピーダンス条件を実現している。このうち、オフ状態の増幅素子に接続される1/4波長線路は、合成点にて1/4波長オープンスタブとして機能する。そのため、所望の基本波の整合条件を実現することは困難である。
このように、特許文献2に記載のF級増幅器の構成では、増幅素子の出力端面に整合回路を新たに設けるなどの方法で、高次高調波に対しては、F級のインピーダンス条件を保ちつつ、基本波周波数に対しては、線路を短絡状態にする必要があるという課題がある。また、高効率化のための整合回路の具備およびその整合回路の調整が必須であり、整合回路素子の設計および調整に手数を要してしまうという課題がある。
ベースバンド信号を無線周波数帯の成分を含む多ビットデジタル信号に変調する変調回路と、
前記変調回路から出力された前記多ビットデジタル信号の各ビットに対応して設けられた複数のスイッチモード増幅器と、
前記複数のスイッチモード増幅器の出力信号を帯域制限する帯域制限部と、前記複数のスイッチモード増幅器の各々の出力信号を電圧から電流に変換する複数の電圧電流変換部と、を接続して信号合成する信号合成回路と、を有し、
前記信号合成をする合成点での出力電力に応じて、パルスを入力するスイッチモード増幅器を選択し、選択したスイッチモード増幅器に入力するパルス数を制御する。
多ビットデジタル信号の各ビットに対応して設けられた複数のスイッチモード増幅器を有する送信機が行う送信方法であって、
前記複数のスイッチモード増幅器の出力信号を帯域制限する帯域制限部と、前記複数のスイッチモード増幅器の各々の出力信号を電圧から電流に変換する複数の電圧電流変換部と、を接続して信号合成し、
前記信号合成をする合成点での出力電力に応じて、パルスを入力するスイッチモード増幅器を選択し、選択したスイッチモード増幅器に入力するパルス数を制御する。
なお、図面は簡略的なものであるから、図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、図面において、同一の要素には、同一の符号を付し、重複する説明は省略する。
また、以下では、便宜上その必要があるときは、本発明を複数のセクションまたは実施の形態に分割して説明するが、それらは、特に明示した場合を除き、お互いに無関係なものではない。すなわち、あるセクションまたは実施の形態は、別のセクションまたは実施の形態の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。
また、以下の実施の形態において、構成要素の数等(個数、数値、量、範囲等を含む)に言及するときは、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その数等に限定されるものではなく、その数等以上でも以下でも良い。
さらに、以下の実施の形態において、構成要素(動作ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含む。このことは、上記数等(個数、数値、量、範囲等を含む)についても同様である。
図1に示すように、本発明の送信機は、デジタルベースバンド(以降、DBB(Digital Base Band)と称す)信号生成部410と、変調回路420と、スイッチモード増幅器(SMPA:Switch-Mode Power Amplifier)100−1,100−2と、信号合成回路200と、負荷(アンテナ)300と、を有している。
DBB信号I,Qは、変調回路420にて無線周波数帯の成分を含む多ビットのデジタル送信信号に変調される。変調回路420は、IQモジュレータ421、変換器422、変調器423、乗算器424、およびデコーダ425から構成される。
また、DBB信号I,Qは、変換器422にも入力され、変換器422にて、√(I2+Q2)の演算が施されて、振幅信号rが生成される。
振幅信号rは、変調器423にて変調される。変調器423の出力信号のビット数は、後段のD級増幅器に入力可能なビット数と等しく設定される。図1では、D級増幅器として、2つのスイッチモード増幅器100−1,100−2が設けられているため、入力可能なビット数は2となる。
変調器423の出力信号は、矩形化されたパルス位相信号θと乗算器424にて乗算されて、所望の無線周波数帯の成分を含む多ビットのデジタル送信信号(図1では、2ビット)が生成される。矩形化されたパルス位相信号θは、ハイを1、ローを0に割り当てられているため、乗算器424の出力信号のビット数は、変調器423の出力信号のビット数と等しい。
乗算器424にて生成されたデジタル送信信号は、デコーダ425を介してスイッチモード増幅器100−1,100−2に入力される。
スイッチモード増幅器100−1は、電源電圧Vd1のD級増幅器であり、デコーダ425からデジタル送信信号のMSB(Most Significant Bit)側の信号が入力され、入力された信号を増幅する。
スイッチモード増幅器100−2は、電源電圧Vd2(Vd1<Vd2)のD級増幅器であり、デコーダ425からデジタル送信信号のLSB(Least Significant Bit)側の信号が入力され、入力された信号を増幅する。
2つのスイッチモード増幅器100−1,100−2の出力信号は、信号合成回路200にて合成され、その合成された信号が負荷(アンテナ)300を介して送信される。
図2−1〜図2−4に示すように、信号合成回路200は、MSB側のスイッチモード増幅器100−1の出力信号と、LSB側のスイッチモード増幅器100−2の出力信号と、を合成点Xにて合成し、負荷300に供給する。
なお、図2−4の信号合成回路200においては、インダクタ216−1とキャパシタ217−1の位置を入れ替えると共に、インダクタ216−2とキャパシタ217−2の位置を入れ替えても良い。
スイッチモード増幅器100−1は、電源電圧Vd1の電源とグランドとの間に直列に2つのスイッチ素子が挿入された構成であり、この2つのスイッチ素子はどちらか一方がON状態となるように制御される。
そのため、スイッチモード増幅器100−1の出力電圧は、電源側のスイッチ素子がON状態でグランド側のスイッチ素子がOFF状態の場合は電源電圧Vd1となり、逆の場合はグランド電位となる。このため、スイッチの状態がどちらの場合においても、高周波的には接地されているのと等価で、スイッチモード増幅器100−1の出力はインピーダンスの低い電圧源とみなすことができる。
フィルタ201−1は、スイッチモード増幅器100−1の出力信号の帯域を制限するもので、基本波周波数近傍の信号のみを通過させ、その他の周波数領域の信号を反射させる。特に、高調波の信号については全反射させる。
フィルタ201−1は、例えば、LCフィルタを使用し、具体的には、図3−1に示すように、インダクタとキャパシタが直列に接続されたLC直列共振回路を使用することが望ましい。
1/4波長伝送線路トランス202−1は、フィルタ201−1の出力信号の電圧を電流I1に変換して出力する。
このように、他のポートとのアイソレーションがとれることで、各々のスイッチモード増幅器100−1,100−2を独立に動作させることが可能となり、以下で述べるようなドハティ増幅動作が可能となる。
ただし、図2−4の信号合成回路200においては、フィルタ201−1,202−1として、図3−1に示すようなLC直列共振回路を使用することが望ましい。また、図2−2および図2−3の信号合成回路200においては、フィルタ201−1,202−1,203として、図3−2に示すようなLC並列共振回路を使用することが望ましい。
(1)第1の実施形態
図4に、本実施形態の送信機におけるドハティ増幅器の構成例と、ドハティ増幅器を構成する各スイッチモード増幅器100−1,100−2へ入力されるデジタル入力信号のパルス波形と、を示す。
なお、図4の構成の前段には、図1のDBB信号生成部410および変調回路420が設けられているものとする(以下の図6−1〜図6−3、図9において同じ)。
また、図4は、図2−1の信号合成回路200の構成を採用しているが、信号合成回路200の構成は、上記で説明した他の構成(図2−2〜図2−4の構成、図2−4のインダクタとキャパシタとを入れ替えた構成)を使用しても良いものとする。
ここで、スイッチモード増幅器100−1を、第1のキャリアスイッチモード増幅器、兼ピークスイッチモード増幅器と定義し、スイッチモード増幅器100−2を、第2のキャリアスイッチモード増幅器と定義する。
ここで、スイッチモード増幅器100−1,100−2へデジタル入力信号として入力される入力コードのうち、パルス幅Tc/2、パルス間隔ΔT=Tc(デジタル入力信号の基本波周波数をf0とすると、Tc=1/f0)の入力コードを飽和コードと定義する。そして、飽和コードを基準として、パルスのパルス間引き率Dを、飽和コードからのパルスの間引き数の比率によって定義する。
具体的には、例えば、図5の6dBバックオフ入力信号は、飽和コードの10個のパルス列から5個のパルス列が間引かれた信号に相当する。そのため、パルス間引き率Dは、D=5個/10個=0.5となる。また、図5において、パルスと共に示した正弦波は、そのパルスに含まれる所望の周波数成分の波形を表している。正弦波の波形に着目すると、その振幅は、パルスの間引き率に応じて変化していることから、間引き率によって重み付けされていることがわかる。
本実施形態は、上記の特徴を備えるため、後述のように、2つのスイッチモード増幅器100−1,100−2で2つのバックオフ効率ピーク点を実現することができる。
これに対して特許文献1に記載のドハティ増幅器では、2つのバックオフ効率ピーク点を実現するには、2つのピークアンプが必要であったため、キャリアアンプと合わせて、最低でも3つのアンプが必要であった。
そのため、本実施形態は、特許文献1に記載のドハティ増幅器と比較して、より少数のスイッチモード増幅器で、2つのバックオフ効率ピーク点を実現することができる。
ここで、1つ目のバックオフ効率ピーク点までの出力電力領域を第1の動作領域、2つ目のバックオフ効率ピーク点までの出力電力領域を第2の動作領域、最後の飽和時効率ピーク点までの出力電力領域を第3の動作領域と呼ぶ。
図6−1〜図6−3に、本実施形態のドハティ増幅器の概略構成と、その等価回路と、を動作領域ごとに示す。この等価回路は、スイッチモード増幅器100−1,100−2から合成点Xに至るまでの各々の構成を等価電流源に変換したものである。また、図6−1は第1の動作領域での構成を、図6−2は第2の動作領域での構成を、図6−3は第3の動作領域での構成を、それぞれ示している。
この時、1/4波長伝送線路トランス202−1の出力端から負荷300側をみたインピーダンスRload1は、Rload1=RZであり、負荷300のインピーダンスと等価である。スイッチモード増幅器100−1の出力端から負荷300側をみたインピーダンスZload1は、1/4波長伝送線路トランス202−1(特性インピーダンスZ0とする)によりインピーダンス変換され、次のようになる。
この時、1/4波長伝送線路トランス202−2の出力端から負荷300側をみたインピーダンスRload2は、Rload2=RZであり、負荷300のインピーダンスと等価である。スイッチモード増幅器100−2の出力端から負荷300側をみたインピーダンスZload2は、1/4波長伝送線路トランス202−2(特性インピーダンスZ0とする)によりインピーダンス変換され、次のようになる。
この時、1/4波長伝送線路トランス202−1,202−2の出力端から負荷300側をみたインピーダンスRload1,Rload2は、それぞれ次のようになる。
また、Vd2=2Vd1とすると、i2max=2i1maxより、i1→i1maxの時、Zload1,Zload2は、それぞれ次のようになる。
図7に示すように、以上のバックオフコードの入力方法により、2つのスイッチモード増幅器100−1,100−2からなるドハティ増幅器の構成にて、2つのバックオフ効率ピーク点を持たせることができる。
なお、本実施形態においては、Vd2=2Vd1としたが、Vd1とVd2との電源電圧比を変更することで、2つのバックオフ効率ピーク点は調整できる。
図8−1に、元信号から、スイッチモード増幅器101−1へ入力するデジタル入力信号を生成する例を示し、図8−2に、元信号から、スイッチモード増幅器101−2へ入力するデジタル入力信号を生成する例を示す。
具体的には、元信号Vin(t)の振幅は、ドハティ増幅器の出力電力に対応する、次のような3領域に区分される。また、3領域の各々には、対応する数式が設定されている。
そのため、元信号Vin(t)の振幅が3領域のどれに相当するかに応じて決められる数式を用いて、元信号Vin(t)を、Vin_CA1(t),Vin_CA2(t)に変換する。ここで、Vin_CA1(t),Vin_CA2(t)は、それぞれスイッチモード増幅器101−1,101−2のデジタル入力信号となる信号である。
そのため、出力電力に応じて、スイッチモード増幅器100−1を第1のキャリアスイッチモード増幅器またはピークスイッチモード増幅器として用いることや、スイッチモード増幅器100−2を第2のキャリアスイッチモード増幅器として用いることができる。
より具体的には、次のような動作が可能である。低出力電力時には、低い電源電圧Vd1のスイッチモード増幅器100−1のみを第1のキャリアスイッチモード増幅器として動作させる。また、スイッチモード増幅器100−1が飽和状態に達した出力電力以上では、スイッチモード増幅器100−1の動作をオフとし、高い電源電圧Vd2のスイッチモード増幅器100−2のみを第2のキャリアスイッチモード増幅器として動作させる。また、スイッチモード増幅器100−2が飽和状態に達した出力電力以上では、スイッチモード増幅器100−2を飽和状態で動作させ、スイッチモード増幅器100−1を再稼働し、ピークスイッチモード増幅器として動作させる。
このようにして、2つのスイッチモード増幅器100−1,100−2で2つのバックオフ効率ピーク点を実現することができるため、少数のスイッチモード増幅器でドハティ増幅器を構成でき、増幅素子数が増大することを回避できるという効果が得られる。
また、スイッチモード増幅器100−1,100−2をD級増幅器で構成するため、低電力動作時でも高効率を保ち、広い電力レンジで高効率動作を実現することができるという効果が得られる。また、増幅素子の特性バラつきの影響を受けにくいという効果が得られる。さらに、整合回路を不要もしくは簡略化できるという効果が得られる。
図9に、本実施形態の送信機におけるドハティ増幅器の構成例を示す。
図9に示すように、本実施形態の送信機は、図4の第1の実施形態と比較して、スイッチモード増幅器100−3、フィルタ201−3、および1/4波長伝送線路トランス202−3を追加している。
本実施形態の送信機は、電源電圧が互いに異なる3つのスイッチモード増幅器(電源電圧Vd1のスイッチモード増幅器100−1と電源電圧Vd2のスイッチモード増幅器100−2と電源電圧Vd3のスイッチモード増幅器100−3。Vd1<Vd2<Vd3)の出力信号を合成点Xにて合成し、負荷300に供給する。
なお、図9は、図2−1の信号合成回路200の構成を採用しているが、信号合成回路200の構成は、上記で説明した他の構成(図2−2〜図2−4の構成、図2−4のインダクタとキャパシタとを入れ替えた構成)を使用しても良いものとする。
本実施形態は、第1の実施の形態と異なり、3つのスイッチモード増幅器100−1,100−2,100−3を有するため、各電源電圧の大小関係に応じて、実現可能なバックオフ効率ピーク点の数が異なる。
本実施形態においては、各スイッチモード増幅器100−1,100−2,100−3の電源電圧Vd1,Vd2,Vd3の大小関係が、次の条件を満たすとする。
これに対して特許文献1に記載のドハティ増幅器では、5つのバックオフ効率ピーク点を実現するには、5つのピークアンプが必要であったため、キャリアアンプと合わせて、最低でも6つのアンプが必要であった。
そのため、本実施形態は、特許文献1に記載のドハティ増幅器と比較して、より少数のスイッチモード増幅器で、5つのバックオフ効率ピーク点を実現することができる。
ここで、1つ目のバックオフ効率ピーク点までの出力電力領域を第1の動作領域、2つ目のバックオフ効率ピーク点までの出力電力領域を第2の動作領域、3つ目のバックオフ効率ピーク点までの出力電力領域を第3の動作領域、4つ目のバックオフ効率ピーク点までの出力電力領域を第4の動作領域、5つ目のバックオフ効率ピーク点までの出力電力領域を第5の動作領域、最後の飽和時効率ピーク点までの出力電力領域を第6の動作領域と呼ぶ。
この時、1/4波長伝送線路トランス202−1の出力端から負荷300側をみたインピーダンスRload1は、Rload1=RLであり、負荷300のインピーダンスと等価である。スイッチモード増幅器100−1の出力端から負荷300側をみたインピーダンスZload1は、1/4波長伝送線路トランス202−1(特性インピーダンスZ0とする)によりインピーダンス変換され、次のようになる。
この時、1/4波長伝送線路トランス202−2の出力端から負荷300側をみたインピーダンスRload2は、Rload2=RLであり、負荷300のインピーダンスと等価である。スイッチモード増幅器100−2の出力端から負荷300側をみたインピーダンスZload2は、1/4波長伝送線路トランス202−2(特性インピーダンスZ0とする)によりインピーダンス変換され、次のようになる。
あるいは、スイッチモード増幅器100−2へは、パルス間引き率Dが、D=0(飽和コード)のデジタル入力信号を入力し、スイッチモード増幅器100−1へは、パルス間引き率Dが、0(飽和コード)≦D<1(オフコード)のデジタル入力信号を入力する。一方、スイッチモード増幅器100−3は、パルス間引き率Dが、D=1のオフコード信号を入力するか、あるいは、その他の制御手法によりグランド側へ接地させ、オフ状態とする。すなわち、スイッチモード増幅器100−2を第2のキャリアスイッチモード増幅器、スイッチモード増幅器100−1をピークスイッチモード増幅器として用いる。この制御方法でも、本実施形態の電源電圧設定では同等の効率特性が得られる。
この時、1/4波長伝送線路トランス202−3の出力端から負荷300側をみたインピーダンスRload3は、Rload3=RLであり、負荷300のインピーダンスと等価である。スイッチモード増幅器100−3の出力端から負荷300側をみたインピーダンスZload3は、1/4波長伝送線路トランス202−3(特性インピーダンスZ0とする)によりインピーダンス変換され、次のようになる。
この時、1/4波長伝送線路トランス202−1,202−3の出力端から負荷300側をみたインピーダンスRload1,Rload3は、それぞれ次のようになる。
また、i3max=β・i1maxより、i1→i1maxの時、Zload1,Zload3は、それぞれ次のようになる。
この時、1/4波長伝送線路トランス202−2,202−3の出力端から負荷300側をみたインピーダンスRload2,Rload3は、それぞれ次のようになる。
また、i2max=α・i1max、i3max=β・i1max(β=1+α)より、i1→i1maxの時、Zload2,Zload3は、それぞれ次のようになる。
この時、1/4波長伝送線路トランス202−1,202−2,202−3の出力端から負荷300側をみたインピーダンスRload1,Rload2,Rload3は、それぞれ次のようになる。
また、i2max=α・i1max、i3max=β・i1max(β=1+α)より、i1→i1maxの時、Zload1,Zload2,Zload3は、それぞれ次のようになる。
図10に示すように、以上のバックオフコードの入力方法により、3つのスイッチモード増幅器100−1,100−2,100−3からなるドハティ増幅器の構成にて、5つのバックオフ効率ピーク点を持たせることができる。
本実施形態のその他の効果は第1の実施形態と同様である。
一般に、電源電圧が互いに異なるM系統(もしくは、M個)のスイッチモード増幅器(電源電圧Vd1,Vd2,Vd3,・・・,Vdmのスイッチモード増幅器。Vd1<Vd2<Vd3<・・・<Vdm)の出力信号を合成点Xにて合成し、負荷300に供給する場合、最大(各電源電圧の任意の組み合わせの和が互いに全て異なる場合)で、次のような数のバックオフ効率ピーク点を付与することができる。
また、上記実施形態においては、デジタル送信信号が2ビットや3ビットであると仮定したが、本発明はこれに限らず、多ビットのデジタル送信信号に対応が可能である。
また、上記実施形態においては、電圧電流変換部と帯域制限部を1バンド化に限定した例について説明したが、本発明はこれに限らず、電圧電流変換部と帯域制限部を構成する素子数を増やすことにより、さらなる複数バンド化への拡張にも対応可能である。また、1/4波長伝送線路トランスと集中定数型とを組み合わせた電圧電流変換部で信号合成回路を構成することが可能であることも理解できるであろう。
さらには、上記実施形態においては、1/4波長伝送線路トランスや集中定数素子、スイッチモード増幅器は、理想的な特性を備えるものとして、多ビットデジタル信号を合成する動作や効果について説明した。しかし、現実に用いる素子によっては、それらの寄生成分を補償したり、電圧波形や電流波形の位相をより理想的な信号合成動作に近づけるための線路形状や素子値を変更したり、補償用素子を追加したりすることなども可能であろう。
本出願は、2014年3月6日に出願された日本出願特願2014−43612を基礎とする優先権を主張し、その開示の全てをここに取り込む。
Claims (10)
- ベースバンド信号を無線周波数帯の成分を含む多ビットデジタル信号に変調する変調回路と、
前記変調回路から出力された前記多ビットデジタル信号の各ビットに対応して設けられた複数のスイッチモード増幅器と、
前記複数のスイッチモード増幅器の出力信号を帯域制限する帯域制限部と、前記複数のスイッチモード増幅器の各々の出力信号を電圧から電流に変換する複数の電圧電流変換部と、を接続して信号合成する信号合成回路と、を有し、
前記信号合成をする合成点での出力電力に応じて、パルスを入力するスイッチモード増幅器を選択し、選択したスイッチモード増幅器に入力するパルス数を制御する、送信機。 - 前記パルス数を制御するに際しては、パルスの間引き率を制御する、請求項1に記載の送信機。
- 前記複数のスイッチモード増幅器は、D級増幅器である、請求項2に記載の送信機。
- 前記複数の電圧電流変換部は、インピーダンスが互いに異なる、請求項2または3に記載の送信機。
- 前記複数のスイッチモード増幅器は、電源電圧が互いに異なる、請求項2または3に記載の送信機。
- 前記複数のスイッチモード増幅器は、第1のスイッチモード増幅器と、前記第1のスイッチモード増幅器よりも電源電圧が高い第2のスイッチモード増幅器と、の2つであり、
前記出力電力が第1の所定値以下である場合には、前記第1のスイッチモード増幅器を選択し、前記第1のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御し、
前記出力電力が、前記第1の所定値よりも高く、かつ、前記第1の所定値よりも高い第2の所定値以下である場合には、前記第2のスイッチモード増幅器を選択し、前記第2のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御し、
前記出力電力が、前記第2の所定値よりも高く、かつ、前記第2の所定値よりも高い第3の所定値以下である場合には、前記第1および第2のスイッチモード増幅器を選択し、前記第2のスイッチモード増幅器に入力するパルスの間引き率を固定値に制御すると共に、前記第1のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御する、請求項5に記載の送信機。 - 前記複数のスイッチモード増幅器は、第1のスイッチモード増幅器と、前記第1のスイッチモード増幅器よりも電源電圧が高い第2のスイッチモード増幅器と、前記第2のスイッチモード増幅器よりも電源電圧が高い第3のスイッチモード増幅器と、の3つであり、
前記第1のスイッチモード増幅器の電源電圧と前記第2のスイッチモード増幅器の電源電圧との和が、前記第3のスイッチモード増幅器の電源電圧と等しく、
前記出力電力が第1の所定値以下である場合には、前記第1のスイッチモード増幅器を選択し、前記第1のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御し、
前記出力電力が、前記第1の所定値よりも高く、かつ、前記第1の所定値よりも高い第2の所定値以下である場合には、前記第2のスイッチモード増幅器を選択し、前記第2のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御し、
前記出力電力が、前記第2の所定値よりも高く、かつ、前記第2の所定値よりも高い第3の所定値以下である場合には、前記第3のスイッチモード増幅器を選択し、前記第3のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御するか、あるいは、前記第1および第2のスイッチモード増幅器を選択し、前記第2のスイッチモード増幅器に入力するパルスの間引き率を固定値に制御すると共に、前記第1のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御し、
前記出力電力が、前記第3の所定値よりも高く、かつ、前記第3の所定値よりも高い第4の所定値以下である場合には、前記第1および第3のスイッチモード増幅器を選択し、前記第3のスイッチモード増幅器に入力するパルスの間引き率を固定値に制御すると共に、前記第1のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御し、
前記出力電力が、前記第4の所定値よりも高く、かつ、前記第4の所定値よりも高い第5の所定値以下である場合には、前記第2および第3のスイッチモード増幅器を選択し、前記第3のスイッチモード増幅器に入力するパルスの間引き率を固定値に制御すると共に、前記第2のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御し、
前記出力電力が、前記第5の所定値よりも高く、かつ、前記第5の所定値よりも高い第6の所定値以下である場合には、前記第1、第2および第3のスイッチモード増幅器を選択し、前記第2および第3のスイッチモード増幅器に入力するパルスの間引き率を固定値に制御すると共に、前記第1のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御する、請求項5に記載の送信機。 - 前記変調回路は、ΔΣ変調器を用いて、前記ベースバンド信号を前記多ビットデジタル信号に変調する、請求項2から7のいずれか1項に記載の送信機。
- 前記複数の電圧電流変換部の各々は、
前記スイッチモード増幅器と前記合成点との間の信号経路に直列に接続された1/4波長伝送線路トランスで構成されるか、または、
前記信号経路に直列に接続されたインダクタと前記インダクタの後段で前記信号経路に並列に接続されたキャパシタとで構成されるか、または、
前記信号経路に直列に接続されたキャパシタと前記キャパシタの後段で前記信号経路に並列に接続されたインダクタとで構成される、請求項2から8のいずれか1項に記載の送信機。 - 多ビットデジタル信号の各ビットに対応して設けられた複数のスイッチモード増幅器を有する送信機が行う送信方法であって、
前記複数のスイッチモード増幅器の出力信号を帯域制限する帯域制限部と、前記複数のスイッチモード増幅器の各々の出力信号を電圧から電流に変換する複数の電圧電流変換部と、を接続して信号合成し、
前記信号合成をする合成点での出力電力に応じて、パルスを入力するスイッチモード増幅器を選択し、選択したスイッチモード増幅器に入力するパルス数を制御する、送信方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014043612 | 2014-03-06 | ||
JP2014043612 | 2014-03-06 | ||
PCT/JP2014/078737 WO2015133003A1 (ja) | 2014-03-06 | 2014-10-29 | 送信機、送信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015133003A1 JPWO2015133003A1 (ja) | 2017-04-06 |
JP6558360B2 true JP6558360B2 (ja) | 2019-08-14 |
Family
ID=54054827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016506075A Active JP6558360B2 (ja) | 2014-03-06 | 2014-10-29 | 送信機、送信方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9793862B2 (ja) |
JP (1) | JP6558360B2 (ja) |
WO (1) | WO2015133003A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106571781B (zh) * | 2015-10-08 | 2020-09-25 | 大唐移动通信设备有限公司 | 一种Doherty功率放大电路 |
JP6788562B2 (ja) * | 2017-09-19 | 2020-11-25 | 株式会社東芝 | 受信回路および無線通信装置 |
US10547279B2 (en) | 2017-11-17 | 2020-01-28 | Kabushiki Kaisha Toshiba | Switched amplifier |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6472934B1 (en) * | 2000-12-29 | 2002-10-29 | Ericsson Inc. | Triple class E Doherty amplifier topology for high efficiency signal transmitters |
US6791417B2 (en) | 2002-01-28 | 2004-09-14 | Cree Microwave, Inc. | N-way RF power amplifier circuit with increased back-off capability and power added efficiency using selected phase lengths and output impedances |
US7161423B2 (en) | 2004-06-30 | 2007-01-09 | Silicon Laboratories Inc. | Parallel power amplifier and associated methods |
US9106316B2 (en) * | 2005-10-24 | 2015-08-11 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification |
JP2007235503A (ja) | 2006-03-01 | 2007-09-13 | Hitachi Kokusai Electric Inc | 電力増幅器 |
US8693578B2 (en) | 2009-12-08 | 2014-04-08 | Nec Corporation | Transmission device |
US8013771B2 (en) * | 2010-01-15 | 2011-09-06 | Panasonic Corporation | Method and apparatus for bandpass digital-to-analog conversion |
US8928404B2 (en) * | 2011-05-13 | 2015-01-06 | Intel Corporation | Amplifier performance stabilization through preparatory phase |
EP2897288A4 (en) * | 2012-09-14 | 2016-05-11 | Nec Corp | TRANSMITTER, SIGNAL SYNTHETIZATION SWITCHING AND SIGNAL SYNTHETIZATION METHOD |
US9166536B2 (en) * | 2012-10-30 | 2015-10-20 | Eta Devices, Inc. | Transmitter architecture and related methods |
-
2014
- 2014-10-29 US US15/123,023 patent/US9793862B2/en active Active
- 2014-10-29 WO PCT/JP2014/078737 patent/WO2015133003A1/ja active Application Filing
- 2014-10-29 JP JP2016506075A patent/JP6558360B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2015133003A1 (ja) | 2015-09-11 |
US20170104456A1 (en) | 2017-04-13 |
US9793862B2 (en) | 2017-10-17 |
JPWO2015133003A1 (ja) | 2017-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8988147B2 (en) | Multi-way Doherty amplifier | |
US8971398B2 (en) | System and method for generating a radio frequency pulse-width modulated signal | |
JP5609890B2 (ja) | 送信装置 | |
US20070210771A1 (en) | High efficiency variable voltage supply | |
JP6171935B2 (ja) | 電力増幅装置 | |
US8385468B2 (en) | Asynchronous delta-sigma modulator and a method for the delta-sigma modulation of an input signal | |
JP5472115B2 (ja) | 電力増幅器 | |
JP6612910B2 (ja) | スイッチト増幅器 | |
JP5900630B2 (ja) | 送信機、信号合成回路、信号合成方法 | |
US20140125410A1 (en) | Digital polar and zvs contour based hybrid power amplifier | |
JP2009260658A (ja) | 電力増幅器 | |
JP4248367B2 (ja) | 電力合成形高効率増幅器 | |
JP6558360B2 (ja) | 送信機、送信方法 | |
Walling | The switched-capacitor power amplifier: A key enabler for future communications systems | |
JP6620757B2 (ja) | 送信機、信号合成回路および信号合成方法 | |
Singhal et al. | A power amplifier with minimal efficiency degradation under back-off | |
JP2014033404A (ja) | 増幅装置 | |
JP5440498B2 (ja) | 電力増幅器及びその増幅方法、それを用いた電波送信機 | |
JP2006528457A (ja) | エンベロープ変調リミット・サイクル変調器回路を含む増幅回路 | |
JP2020156024A (ja) | 増幅装置 | |
EP2670101B1 (en) | A method for pulse width modulation of a signal | |
JP6949281B2 (ja) | アウトフェージング増幅器及び通信装置 | |
CN104365018A (zh) | 用于可变电源电压的开关放大器 | |
Reynaert et al. | CMOS RF PA design: using complexity to solve the linearity and efficiency trade-off | |
Nakatani et al. | 0.7–1.8 GHz digital polar transmitter using a watt-class CMOS power amplifier and digital pulse width modulation with spurious signal reduction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190701 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6558360 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |