JP6558360B2 - 送信機、送信方法 - Google Patents

Description

本発明は、無線周波数の多ビットデジタル信号を複数のスイッチモード増幅器で増幅し、複数のスイッチモード増幅器の出力信号を合成して出力する送信機、送信方法に関する。

無線通信システムの基地局は、平均電力とピーク電力との差分が大きな信号を送信する。近年、このような基地局等の送信機に用いられる送信増幅器の高効率化を図る技術として、送信信号を無線周波数のデジタル送信信号に変換して増幅するデジタル送信機が検討されている。また、デジタル送信機に用いる送信増幅器として、例えばＤ級増幅器やＳ級増幅器のようなスイッチモード増幅器が検討されている（非特許文献１，２）。
スイッチモード増幅器は、入力信号としてパルス波形信号を想定し、そのパルス波形を維持したまま電力増幅する。スイッチモード増幅器で増幅された信号は、所望の無線信号の帯域以外の周波数成分が除去された後、デジタル送信機から出力される。
また、ＡＢ級増幅器やＣ級増幅器などのアナログ増幅器により構成したドハティ増幅器が高効率化を実現し得る手段として良く知られている。ドハティ増幅器は、低電力領域から動作するキャリアアンプと、キャリアアンプが飽和領域に達した段階で動作を開始するピークアンプと、で構成される。一般に、キャリアアンプはＡＢ級バイアスに、ピークアンプはＣ級バイアスに設定され、一定の振幅以上の信号入力が無い状態では、ピークアンプはオフ状態となる。
また、より広い電力レンジで高効率を維持するため、特許文献１に記載されているような、動作開始点が互いに異なる複数のピークアンプを備えたドハティ増幅器がよく用いられている。特許文献１に記載のドハティ増幅器は、１個のキャリアアンプと（Ｎ−１）個のピークアンプとで構成されている。特許文献１の図２には、Ｎ＝４の例が示されている。このドハティ増幅器では、複数のピークアンプの各々が、入力振幅の増大に伴って、順次動作を開始するように、複数のピークアンプの各々は互いに異なるバイアスに設定される。
また、特許文献２には、Ｄ級増幅器と同様に、理想的には１００％の高効率動作をする複数のＦ級増幅器を１／４波長線路にて接続し、複数のＦ級増幅器の出力信号を合成した増幅器が提案されている（特許文献２の図１）。この増幅器では、複数のＦ級増幅器の出力信号を合成することにより、線形増幅器を実現し高効率化を図ることを意図している。

特許第４９７４６７３号公報 特開２００７−２３５５０３号公報

Jinseong Jeong, Yuanxun Ethan Wang, "A polar Delta-Sigma Modulation (PDSM) Scheme for High Efficiency Wireless Transmitters", Microwave Symposium, 2007. IEEE/MTT-S International, June 2007, p. 73-76 A. Wentzel et al., "Envelope Delta-Sigma-Modulated Voltage-Mode Class-S PA," Proc. of 42nd European Microwave Conference (EuMC), pp. 120-123, September 2012.

特許文献１に記載のドハティ増幅器では、（Ｎ−１）個のバックオフ点が、効率が極大もしくは最大を迎える効率ピーク点となる。以下、バックオフ点でかつ効率ピーク点となる点をバックオフ効率ピーク点と呼ぶこととする。ここで、バックオフ効率ピーク点は、ピークアンプと１対１で対応するため、（Ｎ−１）個のバックオフ効率ピーク点を実現するには、（Ｎ−１）個のピークアンプが必要となり、増幅素子数が増大してしまうという課題がある。
また、特許文献１に記載のドハティ増幅器では、ＡＢ級増幅器やＣ級増幅器などのアナログ増幅器を用いるため、最大の理想効率上限が、ほぼＢ級増幅器の効率上限である７８．５％に制約される。そのため、効率をさらに改善する必要があるという課題がある。
また、特許文献１に記載のドハティ増幅器では、Ａ級増幅器やＢ級増幅器などのアナログ増幅器を用いるため、高効率化のための整合回路の具備およびその整合回路の調整が必須であり、整合回路素子の設計および調整に手数を要してしまう。さらに、増幅器を構成する増幅素子に用いるトランジスタの特性バラつき（例えば、閾値のバラつき）の影響を受けてピークアンプの動作開始点が変動することもある。このように、増幅素子の特性バラつきの影響を受けて増幅器の特性の劣化を招いてしまうおそれがある。

また、特許文献２に記載のＦ級増幅器の構成では、Ｆ級増幅器を構成する増幅素子のうち非能動状態の増幅素子は、高周波的に接地状態にはならないため、合成点から増幅素子側を見たインピーダンスが充分に高くならない。そのため、増幅素子間のアイソレーションを充分にとることができないため、本発明の信号合成動作（詳細は後述）を実現することは困難である。
また、特許文献２に記載のＦ級増幅器の構成では、各増幅素子に接続される１／４波長線路によって、基本波の高次高調波に対するＦ級のインピーダンス条件を実現している。このうち、オフ状態の増幅素子に接続される１／４波長線路は、合成点にて１／４波長オープンスタブとして機能する。そのため、所望の基本波の整合条件を実現することは困難である。
このように、特許文献２に記載のＦ級増幅器の構成では、増幅素子の出力端面に整合回路を新たに設けるなどの方法で、高次高調波に対しては、Ｆ級のインピーダンス条件を保ちつつ、基本波周波数に対しては、線路を短絡状態にする必要があるという課題がある。また、高効率化のための整合回路の具備およびその整合回路の調整が必須であり、整合回路素子の設計および調整に手数を要してしまうという課題がある。

その一方、非特許文献１，２に記載のスイッチモード増幅器では、スイッチモード増幅器をＥ級増幅器やＦ級増幅器で構成する場合、低電力動作時には、増幅素子の寄生容量に起因するスイッチング損失によって効率が低下してしまうという課題がある。

そこで本発明の目的は、上述した課題のいずれかを解決することができる送信機、送信方法を提供することにある。

本発明の送信機は、
ベースバンド信号を無線周波数帯の成分を含む多ビットデジタル信号に変調する変調回路と、
前記変調回路から出力された前記多ビットデジタル信号の各ビットに対応して設けられた複数のスイッチモード増幅器と、
前記複数のスイッチモード増幅器の出力信号を帯域制限する帯域制限部と、前記複数のスイッチモード増幅器の各々の出力信号を電圧から電流に変換する複数の電圧電流変換部と、を接続して信号合成する信号合成回路と、を有し、
前記信号合成をする合成点での出力電力に応じて、パルスを入力するスイッチモード増幅器を選択し、選択したスイッチモード増幅器に入力するパルス数を制御する。

本発明の送信方法は、
多ビットデジタル信号の各ビットに対応して設けられた複数のスイッチモード増幅器を有する送信機が行う送信方法であって、
前記複数のスイッチモード増幅器の出力信号を帯域制限する帯域制限部と、前記複数のスイッチモード増幅器の各々の出力信号を電圧から電流に変換する複数の電圧電流変換部と、を接続して信号合成し、
前記信号合成をする合成点での出力電力に応じて、パルスを入力するスイッチモード増幅器を選択し、選択したスイッチモード増幅器に入力するパルス数を制御する。

本発明によれば、少数のスイッチモード増幅器でドハティ増幅器を構成でき、増幅素子数が増大することを回避できるという効果が得られる。

本発明の送信機の構成例を示す図である。 本発明のドハティ増幅器に適用される信号合成回路の構成例を示す図である。 本発明のドハティ増幅器に適用される信号合成回路の構成例を示す図である。 本発明のドハティ増幅器に適用される信号合成回路の構成例を示す図である。 本発明のドハティ増幅器に適用される信号合成回路の構成例を示す図である。 本発明のドハティ増幅器に適用される信号合成回路のフィルタの構成例を示す図である。 本発明のドハティ増幅器に適用される信号合成回路のフィルタの構成例を示す図である。 本発明の第１の実施形態のドハティ増幅器の構成例を示す図である。 本発明の第１および第２の実施形態のドハティ増幅器を構成する各スイッチモード増幅器の入力信号におけるパルスのパルス幅とパルス間隔を説明する図である。 本発明の第１の実施形態のドハティ増幅器の第１の動作領域での概略構成およびその等価回路を示す図である。 本発明の第１の実施形態のドハティ増幅器の第２の動作領域での概略構成およびその等価回路を示す図である。 本発明の第１の実施形態のドハティ増幅器の第３の動作領域での概略構成およびその等価回路を示す図である。 本発明の第１の実施形態のドハティ増幅器の出力・効率特性を示す図である。 本発明の第１の実施形態のドハティ増幅器を構成するスイッチモード増幅器の入力信号の信号生成方法の一例を示す図である。 本発明の第１の実施形態のドハティ増幅器を構成するスイッチモード増幅器の入力信号の信号生成方法の一例を示す図である。 本発明の第２の実施形態のドハティ増幅器の構成例を示す図である。 本発明の第２の実施形態のドハティ増幅器の出力・効率特性を示す図である。

以下、本発明を実施するための形態について図面を参照して説明する。
なお、図面は簡略的なものであるから、図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、図面において、同一の要素には、同一の符号を付し、重複する説明は省略する。
また、以下では、便宜上その必要があるときは、本発明を複数のセクションまたは実施の形態に分割して説明するが、それらは、特に明示した場合を除き、お互いに無関係なものではない。すなわち、あるセクションまたは実施の形態は、別のセクションまたは実施の形態の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。
また、以下の実施の形態において、構成要素の数等（個数、数値、量、範囲等を含む）に言及するときは、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その数等に限定されるものではなく、その数等以上でも以下でも良い。
さらに、以下の実施の形態において、構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含む。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。

図１に、本発明の送信機の全体構成例を示す。
図１に示すように、本発明の送信機は、デジタルベースバンド（以降、ＤＢＢ（Digital Base Band）と称す）信号生成部４１０と、変調回路４２０と、スイッチモード増幅器（ＳＭＰＡ：Switch-Mode Power Amplifier）１００−１，１００−２と、信号合成回路２００と、負荷（アンテナ）３００と、を有している。

無線信号は、例えば、Ｗ−ＣＤＭＡ（Wideband Code Division Multiple Access）を例にとると、ＤＢＢ信号生成部４１０において、１０ビット以上の多ビットのＤＢＢ信号Ｉ，Ｑとして生成される。
ＤＢＢ信号Ｉ，Ｑは、変調回路４２０にて無線周波数帯の成分を含む多ビットのデジタル送信信号に変調される。変調回路４２０は、ＩＱモジュレータ４２１、変換器４２２、変調器４２３、乗算器４２４、およびデコーダ４２５から構成される。

ここで、Ｄ級増幅器に入力可能なビット数は、一般的には、ＤＢＢ信号のビット数よりも少ない。ゆえに、ＤＢＢ信号をＤ級増幅器に入力可能な信号にするためには、ビット数を減らす必要がある。一般的に、下位ビットを単純に捨てる方式では、１ビット捨てるあたり、量子化雑音が６ｄＢ増加する。変調器４２３として使用可能なデルタシグマ（ΔΣ）変調器は、所望周波数近傍の帯域の量子化雑音の増加を避けながら、ビット数を減らすことが可能な回路技術である。ただし、変調器４２３は、デルタシグマ変調器以外の他の変調器を使用しても良い。

ＤＢＢ信号Ｉ，Ｑは、ＩＱモジュレータ４２１に入力され、ＩＱモジュレータ４２１にて矩形化されたパルス位相信号θが生成される。
また、ＤＢＢ信号Ｉ，Ｑは、変換器４２２にも入力され、変換器４２２にて、√（Ｉ²＋Ｑ²）の演算が施されて、振幅信号ｒが生成される。
振幅信号ｒは、変調器４２３にて変調される。変調器４２３の出力信号のビット数は、後段のＤ級増幅器に入力可能なビット数と等しく設定される。図１では、Ｄ級増幅器として、２つのスイッチモード増幅器１００−１，１００−２が設けられているため、入力可能なビット数は２となる。
変調器４２３の出力信号は、矩形化されたパルス位相信号θと乗算器４２４にて乗算されて、所望の無線周波数帯の成分を含む多ビットのデジタル送信信号（図１では、２ビット）が生成される。矩形化されたパルス位相信号θは、ハイを１、ローを０に割り当てられているため、乗算器４２４の出力信号のビット数は、変調器４２３の出力信号のビット数と等しい。
乗算器４２４にて生成されたデジタル送信信号は、デコーダ４２５を介してスイッチモード増幅器１００−１，１００−２に入力される。

図１では、２つのスイッチモード増幅器１００−１，１００−２と信号合成回路２００とによってドハティ増幅器を構成している。ここで、スイッチモード増幅器１００−１を、第１のキャリアスイッチモード増幅器、兼ピークスイッチモード増幅器と定義し、スイッチモード増幅器１００−２は、第２のキャリアスイッチモード増幅器と定義する。
スイッチモード増幅器１００−１は、電源電圧Ｖ_d1のＤ級増幅器であり、デコーダ４２５からデジタル送信信号のＭＳＢ（Most Significant Bit）側の信号が入力され、入力された信号を増幅する。
スイッチモード増幅器１００−２は、電源電圧Ｖ_d2（Ｖ_d1＜Ｖ_d2）のＤ級増幅器であり、デコーダ４２５からデジタル送信信号のＬＳＢ（Least Significant Bit）側の信号が入力され、入力された信号を増幅する。
２つのスイッチモード増幅器１００−１，１００−２の出力信号は、信号合成回路２００にて合成され、その合成された信号が負荷（アンテナ）３００を介して送信される。

図２−１〜図２−４に、信号合成回路２００の具体的な構成例を示す。
図２−１〜図２−４に示すように、信号合成回路２００は、ＭＳＢ側のスイッチモード増幅器１００−１の出力信号と、ＬＳＢ側のスイッチモード増幅器１００−２の出力信号と、を合成点Ｘにて合成し、負荷３００に供給する。

図２−１および図２−２の信号合成回路２００は、スイッチモード増幅器１００−１と合成点Ｘとの間の信号経路に、フィルタ２０１−１および１／４波長伝送線路トランス２０２−１を設けている。また、スイッチモード増幅器１００−２と合成点Ｘとの間の信号経路に、フィルタ２０１−２および１／４波長伝送線路トランス２０２−２を設けている。図２−１と図２−２との相違点は、フィルタ２０１−１と１／４波長伝送線路トランス２０２−１の位置を入れ替えると共に、フィルタ２０１−２と１／４波長伝送線路トランス２０２−２の位置を入れ替えた点にある。この構成の場合、１／４波長伝送線路トランス２０２−１，２０２−２がそれぞれ電圧電流変換部を構成している。また、フィルタ２０１−１，２０１−２がそれぞれ帯域制限部を構成している。

図２−３の信号合成回路２００は、図２−１の構成と比較して、フィルタ２０１−１，２０１−２を削除し、その代わりに、合成点Ｘと負荷３００との間の信号経路にフィルタ２０３を設けている。この構成の場合、フィルタ２０３が帯域制限部を構成している。

図２−４の信号合成回路２００は、図２−１の構成と比較して、１／４波長伝送線路トランス２０２−１の代わりに、インダクタ２１６−１およびキャパシタ２１７−１を設け、また、１／４波長伝送線路トランス２０２−２の代わりに、インダクタ２１６−２およびキャパシタ２１７−２を設けている。詳細には、スイッチモード増幅器１００−１と合成点Ｘとの間の信号経路には、信号経路に直列にインダクタ２１６−１が接続され、インダクタ２１６−１の後段で信号経路に並列にキャパシタ２１７−１が接続されている。また、スイッチモード増幅器１００−２と合成点Ｘとの間の信号経路には、信号経路に直列にインダクタ２１６−２が接続され、インダクタ２１６−２の後段で信号経路に並列にキャパシタ２１７−２が接続されている。この構成の場合、インダクタ２１６−１およびキャパシタ２１７−１で電圧電流変換部を構成し、また、インダクタ２１６−２およびキャパシタ２１７−２で電圧電流変換部を構成している。
なお、図２−４の信号合成回路２００においては、インダクタ２１６−１とキャパシタ２１７−１の位置を入れ替えると共に、インダクタ２１６−２とキャパシタ２１７−２の位置を入れ替えても良い。

以下では、代表例として図２−１の信号合成回路２００を用いて、ＭＳＢ側（スイッチモード増幅器１００−１側）の動作について説明する。
スイッチモード増幅器１００−１は、電源電圧Ｖ_d1の電源とグランドとの間に直列に２つのスイッチ素子が挿入された構成であり、この２つのスイッチ素子はどちらか一方がＯＮ状態となるように制御される。
そのため、スイッチモード増幅器１００−１の出力電圧は、電源側のスイッチ素子がＯＮ状態でグランド側のスイッチ素子がＯＦＦ状態の場合は電源電圧Ｖ_d1となり、逆の場合はグランド電位となる。このため、スイッチの状態がどちらの場合においても、高周波的には接地されているのと等価で、スイッチモード増幅器１００−１の出力はインピーダンスの低い電圧源とみなすことができる。
フィルタ２０１−１は、スイッチモード増幅器１００−１の出力信号の帯域を制限するもので、基本波周波数近傍の信号のみを通過させ、その他の周波数領域の信号を反射させる。特に、高調波の信号については全反射させる。
フィルタ２０１−１は、例えば、ＬＣフィルタを使用し、具体的には、図３−１に示すように、インダクタとキャパシタが直列に接続されたＬＣ直列共振回路を使用することが望ましい。
１／４波長伝送線路トランス２０２−１は、フィルタ２０１−１の出力信号の電圧を電流Ｉ１に変換して出力する。

なお、ＬＳＢ側（スイッチモード増幅器１００−２側）でも同様の動作が行われ、１／４波長伝送線路トランス２０２−２からは電流Ｉ２が出力される。

したがって、ＭＳＢ側から出力される電流Ｉ１とＬＳＢ側から出力される電流Ｉ２とを合成点Ｘにて電流合成することで、スイッチモード増幅器１００−１，１００−２の出力信号を合成することができる。

また、合成点Ｘの前段の基本波近傍でのインピーダンスは、スイッチモード増幅器１００−１，１００−２のスイッチ素子のＯＮ／ＯＦＦ時に確定する。また、スイッチモード増幅器１００−１，１００−２の出力は、スイッチ素子の状態によらずに、高周波的にインピーダンスが低い電圧源とみなすことができる。そのため、スイッチモード増幅器１００−１，１００−２の後段に接続される１／４波長伝送線路トランス２０２−１，２０２−２の電圧−電流変換作用により、信号合成回路２００は、電流Ｉ１の電流源と電流Ｉ２の電流源とが合成点Ｘに接続された回路と等価になる。よって、合成点Ｘの各ポートにおいて、他のポートとのアイソレーションを取ることができる。
このように、他のポートとのアイソレーションがとれることで、各々のスイッチモード増幅器１００−１，１００−２を独立に動作させることが可能となり、以下で述べるようなドハティ増幅動作が可能となる。

なお、図２−１〜図２−４の信号合成回路２００においては、フィルタ２０１−１，２０２−１，２０３として、図３−２に示すように、キャパシタとインダクタが並列に接続されたＬＣ並列共振回路を使用することも可能である。
ただし、図２−４の信号合成回路２００においては、フィルタ２０１−１，２０２−１として、図３−１に示すようなＬＣ直列共振回路を使用することが望ましい。また、図２−２および図２−３の信号合成回路２００においては、フィルタ２０１−１，２０２−１，２０３として、図３−２に示すようなＬＣ並列共振回路を使用することが望ましい。

以上の構成を踏まえ、以下、本発明の実施形態の送信機におけるドハティ増幅器について説明する。
（１）第１の実施形態
図４に、本実施形態の送信機におけるドハティ増幅器の構成例と、ドハティ増幅器を構成する各スイッチモード増幅器１００−１，１００−２へ入力されるデジタル入力信号のパルス波形と、を示す。
なお、図４の構成の前段には、図１のＤＢＢ信号生成部４１０および変調回路４２０が設けられているものとする（以下の図６−１〜図６−３、図９において同じ）。
また、図４は、図２−１の信号合成回路２００の構成を採用しているが、信号合成回路２００の構成は、上記で説明した他の構成（図２−２〜図２−４の構成、図２−４のインダクタとキャパシタとを入れ替えた構成）を使用しても良いものとする。

図４に示すように、本実施形態の送信機は、電源電圧が互いに異なる２つのスイッチモード増幅器（電源電圧Ｖ_d1のスイッチモード増幅器１００−１と電源電圧Ｖ_d2のスイッチモード増幅器１０２。Ｖ_d1＜Ｖ_d2）の出力信号を合成点Ｘにて合成し、負荷３００に供給する。
ここで、スイッチモード増幅器１００−１を、第１のキャリアスイッチモード増幅器、兼ピークスイッチモード増幅器と定義し、スイッチモード増幅器１００−２を、第２のキャリアスイッチモード増幅器と定義する。

本実施形態においては、スイッチモード増幅器１００−１，１００−２へ入力されるデジタル入力信号は、図４に示すようなパルス波形のパルス波形信号である。
ここで、スイッチモード増幅器１００−１，１００−２へデジタル入力信号として入力される入力コードのうち、パルス幅Ｔｃ／２、パルス間隔ΔＴ＝Ｔｃ（デジタル入力信号の基本波周波数をｆ０とすると、Ｔｃ＝１／ｆ０）の入力コードを飽和コードと定義する。そして、飽和コードを基準として、パルスのパルス間引き率Ｄを、飽和コードからのパルスの間引き数の比率によって定義する。
具体的には、例えば、図５の６ｄＢバックオフ入力信号は、飽和コードの１０個のパルス列から５個のパルス列が間引かれた信号に相当する。そのため、パルス間引き率Ｄは、Ｄ＝５個/１０個＝０．５となる。また、図５において、パルスと共に示した正弦波は、そのパルスに含まれる所望の周波数成分の波形を表している。正弦波の波形に着目すると、その振幅は、パルスの間引き率に応じて変化していることから、間引き率によって重み付けされていることがわかる。

また、本実施形態においては、スイッチモード増幅器１００−１，１００−２は、理想的には、デジタル入力信号に含まれる所望の周波数成分の振幅値の２乗に出力電力が比例するという関係がある。そこで、最大出力電力を出力する飽和コード入力時（パルス間引き率Ｄ＝０）の出力電力を基準として、バックオフ指標Ｍを次のように定義する。

以下、バックオフ指標Ｍを用いて、パルス間引き率Ｄのデジタル入力信号を、Ｍ ｄＢ−バックオフコードと呼ぶこととする（ただし、Ｄ＝０の場合は飽和コード、Ｄ＝１の場合はオフコードと呼ぶ）。

本実施形態は、ドハティ増幅器の出力電力（すなわち、図４の合成点Ｘでの出力電力）の大きさに対応した、スイッチモード増幅器１００−１，１００−２へのバックオフコードの入力方法に特徴がある。詳細には、スイッチモード増幅器１００−１，１００−２に入力するパルス数、より具体的には、パルスの間引き率を制御することに特徴がある。
本実施形態は、上記の特徴を備えるため、後述のように、２つのスイッチモード増幅器１００−１，１００−２で２つのバックオフ効率ピーク点を実現することができる。
これに対して特許文献１に記載のドハティ増幅器では、２つのバックオフ効率ピーク点を実現するには、２つのピークアンプが必要であったため、キャリアアンプと合わせて、最低でも３つのアンプが必要であった。
そのため、本実施形態は、特許文献１に記載のドハティ増幅器と比較して、より少数のスイッチモード増幅器で、２つのバックオフ効率ピーク点を実現することができる。

以下、本実施形態において、２つのスイッチモード増幅器１００−１，１００−２で２つのバックオフ効率ピーク点を実現するためのバックオフコードの入力方法について説明する。
ここで、１つ目のバックオフ効率ピーク点までの出力電力領域を第１の動作領域、２つ目のバックオフ効率ピーク点までの出力電力領域を第２の動作領域、最後の飽和時効率ピーク点までの出力電力領域を第３の動作領域と呼ぶ。
図６−１〜図６−３に、本実施形態のドハティ増幅器の概略構成と、その等価回路と、を動作領域ごとに示す。この等価回路は、スイッチモード増幅器１００−１，１００−２から合成点Ｘに至るまでの各々の構成を等価電流源に変換したものである。また、図６−１は第１の動作領域での構成を、図６−２は第２の動作領域での構成を、図６−３は第３の動作領域での構成を、それぞれ示している。

第１の動作領域（図６−１）では、スイッチモード増幅器１００−１にのみ、パルス間引き率Ｄが、０（飽和コード）≦Ｄ＜１（オフコード）のデジタル入力信号を入力する。一方、スイッチモード増幅器１００−２は、パルス間引き率Ｄが、Ｄ＝１のオフコード信号を入力するか、あるいは、その他の制御手法によりグランド側へ接地させ、オフ状態とする。すなわち、スイッチモード増幅器１００−１のみ動作させ、スイッチモード増幅器１００−１を第１のキャリアスイッチモード増幅器として用いる。
この時、１／４波長伝送線路トランス２０２−１の出力端から負荷３００側をみたインピーダンスＲ_load1は、Ｒ_load1＝Ｒ_Zであり、負荷３００のインピーダンスと等価である。スイッチモード増幅器１００−１の出力端から負荷３００側をみたインピーダンスＺ_load1は、１／４波長伝送線路トランス２０２−１（特性インピーダンスＺ₀とする）によりインピーダンス変換され、次のようになる。

そのため、最大出力電力Ｐ_out1と、それに対応する負荷３００を流れる電流Ｉ_1maxと、はそれぞれ次のようになる。

第２の動作領域（図６−２）では、スイッチモード増幅器１００−２にのみ、パルス間引き率Ｄが、０（飽和コード）≦Ｄ＜ＤＣ１（ＤＣ１はＰ_out1よりも大きな出力電力が得られるパルス間引き率に設定される）のデジタル入力信号を入力する。一方、スイッチモード増幅器１００−１は、パルス間引き率Ｄが、Ｄ＝１のオフコード信号を入力するか、あるいは、その他の制御手法によりグランド側へ接地させ、オフ状態とする。すなわち、スイッチモード増幅器１００−２のみ動作させ、スイッチモード増幅器１００−２を第２のキャリアスイッチモード増幅器として用いる。
この時、１／４波長伝送線路トランス２０２−２の出力端から負荷３００側をみたインピーダンスＲ_load2は、Ｒ_load2＝Ｒ_Zであり、負荷３００のインピーダンスと等価である。スイッチモード増幅器１００−２の出力端から負荷３００側をみたインピーダンスＺ_load2は、１／４波長伝送線路トランス２０２−２（特性インピーダンスＺ₀とする）によりインピーダンス変換され、次のようになる。

そのため、最大出力電力Ｐ_out2と、それに対応する負荷３００を流れる電流Ｉ_2maxと、はそれぞれ次のようになる。

第３の動作領域（図６−３）では、スイッチモード増幅器１００−２へは、パルス間引き率Ｄが、Ｄ＝０（飽和コード）のデジタル入力信号を入力し、スイッチモード増幅器１００−１へは、パルス間引き率Ｄが、０（飽和コード）≦Ｄ＜１（オフコード）のデジタル入力信号を入力する。すなわち、スイッチモード増幅器１００−２を第２のキャリアスイッチモード増幅器、スイッチモード増幅器１００−１をピークスイッチモード増幅器として用いる。
この時、１／４波長伝送線路トランス２０２−１，２０２−２の出力端から負荷３００側をみたインピーダンスＲ_load1，Ｒ_load2は、それぞれ次のようになる。

そのため、Ｒ_load1，Ｒ_load2が、ピークスイッチモード増幅器となるスイッチモード増幅器１００−１の動作状態に応じて変動する負荷変調が生じる。
また、Ｖ_d2＝２Ｖ_d1とすると、ｉ_2max＝２ｉ_1maxより、ｉ₁→ｉ_1maxの時、Ｚ_load1，Ｚ_load2は、それぞれ次のようになる。

そのため、最大出力電力Ｐ_outは、次のようになる。

よって、Ｐ_out1，Ｐ_out2は、それぞれ次のようになる。

そのため、第１のバックオフ効率ピーク点は、次のようなバックオフ点になる。

また、第２のバックオフ効率ピーク点は、次のようなバックオフ点になる。

図７に、本実施形態の送信機におけるドハティ増幅器の出力電力（すなわち、図４の合成点Ｘでの出力電力）に対する効率を表す出力・効率特性を示す。
図７に示すように、以上のバックオフコードの入力方法により、２つのスイッチモード増幅器１００−１，１００−２からなるドハティ増幅器の構成にて、２つのバックオフ効率ピーク点を持たせることができる。
なお、本実施形態においては、Ｖ_d2＝２Ｖ_d1としたが、Ｖ_d1とＶ_d2との電源電圧比を変更することで、２つのバックオフ効率ピーク点は調整できる。

ここで、本実施形態の動作を達成するための、ＤＢＢ信号生成部４１０における信号生成方法について述べる。
図８−１に、元信号から、スイッチモード増幅器１０１−１へ入力するデジタル入力信号を生成する例を示し、図８−２に、元信号から、スイッチモード増幅器１０１−２へ入力するデジタル入力信号を生成する例を示す。
具体的には、元信号Ｖ_in（ｔ）の振幅は、ドハティ増幅器の出力電力に対応する、次のような３領域に区分される。また、３領域の各々には、対応する数式が設定されている。
そのため、元信号Ｖ_in（ｔ）の振幅が３領域のどれに相当するかに応じて決められる数式を用いて、元信号Ｖ_in（ｔ）を、Ｖ_in__CA1（ｔ），Ｖ_in__CA2（ｔ）に変換する。ここで、Ｖ_in__CA1（ｔ），Ｖ_in__CA2（ｔ）は、それぞれスイッチモード増幅器１０１−１，１０１−２のデジタル入力信号となる信号である。

そして、上記の信号変換を行った変換信号を、変調回路４２０（望ましくは、デルタシグマ変調器を用いた変調回路）にてデジタル入力信号へと変換し、そのデジタル入力信号をスイッチモード増幅器１００−１，１００−２へ入力する。これにより、上記の本実施形態の動作が実現可能となる。

上述したように本実施形態においては、ドハティ増幅器の出力電力（すなわち、図４の合成点Ｘでの出力電力）に応じて、スイッチモード増幅器１００−１，１００−２の中からパルスを入力するスイッチモード増幅器を選択し、選択したスイッチモード増幅器に入力するパルス数、より具体的には、パルスの間引き率を制御する。
そのため、出力電力に応じて、スイッチモード増幅器１００−１を第１のキャリアスイッチモード増幅器またはピークスイッチモード増幅器として用いることや、スイッチモード増幅器１００−２を第２のキャリアスイッチモード増幅器として用いることができる。
より具体的には、次のような動作が可能である。低出力電力時には、低い電源電圧Ｖ_d1のスイッチモード増幅器１００−１のみを第１のキャリアスイッチモード増幅器として動作させる。また、スイッチモード増幅器１００−１が飽和状態に達した出力電力以上では、スイッチモード増幅器１００−１の動作をオフとし、高い電源電圧Ｖ_d2のスイッチモード増幅器１００−２のみを第２のキャリアスイッチモード増幅器として動作させる。また、スイッチモード増幅器１００−２が飽和状態に達した出力電力以上では、スイッチモード増幅器１００−２を飽和状態で動作させ、スイッチモード増幅器１００−１を再稼働し、ピークスイッチモード増幅器として動作させる。
このようにして、２つのスイッチモード増幅器１００−１，１００−２で２つのバックオフ効率ピーク点を実現することができるため、少数のスイッチモード増幅器でドハティ増幅器を構成でき、増幅素子数が増大することを回避できるという効果が得られる。
また、スイッチモード増幅器１００−１，１００−２をＤ級増幅器で構成するため、低電力動作時でも高効率を保ち、広い電力レンジで高効率動作を実現することができるという効果が得られる。また、増幅素子の特性バラつきの影響を受けにくいという効果が得られる。さらに、整合回路を不要もしくは簡略化できるという効果が得られる。

（２）第２の実施形態
図９に、本実施形態の送信機におけるドハティ増幅器の構成例を示す。
図９に示すように、本実施形態の送信機は、図４の第１の実施形態と比較して、スイッチモード増幅器１００−３、フィルタ２０１−３、および１／４波長伝送線路トランス２０２−３を追加している。
本実施形態の送信機は、電源電圧が互いに異なる３つのスイッチモード増幅器（電源電圧Ｖ_d1のスイッチモード増幅器１００−１と電源電圧Ｖ_d2のスイッチモード増幅器１００−２と電源電圧Ｖ_d3のスイッチモード増幅器１００−３。Ｖ_d1＜Ｖ_d2＜Ｖ_d3）の出力信号を合成点Ｘにて合成し、負荷３００に供給する。
なお、図９は、図２−１の信号合成回路２００の構成を採用しているが、信号合成回路２００の構成は、上記で説明した他の構成（図２−２〜図２−４の構成、図２−４のインダクタとキャパシタとを入れ替えた構成）を使用しても良いものとする。

本実施形態は、ドハティ増幅器の出力電力（すなわち、図９の合成点Ｘでの出力電力）の大きさに対応した、スイッチモード増幅器１００−１，１００−２，１００−３へのバックオフコードの入力方法に特徴がある。
本実施形態は、第１の実施の形態と異なり、３つのスイッチモード増幅器１００−１，１００−２，１００−３を有するため、各電源電圧の大小関係に応じて、実現可能なバックオフ効率ピーク点の数が異なる。
本実施形態においては、各スイッチモード増幅器１００−１，１００−２，１００−３の電源電圧Ｖ_d1，Ｖ_d2，Ｖ_d3の大小関係が、次の条件を満たすとする。

本実施形態は、上記の特徴を備えるため、上記の条件下では、後述のように、３つのスイッチモード増幅器１００−１，１００−２，１００−３で５つのバックオフ効率ピーク点を実現することができる。
これに対して特許文献１に記載のドハティ増幅器では、５つのバックオフ効率ピーク点を実現するには、５つのピークアンプが必要であったため、キャリアアンプと合わせて、最低でも６つのアンプが必要であった。
そのため、本実施形態は、特許文献１に記載のドハティ増幅器と比較して、より少数のスイッチモード増幅器で、５つのバックオフ効率ピーク点を実現することができる。

以下、本実施形態において、３つのスイッチモード増幅器１００−１，１００−２，１００−３で５つのバックオフ効率ピーク点を実現するためのバックオフコードの入力方法について説明する。
ここで、１つ目のバックオフ効率ピーク点までの出力電力領域を第１の動作領域、２つ目のバックオフ効率ピーク点までの出力電力領域を第２の動作領域、３つ目のバックオフ効率ピーク点までの出力電力領域を第３の動作領域、４つ目のバックオフ効率ピーク点までの出力電力領域を第４の動作領域、５つ目のバックオフ効率ピーク点までの出力電力領域を第５の動作領域、最後の飽和時効率ピーク点までの出力電力領域を第６の動作領域と呼ぶ。

第１の動作領域では、スイッチモード増幅器１００−１にのみ、パルス間引き率Ｄが、０（飽和コード）≦Ｄ＜１（オフコード）のデジタル入力信号を入力する。一方、スイッチモード増幅器１００−２，１００−３は、パルス間引き率Ｄが、Ｄ＝１のオフコード信号を入力するか、あるいは、その他の制御手法によりグランド側へ接地させ、オフ状態とする。すなわち、スイッチモード増幅器１００−１のみ動作させ、スイッチモード増幅器１００−１を第１のキャリアスイッチモード増幅器として用いる。
この時、１／４波長伝送線路トランス２０２−１の出力端から負荷３００側をみたインピーダンスＲ_load1は、Ｒ_load1＝Ｒ_Lであり、負荷３００のインピーダンスと等価である。スイッチモード増幅器１００−１の出力端から負荷３００側をみたインピーダンスＺ_load1は、１／４波長伝送線路トランス２０２−１（特性インピーダンスＺ₀とする）によりインピーダンス変換され、次のようになる。

そのため、最大出力電力Ｐ_out1は、次のようになる。

第２の動作領域では、スイッチモード増幅器１００−２にのみ、パルス間引き率Ｄが、０（飽和コード）≦Ｄ＜ＤＣ１（ＤＣ１はＰ_out1よりも大きな出力電力が得られるパルス間引き率に設定される）のデジタル入力信号を入力する。一方、スイッチモード増幅器１００−１，１００−３は、パルス間引き率Ｄが、Ｄ＝１のオフコード信号を入力するか、あるいは、その他の制御手法によりグランド側へ接地させ、オフ状態とする。すなわち、スイッチモード増幅器１００−２のみ動作させ、スイッチモード増幅器１００−２を第２のキャリアスイッチモード増幅器として用いる。
この時、１／４波長伝送線路トランス２０２−２の出力端から負荷３００側をみたインピーダンスＲ_load2は、Ｒ_load2＝Ｒ_Lであり、負荷３００のインピーダンスと等価である。スイッチモード増幅器１００−２の出力端から負荷３００側をみたインピーダンスＺ_load2は、１／４波長伝送線路トランス２０２−２（特性インピーダンスＺ₀とする）によりインピーダンス変換され、次のようになる。

そのため、最大出力電力Ｐ_out2は、次のようになる。

第３の動作領域では、スイッチモード増幅器１００−３にのみ、パルス間引き率Ｄが、０（飽和コード）≦Ｄ＜ＤＣ２（ＤＣ２はＰ_out2よりも大きな出力電力が得られるパルス間引き率に設定される）のデジタル入力信号を入力する。一方、スイッチモード増幅器１００−１，１００−２は、パルス間引き率Ｄが、Ｄ＝１のオフコード信号を入力するか、あるいは、その他の制御手法によりグランド側へ接地させ、オフ状態とする。すなわち、スイッチモード増幅器１００−３のみ動作させ、スイッチモード増幅器１００−３を第３のキャリアスイッチモード増幅器として用いる。
あるいは、スイッチモード増幅器１００−２へは、パルス間引き率Ｄが、Ｄ＝０（飽和コード）のデジタル入力信号を入力し、スイッチモード増幅器１００−１へは、パルス間引き率Ｄが、０（飽和コード）≦Ｄ＜１（オフコード）のデジタル入力信号を入力する。一方、スイッチモード増幅器１００−３は、パルス間引き率Ｄが、Ｄ＝１のオフコード信号を入力するか、あるいは、その他の制御手法によりグランド側へ接地させ、オフ状態とする。すなわち、スイッチモード増幅器１００−２を第２のキャリアスイッチモード増幅器、スイッチモード増幅器１００−１をピークスイッチモード増幅器として用いる。この制御方法でも、本実施形態の電源電圧設定では同等の効率特性が得られる。
この時、１／４波長伝送線路トランス２０２−３の出力端から負荷３００側をみたインピーダンスＲ_load3は、Ｒ_load3＝Ｒ_Lであり、負荷３００のインピーダンスと等価である。スイッチモード増幅器１００−３の出力端から負荷３００側をみたインピーダンスＺ_load3は、１／４波長伝送線路トランス２０２−３（特性インピーダンスＺ₀とする）によりインピーダンス変換され、次のようになる。

そのため、最大出力電力Ｐ_out3は、次のようになる。

第４の動作領域では、スイッチモード増幅器１００−３へは、パルス間引き率Ｄが、Ｄ＝０（飽和コード）のデジタル入力信号を入力し、スイッチモード増幅器１００−１へは、パルス間引き率Ｄが、０（飽和コード）≦Ｄ＜１（オフコード）のデジタル入力信号を入力する。一方、スイッチモード増幅器１００−２は、パルス間引き率Ｄが、Ｄ＝１のオフコード信号を入力するか、あるいは、その他の制御手法によりグランド側へ接地させ、オフ状態とする。すなわち、スイッチモード増幅器１００−３を第３のキャリアスイッチモード増幅器、スイッチモード増幅器１００−１をピークスイッチモード増幅器として用いる。
この時、１／４波長伝送線路トランス２０２−１，２０２−３の出力端から負荷３００側をみたインピーダンスＲ_load1,Ｒ_load3は、それぞれ次のようになる。

そのため、Ｒ_load1,Ｒ_load3が、ピークスイッチモード増幅器となるスイッチモード増幅器１００−１の動作状態に応じて変動する負荷変調が生じる。
また、ｉ_3max＝β・ｉ_1maxより、ｉ₁→ｉ_1maxの時、Ｚ_load1，Ｚ_load3は、それぞれ次のようになる。

そのため、最大出力電力Ｐ_out4は、次のようになる。

第５の動作領域では、スイッチモード増幅器１００−３へは、パルス間引き率Ｄが、Ｄ＝０（飽和コード）のデジタル入力信号を入力し、スイッチモード増幅器１００−２へは、パルス間引き率Ｄが、０（飽和コード）≦Ｄ＜ＤＣ４（ＤＣ４はＰ_out4よりも大きな出力電力が得られるパルス間引き率に設定される）のデジタル入力信号を入力する。一方、スイッチモード増幅器１００−１は、パルス間引き率Ｄが、Ｄ＝１のオフコード信号を入力するか、あるいは、その他の制御手法によりグランド側へ接地させ、オフ状態とする。すなわち、スイッチモード増幅器１００−３を第３のキャリアスイッチモード増幅器、スイッチモード増幅器１００−２をピークスイッチモード増幅器として用いる。
この時、１／４波長伝送線路トランス２０２−２，２０２−３の出力端から負荷３００側をみたインピーダンスＲ_load2,Ｒ_load3は、それぞれ次のようになる。

そのため、Ｒ_load2,Ｒ_load3が、ピークスイッチモード増幅器となるスイッチモード増幅器１００−２の動作状態に応じて変動する負荷変調が生じる。
また、ｉ_2max＝α・ｉ_1max、ｉ_3max＝β・ｉ_1max（β＝１＋α）より、ｉ₁→ｉ_1maxの時、Ｚ_load2，Ｚ_load3は、それぞれ次のようになる。

そのため、最大出力電力Ｐ_out5は、次のようになる。

第６の動作領域では、スイッチモード増幅器１００−２，１００−３へは、パルス間引き率Ｄが、Ｄ＝０（飽和コード）のデジタル入力信号を入力し、スイッチモード増幅器１００−１へは、パルス間引き率Ｄが、０（飽和コード）≦Ｄ＜１（オフコード）のデジタル入力信号を入力する。すなわち、スイッチモード増幅器１００−２，１００−３をキャリアスイッチモード増幅器、スイッチモード増幅器１００−１をピークスイッチモード増幅器として用いる。
この時、１／４波長伝送線路トランス２０２−１，２０２−２，２０２−３の出力端から負荷３００側をみたインピーダンスＲ_load1,Ｒ_load2,Ｒ_load3は、それぞれ次のようになる。

そのため、Ｒ_load1,Ｒ_load2,Ｒ_load3が、ピークスイッチモード増幅器となるスイッチモード増幅器１００−１の動作状態に応じて変動する負荷変調が生じる。
また、ｉ_2max＝α・ｉ_1max、ｉ_3max＝β・ｉ_1max（β＝１＋α）より、ｉ₁→ｉ_1maxの時、Ｚ_load1，Ｚ_load2，Ｚ_load3は、それぞれ次のようになる。

そのため、最大出力電力Ｐ_outは、次のようになる。

よって、Ｐ_out1，Ｐ_out2，Ｐ_out3，Ｐ_out4，Ｐ_out5は、それぞれ次のようになる。

ここで、α＝２、β＝３とする。この場合には、第１のバックオフ効率ピーク点は、次のようなバックオフ点になる。

また、第２のバックオフ効率ピーク点は、次のようなバックオフ点になる。

また、第３のバックオフ効率ピーク点は、次のようなバックオフ点になる。

また、第４のバックオフ効率ピーク点は、次のようなバックオフ点になる。

また、第５のバックオフ効率ピーク点は、次のようなバックオフ点になる。

図１０に、本実施形態の送信機におけるドハティ増幅器の出力電力（すなわち、図９の合成点Ｘでの出力電力）に対する効率を表す出力・効率特性を示す。
図１０に示すように、以上のバックオフコードの入力方法により、３つのスイッチモード増幅器１００−１，１００−２，１００−３からなるドハティ増幅器の構成にて、５つのバックオフ効率ピーク点を持たせることができる。
本実施形態のその他の効果は第１の実施形態と同様である。

なお、本実施形態においては、Ｖ_d1＋Ｖ_d2＝Ｖ_d3（β＝１＋α）を満たす特別の場合を想定したため、第３の動作領域にて、２通りの制御方法で同一の効率特性が得られた。しかし、一般に、Ｖ_d1＋Ｖ_d2≠Ｖ_d3（β≠１＋α）の場合には、“Ｖ_d1＋Ｖ_d2”と“Ｖ_d3”にそれぞれ対応するバックオフ効率ピーク点を付加し、最大６つのバックオフ効率ピーク点（飽和時効率ピーク点も含めると最大７つ）を持たせることができる。
一般に、電源電圧が互いに異なるＭ系統（もしくは、Ｍ個）のスイッチモード増幅器（電源電圧Ｖ_d1，Ｖ_d2，Ｖ_d3，・・・，Ｖ_dmのスイッチモード増幅器。Ｖ_d1＜Ｖ_d2＜Ｖ_d3＜・・・＜Ｖ_dm）の出力信号を合成点Ｘにて合成し、負荷３００に供給する場合、最大（各電源電圧の任意の組み合わせの和が互いに全て異なる場合）で、次のような数のバックオフ効率ピーク点を付与することができる。

ここで、

は、Ｍ個の要素からａ個の要素を選択する場合の数（コンビネーション; _MCa＝Ｍ！/｛（Ｍ−ａ）！＊ａ！｝；！は階乗を示す)を表している。

以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明の範囲内で当業者が理解し得る様々な変更をすることができる。以下、本実施形態の変形例を示す。

例えば、上記実施形態においては、電源電圧が互いに異なる複数のスイッチモード増幅器と電圧電流変換比（インピーダンス）が互いに同一の複数の電圧電流変換部とを組み合わせてドハティ増幅器を構成することを想定した。しかし、本発明はこれに限定されない。すなわち、本発明は、電源電圧が互いに同一の複数のスイッチモード増幅器と電圧電流変換比（インピーダンス）が互いに異なる複数の電圧電流変換部とを組み合わせても良い。また、電源電圧が互いに異なる複数のスイッチモード増幅器と電圧電流変換比（インピーダンス）が互いに異なる複数の電圧電流変換部とを組み合わせても良い。または、電源電圧が互いに同一の複数のスイッチモード増幅器と電圧電流変換比（インピーダンス）が互いに同一の複数の電圧電流変換部とを組み合わせても良い。
また、上記実施形態においては、デジタル送信信号が２ビットや３ビットであると仮定したが、本発明はこれに限らず、多ビットのデジタル送信信号に対応が可能である。
また、上記実施形態においては、電圧電流変換部と帯域制限部を１バンド化に限定した例について説明したが、本発明はこれに限らず、電圧電流変換部と帯域制限部を構成する素子数を増やすことにより、さらなる複数バンド化への拡張にも対応可能である。また、１／４波長伝送線路トランスと集中定数型とを組み合わせた電圧電流変換部で信号合成回路を構成することが可能であることも理解できるであろう。
さらには、上記実施形態においては、１／４波長伝送線路トランスや集中定数素子、スイッチモード増幅器は、理想的な特性を備えるものとして、多ビットデジタル信号を合成する動作や効果について説明した。しかし、現実に用いる素子によっては、それらの寄生成分を補償したり、電圧波形や電流波形の位相をより理想的な信号合成動作に近づけるための線路形状や素子値を変更したり、補償用素子を追加したりすることなども可能であろう。
本出願は、２０１４年３月６日に出願された日本出願特願２０１４−４３６１２を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (10)

1. ベースバンド信号を無線周波数帯の成分を含む多ビットデジタル信号に変調する変調回路と、
   前記変調回路から出力された前記多ビットデジタル信号の各ビットに対応して設けられた複数のスイッチモード増幅器と、
   前記複数のスイッチモード増幅器の出力信号を帯域制限する帯域制限部と、前記複数のスイッチモード増幅器の各々の出力信号を電圧から電流に変換する複数の電圧電流変換部と、を接続して信号合成する信号合成回路と、を有し、
   前記信号合成をする合成点での出力電力に応じて、パルスを入力するスイッチモード増幅器を選択し、選択したスイッチモード増幅器に入力するパルス数を制御する、送信機。
2. 前記パルス数を制御するに際しては、パルスの間引き率を制御する、請求項１に記載の送信機。
3. 前記複数のスイッチモード増幅器は、Ｄ級増幅器である、請求項２に記載の送信機。
4. 前記複数の電圧電流変換部は、インピーダンスが互いに異なる、請求項２または３に記載の送信機。
5. 前記複数のスイッチモード増幅器は、電源電圧が互いに異なる、請求項２または３に記載の送信機。
6. 前記複数のスイッチモード増幅器は、第１のスイッチモード増幅器と、前記第１のスイッチモード増幅器よりも電源電圧が高い第２のスイッチモード増幅器と、の２つであり、
   前記出力電力が第１の所定値以下である場合には、前記第１のスイッチモード増幅器を選択し、前記第１のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御し、
   前記出力電力が、前記第１の所定値よりも高く、かつ、前記第１の所定値よりも高い第２の所定値以下である場合には、前記第２のスイッチモード増幅器を選択し、前記第２のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御し、
   前記出力電力が、前記第２の所定値よりも高く、かつ、前記第２の所定値よりも高い第３の所定値以下である場合には、前記第１および第２のスイッチモード増幅器を選択し、前記第２のスイッチモード増幅器に入力するパルスの間引き率を固定値に制御すると共に、前記第１のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御する、請求項５に記載の送信機。
7. 前記複数のスイッチモード増幅器は、第１のスイッチモード増幅器と、前記第１のスイッチモード増幅器よりも電源電圧が高い第２のスイッチモード増幅器と、前記第２のスイッチモード増幅器よりも電源電圧が高い第３のスイッチモード増幅器と、の３つであり、
   前記第１のスイッチモード増幅器の電源電圧と前記第２のスイッチモード増幅器の電源電圧との和が、前記第３のスイッチモード増幅器の電源電圧と等しく、
   前記出力電力が第１の所定値以下である場合には、前記第１のスイッチモード増幅器を選択し、前記第１のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御し、
   前記出力電力が、前記第１の所定値よりも高く、かつ、前記第１の所定値よりも高い第２の所定値以下である場合には、前記第２のスイッチモード増幅器を選択し、前記第２のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御し、
   前記出力電力が、前記第２の所定値よりも高く、かつ、前記第２の所定値よりも高い第３の所定値以下である場合には、前記第３のスイッチモード増幅器を選択し、前記第３のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御するか、あるいは、前記第１および第２のスイッチモード増幅器を選択し、前記第２のスイッチモード増幅器に入力するパルスの間引き率を固定値に制御すると共に、前記第１のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御し、
   前記出力電力が、前記第３の所定値よりも高く、かつ、前記第３の所定値よりも高い第４の所定値以下である場合には、前記第１および第３のスイッチモード増幅器を選択し、前記第３のスイッチモード増幅器に入力するパルスの間引き率を固定値に制御すると共に、前記第１のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御し、
   前記出力電力が、前記第４の所定値よりも高く、かつ、前記第４の所定値よりも高い第５の所定値以下である場合には、前記第２および第３のスイッチモード増幅器を選択し、前記第３のスイッチモード増幅器に入力するパルスの間引き率を固定値に制御すると共に、前記第２のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御し、
   前記出力電力が、前記第５の所定値よりも高く、かつ、前記第５の所定値よりも高い第６の所定値以下である場合には、前記第１、第２および第３のスイッチモード増幅器を選択し、前記第２および第３のスイッチモード増幅器に入力するパルスの間引き率を固定値に制御すると共に、前記第１のスイッチモード増幅器に入力するパルスの間引き率を前記出力電力に応じて制御する、請求項５に記載の送信機。
8. 前記変調回路は、ΔΣ変調器を用いて、前記ベースバンド信号を前記多ビットデジタル信号に変調する、請求項２から７のいずれか１項に記載の送信機。
9. 前記複数の電圧電流変換部の各々は、
   前記スイッチモード増幅器と前記合成点との間の信号経路に直列に接続された１／４波長伝送線路トランスで構成されるか、または、
   前記信号経路に直列に接続されたインダクタと前記インダクタの後段で前記信号経路に並列に接続されたキャパシタとで構成されるか、または、
   前記信号経路に直列に接続されたキャパシタと前記キャパシタの後段で前記信号経路に並列に接続されたインダクタとで構成される、請求項２から８のいずれか１項に記載の送信機。
10. 多ビットデジタル信号の各ビットに対応して設けられた複数のスイッチモード増幅器を有する送信機が行う送信方法であって、
    前記複数のスイッチモード増幅器の出力信号を帯域制限する帯域制限部と、前記複数のスイッチモード増幅器の各々の出力信号を電圧から電流に変換する複数の電圧電流変換部と、を接続して信号合成し、
    前記信号合成をする合成点での出力電力に応じて、パルスを入力するスイッチモード増幅器を選択し、選択したスイッチモード増幅器に入力するパルス数を制御する、送信方法。

Images