WO2011078120A1 - Ｒｆ信号生成回路及び無線送信機 - Google Patents

Ｒｆ信号生成回路及び無線送信機 Download PDF

Info

Publication number
WO2011078120A1
WO2011078120A1 PCT/JP2010/072895 JP2010072895W WO2011078120A1 WO 2011078120 A1 WO2011078120 A1 WO 2011078120A1 JP 2010072895 W JP2010072895 W JP 2010072895W WO 2011078120 A1 WO2011078120 A1 WO 2011078120A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
pulse
phase
amplitude
output
Prior art date
Application number
PCT/JP2010/072895
Other languages
English (en)
French (fr)
Inventor
真一 堀
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2011547538A priority Critical patent/JP5360232B2/ja
Priority to CN201080057929.8A priority patent/CN102668386B/zh
Priority to EP10839350.5A priority patent/EP2518901B1/en
Priority to US13/517,147 priority patent/US9166539B2/en
Publication of WO2011078120A1 publication Critical patent/WO2011078120A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/045—Circuits with power amplifiers with means for improving efficiency

Definitions

  • the present invention relates to a wireless transmitter that wirelessly transmits a digital signal in a communication device such as a mobile phone or a wireless LAN, and more particularly to an RF signal generation circuit that generates an RF pulse signal from the digital signal.
  • a wireless transmitter that wirelessly transmits a digital signal in a communication device such as a mobile phone or a wireless LAN
  • an RF signal generation circuit that generates an RF pulse signal from the digital signal.
  • a transmission unit of a communication device such as a mobile phone or a wireless LAN is required to operate with low power consumption while ensuring the accuracy of a transmission signal regardless of output power.
  • the power consumption of the power amplifier at the final stage of the transmission unit of the communication device occupies 50% or more of the entire communication device, high power efficiency is required.
  • switching amplifiers have attracted attention as power amplifiers that are expected to have high power efficiency.
  • the switching amplifier assumes a pulse waveform signal as an input signal, and amplifies power while maintaining the waveform.
  • the pulse waveform signal amplified by the switching amplifier is sufficiently radiated into the air by the antenna after sufficiently suppressing the frequency components other than the desired frequency component by the filter element.
  • FIG. 19 is a circuit diagram showing a class D amplifier 1 which is a typical example of a switching amplifier.
  • the class D amplifier 1 has a configuration in which two switch elements 3a and 3b are connected in series between a power supply 2 and a ground GND.
  • Complementary pulse signals S1 and S2 are input to the two switch elements 3a and 3b as opening / closing control signals, and only one of the switch elements 3a and 3b is controlled to be in the ON state.
  • the switch element 3a on the power supply 2 side is ON and the switch element 3b on the ground GND side is OFF, a voltage equal to the power supply voltage is output from the class D amplifier 1.
  • the switch element 3a is OFF and the switch element 3b is ON, a voltage equal to the ground potential is output from the class D amplifier 1.
  • the switch elements 3a and 3b can be composed of MOS field effect transistors or bipolar transistors.
  • FIG. 20 is a block diagram showing a configuration of the wireless transmitter 5 using the class D amplifier 1.
  • the wireless transmitter 5 includes an RF signal generation circuit 6, a driver amplifier 7, and a class D amplifier 1.
  • the digital baseband 8 generates a multi-bit radio signal of 10 bits or more.
  • the input signal of the class D amplifier 1 is a pulse waveform signal. Since the pulse waveform signal can transmit only 1 bit per pulse, the output signal of the digital baseband 8 needs to be converted into 1-bit information in advance.
  • sigma delta modulators 9a and 9b are employed in order to maintain good noise characteristics in the vicinity of the desired wave frequency band. With this circuit configuration, the radio transmission signal can be converted into a pulse waveform signal while maintaining good noise characteristics and input to the class D amplifier 1.
  • the switch elements 3a and 3b constituting the class D amplifier 1 ideally have zero inter-terminal impedance in the ON state and infinite inter-terminal impedance in the OFF state.
  • the output terminal voltage of the switch element 3b instantaneously falls from the power supply voltage to the ground potential. Further, when the switch element 3b is turned on, the load and the ground GND are connected, and a current flows through the switch element 3b.
  • the heat loss generated in the switch element 3b is equal to the product of the output terminal voltage and the current flowing through the switch element 3b. Further, when the switch element 3b is in the ON state, the output voltage is the ground potential, that is, zero, so that no heat loss occurs. On the other hand, when the switch element 3b is in the OFF state, no current flows through the switch element 3b, so no heat loss occurs.
  • the heat loss of the switch element 3b occurs only in the process of transition from the ON state to the OFF state or from the OFF state to the ON state.
  • the heat loss that occurs during the transition from the ON state to the OFF state includes the voltage waveform until the output terminal voltage of the switch element 3b falls to the ground potential, and the waveform of the current that flows through the switch element 3b during the transition process. Is equal to the product (ie, IV overlap).
  • the fall time of the output terminal voltage can be regarded as approximately zero, so that the overlapping component of the voltage waveform and the current waveform is also approximately zero, and no heat loss occurs. .
  • the switch element 3a in the class D amplifier 1 is composed of a P-type FET
  • the switch element 3b is composed of an N-type FET.
  • the P-type FET when a voltage sufficiently lower than the threshold is applied to the gate terminal, the drain and the source are short-circuited, while when a voltage sufficiently higher than the threshold is applied to the gate terminal, the drain and the source are opened. It becomes a state.
  • the N-type FET is turned off when a voltage sufficiently lower than the threshold is applied to the gate terminal, and is turned on when a voltage sufficiently higher than the threshold is applied to the gate terminal.
  • FET elements have a drain-source impedance higher than zero in the ON state due to parasitic parameters such as channel resistance and drain-source capacitance, and a capacitive finite impedance exists between the drain and source even in the OFF state.
  • the drain voltage of the N-type FET is the channel resistance and the drain-source capacitance. It falls with dullness according to the RC time constant determined by. When such dullness exists, the IV overlap becomes large, and the heat loss generated in the FET element becomes a finite value.
  • the pulse waveform signal input to the class D amplifier 1 is a clock synchronous pulse signal generated by the sigma delta modulators 9a and 9b.
  • the phase of the radio signal reproduced from the pulse signal is uncorrelated with the clock signals of the sigma delta modulators 9a and 9b.
  • the phase of the drain current of the FET element is equal to the phase of the radio signal, the phase relationship between the drain voltage and the drain current is uncorrelated. This means that the drain current increases at the start point of the fall of the drain voltage. That is, the power consumption of the class D amplifier 1 is increased.
  • An object of the present invention is to provide a small and high power efficiency RF signal generation circuit having good noise characteristics and distortion characteristics. It is another object of the present invention to provide a radio transmitter using this RF signal generation circuit.
  • the present invention is an RF signal generation circuit applied to wireless transmission of a digital signal, and includes an orthogonal modulator that performs orthogonal modulation on the digital signal, and an amplitude that outputs an amplitude signal by detecting the amplitude of the output signal of the orthogonal modulator.
  • a detector a phase detector that detects the phase of the output signal of the quadrature modulator and outputs a phase signal, a pulse phase signal generator that generates a pulse phase signal of a pulse waveform based on the phase signal, and an amplitude signal
  • a sigma delta modulator that performs sigma delta modulation in synchronization with the pulse phase signal
  • a mixer that generates an RF pulse signal by mixing the output signal of the sigma delta modulator and the pulse phase signal.
  • the present invention is an RF signal generation circuit applied to wireless transmission of a digital signal, the amplitude detector for detecting the amplitude of the digital signal and outputting the amplitude signal, and the phase signal by detecting the phase of the digital signal.
  • the present invention relates to a wireless transmitter that wirelessly transmits a digital signal, an amplitude detector that detects the amplitude of the digital signal and outputs the amplitude signal, and a phase detector that detects the phase of the digital signal and outputs the phase signal ,
  • a pulse phase signal generator that generates a pulse phase signal of a pulse waveform based on the phase signal, a sigma delta modulator that synchronizes the amplitude signal with the pulse phase signal, and an output of the sigma delta modulator Mixer that generates RF pulse signal by mixing signal and pulse phase signal, converts positive polarity level of RF pulse signal to preset reference voltage value, and converts negative polarity level of RF pulse signal to ground potential
  • An amplifier is provided.
  • the present invention relates to an RF signal generation method applied to wireless transmission of a digital signal, wherein the digital signal is orthogonally transformed, the amplitude of the orthogonally modulated digital signal is detected, the amplitude signal is output, and the orthogonally modulated Detects the phase of the digital signal, outputs the phase signal, generates a pulse phase signal of a pulse waveform based on the phase signal, performs sigma delta modulation in synchronization with the pulse phase signal, and sigma delta modulated amplitude
  • An RF pulse signal is generated by mixing the signal and the pulse phase signal.
  • the present invention is an RF signal generation method applied to wireless transmission of a digital signal, which detects the amplitude of the digital signal and outputs the amplitude signal, detects the phase of the digital signal and outputs the phase signal, Generates a pulse phase signal with a pulse waveform based on the signal, sigma-delta modulates the amplitude signal in synchronization with the pulse phase signal, and mixes the sigma-delta modulated amplitude signal with the pulse phase signal to generate an RF pulse signal To do.
  • the present invention is a signal processing method applied to wireless transmission of a digital signal, which detects an amplitude of a digital signal and outputs an amplitude signal, detects a phase of the digital signal, outputs a phase signal, and outputs a phase signal.
  • the pulse phase signal of the pulse waveform is generated based on the signal, the amplitude signal is synchronized with the pulse phase signal, the sigma delta modulation is performed, and the sigma delta modulated amplitude signal and the pulse phase signal are mixed to generate the RF pulse signal.
  • the positive polarity level of the RF pulse signal is converted to a preset reference voltage value, and the negative polarity level of the RF pulse signal is converted to a ground potential.
  • the present invention relates to a wireless transmitter that wirelessly transmits a digital signal, an amplitude detector that detects the amplitude of the digital signal and outputs the amplitude signal, and a phase detector that detects the phase of the digital signal and outputs the phase signal
  • a pulse phase signal generator that generates a pulse phase signal having a pulse waveform based on the phase signal, a multi-value output type sigma delta modulator that synchronizes the amplitude signal with the pulse phase signal, and a sigma
  • a mixer that generates an RF pulse signal by mixing the output signal of the delta modulator and the pulse phase signal, and an amplifier that converts the RF pulse signal to a preset reference voltage value according to the output value of the sigma delta modulator It comprises.
  • the duplication of the voltage between terminals and the electric current in the switching operation of the switch element of the class D amplifier applied to a radio transmitter can be reduced, and thus heat loss generated in the switch element is reduced. can do.
  • good noise characteristics and distortion characteristics can be realized in the class D amplifier, and high power efficiency can be realized.
  • FIG. 1 is a circuit diagram illustrating a configuration of an IQ modulator included in an RF signal generation circuit in a wireless transmitter according to Embodiment 1.
  • FIG. 3 is a block diagram illustrating a configuration of an amplitude / phase detector included in the RF signal generation circuit in the wireless transmitter according to the first embodiment.
  • FIG. 3 is a circuit diagram illustrating a configuration of a sigma delta modulator included in an RF signal generation circuit in the wireless transmitter according to the first embodiment.
  • FIG. 1 is a circuit diagram illustrating a configuration of a mixer included in an RF signal generation circuit in a wireless transmitter according to Embodiment 1.
  • FIG. FIG. 3 is a circuit diagram illustrating a configuration of a class D amplifier in the wireless transmitter according to the first embodiment. It is a circuit diagram which shows another structure of a class D amplifier. It is a block diagram which shows the structure of the wireless transmitter which concerns on Example 2 of this invention.
  • 7 is a block diagram illustrating a configuration of an amplitude detector included in an RF signal generation circuit in a wireless transmitter according to Embodiment 2.
  • FIG. 7 is a block diagram illustrating a configuration of a phase detector included in an RF signal generation circuit in a wireless transmitter according to Embodiment 2.
  • FIG. 6 is a circuit diagram illustrating a configuration of a sigma delta modulator included in an RF signal generation circuit in a wireless transmitter according to Embodiment 3.
  • FIG. 13 is a truth table showing the operation of a decoder connected to the subsequent stage of the RF signal generation circuit shown in FIG.
  • FIG. 4 is a block diagram which shows the structure of the wireless transmitter which concerns on Example 4 of this invention.
  • 10 is a circuit diagram illustrating a configuration of a sigma delta modulator included in an RF signal generation circuit in a wireless transmitter according to a fourth embodiment.
  • 14 is two kinds of truth tables applied to the decoder with a switching function in the wireless transmitter according to the fourth embodiment. It is a circuit diagram which shows the structure of the class D amplifier by a prior art. It is a block diagram which shows the structure of the radio transmitter using the class D amplifier by a prior art.
  • FIG. 1 is a block diagram illustrating a configuration of a wireless transmitter 10 according to the first embodiment of the present invention.
  • the wireless transmitter 10 includes an RF signal generation circuit 11, a driver amplifier 12, and a class D amplifier 13.
  • the RF signal generation circuit 11 includes a digital baseband 20, an IQ modulator 21, an amplitude / phase detector 22, a pulse phase signal generator 23, a sigma delta modulator 24, and a mixer 25.
  • the IQ modulator 21 converts the orthogonal radio signal generated in the digital baseband 20 into an RF signal.
  • the amplitude / phase detector 22 extracts and extracts the amplitude signal ⁇ and the phase signal ⁇ included in the RF signal.
  • the amplitude signal ⁇ is supplied to the sigma delta modulator 24, and the phase signal ⁇ is supplied to the pulse phase signal generator 23.
  • the pulse phase signal generator 23 generates a pulse phase signal that is High when the phase signal ⁇ is 0 ° to 180 ° and is Low when the phase signal ⁇ is 180 ° to 360 °.
  • the pulse phase signal is supplied to the clock terminal of the sigma delta modulator 24 and the mixer 25.
  • the rising edge of the pulse phase signal coincides with the point where the phase signal ⁇ is 0 °, and the falling edge coincides with the point where the phase signal ⁇ is 180 °.
  • the sigma delta modulator 24 receives the pulse phase signal as a clock signal, converts the amplitude signal ⁇ into a pulse amplitude signal having a pulse waveform, and supplies the pulse amplitude signal to the mixer 25.
  • the pulse rate of the pulse amplitude signal is not constant and changes in synchronization with the pulse phase signal.
  • the mixer 25 outputs a low level when the pulse amplitude signal is Low, and outputs a level equal to the pulse phase signal when the pulse amplitude signal is High.
  • the class D amplifier 13 is configured by connecting two switch elements 31a and 31b in series between a power supply 30 and a ground GND. The class D amplifier 13 outputs a pulse voltage signal having the same waveform as the pulse waveform input to the switch elements 31a and 31b.
  • the output signal of the mixer 25 and its complementary signal are input to the switch elements 31 a and 31 b of the class D amplifier 13 via the driver amplifier 12.
  • the filter circuit 14 is connected to the subsequent stage of the class D amplifier 13, has a pass band that matches the frequency band of the RF signal, and selects only the RF signal included in the pulse voltage signal output from the class D amplifier 13. Let it pass.
  • a load 15 is connected to the subsequent stage of the filter circuit 14 to regenerate the RF signal.
  • FIG. 2 is a timing chart showing internal signals and output signals of the RF signal generation circuit 11 and output signals of the class D amplifier 13. Specifically, the phase signal ⁇ output from the amplitude / phase detector 22, the pulse phase signal output from the pulse phase signal generator 23, the pulse amplitude signal output from the sigma delta modulator 24, The output signal and the output signal of the class D amplifier 13 are shown.
  • the state transition points coincide with the state transition points of the pulse phase signal. Since the rising edge and the falling edge of the pulse phase signal coincide with 0 ° and 180 ° of the phase signal ⁇ , respectively, the rising edge and the falling edge of the output pulse signal of the RF signal generation circuit 11 are the phase 0 ° of the RF signal and It corresponds to 180 °.
  • the output signal of the class D amplifier 13 is a pulse voltage signal having a pulse waveform equal to that of the input signal.
  • the impedance between the input and output terminals of the filter circuit 14 connected to the output terminal of the class D amplifier 13 is sufficiently smaller than the load 15 for the frequency band occupied by the RF signal, and the load for the other frequency bands. A thing sufficiently larger than 15 is used.
  • the current input from the class D amplifier 13 to the filter circuit 14 is approximately equal to the value obtained by dividing the RF signal component included in the pulse voltage signal at the output terminal of the class D amplifier 13 by the resistance value of the load 15. That is, the waveform of the current input from the class D amplifier 13 to the filter circuit 14 is equal to the waveform of the RF signal. In other words, the phase of the output current of the class D amplifier 13 and the phase of the RF signal coincide.
  • the ON / OFF transition points of the switch elements 31a, 31b constituting the class D amplifier 13 coincide with the state transition point of the output pulse signal of the RF signal generation circuit 11
  • the ON / OFF transitions of the switch elements 31a, 31b The phase of the output current of the class D amplifier 13 at the point is 0 ° or 180 °. That is, the output current instantaneously becomes zero at the ON / OFF transition point of the switch elements 31a and 31b.
  • the output current at the ON / OFF transition point of the switching elements 31a and 31b of the class D amplifier 13 is made zero, and the IV overlap in the switching elements 31a and 31b is minimized. Can be suppressed. That is, compared with Non-Patent Document 1, it is possible to reduce the power consumption of the class D amplifier 13.
  • FIG. 3 is a circuit diagram showing a configuration of the IQ modulator 21 of the RF signal generation circuit 11.
  • the IQ modulator 21 includes an IQ local oscillator 40, mixers 41 a and 41 b, and a combiner 42.
  • the IQ local oscillator 40 generates two sinusoidal voltage signals having a frequency equal to the carrier frequency of the RF signal and having a phase difference of 90 ° from each other.
  • Mixers 41a and 41b each output the product of two input signals.
  • the baseband signal I and the sine wave signal (phase 0 °) generated by the IQ local oscillator 40 are input to the mixer 41a.
  • the mixer 41b has a baseband signal Q and another sine wave signal generated by the IQ local oscillator 40 (that is, a sine wave signal delayed by 90 ° from the sine wave signal input to the mixer 41a). Entered.
  • the mixer 42 outputs the sum of the output signals of the mixers 41a and 41b.
  • the two sine wave signals generated by the IQ local oscillator 40 that is, the voltage signals Vlo_i and Vlo_q are expressed by Expression 1 and Expression 2.
  • Equation 1 ⁇ c is an angular frequency corresponding to the carrier frequency.
  • the baseband signals input to the mixers 41a and 41b are Vbb_i and Vbb_q, respectively, they are expressed by Equation 3 and Equation 4.
  • Equation 3 and Equation 4 B represents amplitude information, and ⁇ represents phase information.
  • ⁇ b is an angular frequency corresponding to the intermediate frequency.
  • the mixers 41a and 41b output the product of Vlo_i and Vbb_i and the product of Vlo_q and Vbb_q, respectively.
  • the output voltage signals of the mixers 41a and 41b are Vmix1 and Vmix2, they are expressed by Equation 5 and Equation 6, respectively.
  • the synthesizer 42 calculates the sum of the output signals of the mixers 41a and 41b, that is, the sum of Vmix1 and Vmix2.
  • the output voltage signal of the synthesizer 42 is Vcomb, it is expressed by Equation 7.
  • the output voltage signal Vcomb of the synthesizer 42 is a signal that is increased by ⁇ c from the angular frequency of the baseband signal, and corresponds to an RF signal.
  • FIG. 4 is a block diagram illustrating a configuration of the amplitude / phase detector 22 of the wireless transmitter 10 according to the first embodiment.
  • the amplitude / phase detector 22 includes an amplitude detector 22a and a phase detector 22b.
  • the amplitude detector 22 a includes a diode 51, a resistor 52, and a capacitor (capacitor) 53.
  • the diode 51 outputs a current proportional to the square of the input voltage. When an RF signal is input to the diode 51, the time average value of the current value output from the diode 51 increases as the amplitude value increases.
  • the resistor 52 and the capacitor 53 connected to the subsequent stage of the diode 51 constitute a filter circuit, and only the DC component included in the output current of the diode 51 is taken out.
  • This DC component is equal to the time average value of the output current of the diode 51. Therefore, the DC component increases as the amplitude value of the RF signal increases.
  • the amplitude value of the RF signal input to the diode 51 and the DC component of the output current of the diode 51 are in a monotonically increasing relationship and in a one-to-one relationship. For this reason, it is possible to extract amplitude information included in the RF signal from the DC component of the output signal of the diode 51.
  • the phase detector 22b includes a comparator 54.
  • the output level of the comparator 54 is High when the input signal is a positive value, and is Low when the input signal is a negative value.
  • the RF signal has a positive value when the phase is 0 ° to 180 °, and has a negative value when the phase is 180 ° to 360 °. Therefore, when an RF signal is input to the comparator 54, a high level is output when the phase is 0 ° to 180 °, and a low level is output when the phase is 180 ° to 360 °.
  • the output waveform of the comparator 54 is ideally a rectangular wave. Actually, since a parasitic resistance / capacitance exists in the output part of the comparator 54, the output waveform of the comparator approaches a sine wave.
  • the pulse phase signal generator 23 connected to the subsequent stage of the phase detector 2b reshapes the phase signal approaching a sine wave into a rectangular wave signal.
  • the pulse phase signal generator 23 can be configured by a comparator, similar to the phase detector 22b. However, in order to avoid the rectangular wave from returning to a sine wave due to parasitic parameters, by connecting a high gain amplifier to the output of the comparator, the slope of the waveform at the time of phase 0 ° and 180 ° is steep, The output waveform of the comparator is close to a rectangular wave.
  • FIG. 5 is a circuit diagram illustrating a configuration of the sigma delta modulator 24 of the wireless transmitter 10 according to the first embodiment.
  • the sigma delta modulator 24 operates at a clock frequency higher than the clock frequency of the input signal, converts multi-bit information contained in the input signal into 1-bit information, and outputs it. Further, the quantization noise generated by the sigma delta modulator 24 has the property that it becomes the highest at the Nyquist frequency and becomes smaller as the frequency becomes lower.
  • the input signal By operating the sigma delta modulator 24 at a clock frequency sufficiently higher than the clock frequency of the input signal, the input signal can be pushed into a frequency region sufficiently lower than the Nyquist frequency. By operating the sigma-delta modulator 24 at such a high clock frequency, the input signal can be made less susceptible to quantization noise.
  • FIG. 6 is a circuit diagram illustrating a configuration of the mixer 25 included in the RF signal generation circuit 11 of the wireless transmitter 10 according to the first embodiment.
  • the mixer 25 is a logic element and can be constituted by one AND element 70.
  • the AND element 70 has two inputs and one output. The output is High only when both inputs are High, and the output is Low when both inputs are Low.
  • the AND element 70 constituting the mixer 25 inputs the output signal of the pulse phase signal generator 23 and the output signal of the sigma delta modulator 24.
  • the AND element 70 outputs the output signal of the pulse phase signal generator 23 as it is.
  • the output level of the sigma delta modulator 24 is low, the output of the AND element 70 is low.
  • FIG. 7 is a circuit diagram illustrating a configuration of the class D amplifier 13 of the wireless transmitter 10 according to the first embodiment, and illustrates a specific configuration of the switch elements 31a and 31b.
  • the class D amplifier 13 is configured by connecting two switch elements 31a and 31b in series.
  • the switches 31a and 31b include a control terminal 80 and signal terminals 81a and 81b, respectively.
  • the signal terminals 81a and 81b are short-circuited and turned on.
  • the signal terminals 81a and 81b are not connected and are turned off. .
  • the switch elements 31a and 31b can be realized by using the MOS transistor 90 or the bipolar transistor 91.
  • the control terminal 80 corresponds to the gate 90a or the base 91a
  • the signal terminal 81a corresponds to the source 90b or the emitter 91b
  • the signal terminal 81b corresponds to the drain 90c or the collector 91c.
  • FIG. 8 is a circuit diagram showing another configuration of the class D amplifier 13.
  • the configuration shown in FIG. 8 can be adopted in addition to the configuration shown in FIG.
  • the class D amplifier 13 includes two switch elements SW1 and SW2 and two current sources CS1 and CS2.
  • the switch elements SW1 and SW2 can be realized using the MOS transistor 90 or the bipolar transistor 91 shown in FIG.
  • the filter circuit 14 opens the input and output for the frequency band component occupied by the RF signal, and shorts the input and output for the component outside the frequency band of the RF signal. Therefore, the voltage signal appearing at both ends of the load 15 is only the RF signal component included in the input pulse signal.
  • the amplitude signal output from the amplitude / phase detector 22 is modulated by the sigma delta modulator 24 in synchronization with the pulse phase signal output from the pulse phase signal generator 23.
  • the overlap of voltage / current between terminals in the switching operation of the switch elements (31a, 31b and SW1, SW2) of the class D amplifier 13 can be reduced, and thus heat loss generated in the switch elements can be reduced. it can.
  • good noise characteristics and distortion characteristics can be realized in the class D amplifier 13, and high power efficiency can be realized.
  • FIG. 9 is a block diagram illustrating a configuration of the wireless transmitter 100 according to the second embodiment of the present invention. 9, the same components as those shown in FIG. 1 are denoted by the same reference numerals, and the description thereof is omitted.
  • the wireless transmitter 100 of the second embodiment replaces the RF signal generation circuit 11 with an RF signal generation circuit 110.
  • the RF signal generation circuit 110 has the same function as that of the RF signal generation circuit 11, but the signal generation process is different.
  • the configuration and operation of the RF signal generation circuit 110 will be described.
  • the RF signal generation circuit 110 includes a digital baseband 20, an amplitude detector 26, a phase detector 27, a pulse phase signal generator 23, a sigma delta modulator 24, and a mixer 25.
  • the digital baseband 20, the pulse phase signal generator 23, the sigma delta modulator 24, and the mixer 25 are the same as the components of the RF signal generation circuit 11.
  • the radio signal (baseband signal) generated in the digital baseband 20 is input to the amplitude detector 26 and the phase detector 27.
  • the amplitude detector 26 calculates the sum of squares of the baseband signal (IQ signal) output from the digital baseband 20 and calculates the amplitude value (ie, amplitude signal) of the RF signal.
  • the phase detector 27 uses the IQ signal of the digital baseband 20 and the amplitude signal of the amplitude detector 26 to generate a phase signal of the RF signal.
  • the amplitude signal and the phase signal output from the amplitude detector 26 and the phase detector 27 are the same as the amplitude signal ⁇ and the phase signal ⁇ output from the amplitude / phase detector 22.
  • the amplitude signal ⁇ and the phase signal ⁇ are converted into an RF pulse signal by the pulse phase signal generator 23, the sigma delta modulator 24, and the mixer 25, and output from the RF signal generation circuit 110, as in the first embodiment. Is done.
  • FIG. 10 is a block diagram illustrating a configuration of the amplitude detector 26 included in the RF signal generation circuit 110 of the wireless transmitter 100.
  • the amplitude detector 26 includes two squarers 120 a and 120 b, one adder 121, and one square root calculator 122.
  • the squarers 120a and 120b calculate squares of input signals (that is, I signal and Q signal).
  • the adder 121 calculates the sum of the output signals of the squarers 120a and 120b (that is, the square of the I signal and the square of the Q signal).
  • the square root calculator 122 calculates the square root of the addition result of the adder 121.
  • the IQ signals have the same amplitude and are in an orthogonal relationship with a phase difference of 90 °.
  • the amplitude value of the IQ signal can be obtained by calculating the square root of the square sum. Further, since the amplitude value of the IQ signal is equal to the amplitude value of the RF signal, the amplitude value of the RF signal can be obtained by inputting the IQ signal to the amplitude detector 26.
  • FIG. 11 is a block diagram showing a configuration of the phase detector 27 included in the RF signal generation circuit 110 of the wireless transmitter 100.
  • the phase detector 27 includes a divider 130 and an IQ modulator 131.
  • the IQ modulator 131 is the same as the IQ modulator 21 shown in FIG.
  • the divider 130 includes an I input terminal (Iin), a Q input terminal (Qin), an r input terminal (rin), an I output terminal (Iout), and a Q output terminal (Qout).
  • the digital baseband signals (ie, IQ signals) shown in Equations 3 and 4 are input to the I input terminal and the Q input terminal of the divider 130, while the amplitude signal (ie, the database signal (IQ) is input to the r input terminal.
  • the output signal of the amplitude detector 26 to which the signal) is input is input.
  • the output signals Vbb_i ⁇ and Vbb_q ⁇ at the I output terminal and the Q output terminal of the divider 130 are expressed by Equation 9 and Equation 10 as sine / cosine wave signals having an amplitude of 1.
  • Vbb_i ⁇ and Vbb_q ⁇ shown in Equations 9 and 10 correspond to those obtained by substituting 1 for B on the right side in Vbb_i and Vbb_q shown in Equations 3 and 4.
  • the IQ modulator 131 outputs the output signal Vcomb ⁇ expressed by Equation 11.
  • Vcomb ⁇ represented by Expression 11 corresponds to the value obtained by substituting 1 for B on the right side of Vcomb represented by Expression 7.
  • the right side of Equation 11 indicates that the amplitude information of the RF signal is deleted and only the phase signal remains. Therefore, the phase detector 27 outputs a phase signal.
  • the class D amplifier 13 used in the wireless transmitter 100 according to the second embodiment can employ the configuration shown in FIG. 8 in addition to the configuration shown in FIG.
  • the amplitude signal output from the amplitude detector 26 is modulated by the sigma delta modulator 24 in synchronization with the pulse phase signal output from the pulse phase signal generator 23.
  • Overlap of the voltage and current between terminals in the switching operation of the switching elements (31a, 31b) of the class amplifier 13 can be reduced, and thus heat loss generated in the switching elements can be reduced.
  • good noise characteristics and distortion characteristics can be realized in the class D amplifier 13, and high power efficiency can be realized.
  • FIG. 12 is a block diagram illustrating a configuration of the wireless transmitter 200 according to the third embodiment of the present invention. 12, the same components as those in FIG. 1 are denoted by the same reference numerals, and the description thereof is omitted.
  • the RF signal generation circuit 11 is replaced with an RF signal generation circuit 111
  • the driver amplifier 12 is replaced with a driver amplifier 120
  • the class D amplifier 13 is replaced with a class D amplifier 130.
  • the decoder 16 is inserted between the RF signal generation circuit 111 and the driver amplifier 120.
  • the RF signal generation circuit 111 replaces the sigma delta modulator 24 with a sigma delta modulator 241 in the RF signal generation circuit 11.
  • FIG. 13 is a circuit diagram showing a configuration of the sigma delta modulator 241 of the RF signal generation circuit 111. As shown in FIG. The sigma delta modulator 241 is obtained by replacing the 1-bit comparator 63 with a ternary output type comparator 64 in the sigma delta modulator 24 shown in FIG.
  • FIG. 14 is a graph showing the input / output relationship of the ternary output type comparator 64 of the sigma delta modulator 241. As shown in FIG. 14, the ternary output type comparator 64 has two determination thresholds ( ⁇ 1/3, 1/3) for the input value, and three output values ( ⁇ 1, 0, 1). )
  • the mixer 25 of the RF signal generation circuit 111 mixes the output signal of the sigma delta modulator 241 and the output signal of the pulse phase signal generator 23 and outputs the mixed signal. Since the output signal of the pulse phase signal generator 23 is binary (that is, 0 or 1), the number of output values of the RF signal generation circuit 111 is 3 like the number of output values of the sigma delta modulator 241. (-1, 0, 1).
  • the class D amplifier 130 includes three switch elements 31a, 31b, and 33a.
  • the switch elements 31a, 31b, and 33a have the same configuration as the switch elements 31a and 31b of the class D amplifier 13 shown in FIG. 1. Each switch element is turned on when High is input to the control terminal, and Low is input. When it is turned off.
  • a power supply 30 having a voltage value VDD is connected to the switch element 31a, a ground GND is connected to the switch element 31b, and a power supply 32 having a voltage value VDD / 2 is connected to the switch element 33a.
  • the switch elements 31a, 31b, and 33a are connected to each other to constitute an output terminal of the class D amplifier 130.
  • the output terminal of the class D amplifier 130 is connected to the switch element to which High is input, and the voltage of the voltage source is output. That is, the output voltage value of the class D amplifier 130 is one of three values of Vdd, Vdd / 2, and 0.
  • Control signals for the switch elements 31a, 31b, and 33a constituting the class D amplifier 130 are generated by the decoder 16.
  • the decoder 16 generates control signals A, B, and C from the three values output from the RF signal generation circuit 111 according to the truth table shown in FIG. 15 and switches the switch elements 31a, 33a, and 31b via the driver amplifier 120. To grant. That is, if the output value of the RF signal generation circuit 111 is 1, High is input to the switch element 31a connected to Vdd, and if the output value is 0, High is input to the switch element 33a connected to Vdd / 2. If the output value is ⁇ 1, High is input to the switch element 31b connected to the ground GND.
  • the quantization noise (that is, the input signal and the output) is larger than the 1-bit comparator 63.
  • the difference from the signal) is statistically smaller. Therefore, the quantization noise generated in the third embodiment is smaller than the quantization noise generated in the first embodiment.
  • the signal-to-noise power ratio (SNR) of the radio signal generated in the third embodiment is increased. Better than.
  • the number of output values of the RF signal generation circuit 111 and the number of output voltage values of the class D amplifier 130 are both “3”. However, these numbers may be expanded to a number N equal to or greater than “3”. It is also possible to reduce the number to “3” or less. In this case, the amount of quantization noise generated is reduced, and thus the SNR of the radio signal generated in the third embodiment is further improved.
  • the sigma delta modulator 241 included in the RF signal generation circuit 111 according to the third embodiment is changed to an N-value output type.
  • the sigma delta modulator 241 can be changed to the N-value output type by replacing the ternary output type comparator 64 with an N-value output type comparator having N-1 threshold values and N output values.
  • the decoder 16 sets the voltage value V (m) among the switch elements constituting the class D amplifier 130. A control signal that inputs High only to the connected switch element is generated.
  • the output value of the RF signal generation circuit 111 is a (m)
  • the power value V (m) is output from the class D amplifier 130.
  • the output value of the RF signal generation circuit 111 and the voltage value of the class D amplifier 130 are set so that the ratio of the interval between adjacent output values to the full scale is equal as shown in Equation 12. That's fine.
  • FIG. 16 is a block diagram illustrating a configuration of a wireless transmitter 300 according to the fourth embodiment of the present invention.
  • the wireless transmitter 300 of the fourth embodiment replaces the RF signal generation circuit 111 with the RF signal generation circuit 112 and replaces the decoder 16 with the decoder 17 with switching function.
  • the wireless transmitter 300 is provided with a controller 18 that changes the internal parameters of the decoder 17 with a switching function.
  • the RF signal generation circuit 112 replaces the sigma delta modulator 241 with a sigma delta modulator 242.
  • FIG. 17 is a circuit diagram illustrating a configuration of a sigma delta modulator 242 included in the wireless transmitter 300 according to the fourth embodiment.
  • the sigma delta modulator 242 has a configuration in which the ternary output type comparator 64 in the sigma delta modulator 241 shown in FIG.
  • the comparator 65 with a switching function has a function of switching to either the 1-bit comparator 63 shown in FIG. 5 or the ternary output type comparator 64 shown in FIG. 13 by an external control signal. Specifically, when the control signal X is input, the comparator 65 with a switching function is changed to a ternary output type comparator 64, and when the control signal Y is input, the comparator 65 with a switching function is 1 bit. The comparator 63 is changed.
  • the decoder 17 with a switching function has two kinds of truth tables A and B shown in FIGS. 18A and 18B.
  • the control signal is X
  • the truth table A is used to control the table.
  • truth table B is used.
  • the truth table A is the same as the truth table (see FIG. 15) included in the decoder 16 of the wireless transmitter 200 of the third embodiment.
  • the controller 18 generates two kinds of signals X and Y as control signals to the comparator 65 with switching function and the decoder 17 with switching function of the sigma delta modulator 242.
  • the switching function comparator 65 is changed to a ternary output type, so that the RF signal generation circuit 112 of the fourth embodiment is the same as the RF signal generation circuit 111 of the third embodiment. It becomes composition.
  • the decoder with switching function 17 uses the truth table A shown in FIG. 18A and functions in the same manner as the decoder 16. That is, when the control signal of the controller 18 is X, the wireless transmitter 300 of the fourth embodiment has the same configuration as the wireless transmitter 200 of the third embodiment.
  • the controller 18 when the controller 18 outputs the control signal Y, the comparator 65 with a switching function is changed to a 1-bit type. Further, the decoder with switching function 17 uses a truth table B shown in FIG. In the case of the control signal X, the number of output values of the RF signal generation circuit 112 and the voltage value of the class D amplifier 130 is “3”, whereas in the case of the control signal Y, the number of output values and voltage values is “2”. That is, the control signal X has a lower quantization noise than the control signal Y, and the SNR of the output signal of the class D amplifier 130 is higher.
  • the number of output values of the comparator 65 with the switching function of the sigma delta modulator 242 is “3”, and in the case of the control signal Y, the number of output values is “2”.
  • the smaller the output value of the comparator 65 with switching function the smaller the processing load. That is, regarding the operation speed limit value of the sigma delta modulator 242, the limit value SY of the control signal Y is higher than the limit value SX of the control signal X.
  • the clock signal input to the sigma delta modulator 242 is the pulse phase signal of the pulse phase signal generator 23, and its speed is close to the carrier frequency. That is, the controller 18 generates the control signal X when the speed of the pulse phase signal is equal to or less than SX, while the controller 18 controls the controller 18 when the speed of the pulse phase signal exceeds SX. A signal Y is generated. As a result, the SNR of the radio signal can always be set to an optimum value.
  • the controller 18 outputs the control signal X or the control signal Y depending on whether the speed of the pulse phase signal is SX or less or exceeds SX. It becomes possible to cope with this.
  • the present invention is a wireless transmitter employed in a communication device such as a mobile phone or a wireless LAN, and is particularly applied to a configuration in which a class D amplifier is driven by an output signal of an RF signal generation circuit. .
  • a communication device such as a mobile phone or a wireless LAN
  • the present invention has high versatility with respect to various communication devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Abstract

　無線送信機は、ＲＦ信号生成回路、ドライバアンプ、及びＤ級増幅器より構成される。ＲＦ信号生成回路において、直交変調したデジタル信号から振幅信号と位相信号を検出し、位相が０°～１８０°の場合にはＨｉｇｈとなり、位相が１８０°～３６０°の場合にはＬｏｗとなるパルス位相信号を生成する。振幅信号はパルス位相信号に同期してシグマデルタ変調され、更に、パルス位相信号と混合されてＲＦパルス信号が生成される。ＲＦパルス信号は、ドライバアンプを介してＤ級増幅器に入力され、予め設定した基準電圧に基づいたパルス電圧信号が出力される。これにより、良好な雑音特性及び歪特性を有し、かつ、高い電力効率を有する小型の無線送信機が実現される。

Description

ＲＦ信号生成回路及び無線送信機
　本発明は、携帯電話や無線ＬＡＮなどの通信機器においてデジタル信号を無線送信する無線送信機に係り、特にデジタル信号からＲＦパルス信号を生成するＲＦ信号生成回路に関する。
　本願は、日本国に出願された特願２００９－２８９７７２号（出願日：２００９年１２月２１日）及び特願２０１０－１９６７８７号（出願日：２０１０年９月２日）に基づき優先権を主張し、その内容をここに援用する。
　携帯電話や無線ＬＡＮなどの通信機器の送信部は、出力電力に関係なく送信信号の精度を確保しつつ低消費電力で動作することが求められる。特に、通信機器の送信部最終段の電力増幅器の消費電力は、通信機器全体の５０％以上を占めるため、高い電力効率であることが求められる。
　近年、高い電力効率を持つと期待される電力増幅器として、スイッチング増幅器が注目されている。スイッチング増幅器は、入力信号としてパルス波形信号を想定しており、その波形を維持して電力増幅する。スイッチング増幅器で増幅されたパルス波形信号は、フィルタ素子で所望の周波数成分以外の周波数成分を十分に抑制した後、アンテナにより空中に放射される。
　図１９は、スイッチング増幅器の代表例であるＤ級増幅器１を示す回路図である。Ｄ級増幅器１は、電源２とグランドＧＮＤとの間に２つのスイッチ素子３ａ、３ｂを直列に接続した構成を有する。２つのスイッチ素子３ａ、３ｂには、開閉制御信号として相補的なパルス信号Ｓ１、Ｓ２が入力され、スイッチ素子３ａ、３ｂのどちらか一方のみがＯＮ状態となるよう制御される。電源２側のスイッチ素子３ａがＯＮ、グランドＧＮＤ側のスイッチ素子３ｂがＯＦＦの場合、Ｄ級増幅器１から電源電圧と等しい電圧が出力される。逆に、スイッチ素子３ａがＯＦＦ、スイッチ素子３ｂがＯＮの場合、Ｄ級増幅器１からグランド電位と等しい電圧が出力される。
　Ｄ級増幅器１は、バイアス電流を必要としないため、電力損失は理想的にはゼロとなる。尚、スイッチ素子３ａ、３ｂはＭＯＳ電界効果トランジスタやバイポーラトランジスタで構成することができる。
　図２０は、Ｄ級増幅器１を用いた無線送信機５の構成を示すブロック図である。この構成は、非特許文献１に開示されている。図２０において、図１９と同一の構成部分には同一の符号を付している。無線送信機５は、ＲＦ信号生成回路６、ドライバアンプ７、及びＤ級増幅器１より構成される。例えば、Ｗ－ＣＤＭＡ（Ｗｉｄｅｂａｎｄ　Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ）方式の場合、デジタルベースバンド８は１０ビット以上の多ビットの無線信号を生成する。
　Ｄ級増幅器１の入力信号は、パルス波形信号である。パルス波形信号は、１パルスで１ビットしか伝送できないため、デジタルベースバンド８の出力信号は予め１ビット情報に変換しておく必要がある。１ビット情報に変換する回路構成として、所望波の周波数帯域近傍の雑音特性を良好に保つため、シグマデルタ変調器９ａ、９ｂを採用している。この回路構成により、無線送信信号を良好な雑音特性を維持したままパルス波形信号に変換し、Ｄ級増幅器１に入力することが可能となる。
Ａ．Ｆｒａｐｐｅ，Ｂ．Ｓｔｅｆａｎｅｌｌｉ，Ａ．Ｆｌａｍｅｎｔ，Ａ．ｋａｉｓｅｒ　ａｎｄ　Ａ．Ｃａｔｈｅｌｉｎ，"Ａ　Ｄｉｇｉｔａｌ　ΔΣ　ＲＦ　Ｓｉｇｎａｌ　Ｇｅｎｅｒａｔｏｒ　Ｆｏｒ　Ｍｏｂｉｌｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｔｒａｎｓｍｉｔｔｅｒｓ　Ｉｎ　９０ｎｍ　ＣＭＯＳ"，ｉｎ　ＩＥＥＥ　ＲＦＩＣ　Ｓｙｍｐ．，ｐｐ．１３－１６，Ｊｕｎｅ　２００８．
　非特許文献１に記載されたＤ級増幅器１では、実際には高効率内導体電力増幅が達成されない。その理由について以下に説明する。
　Ｄ級増幅器１を構成するスイッチ素子３ａ、３ｂは、理想的にはＯＮ状態で端子間インピーダンスがゼロ、ＯＦＦ状態で端子間インピーダンスが無限大となる。図１９に示すＤ級増幅器１において、スイッチ素子３ａ、３ｂがそれぞれＯＮ／ＯＦＦ状態から反転した場合、スイッチ素子３ｂの出力端子電圧は電源電圧からグランド電位に瞬時に立ち下がる。また、スイッチ素子３ｂがＯＮ状態になると、負荷とグランドＧＮＤが接続されることとなり、スイッチ素子３ｂには電流が流れる。
　スイッチ素子３ｂで発生する熱損失は、その出力端子電圧とスイッチ素子３ｂを流れる電流の積に等しい。また、スイッチ素子３ｂがＯＮ状態の場合、その出力電圧はグランド電位、即ちゼロであるため、熱損失は発生しない。一方、スイッチ素子３ｂがＯＦＦ状態の場合には、スイッチ素子３ｂには電流が流れないため、熱損失は発生しない。
　従って、スイッチ素子３ｂの熱損失は、ＯＮ状態からＯＦＦ状態、若しくはＯＦＦ状態からＯＮ状態、に遷移する過程でのみ発生することになる。例えば、ＯＮ状態からＯＦＦ状態に遷移する過程に発生する熱損失は、スイッチ素子３ｂの出力端子電圧がグランド電位に立ち下がるまでの電圧波形と、その遷移過程でのスイッチ素子３ｂを流れる電流の波形との積（即ち、Ｉ－Ｖオーバーラップ）に等しい。スイッチ素子３ｂが理想的である場合には、出力端子電圧の立ち下がり時間は近似的にゼロであるとみなせるので、電圧波形と電流波形の重複成分も近似的にゼロとなり、熱損失は発生しない。
　実際には、Ｄ級増幅器１におけるスイッチ素子３ａはＰ型ＦＥＴ、スイッチ素子３ｂはＮ型ＦＥＴで構成される。Ｐ型ＦＥＴでは、ゲート端子に閾値より十分に低い電圧を与えるとドレインとソース間を短絡させるＯＮ状態となり、一方、ゲート端子に閾値より十分に高い電圧を与えるとドレインとソース間を開放するＯＦＦ状態となる。Ｎ型ＦＥＴでは、ゲート端子に閾値より十分に低い電圧を与えるとＯＦＦ状態となり、一方、ゲート端子に閾値より十分に高い電圧を与えるとＯＮ状態となる。
　ＦＥＴ素子は、チャンネル抵抗やドレイン－ソース間容量などの寄生パラメータにより、ＯＮ状態ではドレイン－ソース間のインピーダンスはゼロより高く、ＯＦＦ状態でもドレイン－ソース間には容量性の有限インピーダンスが存在する。
　一般に、ＦＥＴ素子で構成したＤ級増幅器では、上側のＰ型ＦＥＴと下側のＮ型ＦＥＴがそれぞれＯＮ／ＯＦＦ状態から反転した場合、Ｎ型ＦＥＴのドレイン電圧はチャンネル抵抗とドレイン－ソース間容量で決まるＲＣ時定数に従って鈍りを持って立ち下がる。このように鈍りが存在する場合には、Ｉ－Ｖオーバーラップは大きくなり、ＦＥＴ素子で発生する熱損失は有限の値となる。
　ＦＥＴ素子の熱損失は、ドレイン電圧が接地電位に立ち下がるまでの間におけるドレイン電流が大きい場合、無視できないほど大きくなる。図２０に示す無線送信機５では、Ｄ級増幅器１に入力されるパルス波形信号はシグマデルタ変調器９ａ、９ｂにて生成されたクロック同期型のパルス信号である。
　一方、パルス信号から再生される無線信号の位相は、シグマデルタ変調器９ａ、９ｂのクロック信号とは無相関である。ＦＥＴ素子のドレイン電流の位相は無線信号の位相と等しいことを考慮すると、ドレイン電圧とドレイン電流の位相関係は無相関になる。このことは、ドレイン電圧の立ち下がり開始点で、ドレイン電流が大きくなることを意味する。即ち、Ｄ級増幅器１の消費電力が大きくなる。
　本発明は、良好な雑音特性及び歪特性を有し、小型で高い電力効率のＲＦ信号生成回路を提供することを目的とする。
　また、このＲＦ信号生成回路を用いた無線送信機を提供することを本発明の他の目的とする。
　本発明は、デジタル信号の無線送信に適用されるＲＦ信号生成回路であって、デジタル信号を直交変調する直交変調器と、直交変調器の出力信号の振幅を検出して振幅信号を出力する振幅検出器と、直交変調器の出力信号の位相を検出して位相信号を出力する位相検出器と、位相信号に基づいてパルス波形のパルス位相信号を生成するパルス位相信号生成器と、振幅信号をパルス位相信号に同期してシグマデルタ変調するシグマデルタ変調器と、シグマデルタ変調器の出力信号とパルス位相信号とを混合してＲＦパルス信号を生成する混合器を具備する。
　本発明は、デジタル信号の無線送信に適用されるＲＦ信号生成回路であって、デジタル信号の振幅を検出して振幅信号を出力する振幅検出器と、デジタル信号の位相を検出して位相信号を出力する位相検出器と、位相信号に基づいてパルス波形のパルス位相信号を生成するパルス位相信号生成器と、振幅信号をパルス位相信号に同期してシグマデルタ変調するシグマデルタ変調器と、シグマデルタ変調器の出力信号とパルス位相信号とを混合してＲＦパルス信号を生成する混合器を具備する。
　本発明は、デジタル信号を無線送信する無線送信機であって、デジタル信号の振幅を検出して振幅信号を出力する振幅検出器と、デジタル信号の位相を検出して位相信号を出力する位相検出器と、位相信号に基づいてパルス波形のパルス位相信号を生成するパルス位相信号生成器と、振幅信号をパルス位相信号に同期してシグマデルタ変調するシグマデルタ変調器と、シグマデルタ変調器の出力信号とパルス位相信号とを混合してＲＦパルス信号を生成する混合器と、ＲＦパルス信号の正極性レベルを予め設定した基準電圧値に変換し、ＲＦパルス信号の負極性レベルを接地電位に変換する増幅器を具備する。
　本発明は、デジタル信号の無線送信に適用されるＲＦ信号生成方法であって、デジタル信号を直交変換し、直交変調されたデジタル信号の振幅を検出して振幅信号を出力し、直交変調されたデジタル信号の位相を検出して位相信号を出力し、位相信号に基づいてパルス波形のパルス位相信号を生成し、振幅信号をパルス位相信号に同期してシグマデルタ変調し、シグマデルタ変調された振幅信号とパルス位相信号とを混合してＲＦパルス信号を生成する。
　本発明は、デジタル信号の無線送信に適用されるＲＦ信号生成方法であって、デジタル信号の振幅を検出して振幅信号を出力し、デジタル信号の位相を検出して位相信号を出力し、位相信号に基づいてパルス波形のパルス位相信号を生成し、振幅信号をパルス位相信号に同期してシグマデルタ変調し、シグマデルタ変調された振幅信号とパルス位相信号とを混合してＲＦパルス信号を生成する。
　本発明は、デジタル信号の無線送信に適用される信号処理方法であって、デジタル信号の振幅を検出して振幅信号を出力し、デジタル信号の位相を検出して位相信号を出力し、位相信号に基づいてパルス波形のパルス位相信号を生成し、振幅信号をパルス位相信号に同期してシグマデルタ変調し、シグマデルタ変調された振幅信号とパルス位相信号とを混合してＲＦパルス信号を生成し、ＲＦパルス信号の正極性レベルを予め設定した基準電圧値に変換し、ＲＦパルス信号の負極性レベルを接地電位に変換する。
　本発明は、デジタル信号を無線送信する無線送信機であって、デジタル信号の振幅を検出して振幅信号を出力する振幅検出器と、デジタル信号の位相を検出して位相信号を出力する位相検出器と、位相信号に基づいてパルス波形のパルス位相信号を生成するパルス位相信号生成器と、振幅信号をパルス位相信号に同期してシグマデルタ変調する多値出力型のシグマデルタ変調器と、シグマデルタ変調器の出力信号とパルス位相信号とを混合してＲＦパルス信号を生成する混合器と、ＲＦパルス信号を前記シグマデルタ変調器の出力値に応じて予め設定した基準電圧値に変換する増幅器を具備する。
　本発明によれば、無線送信機に適用されるＤ級増幅器のスイッチ素子の開閉動作における端子間電圧及び電流の重複を減少することができ、以って、スイッチ素子で発生する熱損失を低減することができる。これにより、Ｄ級増幅器において良好な雑音特性及び歪特性を実現し、かつ、高い電力効率を実現することができる。
本発明の実施例１に係る無線送信機の構成を示すブロック図である。 実施例１に係る無線送信機の動作を説明するためのタイミングチャートである。 実施例１に係る無線送信機におけるＲＦ信号生成回路に含まれるＩＱモジュレータの構成を示す回路図である。 実施例１に係る無線送信機におけるＲＦ信号生成回路に含まれる振幅・位相検出器の構成を示すブロック図である。 実施例１に係る無線送信機におけるＲＦ信号生成回路に含まれるシグマデルタ変調器の構成を示す回路図である。 実施例１に係る無線送信機におけるＲＦ信号生成回路に含まれる混合器の構成を示す回路図である。 実施例１に係る無線送信機におけるＤ級増幅器の構成を示す回路図である。 Ｄ級増幅器の別の構成を示す回路図である。 本発明の実施例２に係る無線送信機の構成を示すブロック図である。 実施例２に係る無線送信機におけるＲＦ信号生成回路に含まれる振幅検出器の構成を示すブロック図である。 実施例２に係る無線送信機におけるＲＦ信号生成回路に含まれる位相検出器の構成を示すブロック図である。 本発明の実施例３に係る無線送信機の構成を示すブロック図である。 実施例３に係る無線送信機におけるＲＦ信号生成回路に含まれるシグマデルタ変調器の構成を示す回路図である。 図１３に示すシグマデルタ変調器に含まれる３値出力型比較器の入出力関係を示すグラフである。 図１２に示すＲＦ信号生成回路の後段に接続されたデコーダの動作を示す真理値表である。 本発明の実施例４に係る無線送信機の構成を示すブロック図である。 実施例４に係る無線送信機におけるＲＦ信号生成回路に含まれるシグマデルタ変調器の構成を示す回路図である。 実施例４に係る無線送信機における切替機能付デコーダに適用される２種類の真理値表である。 従来技術によるＤ級増幅器の構成を示す回路図である。 従来技術によるＤ級増幅器を用いた無線送信機の構成を示すブロック図である。
　本発明について、実施例とともに添付図面を参照して詳細に説明する。ここで、同一の構成部分には同一の符号を付すものとする。
　図１は、本発明の実施例１に係る無線送信機１０の構成を示すブロック図である。無線送信機１０は、ＲＦ信号生成回路１１、ドライバアンプ１２、及びＤ級増幅器１３を具備する。ＲＦ信号生成回路１１は、デジタルベースバンド２０、ＩＱモジュレータ２１、振幅・位相検出器２２、パルス位相信号生成器２３、シグマデルタ変調器２４、及び混合器２５より構成される。
　ＩＱモジュレータ２１は、デジタルベースバンド２０で生成された直交無線信号をＲＦ信号に変換する。振幅・位相検出器２２は、ＲＦ信号に含まれる振幅信号γと位相信号θとを分割抽出する。振幅信号γはシグマデルタ変調器２４に供給され、位相信号θはパルス位相信号生成器２３に供給される。
　パルス位相信号生成器２３は、位相信号θが０°～１８０°の場合にはＨｉｇｈとなり、位相信号θが１８０°～３６０°の場合にはＬｏｗとなるパルス位相信号を生成する。パルス位相信号は、シグマデルタ変調器２４のクロック端子及び混合器２５に供給される。パルス位相信号の立上りエッジは位相信号θが０°の点に一致し、立下りエッジは位相信号θが１８０°の点に一致する。シグマデルタ変調器２４は、パルス位相信号をクロック信号として入力し、振幅信号γをパルス波形のパルス振幅信号に変換して、混合器２５へ供給する。尚、パルス振幅信号のパルスレートは一定ではなく、パルス位相信号に同期して変化する。
　混合器２５は、パルス振幅信号がＬｏｗの場合にはローレベルを出力し、パルス振幅信号がＨｉｇｈの場合にはパルス位相信号と等しいレベルを出力する。Ｄ級増幅器１３は、電源３０と接地ＧＮＤとの間に２つのスイッチ素子３１ａ、３１ｂを直列接続して構成される。Ｄ級増幅器１３は、スイッチ素子３１ａ、３１ｂに入力されたパルス波形と同一の波形を持つパルス電圧信号を出力する。
　Ｄ級増幅器１３のスイッチ素子３１ａ、３１ｂには、混合器２５の出力信号及びその相補信号がドライバアンプ１２を介して入力される。フィルタ回路１４は、Ｄ級増幅器１３の後段に接続されており、ＲＦ信号の周波数帯域に一致した通過帯域を有し、Ｄ級増幅器１３から出力されるパルス電圧信号に含まれるＲＦ信号のみを選択的に通過させる。フィルタ回路１４の後段には負荷１５が接続され、これによりＲＦ信号が再生される。
　図２は、ＲＦ信号生成回路１１の内部信号や出力信号、並びにＤ級増幅器１３の出力信号を示すタイミングチャートである。具体的には、振幅・位相検出器２２から出力される位相信号θ、パルス位相信号生成器２３から出力されるパルス位相信号、シグマデルタ変調器２４から出力されるパルス振幅信号、混合器２５の出力信号、及びＤ級増幅器１３の出力信号を示している。
　混合器２５の出力信号、即ちＲＦ信号生成回路１１の出力パルス信号において、状態遷移点（即ち、立上りエッジ、立下りエッジ）はパルス位相信号の状態遷移点と一致する。パルス位相信号の立上りエッジ及び立下りエッジはそれぞれ位相信号θの０°及び１８０°に一致するので、ＲＦ信号生成回路１１の出力パルス信号の立上りエッジ及び立下りエッジはＲＦ信号の位相０°及び１８０°に一致する。
　図２に示すように、Ｄ級増幅器１３の出力信号は入力信号と等しいパルス波形のパルス電圧信号である。Ｄ級増幅器１３の出力端子に接続されるフィルタ回路１４の入出力端子間インピーダンスとして、ＲＦ信号が占有する周波数帯域に対しては負荷１５に比べて十分小さく、その他の周波数帯域に対しては負荷１５に比べて十分に大きいものを用いる。
　Ｄ級増幅器１３からフィルタ回路１４に入力される電流は、Ｄ級増幅器１３の出力端子のパルス電圧信号に包含されるＲＦ信号成分を負荷１５の抵抗値で割った値に近似的に等しい。即ち、Ｄ級増幅器１３からフィルタ回路１４に入力される電流の波形とＲＦ信号の波形とは等しくなる。換言すれば、Ｄ級増幅器１３の出力電流の位相とＲＦ信号の位相とは一致することとなる。
　Ｄ級増幅器１３を構成するスイッチ素子３１ａ、３１ｂのＯＮ／ＯＦＦ遷移点はＲＦ信号生成回路１１の出力パルス信号の状態遷移点と一致することを考慮すると、スイッチ素子３１ａ、３１ｂのＯＮ／ＯＦＦ遷移点におけるＤ級増幅器１３の出力電流の位相は０°又は１８０°である。即ち、スイッチ素子３１ａ、３１ｂのＯＮ／ＯＦＦ遷移点においては、出力電流は瞬間的にゼロとなる。
　従って、本発明の実施例１ではＤ級増幅器１３のスイッチ素子３１ａ、３１ｂのＯＮ／ＯＦＦ遷移点での出力電流をゼロにして、スイッチ素子３１ａ、３１ｂでのＩ－Ｖオーバーラップを最小限に抑えることができる。即ち、非特許文献１に比べて、Ｄ級増幅器１３の消費電力を小さく抑えることが可能となる。
　図３は、ＲＦ信号生成回路１１のＩＱモジュレータ２１の構成を示す回路図である。ＩＱモジュレータ２１は、ＩＱ局部発振器４０、混合器４１ａ、４１ｂ、及び合成器４２より構成される。ＩＱ局部発振器４０は、ＲＦ信号のキャリア周波数に等しい周波数を有し、かつ、互いに９０°の位相差を有する２つの正弦波形の電圧信号を生成する。
　混合器４１ａ、４１ｂは各々２つの入力信号の積を出力する。混合器４１ａには、ベースバンド信号ＩとＩＱ局部発振器４０で生成された正弦波信号（位相０°）とが入力される。混合器４１ｂには、ベースバンド信号ＱとＩＱ局部発振器４０で生成された他の正弦波信号（即ち、混合器４１ａに入力された正弦波信号より９０°位相が遅れた正弦波信号）とが入力される。混合器４２は、混合器４１ａ、４１ｂの出力信号の和を出力する。
　ＩＱ局部発振器４０で生成される２つの正弦波信号、即ち電圧信号Ｖｌｏ＿ｉ、Ｖｌｏ＿ｑ、は数式１及び数式２で表される。
Figure JPOXMLDOC01-appb-M000001
Figure JPOXMLDOC01-appb-M000002
　数式１及び数式２において、ωｃはキャリア周波数に相当する角周波数である。
　混合器４１ａ、４１ｂに入力されるベースバンド信号をそれぞれＶｂｂ＿ｉ、Ｖｂｂ＿ｑとすると、数式３及び数式４で表される。
Figure JPOXMLDOC01-appb-M000003
Figure JPOXMLDOC01-appb-M000004
　数式３及び数式４において、Ｂは振幅情報を示し、θは位相情報を示す。ωｂは中間周波数に相当する角周波数である。
　混合器４１ａ、４１ｂは、Ｖｌｏ＿ｉとＶｂｂ＿ｉの積、及びＶｌｏ＿ｑとＶｂｂ＿ｑの積をそれぞれ出力する。混合器４１ａ、４１ｂの出力電圧信号をＶｍｉｘ１、Ｖｍｉｘ２とすると、数式５及び数式６で表される。
Figure JPOXMLDOC01-appb-M000005
Figure JPOXMLDOC01-appb-M000006
　合成器４２は、混合器４１ａ、４１ｂの出力信号の和、即ちＶｍｉｘ１とＶｍｉｘ２の和、を算出する。合成器４２の出力電圧信号をＶｃｏｍｂとすると、数式７で表される。
　合成器４２の出力電圧信号Ｖｃｏｍｂは、ベースバンド信号の角周波数からωｃだけ増加した信号であり、ＲＦ信号に相当する。
　図４は、実施例１に係る無線送信機１０の振幅・位相検出器２２の構成を示すブロック図である。振幅・位相検出器２２は、振幅検出器２２ａと位相検出器２２ｂより構成される。振幅検出器２２ａは、ダイオード５１、抵抗５２、及び容量（コンデンサ）５３より構成される。ダイオード５１は、入力電圧の２乗に比例した電流を出力する。ダイオード５１にＲＦ信号が入力された場合、振幅値が大きいほど、ダイオード５１から出力される電流値の時間平均値は大きくなる。
　ダイオード５１の後段に接続された抵抗５２及び容量５３はフィルタ回路を構成しており、ダイオード５１の出力電流に含まれるＤＣ成分のみを取り出す。このＤＣ成分はダイオード５１の出力電流の時間平均値に等しい。従って、ＲＦ信号の振幅値が大きくなるほど、ＤＣ成分は大きくなる。換言すれば、ダイオード５１に入力されるＲＦ信号の振幅値とダイオード５１の出力電流のＤＣ成分とは、単調増加の関係にあり、かつ、１対１の関係にある。このため、ダイオード５１の出力信号のＤＣ成分からＲＦ信号に含まれる振幅情報を抽出することが可能となる。
　位相検出器２２ｂは、コンパレータ５４より構成される。コンパレータ５４の出力レベルは、入力信号が正の値の場合にＨｉｇｈとなり、入力信号が負の値の場合にＬｏｗとなる。ＲＦ信号は、位相が０°～１８０°の場合に正の値となり、位相が１８０°～３６０°の場合に負の値となる。従って、コンパレータ５４にＲＦ信号を入力すると、位相が０°～１８０°の場合にＨｉｇｈレベルを出力し、位相が１８０°～３６０°の場合にＬｏｗレベルを出力する。
　コンパレータ５４の出力波形は、理想的には矩形波となる。実際には、コンパレータ５４の出力部には寄生的な抵抗・容量が存在するため、コンパレータの出力波形は正弦波に近づく。位相検出器２ｂの後段に接続されるパルス位相信号生成器２３は、正弦波に近づいた位相信号を再び矩形波信号に成形するものである。パルス位相信号生成器２３は、位相検出器２２ｂと同様に、コンパレータで構成することが可能である。但し、寄生パラメータにより矩形波が正弦波に戻ることを避けるため、コンパレータの出力部に高い利得のアンプを接続することにより、位相０°及び１８０°の時点での波形の傾きを急峻にして、コンパレータの出力波形を矩形波に近づけている。
　図５は、実施例１に係る無線送信機１０のシグマデルタ変調器２４の構成を示す回路図である。
　シグマデルタ変調器２４は、入力信号のクロック周波数よりも高いクロック周波数で動作し、入力信号が有する多ビット情報を１ビット情報に変換して出力する。また、シグマデルタ変調器２４で発生する量子化雑音は、ナイキスト周波数で最も高くなり、周波数が低くなるほど小さくなる性質がある。
　シグマデルタ変調器２４を入力信号のクロック周波数よりも十分高いクロック周波数で動作させることにより、入力信号をナイキスト周波数よりも十分低い周波数領域に押し込めることが可能である。このように高いクロック周波数でシグマデルタ変調器２４を動作させることにより、入力信号が量子化雑音の影響を受けにくくすることができる。
　シグマデルタ変調器２４は、定倍器６０ａ～６０ｇ、加算器６１ａ～６１ｅ、除算器６２ａ～６２ｃ、及び１ビット比較器６３より構成される。シグマデルタ変調器２４の入力信号をＸ（ｚ）、出力信号をＹ（ｚ）、１ビット比較器６３で発生する量子化雑音をＮ（ｚ）とすると、これらは数式８で定義付けられる。但し、ｚ＝ｅ（ｊω）、ωは角周波数である。
Figure JPOXMLDOC01-appb-M000008
　ＤＣ（即ち、周波数がゼロ）の場合、ｚ＝１となるので、量子化雑音Ｎ（ｚ）は０、数式８の分母は１となり、出力信号Ｙ（ｚ）と入力信号Ｘ（ｚ）は等しくなる。これは、ＤＣの場合には、シグマデルタ変調器２４の出力信号Ｙ（ｚ）は量子化雑音の影響を全く受けないことを意味する。
　図６は、実施例１に係る無線送信機１０のＲＦ信号生成回路１１に含まれる混合器２５の構成を示す回路図である。
　混合器２５は論理素子であり、１つのＡＮＤ素子７０で構成できる。ＡＮＤ素子７０は２入力１出力であり、両方の入力がＨｉｇｈの場合のみ出力がＨｉｇｈとなり、両方の入力がＬｏｗの場合には出力がＬｏｗとなる。混合器２５を構成するＡＮＤ素子７０は、パルス位相信号生成器２３の出力信号とシグマデルタ変調器２４の出力信号を入力する。ここで、シグマデルタ変調器２４の出力レベルがＨｉｇｈの場合、ＡＮＤ素子７０はパルス位相信号生成器２３の出力信号をそのまま出力する。逆に、シグマデルタ変調器２４の出力レベルがＬｏｗの場合、ＡＮＤ素子７０の出力はＬｏｗとなる。
　図７は、実施例１に係る無線送信機１０のＤ級増幅器１３の構成を示す回路図であり、スイッチ素子３１ａ、３１ｂの具体的な構成を示す。
　図１に示すように、Ｄ級増幅器１３は２つのスイッチ素子３１ａ、３１ｂを直列接続して構成される。図７に示すように、スイッチ３１ａ、３１ｂは各々制御端子８０、信号端子８１ａ、８１ｂを具備する。制御端子８０にＨｉｇｈが入力されると、信号端子８１ａ、８１ｂは短絡されてＯＮ状態となり、一方、制御端子８０にＬｏｗが入力されると、信号端子８１ａ、８１ｂは接続されずＯＦＦ状態となる。
　スイッチ素子３１ａ、３１ｂはＭＯＳトランジスタ９０又はバイポーラトランジスタ９１を用いて実現できる。ここで、制御端子８０はゲート９０ａ又はベース９１ａに相当し、信号端子８１ａはソース９０ｂ又はエミッタ９１ｂに相当し、信号端子８１ｂはドレイン９０ｃ又はコレクタ９１ｃに相当する。
　図８は、Ｄ級増幅器１３の別の構成を示す回路図である。
　Ｄ級増幅器１３の構成としては、図１に示した構成以外に図８に示した構成を採用することができる。図８において、Ｄ級増幅器１３は２つのスイッチ素子ＳＷ１、ＳＷ２と２つの電流源ＣＳ１、ＣＳ２より構成される。尚、スイッチ素子ＳＷ１、ＳＷ２は図７に示すＭＯＳトランジスタ９０又はバイポーラトランジスタ９１を用いて実現できる。
　図８において、左のスイッチ素子ＳＷ１がオフ状態、右のスイッチ素子ＳＷ２がオン状態では、左の電流源ＣＳ１の出力電流がＤ級増幅器１３の外部に出力され、フィルタ回路１４及び負荷１５を経由して右のスイッチ素子ＳＷ２に流れ込む。一方、右の電流源ＣＳ２の出力電流は右のスイッチ素子ＳＷ２に流れ込むため、フィルタ回路１４及び負荷１５には供給されない。
　逆に、左のスイッチ素子ＳＷ１がオン状態、右のスイッチ素子ＳＷ２がオフ状態では、右の電流源ＣＳ２の出力電流がフィルタ回路１４及び負荷１５を経由して左のスイッチ素子ＳＷ１に流れ込む。スイッチ素子ＳＷ１、ＳＷ２にパルス信号及びその相補信号が入力されると、スイッチ素子ＳＷ１、ＳＷ２は交互にオン／オフされ、負荷１５にはパルスのＨｉｇｈとＬｏｗに対応して正方向と負方向に電流パルスが流れる。フィルタ回路１４は、ＲＦ信号が占有する周波数帯域の成分に対しては入出力間を開放し、一方、ＲＦ信号の周波数帯域外の成分に対しては入出力間を短絡する。従って、負荷１５の両端に現れる電圧信号は入力パルス信号に包含されるＲＦ信号成分のみとなる。
　実施例１によれば、振幅・位相検出器２２から出力される振幅信号をパルス位相信号生成器２３から出力されるパルス位相信号に同期してシグマデルタ変調器２４で変調するようにしたので、Ｄ級増幅器１３のスイッチ素子（３１ａ、３１ｂやＳＷ１、ＳＷ２）の開閉動作における端子間電圧／電流の重なりを小さくすることができ、以って、スイッチ素子で発生する熱損失を低減することができる。これにより、Ｄ級増幅器１３において良好な雑音特性や歪特性を実現し、かつ、高い電力効率を実現することができる。
　次に、本発明の実施例２について説明する。
　図９は、本発明の実施例２に係る無線送信機１００の構成を示すブロック図である。図９において、図１に示す構成部分と同一の構成部分には同一の符号を付し、その説明を省略する。実施例１の無線送信機１０と比較すると、実施例２の無線送信機１００はＲＦ信号生成回路１１をＲＦ信号生成回路１１０に置き換えている。ＲＦ信号生成回路１１０はＲＦ信号生成回路１１と同様の機能を有しているが、信号生成過程が異なる。以下、ＲＦ信号生成回路１１０の構成及び動作について説明する。
　図９において、ＲＦ信号生成回路１１０はデジタルベースバンド２０、振幅検出器２６、位相検出器２７、パルス位相信号生成器２３、シグマデルタ変調器２４、及び混合器２５より構成される。尚、デジタルベースバンド２０、パルス位相信号生成器２３、シグマデルタ変調器２４、及び混合器２５はＲＦ信号生成回路１１の構成部分と同一である。
　デジタルベースバンド２０で生成された無線信号（ベースバンド信号）は、振幅検出器２６及び位相検出器２７に入力される。振幅検出器２６は、デジタルベースバンド２０から出力されるベースバンド信号（ＩＱ信号）の２乗和を計算し、ＲＦ信号の振幅値（即ち、振幅信号）を算出する。位相検出器２７は、デジタルベースバンド２０のＩＱ信号と振幅検出器２６の振幅信号を用いてＲＦ信号の位相信号を生成する。振幅検出器２６と位相検出器２７より出力される振幅信号と位相信号は、振幅・位相検出器２２から出力される振幅信号γと位相信号θと同一である。この振幅信号γと位相信号θは、実施例１と同様に、パルス位相信号生成器２３、シグマデルタ変調器２４、及び混合器２５によりＲＦパルス信号に変換されて、ＲＦ信号生成回路１１０より出力される。
　図１０は、無線送信機１００のＲＦ信号生成回路１１０に含まれる振幅検出器２６の構成を示すブロック図である。振幅検出器２６は、２つの２乗器１２０ａ、１２０ｂ、１つの加算器１２１、及び１つの２乗根算出器１２２より構成される。２乗器１２０ａ、１２０ｂは、入力信号（即ち、Ｉ信号及びＱ信号）の２乗を算出する。加算器１２１は、２乗器１２０ａ、１２０ｂの出力信号（即ち、Ｉ信号の２乗、Ｑ信号の２乗）の和を計算する。２乗根算出器１２２は、加算器１２１の加算結果の２乗根を算出する。ここで、ＩＱ信号は振幅が等しく、かつ、互いに９０°の位相差を有する直交関係にある。従って、ＩＱ信号の振幅値はその２乗和の平方根を算出することで得ることができる。また、ＩＱ信号の振幅値はＲＦ信号の振幅値に等しいため、振幅検出器２６にＩＱ信号を入力することにより、ＲＦ信号の振幅値を得ることができる。
　図１１は、無線送信機１００のＲＦ信号生成回路１１０に含まれる位相検出器２７の構成を示すブロック図である。位相検出器２７は、除算器１３０とＩＱモジュレータ１３１により構成される。このＩＱモジュレータ１３１は、図３に示したＩＱモジュレータ２１と同一である。除算器１３０は、Ｉ入力端子（Ｉｉｎ）、Ｑ入力端子（Ｑｉｎ）、ｒ入力端子（ｒｉｎ）、Ｉ出力端子（Ｉｏｕｔ）、Ｑ出力端子（Ｑｏｕｔ）を具備する。乗算器１３０は、Ｉ入力端子とＱ入力端子に入力された電圧信号（Ｉ信号、Ｑ信号）をｒ入力端子に入力された電圧信号（√（Ｉ信号の２乗＋Ｑ信号の２乗）＝振幅）で割り算した結果をそれぞれＩ出力端子とＱ出力端子から出力する。
　数式３及び数式４に示されたデジタルベースバンド信号（即ち、ＩＱ信号）が除算器１３０のＩ入力端子とＱ入力端子に入力され、一方、ｒ入力端子に振幅信号（即ち、データベース信号（ＩＱ信号）が入力された振幅検出器２６の出力信号）が入力される。この場合、除算器１３０のＩ出力端子及びＱ出力端子の出力信号Ｖｂｂ＿ｉθ、Ｖｂｂ＿ｑθは振幅が１の正弦波／余弦波信号として数式９及び数式１０で表される。
Figure JPOXMLDOC01-appb-M000009
Figure JPOXMLDOC01-appb-M000010
　尚、数式９、数式１０で示すＶｂｂ＿ｉθ、Ｖｂｂ＿ｑθは数式３、数式４で示すＶｂｂ＿ｉ、Ｖｂｂ＿ｑにおいて右辺のＢに１を代入したものに相当する。
　除算器１３０の出力信号Ｖｂｂ＿ｉθ、Ｖｂｂ＿ｑθをＩＱモジュレータ１３１に入力すると、ＩＱモジュレータ１３１は数式１１で示される出力信号Ｖｃｏｍｂθを出力する。尚、数式１１で示すＶｃｏｍｂθは数式７で示されるＶｃｏｍｂの右辺においてＢに１を代入したものに相当する。
Figure JPOXMLDOC01-appb-M000011
　数式１１の右辺は、ＲＦ信号の振幅情報が消去され、位相信号のみが残っていることを示す。従って、位相検出器２７は位相信号を出力することとなる。
　尚、実施例２の無線送信機１００で用いられるＤ級増幅器１３は、図９に示す構成の他に、図８に示す構成を採用することができる。
　実施例２によれば、振幅検出器２６から出力される振幅信号を、パルス位相信号生成器２３から出力されるパルス位相信号に同期してシグマデルタ変調器２４で変調するようにしたので、Ｄ級増幅器１３のスイッチ素子（３１ａ、３１ｂ）の開閉動作における端子間電圧及び電流の重複を小さくすることができ、以って、スイッチ素子で発生する熱損失を低減することができる。これにより、Ｄ級増幅器１３において良好な雑音特性及び歪特性を実現し、かつ、高い電力効率を実現することができる。
　次に、本発明の実施例３について説明する。
　図１２は、本発明の実施例３に係る無線送信機２００の構成を示すブロック図である。図１２において、図１と同一の構成要素には同一の符号を付し、その説明を省略する。図１に示す実施例１と比較すると、実施例３ではＲＦ信号生成回路１１をＲＦ信号生成回路１１１に置き換え、ドライバアンプ１２をドライバアンプ１２０に置き換え、Ｄ級増幅器１３をＤ級増幅器１３０に置き換えている。また、ＲＦ信号生成回路１１１とドライバアンプ１２０との間にデコーダ１６を挿入している。ＲＦ信号生成回路１１１は、ＲＦ信号生成回路１１においてシグマデルタ変調器２４をシグマデルタ変調器２４１に置き換えている。
　図１３は、ＲＦ信号生成回路１１１のシグマデルタ変調器２４１の構成を示す回路図である。シグマデルタ変調器２４１は、図５に示したシグマデルタ変調器２４において１ビット比較器６３を３値出力型比較器６４に置き換えたものである。
　図１４は、シグマデルタ変調器２４１の３値出力型比較器６４の入出力関係を示すグラフである。図１４に示すように、３値出力型比較器６４は入力値に対する判定閾値を２つ（－１／３、１／３）有しており、出力値を３つ（－１、０、１）有する。
　ＲＦ信号生成回路１１１の混合器２５は、シグマデルタ変調器２４１の出力信号とパルス位相信号生成器２３の出力信号を混合して、その混合信号を出力する。尚、パルス位相信号生成器２３の出力信号は２値（即ち、０又は１）であるため、ＲＦ信号生成回路１１１の出力値の数はシグマデルタ変調器２４１の出力値の数と同じく、３つ（－１、０、１）である。
　実施例３に係る無線送信機２００において、Ｄ級増幅器１３０は３つのスイッチ素子３１ａ、３１ｂ、３３ａより構成される。このスイッチ素子３１ａ、３１ｂ、３３ａは図１に示したＤ級増幅器１３のスイッチ素子３１ａ、３１ｂと同じ構成であり、各スイッチ素子は制御端子にＨｉｇｈが入力されるとＯＮ状態となり、Ｌｏｗが入力されるとＯＦＦ状態となる。スイッチ素子３１ａには電圧値ＶＤＤの電源３０が接続され、スイッチ素子３１ｂにはグランドＧＮＤが接続され、スイッチ素子３３ａには電圧値ＶＤＤ／２の電源３２が接続される。また、スイッチ素子３１ａ、３１ｂ、３３ａは互いに接続されてＤ級増幅器１３０の出力端子を構成する。
　３つのスイッチ素子３１ａ、３１ｂ、３３ａのうち、１つのスイッチ素子にのみＨｉｇｈが常に入力され、残りの２つのスイッチ素子にはＬｏｗが入力される。Ｄ級増幅器１３０の出力端子は、Ｈｉｇｈが入力されたスイッチ素子に接続されており、その電圧源の電圧が出力される。即ち、Ｄ級増幅器１３０の出力電圧値は、Ｖｄｄ、Ｖｄｄ／２、０の３値のいずれかになる。
　Ｄ級増幅器１３０を構成するスイッチ素子３１ａ、３１ｂ、３３ａの制御信号はデコーダ１６で生成される。デコーダ１６は、ＲＦ信号生成回路１１１から出力される３つの値から図１５に示す真理値表に従って、制御信号Ａ、Ｂ、Ｃを生成してドライバアンプ１２０を介してスイッチ素子３１ａ、３３ａ、３１ｂに付与する。即ち、ＲＦ信号生成回路１１１の出力値が１であれば、Ｖｄｄに接続されたスイッチ素子３１ａにＨｉｇｈが入力され、出力値が０であればＶｄｄ／２に接続されたスイッチ素子３３ａにＨｉｇｈが入力され、出力値が－１であればグランドＧＮＤに接続されたスイッチ素子３１ｂにＨｉｇｈが入力される。
　シグマデルタ変調器２４１の３値出力型比較器６４は、１ビット比較器６３に比べて取り得る出力値の数が多いため、１ビット比較器６３よりも量子化雑音（即ち、入力信号と出力信号との差分）が統計的に小さくなる。従って、実施例３で発生する量子化雑音は実施例１で発生する量子化雑音より小さくなり、その結果、実施例３で生成される無線信号の信号対雑音電力比（ＳＮＲ）は実施例１よりも向上する。
　実施例３において、ＲＦ信号生成回路１１１の出力値の数及びＤ級増幅器１３０の出力電圧値の数がともに「３」としているが、これらの数を「３」以上の数Ｎに拡張したり、「３」以下の数に減少することも可能である。この場合、量子化雑音の発生量は低減され、以って、実施例３で生成する無線信号のＳＮＲは更に向上する。
　実施例３に係るＲＦ信号生成回路１１１に含まれるシグマデルタ変調器２４１をＮ値出力型に変更する。このＮ値出力型のシグマデルタ変調器２４１では、出力値を低い方から順にａ（１）、ａ（２）、…、ａ（Ｎ）とし、かつ、ａ（１）＝０とする。シグマデルタ変調器２４１のＮ値出力型への変更は、３値出力型比較器６４を閾値がＮ－１個、出力値がＮ個のＮ値出力型比較器に置き換えることで実現できる。また、Ｄ級増幅器１３０を構成するスイッチ素子の数をＮ個に変更し、スイッチ素子に接続される電源電圧を低い方から順にＶ（１）、Ｖ（２）、…、Ｖ（Ｎ）とし、かつ、Ｖ（１）＝０とする。
　デコーダ１６は、ＲＦ信号生成回路１１１の出力値がａ（ｍ）（但し、ｍは１～Ｎの整数）のとき、Ｄ級増幅器１３０を構成するスイッチ素子のうち、電圧値Ｖ（ｍ）に接続されているスイッチ素子のみにＨｉｇｈを入力するような制御信号を生成する。この構成では、ＲＦ信号生成回路１１１の出力値がａ（ｍ）のとき、Ｄ級増幅器１３０から電力値Ｖ（ｍ）が出力される。このようにして、ＲＦ信号生成回路１１１の出力値の数とＤ級増幅器１３０の電圧値の数をそれぞれＮ個に拡張することができる。尚、信号歪を小さくするため、ＲＦ信号生成回路１１１の出力値とＤ級増幅器１３０の電圧値について数式１２に示すように隣り合う出力値の間隔のフルスケールに対する割合が等しくなるように設定すればよい。
Figure JPOXMLDOC01-appb-M000012
　次に、本発明の実施例４について説明する。
　図１６は、本発明の実施例４に係る無線送信機３００の構成を示すブロック図である。図１６において、図１２と同一の構成部分には同一の符号を付してその説明を省略する。実施例３の無線送信機２００に比べて、実施例４の無線送信機３００ではＲＦ信号生成回路１１１をＲＦ信号生成回路１１２に置き換えるとともに、デコーダ１６を切替機能付デコーダ１７に置き換えている。また、無線送信機３００には切替機能付デコーダ１７の内部パラメータを変更する制御器１８が設けられている。ＲＦ信号生成回路１１１に比べて、ＲＦ信号生成回路１１２ではシグマデルタ変調器２４１をシグマデルタ変調器２４２に置き換えている。
　図１７は、実施例４に係る無線送信機３００に含まれるシグマデルタ変調器２４２の構成を示す回路図である。シグマデルタ変調器２４２は、図１３に示すシグマデルタ変調器２４１において３値出力型比較器６４を切替機能付比較器６５に置き換えた構成である。切替機能付比較器６５は外部制御信号によって、図５に示した１ビット比較器６３と図１３に示した３値出力型比較器６４とのいずれかに切り替わる機能を有する。具体的には、制御信号Ｘが入力されると切替機能付比較器６５は３値出力型比較器６４に変更され、一方、制御信号Ｙが入力されると切替機能付比較器６５は１ビット比較器６３に変更される。
　切替機能付デコーダ１７は、図１８（ａ）、（ｂ）に示す２種類の真理値表Ａ、Ｂを有しており、制御信号がＸの場合には真理値表Ａを使用し、制御信号がＹの場合には真理値表Ｂを使用する。尚、真理値表Ａは実施例３の無線送信機２００のデコーダ１６が有する真理値表（図１５参照）と同一である。
　制御器１８は、シグマデルタ変調器２４２の切替機能付比較器６５と切替機能付デコーダ１７への制御信号として２種類の信号Ｘ、Ｙを生成する。制御器１８が制御信号Ｘを出力すると、切替機能付比較器６５は３値出力型に変更されるため、実施例４のＲＦ信号生成回路１１２は実施例３のＲＦ信号生成回路１１１と同一の構成となる。この場合、切替機能付デコーダ１７は図１８（ａ）に示す真理値表Ａを使用することとなり、デコーダ１６と同様に機能する。即ち、制御器１８の制御信号がＸの場合、実施例４の無線送信機３００は実施例３の無線送信機２００と同一の構成となる。
　一方、制御器１８が制御信号Ｙを出力する場合、切替機能付比較器６５は１ビット型に変更される。また、切替機能付デコーダ１７は図１８（ｂ）に示す真理値表Ｂを使用する。尚、制御信号Ｘの場合にはＲＦ信号生成回路１１２の出力値とＤ級増幅器１３０の電圧値の数は「３」となり、一方、制御信号Ｙの場合には出力値と電圧値の数は「２」となる。即ち、制御信号Ｙに比べて、制御信号Ｘの方が量子化雑音は低くなり、Ｄ級増幅器１３０の出力信号のＳＮＲは高くなる。
　また、制御信号Ｘの場合にはシグマデルタ変調器２４２の切替機能付比較器６５の出力値の数は「３」となり、制御信号Ｙの場合には出力値の数は「２」となる。シグマデルタ変調器２４２において、切替機能付比較器６５の出力値が小さいほど、その演算処理の負荷が小さくなる。即ち、シグマデルタ変調器２４２の動作速度限界値について、制御信号Ｘの限界値ＳＸよりも制御信号Ｙの限界値ＳＹの方が高くなる。
　シグマデルタ変調器２４２に入力されるクロック信号は、パルス位相信号生成器２３のパルス位相信号であり、その速度はキャリア周波数に近い。即ち、パルス位相信号の速度がＳＸ以下であるキャリア周波数の場合には、制御器１８は制御信号Ｘを生成し、一方、パルス位相信号の速度がＳＸを超える場合には、制御器１８は制御信号Ｙを生成する。これにより、無線信号のＳＮＲを常に最適な値に設定することができる。
　尚、キャリア周波数が動的に変化する状況においても、パルス位相信号の速度がＳＸ以下であるか、若しくは、ＳＸを超えるかにより、制御器１８が制御信号Ｘ、若しくは、制御信号Ｙを出力することにより対応することが可能となる。
　本発明は、携帯電話や無線ＬＡＮなどの通信機器に採用される無線送信機であって、特に、Ｄ級増幅器をＲＦ信号生成回路の出力信号で駆動するような構成に適用されるものである。また、Ｄ級増幅器のスイッチ素子で発生する熱損失を低減できるため、良好な雑音特性及び歪特性を実現し、かつ、高い電力効率を達成し、以って、通信機器の消費電力を低減することができるため、本発明は種々の通信機器に対して高い汎用性を有するものである。
　１０　　無線送信機
　１１　　ＲＦ信号生成回路
　１２、１２０　ドライバアンプ
　１３、１３０　Ｄ級増幅器
　１４　　フィルタ回路
　１５　　負荷
　１６　　デコーダ
　１７　　切替機能付デコーダ
　１８　　制御器
　２０　　デジタルベースバンド
　２１　　ＩＱモジュレータ
　２２　　振幅・位相検出器
　２３　　パルス位相信号生成器
　２４、２４１、２４２　シグマデルタ変調器
　２５　　混合器
　２６　　振幅検出器
　２７　　位相検出器
　３１ａ、３１ｂ、３３ａ　スイッチ素子
　６３　　１ビット比較器
　６４　　３値出力型比較器
　６５　　切替機能付比較器
　１００、２００、３００　無線送信機
　１１０、１１１、１１２　ＲＦ信号生成回路

Claims (14)

  1. 　デジタル信号の無線送信に適用されるＲＦ信号生成回路であって、
    　デジタル信号を直交変調する直交変調器と、
    　前記直交変調器の出力信号の振幅を検出して振幅信号を出力する振幅検出器と、
    　前記直交変調器の出力信号の位相を検出して位相信号を出力する位相検出器と、
    　位相信号に基づいてパルス波形のパルス位相信号を生成するパルス位相信号生成器と、
    　振幅信号をパルス位相信号に同期してシグマデルタ変調するシグマデルタ変調器と、
    　前記シグマデルタ変調器の出力信号とパルス位相信号とを混合してＲＦパルス信号を生成する混合器を具備することを特徴とするＲＦ信号生成回路。
  2. 　前記位相検出器は、前記直交変調器の出力信号を２乗する２乗器と、
    　前記２乗器の出力信号から交流成分を除去して直流成分を検出するフィルタ回路を具備する請求項１記載のＲＦ信号生成回路。
  3. 　前記位相検出器は、前記直交変調器の出力信号と所定の閾値とを比較し、その比較結果を２値に変換する比較器よりなり、
    　前記混合器は、前記シグマデルタ変調器の出力信号とパルス位相信号との論理積をとるＡＮＤ素子より構成される請求項１又は２記載のＲＦ信号生成回路。
  4. 　デジタル信号の無線送信に適用されるＲＦ信号生成回路であって、
    　デジタル信号の振幅を検出して振幅信号を出力する振幅検出器と、
    　デジタル信号の位相を検出して位相信号を出力する位相検出器と、
    　位相信号に基づいてパルス波形のパルス位相信号を生成するパルス位相信号生成器と、
    　振幅信号をパルス位相信号に同期してシグマデルタ変調するシグマデルタ変調器と、
    　前記シグマデルタ変調器の出力信号とパルス位相信号とを混合してＲＦパルス信号を生成する混合器を具備することを特徴とするＲＦ信号生成回路。
  5. 　前記振幅検出器は、デジタル信号の同相信号の２乗値を算出する第１の２乗器と、
    　デジタル信号の直交信号の２乗値を算出する第２の２乗器と、
    　前記第１の２乗器により算出された２乗値と前記第２の２乗器により算出された２乗値との和を計算する加算器と、
    　前記加算器の加算結果の平方根を計算する２乗根算出器を具備する請求項４記載のＲＦ信号生成回路。
  6. 　前記位相検出器は、デジタル信号の同相信号及び直交信号を前記振幅検出器の振幅信号で除算する除算器と、
    　前記除算器の出力信号を直交変調する直交変調器を具備し、
    　前記パルス位相信号生成器は、前記直交変調器の出力信号と所定の閾値とを比較し、その比較結果を２値に変換する比較器よりなる請求項４又は５記載のＲＦ信号生成回路。
  7. 　前記シグマデルタ変調器は多値出力型である請求項１又は４記載のＲＦ信号生成回路。
  8. 　デジタル信号を無線送信する無線送信機であって、
    　デジタル信号の振幅を検出して振幅信号を出力する振幅検出器と、
    　デジタル信号の位相を検出して位相信号を出力する位相検出器と、
    　位相信号に基づいてパルス波形のパルス位相信号を生成するパルス位相信号生成器と、
    　振幅信号をパルス位相信号に同期してシグマデルタ変調するシグマデルタ変調器と、
    　前記シグマデルタ変調器の出力信号とパルス位相信号とを混合してＲＦパルス信号を生成する混合器と、
    　ＲＦパルス信号の正極性レベルを予め設定した基準電圧値に変換し、ＲＦパルス信号の負極性レベルを接地電位に変換する増幅器を具備することを特徴とする無線送信機。
  9. 　デジタル信号の無線送信に適用されるＲＦ信号生成方法であって、
    　デジタル信号を直交変換し、
    　直交変調されたデジタル信号の振幅を検出して振幅信号を出力し、
    　直交変調されたデジタル信号の位相を検出して位相信号を出力し、
    　位相信号に基づいてパルス波形のパルス位相信号を生成し、
    　振幅信号をパルス位相信号に同期してシグマデルタ変調し、
    　シグマデルタ変調された振幅信号とパルス位相信号とを混合してＲＦパルス信号を生成することを特徴とするＲＦ信号生成方法。
  10. 　デジタル信号の無線送信に適用されるＲＦ信号生成方法であって、
    　デジタル信号の振幅を検出して振幅信号を出力し、
    　デジタル信号の位相を検出して位相信号を出力し、
    　位相信号に基づいてパルス波形のパルス位相信号を生成し、
    　振幅信号をパルス位相信号に同期してシグマデルタ変調し、
    　シグマデルタ変調された振幅信号とパルス位相信号とを混合してＲＦパルス信号を生成することを特徴とするＲＦ信号生成方法。
  11. 　デジタル信号の無線送信に適用される信号処理方法であって、
    　デジタル信号の振幅を検出して振幅信号を出力し、
    　デジタル信号の位相を検出して位相信号を出力し、
    　位相信号に基づいてパルス波形のパルス位相信号を生成し、
    　振幅信号をパルス位相信号に同期してシグマデルタ変調し、
    　シグマデルタ変調された振幅信号とパルス位相信号とを混合してＲＦパルス信号を生成し、
    　ＲＦパルス信号の正極性レベルを予め設定した基準電圧値に変換し、
    　ＲＦパルス信号の負極性レベルを接地電位に変換することを特徴とする信号処理方法。
  12. 　デジタル信号を無線送信する無線送信機であって、
    　デジタル信号の振幅を検出して振幅信号を出力する振幅検出器と、
    　デジタル信号の位相を検出して位相信号を出力する位相検出器と、
    　位相信号に基づいてパルス波形のパルス位相信号を生成するパルス位相信号生成器と、
    　振幅信号をパルス位相信号に同期してシグマデルタ変調する多値出力型のシグマデルタ変調器と、
    　前記シグマデルタ変調器の出力信号とパルス位相信号とを混合してＲＦパルス信号を生成する混合器と、
    　ＲＦパルス信号を前記シグマデルタ変調器の出力値に応じて予め設定した基準電圧値に変換する増幅器を具備することを特徴とする無線送信機。
  13. 　前記シグマデルタ変調器の出力値の数を外部制御信号に応じて変更するようにした請求項１２記載の無線送信機。
  14. 　外部制御信号を無線信号のキャリア周波数に応じて決定するようにした請求項１３記載の無線送信機。
     
PCT/JP2010/072895 2009-12-21 2010-12-20 Ｒｆ信号生成回路及び無線送信機 WO2011078120A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011547538A JP5360232B2 (ja) 2009-12-21 2010-12-20 Ｒｆ信号生成回路及び無線送信機
CN201080057929.8A CN102668386B (zh) 2009-12-21 2010-12-20 Rf信号生成电路以及无线发送机
EP10839350.5A EP2518901B1 (en) 2009-12-21 2010-12-20 Rf signal generation circuit and wireless transmitter
US13/517,147 US9166539B2 (en) 2009-12-21 2010-12-20 RF signal generation circuit and wireless transmitter

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009289772 2009-12-21
JP2009-289772 2009-12-21
JP2010196787 2010-09-02
JP2010-196787 2010-09-02

Publications (1)

Publication Number Publication Date
WO2011078120A1 true WO2011078120A1 (ja) 2011-06-30

Family

ID=44195646

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/072895 WO2011078120A1 (ja) 2009-12-21 2010-12-20 Ｒｆ信号生成回路及び無線送信機

Country Status (5)

Country Link
US (1) US9166539B2 (ja)
EP (1) EP2518901B1 (ja)
JP (1) JP5360232B2 (ja)
CN (1) CN102668386B (ja)
WO (1) WO2011078120A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012153567A1 (ja) * 2011-05-10 2012-11-15 日本電気株式会社 デジタル変調器
WO2013035523A1 (ja) * 2011-09-09 2013-03-14 日本電気株式会社 Ｒｆ信号生成回路、及び送信機
WO2013175876A1 (ja) * 2012-05-25 2013-11-28 日本電気株式会社 スイッチングアンプおよびそれを用いた送信機
WO2014042205A1 (ja) 2012-09-14 2014-03-20 日本電気株式会社 送信機、信号合成回路、信号合成方法
WO2014103132A1 (ja) * 2012-12-25 2014-07-03 日本電気株式会社 無線通信装置、無線通信システム、及び、無線通信装置の制御方法
WO2014192574A1 (ja) 2013-05-31 2014-12-04 日本電気株式会社 送信回路
WO2015059901A1 (ja) * 2013-10-22 2015-04-30 日本電気株式会社 送受信装置、送信装置及び送受信方法
US20150263768A1 (en) * 2012-09-14 2015-09-17 Nec Corporation Transmitter
US9548880B2 (en) 2013-09-18 2017-01-17 Nec Corporation Transmitter and its control method
WO2019026412A1 (ja) * 2017-08-04 2019-02-07 日本電気株式会社 Ｒｆ信号生成装置およびｒｆ信号生成方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9160379B2 (en) * 2012-03-22 2015-10-13 Nec Corporation Transmitter and transmitting method
US8902965B2 (en) 2012-09-27 2014-12-02 Qualcomm Incorporated Pulse shaping for generating NFC initiator transmit waveform
US9350578B2 (en) * 2014-01-02 2016-05-24 Sony Corporation Sigma-delta modulation apparatus and sigma-delta modulation power amplifier
JP6569681B2 (ja) 2014-09-30 2019-09-04 日本電気株式会社 デジタル変調装置、無線送信機、及び、デジタル変調方法
WO2016088317A1 (ja) * 2014-12-05 2016-06-09 日本電気株式会社 デルタシグマ変調器と変調方法および送信装置と送信方法
JP6394816B2 (ja) 2015-10-01 2018-09-26 日本電気株式会社 デジタル送信機
US10574199B2 (en) 2015-11-11 2020-02-25 Nec Corporation Amplifier and transmitter, and transmission method
TWI730372B (zh) 2019-08-07 2021-06-11 瑞昱半導體股份有限公司 無線傳輸電路與控制方法
CN110794369A (zh) * 2019-09-25 2020-02-14 四川九洲空管科技有限责任公司 一种基于舰载平台数字阵雷达的基带信号处理方法
CN111610737A (zh) * 2020-05-21 2020-09-01 河北时光射频技术有限公司 基于数字矢量调制信号幅度和相位的系统及方法
JP2022114529A (ja) * 2021-01-27 2022-08-08 日本電気株式会社 デジタル変調器、通信装置、デジタル変調器の制御方法及びプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004048703A (ja) * 2002-05-13 2004-02-12 Matsushita Electric Ind Co Ltd 増幅回路、送信装置、増幅方法、および送信方法
JP2005236968A (ja) * 2004-01-22 2005-09-02 Matsushita Electric Ind Co Ltd データ変換器、およびデータ変換方法、ならびにそれらを用いた送信回路、通信機器、および電子機器
JP2009517912A (ja) * 2005-11-30 2009-04-30 株式会社東芝 無線回路の電力増幅器と共に使用する信号処理装置
JP2009159343A (ja) * 2007-12-27 2009-07-16 Advanced Telecommunication Research Institute International 通信装置
JP2009289772A (ja) 2008-05-27 2009-12-10 Rohm Co Ltd Ｌｅｄランプ
JP2010196787A (ja) 2009-02-25 2010-09-09 Nippon Steel Corp シール油劣化防止方法及びガスホルダー装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281829B1 (en) * 1998-08-28 2001-08-28 Globespan, Inc. Multi-mode analog front-end
US6917241B2 (en) 2002-05-13 2005-07-12 Matsushita Electric Industrial Co., Ltd. Amplifier circuit, transmission device, amplification method, and transmission method
SE0301277D0 (sv) * 2003-05-02 2003-05-02 Spirea Ab Envelope elimination and restoration device
EP1557995A3 (en) 2004-01-22 2012-10-17 Panasonic Corporation Data converter and data conversion method, and transmitter circuit, communications device and electronic device using the same
TWI288531B (en) * 2004-02-26 2007-10-11 Mediatek Inc Phase locked loop for generating an output signal
US7405685B2 (en) * 2005-07-11 2008-07-29 Texas Instruments Incorporated Negative contributive offset compensation in a transmit buffer utilizing inverse clocking
US8411788B2 (en) * 2005-11-18 2013-04-02 Qualcomm, Incorporated Digital transmitters for wireless communication
EP2005602A1 (en) * 2006-03-30 2008-12-24 Nxp B.V. Multi-mode radio transmitters and a method of their operation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004048703A (ja) * 2002-05-13 2004-02-12 Matsushita Electric Ind Co Ltd 増幅回路、送信装置、増幅方法、および送信方法
JP2005236968A (ja) * 2004-01-22 2005-09-02 Matsushita Electric Ind Co Ltd データ変換器、およびデータ変換方法、ならびにそれらを用いた送信回路、通信機器、および電子機器
JP2009517912A (ja) * 2005-11-30 2009-04-30 株式会社東芝 無線回路の電力増幅器と共に使用する信号処理装置
JP2009159343A (ja) * 2007-12-27 2009-07-16 Advanced Telecommunication Research Institute International 通信装置
JP2009289772A (ja) 2008-05-27 2009-12-10 Rohm Co Ltd Ｌｅｄランプ
JP2010196787A (ja) 2009-02-25 2010-09-09 Nippon Steel Corp シール油劣化防止方法及びガスホルダー装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A FRAPPE; B. STEFANELLI; A. FLAMENT; A. KAISER; A. CATHELIN: "A Digital ?? RF Signal Generator For Mobile Communication Transmitters In 90nm CMOS", IEEE RFIC SYMP., June 2008 (2008-06-01), pages 13 - 16, XP031284274
See also references of EP2518901A4

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5892162B2 (ja) * 2011-05-10 2016-03-23 日本電気株式会社 デジタル変調器
JPWO2012153567A1 (ja) * 2011-05-10 2014-07-31 日本電気株式会社 デジタル変調器
WO2012153567A1 (ja) * 2011-05-10 2012-11-15 日本電気株式会社 デジタル変調器
US8964860B2 (en) 2011-05-10 2015-02-24 Nec Corporation Digital modulator
US9036691B2 (en) 2011-09-09 2015-05-19 Nec Corporation RF signal generating circuit, and transmitter
WO2013035523A1 (ja) * 2011-09-09 2013-03-14 日本電気株式会社 Ｒｆ信号生成回路、及び送信機
JPWO2013035523A1 (ja) * 2011-09-09 2015-03-23 日本電気株式会社 Ｒｆ信号生成回路、及び送信機
WO2013175876A1 (ja) * 2012-05-25 2013-11-28 日本電気株式会社 スイッチングアンプおよびそれを用いた送信機
JP2014003582A (ja) * 2012-05-25 2014-01-09 Nec Corp スイッチングアンプおよびそれを用いた送信機
US9520847B2 (en) 2012-05-25 2016-12-13 Nec Corporation Switching amplifier and transmitter using same
US20150263768A1 (en) * 2012-09-14 2015-09-17 Nec Corporation Transmitter
US9319255B2 (en) 2012-09-14 2016-04-19 Nec Corporation Transmitter, signal-synthesizing circuit, and signal-synthesizing method
WO2014042205A1 (ja) 2012-09-14 2014-03-20 日本電気株式会社 送信機、信号合成回路、信号合成方法
JPWO2014103132A1 (ja) * 2012-12-25 2017-01-12 日本電気株式会社 無線通信装置、無線通信システム、及び、無線通信装置の制御方法
WO2014103132A1 (ja) * 2012-12-25 2014-07-03 日本電気株式会社 無線通信装置、無線通信システム、及び、無線通信装置の制御方法
JP5975114B2 (ja) * 2012-12-25 2016-08-23 日本電気株式会社 無線通信装置、無線通信システム、及び、無線通信装置の制御方法
WO2014192574A1 (ja) 2013-05-31 2014-12-04 日本電気株式会社 送信回路
JPWO2014192574A1 (ja) * 2013-05-31 2017-02-23 日本電気株式会社 送信回路
US9584349B2 (en) 2013-05-31 2017-02-28 Nec Corporation Transmission circuit
US9548880B2 (en) 2013-09-18 2017-01-17 Nec Corporation Transmitter and its control method
WO2015059901A1 (ja) * 2013-10-22 2015-04-30 日本電気株式会社 送受信装置、送信装置及び送受信方法
JPWO2015059901A1 (ja) * 2013-10-22 2017-03-09 日本電気株式会社 送受信装置、送信装置及び送受信方法
US9838068B2 (en) 2013-10-22 2017-12-05 Nec Corporation Transmitter/receiver apparatus, transmitter apparatus and transmitting/receiving method
WO2019026412A1 (ja) * 2017-08-04 2019-02-07 日本電気株式会社 Ｒｆ信号生成装置およびｒｆ信号生成方法
US10998868B2 (en) 2017-08-04 2021-05-04 Nec Corporation RF signal generation device and RF signal generation method

Also Published As

Publication number Publication date
CN102668386A (zh) 2012-09-12
JPWO2011078120A1 (ja) 2013-05-09
EP2518901A1 (en) 2012-10-31
JP5360232B2 (ja) 2013-12-04
EP2518901A4 (en) 2013-05-01
EP2518901B1 (en) 2016-03-30
US9166539B2 (en) 2015-10-20
US20120262214A1 (en) 2012-10-18
CN102668386B (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
JP5360232B2 (ja) Ｒｆ信号生成回路及び無線送信機
Su et al. An IC for linearizing RF power amplifiers using envelope elimination and restoration
US7421037B2 (en) Reconfigurable transmitter with direct digital to RF modulator
JP5725027B2 (ja) 送信装置及びその制御方法
US10644656B2 (en) RF-DAC based phase modulator
JP2005277559A (ja) 送信機
Nagle et al. A wide-band linear amplitude modulator for polar transmitters based on the concept of interleaving delta modulation
Cho et al. A digitally intensive transmitter/PA using RF-PWM with carrier switching in 130 nm CMOS
US9036691B2 (en) RF signal generating circuit, and transmitter
Park et al. A multiphase PWM RF modulator using a VCO-based opamp in 45nm CMOS
JP5032637B2 (ja) 増幅器及びそれを用いた無線送信機
Stauth et al. A 2.4 GHz, 20dBm class-D PA with single-bit digital polar modulation in 90nm CMOS
US8766838B2 (en) Method and apparatus for performing modulation of a radio frequency signal
Hori et al. A 1-bit digital transmitter system using a 20-Gbps quadruple-cascode class-D digital power amplifier with 45nm SOI CMOS
US20070229171A1 (en) Wireless transmitter having multiple programmable gain amplifiers (PGAs) with tuned impedance to provide substantially linear response
Zimmermann et al. Design of an RF-DAC in 65nm CMOS for multistandard, multimode transmitters
Oh et al. Hybrid ET supply modulator IC with an adaptive quiescent current controller for its linear amplifier
US8145157B2 (en) High efficiency modulation
Stauth et al. Energy efficient wireless transmitters: Polar and direct-digital modulation architectures
Collados et al. High-power digital envelope modulator for a polar transmitter in 65nm CMOS
Nakatani et al. 0.7–1.8 GHz multiband digital polar transmitter using watt-class current-mode class-D CMOS power amplifier and digital envelope modulation technique for reduced spurious emissions
Suman CMOS Modulator Design for AM Transceiver
LaRue A Fully-Integrated Four-way Outphasing Architecture in Heterogeneously Integrated CMOS/GaN Process Technologies
Baudoin et al. Performance Analysis of Multi-radio Transmitter with Polar or Cartesian Architectures associated with High Efficiency Switched-Mode Power Amplifiers.
Li Class-C PA-VCO cell for FSK and GFSK transmitters in 130nm technology

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080057929.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10839350

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13517147

Country of ref document: US

Ref document number: 2011547538

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2010839350

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 6331/CHENP/2012

Country of ref document: IN