JPWO2013099053A1 - マルチレベルインバータ装置 - Google Patents

マルチレベルインバータ装置 Download PDF

Info

Publication number
JPWO2013099053A1
JPWO2013099053A1 JP2013551180A JP2013551180A JPWO2013099053A1 JP WO2013099053 A1 JPWO2013099053 A1 JP WO2013099053A1 JP 2013551180 A JP2013551180 A JP 2013551180A JP 2013551180 A JP2013551180 A JP 2013551180A JP WO2013099053 A1 JPWO2013099053 A1 JP WO2013099053A1
Authority
JP
Japan
Prior art keywords
switch element
drive signal
bidirectional
gate drive
bidirectional switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013551180A
Other languages
English (en)
Inventor
和憲 木寺
和憲 木寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2013551180A priority Critical patent/JPWO2013099053A1/ja
Publication of JPWO2013099053A1 publication Critical patent/JPWO2013099053A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inverter Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

直流電源２の高電圧側端子と低電圧側端子の間に接続された第１スイッチ素子２１及び第２スイッチ素子２２の直列回路と、直流電源２の中間の電圧を発生させるために、第１スイッチ素子２１及び第２スイッチ素子２２に並列接続され、２つのコンデンサ１１及び１２の直列回路と、２つのコンデンサ１１と１２の接続点Ｐ１と第１スイッチ素子２１と第２スイッチ素子２２の接続点Ｐ２の間に接続された単一の第１双方向スイッチ素子１００を備えたマルチレベルインバータ装置であって、双方向スイッチ素子１００は、ＧａＮ／ＡｌＧａＮを用いた横型トランジスタ構造を有する。

Description

本発明は、直流電力を交流電力に変換するマルチレベルインバータ装置に関する。
マルチレベルインバータ装置は、出力される交流電力の電圧波形に歪みが少なく、低騒音で、且つ低ノイズであるという特徴を有している。図１３は、例えば特許文献１に示された一般的な３レベルのマルチレベルインバータ装置の回路を示す。このマルチレベルインバータ装置５００は、直流電圧源となる２つのコンデンサ５５１及び５５２の直列回路の両端に、直列接続された２つのＩＧＢＴ(Insulated Gate Bipolar Transistor)５０１及び５０４が接続されている。また、ＩＧＢＴ５０１及び５０４にはダイオード５１１及び５１４がそれぞれ逆並列接続されている。コンデンサ５５１と５５２の接続点は接地され、ＩＧＢＴ５０１及び５０４の接続点が交流電力の出力端子となる。コンデンサ５５１と５５２の接続点とＩＧＢＴ５０１及び５０４の接続点の間には、逆方向耐圧を有する２つのＩＧＢＴ５０２および５０３が逆並列接続されている。なお、図示されていないが、コンデンサ５５１及び５５２の直列回路の両端に直流電源が接続されている。また、交流電力の出力端子には、インダクタ及びコンデンサなどで構成されたフィルタ回路が接続されている。
ＩＧＢＴ５０１が導通し、ＩＧＢＴ５０４が導通していないときは、出力端子から正の電圧が出力され、ＩＧＢＴ５０２又は５０３が導通し、ＩＧＢＴ５０１及び５０４が導通していないときは、出力端子から中間点の電位（０Ｖ）が出力され、ＩＧＢＴ５０４が導通し、ＩＧＢＴ５０１が導通していないときは、出力端子から負の電圧が出力される。それによって、直流電源から交流電力が出力される。
このマルチレベルインバータ装置５００は、スイッチ素子としてＩＧＢＴを用いることにより、スイッチ素子としてトランジスタを用いた装置に比べて、特にＩＧＢＴ５０２及び５０３にダイオードを直列接続する必要が無くなり、インバータ回路を構成する素子数の低減及び素子による損失の低減が可能である。
また、特許文献２には、インバータ回路を構成するダイオードとして、ワイドバンドギャップ半導体のダイオードを用いることによって、ダイオードによる損失を低減したマルチレベルインバータ装置が開示されている。
特開２００７−２８８６０号公報 特開２０１１−７８２９６号公報
上記特許文献１及び特許文献２に記載された従来のマルチレベルインバータ装置は、いずれも中間点電位（０Ｖ）を出力するために、逆並列接続された２つのスイッチ素子を用いており、例えば３レベルの単相マルチレベルインバータ装置の場合４つのスイッチ素子を必要とする。これらのスイッチ素子などには、インバータ出力電流と同等の大電流が流れるため、スイッチ素子などが発熱する。また、大電流が流れる素子数が多いため発熱量が多い。そのため、発熱による損失に起因してマルチレベルインバータ装置の効率が低下し、また、ヒートシンクなどの放熱部品が必要であるため、マルチレベルインバータ装置の小型化が困難である。
本発明は、上記従来例の問題を解決するためになされたものであり、素子数の低減及び低損失による高効率化及び放熱部品数の削減による小型化が可能なマルチレベルインバータ装置を提供することを目的とする。
上記目的を達成するために本発明に係るマルチレベルインバータ装置は、直流電源の高電圧側端子と低電圧側端子の間に接続された第１スイッチ素子及び第２スイッチ素子の直列回路と、前記直流電源の中間の電圧を発生させるために、前記第１スイッチ素子及び前記第２スイッチ素子に並列接続され、２つのコンデンサの直列回路と、前記２つのコンデンサの接続点と前記第１スイッチ素子と前記第２スイッチ素子の接続点の間に接続された単一の双方向スイッチ素子と、前記第１スイッチ素子、前記第２スイッチ素子及び前記双方向スイッチ素子に対してゲート駆動信号を出力する制御部を備え、前記双方向スイッチ素子は、ＧａＮ／ＡｌＧａＮを用いた横型トランジスタ構造を有することを特徴とする。
前記双方向スイッチ素子は、ＧａＮ層と、前記ＧａＮ層の上に積層されたＡｌＧａＮ層で構成され、前記ＡｌＧａＮ層の表面には、２つのドレイン電極と、前記２つのドレイン電極の間に位置するゲート電極が形成されていることが好ましい。
前記双方向スイッチ素子は、前記２つのドレイン電極の間に２つのゲート電極が形成されており、前記２つのゲートにそれぞれゲート駆動信号が入力されることにより前記２つのドレイン電極の間が導通し、前記２つのゲートのいずれにもゲート駆動信号が入力されないことにより前記２つのドレイン電極の間が非導通となり、前記２つのゲートのいずれか一方にのみゲート駆動信号が入力されることによりダイオードとして機能することが好ましい。
前記制御部は、前記双方向スイッチ素子に出力するゲート駆動信号と前記第１スイッチ素子又は前記第２スイッチ素子に対して出力するゲート駆動信号の間に、前記第１スイッチ素子、前記第２スイッチ素子及び前記双方向スイッチ素子のいずれも非導通であるデッドオフタイムを設けると共に、少なくとも前記デッドオフタイム中、前記双方向スイッチの２つのゲートのいずれか一方にのみゲート駆動信号を入力し、前記双方向スイッチ素子をダイオードとして機能させることが好ましい。
また、前記双方向スイッチ素子を第１双方向スイッチ素子と呼び、前記第１スイッチ素子及び前記第２スイッチ素子の直列回路に並列接続された第３スイッチ素子及び第４スイッチ素子の直列回路と、前記２つのコンデンサの接続点と前記第３スイッチ素子と前記第４スイッチ素子の接続点の間に接続され、前記第１双方向スイッチ素子と同一の構造を有する単一の第２双方向スイッチ素子をさらに備え、前記制御部は、前記第３スイッチ素子、前記第４スイッチ素子及び前記第２双方向スイッチ素子に対してゲート駆動信号を出力し、前記第１スイッチ素子、前記第２スイッチ素子及び前記第１双方向スイッチ素子を第１スイッチ素子部とし、前記第３スイッチ素子、前記第４スイッチ素子及び前記第２双方向スイッチ素子を第２スイッチ素子部として、前記第１スイッチ素子部からの出力と前記第２スイッチ素子部からの出力の差分を交流電力として出力することが好ましい。
前記第１スイッチ素子、前記第２スイッチ素子及び前記第１双方向スイッチ素子で第１スイッチ素子部を構成し、前記第３スイッチ素子、前記第４スイッチ素子及び前記第２双方向スイッチ素子で第２スイッチ素子部を構成し、前記制御部は、前記第２スイッチ素子部を前記第１スイッチ素子部よりも高い周波数でスイッチングし、前記第１スイッチ素子部と前記第２スイッチ素子部の位相を反転させて動作させていることが好ましい。
前記第３又は第４双方向スイッチ素子は、ＧａＮ層と、前記ＧａＮ層の上に積層されたＡｌＧａＮ層で構成され、前記ＡｌＧａＮ層の表面には、２つのドレイン電極と、前記２つのドレイン電極の間に位置するゲート電極が形成されていることが好ましい。
前記第３又は第４双方向スイッチ素子は、前記２つのドレイン電極の間に２つのゲート電極が形成されており、前記２つのゲートにそれぞれゲート駆動信号が入力されることにより前記２つのドレイン電極の間が導通し、前記２つのゲートのいずれにもゲート駆動信号が入力されないことにより前記２つのドレイン電極の間が非導通となり、前記２つのゲートのいずれか一方にのみゲート駆動信号が入力されることによりダイオードとして機能することが好ましい。
前記制御部は、さらに、前記第２双方向スイッチ素子に出力するゲート駆動信号と前記第３スイッチ素子又は前記第４スイッチ素子に対して出力するゲート駆動信号の間に、前記第３スイッチ素子、前記第４スイッチ素子及び前記第１双方向スイッチ素子のいずれも非導通であるデッドオフタイムを設けると共に、少なくとも前記デッドオフタイム中、前記第２双方向スイッチの２つのゲートのいずれか一方にのみゲート駆動信号を入力し、前記双方向スイッチ素子をダイオードとして機能させることが好ましい。
本発明によれば、マルチレベルインバータ装置を構成するスイッチ素子の１つとして双方向スイッチ素子を用いることにより、スイッチ素子数を削減すると共に、双方向スイッチ素子として低損失を特徴とするＧａＮ／ＡｌＧａＮを用いた横型トランジスタ構造の素子を用いている。そのため、スイッチ素子数の削減による発熱量の低下、及びそれに伴う高効率化、放熱部品の削減又は小型化によるマルチレベルインバータ装置の小型化が可能となる。
本発明の第１実施形態に係るマルチレベルインバータ装置の構成を示す回路図。 本発明のマルチレベルインバータ装置で用いる双方向スイッチ素子の構成（シングルゲート型）を示す平面図。 図２におけるＡ−Ａ断面図。 本発明のマルチレベルインバータ装置で用いる双方向スイッチ素子の他の構成（デュアルゲート型）を示す平面図。 図４におけるＢ−Ｂ断面図。 図４に示す双方向スイッチ素子の特性を示す図。 第１実施形態におけるマルチレベルインバータ装置の基本的動作を示す波形図。 マルチレベルインバータ装置の交流出力端子から出力される電圧波形をより正弦波に近づけるための具体的な駆動方法を示す波形図。 第１実施形態におけるマルチレベルインバータ装置の具体的な駆動方法を示す波形図。 第１実施形態におけるマルチレベルインバータ装置の他の具体的な駆動方法を示す波形図。 本発明の第２実施形態に係るマルチレベルインバータ装置の構成を示す回路図。 第２実施形態におけるマルチレベルインバータ装置の具体的な動作を示す波形図。 従来の３レベルのマルチレベルインバータの構成を示す回路図。
（第１実施形態）
本発明の第１実施形態に係るマルチレベルインバータ装置について説明する。図１は、第１実施形態に係る３レベルのマルチレベルインバータ装置１の回路構成を示す。このマルチレベルインバータ装置１は、直流電源２の高電圧側端子と低電圧側端子の間に第１スイッチ素子２１及び第２スイッチ素子２２の直列回路が接続されている。さらに、第１スイッチ素子２１及び第２スイッチ素子２２の直列回路には、２つのコンデンサ１１及び１２の直列回路が並列接続されている。これら直列接続された２つのコンデンサ１１と１２の接続点からは、直流電源２の中間の電圧が発生される。第１スイッチ素子２１及び第２スイッチ素子２２として、例えばＦＥＴ(Field Effect Transistor)やＩＧＢＴなどが用いられる。また、コンデンサ１１と１２の接続点Ｐ１と第１スイッチ素子２１及び第２スイッチ素子２２の接続点Ｐ２の間には、単一の双方向スイッチ素子１００が接続されている。第１スイッチ素子２１及び第２スイッチ素子２２の接続点Ｐ２には、インダクタ３１及びコンデンサ３２などで構成されたフィルタ回路が接続されており、このフィルタ回路から交流電力が出力される。制御部５０は、各スイッチ素子２１、２２及び１００に対してゲート駆動信号Ｇ２１、Ｇ２２、Ｇ１００を出力する。
次に、双方向スイッチ素子１００の具体的な構造について説明する。双方向スイッチ素子１００は、ＧａＮ／ＡｌＧａＮを用いた横型トランジスタ構造を有する双方向スイッチ素子である。図２は双方向スイッチ素子１００の構成の一例を示す平面図であり、図３はＡ−Ａ断面図である。なお、この双方向スイッチ素子１００は、２つの電極Ｄ１及びＤ２間にゲートＧが１つだけ設けられているので、シングルゲート型と呼ばれている。
図３に示すように、双方向スイッチ素子１００の基板１０１は、導体層１０１ａと、導体層１０１ａの上に積層されたＧａＮ層２ｂと、ＧａＮ層２ｂの上にさらに積層されたＡｌＧａＮ層０１０ｃで構成されている。この実施形態では、チャネル層としてＡｌＧａＮ／ＧａＮヘテロ界面に生じる２次元電子ガス層を利用している。図２に示すように、基板１０１の表面１０１ｄには、第１電極Ｄ１及び第２電極Ｄ２と、第１電極Ｄ１の電位及び第２電極Ｄ２の電位に対して中間電位となる中間電位部Ｓが形成されている。さらに、中間電位部Ｓの上には、制御電極（ゲート）Ｇが積層形成されている。制御電極Ｇとして、例えばショットキ電極を用いる。第１電極Ｄ１及び第２電極Ｄ２は、それぞれ互いに平行に配列された複数の電極部１１１、１１２、１１３・・・及び１２１、１２２、１２３・・・を有する櫛歯状であり、櫛歯状に配列された電極部同士が互いに対向するように配置されている。中間電位部Ｓ及び制御電極Ｇは、櫛歯状に配列された電極部１１１、１１２、１１３・・・及び１２１、１２２、１２３・・・の間にそれぞれ配置されており、電極部の間に形成される空間の平面形状に相似した形状（略魚背骨状）を有している。
図２に示すように、第１電極Ｄ１の電極部１１１と第２電極Ｄ２の電極部１２１は、それらの幅方向における中心線が同一線上に位置するように配列されている。また、中間電位部Ｓ及び制御電極Ｇは、それぞれ第１電極Ｄ１の電極部１１１及び第２電極Ｄ２の電極部１２１の配列に対して平行に設けられている。上記幅方向における第１電極Ｄ１の電極部１１１と第２電極Ｄ２の電極部１２１と中間電位部Ｓ及び制御電極Ｇの距離は、所定の耐電圧を維持しうる距離に設定されている。上記幅方向に直交する方向、すなわち第１電極Ｄ１の電極部１１１と第２電極Ｄ２の電極部１２１の長手方向においても同様である。また、これらの関係は、その他の電極部１１２及び１２２、１１３及び１２３・・・についても同様である。すなわち、中間電位部Ｓ及び制御電極Ｇは、第１電極Ｄ１及び第２電極Ｄ２に対して所定の耐電圧を維持しうる位置に配置されている。そのため、第１電極Ｄ１が高電位側、第２電極Ｄ２が低電位側である場合、双方向スイッチ素子１００がオフのとき、少なくとも第１電極Ｄ１と、制御電極Ｇ及び中間電位部Ｓの間で、電流は確実に遮断される（制御電極（ゲート）Ｇの直下で電流が阻止される）。一方、双方向スイッチ素子１００がオンのとき、すなわち制御電極Ｇに所定の閾値以上の電圧の信号が印加されたときは、図中矢印で示すように、第１電極Ｄ１（電極部１１１・・・）、中間電位部Ｓ、第２電極Ｄ２（電極部１２１・・・）の経路で電流が流れる。逆の場合も同様である。その結果、制御電極Ｇに印加する信号の閾値電圧を必要最低限のレベルまで低下させても、双方向スイッチ素子１００を確実にオン／オフさせることができ、低オン抵抗を実現することができる。また、第１電極Ｄ１の電極部１１１、１１２、１１３・・・及び第２電極Ｄ２の電極部１２１、１２２、１２３・・・を櫛歯状に配列することができ、双方向スイッチ素子１００のチップサイズを大きくすることなく、大電流を取り出すことができる。
図４及び５は、双方向スイッチ素子１００の他の構成例を示す。図４は双方向スイッチ素子１００の構成を示す平面図であり、図５はＢ−Ｂ断面図である。なお、この双方向スイッチ素子１００は、２つの電極Ｄ１及びＤ２間に２つのゲートＧ１及びＧ２が設けられているので、デュアルゲート型と呼ばれている。
図４及び５に示すように、横型のデュアルゲートトランジスタ構造の双方向スイッチ素子１００は、耐圧を維持する箇所を１箇所とした損失の少ない双方向素子を実現する構造である。すなわち、ドレイン電極Ｄ１及びＤ２はそれぞれＧａＮ層に達するように形成され、ゲート電極Ｇ１及びＧ２はそれぞれＡｌＧａＮ層の上に形成されている。ゲート電極Ｇ１、Ｇ２に電圧が印加されていない状態では、ゲート電極Ｇ１、Ｇ２の直下のＡｌＧａＮ／ＧａＮヘテロ界面に生じる２次元電子ガス層に電子の空白地帯が生じ、電流は流れない。一方、ゲート電極Ｇ１、Ｇ２に電圧が印加されると、ドレイン電極Ｄ１からＤ２に向かって（又はその逆に）ＡｌＧａＮ／ＧａＮヘテロ界面に電流が流れる。ゲート電極Ｇ１とＧ２の間は、耐電圧を必要とし、一定の距離を設ける必要があるが、ドレイン電極Ｄ１とゲート電極Ｇ１の間及びドレイン電極Ｄ２とゲート電極Ｇ２の間は耐電圧を必要としない。そのため、ドレイン電極Ｄ１とゲート電極Ｇ１及びドレイン電極Ｄ２とゲート電極Ｇ２とが、絶縁層Ｉｎを介して重複していてもよい。なお、この構成の素子はドレイン電極Ｄ１、Ｄ２の電圧を基準として制御する必要があり、２つのゲート電極Ｇ１、Ｇ２にそれぞれ駆動信号を入力する必要がある（そのため、デュアルゲートトランジスタ構造と呼ぶ）。
図６にこのデュアルゲート型の双方向スイッチ素子１００の特性を示す。図６（ａ）は、デュアルゲート型の双方向スイッチ素子１００の等価回路を示し、デュアルゲート型であるためスイッチ制御するゲートが二つあり、それぞれにオン／オフの閾値が存在する。閾値の値は２つのゲートについてそれぞれほぼ同じ値であり、ノーマリーオフ型なので閾値（正の値）より高い時がオン状態となる。ここで、２つのゲートの状態の組み合わせが４通りあるので、そのそれぞれのＩ―Ｖ特性をそれぞれ図６（ｂ）〜（ｅ）に示している。図６（ｂ）〜（ｅ）中、ＶＤ１及びＶＤ２は、それぞれ図５におけるドレイン電極Ｄ１、Ｄ２の電圧、ＶＧ１及びＶＧ２は、それぞれゲート電極Ｇ１、Ｇ２に印加されるゲート駆動信号の電圧である。また、ＩＤ１及びＩＤ２はゲート電極Ｇ１とＧ２の間に流れる電流を表す。図６（ｂ）は、ゲート駆動信号Ｇ２１、Ｇ２２の電圧が共に閾値よりも高く、ゲートＤ１及びＤ２が共にオン状態であり、双方向スイッチ素子１００が導通状態になる第１状態を示す。図６（ｃ）は、ゲート駆動信号Ｇ２１、Ｇ２２の電圧が共に閾値よりも低く、ゲートＤ１及びＤ２が共にオフ状態であり、双方向スイッチ素子１００が遮断状態になる第２状態を示す。図６（ｄ）は、ゲート駆動信号Ｇ２１の電圧が閾値よりも高く、ゲート駆動信号Ｇ２２の電圧が閾値よりも低く、ゲートＤ１がオン状態で、ゲートＤ２がオフ状態であり、双方向スイッチ素子１００はダイオードの様に片側だけ電流を流す第３状態になる。図６（ｅ）は、ゲート駆動信号Ｇ２２の電圧が閾値よりも高く、ゲート駆動信号Ｇ２１の電圧が閾値よりも低く、ゲートＤ２がオン状態で、ゲートＤ１がオフ状態であり、双方向スイッチ素子１００が図６（ｄ）とは逆方向の電流だけを流す第４状態になる。
次に、第１実施形態におけるマルチレベルインバータ装置１の基本的動作について説明する。図７は、制御部１００から出力されるゲート駆動信号Ｇ２１、Ｇ２２、Ｇ１００の波形及びマルチレベルインバータ装置１の接続点Ｐ２の電圧波形又は交流出力端子Ｐ３の電圧波形（これらをインバータ出力と総称する）を示す。この場合、双方向スイッチ素子１００としては、上記シングルゲート型又はデュアルゲート型のいずれであってもよい。デュアルゲート型の場合、同じゲート駆動信号が２つのゲートＤ１とＤ２に同時に入力されるものとする。
図７に示すように、最初ゲート駆動信号Ｇ１００のみが出力されているとすると、直流電源の出力電圧をＶとして、接続点Ｐ２の電圧は中間電圧０（Ｖ）となる。次に、ゲート駆動信号Ｇ１００の出力を停止し、ゲート駆動信号Ｇ２１を出力すると、第１スイッチ素子２１が導通し、第２スイッチ素子２２が非導通となるので、電流は直流電源２から第１スイッチ素子２１を通ってインダクタ３１に流れる。そのため、接続点Ｐ２の電圧は直流電源２の出力電圧と電圧Ｖ／２となる。さらに、ゲート駆動信号Ｇ２１の出力を停止し、ゲート駆動信号Ｇ１００を出力すると、第１スイッチ素子２１及び第２スイッチ素子２２が非導通で、双方向スイッチ素子１００が導通するので、接続点Ｐ２の電圧は再び中間電圧０となる。さらに、ゲート駆動信号Ｇ１００の出力を停止し、ゲート駆動信号Ｇ２２を出力すると、第１スイッチ素子２１が非導通で、第２スイッチ素子２２が導通するので、接続点Ｐ２の電圧は−Ｖ／２となる。さらに、ゲート駆動信号Ｇ２２の出力を停止し、ゲート駆動信号Ｇ１００を出力すると、接続点Ｐ２の電圧は再び中間電圧０となる。このような動作を繰り返し行うことにより、マルチレベルインバータ装置１の接続点Ｐ２の電圧は、０、Ｖ／２、０、−Ｖ／２、０、Ｖ／２、０、−Ｖ／２・・・のように変化する。さらに、マルチレベルインバータ装置１の交流出力端子Ｐ３からは、これらの矩形波を平滑化した交流電力が出力される。
ところで、マルチレベルインバータ装置１の交流出力端子Ｐ３から出力される電圧波形がより正弦波に近くなるように、例えば図８に示すように、交流電力の周期の１／２の期間において、上記ゲート駆動信号Ｇ２１、Ｇ２２及びＧ１００を複数回スイッチングすることが行われている。一方、インバータ装置においては、複数のスイッチ素子が同時にオンすると、短絡電流が流れる可能性がある。そのため、一時的に全てのスイッチ素子をオフするデッドタイムが設けられている。図９（ａ）は、図８におけるインバータ出力が正電圧を示す期間Ｔ１におけるゲート駆動信号の波形及びインバータ出力を示す。また、図９（ｂ）は、図８におけるインバータ出力が負電圧を示す期間Ｔ２におけるゲート駆動信号の波形及びインバータ出力を示す。なお、この場合、双方向スイッチ素子１００として、デュアルゲート型のものを用いており、２つのゲートＤ１とＤ２に入力されるゲート駆動信号をそれぞれＧ１０１及びＧ１０２とする。
図９（ａ）に示すように、インバータ出力が正電圧を示す期間Ｔ１では、ゲート駆動信号Ｇ２２の電圧は常時閾値未満であり（すなわち、ゲート駆動信号Ｇ２２は出力されていない）、第２スイッチ素子２２は非導通である。また、ゲート駆動信号Ｇ１０２の電圧は常時閾値以上である（すなわち、ゲート駆動信号Ｇ１０２は出力され続けている）。ゲート駆動信号Ｇ１０１の電圧は、交互に閾値以上の状態と閾値未満の状態を繰り返す（すなわち、ゲート駆動信号Ｇ１０１は、所定時間の出力状態と非出力状態を繰り返す）。ゲート駆動信号Ｇ１０１とＧ１０２の電圧が共に閾値以上のとき、双方向スイッチ素子１００が導通している。また、ゲート駆動信号Ｇ２１の電圧は、ゲート駆動信号Ｇ１０１の電圧が閾値未満になった後、所定のデッドオフタイムを経過したときに閾値以上となり、ゲート駆動信号Ｇ２１の電圧が閾値未満となった後、所定のデッドオフタイムを経過したときに閾値以上となる（すなわち、ゲート駆動信号Ｇ２１は、ゲート駆動信号Ｇ１０１が非出力状態の間に出力される）。
一方、図９（ｂ）に示すように、インバータ出力が負電圧を示す期間Ｔ２では、ゲート駆動信号２１の電圧は常時閾値未満であり、スイッチ素子２１は非導通である。また、ゲート駆動信号Ｇ１０１の電圧は常時閾値以上である。ゲート駆動信号Ｇ１０２の電圧は、交互に閾値以上の状態と閾値未満の状態を繰り返し、ゲート駆動信号Ｇ１０１とＧ１０２の電圧が共に閾値以上のとき、双方向スイッチ素子１００が導通している。ゲート駆動信号Ｇ２２の電圧は、ゲート駆動信号Ｇ１０２の電圧が閾値未満になった後、所定のデッドオフタイムを経過したときに閾値以上となる。また、ゲート駆動信号Ｇ１０２の電圧は、ゲート駆動信号Ｇ２２の電圧が閾値未満となった後、所定のデッドオフタイムを経過したときに閾値以上となる。
図９（ａ）及び（ｂ）中、ゲート駆動信号Ｇ２１及びＧ２２のパルス幅を変化させている。すなわち、マルチレベルインバータ装置１の交流出力端子Ｐ３から出力される交流電力のゼロクロス点を基準として、最初はゲート駆動信号Ｇ２１のパルス幅を小さくし、徐々にパルス幅を大きくしていき、交流電力の周期の１／４付近でパルス幅を最大とし、その後、徐々にパルス幅を小さくしていく。このような駆動方法を採ることによって、マルチレベルインバータ装置１の交流出力端子Ｐ３から出力される電圧波形をより正弦波に近づけることができる。
図１に示すようなマルチレベルインバータ回路において、第１スイッチ素子２１が導通状態から非導通に変わると、フィルタ回路を構成するインダクタ３１及びコンデンサ３２に蓄えられていた電力は、コンデンサ１２を介して第２スイッチ素子２２の寄生ダイオードを通って流れようとする（転流電流）。そして、双方向スイッチ素子１００が導通するまでこのような転流電流が流れようとする。この転流電流が、電圧が低い側から流れるので、交流出力端子Ｐ３から出力される電圧波形には、図７の破線による楕円で示すようなリップルが現れる。また、第２スイッチ素子２２の寄生ダイオードの逆回復時間が長い場合、双方向スイッチ素子１００と第２スイッチ素子２２の寄生ダイオードの短絡現象が発生し、スイッチング損失が大きいという問題が生じる。特に、導通時の損失が少ないＦＥＴは、寄生ダイオードの逆回復が遅い傾向にあり、導通時の損失とスイッチング損失の間にトレードオフの関係が成り立つ。
しかしながら、図９（ａ）及び（ｂ）に示すように、双方向スイッチ素子１００の一方のゲート電極Ｄ１又はＤ２には、常時ゲート駆動信号Ｇ１０１又は１０２が入力されている。すなわち、図６（ｄ）又は（ｅ）に示すように、双方向スイッチ素子１００はダイオードとして機能している。そのため、第１スイッチ素子２１が導通状態から非導通に変わると、電流は、ダイオードとして機能する双方向スイッチ素子１００を流れ、第２スイッチ素子２２の寄生ダイオードには流れない。そのため、第２スイッチ素子２２の寄生ダイオードへの転流電流によるリップルが発生せず、さらに第２スイッチ素子２２の寄生ダイオードの逆回復の遅れによるスイッチング損失も発生しない。
図１０（ａ）及び（ｂ）は、マルチレベルインバータ装置１の他の駆動例を示す。図９（ａ）及び（ｂ）に示す駆動例では、ゲート駆動信号Ｇ１０１又はＧ１０２の電圧を常時閾値以上としていたが、少なくともデッドオフタイムにおいて双方向スイッチ素子１００がダイオードとして機能していればよく、それ以外の時間帯では、ゲート駆動信号Ｇ１０１又はＧ１０２の電圧を常時閾値以上とする必要はない。そこで、図１０（ａ）及び（ｂ）に示す駆動例では、第１スイッチ素子２１又は第２スイッチ素子２２が導通から非導通に、及び非導通から導通に切り替わる直前にゲート駆動信号Ｇ１０１又はＧ１０２の電圧を閾値以上とするように構成したものである。このような駆動方法により、ゲート駆動信号による消費電力を少なくして、マルチレベルインバータ装置１を高効率化することができる。
（第２実施形態）
本発明の第２実施形態に係るマルチレベルインバータ装置について説明する。図１１は、第２実施形態に係る５レベルのマルチレベルインバータ装置１０の回路構成を示す。このマルチレベルインバータ装置１０は、直流電源２の高電圧側端子と低電圧側端子の間に２つのコンデンサ１１及び１２の直列回路が接続され、さらにコンデンサ１１及び１２の直列回路と並列に、２組の第１スイッチ素子２１Ａ及び第２スイッチ素子２２Ａの直列回路と第３スイッチ素子２１Ｂ及び第４スイッチ素子２２Ｂの直列回路が接続されている。これらスイッチ素子２１Ａ、２２Ａ、２１Ｂ、２２Ｂとして、例えばＦＥＴやＩＧＢＴなどが用いられる。また、コンデンサ１１と１２の接続点Ｐ１Ａと第１スイッチ素子２１Ａ及び第２スイッチ素子２２Ａの接続点Ｐ２Ａの間には、第１双方向スイッチ素子１００Ａが接続されている。同様に、コンデンサ１１と１２の接続点Ｐ１Ｂと第３スイッチ素子２１Ｂ及び第４スイッチ素子２２Ｂの接続点Ｐ２Ｂの間には、第２双方向スイッチ素子１００Ｂが接続されている。第１双方向スイッチ素子１００Ａ及び第２双方向スイッチ素子１００Ｂは、同じ構成を有していることが好ましく、上記ＧａＮ／ＡｌＧａＮを用いた横型トランジスタ構造を有する双方向スイッチ素子のうち、シングルゲート型及びデュアルゲート型のいずれの素子であってもよい。
第１スイッチ素子２１及び第２スイッチ素子２２の接続点Ｐ２Ａと交流電力出力端子３１Ａの間にはインダクタ３１Ａが接続され、第３スイッチ素子２１Ｂ及び第４スイッチ素子２２Ｂの接続点Ｐ２Ｂと交流電力出力端子３１Ｂの間にはインダクタ３１Ｂが接続されている。さらに、交流電力出力端子３１Ａと交流電力出力端子３１Ｂの間にはコンデンサ３２が接続されている。交流電力は、交流電力出力端子３１Ａと交流電力出力端子３１Ｂから出力される。制御部５０は、各スイッチ素子２１Ａ、２２Ａ、２１Ｂ、２２Ｂ、１００Ａ及び１００Ｂに対してゲート駆動信号Ｇ２１Ａ、Ｇ２２Ａ、ｇ２１Ｂ、Ｇ２２Ｂ、Ｇ１００Ａ、Ｇ１００Ｂを出力する。第２実施形態に係るマルチレベルインバータ装置１０は、２組のスイッチ素子部を有しており、２組のスイッチ素子部の出力の差分を交流電力として出力する。
第１スイッチ素子２１Ａ、第２スイッチ素子２２Ａ及び第１双方向スイッチ素子１００Ａは第１スイッチ素子部を構成し、その出力をインバータ出力１とする。また、第３スイッチ素子２１Ｂ、第４スイッチ素子２２Ｂ及び第２双方向スイッチ素子１００Ｂは第２スイッチ素子部を構成し、その出力をインバータ出力２とする。図１２は、インバータ出力１、インバータ出力２及びそれらの差分を示す。第１スイッチ素子部及び第２スイッチ素子部は、共に出力電圧がＶ／２、０及び−Ｖ／２の間で変化する３レベルインバータである。従って、これら第１スイッチ素子部のインバータ出力１と第２スイッチ素子部のインバータ出力２の差分は、出力電圧が、Ｖ、Ｖ／２、０、−Ｖ／２及び−Ｖの間で変化する５レベルインバータとなる。図１２からわかるように、制御部５０は、第１スイッチ素子部を低周波数（低速）でスイッチングし、第２スイッチ素子部を高周波数（高速）でスイッチングする。また、制御部５０は、第１スイッチ素子部と第２スイッチ素子部の位相を反転させて動作させている。そのため、接続点Ｐ２ＡとＰ２Ｂから出力されるインバータ出力１とインバータ出力２の差分も高速でスイッチングされた波形となる。この差分出力をインダクタ３１Ａ及び３１Ｂとコンデンサ３２で構成されたフィルタ回路により平滑化すると、交流電力出力端子３１Ａと３１Ｂから出力される交流電力の波形は、ほぼ正弦波となる。
第１実施形態で説明した３レベルのマルチレベルインバータ装置１と第２実施形態の５レベルのマルチレベルインバータ装置１０から出力される交流電力の電圧が同じであるとすると、第２実施形態のマルチレベルインバータ装置１０において平滑化される波形の振幅は、第１実施形態の波形の振幅と比較して１／２となる。そのため、マルチレベルインバータ装置１０における平滑化の際のリアクタ損失は、マルチレベルインバータ装置１における平滑化の際のリアクタ損失よりも少なくなる。また、第１スイッチ素子部及び第２スイッチ素子部の各スイッチ素子の駆動方法は、上記図９又は図１０に示したいずれかの方法により行われることは言うまでもない。
以上説明したように、本発明によれば、マルチレベルインバータ装置において、例えば従来逆並列接続された２つのＩＧＢＴの代わりに１つの双方向スイッチ素子を用いているので、スイッチ素子数を削減すると共に、スイッチ素子による発熱量及び損失を低減することができる。また、発熱量の低減に伴い、ヒートシンクなどの放熱部品の削減又は小型化により、マルチレベルインバータ装置自体の小型化が可能になる。
さらに、双方向スイッチ素子として、ＧａＮ／ＡｌＧａＮを用いた横型トランジスタ構造を有する双方向スイッチ素子を用いているので、例えばトライアックなどの縦型トランジスタ構造を有するスイッチ素子と比較して、スイッチ素子自体の損失を非常に小さくすることができる。すなわち、このＧａＮ／ＡｌＧａＮを用いた横型トランジスタ構造を有する双方向スイッチ素子は、電流がＧａＮ層とＡｌＧａＮ層の界面に沿って流れ、積層された半導体層を貫いて流れることはない。従って、横型トランジスタ構造を有する双方向スイッチ素子自体の発熱や損失は、縦型トランジスタ構造を有するスイッチ素子の発熱や損失に比べて非常に小さい。
本願は日本国特許出願２０１１−２８９４１９に基づいており、その内容は、上記特許出願の明細書及び図面を参照することによって結果的に本願発明に合体されるべきものである。
また、本願発明は、添付した図面を参照した実施の形態により十分に記載されているけれども、さまざまな変更や変形が可能であることは、この分野の通常の知識を有するものにとって明らかであろう。それゆえ、そのような変更及び変形は、本願発明の範囲を逸脱するものではなく、本願発明の範囲に含まれると解釈されるべきである。
１、１０ マルチレベルインバータ装置
２ 直流電源
１１、１２ コンデンサ
２１、２１Ａ 第１スイッチ素子
２１Ｂ 第３スイッチ素子
２２、２２Ａ 第２スイッチ素子
２２Ｂ 第４スイッチ素子
３１、３１Ａ、３１Ｂ インダクタ
３２ コンデンサ
１００ 双方向スイッチ
１００Ａ 第１双方向スイッチ
１００Ｂ 第２双方向スイッチ

Claims (9)

  1. 直流電源の高電圧側端子と低電圧側端子の間に接続された第１スイッチ素子及び第２スイッチ素子の直列回路と、
    前記直流電源の中間の電圧を発生させるために、前記第１スイッチ素子及び前記第２スイッチ素子に並列接続され、２つのコンデンサの直列回路と、
    前記２つのコンデンサの接続点と前記第１スイッチ素子と前記第２スイッチ素子の接続点の間に接続された単一の双方向スイッチ素子と、
    前記第１スイッチ素子、前記第２スイッチ素子及び前記双方向スイッチ素子に対してゲート駆動信号を出力する制御部を備え、
    前記双方向スイッチ素子は、ＧａＮ／ＡｌＧａＮを用いた横型トランジスタ構造を有することを特徴とするマルチレベルインバータ装置。
  2. 前記双方向スイッチ素子は、ＧａＮ層と、前記ＧａＮ層の上に積層されたＡｌＧａＮ層で構成され、前記ＡｌＧａＮ層の表面には、２つのドレイン電極と、前記２つのドレイン電極の間に位置するゲート電極が形成されていることを特徴とする請求項１に記載のマルチレベルインバータ装置。
  3. 前記双方向スイッチ素子は、
    前記２つのドレイン電極の間に２つのゲート電極が形成されており、
    前記２つのゲートにそれぞれゲート駆動信号が入力されることにより前記２つのドレイン電極の間が導通し、
    前記２つのゲートのいずれにもゲート駆動信号が入力されないことにより前記２つのドレイン電極の間が非導通となり、
    前記２つのゲートのいずれか一方にのみゲート駆動信号が入力されることによりダイオードとして機能することを特徴とする請求項２に記載のマルチレベルインバータ装置。
  4. 前記制御部は、前記双方向スイッチ素子に出力するゲート駆動信号と前記第１スイッチ素子又は前記第２スイッチ素子に対して出力するゲート駆動信号の間に、前記第１スイッチ素子、前記第２スイッチ素子及び前記双方向スイッチ素子のいずれも非導通であるデッドオフタイムを設けると共に、少なくとも前記デッドオフタイム中、前記双方向スイッチの２つのゲートのいずれか一方にのみゲート駆動信号を入力し、前記双方向スイッチ素子をダイオードとして機能させることを特徴とする請求項３に記載のマルチレベルインバータ装置。
  5. 前記双方向スイッチ素子を第１双方向スイッチ素子と呼び、
    前記第１スイッチ素子及び前記第２スイッチ素子の直列回路に並列接続された第３スイッチ素子及び第４スイッチ素子の直列回路と、前記２つのコンデンサの接続点と前記第３スイッチ素子と前記第４スイッチ素子の接続点の間に接続され、前記第１双方向スイッチ素子と同一の構造を有する単一の第２双方向スイッチ素子をさらに備え、
    前記制御部は、前記第３スイッチ素子、前記第４スイッチ素子及び前記第２双方向スイッチ素子に対してゲート駆動信号を出力し、
    前記第１スイッチ素子、前記第２スイッチ素子及び前記第１双方向スイッチ素子を第１スイッチ素子部とし、前記第３スイッチ素子、前記第４スイッチ素子及び前記第２双方向スイッチ素子を第２スイッチ素子部として、前記第１スイッチ素子部からの出力と前記第２スイッチ素子部からの出力の差分を交流電力として出力することを特徴とする請求項１に記載のマルチレベルインバータ装置。
  6. 前記第１スイッチ素子、前記第２スイッチ素子及び前記第１双方向スイッチ素子で第１スイッチ素子部を構成し、
    前記第３スイッチ素子、前記第４スイッチ素子及び前記第２双方向スイッチ素子で第２スイッチ素子部を構成し、
    前記制御部は、前記第２スイッチ素子部を前記第１スイッチ素子部よりも高い周波数でスイッチングし、前記第１スイッチ素子部と前記第２スイッチ素子部の位相を反転させて動作させていることを特徴とする請求項５に記載のマルチレベルインバータ装置。
  7. 前記第３又は第４双方向スイッチ素子は、ＧａＮ層と、前記ＧａＮ層の上に積層されたＡｌＧａＮ層で構成され、前記ＡｌＧａＮ層の表面には、２つのドレイン電極と、前記２つのドレイン電極の間に位置するゲート電極が形成されていることを特徴とする請求項５又は請求項６に記載のマルチレベルインバータ装置。
  8. 前記第３又は第４双方向スイッチ素子は、
    前記２つのドレイン電極の間に２つのゲート電極が形成されており、
    前記２つのゲートにそれぞれゲート駆動信号が入力されることにより前記２つのドレイン電極の間が導通し、
    前記２つのゲートのいずれにもゲート駆動信号が入力されないことにより前記２つのドレイン電極の間が非導通となり、
    前記２つのゲートのいずれか一方にのみゲート駆動信号が入力されることによりダイオードとして機能することを特徴とする請求項７に記載のマルチレベルインバータ装置。
  9. 前記制御部は、さらに、前記第２双方向スイッチ素子に出力するゲート駆動信号と前記第３スイッチ素子又は前記第４スイッチ素子に対して出力するゲート駆動信号の間に、前記第３スイッチ素子、前記第４スイッチ素子及び前記第１双方向スイッチ素子のいずれも非導通であるデッドオフタイムを設けると共に、少なくとも前記デッドオフタイム中、前記第２双方向スイッチの２つのゲートのいずれか一方にのみゲート駆動信号を入力し、前記双方向スイッチ素子をダイオードとして機能させることを特徴とする請求項８に記載のマルチレベルインバータ装置。
JP2013551180A 2011-12-28 2012-08-30 マルチレベルインバータ装置 Withdrawn JPWO2013099053A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013551180A JPWO2013099053A1 (ja) 2011-12-28 2012-08-30 マルチレベルインバータ装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011289419 2011-12-28
JP2011289419 2011-12-28
JP2013551180A JPWO2013099053A1 (ja) 2011-12-28 2012-08-30 マルチレベルインバータ装置

Publications (1)

Publication Number Publication Date
JPWO2013099053A1 true JPWO2013099053A1 (ja) 2015-04-30

Family

ID=48696610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013551180A Withdrawn JPWO2013099053A1 (ja) 2011-12-28 2012-08-30 マルチレベルインバータ装置

Country Status (4)

Country Link
US (1) US20140362626A1 (ja)
EP (1) EP2800266A4 (ja)
JP (1) JPWO2013099053A1 (ja)
WO (1) WO2013099053A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2953251B1 (en) * 2013-01-30 2017-11-08 Fuji Electric Co., Ltd. Power conversion device
JP6179054B2 (ja) * 2013-07-02 2017-08-16 パナソニックＩｐマネジメント株式会社 双方向ｄｃ／ｄｃコンバータ、双方向電力変換器
US9787217B2 (en) 2013-08-30 2017-10-10 Huawei Technologies Co., Ltd. Power conversion circuit and power conversion system
CN103475248B (zh) * 2013-08-30 2016-12-07 华为技术有限公司 功率变换电路和功率变换系统
NL2011648C2 (en) 2013-10-18 2015-04-23 Prodrive B V Switched power converter.
CN104811073B (zh) 2014-01-24 2019-05-31 通用电气能源电能变换科技有限公司 变换器模块、装置、系统和相关方法
JP6433392B2 (ja) * 2015-08-27 2018-12-05 株式会社日立製作所 電力変換装置
CN107799590B (zh) * 2017-11-21 2024-05-24 华南理工大学 一种大栅宽的GaN基微波功率器件及其制造方法
US11595038B2 (en) * 2018-06-29 2023-02-28 Panasonic Intellectual Property Management Co., Ltd. Control system, switch system, power converter, method for controlling bidirectional switch element, and program
US20210408934A1 (en) * 2018-11-08 2021-12-30 Panasonic Intellectual Property Management Co., Ltd. Bidirectional switch, electrical device, and multi-level inverter

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005137166A (ja) * 2003-10-31 2005-05-26 Toshiba Corp 電力変換装置
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
JP2007028860A (ja) 2005-07-21 2007-02-01 Hitachi Ltd 電力変換装置及びこれを備えた鉄道車輌
JP4811917B2 (ja) * 2005-12-27 2011-11-09 三菱電機株式会社 電力変換装置
JP2009022062A (ja) * 2007-07-10 2009-01-29 Fuji Electric Systems Co Ltd ３レベル電力変換回路の配線構造
JP5291627B2 (ja) * 2007-09-25 2013-09-18 株式会社ダイヘン Ｐｗｍ信号生成装置、及びこのｐｗｍ信号生成装置を備えたインバータ装置
JP5433214B2 (ja) * 2007-12-07 2014-03-05 パナソニック株式会社 モータ駆動回路
JP2011172298A (ja) * 2008-06-18 2011-09-01 Panasonic Corp 双方向スイッチのゲート駆動方法およびそれを用いた電力変換装置
MX2011001963A (es) * 2008-08-22 2011-04-04 Toshiba Mitsubishi Elec Inc Aparato de conversion de energia.
EP2226926A1 (en) * 2009-03-02 2010-09-08 ABB Research Ltd. Five-level inverter
JP5428480B2 (ja) * 2009-04-13 2014-02-26 富士電機株式会社 電力変換装置
JP5501667B2 (ja) * 2009-06-17 2014-05-28 パナソニック株式会社 交流・直流両用スイッチ
JP5554140B2 (ja) 2009-09-04 2014-07-23 三菱電機株式会社 電力変換回路
JP5457786B2 (ja) * 2009-10-19 2014-04-02 パナソニック株式会社 負荷制御装置
JP2011109789A (ja) * 2009-11-17 2011-06-02 Fuji Electric Holdings Co Ltd 電力変換装置
JPWO2011064955A1 (ja) * 2009-11-30 2013-04-11 パナソニック株式会社 双方向スイッチ
JP5895170B2 (ja) * 2010-02-23 2016-03-30 パナソニックＩｐマネジメント株式会社 ２線式交流スイッチ
JP5494147B2 (ja) * 2010-04-06 2014-05-14 富士電機株式会社 パワー半導体モジュール及びそれを用いた電力変換装置

Also Published As

Publication number Publication date
US20140362626A1 (en) 2014-12-11
EP2800266A1 (en) 2014-11-05
WO2013099053A1 (ja) 2013-07-04
EP2800266A4 (en) 2015-08-19

Similar Documents

Publication Publication Date Title
WO2013099053A1 (ja) マルチレベルインバータ装置
US9537425B2 (en) Multilevel inverters and their components
JP4742229B2 (ja) ５レベルインバータとその駆動方法
JP6228542B2 (ja) 電力変換用スイッチング素子および電力変換装置
JP5767811B2 (ja) Ｉｉｉ族窒化物双方向スイッチ
US9209176B2 (en) Semiconductor modules and methods of forming the same
US20170257022A1 (en) Active snubber
CN202334359U (zh) 变换器
WO2014165408A1 (en) Gate drivers for circuits based on semiconductor devices
EP3484038B1 (en) Method and system for operating a phase-leg of a three-level active neutral point clamped converter
CN108337917B (zh) 电力变换装置
JP5999526B2 (ja) 電力変換装置
WO2019154138A1 (zh) 一种用于逆变器或整流器的电桥电路
WO2017221417A1 (ja) ゲート駆動回路、電力変換装置および鉄道車両
JP2015033217A (ja) 半導体装置、および電力変換装置
JPWO2018135159A1 (ja) ３レベル・インバータ
JP2013013224A (ja) 双方向スイッチ
JP2017147468A (ja) 電力変換用スイッチング素子
JP2023070368A (ja) 半導体装置、電力変換装置、および、半導体装置の駆動方法
JP5906313B2 (ja) 電力変換装置
JP6012008B2 (ja) スイッチング回路
WO2014128953A1 (ja) 半導体装置および半導体回路の駆動装置並びに電力変換装置
JP6455793B2 (ja) 電力変換装置、及びそれを用いたパワーコンディショナ
JP5861802B2 (ja) インバータ装置
WO2019039064A1 (ja) 半導体電力変換回路、並びにそれを用いた半導体装置及びモータ駆動装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20151002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20151110