JPWO2013076895A1 - フリップチップボンディング装置 - Google Patents

フリップチップボンディング装置 Download PDF

Info

Publication number
JPWO2013076895A1
JPWO2013076895A1 JP2013545756A JP2013545756A JPWO2013076895A1 JP WO2013076895 A1 JPWO2013076895 A1 JP WO2013076895A1 JP 2013545756 A JP2013545756 A JP 2013545756A JP 2013545756 A JP2013545756 A JP 2013545756A JP WO2013076895 A1 JPWO2013076895 A1 JP WO2013076895A1
Authority
JP
Japan
Prior art keywords
substrate
bonding
electrode
substrate stage
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013545756A
Other languages
English (en)
Other versions
JP5967551B2 (ja
Inventor
哲平 小塩
哲平 小塩
境　忠彦
忠彦 境
石川　隆稔
隆稔 石川
向島　仁
仁 向島
高倉　憲一
憲一 高倉
石松　顕
顕 石松
園田　知幸
知幸 園田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2013076895A1 publication Critical patent/JPWO2013076895A1/ja
Application granted granted Critical
Publication of JP5967551B2 publication Critical patent/JP5967551B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75343—Means for applying energy, e.g. heating means by means of pressure by ultrasonic vibrations
    • H01L2224/75353—Ultrasonic horns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81022—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

フリップチップボンディング装置は、基板のそれぞれの電極上に接合補助剤を塗布して供給するディスペンサユニットを備え、第１電極と第２電極との間の金属接合を、少なくとも銅を含む金属間の超音波接合として行う際に、少なくとも第１電極と第２電極との接合界面の周囲に還元性を有する接合補助剤が存在する状態にて超音波接合を行うことにより、第１電極と第２電極との接合界面に既に形成されている銅の酸化膜を除去するとともに、超音波接合の実施に伴って接合界面に酸化膜が形成されることを抑制でき、求められる接合強度を確保しながら、少なくとも銅を含む金属間の接合として実現することができ、半導体素子の実装およびその半導体素子を搭載した基盤の製造におけるコスト削減を図ることができる。

Description

本発明は、基板の第１電極に半導体素子の第２電極を超音波接合することにより半導体素子を実装するフリップチップボンディング装置に関する。
従来、このような超音波接合を用いた半導体素子の実装装置としては種々のものが知られている。このような従来の半導体素子の実装装置では、半導体素子に形成されたＡｕバンプ（第２電極）を、基板の配線に接続されて形成されたＡｕ電極（第１電極）に押し付けた状態にて接触界面に対して超音波振動を付与し、ＡｕバンプとＡｕ電極とを金属接合（すなわち、Ａｕ−Ａｕ接合）するというような手順により、半導体素子が基板に実装される（例えば、特許文献１または２参照）。
特開２０００−６８３２７号公報 特開２００１−２３７２７０号公報
近年、このような半導体素子が基板に実装されて製造される素子実装済み基板が内蔵される各種電子機器に対するコスト削減の要求は高く、半導体素子の実装において、コスト削減のための様々な工夫が求められている。
材料コストの観点からは、基板に用いられているＡｕ電極のコストは高く、このＡｕ電極をより安価なＣｕ電極に置き換えることができれば、コスト削減を実現することができる。例えば、半導体素子として発光素子（ＬＥＤチップ）のＡｕバンプを、基板のＡｕ電極に超音波接合するような形態では、基板のＡｕ電極をＣｕ電極に置き換えて、Ａｕ−Ｃｕ間の金属接合が、Ａｕ−Ａｕ間の金属接合と同等の信頼性を担保できれば、接合信頼性を保持したままで、大幅なコスト削減が可能となる。
本発明の発明者らは、基板のＣｕ電極の表面に形成されている酸化膜の除去処理を行った後、酸化膜が除去された状態の基板のＣｕ電極と半導体素子のＡｕバンプとの超音波接合を大気中で行い、接合後のシェア強度を測定した。しかしながら、事前にＣｕ電極の酸化膜を除去したにもかかわらず十分なシェア強度を得ることができなかった。
本発明の目的は、上記問題を解決することにあって、基板の第１電極に、半導体素子の第２電極を超音波接合するフリップチップボンディング装置において、第１電極と第２電極との間の金属接合を、求められる接合強度を確保しながら、少なくとも銅を含む金属間の接合として実現するフリップチップボンディング装置を提供することにある。
上記目的を達成するために、本発明は以下のように構成する。
本発明の第１態様によれば、加熱手段を有するとともに基板を載置して保持する基板ステージと、基板ステージ上に載置された基板のそれぞれの第１電極上に、還元性を有する接合補助剤を供給するディスペンサユニットと、半導体素子を供給する半導体素子供給ユニットと、半導体素子供給ユニットより供給された半導体素子を受け取って保持し、接合補助剤が供給された基板の第１電極に半導体素子の第２電極を押し付けた状態にて超音波振動を付与して実装する超音波ヘッドを含む実装ユニットと、基板ステージの上方に配置されることにより、基板ステージから基板ステージの上方に向かう気流を遮るとともに、超音波ヘッドおよびディスペンサユニットによる基板へのアクセスを可能にする共通の開口を有する遮蔽板と、基板に塗布された後に加熱手段による熱によって気化した接合補助剤を含む気体を基板ステージと遮蔽板との間の空間から排気する排気設備と、を備え、超音波ヘッドは、第１電極と第２電極との間の実装を少なくとも銅を含む金属接合として、金属接合するまでの間は少なくとも第１電極と第２電極との間の接合界面の周囲に接合補助剤が存在する状態にて金属接合を行う、フリップチップボンディング装置を提供する。
本発明の第２態様によれば、半導体素子が実装される前の基板を基板ステージの一方から基板ステージに搬入し、半導体素子が実装された基板を基板ステージの他方より搬出する基板搬送手段を備え、排気設備の排気ダクトを基板ステージの他方側に設けた、第１態様に記載のフリップチップボンディング装置を提供する。
本発明の第３態様によれば、基板ステージと遮蔽板との間の空間に給気を行う給気設備をさらに備える、第１態様又は第２態様に記載のフリップチップボンディング装置を提供する。
本発明の第４態様によれば、基板ステージと遮蔽板との間の空間に給気を行う給気設備をさらに備え、給気設備の給気ダクトを基板ステージの一方側に設けた、第２態様に記載のフリップチップボンディング装置を提供する。
本発明の第５態様によれば、基板ステージを支持するテーブルはＸＹテーブルであり、一個の半導体素子が実装される基板上の第２電極に対して、超音波ヘッドおよびディスペンサユニットがアクセス可能な大きさに、遮蔽板の開口が形成されている、第１態様に記載のフリップチップボンディング装置を提供する。
本発明の第６態様によれば、基板ステージを支持するテーブルは、基板の搬送方向沿いにのみ移動可能な１方向テーブルであり、基板の搬送方向に直交する方向に固定された基板の幅方向の領域を覆うように、遮蔽板の幅が設定されている、第１態様に記載のフリップチップボンディング装置を提供する。
発明者らは、大気中で超音波接合された基板のＣｕ電極と発光素子のＡｕバンプの接合界面の分析を行ったところ、Ｃｕ電極の表面が黒く変色しているのを確認し、さらに黒く変色した部分を詳細に分析したところ銅の酸化物であることが判明した。この事実より、発明者らは、超音波接合による摩擦熱によってＣｕ電極の表面に新たな酸化膜が生じ、これがＣｕ電極への接合を阻害していたとの結論を得て本発明を完成するに至ったものである。
本発明によれば、第１電極と第２電極との間の金属接合を、少なくとも銅を含む金属間の超音波接合として行う際に、少なくとも第１電極と第２電極との間の接合界面の周囲に接合補助剤が存在する状態で、さらに、超音波接合のときに発生する熱を利用して、接合補助剤による還元反応を発生させながら、超音波接合を行う。したがって、第１電極と第２電極との接合界面（接触界面）に既に形成されている酸化膜を除去するとともに、超音波接合の実施に伴う酸化膜の形成を抑制する。よって、求められる接合強度を確保しながら、第１電極または第２電極を銅を用いた超音波接合を実現することができ、半導体素子の実装におけるコスト削減を図ることができる。
また、本発明のフリップチップボンディング装置は、基板ステージの上方に配置されることにより、基板ステージから基板ステージの上方に向かう気流を遮るとともに、超音波ヘッドおよびディスペンサユニットによる基板へのアクセスを可能にする共通の開口を有する遮蔽板と、基板に塗布された後に加熱手段による熱によって気化した接合補助剤を含む気体を基板ステージと遮蔽板との間の空間から排気する排気設備とを備える。よって、気化した接合補助剤がボンディング装置の部材に付着して部材が腐食することを抑制することができる。
本発明のこれらの態様と特徴は、添付された図面についての好ましい実施形態に関連した次の記述から明らかになる。
本発明の一の実施の形態に係るボンディング装置の構成図 本発明の実施の形態１のボンディング装置の上面図 図２の線Ａ−Ａ沿いの断面図 図２の線Ｂ−Ｂ沿いの断面図 本発明の実施の形態１のボンディング装置により複数の発光素子が実装された状態の基板の断面図 本発明の実施の形態１のボンディング装置による実装手順を示すフローチャート 本発明の実施の形態１のボンディング装置による実装におけるそれぞれの工程の説明図 基板の搬送時における図２の線Ａ−Ａ沿いの断面図 本発明の実施の形態１のボンディング装置により製造した基板についてダイシェア強度を測定した図 本発明の実施の形態２に係るボンディング装置の遮蔽板の上面図 図１０の線Ａ−Ａ沿いの断面図
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係るフリップチップボンディング装置の主要な構成を示す図である。フリップチップボンディング装置とは、半導体素子の一例である発光素子を基板に実装する装置である。図１に示すように、ボンディング装置１０は、発光素子を供給する発光素子供給ユニット２３（半導体素子供給ユニット）を備えている。発光素子供給ユニット２３は、複数の発光素子４を供給する素子供給部１１と、素子供給部１１から供給される発光素子４を吸着保持するとともに、保持した発光素子４を上下方向に反転させる素子反転ユニット１２とを備える。
また、ボンディング装置１０は、素子反転ユニット１２により反転された状態の発光素子４を受け取って吸着保持し、基板１上の所定位置に発光素子４を実装する超音波ヘッド１３と、基板１のそれぞれの基板電極３上に後述する接合補助剤を塗布して供給するディスペンサユニット１４と、基板１を載置して保持する基板ステージ１５とを備えている。さらに、ボンディング装置１０は、超音波ヘッド１３により保持された状態の発光素子４の画像を撮像して、その保持姿勢を認識するチップ認識用カメラ１６と、基板１上の電極や位置合せマーク等の画像を撮像して、その位置を認識する基板認識用カメラ２４とを備えている。
素子供給部１１の上面には、複数の発光素子４が、そのバンプ５の形成面を上向きとして配列されている。素子供給部１１は、基板１の表面沿いの方向（水平方向）であって互いに直交する方向であるＸ方向およびＹ方向に移動可能であり、素子供給部１１がＸＹ方向へ移動されることにより、１個の発光素子４と素子反転ユニット１２との間の位置合わせが可能となっている。
素子反転ユニット１２は、発光素子４を解除可能に吸着保持するノズル１７を有し、発光素子４を吸着保持した状態のノズル１７を上下方向に１８０度反転させることにより、発光素子４の姿勢を上下方向に反転させる。
超音波ヘッド１３は、発光素子４を解除可能に吸着保持するノズル１８と、超音波振動を発生させる振動子１９と、振動子１９にて発生された超音波振動を増幅してノズル１８に伝達する超音波ホーン２０とを備えている。また、超音波ヘッド１３はＸ方向に移動可能であって、超音波ヘッド１３が所定のＸ方向位置に移動されて位置決めされることにより、素子反転ユニット１２から超音波ヘッド１３への発光素子４の受け取り動作、およびチップ認識用カメラ１６による発光素子４の保持姿勢の画像撮像動作などが実施される。
ディスペンサユニット１４は、Ｘ方向に移動可能であって、基板１上に形成されたそれぞれの基板電極３上に所定量の接合補助剤の塗布供給を行う。なお、超音波ヘッド１３およびディスペンサユニット１４はともに、Ｘ方向に延びるＸ軸フレーム２５にスライド可能に取り付けられており、Ｘ軸フレーム２５に沿ってＸ方向へ移動する。
基板ステージ１５は、加熱手段であるヒータ３８を内蔵しており、載置された基板１を所定の温度に加熱する機能を有している。また、基板ステージ１５の下部には、基板ステージ１５を支持しながらＸＹ方向へ移動するＸＹテーブル３４（図１では図示せず）が存在しており、基板ステージ１５によるＸＹ方向の移動を可能にしている。基板ステージ１５が所定のＸＹ方向位置に移動されて位置決めされることにより、基板認識用カメラ２４による基板１の電極位置の画像撮像動作などが実施される。
上述の通り、ボンディング装置１０の主要構成およびその基本動作について図１を用いて説明したが、ボンディング装置１０がさらに備える遮蔽板２６および給排気設備などについて以下、図２−４を用いて説明する。
図２は、本実施の形態１にかかるボンディング装置１０の上面図であり、図３、４は、図２の線Ａ−Ａおよび線Ｂ−Ｂに沿いのボンディング装置１０の断面図である。図２−４に示されるように、遮蔽板２６は、基板ステージ１５上に載置される基板１を覆うように配置された遮蔽材である。図３、４に示されるように基板ステージ１５上の空間を遮蔽板２６によって仕切ることにより、基板ステージ１５付近の気流が遮蔽板２６よりも上に行かないようにしているため、以降で説明するように気化した接合補助剤が上方にある超音波ヘッド１３、ノズル１８、およびＸ軸フレーム２５などに付着して腐食が発生することを抑制する。また、図３に示されるように遮蔽板２６の両サイドは下方に突出するように構成されているため、横方向への気流も遮られている。このように基板ステージ１５付近の気流を制御することにより、前述した接合補助剤の付着および付着部分における腐食がより抑制される。
遮蔽板２６は、その位置が固定されており、図２に示されるようにボンディング装置１０を上方から見たときに、遮蔽板２６の中央部に形成された開口２７が基板認識用カメラ２４と略重なるように配置される。また、同様に図２に示されるように、遮蔽板２６に形成された開口２７は、超音波ヘッド１３、ディスペンサユニット１４、およびチップ認識用カメラ１６とＸ方向沿いに略一列に並ぶように配置されている。このような配置により、超音波ヘッド１３およびディスペンサユニット１４はＸ軸フレーム２５に沿ったＸ方向の移動によって、開口２７を通じて、基板ステージ１５上に配置された基板１に対してアクセス可能となっている。この動きに加えて基板ステージ１５およびその上に配置された基板１がＸＹ方向に移動するため、基板１の全面に対して超音波ヘッド１３およびディスペンサユニット１４が開口２７を通じてアクセス可能であり、基板１の全面に接合補助剤の供給および実装を行うことができる。
次に、給排気設備について説明する。図２、４に示されるように、給排気設備は、遮蔽板２６によって遮られた基板ステージ１５付近の空間Ｓに給気を行う給気ダクト２９と、空間Ｓからボンディング装置１０外へ排気を行う排気ダクト３０とを備える。図２において基板１の搬送方向はＹ方向を示す矢印と同じ向きであるが、給気ダクト２９は基板１の搬送方向上流側に配置され、排気ダクト３０は基板１の搬送方向下流側に配置されている。給気ダクト２９は、ボンディング装置１０外部の給気源に接続された給気ノズル３１を介してボンディング装置１０内へ給気を行う。本実施の形態１では、大気雰囲気中にて給排気が行われる場合について説明するが、不活性な気体を用いて給気を行っても良く、例えば窒素（Ｎ２）などが挙げられる。排気ダクト３０は、ボンディング装置１０の外部と連通することにより空間Ｓからボンディング装置１０外部への排気を行う。また、図２に示されるように、給気ダクト２９の下には待機ステージ３２および待機ステージ３２に備えられたガイドレール３３が存在し、排気ダクト３０の下には搬出ステージ２８および搬出ステージ２８に備えられたガイドレール３９が存在する。待機ステージ３２は、基板ステージ１５上での実装を行う前に基板１を配置しておく場所であり、予備加熱などを行うステージでもある。搬出ステージ２８は、半導体素子の実装を終えた基板１を次の工程へ搬送するためのステージである。待機ステージ３２や搬出ステージ２８上に配置された基板１を搬送する際には、ガイドレール３３、３９を上昇させて基板１をそれぞれのステージから離間させた状態とすることにより、搬送手段によって搬送可能な状態とする。
図４に示されるように、給気ダクト２９は空間Ｓに向かって給気を行うように配置されているため、給気ダクト２９を運転させると、空間Ｓにおいて基板１の搬送方向上流から下流に向かう気流Ｐが生じる。気流Ｐは排気ダクト３０により吸い出され、ボンディング装置１０外部へ排出される。このように気流Ｐが基板１の搬送方向上流から下流に向かうように給排気設備を配置することにより、接合補助剤の排気方向と基板１の搬送方向の向きが一致するため効率的な給排気を行うことが可能となり、接合補助剤による超音波ヘッド１３、ノズル１８、および基板１の未実装領域などへの付着および付着による腐食の発生を抑制することができる。さらに、図４で示すように遮蔽板２６の両サイドが下方に突出して空間が区画されていることにより前述した効率的な給排気がより促進されている。
なお、本実施の形態１では給気機能と排気機能を有する給排気設備を用いたが、代わりに排気機能を有する排気設備のみを用いても良い。
次に、このような構成のボンディング装置１０を用いて、複数の半導体素子が実装された状態の半導体素子を図５に示す。
図５に示すように、基板１の図示上面には複数の配線２が形成されており、配線２の端部が基板電極３（第１電極）として形成されている。半導体素子の一例である発光素子（ＬＥＤチップ）４は、それぞれの基板電極３に接続されたバンプ５（第２電極）を備えている。ここで、基板１の配線２は、例えば銅にて形成され、基板電極３は、同様に銅にて形成される。発光素子４のバンプ５は、例えば金、または銅にて形成される。本実施の形態では、配線２および基板電極３は銅（Ｃｕ）にて形成され、バンプ５は金（Ａｕ）にて形成された場合を例として説明を行う。
このような構成のボンディング装置１０を用いて、複数の発光素子４を基板１上に超音波接合により実装して半導体素子搭載基板を製造する手順について具体的に説明する。この説明にあたって、手順のフローチャートを図６に示し、フローチャートに示すそれぞれの工程における説明図を図７（Ａ）〜（Ｅ）に示す。
（予備加熱工程）
基板１に半導体素子４を実装する前の準備工程として、待機ステージ３２にて基板１の予備加熱を行う（ステップＳ１）。具体的には、図７（Ａ）に示すように基板１が待機ステージ３２上に配置された状態で待機ステージ３２の内部に備えられた加熱手段（図示せず）により所定温度となるまで加熱される。本実施の形態１では８０℃まで加熱しているが、この温度は各種条件により適宜変更される。基板１が所定温度まで加熱されると予備加熱は終了する。
（接合補助剤供給工程）
予備加熱工程が終了するとボンディング装置１０は基板１を待機ステージ３２から基板ステージ１５へ搬送して基板ステージ１５上に基板１を保持する。基板１を保持したら、基板１を支持するＸＹテーブル３４をＸＹ方向に移動させて基板１のＸＹ方向における位置決めを行う。その後、配線２および基板電極３の表面に対して、ディスペンサユニット１４を用いて接合補助剤の供給を行う（ステップＳ２）。なお、ステップＳ２の開始時には既に給気ダクト２９および排気ダクト３０を稼動させて給排気を行っており最終工程が終わるまで継続する。
ここで接合補助剤とは、還元性を有し、かつ、後述する超音波接合工程の際に基板電極３とバンプ５との間の接合界面（接触界面）を覆うことで、接合界面に形成された酸化膜を除去するとともに接合界面における酸化を抑制する液状またはペースト状の溶剤である。また、超音波接合が行われた後は、後述する接合補助剤除去工程の実施により、接合界面およびその近傍から蒸発して除去されるような溶剤でもある。さらに、接合界面において、銅の表面に対する還元性の作用を担保できるように、接合補助剤としてはＯＨ基を含む溶剤が用いられることが好ましい。このような特徴を有する接合補助剤の一例として、本実施の形態ではグリセリンを用いる。なお、接合補助剤がシリカフィラー、金属粒子、蒸発しない樹脂成分を含むものである場合、接合補助剤除去工程で接合補助剤を除去するのが困難となるのでこのような物質は含まないことが好ましい。
ボンディング装置１０において、ディスペンサユニット１４をＸ方向に移動させることにより、基板１上の所望の基板電極３（あるいは配線２）とディスペンサユニット１４との位置合わせが行われ、ディスペンサユニット１４より、遮蔽板２６の開口２７を通じてこの基板電極３上に接合補助剤７（例えば、グリセリン）が塗布供給される。その結果、図７（Ｂ）に示すように、基板１への発光素子４の実装位置において、それぞれの基板電極３およびその周囲の配線２の全体を覆うように接合補助剤７が配置される。
（超音波接合工程）
次に、ボンディング装置１０では、素子供給部１１から１個の発光素子４が、素子反転ユニット１２のノズル１７により吸着保持して取り出され、素子反転ユニット１２にてノズル１７が上下方向に反転されることにより、保持されている発光素子４が反転される。その後、超音波ヘッド１３が、反転された状態の素子反転ユニット１２の上方に位置決めされて、素子反転ユニット１２から超音波ヘッド１３のノズル１８に発光素子４が受け渡される。超音波ヘッド１３はＸ方向に移動されて、先に接合補助剤７の供給が行われた基板１上の実装位置の上方に位置決めされる。その後、超音波ヘッド１３が（遮蔽板２６の開口２７を通過しながら）下降して、ノズル１８に保持された状態の発光素子４のそれぞれのバンプ５が、基板１のそれぞれの基板電極３に接触して押し付けられた状態とされる。一方、それぞれの基板電極３およびその近傍の配線２上には、接合補助剤７が供給されているため、発光素子４のバンプ５と基板電極３との間の接合界面８は、接合補助剤７により覆われた状態とされる（図７（Ｃ）参照）。
このような状態にて、超音波ヘッド１３において、振動子１９により超音波振動を発生させ、発生された超音波振動が超音波ホーン２０にて増幅されてノズル１８を通して発光素子４に付与される。発光素子４のバンプ５と基板電極３との間の接合界面８に対して、この超音波振動が付与されることにより、バンプ５と基板電極３とが金属接合（すなわち、超音波接合）される（ステップＳ３）。その後、振動子１９にて超音波振動の発生を停止させるとともに、ノズル１８による発光素子４の吸着保持を解除して、ノズル１８を上昇させ、発光素子４より離脱させる。
上述のように、超音波接合工程では、発光素子４のバンプ５によって基板電極３が押し付けられているため、荷重がバンプ５を介して基板電極３に加えられる。このように、発光素子４のバンプ５から基板電極３に荷重が加えられた状態で、接合界面８に超音波振動が付与されると、接合界面８が摩擦熱によって局所的に高温になる。従来の接合補助剤を用いない超音波接合では、この摩擦熱による高温によって合金接合が促進されると考えられていたが、実際には銅（基板電極３）の表面の酸化（黒い膜）も進行して十分な接合強度を確保できない。
これに対し、本発明では、接合界面８の周囲に還元性を有する接合補助剤７を存在させた状態で超音波接合を行うので、接合界面８を覆うようにして配置された接合補助剤は、その摩擦熱を利用して還元反応を発生させる。したがって、超音波接合によって発生する熱が銅に作用することで銅の酸化膜が新たに形成される可能性があるが、上述した接合補助剤による還元反応により、超音波接合中の銅の酸化を抑制することができる。
また、接合補助剤が発生させる還元反応により、接合界面８に既に形成されている銅の酸化膜も還元して除去することができる。
さらに、超音波接合が行われている間、すなわち超音波接合が完了するまでは、少なくともバンプ５と基板電極３との間の接合界面８は、接合補助剤７により覆われているため酸素との接触を遮断された状態が保たれる。したがって、超音波接合により接合界面８あるいはその近傍に酸化膜が形成されることを抑制できる。
以上の通り、銅の表面の酸化を接合補助剤によって防止しながら超音波接合を行うため、酸化膜のない銅とバンプ５の合金接合を確実に行うことができる。
なお、この超音波接合工程において、素子供給部１１からの発光素子４の取り出し動作から、超音波ヘッド１３への発光素子４の受け渡し動作までの一連の動作は、接合補助剤供給工程と並行して実施しても良い。
（接合補助剤除去工程）
次に、基板１と発光素子４との間に残存している接合補助剤７の除去を行う（ステップＳ４）。具体的には、基板１を加熱することにより、接合補助剤７の蒸発を促進させて、接合補助剤７の除去を行う。このような基板１の加熱方法として、本実施の形態１では、基板ステージ１５が有するヒータ３８を用いて基板１を加熱しているが、その他の加熱手段を用いて基板１の加熱を行うような方法でも良く、また、熱風を吹き付けるなどの乾燥促進手段を用いても良い。その結果、図７（Ｄ）に示すように、基板１と発光素子４との間に残存していた接合補助剤７が除去されて、基板１への発光素子４の実装が完了する。
このとき、図４に示されるように、気化した接合補助剤７は給気ダクト２９からの給気によってＹ方向に案内され、排気ダクト３０を介してボンディング装置１０外部へと排出される。したがって、気化した接合補助剤７が超音波ヘッド１３、ノズル１８、およびＸ軸フレーム２５へ付着してその部分を腐食することを抑制することができる。また、遮蔽板２６が基板ステージ１５の上方を覆うとともに図３に示されるように両サイドが下方へ突出しているため、気化した接合補助剤７の上方へ移動しようとする動きが遮られ、前述した付着および腐食をさらに抑制することができる。
なお、接合補助剤除去工程は、超音波接合工程後に残存する接合補助剤を、後述する樹脂封止工程に先立って除去することが目的であるため、残存する接合補助剤の量に応じて接合補助剤除去工程の実施の必要性を検討し、場合によっては接合補助剤除去工程を省略しても良い。
（樹脂封止工程）
次に、基板１と発光素子４との接合部分などを樹脂によって封止して、発光素子搭載基板を完成させる（ステップＳ５）。具体的には、基板電極３とバンプ５との接合界面８を含めて、配線２、基板電極３、およびバンプ５の表面を覆うように樹脂２１を塗布することにより、発光素子４と基板１との間を封止する。樹脂２１には、発光特性を発揮するために光透過性を有する樹脂を用いても良い。その結果、図７（Ｅ）に示すように、基板１と発光素子４との間が樹脂２１によって封止されて、発光素子搭載基板２２の製造が完了する。
なお、基板１に複数の発光素子４が実装される場合には、上述の予備加熱工程〜樹脂封止工程までの手順が順次実施されることで、それぞれの発光素子４が基板１に実装されるとともに、発光素子搭載基板２２が製造される。なお、予備加熱工程（ステップＳ１）、接合補助剤供給工程（ステップＳ２）、および接合補助剤除去工程（ステップＳ４）は、基板１上における個々の実装位置毎に行われる場合に代えて、基板１の複数の実装位置に対してまとめてそれぞれの工程を行うようにしても良い。
全ての工程が終了したら、図８に示されるように、ボンディング装置１０に備えられた搬送機構３５と、基板ステージ１５を支持するテーブルに備えられた昇降機構３６とを用いて基板１の搬送を行う。具体的には、テーブル内に隠された昇降機構３６を上昇させて、基板１の左右端部を支持し、さらに所定距離まで上昇させることにより基板１が基板ステージ１５から所定距離だけ離間した状態とする。その後、搬送機構３５が備える搬送ツメ３７が、搬送方向上流側の基板１端部に接触しながら搬送方向下流側に押圧することにより、基板１が搬送方向に押し出されて搬送される。なお、搬送ツメ３７は、基板１を搬送するとき以外は異なる場所に退避している。
本実施の形態１では、搬送ツメ３７を備える搬送機構３５と昇降機構３６とを用いて基板１を搬送したが、その他適切な機構を用いて基板１を搬送しても良い。
上記実施の形態１によれば、バンプ５（Ａｕ）から基板電極３（Ｃｕ）に荷重が加えられた状態で超音波振動が付与されて、バンプ５と基板電極３との間の接合界面８が局所的に加熱されることにより、その摩擦熱を利用して、接合界面８を覆うようにして配置された接合補助剤７が還元反応を発生させる。その還元反応を利用することで、超音波接合の熱が銅に作用して新たな銅の酸化膜が形成されることを抑制するとともに、接合界面８に既に形成されている銅の酸化膜を除去することができる。また、接合界面８が覆われていることにより、Ａｕに比して酸化し易いＣｕの表面が酸素に触れることを抑制でき、超音波接合に伴って接合界面８に酸化膜が形成されることを防止できる。このように、銅の表面の酸化を接合補助剤によって防止しながら、超音波接合を行うため、酸化膜のない銅とバンプ５の合金接合を確実に行うことができる。すなわち、Ａｕ−Ｃｕ接合において好適なダイシェア強度を維持することができ、従来のＡｕ−Ａｕ接合に代替可能な金属接合を提供できるとともに、半導体素子の実装およびその半導体素子搭載基板の製造におけるコスト削減を実現できる。また、超音波接合による局所的な高温を利用するため、基板やチップ全体を高温にする必要がなく、大規模な還元用の加熱装置等も不要となるため、さらなるコスト削減を実現することができる。
また、このような接合補助剤７は、超音波接合が完了した後、接合補助剤除去工程の実施によりヒータ３８で加熱されて気化することにより基板１上から除去されるため、発光素子４や基板１の機能が阻害されることもない。一方で、気化した接合補助剤は、ボンディング装置１０内を上昇してボンディング装置１０の部材（特に基板認識用カメラ２４）に付着する場合がある。このように接合補助剤が付着した状態で時間が経過すると、ボンディング装置１０の部材が腐食してしまうおそれがある。しかしながら、本実施の形態１のボンディング装置１０によれば、気化した接合補助剤を速やかにボンディング装置１０の外部へ排出することにより、接合補助剤がボンディング装置１０の部材に付着するのを抑制することができる。
気化した接合補助剤をボンディング装置１０外部へ排出するために、給排気設備を用いる。具体的には図２、４に示されるように、排気ダクト３０により排気を行うとともに、給気ダクト２９により空間Ｓに給気を行って排気ダクト３０による排気を促進している。なお、図４に示されるように、接合補助剤は基板１上における中央部付近に塗布されるが、その後基板１の搬送に伴って基板１の搬送方向下流側へと運ばれるため、気化した接合補助剤は、空間Ｓのうち主に搬送方向下流側（図４における右側）にて発生する。さらに、給気ダクト２９および排気ダクト３０の配置によって、気流Ｐは基板１の搬送方向と同じ向き（Ｙ方向）に向かうようにされている。このような配置により、気化した接合補助剤を速やかに排気ダクト３０から排出するとともに、開口２７を通じて上へ抜けようとすることを抑制することができボンディング装置１０の各部材への付着および腐食を防止することができる。
さらに、基板１の上方を遮蔽板２６で覆うことにより、基板１上で気化した接合補助剤が基板１から上方に向かうのを遮っているため、気化した接合補助剤がボンディング装置１０の部材に付着するのを抑制する。さらに、図３に示されるように遮蔽板２６の両サイドが下方へ突出しているため、気化した接合補助剤７が両サイドから回りこんで上方へ向かおうとする動きが遮られ、前述した付着をさらに抑制することができる。また、基板１の上方を遮蔽板２６で覆うことにより、基板１と遮蔽板２６の間の空間Ｓにて給排気風路が画定され、給気ダクト２９からの給気を上方に逃げないようにして給排気効率を向上させることができる。
また図１などに示されるように、実装時における超音波ヘッド１３およびディスペンサユニット１４は遮蔽板２６の共通の開口を通過しながら実装を行う。このような共通の開口を設けた場合、超音波ヘッド１３およびディスペンサユニット１４のそれぞれに専用の開口を設ける場合に比べて開口全体の面積を小さくすることができる。開口全体の面積を小さくすることにより開口の外から開口を通じて空間Ｓに流れようとする気流が発生しやすくなるため、気化した接合補助剤の漏洩防止の効果を高めることができる。また給気量が排気量より多い場合でもこのような構成によれば、空間Ｓから開口を通じて上方へ流れようとする気流が発生しにくくなるため、接合補助剤の漏洩防止の効果を高めることができる。
なお、接合補助剤供給工程（ステップＳ２）で超音波ヘッド１３によって基板１上に塗布された接合補助剤の中には、接合補助剤除去工程（ステップＳ４）の開始前に気化するものもあるので、給排気設備の稼動は、少なくともステップＳ２〜ステップＳ４の間継続して行うことが望ましい。
次に、本発明に用いられる接合補助剤について、さらに説明する。接合補助剤は、超音波接合が完了するまでの間、バンプと基板電極との間の接合界面を覆って酸素から遮断するとともに、銅の酸化膜を還元する還元反応を発生させる役割を担っている。一方、ボンディング装置１０において、基板ステージ１５に保持されている基板１は、発光素子４の基板１への超音波接合を効果的に行えるように、予備加熱工程において所定の温度に加熱（加温）されている。このように加温された状態の基板１の配線２および基板電極３上に供給された接合補助剤７は、極短時間で蒸発してしまうことなく、少なくとも超音波接合が完了するまでは残存して接合界面を覆っている必要がある。例えば、基板１を載置する基板ステージ１５の温度よりも５０℃以上高い沸点を有する溶剤であれば、供給後、極短時間で蒸発して消失してしまうことは防げる。すなわち、基板ステージ１５の温度の上限を１５０℃に設定する場合、溶剤の沸点は、２００℃以上とすることが好ましい。
ここで、各種の接合補助剤を用いて、実装を行った半導体素子についてダイシェア強度の測定実験を行い、その実験結果を図９に示す。図９では、接合補助剤の種類を横軸に、それらの接合補助剤を用いた発行素子のダイシェア強度（ｇｆ）を縦軸に示す。ここで、比較例として、接合補助剤にエチレングリコール（沸点１９８℃）を用いた結果を示し、実施例として、接合補助剤にジエチレングリコール（沸点２４４−２４５℃）、トリエチレングリコール（沸点２８８℃）、グリセリン（沸点２９０℃）を用いた結果を示す。実験条件は、半導体素子搭載基板のサイズが４ｍｍ×４ｍｍ、バンプサイズが９０μｍ×３０μｍ、バンプ個数が２８８ｐｃｓ、バンプの材質がＡｕメッキバンプである。さらに、上記条件に加え、基板ステージ１５の温度：８０℃、荷重：３０Ｎ、超音波出力：１０Ｗ（パターン１）、および基板ステージ１５の温度：１２０℃、荷重：３０Ｎ、超音波出力：１０Ｗ（パターン２）、のそれぞれ２パターンで実験を行った。
半導体素子搭載基板のダイシェア強度について、判定基準を２０００ｇｆとした。図９に示すように、比較例の半導体素子のダイシェア強度は、パターン１および２のいずれの場合も２０００ｇｆ以下である。一方、実施例の半導体素子搭載基板のダイシェア強度は、パターン１および２のいずれの場合も２０００ｇｆ以上である。このことから、本発明の接合補助剤として、比較例で用いたエチレングリコールは適さず、実施例で用いたジエチレングリコール、トリエチレングリコール、グリセリンは適するということが分かる。
また、接合補助剤は、接合界面を覆って酸素を遮断するとともに還元反応を発生させるという役割を果たした後、基板上から簡便な方法を用いて確実に除去される必要がある。そのため、接合補助剤は、例えば、加熱されることにより蒸発して基板上に残存することなく除去されるような溶剤である必要がある。
また、接合補助剤が少なくとも１つのＯＨ基を有していることにより、接合界面などに対する還元性の効果を担保することもできる。
このように接合補助剤に求められる条件を総合すれば、本発明の接合補助剤としては、例えば、上記実施例で用いたグリセリン、トリエチレングリコール、ジエチレングリコールや、その他に、ジエチレングリコールモノｎブチルエーテル（沸点２３０℃）、トリエチレングリコールジメチルエーテル（沸点２１６℃）、テトラエチレングリコール（沸点３２７℃）などを用いることができる。
（実施の形態２）
図１０は、本発明の実施の形態２に係るフリップチップボンディング装置１１０の遮蔽板１２６の構成を示す上面図である。以下に実施の形態１との相違点についてのみ説明する。
前述した実施の形態１では、基板ステージ１５を支持するテーブルは、ＸＹ方向に移動可能なＸＹテーブル３４である。ＸＹテーブル３４を用いると、基板ステージ１５およびその上に載置される基板１がＸＹ方向に移動可能なため、超音波ヘッド１３およびディスペンサユニット１４は、遮蔽板２６の開口２７が最低限の大きさが確保されていればその大きさにかかわらず、基板１の表面全体にアクセスして実装を行うことができる。したがって、実施の形態１では遮蔽板２６の開口２７を必要最小限の大きさとすることにより、気化した接合補助剤が開口２７を通じて上方へ抜けてボンディング装置１０へ付着することをより抑制している。
一方、本実施の形態２では、基板ステージ１５を支持するテーブルとして、基板１の搬送方向沿いにのみ移動可能な一方向テーブル１３４を用いる。そうすると、基板ステージ１５およびその上に載置される基板１は搬送方向（Ｙ方向）に移動可能なものの搬送方向に直交する方向（Ｘ方向）に移動しないため、超音波ヘッド１３およびディスペンサユニット１４が基板１上に自由にアクセスできるように、遮蔽板１２６の開口１２７をＸ方向に開放する必要がある。具体的には、図１０で示されるように、開口１２７をＸ方向に長い長方形状としており、実施の形態１に比べて開口１２７の面積は大きくなっている。
図１１は、図１０の線Ａ−Ａ沿いのボンディング装置１１０の断面図である。図１１に示されるように、開口１２７のＸ方向沿いの幅Ｌ１を、基板１の同方向沿いの幅Ｌ２よりも大きくすることにより、超音波ヘッド１３およびディスペンサユニット１４が基板１上の全てのＸ方向位置にアクセス可能となっている。また、本実施の形態２では１方向テーブル１３４はＹ方向に移動するがＸ方向に移動しないため、遮蔽板１２６の横幅を決定する際に１方向テーブル１３４のＸ方向の稼動範囲を考慮しなくても良い。したがって、図１１に示されるように、遮蔽板１２６の横幅をできるだけ小さくすることができ、基板１の搬送方向から見た遮蔽板１２６の断面積を小さくすることができる。このように、実施の形態１に比べて、遮蔽板１２６の断面積を小さくすることにより、少ない給気量で給排気を行うことが可能になる。
図１１における基板１の搬送方法は、図８を用いて実施の形態１について説明した方法と同様であるため、その説明は省略するものとする。
上述の実施の形態の説明では、発光素子４のバンプ５（Ａｕ）と基板１の基板電極３（Ｃｕ）とが超音波接合される場合を例として説明したが、発光素子４のバンプ５を銅にて形成して、Ｃｕ−Ｃｕの超音波接合が行われるような場合であっても良い。また、バンプ５を銅にて形成し、基板電極３を金にて形成して、Ｃｕ−Ａｕの超音波接合を行っても良い。
また、上述の説明では、ディスペンサユニット１４を用いて、基板１の配線２および基板電極３上に接合補助剤を塗布供給するような場合を例として説明したが、接合補助剤の供給方法としては、塗布による供給の他、転写による供給方法を採用することもできる。また、接合補助剤を基板１側に供給する場合の他、発光素子４側に供給する場合、両者に供給する場合などのいずれの手法を採用しても良い。
また、接合補助剤の供給位置として、接合補助剤が接合界面８の周囲を覆うような場合について説明したが、代わりに接合補助剤が少なくとも接触界面の周囲に存在するように供給を行っても良い。この場合、超音波接合工程において、超音波振動の作用により、接合界面８の周囲に存在する接合補助剤は接触界面８に浸入するため、上述した還元反応などにより同様に、既に形成されている銅の酸化膜の除去、および新たな銅の酸化膜の形成の抑制を実現することができる。
また、接合補助剤除去工程では、接合補助剤を積極的に加熱するなどして除去するような場合に代えて、例えば放置して自然蒸発させることで除去を行うようにしても良い。
また、基板１に半導体素子の実装を行うための実装ユニットとして超音波ヘッド１３を用いているが、超音波ヘッド１３以外の部材を実装ユニットの構成要素として用いても良い。
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
本発明は、半導体素子の実装において、Ａｕ−Ｃｕ接合あるいはＣｕ−Ｃｕ接合を、従来のＡｕ−Ａｕと同等のダイシェア強度を保持しながら実現するとともに、気化した接合補助剤が装置の部材などに付着して腐食することを抑制できるため、コスト削減の継続的な要求が高いフリップチップボンディング装置に有用である。
本発明は、添付図面を参照しながら好ましい実施形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
２０１１年１１月２４日に出願された日本国特許出願Ｎｏ．２０１１−２５６２５３号の明細書、図面、及び特許請求の範囲の開示内容は、全体として参照されて本明細書の中に取り入れられるものである。

Claims (6)

  1. 加熱手段を有するとともに基板を載置して保持する基板ステージと、
    基板ステージ上に載置された基板のそれぞれの第１電極上に、還元性を有する接合補助剤を供給するディスペンサユニットと、
    半導体素子を供給する半導体素子供給ユニットと、
    半導体素子供給ユニットより供給された半導体素子を受け取って保持し、接合補助剤が供給された基板の第１電極に半導体素子の第２電極を押し付けた状態にて超音波振動を付与して実装する超音波ヘッドを含む実装ユニットと、
    基板ステージの上方に配置されることにより、基板ステージから基板ステージの上方に向かう気流を遮るとともに、超音波ヘッドおよびディスペンサユニットによる基板へのアクセスを可能にする共通の開口を有する遮蔽板と、
    基板に塗布された後に加熱手段による熱によって気化した接合補助剤を含む気体を基板ステージと遮蔽板との間の空間から排気する排気設備と、を備え、
    超音波ヘッドは、第１電極と第２電極との間の実装を少なくとも銅を含む金属接合として、金属接合するまでの間は少なくとも第１電極と第２電極との間の接合界面の周囲に接合補助剤が存在する状態にて金属接合を行うフリップチップボンディング装置。
  2. 半導体素子が実装される前の基板を基板ステージの一方から基板ステージに搬入し、半導体素子が実装された基板を基板ステージの他方より搬出する基板搬送手段を備え、排気設備の排気ダクトを基板ステージの他方側に設けた、請求項１に記載のフリップチップボンディング装置。
  3. 基板ステージと遮蔽板との間の空間に給気を行う給気設備をさらに備える、請求項１又は２に記載のフリップチップボンディング装置。
  4. 基板ステージと遮蔽板との間の空間に給気を行う給気設備をさらに備え、
    給気設備の給気ダクトを基板ステージの一方側に設けた、請求項２に記載のフリップチップボンディング装置。
  5. 基板ステージを支持するテーブルはＸＹテーブルであり、
    一個の半導体素子が実装される基板上の第２電極に対して、超音波ヘッドおよびディスペンサユニットがアクセス可能な大きさに、遮蔽板の開口が形成されている、請求項１に記載のフリップチップボンディング装置。
  6. 基板ステージを支持するテーブルは、基板の搬送方向沿いにのみ移動可能な１方向テーブルであり、
    基板の搬送方向に直交する方向に固定された基板の幅方向の領域を覆うように、遮蔽板の幅が設定されている、請求項１に記載のフリップチップボンディング装置。
JP2013545756A 2011-11-24 2012-09-21 フリップチップボンディング装置 Active JP5967551B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011256253 2011-11-24
JP2011256253 2011-11-24
PCT/JP2012/006030 WO2013076895A1 (ja) 2011-11-24 2012-09-21 フリップチップボンディング装置

Publications (2)

Publication Number Publication Date
JPWO2013076895A1 true JPWO2013076895A1 (ja) 2015-04-27
JP5967551B2 JP5967551B2 (ja) 2016-08-10

Family

ID=48469367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013545756A Active JP5967551B2 (ja) 2011-11-24 2012-09-21 フリップチップボンディング装置

Country Status (3)

Country Link
JP (1) JP5967551B2 (ja)
CN (1) CN103765566B (ja)
WO (1) WO2013076895A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6916687B2 (ja) * 2017-08-09 2021-08-11 東レエンジニアリング株式会社 実装装置ならびに実装方法およびこれを用いた半導体装置の製造方法
KR102457039B1 (ko) 2017-12-27 2022-10-20 삼성디스플레이 주식회사 본딩 장치 및 이를 이용한 표시 패널의 제조 방법
CN113873775B (zh) * 2021-12-01 2022-04-01 江苏金晓电子信息股份有限公司 一种高密距显示屏pcb板维修围挡治具及维修方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0230151A (ja) * 1988-07-19 1990-01-31 Shinkawa Ltd ボンデイング装置
JPH06326449A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 電子部品の固定方法
JPH08162501A (ja) * 1994-12-08 1996-06-21 Toshiba Corp ボンディングヘッド
JPH08222846A (ja) * 1995-02-15 1996-08-30 Citizen Watch Co Ltd 半導体チップ実装方法
JPH08293665A (ja) * 1995-04-21 1996-11-05 Hitachi Ltd 電子回路の製造方法
JPH09148377A (ja) * 1995-11-29 1997-06-06 Nec Kansai Ltd 電子部品の製造方法及び半田ブロック
JP2001244618A (ja) * 1999-12-20 2001-09-07 Fujitsu Ltd 加熱溶融処理装置
JP2003007764A (ja) * 2001-06-27 2003-01-10 Nec Corp 半導体装置およびその製造方法
JP2006086418A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd ボンディング装置及び方法、並びに電子部品洗浄装置
JP2007129123A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 電子部品装着装置、電子部品装着方法および超音波振動デバイス
JP2010212274A (ja) * 2009-03-06 2010-09-24 Nec Corp チップ実装機、及び、チップの実装方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP2005286049A (ja) * 2004-03-29 2005-10-13 Sharp Corp 超音波フリップチップ接合方法および接合装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0230151A (ja) * 1988-07-19 1990-01-31 Shinkawa Ltd ボンデイング装置
JPH06326449A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 電子部品の固定方法
JPH08162501A (ja) * 1994-12-08 1996-06-21 Toshiba Corp ボンディングヘッド
JPH08222846A (ja) * 1995-02-15 1996-08-30 Citizen Watch Co Ltd 半導体チップ実装方法
JPH08293665A (ja) * 1995-04-21 1996-11-05 Hitachi Ltd 電子回路の製造方法
JPH09148377A (ja) * 1995-11-29 1997-06-06 Nec Kansai Ltd 電子部品の製造方法及び半田ブロック
JP2001244618A (ja) * 1999-12-20 2001-09-07 Fujitsu Ltd 加熱溶融処理装置
JP2003007764A (ja) * 2001-06-27 2003-01-10 Nec Corp 半導体装置およびその製造方法
JP2006086418A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd ボンディング装置及び方法、並びに電子部品洗浄装置
JP2007129123A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 電子部品装着装置、電子部品装着方法および超音波振動デバイス
JP2010212274A (ja) * 2009-03-06 2010-09-24 Nec Corp チップ実装機、及び、チップの実装方法

Also Published As

Publication number Publication date
JP5967551B2 (ja) 2016-08-10
WO2013076895A1 (ja) 2013-05-30
CN103765566B (zh) 2016-10-19
CN103765566A (zh) 2014-04-30

Similar Documents

Publication Publication Date Title
JP5807221B2 (ja) 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
TW570856B (en) Solder jointing system, solder jointing method, semiconductor device manufacturing method, and semiconductor device manufacturing system
JP2018129518A (ja) 基板構造を製造する方法、基板構造、電子部品を基板構造と結合する方法、および電子部品
JP5967551B2 (ja) フリップチップボンディング装置
JPWO2014033983A1 (ja) 部品実装構造体
TWI608550B (zh) Viscous crystal device and method
JP2006222381A (ja) 電子部品の実装方法及びその製造装置
US11515286B2 (en) Methods of bonding of semiconductor elements to substrates, and related bonding systems
JP5853213B2 (ja) 発光素子搭載基板の製造方法
JP4313814B2 (ja) はんだボール搭載方法及びはんだボール搭載装置
JP5853214B2 (ja) 半導体素子の実装方法
WO2012131817A1 (ja) 半導体素子の実装方法
JP2014007329A (ja) ボンディング装置
US11616042B2 (en) Methods of bonding of semiconductor elements to substrates, and related bonding systems
JP2014146638A (ja) 半導体装置の製造方法
JP5329150B2 (ja) ダイボンダ
WO2021131897A1 (ja) はんだバンプ形成用部材、はんだバンプ形成用部材の製造方法、及びはんだバンプ付き電極基板の製造方法
JP2013183131A (ja) 実装装置、および半導体素子実装基板の製造方法
JP2011165890A (ja) Ｆｐｄモジュールの組立装置
JP2015103688A (ja) 接合方法、半導体装置、製造システムおよび酸化膜除去装置（無洗浄フラックスを用いたチップ接合プロセス）
JP2007253101A (ja) スプレーフラクサー装置
TW201227847A (en) Method of manufacturing semiconductor device
JP2013197135A (ja) 電子部品実装基板製造方法、および、電子部品実装基板製造システム
JP2011066256A (ja) 半導体装置の製造方法及びボンディング装置
JP2010140929A (ja) 半導体装置の組立システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160624

R151 Written notification of patent or utility model registration

Ref document number: 5967551

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151