JPWO2012120899A1 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JPWO2012120899A1 JPWO2012120899A1 JP2013503403A JP2013503403A JPWO2012120899A1 JP WO2012120899 A1 JPWO2012120899 A1 JP WO2012120899A1 JP 2013503403 A JP2013503403 A JP 2013503403A JP 2013503403 A JP2013503403 A JP 2013503403A JP WO2012120899 A1 JPWO2012120899 A1 JP WO2012120899A1
- Authority
- JP
- Japan
- Prior art keywords
- region
- concentration
- drain
- mos transistor
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 67
- 230000015556 catabolic process Effects 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000009792 diffusion process Methods 0.000 claims description 13
- 239000002245 particle Substances 0.000 claims description 4
- 230000006866 deterioration Effects 0.000 abstract description 13
- 108091006146 Channels Proteins 0.000 description 42
- 238000005468 ion implantation Methods 0.000 description 28
- 239000010410 layer Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 239000000969 carrier Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004645 scanning capacitance microscopy Methods 0.000 description 2
- 238000004570 scanning spreading resistance microscopy Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
図5は、従来の半導体集積回路のESD保護素子を例示した図である。図5に示した構成は、MOSトランジスタのソース1、バルク2、ドレイン3をバイポーラトランジスタとして動作させることにより、内部回路に用いるMOSトランジスタをESD保護素子としても利用するものである。なお、図中に符号4を付して示したのはMOSトランジスタのゲートである。
さらに、出力段のMOSトランジスタとしてドレインが直接PADに繋がるケースは、MOSトランジスタ自体にESD耐性があれば、そのMOSトランジスタが保護素子としても機能して、別途ESD保護素子を配置する必要がない。このため、MOSトランジスタとESD保護素子とを兼用することは、チップ面積の利用効率の観点からも望ましい。特に、出力段のMOSトランジスタとして用いることの多い、高耐圧MOSトランジスタでは大きな利点となる。
また、BLDD構造を単純に高耐圧化しただけでは、ゲート絶縁膜が薄い(SiO2:12nm程度)高耐圧MOSトランジスタで十分なESD耐性が得られるまでドリフト領域を高濃度化した場合に、ホットキャリア劣化に対して十分な対策とはならない。
また、特許文献2に記載された方法でも、ある程度のホットキャリア劣化を抑制することはできるが、記載された製造方法ではBLDD構造の様に電流を迂回させる効果までもたらす事ができない。よってこの構造でも十分なESD耐性とホットキャリア寿命を同時に実現することができなかった。
上記態様において、本発明の半導体装置の製造方法は、中濃度領域を形成する工程においては、MOSトランジスタのドレイン耐圧より低い他のMOSトランジスタのソース領域とドレイン領域の中濃度領域(例えば図3−3(b)に示したソース/ドレイン314)を同時に形成し、高濃度領域を形成する工程においては、他のMOSトランジスタのソース領域とドレイン領域の高濃度領域(例えば図3−3(b)に示したソース/ドレイン313)を同時に形成するようにしてもよい。
また、本発明によれば、ドリフト領域に全体が包含され、不純物濃度がドリフト領域よりも高く、かつ、高濃度領域よりも低い中濃度領域含むので、ESD発生時のカーク効果をより効果的に抑制することができる。
また、本発明の半導体装置の製造方法によれば、本発明の半導体装置と他のLDD型のMOSトランジスタとを同一基板上に形成する場合、中濃度領域と高濃度領域とを、LDD構造のうちの低濃度のソースドレイン、高濃度のソースドレインと同じイオン注入において形成することができる。
このような本発明によれば、想像工程数の増加を抑え、より簡易に本発明の半導体装置を製造することができる。
図1は、本実施形態の半導体装置を説明するための断面図である。図示した半導体装置(以下、高耐圧MOSトランジスタと記す)は、本実施形態の半導体装置をゲート絶縁膜の薄い(SiO2:12nm程度)高耐圧のMOSトランジスタに適用したものである。
図1に示した構成では、半導体基板1にPウェル106が形成されていて、高耐圧MOSトランジスタはNチャネルのMOSトランジスタとなる。チャネル領域C上にはゲート絶縁膜を介してゲート電極101が形成されていて、ゲート電極101の側面にはスペーサ102が形成されていて、高耐圧MOSトランジスタのソース領域S側はLDD(Lightly Doped Drain)構造になっている。
また、チャネル領域Cにおける、P型の不純物から放出されてチャネル領域Cにおける電気伝導に寄与する正孔の濃度(以下、本明細書では「P型濃度」とも記す)は、ソース領域Sに近い側よりもドレイン領域Dに近い側で低くなっている。チャネル領域Cのうち、P型濃度が相対的に高い領域を高濃度チャネル領域108、P型濃度が相対的に低い領域を低濃度チャネル領域107として図中に示す。
図1に示したように、ドリフト領域105が高濃度領域103全体を包含し、ドリフト領域105が半導体基板の表面近傍を除き、ドレイン領域からチャネル領域C側に延出する構造によれば、BLDD構造のように、動作時の電流が基板表面を迂回して流れるようにすることができる。ただし、BLDD構造とは異なり、ドリフト領域105が高濃度領域103を完全に覆った構造とすることにより、一般的なBLDD構造よりも高耐圧化を図ることができる。
このような本実施形態によれば、比較的高濃度のN型ドリフト領域を形成することが可能になり、ESD発生時のカーク効果を抑制することができる。
ドリフト領域:1×1017〜5×1017cm-3程度、
中濃度領域:3×1017〜1×1018cm-3程度
高濃度領域:1×1020〜1×1021cm-3程度
なお、本実施形態の半導体装置は、例えばSSRM(Scanning Spreading Resistance Microscopy)、SCM(Scanning Capacitance Microscopy)、SIMS(Secondary Ion Mass Spectrometry)等の解析により、その濃度分布やドレイン形状を測定することができる。
次に、本実施形態の半導体装置の製造方法を説明する。図3−1、3−2、3−3は、図1に示した高耐圧MOSトランジスタの製造方法を説明するための図である。高耐圧MOSトランジスタは、低耐圧MOSトランジスタと共に集積回路を構成することも多い。このため、本実施形態では、一つの基板上で本実施形態の高耐圧MOSトランジスタと低耐圧MOSトランジスタを製造する例を挙げて高耐圧MOSトランジスタの製造方法を説明する。
次に、本実施形態では、N型ポリシリコン層302上に塗布されたレジストを露光してレジストパターンを形成し、レジストパターン上からエッチングすることによって図3−1(b)に示すゲート電極101、303を形成する。
図3−1(c)に示すように、ドリフト領域105を形成するイオン注入は、領域Bと領域Aの一部をレジストパターン304でカバーして行われる。このため、本実施形態では、高耐圧MOSトランジスタのドレインの側にだけドリフト領域が形成される。
このようなイオン注入は、例えば、Pイオンを以下の条件で注入した場合に実現することができる。
エネルギー:300keV
イオン注入量:1.8×1013cm-2
注入角度:45°
エネルギー:70keV
イオン注入量:5.0×1012cm-2
角度:7°
以上の実施例により、図1に示したように、半導体基板の表面近傍を除き、ドレイン領域Dからチャネル領域C側に延出するようにドリフト領域105を形成することができる。
本実施形態では、低耐圧MOSトランジスタの低濃度のソース、ドレインを形成するイオン注入に先立て、3−2(c)に示した領域Aにレジストパターン305を形成する。そして、レジストパターン305の上から低耐圧MOSトランジスタの低濃度のソース、ドレインを形成するPイオン注入を行うことにより、ドリフト領域105に全体が包含される中濃度領域104が形成される。
なお、中濃度領域104を形成するイオン注入は、例えば、以下の条件によって行われる。
エネルギー:100keV
イオン注入量:2.0×1013cm-2
角度:45°
なお、高濃度領域103を形成するイオン注入は、例えば、以下の条件によって行われる。
エネルギー:60keV
イオン注入量:3.0×1015cm-2
角度:7°
また、本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の範囲は、特許請求の範囲により画される発明の特徴の組み合わせに限定されるものではなく、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画され得る。
102 スペーサ
103 高濃度領域
104 中濃度領域
105 ドリフト領域
106、106a、106b Pウェル
107 低濃度チャネル領域
108 高濃度チャネル領域
302 N型ポリシリコン層
304、305、306 レジストパターン
310、311金属配線
313、314 ソース/ドレイン
315 層間絶縁膜
316 コンタクトホール
Claims (6)
- 半導体基板内に形成されるソース領域及びドレイン領域と、当該ソース領域及びドレイン領域との間に形成されるチャネル領域と、を有するMOSトランジスタを備える半導体装置であって、
前記チャネル領域に注入された、第1の極性を有する第1の不純物から放出され、前記チャネル領域において電気伝導に寄与する荷電粒子の濃度は、前記ソース領域に近い側よりも前記ドレイン領域に近い側で低く、
前記ドレイン領域は、
第2の極性を有する第2の不純物が注入されたドリフト領域を含み、
前記ドリフト領域は、
前記半導体基板の表面近傍を除き、前記ドレイン領域から前記チャネル領域側に延出することを特徴とする半導体装置。 - 前記MOSトランジスタのドレイン耐圧より低い他のMOSトランジスタをさらに備え、
前記ドリフト領域に全体が包含され、第2の極性の濃度が前記ドリフト領域よりも高い高濃度領域と、
前記第2の極性の不純物濃度が前記ドリフト領域よりも高く、かつ、前記高濃度領域よりも低い中濃度領域と、
を含み、
前記中濃度領域は、前記高濃度領域の少なくとも一部を包含していることを特徴とする請求項1に記載の半導体装置。 - 前記中濃度領域は、前記他のMOSトランジスタのソース領域とドレイン領域の中濃度領域と同時に形成され、
前記高濃度領域は、前記他のMOSトランジスタのソース領域とドレイン領域の高濃度領域と同時に形成されたことを特徴とする請求項2に記載の半導体装置。 - 半導体基板内にソース領域及びドレイン領域を有するMOSトランジスタを備える半導体装置の製造方法であって、
前記半導体基板に第1の極性を有する第1の不純物を注入し、前記半導体基板の表面に第1の極性を有する第1の不純物拡散領域を形成する工程と、
前記第1の不純物拡散領域の上にゲート電極を形成する工程と、
前記ドレイン領域及び当該ドレイン領域に隣接する前記ゲート電極の上面の一部を介して、第2の極性を有する第2の不純物を注入する工程と、
前記ゲート電極について、その下方であって、かつ、前記ドレイン領域の側の端部に、前記第1の不純物拡散領域よりも前記第1の不純物から放出されて電気伝導に寄与する荷電粒子の濃度が低い第2の不純物拡散領域を形成する工程と、
前記第2の不純物拡散領域の下部に、チャネル領域の側に延出する第2の極性を有するドリフト領域を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記ドリフト領域に、前記第2の不純物を注入し、不純物濃度が第1の不純物拡散領域よりも高い中濃度領域を形成する工程と、
前記中濃度領域に前記第2の不純物を注入し、不純物濃度が前記中濃度領域よりも高い、高濃度領域を形成する工程と、
を含むことを特徴とする請求項4に記載の半導体装置の製造方法。 - 前記中濃度領域を形成する工程においては、前記MOSトランジスタのドレイン耐圧より低い他のMOSトランジスタのソース領域とドレイン領域の中濃度領域を同時に形成し、
前記高濃度領域を形成する工程においては、前記他のMOSトランジスタのソース領域とドレイン領域の高濃度領域を同時に形成することを特徴とする請求項5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013503403A JP5651232B2 (ja) | 2011-03-09 | 2012-03-09 | 半導体装置の製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011052052 | 2011-03-09 | ||
JP2011052052 | 2011-03-09 | ||
PCT/JP2012/001644 WO2012120899A1 (ja) | 2011-03-09 | 2012-03-09 | 半導体装置及び半導体装置の製造方法 |
JP2013503403A JP5651232B2 (ja) | 2011-03-09 | 2012-03-09 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012120899A1 true JPWO2012120899A1 (ja) | 2014-07-17 |
JP5651232B2 JP5651232B2 (ja) | 2015-01-07 |
Family
ID=46797870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013503403A Expired - Fee Related JP5651232B2 (ja) | 2011-03-09 | 2012-03-09 | 半導体装置の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9048252B2 (ja) |
JP (1) | JP5651232B2 (ja) |
KR (1) | KR101571615B1 (ja) |
CN (1) | CN103415916B (ja) |
TW (1) | TWI462297B (ja) |
WO (1) | WO2012120899A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9472511B2 (en) * | 2014-01-16 | 2016-10-18 | Cypress Semiconductor Corporation | ESD clamp with a layout-alterable trigger voltage and a holding voltage above the supply voltage |
CN105448983B (zh) * | 2014-07-30 | 2020-07-07 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
US9978864B2 (en) * | 2015-12-03 | 2018-05-22 | Vanguard International Semiconductor Corporation | Semiconductor device and method for manufacturing the same |
JP6656968B2 (ja) | 2016-03-18 | 2020-03-04 | エイブリック株式会社 | Esd保護素子を有する半導体装置 |
CN108389906B (zh) * | 2017-02-03 | 2023-01-10 | 联华电子股份有限公司 | 高压金属氧化物半导体晶体管元件 |
CN113257914A (zh) * | 2020-05-25 | 2021-08-13 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62293774A (ja) | 1986-06-13 | 1987-12-21 | Matsushita Electric Ind Co Ltd | Mos型半導体装置 |
JPH07122740A (ja) | 1993-10-20 | 1995-05-12 | Mitsubishi Electric Corp | 半導体装置 |
JPH07240515A (ja) | 1994-01-07 | 1995-09-12 | Fuji Electric Co Ltd | 横型電界効果トランジスタおよびその製造方法 |
JP3055424B2 (ja) | 1994-04-28 | 2000-06-26 | 株式会社デンソー | Mis型半導体装置の製造方法 |
KR0161398B1 (ko) | 1995-03-13 | 1998-12-01 | 김광호 | 고내압 트랜지스터 및 그 제조방법 |
JP2000164854A (ja) | 1998-11-30 | 2000-06-16 | Matsushita Electric Works Ltd | 半導体装置及びその製造方法 |
JP3831598B2 (ja) * | 2000-10-19 | 2006-10-11 | 三洋電機株式会社 | 半導体装置とその製造方法 |
JP4030269B2 (ja) * | 2001-03-06 | 2008-01-09 | 三洋電機株式会社 | 半導体装置とその製造方法 |
JP2005223145A (ja) | 2004-02-05 | 2005-08-18 | Asahi Kasei Microsystems Kk | 半導体装置及びその製造方法 |
JP4482428B2 (ja) | 2004-11-12 | 2010-06-16 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路の製造方法および半導体集積回路 |
TWI270978B (en) * | 2005-07-04 | 2007-01-11 | Powerchip Semiconductor Corp | Non-volatile memory and fabricating method thereof |
US7602037B2 (en) * | 2007-03-28 | 2009-10-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage semiconductor devices and methods for fabricating the same |
JP2009245998A (ja) * | 2008-03-28 | 2009-10-22 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
JP5332781B2 (ja) | 2009-03-19 | 2013-11-06 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP5471320B2 (ja) | 2009-11-09 | 2014-04-16 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
-
2012
- 2012-03-09 WO PCT/JP2012/001644 patent/WO2012120899A1/ja active Application Filing
- 2012-03-09 US US14/003,067 patent/US9048252B2/en active Active
- 2012-03-09 TW TW101108161A patent/TWI462297B/zh not_active IP Right Cessation
- 2012-03-09 CN CN201280012395.6A patent/CN103415916B/zh active Active
- 2012-03-09 JP JP2013503403A patent/JP5651232B2/ja not_active Expired - Fee Related
- 2012-03-09 KR KR1020137023641A patent/KR101571615B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
WO2012120899A1 (ja) | 2012-09-13 |
KR20130124560A (ko) | 2013-11-14 |
US9048252B2 (en) | 2015-06-02 |
CN103415916A (zh) | 2013-11-27 |
KR101571615B1 (ko) | 2015-11-24 |
CN103415916B (zh) | 2016-05-11 |
US20130341716A1 (en) | 2013-12-26 |
JP5651232B2 (ja) | 2015-01-07 |
TWI462297B (zh) | 2014-11-21 |
TW201244101A (en) | 2012-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8026549B2 (en) | LDMOS with N-type isolation ring and method of fabricating the same | |
JP2008078654A (ja) | 半導体素子及びその製造方法 | |
JP5651232B2 (ja) | 半導体装置の製造方法 | |
JP2011040665A (ja) | 半導体装置及びその製造方法 | |
CN103178097A (zh) | 用于高电压晶体管器件的伪栅极 | |
KR20120005775A (ko) | 반도체 소자 및 그 제조방법 | |
KR101051684B1 (ko) | 정전기 방전 보호소자 및 그 제조방법 | |
JP2006013450A (ja) | 半導体装置およびその製造方法 | |
US8269274B2 (en) | Semiconductor device and method for fabricating the same | |
KR100698096B1 (ko) | 이에스디(esd) 보호 회로 및 그 제조 방법 | |
US9691752B1 (en) | Semiconductor device for electrostatic discharge protection and method of forming the same | |
JP5399650B2 (ja) | 半導体装置 | |
JP2012094797A (ja) | 半導体装置及びその製造方法 | |
CN108352325B (zh) | 场效应晶体管和半导体器件 | |
JP2001035933A (ja) | 半導体装置およびその製造方法 | |
US6281080B1 (en) | Fabrication method in improving ESD ability and vertical BJT gain | |
JP5463698B2 (ja) | 半導体素子、半導体装置および半導体素子の製造方法 | |
JP2004221223A (ja) | Mis型半導体装置及びその製造方法 | |
JP2005005596A (ja) | パワー用スイッチング素子 | |
JP5416478B2 (ja) | 半導体装置 | |
JP2013172085A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2009026930A (ja) | 半導体装置及びその製造方法 | |
JP2004288974A (ja) | 半導体装置及びその製造方法 | |
JP2011171662A (ja) | 保護トランジスタおよび半導体集積回路 | |
JPH07169959A (ja) | 入出力保護素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140605 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141007 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5651232 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |