JPWO2012111393A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2012111393A1
JPWO2012111393A1 JP2012557863A JP2012557863A JPWO2012111393A1 JP WO2012111393 A1 JPWO2012111393 A1 JP WO2012111393A1 JP 2012557863 A JP2012557863 A JP 2012557863A JP 2012557863 A JP2012557863 A JP 2012557863A JP WO2012111393 A1 JPWO2012111393 A1 JP WO2012111393A1
Authority
JP
Japan
Prior art keywords
semiconductor device
region
drain electrode
gate electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012557863A
Other languages
English (en)
Other versions
JP5712231B2 (ja
Inventor
大佑 栗田
大佑 栗田
吐田　真一
真一 吐田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012557863A priority Critical patent/JP5712231B2/ja
Publication of JPWO2012111393A1 publication Critical patent/JPWO2012111393A1/ja
Application granted granted Critical
Publication of JP5712231B2 publication Critical patent/JP5712231B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

基板上に順に積層されたＧaＮ層(１)とＡlＧaＮ層(２)と、基板上に形成されたゲート電極,ソース電極,ドレイン電極とＡlＧaＮ層(２)の活性領域でヘテロ接合電界効果トランジスタを形成する。そのヘテロ接合電界効果トランジスタの活性領域外のＡlＧaＮ層(２)上に絶縁膜(３０)を介して形成されたボンディング可能領域(３１a)を有するドレイン電極パッド(３１)をドレイン電極に接続する。ＡlＧaＮ層(２)上、かつ、ソース電極とドレイン電極パッド(３１)のボンディング可能領域(３１a)との間に、ゲート電極に接続されたゲート電極延伸部(１４)を形成する。素子サイズを大きくすることなく、層間絶縁膜のない絶縁膜上に形成されたドレイン電極パッドのボンディング可能領域とソース電極との間の耐圧を向上できる半導体装置を提供することにある。

Description

この発明は、半導体装置に関し、特に高耐圧のパワーデバイスとして用いる半導体装置に関する。
近年、二酸化炭素の削減などの環境対策が求められる中で、電源などで用いられるインバータやコンバータの高効率化が求められている。高効率化を行う上で、キーとなるパワーデバイスとして機能するトランジスタの改善や新規デバイスが研究されてきている。これらパワーデバイスには、民生機器用の電源でも３００〜４００Vの耐圧が要求され、車載用になると１２００V程度の耐圧が要求されると見込まれている。このようなパワーデバイスでは、ＧaＮを代表とする横型素子とＩＧＢＴ(絶縁ゲートバイポーラトランジスタ)やＳiＣを代表する縦型素子が存在する。横型素子とは、半導体基板上に、ソース電極、ドレイン電極、ゲート電極を同一面側に設けている構造を有している。
例えば、従来、ＧaＮを用いた横型半導体装置としては、窒化アルミニウムガリウム層(ＡlＧaＮ)と窒化ガリウム層(ＧaＮ)とのヘテロ接合に形成される２ＤＥＧ(２次元電子ガス)を電子が走行するＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)がある(例えば、特開２００８−１７７５２７号公報(特許文献１)参照)。
横型半導体素子を用いたパワーデバイスでは、ドレイン電極にソース電極に対して数百ボルトの電圧差が印加されることになる。従って、ドレイン電極パッドにも数百ボルトの電圧がかかることになるので、ドレイン電極パッドの周りの絶縁性を確保することは重要となる。
特許文献１によると、パッドオンチップ構造が提案されているが、パッドオンチップ構造ではボンディングパッドと活性領域との耐圧を考慮する必要があり、また、ボンディングパッドにワイヤボンドする際に活性層に与える影響を最小限にする必要があるなど様々な工夫が必要となる。一方、活性領域外にボンディングパッドを設ける場合には既存の技術を用いることで信頼性の高いワイヤボンド技術が用いることができるメリットがある。
従来、ＧａＮ系横型半導体装置におけるボンディングパッドとソース電極の構造を図１３に示す。図１３において、６０１はアンドープＧaＮ層、６０２はアンドープＡlＧaＮ層、６４０は層間絶縁膜である。ソース電極６１１とドレイン電極６１２との間にゲート電極６１３を設けた活性領域の外側に、ヘテロ界面の２ＤＥＧを除去した半導体層表面に、表面保護膜６３０を設け、その上に、ボンディング電極を形成した構成となっている。ここで、ドレイン電極パッド６３１のボンディング可能領域６３１a下の２ＤＥＧを除去しているのは、ゲート電極６１３にてオフにしているときにも、ソース電極６１１あるいはドレイン電極６１２からは表面保護膜６３０を介してのみ絶縁されることになるので、リークする可能性が大きいためである。また、ボンディング電極のうち、特にドレイン電極パッド６３１には数百ボルトが印加されることになるので、ドレイン電極パッド６３１とソース電極６１１との間あるいはドレイン電極パッド６３１と２ＤＥＧの部分との間の耐圧が問題になることが判った。
つまり、上記半導体装置では、ドレイン電極パッド６３１とソース電極６１１との間あるいはドレイン電極パッド６３１と２ＤＥＧの端部との間の距離を計算上耐圧が取れる距離にしても、ドレイン電極パッド６３１とソース電極６１１との間あるいはドレイン電極パッド６３１と活性領域との間の耐圧が低くなるという問題があった。本発明者らは、この問題に対して鋭意検討した結果、ドレイン電極パッドとソース電極との間あるいはドレイン電極パッドと２ＤＥＧの露出部との間に半導体表面を介して大きなリーク電流が流れるため、耐圧が計算以下になるものと推定した。
この問題を解決するために、半導体装置のドレイン電極パッドと活性領域の２ＤＥＧとの距離を十分に広げて耐圧を上げることは可能であるが、半導体素子の特性に寄与しない領域を広く取らざるを得ず、素子サイズが大きくなってしまうという問題がある。半導体素子のコストを考えると、少しでも素子特性に寄与しない無効領域をなるだけ小さくする必要がある。
特開２００８−１７７５２７号公報（図８）
そこで、この発明の課題は、素子サイズを大きくすることなく、層間絶縁膜のない絶縁膜上に形成されたドレイン電極パッドのボンディング可能領域とソース電極との間の耐圧を向上できる半導体装置を提供することにある。
上記課題を解決するため、この発明の半導体装置は、
基板と、
上記基板上に形成されると共に、活性領域を含む半導体層と、
上記半導体層の上記活性領域上に形成されたゲート電極とソース電極とドレイン電極とを有するスイッチング素子と、
上記ドレイン電極に接続され、上記半導体層の上記活性領域以外の領域上に絶縁膜を介して形成されたボンディング可能領域を有するドレイン電極パッドと、
上記半導体層上、かつ、少なくとも上記ソース電極と上記ドレイン電極パッドのボンディング可能領域との間に形成され、上記ゲート電極に接続されたゲート電極延伸部と
を備えたことを特徴とする。
ここで、活性領域とは、半導体層上のソース電極とドレイン電極との間に配置されたゲート電極に印加される電圧によって、ソース電極とドレイン電極との間でキャリアが流れる半導体層の領域である。
上記構成によれば、半導体層上、かつ、スイッチング素子のソース電極とドレイン電極パッドのボンディング可能領域との間に、スイッチング素子のゲート電極に接続されたゲート電極延伸部を形成することによって、ゲート電極に印加する電圧すなわちゲート電極延伸部の電圧を制御して、スイッチング素子のソース電極とドレイン電極パッドのボンディング可能領域との間のゲート電極延伸部の下側の半導体層に空乏層を形成することで、リーク電流を効果的に抑制して耐圧を向上できる。したがって、素子サイズを大きくすることなく、層間絶縁膜のない絶縁膜上に形成されたドレイン電極パッドのボンディング可能領域とソース電極との間の耐圧を向上できる。すなわち、スイッチング素子のソース−ドレイン間の高耐圧化が実現できる。
なお、この発明の半導体装置のスイッチング素子は、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor：メタル・オキサイド・セミコンダクタ・電界効果トランジスタ)、ＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)やＪＦＥＴ(Junction Field Effect Transistor：接合型電界効果トランジスタ)等である。
また、一実施形態の半導体装置では、
上記半導体層は、上記基板上に順に積層された第１半導体層およびその第１半導体層とヘテロ界面を形成する第２半導体層を含み、
上記スイッチング素子は、上記第１半導体層と上記第２半導体層とのヘテロ界面に形成された２次元電子ガスを利用するヘテロ接合電界効果トランジスタである。
上記実施形態によれば、ゲート電極に印加する電圧すなわちゲート電極延伸部の電圧を制御して、スイッチング素子のソース電極とドレイン電極パッドのボンディング可能領域との間のゲート電極延伸部の下側の半導体層に形成される空乏層によって、第１半導体層と第２半導体層とのヘテロ界面の２次元電子ガスが消失し、リーク電流を効果的に抑制して耐圧を向上できる。
また、一実施形態の半導体装置では、
上記２次元電子ガスが形成される上記第１半導体層と上記第２半導体層とのヘテロ界面は、上記ドレイン電極パッドのボンディング可能領域の下側の領域を少なくとも除く上記基板上の領域に形成されている。
上記実施形態によれば、第１半導体層と第２半導体層とのヘテロ界面が、ドレイン電極パッドのボンディング可能領域の下側の領域に少なくとも形成されていないことによって、２次元電子ガスがドレイン電極パッドのボンディング可能領域の下側に存在しないので、スイッチング素子のソース電極とドレイン電極パッドのボンディング可能領域との間のリーク電流をより効果的に抑制できる。
また、一実施形態の半導体装置では、
上記第２半導体層の上側の一部、または、上記第２半導体層を貫通して上記第１半導体層の上側の一部に凹部が形成され、
上記凹部に上記ゲート電極の少なくとも一部が埋め込まれている。
上記実施形態によれば、第２半導体層の上側の一部に形成された凹部にゲート電極の少なくとも一部が埋め込まれていることによって、第２半導体層とゲート電極とのショットキー接合によりゲート電極下に２次元電子ガスが存在せず、閾値電圧が高くなるので、スイッチング素子のノーマリーオフ動作が可能になる。
あるいは、第２半導体層を貫通して第１半導体層の上側の一部に形成された凹部にゲート電極の少なくとも一部が埋め込まれていることによって、ゲート電極により第１半導体層と第２半導体層とのヘテロ界面が遮断されて２次元電子ガスが存在せず、閾値電圧が高くなるので、スイッチング素子のノーマリーオフ動作が可能になる。
また、一実施形態の半導体装置では、
上記ドレイン電極パッドのボンディング可能領域の下側かつ少なくとも上記ゲート電極延伸部に対向する領域に形成され、上記絶縁膜を貫通して上記ドレイン電極パッドのボンディング可能領域と上記半導体層とを接続する接続電極を備えた。
上記実施形態によれば、ドレイン電極パッドのボンディング可能領域の下側かつ少なくともゲート電極延伸部に対向する領域に形成された接続電極により、絶縁膜を貫通してドレイン電極パッドのボンディング可能領域と半導体層とを接続することによって、ドレイン電極パッドのボンディング可能領域の下側の絶縁膜に電界がかからなくなり、絶縁膜の絶縁破壊を防止できる。
また、一実施形態の半導体装置では、
上記ゲート電極延伸部とそのゲート電極延伸部に隣接する上記ソース電極との間の上記半導体層の領域に形成された素子分離領域を備えた。
上記実施形態によれば、スイッチング素子のソース電極とゲート電極延伸部および接続電極で擬似トランジスタが形成されて動作する恐れがあるため、ゲート電極延伸部とそのゲート電極延伸部に隣接するソース電極との間の半導体層の領域に素子分離領域を形成することによって、擬似トランジスタを形成するソース電極とゲート電極延伸部とを素子分離領域により分離する。これにより、スイッチング素子のソース電極とゲート電極延伸部および接続電極で形成される擬似トランジスタの誤動作を確実に防止できる。
また、一実施形態の半導体装置では、
上記ゲート電極延伸部は、上記ドレイン電極パッドのボンディング可能領域を囲むように上記半導体層上に形成されている。
上記実施形態によれば、第１半導体層と第２半導体層とのヘテロ界面が、ドレイン電極パッドのボンディング可能領域の下側の領域に形成されていても、ドレイン電極パッドのボンディング可能領域を囲むようにゲート電極延伸部を半導体層上に形成することによって、スイッチング素子のソース電極とドレイン電極パッドのボンディング可能領域との間のリーク電流を確実に抑制できる。
また、一実施形態の半導体装置では、
上記ソース電極は、互いに間隔をあけて略平行に配列された複数のくし状ソース電極部を有すると共に、
上記ドレイン電極は、上記ソース電極の複数のくし状ソース電極部と互いに間隔をあけて交互に配列された複数のくし状ドレイン電極部を有する。
上記実施形態によれば、ソース電極の複数のくし状ソース電極部とドレイン電極の複数のくし状ドレイン電極部とが互いに間隔をあけて交互に配列されたスイッチング素子の活性領域の近傍において、層間絶縁膜のない絶縁膜上にドレイン電極パッドのボンディング可能領域を形成しても、ドレイン電極パッドのボンディング可能領域とスイッチング素子のソース電極との間の耐圧を向上でき、素子サイズを小さくできる。
また、一実施形態の半導体装置では、
上記スイッチング素子は複数であって、
上記複数のスイッチング素子の上記ドレイン電極は、同一の上記ドレイン電極パッドを介して接続されている。
上記実施形態によれば、複数のスイッチング素子で１つのドレイン電極パッドを共用することにより、素子サイズを小さくできる。
以上より明らかなように、この発明の半導体装置によれば、素子サイズを大きくすることなく、層間絶縁膜のない絶縁膜上に形成されたドレイン電極パッドのボンディング可能領域とソース電極との間の耐圧を向上できる半導体装置を実現することができる。
図１Ａはこの発明の第１実施形態の半導体装置の平面模式図である。 図１Ｂは１ＡのＩB−ＩB線から見た要部の断面模式図である。 図１Ｃは上記半導体装置の各部の寸法を示す平面模式図である。 図１Ｄは上記半導体装置の要部の寸法を示す断面模式図である。 図１Ｅは図１ＡのＩE−ＩE線から見た要部の断面模式図である。 図２Ａはこの発明の第２実施形態の半導体装置の平面模式図である。 図２Ｂは図２ＡのIIB−IIB線から見た要部の断面模式図である。 図３Ａはこの発明の第３実施形態の半導体装置の平面模式図である。 図３Ｂは図３ＡのIIIB−IIIB線から見た要部の断面模式図である。 図４Ａはこの発明の第４実施形態の半導体装置の平面模式図である。 図４Ｂは図４ＡのIVB−IVB線から見た要部の断面模式図である。 図５Ａはこの発明の第５実施形態の半導体装置の平面模式図である。 図５Ｂは図５ＡのＶB−ＶB線から見た要部の断面模式図である。 図６Ａはこの発明の第６実施形態の半導体装置の平面模式図である。 図６Ｂは図６ＡのVIB−VIB線から見た要部の断面模式図である。 図７Ａはこの発明の第７実施形態の半導体装置の平面模式図である。 図７Ｂは図７ＡのVIIB−VIIB線から見た要部の断面模式図である。 図８はスクライブラインが形成された半導体装置の平面模式図である。 図９はリセス型の半導体装置の要部の断面図である。 図１０はリセス型の他の半導体装置の要部の断面図である。 図１１は横型ジャンクションＦＥＴの断面図である。 図１２は横型パワーＭＯＳＦＥＴの断面図である。 図１３は従来の横型パワーデバイスの断面図である。 図１４Ａはこの発明の第８実施形態の半導体装置の平面模式図である。 図１４Ｂは上記ゲート電極が素子間で接続されている場合の平面模式図である。 図１４Ｃは図１４ＡのXIVC−XIVC線から見た要部の断面模式図である。 図１５Ａはこの発明の第９実施形態の半導体装置の平面模式図である。 図１５Ｂは上記ゲート電極が素子間で接続されている場合の平面模式図である。 図１５Ｃは図１５ＡのXVC−XVC線から見た要部の断面模式図である。 図１６Ａはこの発明の第１０実施形態の半導体装置の平面模式図である。 図１６Ｂは上記ゲート電極が素子間で接続されている場合の平面模式図である。 図１６Ｃは図１６ＡのXVIC−XVIC線から見た要部の断面模式図である。 図１７Ａはこの発明の第１１実施形態の半導体装置の平面模式図である。 図１７Ｂは上記ゲート電極が素子間で接続されている場合の平面模式図である。 図１７Ｃは図１７ＡのXVIIC−XVIIC線から見た要部の断面模式図である。
以下、この発明の半導体装置を図示の実施の形態により詳細に説明する。
〔第１実施形態〕
図１Ａはこの発明の第１実施形態の半導体装置の平面模式図を示しており、半導体装置の一例としてのＧaＮ系ＨＦＥＴである。
この半導体装置は、Ｓi基板(図示せず)上に、第１半導体層の一例としてのアンドープＧaＮ層１(図１Ｂに示す)と、第２半導体層の一例としてのアンドープＡlＧaＮ層２(図１Ｂに示す)を順に形成している。このアンドープＧaＮ層１(厚さ３μｍ)とアンドープＡlＧaＮ層２(厚さ３０ｎｍ)との界面に２ＤＥＧ(２次元電子ガス)が発生する。ここで、基板は、Ｓi基板に限らず、サファイヤ基板やＳiＣ基板を用いてもよく、サファイヤ基板やＳiＣ基板上に窒化物半導体層を成長させてもよいし、ＧaＮ基板にＡlＧaＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。
図１Ａに示すように、ＡlＧaＮ層２(図１Ｂに示す)上に、互いに間隔をあけて略平行に配列された４つのくし状ソース電極部１１a〜１１dとその４つのくし状ソース電極部１１a〜１１dの一端を連結する連結基部１１eとを有するソース電極１１を形成している。また、ＡlＧaＮ層２上に、くし状ソース電極部１１a〜１１d間に配列された３つのくし状ドレイン電極部１２a,１２b,１２cからなるドレイン電極１２を形成している。また、ＡlＧaＮ層２上に、くし状ドレイン電極部１２a,１２b,１２cの夫々を囲むようにくし状ドレイン電極部１２a,１２b,１２cに対して間隔をあけて形成された３つのゲート電極部１３a,１３b,１３cからなるゲート電極１３を形成している。上記ソース電極１１と、ドレイン電極１２と、ゲート電極１３と、そのソース電極１１,ドレイン電極１２,ゲート電極１３が形成された半導体層(ＧaＮ層１,ＡlＧaＮ層２)の活性領域Ａ１(図１Ａの一点鎖線で示す領域)でスイッチング素子Ｓ１を構成している。
ここで、活性領域Ａ１とは、ＡlＧaＮ層２上のソース電極１１とドレイン電極１２との間に配置されたゲート電極１３に印加される電圧によって、ソース電極１１とドレイン電極１２との間でキャリアが流れる半導体層(ＧaＮ層１,ＡlＧaＮ層２)の領域である。
そして、ＡlＧaＮ層２上に、ソース電極１１の連結基部１１eと反対の側の３つのゲート電極部１３a,１３b,１３cの一端を接続配線２１,２２を介して接続している。
ここで、ソース電極１１とドレイン電極１２は、厚さ５５０ｎｍ、幅４μｍであり、ゲート電極１３は、厚さ２００ｎｍ、幅４.５μｍである。
ソース電極１１とドレイン電極１２とゲート電極１３および接続配線２１〜２５が形成された領域を除くＡlＧaＮ層２上に、ＡlＧaＮ層２を保護するため、ＳiＮからなる厚さ２００ｎｍの絶縁膜３０(図１Ｂに示す)を形成している。また、ソース電極１１とドレイン電極１２とゲート電極１３とが形成されたＳi基板(図示せず)上に、ポリイミドからなる厚さ９μｍの層間絶縁膜４０(図１Ｂに示す)を形成している。
この層間絶縁膜４０のソース電極１１の連結基部１１eよりも外側で、ＡlＧaＮ層２およびＧaＮ層１の一部を除去して２ＤＥＧを除去した領域に、底部に絶縁膜３０(図１Ｂに示す)が露出した凹部４０aを形成し、その凹部４０aおよびソース電極１１の連結基部１１e側の領域を覆うように、ドレイン電極パッド３１(厚さ３μｍ)を形成している。このドレイン電極パッド３１は、くし状ドレイン電極部１２a,１２b,１２cの一端と重なっており、その重なり領域でドレイン電極パッド３１とくし状ドレイン電極部１２a,１２b,１２cとをコンタクト部(図示せず)を介して接続している。また、ドレイン電極パッド３１の凹部４０aの底部に露出した絶縁膜３０(図２Ｂに示す)に接する領域が、スイッチング素子Ｓ１が形成された活性領域Ａ１外のＧaＮ層1上に絶縁膜３０を介して形成されたボンディング可能領域３１aである。
一方、上記層間絶縁膜４０のソース電極１１,ドレイン電極１２に対して凹部４０aと反対の側に、底部にＧａＮ層１上に絶縁膜３０(図１Ｂに示す)が露出した凹部４０bを形成し、その凹部４０bおよびソース電極１１の連結基部１１eと反対の側の領域を覆うように、ソース電極パッド３２(厚さ３μｍ)を形成している。このソース電極パッド３２は、くし状ソース電極部１１a〜１１dの他端と重なっており、その重なり領域でソース電極パッド３２とくし状ドレイン電極部１２a,１２b,１２cとをコンタクト部(図示せず)を介して接続している。また、ソース電極パッド３２の凹部４０bの底部に露出した絶縁膜３０(図１Ｂに示す)に接する領域がボンディング可能領域３２aである。
また、ソース電極パッド３２のボンディング可能領域３２aの側方かつＧaＮ層１上に、絶縁膜３０(図１Ｂに示す)を介してこのゲート電極パッド３３を形成している。また、このゲート電極パッド３３を、接続配線２２が接続されたゲート電極部１３cの一端と接続配線２３,２４を介して接続している。また、ソース電極１１とドレイン電極パッド３１のボンディング可能領域３１aとの間に、ボンディング可能領域３１aを囲むようにゲート電極延伸部１４を形成している。このゲート電極延伸部１４を、接続配線２５を介して接続配線２３,２４の接続点に接続している。
また、ソース電極１１とドレイン電極１２には、Ｔi/Ａu,Ｈf/Ａl/Ｈf/Ａuなどを用い、ゲート電極１３とゲート電極延伸部１４および接続配線２１〜２５には、ＡlＧaＮ層２とショットキー接合する材料として例えばＷＮやＴiＮなどを用いて形成する。さらに、ドレイン電極パッド３１とソース電極パッド３２とゲート電極パッド３３には、Ｔi/ＡuまたはＴi／Ａlなどを用いている。
また、絶縁膜３０には、ＳiＮの他にＳiＯ２,Ａl２Ｏ３などを用い、層間絶縁膜４０には、ポリイミドの他にＳＯＧ(Spin On Glass；スピン・オン・グラス)やＢＰＳＧ(Boron Phosphor Silicate Glass；ホウ素・リン・シリケート・ガラス)などの絶縁材料を用いてもよい。
この第１実施形態の半導体装置は、ＧaＮ層１とＡlＧaＮ層２とが形成されたＳｉ基板上に、図１Ａに示すソース電極１１とドレイン電極１２とゲート電極１３で形成された１つの素子パターンが複数形成された後、電極パッド部に対応する領域のＡlＧaＮ層２とＧaＮ層１の一部を除去し、絶縁膜３０と層間絶縁膜４０が順に形成され、除去した領域にドレイン電極パッド３１とソース電極パッド３２とゲート電極パッド３３が形成された後、図示しないスクライブラインに沿ってダイシングにより複数のチップに分割される。
図１Ｂは図１ＡのＩB−ＩB線から見た要部の断面模式図を示しており、図１Ｂでは、Ｓi基板を省略している。
図１Ｂに示すように、ＧaＮ層１とＡlＧaＮ層２との界面に形成された２ＤＥＧ(２次元電子ガス)が発生してチャネル層が形成される。このチャネル層をゲート電極１３に電圧を印加することにより、ソース電極１１とドレイン電極１２とゲート電極１３を有するヘテロ接合電界効果トランジスタをオンオフさせる。このヘテロ接合電界効果トランジスタは、ゲート電極１３に負電圧が印加されているときにゲート電極部１３a,１３b,１３c(図１Ｂでは１３cのみを示す)下のＧaＮ層１に空乏層が形成されてオフ状態となる一方、ゲート電極１３の電圧がゼロのときにゲート電極部１３a,１３b,１３c(図１Ｂでは１３cのみを示す)下のＧaＮ層１に空乏層がなくなってオン状態となるノーマリーオンタイプのトランジスタである。
ゲート電極１３に負電圧が印加されてＧaＮ層１に空乏層が形成されたオフ状態において、ドレイン電極パッド３１のボンディング可能領域３１aと、図１Ａに示す一点鎖線で囲まれたトランジスタの活性領域Ａ１との間に存在するゲート電極延伸部１４によって、ソース電極１１の連結基部１１eとドレイン電極パッド３１のボンディング可能領域３１aとの間のＧaＮ層１の領域に空乏層が形成される。これにより、ソース電極１１の連結基部１１eとドレイン電極パッド３１のボンディング可能領域３１aとの間のリーク電流を効果的に抑制して耐圧を向上できる。
図１Ｃは上記半導体装置の各部の寸法を示す平面模式図を示しており、図１Ｃにおいて、図１Ａに示す半導体装置と同一の参照番号を付している。
図１Ｃでは、ドレイン電極パッド３１とソース電極パッド３２の図１Ｃの左右方向の寸法は、ソース電極１１とドレイン電極１２のフィンガー数により変わる。
また、図１Ｄは上記半導体装置の要部の寸法を示す断面模式図を示しており、図１Ｄにおいて、ソース電極１１の連結基部１１eとドレイン電極パッド３１のボンディング可能領域３１aとの間隔は、５３μｍである。
また、図１Ｅは図１ＡのＩE−ＩE線から見た要部の断面模式図を示している。なお、図１Ｅでは、図を見やすくするため、層間絶縁膜４０の厚さを図１Ｂよりも薄くして示している。
図１Ｅに示すように、Ｓi基板１０上に、アンドープＧaＮ層１,アンドープＡlＧaＮ層２(図１Ｂに示す)からなる半導体層２０を形成している。
また、ドレイン電極パッド３１と３つのくし状ドレイン電極部１２a,１２b,１２c(図１Ｅでは１２aのみ)とをコンタクト部としてのビア４５を介して接続したが、コンタクト部はこれに限らず、層間絶縁膜に設けた開口などを用いてドレイン電極とドレイン電極パッド(およびソース電極とソース電極パッド)とを接続してもよい。
また、ゲート電極１３(図１Ｅではゲート電極部１３aのみを示す)は、フィールドプレート構造になるような形状に形成され、ゲート電極１３のドレイン側を絶縁膜３０上になるように張り出した構造としている。このようなフィールドプレート構造とすることによって、ＧaＮ系ＨＦＥＴの問題であるコラプス特性を抑制できる効果がある。
上記構成の半導体装置によれば、ソース電極１１とドレイン電極パッド３１のボンディング可能領域３１aとの間に、ゲート電極１３に接続されたゲート電極延伸部１４を形成することによって、ゲート電極１３に印加する電圧すなわちゲート電極延伸部１４の電圧を制御して、ソース電極１１とドレイン電極パッド３１のボンディング可能領域３１aとの間のゲート電極延伸部１４の下側のＧaＮ層１に空乏層を形成することで、リーク電流を効果的に抑制して耐圧を向上できる。したがって、素子サイズを大きくすることなく、層間絶縁膜４０のない絶縁膜３０上に形成されたドレイン電極パッド３１のボンディング可能領域３１aとソース電極１１との間の耐圧を向上できる。
また、ドレイン電極パッド３１のボンディング可能領域３１aを囲むようにゲート電極延伸部１４をＡlＧaＮ層２上に形成することによって、ソース電極１１とドレイン電極パッド３１のボンディング可能領域３１aとの間のリーク電流を確実に抑制できる。
また、ソース電極１１の複数のくし状ソース電極部１１a〜１１dとドレイン電極１２の複数のくし状ドレイン電極部１２a,１２b,１２cとが互いに間隔をあけて交互に配列された活性領域の近傍において、層間絶縁膜４０のない絶縁膜３０上にドレイン電極パッド３１のボンディング可能領域３１aを形成しても、ドレイン電極パッド３１のボンディング可能領域３１aとソース電極１１との間の耐圧を向上でき、素子サイズを小さくできる。
〔第２実施形態〕
図２Ａはこの発明の第２実施形態の半導体装置の平面模式図を示している。この第２実施形態の半導体装置は、半導体層の一部を除去していない点を除いて第１実施形態の半導体装置と同一の構成をしており、同一の構成部には同一参照番号を付して説明を省略する。
上記第２実施形態の半導体装置は、図２Ａ,図２Ｂに示すように、トランジスタの活性領域外のＡlＧaＮ層２を除去することなく、ＡlＧaＮ層２上にドレイン電極パッド３１のボンディング可能領域３１aを設けている。また、ボンディング可能領域３１aを囲むように、ＡlＧaＮ層２上にゲート電極延伸部１４が設けられている。
ゲート電極１３に負電圧が印加されてＧaＮ層１に空乏層が形成されたオフ状態において、ドレイン電極パッド３１のボンディング可能領域３１aとトランジスタの活性領域Ａ１との間に形成されたゲート電極延伸部１４にも負電圧が印加されて空乏層が形成される。これによりソース電極１１の連結基部１１eとドレイン電極パッド３１のボンディング可能領域３１aとの間のリーク電流を効果的に抑制することができる。このように、ゲート電極延伸部１４を設けることによって、ソース電極１１とドレイン電極パッド３１との耐圧を向上させることができるので、ドレイン電極パッドの下に２ＤＥＧが存在していても構わない。このような構成とすることによって、ＡlＧaＮ層２を除去する必要がなくなるので、製造コストを下げることができるという副次的な効果も奏することができる。
〔第３実施形態〕
図３Ａはこの発明の第３実施形態の半導体装置の平面模式図を示している。この第３実施形態の半導体装置は、ドレイン電極パッドのボンディング可能領域と半導体層とを接続する接続電極を除いて第２実施形態の半導体装置と同一の構成をしており、同一の構成部には同一参照番号を付して説明を省略する。
この第３実施形態の半導体装置は、図３Ａに示すように、ドレイン電極パッド３１の凹部４０aの底部に露出した絶縁膜３０(図３Ｂに示す)に接する領域に、ボンディング可能領域３１aとＡlＧaＮ層２とを接続する接続電極５０をボンディング可能領域３１aの外縁に沿って形成している。
図３Ｂは図３ＡのIIIB−IIIB線から見た要部の断面模式図を示しており、ゲート電極１３に負電圧が印加されてＧaＮ層１に空乏層が形成されたオフ状態において、ドレイン電極パッド３１のボンディング可能領域３１aと点線で囲まれたトランジスタの活性領域との間に存在するゲート電極延伸部１４によって、ソース電極１１の連結基部１１eとドレイン電極パッド３１のボンディング可能領域３１aとの間のＧaＮ層１の領域に空乏層が形成される。
これにより、ソース電極１１の連結基部１１eとドレイン電極パッド３１のボンディング可能領域３１aとの間のリーク電流を効果的に抑制して耐圧を向上できる。
さらに、絶縁膜３０を貫通する接続電極５０により、ドレイン電極パッド３１のボンディング可能領域３１aとＡlＧaＮ層２とを接続することによって、ドレイン電極パッド３１のボンディング可能領域３１aの下側の絶縁膜３０に電界がかからなくなり、絶縁膜３０の絶縁破壊を防止することができる。
上記第３実施形態の半導体装置によれば、第２実施形態の半導体装置と同様の効果を有する。
〔第４実施形態〕
図４Ａはこの発明の第４実施形態の半導体装置の平面模式図を示しており、図４Ｂは図４ＡのIVB−IVB線から見た要部の断面模式図を示している。この第４実施形態の半導体装置は、素子分離領域を除いて第３実施形態の半導体装置と同一の構成をしており、同一の構成部には同一参照番号を付して説明を省略する。
この第４実施形態の半導体装置は、図４Ａ,図４Ｂに示すように、ゲート電極延伸部１４とそのゲート電極延伸部１４に隣接するソース電極１１の連結基部１１eとの間のＧaＮ層１,ＡlＧaＮ層２の領域に、ＡlＧaＮ層２を貫通しＧaＮ層１の上側の一部に埋め込まれた素子分離領域６０を形成している。この素子分離領域６０は、絶縁体からなり、特にシリコン酸化膜やシリコン窒化膜であればよい。
上記第４実施形態の半導体装置によれば、第３実施形態の半導体装置と同様の効果を有する。
また、ソース電極１１の連結基部１１eとゲート電極延伸部１４および接続電極５０で擬似トランジスタ(点線で囲まれた部分)が形成されても、ゲート電極延伸部１４とそのゲート電極延伸部１４に隣接するソース電極１１との間の半導体層(ＧaＮ層１,ＡlＧaＮ層２)の領域に素子分離領域６０を形成することによって、擬似トランジスタを形成するソース電極１１の連結基部１１eとゲート電極延伸部１４とを素子分離領域６０により分離するので、擬似トランジスタの誤動作を確実に防止することができる。
〔第５実施形態〕
図５Ａはこの発明の第５実施形態の半導体装置の平面模式図を示しており、半導体装置の一例としてのＧaＮ系ＨＦＥＴである。
この半導体装置は、Ｓi基板(図示せず)上に、第１半導体層の一例としてのアンドープＧaＮ層１０１(図５Ｂに示す)と、第２半導体層の一例としてのアンドープＡlＧaＮ層１０２(図５Ｂに示す)を順に形成している。このアンドープＧaＮ層１０１(厚さ３μｍ)とアンドープＡlＧaＮ層１０２(厚さ３０ｎｍ)との界面に２ＤＥＧ(２次元電子ガス)が発生する。ここで、基板は、Ｓi基板に限らず、サファイヤ基板やＳiＣ基板を用いてもよく、サファイヤ基板やＳiＣ基板上に窒化物半導体層を成長させてもよいし、ＧaＮ基板にＡlＧaＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。
図５Ａに示すように、ＡlＧaＮ層１０２上に、互いに間隔をあけて略平行に配列された４つのくし状ソース電極部１１１a〜１１１dとその４つのくし状ソース電極部１１１a〜１１１dの一端を連結する連結基部１１１eとを有するソース電極１１１を形成している。ここで、ソース電極１１１の連結基部１１１eは、第１実施形態の図１Ａに示す半導体装置のソース電極１１の連結基部１１eと反対の側に設けられている。
また、ＡlＧaＮ層１０２上に、くし状ソース電極部１１１a〜１１１d間に配列された３つのくし状ドレイン電極部１１２a,１１２b,１１２cからなるドレイン電極１１２を形成している。また、ＡlＧaＮ層１０２上に、くし状ドレイン電極部１１２a,１１２b,１１２cの夫々を囲むようにくし状ドレイン電極部１１２a,１１２b,１１２cに対して間隔をあけて形成された３つのゲート電極部１１３a,１１３b,１１３cからなるゲート電極１１３を形成している。各ゲート電極部１１３a,１１３b,１１３cは、ゲート電極部１１３aの一方の側(ソース電極１１１の連結基部１１１eと反対の側)に端部ａ1,ａ2、ゲート電極部１１３bの一方の側(ソース電極１１１の連結基部１１１eと反対の側)に端部ｂ1,ｂ2、ゲート電極部１１３cの一方の側(ソース電極１１１の連結基部１１１eと反対の側)に端部ｃ1,ｃ2を有するコの字形状をしている。上記ソース電極１１１と、ドレイン電極１１２と、ゲート電極１１３と、そのソース電極１１１,ドレイン電極１１２,ゲート電極１１３が形成された半導体層(ＧaＮ層１０１,ＡlＧaＮ層１０２)の活性領域でスイッチング素子Ｓ１０１を構成している。
上記ゲート電極部１１３a,１１３bの開放側の互いに隣接する端部ａ2,ｂ1をゲート電極延伸部１１５で接続し、ゲート電極部１１３b,１１３cの開放側の互いに隣接する端部ｂ2,ｃ1をゲート電極延伸部１１６で接続している。そして、ゲート電極部１１３aの開放側の外側の端部ａ1と、ゲート電極部１１３cの開放側の外側の端部ｃ2とを、ボンディング可能領域１３１aの一部を囲むようにコの字形状のゲート電極延伸部１１４で接続している。
ここで、ソース電極１１１とドレイン電極１１２は、厚さ５５０ｎｍ、幅４μｍであり、ゲート電極１１３は、厚さ２００ｎｍ、幅４．５μｍである。
ソース電極１１１とドレイン電極１１２とゲート電極１１３と後述するゲート電極延伸部１４,１１５,１１６および接続配線１２１が形成された領域を除くＡlＧaＮ層１０２上に、ＡlＧaＮ層１０２を保護するため、ＳiＮからなる厚さ２００ｎｍの絶縁膜１３０(図５Ｂに示す)を形成している。また、ソース電極１１１とドレイン電極１１２とゲート電極１１３とが形成されたＳi基板(図示せず)上に、ポリイミドからなる厚さ９μｍの層間絶縁膜１４０(図５Ｂに示す)を形成している。
この層間絶縁膜１４０のソース電極１１１,ドレイン電極１１２に対してゲート電極延伸部１１５,１１６よりも外側に、底部に絶縁膜１３０(図５Ｂに示す)が露出した凹部１４０aを形成し、その凹部１４０aおよび凹部１４０a近傍のソース電極１１１の連結基部１１１eと反対の側の領域を覆うように、ドレイン電極パッド１３１(厚さ３μｍ)を形成している。このドレイン電極パッド１３１は、くし状ドレイン電極部１１２a,１１２b,１１２cのソース電極１１１の連結基部１１１eと反対の側の一端と重なっており、その重なり領域でドレイン電極パッド１３１とくし状ドレイン電極部１１２a,１１２b,１１２cとをコンタクト部(図示せず)を介して接続している。また、ドレイン電極パッド１３１の凹部１４０aの底部に露出した絶縁膜１３０(図５Ｂに示す)に接する領域がボンディング可能領域１３１aである。
一方、上記層間絶縁膜１４０のソース電極１１１,ドレイン電極１１２に対して凹部１４０aと反対の側に、底部に絶縁膜１３０(図５Ｂに示す)が露出した凹部１４０bを形成し、その凹部１４０bおよびソース電極１１１の連結基部１１１e側の領域を覆うように、ソース電極パッド１３２(厚さ３μｍ)を形成している。このソース電極パッド１３２は、くし状ソース電極部１１１a〜１１１dの連結基部１１１e側の一端と重なっており、その重なり領域でソース電極パッド１３２とくし状ソース電極部１１１a〜１１１dとをコンタクト部(図示せず)を介して接続している。また、ソース電極パッド１３２の凹部１４０bの底部に露出した絶縁膜１３０(図５Ｂに示す)に接する領域がボンディング可能領域１３２aである。
また、ＡlＧaＮ層１０２上かつソース電極パッド１３２のボンディング可能領域１３２aの側方に、絶縁膜１３０(図５Ｂに示す)を介してこのゲート電極パッド１３３を形成している。また、このゲート電極パッド１３３は、ゲート電極部１１３cの一方の端部ｃ2と接続配線１２１を介して接続されている。
また、ソース電極１１１とドレイン電極１１２には、Ｔi／Ａu、Ｈf／Ａl／Ｈf／Ａuなどを用い、ゲート電極１１３およびゲート電極延伸部１１４,１１５,１１６には、ＡlＧaＮ層１０２とショットキー接合する材料として例えばＷＮ/ＷやＴiＮ/Ｔiなどを用いて形成する。さらに、ドレイン電極パッド１３１とソース電極パッド１３２とゲート電極パッド１３３には、Ｔi／ＡuまたはＴi／Ａlなどを用いている。
また、絶縁膜１３０には、ＳiＮの他にＳiＯ２,Ａl２Ｏ３などを用い、層間絶縁膜１４０には、ポリイミドの他にＳＯＧやＢＰＳＧなどの絶縁材料を用いてもよい。
この第５実施形態の半導体装置は、ＧaＮ層１０１とＡlＧaＮ層１０２とが形成されたＳｉ基板上に、図５Ａに示すソース電極１１１とドレイン電極１１２とゲート電極１１３の１つの素子パターンが複数形成された後、絶縁膜１３０と層間絶縁膜１４０が順に形成され、さらに各素子パターンに対応するドレイン電極パッド１３１とソース電極パッド１３２とゲート電極パッド１３３が形成された後、図示しないスクライブラインに沿ってダイシングにより複数のチップに分割される。
図５Ｂは図５ＡのＶB−ＶB線から見た要部の断面模式図を示しており、図５Ｂでは、Ｓi基板を省略している。
図５Ｂに示すように、ＧaＮ層１０１とＡlＧaＮ層１０２との界面に形成された２ＤＥＧ(２次元電子ガス)が発生してチャネル層が形成される。このチャネル層をゲート電極１１３に電圧を印加することにより、ソース電極１１１とドレイン電極１１２とゲート電極１１３を有するヘテロ接合電界効果トランジスタをオンオフさせる。このヘテロ接合電界効果トランジスタは、ゲート電極１１３に負電圧が印加されているときにゲート電極部１１３a,１１３b,１１３cおよびゲート電極延伸部１１４,１１５,１１６(図５Ｂでは１１４,１１６のみを示す)下のＧaＮ層１０１に空乏層が形成されてオフ状態となる一方、ゲート電極１３の電圧がゼロのときにゲート電極部１３a,１３b,１３cおよびゲート電極延伸部１１４,１１５,１１６下のＧaＮ層１０１に空乏層がなくなってオン状態となるノーマリーオンタイプのトランジスタである。
ゲート電極１１３に負電圧が印加されてＧaＮ層１に空乏層が形成されたオフ状態において、ドレイン電極パッド１３１のボンディング可能領域１３１aとトランジスタの活性領域との間に存在するゲート電極延伸部１１５,１１６(図５Ｂでは１１６のみを示す)によって、ソース電極１１１のくし状ソース電極部１１１cとドレイン電極パッド１３１のボンディング可能領域１３１aとの間のＧaＮ層１０１の領域に空乏層が形成される。これにより、ソース電極１１１のくし状ソース電極部１１１cとドレイン電極パッド１３１のボンディング可能領域１３１aとの間のリーク電流を効果的に抑制して耐圧を向上できる。
上記第５実施形態の半導体装置によれば、第１実施形態の半導体装置と同様の効果を有する。
〔第６実施形態〕
図６Ａはこの発明の第６実施形態の半導体装置の平面模式図を示している。この第６実施形態の半導体装置は、ドレイン電極パッドのボンディング可能領域と半導体層とを接続する接続電極を除いて第５実施形態の半導体装置と同一の構成をしており、同一の構成部には同一参照番号を付して説明を省略する。
この第６実施形態の半導体装置は、図６Ａに示すように、ドレイン電極パッド１３１の凹部１４０aの底部に露出した絶縁膜１３０(図６Ｂに示す)に接する領域に、ボンディング可能領域１３１aとＡlＧaＮ層１０２とを接続する接続電極１５０をボンディング可能領域１３１aの外縁に沿って形成している。
図６Ｂは図６ＡのVIB−VIB線から見た要部の断面模式図を示しており、ゲート電極１１３に負電圧が印加されてＧaＮ層１０１に空乏層が形成されたオフ状態において、ドレイン電極パッド１３１のボンディング可能領域１３１aとトランジスタの活性領域との間に存在するゲート電極延伸部１１５,１１６(図６Ｂでは１１６のみを示す)によって、ソース電極１１１のくし状ソース電極部１１１cとドレイン電極パッド１３１のボンディング可能領域１３１aとの間のＧaＮ層１０１の領域に空乏層が形成される。
これにより、ソース電極１１１のくし状ソース電極部１１１cとドレイン電極パッド１３１のボンディング可能領域１３１aとの間、すなわちソース電極１１１とドレイン電極１１２との間のリーク電流を効果的に抑制して耐圧を向上できる。
さらに、絶縁膜１３０を貫通する接続電極１５０により、ドレイン電極パッド１３１のボンディング可能領域１３１aとＡlＧaＮ層１０２とを接続することによって、ドレイン電極パッド１３１のボンディング可能領域１３１aの下側の絶縁膜１３０に電界がかからなくなり、絶縁膜１３０の絶縁破壊を防止することができる。
上記第６実施形態の半導体装置によれば、第１実施形態の半導体装置と同様の効果を有する。
〔第７実施形態〕
図７Ａはこの発明の第７実施形態の半導体装置の平面模式図を示している。この第７実施形態の半導体装置は、素子分離領域を除いて第６実施形態の半導体装置と同一の構成をしており、同一の構成部には同一参照番号を付して説明を省略する。
図７Ｂは図７ＡのVIIB−VIIB線から見た要部の断面模式図を示しており、この第７実施形態の半導体装置は、図７Ｂに示すように、ゲート電極延伸部１１４とそのゲート電極延伸部１１４に隣接するソース電極１１１の連結基部１１１eとの間のＧaＮ層１０１,ＡlＧaＮ層１０２の領域に、ＡlＧaＮ層１０２を貫通しＧaＮ層１０１の上側の一部に埋め込まれた素子分離領域１６０を形成している。この素子分離領域１６０は、絶縁体からなり、特にシリコン酸化膜やシリコン窒化膜であればよい。
上記第３実施形態の半導体装置によれば、第２実施形態の半導体装置と同様の効果を有する。
また、ソース電極１１１のくし状ソース電極部１１１cとゲート電極延伸部１１５,１１６および接続電極１５０で擬似トランジスタ(点線で囲まれた部分)が形成されても、ゲート電極延伸部１１４とそのゲート電極延伸部１１４に隣接するソース電極１１１との間の半導体層(ＧaＮ層１０１,ＡlＧaＮ層１０２)の領域に素子分離領域１６０を形成することによって、擬似トランジスタを形成するソース電極１１１のくし状ソース電極部１１１cとゲート電極延伸部１１５,１１６とを素子分離領域１６０により分離するので、擬似トランジスタの誤動作を確実に防止することができる。
なお、第１実施形態の半導体装置において、スクライブラインに沿ってダイシングにより複数のチップに分割することについて説明したが、第１実施形態の図１Ａに示す半導体装置の構成に、ソース電極１１とドレイン電極１２とゲート電極１３で形成された１つの素子パターンを囲むスクライブライン７０がさらに形成された半導体装置の平面模式図を図８に示す。
図８では、ゲート電極延伸部１４と接続配線２５との接続点Ａにおいて、スクライブライン７０に対する最短距離ｘが７０μｍのとき、ソース電極が０Ｖ、ゲート電極が−１０Ｖの条件でドレイン電極に印加可能な電圧は最大で７００Ｖであった。
また、同一の条件で最短距離ｘが１００μｍのとき、ドレイン電極に印加可能な電圧は最大で９００Ｖとなり、最短距離ｘが１５０μｍのとき、ドレイン電極に印加可能な電圧は最大で１２００Ｖとなった。
このように、ゲート電極延伸部１４と接続配線２５との接続点Ａにおいて、スクライブライン７０に対する最短距離ｘについて所定距離を確保することにより、スクライブライン７０と接続点Ａとの間に生じる空気放電を抑制でき、耐圧を向上させることができた。
〔第８実施形態〕
図１４Ａ,図１４Ｂはこの発明の第８実施形態の半導体装置の平面模式図を示している。この第８実施形態の半導体装置は、第２実施形態の半導体装置と同一の構成の２つのスイッチング素子Ｓ１,Ｓ２をドレイン電極パッド３１で接続しており、同一の構成部には同一参照番号を付して説明を省略する。
ここで、図１４Ａの半導体装置は、下側のスイッチング素子Ｓ２のゲート電極パッド３３がゲート電極延伸部１４に接続されていない構成例であり、図１４Ｂの半導体装置は、下側のスイッチング素子Ｓ２側にゲート電極パッドを設けずにゲート電極１３をゲート電極延伸部１４に接続配線２５を介して接続している構成例である。
また、図１４Ｃは図１４Ａ,図１４ＢのXIVC−XIVC線から見た要部の断面模式図を示している。
この半導体装置は、図１４Ｃに示すように、スイッチング素子Ｓ１,Ｓ２の活性領域Ａ１,Ａ２外のＡlＧaＮ層２を除去することなく、ＡlＧaＮ２層上にドレイン電極パッド３１を設けている。また、ドレイン電極パッド３１がＡlＧaＮ層２上に接触した領域を囲むように、ＡlＧaＮ層２上にゲート電極延伸部１４が設けられている。
上記構成の半導体装置において、ゲート電極１３に負電圧が印加されて、ＧaＮ層１に空乏層が形成されたオフ状態において、ドレイン電極パッド３１がＡlＧaＮ２層上に接触した領域とトランジスタの活性領域Ａ１,Ａ２との間に形成されたゲート電極延伸部１４にも負電圧が印加されて、空乏層が形成される。これにより、ソース電極１１の連結基部１１eとドレイン電極パッド３１がＡlＧaＮ層２上に接触した領域との間のリーク電流を効果的に抑制することができる。このように、ゲート電極延伸部１４を設けることによって、ソース電極１１とドレイン電極パッド３１との耐圧を向上させることができるので、ドレイン電極パッド３１の下に２ＤＥＧが存在しても構わない。このような構成とすることによって、ＡlＧaＮを除去する必要がなくなるので、製造コストを下げることができるという副次的な効果も奏することができる。
上記第８実施形態の半導体装置は、第２実施形態の半導体装置と同様の効果を有する。
また、上記２つのスイッチング素子Ｓ１,Ｓ２で１つのドレイン電極パッド３１を共用することにより、素子サイズを小さくできる。
なお、ドレイン電極パッド３１には、必ずしもボンディングされる必要があるわけではなく、回路によっては、ボンディングしない場合もあり得る。
また、上記第８実施形態では、２つのスイッチング素子の構成の半導体装置について説明したが、スイッチング素子が３以上の構成の半導体装置にこの発明を適用してもよい。
〔第９実施形態〕
図１５Ａ,図１５Ｂはこの発明の第９実施形態の半導体装置の平面模式図を示している。この第９実施形態の半導体装置は、接続電極５０を除いて第８実施形態の半導体装置と同一の構成をしており、同一の構成部には同一参照番号を付して説明を省略する。
ここで、図１５Ａの半導体装置は、下側のスイッチング素子Ｓ２のゲート電極パッド３３がゲート電極延伸部１４に接続されていない構成例であり、図１５Ｂの半導体装置は、下側のスイッチング素子Ｓ２側にゲート電極パッドを設けずにゲート電極１３をゲート電極延伸部１４に接続配線２５を介して接続している構成例である。
この第9実施形態の半導体装置は、図１５Ａ,図１５Ｂに示すように、ドレイン電極パッド３１の凹部４０aの底部に露出した絶縁膜３０(図１５Ｃに示す)に接する領域に、ボンディング可能領域３１aとＡlＧaＮ層２とを接続する接続電極５０をボンディング可能領域３１aの外縁に沿って形成している。
図１５Ｃは図１５Ａ,図１５ＢのXVC−XVC線から見た要部の断面模式図を示しており、ゲート電極１３に負電圧が印加されてＧaＮ層１に空乏層が形成されたオフ状態において、ドレイン電極パッド３１のボンディング可能領域３１aと点線で囲まれたトランジスタの活性領域Ａ１,Ａ２との間に存在するゲート電極延伸部１４によって、ソース電極１１の連結基部１１eとドレイン電極パッド３１のボンディング可能領域３１aとの間のＧaＮ層１の領域に空乏層が形成される。
これにより、ソース電極１１の連結基部１１eとドレイン電極パッド３１のボンディング可能領域３１aとの間のリーク電流を効果的に抑制して耐圧を向上できる。
さらに、絶縁膜３０を貫通する接続電極５０により、ドレイン電極パッド３１のボンディング可能領域３１aとＡlＧaＮ層２とを接続することによって、ドレイン電極パッド３１のボンディング可能領域３１aの下側の絶縁膜３０に電界がかからなくなり、絶縁膜３０の絶縁破壊を防止することができる。
上記第９実施形態の半導体装置は、第８実施形態の半導体装置と同様の効果を有する。
〔第１０実施形態〕
図１６Ａ,図１６Ｂはこの発明の第１０実施形態の半導体装置の平面模式図を示している。この第１０実施形態の半導体装置は、素子分離領域６０を除いて第９実施形態の半導体装置と同一の構成をしており、同一の構成部には同一参照番号を付して説明を省略する。
ここで、図１６Ａの半導体装置は、下側のスイッチング素子Ｓ２のゲート電極パッド３３がゲート電極延伸部１４に接続されていない構成例であり、図１６Ｂの半導体装置は、下側のスイッチング素子Ｓ２側にゲート電極パッドを設けずにゲート電極１３をゲート電極延伸部１４に接続配線２５を介して接続している構成例である。
この第４実施形態の半導体装置は、図１６Ａ,図１６Ｂ,図１６Ｃに示すように、ゲート電極延伸部１４とそのゲート電極延伸部１４に隣接するソース電極１１の連結基部１１eとの間のＧaＮ層１,ＡlＧaＮ層２の領域に、ＡlＧaＮ層２を貫通しＧaＮ層１の上側の一部に埋め込まれた素子分離領域６０を形成している。この素子分離領域６０は、絶縁体からなり、特にシリコン酸化膜やシリコン窒化膜であればよい。
上記第１０実施形態の半導体装置は、第９実施形態の半導体装置と同様の効果を有する。
また、ソース電極１１の連結基部１１eとゲート電極延伸部１４および接続電極５０で擬似トランジスタ(点線で囲まれた部分)が形成されても、ゲート電極延伸部１４とそのゲート電極延伸部１４に隣接するソース電極１１との間の半導体層(ＧaＮ層１,ＡlＧaＮ層２)の領域に素子分離領域６０を形成することによって、擬似トランジスタを形成するソース電極１１の連結基部１１eとゲート電極延伸部１４とを素子分離領域６０により分離するので、擬似トランジスタの誤動作を確実に防止することができる。
〔第１１実施形態〕
図１７Ａ,図１７Ｂはこの発明の第１１実施形態の半導体装置の平面模式図を示している。この第１１実施形態の半導体装置は、半導体層の一部を除去している点を除いて第９実施形態の半導体装置と同一の構成をしており、同一の構成部には同一参照番号を付して説明を省略する。
ここで、図１７Ａの半導体装置は、下側のスイッチング素子Ｓ２のゲート電極パッド３３がゲート電極延伸部１４に接続されていない構成例であり、図１７Ｂの半導体装置は、下側のスイッチング素子Ｓ２側にゲート電極パッドを設けずにゲート電極１３をゲート電極延伸部１４に接続配線２５を介して接続している構成例である。
この層間絶縁膜４０のソース電極１１の連結基部１１eよりも外側で、ＡlＧaＮ層２およびＧaＮ層１の一部を除去して２ＤＥＧを除去した領域に、底部に絶縁膜３０(図１７Ｃに示す)が露出した凹部４０aを形成し、その凹部４０aおよびソース電極１１の連結基部１１e側の領域を覆うように、ドレイン電極パッド３１を形成している。
また、上記第１１実施形態の半導体装置は、第９実施形態の半導体装置と同様の効果を有する。
上記第１〜第１１実施形態では、２ＤＥＧ(２次元電子ガス)と絶縁膜上の電極パッド間での耐圧試験における絶縁破壊の確率は、ゲート電極延伸部１４,１１４〜１１６や接続電極５０,１５０のない構成の半導体装置が約４０％であったのに比べて０％に著しく減少した。
また、上記第１〜第１１実施形態では、ＧaＮ層１,１０１とＡlＧaＮ層２,１０２を基板上に順に積層したヘテロ接合電界効果トランジスタについて説明したが、ＧaＮ層,ＡlＧaＮ層の代わりにＧaＡs層とｎ−ＡlＧaＡs層を基板上に順に積層したヘテロ接合電界効果トランジスタにこの発明を適用してもよい。
また、上記第１〜第１１実施形態では、ゲート電極とソース電極とドレイン電極をそれぞれ複数有するフィンガータイプのヘテロ接合電界効果トランジスタについて説明したが、この発明の半導体装置はこれに限らず、ゲート電極とソース電極とドレイン電極とを１組有するスイッチング素子を備えた半導体装置にこの発明を適用してもよい。
また、上記第１〜第１１実施形態では、ノーマリーオンタイプのヘテロ接合電界効果トランジスタについて説明したが、この発明の半導体装置はこれに限らず、ノーマリーオフタイプのヘテロ接合電界効果トランジスタにこの発明を適用してもよい。
例えば、図９はリセス型の半導体装置の要部の断面図を示しており、半導体装置の一例としてのＧaＮ系ＨＦＥＴである。図９では、層間絶縁膜や電極パッドは省略している。
この半導体装置は、Ｓi基板(図示せず)上に、第１半導体層の一例としてのアンドープＧaＮ層２０１と、第２半導体層の一例としてのアンドープＡlＧaＮ層２０２を順に形成している。このアンドープＧaＮ層２０１とアンドープＡlＧaＮ層２０２との界面に２ＤＥＧ(２次元電子ガス)が発生する。上記第１〜第１１実施形態と同様に、基板は、Ｓi基板に限らず、サファイヤ基板やＳiＣ基板を用いてもよく、サファイヤ基板やＳiＣ基板上に窒化物半導体層を成長させてもよいし、ＧaＮ基板にＡlＧaＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。
ＡlＧaＮ層２０２上に、所定の間隔をあけてソース電極２１１とドレイン電極２１２を形成している。ソース電極２１１とドレイン電極２１２との間のソース電極２１１側に、ＡlＧaＮ層２０２の上部に凹部２００を設けている。その凹部２００とソース電極２１１とドレイン電極２１２を除くＡlＧaＮ層２０２に第１絶縁膜２３０を形成している。第１絶縁膜２３０および凹部２００を覆うように第２絶縁膜２４０を形成している。そして、第２絶縁膜２４０で覆われた凹部２００内に埋め込まれた基部２１３aと、その基部２１３aの上部に形成されたフィールドプレート部２１３bでゲート電極２１３を形成している。
図９に示す半導体装置では、ＡlＧaＮ層２０２の上側の一部に形成された凹部２００にゲート電極２１３の基部２１３aが埋め込まれて、ＡlＧaＮ層２０２がゲート電極２１３と第１絶縁膜２３０を介して接触することによって、ゲート電極２１３下のヘテロ界面に２ＤＥＧ(２次元電子ガス)が存在せず、閾値電圧が高くなるので、スイッチング素子のノーマリーオフ動作が可能になる。
また、図１０はリセス型の他の半導体装置の要部の断面図を示しており、半導体装置の一例としてのＧaＮ系ＨＦＥＴである。図１０では、層間絶縁膜や電極パッドは省略している。
この半導体装置は、Ｓi基板(図示せず)上に、第１半導体層の一例としてのアンドープＧaＮ層２０１と、第２半導体層の一例としてのアンドープＡlＧaＮ層３０２を順に形成している。このアンドープＧaＮ層３０１とアンドープＡlＧaＮ層３０２との界面に２ＤＥＧ(２次元電子ガス)が発生する。
ＡlＧaＮ層３０２上に、所定の間隔をあけてソース電極３１１とドレイン電極３１２を形成している。ソース電極３１１とドレイン電極３１２との間のソース電極３１１側に、ＡlＧaＮ層３０２を貫通してＧaＮ層３０１の上側の一部に凹部３００を設けている。その凹部３００とソース電極３１１とドレイン電極３１２を除くＡlＧaＮ層３０２に第１絶縁膜３３０を形成している。第１絶縁膜３３０および凹部３００を覆うように第２絶縁膜３４０を形成している。そして、第２絶縁膜３４０で覆われた凹部３００内に埋め込まれた基部３１３aと、その基部３１３aの上部に形成されたフィールドプレート部３１３bでゲート電極３１３を形成している。
図１０に示す半導体装置では、ＡlＧaＮ層３０２を貫通してＧaＮ層３０１の上側の一部に形成された凹部３００にゲート電極３１３の基部３１３aが埋め込まれていることによって、ゲート電極３１３によりＧaＮ層３０１と第ＡlＧaＮ層３０２とのヘテロ界面が遮断されて２ＤＥＧ(２次元電子ガス)が存在せず、閾値電圧が高くなるので、スイッチング素子のノーマリーオフ動作が可能になる。
このような図９,図１０に示す構成の半導体装置においても、スイッチング素子のゲート電極に接続されたゲート電極延伸部を、半導体層上、かつ、少なくともソース電極とドレイン電極パッドのボンディング可能領域との間に形成することにより、この発明を適用することができる。これにより、素子サイズを大きくすることなく、層間絶縁膜のない絶縁膜上に形成されたドレイン電極パッドのボンディング可能領域とソース電極との間の耐圧を向上できるノーマリーオフタイプのヘテロ接合電界効果トランジスタを実現することができる。
また、この発明の半導体装置はヘテロ接合電界効果トランジスタに限らず、図１１に示す横型ジャンクションＦＥＴや図１２に示す横型パワーＭＯＳＦＥＴなどのキャリアが基板面に沿って横方向に移動する半導体装置にこの発明を適用してもよい。
横型ジャンクションＦＥＴの一般的な構成を示す図１１において、４０１はｎ型半導体基板、４１３はゲート電極、４２１はソース領域、４２２はドレイン領域、４２３はゲート層、４３０は絶縁膜、４４０は酸化膜である。
また、横型パワーＭＯＳＦＥＴの一般的な構成を示す図１２において、５０１はｐ型半導体基板、５１１はソース電極、５１２はドレイン電極、５１３はゲート電極、５２１はソース領域、５２２はドレイン領域、５３０は絶縁膜である。
このような図１１,図１２に示す構成の半導体装置においても、スイッチング素子のゲート電極に接続されたゲート電極延伸部を、半導体層上、かつ、少なくともスイッチング素子のソース電極とドレイン電極パッドのボンディング可能領域との間に形成することにより、この発明を適用することができる。これにより、素子サイズを大きくすることなく、層間絶縁膜のない絶縁膜上に形成されたドレイン電極パッドのボンディング可能領域とソース電極との間の耐圧を向上できる横型ジャンクションＦＥＴや横型パワーＭＯＳＦＥＴを実現することができる。
この発明の具体的な実施の形態について説明したが、この発明は上記実施の形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
１,１０１…ＧaＮ層
２,１０２…ＡlＧaＮ層
１１,１１１…ソース電極
１１a〜１１d,１１１a〜１１１d…くし状ソース電極部
１１e,１１１e…連結基部
１２,１１２…ドレイン電極
１２a,１２b,１２c,１１２a,１１２b,１１２c…くし状ドレイン電極部
１３,１１３…ゲート電極
１３a,１３b,１３c,１１３a,１１３b,１１３c…ゲート電極部
１４,１１４,１１５,１１６…ゲート電極延伸部
２１〜２５,１２１…接続配線
３０,１３０…絶縁膜
３１,１３１…ドレイン電極パッド
３１a,１３１a…ボンディング可能領域
３２,１３２…ソース電極パッド
３２a,１３２a…ボンディング可能領域
３３,１３３…ゲート電極パッド
４０,１４０…層間絶縁膜
４０a,４０b,１４０a,１４０b…凹部
４５…ビア
５０,１５０…接続電極
６０,１６０…素子分離領域
２００,３００…凹部
２０１,３０１…ＧaＮ層
２０２,３０２…ＡlＧaＮ層
２１１,３１１…ソース電極
２１２,３１２…ドレイン電極
２１３,３１３…ゲート電極
２１３a,３１３a…基部
２１３b,３１３b…フィールドプレート部
４０１…ｎ型半導体基板
４１３…ゲート電極
４２１…ソース領域
４２２…ドレイン領域
４２３…ゲート層
４３０…絶縁膜
４４０…酸化膜
５０１…ｐ型半導体基板
５１１…ソース電極
５１２…ドレイン電極
５１３…ゲート電極
５２１…ソース領域
５２２…ドレイン領域
５３０…絶縁膜
Ａ１,Ａ２…活性領域
Ｓ１,Ｓ２,Ｓ１０１…スイッチング素子

Claims (9)

  1. 基板と、
    上記基板上に形成されると共に、活性領域を含む半導体層(１,２,１０１,１０２)と、
    上記半導体層(１,２,１０１,１０２)の上記活性領域上に形成されたゲート電極(１３,１１３)とソース電極(１１,１１１)とドレイン電極(１２,１１２)とを有するスイッチング素子(Ｓ１,Ｓ２,Ｓ１０１)と、
    上記ドレイン電極(１２,１１２)に接続され、上記半導体層(１,２,１０１,１０２)の上記活性領域以外の領域上に絶縁膜(３０,１３０)を介して形成されたボンディング可能領域を有するドレイン電極パッド(３１,１３１)と、
    上記半導体層(１,２,１０１,１０２)上、かつ、少なくとも上記ソース電極(１１,１１１)と上記ドレイン電極パッド(３１,１３１)のボンディング可能領域との間に形成され、上記ゲート電極(１３,１１３)に接続されたゲート電極延伸部(１４,１１４,１１５,１１６)と
    を備えたことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    上記半導体層(１,２,１０１,１０２)は、上記基板上に順に積層された第１半導体層(１,１０１)およびその第１半導体層(１,１０１)とヘテロ界面を形成する第２半導体層(２,１０２)を含み、
    上記スイッチング素子(Ｓ１,Ｓ２,Ｓ１０１)は、上記第１半導体層(１,１０１)と上記第２半導体層(２,１０２)とのヘテロ界面に形成された２次元電子ガスを利用するヘテロ接合電界効果トランジスタであることを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置において、
    上記２次元電子ガスが形成される上記第１半導体層(１,１０１)と上記第２半導体層(２,１０２)とのヘテロ界面は、上記ドレイン電極パッド(３１,１３１)のボンディング可能領域の下側の領域を少なくとも除く上記基板上の領域に形成されていることを特徴とする半導体装置。
  4. 請求項２または３に記載の半導体装置において、
    上記第２半導体層(２,１０２)の上側の一部、または、上記第２半導体層(２,１０２)を貫通して上記第１半導体層(１,１０１)の上側の一部に凹部(２００,３００)が形成され、
    上記凹部(２００,３００)に上記ゲート電極(１３,１１３)の少なくとも一部が埋め込まれていることを特徴とする半導体装置。
  5. 請求項１から４までのいずれか１つに記載の半導体装置において、
    上記ドレイン電極パッド(３１,１３１)のボンディング可能領域の下側かつ少なくとも上記ゲート電極延伸部(１４,１１４,１１５,１１６)に対向する領域に形成され、上記絶縁膜(３０,１３０)を貫通して上記ドレイン電極パッド(３１,１３１)のボンディング可能領域と上記半導体層(１,２,１０１,１０２)とを接続する接続電極(５０,１５０)を備えたことを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置において、
    上記ゲート電極延伸部(１４,１１４,１１５,１１６)とそのゲート電極延伸部(１４,１１４,１１５,１１６)に隣接する上記ソース電極(１１,１１１)との間の上記半導体層(１,２,１０１,１０２)の領域に形成された素子分離領域(６０,１６０)を備えたことを特徴とする半導体装置。
  7. 請求項１から６までのいずれか１つに記載の半導体装置において、
    上記ゲート電極延伸部(１４,１１４,１１５,１１６)は、上記ドレイン電極パッド(３１,１３１)のボンディング可能領域を囲むように上記半導体層(１,２,１０１,１０２)上に形成されていることを特徴とする半導体装置。
  8. 請求項１から７までのいずれか１つに記載の半導体装置において、
    上記ソース電極(１１,１１１)は、互いに間隔をあけて略平行に配列された複数のくし状ソース電極部(１１a〜１１d,１１１a〜１１１d)を有すると共に、
    上記ドレイン電極(１２,１１２)は、上記ソース電極(１１,１１１)の複数のくし状ソース電極部(１１a〜１１d,１１１a〜１１１d)と互いに間隔をあけて交互に配列された複数のくし状ドレイン電極部(１２a,１２b,１２c,１１２a,１１２b,１１２c)を有することを特徴とする半導体装置。
  9. 請求項１から８までのいずれか１つに記載の半導体装置において、
    上記スイッチング素子(Ｓ１,Ｓ２)は複数であって、
    上記複数のスイッチング素子(Ｓ１,Ｓ２)の上記ドレイン電極(１２)は、同一の上記ドレイン電極パッド(３１)を介して接続されていることを特徴とする半導体装置。
JP2012557863A 2011-02-15 2012-01-24 半導体装置 Active JP5712231B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012557863A JP5712231B2 (ja) 2011-02-15 2012-01-24 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011030044 2011-02-15
JP2011030044 2011-02-15
PCT/JP2012/051422 WO2012111393A1 (ja) 2011-02-15 2012-01-24 半導体装置
JP2012557863A JP5712231B2 (ja) 2011-02-15 2012-01-24 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2012111393A1 true JPWO2012111393A1 (ja) 2014-07-03
JP5712231B2 JP5712231B2 (ja) 2015-05-07

Family

ID=46672331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012557863A Active JP5712231B2 (ja) 2011-02-15 2012-01-24 半導体装置

Country Status (3)

Country Link
JP (1) JP5712231B2 (ja)
CN (1) CN103370777B (ja)
WO (1) WO2012111393A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6113542B2 (ja) * 2013-03-21 2017-04-12 株式会社東芝 半導体装置
US9054027B2 (en) * 2013-05-03 2015-06-09 Texas Instruments Incorporated III-nitride device and method having a gate isolating structure
JP6261291B2 (ja) * 2013-11-07 2018-01-17 シャープ株式会社 ＧａＮ系電界効果トランジスタおよび窒化物半導体装置
JP2016021530A (ja) * 2014-07-15 2016-02-04 ルネサスエレクトロニクス株式会社 半導体装置
US20170301766A1 (en) * 2014-09-17 2017-10-19 Sharp Kabushiki Kaisha Compound semiconductor field effect transistor
JP2016063167A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置
JP6658441B2 (ja) * 2016-10-06 2020-03-04 三菱電機株式会社 半導体装置
JP6386119B2 (ja) * 2017-03-07 2018-09-05 株式会社小森コーポレーション グラビアオフセット印刷機
JP6769400B2 (ja) * 2017-06-26 2020-10-14 株式会社デンソー 半導体装置
DE112019001917T5 (de) * 2018-04-11 2020-12-24 Rohm Co., Ltd. Halbleiterbauteil
CN115298833A (zh) * 2020-03-31 2022-11-04 丰田合成株式会社 半导体元件以及装置
WO2024084652A1 (ja) * 2022-10-20 2024-04-25 日本電信電話株式会社 電界効果型トランジスタ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353992A (ja) * 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 化合物半導体装置およびその製造方法
JP2007305954A (ja) * 2006-03-27 2007-11-22 Nichia Chem Ind Ltd 電界効果トランジスタ及びその装置
JP5553997B2 (ja) * 2009-02-06 2014-07-23 古河電気工業株式会社 トランジスタおよびその製造方法
JP5458709B2 (ja) * 2009-07-13 2014-04-02 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN103370777A (zh) 2013-10-23
JP5712231B2 (ja) 2015-05-07
WO2012111393A1 (ja) 2012-08-23
CN103370777B (zh) 2016-02-24

Similar Documents

Publication Publication Date Title
JP5712231B2 (ja) 半導体装置
US10950524B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
JP4645313B2 (ja) 半導体装置
JP5608322B2 (ja) 双方向スイッチ
JP5530682B2 (ja) 窒化物半導体装置
CN107359196B (zh) 半导体装置
JP5672756B2 (ja) 半導体装置
WO2011024440A1 (ja) 窒化物半導体装置
US8723234B2 (en) Semiconductor device having a diode forming area formed between a field-effect transistor forming area and a source electrode bus wiring or pad
JP6007259B2 (ja) 電界効果トランジスタ
US20130062625A1 (en) Semiconductor device
WO2016098391A1 (ja) 電界効果トランジスタ
US20180026125A1 (en) Semiconductor device
JPWO2016098390A1 (ja) 電界効果トランジスタ
US20170098649A1 (en) Semiconductor device
US9461158B2 (en) Heterojunction field effect transistor
CN106373996B (zh) 半导体装置
US20150364467A1 (en) Semiconductor device
CN108417626B (zh) 半导体装置
JP7387567B2 (ja) 半導体装置
TWI660506B (zh) 半導體裝置
JP2020202310A (ja) 半導体装置
JP2015002330A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150309

R150 Certificate of patent or registration of utility model

Ref document number: 5712231

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250