JPWO2016098390A1 - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
JPWO2016098390A1
JPWO2016098390A1 JP2016564699A JP2016564699A JPWO2016098390A1 JP WO2016098390 A1 JPWO2016098390 A1 JP WO2016098390A1 JP 2016564699 A JP2016564699 A JP 2016564699A JP 2016564699 A JP2016564699 A JP 2016564699A JP WO2016098390 A1 JPWO2016098390 A1 JP WO2016098390A1
Authority
JP
Japan
Prior art keywords
gate electrode
electrode
gate
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016564699A
Other languages
English (en)
Inventor
哲三 永久
哲三 永久
福見　公孝
公孝 福見
吐田　真一
真一 吐田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2016098390A1 publication Critical patent/JPWO2016098390A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

電界効果トランジスタは、ヘテロ接合を含む窒化物半導体層と、ソース電極(５)およびドレイン電極(６)と、平面視で上記ドレイン電極(６)を囲むように配置されてノーマリーオン動作する第１ゲート電極(７)と、平面視で上記第１ゲート電極(７)を囲むように配置されてノーマリーオフ動作する第２ゲート電極(９)とを備え、上記第１ゲート電極(７)および上記第２ゲート電極(９)は、平面視で、上記第１ゲート電極(７)の縁および上記第２ゲート電極(９)の縁が略直線になっている直線部と、曲線または湾曲した角部で成る端部とを含み、上記第１ゲート電極(７),上記第２ゲート電極(９)および上記ソース電極(５)のうちの何れかにおける間隔,長さまたは曲率半径が、上記端部における電界の集中を緩和するように設定されている。

Description

この発明は、窒化物半導体のＨＦＥＴ(heterostructure field-effect transistor：ヘテロ構造電界効果トランジスタ)構造を有する電界効果トランジスタに関する。
上記ＨＦＥＴ構造を有する窒化物半導体装置においては、実用レベルではノーマリーオン(ゲート電圧０Ｖでオン状態となる)動作を行うようになっているのが一般的である。しかしながら、ゲート電圧の制御が異常になった場合でも電流が流れないように安全動作させるため、ノーマリーオフ(ゲート電圧０Ｖでオフ状態となる)動作が強く望まれている。
ところが、上記ノーマリーオフ動作を実現できたとしてもゲート耐圧は数十Ｖと低い。パワーデバイス分野においては数百Ｖ以上のゲート耐圧が求められるのに対して、十分なゲート耐圧を実現するのが非常に困難である。
そこで、上記ノーマリーオン動作の窒化物半導体の素子と、ノーマリーオフ動作のＭＯＳ(Metal-Oxide-Semiconductor：金属酸化膜半導体)の素子とを用いてカスコード接続とする方法や、特開２０１０‐１４７３８７号公報(特許文献１),特開２０１４‐１２３６６５号公報(特許文献２)および特開２０１３‐１０６０１８号公報(特許文献３)に開示された半導体装置のように、高耐圧のノーマリーオン動作のゲートと低耐圧のノーマリーオフ動作のゲートとを用いて、窒化物半導体単体とその配線とでカスコード接続を構成し、ノーマリーオフ動作を実現する方法が提案されている。
例えば、上記特許文献１に開示された半導体装置では、半導体領域と、この半導体領域の主面上に設けられたソース電極およびドレイン電極と、上記半導体領域の主面上に設けられたｐ型材料膜を介して設けられると共に、上記ソース電極と上記ドレイン電極との間に配置されたノーマリーオフ特性を示す低耐圧のゲート電極と、上記半導体領域の主面上に設けられると共に、上記ゲート電極と上記ドレイン電極との間に配置された高耐圧の第４電極とを備える。そして、上記第４電極に、上記ソース電極を基準として０Ｖ〜数Ｖの電圧を印加しておくことで、ノーマリーオフ動作時には上記ドレイン電極と上記第４電極との間に数１００Ｖの高電圧が印加されて上記ゲート電極には高電圧が印加されないようになっている。
また、上記特許文献２に開示された半導体装置では、第１ゲート電極,第１ソース電極,第１ドレイン電極および第１窒化物半導体積層構造(第１電子走行層および第１電子供給層を含む)を有する第１トランジスタと、ｐ型不純物拡散防止層と、第２ゲート電極,第２ソース電極,第１ソース電極と共通電極である第２ドレイン電極,上記第２ゲート電極の下方に形成された第２窒化物半導体積層構造(ｐ型不純物を含む第２電子走行層および第２電子供給層)を有する第２トランジスタとを備え、上記第１窒化物半導体積層構造上に上記ｐ型不純物拡散防止層を挟んで上記第２窒化物半導体積層構造が設けられている。そして、上記第１ゲート電極と上記第２ソース電極とが電気的に接続されて、上記第１トランジスタと上記第２トランジスタとがカスコード接続されている。こうして、オン抵抗を低減し、高耐圧化を可能としながら、ノーマリーオフを実現している。
また、上記特許文献３に開示された半導体装置では、第１ヘテロ接合面とこの第１ヘテロ接合面よりも上方に位置する第２ヘテロ接合面とを含む半導体積層体と、上記第１ヘテロ接合面に形成される第１二次元電子ガス層に電気的に接続されたドレイン電極と、上記第１二次元電子ガス層から電気的に絶縁される一方上記第２ヘテロ接合面に形成される第２二次元電子ガス層に電気的に接続されたソース電極と、導通電極によって上記第１,第２二次元電子ガス層の双方に電気的に接続されたゲート部と、上記半導体積層体の主面上における上記導通電極と上記ドレイン電極との間に形成された補助ゲート部とを備えている。そして、上記第１二次元電子ガス層の電子濃度を上記第２二次元電子ガス層の電子濃度よりも濃くしている。こうして、ノーマリーオフで動作すると共に、高い耐圧と低いオン抵抗とを実現している。
ところが、上記ノーマリーオン動作の窒化物半導体素子と上記ノーマリーオフ動作のＭＯＳ構造素子とを用いてカスコード接続する方法においては、必要となるチップ面積が莫大となって実装面に問題がある。さらに、２種類の半導体を扱うことからコストが高くなってしまうという問題もある。
また、上記特許文献１〜特許文献３に開示された半導体装置のごとく、高耐圧のノーマリーオン動作のゲートと低耐圧のノーマリーオフ動作のゲートとを用いて、窒化物半導体単体とその配線とでカスコード接続を構成し、ノーマリーオフ動作を実現する方法では、ノーマリーオフ動作するゲートと、ノーマリーオン動作するゲートとの２つのゲートを使用することから、上記２つのゲートと上記ソース電極および上記ドレイン電極との相互作用による電流リークや破壊が生ずる。
そこで、ノーマリーオン動作するゲートとノーマリーオフ動作するゲートとでドレイン電極を囲むことが提案されている。
例えば、米国特許ＵＳ００８１７４０５１Ｂ２(特許文献４)に開示されたIII‐窒化物電力用半導体素子では、ノーマリーオン動作のゲートと見なせるショットキー電極でドレイン電極を囲み、ノーマリーオフ動作すると見なせるゲート電極(但し、上記ショットキー電極よりも幅が狭い)で上記ショットキー電極(ゲート)を囲む構造となっている。
特開２０１０‐１４７３８７号公報 特開２０１４‐１２３６６５号公報 特開２０１３‐１０６０１８号公報 米国特許第８１７４０５１(Ｂ２)号明細書
しかしながら、上記特許文献４に開示された従来のIII‐窒化物電力用半導体素子においては、平面視で見た場合に端となる部分が存在し、その部分においての電界集中が避けられず、上記端部での電流リークや破壊が顕著となるという問題がある。
そこで、この発明の課題は、窒化物半導体単体とその配線とでカスコード接続する場合において、端部において生ずる電流リークを低減し、上記端部での破壊が生じ難い電界効果トランジスタを提供することにある。
上記課題を解決するため、この発明の電界効果トランジスタは、
ヘテロ接合を含む窒化物半導体層と、
上記窒化物半導体層上に、互いに間隔をおいて配置されたソース電極およびドレイン電極と、
上記ソース電極と上記ドレイン電極との間に位置すると共に、平面視において上記ドレイン電極を囲むように配置され、且つノーマリーオンで動作する第１ゲート電極と、
上記第１ゲート電極と上記ソース電極との間に位置すると共に、平面視において上記第１ゲート電極を囲むように配置され、且つノーマリーオフで動作する第２ゲート電極と
を備え、
上記第１ゲート電極および上記第２ゲート電極は、
平面視において、上記第１ゲート電極の縁および上記第２ゲート電極の縁の何れもが、略直線になっている直線部と、
平面視において、上記第１ゲート電極の縁および上記第２ゲート電極の縁が、曲線または湾曲した角部で成る端部と
を含み、
上記第１ゲート電極,上記第２ゲート電極および上記ソース電極のうちの何れかにおける間隔,長さまたは曲率半径が、上記端部における電界の集中を緩和するように設定されている
ことを特徴としている。
また、一実施の形態の電界効果トランジスタでは、
上記端部における上記第１ゲート電極と上記第２ゲート電極との間隔が、上記直線部における上記第１ゲート電極と上記第２ゲート電極との間隔よりも長く設定されている。
また、一実施の形態の電界効果トランジスタでは、
上記端部における上記第１ゲート電極と上記ドレイン電極との間隔が、上記直線部における上記第１ゲート電極と上記ドレイン電極との間隔よりも長く設定されている。
また、一実施の形態の電界効果トランジスタでは、
上記ソース電極は、平面視において上記第２ゲート電極を囲むように配置されており、
上記端部における上記第２ゲート電極と上記ソース電極との間隔が、上記直線部における上記第２ゲート電極と上記ソース電極との間隔よりも長く設定されている。
また、一実施の形態の電界効果トランジスタでは、
上記直線部における上記第２ゲート電極のゲート幅方向の長さが、上記直線部における上記第１ゲート電極のゲート幅方向の長さよりも長く設定されている。
また、一実施の形態の電界効果トランジスタでは、
上記端部における上記第１ゲート電極の縁および上記第２ゲート電極の縁の何れもが、円弧形に成っており、
上記端部における上記第２ゲート電極の曲率半径の最小値が、上記端部における上記第１ゲート電極の曲率半径の最小値よりも大きく設定されている。
以上より明らかなように、この発明の電界効果トランジスタは、平面視において、ノーマリーオンで動作する上記第１ゲート電極を、上記ドレイン電極を上記直線部と上記端部とを問わず完全に囲むように配置し、ノーマリーオフで動作する上記第２ゲート電極を、上記第１ゲート電極を上記直線部と上記端部とを問わず完全に囲むように配置している。したがって、上記窒化物半導体層単体とその配線とでカスコード接続する場合において、オフ時においては上記端部を空乏化させてキャリアの移動を防ぐことができ、上記端部を伝っての電流リークを低減することができる。
さらに、上記第１ゲート電極,上記第２ゲート電極および上記ソース電極のうちの何れかにおける間隔,長さまたは曲率半径を、上記端部における電界の集中を緩和するように設定している。したがって、上記端部の電界緩和を行い、さらなる電流リークの低減と耐圧の向上とを図ることができる。
この発明の電界効果トランジスタの第１実施の形態における平面図である。 図１におけるＡ‐Ａ’矢視断面図である。 図１の変形例を示す平面図である。 第２実施の形態における平面図である。 図４の変形例を示す平面図である。 第３実施の形態における平面図である。 第４実施の形態における平面図である。 図７の変形例を示す平面図である。 第５実施の形態における平面図である。 図９の変形例を示す平面図である。 第６実施の形態における平面図である。 図１１の変形例を示す平面図である。 第７実施の形態における平面図である。 図１３の変形例を示す平面図である。 第８実施の形態における平面図である。 図１５におけるＤ‐Ｄ’矢視断面図である。 第９実施の形態における平面図である。 図１７におけるＥ‐Ｅ’矢視断面図である。 第１０実施の形態における図である。
以下、この発明を図示の実施の形態により詳細に説明する。
・第１実施の形態
図１は、本第１実施の形態の電界効果トランジスタとしての窒化物半導体ＨＦＥＴにおける平面図であり、図２は図１におけるＡ‐Ａ’矢視断面図である。
本窒化物半導体ＨＦＥＴは、図２に示すように、Ｓiからなる基板１上に、ＧaＮからなるチャネル層２と、ＡlｘＧa１−ｘＮ(０＜ｘ＜１)からなるバリア層３とが、この順序で形成されている。ここで、ＡlｘＧa１−ｘＮのＡl混晶比ｘについては、一例としてｘ＝０.１７としている。そして、チャネル層２とバリア層３との界面に２ＤＥＧ(two dimensional electron gas：二次元電子ガス)が発生する。本実施の形態では、このチャネル層２とバリア層３とで窒化物半導体４を構成している。また、本実施の形態では、一例としてバリア層３の厚みを３０ｎｍとしている。
上記バリア層３上に、予め設定された間隔をあけてソース電極５とドレイン電極６とが形成されている。本実施の形態においては、ソース電極５およびドレイン電極６として、ＴiとＡlとがこの順序で積層されたＴi/Ａlを用いている。そして、ソース電極５とドレイン電極６とを形成する箇所にリセスを形成し、上記電極材料を蒸着してアニールすることによって、ソース電極５と上記２ＤＥＧとの間およびドレイン電極６と上記２ＤＥＧとの間にオーミックコンタクトが形成されている。
上記バリア層３上であり、且つソース電極５とドレイン電極６との間に、ノーマリーオン(ゲート電圧０Ｖでオン)動作する第１ゲート電極７が形成されている。本実施の形態においては第１ゲート電極７は、ＮiとＡuとがこの順序で積層されたＮi/Ａuを用いて、バリア層３とショットキー接合を形成している。
また、上記バリア層３上であり、且つ第１ゲート電極７とソース電極５の間において、バリア層３に対してリセスを形成し、上記リセスの底面および側面とバリア層３上とに、ＳiＯ２膜からなるゲート絶縁膜８を形成し、ゲート絶縁膜８上に第２ゲート電極９が形成されている。この第２ゲート電極９は、ノーマリーオフ(ゲート電圧０Ｖでオフ)動作するように形成されている。
尚、上記第２ゲート電極９について、本実施の形態のように、上記リセスを形成し、ゲート絶縁膜８を形成して、ノーマリーオフ動作を実現する構造は、飽くまでも一例であって、ノーマリーオフ動作する構造であれば如何様な構造であってもよい。例えば、ゲート絶縁膜８としてＳiＯ２を用いているが、ＳiＮやＡl２Ｏ３等の絶縁性を有する物質であれば差し支えない。また、例えば、バリア層３上にｐ型半導体を形成して第２ゲート電極９下のポテンシャルを持ち上げることによって、ノーマリーオフ動作を実現する構造であっても構わない。
また、上記バリア層３上のソース電極５から第２ゲート電極９までの間、第２ゲート電極９から第１ゲート電極７までの間、および、第１ゲート電極７からドレイン電極６までの間には、ＳiＮからなる絶縁膜１０が形成されている。この絶縁膜１０の機能は、各電極間を絶縁しつつ、窒化物半導体４のコラプス(オフ時にドレインに電圧が印加された後にオン状態とした場合に、上記電圧の印加前よりもオン抵抗が大きくなる現象)の抑制である。
尚、上記絶縁膜１０にＳiＮを用いたのは飽くまでも一例であり、ＳiＯ２,Ａl２Ｏ３およびＡlＮ等のごとく各電極間を電気的絶縁できる物質であればよい。
ここで、本実施の形態の要旨についての説明を行う。
本実施の形態においては、上記窒化物半導体４上に、ノーマリーオン動作する第１ゲート電極７とノーマリーオフ動作する第２ゲート電極９とを形成し、図示しない配線によってノーマリーオン動作する第１ゲート電極７とソース電極５とを電気的に接続することによってカスコード接続された構造とする。窒化物半導体４を用いたノーマリーオフ動作する第２ゲート電極９は一般的に耐圧が低いのであるが、このようにカスコード接続をすることによって、１チップによって高耐圧の電界効果トランジスタを構成可能であり、チップコストの低減およびパッケージサイズの縮小が可能になる。
また、図１に示すように、平面視で、上記第１ゲート電極７の縁および第２ゲート電極９の縁が、何れも略直線となっている直線部と、曲線または湾曲した角部でなる端部とからなる。つまり、上記平面視では必ず端部が存在することになる。
また、最近では、ＨＦＥＴに対して、高耐圧の他に、オン動作時に大電流を流すことが可能であることが望まれている。大電流を流す場合には、ゲート幅を伸ばすのが一般的であり、手法としては上述の直線部を伸ばせばよい。ところが、領域の制限から、上記直線部の伸長と併用して、図１の構造を複数個並列に配置するという手法が取られる。
ところが、図１の構造を複数個並列に配置すると、１チップに含まれる第１ゲート電極７および第２ゲート電極９の上記端部の数が多くなり、この多数の端部が原因となって、電流リークの増加と耐圧不良とが生ずることが、発明者等によって明らかにされた。
上記端部を伝ってのリークおよび耐圧不良を防ぐ方法として、通常、その部位を不活性状態にする方法が考えられる。すなわち、上述の端部において、バリア層３をエッチングして、上記２ＤＥＧが発生しない不活性状態を作り上げることによってリークを防ぐ。また、不活性状態にした部位に電極構造を形成しないようにすることによって、電界が掛からなくする方法である。しかしながら、窒化物半導体４においては、不活性状態にしようとしても、窒化物半導体４の表面がリーク源となって活性領域に比べて微小ではあるが無視できないリークが生じてしまう、つまりは完全な不活性部位の形成が非常に困難なのである。そのため、この方法では、結果として各電極間においてリークが生じてしまい、好ましくない。
そこで、本実施の形態においては、図１に示すように、平面視で、上記第１ゲート電極７でドレイン電極６を直線部と端部とを問わず完全に囲み、第２ゲート電極９で第１ゲート電極７を上記直線部と上記端部とを問わず完全に囲んでいる。さらに、ソース電極５で第２ゲート電極９を上記直線部と上記端部とを問わず完全に囲んでいる。そして、ノーマリーオン動作する第１ゲート電極７とノーマリーオフ動作する第２ゲート電極９とにおける上記端部での距離Ｌ1を、上記直線部での距離Ｌ2よりも長く設定している。
上記端部においては、その形状から電界が集中しやすく、上記直線部に比べて電流リークが増大しやすく、また、破壊されやすい箇所である。ノーマリーオフ電極である第２ゲート電極９は、ノーマリーオン電極である第１ゲート電極７よりも一般に耐圧が低く、電界緩和のために十分に両ゲート電極７,９間の距離を取ることが重要である。
本実施の形態においては、平面視において、第１ゲート電極７がドレイン電極６を完全に囲み、さらに、第２ゲート電極９が第１ゲート電極７を完全に囲むことで、オフ時においては上記端部でも空乏化させることができ、キャリアの移動を防ぐことによって上記端部を伝っての電流リークを低減している。その上で、上記端部における第１ゲート電極７と第２ゲート電極９との間の距離を、上記直線部における距離よりも長くして十分に確保するようにしている。こうして、上記端部の電界緩和を行い、さらなる電流リークの低減と耐圧の向上とを実現することができる。
尚、図１においては、上記ソース電極５によって、第２ゲート電極９を囲っている構造を有している。しかしながら、この発明においては特に囲う必要は無い。例えば、図３に示すように、直線部のみのソース電極５aとしてもよい。こうすることによって、ソース電極５aからドレイン電極６の端部という狭い領域に流れ込む電流の集中を緩和でき、結果として短絡耐量を向上することができる。
また、図１および図３に示すように、上記端部における第１ゲート電極７と第２ゲート電極９との間の距離の上記直線部側から上記端部の最先端までの変化は、連続的な変化であることが望ましい。そうすることによって凸部等の特異点が無くなるので、電界集中が生じにくくなり、破壊が生じにくい構造にすることができる。
・第２実施の形態
図４は、本第２実施の形態の電界効果トランジスタとしての窒化物半導体ＨＦＥＴにおける平面図である。
本窒化物半導体ＨＦＥＴにおいて、図４におけるＢ‐Ｂ’矢視断面は上記第１実施の形態における図２と全く同じ構造を有している。そこで、上記第１実施の形態の場合と同じ部材には同じ番号を付して、詳細な説明を省略する。以下、上記第１実施の形態の場合とは異なる点について説明する。
本実施の形態においては、図４に示すように、平面視で、上記第１ゲート電極７がドレイン電極６を直線部と端部とを問わず完全に囲み、第２ゲート電極９が第１ゲート電極７を上記直線部と上記端部とを問わず完全に囲んでいる。さらに、ソース電極５が第２ゲート電極９を上記直線部と上記端部とを問わず完全に囲んでいる。そして、ノーマリーオン動作する第１ゲート電極７とドレイン電極６とにおける上記端部での距離Ｌ3は、上記直線部での距離Ｌ4よりも長く設定されている。
上記端部においては、その形状から電界が集中しやすく、上記直線部と比べて電流リークが増大しやすく、破壊されやすい箇所でもある。また、ドレイン電極６と第１ゲート電極７の間には、高電圧が印加されることから高い耐圧が求められる。
そこで、本実施の形態においては、平面視において、第１ゲート電極７がドレイン電極６を完全に囲み、さらに、第２ゲート電極９が第１ゲート電極７を完全に囲むことで、オフ時においては上記端部でも空乏化させることができ、キャリアの移動を防ぐことによって上記端部を伝っての電流リークを低減している。その上で、上記端部における第１ゲート電極７とドレイン電極６との間の距離を、上記直線部における距離よりも長くして十分に確保するようにしている。こうして、上記端部の電界緩和を行い、さらなる電流リークの低減と耐圧の向上とを実現することができる。
尚、図４においては、上記ソース電極５によって、第２ゲート電極９を囲っている構造を有している。しかしながら、この発明においては特に囲う必要は無い。例えば、図５に示すように、直線部のみのソース電極５aとしてもよい。こうすることによって、ソース電極５aからドレイン電極６の端部という狭い領域に流れ込む電流の集中を緩和でき、結果として短絡耐量を向上することができる。
また、図４および図５に示すように、上記第１ゲート電極７とドレイン電極６との間の距離における上記直線部から上記端部の最先端までの変化は、連続的な変化であることが望ましい。そうすることによって凸部等の特異点が無くなるので、電界集中が生じにくくなり、破壊が生じにくい構造にすることができる。
・第３実施の形態
図６は、本第３実施の形態の電界効果トランジスタとしての窒化物半導体ＨＦＥＴにおける平面図である。
本窒化物半導体ＨＦＥＴにおいて、図６におけるＣ‐Ｃ’矢視断面は上記第１実施の形態における図２と全く同じ構造を有している。そこで、上記第１実施の形態の場合と同じ部材には同じ番号を付して、詳細な説明を省略する。以下、上記第１,第２実施の形態の場合とは異なる点について説明する。
本実施の形態においては、図６に示すように、平面視で、上記第１ゲート電極７がドレイン電極６を直線部と端部とを問わず完全に囲み、第２ゲート電極９が第１ゲート電極７を上記直線部と上記端部とを問わず完全に囲んでいる。さらに、ソース電極５が第２ゲート電極９を上記直線部と上記端部とを問わず完全に囲んでいる。そして、ノーマリーオフ動作する第２ゲート電極９とソース電極５とにおける上記端部での距離Ｌ5は、上記直線部での距離Ｌ6よりも長く設定されている。
上記端部においては、その形状から電界が集中しやすく、上記直線部と比べて電流リークが増大しやすく、また、破壊されやすい箇所である。ノーマリーオフ動作する第２ゲート電極９は一般に耐圧が低いため、電界が集中する上記端部では電界緩和されるような構造が必要となる。
そこで、本実施の形態においては、平面視において、第１ゲート電極７がドレイン電極６を完全に囲み、さらに、第２ゲート電極９が第１ゲート電極７を完全に囲むことで、オフ時においては上記端部でも空乏化させることができ、キャリアの移動を防ぐことによって上記端部を伝っての電流リークを低減している。その上で、上記端部における第２ゲート電極９とソース電極５との間の距離を、上記直線部における距離よりも長くして十分に確保するようにしている。こうして、上記端部の電界緩和を行い、さらなる電流リークの低減と耐圧の向上とを実現することができる。
また、図６に示すように、上記端部における第２ゲート電極９とソース電極５との間の距離の上記直線部側から上記端部の最先端までの変化は、連続的な変化であることが望ましい。そうすることにより凸部等の特異点が無くなるので、電界集中が生じにくくなり、破壊が生じにくい構造にすることができる。
・第４実施の形態
図７は、本第４実施の形態の電界効果トランジスタとしての窒化物半導体ＨＦＥＴにおける平面図である。
本窒化物半導体ＨＦＥＴにおいて、図７におけるドレイン電極６の延在方向と直交する方向への断面は上記第１実施の形態における図２と全く同じ構造を有している。そこで、上記第１実施の形態の場合と同じ部材には同じ番号を付して、詳細な説明を省略する。以下、上記第１〜第３実施の形態の場合とは異なる点について説明する。
本実施の形態においては、図７に示すように、平面視で、上記第１ゲート電極７がドレイン電極６を直線部と端部とを問わず完全に囲み、第２ゲート電極９が第１ゲート電極７を上記直線部と上記端部とを問わず完全に囲んでいる。さらに、ソース電極５が第２ゲート電極９を上記直線部と上記端部とを問わず完全に囲んでいる。そして、ノーマリーオフ動作する第２ゲート電極９における上記直線部でのゲート幅方向の長さＸ1は、ノーマリーオン動作する第１ゲート電極７における上記直線部でのゲート幅方向の長さＸ2よりも長く設定されている。
上記端部では、特に平面視において湾曲した角部においては、その形状から電界が集中しやすく、上記直線部と比べて電流リークが増大しやすく、また、破壊されやすい箇所である。
そこで、本実施の形態においては、平面視において、第１ゲート電極７がドレイン電極６を完全に囲み、さらに、第２ゲート電極９が第１ゲート電極７を完全に囲むことで、オフ時においては上記端部でも空乏化させることができ、キャリアの移動を防ぐことによって上記端部を伝っての電流リークを低減している。その上で、平面視において外側のゲート電極ほど直線部を長く確保することによって、内側のゲート電極の上記端部で電界強度が強くなった部分を、外側のゲート電極の湾曲した角部がある上記端部ではなく、上記直線部に対向させる領域を設けることによって、リーク低減および耐圧向上を図る構造としている。ここで、外側のゲート電極の直線部に対向させる領域を設けるのは、内側のゲート電極の上記端部の湾曲した角部は、窒化物半導体４の結晶方位に対して電極の延在方向が一定ではないことから、電流リークおよび耐圧低下しやすい部分であるためである。さらに、内側のゲート電極の上記端部という電界が集中しやすい部分に対向させる外側のゲート電極は、なるべく直線部であることが望ましいためである。したがって、さらなる電流リークの低減と耐圧の向上とを実現することができる。
尚、図７においては、上記ソース電極５によって、第２ゲート電極９を囲っている構造を有している。しかしながら、この発明においては特に囲う必要は無い。例えば、図８に示すように、直線部のみのソース電極５aとしてもよい。こうすることによって、ソース電極５aからドレイン電極６の端部という狭い領域に流れ込む電流の集中を緩和でき、結果として短絡耐量を向上することができる。
・第５実施の形態
図９は、本第５実施の形態の電界効果トランジスタとしての窒化物半導体ＨＦＥＴにおける平面図である。
本窒化物半導体ＨＦＥＴにおいて、図９におけるドレイン電極６の延在方向と直交する方向への断面は上記第１実施の形態における図２と全く同じ構造を有している。そこで、上記第１実施の形態の場合と同じ部材には同じ番号を付して、詳細な説明を省略する。以下、上記第１〜第４実施の形態の場合とは異なる点について説明する。
本実施の形態においては、図９に示すように、平面視で、上記第１ゲート電極７がドレイン電極６を直線部と端部とを問わず完全に囲み、第２ゲート電極９が第１ゲート電極７を上記直線部と上記端部とを問わず完全に囲んでいる。さらに、ソース電極５が第２ゲート電極９を上記直線部と上記端部とを問わず完全に囲んでいる。そして、ノーマリーオフ動作する第２ゲート電極９における上記端部、および、ノーマリーオン動作する第１ゲート電極７における上記端部は円弧形を成しており、第２ゲート電極９の上記端部での曲率半径の最小値は、第１ゲート電極７の上記端部での曲率半径の最小値よりも大きく設定されている。
上記端部における上記ドレイン電極６の延在方向と直交する方向の長さ(第２ゲート電極９ではＹ1、第１ゲート電極７ではＹ2)が長いほど、同じ曲率半径でも電界が集中しやすく、その結果電流リークが増大しやすく、また、破壊されやすい箇所である。
そこで、本実施の形態においては、平面視において、第１ゲート電極７がドレイン電極６を完全に囲み、さらに、第２ゲート電極９が第１ゲート電極７を完全に囲むことで、オフ時においては上記端部でも空乏化させることができ、キャリアの移動を防ぐことによって上記端部を伝っての電流リークを低減している。その上で、上記端部における上記ドレイン電極６の延在方向と直交する方向の長さが長いほど曲率半径を十分大きくする必要があるので、第２ゲート電極９の上記端部での曲率半径の最小値を、第１ゲート電極７の上記端部での曲率半径の最小値よりも大きくしている。したがって、さらなる電流リークの低減と耐圧の向上とを実現することができる。
ここで、円弧の形が例えば半楕円形である場合には、曲率半径は場所によって異なる。そのため、上記端部のなかで最も曲率半径の小さい値を呈する箇所、つまり最も突出した形状の部分であることを表現するために、曲率半径の「最小値」と記載している。
また、上記端部における第１ゲート電極７および第２ゲート電極９の形状を「円弧形」としているが、当然ながら半円形も含まれる。半円形の場合には、曲率半径は一定であるので、「曲率半径の最小値」は「曲率半径」と読み替えても差し支えない。
尚、図９においては、上記ソース電極５によって、第２ゲート電極９を囲っている構造を有している。しかしながら、この発明においては特に囲う必要は無い。例えば、図１０に示すように、直線部のみのソース電極５aとしてもよい。こうすることによって、ソース電極５aからドレイン電極６の端部という狭い領域に流れ込む電流の集中を緩和でき、結果として短絡耐量を向上することができる。
また、図９および図１０に示すように、円弧形を成している第２ゲート電極９および第１ゲート電極７における上記端部での曲率半径の変化は、連続的な変化であることが望ましい。そうすることにより凸部等の特異点が無くなるので、電界集中が生じにくくなり、破壊が生じにくい構造にすることができる。
・第６実施の形態
図１１は、本第６実施の形態の電界効果トランジスタとしての窒化物半導体ＨＦＥＴにおける平面図である。
本窒化物半導体ＨＦＥＴにおいて、図１１におけるドレイン電極６の延在方向と直交する方向への断面は上記第１実施の形態における図２と全く同じ構造を有している。そのため、上記第１実施の形態の場合と同じ部材に対しては同じ番号を付して、詳細な説明を省略する。以下、上記第１〜第５実施の形態の場合とは異なる点について説明する。
本実施の形態においては、図１１に示すように、平面視で、上記第１ゲート電極７がドレイン電極６を直線部と端部とを問わず完全に囲み、第２ゲート電極９が第１ゲート電極７を上記直線部と上記端部とを問わず完全に囲んでいる。さらに、ソース電極５が第２ゲート電極９を上記直線部と上記端部とを問わず完全に囲んでいる。そして、ノーマリーオン動作する第１ゲート電極７における上記端部でのゲート長は、上記直線部でのゲート長よりも長く設定されている。
上記端部においては、その形状から電界が集中しやすく、短チャネル効果を生じさせやすい。そして、短チャネル効果が生ずると、ソース電極５とドレイン電極６との間に流れるサブスレッショルドリークが生じてしまう。
そこで、本実施の形態においては、平面視において、第１ゲート電極７がドレイン電極６を完全に囲み、さらに、第２ゲート電極９が第１ゲート電極７を完全に囲むことで、オフ時においては上記端部でも空乏化させることができ、キャリアの移動を防ぐことによって上記端部を伝っての電流リークを低減している。その上で、上記端部における第１ゲート電極７のゲート長を、上記直線部におけるゲート長よりも十分に長くするようにしている。こうして、上記短チャネル効果を防止し、さらなる電流リークの低減と耐圧の向上とを実現することができる。
尚、図１１においては、上記ソース電極５によって、第２ゲート電極９を囲っている構造を有している。しかしながら、この発明においては特に囲う必要は無い。例えば、図１２に示すように、直線部のみのソース電極５aとしてもよい。こうすることにより、ソース電極５aからドレイン電極６の端部という狭い領域に流れ込む電流の集中を緩和でき、結果として短絡耐量を向上することができる。
また、図１１および図１２に示すように、上記端部における上記第１ゲート電極７のゲート長の上記直線部側から上記端部の頂部に至る変化は、連続的な変化であることが望ましい。そうすることにより凸部等の特異点が無くなるので、電界集中が生じにくくなり、破壊が生じにくい構造にすることができる。
・第７実施の形態
図１３は、本第７実施の形態の電界効果トランジスタとしての窒化物半導体ＨＦＥＴにおける平面図である。
本窒化物半導体ＨＦＥＴにおいて、図１３におけるドレイン電極６の延在方向と直交する方向への断面は上記第１実施の形態における図２と全く同じ構造を有している。そのため、上記第１実施の形態の場合と同じ部材に対しては同じ番号を付して、詳細な説明を省略する。以下、上記第１〜第６実施の形態の場合とは異なる点について説明する。
本実施の形態においては、図１３に示すように、平面視で、上記第１ゲート電極７がドレイン電極６を直線部と端部とを問わず完全に囲み、第２ゲート電極９が第１ゲート電極７を上記直線部と上記端部とを問わず完全に囲んでいる。さらに、ソース電極５が第２ゲート電極９を上記直線部と上記端部とを問わず完全に囲んでいる。そして、ノーマリーオフ動作する第２ゲート電極９における上記端部でのゲート長が、上記直線部でのゲート長よりも長く設定されている。
上記端部においては、その形状から電界が集中しやすく、短チャネル効果を生じさせやすい。そして、短チャネル効果が生ずると、ソース電極５とドレイン電極６との間に流れるサブスレッショルドリークが生じてしまう。
そこで、本実施の形態においては、平面視において、第１ゲート電極７がドレイン電極６を完全に囲み、さらに、第２ゲート電極９が第１ゲート電極７を完全に囲むことで、オフ時においては上記端部でも空乏化させることができ、キャリアの移動を防ぐことによって上記端部を伝っての電流リークを低減している。その上で、上記端部における第２ゲート電極９のゲート長を、上記直線部におけるゲート長よりも十分に長くするようにしている。こうして、上記短チャネル効果を防止し、さらなる電流リークの低減と耐圧の向上とを実現することができる。
尚、図１３においては、上記ソース電極５によって、第２ゲート電極９を囲っている構造を有している。しかしながら、この発明においては特に囲う必要は無い。例えば、図１４に示すように、直線部のみのソース電極５aとしてもよい。こうすることにより、ソース電極５aからドレイン電極６の端部という狭い領域に流れ込む電流の集中を緩和でき、結果として短絡耐量を向上することができる。
また、図１３および図１４に示すように、上記端部における上記第２ゲート電極９のゲート長の上記直線部側から上記端部の頂部までの変化は、連続的な変化であることが望ましい。そうすることにより凸部等の特異点が無くなるので、電界集中が生じにくくなり、破壊が生じにくい構造にすることができる。
・第８実施の形態
図１５は、本第８実施の形態の電界効果トランジスタとしての窒化物半導体ＨＦＥＴにおける平面図であり、図１６は図１５におけるＤ‐Ｄ’矢視断面図である。
本窒化物半導体ＨＦＥＴにおける基板１,チャネル層２,バリア層３,窒化物半導体４,ソース電極５,ドレイン電極６,第１ゲート電極７,ゲート絶縁膜８および第２ゲート電極９は、上記第１実施の形態における窒化物半導体ＨＦＥＴの場合と全く同じ構造を有している。そこで、上記第１実施の形態の場合と同じ番号を付して、詳細な説明を省略する。以下、上記第１〜第７実施の形態の場合とは異なる点について説明する。
本第８実施の形態においては、上記バリア層３,ソース電極５,ドレイン電極６,第１ゲート電極７および第２ゲート電極９上の全体に亘って、ＳiＮからなる絶縁膜１１が形成されている。したがって、絶縁膜１１は、バリア層３上のソース電極５から第２ゲート電極９までの間、第２ゲート電極９から第１ゲート電極７までの間、および、第１ゲート電極７からドレイン電極６までの間にも形成されている。
図１５および図１６に示すように、上記第１ゲート電極７の両端部において、絶縁膜１１におけるソース電極５上および第１ゲート電極７上の夫々にコンタクトホール１２を形成している。そして、ソース電極５のコンタクトホール１２上から第１ゲート電極７のコンタクトホール１２上を通過して反対側のソース電極５のコンタクトホール１２上に亘って、絶縁膜１１上に、２本の導電層１３ａ,１３ｂが形成されている。こうして、導電層１３ａ,１３ｂによって、コンタクトホール１２を介して、ソース電極５と第１ゲート電極７とが電気的に接続されている。
こうすることによって、上記カスコード接続を行う際の寄生インダクタンスを極めて小さくでき、安定動作を可能にすることができる。
・第９実施の形態
図１７は、本第９実施の形態の電界効果トランジスタとしての窒化物半導体ＨＦＥＴにおける平面図であり、図１８は図１７におけるＥ‐Ｅ’矢視断面図である。
本窒化物半導体ＨＦＥＴにおける基板１,チャネル層２,バリア層３,窒化物半導体４,ソース電極５,ドレイン電極６,第１ゲート電極７,ゲート絶縁膜８および第２ゲート電極９は、上記第１実施の形態における窒化物半導体ＨＦＥＴの場合と全く同じ構造を有している。そこで、上記第１実施の形態の場合と同じ番号を付して、詳細な説明を省略する。
さらに、絶縁膜１１およびコンタクトホール１２は、上記第８実施の形態における窒化物半導体ＨＦＥＴの場合と全く同じ構造を有している。そこで、上記第８実施の形態の場合と同じ番号を付して、詳細な説明を省略する。
以下、上記第１〜第８実施の形態の場合とは異なる点について説明する。
本第９実施の形態においては、図１７および図１８に示すように、上記第１ゲート電極７の両端部において、ソース電極５のコンタクトホール１２上から第１ゲート電極７のコンタクトホール１２上を通過して反対側のソース電極５のコンタクトホール１２上に亘って、絶縁膜１１上に、２本の導電層１４ａ,１４ｂが形成されている。さらに、２本の導電層１４ａ,１４ｂに端部が接続されると共に、２本の導電層１４ａ,１４ｂ間に配設された２本の導電層１４c,１４dが形成されている。その場合、導電層１４c,１４dは、第１ゲート電極７における２本の上記直線部上に配置されて、夫々第１ゲート電極７の上からドレイン電極６に向かってひさし状に延在している。
こうして、上記４本の導電層１４ａ,１４ｂ,１４c,１４dをローマ数字「II」の形状に組み合わせてなる導電層部１４によって、コンタクトホール１２を介して、ソース電極５と第１ゲート電極７が電気的に接続されている。
すなわち、本実施の形態によれば、上記直線部において、導電層部１４は第２ゲート電極９上には存在しない。そのため、ソース・ゲート間の寄生容量を低減することが可能になる。それと共に、ひさし状に形成された導電層１４c,１４dによって、第１ゲート電極７への電界集中を緩和することが可能になり、上記コラプスを抑制し、耐圧を向上させることが可能になる。
・第１０実施の形態
図１９は、本第１０実施の形態の電界効果トランジスタとしての窒化物半導体ＨＦＥＴにおける平面図である。ここで、図１９におけるＦ‐Ｆ’矢視断面は上記第１実施の形態における図２と全く同じ構造を有している。
本実施の形態は、上記第１〜第９実施の形態の変形例であり、ソース電極５およびドレイン電極６の形状が所謂櫛形電極である場合に対して、上記第１〜第７実施の形態を適用したものである。すなわち、ドレイン電極６を第１ゲート電極７で囲み、第１ゲート電極７を第２ゲート電極９で囲った構造となっている。この場合、１５,１６が上記端部となる。
尚、図１９は、上記第１〜第７実施の形態を適用した場合の基本構造を示しており、実際には、
・第１実施の形態を適用した場合には、上記端部１５における第１ゲート電極７と第２ゲート電極９との間の距離を、上記直線部における距離よりも長くする。
・第２実施の形態を適用した場合には、上記端部１５における第１ゲート電極７とドレイン電極６との間の距離を、上記直線部における距離よりも長くする。
・第３実施の形態を適用した場合には、上記端部１５における第２ゲート電極９とソース電極５との間の距離を、上記直線部における距離よりも長くする。
・第４実施の形態を適用した場合には、上記直線部における第２ゲート電極９のゲート幅方向の長さを、第１ゲート電極７よりも長くする。
・第５実施の形態を適用した場合には、上記端部１５における第２ゲート電極９の曲率半径の最小値を、第１ゲート電極７よりも大きくする。
・第６実施の形態を適用した場合には、上記端部１５における第１ゲート電極７のゲート長を、上記直線部よりも長くする。
・第７実施の形態を適用した場合には、上記端部１５における第２ゲート電極９のゲート長を、上記直線部よりも長くする
のである。
上記構成によって、上記ソース電極５およびドレイン電極６の形状が櫛形電極である場合においても、リーク低減した電界効果トランジスタ(窒化物半導体ＨＦＥＴ)を実現することが可能になる。
尚、上記各実施の形態においては、窒化物半導体ＨＦＥＴの基板１として、Ｓi基板を用いている。しかしながら、上記Ｓi基板に限らず、サファイア基板やＳiＣ基板やＧaＮ基板を用いてもよい。
さらに、上記チャネル層２としてＧaＮを、バリア層３としてＡlｘＧa１−ｘＮを用いている。しかしながら、チャネル層２およびバリア層３は、ＧaＮおよびＡlｘＧa１−ｘＮに限らず、ＡlｘＩnｙＧa１−ｘ−ｙＮ(ｘ≧０、ｙ≧０、０≦ｘ＋ｙ＜１)で表される窒化物半導体４を含むものであってもよい。すなわち、窒化物半導体４は、ＡlＧaＮ,ＧaＮおよびＩnＧaＮ等を含むものであればよいのである。
さらに、上記本発明に用いられる窒化物半導体４には、適宜、バッファ層を形成してもよい。また、チャネル層２とバリア層３との間に、移動度向上のために、層厚１ｎｍ程度のＡlＮ層を形成してもよい。また、バリア層３の上に、キャップ層として、ＧaＮを形成してもよい。
また、上記各実施の形態においては、上記バリア層３およびチャネル層２におけるソース電極５とドレイン電極６との形成箇所にリセスを形成し、このリセス内に電極材料を蒸着してアニールすることによって、ソース電極５およびドレイン電極６と上記２ＤＥＧとのオーミックコンタクトを形成している。しかしながら、上記オーミックコンタクトの形成方法は、これに限定されるものではない。例えば、各電極５,６と上記２ＤＥＧとの間にオーミックコンタクトを形成可能であれば如何様な形成方法であっても構わない。例えば、チャネル層２上にコンタクト用のアンドープＡlＧaＮ層を例えば厚さ１５ｎｍで形成する。そして、リセスを形成すること無く、アンドープＡlＧaＮ層上に電極材料を直接蒸着してソース電極５とドレイン電極６とを形成し、アニールすることでオーミックコンタクトを形成してもよい。
また、上記各実施の形態において、上記第１ゲート電極７は、ＮiとＡuとがこの順序で積層されたＮi/Ａuを用いてバリア層３とショットキー接合を形成している。しかしながら、この発明はこれに限定されるものではなく、トランジスタのゲートとして機能するものであれば如何様な材料でも構わない。例えば、Ｗ,Ｔi,Ｎi,Ａl,Ｐd,Ｐt,Ａu等の金属、および、ＷＮ,ＴiＮ等の窒化物、および、それらの合金、および、それらの積層構造を用いることができる。また、第１ゲート電極７は、窒化物半導体４とショットキー接合を形成することに限定されるものではなく、第１ゲート電極７と窒化物半導体４との間に、ゲート絶縁膜を形成しても差し支えない。
また、上記各実施の形態においては、上記ソース電極５およびドレイン電極６を、ＴiとＡlとがこの順序で積層されたＴi/Ａlを用いて形成している。しかしながら、この発明はこれに限定されるものではなく、電気伝導性が有り、上記２ＤＥＧとオーミックコンタクトが可能であれば如何様な材料でも構わない。例えば、Ｔi,ＡlおよびＴiＮがこの順序で積層されたＴi/Ａl/ＴiＮを用いて形成してもよい。または、ＡlＳi,ＡlＣｕおよびＡuを、上記Ａlの代わりに用いてもよいし、上記Ａlの上に積層させてもよい。
また、本実施形態における各部寸法、膜厚はあくまで一例であり、本発明の構造を有していれば本発明の適用範囲内である。
以上を纏めると、この発明の電界効果トランジスタは、
ヘテロ接合を含む窒化物半導体層４と、
上記窒化物半導体層４上に、互いに間隔をおいて配置されたソース電極５およびドレイン電極６と、
上記ソース電極５と上記ドレイン電極６との間に位置すると共に、平面視において上記ドレイン電極６を囲むように配置され、且つノーマリーオンで動作する第１ゲート電極７と、
上記第１ゲート電極７と上記ソース電極５との間に位置すると共に、平面視において上記第１ゲート電極７を囲むように配置され、且つノーマリーオフで動作する第２ゲート電極９と
を備え、
上記第１ゲート電極７および上記第２ゲート電極９は、
平面視において、上記第１ゲート電極７の縁および上記第２ゲート電極９の縁の何れもが、略直線になっている直線部と、
平面視において、上記第１ゲート電極７の縁および上記第２ゲート電極９の縁が、曲線または湾曲した角部で成る端部と
を含み、
上記第１ゲート電極７,上記第２ゲート電極９および上記ソース電極５のうちの何れかにおける間隔,長さまたは曲率半径が、上記端部における電界の集中を緩和するように設定されている
ことを特徴としている。
上記構成によれば、平面視において、ノーマリーオンで動作する上記第１ゲート電極７が上記ドレイン電極６を上記直線部と上記端部とを問わず完全に囲むように配置され、ノーマリーオフで動作する上記第２ゲート電極９が上記第１ゲート電極７を上記直線部と上記端部とを問わず完全に囲むように配置されている。したがって、オフ時においては上記端部を空乏化させてキャリアの移動を防ぐことができ、上記端部を伝っての電流リークを低減することができる。
さらに、上記第１ゲート電極７,上記第２ゲート電極９および上記ソース電極５のうちの何れかにおける間隔,長さまたは曲率半径が、上記端部における電界の集中を緩和するように設定されている。したがって、上記端部の電界緩和を行い、さらなる電流リークの低減と耐圧の向上とを図ることができる。
また、一実施の形態の電界効果トランジスタでは、
上記端部における上記第１ゲート電極７と上記第２ゲート電極９との間隔が、上記直線部における上記第１ゲート電極７と上記第２ゲート電極９との間隔よりも長く設定されている。
上記端部においては、その形状から電界が集中しやすく、上記直線部に比べて電流リークが増大しやすく、また、破壊されやすい箇所である。ノーマリーオフ電極である第２ゲート電極９は、ノーマリーオン電極である第１ゲート電極７よりも一般に耐圧が低い。
この実施の形態によれば、上記端部における上記第１ゲート電極７と上記第２ゲート電極９との間隔を、上記直線部における上記第１ゲート電極７と上記第２ゲート電極９との間隔よりも長く設定している。したがって、上記端部での電界の緩和を行って、さらなる電流リークの低減と耐圧(特に第２ゲート電極９の耐圧)の向上とを図ることができる。
また、一実施の形態の電界効果トランジスタでは、
上記端部における上記第１ゲート電極７と上記ドレイン電極６との間隔が、上記直線部における上記第１ゲート電極７と上記ドレイン電極６の間隔よりも長く設定されている。
この実施の形態によれば、上記端部における上記第１ゲート電極７と上記ドレイン電極６との間隔を、上記直線部における上記第１ゲート電極７と上記ドレイン電極６との間隔よりも長く設定している。したがって、上記端部での電界の緩和を行って、さらなる電流リークの低減と耐圧の向上とを図ることができる。
また、一実施の形態の電界効果トランジスタでは、
上記ソース電極５は、平面視において上記第２ゲート電極９を囲むように配置されており、
上記端部における上記第２ゲート電極９と上記ソース電極５との間隔が、上記直線部における上記第２ゲート電極９と上記ソース電極５との間隔よりも長く設定されている。
この実施の形態によれば、上記端部における上記第２ゲート電極９と上記ソース電極５との間隔を、上記直線部における上記第２ゲート電極９と上記ソース電極５との間隔よりも長く設定している。したがって、上記端部での電界の緩和を行って、さらなる電流リークの低減と耐圧の向上とを図ることができる。
また、一実施の形態の電界効果トランジスタでは、
上記直線部における上記第２ゲート電極９のゲート幅方向の長さが、上記直線部における上記第１ゲート電極７のゲート幅方向の長さよりも長く設定されている。
上記端部は、その形状から電界が集中しやすく、上記直線部と比べて電流リークが増大しやすく、また、破壊されやすい箇所である。
この実施の形態によれば、上記直線部における上記第２ゲート電極９のゲート幅方向の長さを、上記直線部における上記第１ゲート電極７のゲート幅方向の長さよりも長く設定している。したがって、外側に位置する上記第２ゲート電極９の直線部を長くすることによって、内側のゲート電極の上記端部で電界強度が強くなった部分を、外側のゲート電極の湾曲した角部がある上記端部ではなく、上記直線部に対向させる領域を設けることによって、リーク低減および耐圧向上を図る構造としている。ここで、外側のゲート電極の直線部に対向させる領域を設けるのは、内側のゲート電極の上記端部の湾曲した角部は、窒化物半導体４の結晶方位に対して電極の延在方向が一定ではないことから、電流リークおよび耐圧低下しやすい部分であるためである。さらに、内側のゲート電極の上記端部という電界が集中しやすい部分に対向させる外側のゲート電極は、なるべく直線部であることが望ましいためである。したがって、さらなる電流リークの低減と耐圧の向上とを図ることができる。
また、一実施の形態の電界効果トランジスタでは、
上記端部における上記第１ゲート電極７の縁および上記第２ゲート電極９の縁の何れもが、円弧形に成っており、
上記端部における上記第２ゲート電極９の曲率半径の最小値が、上記端部における上記第１ゲート電極７の曲率半径の最小値よりも大きく設定されている。
この実施の形態によれば、上記端部における円弧形を成す上記第２ゲート電極９の曲率半径の最小値を、上記端部における円弧形を成す上記第１ゲート電極７の曲率半径の最小値よりも大きく設定している。したがって、上記端部における上記ドレイン電極６の延在方向と直交する方向の長さが長い方の上記第２ゲート電極９の曲率半径の最小値を、上記ゲート幅方向の長さが短い方の上記第１ゲート電極７の曲率半径の最小値よりも大きくして、さらなる電流リークの低減と耐圧の向上とを図ることができる。
また、一実施の形態の電界効果トランジスタでは、
上記端部における上記第１ゲート電極７のゲート長は、上記直線部における上記第１ゲート電極７のゲート長よりも長く設定されている。
上記端部においては、その形状から電界が集中しやすく、短チャネル効果を生じさせやすくなる。尚、短チャネル効果が生ずると、ソース電極５とドレイン電極６との間に流れるサブスレッショルドリークを生じてしまう。
この実施の形態によれば、上記端部における上記第１ゲート電極７のゲート長を、上記直線部における上記第１ゲート電極７のゲート長よりも長く設定している。したがって、上記短チャネル効果を防止し、さらなる電流リークの低減と耐圧の向上とを図ることができる。
また、一実施の形態の電界効果トランジスタでは、
上記端部における上記第２ゲート電極９のゲート長は、上記直線部における上記第２ゲート電極９のゲート長よりも長く設定されている。
上記端部においては、その形状から電界が集中しやすく、短チャネル効果を生じさせやすくなる。尚、短チャネル効果が生ずると、ソース電極５とドレイン電極６との間に流れるサブスレッショルドリークを生じてしまう。
この実施の形態によれば、上記端部における上記第２ゲート電極９のゲート長を、上記直線部における上記第２ゲート電極９のゲート長よりも長く設定している。したがって、上記短チャネル効果を防止し、さらなる電流リークの低減と耐圧の向上とを図ることができる。
また、一実施の形態の電界効果トランジスタでは、
上記端部における上記直線部側から頂部までに関して、上記各電極間の間隔の変化,上記各ゲート電極の曲率半径の変化または上記各ゲート電極のゲート長の変化は、連続した変化である。
この実施の形態によれば、上記各電極間の間隔の変化,上記各ゲート電極の曲率半径の変化および上記各ゲート電極のゲート長の変化は、連続的な変化である。したがって、上記変化による凸部等の特異点が無くなり、電界集中が生じにくく、破壊が生じにくい構造にすることができる。
また、一実施の形態の電界効果トランジスタでは、
上記ソース電極５,上記ドレイン電極６,上記第１ゲート電極７および上記第２ゲート電極９上の全体に亘って形成された絶縁膜１１と、
上記絶縁膜１１における上記ソース電極５上および上記第１ゲート電極７上に形成されたコンタクトホール１２と、
上記絶縁膜１１上における上記ソース電極５の箇所から第１ゲート電極７の箇所に亘って形成されると共に、上記コンタクトホール１２を介して、ソース電極５と第１ゲート電極７とを電気的に接続する導電層１３ａ,１３ｂ,１４ａ,１４ｂと
を備えている。
この実施の形態によれば、上記絶縁膜１１上に形成された導電層１３ａ,１３ｂ,１４ａ,１４ｂによって、上記コンタクトホール１２を介して、ソース電極５と第１ゲート電極７とを電気的に接続している。したがって、上記カスコード接続を行う際の寄生インダクタンスを極めて小さくでき、安定動作を可能にすることができる。
また、一実施の形態の電界効果トランジスタでは、
上記導電層１４ａ,１４ｂを第１の導電層として、
上記第１ゲート電極７上に形成された上記コンタクトホール１２と、上記第１の導電層１４ａ,１４ｂとは、上記第１ゲート電極７における上記端部に位置しており、
上記絶縁膜１１上に、平面視において上記第１ゲート電極７の上記直線部と重なるように形成されると共に、上記第１ゲート電極７における一方の上記端部に位置する上記第１の導電層１４ａに一端が接続される一方、上記第１ゲート電極７における他方の上記端部に位置する上記第１の導電層１４ｂに他端が接続された第２の導電層１４c,１４dと
を備え、
上記第２の導電層１４c,１４dは、上記第１ゲート電極７の上から上記ドレイン電極６側に向かってひさし状に延在する延在部を有している。
この実施の形態によれば、上記直線部において、上記第１の導電層１４ａ,１４ｂおよび上記第２の導電層１４c,１４dは上記第２ゲート電極９上には存在していない。したがって、ソース・ゲート間の寄生容量を低減することが可能になる。それと共に、ひさし状に形成された上記第２の導電層１４c,１４dによって、上記第１ゲート電極７への電界集中を緩和することが可能になり、上記コラプスを抑制し、耐圧を向上させることが可能になる。
１…基板
２…チャネル層
３…バリア層
４…窒化物半導体
５…ソース電極
６…ドレイン電極
７…第１ゲート電極
８…ゲート絶縁膜
９…第２ゲート電極
１０,１１…絶縁膜
１２…コンタクトホール
１３ａ,１３ｂ,１４ａ,１４ｂ,１４c,１４d…導電層
１４…導電層部
１５,１６…端部
上記課題を解決するため、この発明の電界効果トランジスタは、
ヘテロ接合を含む窒化物半導体層と、
上記窒化物半導体層上に、互いに間隔をおいて配置されたソース電極およびドレイン電極と、
上記ソース電極と上記ドレイン電極との間に位置すると共に、平面視において上記ドレイン電極を囲むように配置され、且つノーマリーオンで動作する第１ゲート電極と、
上記第１ゲート電極と上記ソース電極との間に位置すると共に、平面視において上記第１ゲート電極を囲むように配置され、且つノーマリーオフで動作する第２ゲート電極と
を備え、
上記第１ゲート電極および上記第２ゲート電極は、
平面視において、上記第１ゲート電極の縁および上記第２ゲート電極の縁の何れもが、略直線になっている直線部と、
平面視において、上記第１ゲート電極の縁および上記第２ゲート電極の縁が、曲線または湾曲した角部で成る端部と
を含み、
上記端部における上記第１ゲート電極のゲート長は、上記直線部における上記第１ゲート電極のゲート長よりも長く設定されている
ことを特徴としている。
また、この発明の電界効果トランジスタは、
ヘテロ接合を含む窒化物半導体層と、
上記窒化物半導体層上に、互いに間隔をおいて配置されたソース電極およびドレイン電極と、
上記ソース電極と上記ドレイン電極との間に位置すると共に、平面視において上記ドレイン電極を囲むように配置され、且つノーマリーオンで動作する第１ゲート電極と、
上記第１ゲート電極と上記ソース電極との間に位置すると共に、平面視において上記第１ゲート電極を囲むように配置され、且つノーマリーオフで動作する第２ゲート電極と
を備え、
上記第１ゲート電極および上記第２ゲート電極は、
平面視において、上記第１ゲート電極の縁および上記第２ゲート電極の縁の何れもが、略直線になっている直線部と、
平面視において、上記第１ゲート電極の縁および上記第２ゲート電極の縁が、曲線または湾曲した角部で成る端部と
を含み、
上記端部における上記第２ゲート電極のゲート長は、上記直線部における上記第２ゲート電極のゲート長よりも長く設定されている
ことを特徴としている。

Claims (6)

  1. ヘテロ接合を含む窒化物半導体層(４)と、
    上記窒化物半導体層(４)上に、互いに間隔をおいて配置されたソース電極(５)およびドレイン電極(６)と、
    上記ソース電極(５)と上記ドレイン電極(６)との間に位置すると共に、平面視において上記ドレイン電極(６)を囲むように配置され、且つノーマリーオンで動作する第１ゲート電極(７)と、
    上記第１ゲート電極(７)と上記ソース電極(５)との間に位置すると共に、平面視において上記第１ゲート電極(７)を囲むように配置され、且つノーマリーオフで動作する第２ゲート電極(９)と
    を備え、
    上記第１ゲート電極(７)および上記第２ゲート電極(９)は、
    平面視において、上記第１ゲート電極(７)の縁および上記第２ゲート電極(９)の縁の何れもが、略直線になっている直線部と、
    平面視において、上記第１ゲート電極(７)の縁および上記第２ゲート電極(９)の縁が、曲線または湾曲した角部で成る端部と
    を含み、
    上記第１ゲート電極(７),上記第２ゲート電極(９)および上記ソース電極(５)のうちの何れかにおける間隔,長さまたは曲率半径が、上記端部における電界の集中を緩和するように設定されている
    ことを特徴とする電界効果トランジスタ。
  2. 請求項１に記載の電界効果トランジスタにおいて、
    上記端部における上記第１ゲート電極(７)と上記第２ゲート電極(９)との間隔が、上記直線部における上記第１ゲート電極(７)と上記第２ゲート電極(９)との間隔よりも長く設定されている
    ことを特徴とする電界効果トランジスタ。
  3. 請求項１に記載の電界効果トランジスタにおいて、
    上記端部における上記第１ゲート電極(７)と上記ドレイン電極(６)との間隔が、上記直線部における上記第１ゲート電極(７)と上記ドレイン電極(６)との間隔よりも長く設定されている
    ことを特徴とする電界効果トランジスタ。
  4. 請求項１に記載の電界効果トランジスタにおいて、
    上記ソース電極(５)は、平面視において上記第２ゲート電極(９)を囲むように配置されており、
    上記端部における上記第２ゲート電極(９)と上記ソース電極(５)との間隔が、上記直線部における上記第２ゲート電極(９)と上記ソース電極(５)との間隔よりも長く設定されている
    ことを特徴とする電界効果トランジスタ。
  5. 請求項１に記載の電界効果トランジスタにおいて、
    上記直線部における上記第２ゲート電極(９)のゲート幅方向の長さが、上記直線部における上記第１ゲート電極(７)のゲート幅方向の長さよりも長く設定されている
    ことを特徴とする電界効果トランジスタ。
  6. 請求項１に記載の電界効果トランジスタにおいて、
    上記端部における上記第１ゲート電極(７)の縁および上記第２ゲート電極(９)の縁の何れもが、円弧形に成っており、
    上記端部における上記第２ゲート電極(９)の曲率半径の最小値が、上記端部における上記第１ゲート電極(７)の曲率半径の最小値よりも大きく設定されている
    ことを特徴とする電界効果トランジスタ。
JP2016564699A 2014-12-15 2015-08-21 電界効果トランジスタ Pending JPWO2016098390A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014252913 2014-12-15
JP2014252913 2014-12-15
PCT/JP2015/073597 WO2016098390A1 (ja) 2014-12-15 2015-08-21 電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPWO2016098390A1 true JPWO2016098390A1 (ja) 2017-09-07

Family

ID=56126293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016564699A Pending JPWO2016098390A1 (ja) 2014-12-15 2015-08-21 電界効果トランジスタ

Country Status (4)

Country Link
US (1) US20170345920A1 (ja)
JP (1) JPWO2016098390A1 (ja)
CN (1) CN107112240A (ja)
WO (1) WO2016098390A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10069002B2 (en) * 2016-07-20 2018-09-04 Semiconductor Components Industries, Llc Bond-over-active circuity gallium nitride devices
JP6812764B2 (ja) * 2016-11-29 2021-01-13 日亜化学工業株式会社 電界効果トランジスタ
US11257811B2 (en) 2017-07-14 2022-02-22 Cambridge Enterprise Limited Power semiconductor device with an auxiliary gate structure
US11336279B2 (en) 2017-07-14 2022-05-17 Cambridge Enterprise Limited Power semiconductor device with a series connection of two devices
GB2564482B (en) * 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure
JP6953234B2 (ja) * 2017-08-28 2021-10-27 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
CN109103249A (zh) * 2018-04-04 2018-12-28 北京大学 一种优化平面布局和结构的大电流氮化镓高电子迁移率晶体管
GB2582245B (en) * 2018-12-14 2021-05-19 Plessey Semiconductors Ltd Active matrix LED array precursor
US11955478B2 (en) * 2019-05-07 2024-04-09 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure
CN111987147B (zh) * 2020-10-26 2021-03-09 江苏应能微电子有限公司 一种功率半导体器件
US11664431B2 (en) 2021-01-08 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Ring transistor structure
WO2023042617A1 (ja) * 2021-09-14 2023-03-23 ローム株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079991A (ja) * 2010-10-05 2012-04-19 Sanken Electric Co Ltd 半導体装置
JP2012244185A (ja) * 2012-08-06 2012-12-10 Sharp Corp 電界効果トランジスタ
JP2013098222A (ja) * 2011-10-28 2013-05-20 Sanken Electric Co Ltd 窒化物半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4968068B2 (ja) * 2005-06-10 2012-07-04 日本電気株式会社 電界効果トランジスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079991A (ja) * 2010-10-05 2012-04-19 Sanken Electric Co Ltd 半導体装置
JP2013098222A (ja) * 2011-10-28 2013-05-20 Sanken Electric Co Ltd 窒化物半導体装置
JP2012244185A (ja) * 2012-08-06 2012-12-10 Sharp Corp 電界効果トランジスタ

Also Published As

Publication number Publication date
CN107112240A (zh) 2017-08-29
US20170345920A1 (en) 2017-11-30
WO2016098390A1 (ja) 2016-06-23

Similar Documents

Publication Publication Date Title
WO2016098390A1 (ja) 電界効果トランジスタ
US11699751B2 (en) Semiconductor device
WO2016098391A1 (ja) 電界効果トランジスタ
US10950524B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
JP5548909B2 (ja) 窒化物系半導体装置
JP4645313B2 (ja) 半導体装置
JP6083548B2 (ja) 窒化物半導体装置
JP2007180143A (ja) 窒化物半導体素子
WO2014103126A1 (ja) サージ保護素子及び半導体装置
US9502548B1 (en) Semiconductor device
WO2019003746A1 (ja) 半導体装置
JP2019161001A (ja) 半導体装置
JP2015173237A (ja) 半導体装置
US20220392887A1 (en) Semiconductor device
JP2017174937A (ja) 半導体装置
WO2012144100A1 (ja) 窒化物系半導体装置
CN106373996B (zh) 半导体装置
JP2012054324A (ja) 窒化物系半導体装置
WO2016151905A1 (ja) 窒化物半導体装置
WO2017051529A1 (ja) 半導体装置
WO2016170839A1 (ja) 窒化物半導体装置
TWI653760B (zh) 半導體裝置
JP6261291B2 (ja) ＧａＮ系電界効果トランジスタおよび窒化物半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180605