JPWO2011105409A1 - 実装基板及びその実装構造 - Google Patents
実装基板及びその実装構造 Download PDFInfo
- Publication number
- JPWO2011105409A1 JPWO2011105409A1 JP2012501812A JP2012501812A JPWO2011105409A1 JP WO2011105409 A1 JPWO2011105409 A1 JP WO2011105409A1 JP 2012501812 A JP2012501812 A JP 2012501812A JP 2012501812 A JP2012501812 A JP 2012501812A JP WO2011105409 A1 JPWO2011105409 A1 JP WO2011105409A1
- Authority
- JP
- Japan
- Prior art keywords
- hole
- mounting substrate
- pair
- electrode patterns
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 197
- 230000002093 peripheral effect Effects 0.000 claims abstract description 52
- 229910000679 solder Inorganic materials 0.000 claims abstract description 22
- 238000004080 punching Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000005476 soldering Methods 0.000 abstract description 6
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 238000007789 sealing Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- VZSRBBMJRBPUNF-UHFFFAOYSA-N 2-(2,3-dihydro-1H-inden-2-ylamino)-N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]pyrimidine-5-carboxamide Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C(=O)NCCC(N1CC2=C(CC1)NN=N2)=O VZSRBBMJRBPUNF-UHFFFAOYSA-N 0.000 description 1
- 101100460719 Mus musculus Noto gene Proteins 0.000 description 1
- 101100187345 Xenopus laevis noto gene Proteins 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
Abstract
【課題】 実装基板の下面から実装される電子部品の接合部分である半田の状態を、実装基板の上面側から確認することができる実装基板を提供することにある。【解決手段】 実装基板３２は、発光ダイオード３４の発光素子５０と電極パターン５４の接続部分５４ａが内側に入る貫通孔３６を有している。この実装基板３２に発光ダイオード３４を実装する場合、貫通孔３６を画定する周側面３８の内側に発光素子５０と電子部品の基板の上面に設けられた一対の電極パターン５４の一部の接続部分５４aとが位置するように実装基板３２と発光ダイオード３４とを重ね合わせ、電子部品の基板の上面に設けられた一対の電極パターン５４と、実装基板の一対の電極パターン４０とを接続する。周側面３８に位置する電極パターン４０の接続部分４０ａと、一対の電極パターン５４の貫通孔内に位置する一部の接続部分５４ａとを半田付けすることで接続部６０が形成される。【選択図】 図１
Description
本発明は、ＩＣ、発光ダイオード等の電子部品を実装する実装基板に関するものであり、特に、実装基板の下面側から電子部品を実装する実装基板及びその実装基板に電子部品を実装する実装構造に関するものである。
図９及び図１０に示すように、実装基板に実装される電子部品の一例として発光ダイオードがある。発光ダイオード２は、発光素子４と、発光素子４が実装された基板６と、基板６の上面から側面に延びて形成される一対の電極パターン８，１０又は一対のスルーホール電極１２と、を有している。なお、発光素子４は一対の電極パターン８、１０又は一対のスルーホール電極１２と電気的に接続され、樹脂で封止されている。発光ダイオード２の発光部は、発光素子４と発光素子４を封止する樹脂部から成る。実装基板１６は貫通孔１４を有し、発光ダイオード２の発光部は、実装基板１６の貫通孔１４に挿入される。発光ダイオード２の発光部を貫通孔１４に挿入して、回路基板等の実装基板１６の下面に、発光素子４が実装された基板６の上面の一部を当接させて、一対の電極パターン８，１０又は一対のスルーホール電極１２を実装基板１６の下面に設けられた一対の電極パターン１８にそれぞれ半田付けして半田フィレット２０を形成することで実装するものであった（例えば、特許文献１参照）。
このように、実装基板１６の下面に発光ダイオード２の基板６の上面の一部を当接させて発光ダイオード２を実装すると、発光素子４および発光素子４を封止する樹脂部から成る発光ダイオード２の発光部が実装基板１６の貫通孔１４内に収容されることで、貫通孔を用いないで実装基板１６の表面に発光ダイオード２を実装するよりも全体の厚みを薄くすることが可能となる。しかしながら、発光ダイオード２を半田付けした半田フィレット２０は、実装基板１６の下面側に位置しているため、実装基板１６の上面側からは見えず、半田フィレット２０を目視で確認できないおそれがあり、半田の状態を検査するために実装基板１６を裏返すことが必要であった。また、図１１に示すように実装基板１６の下面と発光ダイオードの基板６の上面との間に半田２１が位置すると、外側から目視で確認することができず、Ｘ線等を用いて検査することが必要になるという問題があった。
このため、少なくとも発光ダイオードの基板６の側面に回り込む一対の電極パターン８，１０や基板６を貫通する一対のスルーホール電極１２を設けることが必要であったが、アルミ等の金属から成る基台と配線板を重ね合わせた基板を用いた発光ダイオードの場合、絶縁基板を用いたものに比べて、側面に回り込む電極パターンやスルーホール電極を設けることが難しく、高価になるという問題があった。このため、図１２に示すように、基台２２よりも配線板２４が大きくなるように設定して、配線板２４の対向する一対の端部に設けた一対の電極部２６が張り出すように構成することで、実装基板２８の下面に半田付け可能とすることが提案されていた（例えば、特許文献２参照）。
しかしながら、図１２に示す発光ダイオードも、基台２２に放熱板３０を取り付けた場合、裏返しても半田部分を目視で確認することが難しくなるという問題があった。また、配線板２４が張り出した部分は強度が低く、基台２２や放熱板３０等の荷重が加わると破損するおそれがあった。
本発明が解決しようとする課題は、上記従来技術の問題点を解決し、実装された電子部品の基板と実装基板の接合部分である半田の状態を、実装基板の上面側から目視で確認することができる実装基板及びその実装構造を提供することにある。
本発明の実装基板は、電子部品を実装する実装基板であって、詳細には貫通孔を有する実装基板の下面に電子部品の基板上面を実装する実装基板である。前記電子部品の基板に設けられた少なくとも一対の電極パターンと前記実装基板の少なくとも一対の電極パターンの接続部分が、実装基板の貫通孔を画定する周側面の内側に位置している。この実装基板においては、前記電子部品の少なくとも一対の電極パターンの少なくとも一部と前記実装基板の少なくとも一対の電極パターンの少なくとも一部が、貫通孔を画定する周側面の内側に配置され、前記貫通孔を画定する周側面の内側で前記電子部品の少なくとも一対の電極パターンの少なくとも一部と、実装基板の少なくとも一対の電極パターンの少なくとも一部を接続する接続部を貫通孔の内側に設けることにより、接続状態を目視で確認することが可能となる。
また、この実装基板における前記少なくとも一対の電極パターンは、実装基板の上面と下面を貫通する貫通孔に沿って設けられ、実装基板の上面から、貫通孔を画定する周側面（貫通孔内の実装基板の断面）を通って、実装基板の下面へ延びている。この実装基板の少なくとも一対の電極パターンは、複数の電極パターンからなり、それぞれが独立して貫通孔に沿って設けられている。詳しくは、貫通孔を画定する周側面から、実装基板内に上面および下面を貫通するように切り込む複数の貫通溝を設けることにより、前記複数の電極パターンを電気的に分断して独立した複数の電極パターンとして形成されている。
また、前記貫通孔は、貫通孔よりも小さい複数の独立した小さい貫通孔と、複数の小さい貫通孔に隣接する位置で実装基板を打ち抜いて連結する打ち抜き孔との集合体からなり、前記複数の電極パターンは、それぞれが前記実装基板の上面から複数の独立した小さな貫通孔を画定する周側面上を通って実装基板の下面に延びて形成されている。前記小さな貫通孔の周側面上を延びる電極パターンは、前記実装基板の上面から複数の小さな貫通孔を画定するそれぞれの周側面上を通って下面へと延びている。
また、前記接続部は、複数の小さな貫通孔を画定するそれぞれの周側面の内側に位置するように配置される。また、前記打ち抜き孔は、前記電子部品の中心に対応する位置に形成されてその中に例えば発光ダイオードであれば、発光部が収まる。また、前記実装基板の少なくとも一対の電極パターンは、実装基板の貫通孔に沿って設けられ、実装基板の上面から、貫通孔を画定する周側面、実装基板の下面に延びて形成され、実装基板の下面において、電子部品の基板の上面に配置された少なくとも一対の電極パターンと当接されている。
また、実装基板の少なくとも一対の電極パターンは、前記貫通孔を画定する周側面の内側で、電子部品の基板の上面に配置されて、実装基板の貫通孔を画定する周側面を越えて貫通孔の内側に延びる少なくとも一対の電極パターンと半田により接続されている。その半田接続部分は、実装基板の貫通孔内に現れており、実装基板の上面から目視されるものとなっている。
また、前記複数の貫通溝は、前記貫通孔を画定する周側面から放射状に実装基板内に切り込むように形成され、さらに、該複数の貫通溝の間に形成された電極パターンは貫通孔の周囲に沿って設けられている。さらに、前記実装基板の表面において、電極パターンのそれぞれから、貫通孔を中心として複数の電極パターンのそれぞれから放射状に延びる配線パターンを設けてもよい。また、前記電子部品は、例えば発光ダイオードからなる。
一方、上記実装基板を用いた実装構造としては、例えば電子部品は金属から成る基台と、前記基台の上面に配置されて少なくとも一対の電極パターンを有する配線板と、から成る基板と、前記配線板の少なくとも一対の電極パターンと電気的に接続される少なくとも一つの半導体素子を備えている場合、実装基板は少なくとも一対の電極パターンと、上面と、上面に対向し少なくとも一つの半導体素子が搭載された電子部品の基板の上面が実装される下面と、上面と下面を貫通する少なくとも一つの貫通孔と、貫通孔を画定する周側面とを有しているので、前記実装基板の少なくとも一対の電極パターンの少なくとも一部が、前記貫通孔を画定する周側面の内側に位置するように配置されて、前記実装基板の少なくとも一対の電極パターンの接続部と前記電子部品の少なくとも一対の電極パターンとが接続される接続部が、前記貫通孔を画定する周側面の内側に配置される実装基板の実装構造、となっている。なお、前記接続部分は、前記少なくとも一つの貫通孔内に現れており、実装基板の上面から見る場合に目視される。また、本発明では半導体素子を発光素子としても良い。
本発明の電子部品を実装するための実装基板は、上面と、下面と、上面と下面を貫通する貫通孔と、貫通孔を画定する周側面と、貫通孔に沿って、上面から周側面を通って下面に延びる少なくとも一対の電極パターンを有する。一方、電子部品の基板の上面は、実装基板の下面に実装され、電子部品の基板上面に設けられた少なくとも一対の電極パターンの少なくとも一部が、実装基板の貫通穴を画定する周側面を越えて貫通穴内に位置するように配置される。この実装基板に電子部品を実装する場合、貫通孔を画定する周側面の内側で、その導電部と電極パターンの接続部分とを半田で接続することにより実装している。このため、実装基板の上面側から見ると貫通孔内に接続部である半田フィレットが見え、簡単に半田の状態を目視で検査することができる。
また、実装基板の貫通孔に沿って設けられた複数の電極パターンは、貫通孔を画定する周側面から上面および下面を貫通して実装基板内に切り込む複数の貫通溝によって分断されることで独立した複数の電極パターンが形成される。このため、貫通溝の数と位置を変更するだけで、電極パターンの数や位置が異なる電子部品の基板にも簡単に対応させることができる。
また、本発明の実装基板を用いることにより、スルーホール電極の形成が困難な金属から成る基台を用いた発光ダイオード等の電子部品であっても、容易に実装基板に実装することが可能となる。さらに、この実装基板の上面側に、回路引き回し用の配線パターンを形成することによって、この配線パターンと電子部品との間の絶縁耐圧距離を十分確保することができ、信頼性を高めることができる。
また、電子部品として発光ダイオードを用いた場合、発光ダイオードの発光面側にある電極パターン等がほとんど実装基板の下に隠れるため、発光ダイオードの発光面側の外観をすっきりさせることができる。
本発明の実装基板は、実装基板の下面に実装される電子部品の基板上面と電極パターンの少なくとも一部が内側に入る貫通孔を有している。この実装基板の下面に電子部品を実装する場合、貫通孔内に電子部品と電極パターンの接続部分が入るように実装基板と電子部品とを重ね合わせ、電極パターンの接続部分と貫通孔に沿って設けられた実装基板に設けられた電極パターンの接続部分とを半田付けすることで接続する。これにより、実装基板の上面側から貫通孔内の半田の確認が可能となる。
（実施例１）
図１は本発明の実施例１に係る実装基板の下面に電子部品としての発光ダイオードの基板上面を実装した状態を示す断面図、図２は実装基板と発光ダイオードの分解斜視図、図３は実装基板に発光ダイオードを実装した状態を示す斜視図、図４は図３のＡ部拡大図である。３２は実装基板であり、この実装基板３２の下面に電子部品の基板の上面が実装されている。３４は電子部品としての発光ダイオードである。本実施例における発光ダイオード３４は、アルミ等の金属から成る基台４２と基台の上面に配置されて、少なくとも一対の電極パターンを有する配線板４４とからなる基板４６と、前記配線板４４の少なくとも一対の電極パターンと電気的に接続される少なくとも一つの発光素子５０を備えている。
図１は本発明の実施例１に係る実装基板の下面に電子部品としての発光ダイオードの基板上面を実装した状態を示す断面図、図２は実装基板と発光ダイオードの分解斜視図、図３は実装基板に発光ダイオードを実装した状態を示す斜視図、図４は図３のＡ部拡大図である。３２は実装基板であり、この実装基板３２の下面に電子部品の基板の上面が実装されている。３４は電子部品としての発光ダイオードである。本実施例における発光ダイオード３４は、アルミ等の金属から成る基台４２と基台の上面に配置されて、少なくとも一対の電極パターンを有する配線板４４とからなる基板４６と、前記配線板４４の少なくとも一対の電極パターンと電気的に接続される少なくとも一つの発光素子５０を備えている。
前記発光素子５０は、発光ダイオードの基板４６の配線板４４に設けられた貫通孔から見える基台４２の上面に搭載され、配線板４４の上面の少なくとも一対の電極パターンと電気的に接続される。詳細には、発光素子５０は、配線板４４の貫通孔４４ａから基台４２の上面中央にダイボンドされ且つ配線板４４上の少なくとも一対の電極パターン５４にワイヤーにより電気的に接続されて、透明又は透光性を有する封止樹脂５２により封止される。発光素子５０は、図１においては作図上１個のみ図示しているが、複数列に複数の発光素子を配列した発光ダイオードとしてもよい。
前記配線板４４の上面には少なくとも一対の電極パターン５４が設けられる。４８は発光素子５０と電気的に接続するワイヤーのボンディング部である。図示されていないが、ボンディング部４８は配線板４４上の少なくとも一対の電極パターン５４と電気的に接続されている。本実施例における発光ダイオードの発光部は、発光素子５０と発光素子を封止する略円柱形状の封止樹脂５２から成る。少なくとも一対の電極パターン５４が発光ダイオードの基板の上面に配置されており、この電極パターン５４は、平面形状が略矩形をなすものであり、封止樹脂５２に接近した部分が実装基板３２との接続部分５４ａとなる。なお、発光ダイオードの基板の配線板４４は絶縁部材から成る。
実装基板３２は、平面方向の外形が発光ダイオード３４よりも大きいアルミナ基板等の絶縁基板からなるものであり、貫通孔を複数設けて複数の電子部品を搭載するものとしてもよいし、本実施例に示すように一つの電子部品を搭載するものとしてもよい。本実施例における実装基板３２は略正方形の平面形状を有し、中央に貫通孔３６を有する。この貫通孔３６に沿って、実装基板の少なくとも一対の電極パターンが設けられる。詳細には少なくとも一対の電極パターンのそれぞれが、実装基板の上面から、貫通孔を画定する周側面３８（貫通孔内の実装基板の断面）を通って、実装基板の下面に延びて形成されている。
この貫通孔３６は、その中に発光ダイオード３４の発光部と、発光ダイオードの基板の上面に設けられた少なくとも一対の電極パターン５４の少なくとも一部であり、実装基板の少なくとも一対の電極パターンと接続される接続部分５４ａとが入るように径が設定されている。なお、発光ダイオード３４の発光部は、発光素子５０と、発光素子を封止して発光素子からの光を通す封止樹脂５２とを含む。
また、前記貫通孔３６を画定する実装基板３２の周側面（貫通孔内の実装基板の断面）には少なくとも一対の電極パターン４０が形成される。この電極パターン４０は、貫通孔３６を画定する周側面上に位置する電極パターン４０ａと、実装基板３２の上面に位置する電極パターン４０ｂと、実装基板３２の下面に位置する電極パターン４０ｃとで形成されている。また、前記実装基板３２は、貫通孔３６を画定する周側面（貫通孔内の実装基板の断面）から、実装基板３２の上面および下面を貫通して実装基板３２内に切り込む複数の貫通溝５６を有する。本実施例では、実装基板３２に設けられた少なくとも一対の電極パターン４０は４つの貫通溝５６により分断された、４つの独立した電極パターンとなっている。なお、貫通溝５６により独立する電極パターンの数は、実装する電子部品の電極パターンの数に応じて設定することが可能である。本実施例では、発光ダイオードの電極パターンの数が４つであるので、実装基板３２の電極パターン４０も４つに設定されている。
また、実装基板３２の上面には、電極パターン４０から、さらに.貫通孔３６を中心として放射状に引き出された複数の配線パターン５８が設けられている。この配線パターン５８は、回路、電源等に接続、実装する際に使用することが出来る。
上記構成からなる実装基板３２の電極パターン４０を形成するには、はじめに、実装基板３２に貫通孔３６を形成すると共に、電極パターン４０を形成する部分を除いてレジストで被覆した後、蒸着、メッキ等によって電極パターン４０を形成して、レジストを除去することにより、一般のスルーホール電極と同様の電極パターンを形成する。次に、金型やルーター（ｒｏｕｔｅｒ）を用いて貫通溝５６を形成することで、一体の電極パターン４０を分断して独立した複数の電極パターン４０を形成している。
次に、上記構成からなる実装基板３２の下面に発光ダイオード３４の基板４６の上面を実装するときの状態を説明する。図２及び図３に示すように、発光素子５０が実装基板３２の貫通孔３６の中央に位置するように発光ダイオード３４の基板４６の上面に実装基板３２の下面を重ねると、実装基板３２の貫通孔３６の中に発光ダイオードの基板４６の上面に設けられた少なくとも一対の電極パターン５４の少なくとも一部である接続部分５４ａも入ることになる。また、このときに、貫通孔３６に沿って設けられた実装基板３２の少なくとも一対の電極パターン４０については、実装基板３２の下面に延びた位置の電極パターン４０ｃと、発光ダイオード３４の基板４６の上面に設けられた少なくとも一対の電極パターン５４とが当接することになる。ここで、実装基板３２の少なくとも一対の電極パターン４０において、貫通孔３６を画定する周側面上の位置にある電極パターン４０ａが接続部分となり、この電極パターン４０の接続部分４０ａと発光ダイオード３４の基板４６の上面に設けられた少なくとも一対の電極パターン５４の少なくとも一部である接続部分５４ａとが半田により接続される。このときに形成される接続部６０は半田フィレットであり、実装基板３２の電極パターンの接続部分と、電子部品の基板の上面に設けられた電極パターンの接続部分との接続部を示す。図１及び図４に示すように、実装基板３２の上面側から接続部６０が見えるため、半田の状態を目視で簡単に確認することが可能となる。
なお、本実施例における実装基板３２は、これを使って回路基板等に実装するものであっても良いし、また、この実装基板３２上に回路等が形成されたものであっても良い。
（実施例２）
次に、図５乃至図８に基づいて、貫通孔３６を変更した実装基板３２の実施例２を説明する。なお、本実施例においては、貫通孔の構成が実施例１と一部異なるだけであり、その他の構成、各部の材質、実装状態等については実施例１と同一であるので、実施例１と同一部分には同一の符号を付して詳細な説明を省略する。実施例１における貫通孔３６は、その中に発光ダイオードの発光部と、発光ダイオード３４の基板４６の上面に設けられた少なくとも一対の電極パターン５４の少なくとも一部であって、実装基板３２の複数の電極パターン５４と接続される接続部分５４ａが入るように径が設定され、貫通孔３６の平面形状は実質的に円形となっていた。このため、単に上下面の導通を図る一般的なスルーホール電極が形成される貫通孔よりも大きく形成することが必要となる。
次に、図５乃至図８に基づいて、貫通孔３６を変更した実装基板３２の実施例２を説明する。なお、本実施例においては、貫通孔の構成が実施例１と一部異なるだけであり、その他の構成、各部の材質、実装状態等については実施例１と同一であるので、実施例１と同一部分には同一の符号を付して詳細な説明を省略する。実施例１における貫通孔３６は、その中に発光ダイオードの発光部と、発光ダイオード３４の基板４６の上面に設けられた少なくとも一対の電極パターン５４の少なくとも一部であって、実装基板３２の複数の電極パターン５４と接続される接続部分５４ａが入るように径が設定され、貫通孔３６の平面形状は実質的に円形となっていた。このため、単に上下面の導通を図る一般的なスルーホール電極が形成される貫通孔よりも大きく形成することが必要となる。
これに対して、実施例２では図５に示す実装基板３２の貫通孔６６は、図６に示すように、貫通孔６６よりも径が小さい小さな貫通孔６８を複数設け、複数の小さな貫通孔６８に隣接する位置で実装基板３２を打ち抜いて連結する打ち抜き孔との集合体から成る。この貫通孔６６は、平面形状が四角形をなす打ち抜き孔７０を中心として、打ち抜き孔の四つ角に一部が重なって連結される四つの小さな貫通孔６８で形成されている。
図５に示す実装基板３２において、複数の小さな貫通孔６８は、発光ダイオード３４の基板の上面に設けられた少なくとも一対の電極パターン５４の接続部分５４ａに対応する位置にそれぞれ配設されている。本実施例においては、発光ダイオード３４の基板の上面に電極パターン５４が４つ設けられているため、小さな貫通孔６８もそれに対応して４つ設けられている。この小さな貫通孔６８は、実装基板３２の上面からそれぞれの小さな貫通孔６８を画定する周側面（小さな貫通孔内の実装基板の断面）を通って下面へと延びており、小さな貫通孔６８を画定する周側面を越えて内側に延びる部分が接続部分５４aとなる。なお、実装基板の貫通孔６６は、発光ダイオード３４の基板の上面に設けられた複数の電極パターン５４の接続部分５４ａがそれぞれ貫通孔６６の内側に入るように径が設定されている。
また、打ち抜き孔７０は、その角部がそれぞれ小さな貫通孔６８に一部が重なるように方向付けて実装基板３２の中央を打ち抜くことで形成されている。このため、複数の小さな貫通孔６８は、打ち抜き孔７０により連結されて、一つの貫通孔６６となる。
上記のように本実施例における貫通孔６６は、複数の小さな貫通孔６８と打ち抜き孔７０とを組み合わせた集合体からなる。また、電極パターン７４は、元々独立した小さな貫通孔６８に沿って設けられていると共に、打ち抜き孔７０で一部が切断されて離隔されており、実施例１における電極パターン４０と同様に、それぞれ完全に独立したものとなっている。このため、発光ダイオード３４の基板を実装基板３２に実装する際も、実施例１と同様に、実装基板３２の複数の電極パターン７４の各接続部分と発光ダイオード３４の基板の上面に設けられた複数の電極パターン５４の各接続部分５４ａとを各小さな貫通孔６８内にて半田付けすることにより行うことができる。
なお、実装基板の電極パターンの数を決定する小さな貫通孔６８の数と打ち抜き孔７０の平面形状は、実装する電子部品の基板に設けられた電極パターンの数に応じて設定されている。例えば、実装する電子部品の電極パターン５４が３つであれば小さな貫通孔６８を３つ形成すると共に、３つの小さな貫通孔と３つの頂点を一部重ねるようにして打ち抜き孔７０の平面形状を三角形に設定すれば良い。また、実装する電子部品の電極パターン５４の数及びそれに対応する小さな貫通孔６８の数が多い場合には、打ち抜き孔７０の平面形状をその数に合わせて多角形に設定するか、あるいは以下に示すように打ち抜き孔７０の平面形状を円形に設定すれば良い。
即ち、図７及び図８に示すように、電子部品の基板に設けられた電極パターン５４の数に対応するように複数形成された小さな貫通孔６８のそれぞれに、部分的に重なるように平面形状が円形をなす打ち抜き孔８０を形成する。このように打ち抜き孔８０が円形の場合、複数の小さな貫通孔６８の位置は、打ち抜き孔８０に部分的に重なる位置であれば打ち抜き孔８０の円周に沿って任意に配置可能となる。このため、小さな貫通孔６８の位置や数の自由度を高めることが可能となる。
上記のような本実施例においては、小さな貫通孔６８の径を特別大きく設定する必要がないため、特別な設備や工具を用いることなく形成することができる。また、打ち抜き孔７０，８０も、実施例１における貫通溝５６に比べて形状や位置決めが容易であるため、形成し易いものとなっている。
また、上記構成からなる本実施例においては、発光ダイオード３４の基板の上面に設けられた少なくとも一対の電極パターン５４と実装基板３２の少なくとも一対の電極パターン７４との半田付けを行うスペースを、小さな貫通孔６８を複数設けることで貫通孔の大きさを広げることができ、作業性を向上させることができる。特に、打ち抜き孔７０，８０を中心に複数の小さな貫通孔６８とを連結しているので、実装基板３２の中央方向に向けて実装用のスペースを更に広げることができ、より作業し易い状態にすることができる。
なお、上記実施例１，２においては電子部品として発光ダイオードを例にとったが、ＩＣ、ＬＳＩ等のその他の電子部品であっても、基板に搭載される電子部品であれば、同様に半田の視認性を確保して実装基板に実装することができる。
また、本発明の実装基板は、パソコン、携帯電話等の電子機器や、家電製品、自動車の計器およびパネル等の各種機器に組み込まれるものであっても良いものである。このように、本発明の実装基板をこれら各種機器に組み込むことにより、それらの機器においても、実装基板の上面側から電子部品の基板の上面に設けられた電極パターンと、実装基板の電極パターンとの接続部分の接続状態の確認が可能となる
２ 発光ダイオード
４ 発光素子
６ 電子部品の基板
８，１０ 電極パターン
１２ スルーホール電極
１４ 貫通孔
１６ 実装基板
１８ 電極パターン
２０ 半田フィレット
２１ 半田
２２ 基台
２４ 配線板
２６ 電極部
２８ 実装基板
３０ 放熱板
３２ 実装基板
３４ 発光ダイオード
３６ 貫通孔
３８ 貫通孔を画定する周側面
４０ 電極パターン
４０ａ 貫通孔の周側面上に位置する電極パターン
４０ｂ 実装基板の上面に位置する電極パターン
４０ｃ 実装基板の下面に位置する電極パターン
４２ 基台
４４ 配線板
４６ 電子部品の基板
４８ ワイヤーボンディング部
５０ 発光素子
５２ 封止樹脂
５４ 電極パターン
５４ａ 接続部分
５６ 貫通溝
５８ 配線パターン
６０ 接続部（半田フィレット）
６６ 貫通孔
６８ 小さな貫通孔
７０，８０ 打ち抜き孔
７２ 貫通孔を画定する周側面
７４ 電極パターン
４ 発光素子
６ 電子部品の基板
８，１０ 電極パターン
１２ スルーホール電極
１４ 貫通孔
１６ 実装基板
１８ 電極パターン
２０ 半田フィレット
２１ 半田
２２ 基台
２４ 配線板
２６ 電極部
２８ 実装基板
３０ 放熱板
３２ 実装基板
３４ 発光ダイオード
３６ 貫通孔
３８ 貫通孔を画定する周側面
４０ 電極パターン
４０ａ 貫通孔の周側面上に位置する電極パターン
４０ｂ 実装基板の上面に位置する電極パターン
４０ｃ 実装基板の下面に位置する電極パターン
４２ 基台
４４ 配線板
４６ 電子部品の基板
４８ ワイヤーボンディング部
５０ 発光素子
５２ 封止樹脂
５４ 電極パターン
５４ａ 接続部分
５６ 貫通溝
５８ 配線パターン
６０ 接続部（半田フィレット）
６６ 貫通孔
６８ 小さな貫通孔
７０，８０ 打ち抜き孔
７２ 貫通孔を画定する周側面
７４ 電極パターン
Claims (18)
- 少なくとも一対の電極パターンと、上面と、上面に対向し電子部品の基板の上面が実装される下面と、上面と下面を貫通する少なくとも一つの貫通孔と、貫通孔を画定する周側面とを有し、前記少なくとも一対の電極パターンの少なくとも一部が前記貫通孔を画定する周側面の内側に位置するように配置されており、
前記少なくとも一対の電極パターンと電子部品の基板の上面に設けられた少なくとも一対の電極パターンとが接続される接続部が、前記貫通孔を画定する周側面の内側に配置される実装基板。 - 前記少なくとも一対の電極パターンは、それぞれが前記上面から貫通孔を画定する周側面上を通って下面へと延びている請求項１に記載の実装基板。
- 前記少なくとも一対の電極パターンは、複数の電極パターンから成り、それぞれが独立して前記貫通孔に沿って設けられて、前記上面から貫通孔を画定する周側面上を通って下面へと延びている請求項１に記載の実装基板。
- 前記少なくとも一つの貫通孔は貫通孔を画定する周側面から上面および下面を貫通して実装基板内に切り込む複数の貫通溝を有し、前記複数の貫通溝は少なくとも一対の電極パターンを電気的に分断する請求項１に記載の実装基板。
- 前記少なくとも一つの貫通孔は、実装基板に設けられた貫通孔より小さい複数の独立した小さな貫通孔と、複数の小さな貫通孔に隣接する位置で実装基板を打ち抜いて連結する打ち抜き孔との集合体からなり、
前記少なくとも一対の電極パターンは、前記上面から複数の小さな貫通孔を画定する周側面上を通って下面へと延びている請求項１に記載の実装基板。 - 前記少なくとも一対の電極パターンは、それぞれが前記上面から貫通孔を画定する周側面上を通って実装基板の下面に延びており、実装基板の下面において、電子部品の基板の上面に配置された少なくとも一対の電極パターンと当接されている請求項１に記載の実装基板。
- 前記接続部は、実装基板の貫通孔を画定する周側面を越えて前記少なくとも一つの貫通孔の内側に延びる、電子部品の基板の上面に配置された少なくとも一対の電極パターンの接続部分と、実装基板の貫通孔を画定する周側面上にある実装基板の少なくとも一対の電極パターンの接続部分とを半田により接続する請求項１に記載の実装基板。
- 前記貫通溝は、貫通孔を画定する周側面から放射状に形成される請求項４に記載の実装基板。
- 前記少なくとも一対の電極パターンは、前記複数の貫通溝の間に、貫通孔に沿って放射状に形成される請求項８に記載の実装基板。
- 前記電子部品が発光ダイオードである請求項１に記載の実装基板。
- 前記実装基板の表面において、少なくとも一対の電極パターンのそれぞれから、貫通孔を中心として放射状に延びる配線パターンをさらに有する、請求項１に記載の実装基板。
- 金属から成る基台と、前記基台の上面に配置されて少なくとも一対の電極パターンを有する配線板とから成る基板と、前記配線板の少なくとも一対の電極パターンと電気的に接続される少なくとも一つの半導体素子を備えた電子部品と、
少なくとも一対の電極パターンと、上面と、上面に対向し少なくとも一つの半導体素子が搭載された電子部品の基板の上面が実装される下面と、上面と下面を貫通する少なくとも一つの貫通孔と、貫通孔を画定する周側面とを有する実装基板と、を備え、
前記実装基板の少なくとも一対の電極パターンの少なくとも一部が、前記貫通孔を画定する周側面の内側に位置するように配置されており、
前記実装基板の少なくとも一対の電極パターンと前記電子部品の少なくとも一対の電極パターンとが接続される接続部が、前記貫通孔を画定する周側面の内側に配置される実装基板の実装構造。 - 前記実装基板の少なくとも一対の電極パターンが複数の電極パターンから成り、それぞれが独立して前記貫通孔に沿って設けられ、前記実装基板の上面から貫通孔を画定する周側面上を通って下面へと延びている請求項１２に記載の実装基板の実装構造。
- 前記接続部は、実装基板の貫通孔を画定する周側面を越えて前記少なくとも一つの貫通孔の内側に延びる、電子部品の基板の上面に配置された少なくとも一対の電極パターンと実装基板の少なくとも一対の電極パターンとが、貫通孔を画定する周側面内において周側面に隣接する位置で、半田により接続されている請求項１２に記載の実装基板。
- 前記半導体素子が発光素子である請求項１２に記載の実装基板の実装構造。
- 前記接続部分は、前記少なくとも一つの貫通孔内に現れており、実装基板の上面から見る場合に目視される請求項１２に記載の実装基板の実装構造。
- 前記少なくとも一つの貫通孔は貫通孔を画定する周側面から上面および下面を貫通して実装基板内に切り込む複数の貫通溝を有し、前記複数の貫通溝は少なくとも一対の電極パターンを電気的に分断する請求項１２に記載の実装構造。
- 前記少なくとも一つの貫通孔は、実装基板に設けられた貫通孔より小さい複数の独立した小さな貫通孔と、複数の小さな貫通孔に隣接する位置で実装基板を打ち抜いて連結する打ち抜き孔との集合体からなり、
前記少なくとも一対の電極パターンは、前記上面から複数の小さな貫通孔を画定する周側面上を通って下面へと延びている請求項１２に記載の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012501812A JP5722870B2 (ja) | 2010-02-24 | 2011-02-23 | 実装基板及びその実装構造 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010039060 | 2010-02-24 | ||
| JP2010039060 | 2010-02-24 | ||
| PCT/JP2011/053936 WO2011105409A1 (ja) | 2010-02-24 | 2011-02-23 | 実装基板及びその実装構造 |
| JP2012501812A JP5722870B2 (ja) | 2010-02-24 | 2011-02-23 | 実装基板及びその実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2011105409A1 true JPWO2011105409A1 (ja) | 2013-06-20 |
| JP5722870B2 JP5722870B2 (ja) | 2015-05-27 |
Family
ID=44506814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012501812A Active JP5722870B2 (ja) | 2010-02-24 | 2011-02-23 | 実装基板及びその実装構造 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8766313B2 (ja) |
| JP (1) | JP5722870B2 (ja) |
| CN (1) | CN103155141B (ja) |
| DE (1) | DE112011100650B4 (ja) |
| WO (1) | WO2011105409A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8575639B2 (en) * | 2011-02-16 | 2013-11-05 | Cree, Inc. | Light emitting devices for light emitting diodes (LEDs) |
| US10267506B2 (en) | 2010-11-22 | 2019-04-23 | Cree, Inc. | Solid state lighting apparatuses with non-uniformly spaced emitters for improved heat distribution, system having the same, and methods having the same |
| CN103348496A (zh) | 2011-02-07 | 2013-10-09 | 克利公司 | 用于发光二极管（led）发光的部件和方法 |
| US9806246B2 (en) | 2012-02-07 | 2017-10-31 | Cree, Inc. | Ceramic-based light emitting diode (LED) devices, components, and methods |
| US8895998B2 (en) * | 2012-03-30 | 2014-11-25 | Cree, Inc. | Ceramic-based light emitting diode (LED) devices, components and methods |
| US9786825B2 (en) | 2012-02-07 | 2017-10-10 | Cree, Inc. | Ceramic-based light emitting diode (LED) devices, components, and methods |
| US9538590B2 (en) | 2012-03-30 | 2017-01-03 | Cree, Inc. | Solid state lighting apparatuses, systems, and related methods |
| USD738542S1 (en) | 2013-04-19 | 2015-09-08 | Cree, Inc. | Light emitting unit |
| US9826581B2 (en) | 2014-12-05 | 2017-11-21 | Cree, Inc. | Voltage configurable solid state lighting apparatuses, systems, and related methods |
| USD823492S1 (en) | 2016-10-04 | 2018-07-17 | Cree, Inc. | Light emitting device |
| JP7022509B2 (ja) * | 2017-02-14 | 2022-02-18 | シチズン電子株式会社 | 発光装置、実装基板、発光体 |
| CN107367771B (zh) * | 2017-07-11 | 2020-01-31 | 中国科学院电子学研究所 | 电化学地震检波器敏感电极及其制备方法 |
| US10480720B2 (en) * | 2017-08-17 | 2019-11-19 | Microsoft Technology Licensing, Llc | Active illumination source and PCB components having mountings for reduced Z-height and improved thermal conductivity |
| WO2020094100A1 (zh) * | 2018-11-08 | 2020-05-14 | 佛山市国星光电股份有限公司 | 一种led器件、显示屏及其封装工艺 |
| JP2020155512A (ja) * | 2019-03-19 | 2020-09-24 | 日本電気株式会社 | インターポーザ、接合構造体、および実装方法 |
| JP2020159758A (ja) * | 2019-03-25 | 2020-10-01 | 豊田合成株式会社 | 発光装置の製造方法および半田接合部検査装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2585610B2 (ja) | 1987-07-17 | 1997-02-26 | 株式会社リコー | 感熱記録材料 |
| JP3100139B2 (ja) | 1989-08-29 | 2000-10-16 | 日本食品化工株式会社 | 飲食物などの製造方法 |
| JPH06181268A (ja) * | 1992-12-15 | 1994-06-28 | Matsushita Electric Works Ltd | 半導体装置 |
| JPH1022589A (ja) * | 1996-04-29 | 1998-01-23 | Ibiden Co Ltd | 電子部品搭載用基板及びその製造方法 |
| JP2001326390A (ja) | 2000-05-18 | 2001-11-22 | Rohm Co Ltd | 裏面発光チップ型発光素子およびそれに用いる絶縁性基板 |
| JP3083557U (ja) | 2001-07-23 | 2002-02-08 | 台灣光寶電子股▲ふん▼有限公司 | 低熱抵抗発光ダイオード構造 |
| KR101154801B1 (ko) * | 2004-12-03 | 2012-07-03 | 엔지케이 스파크 플러그 캄파니 리미티드 | 세라믹 기판 및 발광 소자 수납용 세라믹 패키지 |
| US7683393B2 (en) * | 2004-12-07 | 2010-03-23 | Ngk Spark Plug Co., Ltd. | Wiring substrate for mounting light emitting element |
| JP4013077B2 (ja) * | 2005-11-21 | 2007-11-28 | 松下電工株式会社 | 発光装置およびその製造方法 |
| KR100782798B1 (ko) * | 2006-02-22 | 2007-12-05 | 삼성전기주식회사 | 기판 패키지 및 그 제조 방법 |
| US8575639B2 (en) * | 2011-02-16 | 2013-11-05 | Cree, Inc. | Light emitting devices for light emitting diodes (LEDs) |
-
2011
- 2011-02-23 JP JP2012501812A patent/JP5722870B2/ja active Active
- 2011-02-23 US US13/581,135 patent/US8766313B2/en active Active
- 2011-02-23 CN CN201180017066.6A patent/CN103155141B/zh active Active
- 2011-02-23 WO PCT/JP2011/053936 patent/WO2011105409A1/ja active Application Filing
- 2011-02-23 DE DE112011100650.0T patent/DE112011100650B4/de active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20120313135A1 (en) | 2012-12-13 |
| JP5722870B2 (ja) | 2015-05-27 |
| WO2011105409A1 (ja) | 2011-09-01 |
| CN103155141A (zh) | 2013-06-12 |
| DE112011100650T5 (de) | 2012-12-27 |
| CN103155141B (zh) | 2015-11-25 |
| DE112011100650B4 (de) | 2020-12-31 |
| US8766313B2 (en) | 2014-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5722870B2 (ja) | 実装基板及びその実装構造 | |
| KR102266668B1 (ko) | 고주파 모듈 | |
| JP5161504B2 (ja) | 半導体発光装置 | |
| WO2015016289A1 (ja) | 配線基板および電子装置 | |
| JP2016162846A (ja) | 基板ユニット、時計及び基板接合方法 | |
| JP2011023620A (ja) | 配線基板 | |
| JP2013219071A (ja) | 発光素子搭載用部品および発光装置 | |
| JP5300994B2 (ja) | 電子機器 | |
| WO2017094834A1 (ja) | 電子部品を実装した基板と放熱板を備えた電子部品モジュールおよびその製造方法 | |
| JP5232698B2 (ja) | 多面付け基板および半導体発光装置の製造方法。 | |
| WO2017077837A1 (ja) | 部品実装基板 | |
| JP5913432B2 (ja) | チップ型発光素子 | |
| JP6316614B2 (ja) | 支持部品及び当該支持部品を含むモジュール | |
| JP5708613B2 (ja) | モジュール | |
| JP2001203394A (ja) | 面実装型の半導体発光装置 | |
| KR20060133792A (ko) | 칩 사이즈 패키지 | |
| CN100372104C (zh) | 具有焊垫强化结构的基板 | |
| JP6067988B2 (ja) | 発光ダイオード実装用基板 | |
| JP5874552B2 (ja) | 接合部材 | |
| WO2017157420A1 (en) | Optoelectronic semiconductor device and module comprising such an optoelectronic semiconductor device | |
| JP2007116039A (ja) | 回路基板 | |
| JP6904720B2 (ja) | 発光体 | |
| JP6831624B2 (ja) | Ｌｅｄ発光装置 | |
| JP4562097B2 (ja) | 半導体装置の製造方法 | |
| JP4496922B2 (ja) | 電気配線板及びこれの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150326 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5722870 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |