KR20060133792A - 칩 사이즈 패키지 - Google Patents

칩 사이즈 패키지 Download PDF

Info

Publication number
KR20060133792A
KR20060133792A KR1020050053634A KR20050053634A KR20060133792A KR 20060133792 A KR20060133792 A KR 20060133792A KR 1020050053634 A KR1020050053634 A KR 1020050053634A KR 20050053634 A KR20050053634 A KR 20050053634A KR 20060133792 A KR20060133792 A KR 20060133792A
Authority
KR
South Korea
Prior art keywords
solder ball
solder
substrate
ball land
chip size
Prior art date
Application number
KR1020050053634A
Other languages
English (en)
Other versions
KR100701695B1 (ko
Inventor
김지묵
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050053634A priority Critical patent/KR100701695B1/ko
Priority to US11/471,079 priority patent/US20060284316A1/en
Publication of KR20060133792A publication Critical patent/KR20060133792A/ko
Application granted granted Critical
Publication of KR100701695B1 publication Critical patent/KR100701695B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

개시된 칩 사이즈 패키지는, 일측에 칩이 실장되는 기판과, 기판의 타측 상에 형성되며, 중심부가 돌출된 솔더 볼 랜드와, 솔더 볼 랜드 및 기판의 타측 표면 일부가 노출되도록 개방 영역을 가지며, 기판의 타측에 마련된 솔더 마스크 및 솔더 볼 랜드에 융착되는 솔더 볼을 포함하여, SMD 타입과 NSMD 타입이 혼합된 복합형 구조를 가짐으로서, 솔더 볼 랜드와 솔더 볼 간의 결합력을 안정되게 강화할 수 있고, SMD 타입과 NSMD 타입 각각의 장점을 보유할 수 있게 하는 효과를 제공한다.
솔더 볼, 솔더 볼 랜드

Description

칩 사이즈 패키지{Chip size package}
도 1a는 종래의 SMD 타입 솔더 볼 랜드를 나타낸 평면도,
도 1b는 종래의 NSMD 타입 솔더 볼 랜드를 나타낸 평면도,
도 2는 본 발명의 일 실시예에 따른 칩 사이즈 패키지를 나타낸 단면도,
도 3은 도 2의 솔더 볼과 솔더 볼 랜드가 결합된 모습을 나타낸 평면도,
<도면의 주요부분에 대한 부호의 설명>
100... 칩 사이즈 패키지 110... 기판
120... 솔더 볼 랜드 121... 중심부
122... 다리 130... 솔더 마스크
131... 개방 영역 140... 솔더 볼
본 발명은 칩 사이즈 패키지에 관한 것으로서, 특히 솔더 볼이 실장되는 솔더 볼 랜드 구조가 SMD 및 NSMD 복합형으로 이루어진 칩 사이즈 패키지에 관한 것이다.
최근 전자 제품이 소형화 되면서 반도체가 실장될 공간은 더욱 줄어들고 있 는 반면, 제품은 더욱 다기능화하고 고성능화되기 때문에 이를 뒷받침해 줄 반도체의 종류 및 개수는 늘어나는 추세이며, 따라서 단위 체적당 실장 효율을 높이기 위해서 패키지(package)는 경박단소화에 부응할 수 밖에 없다. 이러한 요구로 개발되어 상용화된 것이 칩(chip) 크기와 거의 같은 크기의 패키지인 칩 사이즈 패키지(chip size package)이다.
이 칩 사이즈 패키지는 리드 프레임(lead frame) 대신 기판 하부에 마련된 솔더 볼 랜드(solder ball land)에 융착된 솔더 볼에 의하여 인쇄회로기판에 접합되는데, 솔더 볼이 융착되는 솔더 볼 랜드의 구조로 종래에는 도 1a 및 도 1b에 도시된 바와 같은 SMD 타입(solder mask defined type)과 NSMD 타입(non solder mask defined type)이 채용되고 있다.
먼저 도 1a를 참조하면, SMD 타입은 패턴 연결부(14) 및 이와 연결된 솔더 볼 랜드(10)의 외곽부(10a)가 솔더 마스크(16)에 의하여 덮여 있으며, 솔더 볼 랜드(10)의 중심부(10b)가 솔더 마스크(16)의 개방 영역(16a)에 의해 노출된다. 즉, 기판(미도시) 상에 원형 형태를 가진 구리 재질의 솔더 볼 랜드(10)가 적층되고, 솔더 볼 랜드(10)의 표면에는 솔더 볼(미도시)이 용이하게 용착되도록 니켈과 금이 차례로 도금되어 있으며, 솔더 볼 랜드(10)의 외곽부(10a)와 기판을 덮도록 솔더 마스크(16)가 적층된다.
그런데, 이와 같은 SMD 타입은 모듈 형성 시, 솔더 볼 시어(shear)값은 우수한 반면, 솔더 볼 랜드(10)와의 솔더 볼 결합력이 낮아, 열 사이클과 같은 온도 변화 하에서 솔더 볼 조인트(solder ball joint)의 신뢰성을 테스트하는 경우 솔더 볼이 솔더 볼 랜드(10)에서 쉽게 떨어지는 문제점이 있다.
다음으로 도 1b를 참조하면, NSMD 타입은 패턴 연결부(24)의 일부분(24a)이 솔더 마스크(26)에 의해 덮여 있으며, 패턴 연결부(24)의 잔여 부분(24b)과, 솔더 볼 랜드(20) 및 기판(1)의 일부분이 솔더 마스크(26)의 개방 영역(26a)에 의해 노출된다. 즉, 기판(1) 표면에 솔더 볼 랜드(20)가 적층되고, 솔더 볼 랜드(20) 및 기판(1)의 일부가 노출되도록 솔더 마스크(26)가 도포된다. 마찬가지로 솔더 볼 랜드(20)의 표면은 니켈과 금으로 차례로 도금된다.
그런데, 이와 같은 NSMD 타입은 솔더 볼 조인트의 신뢰성은 우수한 반면, 솔더 볼 랜드(20)와 연결되는 패턴 연결부(24)가 단선되는 이른바 패턴 크랙(crack) 현상이 나타나거나, 솔더 볼 랜드(20)가 기판(1)으로부터 분리되는 솔더 볼 랜드(20) 분리 현상이 나타나는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위하여 창출된 것으로서, SMD 타입과 NSMD 타입 솔더 볼 랜드의 장점을 혼합하여, 외부의 열적, 기계적 변형에 대한 저항력을 향상시킬 수 있도록 개선된 칩 사이즈 패키지를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 칩 사이즈 패키지는, 일측에 칩이 실장되는 기판; 상기 기판의 타측 상에 형성되며, 중심부가 돌출된 솔더 볼 랜드; 상기 솔더 볼 랜드 및 상기 기판의 타측 표면 일부가 노출되도록 개방 영역을 가지 며, 상기 기판의 타측에 마련된 솔더 마스크; 및 상기 솔더 볼 랜드에 융착되는 솔더 볼을 포함한다.
여기서, 상기 솔더 볼 랜드는 상기 돌출된 중심부의 하부에서 방사상으로 연장된 복수의 다리를 구비한 것이 바람직하다.
또한, 상기 복수의 다리는 "Y"자 형상인 것이 바람직하다.
또한, 상기 솔더 볼은 상기 솔더 볼 랜드의 중심부 전면적 및 상기 복수의 다리 일부분에 융착된 것이 바람직하다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 칩 사이즈 패키지의 단면도를 나타낸 것이고, 도 3은 도 2의 평면도를 나타낸 것이다.
도면을 참조하면, 칩 사이즈 패키지(100)는 일측에 칩(미도시)이 실장된 기판(110)과, 기판(110) 타측에 마련된 솔더 볼 랜드(120)와, 솔더 볼 랜드(120)와 기판(110)의 타측 일부분이 노출되도록 개방 영역(131)을 가지며, 기판(110)의 타측 상에 마련된 솔더 마스크(130) 및 솔더 볼 랜드(120)에 용착되는 솔더 볼(140)을 포함한다.
기판(110) 타측에 마련되는 솔더 볼 랜드(120)는 솔더 볼(140)이 결합되는 부위로서 전체적으로 3차원 형상을 가지며, 중심부(121)가 타측 방향으로 돌출되고, 이 돌출된 중심부(121)의 하부에서 방사상으로 복수의 다리(122)가 연장된 형상을 가진다. 즉, 중심부(121)와 복수의 다리(122)는 서로 그 높이가 다르게 단을 이루는 형상이다.
복수의 다리(122)는 "Y"자 형상을 가질 수 있으며, 이 복수의 다리(122)는 솔더 볼 랜드(120)와 솔더 볼(140)과의 결합 시 접촉 면적을 넓게 해주며, 칩과 솔더 볼(140)을 전기적으로 연결시켜 준다.
이와 같은 솔더 볼 랜드(120)의 구조는, 기판(110) 중심부에 솔더 볼 랜드(120)가 마련되고, 솔더 볼 랜드(120) 및 기판(110) 상에 솔더 마스크(130)가 마련된다. 즉, 기판(110) 및 솔더 볼 랜드(120) 상에 적층된 솔더 마스크(130)의 개방 영역(131)으로 솔더 볼 랜드(120) 및 기판(110)의 일부분이 오픈된 형태이다. 이 솔더 볼 랜드(120)의 형상은 원형의 형상에서 부분적으로 에칭되어 "Y"자 형상을 가지며, 에칭된 부분으로는 기판(110)의 일부가 오픈된 형태이다. 이는 솔더 볼 랜드(120)의 구조 중 SMD 타입과 NSMD 타입이 혼합된 복합형 구조를 나타낸다. 즉, 솔더 볼 랜드(120)와 기판(110) 표면의 일부분이 오픈된 NSMD 타입과 솔더 볼 랜드(120)의 다리(122) 부분을 덮으므로서 기판(110)의 일부를 덮는 SMD 타입이 혼합된 형태이다.
솔더 볼(140)은 솔더 볼 랜드(120)에 연결되어 패키지(100)와 외부를 도통시키는 것으로, 솔더 볼 랜드(120)의 중심부(121) 전면적 및 복수의 다리(122) 일부분에 융착한다.
이와 같은 구조의 칩 사이즈 패키지는, SMD 타입과 NSMD 타입이 혼합된 복합형 구조를 가짐으로서, SMD 타입과 NSMD 타입 각각의 장점을 나타내게 된다. 즉, 솔더 볼이 솔더 마스크의 개방 영역에 노출된 솔더 볼 랜드의 중심부 전면적 및 다 리의 일부분과 결합하므로서, 솔더 볼의 결합력을 강화할 수 있게 된다.
상술한 바와 같이 본 발명의 칩 사이즈 패키지에 의하면, SMD 타입과 NSMD 타입이 혼합된 복합형 구조를 가짐으로서, 솔더 볼 랜드와 솔더 볼 간의 결합력을 안정되게 강화할 수 있고, SMD 타입과 NSMD 타입 각각의 장점을 보유할 수 있게 하는 효과를 제공한다.
본 발명은 상기에 설명되고 도면에 예시된 것에 의해 한정되는 것은 아니며, 다음에 기재되는 청구의 범위 내에서 더 많은 변형 및 변용예가 가능한 것임은 물론이다.

Claims (4)

  1. 일측에 칩이 실장되는 기판;
    상기 기판의 타측 상에 형성되며, 중심부가 돌출된 솔더 볼 랜드;
    상기 솔더 볼 랜드 및 상기 기판의 타측 표면 일부가 노출되도록 개방 영역을 가지며, 상기 기판의 타측에 마련된 솔더 마스크; 및
    상기 솔더 볼 랜드에 융착되는 솔더 볼을 포함한 것을 특징으로 하는 칩 사이즈 패키지.
  2. 제1항에 있어서,
    상기 솔더 볼 랜드는 상기 돌출된 중심부의 하부에서 방사상으로 연장된 복수의 다리를 구비한 것을 특징으로 하는 칩 사이즈 패키지.
  3. 제2항에 있어서,
    상기 복수의 다리는 "Y"자 형상인 것을 특징으로 하는 칩 사이즈 패키지.
  4. 제2항에 있어서,
    상기 솔더 볼은 상기 솔더 볼 랜드의 중심부 전면적 및 상기 복수의 다리 일부분에 융착된 것을 특징으로 하는 칩 사이즈 패키지.
KR1020050053634A 2005-06-21 2005-06-21 칩 사이즈 패키지 KR100701695B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050053634A KR100701695B1 (ko) 2005-06-21 2005-06-21 칩 사이즈 패키지
US11/471,079 US20060284316A1 (en) 2005-06-21 2006-06-20 Chip size package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050053634A KR100701695B1 (ko) 2005-06-21 2005-06-21 칩 사이즈 패키지

Publications (2)

Publication Number Publication Date
KR20060133792A true KR20060133792A (ko) 2006-12-27
KR100701695B1 KR100701695B1 (ko) 2007-03-29

Family

ID=37572607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050053634A KR100701695B1 (ko) 2005-06-21 2005-06-21 칩 사이즈 패키지

Country Status (2)

Country Link
US (1) US20060284316A1 (ko)
KR (1) KR100701695B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604356B1 (en) 2010-11-12 2013-12-10 Amkor Technology, Inc. Electronic assembly having increased standoff height
JP2015056561A (ja) * 2013-09-12 2015-03-23 イビデン株式会社 プリント配線板及びその製造方法
TWI669801B (zh) * 2018-09-04 2019-08-21 頎邦科技股份有限公司 撓性基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0149790B1 (ko) * 1995-07-13 1998-12-15 김광호 돌출된 외부 접속 단자가 일면에 형성된 기판 및 그의 제조방법과 그 기판을 이용한 패키지 및 그의 제조방법
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
US6201305B1 (en) * 2000-06-09 2001-03-13 Amkor Technology, Inc. Making solder ball mounting pads on substrates
US6552436B2 (en) 2000-12-08 2003-04-22 Motorola, Inc. Semiconductor device having a ball grid array and method therefor
KR100523330B1 (ko) * 2003-07-29 2005-10-24 삼성전자주식회사 Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지

Also Published As

Publication number Publication date
US20060284316A1 (en) 2006-12-21
KR100701695B1 (ko) 2007-03-29

Similar Documents

Publication Publication Date Title
JP4349988B2 (ja) 改善された半田ボールランドの構造を有する半導体パッケージ
US5872399A (en) Solder ball land metal structure of ball grid semiconductor package
US6600221B2 (en) Semiconductor device with stacked semiconductor chips
JP5185885B2 (ja) 配線基板および半導体装置
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
KR20070009428A (ko) 반도체 장치 및 그 제조 방법
JP2007019484A (ja) 積層型パッケージ
US20060267215A1 (en) Semiconductor device, semiconductor device mounting board, and method for mounting semiconductor device
US6924556B2 (en) Stack package and manufacturing method thereof
KR100701695B1 (ko) 칩 사이즈 패키지
US7315086B2 (en) Chip-on-board package having flip chip assembly structure and manufacturing method thereof
JP2009105441A (ja) 半導体装置
US20070228542A1 (en) Stacked integrated circuit
US7105929B2 (en) Semiconductor device
KR20060074146A (ko) 반도체 패키지 모듈
JP2010118592A (ja) 半導体装置
JP4654971B2 (ja) 積層型半導体装置
JP2008141036A (ja) プリント基板およびその製造方法
JP2007141947A (ja) 半導体装置およびその製造方法
JP2001177226A (ja) プリント配線板並びに裏面電極型電気部品及びプリント配線板を備える電気部品装置
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
JP2007012748A (ja) 積層型半導体装置およびその製造方法
KR20020028473A (ko) 적층 패키지
KR100225236B1 (ko) BGA(Ball Grid Array; 볼 그리드 어레이) 반도체 패키지
KR100668811B1 (ko) 적층 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee