JPWO2011030370A1 - 表示パネル装置及びその制御方法 - Google Patents

表示パネル装置及びその制御方法 Download PDF

Info

Publication number
JPWO2011030370A1
JPWO2011030370A1 JP2010513532A JP2010513532A JPWO2011030370A1 JP WO2011030370 A1 JPWO2011030370 A1 JP WO2011030370A1 JP 2010513532 A JP2010513532 A JP 2010513532A JP 2010513532 A JP2010513532 A JP 2010513532A JP WO2011030370 A1 JPWO2011030370 A1 JP WO2011030370A1
Authority
JP
Japan
Prior art keywords
voltage
electrode
power supply
light emitting
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010513532A
Other languages
English (en)
Other versions
JP5184625B2 (ja
Inventor
晋也 小野
晋也 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2011030370A1 publication Critical patent/JPWO2011030370A1/ja
Application granted granted Critical
Publication of JP5184625B2 publication Critical patent/JP5184625B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

有機ＥＬ素子（１５）と、保持容量素子（１３）と、ゲートが電極（１３１）に接続されソースが有機ＥＬ素子（１５）のアノード及び電極（１３２）に接続され保持容量素子（１３）の電圧に応じたドレイン電流を有機ＥＬ素子（１５）に流す駆動トランジスタ（１４）と、駆動トランジスタ（１４）のドレイン電位を決定するための第１電源線（２１）と、有機ＥＬ素子（１５）のカソードに接続された第２電源線（２２）と、電極（１３１）に基準電圧を設定するためのスイッチングトランジスタ（１２）と、電極（１３２）にデータ電圧を供給するためのデータ線（２０）と、データ線（２０）と電極（１３２）との間に接続された選択トランジスタ（１１）と、電極（１３１）と第１電源線（２１）との間であって、駆動トランジスタ（１４）と直列接続され、駆動トランジスタ（１４）のドレイン電流のＯＮ／ＯＦＦを決定するスイッチングトランジスタ（１６）とを備える。

Description

本発明は、表示パネル装置およびその制御方法に関し、特に電流駆動型の発光素子を用いた表示パネル装置およびその制御方法に関する。
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた画像表示装置が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度がそこに流れる電流値により制御される点で、液晶セルがそこに印加される電圧により制御されるのとは異なる。
有機ＥＬ表示装置では、通常、画素を構成する有機ＥＬ素子がマトリクス状に配置される。複数の行電極（走査線）と複数の列電極（データ線）との交点に有機ＥＬ素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機ＥＬ素子を駆動するものをパッシブマトリクス型の有機ＥＬディスプレイと呼ぶ。
一方、複数の走査線と複数のデータ線との交点にスイッチング薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を設け、このスイッチングＴＦＴに駆動素子のゲートを接続し、選択した走査線を通じてこのスイッチングＴＦＴをオンさせて信号線からデータ信号を駆動素子に入力する。この駆動素子によって有機ＥＬ素子を駆動するものをアクティブマトリクス型の有機ＥＬ表示装置と呼ぶ。
アクティブマトリクス型の有機ＥＬ表示装置は、各行電極（走査線）を選択している期間のみ、それに接続された有機ＥＬ素子が発光するパッシブマトリクス型の有機ＥＬ表示装置とは異なり、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、表示装置の走査本数が上がってもディスプレイの輝度減少を招くようなことはない。従って、アクティブマトリクス型の有機ＥＬ表示装置は、低電圧で駆動でき、低消費電力化が可能となる。
特許文献１には、アクティブマトリクス型の有機ＥＬ表示装置における画素部の回路構成が開示されている。
図１７は、特許文献１に記載された従来の有機ＥＬ表示装置における画素部の回路構成図である。同図における画素部５００は、カソードが負電源線（電圧値はＶＥＥ）に接続された有機ＥＬ素子５０５、ドレインが正電源線（電圧値はＶＤＤ）に接続されソースが有機ＥＬ素子５０５のアノードに接続されたｎ型薄膜トランジスタ（ｎ型ＴＦＴ）５０４、ｎ型ＴＦＴ５０４のゲート−ソース間に接続されｎ型ＴＦＴ５０４のゲート電圧を保持する容量素子５０３、有機ＥＬ素子５０５の両端子間を略同電位とする第３スイッチング素子５０９、信号線５０６から映像信号を選択的にｎ型ＴＦＴ５０４のゲートに印加する第１スイッチング素子５０１、及びｎ型ＴＦＴ５０４のゲート電位を所定電位に初期化する第２スイッチング素子５０２という簡単な回路素子により構成される。以下、画素部５００の発光動作を説明する。
まず、第２スイッチング素子５０２を、第２走査線５０８から供給される走査信号によりオン状態とし、参照電源線から供給される所定の電圧ＶＲＥＦをｎ型ＴＦＴ５０４のゲートに印加してｎ型ＴＦＴ５０４のソース−ドレイン間電流が流れないようｎ型ＴＦＴ５０４を初期化する（Ｓ１０１）。
次に、第２スイッチング素子５０２を、第２走査線５０８から供給される走査信号によりオフ状態とする（Ｓ１０２）。
次に、第１スイッチング素子５０１を、第１走査線５０７から供給される走査信号によりオン状態とし、信号線５０６から供給される信号電圧をｎ型ＴＦＴ５０４のゲートに印加する（Ｓ１０３）。このとき、第３スイッチング素子５０９のゲートには、第１走査線５０７が接続されており、第１スイッチング素子５０１の導通と同時に導通する。これによって有機ＥＬ素子５０５の端子間電圧に影響されずに、容量素子５０３には信号電圧に対応した電荷が蓄積される。また、第３スイッチング素子５０９が導通している間は有機ＥＬ素子５０５に電流が流れないので、有機ＥＬ素子５０５は発光しない。
次に、第３スイッチング素子５０９を、第１走査線５０７から供給される走査信号によりオフ状態とし、容量素子５０３に蓄積された電荷に対応する信号電流をｎ型ＴＦＴ５０４から有機ＥＬ素子５０５へ供給する（Ｓ１０４）。このとき、有機ＥＬ素子５０５が発光する。
上述した一連の動作により、１フレーム期間において、信号線から供給される信号電圧に対応した輝度で有機ＥＬ素子５０５が発光することになる。
特開２００５−４１７３号公報
しかしながら、特許文献１に記載された従来の有機ＥＬ表示装置は、信号電圧をｎ型ＴＦＴ５０４のゲートに記録した際（Ｓ１０３）に、ｎ型ＴＦＴ５０４がオン状態となり、第３スイッチング素子５０９を介して負電源線に電流が流れ込んでしまう。この電流が、第３スイッチング素子５０９及び負電源線の抵抗成分に流れることにより、ｎ型ＴＦＴ５０４のソース電位が変動してしまう。つまり、容量素子５０３に保持すべき電圧が変動してしまう。
上述したように、アモルファスＳｉに代表されるｎ型ＴＦＴによってソース接地動作する画素回路を構成する場合、駆動ｎ型ＴＦＴのゲート−ソース間の電圧を保持する機能を有する容量素子の両端電極に、正確な電位を記録することが困難となる。よって、信号電圧に対応した正確な信号電流が流れないため発光素子が正確に発光せず、結果的には映像信号を反映した高精度な画像表示がなされない。
上記課題に鑑み、本発明は、簡単な画素回路で、駆動ＴＦＴのゲート−ソース間の電圧を保持する静電容量の両端電極に、信号電圧に対応した正確な電位を記録することができる発光画素を有する画像表示装置を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る表示パネル装置は、発光素子と、電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、前記コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電極の電位を決定するための第１電源線と、前記発光素子の第２電極に電気的に接続された第２電源線と、前記コンデンサの第１電極に基準電圧を設定するための第１スイッチ素子と、前記コンデンサの第２電極にデータ電圧を供給するためのデータ線と、一方の端子が前記データ線に電気的に接続され、他方の端子が前記コンデンサの第２電極に電気的に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第２スイッチ素子と、前記発光素子の第１電極と前記コンデンサの第２電極とを電気的に接続し、前記第１電源線、前記発光素子の第１電極、前記コンデンサの第２電極、前記第２スイッチ素子及び前記データ線を接続するパスを形成するための配線と、前記発光素子の第１電極と前記第１電源線との間にあって、前記駆動素子と直列に接続され、前記駆動素子のドレイン電流のＯＮ／ＯＦＦを決定する第３スイッチ素子とを備えることを特徴とする。
本発明の表示パネル装置およびその制御方法によれば、駆動ＴＦＴに流れる電流経路を制御することで書き込み時に電源線及びデータ線に電流が流れないようにすることができる。よって、書き込み期間中にスイッチＴＦＴおよび電源線の抵抗成分による、保持容量素子の両端に正確な電位を記録することができ、映像信号を反映した高精度な画像表示をすることが可能となる。
図１は、本発明の表示装置の電気的な構成を示すブロック図である。 図２は、本発明の実施の形態１に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図３は、本発明の実施の形態に係る表示装置のテストモードにおける制御方法を説明する動作タイミングチャートである。 図４は、本発明の実施の形態１に係る表示装置のテストモードにおける制御方法を説明する動作フローチャートである。 図５Ａは、本発明の実施の形態１に係る表示装置のテストモードにおけるデータ電圧書き込み状態を表す回路図である。 図５Ｂは、本発明の実施の形態１に係る表示装置のテストモードにおけるドレイン電流読み取り状態を表す回路図である。 図６は、本発明の実施の形態に係る表示装置の通常発光モードにおける制御方法を説明する動作タイミングチャートである。 図７は、本発明の実施の形態１に係る表示装置の通常発光モードにおける制御方法を説明する動作フローチャートである。 図８Ａは、本発明の実施の形態１に係る表示装置の通常発光モードにおけるデータ電圧書き込み状態を表す回路図である。 図８Ｂは、本発明の実施の形態１に係る表示装置の通常発光モードにおける発光状態を表す回路図である。 図９は、本発明の実施の形態２に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図１０は、本発明の実施の形態２に係る表示装置のテストモードにおける制御方法を説明する動作フローチャートである。 図１１Ａは、本発明の実施の形態２に係る表示装置のテストモードにおけるデータ電圧書き込み状態を表す回路図である。 図１１Ｂは、本発明の実施の形態２に係る表示装置のテストモードにおけるドレイン電流読み取り状態を表す回路図である。 図１２は、本発明の実施の形態２に係る表示装置の通常発光モードにおける制御方法を説明する動作フローチャートである。 図１３Ａは、本発明の実施の形態２に係る表示装置の通常発光モードにおけるデータ電圧書き込み状態を表す回路図である。 図１３Ｂは、本発明の実施の形態２に係る表示装置の通常発光モードにおける発光状態を表す回路図である。 図１４は、本発明の実施の形態３に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図１５は、本発明の実施の形態４に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図１６は、本発明の画像表示装置を内蔵した薄型フラットＴＶの外観図である。 図１７は、特許文献１に記載された従来の有機ＥＬ表示装置における画素部の回路構成図である。
請求項１記載の態様の表示パネル装置は、発光素子と、電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、前記コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電極の電位を決定するための第１電源線と、前記発光素子の第２電極に電気的に接続された第２電源線と、前記コンデンサの第１電極に基準電圧を設定するための第１スイッチ素子と、前記コンデンサの第２電極にデータ電圧を供給するためのデータ線と、一方の端子が前記データ線に電気的に接続され、他方の端子が前記コンデンサの第２電極に電気的に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第２スイッチ素子と、前記発光素子の第１電極と前記コンデンサの第２電極とを電気的に接続し、前記第１電源線、前記発光素子の第１電極、前記コンデンサの第２電極、前記第２スイッチ素子及び前記データ線を接続するパスを形成するための配線と、前記発光素子の第１電極と前記第１電源線との間にあって、前記駆動素子と直列に接続され、前記駆動素子のドレイン電流のＯＮ／ＯＦＦを決定する第３スイッチ素子とを備えるものである。
本態様の回路構成によると、前記第３スイッチ素子によって、前記駆動素子のソース電極及び前記第２スイッチ素子を介した前記第１電源線と前記データ線との間の電流の流れを遮断した上で、前記コンデンサに所望の電位差の電圧を保持させることが可能となる。これにより、前記第２スイッチ素子の両側の端子の電位差が、前記駆動素子のソース電極及び前記第２スイッチ素子を介して前記第１電源線と前記データ線との間で流れる電流によって変動するのを防止できる。そのため、前記第２スイッチ素子の両端の電位差が安定し、前記第２スイッチ素子を介して前記データ線から所望の電位差の電圧に対応する電圧を正確に前記コンデンサに保持できる。その結果、前記駆動素子のゲート−ソース間の電位差が安定し、前記所望の電位差の電圧に対応するドレイン電流を正確に前記発光素子に流すことができる。
請求項２記載の態様の表示パネル装置は、請求項１記載の表示装置において、さらに、前記第１スイッチ素子、前記第２スイッチ素子及び前記第３スイッチ素子を制御する制御部とを備え、前記制御部は、前記第３スイッチ素子をＯＦＦして前記配線及び前記第２スイッチ素子を介した前記第１電源線と前記データ線との間の前記ドレイン電流の流れを遮断している間に、前記第１スイッチ素子及び前記第２スイッチ素子をＯＮして前記コンデンサの第１電極に前記基準電圧を設定すると共に前記コンデンサの第２電極に前記データ電圧を設定して前記コンデンサに所望の電位差の電圧を保持させ、前記第１スイッチ素子及び前記第２スイッチ素子をＯＦＦした状態で前記第３スイッチ素子をＯＮし、前記コンデンサに保持された前記所望の電位差の電圧に応じた前記ドレイン電流を前記発光素子に流させるものである。
本態様によれば、前記第１スイッチ素子から第３スイッチ素子の動作を、制御部が制御する。つまり、前記駆動素子のソース電極及び前記第２スイッチ素子を介した前記第１電源線と前記データ線との間の電流の流れを遮断した上で、前記コンデンサに所望の電位差の電圧を蓄積する。これにより、前記第２スイッチ素子の両側の端子の電位差が、前記駆動素子のソース電極及び前記第２スイッチ素子を介して前記第１電源線と前記データ線との間で流れる電流によって変動するのを防止できる。そのため、前記第２スイッチ素子の両端の電位差が安定し、前記第２スイッチ素子を介して前記データ線から所望の電位差の電圧に対応する電圧を正確に前記コンデンサに保持できる。その結果、前記駆動素子のゲート−ソース間の電位差が安定し、前記所望の電位差の電圧に対応するドレイン電流を正確に前記発光素子に流すことができる。
請求項３記載の態様の表示パネル装置は、請求項２記載の表示装置において、前記制御部は、前記第３スイッチ素子をＯＦＦすることにより、前記配線及び前記第２スイッチ素子を介した前記第１電源線と前記データ線との間の電流の流れを遮断すると共に、前記第１電源線と前記第２電源線との間の電流の流れを遮断するものである。
本態様によると、前記第１電源線と前記第２電源線との間のドレイン電流の流れを遮断した上で、前記コンデンサに所望の電位差の電圧が保持される。これにより、前記コンデンサに保持された電圧が所望の電位差の電圧になる前に、前記コンデンサの第２電極が接続された素子（ここでは発光素子もしくはスイッチングトランジスタ）に電流が流れることはない。よって、前記コンデンサに保持された電圧が所望の電位差の電圧になる前に、前記コンデンサに保持された電圧に応じた電流が前記発光素子もしくはスイッチングトランジスタに流れるのを防止できる。即ち、前記コンデンサに所望の電位差の電圧に対応する正確な電圧を保持できるので、所望の電位差の電圧に対応する正確なドレイン電流を前記発光素子に流すことができる。
さらに、前記発光素子と前記電源線との間に、前記駆動素子と直列に設けられ、前記第１電源線と前記第２電源線との間にドレイン電流を流す第３スイッチ素子を設けている。これにより、突入電流の発生を抑え、前記発光素子への供給電量を正確に制御できる。その結果、画像のコントラストを向上させることができる。
即ち、前記第３スイッチ素子のＯＦＦという一つの制御によって、前記第２スイッチ素子の両端の電位差を安定させて前記駆動素子のゲート−ソース間の電位差を安定させることができると共に、突入電流を抑えることができる。その結果、所望の電位差の電圧に対応する電圧を正確に前記コンデンサに保持して、前記所望の電位差の電圧に対応するドレイン電流を正確に前記発光素子に流すことができる。
請求項４記載の態様の表示パネル装置は、請求項１の表示装置において、例えば、前記第３スイッチ素子は、前記第１電源線と前記駆動素子のドレインとの間に直列に接続され、前記配線は、前記駆動素子のソースに接続された前記発光素子の第１電極と、前記コンデンサの第２電極とを接続するものである。
請求項５記載の態様の表示パネル装置は、請求項１の表示装置において、例えば、前記第３スイッチ素子は、前記発光素子の第１電極と前記駆動素子のソースとの間に直列に接続され、前記配線は、前記第３スイッチ素子に接続された前記発光素子の第１電極と、前記コンデンサの第２電極とを接続するものである。
請求項６記載の態様の表示パネル装置は、請求項２または３に記載の表示装置において、前記発光素子の第１電極はアノード電極であり、前記発光素子の第２電極はカソード電極であり、前記第１電源線の電圧は、前記第２電源線の電圧より高く、前記第１電源線から前記第２電源線に向かって電流が流れるものである。
本態様によると、前記駆動素子をｎ型トランジスタで構成できる。
請求項７記載の態様の表示パネル装置は、請求項６記載の表示装置において、前記制御部は、前記第３スイッチ素子をＯＦＦして前記第１電源線から前記発光素子への電流の供給を遮断し、前記第１スイッチ素子及び前記第２スイッチ素子をＯＮして前記コンデンサの第１電極に前記基準電圧を設定すると共に前記コンデンサの第２電極に前記データ電圧を設定して前記コンデンサを所望の電位差の電圧を保持させ、前記第１スイッチ素子をＯＦＦして前記第２スイッチ素子及び前記第３スイッチ素子をＯＮし、前記所望の電位差の電圧に応じた前記ドレイン電流を、前記配線及び前記第２スイッチ素子を介して前記データ線に流すものである。
本態様によると、前記第１電源線を介して前記発光素子に供給される電流量を、前記データ線を介して読み込んで測定する場合、前記第１電源線から前記発光素子へ至る経路と、前記第１電源線から前記データ線に至る経路とで、電流が流れる条件は同一であるため、前記第１電源線を介して前記発光素子に供給される電流量を正確に測定できる。
また、前記第１電源線を介して前記発光素子に供給される電流量を、前記データ線を介して読み込んで測定する場合、前記コンデンサに保持された電圧が所望の電位差の電圧になる前に、前記電源線から供給される電流を測定することはない。よって、前記コンデンサに保持された電圧が所望の電位差の電圧になる前に、前記コンデンサに保持された電圧に応じた電流が前記電源線を介して供給され、それを測定するのを防止できる。即ち、前記コンデンサに所望の電位差の電圧に対応する正確な電圧を保持できるので、所望の電位差の電圧に対応する正確な電流量を測定できる。
請求項８記載の態様の表示パネル装置は、請求項７記載の表示装置において、前記第２電源線に、前記第１電源線に接続される電源部の設定電圧から前記発光素子の発光開始電圧を減じた電圧よりも大きい第１電圧または前記第１電圧より低い第２電圧を設定する設定部を備え、前記データ電圧は前記第１電圧より低い電圧であり、前記制御部は、前記発光素子を発光させる場合には、前記第２電源線に前記第２電圧を設定し、前記第２スイッチ素子をＯＦＦして前記第１電源線から前記発光素子に前記ドレイン電流を流し、前記ドレイン電流を測定する場合には、前記第２電源線に前記第１電圧を設定し、前記第２スイッチ素子をＯＮして、前記ドレイン電流を前記第１電源線から前記データ線に流すものである。
本態様によると、前記第１電源線から流れるドレイン電流を、前記データ線を介して測定する場合、前記発光素子の第２電極の電圧を、前記第１電源線に接続される電源部の設定電圧より前記発光素子の発光開始電圧を減じた電圧よりも大きい電圧として電位差を小さく設定する。このため、前記第３スイッチ素子をＯＮすれば、前記発光素子に電流は流れず、前記設定電圧と前記データ電圧の電位差により前記第１電源線から前記データ線に電流が流れる。
請求項９記載の態様の表示パネル装置は、請求項２または３に記載の表示装置において、前記発光素子の第１電極はカソード電極であり、前記発光素子の第２電極はアノード電極であり、前記第２電源線の電圧は、前記第１電源線の電圧より高く、前記第２電源線から前記第１電源線に向かって電流が流れるものである。
本態様によると、前記駆動素子をｐ型トランジスタで構成できる。
請求項１０記載の態様の表示パネル装置は、請求項９記載の表示装置において、前記制御部は、前記第３スイッチ素子をＯＦＦして前記第１電源線から前記発光素子への電流の供給を遮断し、前記第１スイッチ素子及び前記第２スイッチ素子をＯＮして前記コンデンサの第１電極に前記基準電圧を設定すると共に前記コンデンサの第２電極に前記データ電圧を設定して前記コンデンサを所望の電位差の電圧を保持させ、前記第１スイッチ素子をＯＦＦして前記第２スイッチ素子及び前記第３スイッチ素子をＯＮし、前記所望の電位差の電圧に応じた前記ドレイン電流を、前記配線及び前記第２スイッチ素子を介して前記データ線から流すものである。
本態様によると、前記第２電源線を介して前記発光素子に供給される電流量を、前記データ線を介して読み込んで測定する場合、前記発光素子から前記第１電源線へ至る経路と、前記データ線から前記第１電源線に至る経路とで、ドレイン電流が流れる条件は同一であるため、前記発光素子を介して前記第１電源線に供給される電流量を正確に測定できる。
また、前記発光素子を介して前記第１電源線に供給される電流量を、前記データ線を介して読み込んで測定する場合、前記コンデンサに保持された電圧が所望の電位差の電圧になる前に、前記第２電源線から供給される電流を測定することはない。よって、前記コンデンサに保持された電圧が所望の電位差の電圧になる前に、前記コンデンサに保持された電圧に応じた電流が前記第２電源線を介して供給され、それを測定するのを防止できる。即ち、前記コンデンサに所望の電位差の電圧に対応する正確な電圧を保持できるので、所望の電位差の電圧に対応する正確な電流量を測定できる。
請求項１１記載の態様の表示パネル装置は、請求項１０記載の表示装置において、前記第２電源線に、前記第１電源線に接続される電源部の設定電圧に前記発光素子の発光開始電圧を加えた電圧よりも小さい第３電圧または前記第３電圧より高い第４電圧を設定する設定部を備え、前記データ電圧は前記第１電圧より高い電圧であり、前記制御部は、前記発光素子を発光させる場合には、前記第２電源線に前記第４電圧を設定し、前記第２スイッチ素子をＯＦＦして前記発光素子から前記第１電源線へ電流を流し、前記ドレイン電流を測定する場合には、前記第２電源線に前記第３電圧を設定し、前記第２スイッチ素子をＯＮして、前記ドレイン電流を前記データ線から前記第１電源線に流すものである。
本態様によると、前記第１電源線へ流れるドレイン電流を、前記データ線を介して測定する場合、前記発光素子の第２電極の電圧を、前記第１電源線に接続される電源部の設定電圧に前記発光素子の発光開始電圧を加えた電圧よりも小さい電圧として電位差を小さく設定する。このため、前記第３スイッチ素子をＯＮすれば、前記発光素子に電流は流れず、前記設定電圧と前記データ電圧の電位差により前記データ線から前記第１電源線に電流が流れる。
請求項１２記載の態様の表示装置は、請求項１乃至請求項１１のいずれかに記載の表示パネル装置と、前記第１及び前記第２電源線に電源を供給する電源とを備え、前記発光素子は、第１電極と、第２電極と、前記第１電極及び前記第２電極に挟まれた発光層とを含み、前記発光素子は、少なくとも複数個マトリクス状に配置されているものである。
請求項１３記載の態様の表示装置は、請求項１乃至請求項１１のいずれかに記載の表示パネル装置と、前記第１及び前記第２電源線に電源を供給する電源とを備え、前記発光素子は、第１電極と、第２電極と、前記第１電極及び前記第２電極に挟まれた発光層とを含み、少なくとも前記発光素子及び前記第３スイッチ素子は、単位画素の画素回路を構成し、前記画素回路は、複数個マトリクス状に配置されているものである。
請求項１４記載の態様の表示装置は、請求項１乃至請求項１１のいずれかに記載の表示パネル装置と、前記第１及び前記第２電源線に電源を供給する電源とを備え、前記発光素子は、第１電極と、第２電極と、前記第１電極及び前記第２電極に挟まれた発光層とを含み、前記発光素子、前記コンデンサ、前記駆動素子、前記第１スイッチ素子、前記第２スイッチ素子及び前記第３スイッチ素子は、単位画素の画素回路を構成し、前記画素回路は、複数個マトリクス状に配置されているものである。
請求項１５記載の態様の表示装置は、前記発光素子は、有機エレクトロルミネッセンス発光素子である。
請求項１６記載の態様の表示装置の制御方法は、発光素子と、電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、前記コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電極の電位を決定するための第１電源線と、前記発光素子の第２電極に電気的に接続された第２電源線と、前記コンデンサの第１電極に基準電圧を設定するための第１スイッチ素子と、前記コンデンサの第２電極にデータ電圧を供給するためのデータ線と、一方の端子が前記データ線に電気的に接続され、他方の端子が前記コンデンサの第２電極に電気的に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第２スイッチ素子と、前記発光素子の第１電極と前記コンデンサの第２電極とを電気的に接続し、前記第１電源線、前記発光素子の第１電極、前記コンデンサの第２電極、前記第２スイッチ素子及び前記データ線を接続するパスを形成するための配線と、前記発光素子の第１電極と前記第１電源線との間にあって、前記駆動素子と直列に接続され、前記駆動素子のドレイン電流のＯＮ／ＯＦＦを決定する第３スイッチ素子とを具備する表示装置の制御方法であって、前記第３スイッチ素子をＯＦＦして前記配線及び前記第２スイッチ素子を介した前記第１電源線と前記データ線との間の前記ドレイン電流の流れを遮断し、前記ドレイン電流の流れを遮断している間に、前記第１スイッチ素子及び前記第２スイッチ素子をＯＮして前記コンデンサの第１電極に前記基準電圧を設定すると共に前記コンデンサの第２電極に前記データ電圧を設定して前記コンデンサを所望の電位差の電圧を保持させ、前記所望の電位差の電圧を保持させた後、前記第１スイッチ素子及び前記第２スイッチ素子をＯＦＦして前記第３スイッチ素子をＯＮし、前記コンデンサに保持された前記所望の電位差の電圧に応じた前記ドレイン電流を前記発光素子に流すものである。
以下、本発明の好ましい実施の形態を図に基づき説明する。なお、以下では、全ての図を通じて同一又は相当する要素には同じ符号を付して、その重複する説明を省略する。
（実施の形態１）
以下、本発明の実施の形態１について、図を用いて具体的に説明する。
図１は、本発明の表示装置の電気的な構成を示すブロック図である。同図における表示装置１は、制御回路２と、メモリ３と、走査線駆動回路４と、データ線駆動回路５と、電源線駆動回路６と、表示部７とを備える。
また、図２は、本発明の実施の形態１に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素１０は、選択トランジスタ１１と、スイッチングトランジスタ１２及び１６と、保持容量素子１３と、駆動トランジスタ１４と、有機ＥＬ素子１５と、第１走査線１７と、第２走査線１８と、第３走査線１９と、データ線２０と、第１電源線２１と、第２電源線２２と、参照電源線２３とを備える。また、周辺回路は、走査線駆動回路４と、データ線駆動回路５とを備える。
図１及び図２に記載された構成要素について、以下、その接続関係および機能を説明する。
制御回路２は、走査線駆動回路４、データ線駆動回路５、電源線駆動回路６及びメモリ３の制御を行う機能を有する。メモリ３には、各発光画素の補正データなどが記憶されており、制御回路２は、メモリ３に書き込まれた補正データを読み出し、外部から入力された映像信号を、その補正データに基づいて補正して、データ線駆動回路５へと出力する。
また制御回路２は、走査線駆動回路４を介して、選択トランジスタ１１、スイッチングトランジスタ１２及び１６を制御する。
走査線駆動回路４は、第１走査線１７、第２走査線１８及び第３走査線１９に接続されており、第１走査線１７、第２走査線１８及び第３走査線１９に走査信号を出力することにより、それぞれ、発光画素１０の有する選択トランジスタ１１、スイッチングトランジスタ１２及び１６の導通・非導通を制御回路２の指示により実行する機能を有する。
データ線駆動回路５は、データ線２０に接続されており、映像信号に基づいたデータ電圧を発光画素１０へ出力する機能を有する。
電源線駆動回路６は、第１電源線２１、第２電源線２２及び参照電源線２３に接続されており、それぞれ、全発光画素に共通の第１電源電圧ＶＤＤ、第２電源電圧ＶＥＥ及び基準電圧ＶＲを、制御回路２の指示により設定する機能を有する。
表示部７は、複数の発光画素１０を備え、外部から表示装置１へ入力された映像信号に基づいて画像を表示する。
選択トランジスタ１１は、ゲートが第１走査線１７に接続され、ソース及びドレインの一方がデータ線２０に接続され、ソース及びドレインの他方が保持容量素子１３の第２電極である電極１３２に接続された第２スイッチ素子である。選択トランジスタ１１は、データ線２０のデータ電圧を保持容量素子１３の電極１３２に印加するタイミングを決定する機能を有する。
スイッチングトランジスタ１２は、ゲートが第２走査線１８に接続され、ソース及びドレインの一方が参照電源線２３に接続され、ソース及びドレインの他方が保持容量素子１３の第１電極である電極１３１に接続された第１スイッチ素子である。スイッチングトランジスタ１２は、参照電源線２３の基準電圧ＶＲを保持容量素子１３の電極１３１に印加するタイミングを決定する機能を有する。選択トランジスタ１１及びスイッチングトランジスタ１２は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
保持容量素子１３は、電極１３１が駆動トランジスタ１４のゲートに接続され、電極１３２が選択トランジスタ１１のソース及びドレインの他方及び駆動トランジスタ１４のソースに接続されたコンデンサである。保持容量素子１３には、選択トランジスタ１１及びスイッチングトランジスタ１２がオン状態のときに、電極１３１に基準電圧ＶＲが、電極１３２にデータ電圧Ｖｄａｔａが印加され、両電極の電位差である（ＶＲ−Ｖｄａｔａ）が保持される。
駆動トランジスタ１４は、ゲートが保持容量素子１３の電極１３１に接続され、ドレインがスイッチングトランジスタ１６のソース及びドレインの一方に接続され、ソースが有機ＥＬ素子１５の第１電極であるアノードに接続された駆動素子である。駆動トランジスタ１４は、ゲート−ソース間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子１５に供給する。例えば、選択トランジスタ１１及びスイッチングトランジスタ１２がオフ状態であって、スイッチングトランジスタ１６がオン状態のときに、駆動トランジスタ１４は、データ線２０から供給されたデータ電圧Ｖｄａｔａに対応した電圧、つまり保持容量素子１３の保持電圧（ＶＲ−Ｖｄａｔａ）に対応したドレイン電流を、有機ＥＬ素子１５へ供給する機能を有する。駆動トランジスタ１４は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
有機ＥＬ素子１５は、アノードが駆動トランジスタ１４のソースに接続され、カソードが第２電源線２２に接続された発光素子であり、駆動トランジスタ１４から信号電流であるドレイン電流が流れることにより発光する。
スイッチングトランジスタ１６は、ゲートが第３走査線１９に接続され、ソース及びドレインの一方が駆動トランジスタ１４のドレインに接続され、ソース及びドレインの他方が第１電源線２１に接続された第３スイッチ素子である。スイッチングトランジスタ１６は、有機ＥＬ素子１５のアノードと第１電源線２１との間であって、駆動トランジスタ１４と直列に接続され、駆動トランジスタ１４のドレイン電流のＯＮ／ＯＦＦを決定する機能を有する。スイッチングトランジスタ１６は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
第１走査線１７は、走査線駆動回路４に接続され、発光画素１０を含む画素行に属する各発光画素に接続されている。これにより、第１走査線１７は、発光画素１０を含む画素行に属する各発光画素へデータ電圧を書き込むタイミングを供給する機能を有する。
第２走査線１８は、走査線駆動回路４に接続され、発光画素１０を含む画素行に属する各発光画素に接続されている。これにより、第２走査線１８は、発光画素１０を含む画素行に属する各発光画素の有する保持容量素子１３の電極１３１に基準電圧ＶＲを印加するタイミングを供給する機能を有する。
第３走査線１９は、走査線駆動回路４に接続され、発光画素１０を含む画素行に属する各発光画素に接続されている。これにより、第３走査線１９は、発光画素１０を含む画素行に属する各発光画素の有する駆動トランジスタ１４のドレインと第１電源電圧ＶＤＤとを電気的に接続するタイミングを供給する機能を有する。
また、表示装置１は、画素行数分の第１走査線１７、第２走査線１８及び第３走査線１９を備える。
データ線２０は、データ線駆動回路５に接続され、発光画素１０を含む画素列に属する各発光画素へ接続され、発光強度を決定するデータ電圧を供給する機能を有する。
また、表示装置１は、画素列数分のデータ線２０を備える。
なお、図１、図２には記載されていないが、第１電源線２１、第２電源線２２及び参照電源線２３は、それぞれ、全発光画素に共通接続されており、電源線駆動回路６に接続されている。また、駆動トランジスタ１４の閾値電圧に有機ＥＬ素子１５の発光開始電圧を加えた電圧が０Ｖよりも大きい場合は、参照電源線２３は第２電源線２２と同一電圧としてもよい。これにより電源線駆動回路６の出力電圧の種類が減り、回路がより簡易になる。
上記回路構成によると、スイッチングトランジスタ１６によって、駆動トランジスタ１４のソース及び選択トランジスタ１１を経由した第１電源線２１とデータ線２０との間の電流の流れを遮断した上で、保持容量素子１３に所望の電位差の電圧を保持させることが可能となる。これにより、選択トランジスタ１１の両側の端子の電位差が、駆動トランジスタ１４のソース及び選択トランジスタ１１を介して第１電源線２１とデータ線２０との間で流れる電流によって変動するのを防止できる。そのため、選択トランジスタ１１の両端の電位差が安定し、選択トランジスタ１１を介してデータ線２０から所望の電位差の電圧に対応する電圧を正確に保持容量素子１３に保持できる。その結果、保持容量素子１３の両電極の電位差、すなわち、駆動トランジスタ１４のゲート−ソース間の電位差が安定し、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子１５に流すことができる。
次に、本実施の形態に係る表示装置１の制御方法について図３〜図８Ｂを用いて説明する。
図３〜図５Ｂは、テストモードでの制御方法を、また、図６〜図８Ｂは、通常発光モードでの制御方法を説明している。
まず、テストモードでの制御方法を説明する。テストモードとは、データ電圧を保持容量素子１３に書き込み、その後、書き込まれたデータ電圧に対応した電圧により発生する駆動トランジスタ１４のドレイン電流を正確に測定するためのモードである。この測定されたドレイン電流から駆動トランジスタ１４の状態を把握し、補正データを生成することが可能となる。
図３は、本発明の実施の形態１に係る表示装置のテストモードにおける制御方法を説明する動作タイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、第１走査線１７、第２走査線１８、第３走査線１９、第１電源線２１、第２電源線２２、参照電源線２３及びデータ線２０に発生する電圧の波形図が示されている。また、図４は、本発明の実施の形態１に係る表示装置のテストモードにおける制御方法を説明する動作フローチャートである。
まず、時刻ｔ０において、走査線駆動回路４は、第３走査線１９の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１６をオフ状態とする。これにより、駆動トランジスタ１４のドレインと第１電源線２１とは非導通となる（図４のＳ０１）。
次に、時刻ｔ１において、走査線駆動回路４は、第２走査線１８の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１２をオン状態とする。これにより、保持容量素子１３の電極１３１と参照電源線２３とが導通し、保持容量素子１３の電極１３１に基準電圧ＶＲが印加される（図４のＳ０２）。
次に、時刻ｔ２において、走査線駆動回路４は、第１走査線１７の電圧レベルをＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１１をオン状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とが導通し、保持容量素子１３の電極１３２にデータ電圧Ｖｄａｔａが印加される（図４のＳ０３）。
次に、時刻ｔ２〜時刻ｔ３の期間、第１走査線１７の電圧レベルがＨＩＧＨであるので、発光画素１０の電極１３１及び電極１３２には、それぞれ、データ電圧Ｖｄａｔａ及び基準電圧ＶＲが継続して印加されている。同様に、発光画素１０を含む画素行に属する各発光画素に対しデータ電圧が供給されている。
図５Ａは、本発明の実施の形態１に係る表示装置のテストモードにおけるデータ電圧書き込み状態を表す回路図である。同図に記載されているように、保持容量素子１３の電極１３１には参照電源線２３の基準電圧ＶＲが印加され、電極１３２にはデータ線２０よりデータ電圧Ｖｄａｔａが印加される。つまり、ステップＳ０２及びＳ０３では、発光画素１０に印加すべきデータ電圧に対応した電圧（ＶＲ−Ｖｄａｔａ）を保持容量素子１３に保持させている。
また、このとき、スイッチングトランジスタ１６が非導通となっていることにより、駆動トランジスタ１４のドレイン電流は発生していない。また、データ電圧Ｖｄａｔａの最大値と第２電源電圧ＶＥＥとの電位差は、有機ＥＬ素子１５の閾値電圧（以下、Ｖｔｈ（ＥＬ）と記す）以下とする。よって、有機ＥＬ素子１５は発光しない。
これより、各電源線には容量性負荷のみが接続され、書き込み時の定常状態において、定常電流による電圧降下は発生しない。よって保持容量素子１３には正確な電位が書き込まれる。なお、本実施の形態において、例えば、駆動ＴＦＴの閾値電圧Ｖｔｈを１Ｖとして、ＶＥＥは１５Ｖに、ＶＤＤは１５Ｖに、ＶＲは１０Ｖに、Ｖｄａｔａは０Ｖ〜１０Ｖに設定されている。
次に、時刻ｔ３において、走査線駆動回路４は、第１走査線１７の電圧レベルをＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１１をオフ状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とは非導通となる（図４のＳ０４）。
次に、時刻ｔ４において、走査線駆動回路４は、第２走査線１８の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１２をオフ状態とする。これにより、保持容量素子１３の電極１３１と参照電源線２３とは非導通となる（図４のＳ０５）。
以上の動作により、保持容量素子１３には正確な電圧が書き込まれる。以降の動作では、保持容量素子１３に正確に書き込まれた電圧を利用して、駆動トランジスタ１４のドレイン電流を正確に測定する。
次に、時刻ｔ５において、走査線駆動回路４は、第３走査線１９の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１６をオン状態とする。これにより、駆動トランジスタ１４のドレインと第１電源線２１とが導通する（図４のＳ０６）。
次に、時刻ｔ６において、第１走査線１７の電圧レベルをＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１１をオン状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とが導通する（図４のＳ０７）。テストモードでは、第１電源電圧ＶＤＤ−第２電源電圧ＶＥＥ＜Ｖｔｈ（ＥＬ）となるように、各電源電圧が設定されている。これにより、駆動トランジスタ１４のドレイン電流は、有機ＥＬ素子１５に流れず、駆動トランジスタ１４のソース及び保持容量素子１３の電極１３２を経由してデータ線２０に流れ込む。
図５Ｂは、本発明の実施の形態１に係る表示装置のテストモードにおけるドレイン電流読み取り状態を表す回路図である。同図に記載されているように、データ線駆動回路５は、スイッチ素子５１と読み取り抵抗５２とオペアンプ５３とを備えている。
オペアンプ５３は正入力端子と負入力端子の電位を等しく保つように動作している。すなわち、発光画素１０から流れてきた駆動トランジスタ１４のドレイン電流である画素電流Ｉｐｉｘは読み取り抵抗５２（Ｒ）に流れるが、読み取り抵抗５２とオペアンプ５３の負入力側とが接続されたノードと、読み取り電圧Ｖｒｅａｄが等しくなるように、オペアンプ５３は動作する。よって、オペアンプ５３の出力電位Ｖｏｕｔ、電流Ｉｐｉｘ、読み取り抵抗Ｒ及び読み取り電圧Ｖｒｅａｄとの間には、
Ｉｐｉｘ×Ｒ＝Ｖｒｅａｄ−Ｖｏｕｔ
の関係が成立している。ここでＶｒｅａｄは、例えば、５Ｖである。
以上からＶｏｕｔを読むことで、Ｉｐｉｘを正確に算出することが可能となる。つまり、発光画素ごとのＩｐｉｘのばらつきを正確に把握することが可能となる。
上記構成および動作によると、第１電源線２１を介して有機ＥＬ素子１５に供給される電流量を、データ線２０を介して読み込んで測定する場合、第１電源線２１から有機ＥＬ素子１５へ至る経路と、第１電源線２１からデータ線２０に至る経路とで、電流が流れる条件は同一であるため、第１電源線２１を介して有機ＥＬ素子１５に供給される電流量を正確に測定できる。
また、第１電源線２１を介して有機ＥＬ素子１５に供給される電流量をデータ線２０を介して読み込んで測定する場合、保持容量素子１３に保持された電圧は、スイッチングトランジスタ１２がオフとなっているのでＩｐｉｘの経路によらず保持され、結果としてＩｐｉｘの値も経路によらない。すなわち、有機ＥＬ素子１５に供給される電流量を正確に測定できる。
また、第２電源線２２の電圧を、第１電源線２１に接続される電源部の設定電圧からＶｔｈ（ＥＬ）を減じた電圧よりも大きい電圧に設定している。このため、スイッチングトランジスタ１６をＯＮすれば、有機ＥＬ素子１５にドレイン電流は流れず、第１電源線２１とデータ線２０との電位差により第１電源線２１からデータ線２０にドレイン電流が流れる。
最後に、時刻ｔ７において、第１走査線１７の電圧レベルをＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１１をオフ状態とする。これにより、駆動トランジスタ１４のドレイン電流の測定を終了させる。
次に、通常発光モードでの制御方法を説明する。通常発光モードとは、データ電圧を保持容量素子１３に書き込み、その後、書き込まれたデータ電圧に対応した電圧により発生する駆動トランジスタ１４のドレイン電流を、有機ＥＬ素子１５に流して発光させるモードである。
図６は、本発明の実施の形態１に係る表示装置の通常発光モードにおける制御方法を説明する動作タイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、第１走査線１７、第２走査線１８、第３走査線１９、第１電源線２１、第２電源線２２、参照電源線２３及びデータ線２０に発生する電圧の波形図が示されている。また、図７は、本発明の実施の形態１に係る表示装置の通常発光モードにおける制御方法を説明する動作フローチャートである。
まず、時刻ｔ１０において、走査線駆動回路４は、第３走査線１９の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１６をオフ状態とする。これにより、駆動トランジスタ１４のドレインと第１電源線２１とは非導通となり、有機ＥＬ素子１５は消光する（図７のＳ１１）。
次に、時刻ｔ１１において、走査線駆動回路４は、第２走査線１８の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１２をオン状態とする。これにより、保持容量素子１３の電極１３１と参照電源線２３とが導通し、保持容量素子１３の電極１３１に基準電圧ＶＲが印加される（図７のＳ１２）。
次に、時刻ｔ１２において、走査線駆動回路４は、第１走査線１７の電圧レベルをＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１１をオン状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とが導通し、保持容量素子１３の電極１３２にデータ電圧Ｖｄａｔａが印加される（図７のＳ１３）。
次に、時刻ｔ１２〜時刻ｔ１３の期間、第１走査線１７の電圧レベルがＨＩＧＨであるので、発光画素１０の電極１３１及び電極１３２には、それぞれ、データ電圧Ｖｄａｔａ及び基準電圧ＶＲが継続して印加されている。同様に、発光画素１０を含む画素行に属する各発光画素に対しデータ電圧が供給されている。
図８Ａは、本発明の実施の形態１に係る表示装置の通常発光モードにおけるデータ電圧書き込み状態を表す回路図である。同図に記載されているように、保持容量素子１３の電極１３１には参照電源線２３の基準電圧ＶＲが印加され、電極１３２にはデータ線２０よりデータ電圧Ｖｄａｔａが印加される。つまり、ステップＳ１２及びＳ１３では、発光画素１０に印加すべきデータ電圧に対応した電圧（ＶＲ−Ｖｄａｔａ）を保持容量素子１３に保持させている。
また、このとき、スイッチングトランジスタ１６が非導通となっていることにより、駆動トランジスタ１４のドレイン電流は発生していない。さらに、データ電圧Ｖｄａｔａの最大値（Ｖｄａｔａ＿ｍａｘ）と第２電源電圧ＶＥＥとの電位差は、有機ＥＬ素子１５のＶｔｈ（ＥＬ）以下とする。よって、有機ＥＬ素子１５は発光しない。
これより、各電源線には容量性負荷のみが接続され、書き込み時の定常状態において、定常電流による電圧降下は発生しない。よって保持容量素子１３には正確な電位が書き込まれる。なお、本実施の形態において、例えば、駆動ＴＦＴの閾値電圧Ｖｔｈを１Ｖとして、ＶＥＥは０Ｖに、ＶＤＤは１５Ｖに、ＶＲは１０Ｖに、Ｖｄａｔａは０Ｖ〜１０Ｖに設定されている。
次に、時刻ｔ１３において、走査線駆動回路４は、第１走査線１７の電圧レベルをＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１１をオフ状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とは非導通となる（図７のＳ１４）。
次に、時刻ｔ１４において、走査線駆動回路４は、第２走査線１８の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１２をオフ状態とする。これにより、保持容量素子１３の電極１３１と参照電源線２３とは非導通となる（図７のＳ１５）。
以上の動作により、保持容量素子１３には正確な電圧が書き込まれる。以降の動作では、保持容量素子１３に正確に書き込まれた電圧に対応した駆動トランジスタ１４のドレイン電流を発生させ、有機ＥＬ素子１５を発光させる。
次に、時刻ｔ１５において、走査線駆動回路４は、第３走査線１９の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１６をオン状態とする。これにより、駆動トランジスタ１４のドレインと第１電源線２１とが導通し、有機ＥＬ素子１５にドレイン電流が流れることにより、有機ＥＬ素子１５が発光する（図７のＳ１６）。
図８Ｂは、本発明の実施の形態１に係る表示装置の通常発光モードにおける発光状態を表す回路図である。通常発光モードでは、第１電源電圧ＶＤＤ−第２電源電圧ＶＥＥ＞Ｖｔｈ（ＥＬ）となるように、各電源電圧が設定されている。これにより、保持容量素子１３の両電極に保持された電圧に対応した駆動トランジスタ１４のドレイン電流が、有機ＥＬ素子１５を流れる。
次に、時刻ｔ１６において、走査線駆動回路４は、第３走査線１９の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１６をオフ状態とし、有機ＥＬ素子１５を消光させる。
上述した時刻ｔ１０〜ｔ１６は、表示パネルの１フレーム期間に相当し、ｔ１６〜ｔ２１においてもｔ１０〜ｔ１５と同様の動作が実行される。
上記構成及び動作によると、スイッチングトランジスタ１６によって、駆動トランジスタ１４のソース及び選択トランジスタ１１を介した第１電源線２１とデータ線２０との間の電流の流れを遮断した上で、保持容量素子１３に所望の電位差の電圧を保持させることが可能となる。これにより、選択トランジスタ１１の両側の端子の電位差が、駆動トランジスタ１４のソース及び選択トランジスタ１１を介して第１電源線２１とデータ線２０との間で流れる電流によって変動するのを防止できる。そのため、選択トランジスタ１１の両端の電位差が安定し、選択トランジスタ１１を介してデータ線２０から所望の電位差の電圧に対応する電圧を正確に保持容量素子１３に保持できる。その結果、駆動トランジスタ１４のゲート−ソース間の電位差は、第２電源線２２の電圧変動および有機ＥＬ素子１５の経時劣化に伴う高抵抗化による駆動トランジスタ１４のソース電位の変動の影響を受けにくくなっている。つまり、本回路動作はソース接地の回路動作と同等の動作となり、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子１５に流すことができる。
（実施の形態２）
以下、本発明の実施の形態２について、図を用いて具体的に説明する。
図１は、本発明の表示装置の電気的な構成を示すブロック図である。同図における表示装置１は、制御回路２と、メモリ３と、走査線駆動回路４と、データ線駆動回路５と、電源線駆動回路６と、表示部７とを備える。
また、図９は、本発明の実施の形態２に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素１０は、選択トランジスタ１１と、スイッチングトランジスタ１２及び２６と、保持容量素子１３と、駆動トランジスタ１４と、有機ＥＬ素子１５と、第１走査線１７と、第２走査線１８と、第３走査線１９と、データ線２０と、第１電源線２１と、第２電源線２２と、参照電源線２３とを備える。また、周辺回路は、走査線駆動回路４と、データ線駆動回路５とを備える。
本実施の形態に係る表示装置は、実施の形態１に係る表示装置と比較して、発光画素の回路構成のみが異なる。以下、実施の形態１に係る表示装置と同じ点は説明を省略し、異なる点のみ説明する。
制御回路２は、走査線駆動回路４、データ線駆動回路５、電源線駆動回路６及びメモリ３の制御を行う機能を有する。メモリ３には、各発光画素の補正データなどが記憶されており、制御回路２は、メモリ３に書き込まれた補正データを読み出し、外部から入力された映像信号を、その補正データに基づいて補正して、データ線駆動回路５へと出力する。
また制御回路２は、走査線駆動回路４を介して、選択トランジスタ１１、スイッチングトランジスタ１２及び２６を制御する。
走査線駆動回路４は、第１走査線１７、第２走査線１８及び第３走査線１９に接続されており、第１走査線１７、第２走査線１８及び第３走査線１９に走査信号を出力することにより、それぞれ、発光画素１０の有する選択トランジスタ１１、スイッチングトランジスタ１２及び２６の導通・非導通を制御回路２の指示により実行する機能を有する。
駆動トランジスタ１４は、ゲートが保持容量素子１３の電極１３１に接続され、ドレインが第１電源線２１に接続され、ソースがスイッチングトランジスタ２６のソース及びドレインの一方に接続された駆動素子である。駆動トランジスタ１４は、ゲートとスイッチングトランジスタ２６のソース及びドレインの他方との間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子１５に供給する。例えば、選択トランジスタ１１及びスイッチングトランジスタ１２がオフ状態であって、スイッチングトランジスタ２６がオン状態のときに、駆動トランジスタ１４は、データ線２０から供給されたデータ電圧Ｖｄａｔａに対応した電圧、つまり保持容量素子１３の保持電圧（ＶＲ−Ｖｄａｔａ）に対応したドレイン電流を、有機ＥＬ素子１５へ供給する機能を有する。駆動トランジスタ１４は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
有機ＥＬ素子１５は、アノードがスイッチングトランジスタ２６のソース及びドレインの他方に接続され、カソードが第２電源線２２に接続された発光素子であり、駆動トランジスタ１４から信号電流であるドレイン電流が流れることにより発光する。
スイッチングトランジスタ２６は、ゲートが第３走査線１９に接続され、ソース及びドレインの一方が駆動トランジスタ１４のソースに接続され、ソース及びドレインの他方が有機ＥＬ素子１５のアノードに接続された第３スイッチ素子である。スイッチングトランジスタ２６は、有機ＥＬ素子１５のアノードと第１電源線２１との間であって、駆動トランジスタ１４と直列に接続され、駆動トランジスタ１４のドレイン電流のＯＮ／ＯＦＦを決定する機能を有する。スイッチングトランジスタ２６は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
第３走査線１９は、走査線駆動回路４に接続され、発光画素１０を含む画素行に属する各発光画素に接続されている。これにより、第３走査線１９は、発光画素１０を含む画素行に属する各発光画素の有する駆動トランジスタ１４のソースと有機ＥＬ素子１５のアノードとを電気的に接続する機能を有する。
上記回路構成によると、スイッチングトランジスタ２６によって、駆動トランジスタ１４のソース及び選択トランジスタ１１を経由した第１電源線２１とデータ線２０との間の電流の流れを遮断した上で、保持容量素子１３に所望の電位差の電圧を保持させることが可能となる。これにより、選択トランジスタ１１の両側の端子の電位差が、駆動トランジスタ１４のソース及び選択トランジスタ１１を介して第１電源線２１とデータ線２０との間で流れる電流によって変動するのを防止できる。そのため、選択トランジスタ１１の両端の電位差が安定し、選択トランジスタ１１を介してデータ線２０から所望の電位差の電圧に対応する電圧を正確に保持容量素子１３に保持できる。その結果、駆動トランジスタ１４のゲート−ソース間の電位差が安定し、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子１５に流すことができる。
次に、本実施の形態に係る表示装置の制御方法について図３、図６、図１０〜図１３Ｂを用いて説明する。
図３、図１０及び図１１Ｂは、テストモードでの制御方法を、また、図６、図１２及び図１３Ｂは、通常発光モードでの制御方法を説明している。
まず、テストモードでの制御方法を説明する。
図３は、本発明の実施の形態１に係る表示装置のテストモードにおける制御方法を説明する動作タイミングチャートである。
まず、時刻ｔ０において、走査線駆動回路４は、第３走査線１９の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ２６をオフ状態とする。これにより、有機ＥＬ素子１５のアノードと駆動トランジスタ１４のソースとは非導通となる（図１０のＳ２１）。
次に、時刻ｔ１において、走査線駆動回路４は、第２走査線１８の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１２をオン状態とする。これにより、保持容量素子１３の電極１３１と参照電源線２３とが導通し、保持容量素子１３の電極１３１に基準電圧ＶＲが印加される（図１０のＳ２２）。
次に、時刻ｔ２において、走査線駆動回路４は、第１走査線１７の電圧レベルをＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１１をオン状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とが導通し、保持容量素子１３の電極１３２にデータ電圧Ｖｄａｔａが印加される（図１０のＳ２３）。
次に、時刻ｔ２〜時刻ｔ３の期間、第１走査線１７の電圧レベルがＨＩＧＨであるので、発光画素１０の電極１３１及び電極１３２には、それぞれ、データ電圧Ｖｄａｔａ及び基準電圧ＶＲが継続して印加されている。同様に、発光画素１０を含む画素行に属する各発光画素に対しデータ電圧が供給されている。
図１１Ａは、本発明の実施の形態２に係る表示装置のテストモードにおけるデータ電圧書き込み状態を表す回路図である。同図に記載されているように、保持容量素子１３の電極１３１には参照電源線２３の基準電圧ＶＲが印加され、電極１３２にはデータ線２０よりデータ電圧Ｖｄａｔａが印加される。つまり、ステップＳ２２及びＳ２３では、発光画素１０に印加すべきデータ電圧に対応した電圧（ＶＲ−Ｖｄａｔａ）を保持容量素子１３に保持させている。
また、このとき、スイッチングトランジスタ２６が非導通となっていることにより、駆動トランジスタ１４のドレイン電流は発生していない。また、データ電圧Ｖｄａｔａの最大値と第２電源電圧ＶＥＥとの電位差は、有機ＥＬ素子１５の閾値電圧（以下、Ｖｔｈ（ＥＬ）と記す）以下とする。よって、有機ＥＬ素子１５は発光しない。
これより、各電源線には容量性負荷のみが接続され、書き込み時の定常状態において、定常電流による電圧降下は発生しない。よって保持容量素子１３には正確な電位が書き込まれる。なお、本実施の形態において、例えば、駆動ＴＦＴの閾値電圧Ｖｔｈを１Ｖとして、ＶＥＥは１５Ｖに、ＶＤＤは１５Ｖに、ＶＲは１０Ｖに、Ｖｄａｔａは０Ｖ〜１０Ｖに設定されている。
次に、時刻ｔ３において、走査線駆動回路４は、第１走査線１７の電圧レベルをＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１１をオフ状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とは非導通となる（図１０のＳ２４）。
次に、時刻ｔ４において、走査線駆動回路４は、第２走査線１８の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１２をオフ状態とする。これにより、保持容量素子１３の電極１３１と参照電源線２３とは非導通となる（図１０のＳ２５）。
以上の動作により、保持容量素子１３には正確な電圧が書き込まれる。以降の動作では、保持容量素子１３に正確に書き込まれた電圧を利用して、駆動トランジスタ１４のドレイン電流を正確に測定する。
次に、時刻ｔ５において、走査線駆動回路４は、第３走査線１９の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ２６をオン状態とする。これにより、有機ＥＬ素子１５のアノードと駆動トランジスタ１４のソースとが導通する（図１０のＳ２６）。
次に、時刻ｔ６において、第１走査線１７の電圧レベルをＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１１をオン状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とが導通する（図１０のＳ２７）。テストモードでは、第１電源電圧ＶＤＤ−第２電源電圧ＶＥＥ＜Ｖｔｈ（ＥＬ）となるように、各電源電圧が設定されている。これにより、駆動トランジスタ１４のドレイン電流は、有機ＥＬ素子１５に流れず、駆動トランジスタ１４のソース及び保持容量素子１３の電極１３２を経由してデータ線２０に流れ込む。
図１１Ｂは、本発明の実施の形態２に係る表示装置のテストモードにおけるドレイン電流読み取り状態を表す回路図である。同図に記載されているように、データ線駆動回路５は、スイッチ素子５１と読み取り抵抗５２とオペアンプ５３とを備えている。
オペアンプ５３は正入力端子と負入力端子の電位を等しく保つように動作している。すなわち、発光画素１０から流れてきた駆動トランジスタ１４のドレイン電流である画素電流Ｉｐｉｘは読み取り抵抗５２（Ｒ）に流れるが、読み取り抵抗５２とオペアンプ５３の負入力側とが接続されたノードと、読み取り電圧Ｖｒｅａｄが等しくなるように、オペアンプ５３は動作する。よって、オペアンプ５３の出力電位Ｖｏｕｔ、電流Ｉｐｉｘ、読み取り抵抗Ｒ及び読み取り電圧Ｖｒｅａｄとの間には、
Ｉｐｉｘ×Ｒ＝Ｖｒｅａｄ−Ｖｏｕｔ
の関係が成立している。ここで、Ｖｒｅａｄは例えば５Ｖである。
以上からＶｏｕｔを読むことで、Ｉｐｉｘを正確に算出することが可能となる。つまり、発光画素ごとのＩｐｉｘのばらつきを正確に把握することが可能となる。
上記構成および動作によると、第１電源線２１を介して有機ＥＬ素子１５に供給される電流量を、データ線２０を介して読み込んで測定する場合、第１電源線２１から有機ＥＬ素子１５へ至る経路と、第１電源線２１からデータ線２０に至る経路とで、電流が流れる条件は同一であるため、第１電源線２１を介して有機ＥＬ素子１５に供給される電流量を正確に測定できる。
また、第１電源線２１を介して有機ＥＬ素子１５に供給される電流量をデータ線２０を介して読み込んで測定する場合、保持容量素子１３に保持された電圧は、スイッチングトランジスタ１２がオフとなっているのでＩｐｉｘの経路によらず保持され、結果としてＩｐｉｘの値も経路によらない。すなわち、有機ＥＬ素子１５に供給される電流量を正確に測定できる。
また、第２電源線２２の電圧を、第１電源線２１に接続される電源部の設定電圧からＶｔｈ（ＥＬ）を減じた電圧よりも大きい電圧に設定している。このため、スイッチングトランジスタ２６をＯＮすれば、有機ＥＬ素子１５にドレイン電流は流れず、第１電源線２１とデータ線２０との電位差により第１電源線２１からデータ線２０にドレイン電流が流れる。
最後に、時刻ｔ７において、第１走査線１７の電圧レベルをＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１１をオフ状態とする。これにより、駆動トランジスタ１４のドレイン電流の測定を終了させる。
次に、通常発光モードでの制御方法を説明する。
図６は、本発明の実施の形態２に係る表示装置の通常発光モードにおける制御方法を説明する動作タイミングチャートである。
まず、時刻ｔ１０において、走査線駆動回路４は、第３走査線１９の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ２６をオフ状態とする。これにより、有機ＥＬ素子１５のアノードと駆動トランジスタ１４のソースとは非導通となり、有機ＥＬ素子１５は消光する（図１２のＳ３１）。
次に、時刻ｔ１１において、走査線駆動回路４は、第２走査線１８の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１２をオン状態とする。これにより、保持容量素子１３の電極１３１と参照電源線２３とが導通し、保持容量素子１３の電極１３１に基準電圧ＶＲが印加される（図１２のＳ３２）。
次に、時刻ｔ１２において、走査線駆動回路４は、第１走査線１７の電圧レベルをＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１１をオン状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とが導通し、保持容量素子１３の電極１３２にデータ電圧Ｖｄａｔａが印加される（図１２のＳ３３）。
次に、時刻ｔ１２〜時刻ｔ１３の期間、第１走査線１７の電圧レベルがＨＩＧＨであるので、発光画素１０の電極１３１及び電極１３２には、それぞれ、データ電圧Ｖｄａｔａ及び基準電圧ＶＲが継続して印加されている。同様に、発光画素１０を含む画素行に属する各発光画素に対しデータ電圧が供給されている。
図１３Ａは、本発明の実施の形態２に係る表示装置の通常発光モードにおけるデータ電圧書き込み状態を表す回路図である。同図に記載されているように、保持容量素子１３の電極１３１には参照電源線２３の基準電圧ＶＲが印加され、電極１３２にはデータ線２０よりデータ電圧Ｖｄａｔａが印加される。つまり、ステップＳ３２及びＳ３３では、発光画素１０に印加すべきデータ電圧に対応した電圧（ＶＲ−Ｖｄａｔａ）を保持容量素子１３に保持させている。
また、このとき、スイッチングトランジスタ２６が非導通となっていることにより、駆動トランジスタ１４のドレイン電流は発生していない。さらに、データ電圧Ｖｄａｔａの最大値（Ｖｄａｔａ＿ｍａｘ）と第２電源電圧ＶＥＥとの電位差は、有機ＥＬ素子１５のＶｔｈ（ＥＬ）以下とする。よって、有機ＥＬ素子１５は発光しない。
これより、各電源線には容量性負荷のみが接続され、書き込み時の定常状態において、定常電流による電圧降下は発生しない。よって保持容量素子１３には正確な電位が書き込まれる。なお、本実施の形態において、例えば、駆動ＴＦＴの閾値電圧Ｖｔｈを１Ｖとして、ＶＥＥは０Ｖに、ＶＤＤは１５Ｖに、ＶＲは１０Ｖに、Ｖｄａｔａは０Ｖ〜１０Ｖに設定されている。
次に、時刻ｔ１３において、走査線駆動回路４は、第１走査線１７の電圧レベルをＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１１をオフ状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とは非導通となる（図１２のＳ３４）。
次に、時刻ｔ１４において、走査線駆動回路４は、第２走査線１８の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１２をオフ状態とする。これにより、保持容量素子１３の電極１３１と参照電源線２３とは非導通となる（図１２のＳ３５）。
以上の動作により、保持容量素子１３には正確な電圧が書き込まれる。以降の動作では、保持容量素子１３に正確に書き込まれた電圧に対応した駆動トランジスタ１４のドレイン電流を発生させ、有機ＥＬ素子１５を発光させる。
次に、時刻ｔ１５において、走査線駆動回路４は、第３走査線１９の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ２６をオン状態とする。これにより、有機ＥＬ素子１５のアノードと駆動トランジスタ１４のソースとが導通し、有機ＥＬ素子１５にドレイン電流が流れることにより、有機ＥＬ素子１５が発光する（図１２のＳ３６）。
図１３Ｂは、本発明の実施の形態２に係る表示装置の通常発光モードにおける発光状態を表す回路図である。通常発光モードでは、第１電源電圧ＶＤＤ−第２電源電圧ＶＥＥ＞Ｖｔｈ（ＥＬ）となるように、各電源電圧が設定されている。これにより、保持容量素子１３の両電極に保持された電圧に対応した駆動トランジスタ１４のドレイン電流が、有機ＥＬ素子１５を流れる。
次に、時刻ｔ１６において、走査線駆動回路４は、第３走査線１９の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ２６をオフ状態とし、有機ＥＬ素子１５を消光させる。
上記構成及び動作によると、スイッチングトランジスタ２６によって、駆動トランジスタ１４のソース及び選択トランジスタ１１を介した第１電源線２１とデータ線２０との間の電流の流れを遮断した上で、保持容量素子１３に所望の電位差の電圧を保持させることが可能となる。これにより、選択トランジスタ１１の両側の端子の電位差が、駆動トランジスタ１４のソース及び選択トランジスタ１１を介して第１電源線２１とデータ線２０との間で流れる電流によって変動するのを防止できる。そのため、選択トランジスタ１１の両端の電位差が安定し、選択トランジスタ１１を介してデータ線２０から所望の電位差の電圧に対応する電圧を正確に保持容量素子１３に保持できる。その結果、駆動トランジスタ１４のゲート−ソース間の電位差は、第２電源線２２の電圧変動および有機ＥＬ素子１５の経時劣化に伴う高抵抗化による駆動トランジスタ１４のソース電位の変動の影響を受けにくくなっている。つまり、本回路動作は、ソース接地の回路動作と同等の動作となり、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子１５に流すことができる。
（実施の形態３）
以下、本発明の実施の形態３について、図を用いて具体的に説明する。
図１４は、本発明の実施の形態３に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素１０は、選択トランジスタ１１と、スイッチングトランジスタ１２及び１６と、保持容量素子１３と、駆動トランジスタ２４と、有機ＥＬ素子２５と、第１走査線１７と、第２走査線１８と、第３走査線１９と、データ線２０と、第１電源線３１と、第２電源線３２と、参照電源線２３とを備える。また、周辺回路は、走査線駆動回路４と、データ線駆動回路５とを備える。
本実施の形態に係る表示装置は、実施の形態１に係る表示装置と比較して、発光画素の回路構成のみが異なる。つまり、駆動トランジスタはｐ型であり、当該駆動トランジスタのソースと有機ＥＬ素子のカソードとが接続されている。以下、実施の形態１に係る表示装置と同じ点は説明を省略し、異なる点のみ説明する。
駆動トランジスタ２４は、ゲートが保持容量素子１３の電極１３１に接続され、ドレインがスイッチングトランジスタ１６のソース及びドレインの一方に接続され、ソースが有機ＥＬ素子１５の第１電極であるカソードに接続された駆動素子である。駆動トランジスタ２４は、ゲート−ソース間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子２５に供給する。例えば、選択トランジスタ１１及びスイッチングトランジスタ１２がオフ状態であって、スイッチングトランジスタ１６がオン状態のときに、駆動トランジスタ２４は、データ線２０から供給されたデータ電圧Ｖｄａｔａに対応した電圧、つまり保持容量素子１３の保持電圧（Ｖｄａｔａ−ＶＲ）に対応したドレイン電流を、有機ＥＬ素子２５へ供給する機能を有する。駆動トランジスタ２４は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。
有機ＥＬ素子２５は、カソードが駆動トランジスタ２４のソースに接続され、アノードが第２電源線３２に接続された発光素子であり、駆動トランジスタ２４のドレイン電流が流れることにより発光する。
スイッチングトランジスタ１６は、ゲートが第３走査線１９に接続され、ソース及びドレインの一方が駆動トランジスタ２４のドレインに接続され、ソース及びドレインの他方が第１電源線３１に接続された第３スイッチ素子である。スイッチングトランジスタ１６は、有機ＥＬ素子２５のカソードと第１電源線３１との間であって、駆動トランジスタ２４と直列に接続され、駆動トランジスタ２４のドレイン電流のＯＮ／ＯＦＦを決定する機能を有する。スイッチングトランジスタ１６は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
上記回路構成によると、スイッチングトランジスタ１６によって、駆動トランジスタ２４のソース及び選択トランジスタ１１を経由した第１電源線３１とデータ線２０との間の電流の流れを遮断した上で、保持容量素子１３に所望の電位差の電圧を保持させることが可能となる。これにより、選択トランジスタ１１の両側の端子の電位差が、駆動トランジスタ２４のソース及び選択トランジスタ１１を介して第１電源線３１とデータ線２０との間で流れる電流によって変動するのを防止できる。そのため、選択トランジスタ１１の両端の電位差が安定し、選択トランジスタ１１を介してデータ線２０から所望の電位差の電圧に対応する電圧を正確に保持容量素子１３に保持できる。その結果、保持容量素子１３の両電極の電位差、すなわち駆動トランジスタ２４のゲート−ソース間の電位差が安定し、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子２５に流すことができる。
本実施の形態に係る表示装置の制御方法については、実施の形態１に係る表示装置と同様であり、同様の効果を奏する。
但し、テストモードにおいて、第２電源電圧ＶＥＥとデータ電圧Ｖｄａｔａの最大値との電位差は、有機ＥＬ素子１５の閾値電圧（以下、Ｖｔｈ（ＥＬ）と記す）以下としている。
また、テストモードでは、第２電源電圧ＶＥＥ−第１電源電圧ＶＤＤ＜Ｖｔｈ（ＥＬ）となるように、各電源電圧が設定されている。これにより、駆動トランジスタ２４のドレイン電流は、有機ＥＬ素子２５に流れず、駆動トランジスタ２４のソース及び保持容量素子１３の電極１３２を経由してデータ線２０に流れ込む。
また、テストモードにおけるドレイン電流読み取り時において、電流Ｉｐｉｘは、データ線２０から、選択トランジスタ１１及び駆動トランジスタ２４のソースを経由して第１電源線３１へと流れる。
また、通常発光モードにおいて、第２電源電圧ＶＥＥとデータ電圧Ｖｄａｔａの最小値（Ｖｄａｔａ＿ｍｉｎ）との電位差は、有機ＥＬ素子１５のＶｔｈ（ＥＬ）以下としている。
また、通常発光モードでは、第２電源電圧ＶＥＥ−第１電源電圧ＶＤＤ＞Ｖｔｈ（ＥＬ）となるように、各電源電圧が設定されている。これにより、保持容量素子１３の両電極に保持された電圧に対応した駆動トランジスタ２４のドレイン電流が、有機ＥＬ素子２５を流れる。
上記構成によると、スイッチングトランジスタ１６によって、駆動トランジスタ２４のソース及び選択トランジスタ１１を介した第１電源線３１とデータ線２０との間の電流の流れを遮断した上で、保持容量素子１３に所望の電位差の電圧を保持させることが可能となる。これにより、選択トランジスタ１１の両側の端子の電位差が、駆動トランジスタ２４のソース及び選択トランジスタ１１を介して第１電源線３１とデータ線２０との間で流れる電流によって変動するのを防止できる。そのため、選択トランジスタ１１の両端の電位差が安定し、選択トランジスタ１１を介してデータ線２０から所望の電位差の電圧に対応する電圧を正確に保持容量素子１３に保持できる。その結果、駆動トランジスタ２４のゲート−ソース間の電位差は第２電源線３２の電圧変動および有機ＥＬ素子２５の経時劣化に伴う高抵抗化による駆動トランジスタ２４のソース電位の変動の影響を受けにくいソース接地の回路動作と同等の動作となり、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子２５に流すことができる。
（実施の形態４）
以下、本発明の実施の形態について、図を用いて具体的に説明する。
図１５は、本発明の実施の形態４に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素１０は、選択トランジスタ１１と、スイッチングトランジスタ１２及び２６と、保持容量素子１３と、駆動トランジスタ２４と、有機ＥＬ素子２５と、第１走査線１７と、第２走査線１８と、第３走査線１９と、データ線２０と、第１電源線３１と、第２電源線３２と、参照電源線２３とを備える。また、周辺回路は、走査線駆動回路４と、データ線駆動回路５とを備える。
本実施の形態に係る表示装置は、実施の形態２に係る表示装置と比較して、発光画素の回路構成のみが異なる。つまり、駆動トランジスタはｐ型であり、当該駆動トランジスタのソースと有機ＥＬ素子のカソードとが接続されている。以下、実施の形態２に係る表示装置と同じ点は説明を省略し、異なる点のみ説明する。
駆動トランジスタ２４は、ゲートが保持容量素子１３の電極１３１に接続され、ドレインが第１電源線３１に接続され、ソースがスイッチングトランジスタ２６のソース及びドレインの一方に接続された駆動素子である。駆動トランジスタ２４は、ゲートとスイッチングトランジスタ２６のソース及びドレインの他方との間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子２５に供給する。例えば、選択トランジスタ１１及びスイッチングトランジスタ１２がオフ状態であって、スイッチングトランジスタ２６がオン状態のときに、駆動トランジスタ２４は、データ線２０から供給されたデータ電圧Ｖｄａｔａに対応した電圧、つまり保持容量素子１３の保持電圧（Ｖｄａｔａ−ＶＲ）に対応したドレイン電流を、有機ＥＬ素子２５へ供給する機能を有する。駆動トランジスタ２４は、例えば、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。
有機ＥＬ素子２５は、カソードがスイッチングトランジスタ２６のソース及びドレインの他方に接続され、アノードが第２電源線３２に接続された発光素子であり、駆動トランジスタ２４のドレイン電流が流れることにより発光する。
スイッチングトランジスタ２６は、ゲートが第３走査線１９に接続され、ソース及びドレインの一方が駆動トランジスタ２４のソースに接続され、ソース及びドレインの他方が有機ＥＬ素子２５のカソードに接続された第３スイッチ素子である。スイッチングトランジスタ２６は、有機ＥＬ素子２５のカソードと第１電源線３１との間であって、駆動トランジスタ２４と直列に接続され、駆動トランジスタ２４のドレイン電流のＯＮ／ＯＦＦを決定する機能を有する。スイッチングトランジスタ２６は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
上記回路構成によると、スイッチングトランジスタ２６によって、駆動トランジスタ２４のソース及び選択トランジスタ１１を経由した第１電源線３１とデータ線２０との間の電流の流れを遮断した上で、保持容量素子１３に所望の電位差の電圧を保持させることが可能となる。これにより、選択トランジスタ１１の両側の端子の電位差が、駆動トランジスタ２４のソース及び選択トランジスタ１１を介して第１電源線３１とデータ線２０との間で流れる電流によって変動するのを防止できる。そのため、選択トランジスタ１１の両端の電位差が安定し、選択トランジスタ１１を介してデータ線２０から所望の電位差の電圧に対応する電圧を正確に保持容量素子１３に保持できる。その結果、保持容量素子１３の両電極の電位差、すなわち駆動トランジスタ２４のゲート−ソース間の電位差が安定し、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子２５に流すことができる。
本実施の形態に係る表示装置の制御方法については、実施の形態２に係る表示装置と同様であり、同様の効果を奏する。
但し、テストモードにおいて、第２電源電圧ＶＥＥとデータ電圧Ｖｄａｔａの最大値との電位差は、有機ＥＬ素子１５の閾値電圧（以下、Ｖｔｈ（ＥＬ）と記す）以下としている。
また、テストモードでは、第２電源電圧ＶＥＥ−第１電源電圧ＶＤＤ＜Ｖｔｈ（ＥＬ）となるように、各電源電圧が設定されている。これにより、駆動トランジスタ２４のドレイン電流は、有機ＥＬ素子２５に流れず、駆動トランジスタ２４のソース及び保持容量素子１３の電極１３２を経由してデータ線２０に流れ込む。
また、テストモードにおけるドレイン電流読み取り時において、電流Ｉｐｉｘは、データ線２０から、選択トランジスタ１１及び駆動トランジスタ２４のソースを経由して第１電源線３１へと流れる。
また、通常発光モードにおいて、第２電源電圧ＶＥＥとデータ電圧Ｖｄａｔａの最小値（Ｖｄａｔａ＿ｍｉｎ）との電位差は、有機ＥＬ素子１５のＶｔｈ（ＥＬ）以下としている。
また、通常発光モードでは、第２電源電圧ＶＥＥ−第１電源電圧ＶＤＤ＞Ｖｔｈ（ＥＬ）となるように、各電源電圧が設定されている。これにより、保持容量素子１３の両電極に保持された電圧に対応した駆動トランジスタ２４のドレイン電流が、有機ＥＬ素子２５を流れる。
上記構成によると、スイッチングトランジスタ２６によって、駆動トランジスタ２４のソース及び選択トランジスタ１１を介した第１電源線３１とデータ線２０との間の電流の流れを遮断した上で、保持容量素子１３に所望の電位差の電圧を保持させることが可能となる。これにより、選択トランジスタ１１の両側の端子の電位差が、駆動トランジスタ２４のソース及び選択トランジスタ１１を介して第１電源線３１とデータ線２０との間で流れる電流によって変動するのを防止できる。そのため、選択トランジスタ１１の両端の電位差が安定し、選択トランジスタ１１を介してデータ線２０から所望の電位差の電圧に対応する電圧を正確に保持容量素子１３に保持できる。その結果、駆動トランジスタ２４のゲート−ソース間の電位差は第２電源線３２の電圧変動および有機ＥＬ素子２５の経時劣化に伴う高抵抗化による駆動トランジスタ２４のソース電位の変動の影響を受けにくいソース接地の回路動作と同等の動作となり、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子２５に流すことができる。
以上のように、実施の形態１〜４で述べた簡単な画素回路を構成することにより、ソース接地動作する駆動トランジスタのゲート−ソース間に印加すべき電圧を保持する保持容量素子の両端電極に、データ電圧に対応した正確な電位を記録することが可能となる。よって、映像信号を反映した高精度な画像表示をすることが可能となる。さらに、電源線を介して有機ＥＬ素子に供給される電流量を、データ線を介して読み込んで測定する場合、電源線から有機ＥＬ素子に供給される電流量を正確に測定できる。
なお、本発明に係る表示装置は、上述した実施の形態に限定されるものではない。実施の形態１〜４ならびにそれらの変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態１〜４ならびにそれらの変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。
なお、以上述べた実施の形態では、選択トランジスタ及びスイッチングトランジスタのゲートの電圧レベルがＨＩＧＨの場合にオン状態になるｎ型トランジスタとして記述しているが、これらをｐ型トランジスタで形成し、走査線の極性を反転させた画像表示装置でも、上述した各実施の形態と同様の効果を奏する。
また、例えば、本発明に係る表示装置は、図１６に記載されたような薄型フラットＴＶに内蔵される。本発明に係る画像表示装置が内蔵されることにより、映像信号を反映した高精度な画像表示が可能な薄型フラットＴＶが実現される。
本発明は、特に、画素信号電流により画素の発光強度を制御することで輝度を変動させるアクティブ型の有機ＥＬフラットパネルディスプレイに有用である。
１ 表示装置
２ 制御回路
３ メモリ
４ 走査線駆動回路
５ データ線駆動回路
６ 電源線駆動回路
７ 表示部
１０ 発光画素
１１ 選択トランジスタ
１２、１６、２６ スイッチングトランジスタ
１３ 保持容量素子
１４、２４ 駆動トランジスタ
１５、２５、５０５ 有機ＥＬ素子
１７、５０７ 第１走査線
１８、５０８ 第２走査線
１９ 第３走査線
２０ データ線
２１、３１ 第１電源線
２２、３２ 第２電源線
２３ 参照電源線
５１ スイッチ素子
５２ 読み取り抵抗
５３ オペアンプ
１３１、１３２ 電極
５００ 画素部
５０１ 第１スイッチング素子
５０２ 第２スイッチング素子
５０３ 容量素子
５０４ ｎ型薄膜トランジスタ（ｎ型ＴＦＴ）
５０６ 信号線
５０９ 第３スイッチング素子
本発明は、表示パネル装置およびその制御方法に関し、特に電流駆動型の発光素子を用いた表示パネル装置およびその制御方法に関する。
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた画像表示装置が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度がそこに流れる電流値により制御される点で、液晶セルがそこに印加される電圧により制御されるのとは異なる。
有機ＥＬ表示装置では、通常、画素を構成する有機ＥＬ素子がマトリクス状に配置される。複数の行電極（走査線）と複数の列電極（データ線）との交点に有機ＥＬ素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機ＥＬ素子を駆動するものをパッシブマトリクス型の有機ＥＬディスプレイと呼ぶ。
一方、複数の走査線と複数のデータ線との交点にスイッチング薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を設け、このスイッチングＴＦＴに駆動素子のゲートを接続し、選択した走査線を通じてこのスイッチングＴＦＴをオンさせて信号線からデータ信号を駆動素子に入力する。この駆動素子によって有機ＥＬ素子を駆動するものをアクティブマトリクス型の有機ＥＬ表示装置と呼ぶ。
アクティブマトリクス型の有機ＥＬ表示装置は、各行電極（走査線）を選択している期間のみ、それに接続された有機ＥＬ素子が発光するパッシブマトリクス型の有機ＥＬ表示装置とは異なり、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、表示装置の走査本数が上がってもディスプレイの輝度減少を招くようなことはない。従って、アクティブマトリクス型の有機ＥＬ表示装置は、低電圧で駆動でき、低消費電力化が可能となる。
特許文献１には、アクティブマトリクス型の有機ＥＬ表示装置における画素部の回路構成が開示されている。
図１７は、特許文献１に記載された従来の有機ＥＬ表示装置における画素部の回路構成図である。同図における画素部５００は、カソードが負電源線（電圧値はＶＥＥ）に接続された有機ＥＬ素子５０５、ドレインが正電源線（電圧値はＶＤＤ）に接続されソースが有機ＥＬ素子５０５のアノードに接続されたｎ型薄膜トランジスタ（ｎ型ＴＦＴ）５０４、ｎ型ＴＦＴ５０４のゲート−ソース間に接続されｎ型ＴＦＴ５０４のゲート電圧を保持する容量素子５０３、有機ＥＬ素子５０５の両端子間を略同電位とする第３スイッチング素子５０９、信号線５０６から映像信号を選択的にｎ型ＴＦＴ５０４のゲートに印加する第１スイッチング素子５０１、及びｎ型ＴＦＴ５０４のゲート電位を所定電位に初期化する第２スイッチング素子５０２という簡単な回路素子により構成される。以下、画素部５００の発光動作を説明する。
まず、第２スイッチング素子５０２を、第２走査線５０８から供給される走査信号によりオン状態とし、参照電源線から供給される所定の電圧ＶＲＥＦをｎ型ＴＦＴ５０４のゲートに印加してｎ型ＴＦＴ５０４のソース−ドレイン間電流が流れないようｎ型ＴＦＴ５０４を初期化する（Ｓ１０１）。
次に、第２スイッチング素子５０２を、第２走査線５０８から供給される走査信号によりオフ状態とする（Ｓ１０２）。
次に、第１スイッチング素子５０１を、第１走査線５０７から供給される走査信号によりオン状態とし、信号線５０６から供給される信号電圧をｎ型ＴＦＴ５０４のゲートに印加する（Ｓ１０３）。このとき、第３スイッチング素子５０９のゲートには、第１走査線５０７が接続されており、第１スイッチング素子５０１の導通と同時に導通する。これによって有機ＥＬ素子５０５の端子間電圧に影響されずに、容量素子５０３には信号電圧に対応した電荷が蓄積される。また、第３スイッチング素子５０９が導通している間は有機ＥＬ素子５０５に電流が流れないので、有機ＥＬ素子５０５は発光しない。
次に、第３スイッチング素子５０９を、第１走査線５０７から供給される走査信号によりオフ状態とし、容量素子５０３に蓄積された電荷に対応する信号電流をｎ型ＴＦＴ５０４から有機ＥＬ素子５０５へ供給する（Ｓ１０４）。このとき、有機ＥＬ素子５０５が発光する。
上述した一連の動作により、１フレーム期間において、信号線から供給される信号電圧に対応した輝度で有機ＥＬ素子５０５が発光することになる。
特開２００５−４１７３号公報
しかしながら、特許文献１に記載された従来の有機ＥＬ表示装置は、信号電圧をｎ型ＴＦＴ５０４のゲートに記録した際（Ｓ１０３）に、ｎ型ＴＦＴ５０４がオン状態となり、第３スイッチング素子５０９を介して負電源線に電流が流れ込んでしまう。この電流が、第３スイッチング素子５０９及び負電源線の抵抗成分に流れることにより、ｎ型ＴＦＴ５０４のソース電位が変動してしまう。つまり、容量素子５０３に保持すべき電圧が変動してしまう。
上述したように、アモルファスＳｉに代表されるｎ型ＴＦＴによってソース接地動作する画素回路を構成する場合、駆動ｎ型ＴＦＴのゲート−ソース間の電圧を保持する機能を有する容量素子の両端電極に、正確な電位を記録することが困難となる。よって、信号電圧に対応した正確な信号電流が流れないため発光素子が正確に発光せず、結果的には映像信号を反映した高精度な画像表示がなされない。
上記課題に鑑み、本発明は、簡単な画素回路で、駆動ＴＦＴのゲート−ソース間の電圧を保持する静電容量の両端電極に、信号電圧に対応した正確な電位を記録することができる発光画素を有する画像表示装置を提供することを目的とする。
上記目的を達成するために、本発明の一態様に係る表示パネル装置は、発光素子と、電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、前記コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電極の電位を決定するための第１電源線と、前記発光素子の第２電極に電気的に接続された第２電源線と、前記コンデンサの第１電極に基準電圧を設定するための第１スイッチ素子と、前記コンデンサの第２電極にデータ電圧を供給するためのデータ線と、一方の端子が前記データ線に電気的に接続され、他方の端子が前記コンデンサの第２電極に電気的に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第２スイッチ素子と、前記発光素子の第１電極と前記コンデンサの第２電極とを電気的に接続し、前記第１電源線、前記発光素子の第１電極、前記コンデンサの第２電極、前記第２スイッチ素子及び前記データ線を接続するパスを形成するための配線と、前記発光素子の第１電極と前記第１電源線との間にあって、前記駆動素子と直列に接続され、前記駆動素子のドレイン電流のＯＮ／ＯＦＦを決定する第３スイッチ素子とを備えることを特徴とする。
本発明の表示パネル装置およびその制御方法によれば、駆動ＴＦＴに流れる電流経路を制御することで書き込み時に電源線及びデータ線に電流が流れないようにすることができる。よって、書き込み期間中にスイッチＴＦＴおよび電源線の抵抗成分による、保持容量素子の両端に正確な電位を記録することができ、映像信号を反映した高精度な画像表示をすることが可能となる。
図１は、本発明の表示装置の電気的な構成を示すブロック図である。 図２は、本発明の実施の形態１に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図３は、本発明の実施の形態に係る表示装置のテストモードにおける制御方法を説明する動作タイミングチャートである。 図４は、本発明の実施の形態１に係る表示装置のテストモードにおける制御方法を説明する動作フローチャートである。 図５Ａは、本発明の実施の形態１に係る表示装置のテストモードにおけるデータ電圧書き込み状態を表す回路図である。 図５Ｂは、本発明の実施の形態１に係る表示装置のテストモードにおけるドレイン電流読み取り状態を表す回路図である。 図６は、本発明の実施の形態に係る表示装置の通常発光モードにおける制御方法を説明する動作タイミングチャートである。 図７は、本発明の実施の形態１に係る表示装置の通常発光モードにおける制御方法を説明する動作フローチャートである。 図８Ａは、本発明の実施の形態１に係る表示装置の通常発光モードにおけるデータ電圧書き込み状態を表す回路図である。 図８Ｂは、本発明の実施の形態１に係る表示装置の通常発光モードにおける発光状態を表す回路図である。 図９は、本発明の実施の形態２に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図１０は、本発明の実施の形態２に係る表示装置のテストモードにおける制御方法を説明する動作フローチャートである。 図１１Ａは、本発明の実施の形態２に係る表示装置のテストモードにおけるデータ電圧書き込み状態を表す回路図である。 図１１Ｂは、本発明の実施の形態２に係る表示装置のテストモードにおけるドレイン電流読み取り状態を表す回路図である。 図１２は、本発明の実施の形態２に係る表示装置の通常発光モードにおける制御方法を説明する動作フローチャートである。 図１３Ａは、本発明の実施の形態２に係る表示装置の通常発光モードにおけるデータ電圧書き込み状態を表す回路図である。 図１３Ｂは、本発明の実施の形態２に係る表示装置の通常発光モードにおける発光状態を表す回路図である。 図１４は、本発明の実施の形態３に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図１５は、本発明の実施の形態４に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。 図１６は、本発明の画像表示装置を内蔵した薄型フラットＴＶの外観図である。 図１７は、特許文献１に記載された従来の有機ＥＬ表示装置における画素部の回路構成図である。
請求項１記載の態様の表示パネル装置は、発光素子と、電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、前記コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電極の電位を決定するための第１電源線と、前記発光素子の第２電極に電気的に接続された第２電源線と、前記コンデンサの第１電極に基準電圧を設定するための第１スイッチ素子と、前記コンデンサの第２電極にデータ電圧を供給するためのデータ線と、一方の端子が前記データ線に電気的に接続され、他方の端子が前記コンデンサの第２電極に電気的に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第２スイッチ素子と、前記発光素子の第１電極と前記コンデンサの第２電極とを電気的に接続し、前記第１電源線、前記発光素子の第１電極、前記コンデンサの第２電極、前記第２スイッチ素子及び前記データ線を接続するパスを形成するための配線と、前記発光素子の第１電極と前記第１電源線との間にあって、前記駆動素子と直列に接続され、前記駆動素子のドレイン電流のＯＮ／ＯＦＦを決定する第３スイッチ素子とを備えるものである。
本態様の回路構成によると、前記第３スイッチ素子によって、前記駆動素子のソース電極及び前記第２スイッチ素子を介した前記第１電源線と前記データ線との間の電流の流れを遮断した上で、前記コンデンサに所望の電位差の電圧を保持させることが可能となる。これにより、前記第２スイッチ素子の両側の端子の電位差が、前記駆動素子のソース電極及び前記第２スイッチ素子を介して前記第１電源線と前記データ線との間で流れる電流によって変動するのを防止できる。そのため、前記第２スイッチ素子の両端の電位差が安定し、前記第２スイッチ素子を介して前記データ線から所望の電位差の電圧に対応する電圧を正確に前記コンデンサに保持できる。その結果、前記駆動素子のゲート−ソース間の電位差が安定し、前記所望の電位差の電圧に対応するドレイン電流を正確に前記発光素子に流すことができる。
請求項２記載の態様の表示パネル装置は、請求項１記載の表示装置において、さらに、前記第１スイッチ素子、前記第２スイッチ素子及び前記第３スイッチ素子を制御する制御部とを備え、前記制御部は、前記第３スイッチ素子をＯＦＦして前記配線及び前記第２スイッチ素子を介した前記第１電源線と前記データ線との間の前記ドレイン電流の流れを遮断している間に、前記第１スイッチ素子及び前記第２スイッチ素子をＯＮして前記コンデンサの第１電極に前記基準電圧を設定すると共に前記コンデンサの第２電極に前記データ電圧を設定して前記コンデンサに所望の電位差の電圧を保持させ、前記第１スイッチ素子及び前記第２スイッチ素子をＯＦＦした状態で前記第３スイッチ素子をＯＮし、前記コンデンサに保持された前記所望の電位差の電圧に応じた前記ドレイン電流を前記発光素子に流させるものである。
本態様によれば、前記第１スイッチ素子から第３スイッチ素子の動作を、制御部が制御する。つまり、前記駆動素子のソース電極及び前記第２スイッチ素子を介した前記第１電源線と前記データ線との間の電流の流れを遮断した上で、前記コンデンサに所望の電位差の電圧を蓄積する。これにより、前記第２スイッチ素子の両側の端子の電位差が、前記駆動素子のソース電極及び前記第２スイッチ素子を介して前記第１電源線と前記データ線との間で流れる電流によって変動するのを防止できる。そのため、前記第２スイッチ素子の両端の電位差が安定し、前記第２スイッチ素子を介して前記データ線から所望の電位差の電圧に対応する電圧を正確に前記コンデンサに保持できる。その結果、前記駆動素子のゲート−ソース間の電位差が安定し、前記所望の電位差の電圧に対応するドレイン電流を正確に前記発光素子に流すことができる。
請求項３記載の態様の表示パネル装置は、請求項２記載の表示装置において、前記制御部は、前記第３スイッチ素子をＯＦＦすることにより、前記配線及び前記第２スイッチ素子を介した前記第１電源線と前記データ線との間の電流の流れを遮断すると共に、前記第１電源線と前記第２電源線との間の電流の流れを遮断するものである。
本態様によると、前記第１電源線と前記第２電源線との間のドレイン電流の流れを遮断した上で、前記コンデンサに所望の電位差の電圧が保持される。これにより、前記コンデンサに保持された電圧が所望の電位差の電圧になる前に、前記コンデンサの第２電極が接続された素子（ここでは発光素子もしくはスイッチングトランジスタ）に電流が流れることはない。よって、前記コンデンサに保持された電圧が所望の電位差の電圧になる前に、前記コンデンサに保持された電圧に応じた電流が前記発光素子もしくはスイッチングトランジスタに流れるのを防止できる。即ち、前記コンデンサに所望の電位差の電圧に対応する正確な電圧を保持できるので、所望の電位差の電圧に対応する正確なドレイン電流を前記発光素子に流すことができる。
さらに、前記発光素子と前記電源線との間に、前記駆動素子と直列に設けられ、前記第１電源線と前記第２電源線との間にドレイン電流を流す第３スイッチ素子を設けている。これにより、突入電流の発生を抑え、前記発光素子への供給電量を正確に制御できる。その結果、画像のコントラストを向上させることができる。
即ち、前記第３スイッチ素子のＯＦＦという一つの制御によって、前記第２スイッチ素子の両端の電位差を安定させて前記駆動素子のゲート−ソース間の電位差を安定させることができると共に、突入電流を抑えることができる。その結果、所望の電位差の電圧に対応する電圧を正確に前記コンデンサに保持して、前記所望の電位差の電圧に対応するドレイン電流を正確に前記発光素子に流すことができる。
請求項４記載の態様の表示パネル装置は、請求項１の表示装置において、例えば、前記第３スイッチ素子は、前記第１電源線と前記駆動素子のドレインとの間に直列に接続され、前記配線は、前記駆動素子のソースに接続された前記発光素子の第１電極と、前記コンデンサの第２電極とを接続するものである。
請求項５記載の態様の表示パネル装置は、請求項１の表示装置において、例えば、前記第３スイッチ素子は、前記発光素子の第１電極と前記駆動素子のソースとの間に直列に接続され、前記配線は、前記第３スイッチ素子に接続された前記発光素子の第１電極と、前記コンデンサの第２電極とを接続するものである。
請求項６記載の態様の表示パネル装置は、請求項２または３に記載の表示装置において、前記発光素子の第１電極はアノード電極であり、前記発光素子の第２電極はカソード電極であり、前記第１電源線の電圧は、前記第２電源線の電圧より高く、前記第１電源線から前記第２電源線に向かって電流が流れるものである。
本態様によると、前記駆動素子をｎ型トランジスタで構成できる。
請求項７記載の態様の表示パネル装置は、請求項６記載の表示装置において、前記制御部は、前記第３スイッチ素子をＯＦＦして前記第１電源線から前記発光素子への電流の供給を遮断し、前記第１スイッチ素子及び前記第２スイッチ素子をＯＮして前記コンデンサの第１電極に前記基準電圧を設定すると共に前記コンデンサの第２電極に前記データ電圧を設定して前記コンデンサを所望の電位差の電圧を保持させ、前記第１スイッチ素子をＯＦＦして前記第２スイッチ素子及び前記第３スイッチ素子をＯＮし、前記所望の電位差の電圧に応じた前記ドレイン電流を、前記配線及び前記第２スイッチ素子を介して前記データ線に流すものである。
本態様によると、前記第１電源線を介して前記発光素子に供給される電流量を、前記データ線を介して読み込んで測定する場合、前記第１電源線から前記発光素子へ至る経路と、前記第１電源線から前記データ線に至る経路とで、電流が流れる条件は同一であるため、前記第１電源線を介して前記発光素子に供給される電流量を正確に測定できる。
また、前記第１電源線を介して前記発光素子に供給される電流量を、前記データ線を介して読み込んで測定する場合、前記コンデンサに保持された電圧が所望の電位差の電圧になる前に、前記電源線から供給される電流を測定することはない。よって、前記コンデンサに保持された電圧が所望の電位差の電圧になる前に、前記コンデンサに保持された電圧に応じた電流が前記電源線を介して供給され、それを測定するのを防止できる。即ち、前記コンデンサに所望の電位差の電圧に対応する正確な電圧を保持できるので、所望の電位差の電圧に対応する正確な電流量を測定できる。
請求項８記載の態様の表示パネル装置は、請求項７記載の表示装置において、前記第２電源線に、前記第１電源線に接続される電源部の設定電圧から前記発光素子の発光開始電圧を減じた電圧よりも大きい第１電圧または前記第１電圧より低い第２電圧を設定する設定部を備え、前記データ電圧は前記第１電圧より低い電圧であり、前記制御部は、前記発光素子を発光させる場合には、前記第２電源線に前記第２電圧を設定し、前記第２スイッチ素子をＯＦＦして前記第１電源線から前記発光素子に前記ドレイン電流を流し、前記ドレイン電流を測定する場合には、前記第２電源線に前記第１電圧を設定し、前記第２スイッチ素子をＯＮして、前記ドレイン電流を前記第１電源線から前記データ線に流すものである。
本態様によると、前記第１電源線から流れるドレイン電流を、前記データ線を介して測定する場合、前記発光素子の第２電極の電圧を、前記第１電源線に接続される電源部の設定電圧より前記発光素子の発光開始電圧を減じた電圧よりも大きい電圧として電位差を小さく設定する。このため、前記第３スイッチ素子をＯＮすれば、前記発光素子に電流は流れず、前記設定電圧と前記データ電圧の電位差により前記第１電源線から前記データ線に電流が流れる。
請求項９記載の態様の表示パネル装置は、請求項２または３に記載の表示装置において、前記発光素子の第１電極はカソード電極であり、前記発光素子の第２電極はアノード電極であり、前記第２電源線の電圧は、前記第１電源線の電圧より高く、前記第２電源線から前記第１電源線に向かって電流が流れるものである。
本態様によると、前記駆動素子をｐ型トランジスタで構成できる。
請求項１０記載の態様の表示パネル装置は、請求項９記載の表示装置において、前記制御部は、前記第３スイッチ素子をＯＦＦして前記第１電源線から前記発光素子への電流の供給を遮断し、前記第１スイッチ素子及び前記第２スイッチ素子をＯＮして前記コンデンサの第１電極に前記基準電圧を設定すると共に前記コンデンサの第２電極に前記データ電圧を設定して前記コンデンサを所望の電位差の電圧を保持させ、前記第１スイッチ素子をＯＦＦして前記第２スイッチ素子及び前記第３スイッチ素子をＯＮし、前記所望の電位差の電圧に応じた前記ドレイン電流を、前記配線及び前記第２スイッチ素子を介して前記データ線から流すものである。
本態様によると、前記第２電源線を介して前記発光素子に供給される電流量を、前記データ線を介して読み込んで測定する場合、前記発光素子から前記第１電源線へ至る経路と、前記データ線から前記第１電源線に至る経路とで、ドレイン電流が流れる条件は同一であるため、前記発光素子を介して前記第１電源線に供給される電流量を正確に測定できる。
また、前記発光素子を介して前記第１電源線に供給される電流量を、前記データ線を介して読み込んで測定する場合、前記コンデンサに保持された電圧が所望の電位差の電圧になる前に、前記第２電源線から供給される電流を測定することはない。よって、前記コンデンサに保持された電圧が所望の電位差の電圧になる前に、前記コンデンサに保持された電圧に応じた電流が前記第２電源線を介して供給され、それを測定するのを防止できる。即ち、前記コンデンサに所望の電位差の電圧に対応する正確な電圧を保持できるので、所望の電位差の電圧に対応する正確な電流量を測定できる。
請求項１１記載の態様の表示パネル装置は、請求項１０記載の表示装置において、前記第２電源線に、前記第１電源線に接続される電源部の設定電圧に前記発光素子の発光開始電圧を加えた電圧よりも小さい第３電圧または前記第３電圧より高い第４電圧を設定する設定部を備え、前記データ電圧は前記第１電圧より高い電圧であり、前記制御部は、前記発光素子を発光させる場合には、前記第２電源線に前記第４電圧を設定し、前記第２スイッチ素子をＯＦＦして前記発光素子から前記第１電源線へ電流を流し、前記ドレイン電流を測定する場合には、前記第２電源線に前記第３電圧を設定し、前記第２スイッチ素子をＯＮして、前記ドレイン電流を前記データ線から前記第１電源線に流すものである。
本態様によると、前記第１電源線へ流れるドレイン電流を、前記データ線を介して測定する場合、前記発光素子の第２電極の電圧を、前記第１電源線に接続される電源部の設定電圧に前記発光素子の発光開始電圧を加えた電圧よりも小さい電圧として電位差を小さく設定する。このため、前記第３スイッチ素子をＯＮすれば、前記発光素子に電流は流れず、前記設定電圧と前記データ電圧の電位差により前記データ線から前記第１電源線に電流が流れる。
請求項１２記載の態様の表示装置は、請求項１乃至請求項１１のいずれかに記載の表示パネル装置と、前記第１及び前記第２電源線に電源を供給する電源とを備え、前記発光素子は、第１電極と、第２電極と、前記第１電極及び前記第２電極に挟まれた発光層とを含み、前記発光素子は、少なくとも複数個マトリクス状に配置されているものである。
請求項１３記載の態様の表示装置は、請求項１乃至請求項１１のいずれかに記載の表示パネル装置と、前記第１及び前記第２電源線に電源を供給する電源とを備え、前記発光素子は、第１電極と、第２電極と、前記第１電極及び前記第２電極に挟まれた発光層とを含み、少なくとも前記発光素子及び前記第３スイッチ素子は、単位画素の画素回路を構成し、前記画素回路は、複数個マトリクス状に配置されているものである。
請求項１４記載の態様の表示装置は、請求項１乃至請求項１１のいずれかに記載の表示パネル装置と、前記第１及び前記第２電源線に電源を供給する電源とを備え、前記発光素子は、第１電極と、第２電極と、前記第１電極及び前記第２電極に挟まれた発光層とを含み、前記発光素子、前記コンデンサ、前記駆動素子、前記第１スイッチ素子、前記第２スイッチ素子及び前記第３スイッチ素子は、単位画素の画素回路を構成し、前記画素回路は、複数個マトリクス状に配置されているものである。
請求項１５記載の態様の表示装置は、前記発光素子は、有機エレクトロルミネッセンス発光素子である。
請求項１６記載の態様の表示装置の制御方法は、発光素子と、電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、前記コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、前記駆動素子のドレイン電極の電位を決定するための第１電源線と、前記発光素子の第２電極に電気的に接続された第２電源線と、前記コンデンサの第１電極に基準電圧を設定するための第１スイッチ素子と、前記コンデンサの第２電極にデータ電圧を供給するためのデータ線と、一方の端子が前記データ線に電気的に接続され、他方の端子が前記コンデンサの第２電極に電気的に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第２スイッチ素子と、前記発光素子の第１電極と前記コンデンサの第２電極とを電気的に接続し、前記第１電源線、前記発光素子の第１電極、前記コンデンサの第２電極、前記第２スイッチ素子及び前記データ線を接続するパスを形成するための配線と、前記発光素子の第１電極と前記第１電源線との間にあって、前記駆動素子と直列に接続され、前記駆動素子のドレイン電流のＯＮ／ＯＦＦを決定する第３スイッチ素子とを具備する表示装置の制御方法であって、前記第３スイッチ素子をＯＦＦして前記配線及び前記第２スイッチ素子を介した前記第１電源線と前記データ線との間の前記ドレイン電流の流れを遮断し、前記ドレイン電流の流れを遮断している間に、前記第１スイッチ素子及び前記第２スイッチ素子をＯＮして前記コンデンサの第１電極に前記基準電圧を設定すると共に前記コンデンサの第２電極に前記データ電圧を設定して前記コンデンサを所望の電位差の電圧を保持させ、前記所望の電位差の電圧を保持させた後、前記第１スイッチ素子及び前記第２スイッチ素子をＯＦＦして前記第３スイッチ素子をＯＮし、前記コンデンサに保持された前記所望の電位差の電圧に応じた前記ドレイン電流を前記発光素子に流すものである。
以下、本発明の好ましい実施の形態を図に基づき説明する。なお、以下では、全ての図を通じて同一又は相当する要素には同じ符号を付して、その重複する説明を省略する。
（実施の形態１）
以下、本発明の実施の形態１について、図を用いて具体的に説明する。
図１は、本発明の表示装置の電気的な構成を示すブロック図である。同図における表示装置１は、制御回路２と、メモリ３と、走査線駆動回路４と、データ線駆動回路５と、電源線駆動回路６と、表示部７とを備える。
また、図２は、本発明の実施の形態１に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素１０は、選択トランジスタ１１と、スイッチングトランジスタ１２及び１６と、保持容量素子１３と、駆動トランジスタ１４と、有機ＥＬ素子１５と、第１走査線１７と、第２走査線１８と、第３走査線１９と、データ線２０と、第１電源線２１と、第２電源線２２と、参照電源線２３とを備える。また、周辺回路は、走査線駆動回路４と、データ線駆動回路５とを備える。
図１及び図２に記載された構成要素について、以下、その接続関係および機能を説明する。
制御回路２は、走査線駆動回路４、データ線駆動回路５、電源線駆動回路６及びメモリ３の制御を行う機能を有する。メモリ３には、各発光画素の補正データなどが記憶されており、制御回路２は、メモリ３に書き込まれた補正データを読み出し、外部から入力された映像信号を、その補正データに基づいて補正して、データ線駆動回路５へと出力する。
また制御回路２は、走査線駆動回路４を介して、選択トランジスタ１１、スイッチングトランジスタ１２及び１６を制御する。
走査線駆動回路４は、第１走査線１７、第２走査線１８及び第３走査線１９に接続されており、第１走査線１７、第２走査線１８及び第３走査線１９に走査信号を出力することにより、それぞれ、発光画素１０の有する選択トランジスタ１１、スイッチングトランジスタ１２及び１６の導通・非導通を制御回路２の指示により実行する機能を有する。
データ線駆動回路５は、データ線２０に接続されており、映像信号に基づいたデータ電圧を発光画素１０へ出力する機能を有する。
電源線駆動回路６は、第１電源線２１、第２電源線２２及び参照電源線２３に接続されており、それぞれ、全発光画素に共通の第１電源電圧ＶＤＤ、第２電源電圧ＶＥＥ及び基準電圧ＶＲを、制御回路２の指示により設定する機能を有する。
表示部７は、複数の発光画素１０を備え、外部から表示装置１へ入力された映像信号に基づいて画像を表示する。
選択トランジスタ１１は、ゲートが第１走査線１７に接続され、ソース及びドレインの一方がデータ線２０に接続され、ソース及びドレインの他方が保持容量素子１３の第２電極である電極１３２に接続された第２スイッチ素子である。選択トランジスタ１１は、データ線２０のデータ電圧を保持容量素子１３の電極１３２に印加するタイミングを決定する機能を有する。
スイッチングトランジスタ１２は、ゲートが第２走査線１８に接続され、ソース及びドレインの一方が参照電源線２３に接続され、ソース及びドレインの他方が保持容量素子１３の第１電極である電極１３１に接続された第１スイッチ素子である。スイッチングトランジスタ１２は、参照電源線２３の基準電圧ＶＲを保持容量素子１３の電極１３１に印加するタイミングを決定する機能を有する。選択トランジスタ１１及びスイッチングトランジスタ１２は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
保持容量素子１３は、電極１３１が駆動トランジスタ１４のゲートに接続され、電極１３２が選択トランジスタ１１のソース及びドレインの他方及び駆動トランジスタ１４のソースに接続されたコンデンサである。保持容量素子１３には、選択トランジスタ１１及びスイッチングトランジスタ１２がオン状態のときに、電極１３１に基準電圧ＶＲが、電極１３２にデータ電圧Ｖｄａｔａが印加され、両電極の電位差である（ＶＲ−Ｖｄａｔａ）が保持される。
駆動トランジスタ１４は、ゲートが保持容量素子１３の電極１３１に接続され、ドレインがスイッチングトランジスタ１６のソース及びドレインの一方に接続され、ソースが有機ＥＬ素子１５の第１電極であるアノードに接続された駆動素子である。駆動トランジスタ１４は、ゲート−ソース間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子１５に供給する。例えば、選択トランジスタ１１及びスイッチングトランジスタ１２がオフ状態であって、スイッチングトランジスタ１６がオン状態のときに、駆動トランジスタ１４は、データ線２０から供給されたデータ電圧Ｖｄａｔａに対応した電圧、つまり保持容量素子１３の保持電圧（ＶＲ−Ｖｄａｔａ）に対応したドレイン電流を、有機ＥＬ素子１５へ供給する機能を有する。駆動トランジスタ１４は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
有機ＥＬ素子１５は、アノードが駆動トランジスタ１４のソースに接続され、カソードが第２電源線２２に接続された発光素子であり、駆動トランジスタ１４から信号電流であるドレイン電流が流れることにより発光する。
スイッチングトランジスタ１６は、ゲートが第３走査線１９に接続され、ソース及びドレインの一方が駆動トランジスタ１４のドレインに接続され、ソース及びドレインの他方が第１電源線２１に接続された第３スイッチ素子である。スイッチングトランジスタ１６は、有機ＥＬ素子１５のアノードと第１電源線２１との間であって、駆動トランジスタ１４と直列に接続され、駆動トランジスタ１４のドレイン電流のＯＮ／ＯＦＦを決定する機能を有する。スイッチングトランジスタ１６は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
第１走査線１７は、走査線駆動回路４に接続され、発光画素１０を含む画素行に属する各発光画素に接続されている。これにより、第１走査線１７は、発光画素１０を含む画素行に属する各発光画素へデータ電圧を書き込むタイミングを供給する機能を有する。
第２走査線１８は、走査線駆動回路４に接続され、発光画素１０を含む画素行に属する各発光画素に接続されている。これにより、第２走査線１８は、発光画素１０を含む画素行に属する各発光画素の有する保持容量素子１３の電極１３１に基準電圧ＶＲを印加するタイミングを供給する機能を有する。
第３走査線１９は、走査線駆動回路４に接続され、発光画素１０を含む画素行に属する各発光画素に接続されている。これにより、第３走査線１９は、発光画素１０を含む画素行に属する各発光画素の有する駆動トランジスタ１４のドレインと第１電源電圧ＶＤＤとを電気的に接続するタイミングを供給する機能を有する。
また、表示装置１は、画素行数分の第１走査線１７、第２走査線１８及び第３走査線１９を備える。
データ線２０は、データ線駆動回路５に接続され、発光画素１０を含む画素列に属する各発光画素へ接続され、発光強度を決定するデータ電圧を供給する機能を有する。
また、表示装置１は、画素列数分のデータ線２０を備える。
なお、図１、図２には記載されていないが、第１電源線２１、第２電源線２２及び参照電源線２３は、それぞれ、全発光画素に共通接続されており、電源線駆動回路６に接続されている。また、駆動トランジスタ１４の閾値電圧に有機ＥＬ素子１５の発光開始電圧を加えた電圧が０Ｖよりも大きい場合は、参照電源線２３は第２電源線２２と同一電圧としてもよい。これにより電源線駆動回路６の出力電圧の種類が減り、回路がより簡易になる。
上記回路構成によると、スイッチングトランジスタ１６によって、駆動トランジスタ１４のソース及び選択トランジスタ１１を経由した第１電源線２１とデータ線２０との間の電流の流れを遮断した上で、保持容量素子１３に所望の電位差の電圧を保持させることが可能となる。これにより、選択トランジスタ１１の両側の端子の電位差が、駆動トランジスタ１４のソース及び選択トランジスタ１１を介して第１電源線２１とデータ線２０との間で流れる電流によって変動するのを防止できる。そのため、選択トランジスタ１１の両端の電位差が安定し、選択トランジスタ１１を介してデータ線２０から所望の電位差の電圧に対応する電圧を正確に保持容量素子１３に保持できる。その結果、保持容量素子１３の両電極の電位差、すなわち、駆動トランジスタ１４のゲート−ソース間の電位差が安定し、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子１５に流すことができる。
次に、本実施の形態に係る表示装置１の制御方法について図３〜図８Ｂを用いて説明する。
図３〜図５Ｂは、テストモードでの制御方法を、また、図６〜図８Ｂは、通常発光モードでの制御方法を説明している。
まず、テストモードでの制御方法を説明する。テストモードとは、データ電圧を保持容量素子１３に書き込み、その後、書き込まれたデータ電圧に対応した電圧により発生する駆動トランジスタ１４のドレイン電流を正確に測定するためのモードである。この測定されたドレイン電流から駆動トランジスタ１４の状態を把握し、補正データを生成することが可能となる。
図３は、本発明の実施の形態１に係る表示装置のテストモードにおける制御方法を説明する動作タイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、第１走査線１７、第２走査線１８、第３走査線１９、第１電源線２１、第２電源線２２、参照電源線２３及びデータ線２０に発生する電圧の波形図が示されている。また、図４は、本発明の実施の形態１に係る表示装置のテストモードにおける制御方法を説明する動作フローチャートである。
まず、時刻ｔ０において、走査線駆動回路４は、第３走査線１９の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１６をオフ状態とする。これにより、駆動トランジスタ１４のドレインと第１電源線２１とは非導通となる（図４のＳ０１）。
次に、時刻ｔ１において、走査線駆動回路４は、第２走査線１８の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１２をオン状態とする。これにより、保持容量素子１３の電極１３１と参照電源線２３とが導通し、保持容量素子１３の電極１３１に基準電圧ＶＲが印加される（図４のＳ０２）。
次に、時刻ｔ２において、走査線駆動回路４は、第１走査線１７の電圧レベルをＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１１をオン状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とが導通し、保持容量素子１３の電極１３２にデータ電圧Ｖｄａｔａが印加される（図４のＳ０３）。
次に、時刻ｔ２〜時刻ｔ３の期間、第１走査線１７の電圧レベルがＨＩＧＨであるので、発光画素１０の電極１３１及び電極１３２には、それぞれ、データ電圧Ｖｄａｔａ及び基準電圧ＶＲが継続して印加されている。同様に、発光画素１０を含む画素行に属する各発光画素に対しデータ電圧が供給されている。
図５Ａは、本発明の実施の形態１に係る表示装置のテストモードにおけるデータ電圧書き込み状態を表す回路図である。同図に記載されているように、保持容量素子１３の電極１３１には参照電源線２３の基準電圧ＶＲが印加され、電極１３２にはデータ線２０よりデータ電圧Ｖｄａｔａが印加される。つまり、ステップＳ０２及びＳ０３では、発光画素１０に印加すべきデータ電圧に対応した電圧（ＶＲ−Ｖｄａｔａ）を保持容量素子１３に保持させている。
また、このとき、スイッチングトランジスタ１６が非導通となっていることにより、駆動トランジスタ１４のドレイン電流は発生していない。また、データ電圧Ｖｄａｔａの最大値と第２電源電圧ＶＥＥとの電位差は、有機ＥＬ素子１５の閾値電圧（以下、Ｖｔｈ（ＥＬ）と記す）以下とする。よって、有機ＥＬ素子１５は発光しない。
これより、各電源線には容量性負荷のみが接続され、書き込み時の定常状態において、定常電流による電圧降下は発生しない。よって保持容量素子１３には正確な電位が書き込まれる。なお、本実施の形態において、例えば、駆動ＴＦＴの閾値電圧Ｖｔｈを１Ｖとして、ＶＥＥは１５Ｖに、ＶＤＤは１５Ｖに、ＶＲは１０Ｖに、Ｖｄａｔａは０Ｖ〜１０Ｖに設定されている。
次に、時刻ｔ３において、走査線駆動回路４は、第１走査線１７の電圧レベルをＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１１をオフ状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とは非導通となる（図４のＳ０４）。
次に、時刻ｔ４において、走査線駆動回路４は、第２走査線１８の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１２をオフ状態とする。これにより、保持容量素子１３の電極１３１と参照電源線２３とは非導通となる（図４のＳ０５）。
以上の動作により、保持容量素子１３には正確な電圧が書き込まれる。以降の動作では、保持容量素子１３に正確に書き込まれた電圧を利用して、駆動トランジスタ１４のドレイン電流を正確に測定する。
次に、時刻ｔ５において、走査線駆動回路４は、第３走査線１９の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１６をオン状態とする。これにより、駆動トランジスタ１４のドレインと第１電源線２１とが導通する（図４のＳ０６）。
次に、時刻ｔ６において、第１走査線１７の電圧レベルをＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１１をオン状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とが導通する（図４のＳ０７）。テストモードでは、第１電源電圧ＶＤＤ−第２電源電圧ＶＥＥ＜Ｖｔｈ（ＥＬ）となるように、各電源電圧が設定されている。これにより、駆動トランジスタ１４のドレイン電流は、有機ＥＬ素子１５に流れず、駆動トランジスタ１４のソース及び保持容量素子１３の電極１３２を経由してデータ線２０に流れ込む。
図５Ｂは、本発明の実施の形態１に係る表示装置のテストモードにおけるドレイン電流読み取り状態を表す回路図である。同図に記載されているように、データ線駆動回路５は、スイッチ素子５１と読み取り抵抗５２とオペアンプ５３とを備えている。
オペアンプ５３は正入力端子と負入力端子の電位を等しく保つように動作している。すなわち、発光画素１０から流れてきた駆動トランジスタ１４のドレイン電流である画素電流Ｉｐｉｘは読み取り抵抗５２（Ｒ）に流れるが、読み取り抵抗５２とオペアンプ５３の負入力側とが接続されたノードと、読み取り電圧Ｖｒｅａｄが等しくなるように、オペアンプ５３は動作する。よって、オペアンプ５３の出力電位Ｖｏｕｔ、電流Ｉｐｉｘ、読み取り抵抗Ｒ及び読み取り電圧Ｖｒｅａｄとの間には、
Ｉｐｉｘ×Ｒ＝Ｖｒｅａｄ−Ｖｏｕｔ
の関係が成立している。ここでＶｒｅａｄは、例えば、５Ｖである。
以上からＶｏｕｔを読むことで、Ｉｐｉｘを正確に算出することが可能となる。つまり、発光画素ごとのＩｐｉｘのばらつきを正確に把握することが可能となる。
上記構成および動作によると、第１電源線２１を介して有機ＥＬ素子１５に供給される電流量を、データ線２０を介して読み込んで測定する場合、第１電源線２１から有機ＥＬ素子１５へ至る経路と、第１電源線２１からデータ線２０に至る経路とで、電流が流れる条件は同一であるため、第１電源線２１を介して有機ＥＬ素子１５に供給される電流量を正確に測定できる。
また、第１電源線２１を介して有機ＥＬ素子１５に供給される電流量をデータ線２０を介して読み込んで測定する場合、保持容量素子１３に保持された電圧は、スイッチングトランジスタ１２がオフとなっているのでＩｐｉｘの経路によらず保持され、結果としてＩｐｉｘの値も経路によらない。すなわち、有機ＥＬ素子１５に供給される電流量を正確に測定できる。
また、第２電源線２２の電圧を、第１電源線２１に接続される電源部の設定電圧からＶｔｈ（ＥＬ）を減じた電圧よりも大きい電圧に設定している。このため、スイッチングトランジスタ１６をＯＮすれば、有機ＥＬ素子１５にドレイン電流は流れず、第１電源線２１とデータ線２０との電位差により第１電源線２１からデータ線２０にドレイン電流が流れる。
最後に、時刻ｔ７において、第１走査線１７の電圧レベルをＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１１をオフ状態とする。これにより、駆動トランジスタ１４のドレイン電流の測定を終了させる。
次に、通常発光モードでの制御方法を説明する。通常発光モードとは、データ電圧を保持容量素子１３に書き込み、その後、書き込まれたデータ電圧に対応した電圧により発生する駆動トランジスタ１４のドレイン電流を、有機ＥＬ素子１５に流して発光させるモードである。
図６は、本発明の実施の形態１に係る表示装置の通常発光モードにおける制御方法を説明する動作タイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、第１走査線１７、第２走査線１８、第３走査線１９、第１電源線２１、第２電源線２２、参照電源線２３及びデータ線２０に発生する電圧の波形図が示されている。また、図７は、本発明の実施の形態１に係る表示装置の通常発光モードにおける制御方法を説明する動作フローチャートである。
まず、時刻ｔ１０において、走査線駆動回路４は、第３走査線１９の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１６をオフ状態とする。これにより、駆動トランジスタ１４のドレインと第１電源線２１とは非導通となり、有機ＥＬ素子１５は消光する（図７のＳ１１）。
次に、時刻ｔ１１において、走査線駆動回路４は、第２走査線１８の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１２をオン状態とする。これにより、保持容量素子１３の電極１３１と参照電源線２３とが導通し、保持容量素子１３の電極１３１に基準電圧ＶＲが印加される（図７のＳ１２）。
次に、時刻ｔ１２において、走査線駆動回路４は、第１走査線１７の電圧レベルをＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１１をオン状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とが導通し、保持容量素子１３の電極１３２にデータ電圧Ｖｄａｔａが印加される（図７のＳ１３）。
次に、時刻ｔ１２〜時刻ｔ１３の期間、第１走査線１７の電圧レベルがＨＩＧＨであるので、発光画素１０の電極１３１及び電極１３２には、それぞれ、データ電圧Ｖｄａｔａ及び基準電圧ＶＲが継続して印加されている。同様に、発光画素１０を含む画素行に属する各発光画素に対しデータ電圧が供給されている。
図８Ａは、本発明の実施の形態１に係る表示装置の通常発光モードにおけるデータ電圧書き込み状態を表す回路図である。同図に記載されているように、保持容量素子１３の電極１３１には参照電源線２３の基準電圧ＶＲが印加され、電極１３２にはデータ線２０よりデータ電圧Ｖｄａｔａが印加される。つまり、ステップＳ１２及びＳ１３では、発光画素１０に印加すべきデータ電圧に対応した電圧（ＶＲ−Ｖｄａｔａ）を保持容量素子１３に保持させている。
また、このとき、スイッチングトランジスタ１６が非導通となっていることにより、駆動トランジスタ１４のドレイン電流は発生していない。さらに、データ電圧Ｖｄａｔａの最大値（Ｖｄａｔａ＿ｍａｘ）と第２電源電圧ＶＥＥとの電位差は、有機ＥＬ素子１５のＶｔｈ（ＥＬ）以下とする。よって、有機ＥＬ素子１５は発光しない。
これより、各電源線には容量性負荷のみが接続され、書き込み時の定常状態において、定常電流による電圧降下は発生しない。よって保持容量素子１３には正確な電位が書き込まれる。なお、本実施の形態において、例えば、駆動ＴＦＴの閾値電圧Ｖｔｈを１Ｖとして、ＶＥＥは０Ｖに、ＶＤＤは１５Ｖに、ＶＲは１０Ｖに、Ｖｄａｔａは０Ｖ〜１０Ｖに設定されている。
次に、時刻ｔ１３において、走査線駆動回路４は、第１走査線１７の電圧レベルをＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１１をオフ状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とは非導通となる（図７のＳ１４）。
次に、時刻ｔ１４において、走査線駆動回路４は、第２走査線１８の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１２をオフ状態とする。これにより、保持容量素子１３の電極１３１と参照電源線２３とは非導通となる（図７のＳ１５）。
以上の動作により、保持容量素子１３には正確な電圧が書き込まれる。以降の動作では、保持容量素子１３に正確に書き込まれた電圧に対応した駆動トランジスタ１４のドレイン電流を発生させ、有機ＥＬ素子１５を発光させる。
次に、時刻ｔ１５において、走査線駆動回路４は、第３走査線１９の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１６をオン状態とする。これにより、駆動トランジスタ１４のドレインと第１電源線２１とが導通し、有機ＥＬ素子１５にドレイン電流が流れることにより、有機ＥＬ素子１５が発光する（図７のＳ１６）。
図８Ｂは、本発明の実施の形態１に係る表示装置の通常発光モードにおける発光状態を表す回路図である。通常発光モードでは、第１電源電圧ＶＤＤ−第２電源電圧ＶＥＥ＞Ｖｔｈ（ＥＬ）となるように、各電源電圧が設定されている。これにより、保持容量素子１３の両電極に保持された電圧に対応した駆動トランジスタ１４のドレイン電流が、有機ＥＬ素子１５を流れる。
次に、時刻ｔ１６において、走査線駆動回路４は、第３走査線１９の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１６をオフ状態とし、有機ＥＬ素子１５を消光させる。
上述した時刻ｔ１０〜ｔ１６は、表示パネルの１フレーム期間に相当し、ｔ１６〜ｔ２１においてもｔ１０〜ｔ１５と同様の動作が実行される。
上記構成及び動作によると、スイッチングトランジスタ１６によって、駆動トランジスタ１４のソース及び選択トランジスタ１１を介した第１電源線２１とデータ線２０との間の電流の流れを遮断した上で、保持容量素子１３に所望の電位差の電圧を保持させることが可能となる。これにより、選択トランジスタ１１の両側の端子の電位差が、駆動トランジスタ１４のソース及び選択トランジスタ１１を介して第１電源線２１とデータ線２０との間で流れる電流によって変動するのを防止できる。そのため、選択トランジスタ１１の両端の電位差が安定し、選択トランジスタ１１を介してデータ線２０から所望の電位差の電圧に対応する電圧を正確に保持容量素子１３に保持できる。その結果、駆動トランジスタ１４のゲート−ソース間の電位差は、第２電源線２２の電圧変動および有機ＥＬ素子１５の経時劣化に伴う高抵抗化による駆動トランジスタ１４のソース電位の変動の影響を受けにくくなっている。つまり、本回路動作はソース接地の回路動作と同等の動作となり、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子１５に流すことができる。
（実施の形態２）
以下、本発明の実施の形態２について、図を用いて具体的に説明する。
図１は、本発明の表示装置の電気的な構成を示すブロック図である。同図における表示装置１は、制御回路２と、メモリ３と、走査線駆動回路４と、データ線駆動回路５と、電源線駆動回路６と、表示部７とを備える。
また、図９は、本発明の実施の形態２に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素１０は、選択トランジスタ１１と、スイッチングトランジスタ１２及び２６と、保持容量素子１３と、駆動トランジスタ１４と、有機ＥＬ素子１５と、第１走査線１７と、第２走査線１８と、第３走査線１９と、データ線２０と、第１電源線２１と、第２電源線２２と、参照電源線２３とを備える。また、周辺回路は、走査線駆動回路４と、データ線駆動回路５とを備える。
本実施の形態に係る表示装置は、実施の形態１に係る表示装置と比較して、発光画素の回路構成のみが異なる。以下、実施の形態１に係る表示装置と同じ点は説明を省略し、異なる点のみ説明する。
制御回路２は、走査線駆動回路４、データ線駆動回路５、電源線駆動回路６及びメモリ３の制御を行う機能を有する。メモリ３には、各発光画素の補正データなどが記憶されており、制御回路２は、メモリ３に書き込まれた補正データを読み出し、外部から入力された映像信号を、その補正データに基づいて補正して、データ線駆動回路５へと出力する。
また制御回路２は、走査線駆動回路４を介して、選択トランジスタ１１、スイッチングトランジスタ１２及び２６を制御する。
走査線駆動回路４は、第１走査線１７、第２走査線１８及び第３走査線１９に接続されており、第１走査線１７、第２走査線１８及び第３走査線１９に走査信号を出力することにより、それぞれ、発光画素１０の有する選択トランジスタ１１、スイッチングトランジスタ１２及び２６の導通・非導通を制御回路２の指示により実行する機能を有する。
駆動トランジスタ１４は、ゲートが保持容量素子１３の電極１３１に接続され、ドレインが第１電源線２１に接続され、ソースがスイッチングトランジスタ２６のソース及びドレインの一方に接続された駆動素子である。駆動トランジスタ１４は、ゲートとスイッチングトランジスタ２６のソース及びドレインの他方との間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子１５に供給する。例えば、選択トランジスタ１１及びスイッチングトランジスタ１２がオフ状態であって、スイッチングトランジスタ２６がオン状態のときに、駆動トランジスタ１４は、データ線２０から供給されたデータ電圧Ｖｄａｔａに対応した電圧、つまり保持容量素子１３の保持電圧（ＶＲ−Ｖｄａｔａ）に対応したドレイン電流を、有機ＥＬ素子１５へ供給する機能を有する。駆動トランジスタ１４は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
有機ＥＬ素子１５は、アノードがスイッチングトランジスタ２６のソース及びドレインの他方に接続され、カソードが第２電源線２２に接続された発光素子であり、駆動トランジスタ１４から信号電流であるドレイン電流が流れることにより発光する。
スイッチングトランジスタ２６は、ゲートが第３走査線１９に接続され、ソース及びドレインの一方が駆動トランジスタ１４のソースに接続され、ソース及びドレインの他方が有機ＥＬ素子１５のアノードに接続された第３スイッチ素子である。スイッチングトランジスタ２６は、有機ＥＬ素子１５のアノードと第１電源線２１との間であって、駆動トランジスタ１４と直列に接続され、駆動トランジスタ１４のドレイン電流のＯＮ／ＯＦＦを決定する機能を有する。スイッチングトランジスタ２６は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
第３走査線１９は、走査線駆動回路４に接続され、発光画素１０を含む画素行に属する各発光画素に接続されている。これにより、第３走査線１９は、発光画素１０を含む画素行に属する各発光画素の有する駆動トランジスタ１４のソースと有機ＥＬ素子１５のアノードとを電気的に接続する機能を有する。
上記回路構成によると、スイッチングトランジスタ２６によって、駆動トランジスタ１４のソース及び選択トランジスタ１１を経由した第１電源線２１とデータ線２０との間の電流の流れを遮断した上で、保持容量素子１３に所望の電位差の電圧を保持させることが可能となる。これにより、選択トランジスタ１１の両側の端子の電位差が、駆動トランジスタ１４のソース及び選択トランジスタ１１を介して第１電源線２１とデータ線２０との間で流れる電流によって変動するのを防止できる。そのため、選択トランジスタ１１の両端の電位差が安定し、選択トランジスタ１１を介してデータ線２０から所望の電位差の電圧に対応する電圧を正確に保持容量素子１３に保持できる。その結果、駆動トランジスタ１４のゲート−ソース間の電位差が安定し、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子１５に流すことができる。
次に、本実施の形態に係る表示装置の制御方法について図３、図６、図１０〜図１３Ｂを用いて説明する。
図３、図１０及び図１１Ｂは、テストモードでの制御方法を、また、図６、図１２及び図１３Ｂは、通常発光モードでの制御方法を説明している。
まず、テストモードでの制御方法を説明する。
図３は、本発明の実施の形態１に係る表示装置のテストモードにおける制御方法を説明する動作タイミングチャートである。
まず、時刻ｔ０において、走査線駆動回路４は、第３走査線１９の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ２６をオフ状態とする。これにより、有機ＥＬ素子１５のアノードと駆動トランジスタ１４のソースとは非導通となる（図１０のＳ２１）。
次に、時刻ｔ１において、走査線駆動回路４は、第２走査線１８の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１２をオン状態とする。これにより、保持容量素子１３の電極１３１と参照電源線２３とが導通し、保持容量素子１３の電極１３１に基準電圧ＶＲが印加される（図１０のＳ２２）。
次に、時刻ｔ２において、走査線駆動回路４は、第１走査線１７の電圧レベルをＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１１をオン状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とが導通し、保持容量素子１３の電極１３２にデータ電圧Ｖｄａｔａが印加される（図１０のＳ２３）。
次に、時刻ｔ２〜時刻ｔ３の期間、第１走査線１７の電圧レベルがＨＩＧＨであるので、発光画素１０の電極１３１及び電極１３２には、それぞれ、データ電圧Ｖｄａｔａ及び基準電圧ＶＲが継続して印加されている。同様に、発光画素１０を含む画素行に属する各発光画素に対しデータ電圧が供給されている。
図１１Ａは、本発明の実施の形態２に係る表示装置のテストモードにおけるデータ電圧書き込み状態を表す回路図である。同図に記載されているように、保持容量素子１３の電極１３１には参照電源線２３の基準電圧ＶＲが印加され、電極１３２にはデータ線２０よりデータ電圧Ｖｄａｔａが印加される。つまり、ステップＳ２２及びＳ２３では、発光画素１０に印加すべきデータ電圧に対応した電圧（ＶＲ−Ｖｄａｔａ）を保持容量素子１３に保持させている。
また、このとき、スイッチングトランジスタ２６が非導通となっていることにより、駆動トランジスタ１４のドレイン電流は発生していない。また、データ電圧Ｖｄａｔａの最大値と第２電源電圧ＶＥＥとの電位差は、有機ＥＬ素子１５の閾値電圧（以下、Ｖｔｈ（ＥＬ）と記す）以下とする。よって、有機ＥＬ素子１５は発光しない。
これより、各電源線には容量性負荷のみが接続され、書き込み時の定常状態において、定常電流による電圧降下は発生しない。よって保持容量素子１３には正確な電位が書き込まれる。なお、本実施の形態において、例えば、駆動ＴＦＴの閾値電圧Ｖｔｈを１Ｖとして、ＶＥＥは１５Ｖに、ＶＤＤは１５Ｖに、ＶＲは１０Ｖに、Ｖｄａｔａは０Ｖ〜１０Ｖに設定されている。
次に、時刻ｔ３において、走査線駆動回路４は、第１走査線１７の電圧レベルをＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１１をオフ状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とは非導通となる（図１０のＳ２４）。
次に、時刻ｔ４において、走査線駆動回路４は、第２走査線１８の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１２をオフ状態とする。これにより、保持容量素子１３の電極１３１と参照電源線２３とは非導通となる（図１０のＳ２５）。
以上の動作により、保持容量素子１３には正確な電圧が書き込まれる。以降の動作では、保持容量素子１３に正確に書き込まれた電圧を利用して、駆動トランジスタ１４のドレイン電流を正確に測定する。
次に、時刻ｔ５において、走査線駆動回路４は、第３走査線１９の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ２６をオン状態とする。これにより、有機ＥＬ素子１５のアノードと駆動トランジスタ１４のソースとが導通する（図１０のＳ２６）。
次に、時刻ｔ６において、第１走査線１７の電圧レベルをＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１１をオン状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とが導通する（図１０のＳ２７）。テストモードでは、第１電源電圧ＶＤＤ−第２電源電圧ＶＥＥ＜Ｖｔｈ（ＥＬ）となるように、各電源電圧が設定されている。これにより、駆動トランジスタ１４のドレイン電流は、有機ＥＬ素子１５に流れず、駆動トランジスタ１４のソース及び保持容量素子１３の電極１３２を経由してデータ線２０に流れ込む。
図１１Ｂは、本発明の実施の形態２に係る表示装置のテストモードにおけるドレイン電流読み取り状態を表す回路図である。同図に記載されているように、データ線駆動回路５は、スイッチ素子５１と読み取り抵抗５２とオペアンプ５３とを備えている。
オペアンプ５３は正入力端子と負入力端子の電位を等しく保つように動作している。すなわち、発光画素１０から流れてきた駆動トランジスタ１４のドレイン電流である画素電流Ｉｐｉｘは読み取り抵抗５２（Ｒ）に流れるが、読み取り抵抗５２とオペアンプ５３の負入力側とが接続されたノードと、読み取り電圧Ｖｒｅａｄが等しくなるように、オペアンプ５３は動作する。よって、オペアンプ５３の出力電位Ｖｏｕｔ、電流Ｉｐｉｘ、読み取り抵抗Ｒ及び読み取り電圧Ｖｒｅａｄとの間には、
Ｉｐｉｘ×Ｒ＝Ｖｒｅａｄ−Ｖｏｕｔ
の関係が成立している。ここで、Ｖｒｅａｄは例えば５Ｖである。
以上からＶｏｕｔを読むことで、Ｉｐｉｘを正確に算出することが可能となる。つまり、発光画素ごとのＩｐｉｘのばらつきを正確に把握することが可能となる。
上記構成および動作によると、第１電源線２１を介して有機ＥＬ素子１５に供給される電流量を、データ線２０を介して読み込んで測定する場合、第１電源線２１から有機ＥＬ素子１５へ至る経路と、第１電源線２１からデータ線２０に至る経路とで、電流が流れる条件は同一であるため、第１電源線２１を介して有機ＥＬ素子１５に供給される電流量を正確に測定できる。
また、第１電源線２１を介して有機ＥＬ素子１５に供給される電流量をデータ線２０を介して読み込んで測定する場合、保持容量素子１３に保持された電圧は、スイッチングトランジスタ１２がオフとなっているのでＩｐｉｘの経路によらず保持され、結果としてＩｐｉｘの値も経路によらない。すなわち、有機ＥＬ素子１５に供給される電流量を正確に測定できる。
また、第２電源線２２の電圧を、第１電源線２１に接続される電源部の設定電圧からＶｔｈ（ＥＬ）を減じた電圧よりも大きい電圧に設定している。このため、スイッチングトランジスタ２６をＯＮすれば、有機ＥＬ素子１５にドレイン電流は流れず、第１電源線２１とデータ線２０との電位差により第１電源線２１からデータ線２０にドレイン電流が流れる。
最後に、時刻ｔ７において、第１走査線１７の電圧レベルをＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１１をオフ状態とする。これにより、駆動トランジスタ１４のドレイン電流の測定を終了させる。
次に、通常発光モードでの制御方法を説明する。
図６は、本発明の実施の形態２に係る表示装置の通常発光モードにおける制御方法を説明する動作タイミングチャートである。
まず、時刻ｔ１０において、走査線駆動回路４は、第３走査線１９の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ２６をオフ状態とする。これにより、有機ＥＬ素子１５のアノードと駆動トランジスタ１４のソースとは非導通となり、有機ＥＬ素子１５は消光する（図１２のＳ３１）。
次に、時刻ｔ１１において、走査線駆動回路４は、第２走査線１８の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ１２をオン状態とする。これにより、保持容量素子１３の電極１３１と参照電源線２３とが導通し、保持容量素子１３の電極１３１に基準電圧ＶＲが印加される（図１２のＳ３２）。
次に、時刻ｔ１２において、走査線駆動回路４は、第１走査線１７の電圧レベルをＬＯＷからＨＩＧＨに変化させ、選択トランジスタ１１をオン状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とが導通し、保持容量素子１３の電極１３２にデータ電圧Ｖｄａｔａが印加される（図１２のＳ３３）。
次に、時刻ｔ１２〜時刻ｔ１３の期間、第１走査線１７の電圧レベルがＨＩＧＨであるので、発光画素１０の電極１３１及び電極１３２には、それぞれ、データ電圧Ｖｄａｔａ及び基準電圧ＶＲが継続して印加されている。同様に、発光画素１０を含む画素行に属する各発光画素に対しデータ電圧が供給されている。
図１３Ａは、本発明の実施の形態２に係る表示装置の通常発光モードにおけるデータ電圧書き込み状態を表す回路図である。同図に記載されているように、保持容量素子１３の電極１３１には参照電源線２３の基準電圧ＶＲが印加され、電極１３２にはデータ線２０よりデータ電圧Ｖｄａｔａが印加される。つまり、ステップＳ３２及びＳ３３では、発光画素１０に印加すべきデータ電圧に対応した電圧（ＶＲ−Ｖｄａｔａ）を保持容量素子１３に保持させている。
また、このとき、スイッチングトランジスタ２６が非導通となっていることにより、駆動トランジスタ１４のドレイン電流は発生していない。さらに、データ電圧Ｖｄａｔａの最大値（Ｖｄａｔａ＿ｍａｘ）と第２電源電圧ＶＥＥとの電位差は、有機ＥＬ素子１５のＶｔｈ（ＥＬ）以下とする。よって、有機ＥＬ素子１５は発光しない。
これより、各電源線には容量性負荷のみが接続され、書き込み時の定常状態において、定常電流による電圧降下は発生しない。よって保持容量素子１３には正確な電位が書き込まれる。なお、本実施の形態において、例えば、駆動ＴＦＴの閾値電圧Ｖｔｈを１Ｖとして、ＶＥＥは０Ｖに、ＶＤＤは１５Ｖに、ＶＲは１０Ｖに、Ｖｄａｔａは０Ｖ〜１０Ｖに設定されている。
次に、時刻ｔ１３において、走査線駆動回路４は、第１走査線１７の電圧レベルをＨＩＧＨからＬＯＷに変化させ、選択トランジスタ１１をオフ状態とする。これにより、保持容量素子１３の電極１３２とデータ線２０とは非導通となる（図１２のＳ３４）。
次に、時刻ｔ１４において、走査線駆動回路４は、第２走査線１８の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ１２をオフ状態とする。これにより、保持容量素子１３の電極１３１と参照電源線２３とは非導通となる（図１２のＳ３５）。
以上の動作により、保持容量素子１３には正確な電圧が書き込まれる。以降の動作では、保持容量素子１３に正確に書き込まれた電圧に対応した駆動トランジスタ１４のドレイン電流を発生させ、有機ＥＬ素子１５を発光させる。
次に、時刻ｔ１５において、走査線駆動回路４は、第３走査線１９の電圧レベルをＬＯＷからＨＩＧＨに変化させ、スイッチングトランジスタ２６をオン状態とする。これにより、有機ＥＬ素子１５のアノードと駆動トランジスタ１４のソースとが導通し、有機ＥＬ素子１５にドレイン電流が流れることにより、有機ＥＬ素子１５が発光する（図１２のＳ３６）。
図１３Ｂは、本発明の実施の形態２に係る表示装置の通常発光モードにおける発光状態を表す回路図である。通常発光モードでは、第１電源電圧ＶＤＤ−第２電源電圧ＶＥＥ＞Ｖｔｈ（ＥＬ）となるように、各電源電圧が設定されている。これにより、保持容量素子１３の両電極に保持された電圧に対応した駆動トランジスタ１４のドレイン電流が、有機ＥＬ素子１５を流れる。
次に、時刻ｔ１６において、走査線駆動回路４は、第３走査線１９の電圧レベルをＨＩＧＨからＬＯＷに変化させ、スイッチングトランジスタ２６をオフ状態とし、有機ＥＬ素子１５を消光させる。
上記構成及び動作によると、スイッチングトランジスタ２６によって、駆動トランジスタ１４のソース及び選択トランジスタ１１を介した第１電源線２１とデータ線２０との間の電流の流れを遮断した上で、保持容量素子１３に所望の電位差の電圧を保持させることが可能となる。これにより、選択トランジスタ１１の両側の端子の電位差が、駆動トランジスタ１４のソース及び選択トランジスタ１１を介して第１電源線２１とデータ線２０との間で流れる電流によって変動するのを防止できる。そのため、選択トランジスタ１１の両端の電位差が安定し、選択トランジスタ１１を介してデータ線２０から所望の電位差の電圧に対応する電圧を正確に保持容量素子１３に保持できる。その結果、駆動トランジスタ１４のゲート−ソース間の電位差は、第２電源線２２の電圧変動および有機ＥＬ素子１５の経時劣化に伴う高抵抗化による駆動トランジスタ１４のソース電位の変動の影響を受けにくくなっている。つまり、本回路動作は、ソース接地の回路動作と同等の動作となり、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子１５に流すことができる。
（実施の形態３）
以下、本発明の実施の形態３について、図を用いて具体的に説明する。
図１４は、本発明の実施の形態３に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素１０は、選択トランジスタ１１と、スイッチングトランジスタ１２及び１６と、保持容量素子１３と、駆動トランジスタ２４と、有機ＥＬ素子２５と、第１走査線１７と、第２走査線１８と、第３走査線１９と、データ線２０と、第１電源線３１と、第２電源線３２と、参照電源線２３とを備える。また、周辺回路は、走査線駆動回路４と、データ線駆動回路５とを備える。
本実施の形態に係る表示装置は、実施の形態１に係る表示装置と比較して、発光画素の回路構成のみが異なる。つまり、駆動トランジスタはｐ型であり、当該駆動トランジスタのソースと有機ＥＬ素子のカソードとが接続されている。以下、実施の形態１に係る表示装置と同じ点は説明を省略し、異なる点のみ説明する。
駆動トランジスタ２４は、ゲートが保持容量素子１３の電極１３１に接続され、ドレインがスイッチングトランジスタ１６のソース及びドレインの一方に接続され、ソースが有機ＥＬ素子１５の第１電極であるカソードに接続された駆動素子である。駆動トランジスタ２４は、ゲート−ソース間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子２５に供給する。例えば、選択トランジスタ１１及びスイッチングトランジスタ１２がオフ状態であって、スイッチングトランジスタ１６がオン状態のときに、駆動トランジスタ２４は、データ線２０から供給されたデータ電圧Ｖｄａｔａに対応した電圧、つまり保持容量素子１３の保持電圧（Ｖｄａｔａ−ＶＲ）に対応したドレイン電流を、有機ＥＬ素子２５へ供給する機能を有する。駆動トランジスタ２４は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。
有機ＥＬ素子２５は、カソードが駆動トランジスタ２４のソースに接続され、アノードが第２電源線３２に接続された発光素子であり、駆動トランジスタ２４のドレイン電流が流れることにより発光する。
スイッチングトランジスタ１６は、ゲートが第３走査線１９に接続され、ソース及びドレインの一方が駆動トランジスタ２４のドレインに接続され、ソース及びドレインの他方が第１電源線３１に接続された第３スイッチ素子である。スイッチングトランジスタ１６は、有機ＥＬ素子２５のカソードと第１電源線３１との間であって、駆動トランジスタ２４と直列に接続され、駆動トランジスタ２４のドレイン電流のＯＮ／ＯＦＦを決定する機能を有する。スイッチングトランジスタ１６は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
上記回路構成によると、スイッチングトランジスタ１６によって、駆動トランジスタ２４のソース及び選択トランジスタ１１を経由した第１電源線３１とデータ線２０との間の電流の流れを遮断した上で、保持容量素子１３に所望の電位差の電圧を保持させることが可能となる。これにより、選択トランジスタ１１の両側の端子の電位差が、駆動トランジスタ２４のソース及び選択トランジスタ１１を介して第１電源線３１とデータ線２０との間で流れる電流によって変動するのを防止できる。そのため、選択トランジスタ１１の両端の電位差が安定し、選択トランジスタ１１を介してデータ線２０から所望の電位差の電圧に対応する電圧を正確に保持容量素子１３に保持できる。その結果、保持容量素子１３の両電極の電位差、すなわち駆動トランジスタ２４のゲート−ソース間の電位差が安定し、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子２５に流すことができる。
本実施の形態に係る表示装置の制御方法については、実施の形態１に係る表示装置と同様であり、同様の効果を奏する。
但し、テストモードにおいて、第２電源電圧ＶＥＥとデータ電圧Ｖｄａｔａの最大値との電位差は、有機ＥＬ素子１５の閾値電圧（以下、Ｖｔｈ（ＥＬ）と記す）以下としている。
また、テストモードでは、第２電源電圧ＶＥＥ−第１電源電圧ＶＤＤ＜Ｖｔｈ（ＥＬ）となるように、各電源電圧が設定されている。これにより、駆動トランジスタ２４のドレイン電流は、有機ＥＬ素子２５に流れず、駆動トランジスタ２４のソース及び保持容量素子１３の電極１３２を経由してデータ線２０に流れ込む。
また、テストモードにおけるドレイン電流読み取り時において、電流Ｉｐｉｘは、データ線２０から、選択トランジスタ１１及び駆動トランジスタ２４のソースを経由して第１電源線３１へと流れる。
また、通常発光モードにおいて、第２電源電圧ＶＥＥとデータ電圧Ｖｄａｔａの最小値（Ｖｄａｔａ＿ｍｉｎ）との電位差は、有機ＥＬ素子１５のＶｔｈ（ＥＬ）以下としている。
また、通常発光モードでは、第２電源電圧ＶＥＥ−第１電源電圧ＶＤＤ＞Ｖｔｈ（ＥＬ）となるように、各電源電圧が設定されている。これにより、保持容量素子１３の両電極に保持された電圧に対応した駆動トランジスタ２４のドレイン電流が、有機ＥＬ素子２５を流れる。
上記構成によると、スイッチングトランジスタ１６によって、駆動トランジスタ２４のソース及び選択トランジスタ１１を介した第１電源線３１とデータ線２０との間の電流の流れを遮断した上で、保持容量素子１３に所望の電位差の電圧を保持させることが可能となる。これにより、選択トランジスタ１１の両側の端子の電位差が、駆動トランジスタ２４のソース及び選択トランジスタ１１を介して第１電源線３１とデータ線２０との間で流れる電流によって変動するのを防止できる。そのため、選択トランジスタ１１の両端の電位差が安定し、選択トランジスタ１１を介してデータ線２０から所望の電位差の電圧に対応する電圧を正確に保持容量素子１３に保持できる。その結果、駆動トランジスタ２４のゲート−ソース間の電位差は第２電源線３２の電圧変動および有機ＥＬ素子２５の経時劣化に伴う高抵抗化による駆動トランジスタ２４のソース電位の変動の影響を受けにくいソース接地の回路動作と同等の動作となり、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子２５に流すことができる。
（実施の形態４）
以下、本発明の実施の形態について、図を用いて具体的に説明する。
図１５は、本発明の実施の形態４に係る表示部の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素１０は、選択トランジスタ１１と、スイッチングトランジスタ１２及び２６と、保持容量素子１３と、駆動トランジスタ２４と、有機ＥＬ素子２５と、第１走査線１７と、第２走査線１８と、第３走査線１９と、データ線２０と、第１電源線３１と、第２電源線３２と、参照電源線２３とを備える。また、周辺回路は、走査線駆動回路４と、データ線駆動回路５とを備える。
本実施の形態に係る表示装置は、実施の形態２に係る表示装置と比較して、発光画素の回路構成のみが異なる。つまり、駆動トランジスタはｐ型であり、当該駆動トランジスタのソースと有機ＥＬ素子のカソードとが接続されている。以下、実施の形態２に係る表示装置と同じ点は説明を省略し、異なる点のみ説明する。
駆動トランジスタ２４は、ゲートが保持容量素子１３の電極１３１に接続され、ドレインが第１電源線３１に接続され、ソースがスイッチングトランジスタ２６のソース及びドレインの一方に接続された駆動素子である。駆動トランジスタ２４は、ゲートとスイッチングトランジスタ２６のソース及びドレインの他方との間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子２５に供給する。例えば、選択トランジスタ１１及びスイッチングトランジスタ１２がオフ状態であって、スイッチングトランジスタ２６がオン状態のときに、駆動トランジスタ２４は、データ線２０から供給されたデータ電圧Ｖｄａｔａに対応した電圧、つまり保持容量素子１３の保持電圧（Ｖｄａｔａ−ＶＲ）に対応したドレイン電流を、有機ＥＬ素子２５へ供給する機能を有する。駆動トランジスタ２４は、例えば、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。
有機ＥＬ素子２５は、カソードがスイッチングトランジスタ２６のソース及びドレインの他方に接続され、アノードが第２電源線３２に接続された発光素子であり、駆動トランジスタ２４のドレイン電流が流れることにより発光する。
スイッチングトランジスタ２６は、ゲートが第３走査線１９に接続され、ソース及びドレインの一方が駆動トランジスタ２４のソースに接続され、ソース及びドレインの他方が有機ＥＬ素子２５のカソードに接続された第３スイッチ素子である。スイッチングトランジスタ２６は、有機ＥＬ素子２５のカソードと第１電源線３１との間であって、駆動トランジスタ２４と直列に接続され、駆動トランジスタ２４のドレイン電流のＯＮ／ＯＦＦを決定する機能を有する。スイッチングトランジスタ２６は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
上記回路構成によると、スイッチングトランジスタ２６によって、駆動トランジスタ２４のソース及び選択トランジスタ１１を経由した第１電源線３１とデータ線２０との間の電流の流れを遮断した上で、保持容量素子１３に所望の電位差の電圧を保持させることが可能となる。これにより、選択トランジスタ１１の両側の端子の電位差が、駆動トランジスタ２４のソース及び選択トランジスタ１１を介して第１電源線３１とデータ線２０との間で流れる電流によって変動するのを防止できる。そのため、選択トランジスタ１１の両端の電位差が安定し、選択トランジスタ１１を介してデータ線２０から所望の電位差の電圧に対応する電圧を正確に保持容量素子１３に保持できる。その結果、保持容量素子１３の両電極の電位差、すなわち駆動トランジスタ２４のゲート−ソース間の電位差が安定し、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子２５に流すことができる。
本実施の形態に係る表示装置の制御方法については、実施の形態２に係る表示装置と同様であり、同様の効果を奏する。
但し、テストモードにおいて、第２電源電圧ＶＥＥとデータ電圧Ｖｄａｔａの最大値との電位差は、有機ＥＬ素子１５の閾値電圧（以下、Ｖｔｈ（ＥＬ）と記す）以下としている。
また、テストモードでは、第２電源電圧ＶＥＥ−第１電源電圧ＶＤＤ＜Ｖｔｈ（ＥＬ）となるように、各電源電圧が設定されている。これにより、駆動トランジスタ２４のドレイン電流は、有機ＥＬ素子２５に流れず、駆動トランジスタ２４のソース及び保持容量素子１３の電極１３２を経由してデータ線２０に流れ込む。
また、テストモードにおけるドレイン電流読み取り時において、電流Ｉｐｉｘは、データ線２０から、選択トランジスタ１１及び駆動トランジスタ２４のソースを経由して第１電源線３１へと流れる。
また、通常発光モードにおいて、第２電源電圧ＶＥＥとデータ電圧Ｖｄａｔａの最小値（Ｖｄａｔａ＿ｍｉｎ）との電位差は、有機ＥＬ素子１５のＶｔｈ（ＥＬ）以下としている。
また、通常発光モードでは、第２電源電圧ＶＥＥ−第１電源電圧ＶＤＤ＞Ｖｔｈ（ＥＬ）となるように、各電源電圧が設定されている。これにより、保持容量素子１３の両電極に保持された電圧に対応した駆動トランジスタ２４のドレイン電流が、有機ＥＬ素子２５を流れる。
上記構成によると、スイッチングトランジスタ２６によって、駆動トランジスタ２４のソース及び選択トランジスタ１１を介した第１電源線３１とデータ線２０との間の電流の流れを遮断した上で、保持容量素子１３に所望の電位差の電圧を保持させることが可能となる。これにより、選択トランジスタ１１の両側の端子の電位差が、駆動トランジスタ２４のソース及び選択トランジスタ１１を介して第１電源線３１とデータ線２０との間で流れる電流によって変動するのを防止できる。そのため、選択トランジスタ１１の両端の電位差が安定し、選択トランジスタ１１を介してデータ線２０から所望の電位差の電圧に対応する電圧を正確に保持容量素子１３に保持できる。その結果、駆動トランジスタ２４のゲート−ソース間の電位差は第２電源線３２の電圧変動および有機ＥＬ素子２５の経時劣化に伴う高抵抗化による駆動トランジスタ２４のソース電位の変動の影響を受けにくいソース接地の回路動作と同等の動作となり、所望の電位差の電圧に対応するドレイン電流を正確に有機ＥＬ素子２５に流すことができる。
以上のように、実施の形態１〜４で述べた簡単な画素回路を構成することにより、ソース接地動作する駆動トランジスタのゲート−ソース間に印加すべき電圧を保持する保持容量素子の両端電極に、データ電圧に対応した正確な電位を記録することが可能となる。よって、映像信号を反映した高精度な画像表示をすることが可能となる。さらに、電源線を介して有機ＥＬ素子に供給される電流量を、データ線を介して読み込んで測定する場合、電源線から有機ＥＬ素子に供給される電流量を正確に測定できる。
なお、本発明に係る表示装置は、上述した実施の形態に限定されるものではない。実施の形態１〜４ならびにそれらの変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態１〜４ならびにそれらの変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。
なお、以上述べた実施の形態では、選択トランジスタ及びスイッチングトランジスタのゲートの電圧レベルがＨＩＧＨの場合にオン状態になるｎ型トランジスタとして記述しているが、これらをｐ型トランジスタで形成し、走査線の極性を反転させた画像表示装置でも、上述した各実施の形態と同様の効果を奏する。
また、例えば、本発明に係る表示装置は、図１６に記載されたような薄型フラットＴＶに内蔵される。本発明に係る画像表示装置が内蔵されることにより、映像信号を反映した高精度な画像表示が可能な薄型フラットＴＶが実現される。
本発明は、特に、画素信号電流により画素の発光強度を制御することで輝度を変動させるアクティブ型の有機ＥＬフラットパネルディスプレイに有用である。
１ 表示装置
２ 制御回路
３ メモリ
４ 走査線駆動回路
５ データ線駆動回路
６ 電源線駆動回路
７ 表示部
１０ 発光画素
１１ 選択トランジスタ
１２、１６、２６ スイッチングトランジスタ
１３ 保持容量素子
１４、２４ 駆動トランジスタ
１５、２５、５０５ 有機ＥＬ素子
１７、５０７ 第１走査線
１８、５０８ 第２走査線
１９ 第３走査線
２０ データ線
２１、３１ 第１電源線
２２、３２ 第２電源線
２３ 参照電源線
５１ スイッチ素子
５２ 読み取り抵抗
５３ オペアンプ
１３１、１３２ 電極
５００ 画素部
５０１ 第１スイッチング素子
５０２ 第２スイッチング素子
５０３ 容量素子
５０４ ｎ型薄膜トランジスタ（ｎ型ＴＦＴ）
５０６ 信号線
５０９ 第３スイッチング素子

Claims (16)

  1. 発光素子と、
    電圧を保持するコンデンサと、
    ゲート電極が前記コンデンサの第１電極に接続され、前記コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、
    前記駆動素子のドレイン電極の電位を決定するための第１電源線と、
    前記発光素子の第２電極に電気的に接続された第２電源線と、
    前記コンデンサの第１電極に基準電圧を設定するための第１スイッチ素子と、
    前記コンデンサの第２電極にデータ電圧を供給するためのデータ線と、
    一方の端子が前記データ線に電気的に接続され、他方の端子が前記コンデンサの第２電極に電気的に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第２スイッチ素子と、
    前記発光素子の第１電極と前記コンデンサの第２電極とを電気的に接続し、前記第１電源線、前記発光素子の第１電極、前記コンデンサの第２電極、前記第２スイッチ素子及び前記データ線を接続するパスを形成するための配線と、
    前記発光素子の第１電極と前記第１電源線との間にあって、前記駆動素子と直列に接続され、前記駆動素子のドレイン電流のＯＮ／ＯＦＦを決定する第３スイッチ素子とを備える
    表示パネル装置。
  2. さらに、
    前記第１スイッチ素子、前記第２スイッチ素子及び前記第３スイッチ素子を制御する制御部とを備え、
    前記制御部は、
    前記第３スイッチ素子をＯＦＦして前記配線及び前記第２スイッチ素子を介した前記第１電源線と前記データ線との間の前記ドレイン電流の流れを遮断している間に、
    前記第１スイッチ素子及び前記第２スイッチ素子をＯＮして前記コンデンサの第１電極に前記基準電圧を設定すると共に前記コンデンサの第２電極に前記データ電圧を設定して前記コンデンサに所望の電位差の電圧を保持させ、
    前記第１スイッチ素子及び前記第２スイッチ素子をＯＦＦした状態で前記第３スイッチ素子をＯＮし、前記コンデンサに保持された前記所望の電位差の電圧に応じた前記ドレイン電流を前記発光素子に流させる
    請求項１記載の表示パネル装置。
  3. 前記制御部は、
    前記第３スイッチ素子をＯＦＦすることにより、前記配線及び前記第２スイッチ素子を介した前記第１電源線と前記データ線との間の電流の流れを遮断すると共に、前記第１電源線と前記第２電源線との間の電流の流れを遮断する
    請求項２記載の表示パネル装置。
  4. 前記第３スイッチ素子は、前記第１電源線と前記駆動素子のドレインとの間に直列に接続され、
    前記配線は、前記駆動素子のソースに接続された前記発光素子の第１電極と、前記コンデンサの第２電極とを接続する
    請求項１記載の表示パネル装置。
  5. 前記第３スイッチ素子は、前記発光素子の第１電極と前記駆動素子のソースとの間に直列に接続され、
    前記配線は、前記第３スイッチ素子に接続された前記発光素子の第１電極と、前記コンデンサの第２電極とを接続する
    請求項１記載の表示パネル装置。
  6. 前記発光素子の第１電極はアノード電極であり、前記発光素子の第２電極はカソード電極であり、
    前記第１電源線の電圧は、前記第２電源線の電圧より高く、前記第１電源線から前記第２電源線に向かって電流が流れる
    請求項２又は請求項３に記載の表示パネル装置。
  7. 前記制御部は、
    前記第３スイッチ素子をＯＦＦして前記第１電源線から前記発光素子への電流の供給を遮断し、
    前記第１スイッチ素子及び前記第２スイッチ素子をＯＮして前記コンデンサの第１電極に前記基準電圧を設定すると共に前記コンデンサの第２電極に前記データ電圧を設定して前記コンデンサを所望の電位差の電圧を保持させ、
    前記第１スイッチ素子をＯＦＦして前記第２スイッチ素子及び前記第３スイッチ素子をＯＮし、前記所望の電位差の電圧に応じた前記ドレイン電流を、前記配線及び前記第２スイッチ素子を介して前記データ線に流す
    請求項４記載の表示パネル装置。
  8. 前記第２電源線に、前記第１電源線に接続される電源部の設定電圧から前記発光素子の発光開始電圧を減じた電圧よりも大きい第１電圧または前記第１電圧より低い第２電圧を設定する設定部を備え、
    前記データ電圧は前記第１電圧より低い電圧であり、
    前記制御部は、
    前記発光素子を発光させる場合には、前記第２電源線に前記第２電圧を設定し、前記第２スイッチ素子をＯＦＦして前記第１電源線から前記発光素子に前記ドレイン電流を流し、
    前記ドレイン電流を測定する場合には、前記第２電源線に前記第１電圧を設定し、前記第２スイッチ素子をＯＮして、前記ドレイン電流を前記第１電源線から前記データ線に流す
    請求項５記載の表示パネル装置。
  9. 前記発光素子の第１電極はカソード電極であり、前記発光素子の第２電極はアノード電極であり、
    前記第２電源線の電圧は、前記第１電源線の電圧より高く、前記第２電源線から前記第１電源線に向かって電流が流れる
    請求項２又は請求項３に記載の表示パネル装置。
  10. 前記制御部は、
    前記第３スイッチ素子をＯＦＦして前記第１電源線から前記発光素子への電流の供給を遮断し、
    前記第１スイッチ素子及び前記第２スイッチ素子をＯＮして前記コンデンサの第１電極に前記基準電圧を設定すると共に前記コンデンサの第２電極に前記データ電圧を設定して前記コンデンサを所望の電位差の電圧を保持させ、
    前記第１スイッチ素子をＯＦＦして前記第２スイッチ素子及び前記第３スイッチ素子をＯＮし、前記所望の電位差の電圧に応じた前記ドレイン電流を、前記配線及び前記第２スイッチ素子を介して前記データ線から流す
    請求項９記載の表示パネル装置。
  11. 前記第２電源線に、前記第１電源線に接続される電源部の設定電圧に前記発光素子の発光開始電圧を加えた電圧よりも小さい第３電圧または前記第３電圧より高い第４電圧を設定する設定部を備え、
    前記データ電圧は前記第１電圧より高い電圧であり、
    前記制御部は、
    前記発光素子を発光させる場合には、前記第２電源線に前記第４電圧を設定し、前記第２スイッチ素子をＯＦＦして前記発光素子から前記第１電源線へ電流を流し、
    前記ドレイン電流を測定する場合には、前記第２電源線に前記第３電圧を設定し、前記第２スイッチ素子をＯＮして、前記ドレイン電流を前記データ線から前記第１電源線に流す
    請求項１０記載の表示パネル装置。
  12. 請求項１乃至請求項１１のいずれかに記載の表示パネル装置と、
    前記第１及び前記第２電源線に電源を供給する電源とを備え、
    前記発光素子は、第１電極と、第２電極と、前記第１電極及び前記第２電極に挟まれた発光層とを含み、
    前記発光素子は、少なくとも複数個マトリクス状に配置されている
    表示装置。
  13. 請求項１乃至請求項１１のいずれかに記載の表示パネル装置と、
    前記第１及び前記第２電源線に電源を供給する電源とを備え、
    前記発光素子は、第１電極と、第２電極と、前記第１電極及び前記第２電極に挟まれた発光層とを含み、
    少なくとも前記発光素子及び前記第３スイッチ素子は、単位画素の画素回路を構成し、
    前記画素回路は、複数個マトリクス状に配置されている
    表示装置。
  14. 請求項１乃至請求項１１のいずれかに記載の表示パネル装置と、
    前記第１及び前記第２電源線に電源を供給する電源とを備え、
    前記発光素子は、第１電極と、第２電極と、前記第１電極及び前記第２電極に挟まれた発光層とを含み、
    前記発光素子、前記コンデンサ、前記駆動素子、前記第１スイッチ素子、前記第２スイッチ素子及び前記第３スイッチ素子は、単位画素の画素回路を構成し、
    前記画素回路は、複数個マトリクス状に配置されている
    表示装置。
  15. 前記発光素子は、有機エレクトロルミネッセンス発光素子である
    請求項１２から請求項１４のうちいずれかに1項に記載の表示装置。
  16. 発光素子と、
    電圧を保持するコンデンサと、
    ゲート電極が前記コンデンサの第１電極に接続され、前記コンデンサに保持された電圧に応じたドレイン電流を前記発光素子に流すことにより前記発光素子を発光させる駆動素子と、
    前記駆動素子のドレイン電極の電位を決定するための第１電源線と、
    前記発光素子の第２電極に電気的に接続された第２電源線と、
    前記コンデンサの第１電極に基準電圧を設定するための第１スイッチ素子と、
    前記コンデンサの第２電極にデータ電圧を供給するためのデータ線と、
    一方の端子が前記データ線に電気的に接続され、他方の端子が前記コンデンサの第２電極に電気的に接続され、前記データ線と前記コンデンサの第２電極との導通及び非導通を切り換える第２スイッチ素子と、
    前記発光素子の第１電極と前記コンデンサの第２電極とを電気的に接続し、前記第１電源線、前記発光素子の第１電極、前記コンデンサの第２電極、前記第２スイッチ素子及び前記データ線を接続するパスを形成するための配線と、
    前記発光素子の第１電極と前記第１電源線との間にあって、前記駆動素子と直列に接続され、前記駆動素子のドレイン電流のＯＮ／ＯＦＦを決定する第３スイッチ素子とを具備する表示装置の制御方法であって、
    前記第３スイッチ素子をＯＦＦして前記配線及び前記第２スイッチ素子を介した前記第１電源線と前記データ線との間の前記ドレイン電流の流れを遮断し、
    前記ドレイン電流の流れを遮断している間に、前記第１スイッチ素子及び前記第２スイッチ素子をＯＮして前記コンデンサの第１電極に前記基準電圧を設定すると共に前記コンデンサの第２電極に前記データ電圧を設定して前記コンデンサを所望の電位差の電圧を保持させ、
    前記所望の電位差の電圧を保持させた後、前記第１スイッチ素子及び前記第２スイッチ素子をＯＦＦして前記第３スイッチ素子をＯＮし、前記コンデンサに保持された前記所望の電位差の電圧に応じた前記ドレイン電流を前記発光素子に流す
    表示装置の制御方法。
JP2010513532A 2009-09-08 2009-09-08 表示パネル装置及びその制御方法 Active JP5184625B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/004431 WO2011030370A1 (ja) 2009-09-08 2009-09-08 表示パネル装置及びその制御方法

Publications (2)

Publication Number Publication Date
JPWO2011030370A1 true JPWO2011030370A1 (ja) 2013-02-04
JP5184625B2 JP5184625B2 (ja) 2013-04-17

Family

ID=43647416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010513532A Active JP5184625B2 (ja) 2009-09-08 2009-09-08 表示パネル装置及びその制御方法

Country Status (6)

Country Link
US (2) US8111221B2 (ja)
EP (1) EP2477175B1 (ja)
JP (1) JP5184625B2 (ja)
KR (1) KR101071443B1 (ja)
CN (1) CN102150196B (ja)
WO (1) WO2011030370A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100266638A1 (en) 2004-02-26 2010-10-21 Allergan, Inc. Headache treatment method
WO2011030370A1 (ja) 2009-09-08 2011-03-17 パナソニック株式会社 表示パネル装置及びその制御方法
CN102138172B (zh) * 2009-11-19 2014-11-12 松下电器产业株式会社 显示面板装置、显示装置及其控制方法
JP5184634B2 (ja) * 2009-11-19 2013-04-17 パナソニック株式会社 表示パネル装置、表示装置及びその制御方法
EP2492902B1 (en) * 2009-11-19 2018-06-13 Joled Inc. Display panel device, display device and method for controlling same
JP5927484B2 (ja) * 2011-11-10 2016-06-01 株式会社Ｊｏｌｅｄ 表示装置及びその制御方法
WO2013076772A1 (ja) * 2011-11-24 2013-05-30 パナソニック株式会社 表示装置及びその制御方法
KR101434366B1 (ko) 2012-08-24 2014-08-26 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
KR102204815B1 (ko) 2012-11-06 2021-01-19 한국전자통신연구원 무선신호 방향탐지 장치 및 방법
KR20140066830A (ko) * 2012-11-22 2014-06-02 엘지디스플레이 주식회사 유기 발광 표시 장치
US10429889B2 (en) * 2013-08-08 2019-10-01 Dell Products L.P. Information handling system docking with coordinated power and data communication
KR102050268B1 (ko) 2013-08-30 2019-12-02 엘지디스플레이 주식회사 유기 발광 표시 장치
JP6464368B2 (ja) 2014-11-28 2019-02-06 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板
JP2017181574A (ja) * 2016-03-28 2017-10-05 株式会社ジャパンディスプレイ 表示装置
JP6733361B2 (ja) * 2016-06-28 2020-07-29 セイコーエプソン株式会社 表示装置及び電子機器
KR102617966B1 (ko) * 2016-12-28 2023-12-28 엘지디스플레이 주식회사 전계 발광 표시 장치와 그 구동 방법
KR20220045511A (ko) * 2020-10-05 2022-04-12 삼성전자주식회사 디스플레이 장치
WO2023248643A1 (ja) * 2022-06-23 2023-12-28 ソニーグループ株式会社 表示装置及び電子機器

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3800404B2 (ja) * 2001-12-19 2006-07-26 株式会社日立製作所 画像表示装置
JP2003195810A (ja) 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
KR100453634B1 (ko) * 2001-12-29 2004-10-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
KR100638304B1 (ko) * 2002-04-26 2006-10-26 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 패널의 드라이버 회로
KR100489272B1 (ko) * 2002-07-08 2005-05-17 엘지.필립스 엘시디 주식회사 유기 전계발광소자 및 그의 구동방법
JP2006072385A (ja) 2002-10-03 2006-03-16 Seiko Epson Corp 電子装置及び電子機器
JP2004145300A (ja) 2002-10-03 2004-05-20 Seiko Epson Corp 電子回路、電子回路の駆動方法、電子装置、電気光学装置、電気光学装置の駆動方法及び電子機器
TW589603B (en) * 2003-02-11 2004-06-01 Toppoly Optoelectronics Corp Pixel actuating circuit and method for use in active matrix electron luminescent display
JP3772889B2 (ja) * 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置
JP4360121B2 (ja) 2003-05-23 2009-11-11 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP2004361753A (ja) * 2003-06-05 2004-12-24 Chi Mei Electronics Corp 画像表示装置
TWI273541B (en) * 2003-09-08 2007-02-11 Tpo Displays Corp Circuit and method for driving active matrix OLED pixel with threshold voltage compensation
KR100515305B1 (ko) * 2003-10-29 2005-09-15 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
US20060007070A1 (en) * 2004-06-02 2006-01-12 Li-Wei Shih Driving circuit and driving method for electroluminescent display
TWI288377B (en) * 2004-09-01 2007-10-11 Au Optronics Corp Organic light emitting display and display unit thereof
KR100592636B1 (ko) * 2004-10-08 2006-06-26 삼성에스디아이 주식회사 발광표시장치
JP4747552B2 (ja) * 2004-10-19 2011-08-17 セイコーエプソン株式会社 電気光学装置、電子機器および方法
JP4956031B2 (ja) * 2006-03-31 2012-06-20 キヤノン株式会社 有機ｅｌ表示装置の駆動方法及び駆動回路
US7616179B2 (en) 2006-03-31 2009-11-10 Canon Kabushiki Kaisha Organic EL display apparatus and driving method therefor
CN101192378A (zh) 2006-11-22 2008-06-04 硕颉科技股份有限公司 可调整输出级的驱动能力的系统
JP2008152221A (ja) * 2006-12-19 2008-07-03 Samsung Sdi Co Ltd 画素及びこれを利用した有機電界発光表示装置
JP5665256B2 (ja) 2006-12-20 2015-02-04 キヤノン株式会社 発光表示デバイス
KR100938101B1 (ko) * 2007-01-16 2010-01-21 삼성모바일디스플레이주식회사 유기 전계 발광 표시 장치
JP4281018B2 (ja) 2007-02-19 2009-06-17 ソニー株式会社 ディスプレイ装置
CN101903933B (zh) * 2008-01-07 2013-03-27 松下电器产业株式会社 显示装置、电子装置及驱动方法
KR100939211B1 (ko) * 2008-02-22 2010-01-28 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR101537828B1 (ko) * 2008-06-30 2015-07-17 가부시키가이샤 제이올레드 표시 장치 및 표시 장치의 제어 방법
WO2010001590A1 (ja) * 2008-07-04 2010-01-07 パナソニック株式会社 表示装置及びその制御方法
KR101537829B1 (ko) * 2008-07-04 2015-07-17 가부시키가이샤 제이올레드 표시 장치 및 그 제어 방법
CN101842829B (zh) * 2008-10-07 2013-03-06 松下电器产业株式会社 图像显示装置以及其控制方法
WO2011030370A1 (ja) 2009-09-08 2011-03-17 パナソニック株式会社 表示パネル装置及びその制御方法

Also Published As

Publication number Publication date
EP2477175A1 (en) 2012-07-18
KR20110040742A (ko) 2011-04-20
US20120086699A1 (en) 2012-04-12
CN102150196B (zh) 2013-12-18
US20110057966A1 (en) 2011-03-10
US8497826B2 (en) 2013-07-30
US8111221B2 (en) 2012-02-07
CN102150196A (zh) 2011-08-10
WO2011030370A1 (ja) 2011-03-17
JP5184625B2 (ja) 2013-04-17
EP2477175A4 (en) 2013-04-24
KR101071443B1 (ko) 2011-10-10
EP2477175B1 (en) 2015-11-04

Similar Documents

Publication Publication Date Title
JP5184625B2 (ja) 表示パネル装置及びその制御方法
JP4719821B2 (ja) 画像表示装置およびその制御方法
JP6142178B2 (ja) 表示装置および駆動方法
JP5163646B2 (ja) 画像表示装置
JP5501364B2 (ja) 表示装置及びその制御方法
JP5096103B2 (ja) 表示装置
CN101458896B (zh) 有机el显示装置
JP5738270B2 (ja) 表示装置
JPWO2013171938A1 (ja) 表示装置
WO2012032561A1 (ja) 表示装置およびその駆動方法
JP6142148B2 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5184625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113