JPWO2010061523A1

JPWO2010061523A1 - 試験方法及びそれに用いられるプログラム製品

Info

Publication number: JPWO2010061523A1
Application number: JP2010540313A
Authority: JP
Inventors: 前田　裕紀; 裕紀前田
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2008-11-26
Filing date: 2009-10-23
Publication date: 2012-04-19
Also published as: CN102224428A; TW201024754A; US8185339B2; US20100131224A1; WO2010061523A1; TWI399552B

Abstract

試験方法は、テストモジュールに接続された複数の被試験デバイスを試験する試験方法であって、（ａ）前記テストモジュールと前記複数の被試験デバイスとの接続関係に少なくとも基づいて、前記複数の被試験デバイスの組み合わせのうち、理論上、同時に測定可能である被試験デバイスの組み合わせを求めるステップと、（ｂ）前記ステップ（ａ）で求めた前記組み合わせから、実際に同時に測定する被試験デバイスの組み合わせを順番に選択して、前記複数の被試験デバイスを試験するステップと、を含む。

Description

本発明は半導体デバイスなどの電子デバイスの試験方法及びそれに用いられるプログラム製品に関する。特に本発明は、テストモジュールに接続された複数の被試験デバイスを試験する方法に関する。

従来の試験方法として、テストモジュールの１つのセグメントに１つの被試験デバイスのみを接続して、複数の被試験デバイスを同時に測定することが知られている。この場合、複数のセグメントを同時に制御することができるので、複数のＤＵＴを１回の測定で同時に試験することができる。しかしながら、かかる接続においては、１つのセグメントには１つのＤＵＴしか割当てることができず、１回の接続で試験できるＤＵＴの数が限られてしまう。

一方で、テストモジュールの外部端子を有効に活用すべく、ユーザがテストモジュールの１つのセグメントに２つ以上の被試験デバイスを接続した場合には、１つのセグメントに接続された２つ以上の被試験デバイスは相互に同時に測定することができないため、測定回数を分けて試験する必要がある。この場合において、テストモジュールに接続される被試験デバイスの個数が多数になると、ユーザが測定の順番を任意に選択することは難しく、ましてや測定回数が少ない順番を選択することは大変難しいものであった。

よって、本発明は、上記の課題を解決することのできる試験方法及びプログラム製品を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記目的を達成するため、本発明の第１の形態によれば、テストモジュールに接続された複数の被試験デバイスを試験する試験方法であって、（ａ）前記テストモジュールと前記複数の被試験デバイスとの接続関係に少なくとも基づいて、前記複数の被試験デバイスの組み合わせのうち、理論上、同時に測定可能である被試験デバイスの組み合わせを求めるステップと、（ｂ）前記ステップ（ａ）で求めた前記組み合わせから、実際に同時に測定する被試験デバイスの組み合わせを順番に選択して、前記複数の被試験デバイスを試験するステップと、を含む試験方法を提供する。

上記試験方法において、前記ステップ（ａ）及び（ｂ）を行うことにより、前記テストモジュールに接続された複数の被試験デバイスの個数よりも少ない測定回数で試験してもよい。

上記試験方法において、前記テストモジュールは、複数のセグメントを有し、前記ステップ（ａ）において、前記複数の被試験デバイスの組み合わせうち、前記セグメントごとに、同時に測定不可能である被試験デバイスの組み合わせを求め、当該組み合わせに基づいて、理論上、同時に測定可能である被試験デバイスの組み合わせを求めてもよい。

上記試験方法において、前記ステップ（ｂ）において、実際に同時に測定する被試験デバイスの組み合わせを、同時に測定可能な被試験デバイスの個数が少ない順番で選択してもよい。

上記試験方法において、前記ステップ（ｂ）において、実際に同時に測定する被試験デバイスの組み合わせを、同時に測定可能な被試験デバイスの個数が多い順番で選択してもよい。

上記試験方法において、前記ステップ（ｂ）において、実際に同時に測定する被試験デバイスの組み合わせを、予め割り当てられた被試験デバイスの番号の順番で選択してもよい。

本発明の第２の形態によれば、テストモジュールに接続された複数の被試験デバイスを試験するために用いられるプログラム製品であって、（ａ）前記テストモジュールと前記複数の被試験デバイスとの接続関係に少なくとも基づいて、前記複数の被試験デバイスの組み合わせのうち、理論上、同時に測定可能である被試験デバイスの組み合わせデータを生成するステップと、（ｂ）前記ステップ（ａ）で生成された前記組み合わせデータから、実際に同時に測定する被試験デバイスの組み合わせを順番に選択して、前記複数の被試験デバイスを試験するステップと、を含むプロセスをコンピュータに実行させる、プログラム製品を提供する。

本発明の一実施形態に係る試験方法を説明するための図である。本発明の一実施形態に係るプログラム製品を説明するための図である。本発明の一実施形態に係るテストモジュールと被試験デバイスとの接続関係の一例を示す図である。図３に示す構成において、セグメントごとに同時に測定不可能である被試験デバイスの組み合わせを示す図である。図３に示す構成において、理論上、同時に測定可能である被試験デバイスの組み合わせを示す図である。本発明の一実施形態に係る試験方法のフローチャートである。

以下、図面を参照しつつ、発明の実施形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必須であるとは限らない。

図１は、本発明の一実施形態に係る試験方法を説明するための図である。本実施形態では、図１に示す試験装置１０を用いて複数の被試験デバイス（ＤＵＴ：ＤｅｖｉｃｅＵｎｄｅｒＴｅｓｔ）２０を試験する。具体的には、試験装置１０は、所定の試験信号を生成してＤＵＴ２０に供給し、ＤＵＴ２０が試験信号に基づいて動作した結果出力する結果信号が期待値と一致するか否かに基づいてＤＵＴ２０の良否を判断する。本実施形態に係る試験装置１０は、オープンアーキテクチャにより実現され、ＤＵＴ２０に試験信号を供給するテストモジュール１５０として、オープンアーキテクチャに基づくモジュールを用いることができる。

図１に示すように、試験装置１０は、システム制御装置１００、ＤＵＴ選択制御装置１１０、通信ネットワーク１２０、サイト制御装置１３０、接続設定装置１４０、テストモジュール１５０、及びロードボード１６０を備える。ユーザは、ＤＵＴ２０の外部端子の数、機能ブロックの数等のＤＵＴ２０の形態や試験の内容に応じて、システム制御装置１００を介して、任意にサイト制御装置１３０及びテストモジュール１５０を組み合わせて使用することができる。

システム制御装置１００は、試験装置１０がＤＵＴ２０の試験に用いる試験制御プログラム、試験プログラム、及び試験データ等を格納する。システム制御装置１００は、例えば通信ネットワーク１２０を介して複数のサイト制御装置１３０に接続可能となっており、また、複数のサイト制御装置１３０は、例えば接続設定装置１４０を介して複数のテストモジュール１５０に接続可能となっており、また、複数のテストモジュール１５０は、例えばロードボード１６０を介して複数のＤＵＴ２０に接続可能となっている。このように、接続設定装置１４０及びロードボード１６０を設けることにより、サイト制御装置１３０、テストモジュール１５０及びＤＵＴ１６０の相互接続関係を自由に設定及び変更することができる。

図２は、図１に示すＤＵＴ選択制御装置１１０の詳細を示す図である。ＤＵＴ選択制御装置１１０は、試験方法を行うための所定のプログラムが予めインストールされたプログラム製品である。ＤＵＴ選択制御装置１１０は、主な構成として、試験のための処理を制御する制御部１１２と、試験のために必要なデータを記憶するための記憶部１１３とを備える。ＤＵＴ選択制御装置１１０は、外部記憶装置等に記憶された所定のプログラム又は通信ネットワークを介してダウンロード可能な所定のプログラムを実行することにより、下記に詳述する試験方法を試験装置１０に実行させるようにしてもよい。また、ＤＵＴ選択制御装置１１０は、図１に示すようにシステム制御装置１００とは別個に設けてもよいし、システム制御装置１００又はサイト制御装置１３０の一部に組み込んでもよい。

図２に示すＤＵＴ選択制御装置１１０の制御部１１２は、主な構成として、ＤＵＴ組み合わせデータ生成部１１２及びＤＵＴ組み合わせ選択部１１８を備える。また、ＤＵＴ選択制御装置１１０（例えば制御部１１２）は、付加的に、ＤＵＴ組み合わせデータ表示部１１６を有していてもよい。各機能ブロックは、記憶部１１３に接続されており、これにより上記各機能ブロックによって処理された、試験方法に必要な情報を記憶部１１３に書き込む又は記憶部１１３から読み出すことができる。各機能ブロックについての説明は、後述する試験方法の説明を参照することができる。

本実施形態に係る試験方法においては、ユーザがテストモジュール１５０に所定の接続関係により接続した複数のＤＵＴを試験する。この場合、テストモジュール１５０に接続された複数のＤＵＴの個数よりも少ない測定回数で試験を行ってもよい。すなわち、ｎ個（ｎは２以上の整数）のＤＵＴがテストモジュール１５０に接続されている場合、１回の測定において少なくとも２個のＤＵＴを同時に測定することにより、最大でも（ｎ−１）回の測定で全てのＤＵＴを試験してもよい。以下、図３〜図５を参照しつつ、本実施形態に係る試験方法について具体的に説明する。ただし、本実施の形態に係る試験方法は、図３〜図５の構成例に限定されるものではない。

図３は、本実施形態に係るテストモジュールと被試験デバイスとの接続関係の一例を示す図である。図３に示す例では、テストモジュール１５０の一例であるモジュール（例えばデジタルモジュール）１５０ａ〜１５０ｄと、複数のＤＵＴ２０ａ〜２０ｆとが相互に接続されている。モジュール１５０ａ〜１５０ｄは、それぞれ、動作の最小単位であるセグメントを少なくとも一つ有し、セグメントごとにパターン発生器ＰＧ及びフォーマッタＦＭＴを有する。また、各モジュール１５０ａ〜１５０ｄは、それぞれ、複数の外部端子１５２を有しており、当該外部端子１５２とＤＵＴの外部端子２２とが接続されることにより、テストモジュール１５０にＤＵＴ２０ａ〜２０ｄが接続されるようになっている。

モジュール１５０ａ〜１５０ｃは同一（タイプＡ）であり、同一の制御方法により制御可能である。例えば、モジュール１５０ａ〜１５０ｃは、それぞれ同種類の同期信号により制御することができる。これに対して、モジュール１５０ｄは、モジュール１５０ａ〜１５０ｃのタイプとは異なっており（タイプＢ）、モジュール１５０ａ〜１５０ｃとは異なる方法（例えば異なる種類の同期信号）により制御してもよい。また、構成上の相違として、モジュール１５０ａ〜１５０ｃはそれぞれ２つのセグメント１５０ａ−１〜１５０ｃ−２を有し、これに対してモジュール１５０ｄは１つのセグメント１５０ｄ−１を有する。

図３に示す例では、各セグメント１５０ａ−１〜１５０ｄ−１は、それぞれ３個ずつの外部端子１５２を有しており、１つの外部端子１５２にはＤＵＴの１つの外部端子２２のみが接続可能となっている。なお、モジュールとＤＵＴとの接続においては、モジュールの１つの外部端子にＤＵＴの１つの外部端子のみが接続可能である形態に限定されず、モジュールの１つの外部端子に同一又は異なるＤＵＴの複数の外部端子を接続してもよいし、あるいは、ＤＵＴの１つの外部端子に同一又は異なるモジュールの複数の外部端子を接続してもよい。

なお、モジュールの構成、モジュールの個数、モジュールの外部端子の個数、モジュールのセグメントの個数及び構成、ＤＵＴの外部端子の個数、ＤＵＴの外部端子に対して要求される制御方法、モジュールとＤＵＴとの接続関係等は、図３の構成例に限定されるものではなく、技術常識の範囲で適宜設定又は変更することができる。

図３に示すモジュール１５０ａ〜１５０ｄとＤＵＴ２０ａ〜２０ｆとの接続関係を具体的に述べると以下のとおりである。すなわち、モジュール１５０ａにおいては、セグメント１５０ａ−１の第１〜第３の外部端子（図３の上から順番に第１、第２、第３の外部端子とする。以下、他のセグメント又はＤＵＴにおいても同じ。）がそれぞれ、ＤＵＴ２０ａの第１、第２、ＤＵＴ２０ｂの第１の外部端子に接続され、また、セグメント１５０ａ−２の第１〜第３の外部端子がそれぞれ、ＤＵＴ２０ｂの第２、第３、ＤＵＴ２０ｄの第１の外部端子に接続されている。また、モジュール１５０ｂにおいては、セグメント１５０ｂ−１の第１、第２の外部端子がそれぞれ、ＤＵＴ２０ａの第３、ＤＵＴ２０ｆの第１の外部端子に接続され、セグメント１５０ｂ−１の第３の外部端子がどのＤＵＴにも接続されておらず、また、セグメント１５０ｂ−２の第１〜第３の外部端子がそれぞれ、ＤＵＴ２０ｃの第１、第２、ＤＵＴ２０ｄの第２の外部端子に接続されている。また、モジュール１５０ｃにおいては、セグメント１５０ｃ−１の第１〜第３の外部端子がそれぞれ、ＤＵＴ２０ｃの第３、ＤＵＴ２０ｅの第１、第２の外部端子に接続され、また、セグメント１５０ｃ−２の第１、第２の外部端子がそれぞれ、ＤＵＴ２０ｄの第３、ＤＵＴ２０ｆの第２の外部端子に接続され、セグメント１５０ｃ−２の第３の外部端子がどのＤＵＴにも接続されていない。また、モジュール１５０ｄにおいては、セグメント１５０ｄ−１の第１、第２の外部端子がそれぞれ、ＤＵＴ２０ｅの第３、ＤＵＴ２０ｆの第３の外部端子に接続され、セグメント１５０ｄ−１の第３の外部端子がどのＤＵＴにも接続されていない。

このように１つのセグメントに２つ以上のＤＵＴを接続することにより、テストモジュール１５０の外部端子１５２の無駄をなくし、同時測定可能なＤＵＴの個数を増加させることができる。

本実施形態に係る試験方法は、まず、テストモジュール１５０と複数のＤＵＴ２０ａ〜２０ｆとの接続関係に少なくとも基づいて、複数のＤＵＴの組み合わせのうち、理論上、同時に測定可能であるＤＵＴの組み合わせを求める。

ここで、図４及び図５は、図３に示す構成において、理論上、同時に測定可能である被試験デバイスの組み合わせを求めるステップを説明するための図である。また、図６は、本実施形態に係る試験方法のフローチャートである。

まず、図４に示すように、図３に示すモジュール１５０ａ〜１５０ｄとＤＵＴ２０ａ〜２０ｆとの接続関係に少なくとも基づいて、セグメントごとに同時に測定不可能である被試験デバイスの組み合わせが求められる（ＳＴＥＰ１０１）。図４において、Ｓ_０〜Ｓ_６はそれぞれ、図３のセグメント１５０ａ−１〜１５０ｄ−１に対応し、ＤＵＴ１〜６はそれぞれ、図３のＤＵＴ２０ａ〜２０ｆに対応する。また、図４中の表示“１”は同時に測定不可能であることを意味し、表示“０”は同時に測定不可能ではないことを意味する。例えば、セグメント１５０ａ−１に相当するＳ_０においては、ＤＵＴ１（図３のＤＵＴ２０ａに相当）及びＤＵＴ２（図３のＤＵＴ２０ｂに相当）において“１”が表示されており、ＤＵＴ１及び２が同時に測定不可能であることを示している。

図４の組み合わせデータからわかるとおり、図３に示すモジュールとＤＵＴとの接続関係において、同時に測定不可能な組み合わせは、Ｓ_０においてＤＵＴ１及び２、Ｓ_１においてＤＵＴ２及び４、Ｓ_２においてＤＵＴ１及び６、Ｓ_３においてＤＵＴ３及び４、Ｓ_４においてＤＵＴ３及び５、Ｓ_５においてＤＵＴ４及び６、Ｓ_６においてＤＵＴ５及び６である。

次に、図４の組み合わせデータに基づいて、図５に示すように、理論上、同時に測定可能であるＤＵＴの組み合わせが求められる（ＳＴＥＰ１０３）。図５において、ＤＵＴ１〜６はそれぞれ、図３のＤＵＴ２０ａ〜２０ｆに対応する。また、図５中の表示“１”は同時に測定可能であることを意味し、表示“０”は同時に測定可能ではないことを意味する。例えば、図５においてＤＵＴ１の行に着目すると、ＤＵＴ１，３，４，５において“１”が表示されており、ＤＵＴ１に対しては他のＤＵＴとしてＤＵＴ３，４，５が理論上同時に測定可能であることを示している。

図５の組み合わせデータからわかるとおり、図３に示すモジュールとＤＵＴとの接続関係においては、理論上同時に測定可能であるＤＵＴの組み合わせは、ＤＵＴ１に対してはＤＵＴ３，４，５であり、ＤＵＴ２に対してはＤＵＴ３，５，６であり、ＤＵＴ３に対してはＤＵＴ１，２，６であり、ＤＵＴ４に対してはＤＵＴ１，５であり、ＤＵＴ５に対してはＤＵＴ１，２，４であり、ＤＵＴ６に対してはＤＵＴ２，３である。

このような図４及び図５に示される組み合わせデータは、例えばＤＵＴ組み合わせデータ生成部１１４（図２参照）により生成することができる。また、生成した組み合わせデータは、記憶部１１３に格納しておいてもよいし、また、ユーザが認識することができるようにＤＵＴ組み合わせデータ表示部１１６（図２参照）によってディスプレイ等に表示してもよい。

上記実施例では、図４の組み合わせデータ（すなわち、セグメントごとに表した同時に測定不可能であるＤＵＴの組み合わせデータ）を生成した後、かかる組み合わせデータに基づいて図５の組み合わせデータを生成したが、本実施形態はこれに限定されるものではない。例えばＤＵＴ組み合わせデータ生成部１１４が、図３に示すモジュール１５０ａ〜１５０ｄとＤＵＴ２０ａ〜２０ｆとの接続関係に少なくとも基づいて、図５の組み合わせデータを直接生成し、ＤＵＴ組み合わせデータ表示部１１６により図５の組み合わせデータのみが表示されてもよい。なお、組み合わせデータの表示の態様は、図４及び図５に示す例に限定されるものではない。

次に、図５に示されるＤＵＴの組み合わせから、実際に同時に測定するＤＵＴの組み合わせを順番に選択して、複数のＤＵＴの試験を行う（ＳＴＥＰ１０５）。すなわち、図５のＤＵＴの組み合わせに基づいて、複数のＤＵＴの全ての測定の可否を考慮した上で、実際に同時に測定するＤＵＴの組み合わせを順番に選択して、かかる順番に従って複数のＤＵＴの試験を行う。

かかるステップは、ＤＵＴ組み合わせ選択部１１８（図２参照）により行うことができる。例えばＤＵＴ組み合わせ選択部１１８は、予め決められたルールに従って測定するＤＵＴの順番を選択する。かかる選択方法としては、例えば、予め割り当てられたＤＵＴの番号の順番で選択する方法（以下、選択方法（Ａ）ともいう）、同時に測定可能なＤＵＴの個数が少ない順番で選択する方法（以下、選択方法（Ｂ）ともいう）、同時に測定可能なＤＵＴの個数が多い順番で選択する方法（以下、選択方法（Ｃ）ともいう）である。

上記選択方法（Ａ）〜（Ｃ）を図５のＤＵＴの組み合わせに適用すると以下のとおりである。

選択方法（Ａ）を適用してみると、まずＤＵＴの番号の順番に従い、ＤＵＴ１に着目する。図５に示すとおりＤＵＴ１に対してはＤＵＴ３，４，５が理論上同時に測定可能であり、ＤＵＴの番号の順番に従い、ＤＵＴ３に着目する。図５に示すとおりＤＵＴ３に対しては、ＤＵＴ４，５は同時に測定することはできないため、ＤＵＴ１，３が実際に同時に測定可能であることがわかる。次に、ＤＵＴの番号の順番に従い、ＤＵＴ２に着目する。図５に示すとおりＤＵＴ２に対しては、ＤＵＴ３，５が理論上同時に測定可能であるところ、ＤＵＴ３は測定済みであるので、ＤＵＴ２，５が実際に同時に測定可能であることがわかる。次に、ＤＵＴの番号の順番に従い、ＤＵＴ４に着目する。図５に示すとおりＤＵＴ４に対しては、ＤＵＴ１，５が理論上同時に測定可能であるところ、ＤＵＴ１，５はいずれも測定済みであるので、ＤＵＴ４のみが実際に同時に測定可能であることがわかる。最後に、最終的に残ったＤＵＴ６を測定する。

このように選択方法（Ａ）を適用した場合には、１回目にＤＵＴ１，３が測定され、２回目にＤＵＴ２，５が測定され、３回目にＤＵＴ４が測定され、４回目にＤＵＴ６が測定される。すなわち、図３に示されるモジュールとＤＵＴとの接続関係においては、選択方法（Ａ）を適用した場合、合計４回の測定により全てのＤＵＴを試験することができる。

次に、選択方法（Ｂ）を適用してみると、まず図５からわかるとおり同時に測定可能なＤＵＴの個数が最も少ないＤＵＴ６に着目する。図５に示すとおりＤＵＴ６に対しては、ＤＵＴ２，３が理論上同時に測定可能であり、ＤＵＴ２，３の相互も理論上同時に測定可能であるため、ＤＵＴ２，３，６が実際に同時に測定可能であることがわかる。次に、残りのＤＵＴ１，４，５においては、同時に測定可能なＤＵＴの個数は全て同じであるため、例えばＤＵＴ１に着目する。図５に示すとおりＤＵＴ１に対しては、ＤＵＴ４，５が理論上同時に測定であり、ＤＵＴ４，５の相互も理論上同時に測定可能であるため、ＤＵＴ１，４，５が実際に同時に測定可能であることがわかる。

このように選択方法（Ｂ）を適用した場合には、１回目にＤＵＴ２，３，６が測定され、２回目にＤＵＴ１，４，５が測定される。すなわち、図３に示されるモジュールとＤＵＴとの接続関係においては、選択方法（Ｂ）を適用した場合、合計２回の測定により全てのＤＵＴを試験することができる。

次に、選択方法（Ｃ）を適用してみると、まず図５からわかるとおり同時に測定可能なＤＵＴの個数が最も多いのはＤＵＴ１〜５であり、例えばＤＵＴ１に着目する。図５に示すとおりＤＵＴ１に対しては、ＤＵＴ４，５が理論上同時に測定であり、ＤＵＴ４，５の相互も理論上同時に測定可能であるため、ＤＵＴ１，４，５が実際に同時に測定可能であることがわかる。次に、残りのＤＵＴ２，３，６においては、同時に測定可能なＤＵＴの個数が多いのはＤＵＴ２，３であり、例えばＤＵＴ２に着目する。図５に示すとおりＤＵＴ２に対しては、ＤＵＴ３，５，６が理論上同時に測定可能であるところ、ＤＵＴ５は測定済みでありかつＤＵＴ３，６の相互は理論上同時に測定可能であるため、ＤＵＴ２，３，６が実際に同時に測定可能であることがわかる。

このように選択方法（Ｃ）を適用した場合には、１回目にＤＵＴ１，４，５が測定され、２回目にＤＵＴ２，３，６が測定される。すなわち、図３に示されるモジュールとＤＵＴとの接続関係においては、選択方法（Ｃ）を適用した場合、合計２回の測定により全てのＤＵＴを試験することができる。

以上のとおり、図３に示されるモジュールとＤＵＴとの接続関係においては、選択方法（Ｂ）又は（Ｃ）が（Ａ）よりも測定回数が２回少ないことがわかる。例えばＤＵＴ組み合わせ選択部１１８は、上記選択方法（Ａ）〜（Ｃ）に基づいて、それぞれ実際に同時に測定するＤＵＴの組み合わせを順番に選択し、かかる選択方法から最も測定回数が少ない選択方法を選択してもよい。あるいは、モジュールとＤＵＴとの多種の接続関係ごとに、選択方法（Ａ）〜（Ｃ）を用いた場合の測定回数を記憶部１１３に格納しておき、記憶部１１３に格納されたデータ上、最も測定回数が少なくなる選択方法を予め決めておき、かかる選択方法を実行するようにしてもよい。

本実施形態によれば、モジュールとＤＵＴとをユーザが任意に接続した場合、特に１つのセグメントに２以上のＤＵＴが接続されるようにした場合であっても、なるべく測定回数を少なくして複数のＤＵＴの試験を効率良く行うことができる。すなわち、モジュールとＤＵＴとの１回の接続において試験可能なＤＵＴの数を可能な限り多くし、かつ、１回の接続あたりの試験時間を短くすることができる。

また、理論的に測定回数が最少になるようなＤＵＴの測定順序の解を求めるのは、テストモジュールに接続されるＤＵＴの個数が多くなると、不可能であるか又は莫大な時間がかかるが、本実施形態に係る試験方法では、ＤＵＴの測定順序（組み合わせ）の計算にかかる時間が比較的短時間かつ容易であるにもかかわらず、測定回数を効果的に減らすことができる。よって、ＤＵＴの試験を準備する時間及び実試験時間を大幅に短縮することができる。

なお、上記図３の構成例では、テストモジュール１５０の例として、モジュールがセグメント１５０ａ−１〜１５０ｄ−１を有し、各セグメントに複数の外部端子１５２が割当てられ、１つの外部端子１５２にはＤＵＴの１つの外部端子２２のみが接続可能である例を示したが、テストモジュール１５０の形態はこれに限定されるものではない。例えば、テストモジュール１５０が、動作の最小単位であるセグメントとしての外部端子を有するものであってもよい。この場合、テストモジュール１５０が複数の外部端子（広義には「セグメント」）を有し、１つの外部端子に同一又は異なるＤＵＴの２以上の外部端子を共有させてもよい。すなわち、本実施形態をテストモジュールの外部端子やロードボードに実装した回路の外部端子を、ＤＵＴの複数の外部端子で共有する、「リソースシェアリング」の形態に適用してもよい。

上記発明の実施形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

Claims

テストモジュールに接続された複数の被試験デバイスを試験する試験方法であって、
（ａ）前記テストモジュールと前記複数の被試験デバイスとの接続関係に少なくとも基づいて、前記複数の被試験デバイスの組み合わせのうち、理論上、同時に測定可能である被試験デバイスの組み合わせを求めるステップと、
（ｂ）前記ステップ（ａ）で求めた前記組み合わせから、実際に同時に測定する被試験デバイスの組み合わせを順番に選択して、前記複数の被試験デバイスを試験するステップと、
を含む、試験方法。
前記ステップ（ａ）及び（ｂ）を行うことにより、前記テストモジュールに接続された複数の被試験デバイスの個数よりも少ない測定回数で試験する、請求項１記載の試験方法。
前記テストモジュールは、複数のセグメントを有し、
前記ステップ（ａ）において、前記複数の被試験デバイスの組み合わせうち、前記セグメントごとに、同時に測定不可能である被試験デバイスの組み合わせを求め、当該組み合わせに基づいて、理論上、同時に測定可能である被試験デバイスの組み合わせを求める、請求項１記載の試験方法。
前記ステップ（ｂ）において、実際に同時に測定する被試験デバイスの組み合わせを、予め割り当てられた被試験デバイスの番号の順番で選択する、請求項１記載の試験方法。
前記ステップ（ｂ）において、実際に同時に測定する被試験デバイスの組み合わせを、同時に測定可能な被試験デバイスの個数が少ない順番で選択する、請求項１記載の試験方法。
前記ステップ（ｂ）において、実際に同時に測定する被試験デバイスの組み合わせを、同時に測定可能な被試験デバイスの個数が多い順番で選択する、請求項１記載の試験方法。
テストモジュールに接続された複数の被試験デバイスを試験するために用いられるプログラム製品であって、
（ａ）前記テストモジュールと前記複数の被試験デバイスとの接続関係に少なくとも基づいて、前記複数の被試験デバイスの組み合わせのうち、理論上、同時に測定可能である被試験デバイスの組み合わせデータを生成するステップと、
（ｂ）前記ステップ（ａ）で生成された前記組み合わせデータから、実際に同時に測定する被試験デバイスの組み合わせを順番に選択して、前記複数の被試験デバイスを試験するステップと、
を含むプロセスをコンピュータに実行させる、プログラム製品。