JPWO2009078145A1 - 制御装置 - Google Patents
制御装置 Download PDFInfo
- Publication number
- JPWO2009078145A1 JPWO2009078145A1 JP2009546135A JP2009546135A JPWO2009078145A1 JP WO2009078145 A1 JPWO2009078145 A1 JP WO2009078145A1 JP 2009546135 A JP2009546135 A JP 2009546135A JP 2009546135 A JP2009546135 A JP 2009546135A JP WO2009078145 A1 JPWO2009078145 A1 JP WO2009078145A1
- Authority
- JP
- Japan
- Prior art keywords
- memory
- error
- control device
- ecc memory
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1417—Boot up procedures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
Claims (10)
- 電源投入のときに電源投入ステータスをセットしてECCメモリを診断するメモリ診断手段と、
前記メモリ診断手段がECCメモリの電源投入ステータス中にECCメモリの修正可能エラーを検出したときは再起動を掛ける再起動手段と、
前記メモリ診断手段がECCメモリの修正可能エラーを検出しないときは電源投入ステータスをリセットして通常動作を行うとともに、電源投入ステータスリセット後に生じたソフトリセットによる再起動によりECCメモリの修正可能エラーを検出したが電源投入ステータス中でないときは、通常動作を行う動作処理手段と、
を備えたことを特徴とする制御装置。 - 前記メモリ診断手段がECCメモリの電源投入ステータス中にECCメモリの修正不可能エラーを検出したときは再起動を掛ける修正不可能時再起動手段をさらに有することを特徴とする請求の範囲1に記載の制御装置。
- 前記再起動手段は、前記メモリ診断手段が電源投入ステータスクリア後の通常動作中に再起動を掛けたときは、その再起動回数を計数し、再起動回数が所定値を超えたときは永久故障通知を出力し、前記動作処理手段は、前記再起動手段から永久故障通知を入力した場合は、連続再起動回数をクリアして通常動作を行うことを特徴とする請求の範囲1または2に記載の制御装置。
- 前記再起動手段は、前記メモリ診断手段が修正可能エラーを検出した要素が多重化されているときは、直接再起動を掛けることを特徴とする請求の範囲3に記載の制御装置。
- ECCメモリの修正可能エラーを検出する修正可能エラー検出手段と、
ECCメモリのデータ読み出し時に誤り訂正があった場合に該当アドレスに正しいデータを記憶した後に再度同アドレスからデータを読み出しこの時に誤り訂正があった場合は該当するアドレスの永久故障として通知する永久故障判定手段と、
制御動作を行う動作処理手段と、
を備えたことを特徴とする制御装置。 - ECCメモリの修正可能エラーを検出する修正可能エラー検出手段と、
ECCメモリのデータ読み出し時に誤り訂正があった場合に該当アドレスを記憶しておき再度同じアドレスで誤り訂正があった場合は該当するアドレスの永久故障として通知する永久故障判定手段と、
制御動作を行う動作処理手段と、
を備えたことを特徴とする制御装置。 - 前記永久故障判定手段は、ECCメモリのデータ読み出し時に誤り訂正があった場合に、該当アドレスに正しいデータを記憶するとともに該当アドレスを記憶しておき再度同じアドレスで誤り訂正があった場合は該当するアドレスの永久故障として通知すること、を特徴とする請求の範囲6に記載の制御装置。
- 前記永久故障判定手段により永久故障を検出した要素が多重化されており、かつ常用系である場合には、待機系に系切替する系切替手段を備えたことを特徴とする請求の範囲5ないし7のいずれか一項に記載の制御装置。
- ECCメモリの修正可能エラーを検出する修正可能エラー検出手段と、
ECCメモリのデータ読み出し時に誤り訂正があった場合に修正回数をカウントアップしカウント値を出力するメモリ修正回数出力手段と、
制御動作を行う動作処理手段と、
を備えたことを特徴とする制御装置。 - ECCメモリの修正可能エラーを検出する修正可能エラー検出手段と、
ECCメモリのデータ読み出し時に誤り訂正があった場合に訂正した旨を時系列でログをするログ手段と、
制御動作を行う動作処理手段と、
を備えたことを特徴とする制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009546135A JP5269810B2 (ja) | 2007-12-14 | 2008-12-10 | 制御装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007322839 | 2007-12-14 | ||
JP2007322839 | 2007-12-14 | ||
PCT/JP2008/003697 WO2009078145A1 (ja) | 2007-12-14 | 2008-12-10 | 制御装置 |
JP2009546135A JP5269810B2 (ja) | 2007-12-14 | 2008-12-10 | 制御装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013062374A Division JP2013127820A (ja) | 2007-12-14 | 2013-03-25 | 制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009078145A1 true JPWO2009078145A1 (ja) | 2011-04-28 |
JP5269810B2 JP5269810B2 (ja) | 2013-08-21 |
Family
ID=40795268
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009546135A Active JP5269810B2 (ja) | 2007-12-14 | 2008-12-10 | 制御装置 |
JP2013062374A Pending JP2013127820A (ja) | 2007-12-14 | 2013-03-25 | 制御装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013062374A Pending JP2013127820A (ja) | 2007-12-14 | 2013-03-25 | 制御装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8145951B2 (ja) |
JP (2) | JP5269810B2 (ja) |
WO (1) | WO2009078145A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5872982B2 (ja) * | 2012-08-10 | 2016-03-01 | 日立オートモティブシステムズ株式会社 | 車両用制御装置 |
JP6044316B2 (ja) * | 2012-12-12 | 2016-12-14 | 株式会社デンソー | 車載電子制御装置 |
US10191802B2 (en) * | 2015-09-04 | 2019-01-29 | Oracle International Corporation | Extract-transform-load diagnostics |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57176599A (en) * | 1981-04-21 | 1982-10-29 | Nec Corp | Error report circuit |
JPS5823397A (ja) * | 1981-07-31 | 1983-02-12 | Nec Corp | 記憶装置 |
JPS61125651A (ja) * | 1984-11-21 | 1986-06-13 | Fujitsu Ltd | エラ−報告処理方式 |
JPH0814807B2 (ja) * | 1985-11-21 | 1996-02-14 | 日本電気株式会社 | 記憶システム |
JPS6448153A (en) * | 1987-08-19 | 1989-02-22 | Yokogawa Electric Corp | Memory controller |
JPS6465650A (en) * | 1987-09-04 | 1989-03-10 | Hitachi Ltd | Error detecting device for storage device |
JPH0325798A (ja) * | 1989-06-23 | 1991-02-04 | Ricoh Co Ltd | Eepromを使用した記憶装置 |
US5077737A (en) * | 1989-08-18 | 1991-12-31 | Micron Technology, Inc. | Method and apparatus for storing digital data in off-specification dynamic random access memory devices |
JPH04115338A (ja) * | 1990-09-06 | 1992-04-16 | Fujitsu Ltd | 交替メモリ方式 |
JPH0571950U (ja) * | 1992-02-27 | 1993-09-28 | 横河電機株式会社 | 定周期メモリ検査装置 |
JPH0652065A (ja) | 1992-08-03 | 1994-02-25 | Fujitsu Ltd | メモリ制御回路 |
JPH06175934A (ja) * | 1992-12-01 | 1994-06-24 | Oki Electric Ind Co Ltd | 1ビットエラー処理方式 |
JPH06175394A (ja) * | 1992-12-09 | 1994-06-24 | Konica Corp | カラートナー |
JPH08314811A (ja) * | 1995-05-22 | 1996-11-29 | Mitsubishi Electric Corp | メモリインタフェース装置 |
JPH10133899A (ja) | 1996-10-31 | 1998-05-22 | Fanuc Ltd | 訂正不可能なエラーの予測方法および予測装置 |
US6038680A (en) * | 1996-12-11 | 2000-03-14 | Compaq Computer Corporation | Failover memory for a computer system |
JP2000132462A (ja) * | 1998-10-27 | 2000-05-12 | Hitachi Ltd | プログラム自己修復方式 |
JP4950886B2 (ja) * | 2005-07-15 | 2012-06-13 | パナソニック株式会社 | 不揮発性記憶装置、メモリコントローラ及び不良領域検出方法 |
US8032816B2 (en) * | 2007-06-01 | 2011-10-04 | International Business Machines Corporation | Apparatus and method for distinguishing temporary and permanent errors in memory modules |
US7971124B2 (en) * | 2007-06-01 | 2011-06-28 | International Business Machines Corporation | Apparatus and method for distinguishing single bit errors in memory modules |
CN102282616B (zh) * | 2009-01-14 | 2015-04-22 | 马维尔国际贸易有限公司 | 用于在存储介质上确定缺陷位置的方法和装置 |
-
2008
- 2008-12-10 WO PCT/JP2008/003697 patent/WO2009078145A1/ja active Application Filing
- 2008-12-10 JP JP2009546135A patent/JP5269810B2/ja active Active
-
2010
- 2010-06-11 US US12/814,159 patent/US8145951B2/en active Active
-
2013
- 2013-03-25 JP JP2013062374A patent/JP2013127820A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20100251019A1 (en) | 2010-09-30 |
US8145951B2 (en) | 2012-03-27 |
JP2013127820A (ja) | 2013-06-27 |
JP5269810B2 (ja) | 2013-08-21 |
WO2009078145A1 (ja) | 2009-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7350007B2 (en) | Time-interval-based system and method to determine if a device error rate equals or exceeds a threshold error rate | |
US8667372B2 (en) | Memory controller and method of controlling memory | |
CN105788648B (zh) | 基于异构混合内存的nvm坏块识别处理及纠错方法和系统 | |
US20040168101A1 (en) | Redundant memory system and memory controller used therefor | |
US9990245B2 (en) | Electronic device having fault monitoring for a memory and associated methods | |
EP2715541B1 (en) | Mram field disturb detection and recovery | |
JP5269810B2 (ja) | 制御装置 | |
JP4917604B2 (ja) | 記憶装置構成およびその駆動方法 | |
JP2016081341A (ja) | 電子制御装置 | |
JP5813450B2 (ja) | 電子制御装置 | |
JP4877396B2 (ja) | メモリ障害処理システム、および、メモリ障害処理方法 | |
US20100268988A1 (en) | Secure flash memory using error correcting code circuitry | |
TW201740388A (zh) | 在數據儲存裝置中的選擇性錯誤更正 | |
JP4950214B2 (ja) | データ記憶装置における停電を検出する方法、およびデータ記憶装置を復旧する方法 | |
KR20190132237A (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
CN102479119A (zh) | 动态切换存储器模式以保护受损记忆胞数据的方法 | |
JP3985017B2 (ja) | ディジタル保護リレーの制御装置 | |
CN109800102B (zh) | 存储器装置及其操作方法 | |
JP5770557B2 (ja) | 情報更生装置、メモリ制御システム、情報更生方法およびコンピュータプログラム | |
JP7283784B2 (ja) | メモリ障害検出装置、検出プログラム、および検出方法 | |
JPH10133899A (ja) | 訂正不可能なエラーの予測方法および予測装置 | |
JP2009169681A (ja) | 制御装置 | |
CN116414058A (zh) | 控制装置及其操作方法 | |
JP2007025777A (ja) | データ誤り検出・訂正方法及びデータ誤り検出・訂正機能付きメモリ装置 | |
JP2006059002A (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130508 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5269810 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |