JP2009169681A - 制御装置 - Google Patents

Abstract

【課題】ＥＣＣメモリに記憶されたデータの誤り訂正がされないまま蓄積されることを防止できる制御装置を提供することである。
【解決手段】通常動作でアクセスされる通常動作時領域１２および通常動作でアクセスされない非通常動作時領域１３とを有したＥＣＣメモリ１１と、通常動作時にＥＣＣメモリ１１の通常動作時領域１２を使用して制御演算処理を行う制御タスク処理手段１４と、定周期でＥＣＣメモリ１１の全体領域を記憶する定周期メモリ修正タスク処理手段１５とを備える。
【選択図】 図１

Description

本発明は、ＥＣＣメモリを有した制御装置に関する。

ＥＣＣメモリ（Error checking and correction memory）は、データのエラーを自動的に訂正する機能を有したメモリであり、例えば、高信頼性が要求される制御装置に使用される。ＥＣＣメモリとは、データをメモリに記憶する際に、本来のデータとは別に誤り訂正符号（ＥＣＣ）を付加して符号語としてメモリに記憶することにより、ハミング距離に応じて誤り訂正あるいは誤り検出できるようにしたものである。

通常はデータｎに対応する誤り訂正符号をｍとすると（ｎ＆ｍ）が、あるハミング距離を持った符号語となるように一意的な式ｍ＝ｆ（ｎ）を求め、ｎの代わりに（ｎ＆ｆ（ｎ））を、つまり符号語をメモリに記憶することでＥＣＣメモリを実現する。また、ハミング距離は、等しい文字数を持つ異なる２つの符号語の異なるｂｉｔの数を（２つの符号語間の）距離と仮定した場合、任意の符号語間距離の最小をハミング距離と言う。ＥＣＣメモリの誤り訂正（検出）能力は生成される符号語のハミング距離に依存する。

ＥＣＣメモリでは、訂正可能な誤りは訂正された状態で読み出されるが、メモリに記憶された符号語自体は誤り（ソフトエラー）を含んだままとなる。この解決策として誤り訂正が生じた時に、再度メモリに正しいデータを記憶する仕組みが発案されている（例えば、特許文献１参照）。
特開平６−５２０６５号公報

しかし、ＥＣＣメモリが適用された冗長系の制御装置では、常用系と待機系との二重化構成とした場合には、ＥＣＣメモリの領域は、常用系の通常動作でアクセスされる領域と、通常動作でアクセスされない待機系の領域とに区分されるので、系切替時に実行されるメモリ領域や待機系の持つ常用時に実行されるメモリ領域等の通常動作ではアクセスされない領域は、誤り検出されることがなく、誤りが訂正されないまま累積する可能性がある。

これらの領域は系切替等の重要な動作に関与していることが多く、誤りが累積すると、ＥＣＣメモリの修正能力を超えこれらの重要な動作が正しく行われなくなる可能性がある。また、ＥＣＣメモリを用いていないシステムでは、通常はアクセスされない領域でメモリ診断を行うとエラー検出して稼働率を下げるため意識的に診断しないこともある。

本発明の目的は、ＥＣＣメモリに記憶されたデータの誤り訂正がされないまま蓄積されることを防止できる制御装置を提供することである。

本発明の制御装置は、通常動作でアクセスされる通常動作時領域および通常動作でアクセスされない非通常動作時領域とを有したＥＣＣメモリと、通常動作時に前記ＥＣＣメモリの通常動作時領域を使用して制御演算処理を行う制御タスク処理手段と、定周期で前記ＥＣＣメモリの全体領域を記憶する定周期メモリ修正タスク処理手段とを備えたことを特徴とする。

本発明によれば、ＥＣＣメモリに記憶されたデータの誤り訂正がされないまま蓄積されることを防止できる。

（第１の実施の形態）
図１は本発明の第１の実施の形態に係わる制御装置の構成図である。ＥＣＣメモリ１１は、通常動作でアクセスされる通常動作時領域１２および通常動作でアクセスされない非通常動作時領域１３とを有し、制御タスク処理手段１４は、通常動作時にＥＣＣメモリ１１の通常動作時領域１２を使用して制御演算処理を行う。また、定周期メモリ修正タスク処理手段１５は定周期でＥＣＣメモリ１１の全体領域、すなわち、通常動作時領域１２および非通常動作時領域１３を順次読んで記憶する。この場合、定周期メモリ修正タスク処理手段１５が読んで記憶する間に制御タスク処理手段１４がＥＣＣメモリ１１の通常動作時領域１２に記憶することを回避するため排他を取る。

このように、通常動作時の制御タスク処理手段１４とは別に、定周期でＥＣＣメモリ１１の全領域を順次読んで記憶するソフトウェアの定周期メモリ修正タスク処理手段１５を設ける。ただし、通常動作でアクセスされるメモリ領域については、定周期メモリ修正タスク処理手段１５が読んで記憶する間に制御タスク処理手段１４が記憶することを回避するため排他を取るようにソフトウェアの設計を行う。

この定周期メモリ修正タスク処理手段１５の機能により、通常動作ではアクセスされないメモリ領域に対しても、ＥＣＣメモリ１１に記憶された訂正可能な誤り（ソフトエラー）を訂正することができ、通常動作でアクセスされないメモリ領域に誤りが累積して、通常動作中には行われない異常時の系切替等の重要な動作が正しく行われなくなる可能生を取り除くことができる。

ＥＣＣメモリ１１の全領域を対象とした定周期診断は、パリティ付きメモリを用いた制御装置では誤り訂正されずエラー検出するため、稼働率を下げる結果となっていたが、ＥＣＣメモリ１１を用いた制御装置では訂正可能な場合は誤り訂正するため、稼働率を下げることなくメモリの健全性が保てることとなる。

（第２の実施の形態）
図２は本発明の第２の実施の形態に係わる制御装置の構成図である。この第２の実施の形態は、図１に示した第１の実施の形態に対し、定周期メモリ修正タスク処理手段１５に代えて、制御タスク処理手段１４の実行時以外の空き時間にＥＣＣメモリ１１の全体領域を順次読んで記憶する非実行時メモリ修正タスク処理手段１６を設けたものである。図１と同一要素には同一符号を付し重複する説明は省略する。

図２において、通常動作時の制御タスク処理手段１４とは別に、制御タスク実行時以外の空き時間にＥＣＣメモリ１１の全領域を順次読んで記憶するソフトウェアの非実行時メモリ修正タスク処理手段１６を設ける。例えば、通常、制御装置は、ある一定の制御周期で演算を行っているが、この演算の終了後から次の演算の開始までの間に、非実行時メモリ修正タスク処理手段１６の処理を行うようにする。

これにより、第１の実施の形態の場合よりも他の動作に影響を与えることなく、通常動作でアクセスされないメモリ領域に誤りが累積して、通常動作中には行われない異常時の系切替等の重要な動作が正しく行われなくなる可能生を取り除くことができる。従って、第１の実施の形態に比較しシステムパフォーマンスへの影響を少なくすることができる。

（第３の実施の形態）
図３は本発明の第３の実施の形態に係わる制御装置の構成図である。この第３の実施の形態は、図１に示した第１の実施の形態に対し、定周期メモリ修正タスク処理手段１５は、ＥＣＣメモリ１１の全領域に代えてＥＣＣメモリ１１の非通常動作時領域１３のみを定周期で順次読んで記憶するようにしたものである。図１と同一要素には同一符号を付し重複する説明は省略する。

定周期メモリ修正タスク処理手段１５は、ＥＣＣメモリ１１を順次読んで記憶する領域を通常動作でアクセスされないメモリ領域に限定したソフトウェアタスクを実行する。通常動作でアクセスされないメモリ領域とは、具体的には系切替やＲＡＳに関する領域である。これらの領域は実行領域であるため、メモリアドレスの確定も容易である。

これにより、第１の実施の形態の場合よりも、効率的に通常動作でアクセスされないメモリ領域に誤りが累積して通常動作中には行われない異常時の系切替等の重要な動作が正しく行われなくなる可能生を取り除くことができる。この定周期メモリ修正タスク処理手段１５を用いることにより、第１の実施の形態に比べシステムパフォーマンスへの影響を少なくすることができる。

（第４の実施の形態）
図４は本発明の第４の実施の形態に係わる制御装置の構成図である。この第４の実施の形態は、図２に示した第２の実施の形態に対し、非実行時メモリ修正タスク処理手段１６は、ＥＣＣメモリ１１の全領域に代えてＥＣＣメモリ１１の非通常動作時領域１３のみを制御タスク処理手段１４の実行時以外の空き時間に順次読んで記憶するようにしたものである。図２と同一要素には同一符号を付し重複する説明は省略する。

非実行時メモリ修正タスク処理手段１６は、ＥＣＣメモリ１１を順次読んで記憶する領域を通常動作でアクセスされないメモリ領域に限定したソフトウェアタスクを実行する。通常動作でアクセスされないメモリ領域とは、具体的には系切替やＲＡＳに関する領域である。これらの領域は実行領域であるため、メモリアドレスの確定も容易である。

これにより第２の実施の形態の場合よりも、効率的に通常動作でアクセスされないメモリ領域に誤りが累積して、通常動作中には行われない異常時の系切替等の重要な動作が正しく行われなくなる可能生を取り除くことができる。この非実行時メモリ修正タスク処理手段１６を用いることにより、第２の実施の形態に比べ制御周期が短いシステム等に有効に利用できる。

本発明の第１の実施の形態に係わる制御装置の構成図。 本発明の第２の実施の形態に係わる制御装置の構成図。 本発明の第３の実施の形態に係わる制御装置の構成図。 本発明の第４の実施の形態に係わる制御装置の構成図。

符号の説明

１１…ＥＣＣメモリ、１２…通常動作時領域、１３…非通常動作時領域、１４…制御タスク処理手段、１５…定周期メモリ修正タスク処理手段、１６…非実行時メモリ修正タスク処理手段

Claims (4)

1. 通常動作でアクセスされる通常動作時領域および通常動作でアクセスされない非通常動作時領域とを有したＥＣＣメモリと、通常動作時に前記ＥＣＣメモリの通常動作時領域を使用して制御演算処理を行う制御タスク処理手段と、定周期で前記ＥＣＣメモリの全体領域を記憶する定周期メモリ修正タスク処理手段とを備えたことを特徴とする制御装置。
2. 通常動作でアクセスされる通常動作時領域および通常動作でアクセスされない非通常動作時領域とを有したＥＣＣメモリと、通常動作時に前記ＥＣＣメモリの通常動作時領域を使用して制御演算処理を行う制御タスク処理手段と、前記制御タスク処理手段の実行時以外の空き時間に前記ＥＣＣメモリの全体領域を記憶する非実行時メモリ修正タスク処理手段とを備えたことを特徴とする制御装置。
3. 通常動作でアクセスされる通常動作時領域および通常動作でアクセスされない非通常動作時領域とを有したＥＣＣメモリと、通常動作時に前記ＥＣＣメモリの通常動作時領域を使用して制御演算処理を行う制御タスク処理手段と、定周期で前記ＥＣＣメモリの非通常動作時領域を記憶する定周期メモリ修正タスク処理手段とを備えたことを特徴とする制御装置。
4. 通常動作でアクセスされる通常動作時領域および通常動作でアクセスされない非通常動作時領域とを有したＥＣＣメモリと、通常動作時に前記ＥＣＣメモリの通常動作時領域を使用して制御演算処理を行う制御タスク処理手段と、前記制御タスク処理手段の実行時以外の空き時間に前記ＥＣＣメモリの非通常動作時領域を記憶する非実行時メモリ修正タスク処理手段とを備えたことを特徴とする制御装置。

Images