JP2013127820A

JP2013127820A - 制御装置

Info

Publication number: JP2013127820A
Application number: JP2013062374A
Authority: JP
Inventors: Nobuaki Yoshida; 順陽吉田; Kenji Shigihara; 研二鴫原; Takayuki Nitta; 能之新田; Yuichi Sato; 優一佐藤; Takashi Omagari; 貴志尾曲
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-12-14
Filing date: 2013-03-25
Publication date: 2013-06-27
Also published as: US8145951B2; WO2009078145A1; US20100251019A1; JP5269810B2; JPWO2009078145A1

Abstract

【課題】ＥＣＣメモリの永久故障の存在を知ることができ、永久故障が累積して予兆ないまま修正不可能となることを避けることができる制御装置を提供する。
【解決手段】制御装置は、ＥＣＣメモリ１２の修正可能エラーを検出する修正可能エラー検出手段１５と、ＥＣＣメモリ１２のデータ読み出し時に誤り訂正があった場合に該当アドレスに正しいデータを記憶した後に再度同アドレスからデータを読み出しこの時に誤り訂正があった場合は該当するアドレスの永久故障として通知する永久故障判定手段１６と、制御動作を行う動作処理手段１４と、を備える。
【選択図】図５

Description

本発明は、誤りを自動的に訂正する機能を有したＥＣＣ(Error Check and Correct)メモリを用いた制御装置に関する。

発電プラントなどの制御装置において、ＣＰＵ(中央処理装置)が直接読み書きする制御データを格納するためのメインメモリ(主記憶装置)にＥＣＣメモリが利用されている。ＥＣＣメモリは、データをメモリに記憶する際に、本来のデータとは別に誤り訂正符号ＥＣＣを付加してメモリに記憶することにより、誤り訂正または誤り検出できるようにしたメモリである。

通常はデータｎに対応する誤り訂正符号をｍとすると、（ｎ＆ｍ）が、あるハミング距離を持った符号語となるように一意的な誤り訂正符号生成式ｍ＝ｆ（ｎ）を求め、ｎの代わりに｛ｎ＆ｆ（ｎ）｝を、つまり符号語としてメモリに記憶することでＥＣＣメモリを実現する。

通常は誤りの数が増えるに従って、誤り訂正可能な状態から、誤り検出可能かつ誤り訂正不可能な状態となり、さらには誤修正したり誤り検出も不可能な状態となる。例えば、ハミング距離４の符号語に１ｂｉｔの誤りを含む場合、誤りを含む前の値から１の距離移動したこととなり符号語ではなくなる。符号語ではなくなるため誤りを含むと判定することができ、また、その値から最も近い符号語は１つしか存在せず、その値が誤りを含む前の符号語と判断できるため、これを正しい値として用いることで修正したこととなる。

ハミング距離４の符号語に２ｂｉｔの誤りを含む場合、同様に符号語ではなくなるため誤りを検出することはできるが、その値から最も近い符号語は１つとは限らないため修正は不可能となる。ハミング距離４の符号語に３ｂｉｔの誤りを含む場合、同様に符号語ではなくなるため誤りを検出することはできるが、その値から最も近い符号語は誤りを含む前の符号語とは限らないため誤修正する可能性がある。ハミング距離４の符号語に４ｂｉｔの誤りを含む場合、誤りを含んでいても符号語となってしまう可能性があるため、誤りを検出できない可能性がある。つまりハミング距離が４の符号語は１ｂｉｔ誤り修正可能、２ｂｉｔ誤り検出可能となる。これらのことからＥＣＣメモリの誤り訂正(検出)能力は生成される符号語のハミング距離に依存すると言える。

ＥＣＣメモリを用いた装置では、誤りの数が訂正可能な範囲にある場合、ＥＣＣメモリの誤り訂正機能により、データ読み出し時に訂正されたデータが読めるが、メモリに記憶されている誤りは通常は修正されることはなくそのままとなる。

そこで、メモリ制御回路に関し、読出データに誤りが検出されたときは、直ちに訂正したデータを書き込み、メモリの信頼性の向上を図ったものがある（例えば、特許文献１参照）。これは、メモリに記憶されている誤りがソフトエラー(一過性故障)である場合、再度データを記憶する(上書きする)ことで誤り修正することができるので、再度データを記憶することにより、正しいデータと正しいデータから新たに生成された誤り訂正符号が記憶され、結果的にデータを修正するものである。特許文献１のものを用いたり、制御装置の動作により自然に行われる単純なデータの更新等により、ＥＣＣメモリを用いた制御装置におけるソフトエラーによる誤りは増え続ける可能性は低い。

特開平６−５２０６５号公報

しかし、一方で、永久故障による誤りは当然ながら修正されず累積するという問題がある。このような状態で運転を続けた結果、メモリに記憶された誤りの数がＥＣＣの修正能力を超えてしまい、予兆ないまま修正不可能となることがある。現状のＥＣＣメモリはこのような特質を持っている。

ここで、問題なのは修正不可能となるタイミングが予期できないことにある。もし修正不可能となるタイミングが予期することが可能となれば、適切なタイミングで制御装置を停止して保全することが可能となる。たとえば、制御装置の制御対象であるプラントなどの停止時などに制御装置を停止して保全すればよい。しかし、修正不可能となるタイミングが予期できなければ、プラント等を予定外の時期に突然停止せざるをえなくなってそのプラント等に大きな被害をもたらす可能性がある。

つまり、ＥＣＣメモリは単なる装置の延命手段となっているに過ぎない。修正不可能となるタイミングを予期することは不可能としても、データ読み出し時にＥＣＣメモリの修正機能が働き、メモリに記憶された誤りが存在したことを通知する機能がある制御装置に関しては、通知がある度に適切なタイミングで装置を停止して保全することは可能とも考えられる。

しかし、それがソフトエラーによるものであった場合は、前述した通りデータ更新等によりメモリに記憶された誤りはなくなってしまっていることがほとんどのため、その都度、制御装置を停止することは非常に効率が悪く、そのようなことは行われていないのが現実である。また、その通知がソフトエラーによるものなのか、永久故障によるものなのかの判断も難しい。

そこで、メモリに記憶された誤りが永久故障によるものであることを確実に検出する機能が非常に重要となる。永久故障の存在を知ることができれば、突然修正不可能な状態となりプラント等に大きな被害をもたらす前に、適切なタイミングで制御装置を停止して保全することが可能となるからである。

本発明の目的は、ＥＣＣメモリの永久故障の存在を知ることができ、永久故障が累積して予兆ないまま修正不可能となることを避けることができる制御装置を提供することである。

本発明の制御装置の一つの態様は、ＥＣＣメモリの修正可能エラーを検出する修正可能エラー検出手段と、ＥＣＣメモリのデータ読み出し時に誤り訂正があった場合に該当アドレスに正しいデータを記憶した後に再度同アドレスからデータを読み出しこの時に誤り訂正があった場合は該当するアドレスの永久故障として通知する永久故障判定手段と、制御動作を行う動作処理手段と、を備えたことを特徴とする。

本発明の制御装置の他の一つの態様は、ＥＣＣメモリの修正可能エラーを検出する修正可能エラー検出手段と、ＥＣＣメモリのデータ読み出し時に誤り訂正があった場合に該当アドレスを記憶しておき再度同じアドレスで誤り訂正があった場合は該当するアドレスの永久故障として通知する永久故障判定手段と、制御動作を行う動作処理手段と、を備えたことを特徴とする。

本発明によれば、ＥＣＣメモリの永久故障の存在を知ることができ、永久故障が累積して予兆ないまま修正不可能となることを避けることができる。

本発明の第１の実施の形態に係わる制御装置の構成図。本発明の第１の実施の形態に係わる制御装置の処理内容を示す一例のフローチャート。本発明の第１の実施の形態に係わる制御装置の処理内容を示す他の一例のフローチャート。本発明の第１の実施の形態に係わる制御装置の処理内容を示す別の他の一例のフローチャート。本発明の第２の実施の形態に係わる制御装置の構成図。本発明の第２の実施の形態に係わる制御装置の永久故障判定手段の処理内容の一例を示すフローチャート。本発明の第２の実施の形態に係わる制御装置の永久故障判定手段の処理内容の他の一例を示すフローチャート。本発明の第２の実施の形態に係わる制御装置の永久故障判定手段の処理内容のさらに他の一例を示すフローチャート。本発明の第３の実施の形態に係わる制御装置の構成図。本発明の第３の実施の形態に係わる制御装置の永久故障判定手段及び系切替手段の処理内容の一例を示すフローチャート。本発明の第３の実施の形態に係わる制御装置の永久故障判定手段及び系切替手段の処理内容の他の一例を示すフローチャート。本発明の第３の実施の形態に係わる制御装置の永久故障判定手段の処理内容のさらに他の一例を示すフローチャート。本発明の第４の実施の形態に係わる制御装置の構成図。本発明の第４の実施の形態に係わる制御装置のメモリ修正回数出力手段の処理内容の一例を示すフローチャート。本発明の第５の実施の形態に係わる制御装置の構成図。本発明の第５の実施の形態に係わる制御装置のログ手段の処理内容の一例を示すフローチャート。

図１は本発明の第１の実施の形態に係わる制御装置の構成図である。ここで、制御装置は、たとえば、発電プラントなどのプラントを制御する制御装置であり、制御データを格納するためにＥＣＣメモリ１２が利用される。メモリ診断手段１１は、制御装置のＥＣＣメモリ１２を診断するものであり、制御装置の電源投入のときに電源投入ステータスをセットしてＥＣＣメモリ１２を診断する。再起動手段１３はメモリ診断手段１１の診断結果に基づき制御装置に再起動を掛けるものである。また、動作処理手段１４はＥＣＣメモリ１２を使用して制御装置の制御動作を行うものである。

図２は、本発明の第１の実施の形態に係わる制御装置の処理内容を示す一例のフローチャートである。まず、制御装置の電源が投入されると（Ｓ１）、電源投入ステータスをセットし（Ｓ２）、システムを起動する（Ｓ３）。そして、メモリ診断手段１１はＥＣＣメモリを診断し（Ｓ４）、修正不可能エラーを検出したか否かを判定する（Ｓ５）。修正不可能エラーを検出した場合はステップＳ３に戻り制御装置を再起動する。従って、修正不可能エラーが発生している場合には、ステップＳ３〜Ｓ５の処理が繰り返され結果として通常動作に進まない。適切な動作ができない状態で通常動作を進めるのは危険であるが、通常動作に進めないようにすることができる。

ステップＳ５の判定で、修正不可能エラーでない場合は修正可能エラーを検出したか否かを判定する（Ｓ６）。修正可能エラーを検出しないときは、電源投入ステータスをリセットし（Ｓ７）、動作処理手段１４は通常動作を行う（Ｓ８）。一方、ステップＳ６の判定で、修正可能エラーを検出したときは、電源投入ステータス中か否かを判定し（Ｓ９）、電源投入ステータス中であるときはステップＳ３に戻り制御装置を再起動する。

このように、ＥＣＣメモリ１２を用いた制御装置において、電源投入による起動時にメモリ診断を行い、データ読み出し時に誤り訂正があった場合は再起動を行う（Ｓ６、Ｓ９）。メモリ診断手段１１でのメモリ診断は、永久故障を検出すべき全メモリエリアに対してデータを書き込み、その値を読み出すことにより行う。実際にはこれに加えて修正不可能な誤りを検出した場合も再起動する（Ｓ５）。誤りの修正が不可能であると言うことは適切な動作をすることも不可能である可能性があるためである。

再起動はソフトリセットによるものとなるため、電源等投入時に必ずセットされる電源投入ステータスを設け、システム起動時に、この電源投入ステータスをセットするようにする。この電源投入ステータスがセットされているときは、ソフトリセットによる起動でも電源投入による起動と判断することとする。

ソフトエラーによる誤り訂正があった場合、再起動後の誤りはなくなり、通常動作（Ｓ８）へと移行するが、永久故障による誤り訂正があった場合は、再起動後も誤り訂正して再度再起動するため、結果的に永久故障がある装置は通常動作（Ｓ８）へ移行できず、起動しなくなる。

この一例によれば、ＥＣＣメモリ１２に永久故障が存在するとシステムが起動しなくなるため、ＥＣＣメモリ１２の永久故障の存在を知ることができ、永久故障が累積して、予兆ないまま修正不可能となることを避けることができる。

なお、図２のフローで、修正不可能エラーを検出するステップ（Ｓ５）を省略することもできる。

図３は、本発明の第１の実施の形態に係わる制御装置の処理内容を示す他の一例のフローチャートである。この他の一例は、図２に示した一例に対し、電源投入ステータスリセット後に生じたソフトリセットによる再起動時もメモリ診断を行い、誤り訂正があった場合は再起動を行うようにしたものであり、電源投入ステータスリセット後に生じたソフトリセット時の誤り訂正による連続再起動回数を制限し、制限を越えた場合は、その旨の通知だけを行い通常動作（Ｓ８）に移るようにしたものである。図２と同一ステップには同一符号を付し重複する説明は省略する。

図３に示すように、ステップＳ６の判定で、修正可能エラーを検出しないときは、電源投入ステータスをリセットするとともに再起動回数をクリアし（Ｓ１０）、動作処理手段１４は通常動作を行う（Ｓ８）。一方、ステップＳ６の判定で、修正可能エラーを検出したときは、電源投入ステータス中かどうかを判定し（Ｓ１１）、電源投入ステータス中であるときは、ステップＳ３に戻り制御装置を再起動する。ステップＳ１１の判定で、電源投入ステータス中でないときは再起動回数が設定回数以下か否かを判定し（Ｓ１３）、再起動回数が設定回数以下であるときは再起動回数をカウントアップし（Ｓ１２）、ステップＳ３に戻り制御装置を再起動する。ステップＳ１３の判定で再起動回数が設定回数以下でないときは永久故障通知を出力し（Ｓ１４）、電源投入ステータスをリセットするとともに再起動回数をクリアし（Ｓ１０）、動作処理手段１４は通常動作を行う（Ｓ８）。

ここで、ステップＳ１３における「設定回数」はたとえば１回であって、その場合は、初めての再起動のときに限って再起動回数のカウントアップ（Ｓ１２）があり、２回目以降の再起動のときは永久故障通知（Ｓ１４）がなされる。

このように、電源投入ステータスリセット後に生じたソフトリセットによる起動時もメモリ診断を行い、誤り訂正があった場合は再起動を行う。ただし電源投入ステータスリセット後に生じたソフトリセット時は誤り訂正による連続再起動回数を制限し、制限を越えた場合は、その旨の通知だけを行い通常動作に移る。

この一例によれば、電源投入後のシステム動作中にもシステムを止めることなく永久故障の存在を知ることができるため、永久故障が累積して予兆ないまま修正不可能となることを避けることができる。

図４は、本発明の第１の実施の形態に係わる制御装置の処理内容を示す別の他の一例のフローチャートである。この別の他の一例は、図３に示した他の一例に対し、再起動回数を制限するのは永久故障を検出した要素が多重化されていない場合のみとしたものである。図３と同一ステップには同一符号を付し重複する説明は省略する。

図４に示すように、ステップＳ６の判定で、修正可能エラーを検出しないときは、電源投入ステータスをリセットするとともに再起動回数をクリアし（Ｓ１０）、動作処理手段１４は通常動作を行う（Ｓ８）。一方、ステップＳ６の判定で、修正可能エラーを検出したときは、修正可能エラーを検出した要素が多重化されているかどうかを判定し（Ｓ１５）、多重化されているときはステップＳ３に戻り制御装置を再起動する。このように、修正可能エラーを検出した要素が多重化されているときは、直接再起動を掛ける。この場合、永久故障が存在するこのＥＣＣメモリの系の起動が阻止される。それに応じて、永久故障が存在しないＥＣＣメモリの系に動作が移行し、それによって制御装置としては通常動作を行うことができる。

この一例によれば、多重化システムではＥＣＣメモリの永久故障が存在する系の起動を阻止することができるため、メモリの永久故障が存在する系を保全することができ、永久故障が累積して予兆ないまま修正不可能となることを避けることができる。また、他系故障して１重で動作時は永久故障が存在しても、システムを止めることなく稼働率を上げることができる。

図５は本発明の第２の実施の形態に係わる制御装置の構成図である。動作処理手段１４はＥＣＣメモリ１２を使用して制御動作を行うものであり、修正可能エラー検出手段１５はＥＣＣメモリ１２の修正可能エラーを検出するものである。永久故障判定手段１６は、ＥＣＣメモリ１２のデータ読み出し時に、誤り訂正があった場合に該当アドレスに正しいデータを記憶した後に再度同アドレスからデータを読み出し、このときに誤り訂正があった場合は該当するアドレスの永久故障として通知するものである。

図６は本発明の第２の実施の形態に係わる制御装置の永久故障判定手段の処理内容の一例を示すフローチャートである。修正可能エラー検出手段１５により修正可能エラーが検出されると（Ｓ２１）、該当アドレスに修正されたデータを記憶し（Ｓ２２）、該当アドレスからデータを読み出す（Ｓ２３）。このときに誤り訂正があったかどうか、つまり修正可能エラー検出があるかどうかを判定し（Ｓ２４）、修正可能エラー検出があった場合は、該当するアドレスの永久故障として通知する（Ｓ２５）。

このように、ＥＣＣメモリ１２を用いた制御装置において、データ読み出し時に誤り訂正があった場合、該当アドレスに正しいデータを記憶した後、再度同アドレスからデータを読み出し、この時に誤り訂正があった場合は、該当するアドレスの永久故障として通知する。これにより、ＥＣＣメモリ１２の永久故障の存在を知ることができ、永久故障が累積して予兆ないまま修正不可能となることを避けることができる。

図７は本発明の第２の実施の形態に係わる制御装置の永久故障判定手段の処理内容の他の一例を示すフローチャートである。修正可能エラー検出手段１５により修正可能エラーが検出されると（Ｓ３１）、当該アドレスのデータは修正されたことがあるかどうかを判定し（Ｓ３２）、修正されたことがない場合には修正アドレスを記憶する（Ｓ３３）。修正されたことがある場合には永久故障通知を行う（Ｓ３４）。

このように、ＥＣＣメモリ１２を用いた制御装置において、データ読み出し時に誤り訂正があった場合、該当アドレスを記憶しておき、再度同じアドレスで誤り訂正があった場合は、該当するアドレスの永久故障として通知する。これにより、ＥＣＣメモリ１２の永久故障の存在を知ることができ、永久故障が累積して予兆ないまま修正不可能となることを避けることができる。

この図７の処理では、修正可能エラー検出時のメモリへのアクセス動作が少ないため、ハードウェアで実現することが容易であり、ハードウェアで実現することによりソフトウェアに負荷をかけることなく実現できる。ただし、頻繁にデータの書き込みが行われないメモリエリアではエラー検出精度が劣る。

図８は、本発明の第２の実施の形態に係わる制御装置の永久故障判定手段の処理内容のさらに他の一例を示すフローチャートである。この例の場合は、修正可能エラー検出手段１５により修正可能エラーが検出されると（Ｓ３１）、図６の処理と同様に、該当アドレスに修正されたデータを記憶する（Ｓ２２）。その後の処理は、図７におけるステップＳ３２以下の処理と同様である。

この図８の処理によれば、ハードウェアで実現することが容易であり、ハードウェアで実現することによりソフトウェアに負荷をかけることなく実現できる。

図９は本発明の第３の実施の形態に係わる制御装置の構成図である。この第３の実施の形態は、図５に示した第２の実施の形態に対し、系切替手段１７を追加して設けたものである。図５に示した第２の実施の形態と同一要素には同一符号を付し重複する説明は省略する。

系切替手段１７は、永久故障判定手段１６により永久故障を検出した要素が多重化されており、かつその要素が常用系である場合には待機系に系切替するものである。

図１０は本発明の第３の実施の形態に係わる制御装置の永久故障判定手段１６及び系切替手段１７の処理内容の一例を示すフローチャートである。修正可能エラー検出手段１５により修正可能エラーが検出されると（Ｓ２１）、該当アドレスに修正されたデータを記憶し（Ｓ２２）、該当アドレスからデータを読み出す（Ｓ２２）。このときに誤り訂正があったかどうか、つまり修正可能エラー検出があるかどうかを判定し（Ｓ２４）、修正可能エラー検出があった場合は、該当するアドレスの永久故障として通知する（Ｓ２５）。そして、永久故障を検出した要素が多重化されており、かつその要素が常用系であるか否かを判定し（Ｓ２６）、そうであるときは待機系に系切替を行う（Ｓ２７）。

図１１は本発明の第３の実施の形態に係わる制御装置の永久故障判定手段１６及び系切替手段１７の処理内容の他の一例を示すフローチャートである。修正可能エラー検出手段１５により修正可能エラーが検出されると（Ｓ３１）、当該アドレスのデータは修正されたことがあるかどうかを判定し（Ｓ３２）、修正されたことがない場合には修正アドレスを記憶する（Ｓ３３）。修正されたことがある場合には永久故障通知を行う（Ｓ３４）。そして、永久故障を検出した要素が多重化されており、かつその要素が常用系であるか否かを判定し（Ｓ３５）、そうであるときは待機系に系切替を行う（Ｓ３６）。

このように、系切替手段１７は、永久故障を検出した要素が多重化されていて、かつ常用系の場合は系切替する。これにより、ＥＣＣメモリ１２の永久故障が存在する系を保全することができ、永久故障が累積して予兆ないまま修正不可能となることを避けることができる。また、他系故障して１重で動作時は永久故障検出時は通知のみ行うため、システムを止めることなく稼働率を上げることができる。

この図１１の処理では、図７の処理と同様に、修可能エラー検出時のメモリへのアクセス動作が比較的少ないため、ハードウェアで実現することが容易であり、ハードウェアで実現することによりソフトウェアに負荷をかけることなく実現できる。

図１２は、本発明の第３の実施の形態に係わる制御装置の永久故障判定手段の処理内容のさらに他の一例を示すフローチャートである。この例では、修正可能エラー検出手段１５により修正可能エラーが検出されると（Ｓ３１）、図１０の処理と同様に、該当アドレスに修正されたデータを記憶する（Ｓ２２）。その後の処理は、図１１におけるステップＳ３２以下の処理と同様である。

この図１２の処理によれば、ハードウェアで実現することが容易であり、ハードウェアで実現することによりソフトウェアに負荷をかけることなく実現できる。

図１３は本発明の第４の実施の形態に係わる制御装置の構成図である。この第４の実施の形態は、図５に示した第２の実施の形態に対し、永久故障判定手段１６に代えて、メモリ修正回数出力手段１８を設けたものである。メモリ修正回数出力手段１８は、ＥＣＣメモリ１２のデータ読み出し時に誤り訂正があった場合に修正回数をカウントアップしカウント値を出力する。

図１４は本発明の第４の実施の形態に係わる制御装置のメモリ修正回数出力手段１８の処理内容の一例を示すフローチャートである。修正可能エラー検出手段１５で修正可能エラーが検出されると（Ｓ４１）、メモリ修正回数をカウンタでカウントアップする（Ｓ４２）。そして、メモリ修正カウンタ通知を行う（Ｓ４３）。このように、ＥＣＣメモリ１２を用いた制御装置において、データ読み出し時に誤り訂正があった場合にカウンタでカウントアップし、カウンタ値を通知する。

ＥＣＣメモリ１２で修正可能な永久故障が発生すると、当該箇所が読み出されるたびにカウンタがカウントアップするため、永久故障が発生した時点から、カウンタがカウントアップされる間隔は永久故障が発生する以前よりも短くなることが考えられるため、この機能により、ＥＣＣメモリ１２の永久故障の存在を知ることができ、永久故障が累積して予兆ないまま修正不可能となることを避けることができる。

図１５は本発明の第５の実施の形態に係わる制御装置の構成図である。この第５の実施の形態は、図５に示した第２の実施の形態に対し、永久故障判定手段１６に代えて、ログ手段１９を設けたものである。ログ手段１９は、ＥＣＣメモリ１２のデータ読み出し時に誤り訂正があった場合に訂正した旨を時系列でログをする。図１６は本発明の第５の実施の形態に係わる制御装置のログ手段１９の処理内容の一例を示すフローチャートである。修正可能エラー検出手段１５で修正可能エラーが検出されると（Ｓ５１）、ログ手段１９は修正可能エラーをログする（Ｓ５２）。

これにより、ＥＣＣメモリ１２を用いた制御装置において、データ読み出し時に誤り訂正があった場合、訂正した旨を時系列でログをする。永久故障が発生すると、該当箇所が読み出されるたびにログされるため、永久故障が発生した時点から、ログされる間隔は永久故障が発生する以前よりも短くなることが考えられる。したがって、このログを定期的に回収することにより、ＥＣＣメモリ１２の永久故障の存在を知ることができ、永久故障が累積して予兆ないまま修正不可能となることを避けることができる。

１１…メモリ診断手段、１２…ＥＣＣメモリ、１３…再起動手段、１４…動作処理手段、１５…修正可能エラー検出手段、１６…永久故障判定手段、１７…系切替手段、１８…メモリ修正回数出力手段、１９…ログ手段

Claims

ＥＣＣメモリの修正可能エラーを検出する修正可能エラー検出手段と、
ＥＣＣメモリのデータ読み出し時に誤り訂正があった場合に該当アドレスに正しいデータを記憶した後に再度同アドレスからデータを読み出しこの時に誤り訂正があった場合は該当するアドレスの永久故障として通知する永久故障判定手段と、
制御動作を行う動作処理手段と、
を備えたことを特徴とする制御装置。
ＥＣＣメモリの修正可能エラーを検出する修正可能エラー検出手段と、
ＥＣＣメモリのデータ読み出し時に誤り訂正があった場合に該当アドレスを記憶しておき再度同じアドレスで誤り訂正があった場合は該当するアドレスの永久故障として通知する永久故障判定手段と、
制御動作を行う動作処理手段と、
を備えたことを特徴とする制御装置。
前記永久故障判定手段は、ＥＣＣメモリのデータ読み出し時に誤り訂正があった場合に、該当アドレスに正しいデータを記憶するとともに該当アドレスを記憶しておき再度同じアドレスで誤り訂正があった場合は該当するアドレスの永久故障として通知すること、を特徴とする請求項２に記載の制御装置。
前記永久故障判定手段により永久故障を検出した要素が多重化されており、かつ常用系である場合には、待機系に系切替する系切替手段を備えたことを特徴とする請求項１ないし請求項３のいずれか一項に記載の制御装置。