JP3985017B2

JP3985017B2 - ディジタル保護リレーの制御装置

Info

Publication number: JP3985017B2
Application number: JP2003280866A
Authority: JP
Inventors: 清純出田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-07-28
Filing date: 2003-07-28
Publication date: 2007-10-03
Anticipated expiration: 2023-07-28
Also published as: JP2005051911A

Description

この発明は、高圧系統に使用され、自己監視機能を備えたディジタル保護リレーの制御装置に関する。

従来のディジタル保護リレー（以下、保護リレーと称す。）の制御装置は、保護リレー自体の異常により、保護リレーが誤動作または誤表示してしまうのを防止するために、Ａ／Ｄ変換精度、ウオッチドックタイマによる暴走監視、メモリ監視、電源電圧監視、出力監視など、装置自体の異常を検出してリレー演算手段をロックする自己監視機能を備えている。装置異常を検出してリレー演算手段をロックした場合は、電源再投入またはＣＰＵリセットにより、リレー演算手段のロック状態を解除することができる（例えば、特許文献１参照。）。

特開平１１−１６４４６５号公報

しかし、従来の保護リレーの制御装置は、ノイズなど一過性の外乱による異常を検出してリレー要素をロックしてしまうこともある。そこで、一過性の外乱による異常か、保護リレーの部品の故障による異常なのか不明確な状態で、電源再投入またはＣＰＵリセットを行ってリレー要素のロック状態を解除しようと試みることがある。
このようにロック状態の解除を試みたとき、一過性の外乱による異常によりロックされている場合、正常な状態に戻り保護リレーの運用を継続することができる。
しかし、部品の永久故障または間欠故障の場合、再度保護リレーが正常でない状態で動き出すため、再度自己監視機能が働いて装置の異常を検出してリレー要素をロックする。このとき、ロックされれば問題はないが、自己監視機能が異常検出する前に保護リレーが誤動作または誤表示を起こしてしまうという問題がある。

この発明の目的は、保護リレーに異常が生じている状態で、電源再起動またはＣＰＵリセットが行われたとき、保護リレー自体の異常によって誤動作または誤表示を起こすことを防止したディジタル保護リレーの制御装置を提供することである。

この発明のディジタル保護リレーは、中央演算処理ユニットの演算処理に基づき、電力系統から検出した電流値または電圧値を用いて電力系統を保護するための制御用のトリップ信号を演算して送出するリレー演算手段およびディジタル保護リレー自身の異常を監視する自己監視手段を有するディジタル保護リレーの制御装置であって、上記自己監視手段は、上記中央演算処理ユニットの処理異常を除くディジタル保護リレー自身のあらかじめ定められた異常を常時検出する異常検出手段と、上記異常を検出したとき上記リレー演算手段の動作をロックするリレー演算ロック手段と、上記異常を検出したとき異常内容を記憶して蓄積する異常記憶蓄積手段と、上記異常を検出したとき異常を外部に警告する警告手段と、上記警告に応答して外部から入力されたリセット指令により上記中央演算処理ユニットをリセットするリセット手段と、リセット後上記異常検出手段により異常が検出されないとき、蓄積された上記異常内容を読み出し、リセット前に検出された異常内容に関し、過去に同じ異常内容があるかどうか判断する異常履歴確認手段と、過去に同じ異常内容があったとき、上記異常内容に該当するディジタル保護リレーの部分を繰り返し検査するチェック手段と、過去に同じ異常内容がないと判断されたとき、または上記繰り返し検査で正常と判断されたとき上記リレー演算手段のロックを解除するリレー演算ロック解除手段と、を有する。

この発明のディジタル保護リレーの制御装置に係わる効果は、中央演算処理ユニットの演算処理に基づき、電力系統から検出した電流値または電圧値を用いて電力系統を保護するための制御用のトリップ信号を演算して送出するリレー演算手段およびディジタル保護リレー自身の異常を監視する自己監視手段を有するディジタル保護リレーの制御装置であって、上記自己監視手段は、上記中央演算処理ユニットの処理異常を除くディジタル保護リレー自身のあらかじめ定められた異常を常時検出する異常検出手段と、上記異常を検出したとき上記リレー演算手段の動作をロックするリレー演算ロック手段と、上記異常を検出したとき異常内容を記憶して蓄積する異常記憶蓄積手段と、上記異常を検出したとき異常を外部に警告する警告手段と、上記警告に応答して外部から入力されたリセット指令により上記中央演算処理ユニットをリセットするリセット手段と、リセット後上記異常検出手段により異常が検出されないとき、蓄積された上記異常内容を読み出し、リセット前に検出された異常内容に関し、過去に同じ異常内容があるかどうか判断する異常履歴確認手段と、過去に同じ異常内容があったとき、上記異常内容に該当するディジタル保護リレーの部分を繰り返し検査するチェック手段と、過去に同じ異常内容がないと判断されたとき、または上記繰り返し検査で正常と判断されたとき上記リレー演算手段のロックを解除するリレー演算ロック解除手段と、を有するので、中央演算処理ユニットのイニシャライズ処理の時間を短縮しながら、ディジタル保護リレーの正常／異常を効率よく確認することができる。さらに、何らかの要因でディジタル保護リレーがそのリレー演算をロックされた場合に、ユーザが電源再投入またはＣＰＵリセットなどを行っても、前に検出したディジタル保護リレーの異常と同じ要因によって、誤動作や誤表示が発生することを防止することができる。

実施の形態１．
図１は、この発明の保護リレーの制御装置の構成を説明する図である。図２は、図１のマイクロコンピュータの機能を示すブロック図である。
図１において、保護リレーの制御装置１００は、電力系統１の電流量を取り込む電流変成器（ＣＴ）２、電力系統１の電圧量を取り込む電圧変成器（ＰＴ）３、取り込まれた電流・電圧量のレベルを所定のレベルに変換する入力増幅器（ＡＭＰ）４、レベル変換された信号からノイズを除去して安定な信号に変換するアナログフィルタ５（ＦＩＬ）、この安定な信号を順次アナログ量からディジタル量に変換するＡ／Ｄ変換器（Ａ／Ｄ）６を有する。

さらに、保護リレーの制御装置１００は、Ａ／Ｄ変換器６で変換された電流・電圧量のディジタルデータを順次格納するマイクロコンピュータ７内のデータメモリ（ＲＡＭ）８、プログラム命令が格納されているプログラムメモリ（ＲＯＭ）９、マイクロコンピュータ７の機能としてのリレー演算手段１０として、この命令に従って、データメモリ（ＲＡＭ）８のデータを用いてリレー演算処理を行う中央演算処理ユニット（ＣＰＵ）１１、リレー演算の結果をトリップ信号として出力して外部の図示しない保護機器をトリップ操作するディジタルアウト（ＤＯ）１２、マイクロコンピュータ７にディジタル情報を入力するディジタルイン（ＤＩ）１３を有している。このような構成を有する保護リレーの制御装置１００は、入力増幅器４を通して得られる電流・電圧量を用いてリレー演算手段１０で所定の演算を行い、送電線などの電力系統１に異常を検出したとき、ディジタルアウト１２を介し、ドライバ回路（ＤＲＩＶＥＲ）２９により複数の保護機器３０を作動して異常の広がりなどを防止している。

さらに、保護リレーの制御装置１００は、これを構成している各ハードウェアのうちあらかじめ定めたハードウェアの異常の監視を行う自己監視手段１４を有している。あらかじめ定めた監視内容の項目としては、例えば、電気協同研究第４１巻第４号「デジタルリレー」７１頁によれば、ＣＴ／ＰＣ２、３を監視する各相平衡度監視、ＡＭＰ４、アナログフィルタ５、Ａ／Ｄ変換器６の精度を監視するＡ／Ｄ精度監視、ＤＯ、ＤＩ１１、１２を監視するＤＩ、ＤＯ監視、ＲＡＭ８を監視するリード・ライトチェック、ＲＯＭ９を監視するインバリッドチェック（未定義命令検出）等がある。これらを検出した監視信号１５は図示しないＡ／Ｄ変換器または図示しないバッファを経由して中央演算処理ユニット１１に入力される。なお、あらかじめ定めた異常項目として、上述のような項目を例示したが、これに限るものではない。
一方、中央演算処理ユニット１１は、ノイズなどの一過性の外乱によって、プログラムが暴走など処理異常に陥ったとき処理停止手段としてのウォッチドッグタイマ３１などによりプログラムの進行は停止する。このようにして処理停止手段で停止された中央演算処理ユニット１１は、リセット回路２７により中央演算処理ユニット１１の処理をイニシャライズすることにより正常に戻すことができる。

そして、図２に示すように、自己監視手段１４は、各ハードウエアからの監視信号１５を検出する異常検出手段１６と、異常現象をそれぞれの各ハードウエア毎、異常内容、異常発生時刻、発生回数などについて記憶する異常記憶蓄積手段１７と、異常現象の履歴を確認し、異常現象の頻度を判定する異常履歴確認手段１８と、電源の再投入後またはＣＰＵリセット後のイニシャライズ時に、常に全ての周囲回路に問題がないか一度チェックする第１のチェック手段１９と、イニシャライズ処理で読み出した内容から、もし前回に監視異常が検出したという情報が残っていれば、その部分について重点的に一度でなく、何度か連続で正常状態が続くことの確認などを行う第２のチェック手段２０と、異常現象が検出されたとき、リレー演算手段１０をロックするリレー演算ロック手段２１と、第１のチェック手段１９または第２のチェック手段２０により異常がないことを確認したときリレー演算手段１０のロックを解除するリレー演算ロック解除手段２２とを有している。第１のチェック手段１９と第２のチェック手段２０とによってチェック手段２３を構成している。自己監視手段１４は、マイクロコンピュータ７によって構成されている。

さらに、異常記憶蓄積手段１７は、異常現象のそれぞれのハードウエアの異常部位毎、異常内容、異常発生時刻などの情報を記憶される不揮発性メモリ２４を有している。
また、保護リレーの制御装置１００は、中央演算処理ユニット１１のリセットを行えるリセット手段としての、電源スイッチ２６と、リセット回路２７とを有している。
リセット指令としては、電源スイッチ２６の再投入またはリセット回路２７に接続した図示しないリセットボタンのＯＮがある。例えば、電源スイッチ２６を外部から一度ＯＦＦし再度ＯＮすることにより、リセット回路２７が働らき、中央演算処理ユニット１１はイニシャライズされる。
さらに、保護リレーの制御装置１００は、異常が発生したとき、または異常が繰り返し発生しているとき、異常が間欠的に発生しているとき、間欠的な異常発生の回数が所定値以上のとき外部に警告する警告手段としての例えば警告ランプ２８を有する。

次に、このような保護リレーの制御装置１００の自己監視手段１４の異常発生時の動作について説明する。
最初に図３を参照して保護リレーの制御装置１００に異常が発生したときの動作について説明する。
ステップ（以下、Ｓと略称する。）１０で、異常検出手段１６は、各ハードウエアの監視信号１５を検出する。
Ｓ１１で、異常が発生しているかどうか判断する。異常が発生していないときはＳ１０へ戻り、監視信号の検出を繰り返す。異常が発生していると判断されたときはＳ１２へ進む。
Ｓ１２で、リレー演算ロック手段２１は、リレー演算手段１０の動作をロックしてリレー演算を行えないようにする。
Ｓ１３で、異常記憶蓄積手段１７は、不揮発性メモリ２４から異常が発生していると判断されたハードウエアの異常情報を読み出し、異常部位、異常のレベル等を追加し、発生回数を加算し、新たな異常情報として不揮発性メモリ２４を更新する。
Ｓ１４で、異常検出手段１６は、警告信号を警告手段としての警告ランプ２８に送信し、警告ランプ２８を点灯して外部に警告し、ロックの手順を終了する。

次に、図４を参照してリレー演算手段１０のロックを解除する手順について説明する。
Ｓ２０で、警告ランプ２８が点灯され、リレー演算手段１０がロックされていることが監視員に分かるので、監視員はマイクロコンピュータ７の電源スイッチ２６を再投入してリセット指令をリセット回路２７に送る。
Ｓ２１で、ＣＰＵ１１は、リセット回路２７によりイニシャライズされる。
Ｓ２２で、第１のチェック手段１９は、イニシャライズ後の各ハードウエアの監視信号を確認する。例えば、ウォッチドッグタイマ３１などによりＣＰＵ１１がノイズなどの要因で暴走し停止したときは、監視信号は発せられていない。このように監視信号がないときは、Ｓ２３へ進み、監視信号が発せられているときは図３のＳ１１へ進んで新たにリレー演算手段１０の動作をロックし、異常情報を更新する。
Ｓ２３で、異常履歴確認手段１８は、不揮発性メモリ２４から異常情報を読み出し、読み出した異常情報に、前回の異常までに監視異常が検出したという情報が残っていれば、Ｓ２４へ進む。例えば、ＣＰＵ１１の暴走などで停止した場合は異常記録が残っていない。このように異常記録が残っていないときはＳ２６へ進む。
Ｓ２４で、第２のチェック手段２０は、前回までに監視異常が検出された保護リレーの制御装置１００の部分について重点的に複数回に渡って連続して正常状態が続くことの確認を行う。連続して正常状態が続くときＳ２６へ進み、連続しないときＳ２５へ進む。
Ｓ２５で、第２のチェック手段２０は、リレー演算手段１０のロックを解除せずに、警告手段としての警告ランプ２８に警告信号を出力して、ロック解除手順は終了する。
Ｓ２６で、リレー演算ロック解除手段２１は、チェックで問題がないのでリレー演算手段１０のロックを解除して、解除の手順を終了する。

上述のようなリレー演算手段１０のロック解除によれば、ノイズなど一過性の外乱により、ＣＰＵが不要にストップした場合、異常情報が不揮発性メモリ２４に残っていないために、第１のチェック手段１９による最初の簡易チェックだけを行えばよい。
また、部品などの故障による異常検出の場合、第１のチェック手段１９だけでなく、第２のチェック手段２０により再度詳細な確認を行うので、保護リレーの制御装置の誤動作または誤表示を防止できる。

このような保護リレーの制御装置は、ＣＰＵのイニシャライズ処理の時間を短縮しながら、保護リレーの制御装置の正常／異常を効率よく確認することができる。さらに、何らかの要因で保護リレーの制御装置がそのリレー演算手段１０をロックされた場合に、ユーザが電源再投入またはＣＰＵリセットなどを行っても、前に検出した保護リレーの制御装置の異常と同じ要因によって、誤動作や誤表示が発生することを防止することができる。

実施の形態２．
図５は、この発明の実施の形態２に係わる保護リレーの制御装置のリレー演算手段１０のロック解除手順のフローチャートである。この実施の形態２の保護リレーの制御装置の構成は図１と同様であり、同様な部分の説明は省略する。

図５を参照して、実施の形態２に係わる保護リレーの制御装置のリレー演算手段１０のロック解除手順について説明する。
Ｓ３０で、警告ランプ２８が点灯され、リレー演算手段１０がロックされていることが監視員に分かるので、監視員はマイクロコンピュータ７の電源スイッチ２６を再投入してリセット指令をリセット回路２７に送る。
Ｓ３１で、ＣＰＵ１１は、リセット回路２７によりイニシャライズされる。
Ｓ３２で、異常履歴確認手段１８は、不揮発性メモリ２３から異常データを読み出す。異常データの中に、今回発生した異常部位に関する異常発生が含まれているとき、Ｓ３３に進み、含まれていないときＳ３４へ進む。
Ｓ３３で、異常履歴確認手段１８は、今回発生した異常部位に関する発生が不規則的な発生であるとき、不規則的な異常が発生したと判断し、Ｓ３６へ進む。発生が不規則的な発生でないときＳ３４へ進む。
Ｓ３４で、第１のチェック手段１９は、各ハードウエアの監視信号を確認する。監視信号を検出しないときは、Ｓ３５へ進み、監視信号を検出したとき図３のＳ１１へ進む。
Ｓ３５で、第２のチェック手段２０は、その部分について重点的に一度でなく、何度か連続で正常状態が続くことの確認などを行う。連続して正常状態が続くときＳ３７へ進み、連続しないときＳ３６へ進む。
Ｓ３６で、第２のチェック手段２０は、リレー演算手段１０のロックを解除せずに、警告手段としての警告ランプ２８に警告信号を出力して、ロック解除手順は終了する。
Ｓ３７で、リレー演算ロック解除手段２１は、チェックで問題がないのでリレー演算手段１０のロックを解除して、解除の手順を終了する。
保護リレーのハードウエアの異常は通常、一度発生すると修理を行うまで継続して発生する継続的な異常と、緩い接触不良などにより不規則的に発生し、再度チェックしても再現しないような不規則的な異常に分けることができる。継続的な異常は、実施の形態１のように繰り返しチェックを行えば異常箇所を特定できるので、そこを修理することにより、復旧することができる。不規則的な異常の場合は、そのリレー演算をロックして再現性を確認してからでないと、誤動作または誤表示する可能性がある。そこで、この場合は、リレー演算をロックしておくことが必要である。

このような保護リレーの制御装置は、不規則的に発生した異常か連続的に発生した異常か判断し、常に異常が発見できない不規則的な異常を区別できるので、不規則的な異常を見逃して保護リレーの制御装置の誤動作または誤表示を防止できる。

実施の形態３．
図６は、この発明の実施の形態３に係わる保護リレーの制御装置のリレー演算手段１０のロック解除手順のフローチャートである。この実施の形態３の保護リレーの制御装置の構成は図１と同様であり、同様な部分の説明は省略する。

図６を参照して、実施の形態３に係わる保護リレーの制御装置のリレー演算手段１０のロック解除手順について説明する。
Ｓ４０で、警告ランプ２８が点灯され、リレー演算手段１０がロックされていることが監視員に分かるので、監視員はマイクロコンピュータ７の電源スイッチ２６を再投入してリセット指令をリセット回路２７に送る。
Ｓ４１で、ＣＰＵ１１は、リセット回路２７によりイニシャライズされる。
Ｓ４２で、異常履歴確認手段１８は、不揮発性メモリ２３から異常データを読み出す。異常データの中に、今回発生した異常部位に関する異常発生が含まれているとき、Ｓ４３に進み、含まれていないときＳ４５へ進む。
Ｓ４３で、異常履歴確認手段１８は、今回発生した異常部位に関する発生が不規則的な発生であるとき、不規則的な発生の異常が発生したと判断し、Ｓ４４へ進む。発生が不規則的な発生でないときＳ４５へ進む。
Ｓ４４で、異常履歴確認手段１８は、異常検出回数が所定値以上であるかどうか判断する。異常検出回数が所定値以上のときＳ４７へ進み、所定値未満のとき、Ｓ４５へ進む。
Ｓ４５で、第１のチェック手段１９は、各ハードウエアの監視信号を確認する。監視信号を検出しないときは、Ｓ４６へ進み、監視信号を検出したとき図３のＳ１１へ進む。
Ｓ４６で、第２のチェック手段２０は、その部分について重点的に一度でなく、何度か連続で正常状態が続くことの確認などを行う。連続して正常状態が続くときＳ４８へ進み、連続しないときＳ４７へ進む。
Ｓ４７で、第２のチェック手段２０は、リレー演算手段１０のロックを解除せずに、警告手段としての警告ランプ２８に警告信号を出力して、ロック解除手順は終了する。
Ｓ４８で、リレー演算ロック解除手段２１は、チェックで問題がないのでリレー演算手段１０のロックを解除して、解除の手順を終了する。

このような保護リレーの制御装置は、不規則的に発生した異常が所定値回数以上のとき、不規則的な異常発生と判断するので、一過性の異常発生によりリレー演算手段１０をロックするなど必要以上のロックを低減することができる。

この発明のディジタル保護リレーの制御装置の構成を説明する図である。図１のマイクロコンピュータの機能を示すブロック図である。この発明の実施の形態１に係わる自己監視手段の異常発生時の動作のフローチャートである。この発明の実施の形態１に係わる自己監視手段のＣＰＵをリセットするときの動作のフローチャートである。この発明の実施の形態２に係わる自己監視手段のＣＰＵをリセットするときの動作のフローチャートである。この発明の実施の形態３に係わる自己監視手段のＣＰＵをリセットするときの動作のフローチャートである。

符号の説明

１電力系統、２電流変流器、３電圧変成器、４入力増幅器、５アナログフィルタ、６Ａ／Ｄ変換器、７マイクロコンピュータ、８データメモリ、９プログラムメモリ、１０リレー演算手段、１１中央演算処理ユニット、１２ディジタルアウト、１３ディジタルイン、１４自己監視手段、１５監視信号、１６異常検出手段、１７異常記憶蓄積手段、１８異常履歴確認手段、１９第１のチェック手段、２０第２のチェック手段、２１リレー演算ロック手段、２２リレー演算ロック解除手段、２３チェック手段、２４不揮発性メモリ、２６電源スイッチ、２７リセット回路、２８警告ランプ、２９ドライバ回路、３０保護機器、３１ウォッチドッグタイマ、１００ディジタル保護リレーの制御装置。

Claims

中央演算処理ユニットの演算処理に基づき、電力系統から検出した電流値または電圧値を用いて電力系統を保護するための制御用のトリップ信号を演算して送出するリレー演算手段およびディジタル保護リレー自身の異常を監視する自己監視手段を有するディジタル保護リレーの制御装置であって、
上記自己監視手段は、
上記中央演算処理ユニットの処理異常を除くディジタル保護リレー自身のあらかじめ定められた異常を常時検出する異常検出手段と、
上記異常を検出したとき上記リレー演算手段の動作をロックするリレー演算ロック手段と、
上記異常を検出したとき異常内容を記憶して蓄積する異常記憶蓄積手段と、
上記異常を検出したとき異常を外部に警告する警告手段と、
上記警告に応答して外部から入力されたリセット指令により上記中央演算処理ユニットをリセットするリセット手段と、
リセット後上記異常検出手段により異常が検出されないとき、蓄積された上記異常内容を読み出し、リセット前に検出された異常内容に関し、過去に同じ異常内容があるかどうか判断する異常履歴確認手段と、
過去に同じ異常内容があったとき、上記異常内容に該当するディジタル保護リレーの部分を繰り返し検査するチェック手段と、
過去に同じ異常内容がないと判断されたとき、または上記繰り返し検査で正常と判断されたとき上記リレー演算手段のロックを解除するリレー演算ロック解除手段と、
を有することを特徴とするディジタル保護リレーの制御装置。
上記異常履歴確認手段は、上記中央演算処理ユニットのリセット後上記異常検出手段により異常が検出されないとき、上記異常記憶蓄積手段に記憶された上記異常内容を読み出し、上記異常内容の異常が不規則的に発生しているか判断し、不規則的に発生していると判断したとき上記警告手段に警告信号を送ることを特徴とする請求項１に記載のディジタル保護リレーの制御装置。
上記異常履歴確認手段は、上記中央演算処理ユニットのリセット後上記異常検出手段により異常が検出されないとき、上記異常記憶蓄積手段に記憶された上記異常内容を読み出し、上記異常内容の異常が不規則的に発生しているか判断し、不規則的に発生していると判断したとき不規則的に発生した異常の発生回数をあらかじめ設定した所定値と比較し、上記発生回数が上記所定値以上のとき、上記警告手段に警告信号を送ることを特徴とする請求項２に記載のディジタル保護リレーの制御装置。