JPS6233812B2 - - Google Patents

Info

Publication number
JPS6233812B2
JPS6233812B2 JP54172412A JP17241279A JPS6233812B2 JP S6233812 B2 JPS6233812 B2 JP S6233812B2 JP 54172412 A JP54172412 A JP 54172412A JP 17241279 A JP17241279 A JP 17241279A JP S6233812 B2 JPS6233812 B2 JP S6233812B2
Authority
JP
Japan
Prior art keywords
setting
setting value
memory
protection processing
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54172412A
Other languages
English (en)
Other versions
JPS5694923A (en
Inventor
Yutaka Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Electric Manufacturing Co Ltd
Priority to JP17241279A priority Critical patent/JPS5694923A/ja
Publication of JPS5694923A publication Critical patent/JPS5694923A/ja
Publication of JPS6233812B2 publication Critical patent/JPS6233812B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は、マイクロコンピユータあるいはミニ
コンピユータで構成されたデイジタル式保護継電
装置に係り、特に該装置の整定装置の整定手順と
類似し、ハードおよびプログラム容量の増大をき
たさない信頼性の高い整定装置の点検方法に関す
る。電力系統に使用される小型コンピユータ応用
のデイジタル式保護継電装置においては、多数の
継電器機能をもたせることができるので動作レベ
ルや特性をきめる各種定数などの整定値入力も数
多く、これに伴なう設定ミスを防止する必要があ
る。また継電装置の処理装置内部においては、2
進数で処理が行なわれるが、整定に当つては、取
り扱い易さの点から10進数設定を行なう必要があ
る。更に電源そう失時における整定値の保護およ
び整定値の整定時の点検、および外部要因などに
よる整定値変動の点検が必要である。従来のデイ
ジタル式保護継電装置は、概略第1図のように構
成され、電力系統より電流・電圧のアナログデー
タをとり込みアナログ−デイジタル変換器1によ
り、デイジタルデータに変換して、保護処理装置
4に導き、該装置4内のマイクロプロセツサ41
を用いて、前記入力デイジタルデータと予じめ整
定値メモリ42に記憶された整定値との演算処理
を行ないその結果、系統が事故であつたときに
は、この系統事故を検出してしや断器引きはずし
指令などの保護出力を送出する。そして、このよ
うな継電装置における整定値は次のように整定さ
れる。即ちオペレータにより整定装置3内の所要
行数n種の整定器21〜2n(デイジタルスイツ
チ)に対し10進整定値が設定され、整定指令器2
Pの整定開始指令によりその整定値は整定処理部
30の内部メモリ32の対応アドレスに格納され
る。その後順次n種の10進整定値を2進化符号部
31へ送り2進変換して保護処理装置4の整定値
メモリ42へ転送格納する。また停電が発生し、
メモリ素子内の整定値がそう失しても、設定整定
値が機械的に整定器21〜2nに保持されている
ので復電後正常な整定値を再送することができ
る。
以上の如き構成により整定は可能であるが、し
かしながら整定値の種類だけの整定器が必要であ
り小型化されず、また多数の機械的接点が接触不
良も発生し易いなどの欠点を有していた。
よつて、本発明者は既に、上記欠点を除去した
小型で信頼度の高い整定装置を提案している。即
ち第2図の既提案のデイジタル式保護継電装置に
おいては、整定器を多種類設けず整定器21一種
類のみとし、別に整定値の種類選定のための選択
スイツチ2Rを設け、また整定処理部30の内部
メモリ32に半導体不揮発生メモリを採用してい
る。先づ整定指令器2Pより整定開始指令を整定
処理部30へ送つた後、整定器21により整定値
を10進で設定し、更に選択スイツチ2Rにより所
望の整定値種類を選択し、選択信号を整定処理部
30へ送る。整定処理部30は選択信号をデコー
ドし、内部メモリ32のアドレスを指定し、書込
信号にて前記10進整定値を不揮発生メモリ32へ
書込む。しかる後、不揮発性メモリ32に格納し
た整定値を、整定チエツク部33へ読み出し、予
じめ同部内のメモリに格納されている整定値種類
毎の整定値範囲内にあるか否かをチエツクする。
範囲内になければ整定値の設定ミスあるいは選択
ミスであることを警告し、誤整定を確認した場合
は整定のやり直しを行なう。正しい整定が確認さ
れた場合に次の整定動作に移る。このような手段
により誤整定の可能性を極めて低くし、高信頼度
の整定を可能にしている。正しく整定が終了し、
整定指令器2Pの整定終了信号を整定処理部30
へ送ると、整定処理部30は不揮発性メモリ32
に格納された10進整定値を2進化符号部31へ読
み出して2進整定値に変換し、順次保護処理装置
4の整定値メモリ42へ転送格納する。尚、ノイ
ズや環境変化による不揮発生メモリ32内の整定
値の変化は、周期的な整定チエツク部33におけ
るチエツクにとりとらえることができる。
以上のような構成作用により整定器一組で多種
類の整定値の整定が可能となり、不揮発生メモリ
の採用により停電による整定値のそう失が防止さ
れ、整定値の整定範囲内存否のチエツクにより誤
整定が防止され、周期的チエツクにより格納整定
値の変動が発見されるなどすぐれた効果があり、
小型化および高信頼化が達成された。
以上のように、整定処理部30における整定値
の信頼性が高度に保たれるようになつたが、しか
しながら尚保護処理装置4において処理演算に使
用される整定値の信頼性をより高度に確保する必
要がある。
本発明は、かかる点に鑑みてなされたものでプ
ログラムやハード量を著しく増加させることな
く、整定値の信頼性を高めるための整定値の点検
方法を提供することを目的とする。
第3図は、本発明の一実施例の構成図を示し、
以下第3図を用い整定装置の点検方法を説明す
る。第3図において、第2図と同一の記号は、同
一あるいは同等のものを示し、43は待避メモ
リ、5は点検のための監視装置である。以上の如
く構成された整定装置の点検に際しては、先づ監
視装置5より点検指令が整定装置3および保護処
理装置4へ送られる。保護処理装置4は、点検指
令を受けると、保護処理動作を中断し、現在使用
している整定値を整定値メモリ42から待避メモ
リ43へ移す。次に整定装置3は、整定時の動作
と同様に該装置内の不揮発生メモリ32に格納し
ている10進整定値を2進化符号部31へ送り、10
進−2進変換した後保護処理装置4内の整定値メ
モリ42へ転送格納する。一定時間経過後保護処
理装置4は、整定装置3より転送された整定値が
整定値メモリ42に格納されているか否かをチエ
ツクし、整定値が格納されていない場合は整定装
置3の異常であるとし、整定装置不良信号を監視
装置5へ送る。整定値メモリ42に整定値が格納
されている場合は、整定値メモリ42の整定値と
待避メモリ43内の整定値との比較を行ない、不
一致であれば、整定値不良として整定装置不良信
号を監視装置5に送る。全ての整定値について不
一致がなかつた場合点検終了とする。監視装置5
は整定装置不良信号を受信した場合のみ警報出力
を発し異常を知らせるものとする。以上の様に、
本発明における整定装置の点検動作は、整定時の
処理動作の一部と全く同一であり、又マイクロプ
ロセツサを利用するため点検用として特別なハー
ドの追加を必要とせず、若干の点検用プログラム
を付加するだけでよい、更に整定装置の不良だけ
でなく、整定値の不良も一挙に検出することがで
きる。
尚、一般に不揮発性メモリを使用する場合に
は、一定時間毎の活性化をはかり信頼性を確保す
る必要がある。よつて、整定処理部30内に、点
検指令回数を計数する計数器34を設け、計数器
34が所定の値を計数する毎に、整定処理部30
の不揮発性メモリ32に対し活性化信号を送り、
自動的に周期的に活性化をはかることとしてい
る。
以上のように本発明によるデイジタル式保護継
電装置の整定装置の点検方法は、監視装置よりの
点検指令を利用し、不揮発性メモリの活性化をは
かると共に、点検指令により保護処理動作を中断
し保護処理部において現在使用中の整定値を一旦
待避させ、整定処理部内のメモリに格納された整
定値を保護処理部に導き、前記の待避整定値との
比較を行ない整定処理部および整定値の不良をチ
エツクする方法であり、その点検動作はほとんど
整定動作と同一であり、従つて特別なハードの追
加は不要とせず若干のプログラムを追加するにす
ぎない故、構成の増大をきたさず信頼性の向上を
計ることができる。
【図面の簡単な説明】
第1図は従来のデイジタル式保護継電装置の構
成図、第2図は説明のためのデイジタル式保護継
電装置の構成図、第3図は本発明の一実施例を示
す構図である。 1はアナログ−デイジタル変換器、21〜2n
は整定器、2Pは整定指令器、2Rは選択スイツ
チ、3は整定装置、30は整定処理部、31は2
進化符号部、32は内部メモリ、33は整定値チ
エツク部、34は計数器、4は保護処理装置、4
1はマイクロプロセツサ、42は整定値メモリ、
43は待避メモリ、5は監視装置。

Claims (1)

  1. 【特許請求の範囲】 1 選択スイツチによつて選択された整定値を格
    納するための不揮発性メモリを有する整定装置
    と、この整定装置より整定値を保護処理装置の整
    定値メモリに出力し、この保護処理装置にて入力
    されたデータと整定値をもとに保護演算を行なう
    ようにしたデイジタル式保護継電装置において、
    前記保護処理装置内に待避メモリを設け、且つこ
    の保護処理装置と前記整定装置とを監視するため
    の監視装置を設け、この監視装置の点検指令時
    に、前記保護処理装置の保護処理動作を中断し
    て、該装置内の整定値メモリに格納された整定値
    を待避メモリに待避し、しかる後整定装置は該装
    置の不揮発性メモリに格納された整定値を保護処
    理装置に送出し、保護処理装置は該整定値を整定
    値メモリに格納し待避メモリ内の整定値との比較
    を行ない不一致の場合監視装置に整定装置不良信
    号を送出することを特徴とする整定装置の点検方
    法。 2 点検指令が所定回数発生される毎に、整定装
    置内の不揮発生メモリを活性化することを特徴と
    する特許請求の範囲第1項記載の整定装置の点検
    方法。
JP17241279A 1979-12-27 1979-12-27 Method of inspecting shaper Granted JPS5694923A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17241279A JPS5694923A (en) 1979-12-27 1979-12-27 Method of inspecting shaper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17241279A JPS5694923A (en) 1979-12-27 1979-12-27 Method of inspecting shaper

Publications (2)

Publication Number Publication Date
JPS5694923A JPS5694923A (en) 1981-07-31
JPS6233812B2 true JPS6233812B2 (ja) 1987-07-23

Family

ID=15941470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17241279A Granted JPS5694923A (en) 1979-12-27 1979-12-27 Method of inspecting shaper

Country Status (1)

Country Link
JP (1) JPS5694923A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0416761A (ja) * 1990-05-10 1992-01-21 Agency Of Ind Science & Technol 管測定用超音波探触子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0416761A (ja) * 1990-05-10 1992-01-21 Agency Of Ind Science & Technol 管測定用超音波探触子

Also Published As

Publication number Publication date
JPS5694923A (en) 1981-07-31

Similar Documents

Publication Publication Date Title
JP5344936B2 (ja) 制御装置
JPS6233812B2 (ja)
JP3985017B2 (ja) ディジタル保護リレーの制御装置
JPH10105422A (ja) 保護装置の制御回路
JP2555724Y2 (ja) ディジタルリレー
JP3306602B2 (ja) デジタル保護制御方法
JP2870250B2 (ja) マイクロプロセッサの暴走監視装置
JP2555725Y2 (ja) ディジタルリレー
JP5563700B2 (ja) 制御装置
JP5982226B2 (ja) 二重化入力信号制御装置及び二重化出力信号制御装置の制御方法、その二重化入力信号制御装置、及びその二重化出力信号制御装置
JP6842098B1 (ja) デバッグ装置及びデバッグ方法
JP2009201251A (ja) ディジタル形保護継電装置
JPH0511737U (ja) デイジタルリレー
JPS6117475Y2 (ja)
JPS639691B2 (ja)
JPH02246726A (ja) ディジタルリレーの監視不良検出方式
JPS592585Y2 (ja) デ−タ処理装置
JPH0736549U (ja) ディジタルリレーに使用するメモリチェック装置
JP3330261B2 (ja) ディジタル保護・制御装置
JPS6180427A (ja) 情報処理装置
JPS61157216A (ja) デイジタル形保護継電装置の不良部位診断装置
JPS58161200A (ja) Romテスタ組み込み装置
JPS61278953A (ja) Ramのエラ−チエツク方法
JPS5913043B2 (ja) Bus方式デイジタル入力装置
JPH0227612B2 (ja)