JPS5913043B2 - Ｂｕｓ方式デイジタル入力装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、複数の情報源から発生するディジタル情報を
中央処理装置に取込むにおいて、テイジタ）Ｖ情報の各
出力装置との間に各出力装置に専有のアドレスラインと
共有のデータラインを設け、アドレスラインを通して指
定した情報源出力装置からのデータをデータラインに乗
せて中央処理装置に取込むＢＵＳ方式ディジタル入力装
置に関し、特に情報源がプラントなどその状態がランダ
ムに変化する計測情報の変化を検出して中央処理装置に
割込みをする機能を有するＢＵＳ方式ディジタル入力装
置に関する。

従来、ＢＵＳ方式ディジタル入力装置（以下ＢＵＳ−Ｄ
Ｉ装置と呼称する）の使用方法は２種類に大別される。

その１つは操作盤に代表される如く、運転員がＢＵＳ−
ＤＩ装置への入力を設定し、設定完了後に取込み要求ボ
タンを押し、割込みにより入力実行させる方法である。
第２の方法は水位計、開度計などランダムに変化するプ
ラント状態量の計測に代表される如く、計測情報の入力
実行を周期的もしく、は予め定められた手順に基づいて
行なうものである。前者は入力実行過程には情報源のデ
ータが変化しないのに対して、後者は情報源の状態（出
力データ）がランダムに変化するため次のような問題が
あつた。

すなわち、一般にＢＵＳ−ＤＩ装置入力用のプラント状
態計測装置でのパリテイビットは機械的に作成されるた
め、データが変化した場合にパリテイビットを正しくセ
ットするまでにある時間を必要とする。このため、パリ
テイビットのセット完了から入力取込み実行までにデー
タが変化した場合には入力系統が正常でもタイミングに
よりパリテイエラーの発生することがある。本発明の目
的は、プラント等を情報源とする計測情報の入力実行を
するにおいて、情報源の状態変化と関連づけて行なうこ
とにより、計測情報を誤りなく入力装置に取込めるよう
にしたＢＵＳ一ＤＩ装置を提供するにある。本発明は、
アドレスラインに電圧を常時加え、計測情報の変化によ
りその出力装置の状態が変化するとアドレスラインの電
圧もしくは電流の変化として検出することで中央処理装
置への割込信号を発生させ、プログラムによるＢＵＳ−
ＤＩ装置での入力実行のための適切なるタイミングを与
えるようにしたものである。

第１図は本発明の一実施例を示す回路図である。

破線プロツク１は割込機能付きＢＵＳ−ＤＩ装置であり
、破線プロツク２はプラント各所に配設した検出器での
計測データをデイジタルデータに変換して出力する計測
情報出力装置である。ＢＵＳ−ＤＩ装置１と各出力装置
２との間には専有の１本のアドレスライン３と共有のデ
ータライン４とを設ける。アドレスライン３への電圧印
加で出力装置２のデータ出力を可能にし、出力装置２か
らのデータ出力はデータライン４を通してＢＵＳＤＩ装
置１に取込み、さらに図示しない中央処理装置に取込む
。プロセス入出力制御装置からのモード切替信号５によ
り切換制御されるモード切換器６は、ＢＵＳ−ＤＩ装置
１を通常モードと読込モードに Ｃ切換える。

図示の状態は通常モードを示し、このモードにおいては
全ての半導体スイツチ７をオン状態にし、夫々抵抗８を
通して全アドレスライン３に電圧Ｖ。Ｏを印加する。出
力装置２は、計測データに応じてオン．オフ状態の組合
せがパリテイ ンビツトも含めて変えられる接点（スイ
ツチ）９と、回り込み防止用ダイオード１０と、抵抗８
とで分圧回路を形成するための抵抗１１との直列回路を
複数備えて夫夫データライン４に接続し、接点９のオン
．オフに応じてデータライン４への電流供５給をオン．
オフするデータ出力を得る。このデータ出力は通常モー
ドにおいてはデータライン４を接地しているのでＢＵＳ
−ＤＩ装置１への取込みを行なわない。ＢＵＳ−ＤＩ装
置１には抵抗８と出力装置２の ５総合抵抗との分圧電
圧の変化を検出する変化検出器１２を出力装置毎に備え
る。

出力装置２の総合抵抗は接点９のオン．オフ状態（検出
量）に応じた抵抗１１の並列接続数で変化する。これに
より変化検出器１２は出力装置２の接点９の状態が変４
化したときの電圧の増加、減少のいずれの方向にも電圧
変化として検出し、変化検出信号を０Ｒ演算器１３を経
て割込み信号として中央処理装置に報告する。同時に、
変化検出器１２の変化検出信号はアドレスレジスタ１４
をセツトし、アドレスレジスタ１４には状態変化した出
力装置２のアドレスを記憶させる。割込み信号発生によ
り、中央処理装置はＢＵＳ−ＤＩ処理プログラムを起動
し、先ずアドレスレジスタ１４の内容を読込んで該レジ
スタ１４の内容を消去する。

次に、中央処理装置は、割込み発生から出力装置２のパ
リテイビツトが正しく設定されるのに充分な時間（例え
ば１００ｍｓ）経過後にアドレスレジスタ１４の内容に
対応するアドレスの出力装置２からデータの読込みを実
行する命令を出す。この命令はモード切換器６を通常モ
ードから読込みモードへの切換として行なわれ、さらに
半導体スイツチ７のうち変化検出された出力装置２に対
応するスイツチのみオン制御し、選択された唯１本のア
ドレスラインにのみ電圧を印加する。電圧が印加された
出力装置２からのデータ出力はデータライン４及びシグ
ナルコンデイシヨナ（ＳＧＣ）１５を通して中央処理装
置に送出される。なお、読込みモードにおいては切換器
６の切換えでデータライン４はアースより切離される。
また、仮りに２個以上の出力装置２がほぼ同時に変化し
た場合、複数個のアドレスがアドレスレジスタ１４にセ
ツトされるが、ＢＵＳ−ＤＩ装置処理プログラムは状態
変化した出力装置を状態を順次読込むように作成してい
る。このような構成によれば、ＢＵＳ−ＤＩ装置入力実
行のタイミングを計測情報源の変化と同期して行なうた
め、パリテイエラーの発生を防止することができる。

さらに、ＢＵＳ−ＤＩ装置処理プログラムは周期的もし
くは予め定めた手順で行なうことなく、データが変化し
た場合のみ割込みにより起動するため、処理プログラム
の動作回数を著しく減らすことができ、中央処理装置の
利用効率を向上できる効果がある。次に、出力装置２の
接点９の状態変化によりどの程度の電圧変化が変化検出
器１２に与えうるかについて以下に説明する。

第２図は通常モードにおいて変化検出器１２に加わる電
圧を決定するための要素を示すものである。ここで、回
り込み防止用ダイオード１０の順方向抵抗は抵抗１１の
抵抗値Ｓに含め、出力装置２からＢＵＳ−ＤＩ装置１ま
でのアドレスラインとデータラインのケーブル長、ケー
ブル種類は同じで夫夫抵抗値ｒとし、抵抗８を抵抗値Ｒ
とすると、第２図は第３図に示す等価回路になる。第３
図において、Ｐ．Ｇ間に加えられる電圧をＶＯＯｌ個の
出力装置のオン状態の接点個数をＮ、残りの全ての出力
装置の接点がオフ状態とした場合、Ｑ．Ｇ間の電圧（Ｎ
）は下記式で与えられる。

従つて、オン状態の接点個数がＮからＮ＋１に変化する
最小変化時のＱ点の電位変化Ｄ（Ｎ）は下記式となる。

上記（２）式はＮに関して単調増加である。

すなわち、Ｄ（Ｎ）の最小値は最後に残つた接点が０Ｎ
となり、全接点が０Ｎとなる切換時点における場合のも
のである。一般に使用されているＢＵＳ一ＤＩ装置のデ
ータフオーマツトとして、ＢＣＤ４桁、各桁パリテイビ
ツト１桁及びアンサーバツクビツト１桁の計２１個の接
点を有する出力装置の場合、Ｎ＝２０であり、ＶＯＯ＝
４８とすると、上記（２）式より下記式を得る。上記（
３）式において、Ｄ（Ｎ）の最小値をどの程度まで大き
な値に確保できるかについて説明する。

ケーブル抵抗ｒに対象とするシステムにより与えられる
値であり、抵抗値Ｒ，Ｓは最適値に設定できる値である
。ここでｒとして０．５７１７１ケーブルを５００ｍ使
用した場合でも高々２０Ω程度である。従つて、（３）
式の最大値を得るＲ，Ｓの比を定めるため、Ｒ〉２０Ω
，Ｓ〉２０Ωとすれば、（３）式は下記のように変形で
きる。そして、Ｓ：ＭＲと置くと、 従つて、Ｄ（２０）が最大となるのは下記（５）式の条
件を満足する場合である。

すなわち、 従つて、Ｓ二２０．５Ｒの場合、上記（４）式はほぼ最
大値であるＤ（２０）＝０．６Ｖをとる。

すなわち、変化検出器は上記までの条件においては０．
６Ｖの電圧変化を接点状態変化の信号としてノイズから
区分する分解能を必要とする。次に第３図を用いて代表
的なノイズである共通データライン上に接続された他の
出力装置２ａの接点状態変化が及ぼすＱ点の電位変化を
検討する。

個個の出力装置の各桁信号が、共通のデータラインに接
続されるＡ点のＧ点に対する電位をεとする。出力装置
の接点のうちＡ点に接続されるもので０Ｎ状態の個数を
Ｍとすると、ＡＧ間電位差ε（Ｍ）は（７）式で与えら
れる。０Ｎ状態の個数がＭ個からＭ＋１個に増加した場
合、Ａ点の電圧変位σ（Ｍ）ぱ（８）式で与えられる。

（８）式はＭに関して単調減少、すなわち最も大きな外
乱は、第３図の出力装置２以外のすべての出力装置のＡ
点に接続される接点が０ＦＦの状態から、１個のみオン
になつた状態であり、その時のＡ点の電位変化σ（１）
は、下記（９）式で与えられる。

なお複数個の接点がほぼ同時に変化した場合、上記以上
の大きな外乱を与え得る。しかし変化検出のための分解
能は、変化検出器１２のフイルタ時定数に依存するが、
１ｍｓ以下が普通であり、一万１個の出力装置の変化は
早いものでも数秒のオーダである。従つて、その発生確
率はきわめて小さい。ここでＲ〉ｒ １−２′ ，Ｓ〉ｒと仮定すれば、 ＶＯｃ二４８Ｖ，ｒ＝２０Ω，Ｓ＝２０．５Ｒの場合、
σ（１）の値をＤ（２０）＝０．６と比較して十分小さ
く、例えば１／５程度に押えるためには、Ｒ＋３７０Ω
，Ｓ＋７．６Ｋ０・・・（１２）と定めれば良い。

この場合、各接点に接続された回込み防止ダイオードに
流れる電流は最小３．１ｍＡ電圧降下は１０分の数Ｖの
オーダであり、ダイオードの順方向抵抗をσに含めて考
えた上記考察に問題はない。従来のＢＵＳ−ＤＩ装置の
シグナルコンデイシヨナへの入力インピーダンスは比較
的低く、例えば２ＫΩ程度である。

本実施例の場合、（１２）式に示すとおり接点オン状態
での抵抗値が大きいためＢＵＳ−ＤＩ装置の入力初段は
エミツタホロワの高人力インピーダンス回路を使用し、
読込みモードに於ける信号検出を行ないやすくする必要
がある。上記のように、本実施例の場合、出力装置の状
態が変化しても、本装置で検出する電圧変化は０．６Ｖ
程度しかない。

通常の２値論理回路に比較すれば相当小さなレベル変化
である。しかし本発明に於ては、接点変化が発生したに
もかかわらず、割込みを行なわない誤りケースの害は大
きいが、接点変化が発生してないのに割込みを行なう誤
りケースの害は殆んどない。単に旧データと同じデータ
の読込みが行なわれるだけであり、読込みパリテイエラ
ー検出の機会が、わずかに増加するだけである。従つて
、上記説明の仮定に反し、複数個の接点がほぼ同時に変
化する外乱により誤つて割込みを発生しても実害は殆ん
どない。また、有意電圧変化は０．５Ｖ変化相当分程度
に設定すれば良い。次に、出力装置の接点変化に伴なう
入力装置側での電圧変化を実施例１よりも更に大きくす
るための例として、本発明実施例２の説明を以下行なう
。

本実施例は、計測量は本来アナログ量であり、その連続
性を利用したものである。

すなわち、出力装置の状態が変化する場合、必らずその
ＢＣＤ出力の最下位桁の最下位ビツトが変化する。この
ため、計測量の変化を検出するためには、この最下位ビ
ツトのみを監視しておけば良いことに着目したものであ
る。第４図に本実施例２の回路図を示す。

第３図との相異点は各出力装置２の最下位ビツトに接続
された抵抗値がｔであり、他のビツトに接続された抵抗
値Ｓと異なる点である。ここで、ｔ＝Ｔ．ｓ・・・（１
３） と置く。

すると第４図は、第３図に於て接点個数が（ｔ−１）個
余分に接続されたものであり、最下位ビツトをオン．オ
フにすることは第３図に於てｔ個の接点を同時にオン．
オフすることに相当する。従つて、最下位ビツトの状態
変化による第４図Ａ点の電位変化Ｄ（Ｎ）は（１）式よ
り（１４）式で与えられる。但し実施例１と同様、他の
出力装置の接点はすべて０ＦＦ状態にあるものとする。
従つて、本実施例２に於てはｔ〉１、すなわち、ｔ＜Ｓ
とすることにより、接点変化に伴なう電位変化を実施例
１の場合より改善できる。実施例１と同様、最下位ビツ
トの状態変化に伴なうＡ点の電圧変化が最小となるのは
、他の桁の接点がすべてオン状態にある場合であり、Ｖ
ＯＯ−４８ｖ，ｔ＝１０，ｓ＝ＭＲに於てｍ二２５とす
るとＤ（２０）＝４．８ すなわち、最下位ビツトの変化により４．８のＡ点の電
圧変化を得ることができる。

なお、この場合、他の出力装置の最下位ビツト状態変化
に伴なうＡ点の電圧変化は、実施例１にて行なつたと同
様の考察で求めることができ、Ｒの絶縁値に依存するが
、１０分の数ｖのオーダに設定することができる。

本実施例によれば、出力装置の接点変化に関し、Ｓ／Ｎ
比の良好な割込みを行なうことが可能となる。

なお、これまでの説明はアドレスラインの電圧変化を検
出する場合を示したが、アドレスラインの電流を検出す
ることで晴報源の状態変化を検出できる。

以上明らかにしたように、本発明によるＢＵＳＤＩ装置
は、情報源の状態変化を関連づけた入力実行をするため
、計測清報を誤りなく取込める効果がある。

【図面の簡単な説明】

第１図は本発明によるＢＵＳ方式デイジタル入力装置の
一実施例を示す回路図、第２図は第１図における変化検
出器１２に加わる電圧を決定するための要素を示す図、
第３図は第２図の等価回路図、第４図は本発明の他の実
施例を説明するための等価回路図である。 １・・・ＢＵＳ−ＤＩ装置、２・・・計測情報出力装置
、３・・・アドレスライン、４・・・データライン、６
・・・モード切換器、９・・・接点、１２・・・変化検
出器、１３・・・０Ｒ演算器、１４・・・アドレスレジ
スタ、１５・・・シグナルコンデイシヨナ。

Claims (1)

【特許請求の範囲】
1. １ 計測情報をディジタル出力する複数の出力装置と、
   各出力装置からのディジタル出力を中央処理装置に取込
   むのに各出力装置との間に専有のアドレスラインと共有
   のデータラインを備えたＢＵＳ方式ディジタル装置にお
   いて、各出力装置は抵抗と計測情報に応じて開閉するス
   イッチとの直列回路を有し、ディジタル入力装置は常時
   には各出力装置の直列回路に抵抗を持つアドレスライン
   を介して電圧印加し、かつデータラインを接地しておき
   、出力装置の出力に変化があつたことをアドレスライン
   の電圧（電流）変化として検出して中央処理装置に割込
   信号を送出し、割込みにより出力情報に変化のあつた出
   力装置専有のアドレスラインのみに電圧印加すると共に
   データラインからデータを取込むようにしたことを特徴
   とするＢＵＳ方式ディジタル入力装置。