JPWO2009072423A1 - 積層型電子部品 - Google Patents

積層型電子部品 Download PDF

Info

Publication number
JPWO2009072423A1
JPWO2009072423A1 JP2009544640A JP2009544640A JPWO2009072423A1 JP WO2009072423 A1 JPWO2009072423 A1 JP WO2009072423A1 JP 2009544640 A JP2009544640 A JP 2009544640A JP 2009544640 A JP2009544640 A JP 2009544640A JP WO2009072423 A1 JPWO2009072423 A1 JP WO2009072423A1
Authority
JP
Japan
Prior art keywords
magnetic layer
layer
partial
multilayer electronic
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009544640A
Other languages
English (en)
Other versions
JP4780232B2 (ja
Inventor
利夫 河端
利夫 河端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009544640A priority Critical patent/JP4780232B2/ja
Publication of JPWO2009072423A1 publication Critical patent/JPWO2009072423A1/ja
Application granted granted Critical
Publication of JP4780232B2 publication Critical patent/JP4780232B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0066Printed inductances with a magnetic layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

異なる材料からなる層同士が接合された積層型電子部品であって、異なる材料からなる層同士の接合部において層間剥離が発生することを抑制できる積層型電子部品を提供する。磁性体層(4)は、相対的に高い透磁率を有する材料からなる。磁性体層(5)は、相対的に低い透磁率を有する材料からなる。磁性体層(7a,7b)は、磁性体層(4)と磁性体層(5)との間に設けられ、かつ、磁性体層(4)と同じ材料からなる部分磁性体層(40)及び磁性体層(5)と同じ材料からなる部分磁性体層(50)により構成されている。部分磁性体層(40)と部分磁性体層(50)とは、磁性体層(7a,7b)内において隣接するように設けられている。

Description

本発明は、積層型電子部品に関し、第1の絶縁層と第2の絶縁層とが積層されてなる積層型電子部品に関する。
インダクタンスを含んだ積層型電子部品では、種々の周波数特性を有するものが提案されている。例えば、特許文献1では、コイルを含む高透磁率の磁性体層からなる積層体と、コイルを含む低透磁率の磁性体層からなる積層体とからなる積層型インダクタが提案されている。該積層型インダクタによれば、低周波で急峻なインピーダンス特性を得ることができ、かつ、高周波でも高インピーダンスを得ることができる。
しかしながら、特許文献1に記載の積層型インダクタでは、層間剥離(デラミネーション)が発生するという問題がある。より詳細には、該積層型インダクタでは、異なる材料からなる積層体同士が重ね合わされているので、積層体同士の結合力が弱い。そのため、積層体間において層間剥離が発生し易い。
ところで、特許文献2には、非磁性フェライトを含有する中間層を設けることにより、異なる材料同士の界面において、CuやCu酸化物、ZnやZn酸化物等が析出することを防止する複合積層部品が記載されている。しかしながら、特許文献2において、異なる材料同士の界面において発生する層間剥離を防止することについては言及されていない。
特開2002−208515号公報 特許3251370号公報
そこで、本発明の目的は、異なる材料からなる層同士が接合された積層型電子部品であって、異なる材料からなる層同士の接合部において層間剥離が発生することを抑制できる積層型電子部品を提供することである。
本発明は、積層型電子部品において、第1の材料からなる第1の絶縁層と、前記第1の材料とは異なる第2の材料からなる第2の絶縁層と、前記第1の絶縁層と前記第2の絶縁層との間に設けられ、かつ、前記第1の材料からなる第1の部分層及び前記第2の材料からなる第2の部分層により構成された境界層と、を備え、前記第1の部分層と前記第2の部分層とは、積層方向から見たときに隣接するように設けられていること、を特徴する。
本発明によれば、第1の絶縁層と第2の絶縁層との間に位置する境界層において、第1の部分層と第2の部分層とが隣接するように配置されている。これにより、第1の部分層と第2の部分層とは、側面を介して接触していることになる。その結果、材料の異なる絶縁層同士の接触面積を大きくすることができ、積層型電子部品において層間剥離が発生することが抑制される。
本発明において、前記第1の部分層は、前記第1の絶縁層に接触している面積よりも前記第2の絶縁層に接触している面積が大きくなるように設けられていてもよい。
本発明において、前記境界層は、前記第1の絶縁層側に設けられた第1の境界層と、前記第2の絶縁層側に設けられた第2の境界層と、を含み、前記第2の境界層に設けられている前記第1の部分層の面積は、前記第1の境界層に設けられている前記第1の部分層の面積よりも大きくてもよい。
本発明において、前記第1の絶縁層は、複数層積層されて、第1の積層体を構成しており、前記第2の絶縁層は、複数層積層されて、第2の積層体を構成していてもよい。
本発明において、前記第1の積層体及び前記第2の積層体は、コイルを含んでいてもよい。
本発明において、前記第1の部分層と前記第2の部分層とは、前記境界層内において、市松模様状に配置されていてもよい。
本発明によれば、第1の絶縁層と第2の絶縁層との間に位置する境界層において、第1の部分層と第2の部分層とが隣接するように配置されている。これにより、第1の部分層と第2の部分層とは、側面を介して接触していることになる。その結果、材料の異なる絶縁層同士の接触面積を大きくすることができ、積層型電子部品において層間剥離が発生することが抑制される。
本発明の一実施形態に係る積層型電子部品の外観斜視図。 積層体の分解斜視図。 積層型電子部品の工程断面図。 変形例に係る積層型電子部品の積層体の分解斜視図。
以下に、本発明の一実施形態に係る積層型電子部品について説明する。該積層型電子部品は、例えば、インダクタ、インピーダ、LCフィルタ、LC複合部品に用いられる。図1は、積層型電子部品1の外観斜視図である。図2は、積層体2の分解斜視図である。以下では、積層型電子部品1の形成時に、セラミックグリーンシートが積層される方向を積層方向と定義する。
(積層型電子部品の構成について)
積層型電子部品1は、図1に示すように、内部にコイルLを含む直方体状の積層体2と、積層体2の対向する側面(表面)に形成され、コイルLに接続される2つの外部電極12a,12bとを備える。
積層体2は、複数のコイル電極と複数の磁性体層とが共に積層されて構成されている。具体的には、以下の通りである。積層体2は、図2に示すように、強透磁率のフェライト(例えば、Ni−Zn−Cuフェライト又はNi−Znフェライト等)からなる複数の磁性体層4a〜4h,5a〜5f,6a,6b,7a,7bが積層されることにより構成される。複数の磁性体層4a〜4h,5a〜5f,6a,6b,7a,7bは、それぞれ略同じ面積及び形状を有する長方形の絶縁層である。
磁性体層4a〜4hは、相対的に高い透磁率を有する材料により形成されている。磁性体層4a〜4hの主面上にはそれぞれ、コイルLを構成するコイル電極8a〜8hが形成される。更に、磁性体層4a〜4hにはそれぞれ、ビアホール導体B1〜B8が形成される。
磁性体層5a〜5fは、磁性体層4a〜4hとは異なる材料により形成されている。より詳細には、磁性体層5a〜5fは、相対的に低い透磁率を有する材料により形成されている。磁性体層5a〜5fの主面上にはそれぞれ、コイルLを構成するコイル電極8i〜8nが形成される。更に、磁性体層5a〜5eにはそれぞれ、ビアホール導体B11〜B15が形成される。
磁性体層6aは、磁性体層4a〜4hと同じ材料により形成される。また、磁性体層6bは、磁性体層5a〜5fと同じ材料により形成される。磁性体層6a,6bの主面上には、コイル電極8a〜8n及びビアホール導体B1〜B15は形成されない。
磁性体層7a,7bは、磁性体層4hと磁性体層5aとの間に設けられた境界層である。より詳細には、磁性体層7aは、磁性体層4h側に設けられている。一方、磁性体層7bは、磁性体層5a側に設けられている。以下に、磁性体層7a,7bの構成についてより詳細に説明する。
磁性体層7bは、部分磁性体層40b,50bにより構成されている。部分磁性体層40bは、磁性体層4a〜4hと同じ材料により構成されている。また、部分磁性体層50bは、磁性体層5a〜5fと同じ材料により構成されている。部分磁性体層40bと部分磁性体層50bとは、積層方向から見たときに互いに隣接するように形成されている。より具体的には、部分磁性体層40bと部分磁性体層50bとは、同じ大きさの正方形状に形成されており、市松模様状に配置されている。すなわち、部分磁性体層40bの各辺には、部分磁性体層50bが接しており、部分磁性体層50bの各辺には、部分磁性体層40bが接している。
一方、磁性体層7aは、部分磁性体層40a,50aにより構成されている。部分磁性体層40aは、磁性体層4a〜4hと同じ材料により構成されている。また、部分磁性体層50aは、磁性体層5a〜5fと同じ材料により構成されている。部分磁性体層40aと部分磁性体層50aとは、積層方向から見たときに互いに隣接するように形成されている。より具体的には、部分磁性体層40aは、部分磁性体層40bよりも少し小さな面積の正方形状に形成されており、磁性体層7aと磁性体層7bとが重なったときに、部分磁性体層40bと重なるように配置されている。更に、部分磁性体層50aは、部分磁性体層40aの間を埋めるように形成されている。
上記磁性体層7a,7bによれば、部分磁性体層40bの面積は、部分磁性体層40aの面積よりも大きい。すなわち、部分磁性体層40bが磁性体層5aに接触している面積は、部分磁性体層40aが磁性体層4hに接触している面積よりも大きくなっている。また、部分磁性体層50aの面積は、部分磁性体層50bの面積よりも大きい。すなわち、部分磁性体層50aが磁性体層4hに接触している面積は、部分磁性体層50bが磁性体層5aに接触している面積よりも大きくなっている。なお、フェライトからなる磁性体層4a〜4h,5a〜5f,6a,6b,7a,7bの代わりに、誘電体や絶縁体が用いられてもよい。以下では、個別の磁性体層4a〜4h,5a〜5f,6a,6b,7a,7b及びコイル電極8a〜8nを示す場合には、参照符号の後ろにアルファベットを付し、磁性体層4a〜4h,5a〜5f,6a,6b,7a,7b及びコイル電極8a〜8nを総称する場合には、参照符号の後ろのアルファベットを省略するものとする。また、個別のビアホール導体B1〜B15を示す場合には、Bの後ろに数字を付し、ビアホール導体B1〜B15を総称する場合には、Bの後ろの数字を省略するものとする。
各コイル電極8は、Agからなる導電性材料からなり、環の一部が切り欠かれた形状を有する。本実施形態では、コイル電極8は、「コ」字状の形状を有する。これにより、各コイル電極8は、3/4ターンの長さを有する電極を構成する。コイル電極8a,8nは、図2に示すように、磁性体層4a,5fの短辺まで引き出されている。これは、コイルLと外部電極12a,12bとを接続するためである。なお、コイル電極8は、Pd,Au,Pt等を主成分とする貴金属やこれらの合金などの導電性材料からなっていてもよい。なお、コイル電極8は、円又は楕円の一部が切り欠かれた形状であってもよい。
次に、ビアホール導体Bについて説明する。ビアホール導体Bは、磁性体層4,5,7を積層方向の上下方向に貫通するように形成され、コイル電極8同士を接続する。これにより、コイル電極8は、螺旋状のコイルLを構成する。
図2に示す分解斜視図の磁性体層6a、磁性体層4a〜4h、磁性体層7a,7b、磁性体層5a〜5f及び磁性体層6bを積層方向の上側からこの順に重ねて積層体2を形成し、積層体2の表面に外部電極12a,12bを形成すると、図1に示す積層型電子部品1が得られる。
(積層型電子部品の製造方法について)
以下に図2及び図3を参照しながら積層型電子部品1の製造方法について説明する。図3は、積層型電子部品1の工程断面図である。以下に説明する製造方法では、シート積層法及び印刷法の組み合わせにより1つの積層型電子部品1を作製するものとする。
まず、磁性体層4,6aとなるべきセラミックグリーンシートは、以下のようにして作製される。酸化第二鉄(Fe23)、酸化亜鉛(ZnO)、酸化ニッケル(NiO)、及び、酸化銅(CuO)を所定の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を800℃で1時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、2μmの粒径のフェライトセラミック粉末を得る。
このフェライトセラミック粉末に対して結合剤(酢酸ビニル、水溶性アクリル等)と可塑剤、湿潤材、分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、シート状に形成して乾燥させ、所望の膜厚(例えば、40μm)のセラミックグリーンシートを作製する。
次に、磁性体層5,6bとなるべきセラミックグリーンシートは、以下のようにして作製される。酸化第二鉄(Fe23)、酸化亜鉛(ZnO)、酸化ニッケル(NiO)、及び、酸化銅(CuO)を所定の比率で秤量したそれぞれの材料を原材料としてボールミルに投入し、湿式調合を行う。この際、酸化亜鉛(ZnO)の比率を少なめに混合し、酸化ニッケル(NiO)の比率を多めに混合する。得られた混合物を乾燥してから粉砕し、得られた粉末を800℃で1時間仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕し、2μmの粒径のフェライトセラミック粉末を得る。
このフェライトセラミック粉末に対して結合剤(酢酸ビニル、水溶性アクリル等)と可塑剤、湿潤材、分散剤を加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、シート状に形成して乾燥させ、所望の膜厚(例えば、40μm)のセラミックグリーンシートを作製する。
磁性体層4a〜4h,5a〜5eとなるべきセラミックグリーンシートには、ビアホール導体Bが形成される。具体的には、セラミックグリーンシートにレーザビームを用いて貫通孔を形成する。次に、この貫通孔にAg,Pd,Cu,Auやこれらの合金などの導電性ペーストを印刷塗布などの方法により充填する。
次に、磁性体層4a〜4h,5a〜5fとなるべきセラミックグリーンシート上には、Ag,Pd,Cu,Auやこれらの合金などを主成分とする導電性ペーストがスクリーン印刷法やフォトリソグラフィ法などの方法で塗布されることにより、コイル電極8が形成される。なお、コイル電極8及びビアホール導体Bは、同時にセラミックグリーンシートに形成されてもよい。
次に、各セラミックグリーンシートを積層する。具体的には、磁性体層6bとなるべきセラミックグリーンシートを配置する。次に、磁性体層6bとなるべきセラミックグリーンシート上に、磁性体層5fとなるべきセラミックグリーンシートの配置及び仮圧着を行う。この後、磁性体層5e,5d,5c,5b,5aとなるべきセラミックグリーンシートについても同様にこの順番に積層及び仮圧着する。
次に、磁性体層5aとなるべきセラミックグリーンシート上に、磁性体層7b,7aとなるべき層を印刷法により形成する。以下に、図3を参照しながら説明する。以下では、未焼成の部分磁性体層40a,40b,50a,50bについて、説明の簡略化のために、部分磁性体層40a,40b,50a,50bと呼ぶものとする。
まず、図3(a)に示すように、磁性体層5上に、磁性体層4と同じ材料からなるペーストをスクリーン印刷法により塗布することにより、部分磁性体層40bを形成する。この際、ビアホール導体B10が形成されるべき部分には、部分磁性体層40bは形成されない。次に、図3(b)に示すように、磁性体層5上であってかつ部分磁性体層40bが形成されていない部分に、磁性体層5と同じ材料からなるペーストをスクリーン印刷法により塗布することにより、部分磁性体層50bを形成する。そして、部分磁性体層40bが形成されていない部分に対して、導電性ペーストを充填することにより、ビアホール導体B10を形成する。
次に、図3(c)に示すように、磁性体層7b上に、磁性体層5と同じ材料からなるペーストをスクリーン印刷法により塗布することにより、部分磁性体層50aを形成する。この際、部分磁性体層50aは、全ての部分磁性体層50bを覆い隠すように形成される。次に、図3(d)に示すように、磁性体層7b上であってかつ部分磁性体層50aが形成されていない部分に、磁性体層4と同じ材料からなるペーストをスクリーン印刷法により塗布することにより、部分磁性体層40aを形成する。部分磁性体層40aは、部分磁性体層40b上において、該部分磁性体層40bよりも小さく形成される。更に、ビアホール導体B9が形成されるべき部分には、部分磁性体層40aは形成されない。そして、この部分磁性体層40aが形成されていない部分に対して、導電性ペーストを充填することにより、ビアホール導体B9を形成する。
次に、磁性体層7aとなるべきセラミックグリーンシート上に、磁性体層4h,4g、4f,4e,4d,4c,4b,4a,6aとなるべきセラミックグリーンシートをこの順番に積層及び仮圧着する。これにより、未焼成の積層体2が形成される。この未焼成の積層体2には、静水圧プレスなどにより本圧着が施される。
次に、積層体2には、脱バインダー処理及び焼成がなされる。脱バインダー処理は、例えば、400℃で3時間の条件で行う。焼成は、例えば、900℃で2時間の条件で行う。これにより、焼成された積層体2が得られる。積層体2の表面には、例えば、浸漬法等の方法により主成分が銀である電極ペーストが塗布及び焼き付けされることにより、外部電極12a,12bが形成される。外部電極12a,12bは、図1に示すように、積層体2の左右の端面に形成される。コイル電極8a,8nはそれぞれ、外部電極12a,12bに電気的に接続されている。
最後に、外部電極12a,12bの表面に、Niめっき/Snめっきを施す。以上の工程を経て、図1に示すような積層型電子部品1が完成する。
(効果)
以上のような積層型電子部品1によれば、磁性体層4からなる積層体と磁性体層5からなる積層体との間に位置する磁性体層7a,7bにおいて、部分磁性体層40a,50aが平面内において隣接するように配置されると共に、部分磁性体層40b,50bが平面内において隣接するように配置されている。これにより、部分磁性体層40aと部分磁性体層50aとは、側面を介して接触していることになり、部分磁性体層40bと部分磁性体層50bとは、側面を介して接触していることになる。その結果、材料の異なる磁性体層同士の接触面積を大きくすることができ、積層型電子部品1において層間剥離が発生することが抑制される。
更に、積層型電子部品1では、部分磁性体層50bの面積の方が部分磁性体層50aの面積よりも小さく、かつ、部分磁性体層40aの面積の方が部分磁性体層40bの面積よりも小さいので、以下に説明するように、積層型電子部品1に層間剥離が発生することをより効果的に抑制できる。
図3に示すように、例えば、部分磁性体層50bは、下面において磁性体層5aと接触すると共に、上面において部分磁性体層50aと接触する。そして、部分磁性体層50aは、上面において磁性体層4hと接触する。ここで、部分磁性体層50aと磁性体層4hとは異なる材料で形成されると共に、部分磁性体層50a,50b及び磁性体層5aは、同じ材料で形成される。そのため、部分磁性体層50aと磁性体層4hとの結合力は、部分磁性体層50aと部分磁性体層50bとの結合力及び部分磁性体層50bと磁性体層5aとの結合力よりも小さい。したがって、積層型電子部品1に層間剥離が発生しそうな場合には、部分磁性体層50aと磁性体層4hとの間または部分磁性体層40bと磁性体層5aとの間に剥離が発生しようとする。
しかしながら、部分磁性体層50aが部分磁性体層50bよりも大きく形成されているので、部分磁性体層50aの底面の一部は、部分磁性体層40bの上面に引っ掛かる。また、部分磁性体層40bが部分磁性体層40aよりも大きく形成されているので、部分磁性体層40bの上面の一部は、部分磁性体層50aの底面に引っ掛かる。その結果、積層型電子部品1において層間剥離が発生することを効果的に抑制できる。
また、部分磁性体層40bと部分磁性体層50bとを市松模様状に配置することにより、部分磁性体層40bと部分磁性体層50bとがより広い面積により側面を介して接触するようになる。その結果、材料の異なる磁性体層同士の接触面積を大きくすることができ、積層型電子部品1において層間剥離が発生することを効果的に抑制できる。
また、積層型電子部品1によれば、複数の磁性体層4が積層されてなる積層体と複数の磁性体層5が積層されてなる積層体との境界部分に、磁性体層4,5と同じ材料からなる磁性体層7a,7bを設けることにより、積層型電子部品1の層間剥離の発生を抑制している。すなわち、これらの積層体を接着するような新たな材料からなる層が設けられていない。その結果、層間剥離が発生しにくい積層型電子部品1を容易かつ安価に作製することが可能となる。
また、互いに異なる材料から成る部分磁性体層40bと磁性体層5aとは、印刷法により形成されている。そのため、部分磁性体層40bと磁性体層5aとの密着性が、シート積層法によりこれらの層が形成された場合に比べて向上する。
また、コイル電極8が形成された磁性体層4,5は、シート積層法により積層されている。そのため、コイルLのコイル長を変更する際には、コイル電極8が形成された磁性体層4,5を新たに追加するだけで足りる。その結果、積層型電子部品1によれば、コイル電極8が形成された磁性体層4,5が印刷法で形成されている場合に比べて、コイルLのコイル長を簡単に変更することが可能となる。
(変形例)
なお、本発明に係る積層型電子部品1は前記実施形態に限定するものではなく、その要旨の範囲内で変更することができる。図4は、変形例に係る積層型電子部品1aの積層体2aの分解斜視図である。図4に示す積層体2aおいて、図2に示す積層体2と同じ構成については、同じ参照符号が付してある。
図2に示す積層体2と図4に示す積層体2aとの相違点は、積層体2には磁性体層7aが設けられているのに対して、積層体2aには磁性体層7aが設けられていない点である。
積層体2aによっても、部分磁性体層40bと部分磁性体層50bとが、互いの側面を介して接触している。そのため、材料の異なる磁性体層同士の接触面積を大きくすることができ、積層型電子部品1aにおいて層間剥離が発生することが抑制される。
なお、積層型電子部品1では、3/4ターンのコイル電極8が用いられているが、例えば、5/6ターンのコイル電極8や7/8ターンのコイル電極8が用いられてもよい。
なお、積層型電子部品1の製造方法では、シート積層法と印刷法との組み合わせによって積層型電子部品1を作製したが、該積層型電子部品1の製造方法はこれに限らない。例えば、積層型電子部品1は、印刷法のみにより作製されてもよい。
なお、積層型電子部品1,1aにおいて、異なる材料で構成されているとは、構成している原料が異なる他、同じ原料で構成されつつ、混合比が異なる場合も含む。
以上のように、本発明は、積層型電子部品に有用であり、特に、層間剥離が発生することが抑制される点において優れている。

Claims (6)

  1. 第1の材料からなる第1の絶縁層と、
    前記第1の材料とは異なる第2の材料からなる第2の絶縁層と、
    前記第1の絶縁層と前記第2の絶縁層との間に設けられ、かつ、前記第1の材料からなる第1の部分層及び前記第2の材料からなる第2の部分層により構成された境界層と、
    を備え、
    前記第1の部分層と前記第2の部分層とは、積層方向から見たときに隣接するように設けられていること、
    を特徴する積層型電子部品。
  2. 前記第1の部分層は、前記第1の絶縁層に接触している面積よりも前記第2の絶縁層に接触している面積が大きくなるように設けられていること、
    を特徴とする請求の範囲第1項に記載の積層型電子部品。
  3. 前記境界層は、
    前記第1の絶縁層側に設けられた第1の境界層と、
    前記第2の絶縁層側に設けられた第2の境界層と、
    を含み、
    前記第2の境界層に設けられている前記第1の部分層の面積は、前記第1の境界層に設けられている前記第1の部分層の面積よりも大きいこと、
    を特徴とする請求の範囲第2項に記載の積層型電子部品。
  4. 前記第1の絶縁層は、複数層積層されて、第1の積層体を構成しており、
    前記第2の絶縁層は、複数層積層されて、第2の積層体を構成していること、
    を特徴とする請求の範囲第1項ないし請求の範囲第3項のいずれかに記載の積層型電子部品。
  5. 前記第1の積層体及び前記第2の積層体は、コイルを含むこと、
    を特徴とする請求の範囲第4項に記載の積層型電子部品。
  6. 前記第1の部分層と前記第2の部分層とは、前記境界層内において、市松模様状に配置されていること、
    を特徴とする請求の範囲第1項ないし請求の範囲第5項のいずれかに記載の積層型電子部品。
JP2009544640A 2007-12-07 2008-11-26 積層型電子部品 Expired - Fee Related JP4780232B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009544640A JP4780232B2 (ja) 2007-12-07 2008-11-26 積層型電子部品

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007316997 2007-12-07
JP2007316997 2007-12-07
PCT/JP2008/071421 WO2009072423A1 (ja) 2007-12-07 2008-11-26 積層型電子部品
JP2009544640A JP4780232B2 (ja) 2007-12-07 2008-11-26 積層型電子部品

Publications (2)

Publication Number Publication Date
JPWO2009072423A1 true JPWO2009072423A1 (ja) 2011-04-21
JP4780232B2 JP4780232B2 (ja) 2011-09-28

Family

ID=40717605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009544640A Expired - Fee Related JP4780232B2 (ja) 2007-12-07 2008-11-26 積層型電子部品

Country Status (5)

Country Link
US (1) US8207810B2 (ja)
JP (1) JP4780232B2 (ja)
KR (1) KR101105651B1 (ja)
CN (1) CN101884076B (ja)
WO (1) WO2009072423A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101973410B1 (ko) * 2013-08-14 2019-09-02 삼성전기주식회사 박막 인덕터용 코일 유닛, 박막 인덕터용 코일 유닛의 제조방법, 박막 인덕터 및 박막 인덕터의 제조방법
KR101693749B1 (ko) 2015-04-06 2017-01-06 삼성전기주식회사 인덕터 소자 및 그 제조방법
KR101883082B1 (ko) * 2016-12-26 2018-07-27 삼성전기주식회사 파워 증폭기의 임피던스 매칭 회로
WO2019220862A1 (ja) * 2018-05-18 2019-11-21 株式会社村田製作所 インダクタおよびその製造方法
JP7092070B2 (ja) * 2019-03-04 2022-06-28 株式会社村田製作所 積層型コイル部品

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196113A (ja) * 1988-02-01 1989-08-07 Murata Mfg Co Ltd 複合電子部品用焼結体
JPH03251370A (ja) 1990-03-01 1991-11-08 Mitsubishi Materials Corp 超精密研削用ダイヤモンド砥石およびその製造法
JPH04284612A (ja) * 1991-03-13 1992-10-09 Tdk Corp 複合積層部品
JP3114323B2 (ja) * 1992-01-10 2000-12-04 株式会社村田製作所 積層チップコモンモードチョークコイル
US5476728A (en) * 1992-03-31 1995-12-19 Tdk Corporation Composite multilayer parts
JP3251370B2 (ja) * 1992-03-31 2002-01-28 ティーディーケイ株式会社 複合積層部品用非磁性フェライトおよび複合積層部品とその製造方法
JP3243292B2 (ja) 1992-07-16 2002-01-07 ティーディーケイ株式会社 多層セラミック部品用フェライト磁性塗料の製造方法
JPH0982568A (ja) * 1995-09-19 1997-03-28 Murata Mfg Co Ltd セラミック電子部品
JP3621300B2 (ja) * 1999-08-03 2005-02-16 太陽誘電株式会社 電源回路用積層インダクタ
JP3460683B2 (ja) * 2000-07-21 2003-10-27 株式会社村田製作所 チップ型電子部品及びその製造方法
JP3818030B2 (ja) * 2000-07-21 2006-09-06 株式会社村田製作所 多層基板の製造方法
JP2002208515A (ja) 2001-01-09 2002-07-26 Murata Mfg Co Ltd 積層型インダクタ
KR100479625B1 (ko) 2002-11-30 2005-03-31 주식회사 쎄라텍 칩타입 파워인덕터 및 그 제조방법
JP2005093971A (ja) * 2003-08-08 2005-04-07 Murata Mfg Co Ltd 積層セラミック電子部品
JP2005123450A (ja) 2003-10-17 2005-05-12 Murata Mfg Co Ltd 積層セラミック電子部品
JP4475076B2 (ja) 2004-09-27 2010-06-09 Tdk株式会社 多層セラミック基板の製造方法
JP2006093511A (ja) 2004-09-27 2006-04-06 Tdk Corp 多層セラミック基板の製造方法及び多層セラミック基板
JP4522892B2 (ja) 2005-03-09 2010-08-11 東京エレクトロン株式会社 微細パターン形成方法
US7994889B2 (en) * 2006-06-01 2011-08-09 Taiyo Yuden Co., Ltd. Multilayer inductor

Also Published As

Publication number Publication date
JP4780232B2 (ja) 2011-09-28
KR20100074295A (ko) 2010-07-01
KR101105651B1 (ko) 2012-01-18
WO2009072423A1 (ja) 2009-06-11
CN101884076A (zh) 2010-11-10
US20100245013A1 (en) 2010-09-30
CN101884076B (zh) 2012-09-19
US8207810B2 (en) 2012-06-26

Similar Documents

Publication Publication Date Title
US8188828B2 (en) Multilayer electronic component and electronic component module including the same
US8237528B2 (en) Electronic component
US8970336B2 (en) Method of manufacturing an electronic component
US8760256B2 (en) Electronic component and manufacturing method thereof
KR101156987B1 (ko) 전자 부품
US8143988B2 (en) Multilayer inductor
TWI387978B (zh) Laminated type electronic component and manufacturing method thereof
US20130147593A1 (en) Electronic component and method for producing the same
JP4780232B2 (ja) 積層型電子部品
US8143989B2 (en) Multilayer inductor
WO2010092861A1 (ja) 電子部品
JP5327231B2 (ja) 電子部品
JP2009176829A (ja) 電子部品
JP4461814B2 (ja) 積層セラミック電子部品の製造方法
JP5957895B2 (ja) 電子部品の製造方法
JP5402077B2 (ja) 電子部品
JP5245645B2 (ja) 積層型コイル部品の製造方法
JP2009170446A (ja) 電子部品及びその製造方法
JP2009170752A (ja) 電子部品
JP2009164513A (ja) 電子部品
JP2010034175A (ja) 電子部品及びその製造方法
JP2012060049A (ja) 電子部品
JP2012256809A (ja) 積層型コイル
JP2011091221A (ja) 電子部品
JP2010062501A (ja) 電子部品

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees