JPWO2009011052A1 - メモリリフレッシュ装置およびメモリリフレッシュ方法 - Google Patents
メモリリフレッシュ装置およびメモリリフレッシュ方法 Download PDFInfo
- Publication number
- JPWO2009011052A1 JPWO2009011052A1 JP2009523490A JP2009523490A JPWO2009011052A1 JP WO2009011052 A1 JPWO2009011052 A1 JP WO2009011052A1 JP 2009523490 A JP2009523490 A JP 2009523490A JP 2009523490 A JP2009523490 A JP 2009523490A JP WO2009011052 A1 JPWO2009011052 A1 JP WO2009011052A1
- Authority
- JP
- Japan
- Prior art keywords
- memory
- refresh
- error
- refresh cycle
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
- G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
メモリ（１１）のパトロールを行なう通常パトロール動作を制御する通常パトロール制御部（２４）と、通常パトロール動作においてメモリ（１１）のエラーを検出した場合に、メモリ（１１）におけるエラー発生箇所に対してパトロールを行なう追加パトロール動作を制御する追加パトロール制御部（２５）と、追加パトロール動作においてエラーを検出した場合に、エラー発生箇所におけるエラーに関する情報をエラー頻度として計測する計測部（１５）と、計測部（１５）によって計測されたエラー頻度に応じて、リフレッシュ周期を調整するリフレッシュ周期調整部（２６）とをそなえることにより、メモリにおけるエラーの発生状態に合わせたリフレッシュ周期の最適化を効率よく行なう。
Description
本発明は、メモリのリフレッシュ周期に合わせてメモリリフレッシュを行なう技術に関する。
近年のコンピュータの高性能化により、ＤＲＡＭ（Dynamic Random Access Memory）等のメモリのリフレッシュを行なう際の時間ロスや消費電力のロスが無視できなくなっている。このような中で、エラー（データエラー）が発生し難い状態においては長い周期でメモリリフレッシュを行ない、動作条件が厳しくエラーが発生し易い状態においてはリフレッシュ周期を短くするようにリフレッシュ周期を制御することが行なわれている。
図１８は従来のメモリリフレッシュ周期を制御する動作方式の例を模式的に示す図である。
従来のメモリリフレッシュ周期の制御方式では、例えば、図１８に示すように、メモリリフレッシュ回路９０を用いて、メモリ９１のエラーを監視しながらメモリリフレッシュ周期を制御するようになっている。例えば、この図１８に示すメモリリフレッシュ回路９０は、メモリ制御部９２，ＥＣＣ（Error Correcting Code）回路９３，エラーレートモニタ９４，リフレッシュ周期生成部９５，リフレッシュ要求発生部９６および外部インタフェース部９７をそなえて構成されている。
従来のメモリリフレッシュ周期の制御方式では、例えば、図１８に示すように、メモリリフレッシュ回路９０を用いて、メモリ９１のエラーを監視しながらメモリリフレッシュ周期を制御するようになっている。例えば、この図１８に示すメモリリフレッシュ回路９０は、メモリ制御部９２，ＥＣＣ（Error Correcting Code）回路９３，エラーレートモニタ９４，リフレッシュ周期生成部９５，リフレッシュ要求発生部９６および外部インタフェース部９７をそなえて構成されている。
メモリ制御部９２は、メモリ９１へのアクセスを制御するものであって、例えば、メモリリフレッシュを行なわせたり、メモリ９１へのデータアクセスの際にメモリ９１のデータの読み出しを行なわせたりするようになっている。
ＥＣＣ回路９３は、メモリ制御部９２の制御によりメモリ９１に対しデータを書き込む際に、書込みデータから誤り検出訂正符号（検査ビット）を生成してデータに付加し、メモリ９１に書き込むものであって、例えば、メモリ制御部９２によりメモリ９１からデータを読み出したときに、読み出したデータとその誤り検出訂正符号を使用してデータの正常性を検査し、訂正可能な誤りをエラーとして検出した場合にデータの誤りを訂正するようになっている。そして、ＥＣＣ回路９３は、エラーの有無をエラーレートモニタ９４に通知するようになっている。
ＥＣＣ回路９３は、メモリ制御部９２の制御によりメモリ９１に対しデータを書き込む際に、書込みデータから誤り検出訂正符号（検査ビット）を生成してデータに付加し、メモリ９１に書き込むものであって、例えば、メモリ制御部９２によりメモリ９１からデータを読み出したときに、読み出したデータとその誤り検出訂正符号を使用してデータの正常性を検査し、訂正可能な誤りをエラーとして検出した場合にデータの誤りを訂正するようになっている。そして、ＥＣＣ回路９３は、エラーの有無をエラーレートモニタ９４に通知するようになっている。
エラーレートモニタ９４は、エラーの発生量を保持するものであって、例えば、ＥＣＣ回路９３から通知されたエラーの有無に基づいてエラー数（エラー発生量）をカウントするようになっている。例えば、このエラーレートモニタ９４は、“エラー数”を変数として保持し、エラーがない場合には、保持している“エラー数”から所定値を減算し、エラーがある場合には、保持している“エラー数”に所定値を加算する。
リフレッシュ周期生成部９５は、リフレッシュ周期を生成するものであって、例えば、エラーレートモニタ９４によって保持されている“エラー数”と予め規定された基準値（エラーレート）とを比較することにより、この“エラー数”が基準値を上回った場合にリフレッシュ周期を短くし、“エラー数”が基準値を下回った場合にはリフレッシュ周期を長くするようになっている。
リフレッシュ要求発生部９６は、リフレッシュ周期生成部９５によって生成されたリフレッシュ周期でリフレッシュ動作をメモリ制御部９２に要求するものである。
外部インタフェース部９７は、メモリリフレッシュ回路９０を組み込んでいる情報処理装置（図示省略）のプロセッサや他の制御装置を含む上位装置とのインタフェース制御を行なうものであって、例えば、プロセッサからのリードコマンドまたはライトコマンドの受信、プロセッサに対するリードデータの応答、プロセッサに対するメモリステータス情報の送信をインタフェース制御として行なうようになっている。
外部インタフェース部９７は、メモリリフレッシュ回路９０を組み込んでいる情報処理装置（図示省略）のプロセッサや他の制御装置を含む上位装置とのインタフェース制御を行なうものであって、例えば、プロセッサからのリードコマンドまたはライトコマンドの受信、プロセッサに対するリードデータの応答、プロセッサに対するメモリステータス情報の送信をインタフェース制御として行なうようになっている。
従って、従来のメモリリフレッシュ周期の制御方式においては、先ず、ＥＣＣ回路９３が、メモリ制御部９２により読み出されたメモリ９１のデータに基づいて、メモリ９１のエラーを検出する。ここで、エラーレートモニタ９４が保持する“エラー数”は、ＥＣＣ回路９３においてエラーが検出されなかった場合には小さくなり、ＥＣＣ回路９３においてエラーが検出された場合には大きくなる。そして、このエラー数が基準値を下回るとリフレッシュ周期が長く調整され、“エラー数”が基準値を上回るとリフレッシュ周期が短く調整される。
また、下記特許文献１には、ＥＣＣ回路により一定のリフレッシュ周期で複数のデータとそれに対応した検査ビットを読み出して誤り検出と訂正を行ない、誤りのないことの第１検出信号を積算し、誤りのあることの第２検出信号を上記第１検出信号よりも大きな重みを持って、しかも第１積算量を減ずるように積算させ、その積算量が一定の量を超えたときにリフレッシュ周期を所定の時間だけ長くし、積算量が一定量より少なくなったときにリフレッシュ周期を所定時間だけ短くする技術が開示されている。
さらに、下記特許文献２には、ＥＣＣ回路が訂正可能なエラーを検知するまでリフレッシュ間隔を延ばして、ブロックごとに最適なリフレッシュ周期を設定し、未使用領域のリフレッシュ周期を無限大（リフレッシュ動作を行なわないこと）に設定する技術が開示されている。
特開２００２−０２５２９９号公報
国際公開ＷＯ９６／２８８２５号パンフレット
しかしながら、上述した従来のメモリリフレッシュ周期を制御する動作方式や、上記特許文献１および上記特許文献２においては、常にメモリ全体を対象としてエラーを検出しなければならない。そのため、メモリにおける一部のアドレスのみでエラーが発生した場合のような、局所的に発生したエラーを検出する場合には時間がかかり、システムの動作環境が一時的に変化する場合の応答性が低いという課題がある。
特に、上記特許文献１および上記特許文献２は、メモリのスタンバイモードにおける制御を前提とする技術であるので、スタンバイモードの場合にのみリフレッシュ周期を変更できる一方、通常動作時において動的にリフレッシュ周期を変更することができず、メモリにおけるエラーの発生状態に合わせたリフレッシュ周期の最適化を行なうことができないという課題がある。
本発明は、このような課題に鑑み創案されたもので、メモリにおけるエラーの発生状態に合わせたリフレッシュ周期の最適化を効率よく行なうことを目的とする。
上記の目的を達成するために、本発明のメモリリフレッシュ装置は、リフレッシュ周期に合わせてメモリのリフレッシュを行なうメモリリフレッシュ装置であって、該メモリのパトロールを行なう通常パトロール動作を制御する通常パトロール制御部と、該通常パトロール制御部による該通常パトロール動作において該メモリのエラーを検出した場合に、該エラーが発生したエラー発生箇所のパトロールを行なう追加パトロール動作を制御する追加パトロール制御部と、該追加パトロール制御部による該追加パトロール動作において該エラー発生箇所のエラーを検出した場合に、前記エラー発生箇所のエラーに関する情報をエラー頻度として計測する計測部と、該計測部によって計測された該エラー頻度に応じて、該リフレッシュ周期を調整するリフレッシュ周期調整部とをそなえることを特徴としている。
また、該リフレッシュ周期調整部は、該計測部によって計測された該エラー頻度が大きくなった場合に、該リフレッシュ周期を段階的に短縮し、該計測部によって計測された該エラー頻度が小さくなった場合に、該リフレッシュ周期を段階的に延長することが好ましい。
さらに、該計測部は、該エラー発生箇所における所定時間あたりのエラー数を該エラー頻度として計測することが好ましい。
さらに、該計測部は、該エラー発生箇所における所定時間あたりのエラー数を該エラー頻度として計測することが好ましい。
また、該計測部は、該追加パトロール制御部による該追加パトロール動作において複数のエラー発生箇所を検出した場合に、該エラー発生箇所の数を該エラー頻度として計測してもよい。
さらに、該リフレッシュ周期調整部は、予め設定された下限値以上で該リフレッシュ周期を調整することが好ましい。
さらに、該リフレッシュ周期調整部は、予め設定された下限値以上で該リフレッシュ周期を調整することが好ましい。
また、該リフレッシュ周期調整部は、該メモリへのアクセス頻度に基づいて、該下限値を変更してもよく、該メモリの温度であるメモリ温度に基づいて、該下限値を変更してもよい。
さらに、該リフレッシュ周期調整部は、該通常パトロール制御部による該通常パトロール動作において該メモリのエラーを検出してからの経過時間が所定時間を超えた場合に、該リフレッシュ周期を既定値に戻してもよい。
さらに、該リフレッシュ周期調整部は、該通常パトロール制御部による該通常パトロール動作において該メモリのエラーを検出してからの経過時間が所定時間を超えた場合に、該リフレッシュ周期を既定値に戻してもよい。
また、該リフレッシュ周期調整部によって調整された該リフレッシュ周期に基づいて、該追加パトロール動作の監視間隔を変更する監視間隔変更部をそなえてもよい。
さらに、該監視間隔変更部は、該計測部によって計測された該エラー頻度が一定になった場合に、該監視間隔を延長してもよい。
なお、本発明のメモリリフレッシュ方法は、リフレッシュ周期に合わせてメモリのリフレッシュを行なうメモリリフレッシュ方法であって、該メモリのパトロールを行なう通常パトロール動作を制御する通常パトロール制御ステップと、該通常パトロール制御ステップによる該通常パトロール動作において該メモリのエラーを検出した場合に、該エラーが発生したエラー発生箇所のパトロールを行なう追加パトロール動作を制御する追加パトロール制御ステップと、該追加パトロール制御ステップによる該追加パトロール動作において該エラー発生箇所のエラーを検出した場合に、前記エラー発生箇所のエラーに関する情報をエラー頻度として計測する計測ステップと、該計測ステップにおいて計測された該エラー頻度に応じて、該リフレッシュ周期を調整するリフレッシュ周期調整ステップとをそなえることを特徴としている。
さらに、該監視間隔変更部は、該計測部によって計測された該エラー頻度が一定になった場合に、該監視間隔を延長してもよい。
なお、本発明のメモリリフレッシュ方法は、リフレッシュ周期に合わせてメモリのリフレッシュを行なうメモリリフレッシュ方法であって、該メモリのパトロールを行なう通常パトロール動作を制御する通常パトロール制御ステップと、該通常パトロール制御ステップによる該通常パトロール動作において該メモリのエラーを検出した場合に、該エラーが発生したエラー発生箇所のパトロールを行なう追加パトロール動作を制御する追加パトロール制御ステップと、該追加パトロール制御ステップによる該追加パトロール動作において該エラー発生箇所のエラーを検出した場合に、前記エラー発生箇所のエラーに関する情報をエラー頻度として計測する計測ステップと、該計測ステップにおいて計測された該エラー頻度に応じて、該リフレッシュ周期を調整するリフレッシュ周期調整ステップとをそなえることを特徴としている。
また、該リフレッシュ周期調整ステップにおいて、該計測ステップにおいて計測された該エラー頻度が大きくなった場合に、該リフレッシュ周期を段階的に短縮し、該計測ステップにおいて計測された該エラー頻度が小さくなった場合に、該リフレッシュ周期を段階的に延長することが好ましい。
さらに、該計測ステップにおいて、該エラー発生箇所における所定時間あたりのエラー数を該エラー頻度として計測することが好ましい。
さらに、該計測ステップにおいて、該エラー発生箇所における所定時間あたりのエラー数を該エラー頻度として計測することが好ましい。
また、該計測ステップにおいて、該追加パトロール制御ステップによる該追加パトロール動作において複数のエラー発生箇所を検出した場合に、該エラー発生箇所の数を該エラー頻度として計測してもよい。
さらに、該リフレッシュ周期調整ステップにおいて、予め設定された下限値以上で該リフレッシュ周期を調整することが好ましい。
さらに、該リフレッシュ周期調整ステップにおいて、予め設定された下限値以上で該リフレッシュ周期を調整することが好ましい。
また、該リフレッシュ周期調整ステップにおいて、該メモリへのアクセス頻度に基づいて、該下限値を変更してもよく、該リフレッシュ周期調整ステップにおいて、該メモリの温度であるメモリ温度に基づいて、該下限値を変更してもよい。
さらに、該リフレッシュ周期調整ステップにおいて、該通常パトロール制御ステップによる該通常パトロール動作において該メモリのエラーを検出してからの経過時間が所定時間を超えた場合に、該リフレッシュ周期を既定値に戻してもよい。
さらに、該リフレッシュ周期調整ステップにおいて、該通常パトロール制御ステップによる該通常パトロール動作において該メモリのエラーを検出してからの経過時間が所定時間を超えた場合に、該リフレッシュ周期を既定値に戻してもよい。
また、該リフレッシュ周期調整ステップにおいて調整された該リフレッシュ周期に基づいて、該追加パトロール動作の監視間隔を変更する監視間隔変更ステップをそなえてもよい。
さらに、該監視間隔変更ステップにおいて、該計測ステップにおいて計測された該エラー頻度が一定になった場合に、該監視間隔を延長してもよい。
さらに、該監視間隔変更ステップにおいて、該計測ステップにおいて計測された該エラー頻度が一定になった場合に、該監視間隔を延長してもよい。
本発明によれば、メモリのパトロールを行なう通常パトロール動作を制御するとともに、通常パトロール動作においてメモリのエラーを検出した場合に、エラー発生箇所に対してパトロールを行なう追加パトロール動作を制御することにより、エラーの検出機構が効率化される。又、追加パトロール動作においてエラーを検出した場合に、このエラー発生箇所におけるエラー頻度に応じてリフレッシュ周期を調整することにより、メモリ全体に対してパトロールを行なう場合に比べて短い間隔で、エラーの発生状態に合わせたリフレッシュ周期の最適化を行なうことができ、システムの動作環境が一時的に変化する場合の応答性を向上させることができる。
また、エラー頻度が大きくなった場合に、リフレッシュ周期を段階的に短縮し、エラー頻度が小さくなった場合に、リフレッシュ周期を段階的に延長することにより、エラー頻度の変化に合わせたリフレッシュ周期の調整処理を短い間隔で少しずつ行なうので、エラー頻度の変化が小さい場合に調整の度合いを小さく抑えることができる。従って、メモリにおけるエラーの発生状態に合わせたリフレッシュ周期の最適化をより効率よく行なうことができる。
さらに、メモリの温度に基づいて下限値を変更することにより、エラー頻度のみによる制御では回避できない過剰なリフレッシュを防止するとともに、過剰なリフレッシュによりメモリの動作に与える悪影響を抑制することができる。
また、メモリのアクセス頻度に基づいて下限値を変更することにより、エラー頻度のみによる制御では回避できない過剰なリフレッシュを防止するとともに、リード／ライト（read／write）アクセスの阻害によりメモリの動作に与える悪影響を抑制することができる。
また、メモリのアクセス頻度に基づいて下限値を変更することにより、エラー頻度のみによる制御では回避できない過剰なリフレッシュを防止するとともに、リード／ライト（read／write）アクセスの阻害によりメモリの動作に与える悪影響を抑制することができる。
さらに、通常パトロール動作においてメモリのエラーを検出してからの経過時間がタイマ閾値を超えた場合に、通常リフレッシュモードのリフレッシュ周期に強制的に戻すことにより、改善不可能なエラーに対してリフレッシュ周期の調整処理を行なうことがなくなり、無駄なリフレッシュを続けることを防止することができる。
また、エラー頻度が一定になった場合に、追加監視間隔を延長することにより、不必要なパトロールを削減することができる。又、リフレッシュ周期を調製する際に追加監視間隔も合わせて調整することにより、エラー検出機構の効率化を図ることができる。
また、エラー頻度が一定になった場合に、追加監視間隔を延長することにより、不必要なパトロールを削減することができる。又、リフレッシュ周期を調製する際に追加監視間隔も合わせて調整することにより、エラー検出機構の効率化を図ることができる。
１０ メモリリフレッシュ回路
１１ メモリ
１２ メモリ制御部
１３ 外部インタフェース部
１４ ＥＣＣ回路
１５ 計測部
１６ リフレッシュ要求発生部
１７ パトロール制御部
１８ 調整制御部
１９ 温度センサ
２０ アクセスカウンタ
２１ 下限値算出部
２２ タイマ
２３ 短縮終了要求部
２４ 通常パトロール制御部
２５ 追加パトロール制御部
２６ リフレッシュ周期調整部
２７ 監視間隔変更部
３４−１〜３４−４ メモリセルアレイ
３６−１〜３６−４ 行デコーダ
３８−１〜３８−４ 列デコーダ
４０−１〜４０−４ センスアンプ
４２ アドレスバッファ
４４ Ｉ／Ｏバッファ
４６ コントロールロジック
４８ ＲＦカウンタ
５０ アドレスバス
５２ データバス
５４ 制御コマンド線
６０−１〜６０−４ 通常パトロールトリガ信号
６４ 検出通知
６６−１〜６６−Ｎ 追加パトロールトリガ信号
１１ メモリ
１２ メモリ制御部
１３ 外部インタフェース部
１４ ＥＣＣ回路
１５ 計測部
１６ リフレッシュ要求発生部
１７ パトロール制御部
１８ 調整制御部
１９ 温度センサ
２０ アクセスカウンタ
２１ 下限値算出部
２２ タイマ
２３ 短縮終了要求部
２４ 通常パトロール制御部
２５ 追加パトロール制御部
２６ リフレッシュ周期調整部
２７ 監視間隔変更部
３４−１〜３４−４ メモリセルアレイ
３６−１〜３６−４ 行デコーダ
３８−１〜３８−４ 列デコーダ
４０−１〜４０−４ センスアンプ
４２ アドレスバッファ
４４ Ｉ／Ｏバッファ
４６ コントロールロジック
４８ ＲＦカウンタ
５０ アドレスバス
５２ データバス
５４ 制御コマンド線
６０−１〜６０−４ 通常パトロールトリガ信号
６４ 検出通知
６６−１〜６６−Ｎ 追加パトロールトリガ信号
以下、図面を参照しながら本発明の実施の形態について説明する。
〔１〕本発明の一実施形態の説明
図１は本発明の一実施形態としてのメモリリフレッシュ回路の構成例を模式的に示す図、図２はそのメモリリフレッシュ回路におけるメモリの構成例を模式的に示す図である。
本実施形態に係るメモリリフレッシュ回路（メモリリフレッシュ装置）１０は、リフレッシュ周期に合わせてメモリ１１のリフレッシュを行なうものであって、図１に示すように、メモリ１１，メモリ制御部１２，外部インタフェース部１３，ＥＣＣ（Error Correcting Code）回路１４，計測部１５，リフレッシュ要求発生部１６，パトロール制御部１７，調整制御部１８，温度センサ１９，アクセスカウンタ２０，下限値算出部２１，タイマ２２および短縮終了要求部２３をそなえた回路として構成されている。このメモリリフレッシュ回路１０は、例えば、ＰＣ（Personal Computer）等の情報処理装置に搭載されるメモリボード（図示省略）にそなえられる。
〔１〕本発明の一実施形態の説明
図１は本発明の一実施形態としてのメモリリフレッシュ回路の構成例を模式的に示す図、図２はそのメモリリフレッシュ回路におけるメモリの構成例を模式的に示す図である。
本実施形態に係るメモリリフレッシュ回路（メモリリフレッシュ装置）１０は、リフレッシュ周期に合わせてメモリ１１のリフレッシュを行なうものであって、図１に示すように、メモリ１１，メモリ制御部１２，外部インタフェース部１３，ＥＣＣ（Error Correcting Code）回路１４，計測部１５，リフレッシュ要求発生部１６，パトロール制御部１７，調整制御部１８，温度センサ１９，アクセスカウンタ２０，下限値算出部２１，タイマ２２および短縮終了要求部２３をそなえた回路として構成されている。このメモリリフレッシュ回路１０は、例えば、ＰＣ（Personal Computer）等の情報処理装置に搭載されるメモリボード（図示省略）にそなえられる。
メモリ１１は、ＤＲＡＭ（Dynamic Random Access Memory）またはＳＤＲＡＭ（Static Random Access Memory）等のメモリデバイスであり、例えば、ＭＩＣＲＯＮ社製のＤＤＲ２ ＳＤＲＡＭが使用される。
このメモリ１１は、例えば、図２に示すように、４バンク構成のメモリセルアレイであり、メモリセルアレイ３４−１，３４−２，３４−３および３４−４をそなえて構成されている。又、メモリセルアレイ３４−１〜３４−４のそれぞれに対しては、行デコーダ３６−１〜３６−４，列デコーダ３８−１〜３８−４およびセンスアンプ４０−１〜４０−４が設けられている。
このメモリ１１は、例えば、図２に示すように、４バンク構成のメモリセルアレイであり、メモリセルアレイ３４−１，３４−２，３４−３および３４−４をそなえて構成されている。又、メモリセルアレイ３４−１〜３４−４のそれぞれに対しては、行デコーダ３６−１〜３６−４，列デコーダ３８−１〜３８−４およびセンスアンプ４０−１〜４０−４が設けられている。
行デコーダ３６−１〜３６−４および列デコーダ３８−１〜３８−４に対しては、アドレスバッファ４２が設けられ、メモリ制御部１２（図１参照）からアドレスバス５０により指示された行アドレス及び列アドレスがデコードされ、対応するメモリ有りのデータを例えばワード（８ビット）を最小単位としてアクセスして、ライト動作またはリード動作が行なわれる。
このため、センスアンプ４０−１〜４０−４に対しては、Ｉ／Ｏバッファ４４が設けられ、Ｉ／Ｏバッファ４４に対しては、外部インタフェース部１３（図１参照）からのデータバス５２がＥＣＣ回路１４（図１参照）を介して接続されている。
また、メモリ１１には、ＲＦカウンタ（リフレッシュカウンタ）４８とコントロールロジック４６とが設けられている。ＲＦカウンタ４８は、リフレッシュが行なわれてから次のリフレッシュが行なわれるまでの時間をカウントするものである。
また、メモリ１１には、ＲＦカウンタ（リフレッシュカウンタ）４８とコントロールロジック４６とが設けられている。ＲＦカウンタ４８は、リフレッシュが行なわれてから次のリフレッシュが行なわれるまでの時間をカウントするものである。
コントロールロジック４６は、メモリ制御部１２からのアドレスバス５０と制御コマンド線５４とが入力されるようになっており、制御コマンド線５４に基づく制御コマンド信号に基づき、メモリ１１の制御駆動を行なうようになっている。コントロールロジック４６によるメモリ１１の制御駆動としては、ライト動作，リード動作，リフレッシュ動作及びパトロール動作が主な制御動作である。又、制御コマンドの例としてリフレッシュコマンドがコントロールロジック４６に対しメモリ制御部１２から受信された際に、ＲＦカウンタ４８で定まるメモリセルアレイ３４−１〜３４−４の列アドレスを順次指定して、１回のリフレッシュ動作を実行する。
ここで、４バンクのメモリセルアレイ３４−１〜３４−４における行数は例えばそれぞれ８１９２行であり、リフレッシュ実行時は４バンク同時に行なう。このためＲＦカウンタ４８は１回のリフレッシュコマンドを受けた際に８１９２行分の行アドレスを順次発生して、メモリセルアレイ３４−１〜３４−４における全ての記憶素子（セル）のリフレッシュ動作を実行する。
この８１９２行アドレスの順次発生によるリフレッシュ動作の周期は、例えば６４ｍｓであり、従って、１つの行アドレス当たりのリフレッシュ周期は７．８１２５μｓとなる。
メモリセルアレイ３４−１〜３４−４に設けられている記憶素子（図示省略）に対するリフレッシュ動作は、リード動作におけるデータ出力を除いた動作手順と同じであり、次のようになる。
メモリセルアレイ３４−１〜３４−４に設けられている記憶素子（図示省略）に対するリフレッシュ動作は、リード動作におけるデータ出力を除いた動作手順と同じであり、次のようになる。
（１）プリチャージスイッチ（図示省略）をオンして内部データ線（図示省略）をプリチャージ電源ライン（図示省略）の電圧（センスアンプスレッショルド電圧）と同じ電圧にする。
（２）プリチャージスイッチをオフする。このとき内部データ線には、規制容量によりプリチャージされた電圧が保持される。
（２）プリチャージスイッチをオフする。このとき内部データ線には、規制容量によりプリチャージされた電圧が保持される。
（３）ワード線（図示省略）を選択して電圧を与え、これにより記憶素子におけるＦＥＴのソース、ドレイン間が導通し、キャパシタ（図示省略）の情報が内部データ線に現れ、このとき内部データ線はプリチャージ電圧（スレッショルド電圧）になっているため、キャパシタに電荷があるデータ１の場合はスレッショルド電圧を超える電圧値となり、電荷がないデータ０の場合にはスレッショルド電圧を下回る電圧値となる。
（４）センスアンプ４０−１〜４０−４を動作し、内部データ線の電圧をスレッショルド電圧を基準に０と１に該当する電圧に変換して出力し、このとき記憶素子のキャパシタには同じデータが再度記憶される。
メモリ制御部１２は、図１に示すように、メモリ１１へのアクセスを制御するものであって、例えば、メモリ１１として使用するメモリデバイスによって決まるタイミングで制御コマンド信号を出力し、メモリ１１に対するデータの書込みと読出し、更にはリフレッシュ動作およびパトロール動作を制御するようになっている。
メモリ制御部１２は、図１に示すように、メモリ１１へのアクセスを制御するものであって、例えば、メモリ１１として使用するメモリデバイスによって決まるタイミングで制御コマンド信号を出力し、メモリ１１に対するデータの書込みと読出し、更にはリフレッシュ動作およびパトロール動作を制御するようになっている。
このメモリ制御部１２は、メモリ１１の仕様で予め規定されるリフレッシュ周期でメモリ１１のリフレッシュ動作を制御する通常リフレッシュモードや、後述するリフレッシュ周期調整部２６によって調整されたリフレッシュ周期でメモリ１１のリフレッシュ動作を制御するリフレッシュ周期短縮モードを実行するようになっている。
また、メモリ制御部１２は、後述する通常パトロール制御部２４の制御に従って、予め設定された監視間隔（通常監視間隔）でメモリ１１全体のパトロール（エラーパトロール；メモリパトロール）を行なう通常パトロール動作を行なわせるようになっている。具体的には、メモリ制御部１２は、通常パトロール動作として、通常監視間隔でメモリ１１のアドレス全体を定期的に走査し、これらのアドレスのデータを読み出すようになっている。
また、メモリ制御部１２は、後述する通常パトロール制御部２４の制御に従って、予め設定された監視間隔（通常監視間隔）でメモリ１１全体のパトロール（エラーパトロール；メモリパトロール）を行なう通常パトロール動作を行なわせるようになっている。具体的には、メモリ制御部１２は、通常パトロール動作として、通常監視間隔でメモリ１１のアドレス全体を定期的に走査し、これらのアドレスのデータを読み出すようになっている。
さらに、メモリ制御部１２は、後述する通常パトロール制御部２４の制御に基づく通常パトロール動作においてメモリ１１のエラーを検出した場合に、後述する追加パトロール制御部２５の制御に従って、エラーが発生したエラー発生アドレス（エラー発生箇所）に対してパトロールを行なう追加パトロール動作を行なわせるようになっている。具体的には、メモリ制御部１２は、追加パトロール動作として、後述するＥＣＣ回路１４によって訂正可能なデータの誤りをエラーとして検出した場合に、エラー発生アドレスを、通常監視間隔よりも十分短い監視間隔（追加監視間隔）で集中的にパトロールを行なうようになっている。
また、本実施形態においては、メモリ制御部１２は、通常パトロール動作が実行されてから次の通常パトロール動作が実行されるまでの時間をカウントする全体ＰＴカウンタ（図示省略）を用いて通常パトロール動作を制御し、追加パトロール動作が実行されてから次の追加パトロール動作が実行されるまでの時間をカウントする追加ＰＴカウンタ（図示省略）と、追加パトロール動作を実行した回数をカウントするＰＴ回数カウンタ（図示省略）とを用いて追加パトロール動作を制御するようになっている。
なお、全体ＰＴカウンタ，追加ＰＴカウンタおよびＰＴ回数カウンタは既知の手法により実現されるものであり、その詳細な説明を省略するものとし、これらの全体ＰＴカウンタ，追加ＰＴカウンタおよびＰＴ回数カウンタを用いた場合の具体的な処理手順については後述する。
外部インタフェース部１３は、メモリリフレッシュ回路１０を組み込んでいる情報処理装置（図示省略）のプロセッサや他の制御装置を含む上位装置とのインタフェース制御を行なうものであって、例えば、プロセッサからのリードコマンドまたはライトコマンドの受信、プロセッサに対するリードデータの応答、プロセッサに対するメモリステータス情報の送信をインタフェース制御として行なうようになっている。
外部インタフェース部１３は、メモリリフレッシュ回路１０を組み込んでいる情報処理装置（図示省略）のプロセッサや他の制御装置を含む上位装置とのインタフェース制御を行なうものであって、例えば、プロセッサからのリードコマンドまたはライトコマンドの受信、プロセッサに対するリードデータの応答、プロセッサに対するメモリステータス情報の送信をインタフェース制御として行なうようになっている。
ＥＣＣ回路１４は、メモリ制御部１２の制御によりメモリ１１に対しデータを書き込む際に、書込みデータから誤り検出訂正符号（検査ビット）を生成してデータに付加し、メモリ１１に書き込むものであって、例えば、メモリ制御部１２による通常パトロール動作および追加パトロール動作においてメモリ１１からデータを読み出したときに、読み出したデータとその誤り検出訂正符号を使用してデータの正常性を検査し、訂正可能な誤りをエラーとして検出した場合にデータの誤りを訂正するようになっている。
本実施形態においては、ＥＣＣ回路１４は、例えば、単一誤り訂正二重誤り検出符号を誤り検出訂正符号として使用している。そのため、本実施形態のＥＣＣ回路１４は、読み出したデータから一重誤り（単一誤り）を検出した場合には、訂正可能な誤り（エラー）であると判断してこれを訂正し、二重誤り以上の誤りを検出した場合には、誤り訂正ができない誤りであると判断し、システム障害として外部インタフェース部１３を介して上位装置としてのプロセッサに通知するようになっている。
計測部１５は、追加パトロール制御部２５による追加パトロール動作においてエラーを検出した場合、即ち、ＥＣＣ回路１４によって訂正可能なデータの誤りをエラーとして検出した場合に、エラー発生アドレスのエラーに関する情報をエラー頻度として計測するものであって、例えば、エラー発生アドレスにおける所定時間あたりのエラー数をエラー頻度として計測するようになっている。
そして、計測部１５は、計測したエラー頻度を後述する調整制御部１８に通知するようになっている。
リフレッシュ要求発生部１６は、メモリ制御部１２に対しリフレッシュコマンドを発生させるためのトリガ信号を出力するものである。そして、このトリガ信号を受けたメモリ制御部１２は、メモリ１１に対しリフレッシュコマンドを発行してリフレッシュ動作を行なわせるようになっている。
リフレッシュ要求発生部１６は、メモリ制御部１２に対しリフレッシュコマンドを発生させるためのトリガ信号を出力するものである。そして、このトリガ信号を受けたメモリ制御部１２は、メモリ１１に対しリフレッシュコマンドを発行してリフレッシュ動作を行なわせるようになっている。
パトロール制御部１７は、メモリ１１のデータを定期的に読み出してデータの点検（メモリパトロール）を行なうための制御をするものであって、図１に示すように、通常パトロール制御部２４および追加パトロール制御部２５をそなえて構成されている。
通常パトロール制御部２４は、上述した通常パトロール動作を制御するものであり、 追加パトロール制御部２５は、上述した追加パトロール動作を制御するものである。
通常パトロール制御部２４は、上述した通常パトロール動作を制御するものであり、 追加パトロール制御部２５は、上述した追加パトロール動作を制御するものである。
図３および図４は本発明の一実施形態としてのメモリリフレッシュ回路におけるメモリ制御部１２によりパトロール動作を制御する例を示すタイミングチャートであり、図３（ａ）および図４（ａ）はＥＣＣ回路１４の誤り検出通知、図３（ｂ）および図４（ｂ）はパトロール制御部１７のバトロール要求の発行、図３（ｃ）および図４（ｃ）は後述するリフレッシュ周期調整部２６の動作状態をそれぞれ示している。
図３（ａ）〜（ｃ）に示す例では、通常パトロール制御部２４は、通常パトロール動作時において、図３（ｂ）に示すように、通常監視間隔“Ｐ１”でメモリ制御部１２に対し通常パトロールトリガ信号６０−１〜６０−４を出力しており、メモリ制御部１２は、これらの通常パトロールトリガ信号６０−１〜６０−４を受けて、メモリ１１に対し通常パトロールコマンドを発行して通常パトロール動作を制御している。
この状態で、例えば、時刻ｔ１でＥＣＣ回路１４がメモリ１１の読出しデータにつき訂正可能な一重誤りを検出した場合には、調整制御部１８は、図３（ａ）の誤り検出通知６４を受信するとともに、一重誤りを検出したエラー発生アドレスを受信して保持する。
また、図３（ｃ）に示すように、リフレッシュ周期調整部２６は、図３（ａ）の誤り検出通知６４を受信するとともに、後述するリフレッシュ周期短縮モードに移行し、リフレッシュ周期の調整処理を繰り返し行なう。
また、図３（ｃ）に示すように、リフレッシュ周期調整部２６は、図３（ａ）の誤り検出通知６４を受信するとともに、後述するリフレッシュ周期短縮モードに移行し、リフレッシュ周期の調整処理を繰り返し行なう。
そして、調整制御部１８は、時刻ｔ１で一重誤りの誤り検出通知６４を受信すると、追加パトロール制御部２５に対して、エラー発生アドレスに対する追加パトロール要求を発行する。
そのため、時刻ｔ１以降については、通常監視間隔“Ｐ１”で行なっている通常パトロールトリガ信号６０−１〜６０−４に加え、追加パトロール要求を受けた追加パトロール制御部２５が、図３（ｂ）に示すように、通常監視間隔“Ｐ１”より短い追加監視間隔“Ｐ２”で追加パトロール要求に対応した追加パトロールトリガ信号６６−１〜６６−６を発生する。
そのため、時刻ｔ１以降については、通常監視間隔“Ｐ１”で行なっている通常パトロールトリガ信号６０−１〜６０−４に加え、追加パトロール要求を受けた追加パトロール制御部２５が、図３（ｂ）に示すように、通常監視間隔“Ｐ１”より短い追加監視間隔“Ｐ２”で追加パトロール要求に対応した追加パトロールトリガ信号６６−１〜６６−６を発生する。
この追加パトロールトリガ信号６６−１〜６６−６を受けたメモリ制御部１２は、エラー発生アドレスを指定して追加パトロールコマンドをメモリ１１に発行し、この結果、エラー検出アドレスに対し追加バトロール動作が実行され、後述するリフレッシュ周期調整部２６によって調整したリフレッシュ周期のリフレッシュ動作に伴うエラー発生アドレスのエラー発生頻度減少の効果を測定する。
時刻ｔ１からのメモリ制御部１２における追加パトロール動作の制御は、図４（ａ）〜（ｃ）に示すように、リフレッシュ周期調整部２６のリフレッシュ周期短縮モードが解除されるまで行なわれる。リフレッシュ周期短縮モードが解除される条件については後述する。
調整制御部１８は、計測部１５によって計測されたエラー頻度に基づいて、リフレッシュ周期を調整するとともに、メモリ１１に対する監視間隔を変更するものであって、図１に示すように、リフレッシュ周期調整部２６および監視間隔変更部２７をそなえて構成されている。
調整制御部１８は、計測部１５によって計測されたエラー頻度に基づいて、リフレッシュ周期を調整するとともに、メモリ１１に対する監視間隔を変更するものであって、図１に示すように、リフレッシュ周期調整部２６および監視間隔変更部２７をそなえて構成されている。
リフレッシュ周期調整部２６は、計測部１５によって計測されたエラー頻度に応じて、リフレッシュ周期を調整するものであって、例えば、計測部１５によって計測されたエラー頻度が大きくなった場合に、リフレッシュ周期を段階的に短縮し、計測部１５によって計測されたエラー頻度が小さくなった場合に、リフレッシュ周期を段階的に延長するようになっている。即ち、リフレッシュ周期調整部２６は、エラー頻度に応じてリフレッシュ周期の短縮度合いを調整するのである。
図５および図６は本発明の一実施形態としてのメモリリフレッシュ回路におけるリフレッシュ周期調整部によりリフレッシュ周期を調整する例を示すタイミングチャートであり、図５（ａ），（ｂ）はリフレッシュ周期を短縮してもエラー頻度が解消されない場合を示しており、図６（ａ），（ｂ）はリフレッシュ周期を短縮することでエラー頻度が解消される場合を示している。
また、図５（ａ）および図６（ａ）は、エラー頻度の変化を時系列で示す図であり、縦軸にエラー頻度を、横軸に時間をそれぞれ示している。又、図５（ｂ）および図６（ｂ）は、リフレッシュ周期の変化を時系列で示す図であり、縦軸に単位時間あたりのリフレッシュ回数を、横軸に時間をそれぞれ示している。
なお、単位時間あたりのリフレッシュ回数が多くなるということは、リフレッシュ周期が短縮されることを意味するものである。
なお、単位時間あたりのリフレッシュ回数が多くなるということは、リフレッシュ周期が短縮されることを意味するものである。
具体的には、リフレッシュ周期調整部２６は、例えば、メモリ１１のリフレッシュを１０回行なう毎に１回程度の周期（例えば、図５（ｂ）の時間“ｔ”参照）でリフレッシュ周期の調整処理を繰り返し行なう。ここで、リフレッシュ周期調整部２６は、例えば、ＥＣＣ回路１４で訂正可能なエラーが検出された場合には、リフレッシュ周期短縮モードに移行する。リフレッシュ周期短縮モードでは、調整処理を行なう毎（図５（ｂ）の時間“ｔ”参照）に，単位時間あたりのリフレッシュ回数を予め設定された単位回数（例えば、図５（ｂ）の符号“ｎ”参照）ずつ加算することにより、リフレッシュ周期を予め設定された単位周期“ｃｎ”ずつ短縮し、計測部１５によって計測されたエラー頻度が予め設定された閾値以下の場合もしくはエラー頻度が０の場合には、調整処理を行なう毎にリフレッシュ周期を単位周期ずつ延長する。
そして、リフレッシュ周期調整部２６は、リフレッシュ周期の調整処理を開始した後に、通常リフレッシュモードのリフレッシュ周期と同等のリフレッシュ周期に調整されると、エラー多発状況から脱したものと判断し、リフレッシュ周期短縮モードを解除して通常リフレッシュモードに戻すようになっている。
例えば、図５（ａ）および図５（ｂ）に示すように、通常リフレッシュモードの単位時間あたりのリフレッシュ回数“Ｎ１”（図５（ｂ）参照）で算出されるリフレッシュ周期“ＣＮ１”（図示省略）でリフレッシュが実行されている場合において、ＥＣＣ回路１４でエラーが検出されると（図５（ａ）の時間“Ｔ１”参照）、通常リフレッシュモードからリフレッシュ周期短縮モードに移行する（図５（ａ）（ｂ）の時間“Ｔ１”以降（図中右側）参照）。
例えば、図５（ａ）および図５（ｂ）に示すように、通常リフレッシュモードの単位時間あたりのリフレッシュ回数“Ｎ１”（図５（ｂ）参照）で算出されるリフレッシュ周期“ＣＮ１”（図示省略）でリフレッシュが実行されている場合において、ＥＣＣ回路１４でエラーが検出されると（図５（ａ）の時間“Ｔ１”参照）、通常リフレッシュモードからリフレッシュ周期短縮モードに移行する（図５（ａ）（ｂ）の時間“Ｔ１”以降（図中右側）参照）。
なお、以下、単位時間あたりのリフレッシュ回数を示す符号“Ｎ１”，“Ｎ２”の前にそれぞれ符号“Ｃ”を付すことにより、単位時間あたりのリフレッシュ回数“Ｎ１”，“Ｎ２”で算出されるリフレッシュ周期“ＣＮ１”，“ＣＮ２”をそれぞれ示すものとする。
このリフレッシュ周期短縮モードにおいては、リフレッシュ周期調整部２６が、調整処理を開始し、調整処理を行なう毎（図５（ｂ）の時間“ｔ”参照）にリフレッシュ周期を段階的に短縮することにより（図５（ｂ）の時間“Ｔ１”〜“Ｔ４”参照）、エラー発生頻度に応じた適切なリフレッシュ周期に調整する。即ち、リフレッシュ周期調整部２６は、図５（ｂ）に示すように、単位時間あたりのリフレッシュ回数を所定回数（図５（ｂ）の符号“ｎ”参照）ずつ段階的に増加させ、これに伴いリフレッシュ周期を段階的に短縮させるのである。
このリフレッシュ周期短縮モードにおいては、リフレッシュ周期調整部２６が、調整処理を開始し、調整処理を行なう毎（図５（ｂ）の時間“ｔ”参照）にリフレッシュ周期を段階的に短縮することにより（図５（ｂ）の時間“Ｔ１”〜“Ｔ４”参照）、エラー発生頻度に応じた適切なリフレッシュ周期に調整する。即ち、リフレッシュ周期調整部２６は、図５（ｂ）に示すように、単位時間あたりのリフレッシュ回数を所定回数（図５（ｂ）の符号“ｎ”参照）ずつ段階的に増加させ、これに伴いリフレッシュ周期を段階的に短縮させるのである。
そして、エラー頻度が徐々に低下し（図５（ａ）の時間“Ｔ２”〜“Ｔ３”参照）、エラー頻度が閾値“ＴＨ”よりも高い一定の値“Ｅ１”を維持する状態になった場合には（図５（ａ）の時間“Ｔ３”以降参照）、リフレッシュ周期調整部２６は、リフレッシュ周期の短縮を停止させて一定のリフレッシュ周期“ＣＮ２”（図５（ｂ）の符号“Ｎ２”参照）を維持する（図５（ｂ）の時間“Ｔ４”以降参照）。
また、例えば、図６（ａ）および図６（ｂ）に示すように、通常リフレッシュモードのリフレッシュ周期“ＣＮ１”（図６（ｂ）の符号“Ｎ１”参照）でリフレッシュが実行されている場合において、ＥＣＣ回路１４でエラーが検出されると（図６（ａ）の時間“Ｔ５”参照）、通常リフレッシュモードからリフレッシュ周期短縮モードに移行する（図６（ａ）および（ｂ）の時間“Ｔ５”以降参照）。
このリフレッシュ周期短縮モードにおいては、リフレッシュ周期調整部２６が、調整処理を開始し、調整処理を行なう毎（図６（ｂ）の時間“ｔ”参照）に，単位時間あたりのリフレッシュ回数を予め設定された単位回数（例えば、図６（ｂ）の符号“ｎ”参照）ずつ加算することにより、リフレッシュ周期を段階的に短縮し、エラー発生頻度に応じた適切なリフレッシュ周期“ＣＮ２”（図６（ｂ）の符号“Ｎ２”参照）に調整する（図６（ｂ）の時間“Ｔ５”〜“Ｔ６”参照）。
そして、エラー頻度が徐々に低下して閾値“ＴＨ”よりも低い状態を維持するようになった場合には（図６（ａ）に示す例では“０”；時間“Ｔ６”以降参照）、リフレッシュ周期調整部２６は、調整処理を行なう毎（図６（ｂ）の時間“ｔ”参照）に、単位時間あたりのリフレッシュ回数を予め設定された単位回数（例えば、図６（ｂ）の符号“ｎ”参照）ずつ減算することにより、リフレッシュ周期を段階的に延長し、通常リフレッシュモードのリフレッシュ周期“ＣＮ１”（図６（ｂ）の符号“Ｎ１”参照）まで戻す（図６（ｂ）の時間“Ｔ７”〜“Ｔ８”参照）。
その後、エラー頻度が閾値“ＴＨ”よりも高くならなければ（図６（ａ）の時間“Ｔ８”以降参照）、リフレッシュ周期調整部２６は、通常リフレッシュモードのリフレッシュ周期“ＣＮ１”（図６（ｂ）の符号“Ｎ１”参照）を維持する（図６（ｂ）の時間“Ｔ８”以降参照）。
監視間隔変更部２７は、計測部１５によって計測されたエラー頻度に基づいて、パトロール制御部１７による追加監視間隔を変更するものであって、例えば、計測部１５によって計測されたエラー頻度が一定になった場合に、追加監視間隔を延長するようになっている。即ち、監視間隔変更部２７は、メモリ１１のパトロールを行なうタイミングをパトロール制御部１７（通常パトロール制御部２４，追加パトロール制御部２５）に指示するのである。
監視間隔変更部２７は、計測部１５によって計測されたエラー頻度に基づいて、パトロール制御部１７による追加監視間隔を変更するものであって、例えば、計測部１５によって計測されたエラー頻度が一定になった場合に、追加監視間隔を延長するようになっている。即ち、監視間隔変更部２７は、メモリ１１のパトロールを行なうタイミングをパトロール制御部１７（通常パトロール制御部２４，追加パトロール制御部２５）に指示するのである。
また、本実施形態においては、監視間隔変更部２７は、計測部１５による前回の測定から計測部１５による今回の測定までに連続してエラー頻度が変化しなかった回数をカウントする収束カウンタ（図示省略）を用いて、上述した監視間隔を変更する制御を行なうようになっている。
なお、収束カウンタは既知の手法により実現されるものであり、その詳細な説明を省略するものとし、収束カウンタを用いた場合の具体的な処理手順については後述する。
なお、収束カウンタは既知の手法により実現されるものであり、その詳細な説明を省略するものとし、収束カウンタを用いた場合の具体的な処理手順については後述する。
図７（ａ），（ｂ）は本発明の一実施形態としてのメモリリフレッシュ回路における監視間隔変更部により追加監視間隔を変更する例を示すタイミングチャートであり、図７（ａ）は、パトロール回数の変化を時系列で示す図であり、縦軸に単位時間あたりのパトロール回数を、横軸に時間をそれぞれ示しており、図７（ｂ）は、リフレッシュ周期の変化を時系列で示す図であり、縦軸に単位時間あたりのリフレッシュ回数を、横軸に時間をそれぞれ示している。
なお、単位時間あたりのパトロール回数が多くなるということは、監視間隔が短くなることを意味するものである。
例えば、メモリ制御部１２が、単位時間あたりの監視回数“Ｐ１”で算出される通常監視間隔“ＩＰ１”で通常パトロール動作を制御しており、通常リフレッシュモードのリフレッシュ周期“ＣＮ１”（図７（ｂ）の符号“Ｎ１”参照）でリフレッシュ動作を制御している場合において、計測部１５によって計測されたエラー頻度が閾値よりも高くなると（図示省略）、通常リフレッシュモードからリフレッシュ周期短縮モードに移行する。
例えば、メモリ制御部１２が、単位時間あたりの監視回数“Ｐ１”で算出される通常監視間隔“ＩＰ１”で通常パトロール動作を制御しており、通常リフレッシュモードのリフレッシュ周期“ＣＮ１”（図７（ｂ）の符号“Ｎ１”参照）でリフレッシュ動作を制御している場合において、計測部１５によって計測されたエラー頻度が閾値よりも高くなると（図示省略）、通常リフレッシュモードからリフレッシュ周期短縮モードに移行する。
なお、以下、単位時間あたりの監視回数を示す符号“Ｐ１”，“Ｐ２”，“Ｐ３”の前にそれぞれ符号“Ｉ”を付すことにより、単位時間あたりの監視回数“Ｐ１”，“Ｐ２”，“Ｐ３”で算出される監視間隔“ＩＰ１”，“ＩＰ２”，“ＩＰ３”をそれぞれ示すものとする。
このリフレッシュ周期短縮モードにおいては、メモリ制御部１２が、追加監視間隔のデフォルト値（ｄｅｆａｕｌｔ値；短間隔）“ＣＰ２”（図７（ａ）の符号“Ｐ２”参照）で追加パトロール動作を制御し、これに合わせて、リフレッシュ周期調整部２６が、調整処理を開始し、調整処理を行なう毎（図７（ｂ）の時間“ｔ”参照）に、単位時間あたりのリフレッシュ回数を予め設定された単位回数（例えば、図７（ｂ）の符号“ｎ”参照）ずつ加算することにより、リフレッシュ周期を段階的に短縮し、エラー発生頻度に応じた適切なリフレッシュ周期“ＣＮ２”（図７（ｂ）の符号“Ｎ２”参照）に調整する（図７（ｂ）の時間“Ｔ９”〜“Ｔ１０”参照）。
このリフレッシュ周期短縮モードにおいては、メモリ制御部１２が、追加監視間隔のデフォルト値（ｄｅｆａｕｌｔ値；短間隔）“ＣＰ２”（図７（ａ）の符号“Ｐ２”参照）で追加パトロール動作を制御し、これに合わせて、リフレッシュ周期調整部２６が、調整処理を開始し、調整処理を行なう毎（図７（ｂ）の時間“ｔ”参照）に、単位時間あたりのリフレッシュ回数を予め設定された単位回数（例えば、図７（ｂ）の符号“ｎ”参照）ずつ加算することにより、リフレッシュ周期を段階的に短縮し、エラー発生頻度に応じた適切なリフレッシュ周期“ＣＮ２”（図７（ｂ）の符号“Ｎ２”参照）に調整する（図７（ｂ）の時間“Ｔ９”〜“Ｔ１０”参照）。
そして、リフレッシュ周期調整部２６においてリフレッシュ周期“ＣＮ２”を維持する状態になった場合（図７（ｂ）の時間“Ｔ１０”以降参照）、即ち、計測部１５によって計測されたエラー頻度が一定に収束した場合（図示省略）には、監視間隔変更部２７は、計測部１５によって計測されたエラー頻度に基づいて、追加監視間隔を、短間隔“ＩＰ２”（図７（ａ）の符号“Ｐ２”参照）からこの短間隔“ＩＰ２”よりも長い間隔（長間隔）“ＩＰ３”（図７（ａ）の符号“Ｐ３”参照）に延長する制御を行なう（図７（ａ）の時間“Ｔ１１”参照）。
これにより、不必要なパトロールを削減することができ、更に、リフレッシュ周期を調製する際に追加監視間隔も合わせて調整することにより、エラー検出機構の効率化を図るのである。
図１中、温度センサ１９は、メモリ１１の温度を検知するものである。アクセスカウンタ２０は、メモリ１１へのアクセス頻度を計測するものであって、例えば、一定時間内におけるメモリ１１へのアクセス数をアクセス頻度としてカウントするようになっている。
図１中、温度センサ１９は、メモリ１１の温度を検知するものである。アクセスカウンタ２０は、メモリ１１へのアクセス頻度を計測するものであって、例えば、一定時間内におけるメモリ１１へのアクセス数をアクセス頻度としてカウントするようになっている。
なお、これらの温度センサ１９およびアクセスカウンタ２０は既知の技術であり、その詳細な説明については省略するものとする。
下限値算出部２１は、図１に示すように、温度センサ１９によって検知された温度やアクセスカウンタ２０によって計測されたアクセス頻度に基づいて、リフレッシュ周期の下限値（限界値）を算出するものであって、例えば、予め設定された時間間隔で温度センサ１９やアクセスカウンタ２０を監視し、正常なアクセス頻度の上限値として予め設定されたアクセス頻度閾値や正常な温度の上限値として予め設定された温度閾値を超えた場合には、アクセス頻度や温度に応じて、リフレッシュ周期の下限値を段階的に短縮するようになっている。この下限値算出部２１は、メモリ１１に悪影響を与えない下限値になるまで段階的に短縮されるようになっている。
下限値算出部２１は、図１に示すように、温度センサ１９によって検知された温度やアクセスカウンタ２０によって計測されたアクセス頻度に基づいて、リフレッシュ周期の下限値（限界値）を算出するものであって、例えば、予め設定された時間間隔で温度センサ１９やアクセスカウンタ２０を監視し、正常なアクセス頻度の上限値として予め設定されたアクセス頻度閾値や正常な温度の上限値として予め設定された温度閾値を超えた場合には、アクセス頻度や温度に応じて、リフレッシュ周期の下限値を段階的に短縮するようになっている。この下限値算出部２１は、メモリ１１に悪影響を与えない下限値になるまで段階的に短縮されるようになっている。
また、下限値算出部２１は、算出した下限値をリフレッシュ周期調整部２６に通知し、リフレッシュ周期調整部２６が、下限値算出部２１から通知されたリフレッシュ周期の下限値を設定するようになっている。即ち、リフレッシュ周期調整部２６は、予め設定された下限値以上で該リフレッシュ周期を調整し、メモリ１１の温度であるメモリ温度やメモリ１１へのアクセス頻度に基づいて、下限値を変更するのである。
図８（ａ），（ｂ）は本発明の一実施形態としてのメモリリフレッシュ回路におけるリフレッシュ周期調整部によりリフレッシュ周期の下限値を変更する例を示すタイミングチャートである。
また、図８（ａ）は、エラー頻度の変化を時系列で示す図であり、縦軸にエラー頻度を、横軸に時間をそれぞれ示している。又、図８（ｂ）は、リフレッシュ周期の変化を時系列で示す図であり、縦軸に単位時間あたりのリフレッシュ回数を、横軸に時間をそれぞれ示している。
また、図８（ａ）は、エラー頻度の変化を時系列で示す図であり、縦軸にエラー頻度を、横軸に時間をそれぞれ示している。又、図８（ｂ）は、リフレッシュ周期の変化を時系列で示す図であり、縦軸に単位時間あたりのリフレッシュ回数を、横軸に時間をそれぞれ示している。
例えば、図８（ａ）および（ｂ）に示すように、計測部１５によって計測されたエラー頻度が閾値“ＴＨ”よりも高い状態を維持している場合には、リフレッシュ周期短縮モードが実行されており、リフレッシュ周期調整部２６が、調整処理を行なう毎（図８（ｂ）の時間“ｔ”参照）に、単位時間あたりのリフレッシュ回数を予め設定された単位回数（例えば、図８（ｂ）の符号“ｎ”参照）ずつ加算することにより、リフレッシュ周期を段階的に短縮する（図８（ｂ）の時間“Ｔ１２”〜“Ｔ１３”参照）。
そして、リフレッシュ周期調整部２６は、予め設定されている単位時間あたりのリフレッシュ回数“ＮＬ３”（図８（ｂ）参照）で算出される下限値のデフォルト値（ｄｅｆａｕｌｔ値）“ＣＮＬ３”までリフレッシュ周期を短縮すると、この下限値のデフォルト値“ＣＮＬ３”のリフレッシュ周期を維持する（図８（ｂ）の時間“Ｔ１３”〜“Ｔ１４”参照）。
なお、以下、単位時間あたりのリフレッシュ回数を示す符号“ＮＬ３”〜“ＮＬ５”の前にそれぞれ符号“Ｃ”を付すことにより、単位時間あたりのリフレッシュ回数“ＮＬ３”〜“ＮＬ５”で算出される下限値“ＣＮＬ３”〜“ＣＮＬ５”をそれぞれ示すものとする。
ここで、下限値算出部２１は、予め設定された時間間隔（図８（ｂ）の時間“Ｔ１４”〜“Ｔ１５”参照）でアクセス頻度や温度を監視し、メモリ１１が高温もしくは頻繁にアクセスされる状態になったことを検知した場合には、これらのアクセス頻度や温度に基づいて、下限値のデフォルト値“ＮＬ３”よりも長い下限値“ＮＬ４”を算出する。又、リフレッシュ周期調整部２６は、下限値を“ＣＮＬ３”（図８（ｂ）の符号“ＮＬ３”参照）から“ＣＮＬ４”（図８（ｂ）の符号“ＮＬ４”参照）に変更するとともに、リフレッシュ周期を“ＣＮＬ３”から“ＣＮＬ４”に調整する（図８（ｂ）の時間“Ｔ１４”参照）。
ここで、下限値算出部２１は、予め設定された時間間隔（図８（ｂ）の時間“Ｔ１４”〜“Ｔ１５”参照）でアクセス頻度や温度を監視し、メモリ１１が高温もしくは頻繁にアクセスされる状態になったことを検知した場合には、これらのアクセス頻度や温度に基づいて、下限値のデフォルト値“ＮＬ３”よりも長い下限値“ＮＬ４”を算出する。又、リフレッシュ周期調整部２６は、下限値を“ＣＮＬ３”（図８（ｂ）の符号“ＮＬ３”参照）から“ＣＮＬ４”（図８（ｂ）の符号“ＮＬ４”参照）に変更するとともに、リフレッシュ周期を“ＣＮＬ３”から“ＣＮＬ４”に調整する（図８（ｂ）の時間“Ｔ１４”参照）。
リフレッシュ周期の下限値を“ＣＮＬ４”に変更した後に、メモリ１１が高温もしくは頻繁にアクセスされる状態が解消されない場合には、下限値算出部２１は、アクセス頻度や温度に基づいて、下限値“ＣＮＬ４”よりも長い下限値“ＣＮＬ５”（図８（ｂ）の符号“ＮＬ５”参照）を算出する。又、リフレッシュ周期調整部２６は、下限値を“ＣＮＬ４”から“ＣＮＬ５”に変更するとともに、リフレッシュ周期を“ＣＮＬ４”から“ＣＮＬ５”に調整する（図８（ｂ）の時間“Ｔ１５”参照）。
なお、メモリ１１が高温もしくは頻繁にアクセスされる状態が解消されると、リフレッシュ周期調整部２６は、下限値をデフォルト値“ＣＮＬ３”に戻す。
これにより、過剰なリフレッシュを防止するとともに、過剰なリフレッシュによりメモリ１１の動作に与える悪影響を抑制することができるのである。
タイマ２２は、図１に示すように、通常パトロール制御部２４による通常パトロール動作においてメモリ１１のエラーを検出してからの経過時間を計測（カウント）するものであって、既知の種々の技術で実現できる。このタイマ２２は、リフレッシュ周期調整部２６においてリフレッシュ周期の調整処理が始まると時間の計測を開始し、経過時間が予め設定された時間（タイマ閾値）を経過すると、その旨を後述する短縮終了要求部２３に通知するようになっている。なお、タイマ２２は、経過時間がタイマ閾値を経過する前にリフレッシュ周期の調整処理が終わると、経過時間の計測を終了するようになっている。
これにより、過剰なリフレッシュを防止するとともに、過剰なリフレッシュによりメモリ１１の動作に与える悪影響を抑制することができるのである。
タイマ２２は、図１に示すように、通常パトロール制御部２４による通常パトロール動作においてメモリ１１のエラーを検出してからの経過時間を計測（カウント）するものであって、既知の種々の技術で実現できる。このタイマ２２は、リフレッシュ周期調整部２６においてリフレッシュ周期の調整処理が始まると時間の計測を開始し、経過時間が予め設定された時間（タイマ閾値）を経過すると、その旨を後述する短縮終了要求部２３に通知するようになっている。なお、タイマ２２は、経過時間がタイマ閾値を経過する前にリフレッシュ周期の調整処理が終わると、経過時間の計測を終了するようになっている。
短縮終了要求部２３は、経過時間が上述したタイマ閾値を経過した旨の通知をタイマ２２から受けた場合に、リフレッシュ周期調整部２６に対して、リフレッシュ周期の調整処理を終了する命令を短縮終了要求として通知するものである。
そして、リフレッシュ周期調整部２６は、短縮終了要求部２３から短縮終了要求が通知されると、リフレッシュ周期の調整処理を終了し、通常リフレッシュモードのリフレッシュ周期（既定値）に強制的に戻すとともに、調整処理を終了した旨をメモリエラーとしてシステム（情報処理装置；図示省略）に通知するようになっている。
そして、リフレッシュ周期調整部２６は、短縮終了要求部２３から短縮終了要求が通知されると、リフレッシュ周期の調整処理を終了し、通常リフレッシュモードのリフレッシュ周期（既定値）に強制的に戻すとともに、調整処理を終了した旨をメモリエラーとしてシステム（情報処理装置；図示省略）に通知するようになっている。
図９（ａ），（ｂ）は本発明の一実施形態としてのメモリリフレッシュ回路におけるリフレッシュ周期調整部によりリフレッシュ周期の調整処理を解除する例を示すタイミングチャートである。
また、図９（ａ）は、エラー頻度の変化を時系列で示す図であり、縦軸にエラー頻度を、横軸に時間をそれぞれ示している。又、図９（ｂ）は、リフレッシュ周期の変化を時系列で示す図であり、縦軸に単位時間あたりのリフレッシュ回数を、横軸に時間をそれぞれ示している。
また、図９（ａ）は、エラー頻度の変化を時系列で示す図であり、縦軸にエラー頻度を、横軸に時間をそれぞれ示している。又、図９（ｂ）は、リフレッシュ周期の変化を時系列で示す図であり、縦軸に単位時間あたりのリフレッシュ回数を、横軸に時間をそれぞれ示している。
例えば、図９（ａ）および（ｂ）に示すように、メモリ制御部１２が通常リフレッシュモードのリフレッシュ周期“ＣＮ１”（図９（ｂ）の符号“Ｎ１”参照）でリフレッシュ動作を制御している場合において、ＥＣＣ回路１４でエラーが検出されると（図９（ａ）の時間“Ｔ１６”参照）、通常リフレッシュモードからリフレッシュ周期短縮モードに移行する（図９（ａ）および（ｂ）の時間“Ｔ１６”以降参照）。
このリフレッシュ周期短縮モードにおいては、リフレッシュ周期調整部２６が、調整処理を開始し、調整処理を行なう毎（図９（ｂ）の時間“ｔ”参照）に、単位時間あたりのリフレッシュ回数を予め設定された単位回数（例えば、図９（ｂ）の符号“ｎ”参照）ずつ加算することにより、リフレッシュ周期を段階的に短縮する（図９（ｂ）の時間“Ｔ１６”〜“Ｔ１８”参照）。
そして、予め設定されている下限値のデフォルト値（ｄｅｆａｕｌｔ値）“ＣＮＬ３” （図９（ｂ）の符号“ＮＬ３”参照）までリフレッシュ周期を短縮しても、エラー頻度が閾値“ＴＨ”よりも高い状態である場合には（図９（ａ）の時間“Ｔ１８”参照）、リフレッシュ周期調整部２６は、下限値のデフォルト値“ＣＮＬ３”のリフレッシュ周期を維持する（図９（ｂ）の時間“Ｔ１８”〜“Ｔ１９”参照）。
この状態において、エラー頻度が閾値“ＴＨ”よりも高い状態を維持したままタイマ閾値“Ｘ”を経過した場合には、短縮終了要求部２３は、タイマ２２からの通知を受けて、短縮終了要求をリフレッシュ周期調整部２６に通知する。短縮終了要求部２３から通知を受けたリフレッシュ周期調整部２６は、リフレッシュ周期の調整処理を終了し、通常リフレッシュモードのリフレッシュ周期“ＣＮ１”に戻す（図９（ｂ）の時間“Ｔ１９”参照）。
従って、リフレッシュ周期調整部２６は、通常パトロール制御部２４による通常パトロール動作においてメモリ１１のエラーを検出してからの経過時間が所定時間を超えた場合に、リフレッシュ周期を既定値に戻すようになっている。
これにより、リフレッシュ周期を短縮して長時間が経過してもエラーが解消されない場合、即ち、リフレッシュ周期の調整処理を一定時間以上行なっても効果が得られない場合には、タイマ２２からの指示によりリフレッシュ周期の調整処理を強制的に解除することができるのである。
これにより、リフレッシュ周期を短縮して長時間が経過してもエラーが解消されない場合、即ち、リフレッシュ周期の調整処理を一定時間以上行なっても効果が得られない場合には、タイマ２２からの指示によりリフレッシュ周期の調整処理を強制的に解除することができるのである。
上述の如く構成された本発明の一実施形態に係るメモリリフレッシュ回路１０のメモリ１１においてリフレッシュを行なう具体的な処理手順の例を、図１０に示すフローチャート（Ａ１１〜Ａ１５）に従って説明する。
なお、以下の説明においては、“ＲＦカウンタ”は、ＲＦカウンタ４８の値を示す変数であり、“ＲＦ周期”は、リフレッシュ周期としてＲＦカウンタ４８の上限値を示す変数である。即ち、“ＲＦカウンタ”の値が“ＲＦ周期”の値に達するとリフレッシュが行なわれる。又、“ＲＦ最大値”は、通常リフレッシュモードのリフレッシュ周期“ＣＮ１”としてＲＦカウンタ４８の最大許容値を示す定数であり、“ＲＦ周期”＝“ＲＦ最大値”のときに通常リフレッシュモードのリフレッシュ周期（エラー未発生時のリフレッシュ周期）でリフレッシュが行なわれる。
なお、以下の説明においては、“ＲＦカウンタ”は、ＲＦカウンタ４８の値を示す変数であり、“ＲＦ周期”は、リフレッシュ周期としてＲＦカウンタ４８の上限値を示す変数である。即ち、“ＲＦカウンタ”の値が“ＲＦ周期”の値に達するとリフレッシュが行なわれる。又、“ＲＦ最大値”は、通常リフレッシュモードのリフレッシュ周期“ＣＮ１”としてＲＦカウンタ４８の最大許容値を示す定数であり、“ＲＦ周期”＝“ＲＦ最大値”のときに通常リフレッシュモードのリフレッシュ周期（エラー未発生時のリフレッシュ周期）でリフレッシュが行なわれる。
情報処理装置１０がパワーオンされると、“ＲＦ周期”に“ＲＦ最大値”の値が設定され（ステップＡ１１）、“ＲＦカウンタ”の値がリセットされる（ステップＡ１２）。
また、“ＲＦカウンタ”に値“１（１Ｓｔｅｐ）”が所定間隔で順次加算され（ステップＡ１３）、“ＲＦカウンタ”の値と“ＲＦ周期”の値との比較が行なわれ（ステップＡ１４）、この加算する処理が、“ＲＦカウンタ”の値が“ＲＦ周期”の値に達するまで繰り返し行なわれる（ステップＡ１４の“ＮＯ”ルート参照）。
また、“ＲＦカウンタ”に値“１（１Ｓｔｅｐ）”が所定間隔で順次加算され（ステップＡ１３）、“ＲＦカウンタ”の値と“ＲＦ周期”の値との比較が行なわれ（ステップＡ１４）、この加算する処理が、“ＲＦカウンタ”の値が“ＲＦ周期”の値に達するまで繰り返し行なわれる（ステップＡ１４の“ＮＯ”ルート参照）。
そして、“ＲＦカウンタ”の値が“ＲＦ周期”の値に達すると（ステップＡ１４の“ＹＥＳ”ルート参照）、メモリ１１のリフレッシュが行なわれた後に（ステップＡ１５）、ステップＡ１２に戻り、上述したステップＡ１２〜ステップＡ１５の処理が繰り返し行なわれる。
これにより、メモリ１１のリフレッシュが定期的に行なわれるのである。
これにより、メモリ１１のリフレッシュが定期的に行なわれるのである。
次に、上述の如く構成された本発明の一実施形態に係るメモリリフレッシュ回路１０のメモリ制御部１２により通常パトロール動作を制御する具体的な処理手順を、図１１に示すフローチャート（ステップＢ１１〜Ｂ１７）に従って説明する。
なお、以下の説明においては、“全体ＰＴカウンタ”は、全体ＰＴカウンタの値を示す変数であり、“通常監視間隔”は、通常監視間隔“ＩＰ１”として全体ＰＴカウンタの上限値を示す定数である。
なお、以下の説明においては、“全体ＰＴカウンタ”は、全体ＰＴカウンタの値を示す変数であり、“通常監視間隔”は、通常監視間隔“ＩＰ１”として全体ＰＴカウンタの上限値を示す定数である。
メモリ制御部１２は、後述する初期化処理を実行し（ステップＢ１１）、“全体ＰＴカウンタ”の値をリセットする（ステップＢ１２）。
メモリ制御部１２は、“全体ＰＴカウンタ”に値“１（１Ｓｔｅｐ）”を順次加算し（ステップＢ１３）、“全体ＰＴカウンタ”の値と“通常監視間隔”の値との比較を順次行なうことにより（ステップＢ１４）、この加算する処理を“全体ＰＴカウンタ”の値が“通常監視間隔”の値に達するまで繰り返し行なう（ステップＢ１４の“ＮＯ”ルート参照）。
メモリ制御部１２は、“全体ＰＴカウンタ”に値“１（１Ｓｔｅｐ）”を順次加算し（ステップＢ１３）、“全体ＰＴカウンタ”の値と“通常監視間隔”の値との比較を順次行なうことにより（ステップＢ１４）、この加算する処理を“全体ＰＴカウンタ”の値が“通常監視間隔”の値に達するまで繰り返し行なう（ステップＢ１４の“ＮＯ”ルート参照）。
“全体ＰＴカウンタ”の値が予め設定された“通常監視間隔”の値に達すると（ステップＢ１４の“ＹＥＳ”ルート参照）、メモリ制御部１２は、通常パトロール動作を制御する（ステップＢ１５；通常パトロール制御ステップ）。
通常パトロール動作においてエラーを検出した場合には（ステップＢ１６の“ＹＥＳ”ルート参照）、後述するリフレッシュ周期短縮モードの処理が開始され（ステップＢ１７）、ステップＢ１１に戻る。
通常パトロール動作においてエラーを検出した場合には（ステップＢ１６の“ＹＥＳ”ルート参照）、後述するリフレッシュ周期短縮モードの処理が開始され（ステップＢ１７）、ステップＢ１１に戻る。
一方、通常パトロール動作においてエラーを検出しなかった場合には（ステップＢ１６の“ＮＯ”ルート参照）、ステップＢ１２に戻る。
そして、メモリ制御部１２は、上述したステップＢ１１〜ステップＢ１７の処理を繰り返し行なう。
これにより、予め設定された通常監視間隔で、メモリ１１全体に対して通常パトロール動作が実行されるのである。
そして、メモリ制御部１２は、上述したステップＢ１１〜ステップＢ１７の処理を繰り返し行なう。
これにより、予め設定された通常監視間隔で、メモリ１１全体に対して通常パトロール動作が実行されるのである。
次に、上述の如く構成された本発明の一実施形態に係るメモリリフレッシュ回路１０において初期化処理を行なう手順を、図１２に示すフローチャート（ステップＣ１１〜Ｃ１４）に従って説明する。
なお、以下の説明においては、上記同様に、“ＲＦ周期”および“ＲＦ最大値”を示し、“ＲＦ最小値”は、リフレッシュ周期短縮モードのリフレッシュ周期としてＲＦカウンタ４８の最小許容値を示す変数であり、“ＲＦ周期”＝“ＲＦ最小値”のときにリフレッシュ周期短縮モードのリフレッシュ周期でリフレッシュが行なわれる。又、“前ＥＲ頻度”は、計測部１５によって前回計測されたエラー頻度（一巡前のループで計算されたエラー頻度）を示す変数である。更に、“追加監視間隔”は、追加監視間隔として追加ＰＴカウンタの上限値を示す変数である。
なお、以下の説明においては、上記同様に、“ＲＦ周期”および“ＲＦ最大値”を示し、“ＲＦ最小値”は、リフレッシュ周期短縮モードのリフレッシュ周期としてＲＦカウンタ４８の最小許容値を示す変数であり、“ＲＦ周期”＝“ＲＦ最小値”のときにリフレッシュ周期短縮モードのリフレッシュ周期でリフレッシュが行なわれる。又、“前ＥＲ頻度”は、計測部１５によって前回計測されたエラー頻度（一巡前のループで計算されたエラー頻度）を示す変数である。更に、“追加監視間隔”は、追加監視間隔として追加ＰＴカウンタの上限値を示す変数である。
先ず、“ＲＦ周期”に“ＲＦ最大値”が設定され（ステップＣ１１）、“ＲＦ最小値”にデフォルト値が設定される（ステップＣ１２）。
また、“追加監視間隔”にデフォルト値が設定され（ステップＣ１３）、“前ＥＲ頻度”に“０”が設定されて（ステップＣ１４）、処理を終了する。
次に、上述の如く構成された本発明の一実施形態に係るメモリリフレッシュ回路１０のメモリ制御部１２により追加パトロール動作を制御する具体的な処理手順を、図１３に示すフローチャート（ステップＤ１１〜Ｄ１９）に従って説明する。
また、“追加監視間隔”にデフォルト値が設定され（ステップＣ１３）、“前ＥＲ頻度”に“０”が設定されて（ステップＣ１４）、処理を終了する。
次に、上述の如く構成された本発明の一実施形態に係るメモリリフレッシュ回路１０のメモリ制御部１２により追加パトロール動作を制御する具体的な処理手順を、図１３に示すフローチャート（ステップＤ１１〜Ｄ１９）に従って説明する。
なお、以下の説明においては、上記同様に、“追加監視間隔”を示し、“追加ＰＴカウンタ”は、追加ＰＴカウンタの値を示す変数であり、“ＰＴ回数カウンタ”は、ＰＴ回数カウンタの値を示す変数である。又、“エラー数”は、メモリ制御部１２によってエラー発生アドレスのエラーを検出した回数（エラーアドレスへのパトロールリードによってエラーが検出された回数）を示す変数であり、“ＰＴ閾値”は、リフレッシュ周期の調整処理を行なう時間間隔としてＰＴ回数カウンタを示す定数である。
メモリ制御部１２は、“エラー数”の値をリセットし（ステップＤ１１）、“追加ＰＴカウンタ”の値をリセットする（ステップＤ１２）。
メモリ制御部１２は、“追加ＰＴカウンタ”に値“１（１Ｓｔｅｐ）”を順次加算（インクリメント）し（ステップＤ１３）、“追加ＰＴカウンタ”の値と“追加監視間隔”の値との比較を順次行なうことにより（ステップＤ１４）、この加算する処理を“追加ＰＴカウンタ”の値が“追加監視間隔”の値に達するまで繰り返し行なう（ステップＤ１４の“ＮＯ”ルート参照）。
メモリ制御部１２は、“追加ＰＴカウンタ”に値“１（１Ｓｔｅｐ）”を順次加算（インクリメント）し（ステップＤ１３）、“追加ＰＴカウンタ”の値と“追加監視間隔”の値との比較を順次行なうことにより（ステップＤ１４）、この加算する処理を“追加ＰＴカウンタ”の値が“追加監視間隔”の値に達するまで繰り返し行なう（ステップＤ１４の“ＮＯ”ルート参照）。
“追加ＰＴカウンタ”の値が“追加監視間隔”の値以上になると（ステップＤ１４の“ＹＥＳ”ルート参照）、メモリ制御部１２は、追加パトロール動作を制御する（ステップＤ１５；追加パトロール制御ステップ）。
追加パトロール動作においてエラー検出を行ない（ステップＤ１６）、追加パトロール動作においてエラーを検出した場合には（ステップＤ１６の“ＹＥＳ”ルート参照）、メモリ制御部１２は、“エラー数”に値“１”を加算し（ステップＤ１７）、“ＰＴ回数カウンタ”に値“１（１Ｓｔｅｐ）”を加算する（ステップＤ１８）。
追加パトロール動作においてエラー検出を行ない（ステップＤ１６）、追加パトロール動作においてエラーを検出した場合には（ステップＤ１６の“ＹＥＳ”ルート参照）、メモリ制御部１２は、“エラー数”に値“１”を加算し（ステップＤ１７）、“ＰＴ回数カウンタ”に値“１（１Ｓｔｅｐ）”を加算する（ステップＤ１８）。
一方、追加パトロール動作においてエラーを検出しなかった場合には（ステップＤ１６の“ＮＯ”ルート参照）、ステップＤ１８に移行する。
メモリ制御部１２は、“ＰＴ回数カウンタ”の値と“ＰＴ閾値”の値とを比較し（ステップＤ１９）、“ＰＴ回数カウンタ”の値が“ＰＴ閾値”の値以上の場合には（ステップＤ１９の“ＹＥＳ”ルート参照）、処理を終了する。
メモリ制御部１２は、“ＰＴ回数カウンタ”の値と“ＰＴ閾値”の値とを比較し（ステップＤ１９）、“ＰＴ回数カウンタ”の値が“ＰＴ閾値”の値以上の場合には（ステップＤ１９の“ＹＥＳ”ルート参照）、処理を終了する。
一方、“ＰＴ回数カウンタ”の値が“ＰＴ閾値”の値未満の場合には（ステップＤ１９の“ＮＯ”ルート参照）、ステップＤ１２に戻る。
そして、“ＰＴ回数カウンタ”の値が“ＰＴ閾値”の値以上になるまで、上述したステップＤ１２〜ステップＤ１９の処理を繰り返し行なう。
これにより、通常監視間隔よりも十分短い間隔で、エラー発生アドレスに対して追加パトロール動作が実行されるのである。
そして、“ＰＴ回数カウンタ”の値が“ＰＴ閾値”の値以上になるまで、上述したステップＤ１２〜ステップＤ１９の処理を繰り返し行なう。
これにより、通常監視間隔よりも十分短い間隔で、エラー発生アドレスに対して追加パトロール動作が実行されるのである。
次に、上述の如く構成された本発明の一実施形態に係るメモリリフレッシュ回路１０のリフレッシュ周期調整部２６によりリフレッシュ周期を調整する具体的な処理手順を、図５および図６を参照しながら、図１４に示すフローチャート（ステップＥ１１〜Ｅ１９）に従って説明する。
なお、以下の説明においては、上記同様に、“エラー数”，“ＰＴ閾値”，“ＲＦ周期”，“ＲＦ最大値”，“前ＥＲ頻度”および“ＲＦ最小値”を示し、“ＥＲ頻度”は、計測部１５によって計測されたエラー頻度（エラーの発生割合）を示す変数である。又、“ＥＲ閾値”は、リフレッシュ周期を短縮するか否かを判断する閾値“ＴＨ”（図５および図６参照）を示す定数であり、“ＥＲ頻度”＞“ＥＲ閾値”のときにリフレッシュ周期が短縮される。
なお、以下の説明においては、上記同様に、“エラー数”，“ＰＴ閾値”，“ＲＦ周期”，“ＲＦ最大値”，“前ＥＲ頻度”および“ＲＦ最小値”を示し、“ＥＲ頻度”は、計測部１５によって計測されたエラー頻度（エラーの発生割合）を示す変数である。又、“ＥＲ閾値”は、リフレッシュ周期を短縮するか否かを判断する閾値“ＴＨ”（図５および図６参照）を示す定数であり、“ＥＲ頻度”＞“ＥＲ閾値”のときにリフレッシュ周期が短縮される。
計測部１５は、追加パトロール動作が実行されている状態で（ステップＥ１１）、“エラー数”の値を“ＰＴ閾値”の値で除算して“ＥＲ頻度”を算出する（ステップＥ１２；計測ステップ）。
リフレッシュ周期調整部２６は、“ＥＲ頻度”の値と“ＥＲ閾値”の値（図５（ａ）および図６（ａ）の符号“ＴＨ”参照）とを比較する（ステップＥ１３）。
リフレッシュ周期調整部２６は、“ＥＲ頻度”の値と“ＥＲ閾値”の値（図５（ａ）および図６（ａ）の符号“ＴＨ”参照）とを比較する（ステップＥ１３）。
比較の結果、“ＥＲ頻度”の値が“ＥＲ閾値”の値以上の場合には（ステップＥ１３の“ＮＯ”ルート参照；図５（ａ）の時間“Ｔ２”および図６（ａ）の時間“Ｔ５”〜“Ｔ６”参照）、リフレッシュ周期調整部２６は、“ＥＲ頻度”の値が“前ＥＲ頻度”の値と同一であるか否かを判定する（ステップＥ１４）。
“ＥＲ頻度”の値が“前ＥＲ頻度”の値と異なる場合には（ステップＥ１４の“ＮＯ”ルート参照；図５（ａ）の時間“Ｔ１”〜“Ｔ３”参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”の値が“ＲＦ最小値”の値と同一であるか否かを判定する（ステップＥ１５）。
“ＥＲ頻度”の値が“前ＥＲ頻度”の値と異なる場合には（ステップＥ１４の“ＮＯ”ルート参照；図５（ａ）の時間“Ｔ１”〜“Ｔ３”参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”の値が“ＲＦ最小値”の値と同一であるか否かを判定する（ステップＥ１５）。
“ＲＦ周期”の値が“ＲＦ最小値”の値と異なる場合には（ステップＥ１５の“ＮＯ”ルート参照；図５（ｂ）の時間“Ｔ２”〜“Ｔ３”および図６（ｂ）の時間“Ｔ５”〜“Ｔ８”参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”から値“１（１Ｓｔｅｐ；図３（ｂ）および図４（ｂ）の時間“ｔ”参照）”を減算（デクリメント）し（ステップＥ１６；リフレッシュ周期調整ステップ）、“前ＥＲ頻度”を“ＥＲ頻度”に設定して（ステップＥ１７）、ステップＥ１１に戻る。
“ＲＦ周期”の値が“ＲＦ最小値”の値と同一である場合には（ステップＥ１５の“ＹＥＳ”ルート参照）、ステップＥ１７に移行する。
“ＥＲ頻度”の値が“前ＥＲ頻度”の値と同一である場合には（ステップＥ１４の“ＹＥＳ”ルート参照；図５（ａ）の時間“Ｔ４”以降参照）、ステップＥ１７に移行する。
一方、“ＥＲ頻度”の値が“ＥＲ閾値”の値未満の場合には（ステップＥ１３の“ＹＥＳ”ルート参照；図６（ａ）の時間“Ｔ６”以降参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”の値と“ＲＦ最大値”の値とを比較する（ステップＥ１８）。
“ＥＲ頻度”の値が“前ＥＲ頻度”の値と同一である場合には（ステップＥ１４の“ＹＥＳ”ルート参照；図５（ａ）の時間“Ｔ４”以降参照）、ステップＥ１７に移行する。
一方、“ＥＲ頻度”の値が“ＥＲ閾値”の値未満の場合には（ステップＥ１３の“ＹＥＳ”ルート参照；図６（ａ）の時間“Ｔ６”以降参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”の値と“ＲＦ最大値”の値とを比較する（ステップＥ１８）。
“ＲＦ周期”の値が“ＲＦ最大値”の値未満の場合には（ステップＥ１８の“ＮＯ”ルート参照；図６（ｂ）の時間“Ｔ７”〜“Ｔ８”参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”に値“１（１Ｓｔｅｐ）”を加算し（ステップＥ１９；リフレッシュ周期調整ステップ）、ステップＥ１７に移行する。
“ＲＦ周期”の値が“ＲＦ最大値”の値以上の場合には（ステップＥ１８の“ＹＥＳ”ルート参照；図６（ｂ）の時間“Ｔ８”以降参照）、処理を終了する。
“ＲＦ周期”の値が“ＲＦ最大値”の値以上の場合には（ステップＥ１８の“ＹＥＳ”ルート参照；図６（ｂ）の時間“Ｔ８”以降参照）、処理を終了する。
即ち、リフレッシュ周期調整部２６は、図１４に示す処理を実行することにより、表１に示す制御を行なうようになっている。
これにより、エラー頻度に合わせてリフレッシュ周期が調整されるのである。
次に、上述の如く構成された本発明の一実施形態に係るメモリリフレッシュ回路２１の監視間隔変更部２７において追加監視間隔を変更する具体的な処理手順を、図７を参照しながら、図１５に示すフローチャート（ステップＦ１１〜Ｆ２９）に従って説明する。
なお、以下の説明においては、上記と同様に、“エラー数”，“ＰＴ閾値”，“ＲＦ周期”，“ＲＦ最大値”，“前ＥＲ頻度”，“ＲＦ最小値”，“通常監視間隔”，“追加監視間隔”および“ＥＲ閾値”を示し、“収束閾値”は、収束カウンタの上限値を示す定数である。又、“短間隔”は、追加監視間隔のデフォルト値“ＩＰ２”を示す定数であり、“長間隔”は、短間隔“ＩＰ２”よりも長い間隔“ＩＰ３”を追加監視間隔として示す定数である。
次に、上述の如く構成された本発明の一実施形態に係るメモリリフレッシュ回路２１の監視間隔変更部２７において追加監視間隔を変更する具体的な処理手順を、図７を参照しながら、図１５に示すフローチャート（ステップＦ１１〜Ｆ２９）に従って説明する。
なお、以下の説明においては、上記と同様に、“エラー数”，“ＰＴ閾値”，“ＲＦ周期”，“ＲＦ最大値”，“前ＥＲ頻度”，“ＲＦ最小値”，“通常監視間隔”，“追加監視間隔”および“ＥＲ閾値”を示し、“収束閾値”は、収束カウンタの上限値を示す定数である。又、“短間隔”は、追加監視間隔のデフォルト値“ＩＰ２”を示す定数であり、“長間隔”は、短間隔“ＩＰ２”よりも長い間隔“ＩＰ３”を追加監視間隔として示す定数である。
監視間隔変更部２７は、“追加監視間隔”に“短間隔”の値（図７（ａ）の時間“Ｐ２”参照）を設定する（ステップＦ１１）。
そして、計測部１５は、追加パトロール動作が実行されている状態で（ステップＦ１２；図７の時間“Ｔ８”以降参照）、“エラー数”の値を“ＰＴ閾値”の値で除算して“エラー頻度”を算出し（ステップＦ１３）、リフレッシュ周期調整部２６は、“ＥＲ頻度”の値と“ＥＲ閾値”の値とを比較する（ステップＦ１４）。
そして、計測部１５は、追加パトロール動作が実行されている状態で（ステップＦ１２；図７の時間“Ｔ８”以降参照）、“エラー数”の値を“ＰＴ閾値”の値で除算して“エラー頻度”を算出し（ステップＦ１３）、リフレッシュ周期調整部２６は、“ＥＲ頻度”の値と“ＥＲ閾値”の値とを比較する（ステップＦ１４）。
比較の結果、“ＥＲ頻度”の値が“ＥＲ閾値”の値以上の場合には（ステップＦ１４の“ＮＯ”ルート参照）、リフレッシュ周期調整部２６は、“ＥＲ頻度”の値が“前ＥＲ頻度”の値と同一であるか否かを判定する（ステップＦ１５）。
“ＥＲ頻度”の値が“前ＥＲ頻度”の値と異なる場合には（ステップＦ１５の“ＮＯ”ルート参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”の値が“ＲＦ最小値”の値と同一であるか否かを判定する（ステップＦ１６）。
“ＥＲ頻度”の値が“前ＥＲ頻度”の値と異なる場合には（ステップＦ１５の“ＮＯ”ルート参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”の値が“ＲＦ最小値”の値と同一であるか否かを判定する（ステップＦ１６）。
“ＲＦ周期”の値が“ＲＦ下限値”の値と異なる場合には（ステップＦ１６の“ＮＯ”ルート参照；図７（ｂ）の時間“Ｔ９”〜“Ｔ１０”参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”から値“１（１Ｓｔｅｐ）”を減算する（ステップＦ１７）。
そして、監視間隔変更部２７は、“収束カウンタ”の値をリセットするとともに（ステップＦ１８）、“追加監視間隔”に“短間隔”の値を設定した後に（ステップＦ１９）、リフレッシュ周期調整部２６が、“前ＥＲ頻度”に“ＥＲ頻度”の値を設定して（ステップＦ２０）、ステップＦ１２に戻る。
そして、監視間隔変更部２７は、“収束カウンタ”の値をリセットするとともに（ステップＦ１８）、“追加監視間隔”に“短間隔”の値を設定した後に（ステップＦ１９）、リフレッシュ周期調整部２６が、“前ＥＲ頻度”に“ＥＲ頻度”の値を設定して（ステップＦ２０）、ステップＦ１２に戻る。
“ＲＦ周期”の値が“ＲＦ最小値”の値（図７（ｂ）の符号“ＮＬ３”参照）と同一である場合には（ステップＦ１６の“ＹＥＳ”ルート参照；図７（ｂ）の時間“Ｔ１０”〜“Ｔ１１”参照）、監視間隔変更部２７は、“収束カウンタ”の値をリセットするとともに（ステップＦ２１）、“追加監視間隔”に“短間隔”の値を設定して（ステップＦ２２）、ステップＦ２０に移行する。
“ＥＲ頻度”の値が“前ＥＲ頻度”の値と同一である場合には（ステップＦ１５の“ＹＥＳ”ルート参照）、監視間隔変更部２７は、“収束カウンタ”に値“１（１Ｓｔｅｐ）”を加算し（ステップＦ２３）、“収束カウンタ”の値と“収束閾値”の値とを比較する（ステップＦ２４）。
“収束カウンタ”の値が“収束閾値”の値以上の場合には（ステップＦ２４の“ＹＥＳ”ルート参照）、監視間隔変更部２７は、“追加監視間隔”の値を“長間隔”の値（図７（ａ）の符号“Ｐ３”参照）に設定して（ステップＦ２５；図７（ａ）の時間“Ｔ１１”以降参照；監視間隔変更ステップ）、ステップＦ２０に移行する。
“収束カウンタ”の値が“収束閾値”の値以上の場合には（ステップＦ２４の“ＹＥＳ”ルート参照）、監視間隔変更部２７は、“追加監視間隔”の値を“長間隔”の値（図７（ａ）の符号“Ｐ３”参照）に設定して（ステップＦ２５；図７（ａ）の時間“Ｔ１１”以降参照；監視間隔変更ステップ）、ステップＦ２０に移行する。
“収束カウンタ”の値が“収束閾値”の値未満の場合には（ステップＦ２４の“ＮＯ”ルート参照）、ステップＦ２０に移行する。
一方、“ＥＲ頻度”の値が“ＥＲ閾値”の値未満の場合には（ステップＦ１４の“ＹＥＳ”ルート参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”の値と“ＲＦ最大値”の値とを比較する（ステップＦ２６）。
一方、“ＥＲ頻度”の値が“ＥＲ閾値”の値未満の場合には（ステップＦ１４の“ＹＥＳ”ルート参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”の値と“ＲＦ最大値”の値とを比較する（ステップＦ２６）。
“ＲＦ周期”の値が“ＲＦ最大値”の値未満の場合には（ステップＦ２６の“ＮＯ”ルート参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”に値“１（１Ｓｔｅｐ）”を加算する（ステップＦ２７）。
そして、監視間隔変更部２７は、“収束カウンタ”の値をリセットし（ステップＦ２８）、“追加監視間隔”の値を“短間隔”の値に設定して（ステップＦ２９）、ステップＦ２０に移行する。
そして、監視間隔変更部２７は、“収束カウンタ”の値をリセットし（ステップＦ２８）、“追加監視間隔”の値を“短間隔”の値に設定して（ステップＦ２９）、ステップＦ２０に移行する。
“ＲＦ周期”の値が“ＲＦ最大値”の値以上の場合には（ステップＦ２６の“ＹＥＳ”ルート参照）、処理を終了する。
これにより、短縮されたリフレッシュ周期が一定値に収束した場合に追加監視間隔を延長するのである。
次に、上述の如く構成された本発明の一実施形態に係るメモリリフレッシュ回路１０の下限値算出部２１により下限値を算出する具体的な処理手順を、メモリ１１の温度に基づいて算出する場合を例に、図８を参照しながら、図１６に示すフローチャート（ステップＧ１１〜Ｇ２５）に従って説明する。
これにより、短縮されたリフレッシュ周期が一定値に収束した場合に追加監視間隔を延長するのである。
次に、上述の如く構成された本発明の一実施形態に係るメモリリフレッシュ回路１０の下限値算出部２１により下限値を算出する具体的な処理手順を、メモリ１１の温度に基づいて算出する場合を例に、図８を参照しながら、図１６に示すフローチャート（ステップＧ１１〜Ｇ２５）に従って説明する。
なお、以下の説明においては、上記同様に、“エラー数”，“ＰＴ閾値”，“ＲＦ周期”，“ＲＦ最大値”，“前ＥＲ頻度”，“ＲＦ最小値”および“ＥＲ閾値”を示し、“温度”は、温度センサ１９によって計測される温度を示す変数であり、“温度閾値”は、システムが正常と判断する温度の上限値を示す定数である。
計測部１５は、追加パトロール動作が実行されている状態で（ステップＧ１１）、“エラー数”の値を“ＰＴ閾値”の値で除算して“エラー頻度”を算出する（ステップＧ１２）。
計測部１５は、追加パトロール動作が実行されている状態で（ステップＧ１１）、“エラー数”の値を“ＰＴ閾値”の値で除算して“エラー頻度”を算出する（ステップＧ１２）。
下限値算出部２１は、温度センサ１９に基づいて温度の計測を実行し（ステップＧ１３）、“温度”の値と“温度閾値”の値とを比較する（ステップＧ１４）。
“温度”の値が“温度閾値”の値よりも大きい場合には（ステップＧ１４の“ＹＥＳ”ルート参照）、下限値算出部２１は、“ＲＦ最小値”から値“１（１Ｓｔｅｐ；図８（ｂ）の符号“ｎ”参照）”を減算し（ステップＧ１５）、ステップＧ１８に移行する。
“温度”の値が“温度閾値”の値よりも大きい場合には（ステップＧ１４の“ＹＥＳ”ルート参照）、下限値算出部２１は、“ＲＦ最小値”から値“１（１Ｓｔｅｐ；図８（ｂ）の符号“ｎ”参照）”を減算し（ステップＧ１５）、ステップＧ１８に移行する。
“温度”の値が“温度閾値”の値以下である場合には（ステップＧ１４の“ＮＯ”ルート参照）、下限値算出部２１は、“ＲＦ最小値”の値がデフォルト値であるか否かを判断する（ステップＧ１６）。“ＲＦ最小値”の値がデフォルト値である場合には（ステップＧ１６の“ＹＥＳ”ルート参照）、ステップＧ１８に移行する。
“ＲＦ最小値”の値がデフォルト値でない場合には（ステップＧ１６の“ＮＯ”ルート参照）、下限値算出部２１は、“ＲＦ最小値”に値“１（１Ｓｔｅｐ）”を加算し（ステップＧ１７）、ステップＧ１８に移行する。
“ＲＦ最小値”の値がデフォルト値でない場合には（ステップＧ１６の“ＮＯ”ルート参照）、下限値算出部２１は、“ＲＦ最小値”に値“１（１Ｓｔｅｐ）”を加算し（ステップＧ１７）、ステップＧ１８に移行する。
そして、リフレッシュ周期調整部２６は、“ＥＲ頻度”の値と“ＥＲ閾値”の値（図８（ａ）の符号“ＴＨ”参照）とを比較する（ステップＧ１８）。
比較の結果、“ＥＲ頻度”の値が“ＥＲ閾値”の値以上の場合には（ステップＧ１８の“ＮＯ”ルート参照；図８（ａ）参照）、リフレッシュ周期調整部２６は、“ＥＲ頻度”の値が“前ＥＲ頻度”の値と同一であるか否かを判定する（ステップＧ１９）。
比較の結果、“ＥＲ頻度”の値が“ＥＲ閾値”の値以上の場合には（ステップＧ１８の“ＮＯ”ルート参照；図８（ａ）参照）、リフレッシュ周期調整部２６は、“ＥＲ頻度”の値が“前ＥＲ頻度”の値と同一であるか否かを判定する（ステップＧ１９）。
“ＥＲ頻度”の値が“前ＥＲ頻度”の値と異なる場合には（ステップＧ１９の“ＮＯ”ルート参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”の値が“ＲＦ最小値”の値と同一であるか否かを判定する（ステップＧ２０）。
“ＲＦ周期”の値が“ＲＦ最小値”の値と異なる場合には（ステップＧ２０の“ＮＯ”ルート参照）、“ＲＦ周期”から値“１（１Ｓｔｅｐ）”を減算し（ステップＧ２１）、“前ＥＲ頻度”の値を“ＥＲ頻度”の値に設定して（ステップＧ２２）、ステップＧ１１に戻る。
“ＲＦ周期”の値が“ＲＦ最小値”の値と異なる場合には（ステップＧ２０の“ＮＯ”ルート参照）、“ＲＦ周期”から値“１（１Ｓｔｅｐ）”を減算し（ステップＧ２１）、“前ＥＲ頻度”の値を“ＥＲ頻度”の値に設定して（ステップＧ２２）、ステップＧ１１に戻る。
“ＲＦ周期”の値が“ＲＦ最小値”の値と同一である場合には（ステップＧ２０の“ＹＥＳ”ルート参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”の値を“ＲＦ最小値”の値に設定し（ステップＧ２３）、ステップＧ２２に移行する。
“ＥＲ頻度”の値が“前ＥＲ頻度”の値と同一である場合には（ステップＧ１９の“ＹＥＳ”ルート参照；図８（ａ）参照）、ステップＧ２２に移行する。
“ＥＲ頻度”の値が“前ＥＲ頻度”の値と同一である場合には（ステップＧ１９の“ＹＥＳ”ルート参照；図８（ａ）参照）、ステップＧ２２に移行する。
一方、“ＥＲ頻度”の値が“ＥＲ閾値”の値未満の場合には（ステップＧ１８の“ＹＥＳ”ルート参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”の値と“ＲＦ最大値”の値とを比較する（ステップＧ２４）。
“ＲＦ周期”の値が“ＲＦ最大値”の値未満の場合には（ステップＧ２４の“ＮＯ”ルート参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”に値“１（１Ｓｔｅｐ）”を加算し（ステップＧ２５）、ステップＧ２２に移行する。
“ＲＦ周期”の値が“ＲＦ最大値”の値未満の場合には（ステップＧ２４の“ＮＯ”ルート参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”に値“１（１Ｓｔｅｐ）”を加算し（ステップＧ２５）、ステップＧ２２に移行する。
“ＲＦ周期”の値が“ＲＦ最大値”の値以上の場合には（ステップＧ２４の“ＹＥＳ”ルート参照）、処理を終了する。
これにより、過剰なリフレッシュを防止するとともに、過剰なリフレッシュによりメモリ１１の動作に与える悪影響を抑制することができるのである。
次に、上述の如く構成された本発明の一実施形態に係るメモリリフレッシュ回路１０の短縮終了要求部２３においてタイマ閾値を経過した場合の具体的な処理手順を、図９を参照しながら、図１７に示すフローチャート（ステップＨ１１〜Ｈ２２）に従って説明する。
これにより、過剰なリフレッシュを防止するとともに、過剰なリフレッシュによりメモリ１１の動作に与える悪影響を抑制することができるのである。
次に、上述の如く構成された本発明の一実施形態に係るメモリリフレッシュ回路１０の短縮終了要求部２３においてタイマ閾値を経過した場合の具体的な処理手順を、図９を参照しながら、図１７に示すフローチャート（ステップＨ１１〜Ｈ２２）に従って説明する。
なお、以下の説明においては、上記同様に、“エラー数”，“ＰＴ閾値”，“ＲＦ周期”，“ＲＦ最大値”，“前ＥＲ頻度”，“ＲＦ最小値”および“ＥＲ閾値”を示し、“経過時間”は、タイマ２２の時間を示す変数であり、“タイマ閾値”は、タイムアウトとして制御を終了するための上限値“Ｘ”（図９（ｂ）参照）を示す定数である。
タイマ２２は、“経過時間”の値と“タイマ閾値”の値（図９（ｂ）の符号“Ｘ”参照）とを比較する（ステップＨ１１）。
タイマ２２は、“経過時間”の値と“タイマ閾値”の値（図９（ｂ）の符号“Ｘ”参照）とを比較する（ステップＨ１１）。
“経過時間”の値が“タイマ閾値”の値以上の場合には（ステップＨ１１の“ＹＥＳ”ルート参照；図９の時間“Ｔ１９”以降参照）、短縮終了要求部２３は、調整処理を終了した旨をメモリエラーとしてシステム（情報処理装置；図示省略）に通知するとともに（ステップＨ１２）、リフレッシュ周期調整部２６に対して短縮終了要求を通知して（ステップＨ１３）、処理を終了する。
“経過時間”の値が“タイマ閾値”の値未満の場合には（ステップＨ１１の“ＮＯ”ルート参照；図９（ｂ）の時間“Ｔ１６”〜“Ｔ１９”参照）、計測部１５は、追加パトロール動作が実行されている状態で（ステップＨ１４）、“エラー数”の値を“ＰＴ閾値”の値で除算して“エラー頻度”を算出する（ステップＨ１５）。
リフレッシュ周期調整部２６は、“ＥＲ頻度”の値と“ＥＲ閾値”の値（図９（ａ）の符号“ＴＨ”参照）とを比較する（ステップＨ１６）。
リフレッシュ周期調整部２６は、“ＥＲ頻度”の値と“ＥＲ閾値”の値（図９（ａ）の符号“ＴＨ”参照）とを比較する（ステップＨ１６）。
比較の結果、“ＥＲ頻度”の値が“ＥＲ閾値”の値以上の場合には（ステップＨ１６の“ＮＯ”ルート参照；図９（ａ）の時間“Ｔ１７”以降参照）、リフレッシュ周期調整部２６は、“ＥＲ頻度”の値が“前ＥＲ頻度”の値と同一であるか否かを判定する（ステップＨ１７）。
“ＥＲ頻度”の値が“前ＥＲ頻度”の値と異なる場合には（ステップＨ１７の“ＮＯ”ルート参照；図９（ｂ）の時間“Ｔ１６”〜“Ｔ１９”参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”の値が“ＲＦ最小値”の値（図９（ｂ）の符号“ＮＬ３”参照）と同一であるか否かを判定する（ステップＨ１８）。
“ＥＲ頻度”の値が“前ＥＲ頻度”の値と異なる場合には（ステップＨ１７の“ＮＯ”ルート参照；図９（ｂ）の時間“Ｔ１６”〜“Ｔ１９”参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”の値が“ＲＦ最小値”の値（図９（ｂ）の符号“ＮＬ３”参照）と同一であるか否かを判定する（ステップＨ１８）。
“ＲＦ周期”の値が“ＲＦ最小値”の値と異なる場合には（ステップＨ１８の“ＮＯ”ルート参照；図９（ｂ）の時間“Ｔ１６”〜“Ｔ１９”参照）、“ＲＦ周期”から値“１（１Ｓｔｅｐ）”を減算し（ステップＨ１９）、“前ＥＲ頻度”を“ＥＲ頻度”に設定して（ステップＨ２０）、ステップＨ１１に戻る。
“ＲＦ周期”の値が“ＲＦ最小値”の値と同一である場合には（ステップＨ１８の“ＹＥＳ”ルート参照；図９（ｂ）の時間“Ｔ１８”〜“Ｔ１９”参照）、ステップＨ２０に移行する。
“ＲＦ周期”の値が“ＲＦ最小値”の値と同一である場合には（ステップＨ１８の“ＹＥＳ”ルート参照；図９（ｂ）の時間“Ｔ１８”〜“Ｔ１９”参照）、ステップＨ２０に移行する。
“ＥＲ頻度”の値が“前ＥＲ頻度”の値と同一である場合には（ステップＨ１７の“ＹＥＳ”ルート参照）、ステップＨ２０に移行する。
一方、“ＥＲ頻度”の値が“ＥＲ閾値”の値未満の場合には（ステップＨ１６の“ＹＥＳ”ルート参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”の値と“ＲＦ最大値”の値とを比較する（ステップＨ２１）。
一方、“ＥＲ頻度”の値が“ＥＲ閾値”の値未満の場合には（ステップＨ１６の“ＹＥＳ”ルート参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”の値と“ＲＦ最大値”の値とを比較する（ステップＨ２１）。
“ＲＦ周期”の値が“ＲＦ最大値”の値未満の場合には（ステップＨ２１の“ＮＯ”ルート参照）、リフレッシュ周期調整部２６は、“ＲＦ周期”に値“１（１Ｓｔｅｐ）”を加算し（ステップＨ２２）、ステップＨ２０に移行する。
“ＲＦ周期”の値が“ＲＦ最大値”の値以上の場合には（ステップＨ２１の“ＹＥＳ”ルート参照）、処理を終了する。
“ＲＦ周期”の値が“ＲＦ最大値”の値以上の場合には（ステップＨ２１の“ＹＥＳ”ルート参照）、処理を終了する。
これにより、リフレッシュ周期を短縮して長時間が経過してもエラーが解消されない場合に、リフレッシュ周期の調整処理を強制的に解除することができるのである。
このように、本発明の一実施形態としてのメモリリフレッシュ回路１０によれば、メモリ１１のパトロールを行なう通常パトロール動作を制御するとともに、通常パトロール動作においてメモリ１１のエラーを検出した場合に、エラー発生アドレスのパトロールを行なう追加パトロール動作を制御することにより、エラーの検出機構が効率化される。又、追加パトロール動作においてエラー発生アドレスのエラーを検出した場合に、このエラー発生アドレスにおけるエラー頻度に応じてリフレッシュ周期を調整することにより、メモリ１１全体に対してパトロールを行なう場合に比べて短い間隔で、エラーの発生状態に合わせたリフレッシュ周期の最適化を行なうことができ、システムの動作環境が一時的に変化する場合の応答性を向上させることができる。
このように、本発明の一実施形態としてのメモリリフレッシュ回路１０によれば、メモリ１１のパトロールを行なう通常パトロール動作を制御するとともに、通常パトロール動作においてメモリ１１のエラーを検出した場合に、エラー発生アドレスのパトロールを行なう追加パトロール動作を制御することにより、エラーの検出機構が効率化される。又、追加パトロール動作においてエラー発生アドレスのエラーを検出した場合に、このエラー発生アドレスにおけるエラー頻度に応じてリフレッシュ周期を調整することにより、メモリ１１全体に対してパトロールを行なう場合に比べて短い間隔で、エラーの発生状態に合わせたリフレッシュ周期の最適化を行なうことができ、システムの動作環境が一時的に変化する場合の応答性を向上させることができる。
また、計測部１５によって計測されたエラー頻度が大きくなった場合に、リフレッシュ周期を段階的に短縮し、計測部１５によって計測されたエラー頻度が小さくなった場合に、リフレッシュ周期を段階的に延長することにより、エラー頻度の変化に合わせたリフレッシュ周期の調整処理を短い間隔で少しずつ行なうので、エラー頻度の変化が小さい場合に調整の度合いを小さく抑えることができる。従って、メモリ１１におけるエラーの発生状態に合わせたリフレッシュ周期の最適化をより効率よく行なうことができる。
さらに、下限値算出部２１がメモリ１１の温度に基づいて下限値を変更することにより、エラー頻度のみによる制御では回避できない過剰なリフレッシュを防止するとともに、過剰なリフレッシュによりメモリ１１の動作に与える悪影響を抑制することができる。
また、下限値算出部２１がメモリ１１のアクセス頻度に基づいて下限値を変更することにより、エラー頻度のみによる制御では回避できない過剰なリフレッシュを防止するとともに、リード／ライト（read／write）アクセスの阻害によりメモリ１１の動作に与える悪影響を抑制することができる。
また、下限値算出部２１がメモリ１１のアクセス頻度に基づいて下限値を変更することにより、エラー頻度のみによる制御では回避できない過剰なリフレッシュを防止するとともに、リード／ライト（read／write）アクセスの阻害によりメモリ１１の動作に与える悪影響を抑制することができる。
さらに、通常パトロール動作においてメモリ１１のエラーを検出してからの経過時間がタイマ閾値を超えた場合に、通常リフレッシュモードのリフレッシュ周期に強制的に戻すことにより、改善不可能なエラーに対してリフレッシュ周期の調整処理を行なうことがなくなり、無駄なリフレッシュを続けることを防止することができる。
また、計測部１５によって計測されたエラー頻度が一定になった場合に、追加監視間隔を延長することにより、不必要なパトロールを削減することができる。又、リフレッシュ周期を調製する際に追加監視間隔も合わせて調整することにより、エラー検出機構の効率化を図ることができる。
また、計測部１５によって計測されたエラー頻度が一定になった場合に、追加監視間隔を延長することにより、不必要なパトロールを削減することができる。又、リフレッシュ周期を調製する際に追加監視間隔も合わせて調整することにより、エラー検出機構の効率化を図ることができる。
〔２〕その他
なお、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上記実施形態においては、計測部１５がエラー発生箇所における所定時間あたりのエラー数をエラー頻度として計測しているが、それに限定されるものではなく、追加パトロール制御部２５による追加パトロール動作において複数のエラー発生アドレスを検出した場合に、計測部１５がエラー発生箇所の数をエラー頻度として計測してもよい。これにより、一定時間のエラー数をカウントする場合のように一定時間の経過を待つことなく短時間で計測することができる。
なお、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上記実施形態においては、計測部１５がエラー発生箇所における所定時間あたりのエラー数をエラー頻度として計測しているが、それに限定されるものではなく、追加パトロール制御部２５による追加パトロール動作において複数のエラー発生アドレスを検出した場合に、計測部１５がエラー発生箇所の数をエラー頻度として計測してもよい。これにより、一定時間のエラー数をカウントする場合のように一定時間の経過を待つことなく短時間で計測することができる。
また、上記実施形態においては、ＥＣＣ回路１４として単一誤り訂正二重誤り符号を用いているが、それに限定されるものではなく、検出訂正能力を持つ誤り検出訂正符号を用いてもよい。
さらに、上記実施形態においては、下限値算出部２１，短縮終了要求部２３および監視間隔変更部２７をそなえて構成しているが、それに限定されるものではなく、必ずしもこれらを全部そなえていなくてもよい。
さらに、上記実施形態においては、下限値算出部２１，短縮終了要求部２３および監視間隔変更部２７をそなえて構成しているが、それに限定されるものではなく、必ずしもこれらを全部そなえていなくてもよい。
なお、本発明の各実施形態が開示されていれば、本発明を当業者によって実施・製造することが可能である。
リフレッシュ動作を必要とする各種メモリデバイスに適用できる。
また、該リフレッシュ周期調整部は、該計測部によって計測された該エラー頻度が大きくなった場合に、該リフレッシュ周期を段階的に短縮し、該計測部によって計測された該エラー頻度が小さくなった場合に、該リフレッシュ周期を段階的に延長することが好ましい。
さらに、該リフレッシュ周期調整部は、予め設定された下限値以上で該リフレッシュ周期を調整することが好ましい。
また、該メモリの温度であるメモリ温度に基づいて、該下限値を変更してもよい。
さらに、該リフレッシュ周期調整部は、該通常パトロール制御部による該通常パトロール動作において該メモリのエラーを検出してからの経過時間が所定時間を超えた場合に、該リフレッシュ周期を既定値に戻してもよい。
さらに、該リフレッシュ周期調整部は、該通常パトロール制御部による該通常パトロール動作において該メモリのエラーを検出してからの経過時間が所定時間を超えた場合に、該リフレッシュ周期を既定値に戻してもよい。
なお、本発明のメモリリフレッシュ方法は、リフレッシュ周期に合わせてメモリのリフレッシュを行なうメモリリフレッシュ方法であって、該メモリのパトロールを行なう通常パトロール動作を制御する通常パトロール制御ステップと、該通常パトロール制御ステップによる該通常パトロール動作において該メモリのエラーを検出した場合に、該エラーが発生したエラー発生箇所のパトロールを行なう追加パトロール動作を制御する追加パトロール制御ステップと、該追加パトロール制御ステップによる該追加パトロール動作において該エラー発生箇所のエラーを検出した場合に、前記エラー発生箇所のエラーに関する情報をエラー頻度として計測する計測ステップと、該計測ステップにおいて計測された該エラー頻度に応じて、該リフレッシュ周期を調整するリフレッシュ周期調整ステップとをそなえることを特徴としている。
（１）プリチャージスイッチ（図示省略）をオンして内部データ線（図示省略）をプリチャージ電源ライン（図示省略）の電圧（センスアンプスレッショルド電圧）と同じ電圧にする。
（２）プリチャージスイッチをオフする。このとき内部データ線には、寄生容量によりプリチャージされた電圧が保持される。
（２）プリチャージスイッチをオフする。このとき内部データ線には、寄生容量によりプリチャージされた電圧が保持される。
なお、以下、単位時間あたりの監視回数を示す符号“Ｐ１”，“Ｐ２”，“Ｐ３”の前にそれぞれ符号“Ｉ”を付すことにより、単位時間あたりの監視回数“Ｐ１”，“Ｐ２”，“Ｐ３”で算出される監視間隔“ＩＰ１”，“ＩＰ２”，“ＩＰ３”をそれぞれ示すものとする。
このリフレッシュ周期短縮モードにおいては、メモリ制御部１２が、追加監視間隔のデフォルト値（ｄｅｆａｕｌｔ値；短間隔）“ＩＰ２”（図７（ａ）の符号“Ｐ２”参照）で追加パトロール動作を制御し、これに合わせて、リフレッシュ周期調整部２６が、調整処理を開始し、調整処理を行なう毎（図７（ｂ）の時間“ｔ”参照）に、単位時間あたりのリフレッシュ回数を予め設定された単位回数（例えば、図７（ｂ）の符号“ｎ”参照）ずつ加算することにより、リフレッシュ周期を段階的に短縮し、エラー発生頻度に応じた適切なリフレッシュ周期“ＣＮ２”（図７（ｂ）の符号“Ｎ２”参照）に調整する（図７（ｂ）の時間“Ｔ９”〜“Ｔ１０”参照）。
このリフレッシュ周期短縮モードにおいては、メモリ制御部１２が、追加監視間隔のデフォルト値（ｄｅｆａｕｌｔ値；短間隔）“ＩＰ２”（図７（ａ）の符号“Ｐ２”参照）で追加パトロール動作を制御し、これに合わせて、リフレッシュ周期調整部２６が、調整処理を開始し、調整処理を行なう毎（図７（ｂ）の時間“ｔ”参照）に、単位時間あたりのリフレッシュ回数を予め設定された単位回数（例えば、図７（ｂ）の符号“ｎ”参照）ずつ加算することにより、リフレッシュ周期を段階的に短縮し、エラー発生頻度に応じた適切なリフレッシュ周期“ＣＮ２”（図７（ｂ）の符号“Ｎ２”参照）に調整する（図７（ｂ）の時間“Ｔ９”〜“Ｔ１０”参照）。
なお、これらの温度センサ１９およびアクセスカウンタ２０は既知の技術であり、その詳細な説明については省略するものとする。
下限値算出部２１は、図１に示すように、温度センサ１９によって検知された温度やアクセスカウンタ２０によって計測されたアクセス頻度に基づいて、リフレッシュ周期の下限値（限界値）を算出するものであって、例えば、予め設定された時間間隔で温度センサ１９やアクセスカウンタ２０を監視し、正常なアクセス頻度の上限値として予め設定されたアクセス頻度閾値や正常な温度の上限値として予め設定された温度閾値を超えた場合には、アクセス頻度や温度に応じて、リフレッシュ周期の下限値を段階的に延長するようになっている。この下限値算出部２１は、メモリ１１に悪影響を与えない下限値になるまで段階的に延長するようになっている。
下限値算出部２１は、図１に示すように、温度センサ１９によって検知された温度やアクセスカウンタ２０によって計測されたアクセス頻度に基づいて、リフレッシュ周期の下限値（限界値）を算出するものであって、例えば、予め設定された時間間隔で温度センサ１９やアクセスカウンタ２０を監視し、正常なアクセス頻度の上限値として予め設定されたアクセス頻度閾値や正常な温度の上限値として予め設定された温度閾値を超えた場合には、アクセス頻度や温度に応じて、リフレッシュ周期の下限値を段階的に延長するようになっている。この下限値算出部２１は、メモリ１１に悪影響を与えない下限値になるまで段階的に延長するようになっている。
監視間隔変更部２７は、“追加監視間隔”に“短間隔”の値（図７（ａ）の単位時間当たりの監視回数“Ｐ２”参照）を設定する（ステップＦ１１）。
そして、計測部１５は、追加パトロール動作が実行されている状態で（ステップＦ１２；図７の時間“Ｔ９”以降参照）、“エラー数”の値を“ＰＴ閾値”の値で除算して“エラー頻度”を算出し（ステップＦ１３）、リフレッシュ周期調整部２６は、“ＥＲ頻度”の値と“ＥＲ閾値”の値とを比較する（ステップＦ１４）。
そして、計測部１５は、追加パトロール動作が実行されている状態で（ステップＦ１２；図７の時間“Ｔ９”以降参照）、“エラー数”の値を“ＰＴ閾値”の値で除算して“エラー頻度”を算出し（ステップＦ１３）、リフレッシュ周期調整部２６は、“ＥＲ頻度”の値と“ＥＲ閾値”の値とを比較する（ステップＦ１４）。
下限値算出部２１は、温度センサ１９に基づいて温度の計測を実行し（ステップＧ１３）、“温度”の値と“温度閾値”の値とを比較する（ステップＧ１４）。
“温度”の値が“温度閾値”の値よりも大きい場合には（ステップＧ１４の“ＹＥＳ”ルート参照）、下限値算出部２１は、“ＲＦ最小値”に値“１（１Ｓｔｅｐ；図８（ｂ）の符号“ｎ”参照）”を加算し（ステップＧ１５）、ステップＧ１８に移行する。
“温度”の値が“温度閾値”の値よりも大きい場合には（ステップＧ１４の“ＹＥＳ”ルート参照）、下限値算出部２１は、“ＲＦ最小値”に値“１（１Ｓｔｅｐ；図８（ｂ）の符号“ｎ”参照）”を加算し（ステップＧ１５）、ステップＧ１８に移行する。
“温度”の値が“温度閾値”の値以下である場合には（ステップＧ１４の“ＮＯ”ルート参照）、下限値算出部２１は、“ＲＦ最小値”の値がデフォルト値であるか否かを判断する（ステップＧ１６）。“ＲＦ最小値”の値がデフォルト値である場合には（ステップＧ１６の“ＹＥＳ”ルート参照）、ステップＧ１８に移行する。
“ＲＦ最小値”の値がデフォルト値でない場合には（ステップＧ１６の“ＮＯ”ルート参照）、下限値算出部２１は、“ＲＦ最小値”から値“１（１Ｓｔｅｐ）”を減算し（ステップＧ１７）、ステップＧ１８に移行する。
“ＲＦ最小値”の値がデフォルト値でない場合には（ステップＧ１６の“ＮＯ”ルート参照）、下限値算出部２１は、“ＲＦ最小値”から値“１（１Ｓｔｅｐ）”を減算し（ステップＧ１７）、ステップＧ１８に移行する。
なお、本発明の各実施形態が開示されていれば、本発明を当業者によって実施・製造することが可能である。
（Ｊ）付記
（付記１）
リフレッシュ周期に合わせてメモリのリフレッシュを行なうメモリリフレッシュ装置であって、
該メモリのパトロールを行なう通常パトロール動作を制御する通常パトロール制御部と、
該通常パトロール制御部による該通常パトロール動作において該メモリのエラーを検出した場合に、該エラーが発生したエラー発生箇所のパトロールを行なう追加パトロール動作を制御する追加パトロール制御部と、
該追加パトロール制御部による該追加パトロール動作において該エラー発生箇所のエラーを検出した場合に、前記エラー発生箇所のエラーに関する情報をエラー頻度として計測する計測部と、
該計測部によって計測された該エラー頻度に応じて、該リフレッシュ周期を調整するリフレッシュ周期調整部とをそなえることを特徴とする、メモリリフレッシュ装置。
（付記２）
該リフレッシュ周期調整部は、該計測部によって計測された該エラー頻度が大きくなった場合に、該リフレッシュ周期を段階的に短縮し、該計測部によって計測された該エラー頻度が小さくなった場合に、該リフレッシュ周期を段階的に延長することを特徴とする、付記１に記載のメモリリフレッシュ装置。
（付記３）
該計測部は、該エラー発生箇所における所定時間あたりのエラー数を該エラー頻度として計測することを特徴とする、付記１または付記２に記載のメモリリフレッシュ装置。
（付記４）
該計測部は、該追加パトロール制御部による該追加パトロール動作において複数のエラー発生箇所を検出した場合に、該エラー発生箇所の数を該エラー頻度として計測することを特徴とする、付記１または付記２に記載のメモリリフレッシュ装置。
（付記５）
該リフレッシュ周期調整部は、予め設定された下限値以上で該リフレッシュ周期を調整することを特徴とする、付記１〜４のいずれか１項に記載のメモリリフレッシュ装置。
（付記６）
該リフレッシュ周期調整部は、該メモリへのアクセス頻度に基づいて、該下限値を変更することを特徴とする、付記５に記載のメモリリフレッシュ装置。
（付記７）
該リフレッシュ周期調整部は、該メモリの温度であるメモリ温度に基づいて、該下限値を変更することを特徴とする、付記５または付記６に記載のメモリリフレッシュ装置。
（付記８）
該リフレッシュ周期調整部は、該通常パトロール制御部による該通常パトロール動作において該メモリのエラーを検出してからの経過時間が所定時間を超えた場合に、該リフレッシュ周期を既定値に戻すことを特徴とする、付記５〜７のいずれか１項に記載のメモリリフレッシュ装置。
（付記９）
該リフレッシュ周期調整部によって調整された該リフレッシュ周期に基づいて、該追加パトロール動作の監視間隔を変更する監視間隔変更部をそなえることを特徴とする、付記１〜８のいずれか１項に記載のメモリリフレッシュ装置。
（付記１０）
該監視間隔変更部は、該計測部によって計測された該エラー頻度が一定になった場合に、該監視間隔を延長することを特徴とする、付記９に記載のメモリリフレッシュ装置。
（付記１１）
リフレッシュ周期に合わせてメモリのリフレッシュを行なうメモリリフレッシュ方法であって、
該メモリのパトロールを行なう通常パトロール動作を制御する通常パトロール制御ステップと、
該通常パトロール制御ステップによる該通常パトロール動作において該メモリのエラーを検出した場合に、該エラーが発生したエラー発生箇所のパトロールを行なう追加パトロール動作を制御する追加パトロール制御ステップと、
該追加パトロール制御ステップによる該追加パトロール動作において該エラー発生箇所のエラーを検出した場合に、前記エラー発生箇所のエラーに関する情報をエラー頻度として計測する計測ステップと、
該計測ステップにおいて計測された該エラー頻度に応じて、該リフレッシュ周期を調整するリフレッシュ周期調整ステップとをそなえることを特徴とする、メモリリフレッシュ方法。
（付記１２）
該リフレッシュ周期調整ステップにおいて、該計測ステップにおいて計測された該エラー頻度が大きくなった場合に、該リフレッシュ周期を段階的に短縮し、該計測ステップにおいて計測された該エラー頻度が小さくなった場合に、該リフレッシュ周期を段階的に延長することを特徴とする、付記１１に記載のメモリリフレッシュ方法。
（付記１３）
該計測ステップにおいて、該エラー発生箇所における所定時間あたりのエラー数を該エラー頻度として計測することを特徴とする、付記１１または付記１２に記載のメモリリフレッシュ方法。
（付記１４）
該計測ステップにおいて、該追加パトロール制御ステップによる該追加パトロール動作において複数のエラー発生箇所を検出した場合に、該エラー発生箇所の数を該エラー頻度として計測することを特徴とする、付記１１または付記１２に記載のメモリリフレッシュ方法。
（付記１５）
該リフレッシュ周期調整ステップにおいて、予め設定された下限値以上で該リフレッシュ周期を調整することを特徴とする、付記１１〜１４のいずれか１項に記載のメモリリフレッシュ方法。
（付記１６）
該リフレッシュ周期調整ステップにおいて、該メモリへのアクセス頻度に基づいて、該下限値を変更することを特徴とする、付記１５に記載のメモリリフレッシュ方法。
（付記１７）
該リフレッシュ周期調整ステップにおいて、該メモリの温度であるメモリ温度に基づいて、該下限値を変更することを特徴とする、付記１５または付記１６に記載のメモリリフレッシュ方法。
（付記１８）
該リフレッシュ周期調整ステップにおいて、該通常パトロール制御ステップによる該通常パトロール動作において該メモリのエラーを検出してからの経過時間が所定時間を超えた場合に、該リフレッシュ周期を既定値に戻すことを特徴とする、付記１５〜１７のいずれか１項に記載のメモリリフレッシュ方法。
（付記１９）
該リフレッシュ周期調整ステップにおいて調整された該リフレッシュ周期に基づいて、該追加パトロール動作の監視間隔を変更する監視間隔変更ステップをそなえることを特徴とする、付記１１〜１８のいずれか１項に記載のメモリリフレッシュ方法。
（付記２０）
該監視間隔変更ステップにおいて、該計測ステップにおいて計測された該エラー頻度が一定になった場合に、該監視間隔を延長することを特徴とする、付記１９に記載のメモリリフレッシュ方法。
（Ｊ）付記
（付記１）
リフレッシュ周期に合わせてメモリのリフレッシュを行なうメモリリフレッシュ装置であって、
該メモリのパトロールを行なう通常パトロール動作を制御する通常パトロール制御部と、
該通常パトロール制御部による該通常パトロール動作において該メモリのエラーを検出した場合に、該エラーが発生したエラー発生箇所のパトロールを行なう追加パトロール動作を制御する追加パトロール制御部と、
該追加パトロール制御部による該追加パトロール動作において該エラー発生箇所のエラーを検出した場合に、前記エラー発生箇所のエラーに関する情報をエラー頻度として計測する計測部と、
該計測部によって計測された該エラー頻度に応じて、該リフレッシュ周期を調整するリフレッシュ周期調整部とをそなえることを特徴とする、メモリリフレッシュ装置。
（付記２）
該リフレッシュ周期調整部は、該計測部によって計測された該エラー頻度が大きくなった場合に、該リフレッシュ周期を段階的に短縮し、該計測部によって計測された該エラー頻度が小さくなった場合に、該リフレッシュ周期を段階的に延長することを特徴とする、付記１に記載のメモリリフレッシュ装置。
（付記３）
該計測部は、該エラー発生箇所における所定時間あたりのエラー数を該エラー頻度として計測することを特徴とする、付記１または付記２に記載のメモリリフレッシュ装置。
（付記４）
該計測部は、該追加パトロール制御部による該追加パトロール動作において複数のエラー発生箇所を検出した場合に、該エラー発生箇所の数を該エラー頻度として計測することを特徴とする、付記１または付記２に記載のメモリリフレッシュ装置。
（付記５）
該リフレッシュ周期調整部は、予め設定された下限値以上で該リフレッシュ周期を調整することを特徴とする、付記１〜４のいずれか１項に記載のメモリリフレッシュ装置。
（付記６）
該リフレッシュ周期調整部は、該メモリへのアクセス頻度に基づいて、該下限値を変更することを特徴とする、付記５に記載のメモリリフレッシュ装置。
（付記７）
該リフレッシュ周期調整部は、該メモリの温度であるメモリ温度に基づいて、該下限値を変更することを特徴とする、付記５または付記６に記載のメモリリフレッシュ装置。
（付記８）
該リフレッシュ周期調整部は、該通常パトロール制御部による該通常パトロール動作において該メモリのエラーを検出してからの経過時間が所定時間を超えた場合に、該リフレッシュ周期を既定値に戻すことを特徴とする、付記５〜７のいずれか１項に記載のメモリリフレッシュ装置。
（付記９）
該リフレッシュ周期調整部によって調整された該リフレッシュ周期に基づいて、該追加パトロール動作の監視間隔を変更する監視間隔変更部をそなえることを特徴とする、付記１〜８のいずれか１項に記載のメモリリフレッシュ装置。
（付記１０）
該監視間隔変更部は、該計測部によって計測された該エラー頻度が一定になった場合に、該監視間隔を延長することを特徴とする、付記９に記載のメモリリフレッシュ装置。
（付記１１）
リフレッシュ周期に合わせてメモリのリフレッシュを行なうメモリリフレッシュ方法であって、
該メモリのパトロールを行なう通常パトロール動作を制御する通常パトロール制御ステップと、
該通常パトロール制御ステップによる該通常パトロール動作において該メモリのエラーを検出した場合に、該エラーが発生したエラー発生箇所のパトロールを行なう追加パトロール動作を制御する追加パトロール制御ステップと、
該追加パトロール制御ステップによる該追加パトロール動作において該エラー発生箇所のエラーを検出した場合に、前記エラー発生箇所のエラーに関する情報をエラー頻度として計測する計測ステップと、
該計測ステップにおいて計測された該エラー頻度に応じて、該リフレッシュ周期を調整するリフレッシュ周期調整ステップとをそなえることを特徴とする、メモリリフレッシュ方法。
（付記１２）
該リフレッシュ周期調整ステップにおいて、該計測ステップにおいて計測された該エラー頻度が大きくなった場合に、該リフレッシュ周期を段階的に短縮し、該計測ステップにおいて計測された該エラー頻度が小さくなった場合に、該リフレッシュ周期を段階的に延長することを特徴とする、付記１１に記載のメモリリフレッシュ方法。
（付記１３）
該計測ステップにおいて、該エラー発生箇所における所定時間あたりのエラー数を該エラー頻度として計測することを特徴とする、付記１１または付記１２に記載のメモリリフレッシュ方法。
（付記１４）
該計測ステップにおいて、該追加パトロール制御ステップによる該追加パトロール動作において複数のエラー発生箇所を検出した場合に、該エラー発生箇所の数を該エラー頻度として計測することを特徴とする、付記１１または付記１２に記載のメモリリフレッシュ方法。
（付記１５）
該リフレッシュ周期調整ステップにおいて、予め設定された下限値以上で該リフレッシュ周期を調整することを特徴とする、付記１１〜１４のいずれか１項に記載のメモリリフレッシュ方法。
（付記１６）
該リフレッシュ周期調整ステップにおいて、該メモリへのアクセス頻度に基づいて、該下限値を変更することを特徴とする、付記１５に記載のメモリリフレッシュ方法。
（付記１７）
該リフレッシュ周期調整ステップにおいて、該メモリの温度であるメモリ温度に基づいて、該下限値を変更することを特徴とする、付記１５または付記１６に記載のメモリリフレッシュ方法。
（付記１８）
該リフレッシュ周期調整ステップにおいて、該通常パトロール制御ステップによる該通常パトロール動作において該メモリのエラーを検出してからの経過時間が所定時間を超えた場合に、該リフレッシュ周期を既定値に戻すことを特徴とする、付記１５〜１７のいずれか１項に記載のメモリリフレッシュ方法。
（付記１９）
該リフレッシュ周期調整ステップにおいて調整された該リフレッシュ周期に基づいて、該追加パトロール動作の監視間隔を変更する監視間隔変更ステップをそなえることを特徴とする、付記１１〜１８のいずれか１項に記載のメモリリフレッシュ方法。
（付記２０）
該監視間隔変更ステップにおいて、該計測ステップにおいて計測された該エラー頻度が一定になった場合に、該監視間隔を延長することを特徴とする、付記１９に記載のメモリリフレッシュ方法。
Claims (20)
- リフレッシュ周期に合わせてメモリのリフレッシュを行なうメモリリフレッシュ装置であって、
該メモリのパトロールを行なう通常パトロール動作を制御する通常パトロール制御部と、
該通常パトロール制御部による該通常パトロール動作において該メモリのエラーを検出した場合に、該エラーが発生したエラー発生箇所のパトロールを行なう追加パトロール動作を制御する追加パトロール制御部と、
該追加パトロール制御部による該追加パトロール動作において該エラー発生箇所のエラーを検出した場合に、前記エラー発生箇所のエラーに関する情報をエラー頻度として計測する計測部と、
該計測部によって計測された該エラー頻度に応じて、該リフレッシュ周期を調整するリフレッシュ周期調整部とをそなえることを特徴とする、メモリリフレッシュ装置。 - 該リフレッシュ周期調整部は、該計測部によって計測された該エラー頻度が大きくなった場合に、該リフレッシュ周期を段階的に短縮し、該計測部によって計測された該エラー頻度が小さくなった場合に、該リフレッシュ周期を段階的に延長することを特徴とする、請求項１に記載のメモリリフレッシュ装置。
- 該計測部は、該エラー発生箇所における所定時間あたりのエラー数を該エラー頻度として計測することを特徴とする、請求項１または請求項２に記載のメモリリフレッシュ装置。
- 該計測部は、該追加パトロール制御部による該追加パトロール動作において複数のエラー発生箇所を検出した場合に、該エラー発生箇所の数を該エラー頻度として計測することを特徴とする、請求項１または請求項２に記載のメモリリフレッシュ装置。
- 該リフレッシュ周期調整部は、予め設定された下限値以上で該リフレッシュ周期を調整することを特徴とする、請求項１〜４のいずれか１項に記載のメモリリフレッシュ装置。
- 該リフレッシュ周期調整部は、該メモリへのアクセス頻度に基づいて、該下限値を変更することを特徴とする、請求項５に記載のメモリリフレッシュ装置。
- 該リフレッシュ周期調整部は、該メモリの温度であるメモリ温度に基づいて、該下限値を変更することを特徴とする、請求項５または請求項６に記載のメモリリフレッシュ装置。
- 該リフレッシュ周期調整部は、該通常パトロール制御部による該通常パトロール動作において該メモリのエラーを検出してからの経過時間が所定時間を超えた場合に、該リフレッシュ周期を既定値に戻すことを特徴とする、請求項５〜７のいずれか１項に記載のメモリリフレッシュ装置。
- 該リフレッシュ周期調整部によって調整された該リフレッシュ周期に基づいて、該追加パトロール動作の監視間隔を変更する監視間隔変更部をそなえることを特徴とする、請求項１〜８のいずれか１項に記載のメモリリフレッシュ装置。
- 該監視間隔変更部は、該計測部によって計測された該エラー頻度が一定になった場合に、該監視間隔を延長することを特徴とする、請求項９に記載のメモリリフレッシュ装置。
- リフレッシュ周期に合わせてメモリのリフレッシュを行なうメモリリフレッシュ方法であって、
該メモリのパトロールを行なう通常パトロール動作を制御する通常パトロール制御ステップと、
該通常パトロール制御ステップによる該通常パトロール動作において該メモリのエラーを検出した場合に、該エラーが発生したエラー発生箇所のパトロールを行なう追加パトロール動作を制御する追加パトロール制御ステップと、
該追加パトロール制御ステップによる該追加パトロール動作において該エラー発生箇所のエラーを検出した場合に、前記エラー発生箇所のエラーに関する情報をエラー頻度として計測する計測ステップと、
該計測ステップにおいて計測された該エラー頻度に応じて、該リフレッシュ周期を調整するリフレッシュ周期調整ステップとをそなえることを特徴とする、メモリリフレッシュ方法。 - 該リフレッシュ周期調整ステップにおいて、該計測ステップにおいて計測された該エラー頻度が大きくなった場合に、該リフレッシュ周期を段階的に短縮し、該計測ステップにおいて計測された該エラー頻度が小さくなった場合に、該リフレッシュ周期を段階的に延長することを特徴とする、請求項１１に記載のメモリリフレッシュ方法。
- 該計測ステップにおいて、該エラー発生箇所における所定時間あたりのエラー数を該エラー頻度として計測することを特徴とする、請求項１１または請求項１２に記載のメモリリフレッシュ方法。
- 該計測ステップにおいて、該追加パトロール制御ステップによる該追加パトロール動作において複数のエラー発生箇所を検出した場合に、該エラー発生箇所の数を該エラー頻度として計測することを特徴とする、請求項１１または請求項１２に記載のメモリリフレッシュ方法。
- 該リフレッシュ周期調整ステップにおいて、予め設定された下限値以上で該リフレッシュ周期を調整することを特徴とする、請求項１１〜１４のいずれか１項に記載のメモリリフレッシュ方法。
- 該リフレッシュ周期調整ステップにおいて、該メモリへのアクセス頻度に基づいて、該下限値を変更することを特徴とする、請求項１５に記載のメモリリフレッシュ方法。
- 該リフレッシュ周期調整ステップにおいて、該メモリの温度であるメモリ温度に基づいて、該下限値を変更することを特徴とする、請求項１５または請求項１６に記載のメモリリフレッシュ方法。
- 該リフレッシュ周期調整ステップにおいて、該通常パトロール制御ステップによる該通常パトロール動作において該メモリのエラーを検出してからの経過時間が所定時間を超えた場合に、該リフレッシュ周期を既定値に戻すことを特徴とする、請求項１５〜１７のいずれか１項に記載のメモリリフレッシュ方法。
- 該リフレッシュ周期調整ステップにおいて調整された該リフレッシュ周期に基づいて、該追加パトロール動作の監視間隔を変更する監視間隔変更ステップをそなえることを特徴とする、請求項１１〜１８のいずれか１項に記載のメモリリフレッシュ方法。
- 該監視間隔変更ステップにおいて、該計測ステップにおいて計測された該エラー頻度が一定になった場合に、該監視間隔を延長することを特徴とする、請求項１９に記載のメモリリフレッシュ方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2007/064199 WO2009011052A1 (ja) | 2007-07-18 | 2007-07-18 | メモリリフレッシュ装置およびメモリリフレッシュ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2009011052A1 true JPWO2009011052A1 (ja) | 2010-09-09 |
| JP5012898B2 JP5012898B2 (ja) | 2012-08-29 |
Family
ID=40259401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009523490A Expired - Fee Related JP5012898B2 (ja) | 2007-07-18 | 2007-07-18 | メモリリフレッシュ装置およびメモリリフレッシュ方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8549366B2 (ja) |
| EP (1) | EP2169558B1 (ja) |
| JP (1) | JP5012898B2 (ja) |
| KR (1) | KR101043013B1 (ja) |
| CN (1) | CN101796497B (ja) |
| WO (1) | WO2009011052A1 (ja) |
Families Citing this family (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101529396B (zh) * | 2006-10-20 | 2011-07-13 | 富士通株式会社 | 存储器设备以及更新调整方法 |
| US8307180B2 (en) | 2008-02-28 | 2012-11-06 | Nokia Corporation | Extended utilization area for a memory device |
| US8982653B2 (en) | 2008-11-11 | 2015-03-17 | Memory Technologies Llc | Method and device for temperature-based data refresh in non-volatile memories |
| US8032804B2 (en) * | 2009-01-12 | 2011-10-04 | Micron Technology, Inc. | Systems and methods for monitoring a memory system |
| US8874824B2 (en) | 2009-06-04 | 2014-10-28 | Memory Technologies, LLC | Apparatus and method to share host system RAM with mass storage memory RAM |
| US8261136B2 (en) * | 2009-06-29 | 2012-09-04 | Sandisk Technologies Inc. | Method and device for selectively refreshing a region of a memory of a data storage device |
| US8412882B2 (en) * | 2010-06-18 | 2013-04-02 | Microsoft Corporation | Leveraging chip variability |
| JP5318076B2 (ja) * | 2010-11-30 | 2013-10-16 | 株式会社東芝 | 複数のアクセスコマンドを並行して実行するメモリ装置及び同装置におけるメモリアクセス方法 |
| US8775725B2 (en) * | 2010-12-06 | 2014-07-08 | Intel Corporation | Memory device refresh commands on the fly |
| US8621324B2 (en) * | 2010-12-10 | 2013-12-31 | Qualcomm Incorporated | Embedded DRAM having low power self-correction capability |
| JP5259755B2 (ja) * | 2011-02-25 | 2013-08-07 | 株式会社東芝 | マルチチャネルを有するメモリ装置及び同装置におけるメモリアクセス方法 |
| US8756474B2 (en) * | 2011-03-21 | 2014-06-17 | Denso International America, Inc. | Method for initiating a refresh operation in a solid-state nonvolatile memory device |
| KR101873526B1 (ko) | 2011-06-09 | 2018-07-02 | 삼성전자주식회사 | 에러 정정회로를 구비한 온 칩 데이터 스크러빙 장치 및 방법 |
| TWI442232B (zh) * | 2011-08-03 | 2014-06-21 | Novatek Microelectronics Corp | 動態存取記憶體的更新裝置與方法 |
| CN102929811B (zh) * | 2011-08-11 | 2015-09-16 | 联咏科技股份有限公司 | 动态存取内存的更新装置与方法 |
| US9176800B2 (en) * | 2011-08-31 | 2015-11-03 | Micron Technology, Inc. | Memory refresh methods and apparatuses |
| KR101882681B1 (ko) | 2011-10-27 | 2018-07-31 | 삼성전자 주식회사 | 메모리 장치 및 그 구동 방법 |
| US20130173972A1 (en) * | 2011-12-28 | 2013-07-04 | Robert Kubo | System and method for solid state disk flash plane failure detection |
| CN103295622B (zh) * | 2012-03-05 | 2016-08-03 | 安凯(广州)微电子技术有限公司 | 一种动态随机存取存储器的变频方法 |
| US9311226B2 (en) | 2012-04-20 | 2016-04-12 | Memory Technologies Llc | Managing operational state data of a memory module using host memory in association with state change |
| US9164804B2 (en) | 2012-06-20 | 2015-10-20 | Memory Technologies Llc | Virtual memory module |
| US9236110B2 (en) * | 2012-06-30 | 2016-01-12 | Intel Corporation | Row hammer refresh command |
| US8918699B2 (en) | 2012-07-31 | 2014-12-23 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor storage apparatus |
| JP6051720B2 (ja) * | 2012-09-19 | 2016-12-27 | 株式会社ソシオネクスト | リフレッシュ制御装置およびリフレッシュ制御方法、並びに、半導体装置 |
| JP2014059831A (ja) * | 2012-09-19 | 2014-04-03 | Nec Computertechno Ltd | メモリリフレッシュ装置、情報処理システム、メモリリフレッシュ方法、および、コンピュータ・プログラム |
| KR20140042362A (ko) * | 2012-09-28 | 2014-04-07 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 동작 방법 |
| US9430339B1 (en) * | 2012-12-27 | 2016-08-30 | Marvell International Ltd. | Method and apparatus for using wear-out blocks in nonvolatile memory |
| WO2014120228A1 (en) * | 2013-01-31 | 2014-08-07 | Hewlett-Packard Development Company | Ram refresh rate |
| JP6335616B2 (ja) * | 2013-04-30 | 2018-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11474706B2 (en) | 2013-04-30 | 2022-10-18 | Hewlett Packard Enterprise Development Lp | Memory access rate |
| US10096353B2 (en) | 2013-11-07 | 2018-10-09 | International Business Machines Corporation | System and memory controller for interruptible memory refresh |
| US9972376B2 (en) | 2013-11-07 | 2018-05-15 | International Business Machines Corporation | Memory device for interruptible memory refresh |
| US9911485B2 (en) | 2013-11-11 | 2018-03-06 | Qualcomm Incorporated | Method and apparatus for refreshing a memory cell |
| US9465537B2 (en) | 2014-05-16 | 2016-10-11 | Kabushiki Kaisha Toshiba | Memory system and method of controlling memory system |
| US9583219B2 (en) | 2014-09-27 | 2017-02-28 | Qualcomm Incorporated | Method and apparatus for in-system repair of memory in burst refresh |
| CN105591779A (zh) * | 2014-10-23 | 2016-05-18 | 中兴通讯股份有限公司 | 网元巡检方法及装置 |
| CN104572336B (zh) * | 2015-01-14 | 2018-01-26 | 广东省电子信息产业集团有限公司 | 一种闪存错误检测方法及装置 |
| CN104658610B (zh) * | 2015-01-14 | 2017-10-27 | 广东省电子信息产业集团有限公司 | 一种动态调整的闪存错误检测方法及装置 |
| CN104615503B (zh) * | 2015-01-14 | 2018-10-30 | 广东华晟数据固态存储有限公司 | 降低对存储器接口性能影响的闪存错误检测方法及装置 |
| US9558064B2 (en) * | 2015-01-28 | 2017-01-31 | Micron Technology, Inc. | Estimating an error rate associated with memory |
| KR20170023249A (ko) * | 2015-08-19 | 2017-03-03 | 에스케이하이닉스 주식회사 | 메모리 장치 및 메모리 장치의 동작 방법 |
| US10665305B2 (en) * | 2015-09-09 | 2020-05-26 | Toshiba Memory Corporation | Host device connectable to memory device performing patrol read and memory device performing patrol read |
| KR102354987B1 (ko) | 2015-10-22 | 2022-01-24 | 삼성전자주식회사 | 온도에 따라 셀프 리프레쉬 사이클을 제어하는 리프레쉬 방법 |
| CN106952662B (zh) * | 2016-01-07 | 2019-10-01 | 华邦电子股份有限公司 | 存储器装置刷新方法及可调整刷新操作频率的存储器装置 |
| EP3404661B1 (en) | 2016-03-09 | 2023-12-27 | Huawei Technologies Co., Ltd. | Flash memory device refreshing method and apparatus |
| KR20180081282A (ko) * | 2017-01-06 | 2018-07-16 | 에스케이하이닉스 주식회사 | 반도체장치 |
| CN107402726B (zh) * | 2017-08-07 | 2020-05-26 | 苏州浪潮智能科技有限公司 | 一种固态硬盘数据巡检周期的确定方法及系统 |
| EP3454337B1 (en) * | 2017-09-06 | 2019-09-11 | Tu Kaiserslautern | Using runtime reverse engineering to optimize dram refresh |
| KR102499255B1 (ko) * | 2018-02-19 | 2023-02-13 | 에스케이하이닉스 주식회사 | 통합 메모리 디바이스 및 그의 동작 방법 |
| KR102414047B1 (ko) | 2017-10-30 | 2022-06-29 | 에스케이하이닉스 주식회사 | 통합 메모리 디바이스 및 그의 동작 방법 |
| US11544168B2 (en) | 2017-10-30 | 2023-01-03 | SK Hynix Inc. | Memory system |
| KR102606873B1 (ko) | 2018-04-30 | 2023-11-29 | 에스케이하이닉스 주식회사 | 리프레시 동작을 제어하기 위한 메모리 컨트롤러 및 이를 포함하는 메모리 시스템 |
| US11119850B2 (en) * | 2018-06-29 | 2021-09-14 | International Business Machines Corporation | Determining when to perform error checking of a storage unit by using a machine learning module |
| US20200258566A1 (en) * | 2019-02-12 | 2020-08-13 | Micron Technology, Inc. | Refresh rate management for memory |
| US11100972B2 (en) * | 2019-02-12 | 2021-08-24 | Micron Technology, Inc. | Refresh rate control for a memory device |
| KR102669545B1 (ko) | 2019-07-23 | 2024-05-27 | 삼성전자주식회사 | 휘발성 메모리 장치의 리페어 제어 방법 및 이를 수행하는 스토리지 장치 |
| KR20210026201A (ko) | 2019-08-29 | 2021-03-10 | 삼성전자주식회사 | 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 리페어 제어 방법 |
| DE102020104680A1 (de) | 2020-02-21 | 2021-08-26 | Harman Becker Automotive Systems Gmbh | DRAM-Controller |
| KR20220021097A (ko) | 2020-08-13 | 2022-02-22 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법 |
| CN112652341B (zh) * | 2020-12-22 | 2023-12-29 | 深圳市国微电子有限公司 | 基于错误率的动态存储器刷新控制方法及装置 |
| CN113257331B (zh) * | 2021-05-31 | 2023-09-19 | 西安紫光国芯半导体有限公司 | 存储器刷新调节方法、装置、调节电路及存储器件 |
| CN116992504A (zh) * | 2023-09-26 | 2023-11-03 | 合肥联宝信息技术有限公司 | 一种固态硬盘的数据保护方法、电子设备及存储介质 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56165989A (en) * | 1980-05-23 | 1981-12-19 | Fujitsu Ltd | Memory patrol system |
| JPH087995B2 (ja) * | 1985-08-16 | 1996-01-29 | 富士通株式会社 | ダイナミツク半導体記憶装置のリフレツシユ方法および装置 |
| US4964129A (en) * | 1988-12-21 | 1990-10-16 | Bull Hn Information Systems Inc. | Memory controller with error logging |
| JPH0460988A (ja) * | 1990-06-27 | 1992-02-26 | Canon Inc | リフレツシユ制御装置 |
| WO1996028825A1 (fr) | 1995-03-15 | 1996-09-19 | Hitachi, Ltd. | Memoire a semi-conducteur |
| US6560725B1 (en) * | 1999-06-18 | 2003-05-06 | Madrone Solutions, Inc. | Method for apparatus for tracking errors in a memory system |
| JP4707803B2 (ja) * | 2000-07-10 | 2011-06-22 | エルピーダメモリ株式会社 | エラーレート判定方法と半導体集積回路装置 |
| US7095669B2 (en) * | 2003-11-07 | 2006-08-22 | Infineon Technologies Ag | Refresh for dynamic cells with weak retention |
| JP4167632B2 (ja) * | 2004-07-16 | 2008-10-15 | エルピーダメモリ株式会社 | リフレッシュ周期発生回路及びそれを備えたｄｒａｍ |
| US20070022244A1 (en) * | 2005-07-25 | 2007-01-25 | Honeywell International Inc. | Methods and systems for refresh and error scrubbing of dynamic memory devices |
| KR100714487B1 (ko) | 2005-11-29 | 2007-05-07 | 삼성전자주식회사 | 동적 메모리 장치 및 그 리프레쉬 주기 결정 방법 |
| US7493523B2 (en) * | 2006-03-14 | 2009-02-17 | International Business Machines Corporation | Method and apparatus for preventing soft error accumulation in register arrays |
| US20070250283A1 (en) * | 2006-04-25 | 2007-10-25 | Barnum Melissa A | Maintenance and Calibration Operations for Memories |
| CN101529396B (zh) * | 2006-10-20 | 2011-07-13 | 富士通株式会社 | 存储器设备以及更新调整方法 |
-
2007
- 2007-07-18 JP JP2009523490A patent/JP5012898B2/ja not_active Expired - Fee Related
- 2007-07-18 KR KR1020107001001A patent/KR101043013B1/ko not_active IP Right Cessation
- 2007-07-18 EP EP07790953.9A patent/EP2169558B1/en not_active Not-in-force
- 2007-07-18 WO PCT/JP2007/064199 patent/WO2009011052A1/ja active Application Filing
- 2007-07-18 CN CN2007800538099A patent/CN101796497B/zh not_active Expired - Fee Related
-
2010
- 2010-01-06 US US12/683,059 patent/US8549366B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101796497A (zh) | 2010-08-04 |
| EP2169558B1 (en) | 2015-01-07 |
| EP2169558A4 (en) | 2010-09-15 |
| JP5012898B2 (ja) | 2012-08-29 |
| KR101043013B1 (ko) | 2011-06-21 |
| KR20100018082A (ko) | 2010-02-16 |
| WO2009011052A1 (ja) | 2009-01-22 |
| EP2169558A1 (en) | 2010-03-31 |
| US8549366B2 (en) | 2013-10-01 |
| CN101796497B (zh) | 2012-03-21 |
| US20100106901A1 (en) | 2010-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5012898B2 (ja) | メモリリフレッシュ装置およびメモリリフレッシュ方法 | |
| US6838331B2 (en) | Method and system for dynamically operating memory in a power-saving error correction mode | |
| US8539310B2 (en) | Memory device and refresh adjusting method | |
| US8555137B2 (en) | Method and system for reducing volatile DRAM power budget | |
| US7793172B2 (en) | Controlled reliability in an integrated circuit | |
| KR100714487B1 (ko) | 동적 메모리 장치 및 그 리프레쉬 주기 결정 방법 | |
| EP2266116B1 (en) | Systems, methods, and apparatuses to save memory self-refresh power | |
| US7975170B2 (en) | Memory refresh system and method | |
| KR102398209B1 (ko) | 반도체 메모리 장치, 메모리 시스템 그리고 그것의 리프레쉬 방법 | |
| US7099221B2 (en) | Memory controller method and system compensating for memory cell data losses | |
| US8228736B2 (en) | Mobile system on chip (SoC) and mobile terminal using the mobile SoC, and method for refreshing a memory in the mobile SoC | |
| US8117519B2 (en) | Memory apparatus and method using erasure error correction to reduce power consumption | |
| US20180358109A1 (en) | Memory device, memory system, and operating method of memory device | |
| US20070079218A1 (en) | Semiconductor memory device having data holding mode using ECC function | |
| KR20190063123A (ko) | 메모리 셀의 결함을 제거하기 위한 메모리 시스템 및 그의 동작 방법 | |
| US10725856B2 (en) | Error correction to reduce a failure in time rate | |
| CN112652341B (zh) | 基于错误率的动态存储器刷新控制方法及装置 | |
| US7533303B2 (en) | Method and system for performing system-level correction of memory errors | |
| US11113135B2 (en) | Memory device and method for handling interrupts thereof | |
| KR20230115038A (ko) | 확장 메모리 풀의 리프레시 주기 조절 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120521 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |